



TOBB Ekonomi ve Teknoloji Üniversitesi
Bilgisayar Mühendisliği Bölümü
Elektrik ve Elektronik Mühendisliği Bölümü

4 Temmuz 2025
BİL 265/264L - Mantıksal Devre
Tasarımı ve Laboratuvarı
2024 - 2025 Öğretim Yılı
Yaz Dönemi
Lab Sınavı

AÇIKLAMALAR:

1. Sınavı çözmeye başlamadan önce tüm açıklamaları ve soruları okuyun. Sınavda toplam 3 sayfa, 2 soru var ve soruların toplam değeri **100** puandır. Bütün soruların değeri köşeli ayraç ile belirtilmiştir. Sınav süresi **150** dakikadır.
2. Sınav sırasında kodlarınızla alakalı soru kabul edilmeyecektir.
3. Sınav esnasında internet ve tarayıcı kullanımı yasaktır. Bilgisayarda Xilinx Vivado programı dışında hiçbir program **KESİNLİKLE** açık olamaz.
4. İnternete bağlı olduğu veya herhangi bir tarayıcısı açık olduğu görülen kişilerin sınavları geçersiz sayılacak ve kopya olarak değerlendirilip gerekli işlemler yapılacaktır.
5. Sınavda **kapı seviyesinde modelleme istenen sorularda** 'for', 'assign', 'if' ya da '&' gibi davranışsal Verilog operatörleri kullanmanız **KESİNLİKLE** yasaktır. Kullanıldığı takdirde sorunuz **geçersiz** sayılacaktır.
6. Sınav boyunca her türlü araç/gereç ve kaynak kullanımı yasaktır. (hesap makinesi, akıllı saat, telefon, pdf dosyaları vb.)
7. Sonucu yanlış olan yanıtlar puan alamayabilir. Açıklamasız kod yazmamaya özen göstermeniz alacağınız puanı artıracaktır.
8. <Projenizin bulunduğu dizin>\<Proje ismi>\<Proje ismi>.srcs\sources_1\new → dizininde yazdığınız ".v" uzantılı dosyaları bulabilirsiniz. Simülasyon dosyalarını ise aynı uzantıda .srcs'den sonra \sim_1 klasöründe bulabilirsiniz.
9. **10. talimata uyulmaması ve dosya isimlerinin yanlış yazılması durumlarında toplam puanınız üzerinden 20 puan kırılacaktır.**
10. Dosya gönderimi için sorularda belirtilen ".v" uzantılı dosyalarınızı "isim_soyisim_numara_labsinavi" isimli bir klasöre attıktan sonra klasörü sıkıştırınız ve sınav sırasında gözetmenin getireceği USB veya Uzak'a yüklemeye hazır olacak şekilde bekleyiniz.

Sınavda Göndermeniz Gereken .v dosyaları: (Gönderim yapmak istemediğiniz soruları eklemek zorunda değilsiniz.)

- hesap.v
- coklu_hesap.v
- ffli_devre.v

1. [70 Puan] Sayı Özellikleri

a) [40 Puan] Oluşturacağınız modüle “hesap” (oluşacak dosya “hesap.v”) ismini verin. İstenen modülü Verilog dilinde **kapı seviyesinde** tasarım kullanarak gerçekleştirin.

Giriş olarak gelen 4 bitlik bir sayının belli özellikleri sağlayıp sağlamadığı kontrol edilecektir. Aşağıda bu özellikler ile ilgili açıklamalar yapılmıştır:

asal → 1 ve kendisinden başka hiçbir tam sayıya bölünemeyen tam sayılar (2, 3, 5, ...)

tek → 2'nin tam katı olmayan sayılar (1, 3, 5, ...)

kat4 → 4'ün tam katı olan tam sayılar (0, 4, 8, ...)

tamkare → Karekökü bir doğal sayı olan sıfırdan farklı tam sayılar (1, 4, 9, ...)

Sayıda var olan özelliklere göre ilgili çıkıştan mantık-1, olmayan özelliklerde ise mantık-0 verilecektir.

Yazacağınız modülün giriş ve çıkışları aşağıdaki gibidir:

Devrenin girişleri:

sayi: 4 bitlik, sayı giriş sinyali

Devrenin çıkışları:

asal: 1 bitlik, sayının asal olup olmadığını belirten çıkış sinyali

tek: 1 bitlik, sayının tek olup olmadığını belirten çıkış sinyali

kat4: 1 bitlik, sayının 4'ün tam katı olup olmadığını belirten çıkış sinyali

tamkare: 1 bitlik, sayının tam kare olup olmadığını belirten çıkış sinyali

Örnek: sayi=2 → asal=1, tek=0, kat4=0, tamkare=0

Örnek: sayi=4 → asal=0, tek=0, kat4=1, tamkare=1

Örnek: sayi=13 → asal=1, tek=1, kat4=0, tamkare=0

b) [30 Puan] Oluşturacağınız modüle “coklu_hesap” (oluşacak dosya “coklu_hesap.v”) ismini verin.

İstenen modülü Verilog dilinde **davranışsal modelleme** kullanarak gerçekleştirin. Bu modülde a şıkında gerçekleştirdiğiniz “hesap” modülünü alt modül-modüller olarak kullanmanız **zorunludur**.

Bu modülde verilen sayı girişlerine göre istenilen işlemleri yapıp sonuc çıkışından vermeniz beklenmektedir. Aşağıda hangi işleme göre ne sonuç verilmesi gerektiği listelenmiştir:

- **islem=2'b00** iken;
 - **sonuc[1]** : sayi1'in özellik sayısı sayi2'den fazlaysa 1, değilse 0
 - **sonuc[0]** : sayi2'nin özellik sayısı sayi1'den fazlaysa 1, değilse 0
 - Eğer sayi1 ve sayi2'nin özellik sayısı aynıysa **sonuc** = 2'b00
- **islem=2'b01** iken;
 - **sonuc[1]** : sayi1 ve sayi2'nin en az bir tane ortak özelliği varsa 1, yoksa 0
 - **sonuc[0]** : sayi1'in sahip olup sayi2'nin sahip olmadığı en az bir tane özellik varsa 1, yoksa 0
- **islem=2'b10** iken;
 - **sonuc** : sayi1 “asal ve tek” bir sayı veya sayi2 “tam kare ve 4'ün katı” bir sayı ise 2'b11, değilse 2'b00
- **islem=2'b11** iken;
 - **sonuc** : *asal* > *tamkare* > *kat4* > *tek* öncelik sırasına göre sayılardan en az birinde bulunan en yüksek öncelikli özellik dışarı verilir. Bulunan özellik; *asal* ise 2'b11, *tamkare* ise 2'b10, *kat4* ise 2'b01, *tek* ise 2'b00

olmalıdır.

Yazacağınız modülün giriş ve çıkışları aşağıdaki gibidir:

Devrenin girişleri:

sayi1: 4 bitlik, ilk sayı giriş sinyali

sayi2: 4 bitlik, ikinci sayı giriş sinyali

islem: 2 bitlik, yapılacak işlemin belirtildiği giriş sinyali

Devrenin çıkışları:

sonuc: 2 bitlik, işlem sonucu çıkış sinyali

Örnek: sayi1=2, sayi2=13, islem=0 → sonuc=2'b01

Örnek: sayi1=2, sayi2=13, islem=1 → sonuc=2'b10

Örnek: sayi1=2, sayi2=13, islem=2 → sonuc=2'b00

Örnek: sayi1=2, sayi2=13, islem=3 → sonuc=2'b11

2. [30 Puan] Flip-Floplu Devre

Oluşturacağınız modüle "ffli_devre" (oluşacak dosya "ffli_devre.v") ismini verin. İstenen modülü Verilog dilinde **davranışsal modelleme** kullanarak gerçekleştirin.


Şekilde **T flip-flop**lar kullanılarak oluşturulan devreyi Verilog donanım tanımlama dilinde gerçekleştirmeniz beklenmektedir. Devre saatin her **yükselen kenarında** girişlere uygun çıkışları üretecektir. Saat ile senkron şekilde bir reset sinyali geldiğinde devrenin durumunu (flip floplardaki değerleri) sıfırlamanız gerekmektedir.

Hatırlatma: T flip-flop için;

$$T=0 \text{ iken } Q(t+1) = Q(t)$$

$$T=1 \text{ iken } Q(t+1) = Q'(t)$$

Not: Eğer flip-flop için ayrı bir modül oluşturup alt modül olarak kullanmak istiyorsanız **aynı kod dosyası içerisinde** (ffli_devre.v) tanımlayabilirsiniz.



Yazacağınız modülün giriş ve çıkışları aşağıdaki gibidir:

Devrenin girişleri:

saat: 1 bitlik saat sinyali

reset: 1 bitlik reset sinyali (senkron)

A: 1 bitlik giriş sinyali

B: 1 bitlik giriş sinyali

Devrenin çıkışları:

C: 1 bitlik çıkış sinyali

D: 1 bitlik çıkış sinyali

E: 1 bitlik çıkış sinyali