## Sayısal Elektronik Devreleri

## I. Ödev

Bir 0.35 µm CMOS prosesine ait parametreler şu şekildedir:

$$\mu_n C_{ox} = 180 \ \mu A/V^2$$
,  $\mu_p C_{ox} = 60 \ \mu A/V^2$ ,  $V_{DD} = 3.3 \ V \ V_{TN} = -V_{TP} = 0.6 \ V$ 

Bu proseste tasarlanacak bir CMOS eviricide NMOS'un kanal genişliği  $W_n$ =5  $\mu m$  olduğuna göre;

- a) V<sub>TH</sub>=1.65 V olması için gerekli PMOS boyutlarını bulun.
- b) Boyutlarını bulduğunuz eviricinin girişi  $V_{TH}$  değerindeyken beslemeden çekeceği akımı bulun.
- c) Eviricinin NM<sup>0</sup> ve NM<sup>1</sup> değerlerini hesaplayın.
- d) Bu evirici 50 fF'lık yükü sürerken yükselme ve düşme gecikmelerini hesaplayın.
- e) Bu eviricinin 50 fF'lık yükü 500 MHz'lik giriş işaretiyle sürdüğü durumdaki dinamik güç tüketimini hesaplayın.
- f) NMOS boyutu aynı kalmak kaydıyla bu evirici aynı proseste sözde NMOS haline getirilseydi V<sub>OL</sub>=0.2 V olması için gerekli PMOS boyutlarını bulun.
- g) f şıkkındaki sözde NMOS eviricinin statik güç harcamasını bulun.
- h) f şıkkındaki sözde NMOS eviricinin boyutunu CMOS eviricinin boyutuyla karşılaştırın. Hangisinin neden büyük olduğunu yorumlayın.

(Yol gösterme: Bir eviricinin boyutunu ∑WL şeklinde hesaplayabilirsiniz)

Teslim Tarihi: 18 Mart 2008