## Sayısal Elektronik Devreleri II. Ödev

- 1. Tablo 1'de gösterilen fonksiyon için
  - a. Lojik fonksiyonun ifadesini bulunuz.
  - b. X<sub>1</sub>, X<sub>2</sub>, X<sub>3</sub> sırasına göre kanonik forma getirerek anahtarlı lojik mimarisiyle çiziniz.
  - c. Devre üzerinde gerekli sadele tirmeleri yapınız.
  - d. CMOS transmisyon kapılarıyla devreyi gerçekleyerek varsa kullanılması gereksiz transistorları belirtiniz.
  - e. Sadele tirilmi devredeki her bir transmisyon kapısından  $R_{eq}=10$ K'lık direnç geldi ini varsayarak 1pF'lık yük kapasitesi için giri ler  $X_1=1$ ,  $X_2=1$ ,  $X_3=0$  iken
    - i. Giri ler  $X_1=1$ ,  $X_2=0$ ,  $X_3=1$  olarak de i ti inde
    - ii. Giri ler  $X_1=0$ ,  $X_2=1$ ,  $X_3=0$  olarak de i ti inde çıkı taki dü me süresinin ne olaca ını hesaplayınız.

Tablo 1: Lojik fonksiyonun giri -çıkı tablosu

$X_1$	$X_2$	$X_3$	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

- 2.  $Y = \overline{A(BC+D) + EF}$  lojik fonksiyonunu
  - a. Sözde NMOS kapıyla gerçekleyiniz

b. 
$$\left(\frac{W}{L}\right)_n = 8 \text{ ve } \left(\frac{W}{L}\right)_p = 1 \text{ için}$$

i. Giri ler A,B,C,D,E,F=1,1,1,1,0,1 iken

ii. Giri ler A,B,C,D,E,F=0,0,1,0,1,1 iken çıkı geriliminin de erini hesaplayınız.

c. Aynı lojik fonksiyonu b ıkkındaki verilmi olan transistor boyutlarıyla gerçekleyen CMOS statik kapı devresini çizerek yükselme ve dü me gecikmelerini, sözde NMOS kapının yükselme ve dü me gecikmeleriyle en kötü durum için kar ıla tırınız.

Proses parametreleri:  $\mu_n C_{OX} = 180 \mu A/V^2$ ,  $\mu_p C_{OX} = 60 \mu A/V^2$ ,  $V_{TN} = -V_{TP} = 0.6 V$ ,  $V_{DD} = 3.3 V$