@ 0 0 0 2000-2012 Yrd.Doc.Dr. Feza BUZLUCA

Tümleştirilmiş Kombinezonsal Devre Elemanları

Sayısal sistemlerin gerçekleştirilmesinde çokça kullanılan lojik devreler, lojik bağlaçların bir araya getirilmesiyle tümleştirilmiş devre (entegre devre, tümdevre) (*integrated circuit -IC*) olarak üretilirler ve satılırlar.


Bağlaçlar yerine bu hazır devrelerin kullanılması tasarımları kolaylaştırır.


Tümdevreler içerdikleri kapı sayısına göre çeşitli gruplara ayrılırlar.


Tümleştirme düzeylerine göre gruplama:


- Küçük Ölçekli Tümleştirme (Small-Scale Integration SSI):
 Bu gruptaki tümdevreler 10 taneden az lojik kapı içerirler. Örneğin 7400 4 adet
 TVE kapısı içerir.
- Orta Ölçekli Tümleştirme (Medium-Scale Integration MSI):
 Bu gruptaki tümdevreler 10 ile 1000 tane arasında lojik kapı içerirler. Toplayıcı, veri seçici, kod çözücü elemanlar bu gruba girer.
- Büyük Ölçekli Tümleştirme (*Large-Scale Integration LSI*): Bu gruptaki tümdevreler binler mertebesinde lojik kapı içerirler. Mikroişlemciler, bellekler bu grupta yer alırlar.
- Çok Büyük Ölçekli Tümleştirme (*Veri Large-Scale Integration VLSI*): Bu gruptaki tümdevreler yüzbinlerce ve daha fazla sayıda lojik kapı içerirler. Örnek: Gelişmiş mikroişlemciler ve büyük bellek tümdevreleri.


http://akademi.itu.edu.tr/buzluca
















Veri seçicilerin paralel bağlanması:

İki adet n bitlik veri arasında seçme yapmak için n adet 2:1 veri seçici paralel olarak bağlanır.

Yanda blok diyagramı verilen devre, x seçme girişinin değerine bağlı olarak n bitlik A ya da B sayılarından birini Z çıkışına aktarmaktadır.



Örnek: 4 bitlik bitlik A ya da B sayılarından birini Z çıkışına aktaran devre



Bu devrede tüm veri seçicilerin seçme uçları ortaktır (kısa devre).


http://akademi.itu.edu.tr/buzluca

@ @ 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)

Veri seçicilerin kullanımına bir örnek:

Bir toplayıcının girişine isteğe bağlı olarak farklı sayılar uygulanabilir.



Örnek Tümdevre:

74151 içinde bir adet 8:1 veri seçici bulunduran bir tümdevredir.

http://akademi.itu.edu.tr/buzluca





(a) 0 (b) 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.8



Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Diğer Veri Seçici (MUX) Örnekleri:





Lojik İfadeler:

2:1 mux:
$$Z = s' I0 + s I1$$

4:1 mux:
$$Z = s_1' s_0' IO + s_1' s_0 II + s_1 s_0' I2 + s_1 s_0 I3$$

8:1 mux:
$$Z = s_2's_1's_0' I0 + s_2's_1's_0 I1 + s_2's_1s_0' I2 + s_2's_1s_0 I3 + s_2s_1's_0' I4 + s_2s_1's_0 I5 + s_2s_1s_0' I6 + s_2s_1s_0 I7$$

Genel İfade (k:1 Mux):
$$Z=\sum_{j=0}^{k-1}(m_jI_j)$$
 k=2°, mj= j. minterim

http://akademi.itu.edu.tr/buzluca





© ⊕ 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)


Veri Seçiciler lojik bağlaçlar kullanılarak aşağıdaki gibi gerçeklenebilirler.


2:1 mux






4:1 mux





http://akademi.itu.edu.tr/buzluca

@ ① ③ © 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.10






Veri Seçiciler ile Genel Amaçlı Lojik Devre Tasarımı 1:


2ⁿ:1 boyutlu bir adet veri seçici kullanılarak n girişli, bir çıkışlı herhangi bir lojik devre başka bir bağlaç kullanmadan gerçeklenebilir.

Väntem

- Tasarlanacak olan fonksiyonun değişkenleri (devrenin girişleri) veri seçicinin seçme uçlarına bağlanır.
- Her seçme değeri bir giriş kombinezonuna karşı düştüğüne göre, tasarlanmak istenen fonksiyonun doğruluk tablosuna göre veri seçicinin veri girişlerine lojik "O" veya "1" sabitleri bağlanır.

Örnek:





Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Veri Seçiciler ile Genel Amaçlı Lojik Devre Tasarımı 2:

2ⁿ⁻¹:1 boyutlu bir adet veri seçici kullanılarak n girişli, bir çıkışlı herhangi bir lojik devre ek olarak sadece bir adet tümleme bağlacı kullanılarak gerçeklenebilir.

- · Tasarlanacak olan fonksiyonun değişkenlerinden n-1 tanesi veri seçicinin seçme uçlarına bağlanır.
- · Arta kalan değişkenin kendisi ya da tümleyeni, doğruluk tablosuna göre veri seçicinin veri girişlerine bağlanır.


 $F(A,B,C) = m0 + m2 + m6 + m7 = \cup_{1}(0,2,6,7)$ 4:1 VS ile Çözüm: Hatırlatma: C' C' 8:1 VS ile Çözüm: C' (Bir önceki yöntem)₀ C' 0 8:1 MUX <u>1</u> 0 S1 0 Ö Ö 0 B S1 Burada her iki c' değeri de aynı tümleme kapısından elde edilebilir. @ 0 0 0 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA http://akademi.itu.edu.tr/buzluca

Sayısal Devreler (Lojik Devreleri)


Yayıcı Makas (Demultiplexer):

- 1 adet veri girişi, n adet seçme (denetim) girişi, 2ⁿ adet çıkışı vardır.
- · Seçme girişlerine gelen değere göre, veri girişindeki değer çıkışlardan birine aktarılır. Diğer çıkışlar "0" değerini alır. Seçme girişlerindeki n bitlik ikili sayı girişteki değerin hangi çıkışa aktarılacağını belirler.
- · Yayıcılar çıkış sayılarına göre 1:m olarak adlandırılır. Burada m çıkış sayısını gösterir.

Örnek: 1:2 Yayıcı Makas ("Bire iki yayıcı" olarak okunur)








Kod Çözücüler (Decoder):


- n adet seçme (denetim) girişi, 2ⁿ adet çıkışı vardır.
- Seçme girişlerine gelen değere göre, çıkışlardan bir tanesi "1" değerini, diğerleri "0" değerini alır. Seçme girişlerindeki n bitlik ikili sayı hangi çıkın "1" değerini alacağını belirler.
- Kod çözücü, girişine sabit "1" değeri verilmiş bir yayıcı makas gibi düşünülebilir.
- Kod çözücüler seçme girişi ve çıkış sayılarına göre n:2ⁿ olarak adlandırılır. Burada n seçme girişi sayısı, 2ⁿ çıkış sayısıdır.

Örnek: 3:8 Kod Çözücü



http://akademi.itu.edu.tr/buzluca

2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.15



Kod Çözücüler ile Genel Amaçlı Lojik Devre Tasarımı:


n:2º boyutlu bir kod çözücü kullanılarak n girişli m çıkışlı herhangi bir genel fonksiyon ek olarak VEYA bağlaçları kullanılarak gerçeklenebilir.

Yöntem:


- Tasarlanacak olan fonksiyonun değişkenleri (devrenin girişleri) kod çözücünün seçme uçlarına bağlanır.
- Kod çözücünün her çıkışı bir minterime karşı düşer. Gerçeklenecek olan fonksiyonu oluşturan minterimlere ilişkin çıkışlar VEYA kapıları ile toplanır.


Örnek:


 $F(A,B,C) = m0 + m2 + m6 + m7 = \cup_{1}(0,2,6,7)$



http://akademi.itu.edu.tr/buzluca @ ①⑤① 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA 5.17







Programlanabilir Lojik Elemanlar (Programmable Logic Device- PLD)

Günümüzde karmaşık sayısal devreler programlanabilir lojik elemanlar kullanılarak gerceklenirler.

Bu elemanlar, içinde çok sayıda lojik bağlaç bulunduran tümdevrelerdir (birkaç yüz birkaç milyon). Bazılarının içinde bellek elemanları da (flip-flop) bulunur.

Tasarımcı bir "programlama" dili ve cihazı kullanarak bu bağlaçların arasında belli sınırlar içinde istediği bağlantıları gerçekleştirebilir.

Böylece sadece tek bir tümdevre kullanılarak karmaşık lojik devreler gerçekleştirilebilir.

Programlanabilir lojik elemanların çeşitli türleri vardır:

- Programmable Logic Array PLA
- Programmable Array Logic PAL
- Generic Array Logic GAL
- Complex PLD CPLD
- Field-Programmable Gate Array FPGA

http://akademi.itu.edu.tr/buzluca



@ ① S = 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)

Programlama:

Bu elemanların iç yapılarının düzenlenebilmesi (programlama) için lojik kapılar arasındaki bağlantı noktalarında "sigortalar" (fuse) bulunur.

İlk PLD türlerinde (PLA, PAL) bipolar transistörler (Bkz. Bölüm 9) kullanılmıştır. Bu elemanlarda sigortalar sadece bir defa kopartılarak programlama yapılabilir.

Günümüz elemanlarında (GAL, CPLD, FPGA) CMOS transistörler ve programlama için bellek elemanları kullanılmaktadır. Bu elemanlar defalarca silinip programlanabilirler.

Bu elemanları programlamak için çeşitli donanım betimleme dilleri (Hardware Description Language - HDL) ve cihazlar kullanılır.


HDL örnekleri:


PALASM


ABEL


Verilog


VHDL (Veri high speed integreated circuits HDL)














Genel Dizi Lojiği (Generic Array Logic - GAL)

PAL ile benzer özellikler taşır.

İç yapısı CMOS transistörlerden oluşmaktadır. Defalarca silinerek tekrar programlanabilir.

İlk olarak Lattice Semiconductor firması tarafından oluşturulmuştur.

Örnek: GAL16V8

Karmaşık PLD (Complex PLD - CPLD)

Aynı tümleşik devrenin içinde birden fazla PLD (macro cell) bulunur.

Her bir PLD, GAL özelliklerine sahiptir.

Toplam kapı sayısı birkaç bin ile birkaç yüz bin arasındadır.

Hem PLD'lerin iç yapıları hem de aralarındaki bağlantılar programlanabilir.

Örnek: Atmel ATF1500

32 giriş/çıkış + 4 giriş

32 adet PLD (macro cell) içerir.

http://akademi.itu.edu.tr/buzluca



@ 0 0 0 2000-2012 Yrd.Doç.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)

Sahada Programlanabilir Kapı Dizisi

(Field-Programmable Gate Array - FPGA)

Çok sayıda işlevsel blok ve bloklar arasındaki bağlantılardan oluşurlar.

Defalarca silinerek tekrar programlanabilir.

Toplam kapı sayısı birkaç bin ile birkaç milyon arasındadır.

Karmaşık sayısal devrelerin (örneğin özel amaçlı mikroişlemciler) gerçeklenmesinde kullanılırlar.

CPLD'lere göre daha esnek ve daha yeteneklidirler ancak gecikmeleri ve maliyetleri daha yüksektir.

Örnek: Atmel AT6010

204 giriş/çıkış 30000 bağlaç