
# Zaman Diyagramları (Timing Diagrams)

- Sayısal devrelerin zaman içindeki davranışlarını (giriş/çıkış ilişkisini) gösteren diyagramlardır.
- x ekseninde zaman, y ekseninde ise girişlerin ve çıkışların lojik değerleri (0/1 veya L/H) yer alır.


Daha ayrıntılı zaman diyagramlarında y ekseninde elektriksel büyüklükler de (gerilim veya akım) yazılır.

 Fiziksel elemanların elektriksel özeliklerinden dolayı ortaya çıkan bazı durumların doğruluk tablosu ile gösterilmesi mümkün değildir. Böyle durumlarda devrelerin zaman diyagramlarını incelemek gerekir.

#### Örnek:



Yandaki diyagramda devrenin sadece lojik davranışı gösterilmiş, daha sonra anlatılacak olan gecikmeler dikkate alınmamıştır.



©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA

http://akademi.itu.edu.tr/buzluca


#### Sayısal Devreler (Lojik Devreleri)


### Propagasyon (Yayılma) Gecikmesi (Propagation Delay)


Sayısal elemanları oluşturan elektronik devrelerin fiziksel yapılarından dolayı bir sayısal elemanın (örneğin bir lojik bağlacın) girişine uygulanan işaret (lojik değer) ancak belli bir süre geçtikten sonra o elemanın çıkışında etkili olur.


Giriş işaretinin elemanın içinde yol alarak çıkışı etkilemesi için geçen zaman o elamanın **propagasyon (yayılma) gecikmesi**ni belirler.

Propagasyon gecikmesi lojik devrenin çalışma hızını belirler.









# ARDIŞIL DEVRELER (Sequential Circuits)

- Dersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.
- Ardışıl (sequential) devrelerde ise çıkış değeri, hem girişlerden gelen değerlere hem de devrenin bir önceki "durumuna" bağlıdır.

Durum bilgisini tutmak için bu devrelerde bellek elemanları bulunur.

 Ardışıl devrelere örnek olarak bozuk parayla çalışan meşrubat makinelerindeki lojik devreler gösterilebilir.

Böyle bir sayısal ardışıl devre, ürünü vermek için sadece o anda atılan parayı değil, daha önce atılmış olan parayı da dikkate almalıdır.

• Ardışıl devreler iki gruba ayrılır:

Senkron (eş zamanlı) ardışıl devreler: Bu devreler sadece belli zamanlarda durum değiştirebilirler.

Tüm bellek elemanları ortak bir saat işareti ile eş zamanlı (senkron) olarak tetiklenirler.

**Asenkron ardışıl devreler:** Bu tür devreler her hangi bir zamanda girişlerdeki değişime bağlı olarak durum değiştirebilirler.

Bu derste günümüzde çok yaygın olarak kullanılan eş zamanlı devreler ele alınacaktır. Örneğin mikroişlemciler saatle tetiklenen eş zamanlı ardışıl devrelerdir.

http://akademi.itu.edu.tr/buzluca


©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 6.6

### Sonlu Durumlu Makine (Finite State Machine- FSM) Modeli

Ardışıl devreler "sonlu durumlu makine" (Finite State Machine- FSM) modeli kullanılarak tasarlanırlar.

Bu modelleme yöntemi, bir çok başka sistemin tasarımında da kullanılır.

- · Böyle bir makine ilk çalışmaya başladığında belli bir durumda bulunur.
- · Gelen giriş değerine göre ve içinde bulunduğu duruma göre makine bir çıkış üretir.
- · Gelen giriş değerine göre ve içinde bulunduğu duruma göre yeni bir duruma geçer. Sonlu durumlu makineler, lojik devre olarak olarak gerçekleştirilirken iki kısımdan oluşturulurlar:
- a) Lojik işlemleri yapan kombinezonsal devre,
- b) Durum bilgisini tutan bellek elemanları.




Bellek elemanları incelendikten sonra ardışıl devreler konusu tekrar ele alınacaktır.

©2000-2011 Yrd.Doc.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)

#### Veri Saklama (Bellek) Elemanları

'Flip-flop': Bir bitlik bellek elemanlarıdır. Çok girişli, bir çıkışlı lojik bir devre olarak tasarlanırlar.



Q çıkışı flip-flopun o anda içindeki ikili değeri (0,1) dışarı yansıtır. Bu değer aynı zamanda flip-flopun durum bilgisidir.

Q çıkışının alacağı yeni değer Q(t+), veri girişlerinin ve o andaki durumun Q(t) bir fonksiyonu olarak belirlenir.

Saat işareti, veri girişlerindeki değerlerin ne zaman değerlendirileceğini, yani flip-flop'un ne zaman değer değiştireceğini belirten işarettir.

Sadece saat işaretinin etkin olduğu anlarda flip-flop'un içeriği yukarıdaki fonksiyona göre belirlenerek değiştirilir.


Saat işareti etkin değilse, veri girişleri değişse bile flip-flop bir önceki içeriğini korur.

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 6.8

# Saat (Clock) İşareti:

Sayısal sistemlerdeki elemanların eş zamanlı (senkronize) çalışmasını sağlayan dikdörtgen dalga şeklinde bir işarettir.



Saat işaretiyle denetlenen elemanlar (örneğin flip-flop) sadece saat işareti etkin olunca işlem yaparlar. Onun dışında eski durumların korurlar.

Saat işaretinin kullanılması açısından elemanlar ikiye ayrılır.

a) Düzey tetiklemeli elemanlar, b) Kenar tetiklemeli elemanlar

Düzey tetiklemeli elemanlar: Saat işaretinin bir düzeyini (pozitif lojikte "1" düzeyini) etkin düzey olarak kabul ederler.

Bu elemanlar saat işareti "1" düzeyindeyken işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti "0" düzeyindeyken eski durumlarını korurlar.

Saat işaretinin "1" düzeyindeyken girişler işleme sokulduğundan, bu süre boyunca giriş değerleri sabit tutulmalıdır.

Aksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur. Bu süreye kayıt süresi denir

Saat işaretinin "O" olduğu sürede ise girişler değiştirilebilir. Bu süreye **yerleşme** süresi denir.

Yerleşme Kayıt Süresi Süresi

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA

Sayısal Devreler (Lojik Devreleri)


#### Kenar tetiklemeli elemanlar:


Saat işaretinin bir kenarını (pozitif lojikte çıkan kenar) etkin kenar olarak kabul ederler.


Pozitif kenar tetiklemeli elemanlar saat işareti 0→1 geçişi yapınca (çıkan kenar) işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti geçiş yapmazsa eski durumlarını korurlar.

Negatif lojikte ise işlemler 1→0 geçişinde (inen kenar) yapılır.

Saat işaretinin 0→1 geçişi yaparken girişler işleme sokulduğundan, bu kenardan belli bir süre önce ve sonra giriş değerleri sabit tutulmalıdır. Aksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur.








# S-R (Set-Reset) Bilgi Saklama Elemanı

İki adet TVEYA veya iki adet TVE bağlacı ile oluşturulabilen bir bitlik saklama elemanıdır.

Tüm flip-floplar, bu temel saklama elemanına yapılan eklemeler ile oluşturulabilir.

TVEYA ile oluşturulan S-R Saklama Elemanı:



S: Set (Birleme) R: Reset (Sıfırlama)

Q: Çıkış (Durum)

Q<sub>N</sub>: Tümleyen Çıkış (Q')

Hatırlatma: Bir TVEYA bağlacının bir girişi "1" olduğunda çıkışı mutlaka "0" olur

Q	$Q_N$	_
1	0	
1	0	S=1, R=0'dan sonra
0	1	
0	1	S=0, R=1'den sonra
0	0	Yasaklı girişler
	1	1 0

- S girişi saklama elemanına "1" yazmak için, R girişi de "0" yazmak için kullanılır.
- Her iki giriş de "0" olduğunda SR elemanı bir önceki durumunu korur.
- Girişlerin her ikisine birden "1" verilmez.


http://akademi.itu.edu.tr/buzluca


©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 6.13

#### Sayısal Devreler (Lojik Devreleri)

Q çıkışının bir sonraki değeri Q(t+1), girişlere ve saklama elemanının o anki durumuna Q(t) bağlıdır.


Buna göre S-R saklama elemanının doğruluk tablosu ve lojik ifadesi aşağıdaki gibi yazılabilir.





Saat işareti ile tetiklenmeyen bu elemana **tutucu** (*latch*) denir.

"Flip-flop" adı saat işareti ile tetiklenen bellek elemanlarına verilir.



1

http://akademi.itu.edu.tr/buzluca

©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA 6.14

