


İTÜ Computer Engineering Department İTÜ Bilgisayar Mühendisliği Bölümü 12.03.2015

## COMPUTER ARCHITECTURE 1ST MIDTERM BİLGİSAYAR MİMARİSİ 1NCİ YILİÇİ SINAVI

**QUESTION 1:** (45 Points) Misprediction detected PC is updated. i. Always predict "not taken" 5 12 13 14 15 11  $L\overline{2}$ FD FO EX WR EX WR L3 FD FO FD L4 FO EX WR, L5 FD FO EX WR▲ L6 FD FO Instruction after L6 also enter the pipeline; it is only fetched. L7 L2 FD FO EX WR L3 FD FO EX WR L4 FD FO EX WR L5 FD FO EX WR L6 FD FO EX WR The pipeline stalled and emptied. 10 Points Branch penalty: 3 cycles. L6 and L7

ii. Dynamic prediction with one bit, and the initial decision is to take the branch



In this case (ii), at clock cycle 10 the pipeline control unit can detect that the branch will not be taken and it can take instruction L6 into the pipeline at clock cycle 11, because the address of the next instruction is in the PC. If the control unit had this capability the branch penalty would be only 2 clock cycles. Both answers are accepted.


Bu durumda (ii) iş hattı denetim birimi 10. saat çevriminde dallanmanın olmayacağı anlaşıldıktan sonar 11. Saat çevriminde sonraki komutu (L6) iş hattına alabilir, çünkü bu komutun adresi PC'de yer almaktadır. Denetim birimi bu şekilde tasarlandıysa dallanma cezası sadece 2 saat çevrimi olur. Her iki yanıt da kabul edilmiştir.

a) Same diagrams can be also drawn as shown below.

Aynı diyagramlar aşağıda gösterildiği gibi de çizilebilir.

				Ī	Propob	penalt		rolos i									
. A 1		1: -4 66	- 4 4 - 1	i			у. 3 су	cies.									
ı. Alwa	ays pre	dict "n	ot takei	n	$\overline{}$		$\rightarrow$										
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15		
L2	FD	FO	EX	WR				FD	FO	EX	WR						
L3		FD	FO	EX	WR				FD	FO	EX	WR					
L4			FD	FO	EX	WR				FD	FO	EX	WR				
L5				FD	FO	EX 🔻	WR •	* .			FD	FO	EX	WR			
L6				<	FD	FQ	- \					FD	FO	EX	WR		
L7 Instruction after L6 also enter the pipeline; it is only fetched.																	
·							7	***	-	PC is	update	d.					
The pipeline stalled and emptied.  L6 and L7							(							0 Points			
							j   M	Misprediction detected									

ii. Dynamic prediction with one bit, and the initial decision is to take the branch



In this case (ii), at clock cycle 10 the pipeline control unit can detect that the branch will not be taken and it can take instruction L6 into the pipeline at clock cycle 11, because the address of the next instruction is in the PC. If the control unit had this capability the branch penalty would be only 2 clock cycles. Both answers are accepted.

Bu durumda (ii) iş hattı denetim birimi 10. saat çevriminde dallanmanın olmayacağı anlaşıldıktan sonar 11. Saat çevriminde sonraki komutu (L6) iş hattına alabilir, çünkü bu komutun adresi PC'de yer almaktadır. Denetim birimi bu şekilde tasarlandıysa dallanma cezası sadece 2 saat çevrimi olur. Her iki yanıt da kabul edilmiştir.

**b)** Branch penalties are 3 clock cycles for both cases as shown on the diagrams.

**5 Points** 

**c**) There are 4 instruction in the loop. If the loop runs 10 times 40 instructions will run. After the loop instruction at line 6 will also run. So there are 41 instructions to run.

There are 4 stages in the pipeline. Total time for 41 instructions without any hazards: 4 + 40 = 44 cycles.

One branch penalty = 3 cycles. Total time: 44+3 = 47 clock cycles.

10 Points

**d**) Without the pipeline: 41\*60 ns. (41 instructions. Each instruction is completed in 60 ns) With the pipeline: 47\*20 ns. (47 clock cycles. Period of clock is 20 ns)

Speed up= 
$$41*60 / 47*20 = 41*3 / 47 \approx 2,6$$

**5 Points** 

e) Max. speed up = 
$$60/20 = 3$$

**5 Points** 



İTÜ Bilgisayar Mühendisliği Bölümü 12.03.2015

Süre: 1 saat 45 dakika

Numara: Ad Soyad: İmza:

0(R10), R1

0(R11), R2

R1, R2, R3

R0, R3, R4

R0, 0, R4

R0, 0, R3

L2

0(R12), R3

; R1 <-- M[R10]

; R2 <-- M[R11]

; R3 <-- R1+R2

M[R12]<-- R3

Branch always

Veri hazimlelezzi

; R4 <-- R3

; R4 <-- 0

; R3 <-- 0

X1

## BİLGİSAYAR MİMARİSİ 1nci YILİÇİ SINAV

LD

LD

ADD

ADD

ST

BA

L1:

L2:

ADD

ADD

**SORU 2:** (30 Puan)

Bir RISC MİB 3 katmanlı bir iş hattına sahiptir:

F: (Fetch and decode instruction) Komutu al ve çöz A: (Operand (register) read, ALU operation, and write the result of ALU to the register) Operandları oku, ALU işlemini yap, sonucu saklayıcılara yaz

M: (Memory access if necessary (from register to memory or from memory to register)) Eğer gerekli ise bellek erişimi yap (saklayıcıdan belleğe veya bellekten saklayıcıya)

a) Yanda verilen programı inceleyerek tanıtılan iş hat-

Tüm veri bağımlılığı ve dallanma sorunlarını NOP komutu ekleyerek çözünüz.

tının zaman diyagramını çiziniz.

b) Dallanma sorununu gidermek için iş hattının performansını düşürmeyen yazılım çözümlerini yazınız. Verilen programın algoritmasını değiştirmeyiniz.

KOMUT KÜMESİ:

X(Rs), Rd  $Rd \leftarrow M[Rs + X]$ Load ST X(Rs), Rd  $M[Rs + X] \leftarrow Rd$ Store

 $Rd \leftarrow Ri + Rj$ ADD Ri,Rj,Rd PC+PC+Y BA Branch always (relative)

Cözüm:

		Çoz	um:										8	AT ANI DUDINGO
15				1	2	3	14	5	16	7	8	3	10 11	P2 yeni deporini almamis
10			0(810), 21	F	A	M								*Z Dallanma sozumu
1	-	LD	0 (RII), RZ		T	A	M	1	1	-				RY Sitilanir oysa
2		ADD	R1, RZ, R3					TU						Schranmamas 1671m
5 11		ADD	RO, R3, 24					AF						Not be softin
5		ST	o(en) R3								par			Name of the last o
6		BA	L2									AN 3		102ile3 saturarasma
21	-1:	A DD	R90, R4	1						,	F	AT	M	NOP konnell
8		0,0												2 6 ilet satir anallua
7 1	2:	ADD										FA	M	Nop Konules

1. Gözum 0 (RIO), RI 0 (RII), Rz R1, R2, R3 ADD RO, 0, R3

Côtum 0 (210),21 LO dRID, RZ ADD RIRE, R3 ADD RO, R3, C4 0(en), R3 \_Sonnali konut 3 gotilm (opsigonal LD 0 (RIO) RI LD D(RII), RZ



İTÜ Bilgisayar Mühendisliği Bölümü 12.03.2015

Süre: 1 saat 45 dakika

Numara: Ad Soyad: İmza:

## BİLGİSAYAR MİMARİSİ 1nci YILİÇİ SINAV

SORU 3: (25 Puan)

Komut iş hatlarında oluşan sorunları çözmek için kullanılan donanım tabanlı ve yazılım (derleyici) tabanlı çözümlerin isimlerini aşağıdaki tablolarda uygun kutulara yazınız. Her kutuya sadece bir çözümün adını yazınız. Eğer böyle bir çözüm yoksa ilgili kutuya "YOK" yazınız.

## Cözüm:

a) Operand bağımlılığı ile ilgili çözümler:

	Donanım Tabanlı	Yazılım (derleyici) Tabanlı
Performansı düşürmeyen	Operand for warding	Changing the order of instructions if possible
Performansı düşüren	(Hardware Inter Cock)	Using NOP instruction

b) Dallanma problemi ile ilgili çözümler:

	Donanım Tabanlı	Yazılım (derleyici) Tabanlı		
Performansı düşürmeyen	Target Instruction Prefetch	instructions if possible		
Performansı düşüren		Using NOP instruction		

Operand forwar durg ALV'nun Gikişindan girişine değindan Operand forwar durg ALV'nun Gikişindan girişine değindan Goir Gaplantı oluştulur. ALV'da oluştululur soruç kedef yancıya loir Gaplantı oluştulur. ALV'da oluştululur soruç kedef yancıya Yazılalını appu zaman da Bir souraki işlendi kullana filmesi Yazılalını appu zaman da Bir souraki işlendi kullana filmesi Yazılalını ALO'dun şirişine venile

Instructum Stall. (3 onanım tilitlemi)

Bu donanım komutları sıra ili izles. Veni başınılışına sebet 8 dacak konuştun iz hattına şirmesini bir viya korutları birlihir geciktirir. Dallammalar işin bunzer şehilde izleyen konuştları birlihir geciktirir. Dallammalar izlen bunzer şehilde izleyen konuştları birlihir kasullu dallanmalar da hem dallanmayı izleyen konuştları kasullu dallanmaları kaşıl şerşeh leşmez ize izleyen komuştları ili iş hattına alınır. Kaşul şerşeh leşmez ize izleyen komuştlan ili iş hattına alınır. Kaşul şerşeh leşmez ize izleyen komuştlan ili iş hattına alınır. Kaşul şerşeh leşmez ize izleyen komuştlan ili iş hattına alınır. Kaşul şerşeh leşmez ize izleyen komuştlan daranılarının kaşılarının daranın ediki. Branch Pre lec fen Dallan ma Suforusta statih veya daranılır. Prefete fen Dallan ma Suforusta statih veya daranılır. Dinanık örprüde daha öncehi dallanmalarını "yönüne Çore önçmi yapılır. Bunun için dallanma kedef tablosu ve ballanma bayrafe (bayrablan) tutulur.