8 bitlik 4 tane yazaç (A,B,C ve D) bir ortak veri yolu üzerinden birbirlerine veri aktarmaktadırlar. A,B ve C yazaçları, aralarında verilerini değiştirmek için(swaping) ortak veri yolu üzerinden D yazacını kullanmaktadırlar.Bu ortak veri yolu sistemi, kontrol girişleri DR değişkenleri ile gösterilmiş gerekli sayıda üç-durumlu tampon devreler kullanılarak tasarlanmıştır. A,B ve C yazaçları aşagıdaki 3 değişik durumda birbirleriyle verilerini değiştirmektedirler:

komut 0: A ile B arasında veri değişimi yapılmaktadır, komut 1: A ile C arasında veri değişimi yapılmaktadır, komut 2: B ile C arasında veri değişimi yapılmaktadır,

Saat peryotlarına ilişkin değişkenler T1, T2, .. ile gösterilecektir. İlgili komutlar lojik bağıntılarda S1, S0 değikenleri ile temsil edilecektir.

Bu üç işlemi gerçekleştirecek ortak veri yolu sistemini tasarlayınız. Her bir saat darbesinde yazaçlarda meydana gelen değişiklikleri tablo şeklinde gösteriniz. Yazaçların LD_A, LD_B, ... yükleme ve DR_A, DR_B,... sürme kontrol girişlerine ilişkin sayısal bağıntıları bulunuz ve gerçekleştiriniz.

Cevap:

	45/54	5,50		5,50,72 : 4
	Komut 0	00	5,50	
(Konut 2	0 / >		

kamvit 0: A COB

Cadadi desisoni, DEAlandite houses

On A and I rains demolis inou and O

S,'So'. T2: A←B

STOCK + S. S. S. T3: B←D = ET. 02 | 3

knut 1: A <>>C

S, So. Ti : D = A dendly

S, SO. T2: A CC 0 11 22

57 6212 + 17 02 12 15,150 T3 . C CD = 0 1 T212

Komut 2: BESC


S, So'. T1: D ← B

Sisol. Tz: BEC

S, So' . T3: CED


* A'ya veri yöklemeh iain: (LD-A'nın lozik ifadesi) (S; So'. T2 : A ← B { [LD-A=S; So'T2+S; So'T2] S; So. T2 : A ← C * B'ye ver yohlanek icin: (LD-B'nin bo;h ipadesi) $S_1'S_0' \cdot T_3 : 13 \in D$ $S_1'S_0' \cdot T_2 : 13 \in C$ $S_1'S_0' \cdot T_2 : 13 \in C$ $S_1'S_0' \cdot T_3 : 13 \in C$ A c'ye ver: youleneh rain: (LD-c'nin los ih itadesi) S, So'. 73: CED } [LD.C=S, So T3+ S, So' T3] to plye veri gilleret iain: (LD-D'nin losih ifakosi) S,'SoTi: DEA } [LD-0= S,'So'Ti+S,So'Tz] SISO'TZ: DEB


S, Sd. Ti: D € B S, Sd. T2: B € C



- 4 bitlik bir aritmetik-lojik birim (ALU) tasarlanacaktır. Bu birimin, D ile gösterilen bir denetim girişi, S ile gösterilen bir seçme girişi, $C_{\text{giriş}}$ ile gösterilen bir elde girişi ve $C_{\text{çıkış}}$ ile gösterilen bir elde çıkışı bulunacaktır.
- a) Aritmetik Birimi bir kutu, Lojik Birimi de ikinci bir kutu olarak göstererek D=0 olduğunda Lojik birimin, D=1 olduğunda ise Aritmetik Birimin seçilmesi koşulunu sağlayacak biçimde ALU'yu tasarlayın.
- b) Tasarlanacak ALU'nün Lojik Biriminde S=0 ise TVEYA, S=1 ise TVE işlemleri gerçeklenecektir. a şıkkında bir kutu olarak gösterdiğiniz Lojik Birimi gerekli tüm elemanları kullanarak tasarlayıp çiziniz.
- c) Tasarlanacak ALU'nün aritmetik biriminde tanımlanacak fonksiyonlar aşağıdaki tabloda verilmiştir. b şıkkında bir kutu olarak gösterdiğiniz Aritmetik Birimi gerekli tüm elemanları kullanarak tasarlayıp çiziniz

S	Cgiriş=0	Cgiriş=1
-		A+1
1	A-1	A-B






BLG 222 - Kısa sınav 1

Açıklamalar:

- 1. Sınav 50 dakikadır..
- 2. Bu sınavın sonucu sene sonu notunuzun %10'unu belirleyecektir.



Bu şekilde gösterilen her register'a ait yükle (LD), temizle (CLR) ve artır (INC) denetim girişleri ve belleğe ait oku (R) ve yaz (W) denetim girişleri bulunmaktadır. Çizimi karıştırmamak için gösterilmemiştir. Ayrıca 1 ve 2 numaralı veri seçicilerin 2 bitlik seçici girişleri ve ALU için 2 bit işlem seçici bulunmaktadır. Bu veri seçiciler ile ortak veri yollarına kimin yazacağı şu şekildedir:

s1 s0	BUS1'e yazacak birim	
00	R1	
01	R2	
10	BUS2	
11	-	

s3s2	BUS2'e yazacak birim		
00	Bellek		
01	R3		
10	R4		
11	BUS1		

ALU işlemleri ise şöyledir:

s5 s4	ALU işlemi	
00	R1←R2	
01	R1 ← R1+R2	
10	R1←R1-R2	
11	R1←R1 VE R2	

Yukarıda verilen mimaride aşağıdaki işlemlerin gerçekleştirilesi için gerekli RTL adımlarını (mümkün olduğunca hızlı ve paralel çalışacak şekilde) ve her adımda gerekli denetim sinyallerinin değerlerini yazınız. Her işlem için en az kaç saat döngüsü gerektiğini belirtiniz. İşlemde kullanılan register içerisindeki başlangıç değerlerinin korunması gerekmektedir.

İşlem	RTL	Denetim sinyalleri	Gerekli saat döngüsü (en az)
	R2←R3	LD(R2)=1, s3s2=01, s1s0=10	
/	R1←R2, R2←R4	LD(R1)=1, LD(R2)=1, s5s4=00, s3s2=10, s1s0=10	
R3 ← R3 + R4	R1←R1+R2	LD(R1)=1, s5s4=01	4
	R3←R1	LD(R3)=1, s1s0=00, s3s2=11	
	R1←R2, R2←R1	LD(R1)=1, LD(R2)=1, s5s4=00, s1s0=00	
	R1←R1-R2	LD(R1)=1, s5s4=10	
R4 ← R2 - R1	R4←R1	LD(R4)=1, s5s4=10, s3s2=11	3
	R3←R2	LD(R3)=1, s1s0=01, s3s2=11	
	R2←M[R3]	LD(R2)=1, Oku=1, s3s2=00, s1s0=10	
$R3 \leftarrow R1 + M[R2]$	R1←R1+R2	LD(R1)=1, S5s4=01	
	R3←R1	LD(R3)=1, s1s0=00, s3s2=11	4
	R4←R1, R1←R1+R2	LD(R4)=1, s1s0=00, s3s2=11, s5s4=10	
	R3←R1	LD(R3)=1, s1s0=00, s3s2=11	
(R2←R4	LD(R2)=1, s3s2=10, s1s0=10	
R3 ← R1 + M[R2+R1]	R1←R2, R2←M[R3]	LD(R1)=1, LD(R2)=1, s5s4=00, Oku=1, s3s2=00, s1s0=10	6
	R1←R1+R2	3130 10	
	R3←R1	LD(R3)=1, s1s0=00, s3s2=11	
	R2←R4	LD(R2)=1, s3s2=10, s1s0=10	
	R1←R1-R2	LD(R1)=1, s5s4=10	
$R2 \leftarrow M[M[R1-R4]]$	R3←R1	LD(R3)=1, s1s0=00, s3s2=11	_
	R3←M[R3]	LD(R3)=1, Oku=1, s3s2=00	6
	R3←M[R3]	LD(R3)=1, Oku=1, s3s2=00	
	R2←R3	LD(R2)=1, s3s2=01, s1s0=10	
	R2←M[R3],R3←R3+1	LD(R2)=1, Oku=1, s3s2=00, s1s0=10, INC(R3)=1	
	R2←M[R3], R1←R2	LD(R2)=1, Oku=1, s3s2=00, s1s0=10, LD(R1)=1, s5s4=00	
M[R3+2]←M[R3]+M[R3+1]	R1←R1+R2,R3←R3+1	LD(R1)=1, s5s4=01, INC(R3)=1	4
[10.5] (M[10] (M[10 (1]	M[R3]←R1	Yaz=1, s1s0=00, s3s2=11	-
	R2←M[R3],R3←R3+1	LD(R2)=1, Oku=1, s3s2=00, s1s0=10, INC(R3)=1	
	R3←M[R3], R1←R2	LD(R3)=1, Oku=1, s3s2=00, LD(R1)=1, s5s4=00	
	R2←M[R3]	LD(R2)=1, Oku=1, s3s2=00, s1s0=10	_
$M[R3+2] \leftarrow M[R3] + M[M[R3+1]]$	R1←R1+R2,R3←R3+1	LD(R1)=1, s5s4=01, INC(R3)=1	5
	M[R3]←R1	Yaz=1, s1s0=00, s3s2=11	