5 Mayıs 2021 Çarşamba (

08:03

## **05 DMA**


## Giriş

- https://mikrodunya.wordpress.com/2016/06/23/dma-direct-memory-access-dogrudan-bellek-erisimi/
- DMA(Direct Memory Adres) gelişmiş mikrodenetleyicilerde periphal-memory veya memory-memory arasındaki veri transferlerini hiç bir CPU işlemini kullanmadan sağlaması amacıyla oluşturulmuştur.
- Çok veri alışverişi yapıldığı durumlarda kullanılması gerekir.
- Çeşitli çevre birimlerinden okuduğumuz verileri bir değişkene atarız. Bu değişkenler RAM'de depolanır. Bu işlem normalde çevre birimlerinde okunan verinin CPU'ya alınıp ardından RAM'e yazılır. Ancak CPU kullanımı hem işlemciyi yorar hemde kayıplara yol açar.
  - DMA sayesinde verileri direk olarak RAM'e yazma imkanı buluruz.
- DMA donanımı CPU'dan bağımsız olarak verilerimizi peripheral'dan hafızaya, hafızadan peripheral'a ve hafızadan hafızaya olmak üzere hızlı bir şekilde kaynak adresten hedef adrese aktarır.

peripheral -> memory mermory -> peripheral memory -> memory

- Bu sayede CPU'nun yükünü hafifletmiş oluruz. Sistem sanki 2 CPU ile çalışıyormuş gibi düşünebiliriz. Örneğin bilgisayarlarımızda bulunan 4 gerçek 4 sanal çekirdekteki sanal, aslında DMA diyebiliriz. DMA isteği için çevresel birim tarafından (ADC, DAC, I2C vs) DMA kontrolcüsüne istek gönderilir, kontrolcüde bu isteğin sırası gelince ilgili çevresel birime geri bildirimde bulunur ve işlem kaynak adresten hedef adrese doğru gerçekleşir.
- STM32F4'te iki adet DMA vardır. DMA1'in DMA 2'den kanal 1'in kanal 2'den yüksek olduğu bilinmektedir.
  Öncelik sırası belirtmek için dört seviye vardır. Low, Medium, High, Very High.
  Aynı anda birçok kanal kullanıldığında hangi kanalın öncelik değeri fazla ise ilk o kanal alınır.
  DMA'lar paralel olarak çalışmazlar, seri olarak çalışırlar. Bu nedenle hangisinin sırası geldi ise o anda o çalışır.

## **Birim Yapısı**



Register

Offset	Register	31	30	29	28	27	56	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	6	8	7	9	5	4	3	2	1	0
0x0000	DMA_LISR	F	Reserved			TCIF3	HTIF3	TEIF3	<b>DMEIF3</b>	Reserved	FEIF3	TCIF2	HTIF2	TEIF2	DMEIF2	Reserved	FEIF2	F	Reserved			TCIF1	HTIF1	TEIF1	DMEIF1	Reserved	FEIF1	TCIF0	HTIF0	TEIF0	DMEIF0	Reserved	FEIF0
	Reset value					0	0	0	0	œ	0	0	0	0	0		0					0	0	0	0	œ	0	0	0	0	0	ď	0
0x0004	DMA_HISR	Reserved				TCIF7	HTIF7	TEIF7	DMEIF7	Reserved	FEIF7	TCIF6	HTIF6	TEIF6	DMEIF6	Reserved	FEIF6	F	Res	eserved		TCIF5	HTIF5	TEIF5	DMEIF5	Reserved	FEIF5	TCIF4	HTIF4	TEIF4	DMEIF4	Reserved	FEIF4
	Reset value					0	0	0	0	œ	0	0	0	0	0	œ	0					0	0	0	0	œ	0	0	0	0	0	ď	0
0x0008	DMA_LIFCR	Reserved				CTCIF3	CHTIF3	TEIF3	CDMEIF3	Reserved	CFEIF3	CTCIF2	CHTIF2	CTEIF2	CDMEIF2	Reserved	CFEIF2	F	Reserved		CTCIF1	CHTIF1	CTEIF1	CDMEIF1	Reserved	CFEIF1	CTCIF0	CHTIF0	CTEIF0	CDMEIFO	Reserved	CFEIF0	
	Reset value					0	0	0	0	Rese	0	0	0	0	0	Reserved	0					0	0	0	0	Reserved	0	0	0	0	0	Reserved	0
0x000C	DMA_HIFCR	Reserved				CTCIF7	CHTIF7	CTEIF7	CDMEIF7	Reserved	CFEIF7	CTCIF6	CHTIF6	CTEIF6	CDMEIF6	-	CFEIF6	F	Res	erve	d	CTCIF5	CHTIF5	CTEIF5	CDMEIF5	-	CFEIF5	CTCIF4	CHTIF4	CTEIF4	CDMEIF4		CFEIF4
	Reset value					0	0	0	0	2	0	0	0	0	0	-	0					0	0	0	0	-	0	0	0	0	0	-	0
0x0010	DMA_SOCR	Reserved				CHSEL[2:0]			MBI IDCTET-01	MBURST[1:0].		PBURST[1:0].		CT	DBM	DI [1-0]	2	PINCOS	MSIZE[1:0]		PSIZE[1:0]	[a]	MINC	PINC	CIRC		DIR[1:0]		TCIE	HTE	TEIE	DMEIE	EN
	Reset value					0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x0014	DMA_SONDTR		Reserved												_	١	IDT	[15:	.]	-		-	_		$\neg$								
	Reset value					0 0 0 0 0 0 0													0	0	0	0	0	0	0	0							
0x0018	DMA_S0PAR		PA[31:0]																														
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x001C	DMA_S0M0AR		M0A[31:0]																														
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x0020	DMA_S0M1AR															N	/1A	[31:	0]														
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x0024	DMA_S0FCR															FEIE	Reserved		S[2:		DMDIS	F1 [1:	0]										
	Reset value														0	LE .	1	0	0	0	0	1											

- DMA\_LISR ve DMA\_HISR (Low/High Interrupt Status Register), DMA'nın düşük ve yüksek öncelikli kesmelerin durumunu izleyen register'lardır. Her bir bit, ilgili DMA kanalındaki bir kesmeyi temsil eder.
- DMA\_LIFCR ve DMA\_HIFCR (Low/High Interrupt Flag Clear Register), DMA'nın düşük ve yüksek öncelikli kesme bayraklarını temizlemek için kullanılır. Her bir bit, ilgili DMA kanalındaki bir kesme bayrağını temsil eder.
- DMA\_SxCR (Stream x Configuration Register), DMA'nın belirli bir kanalının yapılandırma register'ıdır. Kanalın çalışma modu, transfer yönü, veri genişliği, bellek ve perifer adresi inkrement modu gibi özellikleri içerir.
- DMA\_SxNDTR (Stream x Number of Data Register), İlgili DMA kanalında aktarılacak veri miktarını belirten register'dır.
- DMA\_SxPAR (Stream x Peripheral Address Register), DMA'nın belirli bir kanalındaki perifer başlangıç adresini belirten register'dır.
- DMA\_SxMxAR ve DMA\_SxMxAR (Stream x Memory 0/1 Address Register), DMA'nın belirli bir kanalındaki bellek başlangıç adreslerini belirten register'lardır. Bazı STM32 modellerinde birden fazla bellek adresi kullanılabilir.
- DMA\_SxFCR (Stream x FIFO Control Register), DMA FIFO (First In, First Out) kontrolünü sağlayan register'dır. FIFO'nun kullanılması, DMA transfer performansını artırabilir.