



Dise o y Planificaci n de una Red de Computadoras

  Procesamiento en Paralelo   Cl ster Beowulf HPC

Autor: Prof. CERO y Antigravity AI

Fecha: 13 de agosto de 2026

 ndice

1. Introducci�n	2
2. Arquitectura del Cl�ster y Especificaciones de los Nodos	2
3. Plano de Red y Topolog�a	3
3.1. Topolog�a F�sica y L�gica	3
3.2. Configuraciones de Red y Servicios	3
4. Estimaciones de Rendimiento del Cl�ster	4
4.1. Capacidad Te�rica de C�puto (FLOPS)	4
4.2. An�lisis de Latencia y Cuello de Botella de Red	4
4.3. Rendimiento en Inferencia de Modelos de Lenguaje (LLM)	5
5. Presupuesto Final y Lista de Materiales (BOM)	6
6. Conclusiones y Recomendaciones de Despliegue	6

1 Introducci n

El procesamiento en paralelo y la computaci n distribuida representan pilares fundamentales en el desarrollo de la ciencia de la computaci n moderna, la simulaci n f sica y el entrenamiento/inferencia de modelos de Inteligencia Artificial (IA). En entornos acad micos y de laboratorio, la adquisici n de supercomputadoras comerciales suele ser prohibitiva. No obstante, la arquitectura de un **Cl  ster Beowulf** (un sistema de computadoras de consumo masivo conectadas a trav s de una red local dedicada) permite construir infraestructura de computaci n de alto rendimiento (HPC) a una fracci n del costo tradicional.

Este documento presenta la propuesta t cnica formal para dise ar, estructurar y presupuestar un cl  ster de c  puto en paralelo utilizando hardware preexistente en el laboratorio (un servidor Dell PowerEdge R610 y una PC ASUS P8H61-M LX2) complementado con un nodo de c  puto moderno optimizado para cargas de trabajo de IA (procesador AMD Ryzen 5 5500).

2 Arquitectura del Cl  ster y Especificaciones de los Nodos

- El cl  ster dise ado est  compuesto por cuatro sistemas con roles y capacidades claramente diferenciados:
- Nodo Maestro (Laptop):** Encargado del control del sistema, monitoreo de trabajos, distribuci n de c  digo mediante SSH y visualizaci n final.
 - Nodo A (AMD Ryzen 5 5500 - Propuesta):** Act a como el nodo de c  puto principal para operaciones vectoriales aceleradas debido a su soporte nativo para instrucciones AVX2.
 - Nodo B (Dell PowerEdge R610 - Headless):** Act a como nodo de capacidad masiva para almacenamiento centralizado, bases de datos vectoriales y procesamiento general multihilo sin requisitos de AVX2.
 - Nodo C (PC ASUS i7-3770 - Worker):** Act a como un nodo de procesamiento secundario tras someterse a mantenimiento correctivo t rmico.

Las especificaciones consolidadas de los nodos se detallan en la Tabla 1.

Tabla 1: Especificaciones T cnicas Consolidadas de los Nodos del Cl  ster

Caracter�stica	Nodo Maestro	Nodo A (Ryzen 5)	Nodo B (Dell R610)	Nodo C (PC ASUS)
Procesador	Intel Core (Laptop)	AMD Ryzen 5 5500	2x Intel Xeon E5620	Intel Core i7-3770
N�cleos / Hilos	Varia seg�n laptop	6 / 12	8 / 16 (Total)	4 / 8
Frecuencia Base	Varia	3.6 GHz	2.4 GHz	3.4 GHz
Soporte Vectorial	AVX2 / AVX	AVX2, FMA3, AVX	SSE4.2 (Sin AVX)	AVX (Sin AVX2)
Memoria RAM	16 GB LPDDR4	64 GB DDR4	96 GB DDR3 ECC	8 GB DDR3
Almacenamiento	SSD NVMe	SSD NVMe 1 TB	4x SAS 300 GB (RAID)	SSD SATA 240 GB
SO	Linux / Windows	Debian 12 / Ubuntu	Debian 12 Headless	Debian 12
Rol del Cl��ster	Maestro (Orquestador)	Worker Principal (IA)	Worker/Storage Central	Worker Secundario

3     Plano de Red y Topolog a

3.1 Topolog a F sica y L gica

La topolog a l gica del cl ster se basa en una estrella conmutada mediante un switch Gigabit Ethernet de alta velocidad. Los nodos se comunican a trav s de cables de red trenzados Categor a 6 para minimizar la p rdida de paquetes y la latencia. La Figura 1 ilustra la distribuci n del cl ster.




Figura 1: Plano de Red L gico del Cl ster de Procesamiento en Paralelo

3.2 Configuraciones de Red y Servicios

Para que el cl ster opere de manera fluida y transparente, se configuran tres servicios principales:

1. **Direccionamiento IP Est tico:** Configurado en el archivo `/etc/network/interfaces` o mediante el panel de control de red en cada nodo, garantizando IPs fijas dentro de la subred `192.168.1.0/24`.
2. **Autenticaci n SSH Basada en Llaves:** Para evitar interrupciones en la ejecuci n de scripts distribuidos (MPI o RPC), se distribuyen llaves criptogr ficas p blicas de tipo ED25519. El nodo maestro se conecta a todos los trabajadores mediante comandos como:

```
1 ssh-copy-id -i ~/.ssh/id_ed25519.pub usuario@192.168.1.11
```

3. **NFS (Network File System):** El Nodo B (Dell R610) exporta un directorio de almacenamiento masivo redundante mediante su servidor NFS. Los nodos A y C montan esta partici n en su sistema de archivos local (`/mnt/cluster_shared`), asegurando que cualquier c digo o dataset est  disponible instant neamente de forma compartida sin duplicidad.

4

 Estimaciones de Rendimiento del Cl ster

4.1

Capacidad Te rica de C puto (FLOPS)

Calculamos la capacidad m xima de rendimiento matem tico en precisi n simple (FP32) basada en la frecuencia m xima de CPU, el n mero de n cleos y las operaciones vectoriales por ciclo (FMA y tama o de registro vectorial):

$$\text{GFLOPS} = \text{N cleos} \times \text{Frecuencia (GHz)} \times \frac{\text{Flops}}{\text{Ciclo}}$$

(1)

El factor de FLOPS por ciclo depende fuertemente de la presencia de instrucciones vectoriales:

- **AVX2 + FMA (Ryzen 5 5500):** Permite registros de 256 bits (8 floats FP32) con Fused Multiply-Accumulate (FMA), equivalentes a 16 FLOPS por ciclo por n cleo.
- **AVX (Intel i7-3770):** Permite registros de 256 bits, equivalentes a 8 FLOPS por ciclo por n cleo (sin FMA directo de un ciclo).
- **SSE4.2 (Intel Xeon E5620):** Registros de 128 bits, equivalentes a 4 FLOPS por ciclo por n cleo.

El c lculo detallado se presenta en la Tabla 2.

Tabla 2: Capacidad de C puto Te rica del Cl ster (Precisi n Simple FP32)

Nodo	N�cleos	Frecuencia (Turbo)	Instrucciones	FLOPS/Ciclo	GFLOPS
Nodo A	6	4.2 GHz	AVX2 + FMA	16	403.20
Nodo B	8	2.66 GHz	SSE4.2	4	85.12
Nodo C	4	3.9 GHz	AVX	8	124.80
Total	18	-	-	-	613.12

La capacidad te rica m xima consolidada del cl ster es de 613.12 GFLOPS en operaciones de coma flotante de precisi n simple.

4.2

An lisis de Latencia y Cuello de Botella de Red

A pesar de la elevada capacidad de c puto conjunta, la interconexi n mediante una red Gigabit Ethernet (1 Gbit/s) impone un cuello de botella de transferencia de datos de 125 MB/s te ricos (aproximadamente 112 MB/s reales debido a cabeceras TCP/IP).

- **Velocidad de Bus Local vs Red:** El bus de memoria del Nodo A (DDR4 Dual-Channel @ 3200 MHz) ofrece un ancho de banda de 51.2 GB/s, que es **450 veces m s r pido** que la velocidad de comunicaci n de red.

- **Implicación de Diseño:** El clúster no debe utilizarse para algoritmos que requieran comunicación constante y sincronía a nivel de registros en cada iteración (paralelismo de grano fino). En su lugar, es óptimo para algoritmos de **grano grueso** (ej., MapReduce, procesamiento de bloques independientes o inferencia distribuida por capas).

4.3 Rendimiento en Inferencia de Modelos de Lenguaje (LLM)

En inferencia distribuida utilizando `llama.cpp` RPC, el cuello de botella es la latencia de red al transmitir los estados de los tensores entre capas.

- **Evaluación de Velocidad:** Si un modelo de 8 millones de parámetros (Llama-3 8B, cuantizado a Q4_K_M, aprox. 4.8 GB) se divide equitativamente entre el Nodo A y el Nodo B:
 - La comunicación de red agregará una latencia adicional por token de aprox. 15 ms.
 - El rendimiento proyectado es de **4 a 8 tokens por segundo**. Aunque es más lento que una inferencia local en GPU, permite cargar modelos que exceden la memoria RAM de un solo equipo (por ejemplo, un modelo de 70B parámetros que requiere más de 40 GB de RAM).

5 \$ Presupuesto Final y Lista de Materiales (BOM)

La implementación del clúster de cómputo en paralelo aprovecha el hardware preexistente en el laboratorio, lo que permite minimizar sustancialmente los costos de adquisición. El presupuesto detallado se expone en la Tabla 3.

Tabla 3: Lista de Materiales y Presupuesto Consolidado del Clúster

Componente	Especificación Técnica	Cant.	Estado	Precio (USD)
Procesador	AMD Ryzen 5 5500 (6 Cores/12 Threads, c/ cooler)	1	Nuevo (Propuesto)	\$84.00
Placa Base	MSI B550M PRO-VDH (Soporte Ryzen 5000)	1	Nuevo (Propuesto)	\$99.99
Memoria RAM	Corsair Vengeance LPX DDR4 64 GB (2x32GB) 3200MHz	1	Nuevo (Propuesto)	\$135.99
SSD NVMe	Crucial P3 1 TB PCIe Gen 3 M.2	1	Nuevo (Propuesto)	\$62.99
Fuente Poder	EVGA 500 BR (500W, 80 Plus Bronze)	1	Nuevo (Propuesto)	\$54.99
Gabinete	DeepCool MATREXX 40 3FS (Frontal Mesh)	1	Nuevo (Propuesto)	\$49.99
Switch Red	TP-Link TL-SG108 (8 puertos Gigabit, metal)	1	Adquisición	\$24.99
Cables Cat6	Cables de red RJ45 Cat6 Snagless (3 m)	4	Adquisición	\$19.80
Pasta Térmica	Arctic MX-4 (4 g, para mantenimiento PC ASUS)	1	Mantenimiento	\$7.99
Servidor Dell R610	Dual Xeon, 96 GB RAM DDR3 ECC	1	Disponible (Lab)	\$0.00
PC ASUS i7	Intel Core i7-3770, 8 GB RAM DDR3	1	Disponible (Lab)	\$0.00
Costo Total				\$540.74

Nota de Presupuesto: El análisis inicial contemplaba componentes opcionales adicionales, pero ajustando a la lista estrictamente necesaria para levantar el nodo AMD Ryzen y la infraestructura de interconexión, el costo de adquisición real es de **\$540.74 USD**, representando una solución de alto rendimiento costo-eficiente.

6 🚩 Conclusiones y Recomendaciones de Despliegue

El diseño de clúster propuesto es perfectamente viable y aprovecha las fortalezas de cada pieza de hardware disponible:

- Mantenimiento Preventivo Inmediato:** Antes de iniciar cualquier prueba del clúster, es mandatorio realizar el mantenimiento a la PC ASUS (limpieza de polvo y cambio de pasta térmica con Arctic MX-4) debido a que su temperatura de 79.0 °C en reposo provocará bloqueos térmicos.
- Optimización del Dell R610:** El software de inferencia o cálculo en el Dell R610 debe ser compilado con deshabilitación estricta de AVX/AVX2 para evitar la señal de instrucción ilegal (*SIGILL*).
- Aplicabilidad Didáctica y Científica:** La infraestructura se presta óptimamente para enseñar conceptos de MPI, MapReduce, redes locales y sincronización de hilos distribuidos.