Università degli Studi di Napoli Federico II

SCUOLA POLITECNICA E DELLE SCIENZE DI BASE

DIPARTIMENTO DI INGEGNERIA ELETTRICA E TECNOLOGIE DELL'INFORMAZIONE

Corso di Laurea Magistrale in Ingegneria Informatica



ELABORATO DI ARCHITETTURA DEI SISTEMI DIGITALI

Prof.ssa Alessandra De Benedictis

a.a. 2024-25

Studenti:

Alessandro Campanella M63001697

Cesare Pulcrano M63001243

Sommario

Capitolo 1: Reti combinatorie elementari	
Esercizio 1: Multiplexer 16:1	1
Esercizio 1.1	1
Progetto e architettura	1
Implementazione	2
Simulazione	3
Esercizio 1.2	4
Progetto e architettura	4
Implementazione	5
Simulazione	6
Esercizio 1.3	
Sintesi su board di sviluppo	8
Esercizio 2: Sistema ROM + M	10
Esercizio 2.1	10
Progetto e architettura	10
Implementazione	10
Simulazione	12
Esercizio 2.2	13
Sintesi su board di sviluppo	
Capitolo 2: Reti sequenziali elementari	
Esercizio 3: Riconoscitore di sequenze	15
Esercizio 3.1	15
Progetto e architettura	
Implementazione	
Simulazione	
Esercizio 3.2	
Sintesi su board di sviluppo	20
Esercizio 4: Shift Register	20
Esercizio 4.1	20
Progetto e architettura	20
Approccio Behavioral	20
Approccio Structural	20
Implementazione	20
Approccio Behavioral	24
Approccio Structural	23

Simulazione	25
Esercizio 5: Cronometro	25
Esercizio 5.1	25
Progetto e architettura	26
Implementazione	26
Simulazione	27
Esercizio 5.2	29
Sintesi su board di sviluppo	31
Esercizio 5.3 (solo 9 CFU)	31
Sintesi su board di sviluppo	31
Esercizio 6: Sistema di lettura-elaborazione-scrittura PO_PC	31
Esercizio 6.1	31
Progetto e architettura	32
Implementazione	32
Simulazione	32
Esercizio 6.2	32
Sintesi su board di sviluppo	32
Capitolo 3: Macchine aritmetiche	32
Esercizio 7: Moltiplicatore di Booth	32
Esercizio 7.1	32
Progetto e architettura	32
Implementazione	33
Simulazione	33
Esercizio 7.2	33
Sintesi su board di sviluppo	33
Esercizio 7BIS: Divisore Non-Restoring (solo 9 CFU)	33
Esercizio 7BIS.1	33
Progetto e architettura	33
Implementazione	33
Simulazione	33
Esercizio 7BIS.2	33
Sintesi su board di sviluppo	33
Capitolo 4: Comunicazione con handshaking	34
Esercizio 8: Comunicazione con handshaking	34
Esercizio 8.1	34
Progetto e architettura	34

	Implementazione	34
	Simulazione	34
Capito	olo 5: Processore	35
Ese	rcizio 9: Processore IJVM	35
	Progetto e architettura	35
	Implementazione	35
	Simulazione	35
Capito	olo 6: Interfaccia seriale	36
Ese	rcizio 10: Interfaccia UART	36
	Progetto e architettura	36
	Implementazione	36
	Simulazione	36
Ese	rcizio 10BIS: Interfaccia UART (solo 9 CFU)	36
	Sintesi su board di sviluppo	36
Capito	olo 7: Switch multistadio	37
Ese	rcizio 11: Switch multistadio	37
E	sercizio 11.1	37
	Progetto e architettura	37
	Implementazione	37
	Simulazione (?)	37
E	sercizio 11.2 (solo 9 CFU)	37
	Progetto e architettura	37
	Implementazione	37
	Simulazione (?)	37
E	sercizio 11.3 (solo 9 CFU)	37
	Progetto e architettura	37
	Implementazione	38
	Simulazione (?)	38
Capito	olo 8: Esercizio prova di esame dicembre 2024	39
Ese	rcizio 12: Prova di esame del 19 dicembre 2024	
	Progetto e architettura	39
	Implementazione	39
	Simulazione (?)	39
Appeı	ndice	40
Mu	ltiplexer 4:1	40
Р	Progetto e architettura	40

Implementazion	ne	40
Button Debouncer		40
Progetto e archi	tettura	40
Implementazion	ne	41
Divisore di frequer	nza	42
	tettura	
_	ne	

Capitolo 1: Reti combinatorie elementari

Esercizio 1: Multiplexer 16:1


Esercizio 1.1

Progettare, implementare in VHDL e testare mediante simulazione un **multiplexer indirizzabile 16:1**, utilizzando un approccio di progettazione per composizione a partire da **multiplexer 4:1**.

Progetto e architettura

Per realizzare un multiplexer indirizzabile 16:1, sono stati combinati cinque multiplexer 4:1 (<u>vedi appendice</u>) seguendo un approccio **Structural**.

Un MUX 16:1 convoglia una delle 16 linee di ingresso verso un'unica uscita. Seguendo un'architettura strutturale *ad albero*, si è reso necessario utilizzare quattro MUX 4:1 al primo livello della struttura, in modo da realizzare i 16 input, e un MUX 4:1 al secondo livello per raccogliere le quattro uscite del livello precedente e convogliare solo una di esse verso l'uscita finale.



Implementazione

Gli ingressi sono stati formattati come uno std_logic_vector di 16 locazioni, le selezioni e l'output invece sono dei semplici input std_logic.

```
entity mux_16_1 is
    Port ( x : in s0 : in
                           STD_LOGIC_VECTOR (15 downto 0);
                            STD LOGIC;
             s1 : in
                           STD_LOGIC;
             s2 : in
                           STD LOGIC;
              s3 : in
                           STD_LOGIC;
             y0
                  : out STD_LOGIC
    );
end mux_16_1;
architecture Structural of mux_16_1 is
         signal u0 :
                          STD LOGIC := '0';
                          STD_LOGIC := '0';
         signal u1
                          STD_LOGIC := '0';
         signal u2 :
         signal u3
                          STD_LOGIC := '0';
    component mux_4_1
         port(
                  a0 :
                           in STD_LOGIC;
                           in STD_LOGIC;
                  a1 :
                  a2
                            in STD_LOGIC;
                  a3 :
                           in STD_LOGIC;
                  s0 :
                           in STD_LOGIC; -- selezione
                  s1 :
                           in STD_LOGIC; -- selezione
                           out STD LOGIC
         );
     end component;
begin
    mux0 : mux_4_1
         Port map(
                       a0 \Rightarrow x(0)
                       a1 \Rightarrow x(1),
                       a2 \Rightarrow x(2),
                       a3 => x(3),
                       s0 \Rightarrow s0
                       s1 \Rightarrow s1
                       y => u0
                  );
    mux1 : mux_4_1
         Port map(
                       a0 \Rightarrow x(4),
                       a1 => x(5),
                       a2 => x(6),
                       a3 => x(7),
                       s\theta \Rightarrow s\theta,
                       s1 \Rightarrow s1,
                       y => u1
                  );
    mux2 : mux_4_1
                       a0 \Rightarrow x(8),
         Port map(
                       a1 => x(9),
                       a2 => x(10),
                       a3 \Rightarrow x(11),
                       s0 \Rightarrow s0
                       s1 \Rightarrow s1,
                       y \Rightarrow u2
                  );
    mux3 : mux_4_1
         Port map(
                       a0 \Rightarrow x(12),
                       a1 => x(13),
                       a2 => x(14),
```

```
a3 => x(15),

s0 => s0,

s1 => s1,

y => u3

);

mux4 : mux_4_1

Port map( a0 => u0,

a1 => u1,

a2 => u2,

a3 => u3,

s0 => s2,

s1 => s3,

y => y0

);

end Structural;
```

Simulazione

Per simulare il componente, è bastato realizzare un vettore di input e uno di controllo attraverso dei signal. Aggiornando i segnali nella testbench, si è potuto osservare, in un diagramma temporale di simulazione, che il MUX 16:1 strutturale porta in output il dato richiesto dalle linee di selezione.

```
entity mux_16_1_tb is
end mux_16_1_tb;
architecture behavioral of mux_16_1_tb is
    component mux_16_1
        port(
                x : in std_logic_vector (15 downto 0);
                            STD LOGIC;
                s0 : in
                s1 : in
                            STD_LOGIC;
                            STD_LOGIC;
                s2 : in
                s3
                     : in
                             STD_LOGIC;
                    : out STD_LOGIC
                y0
   end component;
    signal input : std_logic_vector (15 downto 0 ) := (others => 'U');
    signal control : std_logic_vector (3 downto 0) := (others => 'U');
    signal output : std_logic :='U';
begin
    uut: entity work.mux_16_1(Structural)
        port map(
                    x => input,
                    s0 \Rightarrow control(0),
                    s1 => control(1),
                    s2 \Rightarrow control(2),
                    s3 => control(3),
                    y0 => output
        );
    stim_proc: process
   begin
   wait for 100 ns;
    input <= "10000000100000000";
   wait for 50 ns;
    control <= "0000";</pre>
    wait for 50 ns;
    control <="1111";</pre>
```

```
wait for 50 ns;
control <= "0111";


wait for 50 ns;

assert output = '0'
report "error"
severity failure;

wait;
end process;
end;</pre>
```

I risultati della simulazione sono riportati di seguito: l'output diventa alto solo nell'istante in cui si richiede al componente di convogliare il dato alla linea di input "1111" (15), sulla quale è presente un segnale alto [200.000 ns]. Analogo comportamento avviene per il dato alla linea "0111" (8) [250.000 ns].

Nel momento in cui, invece, si richiede il dato alla linea "0000" (0), l'uscita è bassa, in quanto il dato trasportato in output è proprio il valore logico "0" [150.000 ns].



Esercizio 1.2

Utilizzando il componente sviluppato al punto precedente, progettare, implementare in VHDL e testare mediante simulazione una rete di interconnessione a 16 sorgenti e 4 destinazioni.


Progetto e architettura

Per trasportare un dato, scelto tra 16 sorgenti lungo una delle 4 destinazioni, è necessario realizzare un'architettura **Structural** che unisca un MUX 16:1, realizzato <u>al punto precedente</u>, e un DEMUX 1:4, un nuovo componente.

Un **demultiplexer indirizzabile 1:4** è un componente puramente combinatorio che, a differenza del MUX, convoglia l'unico dato disponibile in input lungo una delle quattro uscite, selezionata opportunamente mediante un ingresso di selezione.

La rete di interconnessione, dunque, è formata da un MUX 16:1 (16 input e 4 linee di selezione) e un DEMUX 1:4 (4 output e 2 linee di selezione). L'uscita del MUX è collegata all'ingresso del DEMUX.

Alla pagina successiva è mostrato il design della rete complessiva:



Implementazione

Il demultiplexer indirizzabile è stato realizzato seguendo un approccio **Behavioral**:

```
entity demux_1_4 is
    port(
             x :
                      in std_logic;
             s0 :
                      in std_logic;
             s1 :
y :
                     in std_logic;
out std_logic_vector (3 downto 0)
    );
end demux_1_4;
architecture Behavioral of demux_1_4 is
    begin
        process(x,s1,s0)
             begin
                 y<="0000";
                  if(s1='0') and s0='0') then
                      y(0)<=x;
                 elsif(s1='0' and s0 = '1') then
                 y(1) \le x;
elsif(s1='1' and s0 = '0') then
                 y(2) \le x;
elsif(s1='1' and s0 = '1') then
                      y(3) <= x;
                 end if;
    end process;
 end Behavioral;
```

Nel componente principale, invece (approccio **Structural**), tutti gli ingressi, le selezioni e le uscite sono state realizzate come std_logic_vector. È stato realizzato, inoltre, un signal demux_in per collegare fisicamente l'uscita del multiplexer 16:1 all'ingresso del demultiplexer 1:4.


```
entity net_16_4 is
    Port ( input
                        in std logic vector(15 downto 0);
                               in std_logic_vector (3 downto 0);
            input control
            output control : in std logic vector (1 downto 0);
            output : out std_logic_vector (3 downto 0)
    );
end net_16_4;
architecture Structural of net_16_4 is
    signal demux_in :
                       std_logic :='0';
    component mux_16_1
                        in std logic vector (15 downto 0);
        port(
                s0 :
                        in std_logic;
                s1
                        in std_logic;
                        in std_logic;
                s2
                       in std logic;
                s3
                y0 :
                       out std_logic
        );
    end component;
    component demux_1_4
                       in std_logic;
        port(
                Х
                s0
                        in std_logic;
                       in std_logic;
                ς1
                       out std logic vector (3 downto 0)
                У
        );
    end component;
begin
    mux0: mux_16_1
        Port map(
                   x=>input,
                    s0=>input_control(0),
                    s1=>input_control(1),
                    s2=>input_control(2),
                    s3=>input control(3),
                    y0=>demux in
        );
    demux0: demux_1_4
        Port map(
                    x=>demux_in,
                    s0=>output_control(0),
                    s1=>output_control(1),
                    y=>output
        );
end Structural;
```

Simulazione

Per simulare il componente, si è proceduto in maniera analoga all'<u>esercizio precedente</u>: sono stati creati dei segnali per simulare ingressi, selezioni e uscite.

```
output
                                  : out std_logic_vector
                                                               (3 downto 0)
        );
    end component;
    signal input_test
                                          std_logic_vector
                                                                (15 downto 0)
                                                                                :=(others=>'0');
                                                                                :=(others=>'0');
    signal input_control_test
                                          std_logic_vector
                                                               (3 downto 0)
    signal
            output_control_test
                                          std_logic_vector
                                                                (1 downto 0)
                                                                                :=(others=>'0');
                                                                                :=(others=>'0');
    signal output_test
                                          std_logic_vector
                                                               (3 downto 0)
begin
    uut: entity work.net_16_4(Structural)
        Port map(
                     input=>input test,
                     input control=>input control test,
                     output_control=>output_control_test,
                     output=>output_test
        );
    stim_proc: process
    begin
    input test<="1000000000000000";</pre>
    input_control_test<="1111";</pre>
    output control test<="01";
    wait for 10 ns;
    input_control_test<="0111";</pre>
    output_control_test<="10";</pre>
    wait for 10 ns;
    input_test<="1001001000010000";</pre>
    input_control_test<="0100";</pre>
    output_control_test<="11";</pre>
    wait for 10 ns;
    input_control_test<="1110";</pre>
    output_control_test<="00";</pre>
    wait for 10 ns;
    assert output_test="0000";
    report "errore"
    severity failure;
    end process;
end Behavioral;
```

Il risultato della simulazione appare come segue:



Esercizio 1.3

Sintetizzare ed implementare su board il progetto della rete di interconnessione sviluppato al punto 1.2, utilizzando gli switch per fornire gli input di selezione e i led per visualizzare i 4 bit di uscita. Per quanto riguarda i 16 bit dato in input, essi devono essere immessi mediante switch, 8 bit alla volta, sviluppando un'apposita "rete di controllo" per l'acquisizione che utilizzi due bottoni della board per caricare rispettivamente la prima e la seconda metà del dato in ingresso.

Sintesi su board di sviluppo

Per realizzare il componente sulla board FPGA fornita, è necessario fornire, in aggiunta ai segnali visti <u>al punto precedente</u>, il **segnale di clock** della board. Infatti, a differenza di switch e LED che possono essere codificati anche in una logica puramente combinatoria, i bottoni hanno bisogno di un fronte del clock (salita o discesa) al fine di riconoscere il livello logico (basso/alto) del bottone.

La gestione del riconoscimento del livello del bottone è affidata a un Button Debouncer, discusso nell'<u>appendice</u>. I bottoni sono stati gestiti in maniera sincrona.

Utilizzando i primi 8 switch, si procede come segue:

- al clic di BTNL (bottone sinistro) i valori degli switch verranno salvati come i primi 8 LSB della stringa in input alla rete di interconnessione;
- al clic di BTNR (bottone destro) i valori degli switch verranno salvati come gli ultimi 8 MSB della stringa in input alla rete di interconnessione;

Per fare ciò, è stato pensato un componente Behavioral switch_8_capture, mostrato di seguito:

```
entity switch_8_capture is
   Port ( CLOCK
                            : in std_logic; -- Clock signal
                           : in std_logic; -- Button input
           BTN
           SWITCH_INPUT : in std_logic_vector(7 downto 0); -- 8 input
                            : out std_logic_vector(7 downto 0) -- Input + selezioni
           OUTPUT
end switch 8 capture;
architecture Behavioral of switch_8_capture is
begin
    process(CLOCK, BTN, SWITCH_INPUT)
       begin
           if (rising_edge(CLOCK)) then
                if(BTN = '1') then -- Click del bottone
                   OUTPUT(7 downto 0) <= SWITCH_INPUT; -- Input
            end if;
    end process;
end Behavioral;
```

Il componente completo, invece, è realizzato secondo un approccio **Structural**, come segue:

```
entity net_16_4_fpga is
                                       in std_logic; -- Clock signal
    Port ( CLOCK
                                       in std_logic; -- Button input 1
              BTNL
                                  : in std_logic; -- Button input 2
              BTNR
              SWITCH_INPUT : in std_logic_vector(7 downto 0); -- 16 input
SWITCH_SEL_IN : in std_logic_vector(3 downto 0); -- 4 selezioni input
SWITCH_SEL_OUT : in std_logic_vector(1 downto 0); -- 2 selezioni output
                                       in std_logic_vector(1 downto 0); -- 2 selezioni output
                                  : out std_logic_vector(3 downto 0) -- 4 LED
              I FD
     );
end net_16_4_fpga;
architecture Structural of net_16_4_fpga is
     signal switch to net : std logic vector(15 downto 0);
     component switch_8_capture
         Port ( CLOCK
                                            in std_logic; -- Clock signal
                                       : in std_logic; -- Button input
                   BTN
                   SWITCH_INPUT : in std_logic_vector(7 downto 0); -- 8 input
OUTPUT : out std_logic_vector(7 downto 0) -- Input
         );
    end component;
     component net_16_4 is
         Port ( input :
                                  in std_logic_vector(15 downto 0);
                   input_control : in std_logic_vector (3 downto 0);
```

```
output control :
                                    in std logic vector (1 downto 0);
                output : out std_logic_vector (3 downto 0)
        );
    end component;
begin
    switch_0 : switch_8_capture
        Port map(
                    CLOCK => CLOCK,
                    BTN => BTNL, -- Button input 1
                    SWITCH INPUT => SWITCH INPUT, -- 8 input
                    OUTPUT => switch_to_net(7 downto 0) -- Input
        );
    switch 1 : switch 8 capture
        Port map(
                    CLOCK => CLOCK,
                    BTN => BTNR, -- Button input 2
                    SWITCH_INPUT => SWITCH_INPUT, -- 8 input
                    OUTPUT => switch_to_net(15 downto 8) -- Input
        );
   net : net 16 4
        Port map(
                    input => switch_to_net,
                    input control => SWITCH SEL IN,
                    output_control => SWITCH_SEL_OUT,
                    output => LED
        );
end Structural;
```

Come si può osservare, per realizzare gli ingressi di selezione sono stati utilizzati gli altri switch disponibili sulla board.

I constraints del progetto sono i seguenti:

```
## Clock signal
set_property -dict { PACKAGE_PIN E3
                                       IOSTANDARD LVCMOS33 } [get ports { CLOCK }]; #IO L12P T1 MRCC 35
Sch=clk100mhz
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLOCK}];
## Switches
set_property -dict { PACKAGE_PIN J15
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_INPUT[0] }];
#IO_L24N_T3_RS0_15 Sch=sw[0]
set property -dict { PACKAGE PIN L16
                                       IOSTANDARD LVCMOS33 } [get ports { SWITCH INPUT[1] }];
#IO_L3N_T0_DQS_EMCCLK_14 Sch=sw[1]
set_property -dict { PACKAGE_PIN M13
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_INPUT[2] }];
#IO_L6N_T0_D08_VREF_14 Sch=sw[2]
set_property -dict { PACKAGE_PIN R15
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH INPUT[3] }];
#IO_L13N_T2_MRCC_14 Sch=sw[3]
set_property -dict { PACKAGE_PIN R17
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_INPUT[4] }];
#IO_L12N_T1_MRCC_14 Sch=sw[4]
set_property -dict { PACKAGE_PIN T18
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_INPUT[5] }];
#IO_L7N_T1_D10_14 Sch=sw[5]
set_property -dict { PACKAGE_PIN U18
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_INPUT[6] }];
#IO L17N T2 A13 D29 14 Sch=sw[6]
set_property -dict { PACKAGE_PIN R13
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_INPUT[7] }];
#IO_L5N_T0_D07_14 Sch=sw[7]
set_property -dict { PACKAGE_PIN T8
                                       IOSTANDARD LVCMOS18 } [get_ports { SWITCH_SEL_IN[0] }];
#IO L24N T3 34 Sch=sw[8]
set_property -dict { PACKAGE_PIN U8
                                       IOSTANDARD LVCMOS18 } [get_ports { SWITCH_SEL_IN[1] }];
#I0_25_34 Sch=sw[9]
set_property -dict { PACKAGE_PIN R16
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_SEL_IN[2] }];
#IO_L15P_T2_DQS_RDWR_B_14 Sch=sw[10]
set_property -dict { PACKAGE_PIN T13
                                       IOSTANDARD LVCMOS33 } [get_ports { SWITCH_SEL_IN[3] }];
#IO_L23P_T3_A03_D19_14 Sch=sw[11]
set property -dict { PACKAGE PIN H6
                                       IOSTANDARD LVCMOS33 } [get ports { SWITCH SEL OUT[0] }];
#IO_L24P_T3_35 Sch=sw[12]
set property -dict { PACKAGE PIN U12
                                       IOSTANDARD LVCMOS33 } [get ports { SWITCH SEL OUT[1] }];
#IO_L20P_T3_A08_D24_14 Sch=sw[13]
```

```
## LEDs
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[0] }]; #IO_L18P_T2_A24_15
set_property -dict { PACKAGE_PIN H17
Sch=led[0]
set property -dict { PACKAGE PIN K15
                                       IOSTANDARD LVCMOS33 } [get ports { LED[1] }]; #IO L24P T3 RS1 15
Sch=led[1]
set_property -dict { PACKAGE_PIN J13
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[2] }]; #IO_L17N_T2_A25_15
Sch=led[2]
set_property -dict { PACKAGE_PIN N14
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[3] }]; #IO_L8P_T1_D11_14
Sch=led[3]
## Buttons
                                       IOSTANDARD LVCMOS33 } [get_ports { BTNL }]; #IO_L12P_T1_MRCC_14
set property -dict { PACKAGE PIN P17
Sch=btnl
set property -dict { PACKAGE PIN M17
                                       IOSTANDARD LVCMOS33 } [get ports { BTNR }]; #IO L10N T1 D15 14
Sch=btnr
```

Esercizio 2: Sistema ROM + M

Esercizio 2.1


Progettare, implementare in VHDL e testare mediante simulazione un **sistema S** composto da una **ROM** puramente combinatoria di 16 locazioni da 8 bit ciascuna e da una macchina combinatoria **M** che opera come segue: fornito al sistema un indirizzo A di 4 bit, il sistema restituisce il valore contenuto nella ROM all'indirizzo A opportunamente "trasformato" attraverso la macchina M. Il comportamento della macchina M è totalmente a scelta dello studente, l'unico vincolo è che essa prenda in ingresso 8 bit e ne fornisca in uscita 4.

Progetto e architettura

Il primo passo consiste nel realizzare la memoria ROM da cui il sistema preleverà i dati. Per realizzare 16 locazioni da 8 bit ciascuna, è stato necessario realizzare una matrice di tale dimensione. Ogni riga della matrice corrisponderà a una cella di memoria da 8 bit. La ROM trasporta il dato in uscita, noto l'indirizzo di memoria; per realizzare ciò, l'approccio seguito è stato di tipo **Dataflow**.

Come funzione per la macchina combinatoria M, è stata scelta la *AND bitwise*, realizzata seguendo un approccio **Dataflow**.

Il sistema S complessivo è stato realizzato secondo un approccio **Structural**.



Implementazione

La memoria ha un solo input address, che consente di accedere a uno specifico indirizzo di memoria, e un unico output dout, corrispondente al dato in memoria all'indirizzo scelto.

La ROM è un array di 16 locazioni; ogni riga di tale vettore, invece, è uno std_logic_vector di 8 locazioni. È stato necessario definire un nuovo tipo MEMORY_16_8 per istanziare la matrice. Il contenuto della ROM è constant e arbitrario.

Il dato in uscita viene aggiornato, seguendo una logica puramente combinatoria, con il valore in memoria all'indirizzo indicato. L'indirizzo è convertito opportunamente da binario a intero grazie al metodo to_integer.

```
entity rom 16 8 is
   port(
        address: in std_logic_vector(3 downto 0); -- 2^4 locazioni
               : out std_logic_vector(7 downto 0) -- Locazioni
end entity rom_16_8;
architecture Dataflow of rom 16 8 is
   type MEMORY_16_8 is array (0 to 15) of std_logic_vector(7 downto 0); -- Matrice 16x8
    constant ROM : MEMORY_16_8 := ( -- ROM content
       x"1A",
        x"2B",
        x"3C"
        x"4D"
        x"5E"
        x"6F",
        x"71"
        x"82"
        x"93"
        x"A4",
        x"B5"
        x"C6"
        x"D7"
        x"E8"
        x"F9",
        x"3A"
    );
begin
    process(address)
   begin
        dout <= ROM(to integer(unsigned(address))); -- Casting da unsigned a intero</pre>
   end process;
end architecture Dataflow;
```

La macchina M, dato un vettore in input di 8 locazioni, produce in output un nuovo vettore di 4 locazioni, dove y[i] = x[i] AND x[i+4].

```
entity M_machine is
    port (
        input : in std_logic_vector(7 downto 0); -- Valore contenuto nella ROM
        output : out std_logic_vector(3 downto 0) -- Output trasformato
    );
end M_machine;

-- AND bitwise
architecture Dataflow of M_machine is

begin
    output(0) <= input(0) AND input(4);
    output(1) <= input(1) AND input(5);
    output(2) <= input(2) AND input(6);
    output(3) <= input(3) AND input(7);

end Dataflow;</pre>
```

Il sistema S complessivo prende l'indirizzo desiderato come unico input, e restituisce un opportuno output trasformando il dato in ROM mediante la macchina M.

```
entity S_system is
    port (
                    in std_logic_vector(3 downto 0); -- Locazione ROM
        input
                :
        output
                    out std_logic_vector(3 downto 0) -- AND bitwise
    );
end S system;
architecture Structural of S system is
    signal rom_to_M : std_logic_vector(7 downto 0) := (others => 'U'); -- Link tra ROM e M
    component rom 16 8 is
        port(
            address : in std_logic_vector(3 downto 0); -- 2^4 locazioni
                   : out std_logic_vector(7 downto 0) -- Locazioni
            dout
   end component;
    component M_machine is
        port (
                   : in std_logic_vector(7 downto 0); -- Valore contenuto nella ROM
           input
            output : out std logic vector(3 downto 0) -- Output trasformato
    end component;
begin
    rom : rom_16_8
        Port map(
           address => input,
            dout => rom to M
        );
   M : M machine
        Port map(
            input => rom_to_M,
            output => output
        );
end Structural;
```

Simulazione

Per simulare il sistema, un ciclo for-loop ha scandito tutte le locazioni della memoria mostrando i rispettivi output per 50 ns.

```
entity S_system_tb is
end S_system_tb;
architecture Behavioral of S system tb is
    component S_system is
       port (
                        in std_logic_vector(3 downto 0); -- Locazione ROM
           input
                        out std_logic_vector(3 downto 0) -- AND bitwise
           output :
       );
   end component;
    signal input_test : std_logic_vector(3 downto 0) := (others => 'U');
    signal output_test : std_logic_vector(3 downto 0) := (others => 'U');
begin
    uut : entity work.S_system(Structural) -- unity under test
       Port map(
           input => input_test,
```

```
output => output_test
);

stim_proc : process
begin

wait for 10 ns;

for i in 0 to 15 loop
    input_test <= std_logic_vector(to_unsigned(i, 4)); -- Conversione da decimale a binario
    wait for 50 ns;
end loop;

assert output_test = "0000"
report "error"
severity failure;

wait;
end process;</pre>
```

Il risultato è il seguente:



È stata eseguita una verifica manuale, locazione per locazione, per verificare il corretto funzionamento della AND bitwise del contenuto di ogni cella; gli output sono risultati corretti.

Esercizio 2.2

Sintetizzare ed implementare su board il progetto del sistema ROM+M sviluppato al punto 2.1, utilizzando gli switch per fornire l'indirizzo della ROM da cui leggere i valori da trasformare e i led per visualizzare i 4 bit di uscita.

Sintesi su board di sviluppo

Per soddisfare la richiesta, è stato sufficiente mappare i bit necessari per codificare 16 indirizzi (4 switch) sugli switch a disposizione, e le 4 uscite sui LED a disposizione.

```
entity S_system_fpga is
    port (
                  in std_logic_vector(3 downto 0); -- Locazione ROM
        SW
        LED
                  out std_logic_vector(3 downto 0) -- AND bitwise
end S_system_fpga;
architecture Structural of S_system_fpga is
    component S_system is
        port (
            input
                         in std_logic_vector(3 downto 0); -- Locazione ROM
                         out std_logic_vector(3 downto 0) -- AND bitwise
            output
        );
    end component;
begin
    S : S system
        Port map(
            input => SW,
            output => LED
        );
end Structural;
```

I constraints per il progetto in analisi sono i seguenti:

```
## Switches
set_property -dict { PACKAGE_PIN J15
                                       IOSTANDARD\ LVCMOS33\ \}\ [get\_ports\ \{\ SW[0]\ \}];\ \#IO\_L24N\_T3\_RS0\_15
Sch=sw[0]
set_property -dict { PACKAGE_PIN L16
                                       IOSTANDARD LVCMOS33 } [get_ports { SW[1] }];
#IO_L3N_T0_DQS_EMCCLK_14 Sch=sw[1]
set_property -dict { PACKAGE_PIN M13
                                       IOSTANDARD LVCMOS33 } [get_ports { SW[2] }];
#IO_L6N_T0_D08_VREF_14 Sch=sw[2]
set_property -dict { PACKAGE_PIN R15
                                       IOSTANDARD LVCMOS33 } [get_ports { SW[3] }]; #IO_L13N_T2_MRCC_14
Sch=sw[3]
## LEDs
set_property -dict { PACKAGE_PIN H17
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[0] }]; #IO_L18P_T2_A24_15
Sch=led[0]
set_property -dict { PACKAGE_PIN K15
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[1] }]; #IO_L24P_T3_RS1_15
Sch=led[1]
set_property -dict { PACKAGE_PIN J13
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[2] }]; #IO_L17N_T2_A25_15
Sch=led[2]
set_property -dict { PACKAGE_PIN N14
                                       IOSTANDARD LVCMOS33 } [get_ports { LED[3] }]; #IO_L8P_T1_D11_14
Sch=led[3]
```

Capitolo 2: Reti sequenziali elementari

Esercizio 3: Riconoscitore di sequenze

Esercizio 3.1

Progettare, implementare in VHDL e testare mediante simulazione una macchina in grado di riconoscere la sequenza **101**. La macchina prende in ingresso un segnale binario i che rappresenta il dato, un segnale A di tempificazione e un segnale M di modo, che ne disciplina il funzionamento, e fornisce un'uscita Y alta quando la sequenza viene riconosciuta. In particolare,


- se M=0, la macchina valuta i bit seriali in ingresso a gruppi di 3 (sequenze non sovrapposte),
- se M=1, la macchina valuta i bit seriali in ingresso uno alla volta, tornando allo stato iniziale ogni volta che la sequenza viene correttamente riconosciuta (sequenze parzialmente sovrapposte).

Progetto e architettura

Un riconoscitore di sequenza è una macchina sequenziale in grado di rilevare un segnale composto da più bit. L'obiettivo, in questo caso, è il riconoscimento della sequenza "101" seguendo due differenti modalità: sequenze non sovrapposte e sequenze parzialmente sovrapposte.

Il riconoscitore di sequenze va implementato come una FSM (Finite State Machine, o automa a stati finiti).

Si è deciso di realizzare un unico automa in grado di *switchare* tra le due modalità richieste in base al valore di m. L'automa che segue gli stati $(S_0, S_1, S_2, S_3, S_4)$ rappresenta la modalità non sovrapposta, mentre gli stati (S_5, S_6, S_7) indicano il funzionamento della modalità parzialmente sovrapposta.



Implementazione

Realizzare una FSM in VHDL (modalità Behavioral) ha previsto la realizzazione di due processi:

- un process combinatorio, per aggiornare lo stato prossimo sulla base degli input e del modo;
- un **process sequenziale**, per realizzare la retroazione del sistema, aggiornando cioè lo stato corrente con il valore dello stato prossimo.

Si è creato un nuovo tipo stato per raccogliere in maniera coerente tutti gli stati dell'automa. Il processo combinatorio si occupa, con un case-when, di valutare l'azione da compiere per ogni stato presente nell'automa a stati finiti.

Il processo sequenziale opera sul fronte di salita del segnale di abilitazione A richiesto dalla traccia.

```
entity riconoscitore_101 is
    Port ( input
                        in std logic;
                        in std_logic; -- segnale di tempificazione (clock)
            а
                   : in std logic;
            reset
                    : in std_logic; -- 0 modalità non sovrapposta, 1 modalità parz. sovrapposta
            m
            output : out std_logic
end riconoscitore_101;
architecture Behavioral of riconoscitore_101 is
    --da S0 a S4 stati automa 1 (m=0, non sovrapposto)
    --da S5 a S7 stati automa 1 (m=1,parzialmente sovrapposto)
          stato is (S0,S1,S2,S3,S4,S5,S6,S7);
    signal stato_corrente : stato
    signal stato_prossimo :
                                stato;
begin
    state_process: process(stato_corrente,input,m)
        begin
            case stato_corrente is
                when S0 =>
                    if(m='0') then
                        if(input='0') then
                             stato_prossimo<=S1;</pre>
                             output<='0';
                         else.
                             stato prossimo<=S2;
                             output<='0';
                         end if;
                     else
                         stato_prossimo<=S5;</pre>
                         output<='0';
                     end if;
                 when S1=>
                    if(m='0') then
                        stato_prossimo<=S3;</pre>
                        output<='0';
                    else
                        stato_prossimo<=S5;</pre>
                         output<='0';
                    end if;
                 when S2 \Rightarrow
                    if(m='0') then
                        if(input='0') then
                             stato prossimo<=S4;
                             output<='0';
                             stato_prossimo<=S3;</pre>
                             output<='0';
                         end if;
                     else
```

```
output<='0';
                   end if;
              when S3 =>
                 if(m='0') then
                      stato_prossimo<=S0;</pre>
                      output<='0';
                   else
                      stato_prossimo<=S5;</pre>
                      output<='0';
                   end if;
              when S4 \Rightarrow
                  if(m='0') then
                      if(input='0') then
                           stato_prossimo<=S0;</pre>
                           output<='0';
                      else
                           stato_prossimo<=S0;</pre>
                           output<='1';
                      end if;
                   else
                      stato_prossimo<=S5;</pre>
                      output<='0';
                   end if;
              when S5 =>
                 if(m='1') then
                      if(input='0') then
                           stato_prossimo<=S5;</pre>
                           output<='0';
                           stato_prossimo<=S6;</pre>
                           output<='0';
                      end if;
                   else
                      stato_prossimo<=S0;</pre>
                      output<='0';
                   end if;
              when S6 =>
                 if(m='1') then
                      if(input='0') then
                           stato_prossimo<=S7;</pre>
                           output<='0';
                           stato_prossimo<=S6;</pre>
                           output<='0';
                      end if;
                   else
                      stato_prossimo<=S0;</pre>
                      output<='0';
                   end if;
              when S7 =>
                  if(m='1') then
                      if(input='0') then
                           stato_prossimo<=S5;</pre>
                           output<='0';
                           stato_prossimo<=S5;</pre>
                           output<='1';
                      end if;
                   else
                      stato_prossimo<=S0;</pre>
                      output<='0';
                   end if;
         end case;
end process;
memory_process : process (a,reset)
    begin
        if(reset = '1') then
             stato_corrente<=S0;</pre>
```

stato prossimo<=S5;</pre>


Simulazione

Per simulare il riconoscitore, è stato generato un segnale di clock, alzando e abbassando un opportuno signal per la metà del periodo completo del clock della board. È stato poi modificato il valore dell'input del riconoscitore, in modo da osservare se l'uscita si alzasse al riconoscimento della sequenza 101. È stato verificato il funzionamento per entrambi i modi.

```
entity riconoscitore_101_tb is
end riconoscitore_101_tb;
architecture Behavioral of riconoscitore 101 tb is
    signal input_tb: std_logic:='U';
    signal a_tb: std_logic:='U';
    signal reset_tb : std_logic:='0';
    signal m_tb : std_logic:='U';
    signal output_tb: std_logic:='U';
   constant a_period : time := 10ns;
   component riconoscitore_101
        Port ( input : in std_logic; a : in std_logic; -- segnale di tempificazione (clock)
                       : in std_logic;
                reset
                        : in std_logic; -- 0 modalità non sovrapposta, 1 modalità parz. sovrapposta
                m
                output : out std_logic
         );
    end component;
begin
    uut: riconoscitore_101
        port map(
            input=>input_tb,
            a=>a_tb,
            reset=>reset_tb,
            m=>m tb,
            output=>output_tb
        );
    clock_process : process
    begin
        a_tb<='0';
        wait for a_period/2;
        a_tb<='1';
        wait for a_period/2;
    end process;
    stim_proc: process
   begin
   m tb<='0';
   input_tb<='0';</pre>
        wait for 10 ns;
   input tb<='0';
        wait for 10 ns;
    input_tb<='0';</pre>
   wait for 10 ns;
    input_tb<='1';</pre>
```

```
wait for 10 ns;
    input tb<='0';
    wait for 10 ns;
    input_tb<='1';</pre>
    wait for 10 ns;
    input_tb<='1';</pre>
    wait for 10 ns;
    input_tb<='1';</pre>
    wait for 10 ns;
    input tb<='1';</pre>
    wait for 10 ns;
    input_tb<='1';</pre>
    wait for 10 ns;
    m_tb<='1';
    input_tb<='1';</pre>
    wait for 10 ns;
    input tb<='1';
    wait for 10 ns;
    input_tb<='0';</pre>
    wait for 10 ns;
    input_tb<='1';</pre>
    wait for 10 ns;
    assert output_tb ='0'
    report "error"
    severity failure;
    wait;
    end process;
end Behavioral;
```

Il risultato è il seguente:



Esercizio 3.2

Sintetizzare e implementare su board la rete sviluppata al punto precedente, utilizzando uno switch S1 per codificare l'input i e uno switch S2 per codificare il modo M, in combinazione con due bottoni B1 e B2 utilizzati rispettivamente per acquisire l'input da S1 e S2 in sincronismo con il segnale di tempificazione A, che deve essere ottenuto a partire dal clock della board. Infine, l'uscita Y può essere codificata utilizzando un led.

Sintesi su board di sviluppo

<se richiesto: descrizione dell'architettura complessiva necessaria per la sintesi su board di sviluppo (nel caso ci siano eventuali componenti aggiuntivi per la gestione dell'I/O); file di constraint utilizzato per il progetto>

Esercizio 4: Shift Register

Esercizio 4.1

Progettare, implementare in VHDL e testare mediante simulazione un registro a scorrimento di N bit in grado di shiftare a destra o a sinistra di un numero Y variabile di posizioni a seconda di una opportuna selezione. In particolare, i valori possibili di Y sono 1 e 2. L'utente tramite selezione deve scegliere di quante posizioni shiftare. Il componente deve essere realizzato utilizzando sia un a) approccio comportamentale sia un b) approccio strutturale.

Nota: il numero di bit del registro deve essere implementato come un generic, e dall'esterno deve poter essere scelta la modalità di funzionamento mediante opportuni segnali di selezione.

Progetto e architettura

[finisci dopo averlo finito nel moltiplicatore]

Approccio Behavioral

Considerando il contenuto dello shift register come un vettore, basterà valutare il livello logico di **Y** (shift di 1 o 2 bit) e di **s** (shift a destra o a sinistra) per aggiornare un opportuno vettore di appoggio con le posizioni aggiornate.

In base alla direzione dello shift e al numero di bit da shiftare, il vettore di appoggio salverà degli *slices* ridotti del vettore di partenza e aggiungerà i nuovi bit nelle locazioni rimanenti.

Approccio Structural

L'approccio strutturale prevede di istanziare tanti flip-flop quanti ne vengono richiesti dal parametro Generic, in quanto tale componente salva un singolo bit.

In input a ogni flip-flop i, bisogna selezionare opportunamente un bit tra:

- il valore del FF precedente i 1 (shift di 1 bit a destra);
- il valore del FF successivo i + 1 (shift di 1 bit a sinistra);
- il valore del FF precedente i 2 (shift di 2 bit a destra);
- il valore del FF successivo i + 2 (shift di 2 bit a sinistra).

Dunque, per ogni flip-flop si è istanziato anche un <u>multiplexer 4:1</u> per convogliare i dati. Il MUX è controllato opportunamente proprio dai segnali Y e s.

Vanno fatte inoltre delle considerazioni in base alla posizione del flip-flop per il salvataggio dell'input a seguito dello shift:


- per lo shift a destra di una posizione, il primo FF dovrà salvare il valore di input;
- per lo shift a sinistra di una posizione, l'ultimo FF dovrà salvare il valore di input.

Nel caso di shift a due posizioni, il secondo valore da shiftare sarà un bit '0'. In tal caso:

 per lo shift a destra di due posizioni, il primo FF dovrà salvare '0' e il secondo FF dovrà salvare il valore di input; - per lo shift a sinistra di due posizioni, l'ultimo FF dovrà salvare '0' e il penultimo FF dovrà salvare il valore di input.

Si è reso necessario dunque effettuare un controllo nella generazione dei multiplexer: difatti, il primo multiplexer convoglierà sempre i dati dei flip-flop successivi, l'ultimo i dati dei flip-flop precedenti, mentre i flip-flop intermedi convoglieranno sia i dati provenienti dai flip-flop successivi che da quelli precedenti.

Un esempio di design per N=8 è il seguente:



Implementazione

Approccio Behavioral

Per realizzare l'approccio descritto in precedenza, il componente usufruisce di un segnale di appoggio output_temp, che viene aggiornato con gli *slices* giusti in base al valore logico di s e Y.

Al di fuori del process incaricato di gestire a logica dello shift, viene aggiornata l'uscita dell'entity.

```
entity shift_register_behavioral is
    Generic(N : integer := 8);
    Port ( input
                     : in std_logic;
             RST
                      : in std_logic;
             LOAD
                     : in std_logic;
             CLK
                     : in std_logic; -- Abilitazione
                      : in std_logic; -- 0 = shift a destra, 1 = shift a sinistra
: in std_logic; -- 0 = shift di 1 bit, 1 = shift di 2 bit
             output : out std_logic_vector (N-1 downto 0)
end shift register behavioral;
architecture Behavioral of shift_register_behavioral is
    signal output_temp : std_logic_vector (N-1 downto 0) := (others => '0');
begin
    mem: process(CLK)
    begin
        if(CLK'event and CLK = '1') then
             if(RST = '1') then
                 output_temp <= (others => '0');
             elsif(LOAD = '1') then
                 case s is
                      when '0' => -- Shift a destra
                          if(Y = '0') then -- Shift di 1 bit
                               output_temp(N-2 downto 0) <= output_temp(N-1 downto 1);</pre>
                               output_temp(N-1) <= input;</pre>
                          elsif(Y = '1') then -- Shift di 2 bit
                               output_temp(N-3 downto 0) <= output_temp(N-1 downto 2);</pre>
                               output_temp(N-2) <= input;</pre>
                               output_temp(N-1) <= '0';</pre>
                          end if;
                      when '1' => -- Shift a sinistra
                          if(Y = '0') then -- Shift di 1 bit
                               output_temp(N-1 downto 1) <= output_temp(N-2 downto 0);</pre>
                               output_temp(0) <= input;</pre>
                          elsif(Y = '1') then -- Shift di 2 bit
                               output temp(N-1 downto 2) <= output temp(N-3 downto 0);
                               output_temp(1) <= input;</pre>
                               output_temp(0) <= '0';</pre>
                          end if;
                      when others =>
                          output_temp <= (others => '0');
                 end case;
             end if;
        end if;
    end process;
    output <= output_temp;</pre>
end Behavioral;
```

Approccio Structural

Per l'implementazione strutturale, si è ricorso al costrutto for-generate, che consente di generare N dispositivi. Per quanto riguarda i flip-flop, è bastato generarne tanti quanti sono richiesti dal parametro N.

Per i MUX, sono stati inseriti controlli aggiuntivi sul numero di flip-flop da istanziare per gestire opportunamente le retroazioni, come spiegato al capitolo precedente.

```
entity shift_register is
    Generic(N : integer := 8);
    Port ( input : in std_logic;
             RST
                      : in std_logic;
                     : in std_logic;
             LOAD
             CLK
                      : in std_logic; -- Abilitazione
                      : in std_logic; -- 0 = shift a destra, 1 = shift a sinistra
                      : in std_logic; -- 0 = shift di 1 bit, 1 = shift di 2 bit
             output : out std_logic_vector (N-1 downto 0)
    ):
end shift_register;
architecture Structural of shift_register is
    signal retro : std_logic_vector(N-1 downto 0);-- := (others => 'U');
    signal mux_ff: std_logic_vector (N-1 downto 0);
      component mux_2_1
           Port ( x : in std_logic_vector(1 downto 0);
                    s : in std logic;
                    y : out std_logic
_ _
           );
      end component;
    component mux_4_1
                                                   (3 downto 0);
                          in std_logic_vector
        Port ( x
                          in std_logic_vector
                                                     (1 downto 0);
                          out std_logic
                 у
        );
    end component;
    component flip_flop_d
        Port ( D : in std_logic;
A : in std_logic;
                 RST : in std_logic;
                     : out std_logic
        );
    end component;
begin
    mux:for i in N-1 downto 0 generate
        border_mux:if(i=0 ) generate
             mux0 : mux 4 1
                 Port map(x(0) \Rightarrow input,
                        x(1) \Rightarrow retro(i+1),
                        x(2) \Rightarrow '0',
                        x(3) \Rightarrow retro(i+2),
                        s(0) \Rightarrow s
                        s(1) \Rightarrow Y
                        y => mux_ff(i)
                   );
              elsif(i=1 AND N>3) generate
                  mux1 : mux 4 1
                      Port map( x(0) \Rightarrow retro(i-1),
                            x(1) \Rightarrow retro(i+1),
                             x(2) \Rightarrow input,
                            x(3) \Rightarrow retro(i+2),
                            s(0) \Rightarrow s
                             s(1) \Rightarrow Y_{j}
                            y => mux ff(i)
              elsif(i=N-2 AND N>3) generate
                 muxN 2 : mux 4 1
                      Port map( x(0) \Rightarrow retro(i-1),
                            x(1) \Rightarrow retro(i+1),
```

```
x(2) \Rightarrow retro(i-2),
                                x(3) \Rightarrow input,
                                s(0) \Rightarrow s
                                s(1) \Rightarrow Y
                                y => mux_ff(i)
                elsif(i=N-1) generate
                    muxN_1 : mux_4_1
                         Port map(x(0) \Rightarrow retro(i-1),
                                x(1) \Rightarrow input,
                                x(2) \Rightarrow retro(i-2), -- AND LOAD,
                                x(3) = 0
                                s(0) \Rightarrow s
                                s(1) \Rightarrow Y
                                y => mux_ff(i)
                          );
                else generate
                    mux : mux_4_1
                        Port map( x(0) \Rightarrow retro(i-1),
                                x(1) \Rightarrow retro(i+1),
                                x(2) \Rightarrow retro(i-2),
                                x(3) \Rightarrow retro(i+2),
                                s(0) \Rightarrow s
                                s(1) \Rightarrow Y
                                y => mux_ff(i)
                          );
                end generate border_mux;
       end generate mux;
       FlipFlop:for i in N-1 downto 0 generate
          FF:flip_flop_d
              Port Map( D=>mux_ff(i),
                           A=>CLK,
                           RST=>RST
                           Q=>retro(i)
               );
       end generate FlipFlop;
       output<=mux_ff;
end Structural;
```

Simulazione

[finisci dopo averlo finito nel moltiplicatore]

Esercizio 5: Cronometro

Esercizio 5.1

Progettare, implementare in VHDL e testare mediante simulazione un cronometro, in grado di scandire secondi, minuti e ore a partire da una base dei tempi prefissata (es. si consideri il clock a disposizione sulla board). Il progetto deve prevedere la possibilità di inizializzare il cronometro con un valore iniziale, sempre espresso in termini di ore, minuti e secondi, mediante un opportuno ingresso di set, e deve prevedere un ingresso di reset per azzerare il tempo. Il componente deve essere realizzato utilizzando un approccio strutturale, collegando opportunamente dei contatori secondo uno schema a scelta.

Progetto e architettura

Per realizzare un cronometro, servono dei contatori per ogni tempo richiesto. In particolare, è necessario:


- un contatore mod 60 per i secondi e i minuti;
- un contatore mod 24 per le ore.

Per avviare il conteggio sulla base dei tempi richiesta dal singolo contatore, è necessario partire dal clock della board per ottenere un segnale più lento. Si è rivelato fondamentale, dunque, ricorrere a un divisore di frequenza (<u>vedi appendice</u>) per ottenere un nuovo segnale alla frequenza di 1 Hz. Il segnale in output del divisore di frequenza, dunque, avvierà il conteggio del contatore dei secondi.

Non appena terminerà il conteggio, il contatore dei secondi comunicherà il risultato (con un semplice segnale alto) al contatore dei minuti. Dunque, il contatore dei minuti riceverà come stimolo per avviare il proprio conteggio il termine del conteggio dei secondi. Analogamente, quando i minuti termineranno il proprio conteggio, verrà abilitato il conteggio delle ore.

Il contatore dei minuti avrà come segnale di clock una AND tra il clock della board e il segnale di avvenuto conteggio da parte del contatore dei secondi; il contatore delle ore, analogamente, riceverà una AND tra il clock, l'avvenuto conteggio dei minuti e l'avvenuto conteggio dei secondi.

I contatori prevedono un load dei valori parallelo.



Implementazione

La rete complessiva è stata realizzata seguendo un approccio **Structural**, mentre i singoli componenti sono realizzate secondo un approccio **Behavioral**.

Il contatore utilizza un signal di appoggio per aggiornare il conteggio. Il fronte del clock su cui il contatore è sensibile è quello di discesa, per evitare problemi di tempificazione; difatti, se si utilizzasse il fronte di salita, tutti i flip-flop commuterebbero nello stesso istante sin dall'avvio del sistema, gestendo erroneamente il conteggio. Per lo stesso motivo, il segnale co di conteggio massimo raggiunto diventa alto un colpo di clock prima che venga raggiunto il valore massimo (ovvero quando il conteggio temp + 1 è pari a N-1). In tal modo, al successivo ciclo di clock, il conteggio sarà arrivato al valore desiderato, e sul fronte di discesa il valore logico alto di co sarà letto.

```
entity contatore mod N is
    Generic (N: integer := 60);
                             in std logic;
    Port (
                clock
                reset
                             in std logic;
                set
                             in std logic;
                load
                             in std_logic_vector(integer(ceil(log2(real(N))))-1 downto 0);
                             out std_logic_vector(integer(ceil(log2(real(N))))-1
                                                                                      downto 0);
                cont
                             out std_logic
    );
end contatore_mod_N;
architecture Behavioral of contatore mod N is
    signal temp: std_logic_vector(integer(ceil(log2(real(N))))-1 downto 0):=(others=>'0');
    signal co_temp: std_logic:='0';
begin
    count:process(clock, reset, set)
        begin
              co_temp<='0';</pre>
              if(reset='1') then
                temp<=(others=>'0');
              elsif(set='1') then
                if(load>=std logic vector(to unsigned(N-1,integer(ceil(log2(real(N)))))) ) then
                     temp<=std_logic_vector(to_unsigned(N-1,integer(ceil(log2(real(N))))));</pre>
                     co temp<='1';</pre>
                else
                     temp<=load;
                end if;
              elsif(falling_edge(clock))then
                if(std logic vector(unsigned(temp) + 1) = std logic vector(to unsigned(N-
1,integer(ceil(log2(real(N))))) ) then
                     temp <= std_logic_vector(unsigned(temp) + 1);</pre>
                     co_temp<='1';
                elsif(temp = std_logic_vector(to_unsigned(N-1,integer(ceil(log2(real(N)))))) ) then
                     temp<=(others=>'0');
                     --co_temp<='0';
                else
                    temp <= std_logic_vector(unsigned(temp) + 1);</pre>
                end if;
            end if;
        end process;
        cont<=temp;</pre>
        co<=co_temp;</pre>
end Behavioral;
```

Il contatore appena analizzato è stato utilizzato tre volte per realizzare il contatore dei secondi, dei minuti e delle ore.

L'entity complessiva risulta essere:

```
entity cronometro is
    Port ( CLK: in std_logic;
            RST: in std_logic;
            set: in std logic;
            load_second:in std_logic_vector(5 downto 0);
            load_minute: in std_logic_vector(5 downto 0);
            load_hour: in std_logic_vector(4 downto 0);
            cont_second:
                            out std_logic_vector(5 downto 0);
            cont_minute:
                            out std_logic_vector(5 downto 0);
            cont_hour :
                            out std_logic_vector(4 downto 0);
            c_out
                      : out std_logic
    ):
end cronometro;
```

```
architecture Structural of cronometro is
     component divisore_di_frequenza is
        generic(
        CLKIN_freq : integer := 100000000; -- clock board 100MHz
                                            -- frequenza desiderata 1Hz
        CLKOUT_freq : integer := 1
        Port (
            clock_in : in STD_LOGIC;
            reset : in STD_LOGIC;
            clock_out : out STD_LOGIC
        );
    end component;
    component contatore_mod_N is
    Generic (N: integer :=60);
        Port (
                   clock :
                               in std_logic;
                    reset
                               in std_logic;
                              in std_logic;
in std_logic_vector(integer(ceil(log2(real(N))))-1 downto 0);
                    set
                    load
                    cont
                               out std_logic_vector(integer(ceil(log2(real(N))))-1
                               out std logic
                    со
        );
    end component;
    component and_gate is
        Port ( a: in std_logic; b: in std_logic; y: out std_logic);
    end component;
    signal clk wave:
                     std logic;
    signal second_to_and: std_logic;
    signal minute_to_and: std_logic;
    signal and_to_and: std_logic;
    signal minute_en: std_logic;
    signal hour_en: std_logic;
begin
    divisore: divisore_di_frequenza
        generic map(
        CLKIN freg=>100000000, -- clock board 100MHz
        CLKOUT_freq=>1
                               -- frequenza desiderata 1Hz
        Port map(
           clock in=>CLK,
            reset=>RST,
            clock_out=>clk_wave
        );
    secondi: contatore mod N
        Generic Map(N=>60)
                   clock=>CLK,
        Port Map(
                   reset=>RST.
                    set=>set,
                    load=>load_second,
                    cont=>cont_second,
                   co=>second_to_and
        );
    second to minute: and gate
        Port Map( a=>CLK,
                 b=>second to and,
                 y=>minute_en
        );
    minuti: contatore_mod_N
```

```
Generic Map(N=>60)
        Port Map(
                    clock=>minute en,
                    reset=>RST,
                    set=>set,
                    load=>load_minute,
                    cont=>cont_minute,
                     co=>minute_to_and
        );
    and1: and_gate
        Port Map( a=>CLK,
                  b=>minute_to_and,
                  y=>and to and
        );
    and2: and_gate
        Port Map( a=>and_to_and,
                  b=>second_to_and,
                  y=>hour_en
        );
    ore: contatore mod N
        Generic Map(N=>24)
        Port Map(
                    clock=>hour_en,
                    reset=>RST,
                    set=>set,
                    load=>load_hour,
                    cont=>cont_hour,
                    co=>c_out
        );
end Structural;
```

Simulazione


Per verificare il corretto funzionamento del cronometro, è stato fornito un segnale di clock analogo a quello della board, e successivamente sono stati testati sia il precaricamento di valori di secondi, minuti e ore, che il reset.

[togli "precaricamento dei secondi" se li levate da FPGA]


```
entity cronometro tb is
end cronometro tb;
architecture Behavioral of cronometro_tb is
    component cronometro is
    Port ( CLK: in std_logic;
            RST: in std_logic;
            set: in std_logic;
            load_second:in std_logic_vector(5 downto 0);
            load minute: in std logic vector(5 downto 0);
            load_hour: in std_logic_vector(4 downto 0);
                            out std_logic_vector(5 downto 0);
            cont_second:
            cont_minute:
                           out std_logic_vector(5 downto 0);
            cont_hour :
                            out std_logic_vector(4 downto 0);
            c_out
                      : out std_logic
    );
end component;
        signal clock: std_logic;
        signal sec: std_logic_vector(5 downto 0):=(others=>'0');
        signal min: std_logic_vector(5 downto 0):=(others=>'0');
        signal hour: std_logic_vector(4 downto 0):=(others=>'0');
        signal r: std_logic;
```

```
signal sec_in: std_logic_vector(5 downto 0):=(others=>'0');
signal min_in: std_logic_vector(5 downto 0):=(others=>'0');
         signal hour_in: std_logic_vector(4 downto 0):=(others=>'0');
         signal set_l : std_logic;
         signal cout: std_logic;
         constant CLK_period : time := 10 ns;
begin
    uut:cronometro
                      CLK=>clock,
         port map(
                      RST=>r,
                      set=>set_1,
                      load_second=>sec_in,
                      load_minute=>min_in,
                      load_hour=>hour_in,
                      cont_second=>sec,
                      cont_minute=>min,
                      cont hour=>hour,
                      c_out =>cout
         );
    CLK_process :process
         begin
             clock <= '0';</pre>
             wait for CLK_period/2;
             clock <= '1';
             wait for CLK_period/2;
   end process;
    stim_proc: process
         begin
         set_l<='1';
         sec_in<="011101";
         min_in<="111010";
         hour_in<="10111";
         wait for 90 ns;
         set_1<='0';
         r<='1';
         wait for 100 ns;
         r<='0';
         wait for 200000 ms;
         end process;
end Behavioral;
```

Il risultato ottenuto (visualizzazione dei valori in *Unsigned Decimal*) è il seguente:



Guardando nel dettaglio i segnali, è possibile osservare il corretto azzeramento dei valori dinanzi al segnale di reset alto; non appena lo stesso si abbassa, sul fronte di discesa del clock riparte il conteggio dei secondi.



Esercizio 5.2

Sintetizzare ed implementare su board il componente sviluppato al punto precedente, utilizzando i display a 7 segmenti per la visualizzazione dell'orario (o una combinazione di display e led nel caso in cui i display a disposizione siano in numero inferiore a quello necessario), gli switch per l'immissione dell'orario iniziale e due bottoni, uno per il set dell'orario e uno per il reset. Si utilizzi una codifica a scelta dello studente per la visualizzazione dell'orario sui display (esadecimale o decimale).

Sintesi su board di sviluppo

Poiché la board ha a disposizione un display 7-segment a 8 cifre, si è optato per una visualizzazione dell'orario decimale, come un vero orologio.

Esercizio 5.3 (solo 9 CFU)

Estendere il componente sviluppato ai punti precedenti in modo che sia in grado di acquisire e memorizzare internamente fino ad un numero N di intertempi in corrispondenza di un ingresso di stop. Opzionalmente, il componente può prevedere una modalità di visualizzazione in cui, alla pressione di un bottone, vengano visualizzati sui display gli intertempi memorizzati (uno per ogni pressione).

Sintesi su board di sviluppo

<se richiesto: descrizione dell'architettura complessiva necessaria per la sintesi su board di sviluppo (nel caso ci siano eventuali componenti aggiuntivi per la gestione dell'I/O); file di constraint utilizzato per il progetto>


Esercizio 6: Sistema di lettura-elaborazione-scrittura PO_PC

Esercizio 6.1

Progettare, implementare in VHDL e verificare mediante simulazione un sistema dotato di una memoria ROM di N locazioni da 8 bit ciascuna, una macchina combinatoria M in grado di trasformare (secondo una funzione a scelta dello studente) la stringa di 8 bit letta dalla ROM in una stringa di 4 bit, e una memoria MEM di N locazioni che memorizza la stringa in output da M.

Il sistema si avvia in corrispondenza di un segnale di START che viene fornito esternamente. Una volta avviato, tramite un'apposita unità di controllo che gestisce la tempificazione del sistema, viene scandita una locazione alla volta della ROM e viene scritta la corrispondente locazione di MEM. Gli indirizzi di memoria sono forniti da un contatore. Le memorie ROM e MEM hanno rispettivamente un read e un write sincrono.

Progetto e architettura



Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione</p>

Esercizio 6.2

Sintetizzare ed implementare su board il componente sviluppato al punto precedente, utilizzando due bottoni per i segnali di read e reset rispettivamente e i led per la visualizzazione delle uscite della macchina istante per istante.

Sintesi su board di sviluppo

<se richiesto: descrizione dell'architettura complessiva necessaria per la sintesi su board di sviluppo (nel caso ci siano eventuali componenti aggiuntivi per la gestione dell'I/O); file di constraint utilizzato per il progetto>

Capitolo 3: Macchine aritmetiche

Esercizio 7: Moltiplicatore di Booth

Esercizio 7.1

Progettare, implementare in VHDL e simulare una macchina moltiplicatore di Booth in grado di effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Esercizio 7.2

Sintetizzare il moltiplicatore implementato al punto 7.1 su FPGA e testarlo mediante l'utilizzo dei dispositivi di input/output (switch, bottoni, led, display) presenti sulla board di sviluppo in dotazione. La modalità di utilizzo degli stessi è a completa discrezione degli studenti.

Sintesi su board di sviluppo

<se richiesto: descrizione dell'architettura complessiva necessaria per la sintesi su board di sviluppo (nel caso ci siano eventuali componenti aggiuntivi per la gestione dell'I/O); file di constraint utilizzato per il progetto>

Esercizio 7BIS: Divisore Non-Restoring (solo 9 CFU)

Esercizio 7BIS.1

Progettare, implementare in VHDL e simulare una macchina divisore (modalità non-restoring) in grado di effettuare la divisione intera fra due stringhe A e B di 4 bit ciascuna.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Esercizio 7BIS.2

Sintetizzare il divisore implementato al punto 7BIS.1 su FPGA e testarlo mediante l'utilizzo dei dispositivi di input/output (switch, bottoni, led, display) presenti sulla board di sviluppo in dotazione. La modalità di utilizzo degli stessi è a completa discrezione degli studenti.

Sintesi su board di sviluppo

<se richiesto: descrizione dell'architettura complessiva necessaria per la sintesi su board di sviluppo (nel caso ci siano eventuali componenti aggiuntivi per la gestione dell'I/O); file di constraint utilizzato per il progetto>

Capitolo 4: Comunicazione con handshaking

Esercizio 8: Comunicazione con handshaking

Esercizio 8.1

Progettare, implementare in VHDL e testare mediante simulazione un sistema composto da 2 nodi, A e B, che comunicano mediante un protocollo di handshaking. Il nodo A e il nodo B possiedono entrambi una memoria interna in cui sono memorizzate N stringhe di M bit, denominate X(i) e Y(i) rispettivamente (i=0,...,N-1). Il nodo A trasmette a B ciascuna stringa X(i) utilizzando un protocollo di handshaking; B, ricevuta la stringa X(i), calcola S(i)=X(i)+Y(i) e immagazzina la somma in opportune locazioni della propria memoria interna.

Per il progetto è possibile considerare una implementazione di tipo comportamentale per effettuare la somma, mentre è necessario prevedere esplicitamente un componente contatore sia nel sistema A sia nel sistema B per scandire la trasmissione/ricezione delle stringhe e per terminare la comunicazione.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione</p>

Capitolo 5: Processore

Esercizio 9: Processore IJVM

A partire dall'implementazione fornita del processore operante secondo il modello IJVM,

- a) si proceda all'analisi dell'architettura mediante simulazione e si approfondisca lo studio del suo funzionamento per due istruzioni a scelta,
- b) si modifichi un codice operativo a scelta, documentando tutte le modifiche effettuate.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Capitolo 6: Interfaccia seriale

Esercizio 10: Interfaccia UART

Partendo dall'implementazione fornita dalla Digilent di un dispositivo UART-RS232 (componente RS232RefComp.vhd), progettare, implementare e simulare in VHDL un sistema composto da 2 unità A e B che condividono lo stesso segnale di clock e comunicano tra loro mediante interfaccia seriale. Il sistema A contiene una ROM di 8 locazioni da 1 byte ciascuno, un contatore CONT_A per scandire le locazioni della ROM e una UART_A, mentre il sistema B contiene una memoria MEM di 8 locazioni da 1 byte ciascuno, un contatore CONT_B per scandire le locazioni della MEM e una UART_B. Quando un segnale WR viene asserito nell'unità A, viene prelevato un byte dalla ROM e inviato all'unità B, che dovrà riceverlo e salvarlo in MEM.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Esercizio 10BIS: Interfaccia UART (solo 9 CFU)

Dopo aver simulato il comportamento del sistema, lo si implementi su board usando un bottone per il segnale di WR in A, un bottone per il segnale di RD in B, e i display per la visualizzazione del dato correntemente trasmesso e memorizzato in MEM. Si testi l'errore di overrun.

Sintesi su board di sviluppo

<se richiesto: descrizione dell'architettura complessiva necessaria per la sintesi su board di sviluppo (nel caso ci siano eventuali componenti aggiuntivi per la gestione dell'I/O); file di constraint utilizzato per il progetto>

Capitolo 7: Switch multistadio

Esercizio 11: Switch multistadio

Esercizio 11.1

Progettare ed implementare in VHDL uno switch multistadio secondo il modello omega network. Lo switch deve consentire lo scambio di messaggi di 2 bit ciascuno da un nodo sorgente a un nodo destinazione in una rete con 4 nodi, implementando uno schema a priorità fissa fra i nodi (es. nodo 1 più prioritario, con priorità decrescenti fino al nodo 4).

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione (?)

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Esercizio 11.2 (solo 9 CFU)

Rimuovendo l'ipotesi di lavorare secondo uno schema a priorità fissa fra i nodi e considerando una rete di 8 nodi, lo switch deve gestire eventuali conflitti generati da collisioni con un meccanismo a scelta dello studente.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione (?)

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione</p>

Esercizio 11.3 (solo 9 CFU)

Si implementi un protocollo di handshaking semplice regolato da una coppia di segnali (pronto a inviare/pronto a ricevere) per l'invio di ciascun messaggio fra due nodi.

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione (?)

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Capitolo 8: Esercizio prova di esame dicembre 2024

Esercizio 12: Prova di esame del 19 dicembre 2024

Un sistema è composto da 2 nodi, A e B. A include una ROM (progettata come macchina sequenziale con READ sincrono) di 8 locazioni da 4 bit, mentre B include un sommatore parallelo in grado di effettuare la somma di 2 stringhe di 4 bit ciascuna e un registro R di 4 bit. Il sistema opera come segue: all'arrivo di un segnale di start, A inizia a prelevare gli elementi ROM[i] dalla propria memoria e li invia, uno alla volta, a B mediante handshaking. B somma progressivamente le stringhe ricevute utilizzando il sommatore e alla fine inserisce il risultato nel registro R.

- 1. Si disegni l'architettura complessiva del sistema tramite un diagramma a blocchi, identificando parte operativa e parte di controllo di ciascun nodo. Ogni nodo deve essere progettato seguendo un approccio strutturale, individuando tutti i componenti, le loro interfacce e le loro interconnessioni.
- 2. Si progettino le unità di controllo di A e B evidenziando gli stati, gli ingressi e le uscite negli automi risultanti. È obbligatorio specificare la tempificazione che si intende dare alle macchine (fronte attivo del clock, tempificazione dei segnali di READ/WRITE su registri e memorie).
- 3. Si progetti il sommatore secondo un'architettura di tipo carry look ahead.
- 4. Si fornisca l'implementazione in VHDL dell'intero sistema e si proceda alla simulazione nel caso in cui il clock del sistema A e del sistema B siano diversi (A più lento e A più veloce).

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

<codice VHDL dei componenti significativi: componenti elementari riutilizzati in diversi progetti vanno inseriti in un'appendice>

Simulazione (?)

<descrizione dei testbench di maggiore rilevanza utilizzati per testare il sistema e i suoi componenti e discussione dei principali risultati in simulazione>

Appendice

Multiplexer 4:1

Progetto e architettura

Il **Multiplexer 4:1** è un componente puramente combinatorio che convoglia, attraverso opportune linee di selezione, una tra le quattro linee d'ingresso verso un'unica uscita.

In particolare, il multiplexer realizzato è un **multiplexer indirizzabile**, ovvero un componente nel quale le linee di selezione sono opportunamente decodificate da un decoder. Le linee di selezione realizzate in tale architettura, dunque, non sono pari al numero delle linee di ingresso (come avviene nella versione lineare del multiplexer), bensì $\log_2 N$, ovvero il numero di bit necessari a codificare i numeri che vanno da 0 a N.

Per selezionare un'opportuna linea, dunque, è stata realizzata un'architettura di tipo **Dataflow** basata sugli ingressi e sulle selezioni.

Implementazione

Nel Port sono stati definiti quattro ingressi a_i , due selezioni s_j e un'uscita y. L'architecture definisce il flusso dati secondo la funzione logica del multiplexer indirizzabile.

```
entity mux_4_1 is
                                     Port (
                                                                                                         a0 :
a1 :
                                                                                                                                                                                          in STD_LOGIC;
                                                                                                                                                                                          in STD_LOGIC;
                                                                                                                a2 :
                                                                                                                                                                                          in STD_LOGIC;
                                                                                                                                                                                          in STD_LOGIC;
                                                                                                                                                                                         in STD_LOGIC;
                                                                                                                s0 :
                                                                                                               s1 :
y :
                                                                                                                                                                                          in STD LOGIC;
                                                                                                                                                                                          out STD_LOGIC
                                       );
 end mux_4_1;
architecture Dataflow of mux_4_1 is
                                       begin
                                                                         y \leftarrow ((a0 \text{ AND } \text{NOT}(s1) \text{ AND } \text{NOT}(s0)) \text{ OR } (a1 \text{ AND } \text{NOT}(s1) \text{ AND } s0) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{NOT}(s0)) \text{ OR } (a2 \text{ AND } s1 \text{ AND } \text{ AND }
   (a3 AND s1 AND s0));
 end Dataflow;
```

Button Debouncer

Progetto e architettura

Questo componente serve per evitare che il segnale logico del bottone venga rilevato in maniera non corretta a causa di possibili oscillazioni e rumori. L'obiettivo è assicurarsi che il clic abbia una durata simile a quella di un plausibile clic umano; i rumori hanno durate nettamente inferiori a un vero clic. Se non inserissimo tale componente, si rischierebbe di valutare un'oscillazione temporanea e indesiderata come valore desiderato per il funzionamento di un componente che presenti un bottone. Inoltre, anche se tenessimo

Il Button Debouncer prende in input il segnale proveniente dal bottone, e genera un segnale "ripulito" della durata di un colpo di clock per segnalare l'avvenuta pressione del bottone.

Per farlo, si implementa un automa a 4 stati:

- **NOT_PRESSED**: il bottone non è stato cliccato (stato iniziale);
- CHK PRESSED: possibile clic del bottone (BTN='1' rilevato);
- **PRESSED**: clic riconosciuto (se BTN è ancora '1' dopo un certo tempo);
- **CHK_NOT_PRESSED**: stato intermedio in cui si attende un certo tempo per superare eventuali oscillazioni. Se dopo tale tempo il segnale logico del bottone è ancora alto, si va in PRESSED; altrimenti, si torna in NOT PRESSED.

In tal modo, se si mantiene il bottone premuto, non vengono generati più impulsi in uscita.

Implementazione

```
entity ButtonDebouncer is
    generic (
        CLK period: integer := 10; -- periodo del clock (della board) in nanosecondi
        btn_noise_time: integer := 10000000 -- durata stimata dell'oscillazione del bottone in
nanosecondi
    Port ( RST : in STD_LOGIC;
           CLK : in STD_LOGIC;
           BTN : in STD_LOGIC;
           CLEARED BTN : out STD LOGIC);
end ButtonDebouncer;
architecture Behavioral of ButtonDebouncer is
type stato is (NOT_PRESSED, CHK_PRESSED, PRESSED, CHK_NOT_PRESSED);
signal BTN_state : stato := NOT_PRESSED;
constant max count : integer := btn noise time/CLK period; -- 10000000/10= conto 1000000 colpi di clock
begin
deb: process (CLK)
variable count: integer := 0;
begin
   if rising_edge(CLK) then
             if( RST = '1') then
                 BTN state <= NOT PRESSED;
                  CLEARED_BTN <= '0';
             else
                      case BTN state is
                               when NOT PRESSED =>
                                   if(\overline{BTN} = '1') then
                                                   BTN_state <= CHK_PRESSED;</pre>
                                         else
                                                   BTN_state <= NOT_PRESSED;</pre>
                                         end if;
            when CHK_PRESSED =>
                if(count = max_count -1) then
                     if(BTN = '\overline{1}') then --se arrivo a count max ed è ancora alto vuol dire che non era
un bounce, devo alzare CLEARED_BTN
                         count:=0;
                         CLEARED_BTN <= '1';</pre>
                         BTN state <= PRESSED;
                     else
                         count:=0;
                         BTN_state <= NOT_PRESSED;</pre>
                     end if;
                 else
                     count:= count+1;
```

```
BTN state <= CHK PRESSED;
                 end if;
            when PRESSED =>
                 CLEARED_BTN<= '0'; -- questo lo metto per fare in modo che il segnale sia alto per un
solo impulso di clock
                                   if(BTN = '0') then
                                              BTN_state <= CHK_NOT_PRESSED;</pre>
                                          else
                                              BTN_state <= PRESSED;</pre>
                                          end if;
                               when CHK_NOT_PRESSED =>
                                   if(count = max_count -1) then
                     if(BTN = '0') then -- se arrivo a count max ed è ancora basso vuol dire che non era
un bounce e il bottone è stato rilasciato
                         count:=0;
                         BTN_state <= NOT_PRESSED;</pre>
                         count:=0;
                         BTN state <= PRESSED;
                     end if;
                 else
                     count:= count+1;
                     BTN_state <= CHK_NOT_PRESSED;</pre>
                 end if;
            when others =>
                 BTN_state <= NOT_PRESSED;</pre>
                      end case;
   end if;
  end if;
end process;
end Behavioral;
```

Divisore di frequenza

Progetto e architettura

<descrizione dell'approccio di progetto utilizzato, disegno architetturale del sistema e dei suoi componenti, descrizione delle funzionalità>

Implementazione

```
entity divisore_di_frequenza is
    generic(
        CLKIN_freq : integer := 100000000; -- clock board 100MHz
        CLKOUT_freq : integer := 1000 -- frequenza desiderata 1Hz
);
Port (
        clock_in : in STD_LOGIC;
        reset : in STD_LOGIC;
        clock_out : out STD_LOGIC
);
end divisore_di_frequenza;

architecture Behavioral of divisore_di_frequenza is
    signal clockfx : std_logic := '0';
    constant count_max_value : integer := CLKIN_freq/(CLKOUT_freq)-1;

begin
    clock_out <= clockfx;</pre>
```

```
count_for_division: process(clock_in)

    variable counter : integer range 0 to count_max_value := 0;
    begin

    if rising_edge(clock_in) then
        if( reset = '1') then
            counter := 0;
            clockfx <= '0';
        else
        if counter = count_max_value then
            clockfx <= '1';
            counter := 0;
        else
            clockfx <= '0';
            counter := counter + 1;
        end if;
    end if;
    end process;
end Behavioral;</pre>
```