

四通道、16-bit、串行输入、 4-20 mA和电压输出DAC, 提供动态电源控制

AD5755

产品特性

16-bit分辨率和单调性

用于热管理的动态电源控制

电流和电压输出引脚可连接到一个引脚

电流输出范围: 0 mA至20 mA、4 mA至20 mA或0 mA至24 mA 总不可调整误差(TUE): ±0.05%(最大值)

电压输出范围(含20%超量程): 0 V至5 V、0 V至10 V、±5 V和+10 V

总不可调整误差(TUE): ±0.04%(最大值)

用户可编程失调与增益

片内诊断

片内基准电压源(±10 ppm/°C,最大值)

温度范围: -40°C至+105°C

应用

过程控制

致动器控制

PLC(可编程控制器)

概述

AD5755是一款四通道、电压和电流输出DAC,采用-26.4 V 至+33 V电源供电。片内动态电源控制功能基于为实现片 内功耗最低而优化的DC-DC升压转换器,在电流模式下,可以在7.4 V至29.5 V范围内调节输出驱动器的电压,使封装功耗最小。

该器件采用多功能三线式串行接口,能够以最高30 MHz的时钟速率工作,并与标准SPI、QSPI™、MICROWIRE™、DSP和微控制器接口标准兼容。该接口还提供可选的CRC-8分组错误校验功能,以及用于监控接口活动的看门狗定时器。

产品特色

- 1. 用干热管理的动态电源控制
- 2.16-bit性能
- 3. 多通道

配套产品

产品系列:AD5755-1, AD5757

外部基准电压源: ADR445、ADR02

数字隔离器: ADuM1410、ADuM1411

电源: ADP2302、ADP2303

其他配套产品参见AD5755产品页面

功能框图




图1.

Rev. C Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2011–2013 Analog Devices, Inc. All rights reserved.
Technical Support www.analog.com

目录

特性1
应用1
概述1
产品特色1
配套产品1
功能框图1
修订历史3
详细功能框图4
技术规格5
交流工作特性8
时序特性9
绝对最大额定值12
ESD警告12
引脚配置和功能描述13
典型性能参数16
电压输出16
电流输出20
DC-DC模块24
基准电压源25
概述26
术语27
工作原理29
DAC架构29
AD5755上电状态29
串行接口30
传递函数30
寄存器31
正确写入/使能输出的编程序列32
更改和重新编程范围32

数据寄存器33
控制寄存器35
回读操作38
产品特性40
输出故障40
电压输出短路保护40
数字失调和增益控制40
写入期间回读状态40
异步清零41
分组差错校验41
看门狗定时器41
输出报警41
内部基准电压源41
外部电流设置电阻41
数字压摆率控制42
功耗控制42
DC-DC转换器42
AI _{cc} 电源要求一静态44
AI _{cc} 电源要求—压摆率44
应用信息46
相同引脚上的电压和电流输出范围46
采用内部R _{ser} 的电流输出模式46
精密基准电压源的选择46
驱动感性负载47
瞬变电压保护47
微处理器接口47
布局指南47
电流隔离接口48
外形尺寸49

修订历史

2013年1月—修订版B至修订版C
更改图24
热阻从20°C/W更改为28°C/W12
更改表5的引脚6描述13
更改图2518
更改表9的位DUT_AD1、DUT_AD0描述33
更改分组差错校验部分41
更改图7943
更改图8447
更新"外形尺寸"49
更改"订购指南"49
2012年5月—修订版A至修订版B
更改图24
更改图2118
更改图4322
更改"内部基准电压"部分41
2011年11月—修订版0至修订版A
更改图24
更改表15
添加时序图标题并更改图510

更改图6	11
更改表5	13
更改图13	16
更改图21	18
更改图37	20
更改图44	22
更改图56和图58	24
更改图71	29
更改"AD5575上电状态"部分	29
更改表17	35
更改"回读操作"部分和表26	38
更改"电压输出短路保护"部分	40
更改图78	41
更改图81至图84的标题	44
更改"瞬态电压保护"部分和图85	47
更改"由流區喜接口"部分	48

2011年5月—修订版0: 初始版

详细功能框图




图2.

技术规格

 $AV_{DD}=V_{BOOST_x}=15~V$; $AV_{SS}=-15~V$; $DV_{DD}=2.7~V$ 至5.5V; $AV_{CC}=4.5~V$ 至5.5V; DC-DC转换器禁用; $AGND=DGND=GNDSW_x=0~V$; REFIN=5V; 电压输出: $R_L=1~k\Omega$, $C_L=220~pF$;电流输出: $R_L=300~\Omega$;除非另有说明,所有规格均为 T_{MIN} 至 T_{MAX} 。

表1.

参数1	最小值	典型值	最大值	单位	测试条件/注释
电压输出					
输出电压范围	0		5	V	
	0		10	V	
	-5		+5	V	
	-10		+10	V	
	0		6	V	
	0		12	V	
	-6		+6	V	
	-12		+12	V	
分辨率	16			Bits	
精度					AVss = -15 V,有负载和无负载
总不可调整误差(TUE)					
B级	-0.04		+0.04	% FSR	
	-0.03	±0.0032	+0.03	% FSR	T _A = 25°C
A级	-0.25		+0.25	% FSR	
~ -	-0.075	±0.02	+0.075	% FSR	T _A = 25°C
TUE长期稳定性		35		ppm FSR	1000小时后漂移,T」= 150℃
相对精度(INL)	-0.006	±0.0012	+0.006	% FSR	范围: 0V至5V、0V至10V、±5V、±10V
, in	-0.008	±0.0012	+0.008	% FSR	超量程
差分非线性(DNL)	-1		+1	LSB	保证单调性
零刻度误差	-0.03	±0.002	+0.03	% FSR	NATE OF THE
零刻度TC ²	0.00	±2		ppm	
3 M & 1 C				FSR/°C	
双极性零误差	-0.03	±0.002	+0.03	% FSR	
双极性零刻度TC ²		±1		ppm	
				FSR/°C	
失调误差	-0.03	±0.002	+0.03	% FSR	
失调TC ²		±2		ppm	
				FSR/°C	
增益误差	-0.03	±0.004	+0.03	% FSR	
增益TC ²		±3		ppm	
				FSR/°C	
满刻度误差	-0.03	±0.002	+0.03	% FSR	
满刻度TC ²		±2		ppm	
松山 柱 44.2		1		FSR/°C	
输出特性 ²			2.2	V	相对工V 中源中区
上裕量		1	1.4	V	相对于V _{BOOST} 电源电压 相对于AV _{ss} 电源电压
下裕量			1.4		33
输出电压漂移与时间的关系		20		ppm FSR	1000小时后漂移,¾刻度输出,T _J =150℃, AV _{SS} =-15 V
短路电流	12/6	16/8		mA	用户可编程,默认值为16 mA(典型值)
から 免载	12/0	10,0		kΩ	初定性能
yx 容性负载稳定性	'		10	nF	t吹ん I工化
行工贝牧师是住			2	μF	连接220 pF外部补偿电容
古法於山阳長		0.06		Ω	过按440 PI 개·邮刊 宏电台
直流输出阻抗					
直流电源抑制比		50	1	μV/V	

参数'	最小值	典型值	最大值	单位	测试条件/注释
直流串扰		24		μV	
电流输出					
输出电流范围	0		24	mA	
	0		20	mA	
	4		20	mA	
分辨率	16			Bits	
精度(外部R _{SFT})					假设为理想电阻,更多信息参见"外部电流
					设置电阻"部分。
总不可调整误差(TUE)					
B级	-0.05	±0.009	+0.05	% FSR	
A级	-0.2	±0.04	+0.2	% FSR	
TUE长期稳定性		100		ppm FSR	1000小时后漂移, T₁= 150℃
相对精度(INL)	-0.006		+0.006	% FSR	·
差分非线性(DNL)	-1		+1	LSB	保证单调性
失调误差	-0.05	±0.005	+0.05	% FSR	
失调误差漂移 ²		±4		ppm	
,				FSR/°C	
增益误差	-0.05	±0.004	+0.05	% FSR	
增益TC ²		±3		ppm FSR/°C	
满刻度误差	-0.05	±0.008	+0.05	% FSR	
满刻度TC ²		±5		ppm FSR/°C	
直流串扰		0.0005		% FSR	外部Rset
精度(内部R _{ser})					
总不可调整误差(TUE) ^{3,4}					
B级	-0.14		+0.14	% FSR	
	-0.11	±0.009	+0.11	% FSR	T _A = 25°C
A级	-0.35		+0.35	% FSR	
	-0.2	+0.04	+0.2	% FSR	T _A = 25°C
TUE长期稳定性		180		ppm FSR	1000小时后漂移,T₁= 150℃
相对精度(INL)	-0.006		+0.006	% FSR	,
相对精度(INL)	-0.004		+0.004	% FSR	T _A = 25°C
差分非线性(DNL)	-1		+1	LSB	保证单调性
失调误差3,4	-0.05	.0.007	+0.05	% FSR	T 25°C
电调用关源 数2	-0.04	±0.007	+0.04	% FSR	T _A = 25°C
失调误差漂移 ²		±6		ppm FSR/°C	
增益误差	-0.12		+0.12	% FSR	
	-0.06	±0.002	+0.06	% FSR	T _A = 25°C
增益TC ²		±9		ppm FSR/°C	
满刻度误差3、4	-0.14		+0.14	% FSR	
11474/2012	-0.1	±0.007	+0.1	% FSR	T _A = 25°C
满刻度TC ²	0.1	±0.007	'3.1	ppm	23 C
ng Agree -				FSR/°C	
直流串扰4		-0.011		% FSR	内部R _{SET}
输出特性 ²					
电流环路顺从电压		V_{BOOST_x}	V _{BOOST_x} -	V	
		- 2.4	2.7		
输出电流漂移与时间的关系					1000小时后漂移,¾刻度输出, T _i = 150℃
		90		ppm FSR	外部Rset
		140		ppm FSR	内部Rset

参数1	最小值	典型值	最大值	单位	测试条件/注释
阻性负载			1000	Ω	DC-DC转换器的最大负载为1 kΩ,选择时不超过合规要求即可;参见图52和表25中的DC-DC MaxV位。
输出阻抗		100		ΜΩ	
直流电源抑制比		0.02	1	μΑ/V	
基准电压输入/输出					
基准输入 ²					
基准输入电压	4.95	5	5.05	V	额定性能
直流输入阻抗	45	150		МΩ	
基准输出					
输出电压	4.995	5	5.005	V	T _A = 25°C
基准TC ²	-10	±5	+10	ppm/°C	
输出噪声(0.1 Hz至10 Hz ⁾²		7		μV p-p	
噪声频谱密度2		100		nV/√Hz	10 kHz时
输出电压漂移与时间的关系2		180		ppm	1000小时后漂移,T __ = 150℃
容性负载 ²		1000		nF	, and the second
负载电流		9		mA	见图63
短路电流		10		mA	
电压调整率 ²		3		ppm/V	见图64
负载调整率2		95		ppm/mA	见图63
热滞2		160		ppm	第一温度周期
7771b		5		ppm	第二温度周期
DC-DC				PPIII	77—1m./X/14/79]
开关					
开关导通电阻 开关导通电阻		0.425		Ω	
开关漏电流		10		nA	
峰值电流限制		0.8		A	
振荡器		0.0			
振荡器频率	11.5	13	14.5	MHz	该振荡器经分频后,给DC-DC转换器提供
)K (2) 111 29, —	11.3		1 1.3	141112	开关频率
最大占空比		89.6		%	410 kHz DC-DC开关频率
数字输入 ²					符合JEDEC标准
输入高电压V _{II}	2			V	
输入低电压V			0.8	V	
输入电流	-1		+1	μΑ	每引脚
引脚电容		2.6		pF	每引脚
数字输出 ²					
SDO, ALERT					
输出低电压V _{ol}			0.4	V	吸电流200 μA
输出高电压V _{OH}	DVDD -			V	源电流200 μA
AND IN THE SAME OH	0.5				6.1 C 10.1 C 10.
高阻抗漏电流	-1		+1	μΑ	
高阻抗输出电容		2.5		pF	
FAULT					
输出低电压V _{oL}			0.4	V	10 kΩ上拉电阻,至DV _{DD}
输出低电压V _{ol}		0.6		٧	2.5 mA时
输出高电压V _{OH}	3.6			V	10 kΩ上拉电阻,至DV _{DD}
电源要求					
AV_{DD}	9		33	V	
AV_{ss}	-26.4		-10.8	V	
DV_{DD}	2.7		5.5	V	

参数 ¹	最小值	典型值	最大值	单位	测试条件/注释
AV cc	4.5		5.5	V	
AI_DD		8.6	10.5	mA	所有通道均为电压输出模式,输出端空载, 电源电压范围内
		7	7.5	mA	所有通道均为电流输出模式
Alss	-11	-8.8		mA	所有通道均为电压输出模式,输出端空载, 电源电压范围内
	-1.7			mA	所有通道均为电流输出模式
Dl _{cc}		9.2	11	mA	V _{III} = DV _{DD} V _{III} = DGND 内部振荡器处于运 行状态 电源电压范围内
Alcc			1	mA	输出端空载,电源电压范围内
I _{BOOST} ⁵			2.7	mA	每通道,电压输出模式,输出端空载,电源 电压范围内
			1	mA	每通道, 电流输出模式
功耗		173		mW	AV _{DD} =15 V, AV _{ss} =-15 V, DC-DC转换器使能, 电流输出模式,输出禁用

¹ 温度范围: -40°C至+105℃; +25℃(典型值)。

交流工作特性

 $AV_{DD}=V_{BOOST_X}=15~V$, $AV_{SS}=-15~V$, $DV_{DD}=2.7~V$ 至5.5V, $AV_{CC}=4.5~V$ 至5.5V,DC-DC转换器禁用, $AGND=DGND=GNDSW_X=0~V$,REFIN=5V,电压输出: $R_L=2~k\Omega$, $C_L=220~pF$,电流输出: $R_L=300~\Omega$,除非另有说明,所有规格均为 T_{MIN} 至 T_{MAX} 。

表2.

参数1	最小值	典型值	最大值	单位	测试条件/注释
动态性能					
电压输出					
输出电压建立时间		11		μs	5 V阶跃至±0.03% FSR,0 V至5 V范围
			18	μs	10 V阶跃至±0.03% FSR,0 V至10 V范围
			13	μs	100 mV阶跃至1 LSB(16-bitLSB),0 V至10 V范围
压摆率		1.9		V/µs	0 V至10 V范围
上电毛刺能量		150		nV-sec	
数模转换毛刺能量		6		nV-sec	
毛刺脉冲峰值幅度		25		mV	
数字馈通		1		nV-sec	
DAC间串扰		2		nV-sec	0 V至10 V范围
输出噪声(0.1 Hz至10 Hz		0.15		LSB	16位LSB,0V至10V范围
带宽)				峰峰值	
输出噪声频谱密度		150		nV/√Hz	测量条件: 10 kHz、中间电平输出、0 V 至10 V范围
交流电源抑制比		83		dB	200 mV、50 Hz/60 Hz正弦波叠加于电源
					电压上
电流输出					
输出电流建立时间		15		μs	至0.1% FSR(0 mA至24 mA)
		参见测试		ms	参见图48、图49和图50
		条件/注释			
输出噪声(0.1 Hz至10 Hz		0.15		LSB	16位LSB,0 mA至24 mA范围
带宽)		0.5		峰峰值	
输出噪声频谱密度		0.5		nA/√Hz	测量条件: 10 kHz、中间电平输出、0 mA
	I		ĺ	l	至24 mA范围

¹ 通过设计和特性保证,但未经生产测试。

² 通过设计和特性保证,但未经生产测试。

³ 对于采用内部R_{SF}的电流输出,失调、满量程和TUE测量不包括直流串扰。测量在所有4个通道均使能并加载相同代码的情况下进行。

⁴ 有关直流串扰的详细说明,参见"采用内部R_{SET}的电流输出模式"部分。

⁵ 图54、图55、图56和图57所示的效率曲线图包含l_{BOOST}静态电流。

时序特性

 $AV_{DD} = V_{BOOST_x} = 15 \text{ V}$, $AV_{SS} = -15 \text{ V}$, $DV_{DD} = 2.7 \text{ V}$ 至5.5 V, $AV_{CC} = 4.5 \text{ V}$ 至5.5 V,DC-DC转换器禁用,AGND = DGND = 1.5 VGNDSW $_{_{\rm X}}$ = 0 V; REFIN = 5 V; 电压输出: $R_{_{\rm L}}$ = 1 k Ω , $C_{_{\rm L}}$ = 220 pF; 电流输出: $R_{_{\rm L}}$ = 300 Ω , 除非另有说明,所有规格均为 $T_{MIN} \underline{\Sigma} T_{MAX}$

表3.

参数1,2,3	在T _{MIN} 、T _{MAX} 的限值	单位	描述
t ₁	33	ns(最小值)	SCLK周期时间
t_2	13	ns(最小值)	SCLK高电平时间
t ₃	13	ns(最小值)	SCLK低电平时间
t_4	13	ns(最小值)	SYNC 下降沿到SCLK下降沿建立时间
t ₅	13	ns(最小值)	第24/32个SCLK下降沿到SYNC上升沿(参见图77)
t ₆	198	ns(最小值)	SYNC 高电平时间
t ₇	5	ns(最小值)	数据建立时间
t ₈	5	ns(最小值)	数据保持时间
t ₉	20	μs(最小值)	SYNC 上升沿到LDAC下降沿(全部DAC更新,或者任意通道使能数字压摆率
			控制)
	5	μs(最小值)	SYNC 上升沿到LDAC下降沿(单个DAC更新)
t ₁₀	10	ns(最小值)	LDAC 低电平脉冲宽度
t ₁₁	500	ns(最大值)	LDAC 下降沿到DAC输出响应时间
t ₁₂	参见"交流工作特性"	μs(最大值)	DAC输出建立时间
	部分		
t ₁₃	10	ns(最小值)	CLEAR高电平时间
t ₁₄	5	μs(最大值)	CLEAR激活时间
t ₁₅	40	ns(最大值)	SCLK上升沿到SDO有效
t ₁₆	21	μs(最小值)	SYNC 上升沿到DAC输出响应时间(LDAC = 0)(全部DAC更新)
	5	μs(最小值)	SYNC 上升沿到DAC输出响应时间(LDAC = 0)(单个DAC更新)
t ₁₇	500	ns(最小值)	LDAC 下降沿到SYNC上升沿
t ₁₈	800	ns(最小值)	RESET 脉冲宽度
t_{19}^4	20	μs(最小值)	SYNC 高电平到下一个SYNC低电平(数字压摆率控制使能)(全部DAC更新)
	5	μs(最小值)	SYNC 高电平到下一个SYNC低电平(数字压摆率控制禁用)(单个DAC更新)

¹ 通过设计和特性保证,但未经生产测试。

⁴ 此特性适用于LDAC在写周期保持低电平时;否则参见t₉。

时序图





图4. 回读时序图



绝对最大额定值

除非另有说明, $T_A = 25$ °C。100 mA以下的瞬态电流不会造成SCR闩锁。

表4.

参数 额定值 AV _{DD} , V _{BOOST x} 至 AGND, DGND −0.3 V 至 +33 V	
AVDD, VBOOST x 至AGND, DGND -0.3 V至+33 V	
AVss 至AGND, DGND +0.3 V至-28 V	
AV _{DD} 至AV _{SS} −0.3 V至+60 V	
AVcc 至 AGND −0.3 V至+7 V	
DV _{DD} 至DGND −0.3 V至+7 V	
数字输入至DGND −0.3 V至DV _{DD} + 0.3 V或+7 V	
(取较小者)	
数字输出至DGND -0.3 V至DV _{DD} + 0.3 V或+7 V	
(取较小者)	
REFIN、REFOUT至AGND -0.3 V至AV _{DD} + 0.3 V或+7 V	
(取较小者)	
V _{OUT_x} 至AGND AV _{ss} 至V _{BOOST_x} 或33 V	
(若使用DC-DC电路) +Vsense x -Vsense x 至AGND AV-至V 或33 V	
+V _{SENSE_x} , -V _{SENSE_x} 至AGND	
I _{OUT_x} 至AGND AV _{ss} 至V _{BOOST_x} 或33 V	
(若使用DC-DC电路)	
SW _x 至AGND -0.3至+33 V	
AGND, GNDSW _x 至DGND -0.3 V至+0.3 V	
工作温度范围(T _A)	
工业¹ -40℃至+105℃	
存储温度范围 -65℃至+150℃	
结温(T,最大值) 125℃	
64引脚 LFCSP	
θ _ω 热阻² 28°C/W	
功耗 (Τ _J max – Τ _A)/θ _{JA}	
引脚温度 JEDEC工业标准	
焊接 J-STD-020	

¹ 为使结温低于125℃,必须降低芯片额定功耗。

² 基于JEDEC 4层测试板

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下,器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。


ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏。因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失。

引脚配置和功能描述



NOTES

1. THIS EXPOSED PADDLE SHOULD BE CONNECTED TO THE POTENTIALOF THE AV_{SS} PIN, OR, ALTERNATIVELY, IT CAN BE LEFT ELECTRICALLY UNCONNECTED. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE.

图7. 引脚配置

表5. 引脚功能描述

25. 11%	17の形田心	
引脚编号	引脚名称	描述
1	R_{SET_B}	可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚,提高l _{our в} 温度漂移性能。
		参见"产品特性"部分。
2	R _{SET_A}	可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚,提高I _{OUT_A} 温度漂移性能。
		参见"产品特性"部分。
3	REFGND	内部基准电压源的地基准点。
4	REFGND	内部基准电压源的地基准点。
5	AD0	片上待测器件(DUT)的地址解码引脚。
6	AD1	片上DUT的地址解码引脚。使用PEC时,不建议将AD1和AD0均接低电平(参见"分组错误校验"部分)。
7	SYNC	低电平输入有效。这是串行接口的帧同步信号。当SYNC处于低电平时,数据在SCLK下降沿
		输入。
8	SCLK	串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。此引脚的工作时钟速度最高可达
		30 MHz。
9	SDIN	串行数据输入。数据必须在SCLK的下降沿有效。
10	SDO	串行数据输出。用于以回读模式从串行寄存器逐个输出数据。参见图4和图5。
11	DV_DD	数字电源。电压范围为2.7 V至5.5 V。
12	DGND	数字地。
13	LDAC	加载DAC,低电平输入有效。用于更新DAC寄存器和DAC输出。当永久接为低电平时,在SYNC
		的上升沿更新所寻址的DAC数据寄 <u>存器。</u> 如果 <mark>LDAC</mark> 在写入周期保持高电平,DAC输入寄存器
		会更新,但DAC输出更新仅发生在LDAC的下降沿(参见图3)。利用该模式可以同时更新所有
		模拟输出。LDAC引脚不能悬空。
14	CLEAR	高电平有效边沿敏感输入。置位该引脚可将输出电流和电压设为预编程的清零代码位设置。
		只有已使能清零功能的通道才会被清零。更多详情参见"产品特性"部分。当CLEAR功能激活
		时,不能向DAC输出寄存器写入数据。

引脚编号	引脚名称	描述
15	ALERT	高电平有效输出。当接口引脚在预定时间内无SPI活动时,该引脚将被置位。更多详情参见"产品特性"
16	FAULT	部分。 低电平有效输出。当检测到电流模式的开路或电压模式的短路时,或者检测到PEC错误或者过热状态
		时,该引脚将被置位低电平(详见"产品特性"部分)。开漏输出。
17	POC	上电条件。该引脚决定上电条件,在上电期间或器件复位后读取。如果POC=0,则器件上电时,其电 压和电流通道均为三态模式。如果POC=1,则器件上电时,电压输出通道上有一个接地的30 kΩ下拉电
		阻,电流通道为三态模式。
18	RESET	硬件复位,低电平有效输入。
19	AV_{DD}	正模拟电源。电压范围为9V至33V。
20	COMP _{LV_A}	V _{OUT A} 输出缓冲的可选补偿电容连接。在此引脚与V _{OUT A} 引脚之间连接一个220 pF电容允许电压输出驱动最高2 μF。应注意,增加此电容会降低输出放大器的带宽,从而增加建立时间。
21	-V _{SENSE_A}	V _{OUT.A} 负电压输出负载连接的检测连接。为保证实现额定工作性能,此引脚必须保持在地电压的±3.0 V 范围内。
22	+V _{SENSE_A}	V _{OUT A} 正电压输出负载连接的检测连接。
23	COMP _{DCDC_A}	DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道A DC-DC转换器的反馈环路。 或者,当采用外部补偿电阻时,将一个电阻与一个电容串联起来,然后连接在此引脚与地之间(详见"产 品特性"部分中的"DC-DC转换器补偿电容"和"Al _{cc} 电源要求—压摆率"部分)。
24	V _{BOOST_A}	通道A电流输出级的电源引脚(见图72)。同时也是V _{OUT} ,级的电源引脚,由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能,须按照图78所示进行连接。
25	V _{OUT_A}	DAC通道A的缓冲模拟输出电压。
26	I _{OUT_A}	DAC通道A的电流输出引脚。
27	AVss	负模拟电源引脚。电压范围为-10.8 V至-26.4 V。
28	COMP _{LV_B}	V _{OUT в} 输出缓冲的可选补偿电容连接。在此引脚与V _{OUT в} 引脚之间连接一个220 pF电容允许电压输出驱 动最高2 μF。应注意,增加此电容会降低输出放大器的带宽,从而增加建立时间。
29	−V _{SENSE_B}	V _{OUT B} 负电压输出负载连接的检测连接。为保证实现额定工作性能,此引脚必须保持在地电压的±3.0 V范 围内。
30	+V _{SENSE_B}	V _{OUT.B} 正电压输出负载连接的检测连接。
31	V_{OUT_B}	DAC通道B的缓冲模拟输出电压。
32	COMP _{DCDC_B}	DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道B DC-DC转换器的反馈环路。或者,当采用外部补偿电阻时,将一个电阻与一个电容串联起来,然后连接在此引脚与地之间(详见"产品特性"部分中的"DC-DC转换器补偿电容"和"Al _{cc} 电源要求—压摆率"部分)。
33	I _{OUT_B}	DAC通道B的电流输出引脚。
34	V_{BOOST_B}	通道B电流输出级的电源引脚(见图72)。同时也是V _{our_x} 级的电源引脚,由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能,须按照图78所示进行连接。
35	AGND	模拟电路的地参考点。此引脚必须连接到0 V。
36	SW_B	通道B DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能,须按照图78所示进行连接。
37	$GNDSW_B$	DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
38	$GNDSW_\mathtt{A}$	DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
39	SW_A	通道A DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能,须按照图78所示进行连接。
40	AV ss	负模拟电源引脚。电压范围为-10.8 V至-26.4 V。
41	SW _D	通道D DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能,须按照图78所示进行连接。
42	GNDSW _D	DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
43	GNDSW _C	DC-DC开关电路的地连接引脚。此引脚应始终连接到地。

引脚编号	引脚名称	描述
44	SWc	通道C DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能,须按照图78所示进行连接。
45	AV cc	DC-DC电路的电源引脚。
46	V _{BOOST_C}	通道C 电流输出级的电源引脚(见图72)。同时也是V _{our、} 级的电源引脚,由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能,须按照图78所示进行连接。
47	l _{оит_с}	DAC通道C的电流输出引脚。
48	COMP _{DCDC_C}	DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道C DC-DC转换器的反馈环路。或者,当采用外部补偿电阻时,将一个电阻与一个电容串联起来,然后连接在此引脚与地之间(详见"产品特性"部分中的"DC-DC转换器补偿电容"和"Al _{cc} 电源要求—压摆率"部分)。
49	V_{OUT_C}	DAC通道C的缓冲模拟输出电压。
50	$+V_{SENSE_C}$	V _{out c} 正电压输出负载连接的检测连接。
51	-V _{SENSE_C}	V _{OUT_c} 负电压输出负载连接的检测连接。为保证实现额定工作性能,此引脚必须保持在地电压的±3.0 V范围内。
52	COMP _{LV_C}	V _{ουτ c} 输出缓冲的可选补偿电容连接。在此引脚与V _{ουτ c} 引脚之间连接一个220 pF电容允许电压输出驱动最高2 μF。应注意,增加此电容会降低输出放大器的带宽,从而增加建立时间。
53	AV_{SS}	负模拟电源引脚。
54	I _{OUT_D}	DAC通道D的电流输出引脚。
55	V_{OUT_D}	DAC通道D的缓冲模拟输出电压。
56	V_{BOOST_D}	通道D电流输出级的电源引脚(见图72)。同时也是V _{ourx} 级的电源引脚,由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能,须按照图78所示进行连接。
57	COMP _{DCDC_D}	DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道D DC-DC转换器的反馈环路。或者,当采用外部补偿电阻时,将一个电阻与一个电容串联起来,然后连接在此引脚与地之间(详见"产品特性"部分中的"DC-DC转换器补偿电容"和"Al _{cc} 电源要求—压摆率"部分)。
58	$+V_{SENSE_D}$	V _{OUT D} 正电压输出负载连接的检测连接。
59	−V _{SENSE_D}	V _{OUT_} 负电压输出负载连接的检测连接。为保证实现额定工作性能,此引脚必须保持在地电压的 ±3.0 V范围内。
60	$COMP_{LV_D}$	V _{ουτ_} 输出缓冲的可选补偿电容连接。在此引脚与V _{ουτ_} 引脚之间连接一个220 pF电容允许电压输 出驱动最高2 μF。应注意,增加此电容会降低输出放大器的带宽,从而增加建立时间。
61	REFIN	外部基准电压输入。
62	REFOUT	内部基准电压输出。建议在REFOUT与REFGND之间放置一个0.1 μF电容。
63	R _{SET_D}	可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚,提高I _{OUT_D} 温度漂移性能。 参见"产品特性"部分。
64	R _{SET_C}	可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚,提高I _{OUT_C} 温度漂移性能。 参见"产品特性"部分。
	EPAD	裸露焊盘。此裸露焊盘应连接到AV _{ss} 引脚的电位,或者不进行电气连接。建议将焊盘热连接到铜层,增强散热性能。

典型工作特性

电压输出




图8. 积分非线性误差与DAC代码的关系




图9. 差分非线性误差与DAC代码的关系




图10. 总不可调整误差与DAC代码的关系




图11. 积分非线性误差与温度的关系




图12. 差分非线性误差与温度的关系




图13. 总不可调整误差与温度的关系




图14. 满刻度误差与温度的关系




图15. 失调误差与温度的关系




图16. 双极性零误差与温度的关系




图17. 增益误差与温度的关系




图18. 零刻度误差与温度的关系




图19. 积分非线性误差与AVDD/|AVSS|的关系




图20. 差分非线性误差与 $AV_{DD}/|AV_{SS}|$ 的关系




图21. 总非调整误差与 $AV_{DD}/|AV_{SS}|$ 的关系




图22. 输出放大器的源电流和吸电流能力





图23. 满刻度正阶跃



15 0x7FFF TO 0x8000 0x7FFF 10 0x8000 0x8000 TO 0x7FFF AV_{DD} = +15V AV_{SS} = -15V ±10V RANGE T_A = 25°C 10 OUTPUT VOLTAGE (mV) 0 -5 -10 -15 EXTERNAL RESISTOR = VISHAY S102C, 0.6ppm -20 0 1 TIME (µs)

图25. 数模转换毛刺





图26. 峰峰值噪声(0.1 Hz至10 Hz带宽)



25

TIME (μs) 图28. V_{OUT_x}与上电时间的关系




图29. V_{OUT_x}与输出使能时间的关系




图30. V_{OUT_x} PSRR与频率的关系

电流输出




图31. 积分非线性与代码的关系




图32. 差分非线性与代码的关系




图33. 总不可调整误差与代码的关系




图34. 积分非线性与温度的关系,内部R_{SET}




图35. 积分非线性与温度的关系,外部R_{SET}




图36. 差分非线性与温度的关系




图37. 总不可调整误差与温度的关系





图38. 满刻度误差与温度的关系






图40. 增益误差与温度的关系




图41. 积分非线性误差与 $AV_{DD}/|AV_{SS}|$ 的关系(电源电压范围内,外部 R_{SET})




图42. 积分非线性误差与 $AV_{\rm DD}/|AV_{\rm SS}|$ 的关系(电源电压范围内,内部 $R_{\rm SET}$)




图43. 差分非线性误差与AV_{DD}的关系




图44. 总不可调整误差与 AV_{DD} 的关系(外部 R_{SET})




图45. 总不可调整误差与AVDD的关系(内部RSET)




图46. 输出电流与上电时间的关系




图47. 输出电流与输出使能时间的关系




图48. 采用DC-DC转换器时输出电流与 $V_{{\scriptscriptstyle BOOST.x}}$ 建立时间的关系 (见图78)




图49. 采用DC-DC转换器时输出电流建立与时间和温度的关系 (见图78)




图50. 采用DC-DC转换器时输出电流与建立时间和A V_{cc} 的关系 (见图78)




图51. 采用DC-DC转换器时输出电流与时间的关系(见图78)




图52. DC-DC转换器裕量与输出电流的关系(见图78)




图53. I_{OUT_x} PSRR与频率的关系

DC-DC模块




图54. V_{BOOST_x} 效率与输出电流的关系(见图78)




图55. V_{BOOST_x} 效率与温度的关系(见图78)




图56. 输出效率与输出电流的关系(见图78)




图57. 输出效率与温度的关系(见图78)




图58. 开关电阻与温度的关系

基准电压源




图59. REFOUT开启瞬变




图60. REFOUT输出噪声(0.1 Hz至10 Hz带宽)




图61. REFOUT输出噪声(100 kHz带宽)




图62. REFOUT与温度的关系(将AD5755焊接到PCB时,基准电压会由于封装上的热冲击而发生偏移。平均输出电压偏移为-4 mV。7天后对这些器件进行测量表明,输出电压通常会向接近其初始值的方向回移2 mV,第二次偏移的原因是焊接期间产生的应力得到缓解。)




图63. REFOUT与负载电流的关系




图64. REFOUT与电源电压的关系

一般特性




图65. DI_{CC}与逻辑输入电压的关系




图66. AI_{DD}/AI_{SS} 与 $AV_{DD}/|AV_{SS}|$ 的关系




图67. AI_{DD}与AV_{DD}的关系




图68. 内部振荡器频率与温度的关系




图69. 内部振荡器频率与DV_{cc}电源电压的关系

术语

相对精度或积分非线性(INL)

对于DAC,相对精度或积分非线性是指DAC传递函数与最佳拟合线之间的最大偏差,单位为LSB。图8给出了典型的INL与代码的关系图。

差分非线性(DNL)

差分非线性(DNL)是指任意两个相邻码之间所测得变化值与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线性可确保单调性。本DAC通过设计保证单调性。图9 所示为典型的DNL与代码的关系图。

单调性

如果输出针对数字输入码增加而增加或保持恒定,则DAC 具有单调性。AD5755在其整个工作温度范围内都保持单调。

负满刻度误差/零刻度误差

负满刻度误差是将0x0000(标准二进制编码)载入DAC寄存器时的DAC输出电压误差。

零刻度TC

衡量零刻度误差随温度的变化,用ppm FSR/°C表示。

双极性零误差

双极性零误差是DAC寄存器载入0x8000(标准二进制编码) 模拟输出与0 V的理想半刻度输出的偏差。

双极性零TC

双极性零温度系数(TC)衡量双极性零误差随温度的变化,用ppm FSR/°C表示。

失调误差

在电压输出模式下,失调误差是DAC寄存器载入0x4000(标准二进制编码)时模拟输出(双极性输出范围内)与理想1/4刻度输出之间的偏差。

在电流输出模式下,失调误差是全部DAC寄存器载入0x0000时模拟输出与理想零刻度输出之间的偏差。

增益误差

增益误差是衡量DAC量程误差的指标,是DAC传递特性的 斜率与理想值的偏差,用% FSR表示。

增益TC

衡量增益误差随温度的变化,用ppm FSR/°C表示。

满刻度误差

满刻度误差衡量将满刻度代码载入DAC寄存器时的输出误差。理想情况下,输出应为满刻度 - 1 LSB。满刻度误差用满刻度范围的百分比(% FSR)表示。

满刻度TC

满刻度TC衡量满刻度误差随温度的变化,用ppmFSR/°C表示。

总不可调整误差

总不可调整误差(TUE)衡量包括所有误差在内的总输出误差,包括INL误差、失调误差、增量误差、温度和时间,TUE用%FSR表示。

直流串扰

直流串扰是一个DAC输出电平响应另一个DAC输出变化发生的直流变化。测量时,一个DAC发生满刻度输出变化,同时对另一个以中间刻度输出的DAC进行测量。

电流环路顺从电压

输出电流等于编程值时,I_{OUT x}引脚端的最大电压。

基准电压热滞

基准电压源热迟滞是指+25°C时测得的输出电压与经历一个温度周期(从+25°C到−40°C再到+105°C,然后回到+25°C)后再次在同一温度测得的输出电压之差。热滞针对第一和第二温度周期而规定,单位为ppm。

输出电压建立时间

输出电压建立时间是指对于一个满刻度输入变化,输出建立为指定电平所需的时间量。建立时间曲线如图23、图49和图50所示。

压摆率

器件的压摆率是对输出电压变化率的限制。电压输出数模转换器的输出压摆速度通常受其输出端使用的放大器的压摆率限制。压摆率是输出信号10%至90%之间的测量值,用V/μs表示。

上电毛刺能量

上电毛刺能量是AD5755上电时注入模拟输出的脉冲,定义 为毛刺的面积,用nV-sec表示。参见图28和图46。

数模转换毛刺脉冲

数模转换毛刺脉冲是DAC寄存器中的输入代码改变状态而输出电压保持恒定时注入模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的面积,用nV-sec表示,数字输入代码在主进位跃迁中改变1 LSB(~0x7FFF至0x8000)时进行测量。参见图25。

毛刺脉冲峰值幅度

毛刺脉冲峰值幅度是DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲的峰值幅度。毛刺脉冲峰值幅度规定为毛刺的幅度,用mV表示,数字输入代码在主进位跃迁中改变1 LSB(~0x7FFF至0x8000)时进行测量。参见图25。

数字馈通

数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉冲,但在DAC输出未更新时进行测量。数字馈通用nV-sec表示,利用数据总线上的满刻度代码变化测定。

DAC间串扰

DAC间串扰是数字编码变化引起一个DAC输出发生变化,进而引起另一个DAC输出的毛刺脉冲,包括数字和模拟串扰。它的测量方法是,向一个DAC加载满刻度代码变化(全0至全1或相反),保持LDAC为低电平,同时监控另一个DAC的输出。毛刺的能量用nV-sec表示。

电源抑制比(PSRR)

PSRR表示DAC的输出如何受电源电压变化影响。

基准电压TC

基准电压TC衡量基准输出电压随温度的变化,用ppm/℃表示。

电压调整率

电压调整率是由额定电源电压变化所致的基准输出电压变化,用ppm/V表示。

负载调整率

负载调整率是由额定负载电流变化所致的基准输出电压变化,用ppm/mA表示。

DC-DC转换器裕量

指电流输出端所需电压与DC-DC转换器所提供电压之间的偏差。参见图52。

输出效率

$$\frac{I_{\scriptscriptstyle OUT}^2 \times R_{\scriptscriptstyle LOAD}}{AV_{\scriptscriptstyle CC} \times AI_{\scriptscriptstyle CC}}$$

指传递至通道负载的功率与传递至通道DC-DC输入端的功率之间的关系。

V_{ROOST} 效率

$$\frac{I_{OUT} \times V_{BOOST_x}}{AV_{CC} \times AI_{CC}}$$

指传递至通道 $V_{\text{BOOST_x}}$ 电源的功率与传递至通道DC-DC输入端的功率之间的关系。 $V_{\text{BOOST_x}}$ 静态电流被认为是DC-DC转换器损耗的一部分。

工作原理

AD5755是设计用于满足工业过程控制应用需要的四通道、精密数字-电流环路和电压输出转换器,提供高精密、完全集成、低成本单芯片解决方案,用于产生电流环路和单极性/双极性电压输出。可用电流输出范围为: 0 mA至20 mA、0 mA至24 mA和4 mA至20 mA。可用电压输出范围为: 0 V至5 V、±5 V、0 V至10 V和±10 V。电流和电压输出由单独的引脚提供,任何时候仅两者之一有效。用户可通过DAC控制寄存器选择所需输出配置。

在电流模式下,片内动态电源控制功能可以最大限度地降 低封装功耗。

DAC架构

AD5755的DAC内核架构包含两个匹配DAC部分。图70给出了简化电路图。16-bit数据字的4个MSB位解码后,可驱动E1到E15的15个开关。每个开关将15个匹配电阻之一连接到地或基准电压缓冲输出。数据字的其余12位驱动12-bit电压模式R-2R梯形网络的开关S0至S11。





图70. DAC梯形结构

DAC内核的电压输出要么转换成电流(见图72),然后电流 镜像到供电轨,因而在应用中可方便地使用电流源输出;或者,电压输出经缓冲和比例缩放而输出可通过软件选择 的单极性或双极性电压范围(见图71)。电压和电流输出端 均由V_{BOOST_x}供电。电流和电压通过独立引脚输出,且不能 同时输出。通道的电流和电压输出引脚可以连在一起。






图72. 电压-电流转换电路

电压输出放大器

电压输出放大器能够产生单极性和双极性两种输出电压,能够驱动连接到GND的 1μ F(外部补偿电容)、 $1k\Omega$ 并联负载。输出放大器的源电流和吸电流能力如图22所示。压摆率为 $1.9\,V/\mu$ s,满刻度建立时间为 $16\,\mu$ s($10\,V$ 阶跃)。如果不需要远程检测负载,则将 $+V_{SENSE_x}$ 直接连接到 V_{OUT_x} 并将 $-V_{SENSE_x}$ 直接连接到AGND。为了保证正常工作, $+V_{SENSE_x}$ 必须始终在 V_{OUT_x} 的 $\pm 3.0\,V$ 范围内, $-V_{SENSE_x}$ 必须始终在AGND的 $\pm 3.0\,V$ 范围内。

驱动较大容性负载

通过在各个通道上添加一个220 pF的无极性补偿电容,电压输出放大器能够驱动最高2 µF的容性负载。必须为补偿电容选择合适的值。虽然此电容允许AD5755驱动较大容性负载并可减少过冲,但是会增加器件的建立时间,因此会影响系统带宽。如果不使用该补偿电容,最高可驱动10 nF容性负载。有关连接补偿电容的信息,参见表5。

基准电压缓冲

AD5755可以采用外部或内部基准电压源工作,基准电压输入要求5 V的基准电压源,才能达到额定性能。输入电压先经缓冲,然后再施加于DAC。

AD5755上电状态

AD5755初始上电时,其上电复位电路处于一种由POC(上电条件)引脚决定的状态。

若POC=0,则电压输出和电流输出通道上电时均为三态模式。

若POC = 1,则电压输出通道上电时,通过30 kΩ电阻下拉至地,电流输出通道则上电至三态模式。

即使未使能输出范围,默认输出范围为0 V至5 V,清零代码 寄存器载入全零。这就意味着,如果上电后用户使器件清 零,则输出将被驱动至0 V(如果该通道已使能清零功能)。

器件上电或复位后,建议等待100 µs或更长时间再写入器 件, 为内部校准腾出时间。

串行接口

AD5755由多功能三线式串行接口控制,能够以最高30 MHz 的时钟速率工作,并与SPI、QSPI、MICROWIRE、DSP接 口标准兼容。数据编码始终为标准二进制。

输入移位寄存器

输入移位寄存器为24位宽。数据在串行时钟输入SCLK的控 制下以MSB优先方式作为24-bit字载入器件。数据在SCLK 的下降沿读入。

如果使能分组差错校验(PEC, 参见"产品特性"部分), 必须 向AD5755写入另外8位,使串行接口达32位。


DAC输出可以通过两种方式更新: 单独更新或同时更新所 有DAC。

DAC单独更新

此模式下, LDAC 在数据输入DAC数据寄存器时保持低电 平。寻址的DAC输出在SYNC的上升沿更新。时序信息参 见表3和图3。

同时更新所有DAC

在此模式下,LDAC在数据输入DAC数据寄存器时保持高 电平。在LDAC变成高电平后,仅各通道DAC数据寄存器 的第一次写入有效。在LDAC保持高电平期间,任何后续 写入都被忽略,尽管它们会载入DAC数据寄存器。在拉高 SYNC后, 通过拉低LDAC可以更新所有DAC输出。



简化串行接口

传递函数

表6显示的是AD5755的标准二进制数据编码的输入代码与 理想输出电压之间的关系,输出范围为±10 V。

表6. 理想输出电压与输入代码之间的关系

				1
	数字	输入		
标	准二进制	訓数据编码	模拟输出	
М	SB	L	SB	V _{OUT}
1111	1111	1111	1111	+2 V _{REF} × (32,767/32,768)
1111	1111	1111	1110	$+2 V_{REF} \times (32,766/32,768)$
1000	0000	0000	0000	0 V
0000	0000	0000	0001	$-2 V_{REF} \times (32,767/32,768)$
0000	0000	0000	0000	−2 V _{REF}

寄存器

表7概要介绍了AD5755的寄存器。

表7. AD5755的数据、控制和回读寄存器

寄存器	描述
数据	
DAC数据寄存器(×4)	用于向各DAC通道写入一个DAC代码。AD5755数据位 = D15至D0。共有四个DAC数据寄存器,每个DAC通道一个。
增益寄存器(×4)	用于对每个通道进行增益调整编程。AD5755数据位 = D15至D0。共有四个增益寄存器,每个DAC通道一个。
失调寄存器(×4)	用于对每个通道进行失调调整编程。AD5755数据位 = D15至D0。共有四个失调寄存器,每个DAC通道一个。
清零代码寄存器(×4)	用于对每个通道进行清零代码编程。AD5755数据位 = D15至D0。共有四个清零代码寄存器,每个DAC通道一个。
控制	
主控制寄存器	用于配置器件实现主要操作。设置的功能包括:在写入期间回读状态,同时使能所有通道的输出,同时使所有DC-DC转换器模块上电,使能并设置看门狗定时器的条件。更多详情参见"产品特性"部分。
软件寄存器	有三种功能:执行复位;切换用户位;以及用作看门狗定时器功能的组成部分,以检验数据通信操作是否正确。
压摆率控制寄存器(×4)	用于对输出压摆率进行编程。共有四个压摆率控制寄存器,每个通道一个。
DAC控制寄存器(×4)	这些寄存器用于控制以下功能:
	设置输出范围,如4 mA至20 mA、0 V至10 V等。
	设置是否使用内部/外部检测电阻。
	使能/禁用通道以便清零。
	使能/禁用超量程。
	使能/禁用每个通道的内部电路。
	使能/禁用每个通道的输出。
	对各通道的DC-DC转换器上电。
	共有四个DAC控制寄存器,每个DAC通道一个。
DC-DC控制寄存器	用于设置DC-DC控制参数。可以控制DC-DC最大电压、相位和频率。
回读	
状态寄存器	包含故障信息和用户切换位。

正确写入/使能输出的编程序列

若要在上电条件下正确写入和设置器件,请遵循以下操作顺序:

- 1. 初始上电后执行硬件或软件复位。
- 2. 必须配置DC-DC转换器电源模块。设置DC-DC开关频率、允许的最大输出电压和四个DC-DC通道的时钟相位。
- 3. 配置每个通道的DAC控制寄存器。选择输出范围,使能DC-DC转换器模块(DC_DC位)。此时可以配置其他控制位。设置INT_ENABLE位,但不应设置输出使能位(OUTEN)。
- 将所需代码写入DAC数据寄存器。这就在内部执行了 一次全面的DAC校准。进入第5步之前至少应等待200 μs, 以便降低输出毛刺。
- 5. 再次写入DAC控制寄存器,使能输出(设置OUTEN位)。

图74给出了此序列的流程图。




图74. 正确使能输出的编程序列

更改和重新编程范围

更改范围时,应按照"正确写入/使能输出的编程序列"部分的操作顺序执行。建议在禁用输出前将范围设为零点(中间刻度或零刻度)。由于已经选择了DC-DC开关频率、最大电压和相位,因而现在无需对它们重新编程。图75给出了此序列的流程图。




图75.更改输出范围的步骤

数据寄存器

输入寄存器为24位宽。当PEC使能时,输入寄存器为32位宽,最后8位对应于PEC代码(有关PEC的更多信息参见"分组错误校验"部分)。写入数据寄存器时,必须采用表8中的格式。

DAC数据寄存器

写入AD5755 DAC数据寄存器时,D15至D0位用于DAC数据位。表10所示为寄存器格式,表9说明了 Bit D23至 Bit D16的功能。

表8. 写入数据寄存器

MSB

LSB

D23	D22	D21	D20	D19	D18	D17	D16	D15至D0
R/W	DUT_AD1	DUT_AD0	DREG2	DREG1	DREG0	DAC_AD1	DAC_AD0	数据

表9. 输入客存器解码

表9. 输入奇仔器解码								
Bit	描述							
R/\overline{W}	表示对寻址等	寄存器的读或写控	操作。					
DUT_AD1, DUT_AD0	与外部引脚、	AD1和AD0配合	使用,以确定	定系统控制器要寻址的AD5755器件。使用PEC时,				
	不建议将AD	1和AD0均接低电	平(参见"分组错误校验"部分)。					
	DUT_AD1	DUT_AD0	功能					
	0	0	对引脚 AD1	1=0、AD0=0的器件进行寻址				
	0	1	对引脚 AD1	1 = 0、AD0 = 1的器件进行寻址				
	1	0		1 = 1、AD0 = 0的器件进行寻址				
	1	1	对引脚 AD1	1 = 1、AD0 = 1的器件进行寻址				
DREG2, DREG1, DREG0	选择写入数据寄存器还是控制寄存器。如果选择写入控制寄存器,则需进一步对CREG位(见表17)							
	进行解码,以	以选择具体的控制	引寄存器,详'	情如下所示。				
	DREG2	DREG1	DREG0	功能				
	0	0	0	写入DAC数据寄存器(单个通道写入)				
	0	1	0	写入增益寄存器				
	0	1	1	写入增益寄存器(所有DAC)				
	1	0	0	写入失调寄存器				
	1	0	1	写入失调寄存器(所有DAC)				
	1	1	0	写入清零代码寄存器				
	1	1	1	写入控制寄存器				
DAC_AD1, DAC_AD0	这些位用于C	AC通道解码。	_					
	DAC_AD1	DAC_AD0	DAC通道/客	寄存器地址				
	0	0	DAC A					
	0	1	DAC B					
	1	0	DAC C					
	1	1	DAC D					
	X	X	如果与执行	5的操作无关,则可忽略。				

表10. DAC数据寄存器编程

MSB LSB

D23	D22	D21	D20	D19	D18	D17	D16	D15至D0
R/W	DUT_AD1	DUT_AD0	DREG2	DREG1	DREG0	DAC_AD1	DAC_AD0	DAC数据

增益寄存器

增益寄存器为16-bit寄存器,如表11所示,允许用户以1 LSB 步长调整各个通道的增益。这通过将DREG[2:0] Bits设为010 来实现。将DREG[2:0] Bits设为011,可以同时对所有四个 DAC通道写入相同的增益码。增益寄存器采用标准二进制编码,如表12表示。增益寄存器中的默认代码为0xFFFF。理论上,可以在整个输出范围内调节增益。实际上,建议的最大增益调整为编程范围的50%左右,以保持精度。更多信息参见"产品特性"部分中的"数字失调和增益控制"部分。

失调寄存器

失调寄存器为16位寄存器,如表13所示,允许用户以1LSB 步长在-32,768 LSB至+32,767 LSB的范围内调整各个通道的失调。这通过将DREG[2:0]位设为100来实现。将DREG

[2:0]位设为101,可以同时对所有四个DAC通道写入相同的失调码。失调寄存器采用标准二进制编码,如表14表示。失调寄存器的默认代码为0x8000,它使输出被编程为零失调。更多信息参见"产品特性"部分中的"数字失调和增益控制"部分。

清零代码寄存器

清零代码寄存器为16位寄存器,允许用户设置各个通道的清零值,如表15所示。可以通过软件设定在CLEAR引脚被激活时使能或禁用哪些通道被清零。默认清零代码为0x0000。更多信息参见"产品特性"部分中的"异步清零"部分。

表11. 增益寄存器编程

R/W	DUT_AD1	DUT_AD0	DREG2	DREG1	DREG0	DAC_AD1	DAC_AD0	D15至D0
0	器件	地址	0	1	0	DAC通	道地址	增益调整

表12. 增益寄存器

增益调整	G15	G14	G13	G12 <u>至</u> G4	G3	G2	G1	G0
+65,535 LSBs	1	1	1	1	1	1	1	1
+65,534 LSBs	1	1	1	1	1	1	0	0
								•••
1 LSB	0	0	0	0	0	0	0	1
0 LSBs	0	0	0	0	0	0	0	0

表13. 失调寄存器编程

R/W	DUT_AD1	DUT_AD0	DREG2	DREG1	DREG0	DAC_AD1	DAC_AD0	D15至D0
0	器件	地址	1	0	0	DAC通	道地址	失调调整

表14. 失调寄存器选项

失调调整	OF15	OF14	OF13	OF12至OF4	OF3	OF2	OF1	OF0
+32,767 LSBs	1	1	1	1	1	1	1	1
+32,766 LSBs	1	1	1	1	1	1	0	0
无调整(默认)	1	0	0	0	0	0	0	0
•••								•••
-32,767 LSBs	0	0	0	0	0	0	0	0
-32,768 LSBs	0	0	0	0	0	0	0	0

表15. 清零代码寄存器编程

R/W	DUT_AD1	DUT_AD0	DREG2	DREG1	DREG0	DAC_AD1	DAC_AD0	D15至D0
0	器件地址		1	1	0	DAC通道	地址	清零代码

控制寄存器

写入控制寄存器时,必须采用表16所示的格式。若要了解Bit D23至Bit D16的配置情况,请参见表9。将DREG [2:0]位设为111,然后按照表17把CREG[2:0]位设为相应寄存器的解码地址,就可以对控制寄存器进行寻址。这些CREG位在不同的控制寄存器之间进行选择。

主控制寄存器

主控制寄存器选项如表18和表19所示。有关主控制寄存器 所控制特性的更多信息,参见"产品特性"部分。

表16. 写入控制寄存器

MSB LSB

D23	D22	D21	D20	D19	D18	D17	D16	D15	D14	D13	D12至D0
R/W	DUT_AD1	DUT_AD0	1	1	1	DAC_AD1	DAC_AD0	CREG2	CREG1	CREG0	数据

表17. 寄存器访问解码

CREG2 (D15)	CREG1 (D14)	CREG0 (D13)	功能
0	0	0	压摆率控制寄存器(每个通道一个)
0	0	1	主控制寄存器
0	1	0	DAC控制寄存器(每个通道一个)
0	1	1	DC-DC控制寄存器
1	0	0	软件寄存器

表18. 主控制寄存器编程

MSB LSB

D1	5	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3至D0
0		0	1	POC	STATREAD	EWD	WD1	WD0	X ¹	ShtCctLim	OUTEN_ALL	DCDC_All	X ¹

¹X=无关位。

表19. 主控制寄存器功能

Bit	描述							
POC	POC位决定申	电压输出通道右	E正常工作中的状态,默认值为0。					
	POC=0。当电压输出未使能时(默认),输出将达到POC硬件引脚设置的值。							
	POC=1。当电压输出未使能时,输出变为POC硬件引脚的相反值。							
STATREAD	+		读。参见"产品特性"部分。					
	STATREAD =		200 200 mm 17 pc mm/4 0					
	STATREAD =	0,禁用(默认	,),					
EWD	使能看门狗?	定时器。更多	详情参见"产品特性"部分。					
	EWD = 1,传		· · · · · · · · · · · · · · · · · · ·					
		禁用看门狗(默	认)。					
WD1, WD0	超时选择位。用于选择看门狗定时器的超时周期。							
	WD1	WD0	超时周期(ms)					
	0	0	5					
	0	1	10					
	1	0	100					
	1	1	200					
ShtCctLim	Vaur 引脚上	的可编程短路	限制,用于短路状态。					
	0 = 16 mA(割							
	1 = 8 mA _o							
OUTEN_ALL	同时使能全	部4个DAC上的	7输出。					
	在DAC控制寄存器中使用OUTEN位时,请勿使用OUTEN_ALL位。							
DCDC_All								
_			预首先禁用所有 通道输 出。					
			DC_DC位时,请勿使用DCDC_ALL位。					

DAC控制寄存器

DAC控制寄存器用于配置各DAC通道。DAC控制寄存器选项如表20和表21所示。

表20. DAC控制寄存器编程

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	X ¹	X ¹	X ¹	X ¹	INT_ENABLE	CLR_EN	OUTEN	RSET	DC_DC	OVRNG	R2	R1	R0

¹X=无关位。

表21. DAC控制寄存器功能

Bit	描述							
INT_ENABLE	使所选通道的DC-DC转换器、DAC和内部放大器上电。不会使能输出。只能针对各个通道进行设置。建议 设置该位并允许200 µs以上的延迟,然后再使能输出,因为这样可以减少输出使能毛刺。图29和图47显示 了该毛刺曲线。							
CLR_EN	基于通道的清零使能位。决定相应的通道在CLEAR引脚激活时是否清零。 CLR_EN = 1,器件清零时通道清零。 CLR_EN = 0,器件清零时通道不清零(默认)。							
OUTEN	使能/禁用所选输出通道。 OUTEN = 1,使能通道。 OUTEN = 0,禁用通道(默认)。							
RSET	为所选DAC通道选择内部或外部电流检测电阻。 RSET = 0,选择外部电阻(默认)。 RSET = 1,选择内部电阻。							
DC_DC	使所选通道的DC-DC转换器上电。 DC_DC = 1,使DC-DC转换器上电。 DC_DC = 0,使DC-DC转换器关断(默认)。 允许按通道上电/关断DC-DC转换器。若要关断DC-DC转换器,OUTEN和INT_ENABLE位也必须设为0。 也可利用主控制寄存器中的DCDC_AII位,同时使所有DC-DC转换器上电。							
OVRNG	仅在电压输出通道上使能20%超量程。无电流输出超量程可用。 OVRNG = 1,使能。 OVRNG = 0,禁用(默认)。							
R2, R1, R0	选择要使能的	り输出范围。						
	R2	R1	R0	所选输出范围				
	0	0	0	0 V至5 V电压范围(默认)				
	0	0	0 V至10 V电压范围					
	0	±5 V电压范围						
	0 1 ±10 V电压范围							
		0	0	4 mA至20 mA电流范围				
		0	1	0 mA至20 mA电流范围				
	1	I	0	0 mA至24 mA电流范围				

软件寄存器

软件寄存器有三种功能:一是允许用户对器件执行软件复位;二是可用于设置状态寄存器中的切换位D11;三是用作看门狗功能(使能时)的一部分,用于确保MCU与AD5755之间的通信不丢失,并且数据路径线路正常工作(即SDI、SCLK和SYNC)。

当看门狗功能使能时,用户必须在超时周期内将0x195写入软件寄存器。如果未在超时周期内收到该命令,则

ALERT引脚将显示故障条件。该命令仅在看门狗定时器功能使能时才需要。

DC-DC控制寄存器

DC-DC控制寄存器允许用户控制DC-DC开关频率和相位, 以及最大可用的DC-DC输出电压。DC-DC控制寄存器选项 如表24和表25所示。

表22. 软件寄存器编程

MSB LSB

D15	D14	D13	D12	D11至D0
1	0	0	用户编程	复位代码/SPI代码

表23. 软件寄存器功能

位	描述					
用户编程	0时,状态寄存器的	该位映射到状态寄存器的Bit D11。当该位设为1时,状态寄存器的Bit D11被设为1。同样,当D12设为时,状态寄存器的Bit D11也被设为0。该功能可用于确保SPI引脚正常工作,其方法是将已知位值写 、该寄存器,然后从状态寄存器回读相应的位。				
复位代码/SPI代码	选项 描述					
	复位代码	将0x555写入D[11:0],AD5755就会复位。				
	SPI代码	如果看门狗定时器功能使能,则必须在设置的超时周期内将0x195写入软件寄存器(D11至D0)。				

表24. DC-DC控制寄存器编程

MSB LSB

	D15	D14	D13	D12至D7	D6	D5至D4	D3至D2	D1至D0
Ī	0	1	1	X ¹	DC-DC补偿	DC-DC相位	DC-DC频率	DC-DC最大V

¹X=无关位。

表25. DC-DC控制寄存器选项

ACEST DC DCJIIII	
Bit	描述
DC-DC补偿	在DC-DC转换器的内部与外部补偿电阻之间做出选择。更多信息,请参见"产品特性"部分中的"
	DC-DC转换器补偿电容"和"Alce电源要求一压摆率"部分。
	0=选择内部150 kΩ补偿电阻(默认)。
	1=旁路DC-DC转换器的内部补偿电阻。该模式下,必须使用一个外部DC-DC补偿电阻,该电阻
	置于COMP _{DCDC x} 引脚处,与10 nF DC-DC接地补偿电容串联。通常情况下,推荐使用一个50 kΩ左
	右的电阻。
DC-DC相位	用户可编程的DC-DC转换器相位(通道间)。
	00 = 所有DC-DC转换器的时钟沿相同(默认)。
	01 = 通道A和通道B的时钟沿相同,通道C和通道D的时钟沿相反。
	10=通道A和通道C的时钟沿相同,通道B和通道D的时钟沿相反。
	11 = 通道A、通道B、通道C和通道D的时钟沿彼此错相90°。
DC-DC 频率	DC-DC开关频率,由内部13 MHz振荡器分频(参见图68和图69)。
	$00 = 250 \pm 10\% \text{ kHz}_{\odot}$
	01 = 410 ± 10% kHz(默认)。
	$10 = 650 \pm 10\% \text{ kHz}_{\odot}$
DC-DC最大V	DC-DC转换器提供的最大允许V _{ROOST x} 电压。
	00 = 23 V + 1 V/-1.5 V(默认)。
	$01 = 24.5 \text{ V} \pm 1 \text{ V}_{\circ}$
	$10 = 27 \text{ V} \pm 1 \text{ V}_{\circ}$
	$11 = 29.5 \text{ V} \pm 1 \text{V}_{\circ}$

压摆率控制寄存器

该寄存器用于对所选DAC通道的压摆率控制进行编程。该 特性在电流和电压输出通道上均可用。压摆率控制以每通 道为基础进行使能/禁用和编程。更多详情参见表26和"产 品特性"部分。

回读操作

回读模式通过在串行输入寄存器写操作时设置R/W bit = 1 来调用。表27列出了与回读操作相关的各位。DUT_AD1 和DUT_AD0位与Bits RD[4:0]共同选择要读取的寄存器。写序列中其余的数据位则与之无关。在下一次SPI传输操作中(见图4),SDO输出端的数据包含之前寻址寄存器的数据。此第二SPI传输操作要么是一个请求命令,请求在第

三数据传输操作中读取另一个寄存器,要么是无操作命令。DUT地址00的无操作命令是0x1CE000,对于其他DUT地址,相应地设置D22位和D21位。

回读示例

为了回读AD5755上1号器件通道A的增益寄存器,必须按以下顺序执行:

- 1. 将0xA80000写入AD5755输入寄存器。这将AD5755 1号器件地址配置为读取模式,同时选中通道A的增益寄存器。从D15至D0的所有数据位都是无关位。
- 2. 然后写入另一个读取命令或无操作命令(0x3CE000)。 在此命令期间,来自通道A增益寄存器的数据在SDO 线路上逐个输出。

表26. 压摆率控制寄存器编程

D15	D14	D13	D12	D11至D7	D6至D3	D2至D0
0	0	0	SREN	X ¹	SR_CLOCK	SR_STEP

¹X=无关位。

表27. 读操作的输入移位寄存器内容

D23	D22	D21	D20	D19	D18	D17	D16	D15至D0
R/W	DUT_AD1	DUT_AD0	RD4	RD3	RD2	RD1	RD0	X ¹

¹X=无关位。

表28. 读取地址解码

RD4	RD3	RD2	RD1	RD0	功能
0	0	0	0	0	读取DAC A数据寄存器
0	0	0	0	1	读取DACB数据寄存器
0	0	0	1	0	读取DACC数据寄存器
0	0	0	1	1	读取DACD数据寄存器
0	0	1	0	0	读取DAC A控制寄存器
0	0	1	0	1	读取DACB控制寄存器
0	0	1	1	0	读取DACC控制寄存器
0	0	1	1	1	读取DACD控制寄存器
0	1	0	0	0	读取DAC A增益寄存器
0	1	0	0	1	读取DACB增益寄存器
0	1	0	1	0	读取DACC增益寄存器
0	1	0	1	1	读取DACD增益寄存器
0	1	1	0	0	读取DAC A失调寄存器
0	1	1	0	1	读取DACB失调寄存器
0	1	1	1	0	读取DACC失调寄存器
0	1	1	1	1	读取DACD失调寄存器
1	0	0	0	0	清零DAC A代码寄存器
1	0	0	0	1	清零DAC B代码寄存器
1	0	0	1	0	清零DACC代码寄存器
1	0	0	1	1	清零DAC D代码寄存器
1	0	1	0	0	DAC A压摆率控制寄存器
1	0	1	0	1	DACB压摆率控制寄存器
1	0	1	1	0	DACC压摆率控制寄存器
1	0	1	1	1	DACD压摆率控制寄存器
1	1	0	0	0	读取状态寄存器
1	1	0	0	1	读取主控制寄存器
1	1	0	1	0	读取DC-DC控制寄存器

状态寄存器

状态寄存器属于只读寄存器,包含故障信息以及斜坡有效 位和用户切换位。通过设置主控制寄存器中的STATREAD 位,可以在每个写序列中通过SDO引脚回读状态寄存器的 内容。如果不设置STATREAD位,可以利用正常回读操作 读取状态寄存器。

表29. 状态寄存器解码

MSB LSB

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
DC-	DC-	DC-	DC-	用户	PEC	斜坡	过热	V _{OUT_D}	V _{оит_с}	V _{OUТ_В}	V _{OUT_A}	l _{OUT_D}	louт_c	I _{OUT_B}	lout_a
DCD	DCC	DCB	DCA	切换	错误	有效		故障	故障	故障	故障	故障	故障	故障	故障

表30. 状态寄存器选项

秋55. 秋心司	THEY
位	描述
DC-DCD	电流输出模式下,如果通道D的DC-DC转换器无法保持顺从电压(可能达到V _{MAX} 电压),则该位置1。
	这种情况下,l _{out_} 故障位同时置1。有关该位在这种条件下的详细操作说明,参见"DC-DC转换器
	V _{MAX} 功能"部分。
	电压输出模式下,如果通道D的DC-DC转换器无法调节到期望的15 V,则该位置1。
	该位置1后,不会导致FAULT引脚变为高电平。
DC-DCC	电流输出模式下,如果通道C的DC-DC转换器无法保持顺从电压(可能达到V _{MAX} 电压),则该位置1。
	这种情况下,I _{OUT_C} 故障位同时置1。有关该位在这种条件下的详细操作说明,参见"DC-DC转换器
	V _{MAX} 功能″部分。 电压输出模式下,如果通道C的DC-DC转换器无法调节到期望的15 V,则该位置1。
	该位置1后,不会导致FAULT引脚变为高电平。
DC-DCB	电流输出模式下,如果通道B的DC-DC转换器无法保持顺从电压(可能达到V _{MAX} 电压),则该位置1。
	这种情况下,l _{out в} 故障位同时置1。有关该位在这种条件下的详细操作说明,参见"DC-DC转换器
	│ V _{MAX} 功能"部分。
	电压输出模式下,如果通道B的DC-DC转换器无法调节到期望的15 V,则该位置1。
	该位置1后,不会导致FAULT引脚变为高电平。
DC-DCA	电流输出模式下,如果通道A的DC-DC转换器无法保持顺从电压(可能达到V _{MAX} 电压),则该位置1。
	这种情况下,I _{OUT_A} 故障位同时置1。有关该位在这种条件下的详细操作说明,参见"DC-DC转换器
	V _{MAX} 功能″部分。 电压输出模式下,如果通道A的DC-DC转换器无法调节到期望的15 V,则该位置1。
	该位置1后,不会导致FAULT引脚变为高电平。
用户切换	用户切换位。该位通过软件寄存器置1或清0。必要时,该位可用于校验数据通信。
PEC错误	表示通过SPI接口接收到的最后一个数据字存在PEC错误。
斜坡有效	当任一输出通道出现压摆时(至少在一个通道上使能压摆率控制),该位置1。
过热	当AD5755内核温度超过约150℃时,该位置1。
Vout_D 故障	如果V _{OUT_D} 引脚上检测到故障,则该位置1。
Vout_c 故障	如果V _{our_c} 引脚上检测到故障,则该位置1。
Vout_B 故障	如果V _{OUT.8} 引脚上检测到故障,则该位置1。
Vout_a 故障	如果V _{OUT_A} 引脚上检测到故障,则该位置1。
louт_D 故障	如果l _{our_p} 引脚上检测到故障,则该位置1。
louт_c 故障	如果l _{our c} 引脚上检测到故障,则该位置1。
louт_в 故障	如果ப _{оит в} 引脚上检测到故障,则该位置1。
louт_a 故障	如果l _{оит A} 引脚上检测到故障,则该位置1。
	· · · · · · ·

器件特件

输出故障

AD5755配有一个FAULT引脚,该引脚属于低电平有效开漏输出引脚,允许数个AD5755器件一起连接到一个上拉电阻,用于检测全局故障。下列任何一种情况都会使FAULT引脚强制有效:

- 由于电路开环或电源电压不足,I_{OUT_x}端的电压试图升至顺从电压范围以上。产生故障输出的内部电<u>路避免</u>使用具有窗口限值的比较器,因为这样需要在FAULT输出变为有效之前产生一个实际的输出错误。事实上,该信号是在输出级中的内部放大器的剩余驱动能力小于约1 V时产生。因此,FAULT输出在快要达到顺从电压限值之前就会变为有效。
- 在电压输出引脚上检测到短路。短路电流限值为16 mA 或8 mA,可由用户编程。如果在单极性电源模式下使用 AD5755,当输出电压低于50 mV时,可能产生短路故障。
- 因分组差错校验(PEC)失败而检测到接口错误。参见 "分组差错校验"部分。
- 如果AD5750的内核温度超过约150°C。

状态寄存器的 $V_{OUT,X}$ 故障、 $I_{OUT,X}$ 故障、PEC错误和状态寄存器的过热位(参见表30)与 \overline{FAULT} 输出配合使用,帮助用户了解是哪种故障条件导致 \overline{FAULT} 输出激活。

电压输出短路保护

器件正常工作时,电压输出吸电流和源电流最高为12 mA并能保证正常工作的技术规格。最大输出电流或短路电流由用户编程,可以设为16 mA或8 mA。如果检测到短路,FAULT将变为低电平,状态寄存器中的相关V_{OUT_x}故障位将置1。

数字失调和增益控制

每个DAC通道都有一个增益(M)寄存器和一个失调(C)寄存器,用于消除整个信号链的增益和失调误差。DAC数据寄存器的数据通过数字乘法器和加法器处理,后两者受M和C寄存器的内容控制。校准后的DAC数据存储在DAC输入寄存器中。




图76. 数字失调和增益控制

虽然图76中显示每个通道都有一个乘法器和加法器,但实际上器件只有一个乘法器和一个加法器,由所有4个通道共用。当多个通道同时更新时(参见表3),更新速度会受影响。

每当向M或C寄存器写入数据时,输出不会自动更新。相反,下次写入DAC通道时会使用这些M和C值来执行新的校准并自动更新通道。

校准输出数据送至DAC输入寄存器,然后按照"工作原理"部分所述载入DAC。增益寄存器和失调寄存器的分辨率均为16位。校准增益/失调的正确方法是先校准增益,然后校准失调。

写入DAC输入寄存器的值(十进制)可以通过下式计算:

$$Code_{DACRegister} = D \times \frac{(M+1)}{2^{16}} + C - 2^{15}$$
 (1)

其中:

D为载入DAC通道输入寄存器的代码。 M为增益寄存器中的代码(默认代码 = 2¹⁶ - 1)。 C为失调寄存器中的代码(默认码 = 2¹⁵)。

写入期间回读状态

AD5755可以在每个写序列期间回读状态寄存器内容。该功能通过主控制寄存器中的STATREAD位使能。利用该功能,用户可以连继监控状态寄存器,并且在发生故障时快速采取措施。

当"写入期间回读状态"使能后,16位状态寄存器中的内容 (见表30)将通过SDO引脚输出,如图5所示。

AD5755上电时,该功能处于禁用状态。使能后,正常的回读功能不可用,状态寄存器除外。若要回读任何其他寄存器,请先将STATREAD位清零,然后执行回读序列。寄存器读取完成后,可以将STATREAD再次设为高电平。

异步清零

CLEAR是一种高电平有效边沿敏感型输入,允许输出清零至预编程的16-bit码。此代码可由用户通过每通道的16-bit 清零代码寄存器进行编程。

若要清零某个通道,必须先通过该通道的DAC控制寄存器中的CLR_EN位(见表21)使能该通道的清零功能。如果通道未使能清零功能,则输出仍将保持现有状态,不受CLEAR引脚电平的影响。


当CLEAR信号变回低电平后,相应输出会保持为清零值, 直到设置新值。


分组差错校验(PEC)

为验证噪声环境下数据接收是否正确,AD5755提供了一个基于8-bit (CRC-8)循环冗余校验的分组差错校验选项。负责控制AD5755的器件应使用下列多项式生成8-bit 帧检查序列:

$$C(x) = x_8 + x_2 + x_1 + 1$$

此序列会添加到数据字末尾,即在SYNC变为高电平之前有32个数据位发送到AD5755。收到32位数据帧后,AD5755会在SYNC变为高电平时执行差错校验。如果校验成功,数据就会写入所选寄存器。如果校验失败,则FAULT引脚变为低电平,同时状态寄存器的PEC错误位置1。读取状态寄存器后,FAULT恢复高电平(假定无其他故障),PEC错误位自动清零。建议不要将AD1和AD0均接至低电平,因为SDIN上低电平短接可能会导致DAC A的零电平更新。





PEC可用于发送和接收数据包。如果"写入期间回读状态" 使能,则应忽略写操作过程中状态回读返回的PEC值。如 果"写入期间回读状态"禁用,则用户仍然可以利用正常的回读操作,通过PEC监控状态寄存器活动。

看门狗定时器

使能时,如果未在编程设定的超时周期内向软件寄存器写入0x195,片内看门狗定时器将产生一个报警信号。该功能用于确保MCU与AD5755之间的通信不丢失,并且数据路径线路正常工作(即SDI、SCLK和SYNC)。如果软件寄存器未在超时周期内收到0x195,则ALERT引脚将发出故障条件信号。ALERT信号为高电平有效,可以直接连接至CLEAR引脚,以便在来自MCU的数据通信丢失时使能CLEAR。

看门狗定时器的使能以及超时周期(5 ms、10 ms、100 ms或200 ms)的设置均在主控制寄存器中进行(见表18和表19)。

输出报警

AD5755配有一个ALERT引脚,这是一个高电平有效CMOS 输出。AD5755还有一个内部看门狗定时器,使能时,它能 监控SPI通信。如果软件寄存器未在超时周期内收到 0x195,则ALERT引脚变为有效状态。

内部基准电压源

AD5755内置集成式5 V基准电压源,初始精度为±5 mV(最大值),温度漂移系数为±10 ppm(最大值)。该基准电压源经过了缓冲,可供外部使用,用于系统内的其它地方。要使用内部基准电压,必须将REFOUT连接到REFIN。

外部电流设置电阻

图72中,R_{SET}是一个内部检测电阻,构成电压电流转换电路的一部分。输出电流值在全温度范围内的稳定性取决于 R_{SET}值的稳定性。作为提高输出电流在整个温度范围内的稳定性的一种方法,可将一个外部15 kΩ低漂移电阻连接到 AD5755的R_{SET_x}引脚,以取代内部电阻R1。外部电阻通过 DAC控制寄存器进行选择(参见表20)。

表1给出了AD5755在内部 R_{SET} 电阻和外部 $15 \text{ k}\Omega$ R_{SET} 电阻下的性能规格。与使用内部 R_{SET} 电阻相比,使用外部 R_{SET} 电阻可以提高性能。表中假设外部 R_{SET} 电阻为理想电阻,实际的性能取决于所用电阻的绝对值和温度系数,这会直接影响输出的增益误差,进而影响总不可调整误差。若要计算采用特定外部 R_{SET} 电阻时的输出增益/TUE误差,请将 R_{SET} 电阻的百分比绝对误差与表1所示的采用外部 R_{SET} 电阻时AD5755的增益/TUE误差(表示为% FSR)直接相加。

数字压摆率控制

AD5755的压摆率控制特性允许用户控制输出值的变化速率。该特性在电流和电压输出通道上均可用。通过禁用压摆率控制特性,输出值以受输出驱动电路和所连负载限制的速率变化。若要降低压摆率,可以通过使能压摆率控制特性来实现。通过压摆率控制寄存器的SREN位使能该特性(见表26)之后,输出将以两个参数所定义的一个速率发生数字式步进变化,而不是直接在两个值之间摆动。这两个参数是SR_CLOCK和SR_STEP,可通过压摆率控制寄存器进行访问,如表26所示。SR_CLOCK定义数据压摆的更新速率,比如,若所选更新速率为8 kHz,则输出每125 μs更新一次。与此相关,SR_STEP定义输出值在每次更新时的变化幅度。这两个参数共同定义输出值的变化速率。表31和表32给出了SR_CLOCK和SR_STEP两个参数的值范围。

图31. 压摆率更新时钟选项

图 1. 压法平文制的针达类					
date Clock Frequency (Hz)¹					
(
(
(
1					
֡֡֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜֜					

¹这些时钟频率由13 MHz内部振荡器分频获得。参见表1、图68和图69。

图32. 压摆率步长选项

<u> </u>	
SR_STEP	步长(LSBs)
000	1
001	2
010	4
011	16
100	32
101	64
110	128
111	256

在以下等式中,压摆率为步长、更新时钟频率和LSB大小的函数。

压摆时间 =

输出变化

步长×更新时钟频率×LSB大小

其中:

Slew Time用秒表示。

Output Change表示为A(针对I_{OUT x})或V(针对V_{OUT x})。

压摆率控制特性使能时,所有输出变化将以编程设置的压摆率改变(更多信息参见"DC-DC转换器建立时间"部分)。例如,如果CLEAR引脚置位,输出将以编程设置的压摆率压摆至清零值(假设清零通道已使能清零)。如果多个通道使能了压摆特性,则置位清零引脚时必须小心。当清零引脚置位时,如果其中一个通道正在压摆,则其他通道可能直接变为清零值,而不受压摆率控制。任何给定值的更新时钟对于所有输出范围都是相同的。但是,针对给定步长值,步长在整个输出范围内是变化的,因为对于每一输出范围而言,LSB大小都是不同的。

功耗控制

AD5755集成基于DC-DC升压转换器电路的动态电源控制功能,当器件工作于电流输出模式时,其功耗低于标准设计。

在标准电流输入模块设计中,负载电阻值的典型范围为50 Ω 至750 Ω 。输出模块系统必须有充足的源电压来满足整个负载电阻值范围内的顺从电压要求。例如,在4 mA至20 mA的环路中,当驱动20 mA电流时,即要求15 V以上的顺从电压。将20 mA驱动至50 Ω 负载时,则只需1 V顺从电流。

AD5755电路对输出电压进行检测,并调节该电压,使其为要求的顺从电压与较小裕量电压之和。AD5755最高可以驱动24 mA电流通过1 kΩ负载。

DC-DC转换器

AD5755内置4个独立的DC-DC转换器,用于动态控制各个通道的V_{BOOST}电源电压提供(见图72)。图78所示为该DC-DC电路需要的分立式元件,以下各节将介绍该电路的元件选择方法和工作原理。




表33. 推荐使用的DC-DC器件

符号	器件	值	制造厂商
L _{DCDC}	XAL4040-103	10 μΗ	Coilcraft®
C_DCDC	GRM32ER71H475KA88L	4.7 μF	Murata
D_DCDC	PMEG3010BEA	0.38 V _F	恩智浦

建议在C_{DCDC}之后放置一个10 Ω、100 nF低通RC滤波器。虽 然该器件会消耗少量电能,但会减少 $V_{\scriptscriptstyle BOOST_x}$ 电源上的 纹波。

DC-DC转换器工作原理

片上DC-DC转换器采用一种恒频、峰值电流模式控制方 案,以将4.5 V至5.5 V的AV_{cc}输入升压,从而驱动AD5755 输出通道。这些器件设计用于工作在断续导通模式 (DCM), 占空比小于90%(典型值)。断续导通模式是一种 工作模式,其中电感电流在较大比例的开关周期内为零。 DC-DC转换器属于异步器件,要求采用外部肖特基二极管。

DC-DC转换器输出电压

使能通道电流输出时,转换器将V_{BOOST} x电源调节至7.4 V (±5%)或(I_{OUT} × R_{IOAD} + 裕量), 取较大值(电源电压裕量与输 出电流间的关系曲线图参见图52)。在电压输出模式下,若 输出被禁用,转换器将把 V_{BOOST} x 电源调节至+15 V (±5%)。 在电流输出模式下,若输出被禁用,转换器将把V_{BOOST},电 源调节至7.4 V (±5%)。

在通道内部,V_{OUT x}级和I_{OUT x}级共用一个V_{BOOST x}电源,因 此I_{OUT} x级和V_{OUT} x级的输出可以连在一起。

DC-DC转换器建立时间

在电流输出模式下,步长大于约 $1 V (I_{OUT} \times R_{IOAD})$ 的建立时 间将以DC-DC转换器的建立时间为主。当Iour,引脚需要的 电压与顺从电压之和低于7.4 V (±5%)时除外。输出建立时 间的典型曲线如图48所示,其中负载为1k Ω 。负载越小, 建立时间越快。当电流步长小于24 mA时,建立时间也会 更快。

DC-DC转换器V_{MAX}功能

最大V_{BOOST},电压在DC-DC控制寄存器中设置(23 V、24.5 V、 27 V或29.5 V;参见表25)。达到该最大电压时,DC-DC转换 器被禁用,V_{BOOST x}电压则下降约0.4 V。当V_{BOOST x}电压下降 达约0.4 V时, DC-DC转换器被重新启用, 电压斜坡再次升 到V_{мах}(若仍有必要)。此操作的原理如图79所示。




图79. 达到V_{MAX}的工作原理

从图79可以看出,当AD5755上升到V_{MAX}值时,状态寄存器 中的DC-DCx位置位,但当电压下降到 V_{MAX} - ~0.4 V时, DC-DCx位解除置位。

DC-DC转换器片上开关

AD5755内置一个0.425 Ω开关, 开关电流以脉冲为基础进行 监控,峰值电流限值为0.8 A。

DC-DC转换器开关频率和相位

AD5755 DC-DC转换器开关频率可以通过DC-DC控制寄存 器选择。通道的相位也可进行调整,以使DC-DC转换器支 持不同的时钟边沿(见表25)。在典型应用中,建议采用410kHz 频率。轻载时(低输出电流和小负载电阻), DC-DC转换器 进入脉冲跳跃模式, 以降低开关功耗。

DC-DC转换器电感选择

对于典型的4mA至20mA应用,一个10 µH电感(如来自Coilcraft 的XAL4040-103)配合410 kHz的开关频率,即可利用4.5 V至 5.5 V的AV。电源将最高24 mA的电流驱动至最高1 kΩ的负载 电阻。但十分重要的是,必须确保电感能够应付峰值电流 而不在最大环境温度下饱和。如果电感进入饱和模式,会 导致效率降低。饱和过程中, 电感值也会下降, 并且可能 使DC-DC转换器电路无法提供所需的输出功率。

DC-DC转换器外部肖特基二极管选择

AD5755要求采用外部肖特基二极管方可正常工作。要确保 肖特基二极管的额定值能处理运行过程中可能出现的最大 反向击穿电压,并且保证不超过整流器最高结温。二极管 平均电流约等于Loan电流。正向压降较大的二极管会导致 效率下降。

DC-DC转换器补偿电容

当DC-DC转换器工作在DCM模式时,未补偿的传递函数实际上是单极点传递函数。传递函数的极点频率取决于DC-DC转换器输出电容、输入和输出电压以及输出负载。AD5755采用一个外部电容和一个150 kΩ内部电阻来补偿调节器环路。或者,也可以将一个外部补偿电阻与该补偿电容串联起来,其方法是将DC-DC控制寄存器中的DC-DC补偿位置1。这种情况下,推荐使用一个50 kΩ左右的电阻。有关这种方法的优势,参见"产品特性"部分中的"AI_{CC}电源要求一压摆率"部分。对于典型应用,建议使用一个10 nFDC-DC补偿电容。

DC-DC转换器输入和输出电容选择

输出电容会影响DC-DC转换器的纹波电压,从而对通道输出电流可能升高的最大压摆率形成间接限制。纹波电压由电容以及电容的等效串联电阻(ESR)二者共同导致。对于AD5755,建议在典型应用中采用一个4.7 μF陶瓷电容。较大的电容或者并联电容能改善纹波性能,但其代价是压摆率下降。较大的电容还会影响到压摆过程中的AV_{CC}电源电流要求(参见"AI_{CC}电源要求—压摆率"部分)。在所有工作条件下,DC-DC转换器输出端的电容均应大于3 μF。

输入电容提供DC-DC转换器要求的大部分动态电流,其ESR应较低。对于AD5755,建议在典型应用中采用一个10 μF的低ESR钽电容或陶瓷电容。选择陶瓷电容时必须小心,因为这种电容可能对直流偏置电压和温度极其敏感。最好选用X5R或X7R电介质,因为这种电容能在较宽的工作电压和温度范围内保持稳定。选择钽电容时必须小心,确保ESR值较低。

AI_{cc}电源要求一静态

DC-DC转换器设计用于提供以下值的 $V_{{\scriptscriptstyle BOOST_x}}$ 电压:

$$V_{BOOST} = I_{OUT} \times R_{LOAD} + Headroom$$
 (2)

裕量与输出电压的关系参见图52。这意味着,对于固定负载和输出电压,DC-DC转换器的输出电流可以通过下式计算:

$$AI_{CC} = \frac{Power\ Out}{Efficiency \times AV_{CC}} = \frac{I_{OUT} \times V_{BOOST}}{\eta_{V_{BOOST}} \times AV_{CC}}$$
 (3)

其中:

 I_{OUT} 为 I_{OUT} ,的输出电流(单位A)。

 η^{V}_{ROOST} 为 V_{ROOST} ,效率(表示为小数,参见图54和图55)。

Alc电源要求一压摆率

 AI_{cc} 在压摆期间的电流要求大于静态工作模式,因为输出 功率会增大,以驱动DC-DC转换器的输出电容。该瞬态电流可能非常大(见图80),但"降低 AI_{cc} 电流要求"部分描述的 方法可以降低 AV_{cc} 电源的要求。如果无法提供足够的 AI_{cc} 电流, AV_{cc} 电压会下降。受 AV_{cc} 下降影响,压摆所需 AI_{cc} 电流会进一步增加。这意味着 AV_{cc} 端的电压会继续下降 (见等式3), V_{BOOST} 电压以及输出电压可能永远无法达到目标值。由于该 AV_{cc} 电压为所有通道共用,所以这也可能会影响其他通道。




图80. AI_{cc} 电流与时间的关系(24 mA步长,1 $k\Omega$ 负载, 内部补偿电阻)

降低AIc电流要求

主要有两种方法可用来降低AI_{cc}电流要求。一种方法是添加一个外部补偿电阻,另一种方法是采用压摆率控制。两种方法可以同时使用。

可以在COMP_{DCDC,x}引脚处放置一个补偿电阻,与10 nF补偿电容串联。推荐使用一个51 k Ω 的外部补偿电阻。该补偿电阻会增加电流输出的压摆时间,但可以降低AI_{CC}的瞬态电流要求。图81所示为AI_{CC}电流曲线,其中步长为24 mA,负载为1 k Ω ,采用一个51 k Ω 的补偿电阻。这种方法可以进一步降低较小负载的电流要求,如图82所示。




图81. AI_{cc} 电流与时间的关系(24 mA步长,1 k Ω 负载, 外部51 k Ω 补偿电阻)




图82. AI_{cc} 电流与时间的关系($24\,\mathrm{mA}$ 步长, $500\,\Omega$ 负载, 外部 $51\,\mathrm{k}\Omega$ 补偿电阻)

利用压摆率控制可以大幅降低AV_{CC}电源电流要求,如图83 所示。采用压摆率控制时必须注意,输出的压摆速率可能 无法快过DC-DC转换器。电流较高、负载较大(如1 kΩ)时, DC-DC转换器压摆率最慢。该压摆率还取决于DC-DC转换 器的配置。图81和图82显示了DC-DC转换器输出压摆率的 两个示例(V_{BOOST}对应于DC-DC转换器的输出电压)。




图83. AI_{cc} 电流与时间的关系(24 mA步长,1 $k\Omega$ 负载,采用压摆率控制)

应用信息

相同引脚上的电压和电流输出范围

使用AD5755的一个通道时,电流和电压输出引脚可以连接到两个独立的引脚上,也可连在一起并连接到单个引脚上。将两个输出引脚连在一起不会发生冲突,因为任何时候都只能使能电压输出和电流输出二者之一。当使能电流输出时,电压输出处于三态模式;当使能电压输出时,电流输出为三态模式。这种工作模式下,POC引脚必须连接低电平,主控制寄存器中的POC位必须置0;或者,如果POC引脚连接高电平,则主控制寄存器中的POC位必须置1,然后使能电流输出。

如"绝对最大额定值"部分所示,电压和电流输出引脚的输出容差相同。+V_{SENSE_x}和-V_{SENSE_x}连接经过缓冲,因此,在电流输出模式下,漏入这些引脚的电流可以忽略不计。

采用内部Rcr的电流输出模式

在电流输出模式下使用内部R_{SET}电阻时,使用内部R_{SET}的其他通道的使能数量以及这些通道产生的直流串扰都会显著影响输出。表1给出的内部R_{SET}规格是针对所有通道均使能、选择内部R_{SET}且输出相同代码的情况。

对于通过内部R_{SET}使能的每个通道,失调误差均会降低。例如,对于使用内部R_{SET}使能的一个电流输出,失调误差为0.075% FSR。当有更多电流通道使能时,失调误差成比例降低:两个通道使能时,每个通道的失调误差为0.056% FSR,三个通道时为0.029%,四个通道时为0.01%。

同样地,使用内部R_{SET}时的直流串扰与使用内部R_{SET}使能的电流输出通道的数量成正比。例如,测量通道为0x8000,一个通道从零电平变为满量程,直流串扰为-0.011% FSR;两个通道从零电平变为满量程时,直流串扰为-0.019% FSR,其他3个通道均从零电平变为满量程时,直流串扰为-0.025% FSR。

对于表1中的满量程误差测量,所有通道均为0xFFFF。这意味着,当任何通道变为零电平时,满量程误差会因为直流串扰而提高。例如,测量通道为0xFFFF,三个通道为零

电平,满量程误差为0.025%。同样,如果仅一个通道在电流输出模式下通过内部 R_{SET} 使能,满量程误差为0.025% FSR + 0.075% FSR = 0.1% FSR。

精密基准电压源的选择

要使AD5755在其整个工作温度范围内达到最佳性能,必须使用精密基准电压源。选择精密基准电压源时需要全面考虑。基准输入端的电压用于为DAC内核提供经缓冲的基准电压。因此,任何基准电压误差都会反应到器件的输出端。

针对高精度应用选择基准电压时,需要考虑4种可能的误差源:输出电压的初始精度、温度系数、长期漂移和输出电压噪声。

外部基准电压源的输出电压初始精度误差会导致DAC的满量程误差。因此,最好选用具有低初始精度误差特性的基准电压源来尽量降低这些误差。具有输出调整功能的基准电压源,如ADR425等,允许系统设计人员将基准电压设置为标称值以外的电压,以便校正系统误差。这种调整可以在任何温度下使用来消除误差。

长期漂移衡量基准输出电压随时间的漂移量。具有低长期 漂移特性的基准电压源可确保整体解决方案终身保持相对 稳定。

基准输出电压的温度系数影响INL、DNL和TUE。应选择 温度系数较低的基准电压源,以降低DAC输出电压对环境 温度的依赖性。

在噪声预算相对较低的高精度应用中,必须考虑基准电压源的输出电压噪声。考虑到系统的分辨率,选择具有尽可能低的输出噪声的基准电压很重要。ADR435(XFET设计)之类精密基准电压源在0.1 Hz至10 Hz范围提供低输出噪声。然而,随着电路带宽增加,可能需要对基准电压源的输出进行滤波来尽量降低输出噪声。

表34: 推荐使用的精密基准电压源

产品型号	初始精度 (mV,最大值)	长期漂移 (ppm,典型值)	温度漂移(ppm/°C,最大值)	0.1 Hz至10 Hz噪声 (μV峰峰值,典型值)
ADR445	±2	50	3	2.25
ADR02	±3	50	3	10
ADR435	±2	40	3	8
ADR395	±5	50	9	8
AD586	±2.5	15	10	4

驱动感性负载

驱动感性负载或非明确定义的负载时,可能需要在I_{OUT_X}和 AGND之间连接一个电容,以确保稳定性。在I_{OUT_X}与 AGND之间连接一个0.01 µF电容可以确保50 mH负载的稳定性。负载的容性成分可能导致建立时间变慢,但AD5755 的建立时间可以掩盖这一点。AD5755的电流输出不存在最大电容限制。

瞬变电压保护

AD5755内置ESD保护二极管,可防止器件在一般工作条件下受损。但是,工业控制环境会使I/O电路遭受高得多的瞬变。为了防止AD5735受到过高的电压瞬变,需要外部功率二极管和一个浪涌电流限流电阻(R_p),如图84所示。 R_p 的典型值为 $10\,\Omega$ 。两个保护二极管和电阻(R_p)必须具有适当的额定功率。




图84. 输出瞬变电压保护

通过瞬态电压抑制器(TVS)(也称为瞬态吸收器)可实现进一步的保护。这些元件包括单向抑制器(防范正高电压瞬态)和双向抑制器(防范正负高电压瞬态),可提供各种各样的隔离和击穿电压额定值。TVS应尽量采用最低击穿电压定标,同时在电流输出的功能范围内不导通。

建议保护所有现场连接节点。电压输出节点可通过类似电路保护,其中将D2和瞬态吸收器连接到A V_{ss} 。对于电压输出节点,+ V_{sense_x} 引脚也应通过与瞬态吸收器串联较大值的电阻进行保护,例如5 k Ω 。这样, I_{OUT_x} 和 V_{OUT_x} 引脚便可连在一起,共用同一保护电路。

微处理器接口

AD5755通过一条串行总线实现与微处理器的接口,这条总线使用与微控制器和DSP处理器兼容的协议。通信信道是一个三线式最小接口,由一个时钟信号、一个数据信号和一个锁存信号组成。AD5755需要24位数据字,数据在SCLK的下降沿有效。

DAC输出更新在LDAC的上升沿初始化,或者当LDAC保持低电平时,则在SYNC的上升沿初始化。寄存器的内容可采用回读功能进行读取。

AD5755与ADSP-BF527的接口

AD5755可以直接连接到ADI公司Blackfin® DSP ADSP-BF527的SPORT接口。图85显示如何利用该SPORT端口来控制AD5755。




图85. AD5755与ADSP-BF527的SPORT接口

布局布线指南

布局布线一接地

在任何注重精度的电路中,精心考虑电源和接地回路布局都有助于确保达到规定的性能。AD5755所在的印刷电路板在设计时应将模拟部分与数字部分分离,并限制在电路板的特定区域内。如果AD5755所在系统中有多个器件要求AGND至DGND连接,则只能在一个点上进行连接。星形接地点应尽可能靠近器件。

 AV_{cc} 电源的 $GNDSW_x$ 和接地连接被称为PGND。PGND应局限在电路板的特定区域之内,并且PGND与AGND只能在一个点进行连接。

布局布线—电源去耦

AD5755应当具有足够大的10 μF电源旁路电容,与每个电源上的0.1 μF电容并联,并且尽可能靠近封装,最好是正对着该器件。10 μF电容应为钽珠型电容。0.1 μF电容应具有低有效串联电阻(ESR)和低有效串联电感(ESL),如高频时提供低阻抗接地路径的普通陶瓷型电容,以便处理内部逻辑开关所引起的瞬态电流。

布局布线—走线

AD5755的电源线路应采用尽可能宽的走线,以提供低阻抗路径,并减小电源线路上的毛刺效应。时钟等快速开关信号应利用数字地屏蔽起来,以免向电路板上的其它器件辐射噪声,并且绝不应靠近基准输入。SDIN线路与SCLK线路之间布设接地线路有助于降低二者之间的串扰(多层电路板上不需要,因为它有独立的接地层,但将线路分开是有利的)。REFIN线路上的噪声必须降至最低,因为这种噪声会被耦合至DAC输出。

避免数字信号与模拟信号交叠。电路板相对两侧上的走线 应当彼此垂直,这样有助于减小电路板上的馈通效应。微 带线技术是目前为止最好的方法,但这种技术对于双面电 路板未必始终可行。采用这种技术时,电路板的元件侧专 用于接地层,信号走线则布设在焊接侧。

布局布线—DC-DC转换器

为了实现较高的效率、良好的调节性能和出色的稳定性, 印刷电路板布局布线必须设计合理。

在设计印刷电路板时请遵循以下原则(参见图78):

- 使低ESR输入电容C_{IN}靠近AV_{CC}和PGND。
- 使从 C_{IN} 通过电感 L_{DCDC} 到 SW_{X} 和PGND的高电流路径尽量短。
- 使从C_{IN}到L_{DCDC}、整流器D_{DCDC}和输出电容C_{DCDC}的高电 流路径尽量短。
- 使高电流走线尽量短、尽量宽。从C_{IN}通过电感L_{DCDC}到 SW_v和PGND的路径应能处理最低1 A的电流。

- 使补偿器件尽量靠近COMP_{DCDC x}。
- 避免高阻抗走线靠近连接到SW_x的任何节点,避免靠近电感,以防止辐射噪声注入。

电流隔离接口

在许多过程控制应用中,需要在控制器与受控单元之间提供一个隔离栅,以保护和隔离控制电路遭受可能发生的任何危险的共模电压。ADI公司iCoupler°产品可提供超过2.5 kV的电压隔离。AD5755采用串行加载结构,使接口线路数量保持最少,因此成为隔离接口的理想选择。图86所示为AD5755使用ADuM1400的4通道隔离接口。欲了解更多信息,请访问www.analog.com。





图86.隔离接口

外形尺寸



COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4 图87. 64引脚引脚架构芯片级封装[LFCSP_VQ]

9 mm × 9 mm,超薄体 (CP-64-3) 图示尺寸单位:mm

订购指南

型号¹	分辨率(位)	温度范围	封装描述	封装选项		
AD5755ACPZ	16	-40°C至+105°C	64引脚 LFCSP_VQ	CP-64-3		
AD5755ACPZ-REEL7	16	-40℃至+105℃	64引脚 LFCSP_VQ	CP-64-3		
AD5755BCPZ	16	−40°C至+105°C	64引脚 LFCSP_VQ	CP-64-3		
AD5755BCPZ-REEL7	16	−40°C至+105°C	64引脚 LFCSP_VQ	CP-64-3		
EVAL-AD5755SDZ			评估板			

¹Z=符合RoHS标准的器件。

注释

注释

AD57	755
-------------	------------

注释

