




实验 Vivado 工程为 “ddr3_pl_test”。


开发板的 PL 端有 2 颗 16bit ddr3，这很大程度方便我们移植以前的 FPGA 工程到 ZYNQ 系统中，同时也提供了更大的带宽。



16.2 Vivado 工程建立


16.2.1 创建一个 PL 端 ddr3 测试工程






16.2.2 配置 ddr3 IP


- 1) 在“IP Catalog”的搜索框搜索“mig”，快速找到“Memory Interface Generator”，双击




- 2) 点击“Next”




3) “Component Name” 修改为 “ddr3” ，以后我们例化 ddr3 就可以，点击 “Next”




4) 点击 “Next”




5) 控制器类型选择 “DDR3 SDRAM” , 点击 “Next”




6) “Memory Part” 选择 “MT41K256m16XX-125” , “Data Width” 选择 32




7) “Input Clock Period” 选择 5000ps (200MHz)




- 8) “System Clock” 选择 “Differential”，“Reference Clock” 选择 “Use System Clock”，“System Reset Polarity” 选择 “ACTIVE LOW”，点击 “Next”




9) 使能 DCI Cascade, 点击 “Next”




10) 选择 “Fixed Pin Out: Pre-existing pin out is known and fixed”




11) 点击 “Read XDC/UCF”




12) 选择 ddr.ucf，这里可以选择工程里已经存在的 XDC 文件，只要包含 ddr3 的管脚分配信息就可以。




13) 点击 “Validate”




14) 选择 sys_clk_p/n 为 F9/E8, 具体可参考核心板原理图 BANK34




15) 点击 "Next"




16) 点击 “Access” 接受条款




17) 点击 “Next”



18) 点击 “Generate”




19) 在弹出的“Generate Output Products”中选择“Generate”



16.2.3 添加其他测试代码

其他代码主要功能是读写 ddr3 并比较数据是否一致，这里不做详细介绍，可参考工程代码。



16.3 下载调试

生成 bit 文件以后，使用 JTAG 下载到开发板，我们可以通过 LED 来观察 ddr3 测试情况，LED1 亮表示 ddr3 读写有错误，LED2 亮表示 ddr3 控制器初始化完成，LED3 闪烁表示 ddr3 测试程序在运行。

16.4 实验总结

本实验通过 PL 端 Verilog 代码直接读写 ddr3，通过 LED 来显示测试结果，我们也可以把 ddr3 配置成 AXI 接口，这样方便和 ARM 系统完成数据交互。