

说明

CH32V205 是基于青稞 RISC-V 内核设计的工业级通用微控制器。CH32V205 内置 USB2.0 高速 PHY 收发器（480Mbps）和 PD PHY，支持 PDUSB，包括 USB Host 主机和 USB Device 设备功能、USB PD 及 Type-C 快充功能，提供了可编程协议 I/O 控制器 PI0C、静态存储器控制器 FSMC、QSPI 接口、CAN 接口、8 组 USART 串口、2 组 I2C、2 组 SPI、多组定时器、2 组 OPA 运放、2 组 CMP 电压比较器、4Mps 高速 12 位 ADC、16 路 Touchkey 等丰富外设资源。

本手册针对用户的应用开发，提供了 CH32V205、CH32V203 芯片的详细使用信息。

RISC-V 内核版本概览

特点 内核 版本	指令集	硬件 堆栈 级数	中断 嵌套 级数	快速 中断 通道数	流水线	向量表模式	扩展 指令	接口 调试
青稞 V3B	IMCB	2	2	4	3	地址或指令	支持	单/双线

有关 RISC-V 内核的相关信息，可参考 QingKeV3 微处理手册：《QingKeV3_Processor_Manual》

寄存器中位属性缩写描述：

寄存器位属性	属性描述
RF	只读属性，读出固定值。
RO	只读属性，由硬件改变。
RZ	只读属性，读操作后自动位清 0
WO	只写属性（不可读，读值不确定）
WA	只写属性，安全模式下可写入。
WZ	只写属性，写操作后自动位清 0
RW	可读，可写。
RWA	可读，安全模式下可写入。
RW1	可读，写 1 有效，写 0 无效。
RW0	可读，写 0 有效，写 1 无效。
RW1T	可读，写 0 无效，写 1 翻转。
SC	自动清除。

第 1 章 存储器和总线架构

1.1 总线架构

该系列芯片是基于青稞 RISC-V3B 内核设计的工业级通用微控制器,其架构中的内核、仲裁单元、DMA 模块、SRAM 存储等部分通过多组总线实现交互。其系统框图见图 1-1-1 和图 1-1-2。

图 1-1-1 CH32V205 系统框图





图 1-1-2 CH32V203 系统框图



系统中设有：通用 DMA 控制器用以减轻 CPU 负担、提高效率；时钟树分级管理用以降低了外设总的运行功耗，同时还兼有数据保护机制，时钟安全系统保护机制等措施来增加系统稳定性。

1.2.1 存储器分配

内置 32K 字节的 SRAM，用于存放数据，掉电后数据丢失。其中 4K 可用于 P10C。起始地址 0x20000000，支持字节、半字(2 字节)、全字(4 字节)访问。

内置 256K 字节程序闪存存储区 (Code FLASH)，即用户区，用于用户的应用程序和常量数据存储。区域具体大小对应芯片型号。

内置 3328 字节系统存储区 (System FLASH)，即 B00T 区，用于系统引导程序存储，内置自举加载程序。

内置 256 字节系统非易失配置信息存储区，用于厂商配置字存储，出厂前固化，用户不可修改。

内置 256 字节用户自定义信息存储区，用于用户选择字存储。

1.3 启动配置

系统可以通过 B00T0 和 B00T1 引脚来选择三种不同的启动模式。

表 1-1 启动模式

B00T0	B00T1	启动模式
0	X	从程序闪存存储器启动
1	0	从系统存储器启动
1	1	从内部 SRAM 启动

用户通过设置 B00T 引脚的状态值来选择复位后的启动模式。系统复位后或者电源复位都会导致 B00T 引脚的值被重新锁存。

启动模式不同，程序闪存存储器、系统存储器和内部 SRAM 有着不同的访问方式：

- 从程序闪存存储器启动时，程序闪存存储器地址被映射到 0x00000000 地址区域，同时也能够在原地址区域 0x08000000 访问。
- 从系统存储器启动时，系统存储器地址被映射到 0x00000000 地址区域，同时也能够在原地址区域 0x1FFF0000 访问。
- 从内部 SRAM 启动，只能从 0x20000000 地址区域访问。


第2章 电源控制（PWR）

2.1 概述

系统工作电压 V_{DD} 范围为 1.8~3.6V，内置电压调节器提供内核所需的低压电源。当主电源 V_{DD} 掉电后，电池等后备电源可通过 V_{BAT} 引脚为实时时钟 (RTC) 和后备寄存器提供电源，如果无需后备电源，建议将 V_{DD} 直接连接到 V_{BAT} 引脚上。

V_{DDA} 和 V_{SSA} 引脚专门为系统中模拟相关电路供电，包括 ADC、温度传感器等。

图 2-1 电源结构框图



在主电源 V_{DD} 掉电后，模拟开关切换至 V_{BAT} ，后备区域由 V_{BAT} 引脚供电，此时 PC13~PC15 无法作为 GPIO，仅可使用如下功能：

- PC13 可以作为 TAMPER 引脚、RTC 闹钟或秒输出。
- PC14 和 PC15 只能用作 LSE 引脚。

当主电源 V_{DD} 上电稳定后，系统自动切换后备区域由 V_{DD} 供电，PC13~PC15 可以用作 GPIO 功能。

当 PC13~PC15 引脚作为 GPIO 输出时，速度必须限制在 2MHz 以下，最大负载电容为 30pF，并且禁止用在持续输出和吸入电流的场合，比如 LED 驱动。

注：在主电源 V_{DD} 恢复供电过程中，内部 V_{BAT} 电源仍然通过对应的 V_{BAT} 引脚连在外部备用电源上，若


V_{DD} 在小于复位滞后时间 $t_{RSTTEMPO}$ 内就达到稳定, 并且高于 V_{BAT} 的值 0.6V 以上, 则有可能存在较短瞬间, 电流通过 V_{DD} 与 V_{BAT} 之间的二极管灌入 V_{BAT} , 进而通过 V_{BAT} 引脚注入电池等后备电源, 如果后备电源无法承受这样瞬时注入电流, 建议在后备电源和 V_{BAT} 引脚之间加一只正向导通低压降二极管。

2.2 电源管理

2.2.1 上电复位和掉电复位

系统内部集成了上电复位 POR 和掉电复位 PDR 电路, 当芯片供电电压 V_{DD} 和 V_{DDA} 低于对应门限电压时, 系统被相关电路复位, 无需外置额外的复位电路。上电门限电压 V_{POR} 和掉电门限电压 V_{PDR} 的参数请参考对应的数据手册。

图 2-2 POR 和 PDR 的工作示意图




2.2.2 可编程电压监测器

可编程电压监测器 PVD, 主要被用于监控系统主电源的变化, 与电源控制寄存器 PWR_CTLR 的 PLS[2:0] 所设置的门阈电压相比较, 配合外部中断寄存器 (EXTI) 设置, 可产生相关中断, 以便及时通知系统进行数据保存等掉电前操作。

具体配置如下:

- 1) 设置 PWR_CTLR 寄存器的 PLS[2:0] 域, 选择要监控电压阈值。
- 2) 可选的中断处理。PVD 功能内部连接 EXTI 模块的第 16 线的上升/下降边沿触发设置, 开启此中断 (配置 EXTI), 当 V_{DD} 下降到 PVD 阈值以下或上升到 PVD 阈值之上时就会产生 PVD 中断。
- 3) 设置 PWR_CTLR 寄存器的 PVDE 位来开启 PVD 功能。
- 4) 读取 PWR_CSR 状态寄存器的 PVD0 位可获取当前系统主电源与 PLS[2:0] 设置阈值关系, 执行相应软处理。当 V_{DD} 电压高于 PLS[2:0] 设置阈值, PVD0 位置 0; 当 V_{DD} 电压低于 PLS[2:0] 设置阈值, PVD0 位置 1。

图 2-3 PVD 的工作示意图



2.3 低功耗模式

在系统复位后，微控制器处于正常工作状态（运行模式），此时可以通过降低系统主频或者关闭不用外设时钟或者降低工作外设时钟来节省系统功耗。如果系统不需要工作，可设置系统进入低功耗模式，并通过特定事件让系统跳出此状态。

微控制器目前提供了 3 种低功耗模式，从处理器、外设、电压调节器等工作差异上分为：

- 睡眠模式：内核停止运行，所有外设（包含内核私有外设）仍在运行。
- 停止模式：停止所有时钟，唤醒后系统继续运行。停止模式分为四档，分别为：停止模式 1、停止模式 2、停止模式 3，停止模式 4，相应的配置方法如表 2-1 所示，停止模式四个档位配置后的电流参考 CH32V205DS0 手册。
- 待机模式：停止所有时钟，唤醒后微控制器复位（电源复位）。

表 2-1 低功耗模式一览

模式	进入	唤醒源	对时钟的影响	电压调节器
睡眠 (SLEEP)	WFI WFE	任意中断唤醒 唤醒事件唤醒	内核时钟关闭， 其他时钟无影响	正常
停止 (STOP)	SLEEPDEEP 置 1 PDDS 清 0 WFI 或 WFE	任一外部中断/事件，NRST 引脚上外部复位，PVD 的输出，IWDG 复位，RTC 闹钟，USB 的唤醒信号，USB PD 唤醒信号，CMP 唤醒信号等	关闭 HSE、HSI、PLL 和外设时钟	停止模式 1： LPDS=0，PDDS=0
				停止模式 2（LDO 节能模式）： LPDS=0，PDDS=0， AUTO_LDO_EC=1 或 LPDS=0，PDDS=0， LDO_EC=1
				停止模式 3： RAMLV=0，PDDS=0， LPDS=1
				停止模式 4： RAMLV=1，PDDS=0， LPDS=1
待机 (STANDBY)	SLEEPDEEP 置 1 PDDS 置 1 WFI 或 WFE	EXTI0~EXTI17 任一外部事件（不包括中断）、WKUP 引脚上升沿、RTC 闹钟事件、NRST 引脚复位、IWDG 复位等	关闭 HSE、HSI、PLL 和外设时钟	关闭

注：SLEEPDEEP 位属于内核私有外设控制位，参考 PFIC_SCTLR 寄存器。

2.3.1 低功耗配置选项

- WFI 和 WFE 方式

WFI：微控制器被具有中断控制器响应的中断源唤醒，系统唤醒后，将最先执行中断服务函数（微控制器复位除外）。

WFE：唤醒事件触发微控制器将退出低功耗模式。唤醒事件包括：

- 1) 配置一个外部或内部的 EXTI 线为事件模式，此时无需配置中断控制器；
- 2) 或者配置某个中断源，等效为 WFI 唤醒，系统优先执行中断服务函数；
- 3) 或者配置 SEVONPEND 位，开启外设中断使能，但不开启中断控制器中的中断使能，系统唤醒后需要清除中断挂起位。

- SLEEPONEXIT

启用：执行 WFI 或 WFE 指令后，微控制器确保所有待处理的中断服务退出后进入低功耗模式。

不启用：执行 WFI 或 WFE 指令后，微控制器立即进入低功耗模式。

- SEVONPEND

启用：所有中断或者唤醒事件都可以唤醒通过执行 WFE 进入的低功耗。

不启用：只有在中断控制器中使能的中断或者唤醒事件可以唤醒通过执行 WFE 进入的低功耗。

2.3.2 睡眠模式（SLEEP）

此模式下，所有的 I/O 引脚都保持他们运行模式下的状态，所有的外设时钟都正常，所以进入睡眠模式前，尽量关闭无用的外设时钟，以减低功耗。该模式唤醒所需时间最短。

进入：配置内核寄存器控制位 SLEEPDEEP=0，电源控制寄存器 PDDS=0，LPDS 决定内部调压器状态，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意中断或者唤醒事件。

2.3.3 停止模式（STOP）

停止模式是在内核的深睡眠模式（SLEEPDEEP）基础上结合了外设的时钟控制机制，并让电压调节器的运行处于更低功耗的状态。此模式高频时钟（HSE/HSI/PLL）域被关闭，SRAM 和寄存器内容保持，I/O 引脚状态保持。该模式唤醒后系统可以继续运行，HSI 为默认系统时钟。

如果正在进行闪存编程，直到对内存访问完成，系统才进入停止模式；如果正在进行对 PB 的访问，直到对 PB 访问完成，系统才进入停止模式。

停止模式下可工作模块：独立看门狗（IWDG）、实时时钟（RTC）、低频时钟（LSI/LSE）。

进入：配置内核寄存器控制位 SLEEPDEEP=1，电源控制寄存器的 PDDS=0，可选 LPDS 位，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。在进入 STOP 电压调节器低功耗模式（PDDS=0，LPDS=1）前，预置 FLASH_LP[1:0]=10b，即 FLASH 低功耗模式 1。

退出：任一外部中断/事件，NRST 引脚上外部复位，PVD 的输出，IWDG 复位，RTC 闹钟，USB 的唤醒信号，USB PD 唤醒信号，CMP 唤醒信号等。

通过不同配置选择不同等级的停止模式。在停止模式下，即 PDDS=0，可选 LPDS 位，LPDS=0，电压调节器工作在停止模式 1；LPDS=0，AUTO_LDO_EC=1，MCU 进入停止模式时电源系统会自动节能，即进入停止模式 2，或者 LPDS=0，LDO_EC=1，也为停止模式 2；LPDS=1，电压调节器工作在停止模式 3。在停止模式 3 基础下，通过配置 PWR_CTLR 寄存器的 RAMLV=1，使能 RAM 低电压模式，功耗达到最低，称为停止模式 4。

2.3.4 待机模式（STANDBY）

待机模式下，电压调节器关闭，除唤醒电路和后备域电路之外的电路将断电，实现最低功耗，在指定的唤醒条件下退出后，微控制器将被复位，并执行的是电源复位。待机模式下可工作模块：独立看门狗（IWDG）、实时时钟（RTC）、低频时钟（LSI/LSE）。

进入：配置内核寄存器控制位 SLEEPDEEP=1，电源控制寄存器的 PDDS=1，执行 WFI 或 WFE，可

选 SEVONPEND 和 SLEEPONEXIT，且在进入 STANDBY 模式前，预置 FLASH_LP[1:0]=10b，即 FLASH 低功耗模式 1。

退出：

- 1) EXTIO~EXTI17 任一外部事件（不包括中断），此唤醒后微控制器执行电源复位。
- 2) WKUP 引脚的上升沿、RTC 闹钟事件的上升沿、NRST 引脚上外部复位、IWDG 复位，RTC 闹钟，此唤醒后微控制器执行电源复位。

在待机模式下，当正常供电时，通过配置 PWR_CTLR 寄存器的 R4KSTY=1 控制 4K 字节 RAM 不掉电，R28KSTY=1 控制 28K 字节 RAM 不掉电；当使用 VBAT 供电时，通过配置 PWR_CTLR 寄存器的 R4KVBAT=1 控制 4K 字节 RAM 不掉电，R28KVBAT=1 控制 28K 字节 RAM 不掉电。在该基础之上，可以通过配置 PWR_CTLR 寄存器的 RAMLV=1，使能 RAM 低电压模式，功耗达到最低。

注：调试模式下，使微处理器进入停止或待机模式，将失去调试连接。

R4KSTY=1 控制 4K 字节 RAM 的地址范围：0x20000000—0x20000000+4K；

R28KSTY=1 控制 28K 字节 RAM 的地址范围：0x20000000+4K—0x20000000+4K+28K。

2.3.5 RTC 自动唤醒

RTC 可以实现无需外部中断的情况下自动唤醒。通过对时间基数进行编程，可周期性地从停止或待机模式下唤醒。

可选择精准的外部低频 32.768KHz 晶振 LSE 作为 RTC 时钟源，也可以选择内部 LSI 振荡器作为 RTC 时钟源，LSI 的精度和功耗指标要差于 LSE。

RTC 闹钟事件能够把 MCU 从停机模式和待机模式下唤醒，为了实现此功能，需要配置外部中断线 17，并且把 RTC 设置成可产生闹钟事件。

2.3.6 FLASH 低功耗模式

在进入 FLASH 低功耗模式前，需要先对电源控制寄存器（PWR_CTLR）的 FLASH_LP_REG 位置 1，使能 FLASH 进入低功耗模式，然后对电源控制寄存器（PWR_CTLR）的 FLASH_LP[1:0]位进行设置。此时 MCU 的 FLASH 低功耗模式配置完成。

2.4 寄存器描述

表 2-2 PWR 相关寄存器列表

名称	访问地址	描述	复位值
R32_PWR_CTLR	0x40007000	电源控制寄存器	0x00000400
R32_PWR_CSR	0x40007004	电源控制/状态寄存器	0x00000000

2.4.1 电源控制寄存器（PWR_CTLR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											RAM LV	R28K VBAT	R4K VBAT	R28K STY	R4K STY
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	LDO_EC	AUTO_ LDO_EC	FLASH_LP	FLASH_ LP_REG	DBP	PLS[2:0]					PVDE	CSBF	CWUF	PDDS	LPDS

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0

20	RAMLV	RW	RAM 工作在低电压模式使能控制位（功耗相对更低）： 1：开启； 0：关闭。	0
19	R28KVBAT	RW	VBAT 供电时，Standby 模式下 28K RAM 电源开关控制位： 1：供电； 0：不供电。	0
18	R4KVBAT	RW	VBAT 供电时，Standby 模式下 4K RAM 电源开关控制位： 1：供电； 0：不供电。	0
17	R28KSTY	RW	Standby 模式下 28K RAM 电源开关控制位： 1：供电； 0：不供电。	0
16	R4KSTY	RW	Standby 模式下 4K RAM 电源开关控制位： 1：供电； 0：不供电。	0
[15:14]	Reserved	RO	保留。	0
13	LDO_EC	RW	电源系统 LDO 节能模式开启： 1：开启节能，约减少 10 μA； 0：不开启。 <i>注：该位开启时，仅支持最大总电流不超过 2mA。</i>	0
12	AUTO_LDO_EC	RW	预置进入停止模式后的 LDO 节能模式： 1：当进入停止模式后自动节能，即停止模式 2； 0：正常 LDO 模式。	0
[11:10]	FLASH_LP[1:0]	RW	配置 FLASH 模式： 00：空闲模式； 10：FLASH 低功耗模式 1； 其他：保留。 <i>注：在进入 STANDBY 模式或 STOP 模式前，此位预置为 FLASH 低功耗模式 1（FLASH_LP[1:0] = 10b）。</i>	01b
9	FLASH_LP_REG	RW	和 FLASH_LP 字段结合，软件配置 FLASH 进入低功耗模式的使能： 1：可以使 FLASH 进入低功耗模式； 0：无法通过软件使 FLASH 进入低功耗模式。	0
8	DBP	RW	后备区域的写使能： 在复位状态下，后备区域的寄存器均受到写访问保护。必须将此位置 1 才能对这些寄存器进行写访问。 1：使能对后备区域的寄存器的访问； 0：禁止对后备区域的寄存器的访问。	0
[7:5]	PLS[2:0]	RW	PVD 电压监测阈值设置。详细说明见数据手册中电气特性部分。 000：上升沿 1.73V/下降沿 1.68V； 001：上升沿 1.91V/下降沿 1.85V； 010：上升沿 2.11V/下降沿 2.05V； 011：上升沿 2.32V/下降沿 2.25V； 100：上升沿 2.51V/下降沿 2.43V； 101：上升沿 2.68V/下降沿 2.60V； 110：上升沿 2.89V/下降沿 2.79V； 111：上升沿 3.07V/下降沿 2.97V。	000b
4	PVDE	RW	电源电压监测功能使能标志位： 1：开启电源电压监测功能；	0

			0: 禁止电源电压监测功能。	
3	CSBF	RW1	清除待机状态标志位，读出始终为 0。 1: 置 1 清除 SBF 待机状态标志位； 0: 清 0 无效。	0
2	CWUF	RW1	清除唤醒状态标志位，读出始终为 0。 1: 置 1 后 2 个系统时钟周期后清除 WUF 标志位； 0: 清 0 无效。	0
1	PDDS	RW	掉电深睡眠情景下，待机/停机模式选择位。 1: 进入待机模式； 0: 进入停机模式，电压调节器状态由 LPDS 控制。	0
0	LPDS	RW	停机模式下，电压调节器工作模式选择位。PDDS=0，该位有效。 1: 电压调节器工作在低功耗模式； 0: 电压调节器工作在正常模式。	0

注：此寄存器 BIT16~BIT20 只能由 backup 复位，其他 BIT 从待机模式唤醒时复位。

2.4.2 电源控制/状态寄存器（PWR_CSR）

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								EWUP	Reserved				PVD0	SBF	WUF

位	名称	访问	描述	复位值
[31:9]	Reserved	R0	保留。	0
8	EWUP	RW	WKUP 引脚使能位： 1: WKUP 强制配置为输入下拉状态，用于把 MCU 从待机状态下唤醒； 0: WKUP 引脚可用于通用 I/O，无待机唤醒功能。	0
[7:3]	Reserved	R0	保留。	0
2	PVD0	R0	PVD 输出状态标志位。当 PWR_CTLR 寄存器的 PVDE=1 时，该位有效。 1: VDD 和 VDDA 低于 PLS[2:0] 设定的 PVD 阈值； 0: VDD 和 VDDA 高于 PLS[2:0] 设定的 PVD 阈值。	0
1	SBF	R0	待机状态标志位，可通过 CSBF 位置 1 清除。 1: MCU 进入待机模式； 0: MCU 不在待机模式。	0
0	WUF	R0	唤醒事件状态标志位，可通过 CWUF 位置 1 清除。 1: 在 WKUP 引脚检测到唤醒事件或 RTC 闹钟事件； 0: 没有唤醒事件发生。	0

注：此寄存器从待机模式唤醒后保持不变。

第 3 章 复位和时钟控制（RCC）

控制器根据电源区域的划分以及应用中的外设功耗管理考虑，提供了不同的复位形式以及可配置的时钟树结构。此章节描述了系统中各个时钟的作用域。

3.1 主要特性

- 多种复位形式
- 多路时钟源，总线时钟管理
- 内置外部晶体振荡监测和时钟安全系统
- 各外设时钟独立管理：复位、开启、关闭
- 支持内部时钟输出

3.2 复位

控制器提供了 3 种复位形式：电源复位、系统复位和后备区域复位。

3.2.1 电源复位

电源复位发生时，将复位除了后备区域外的所有寄存器（后备区域由 V_{BAT} 供电）。

其产生条件包括：

- 上电/掉电复位 (POR/PDR 复位)
- 从待机模式下唤醒

3.2.2 系统复位

系统复位发生时，将复位除了控制/状态寄存器 RCC_RSTSCKR 中的复位标志和后备区域外的所有寄存器。通过查看 RCC_RSTSCKR 寄存器中的复位状态标志位识别复位事件来源。

其产生条件包括：

- NRST 引脚上的低电平信号（外部复位）
- 窗口看门狗计数终止 (WWDG 复位)
- 独立看门狗计数终止 (IWDG 复位)
- 软件复位 (SW 复位)
- 低功耗管理复位
- 内核死锁复位
- OPA 复位
- USBPD 复位
- ADC 复位

窗口/独立看门狗复位：由窗口/独立看门狗外设定定时器计数周期溢出触发产生，详细描述看其相应章节。

软件复位：该芯片通过可编程中断控制器 PFIC 中的中断配置寄存器 PFIC_CFGR 的 SYSRST 位置 1 复位系统或配置寄存器 PFIC_SCTLR 的 SYSRST 位置 1 复位系统，具体参考对应章节。

低功耗管理复位：通过将用户选择字节中的 STANBY_RST 位置 0，将启用待机模式复位。这时执行了进入待机模式的过程后，将执行系统复位而不是进入待机模式。通过将用户选择字节中的 STOP_RST 位置 0，将启用停机模式复位。这时执行了进入停机模式的过程后，将执行系统复位而不是进入停机模式。


内核死锁复位：当 EXTEN_CTLR0 寄存器 LKUPEN 位启用时，如果内核运行异常无法恢复而产生死锁，系统将进行复位。

OPA 复位：在 OPA 复位使能开启的情况下，运放输出高电平会产生 OPA 复位。

USBPD 复位：当 PD_RST_EN 为 1 时，CH32V205 支持 USB PD 信号帧 Hard Reset 产生的复位；如果 IE_RX_RESET 也为 1，则还支持信号帧 Cable Reset 产生的复位。USB PD 没有复位标志，但产生的复位效果同软件复位。

ADC 复位：在 ADC 看门狗复位使能开启的情况下，当 ADC 数据大于看门狗高阈值或者小于看门狗低阈值时会产生 ADC 复位。

图 3-1 系统复位结构



3.2.3 后备区域复位


后备区域复位发生时，只会复位后备区域寄存器，包括后备寄存器、RCC_BDCTLR 寄存器（RTC 使能和 LSE 振荡器）。其产生条件包括：

- 在 V_{DD} 和 V_{BAT} 都掉电的前提下，由 V_{DD} 或 V_{BAT} 上电引起
- RCC_BDCTLR 寄存器的 BDRST 位置 1
- RCC_PB1PRSTR 寄存器的 BKPRST 位置 1

3.3 时钟

3.3.1 系统时钟结构

图 3-2 时钟树框图



3.3.2 高速时钟（HSI/HSE）

HSI 是系统内部 8MHz 的 RC 振荡器产生的高速时钟信号。HSI RC 振荡器能够在不需要任何外部器件的条件下提供系统时钟。它的启动时间很短但时钟频率精度较差。HSI 通过设置 RCC_CTLR 寄存器中的 HSION 位被启动和关闭，HSIRDY 位指示 HSI RC 振荡器是否稳定。系统默认 HSION 和 HSIRDY 置 1（建议不要关闭）。如果设置了 RCC_INTR 寄存器的 HSIRDYIE 位，将产生相应中断。

- HSI RC 振荡器可以通过 RCC_CTRL 寄存器将 HSILP 位置 1 进入内部低功耗模式，HSI 使能低功耗模式后，输出频率从 8MHz 降为 1MHz。

- 出厂校准：制造工艺的差异会导致每个芯片的 RC 振荡频率不同，所以在芯片出厂前，会为每颗芯片进行 HSI 校准。系统复位后，工厂校准值被装载到 RCC_CTLR 寄存器的 HSICAL[7:0] 中。
- 用户调整：基于不同的电压或环境温度，应用程序可以通过 RCC_CTLR 寄存器里的 HSITRIM[4:0] 位来调整 HSI 频率。


注：如果 HSE 晶体振荡器失效，HSI 时钟会被作为备用时钟源（时钟安全系统）。

HSE 是外部的高速时钟信号，包括外部晶体/陶瓷谐振器产生或者外部高速时钟送入。

HSE 晶体振荡器可以通过 RCC_CTRL 寄存器将 HSELP 位置 1 进入低功耗模式。

- 外部晶体/陶瓷谐振器（HSE 晶体）：外接 3~25MHz 外部振荡器为系统提供更为精确的时钟源。进一步信息可参考数据手册的电气特性部分。HSE 晶体可以通过设置 RCC_CTLR 寄存器中的 HSEON 位被启动和关闭，HSERDY 位指示 HSE 晶体振荡是否稳定，硬件在 HSERDY 位置 1 后才将时钟送入系统。如果设置了 RCC_INTR 寄存器的 HSERDYIE 位，将产生相应中断。


图 3-3 高速外部晶体电路



注：负载电容需要尽可能地靠近振荡器引脚，并根据晶体厂家参数选择容值。

- 外部高速时钟源（HSE 旁路）：此模式从外部直接送入时钟源到 OSC_IN 引脚，OSC_OUT 引脚悬空。最高支持 25MHz 频率。应用程序需在 HSEON 位为 0 情况下，置位 HSEBYP 位，打开 HSE 旁路功能，然后再置位 HSEON 位。

图 3-4 高速时钟源电路




3.3.3 低速时钟（LSI/LSE）

LSI 是系统内部约 40KHz 的 RC 振荡器产生的低速时钟信号。它可以在停机和待机模式下保持运行，为 RTC 时钟、独立看门狗和唤醒单元提供时钟基准。进一步信息可参考数据手册的电气特性部分。LSI 可以通过设置 RCC_RSTCKR 寄存器中的 LSION 位被启动和关闭，然后通过查询 LSIRDY 位检测 LSI RC 振荡是否稳定，硬件在 LSIRDY 位置 1 后才将时钟送入。如果设置了 RCC_INTR 寄存器的 LSIRDYIE 位，将产生相应中断。

LSE 是外部的低速时钟信号，包括外部晶体/陶瓷谐振器产生或者外部低速时钟送入。它为 RTC 时钟或者其他定时功能提供一个低功耗且精确的时钟源。


- 外部晶体/陶瓷谐振器（LSE 晶体）：外接 32.768KHz 的外部低速振荡器。LSE 通过设置 RCC_BDCTL 寄存器中的 LSEON 位被启动和关闭，LSERDY 位指示 LSE 晶体振荡是否稳定，硬件在 LSERDY 位置 1 后才将时钟送入系统。如果设置了 RCC_INTR 寄存器的 LSERDYIE 位，将产生相应中断。

图 3-5 低速外部晶体电路



- 外部低速时钟源（LSE 旁路）：此模式从外部直接送入时钟源到 OSC32_IN 引脚，OSC32_OUT 引脚悬空。应用程序需在 LSEON 位为 0 情况下，置位 LSEBYP 位，打开 LSE 旁路功能，然后再置位 LSEON 位。

图 3-6 低速时钟源电路



3.3.4 PLL 时钟

通过配置 RCC_CFGR0 寄存器和扩展寄存器 EXTEN_CTR，内部 PLL 时钟可以选择 3 种时钟来源和倍频系数，这些设置必须在每个 PLL 被开启前完成，一旦 PLL 被启动，这些参数就不能被改动。设置 RCC_CTLR 寄存器中的 PLLON 位被启动和关闭，PLLRDY 位指示 PLL 时钟是否稳定，硬件在 PLLRDY 位置 1 后才将时钟送入系统。如果设置了 RCC_INTR 寄存器的 PLLRDYIE 位，将产生相应中断。

PLL 时钟来源：

- HSI 时钟送入
- HSI 经过 2 分频送入
- HSE 时钟送入
- HSE 时钟经过 2 分频送入

3.3.5 总线/外设时钟

3.3.5.1 系统时钟（SYSCLK）

通过配置 RCC_CFGR0 寄存器 SW[1:0] 位配置系统时钟来源，SWS[1:0] 指示当前的系统时钟源。

- HSI 作为系统时钟
- HSE 作为系统时钟
- PLL 时钟作为系统时钟

控制器复位后，默认 HSI 时钟被选为系统时钟源。时钟源之间的切换必须在目标时钟源准备就绪后才会发生。

3.3.5.2 HB/PB1/PB2 总线外设时钟（HCLK/PCLK1/PCLK2）

HB 为高性能总线（High Performance Bus），其总线外设时钟为 HCLK；PB1 为外设总线 1（Peripheral Bus 1），其总线外设时钟为 PCLK1；PB2 为外设总线 2（Peripheral Bus 2），其总线外设时钟为 PCLK2。

通过配置 RCC_CFGR0 寄存器的 HPRE[3:0]、PPRE1[2:0]、PPRE2[2:0] 位，可以分别配置 HB、PB1、PB2 总线的时钟。这些总线时钟决定了挂载在其下面的外设接口访问时钟基准。应用程序可以调整

不同的数值，来降低部分外设工作时的功耗。

通过 RCC_HBRSTR、RCC_PB1PRSTR、RCC_PB2PRSTR 寄存器中各个位可以复位不同的外设模块，将其恢复到初始状态。

通过 RCC_HBPCENR、RCC_PB1PCENR、RCC_PB2PCENR 寄存器中各个位可以单独开启或关闭不同外设模块通讯时钟接口。使用某个外设时，首先需要开启其时钟使能位，才能访问其寄存器。

3.3.5.3 RTC 时钟 (RTCCLK)

通过设置 RCC_BDCTLR 寄存器的 RTCSEL[1:0] 位，RTCCLK 时钟源可以由 HSE/128、LSE 或 LSI 时钟提供。修改此位前要保证电源控制寄存器 (PWR_CTLR) 中的 DBP 位置 1，只有后备区域复位，才能复位此位。

- LSE 作为 RTC 时钟：由于 LSE 处于后备域由 V_{BAT} 供电，只要 V_{BAT} 维持供电，尽管 V_{DD} 供电被切断，RTC 仍继续工作。
- LSI 作为 RTC 时钟：如果 V_{DD} 供电被切断，RTC 自动唤醒不能保证。
- HSE/128 作为 RTC 时钟：如果 V_{DD} 供电被切断或内部电压调压器被关闭 (1.8V 域的供电被切断)，则 RTC 状态不确定。

3.3.5.4 独立看门狗时钟

如果独立看门狗已经由硬件配置设置或软件启动，LSI 振荡器将被强制打开，并且不能被关闭。在 LSI 振荡器稳定后，时钟供应给 IWDG。

3.3.5.5 时钟输出 (MCO)

微控制器允许输出时钟信号到 MCO 引脚。在相应的 GPIO 端口寄存器配置复用推挽输出模式，通过配置 RCC_CFGR0 寄存器 MCO[2:0] 位，可以选择以下 4 个时钟信号作为 MCO 时钟输出：

- 系统时钟 (SYSCLK) 输出
- HSI 时钟输出
- HSE 时钟输出
- PLL 时钟经过 2 分频输出

3.3.5.6 USB 时钟

USB 48MHz 时钟源来自通过一个可配置的分频器的 PLL 时钟，此时 PLL 支持三种时钟配置，包括 48MHz、72MHz 和 96MHz，通过配置寄存器 RCC_CFGR0 的 USBPRE[1:0] 位输出 48MHz 时钟到 USBFS。

3.3.6 时钟安全系统

时钟安全系统是控制器的一种运行保护机制，它可以在 HSE 时钟发送故障的情况下，切换到 HSI 时钟下，并产生中断通知，允许应用程序软件完成营救操作。

通过设置 RCC_CTLR 寄存器的 CSSON 位置 1，激活时钟安全系统。此时，时钟监测器将在 HSE 振荡器启动 (HSERDY=1) 延迟后被使能，并在 HSE 时钟关闭后关闭。一旦系统运行过程中 HSE 时钟发生故障，HSE 振荡器将被关闭，时钟失效事件将被送到高级定时器 (TIM1) 的刹车输入端，并产生时钟安全中断，CSSF 位置 1，并且应用程序进入 NMI 不可屏蔽中断，通过置位 CSSC 位，可以清除 CSSF 位标志，可撤销 NMI 中断挂起位。

如果当前 HSE 作为系统时钟，或者当前 HSE 作为 PLL 输入时钟，PLL 作为系统时钟，时钟安全系统将在 HSE 故障时自动将系统时钟切换到 HSI 振荡器，并关闭 HSE 振荡器和 PLL。

3.4 寄存器描述

表 3-1 RCC 相关寄存器列表

名称	访问地址	描述	复位值
R32_RCC_CTLR	0x40021000	时钟控制寄存器	0x0000xx83
R32_RCC_CFGR0	0x40021004	时钟配置寄存器 0	0x00000000
R32_RCC_INTR	0x40021008	时钟中断寄存器	0x00000000
R32_RCC_PB2PRSTR	0x4002100C	PB2 外设复位寄存器	0x00000000
R32_RCC_PB1PRSTR	0x40021010	PB1 外设复位寄存器	0x00000000
R32_RCC_HBPCENR	0x40021014	HB 外设时钟使能寄存器	0x00020004
R32_RCC_PB2PCENR	0x40021018	PB2 外设时钟使能寄存器	0x00000000
R32_RCC_PB1PCENR	0x4002101C	PB1 外设时钟使能寄存器	0x00000000
R32_RCC_BDCTLR	0x40021020	后备域控制寄存器	0x00000000
R32_RCC_RSTSCKR	0x40021024	控制/状态寄存器	0x08000000
R32_RCC_HBRSTR	0x40021028	HB 外设复位寄存器	0x00000000
R32_RCC_CFGR2	0x4002102C	时钟配置寄存器 2	0x00000000

3.4.1 时钟控制寄存器 (RCC_CTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						PLL RDY	PLL ON	USBHS _PLL RDY	USBHS _PLL ON	Rese rved	HSEL P	CSS0 N	HSE BYP	HSER DY	HSE0 N
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSICAL[7:0]								HSITRIM[4:0]					HSIL P	HSI RDY	HSI0 N

位	名称	访问	描述	复位值
[31:26]	Reserved	RO	保留。	0
25	PLLRDY	RO	PLL 时钟就绪锁定标志位 (由硬件置位): 1: PLL 时钟锁定; 0: PLL 时钟未锁定。	0
24	PLLON	RW	PLL 时钟使能控制位: 1: 使能 PLL 时钟; 0: 关闭 PLL 时钟。 注: 进入停止或待机低功耗模式后, 此位由硬件清 0。	0
23	USBHS_PLLRDY	RO	USBHS_PLL 时钟就绪锁定标志位: 1: USBHS_PLL 时钟锁定; 0: USBHS_PLL 时钟未锁定。	0
22	USBHS_PLLON	RW	USBHS_PLL 时钟使能控制位: 1: 使能 USBHS_PLL 时钟; 0: 关闭 USBHS_PLL 时钟。	0
21	Reserved	RO	保留。	0
20	HSELP	RW	HSE 低功耗模式: 1: 开启;	1

			0: 不开启。	
19	CSSON	RW	时钟安全系统使能控制位: 1: 使能时钟安全系统。当 HSE 准备好 (HSERDY 置 1), 硬件开启对 HSE 的时钟监测功能, 发现 HSE 异常触发 CSSF 标志及 NMI 中断; 当 HSE 没有准备好, 硬件关闭对 HSE 的时钟监测功能; 0: 关闭时钟安全系统。	0
18	HSEBYP	RW	外部高速晶体旁路控制位: 1: 旁路外部高速晶体/陶瓷谐振器 (HSEON 位为 0 情况下, 置位 HSEBYP 位, 打开 HSE 旁路功能, 然后再置位 HSEON 位生效); 0: 不旁路高速外部晶体/陶瓷谐振器。	0
17	HSERDY	RO	外部高速晶体振荡稳定就绪标志位 (由硬件置位): 1: 外部高速晶体振荡稳定; 0: 外部高速晶体振荡没有稳定。 注: 在 HSEON 位清 0 后, 该位需要 6 个 HSE 周期清 0。	0
16	HSEON	RW	外部高速晶体振荡使能控制位: 1: 使能 HSE 振荡器; 0: 关闭 HSE 振荡器。 注: 进入停止或待机低功耗模式后, 此位由硬件清 0。	0
[15:8]	HSICAL[7:0]	RO	内部高速时钟校准值, 在系统启动时被自动初始化。	xxh
[7:3]	HSITRIM[4:0]	RW	内部高速时钟调整值: 用户可以输入一个调整值叠加到 HSICAL[7:0] 数值上, 根据电压和温度的变化调整内部 HSI RC 振荡器的频率。 默认值为 16, 可以把 HSI 调整到 8MHz $\pm$ 1%; LP=0 时每步 HSICAL 的变化调整约 20KHz。LP=1 时, 每步 HSICAL 的变化调整约 2.5KHz。	10000b
2	HSILP	RW	HSI 内部低功耗模式: 1: 开启, HSI 频率降低至 1MHz; 0: 不开启。	0
1	HSIRDY	RO	内部高速时钟 HSI 稳定就绪标志位 (由硬件置位): 1: 内部高速时钟 HSI 稳定; 0: 内部高速时钟 HSI 没有稳定。 注: 在 HSION 位清 0 后, 该位需要 6 个 HSI 周期清 0。	1
0	HSION	RW	内部高速时钟 HSI 使能控制位: 1: 使能 HSI 振荡器; 0: 关闭 HSI 振荡器。 注: 当从待机和停止模式返回或用作系统时钟的外部振荡器 HSE 发生故障时, 该位由硬件置 1 来启动内部 HSI 振荡器。	1

3.4.2 时钟配置寄存器 0 (RCC_CFGR0)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved	USBPRE[2:0]			Reserved	MCO[2:0]			Reserved	PLLMUL[4:0]				PLL XTPRE	PLL SRC	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCPRE[1:0]		PPRE2[2:0]			PPRE1[2:0]			HPRE[3:0]			SWS[1:0]		SW[1:0]		

位	名称	访问	描述	复位值
31	Reserved	RO	保留。	0
[30:28]	USBPRE[2:0]	RW	USB 时钟源为 PLLCLK 的分频配置： 000: 1 分频（适用于 PLLCLK=48MHz）； 001: 2 分频（适用于 PLLCLK=96MHz）； 010: 3 分频（适用于 PLLCLK=144MHz）； 011: 4 分频（适用于 PLLCLK=192MHz）； 100: 1.5 分频（适用于 PLLCLK=72MHz）； 101: 2.5 分频（适用于 PLLCLK=120MHz）； 110: 3.5 分频（适用于 PLLCLK=168MHz）； 111: 保留。	000
27	Reserved	RO	保留。	0
[26:24]	MCO[2:0]	RW	微控制器 MCO 引脚时钟输出控制： 0xx: 没有时钟输出； 100: 系统时钟(SYSCLOCK) 输出； 101: 内部振荡器时钟(HSI) 输出； 110: 外部振荡器时钟(HSE) 输出； 111: PLL 时钟 2 分频后输出。	000b
23	Reserved	RO	保留。	0
[22:18]	PLLMUL[4:0]	RW	PLL 时钟倍频系数（在 PLL 关闭才可写入）： 00000: PLL 2 倍频输出； 00001: PLL 3 倍频输出； 00010: PLL 4 倍频输出； 00011: PLL 5 倍频输出； 00100: PLL 6 倍频输出； 00101: PLL 7 倍频输出； 00110: PLL 8 倍频输出； 00111: PLL 9 倍频输出； 01000: PLL 10 倍频输出； 01001: PLL 11 倍频输出； 01010: PLL 12 倍频输出； 01011: PLL 13 倍频输出； 01100: PLL 14 倍频输出； 01101: PLL 15 倍频输出； 01110: PLL 16 倍频输出； 01111: PLL 17 倍频输出； 10000: PLL 18 倍频输出； 10001: PLL 19 倍频输出； 10010: PLL 20 倍频输出； 10011: PLL 21 倍频输出； 10100: PLL 22 倍频输出； 10101: PLL 23 倍频输出； 10110: PLL 24 倍频输出； 10111: PLL 25 倍频输出； 11000: PLL 26 倍频输出； 11001: PLL 27 倍频输出； 11010: PLL 28 倍频输出； 11011: PLL 29 倍频输出； 11100: PLL 30 倍频输出； 11101: PLL 31 倍频输出； 11110: PLL 32 倍频输出； 11111: PLL 33 倍频输出。	00000b
17	PLLXTPRE	RW	HSE 分频送入 PLL 控制（在 PLL 关闭才可写入）： 1: HSE 2 分频送入 PLL； 0: HSE 不分频送入 PLL。	0
16	PLLSRC	RW	PLL 的输入时钟源（在 PLL 关闭才可写入）：	0

			1: HSE 不分频或 2 分频送入 PLL; 0: HSI 不分频或 2 分频送入 PLL。 注: HSI 时钟的分频使用 EXTEN_CTR 寄存器 HSIPRE 位控制。	
[15:14]	ADCPRE[1:0]	RW	ADC 时钟来源预分频控制: 00: PCLK2 2 分频后作为 ADC 时钟; 01: PCLK2 4 分频后作为 ADC 时钟; 10: PCLK2 6 分频后作为 ADC 时钟; 11: PCLK2 8 分频后作为 ADC 时钟。	00b
[13:11]	PPRE2[2:0]	RW	PB2 时钟来源预分频控制: 0xx: HCLK 不分频; 100: HCLK 2 分频; 101: HCLK 4 分频; 110: HCLK 8 分频; 111: HCLK 16 分频。	000b
[10:8]	PPRE1[2:0]	RW	PB1 时钟来源预分频控制: 0xx: HCLK 不分频; 100: HCLK 2 分频; 101: HCLK 4 分频; 110: HCLK 8 分频; 111: HCLK 16 分频。	000b
[7:4]	HPRE[3:0]	RW	HB 时钟来源预分频控制: 0xxx: SYSCLK 不分频; 1000: SYSCLK 2 分频; 1001: SYSCLK 4 分频; 1010: SYSCLK 8 分频; 1011: SYSCLK 16 分频; 1100: SYSCLK 64 分频; 1101: SYSCLK 128 分频; 1110: SYSCLK 256 分频; 1111: SYSCLK 512 分频。	0000b
[3:2]	SWS[1:0]	RO	系统时钟 (SYSCLK) 状态 (硬件置位): 00: 系统时钟源是 HSI; 01: 系统时钟源是 HSE; 10: 系统时钟源是 PLL; 11: 不可用。	00b
[1:0]	SW[1:0]	RW	选择系统时钟来源: 00: HSI 作为系统时钟; 01: HSE 作为系统时钟; 10: PLL 输出作为系统时钟; 11: 不可用。 注: 在使能了时钟安全系统下 (CSSON=1), 当从待机和停止模式返回或用作系统时钟的外部振荡器 HSE 发生故障时, 由硬件强制选择 HSI 作为系统时钟。	00b

3.4.3 时钟中断寄存器 (RCC_INTR)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								CSSC	Reserved		PLL RDYC	HSE RDYC	HSI RDYC	LSE RDYC	LSI RDYC
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		PLL RDYIE	HSE RDYIE	HSI RDYIE	LSE RDYIE	LSI RDYIE	CSSF	Reserved		PLL RDYF	HSE RDYF	HSI RDYF	LSE RDYF	LSI RDYF	

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	CSSC	WO	清除时钟安全系统中断标志位（CSSF）： 1：清除 CSSF 中断标志； 0：无动作。	0
[22:21]	Reserved	RO	保留。	0
20	PLLRDYC	WO	清除 PLL 就绪中断标志位： 1：清除 PLLRDYF 中断标志； 0：无动作。	0
19	HSERDYC	WO	清除 HSE 振荡器就绪中断标志位： 1：清除 HSERDYF 中断标志； 0：无动作。	0
18	HSIRDYC	WO	清除 HSI 振荡器就绪中断标志位： 1：清除 HSIRDYF 中断标志； 0：无动作。	0
17	LSERDYC	WO	清除 LSE 振荡器就绪中断标志位： 1：清除 LSERDYF 中断标志； 0：无动作。	0
16	LSIRDYC	WO	清除 LSI 振荡器就绪中断标志位： 1：清除 LSIRDYF 中断标志； 0：无动作。	0
[15:13]	Reserved	RO	保留。	0
12	PLLRDYIE	RW	PLL 就绪中断使能位： 1：使能 PLL 就绪中断； 0：关闭 PLL 就绪中断。	0
11	HSERDYIE	RW	HSE 就绪中断使能位： 1：使能 HSE 就绪中断； 0：关闭 HSE 就绪中断。	0
10	HSIRDYIE	RW	HSI 就绪中断使能位： 1：使能 HSI 就绪中断； 0：关闭 HSI 就绪中断。	0
9	LSERDYIE	RW	LSE 就绪中断使能位： 1：使能 LSE 就绪中断； 0：关闭 LSE 就绪中断。	0
8	LSIRDYIE	RW	LSI 就绪中断使能位： 1：使能 LSI 就绪中断；	0

			0: 关闭 LSI 就绪中断。	
7	CSSF	R0	时钟安全系统中断标志位: 1: HSE 时钟失效, 产生了时钟安全中断 CSSI; 0: 无时钟安全系统中断。 硬件置位, 软件写 CSSC 位 1 清除。	0
[6:5]	Reserved	R0	保留。	0
4	PLLRDYF	R0	PLL 时钟就绪锁定中断标志: 1: PLL 时钟锁定产生中断; 0: 无 PLL 时钟锁定中断。 硬件置位, 软件写 PLLRDYC 位 1 清除。	0
3	HSERDYF	R0	HSE 时钟就绪中断标志: 1: HSE 时钟就绪产生中断; 0: 无 HSE 时钟就绪中断。 硬件置位, 软件写 HSERDYC 位 1 清除。	0
2	HSIRDYF	R0	HSI 时钟就绪中断标志: 1: HSI 时钟就绪产生中断; 0: 无 HSI 时钟就绪中断。 硬件置位, 软件写 HSIRDYC 位 1 清除。	0
1	LSERDYF	R0	LSE 时钟就绪中断标志: 1: LSE 时钟就绪产生中断; 0: 无 LSE 时钟就绪中断。 硬件置位, 软件写 LSERDYC 位 1 清除。	0
0	LSIRDYF	R0	LSI 时钟就绪中断标志: 1: LSI 时钟就绪产生中断; 0: 无 LSI 时钟就绪中断。 硬件置位, 软件写 LSIRDYC 位 1 清除。	0

3.4.4 PB2 外设复位寄存器 (RCC_PB2PRSTR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	USART1 RST	Reserved	SPI1 RST	TIM1 RST	Reserved	ADC RST	Reserved	IOPE RST	IOPD RST	IOPC RST	IOPB RST	IOPA RST	Reserved	Reserved	AFIO RST

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
14	USART1RST	RW	USART1 模块复位控制: 1: 复位模块; 0: 无作用。	0
13	Reserved	R0	保留。	0
12	SPI1RST	RW	SPI1 模块复位控制: 1: 复位模块; 0: 无作用。	0
11	TIM1RST	RW	TIM1 模块复位控制: 1: 复位模块; 0: 无作用。	0

10	Reserved	RO	保留。	0
9	ADCRST	RW	ADC 模块复位控制： 1：复位模块； 0：无作用。	0
[8:7]	Reserved	RO	保留。	0
6	IOPERST	RW	I0 的 PE 端口模块复位控制： 1：复位模块； 0：无作用。	0
5	IOPDRST	RW	I0 的 PD 端口模块复位控制： 1：复位模块； 0：无作用。	0
4	IOPCRST	RW	I0 的 PC 端口模块复位控制： 1：复位模块； 0：无作用。	0
3	IOPBRST	RW	I0 的 PB 端口模块复位控制： 1：复位模块； 0：无作用。	0
2	IOPARST	RW	I0 的 PA 端口模块复位控制： 1：复位模块； 0：无作用。	0
1	Reserved	RO	保留。	0
0	AFIORST	RW	I0 辅助功能模块复位控制： 1：复位模块； 0：无作用。	0

3.4.5 PB1 外设复位寄存器 (RCC_PB1PRSTR)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	PWR RST	BKP RST	Reserved	CAN RST	Reserved	I2C2 RST	I2C1 RST	USART 5RST	USART 4RST	USART 3RST	USART 2RST	Reserved			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SPI2 RST	Reserved	WWDG RST	Reserved	USART 8RST	USART 7RST	USART 6RST	Reserved					TIM4 RST	TIM3 RST	TIM2 RST

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWRRST	RW	电源接口模块复位控制： 1：复位模块； 0：无作用。	0
27	BKPRST	RW	后备单元复位控制： 1：复位模块； 0：无作用。	0
26	Reserved	RO	保留。	0
25	CANRST	RW	CAN 模块复位控制： 1：复位模块； 0：无作用。	0
[24:23]	Reserved	RO	保留。	0
22	I2C2RST	RW	I2C 2 模块复位控制： 1：复位模块； 0：无作用。	0
21	I2C1RST	RW	I2C 1 模块复位控制： 1：复位模块； 0：无作用。	0
20	USART5RST	RW	USART5 模块复位控制： 1：复位模块； 0：无作用。	0
19	USART4RST	RW	USART4 模块复位控制：	0

			1: 复位模块; 0: 无作用。	
18	USART3RST	RW	USART3 模块复位控制: 1: 复位模块; 0: 无作用。	0
17	USART2RST	RW	USART2 模块复位控制: 1: 复位模块; 0: 无作用。	0
[16:15]	Reserved	RO	保留。	0
14	SPI2RST	RW	SPI2 模块复位控制: 1: 复位模块; 0: 无作用。	0
[13:12]	Reserved	RO	保留。	0
11	WWDGRST	RW	窗口看门狗复位控制: 1: 复位模块; 0: 无作用。	0
[10:9]	Reserved	RO	保留。	0
8	USART8RST	RW	USART8 模块复位控制: 1: 复位模块; 0: 无作用。	0
7	USART7RST	RW	USART7 模块复位控制: 1: 复位模块; 0: 无作用。	0
6	USART6RST	RW	USART6 模块复位控制: 1: 复位模块; 0: 无作用。	0
[5:3]	Reserved	RO	保留。	0
2	TIM4RST	RW	定时器 4 模块复位控制: 1: 复位模块; 0: 无作用。	0
1	TIM3RST	RW	定时器 3 模块复位控制: 1: 复位模块; 0: 无作用。	0
0	TIM2RST	RW	定时器 2 模块复位控制: 1: 复位模块; 0: 无作用。	0

3.4.6 HB 外设时钟使能寄存器 (RCC_HBPCENR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														USBPDEN	Reserved
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			USBFS EN	USBHS EN	Reserved		FSMCE N	PIOCE N	CRC EN	QSPI1 EN	Reserved		SRAM EN	DMA2 EN	DMA1 EN

位	名称	访问	描述	复位值
[31:18]	Reserved	RO	保留。	0
17	USBPDEN	RW	USBPD 时钟使能位: 1: USBPD 时钟开启; 0: USBPD 时钟关闭。	1
[16:13]	Reserved	RO	保留。	0
12	USBFSSEN	RW	USBFS 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
11	USBHSEN	RW	USBHS 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0

[10:9]	Reserved	R0	保留。	0
8	FSMCEN	RW	FSMC 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
7	PIOCEN	RW	PIOC 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
6	CRCEN	RW	CRC 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
5	QSPI1EN	RW	QSPI1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[4:3]	Reserved	R0	保留。	0
2	SRAMEN	RW	SRAM 接口模块时钟使能位： 1：睡眠模式时，SRAM 接口模块时钟开启； 0：睡眠模式时，SRAM 接口模块时钟关闭。	1
1	DMA2EN	RW	DMA2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
0	DMA1EN	RW	DMA1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0

3.4.7 PB2 外设时钟使能寄存器 (RCC_PB2PCENR)

偏移地址：0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	USART1EN	Reserved	SPI1EN	TIM1EN	Reserved	ADCEN	Reserved	IOPEEN	IOPDEN	IOPCEN	IOPBEN	IOPAEN	Reserved	AFIOEN	

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
14	USART1EN	RW	USART1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
13	Reserved	R0	保留。	0
12	SPI1EN	RW	SPI1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
11	TIM1EN	RW	TIM1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
10	Reserved	R0	保留。	0
9	ADCEN	RW	ADC 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[8:7]	Reserved	R0	保留。	0
6	IOPEEN	RW	IO 的 PE 端口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
5	IOPDEN	RW	IO 的 PD 端口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
4	IOPCEN	RW	IO 的 PC 端口模块时钟使能位：	0

			1: 模块时钟开启; 0: 模块时钟关闭。	
3	IOPBEN	RW	IO 的 PB 端口模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
2	IOPAEN	RW	IO 的 PA 端口模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
1	Reserved	RO	保留。	0
0	AFIOEN	RW	IO 辅助功能模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0

3.4.8 PB1 外设时钟使能寄存器 (RCC_PB1PCENR)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		PWR EN	BKP EN	Reser ved	CAN EN	Reserved	I2C2 EN	I2C1 EN	USART 5EN	USART 4EN	USART 3EN	USART 2EN	Reserved		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reser ved	SPI2 EN	Reserved	WWDG EN	Reserved	USART 8EN	USART 7EN	USART 6EN	Reserved				TIM4 EN	TIM3 EN	TIM2 EN	

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWREN	RW	电源接口模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
27	BKPEN	RW	后备单元时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
26	Reserved	RW	保留。	0
25	CANEN	RW	CAN 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
[24:23]	Reserved	RO	保留。	0
22	I2C2EN	RW	I2C 2 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
21	I2C1EN	RW	I2C 1 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
20	USART5EN	RW	USART5 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
19	USART4EN	RW	USART4 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
18	USART3EN	RW	USART3 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
17	USART2EN	RW	USART2 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
[16:15]	Reserved	RO	保留。	0
14	SPI2EN	RW	SPI2 模块时钟使能位: 1: 模块时钟开启; 0: 模块时钟关闭。	0
[13:12]	Reserved	RO	保留。	0

11	WWDGEN	RW	窗口看门狗时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[10:9]	Reserved	RO	保留。	0
8	USART8EN	RW	USART8 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
7	USART7EN	RW	USART7 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
6	USART6EN	RW	USART6 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[5:3]	Reserved	RO	保留。	0
2	TIM4EN	RW	定时器 4 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
1	TIM3EN	RW	定时器 3 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
0	TIM2EN	RW	定时器 2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0

3.4.9 后备域控制寄存器 (RCC_BDCTLR)

偏移地址：0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															BDRST
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTCEN	Reserved					RTCSEL[1:0]		Reserved					LSE BYP	LSE RDY	LSEON

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	BDRST	RW	后备域软件复位控制： 1：复位整个后备域； 0：撤销复位。	0
15	RTCEN	RO	RTC 时钟使能控制： 1：使能 RTC 时钟； 0：关闭 RTC 时钟。 注：RTCSEL!=0 的条件下才可以使能 RTC 时钟，否则硬件强制为 0。	0
[14:10]	Reserved	RO	保留。	0
[9:8]	RTCSEL[1:0]	RO	RTC 时钟源选择： 00：无时钟； 01：LSE 振荡器作为 RTC 时钟； 10：LSI 振荡器作为 RTC 时钟； 11：HSE 振荡器经 128 分频后作为 RTC 时钟。 注：一旦 RTC 时钟源被选定 (RTCEN=1)，直到下次后备域被复位，它不能再被改变。可通过设置 BDRST 位来恢复默认。	0

[7:3]	Reserved	R0	保留。	0
2	LSEBYP	R0	外部低速晶体（LSE）旁路控制位： 1：旁路外部低速晶体/陶瓷谐振器（LSEON 位为 0 情况下，置位 LSEBYP 位，打开 HSE 旁路功能，然后再置位 LSEON 位生效）； 0：不旁路低速外部晶体/陶瓷谐振器。	0
1	LSERDY	R0	外部低速晶体振荡稳定就绪标志位（由硬件置位）： 1：外部低速晶体振荡稳定； 0：外部低速晶体振荡没有稳定。 注：在 LSEON 位清 0 后，该位需要 6 个 LSE 周期清 0。	0
0	LSEON	R0	外部低速晶体振荡使能控制位： 1：使能 LSE 振荡器； 0：关闭 LSE 振荡器。	0

注：后备域控制寄存器中(RCC_BDCTL)的 LSEON、LSEBYP、RTCSEL 和 RTCEN 位处于后备域。因此，这些位在复位后处于写保护状态，只有在电源控制寄存器(PWR_CTLR)中的 DBP 位置 1 后，才能对这些位进行改动。这些位只能由后备域复位清除。任何内部或外部复位都不会影响这些位。

3.4.10 控制/状态寄存器（RCC_RSTSCKR）

偏移地址：0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPWR RSTF	WWDG RSTF	IWDG RSTF	SFT RSTF	POR RSTF	PIN RSTF	Reser ved	RMVF	Reserved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														LSI RDY	LSION

位	名称	访问	描述	复位值
31	LPWRRSTF	R0	低功耗复位标志： 1：发生低功耗复位； 0：无低功耗复位发生。 发生低功耗管理复位时由硬件置 1；软件写 RMVF 位清除。	0
30	WWDGRSTF	R0	窗口看门狗复位标志： 1：发生窗口看门狗复位； 0：无窗口看门狗复位发生。 发生窗口看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
29	IWDGRSTF	R0	独立看门狗复位标志： 1：发生独立看门狗复位； 0：无独立看门狗复位发生。 发生独立看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
28	SFTRSTF	R0	软件复位标志： 1：发生软件复位； 0：无软件复位发生。	0

			发生软件复位时由硬件置 1；软件写 RMVF 位清除。	
27	PORRSTF	R0	上电/掉电复位标志： 1：发生上电/掉电复位； 0：无上电/掉电复位发生。 发生上电/掉电复位时由硬件置 1；软件写 RMVF 位清除。	1
26	PINRSTF	R0	外部手动复位（RST引脚）标志： 1：发生RST引脚复位； 0：无RST引脚复位发生。 在RST引脚复位发生时由硬件置1；软件写RMVF位清除。	0
25	Reserved	R0	保留。	0
24	RMVF	W0	清除复位标志控制： 1：清除复位标志； 0：无作用。	0
[23:2]	Reserved	R0	保留。	0
1	LSIRDY	R0	内部低速时钟（LSI）稳定就绪标志位（由硬件置位）： 1：内部低速时钟（40KHz）稳定； 0：内部低速时钟（40KHz）没有稳定。 注：在 LSION 位清 0 后，该位需要 3 个 LSI 周期清 0。	0
0	LSION	RW	内部低速时钟（LSI）使能控制位： 1：使能 LSI（40KHz）振荡器； 0：关闭 LSI（40KHz）振荡器。	0

注：清除复位标志（RMVF）只能由上电复位清除，其他由系统复位清除。

3.4.11 HB 外设复位寄存器（RCC_HBRSTR）

偏移地址：0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														USBPD RST	Reser ved
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			USBFS RST	Reserved			FSMCR ST	PIOCR ST	Reser ved	QSPI1 RST	Reserved				

位	名称	访问	描述	复位值
[31:18]	Reserved	R0	保留。	0
17	USBPDRST	RW	USBPD 复位控制： 1：复位模块； 0：无作用。	0
[16:13]	Reserved	R0	保留。	0
12	USBFSRST	RW	USBFS 模块复位控制： 1：复位模块； 0：无作用。	0
[11:9]	Reserved	R0	保留。	0
8	FSMCRST	RW	FSMC 模块复位控制： 1：复位模块； 0：无作用。	0
7	PIOCRST	RW	PIOC 模块复位控制：	0

			1: 复位模块; 0: 无作用。	
6	Reserved	RO	保留。	0
5	QSPI1RST	RW	QSPI1 模块复位控制: 1: 复位模块; 0: 无作用。	0
[4:0]	Reserved	RO	保留。	0

3.4.12 时钟配置寄存器 2 (RCC_CFGR2)

偏移地址: 0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
USBFS SRC	Reser ved	USBHSPLL_R EFSEL [1:0]	USBHSP LLSRC		USBHSPLLDIV [2:0]			ADC_DUT Y_SEL	ADCSRC [1:0]						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															

位	名称	访问	描述	复位值
31	USBFSRC	RW	USBFS 48M 时钟源分频选择: 1: USBHS_PLL 时钟; 0: PLL 时钟。	0
30	Reserved	RO	保留。	0
[29:28]	USBHSPLL_REFSEL [1:0]	RW	USBHSPLL 输入参考时钟频率选择, 只有在 USBHS_PLLON 为 0 时才允许写: 00: 5M; 01: 8M; 10: 20M; 11: 24M。	0
27	USBHSPLLSRC	RW	USBHS_PLL 时钟源选择, 只有在 USBHS_PLLON 为 0 时才允许写: 1: HSI; 0: HSE。	0
[26:24]	USBHSPLLDIV [2:0]	RW	USBHS_PLL 时钟源分频设置, 只有在 USBHS_PLLON 为 0 时才允许写; 000: 不分频; 001: 2 分频; ... 111: 8 分频。	0
23	ADC_DUTY_SEL	RW	ADC 时钟占空比选择, (只在 ADCSRC 时钟源配置为 00 时有效): 1: ADC 时钟占空比为 75%; 0: ADC 时钟占空比为 50%。	0
[22:21]	ADCSRC [1:0]	RW	ADC 输入时钟源选择: 00: HCLK 分频; 01: HCLK; 10: USBHS_PLL 5 分频; 11: USBHS_PLL 6 分频。	0

[20:0]	Reserved	R0	保留。	0
--------	----------	----	-----	---

第 4 章 后备寄存器 (BKP)

后备寄存器 (BKP) 提供了 10 个 16 位的后备数据寄存器, 可以用来存储 20 字节的用户数据。在主电源 (V_{DD}) 掉电后, 这些数据仍可以由 V_{BAT} 供电而保持, 不受待机状态、系统复位或电源复位的影响。此外 BKP 单元还提供了侵入检测管理、RTC 时钟校准及脉冲输出功能。

4.1 主要特征

- 提供 20 字节的后备数据寄存器
- RTC 时钟校准功能
- 在 PC13 引脚上输出 RTC 时钟 64 分频, 闹钟脉冲或者秒脉冲
- 侵入检测 (TAMPER) 功能

4.2 功能说明

微控制器复位后对后备寄存器和 RTC 的访问被禁止, 需通过以下操作开启对后备寄存器的访问:

- 1) 置寄存器 RCC_PB1PCENR 的 PWREN 位和 BKPEN 位来打开电源和后备接口的操作时钟;
- 2) 置电源控制寄存器 PWR_CTLR 的 DBP 位, 使能对后备寄存器和 RTC 寄存器的访问。

4.2.1 后备数据寄存器

后备数据寄存器可以作为通用数据缓存使用, 由于其在 V_{DD} 掉电下靠 V_{BAT} 电源保存数据的特性, 可以用来存一些重要的或敏感的数据。但这些数据在产生侵入事件后会被全部清除。

4.2.2 侵入检测

侵入检测就是当外界提供了一个信号 (上升沿或下降沿) 时, 表示有“侵入事件”, 硬件将自动清除当前系统中保留的重要信息。这种方式可以增加系统信息的安全性。

当侵入检测引脚上出现跳变沿 (取决于 TPAL 位) 时会产生一个侵入事件, 如果使能了侵入检测中断, 还会同时产生一个侵入检测中断。只要出现了侵入事件, 后备数据寄存器就会被全部清除。此外, 硬件检测采用记忆方式, 即使侵入检测功能未开启 ($TPE=0$), 系统也会采样是否有跳变沿, 并在满足 TPAL 位选择情况下, 提前锁定侵入事件, 并在 TPE 位置 1 下, 触发侵入事件。

例如: 当 $TPAL=0$ 时, 如果 $TPE=0$ 未开启功能, 但 TAMPER 引脚已经为高电平, 一旦 $TPE=1$ 后, 则会产生一个额外的侵入事件 (系统提前锁定了上升沿)。当 $TPAL=1$ 时, 如果 $TPE=0$ 未开启功能, 但 TAMPER 引脚已经为低电平, 一旦 $TPE=1$ 后, 则会产生一个额外的侵入事件 (系统提前锁定了下降沿)。

所以为了防止发生不必要的侵入事件, 导致清除了后备寄存器, 建议: 在希望硬件检测侵入引脚的开始时刻, 通过写 BKP_TPCSR 寄存器 CTE 位置 1, 先清除硬件可能记忆过的侵入事件, 并确保当前侵入检测引脚状态是无效的。

注: 当 V_{DD} 电源断开时, 侵入检测功能仍然有效。为了避免不必要的复位数据后备寄存器, TAMPER 引脚应该在片外连接到正确的电平。

4.2.3 RTC 校准

此功能必须配置侵入检测引脚作为普通 I/O 口使用。配置 BKP_TPCTLR 寄存器 TPE 位清 0。

- 脉冲输出

配置 BKP_OCTLR 寄存器的 ASOE 位, 开启 RTC 脉冲输出, 设置 ASOS 位, 选择秒脉冲输出还是闹钟脉冲输出。

- RTC 校准

配置 BKP_OCTLR 寄存器的 COO 位后,内部的 RTC 时钟将经过 64 分频后输出到侵入检测引脚 (TAMPER) 上。通过实际测试,软件配合修改 CAL[6:0]位来调整时钟对 RTC 进行校准。

4.2.4 BKP 接口复位

BKP 区域可以在 V_{DD} 主电源掉电下,由 V_{BAT} 独立供电。应用代码控制 BKP 区域寄存器复位中,后备数据寄存器 BKP_DATAR1-10、ASOS 位、ASOE 位在软件配置 RCC_BDCTL 寄存器的 BDRST 位下复位,不受 RCC 外设接口控制 BKPRST 位影响。

4.3 寄存器描述

表 4-1 BKP 相关寄存器列表

名称	访问地址	描述	复位值
R16_BKP_DATAR1	0x40006C04	后备数据寄存器 1	0x0000
R16_BKP_DATAR2	0x40006C08	后备数据寄存器 2	0x0000
R16_BKP_DATAR3	0x40006C0C	后备数据寄存器 3	0x0000
R16_BKP_DATAR4	0x40006C10	后备数据寄存器 4	0x0000
R16_BKP_DATAR5	0x40006C14	后备数据寄存器 5	0x0000
R16_BKP_DATAR6	0x40006C18	后备数据寄存器 6	0x0000
R16_BKP_DATAR7	0x40006C1C	后备数据寄存器 7	0x0000
R16_BKP_DATAR8	0x40006C20	后备数据寄存器 8	0x0000
R16_BKP_DATAR9	0x40006C24	后备数据寄存器 9	0x0000
R16_BKP_DATAR10	0x40006C28	后备数据寄存器 10	0x0000
R16_BKP_OCTLR	0x40006C2C	RTC 校准寄存器	0x0000
R16_BKP_TPCTLR	0x40006C30	侵入检测控制寄存器	0x0000
R16_BKP_TPCSR	0x40006C34	侵入检测状态寄存器	0x0000

4.3.1 后备数据寄存器 (BKP_DATARx) (x=1-10)

偏移地址: 0x04-0x28

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D[15:0]															

位	名称	访问	描述	复位值
[15:0]	D[15:0]	RW	后备数据,可以被用户程序调用。 注:它们仅由后备域复位来复位(BDRST)或(如果侵入检测引脚 TAMPER 功能被开启时)由侵入引脚事件复位。	0

4.3.2 RTC 校准寄存器 (BKP_OCTLR)

偏移地址: 0x2C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						ASOS	ASOE	COO	CAL[6:0]						

位	名称	访问	描述	复位值
[15:10]	Reserved	RO	保留。	0

9	ASOS	RW	TAMPER 引脚闹钟/秒脉冲输出选择。 1: 输出秒脉冲; 0: 输出闹钟脉冲。 注: 此位只会由后备域复位 (BDRST) 来复位。	0
8	ASOE	RW	TAMPER 引脚使能脉冲输出位 1: 使能输出闹钟脉冲或者秒脉冲; 0: 禁止输出闹钟脉冲或者秒脉冲。 注: 此位只会由后备域复位 (BDRST) 来复位。	0
7	CCO	RW	校准时钟输出选择位 1: TEMPER 引脚输出经 64 分频的 RTC 时钟; 0: 不输出校准时钟。 注 1: 开启此功能必须关闭侵入检测功能。 注 2: 当 V_{DD} 供电断开时, 该位被清除。	0
[6:0]	CAL[6:0]	RW	校准值寄存器, 这个寄存器的值表示在每 2^{20} 个时钟脉冲中有多少个被跳过。这个功能用来校准 RTC 时钟。RTC 时钟可以被减慢 0~121ppm。	0

4.3.3 侵入检测控制寄存器 (BKP_TPCTLR)

偏移地址: 0x30

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														TPAL	TPE

位	名称	访问	描述	复位值
[15:2]	Reserved	RO	保留。	0
1	TPAL	RW	侵入检测引脚 (TEMPER 引脚) 有效电平设置 1: 侵入检测引脚上的低电平会清除所有后备数据寄存器 (硬件锁定下降沿); 0: 侵入检测引脚上的高电平会清除所有后备数据寄存器 (硬件锁定上升沿)。	0
0	TPE	RW	侵入检测引脚使能位: 1: TEMPER 引脚做侵入检测用; 0: TEMPER 引脚做普通 I/O 口用。	0

注: 同时将 TPAL 和 TPE 位清除会产生一个假的侵入事件, 推荐只在 TPE 为 0 时才改变 TPAL 位的状态。

4.3.4 侵入检测状态寄存器 (BKP_TPCSR)

偏移地址: 0x34

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						TIF	TEF	Reserved				TPIE	CTI	CTE	


位	名称	访问	描述	复位值
[15:10]	Reserved	RO	保留。	0
9	TIF	RO	侵入中断标志位, 当检测到侵入事件且 TPIE	0

			位置 1 时，此位会被置位。通过向 CTI 位写 1 来清除此标志位。如果 TPIE 位被复位，那么此位同时也会被复位。 注：仅当系统复位或由待机模式唤醒后才复位该位。	
8	TEF	RO	侵入事件标志位，当检测到侵入事件时，此位会被置位。通过向 CTE 位写 1 会清除此位。 注：当此位为 1 时，所有的 BKP_DATARx 寄存器的值会被清除，且在此位不复位前，所有对 BKP_DATARx 寄存器的写入操作都是无效的。	0
[7:3]	Reserved	RO	保留。	0
2	TPIE	RW	产生侵入中断使能位： 1：使能侵入检测中断（TPE 需置 1）； 0：禁止侵入检测中断。 注 1：侵入中断无法将内核从低功耗模式唤醒。 注 2：仅当系统复位或由待机模式唤醒后才复位该位。	0
1	CTI	WO	侵入检测中断清除位，写 1 清除，读取无效。	0
0	CTE	WO	侵入检测事件清除位，写 1 清除，读取无效。	0

第 5 章 循环冗余校验（CRC）

循环冗余校验 (CRC) 计算单元是根据固定的生成多项式得到任一 32 位数据的 CRC 计算结果。一般用于数据存储和数据通讯领域用来核实数据的正确性。系统提供硬件 CRC 计算单元可以大大节省 CPU 和 RAM 资源提高效率。

图 5-1 CRC 结构框图



5.1 主要特征

- 使用 CRC32 多项式 (0x4C11DB7) : $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$
- 同一个 32 位寄存器作为数据的输入和 CRC32 计算输出
- 单次转换时间: 4 个 HB 时钟周期 (HCLK)

5.2 功能描述

● CRC 单元复位

如果要开始一次新数据组的 CRC 计算，需要复位 CRC 计算单元。向控制寄存器 CRC_CTLR 的 RST 位写 1，硬件将复位数据寄存器，恢复初始值 0xFFFFFFFF。

● CRC 计算

CRC 单元的计算是前一次 CRC 计算结果和新参与的数据的 CRC 结果。CRC_DATAR 数据寄存器，对其执行写操作将送入新数据到硬件计算单元；执行读取操作，将得到最新一轮的 CRC 计算值。硬件计算时会中断系统的写操作，因此可以连续写入新的值。

注：CRC 单元是对整个 32 位数据进行计算，而不是逐字节计算。

● 独立数据缓冲区

CRC 单元提供了一个 8 位独立数据寄存器 CRC_IDATAR，用于应用代码临时存放 1 字节的数据，不受 CRC 单元复位影响。


5.3 寄存器描述

表 5-1 CRC 相关寄存器列表

名称	访问地址	描述	复位值
R32_CRC_DATAR	0x40023000	数据寄存器	0xFFFFFFFF
R8_CRC_IDATAR	0x40023004	独立数据缓冲	0x00
R32_CRC_CTLR	0x40023008	控制寄存器	0x00000000

5.3.1 数据寄存器 (CRC_DATAR)


偏移地址: 0x00



位	名称	访问	描述	复位值
[31:0]	DR[31:0]	RW	写入原始数据; 读出计算结果。	0xFFFFFFFF

5.3.2 独立数据缓冲 (CRC_IDATAR)


偏移地址: 0x04



位	名称	访问	描述	复位值
[7:0]	IDR[7:0]	RW	8 位通用寄存器, 可以用作数据缓存, 这个寄存器不受控制寄存器的 RST 域影响。	0

5.3.3 控制寄存器 (CRC_CTLR)

偏移地址: 0x08



位	名称	访问	描述	复位值
[31:1]	Reserved	RO	保留。	0
0	RST	WO	CRC 计算单元复位控制, 写 1 执行, 硬件自动清零, 执行完后, 数据寄存器为 0xFFFFFFFF。	0

第 6 章 实时时钟 (RTC)

实时时钟（RTC）是一个独立的定时器模块，其可编程计数器最大可达到 32 位，配合软件即可以实现实时时钟功能，并且可以修改计数器的值来重新配置系统的当前时间和日期。RTC 模块在后备供电区域，系统复位和待机模式唤醒对其不造成影响。


6.1 主要特征

- 最高为 2^{20} 的预分频系数
- 32 位可编程计数器
- 多种时钟源，中断
- 独立复位

6.2 功能描述

6.2.1 概述

图 6-1 RTC 结构框图



由图 6-1 所示，RTC 模块主要是 PB1 总线接口、分频器和计数器、控制和状态寄存器三部分组成，其中分频器和计数器部分在后备区域，可由 V_{BAT} 供电。RTCK 输入分频器（RTC_DIV）之后，被分频成 TR_CLK。值得注意的是，分频器（RTC_DIV）的内部是一个自减计数器，自减到溢出就会输出一个 TR_CLK，然后从重装值寄存器（RTC_PSCR）里取出预设值重装到分频器里，读分频器实际上是读取它的实时值（read only），写分频系数应该写到重装值寄存器（RTC_PSCR）里。一般 TR_CLK

的周期被设置为 1 秒，TR_CLK 会触发秒事件，同时会使主计数器（RTC_CNT）自增 1；当主计数器增加到和闹钟寄存器的值一致时，会触发闹钟事件；当主计数器自增到溢出时，会触发溢出事件。以上三种事件都可以触发中断，并对应相应中断使能位控制。

6.2.2 复位

由于实时时钟的特殊用途，其处于后备域的四组寄存器：预分频，预分频重装值，主计数器和闹钟，只能通过后备域的复位信号复位，参照 RCC 的后备域复位章节。实时时钟的控制寄存器受系统复位或电源复位控制。

6.2.3 较特别的读写寄存器操作

由于实时时钟的特殊用处，RTC 和 PB1 总线是独立的，PB1 对 RTC 的读取不一定是实时的，通过 PB1 读取 RTC 的寄存器必须在 PB1 启动后并经过了一个 RTC 上升沿，这种情形可能出现在系统复位和电源复位之后、从待机或者停机模式唤醒后。方便的做法是等待控制寄存器（CTLR）的 RSF 位被置高。对 RTC 的写操作器必须等上一个写操作结束，且必须进入配置模式，具体的步骤为：

- 1) 查询 RTOFF 位，直到其变为 1；
- 2) 置 CNF 位，进入配置模式；
- 3) 对一个或者多个 RTC 寄存器进行写操作；
- 4) 清 CNF 位，退出配置模式，PB1 接口开始对 RTC 寄存器进行写入；
- 5) 查询 RTOFF 位，直到其变为 1 即为写完；

6.3 寄存器描述

表 6-1 RTC 相关寄存器列表

名称	访问地址	描述	复位值
R16_RTC_CTLRH	0x40002800	RTC 控制寄存器高位	0x0000
R16_RTC_CTLRL	0x40002804	RTC 控制寄存器低位	0x0020
R16_RTC_PSCRH	0x40002808	预分频器重装值寄存器高位	0x000X
R16_RTC_PSCRL	0x4000280C	预分频器重装值寄存器低位	0xFFFF
R16_RTC_DIVH	0x40002810	分频器寄存器高位	0x000X
R16_RTC_DIVL	0x40002814	分频器寄存器低位	0xFFFF
R16_RTC_CNTH	0x40002818	RTC 计数器高位	0xFFFF
R16_RTC_CNTL	0x4000281C	RTC 计数器低位	0xFFFF
R16_RTC_ALRMH	0x40002820	闹钟寄存器高位	0xFFFF
R16_RTC_ALRML	0x40002824	闹钟寄存器低位	0xFFFF

6.3.1 RTC 控制寄存器高位（RTC_CTLRH）

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													OWIE	ALRIE	SECIE

位	名称	访问	描述	复位值
[15:3]	Reserved	R0	保留。	0
2	OWIE	RW	溢出中断使能位： 1：使能； 0：禁止。	0
1	ALRIE	RW	闹钟中断使能位： 1：使能； 0：禁止。	0
0	SECIIE	RW	秒中断使能位： 1：使能； 0：禁止。	0

6.3.2 RTC 控制寄存器低位 (RTC_CTLRL)

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										RTOFF	CNF	RSF	OWF	ALRF	SECF

位	名称	访问	描述	复位值
[15:6]	Reserved	R0	保留。	0
5	RTOFF	R0	RTC 操作状态指示位，表示对 RTC 的最后一次操作的执行状态，对 RTC 的操作必须等待此位为 1。 1：上一次对 RTC 的操作已经完成； 0：上一次对 RTC 的操作还在进行中。	1
4	CNF	RW	配置标志位，将此位写 1 进入配置模式，从而允许向计数器 (R16_RTC_CNTx)、闹钟寄存器 (R16_RTC_ALRMx) 和预分频器重装值寄存器 (R16_RTC_PSCRx) 写入值。只有将该位写 1 并重新被软件清 0 后才会执行写的操作： 1：进入配置模式； 0：退出配置模式，开始更新 RTC 寄存器。	0
3	RSF	RW0	寄存器同步标志位，在对 RTC 模块的预分频 (PSCRx)、闹钟 (ALRMx)、计数器 (CNTx) 这些寄存器进行读写前，都要先保证这个位已经被硬件置位，以确定这些寄存器已经被同步；在进行读写这些寄存器时，或者 PB1 复位或 PB1 时钟停止后，第一步应该将此位置位。 1：寄存器已被同步； 0：寄存器未被同步。	0
2	OWF	RW0	计数器溢出标志，当 32 位计数器溢出时，此位由硬件置位。如果置位了 OWIE 位，还会产生一个溢出中断。此位只能由软件清零，不能被软件置位。	0
1	ALRF	RW0	闹钟标志，当计数器的值达到闹钟寄存器 (ALRMx) 的值，此位会被硬件置位，如果闹	0

			钟中断使能位（ALRIE）置位，还会产生一个闹钟中断。此位只能由软件清零，不能被软件置位。	
0	SECF	RW0	秒事件标志，当时钟经过预分频器分频后每产生一个下降沿，就会使计数器自增一，同时产生一个秒事件，此位会被置位，如果秒中断被使能（SECIE 被置位），同时还会产生一个秒中断。此位只能由软件清零，不能被软件置位。	0

6.3.3 预分频器重装值寄存器高位（RTC_PSCRH）

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												PRL[19:16]			

位	名称	访问	描述	复位值
[15:4]	Reserved	R0	保留。	0
[3:0]	PRL[19:16]	W0	重装值高位。	x

6.3.4 预分频器重装值寄存器低位（RTC_PSCRL）

偏移地址：0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRL[15:0]															

位	名称	访问	描述	复位值
[15:0]	PRL[15:0]	W0	重装值低位。实际的分频系数就是（PRL[19:0]+1），比如如果 RTC 输入频率为 32768Hz，那么这个值设为 0x7fff 就可以分频出 1 秒周期的信号。	x

6.3.5 分频器寄存器高位（RTC_DIVH）

偏移地址：0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												DIV[19:16]			

位	名称	访问	描述	复位值
[15:4]	Reserved	R0	保留。	0
[3:0]	DIV[19:16]	R0	分频器寄存器高位。	x

6.3.6 分频器寄存器低位（RTC_DIVL）

偏移地址：0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV[15:0]															

位	名称	访问	描述	复位值
[15:0]	DIV[15:0]	RO	分频器寄存器低位。DIV 实际上是一个自减计数器，RTC_CLK 每来一个时钟 DIV 计数器就会减 1，溢出后就会输出一个 TR_CLK，同时从 PSCR 中重装值。DIV 只能读取，读出的是当前分频器的计数器的剩余值。	x

6.3.7 RTC 计数器高位 (RTC_CNTH)

偏移地址：0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[31:16]															

位	名称	访问	描述	复位值
[15:0]	CNT[31:16]	RW	计数器高位。	x

6.3.8 RTC 计数器低位 (RTC_CNTL)

偏移地址：0x1C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	计数器低位，RTC 定时器的核心器件，由 TRCLK（周期一般设为 1 秒）提供时钟。通过读取 CNT[31:0] 来计算出当前的时间。写这个值需要进入配置模式。	x

6.3.9 闹钟寄存器高位 (RTC_ALRMH)

偏移地址：0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ALR[31:16]															

位	名称	访问	描述	复位值
[15:0]	ALR[31:16]	WO	闹钟寄存器高位。	x

6.3.10 闹钟寄存器低位 (RTC_ALRML)

偏移地址：0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ALR[15:0]															

位	名称	访问	描述	复位值
[15:0]	ALR[15:0]	WO	闹钟寄存器低位。当闹钟寄存器 ALRM[31:0]	x

			的值和计数器 CNT[31:0]的值一致时会产生一个闹钟事件。更改这个值需要进入配置模式。	
--	--	--	---	--

第 7 章 独立看门狗（IWDG）

系统设有独立看门狗（IWDG）用来检测逻辑错误和外部环境干扰引起的软件故障。IWDG 时钟源来自于 LSI，可独立于主程序之外运行，适用于对精度要求低的场合。

7.1 主要特征


- 12 位自减型计数器
- 时钟来源 LSI 分频，可以在低功耗模式下运行
- 复位条件：计数器值减到 0

7.2 功能说明

7.2.1 原理和用法

独立看门狗的时钟来源 LSI 时钟，其功能在停机和待机模式时仍能正常工作。当看门狗计数器自减到 0 时，将会产生系统复位，所以超时时间为（重装载值+1）个时钟。

图 7-1 独立看门狗的结构框图



● 启动独立看门狗

系统复位后，看门狗处于关闭状态，向 IWDG_CTLR 寄存器写 0xCCCC 开启看门狗，随后它不能再被关闭，除非发生复位。

如果在用户选择字开启了硬件独立看门狗使能位（IWDG_SW），在微控制器复位后将固定开启 IWDG。

● 看门狗配置

看门狗内部是一个递减运行的 12 位计数器，当计数器的值减为 0 时，将发生系统复位。开启 IWDG 功能，需要执行下面几点操作：

- 1) 计数时基：IWDG 时钟来源 LSI，通过 IWDG_PSCR 寄存器设置 LSI 分频值时钟作为 IWDG 的计数时基。操作方法先向 IWDG_CTLR 寄存器写 0x5555，再修改 IWDG_PSCR 寄存器中的分频值。IWDG_STATR 寄存器中的 PVU 位指示了分频值更新状态，在更新完成的情况下才可以进行分频值的修改和读出。
- 2) 重装载值：用于更新独立看门狗中计数器当前值，并且计数器由此值进行递减。操作方法先向 IWDG_CTLR 寄存器写 0x5555，再修改 IWDG_RLDR 寄存器设置目标重装载值。IWDG_STATR 寄存器中的 RUV 位指示了重装载值更新状态，在更新完成的情况下才可以进行 IWDG_RLDR 寄存器的修改和读出。
- 3) 看门狗使能：向 IWDG_CTLR 寄存器写 0xCCCC，即可开启看门狗功能。
- 4) 喂狗：即在看门狗计数器递减到 0 前刷新当前计数器值防止发生系统复位。向 IWDG_CTLR 寄存

器写 0xAAAA，让硬件将 IWDG_RLDR 寄存值更新到看门狗计数器中。此动作需要在看门狗功能开启后定时执行，否则会出现看门狗复位动作。

7.2.2 调试模式

系统进入调试模式时，可以由调试模块寄存器配置 IWDG 的计数器继续工作或停止。

7.3 寄存器描述

表 7-1 IWDG 相关寄存器列表

名称	访问地址	描述	复位值
R16_IWDG_CTLR	0x40003000	控制寄存器	0x0000
R16_IWDG_PSCR	0x40003004	分频因子寄存器	0x0000
R16_IWDG_RLDR	0x40003008	重装载值寄存器	0x0FFF
R16_IWDG_STATR	0x4000300C	状态寄存器	0x0000

7.3.1 IWDG 控制寄存器（IWDG_CTLR）

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															

位	名称	访问	描述	复位值
[15:0]	KEY[15:0]	WO	操作键值锁。 0xAAAA：喂狗。加载 IWDG_RLDR 寄存器值到独立看门狗计数器中； 0x5555：允许修改 R16_IWDG_PSCR 和 R16_IWDG_RLDR 寄存器； 0xCCCC：启动看门狗，如果启用了硬件看门狗（用户选择字配置）则不受这个限制。	0

7.3.2 分频因子寄存器（IWDG_PSCR）

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PR[2:0]		

位	名称	访问	描述	复位值
[15:3]	Reserved	RO	保留。	0
[2:0]	PR[2:0]	RW	IWDG 时钟分频系数，修改此域前要向 KEY 中写 0x5555。 000：4 分频； 001：8 分频； 010：16 分频； 011：32 分频； 100：64 分频； 101：128 分频； 110：256 分频； 111：保留。 IWDG 计数时基=LSI/分频系数。 注：读该域值前，要确保 IWDG_STATR 寄存器	000b

			中的 PVU 位为 0，否则读出值无效。	
--	--	--	----------------------	--

7.3.3 重装载值寄存器 (IWDG_RLDR)

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					RL[11:0]										

位	名称	访问	描述	复位值
[15:12]	Reserved	R0	保留。	0
[11:0]	RL[11:0]	RW	计数器重装载值。修改此域前要向 KEY 中写 0x5555。 当向 KEY 中写 0xAAAA 后，此域的值将会被硬件装载到计数器中，随后计数器从这个值开始递减计数。 注：读写该域值前，要确保 IWDG_STATR 寄存器中的 RVU 位为 0，否则读写此域无效。	0xFFFF

注：此寄存器在待机模式下会被复位。

7.3.4 状态寄存器 (IWDG_STATR)

偏移地址：0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														RVU	PVU

位	名称	访问	描述	复位值
[15:2]	Reserved	R0	保留。	0
1	RVU	R0	重装值更新标志位。硬件置位或清 0。 1：重装载值更新正在进行中； 0：重装载更新结束（最多 5 个 LSI 周期）。 注：重装载值寄存器 IWDG_RLDR 只有在 RVU 位被清 0 后才可读访问。	0
0	PVU	R0	时钟分频系数更新标志位。硬件置位或清 0。 1：时钟分频值更新正在进行中； 0：时钟分频值更新结束（最多 5 个 LSI 周期）。 注：分频因子寄存器 IWDG_PSCR 只有在 PVU 位被清 0 后才可读访问。	0

注：在预分频或重装值更新后，不必等待 RVU 或 PVU 复位，可继续执行下面的代码。（即使在低功耗模式下，此写操作仍会被继续执行完成。）

第 8 章 窗口看门狗（WWDG）

窗口看门狗一般用来监测系统运行的软件故障，例如外部干扰、不可预见的逻辑错误等情况。它需要在一个特定的窗口时间（有上下限）内进行计数器刷新（喂狗），否则早于或者晚于这个窗口时间看门狗电路都会产生系统复位。

8.1 主要特征


- 可编程的 7 位自减型计数器
- 双条件复位：当前计数器值小于 0x40，或者计数器值在窗口时间外被重装载
- 唤醒提前通知功能（EWI），用于及时喂狗动作防止系统复位

8.2 功能说明

8.2.1 原理和用法

窗口看门狗运行基于一个 7 位的递减计数器，其挂载在 PB1 总线下，计数时基 WWDG_CLK 来源（PCLK1/4096）时钟的分频，分频系数在配置寄存器 WWDG_CFGR 中的 WDGTB[1:0] 域设置。递减计数器处于自由运行状态，无论看门狗功能是否开启，计数器一直循环递减计数。如图 8-1 所示，窗口看门狗内部结构框图。

图 8-1 窗口看门狗结构框图



● 启动窗口看门狗

系统复位后，看门狗处于关闭状态，设置 WWDG_CTLR 寄存器的 WDGA 位能够开启看门狗，随后它不能再被关闭，除非发生复位。

注：可以通过设置 RCC_PB1PCENR 寄存器关闭 WWDG 的时钟来源，暂停 WWDG_CLK 计数，间接停止看门狗功能，或者通过设置 RCC_PB1PRSTR 寄存器复位 WWDG 模块，等效为复位的作用。

● 看门狗配置

看门狗内部是一个不断循环递减运行的 7 位计数器，支持读写访问。使用看门狗复位功能，需要执行下面几点操作：


- 1) 计数时基：通过 WWDG_CFGR 寄存器的 WDG TB[1:0] 位域，注意要开启 RCC 单元的 WWDG 模块时钟。
- 2) 窗口计数器：设置 WWDG_CFGR 寄存器的 W[6:0] 位域，此计数器由硬件用作和当前计数器比较使用，数值由用户软件配置，不会改变。作为窗口时间的上限值。

- 3) 看门狗使能: WWDG_CTLR 寄存器 WDGA 位软件置 1, 开启看门狗功能, 可以系统复位。
- 4) 喂狗: 即刷新当前计数器值, 配置 WWDG_CTLR 寄存器的 T[6:0]位域。此动作需要在看门狗功能开启后, 在周期性的窗口时间内执行, 否则会出现看门狗复位动作。

● 喂狗窗口时间

如图 8-2 所示, 灰色区域为窗口看门狗的监测窗口区域, 其上限时间 t_2 对应当前计数器值达到窗口值 W[6:0]的时间点; 其下限时间 t_3 对应当前计数器值达到 0x3F 的时间点。此区域时间内 $t_2 < t < t_3$ 可以进行喂狗操作 (写 T[6:0]), 刷新当前计数器的数值。

图 8-2 窗口看门狗的计数模式



● 看门狗复位:

- 1) 当没有及时喂狗操作, 导致 T[6:0]计数器的值由 0x40 变成 0x3F, 将出现“窗口看门狗复位”, 产生系统复位。即 T6-bit 被硬件检测为 0, 将出现系统复位。

注: 应用程序可以通过软件写 T6-bit 为 0, 实现系统复位, 等效软件复位功能。

- 2) 当在不允许喂狗时间内执行计数器刷新动作, 即在 $t_1 \leq t \leq t_2$ 时间内操作写 T[6:0]位域, 将出现“窗口看门狗复位”, 产生系统复位。

● 提前唤醒

为了防止没有及时刷新计数器导致系统复位, 看门狗模块提供了早期唤醒中断 (EWI) 通知。当计数器自减到 0x40 时, 产生提前唤醒信号, WEIF 标志置 1, 如果置位了 EWI 位, 会同时触发窗口看门狗中断。此时距离硬件复位有 1 个计数器时钟周期 (自减为 0x3F), 应用程序可在此时间内即时进行喂狗操作。

8.2.2 调试模式

系统进入调试模式时, 可以由调试模块寄存器配置 WWDG 的计数器继续工作或停止。

8.3 寄存器描述

表 8-1 WWDG 相关寄存器列表

名称	访问地址	描述	复位值
R16_WWDG_CTLR	0x40002C00	控制寄存器	0x007F
R16_WWDG_CFGR	0x40002C04	配置寄存器	0x007F
R16_WWDG_STATR	0x40002C08	状态寄存器	0x0000

8.3.1 WWDG 控制寄存器 (WWDG_CTLR)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								WDGA	T[6:0]						

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	WDGA	RW1	窗口看门狗复位使能位。 1: 开启看门狗功能 (可产生复位信号); 0: 禁止看门狗功能。 软件写 1 开启, 但是只允许复位后硬件清 0。	0
[6:0]	T[6:0]	RW	7 位自减计数器, 每 4096×2^{WDGTB} 个 PCLK1 周期自减 1。当计数器从 0x40 自减到 0x3F 时, 即 T6 跳变为 0 时, 产生看门狗复位。	0x7F

8.3.2 WWDG 配置寄存器 (WWDG_CFGR)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							EWI	WDGTB[1:0]	W[6:0]						

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
9	EWI	RW1	提前唤醒中断使能位。 若此位置 1, 则在计数器的值达到 0x40 时产生中断。此位只能在复位后由硬件清 0。	0
[8:7]	WDGTB[1:0]	RW	窗口看门狗时钟分频选择: 00: 1 分频, 计数时基 = PCLK1/4096; 01: 2 分频, 计数时基 = PCLK1/4096/2; 10: 4 分频, 计数时基 = PCLK1/4096/4; 11: 8 分频, 计数时基 = PCLK1/4096/8。	0
[6:0]	W[6:0]	RW	窗口看门狗 7 位窗口值。用来与计数器的值做比较。喂狗操作只能在计数器的值小于窗口值且大于 0x3F 时进行。	0x7F

8.3.3 WWDG 状态寄存器 (WWDG_STATR)

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														EWIF	

位	名称	访问	描述	复位值
[15:1]	Reserved	WO	保留。	0
0	EWIF	RW0	提前唤醒中断标志位。 当计数器到达 0x40 时，此位会被硬件置位，必须通过软件清 0，用户置位是无效的。即使 EWI 未被置位，此位在事件发生时仍会照常被置位。	0

第9章 中断和事件（PFIC）

内置可编程快速中断控制器（PFIC - Programmable Fast Interrupt Controller），最多支持 255 个中断向量。当前系统管理了 68 个外设中断通道和 16 个内核中断通道，其他中断源保留。

9.1 主要特征

9.1.1 PFIC 控制器

- 68 个外设中断，每个中断请求都有独立的触发和屏蔽控制位，有专用的状态位
- 可编程多级中断嵌套，最大嵌套深度 2 级，硬件压栈深度 2 级
- 特有快速中断进出机制，硬件自动压栈和恢复，无需指令开销
- 特有免表 VTF（Vector Table Free）中断响应机制，4 路可编程直达中断向量地址

9.2 系统定时器

RISC-V3B 内核自带了一个 32 位加减计数器（SysTick），支持 HCLK 或者 HCLK/8 作为时基，具有较高优先级，校准后可用于时间基准。

9.3 中断和异常的向量表

表 9-1 向量表

编号	优先级	类型	名称	描述	入口地址
0	-	-	-	-	0x00000000
1	-	-	-	-	0x00000004
2	-5	固定	NMI	不可屏蔽中断	0x00000008
3	-4	固定	EXC	异常中断	0x0000000C
4	-	-	-	保留	0x00000010
5	-3	固定	ECALL-M	机器模式回调中断	0x00000014
6-7	-	-	-	保留	0x00000018- 0x0000001C
8	-2	固定	ECALL-U	用户模式回调中断	0x00000020
9	-1	固定	BREAKPOINT	断点回调中断	0x00000024
10-11	-	-	-	保留	0x00000028- 0x0000002C
12	0	可编程	SysTick	系统定时器中断	0x00000030
13	-	-	-	保留	0x00000034
14	1	可编程	SWI	软件中断	0x00000038
15	-	-	-	保留	0x0000003C
16	2	可编程	WWDG	窗口定时器中断	0x00000040
17	3	可编程	PVD	电源电压检测中断（EXTI）	0x00000044
18	4	可编程	TAMPER	侵入检测中断	0x00000048
19	5	可编程	RTC	实时时钟中断	0x0000004C
20	6	可编程	FLASH	闪存全局中断	0x00000050
21	7	可编程	RCC	复位和时钟控制中断	0x00000054
22	8	可编程	EXTIO	EXTI 线 0 中断	0x00000058

23	9	可编程	EXTI1	EXTI 线 1 中断	0x0000005C
24	10	可编程	EXTI2	EXTI 线 2 中断	0x00000060
25	11	可编程	EXTI3	EXTI 线 3 中断	0x00000064
26	12	可编程	EXTI4	EXTI 线 4 中断	0x00000068
27	13	可编程	DMA1_CH1	DMA1 通道 1 全局中断	0x0000006C
28	14	可编程	DMA1_CH2	DMA1 通道 2 全局中断	0x00000070
29	15	可编程	DMA1_CH3	DMA1 通道 3 全局中断	0x00000074
30	16	可编程	DMA1_CH4	DMA1 通道 4 全局中断	0x00000078
31	17	可编程	DMA1_CH5	DMA1 通道 5 全局中断	0x0000007C
32	18	可编程	DMA1_CH6	DMA1 通道 6 全局中断	0x00000080
33	19	可编程	DMA1_CH7	DMA1 通道 7 全局中断	0x00000084
34	20	可编程	ADC	ADC 全局中断	0x00000088
35	21	可编程	USB_HP 或 CAN1_TX	USB_HP 或 CAN1_TX 全局中断	0x0000008C
36	22	可编程	USB_LP 或 CAN1_RX0	USB_LP 或 CAN1_RX0 全局中断	0x00000090
37	23	可编程	CAN1_RX1	CAN1_RX1 全局中断	0x00000094
38	24	可编程	CAN1_SCE	CAN1_SCE 全局中断	0x00000098
39	25	可编程	EXTI9_5	EXTI 线[9:5]中断	0x0000009C
40	26	可编程	TIM1_BRK	TIM1 刹车中断	0x000000A0
41	27	可编程	TIM1_UP	TIM1 更新中断	0x000000A4
42	28	可编程	TIM1_TRG_COM	TIM1 触发和通信中断	0x000000A8
43	29	可编程	TIM1_CC	TIM1 捕获比较中断	0x000000AC
44	30	可编程	TIM2	TIM2 全局中断	0x000000B0
45	31	可编程	TIM3	TIM3 全局中断	0x000000B4
46	32	可编程	TIM4	TIM4 全局中断	0x000000B8
47	33	可编程	I2C1_EV	I ² C1 事件中断	0x000000BC
48	34	可编程	I2C1_ER	I ² C1 错误中断	0x000000C0
49	35	可编程	I2C2_EV	I ² C2 事件中断	0x000000C4
50	36	可编程	I2C2_ER	I ² C2 错误中断	0x000000C8
51	37	可编程	SPI1	SPI1 全局中断	0x000000CC
52	38	可编程	SPI2	SPI2 全局中断	0x000000D0
53	39	可编程	USART1	USART1 全局中断	0x000000D4
54	40	可编程	USART2	USART2 全局中断	0x000000D8
55	41	可编程	USART3	USART3 全局中断	0x000000DC
56	42	可编程	EXTI15_10	EXTI 线[15:10]中断	0x000000E0
57	43	可编程	RTCAlarm	RTC 闹钟中断 (EXTI)	0x000000E4
58	44	可编程	QSPI1	QSPI1 全局中断	0x000000E8
59	45	可编程	USBFS	USBFS 全局中断	0x000000EC
60	46	可编程	USBFS_WKUP	USBFS 唤醒中断	0x000000F0
61	47	可编程	USART4	USART4 全局中断	0x000000F4
62	48	可编程	DMA1_CH8	DMA 通道 8 全局中断	0x000000F8
63	49	可编程	PIOC	PIOC 全局中断	0x000000FC
64	50	可编程	OPA	OPA 全局中断	0x00000100
65	51	可编程	USBPD	USBPD 全局中断	0x00000104
66	-	-	-	-	0x00000108
67	52	可编程	USBPD_WKUP	USBPD 唤醒中断	0x0000010C

68	53	可编程	CMP_WKUP	CMP 唤醒中断	0x00000110
69	54	可编程	USBHS	USBHS 全局中断	0x00000114
70	55	可编程	LVDS	LVDS 全局中断	0x00000118
71	56	可编程	USBHS_WKUP	USBHS 唤醒中断	0x0000011C
72	57	可编程	LVDS_WKUP	LVDS 唤醒中断	0x00000120
73	58	可编程	USART5	USART5 全局中断	0x00000124
74	59	可编程	USART6	USART6 全局中断	0x00000128
75	60	可编程	USART7	USART7 全局中断	0x0000012C
76	61	可编程	USART8	USART8 全局中断	0x00000130
77	62	可编程	DMA2_CH1	DMA2 通道 1 全局中断	0x00000134
78	63	可编程	DMA2_CH2	DMA2 通道 2 全局中断	0x00000138
79	64	可编程	DMA2_CH3	DMA2 通道 3 全局中断	0x0000013C
80	65	可编程	DMA2_CH4	DMA2 通道 4 全局中断	0x00000140
81	66	可编程	DMA2_CH5	DMA2 通道 5 全局中断	0x00000144
82	67	可编程	DMA2_CH6	DMA2 通道 6 全局中断	0x00000148
83	68	可编程	DMA2_CH7	DMA2 通道 7 全局中断	0x0000014C
84	69	可编程	DMA2_CH8	DMA2 通道 8 全局中断	0x00000150

注：1、NMI、EXC、ECALL-M、ECALL-U、BREAKPOINT 默认使能；


2、ECALL-M、ECALL-U、BREAKPOINT 为 EXC 的一种情况；

3、NMI、EXC、ECALL-M、ECALL-U、BREAKPOINT 支持中断挂起清除和设置操作，不支持中断使能清除和设置操作。

9.4 外部中断和事件控制器（EXTI）

9.4.1 概述

图 9-1 外部中断 (EXTI) 接口框图



由图 9-1 可以看出，外部中断的触发源既可以是软件中断（SWIEVR）也可以是实际的外部中断通道，外部中断通道的信号会先经过边沿检测电路（edge detect circuit）的筛选。只要产生软件中断或外部中断信号其一，就会通过图中的或门电路输出给事件使能和中断使能两个与门电路，只要有中断被使能或事件被使能，就会产生中断或事件。EXTI 的六个寄存器由处理器通过 PB2 接口访问。

9.4.2 唤醒事件说明

系统可以通过唤醒事件来唤醒由 WFE 指令引起的睡眠模式。唤醒事件通过以下两种配置产生：

- 在外设的寄存器里使能一个中断，但不在内核的 PFIC 里使能这个中断，同时在内核里使能 SEVONPEND 位。体现在 EXTI 中，就是使能 EXTI 中断，但不在 PFIC 中使能 EXTI 中断，同时使能 SEVONPEND 位。当 CPU 从 WFE 中唤醒后，需要清除 EXTI 的中断标志位和 PFIC 挂起位。
- 使能一个 EXTI 通道为事件通道，CPU 从 WFE 唤醒后无需清除中断标志位和 PFIC 挂起位的操作。

9.4.3 说明

使用外部中断需要配置相应外部中断通道，即选择相应触发沿，使能相应中断。当外部中断通道上出现了设定的触发沿时，将产生一个中断请求，对应的中断标志位也会被置位。对标志位写 1 可以清除该标志位。

使用外部硬件中断步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的中断使能位（EXTI_INTENR）；
- 3) 配置触发沿（EXTI_RTENR 或 EXTI_FTEENR），选择上升沿触发、下降沿触发或双边沿触发；
- 4) 在内核的 PFIC 中配置 EXTI 中断，以保证其可以正确响应。

使用外部硬件事件步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的事件使能位（EXTI_EVENR）；
- 3) 配置触发沿（EXTI_RTENR 或 EXTI_FTEENR），选择上升沿触发、下降沿触发或双边沿触发。

使用软件中断/事件步骤：

- 1) 使能外部中断（EXTI_INTENR）或外部事件（EXTI_EVENR）；
- 2) 如果使用中断服务函数，需要设置内核的 PFIC 里 EXTI 中断；
- 3) 设置软件中断触发（EXTI_SWIEVR），即会产生中断。

9.4.4 外部事件映射

表 9-2 EXTI 中断映射

外部中断/事件线路	映射事件描述
EXTI0~EXTI15	Px0~Px15 (x=A/B/C/D)，任何一个 I/O 口都可以启用外部中断/事件功能，由 AFIO_EXTICRx 寄存器配置。
EXTI16	PVD 事件：超出电压监控阈值
EXTI17	RTC 闹钟事件
EXTI19	USBPD 唤醒事件
EXTI20	USBFS 唤醒事件
EXTI21	USBHS 唤醒事件
EXTI22	COMP 唤醒事件
EXTI23	LVDS 唤醒事件

9.5 寄存器描述

9.5.1 EXTI 寄存器描述

表 9-3 EXTI 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTI_INTENR	0x40010400	中断使能寄存器	0x00000000
R32_EXTI_EVENTR	0x40010404	事件使能寄存器	0x00000000
R32_EXTI_RTENR	0x40010408	上升沿触发使能寄存器	0x00000000
R32_EXTI_FTEENR	0x4001040C	下降沿触发使能寄存器	0x00000000
R32_EXTI_SWIEVR	0x40010410	软中断事件寄存器	0x00000000
R32_EXTI_INTFR	0x40010414	中断标志位寄存器	0x00000000

9.5.1.1 中断使能寄存器 (EXTI_INTENR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								MR23	MR22	MR21	MR20	MR19	Reserved	MR17	MR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:0]	MRx	RW	使能外部中断通道 x 的中断请求信号： 1：使能此通道的中断； 0：屏蔽此通道的中断。	0

9.5.1.2 事件使能寄存器 (EXTI_EVENTR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								MR23	MR22	MR21	MR20	MR19	Reserved	MR17	MR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:0]	MRx	RW	使能外部中断通道 x 的事件请求信号： 1：使能此通道的事件； 0：屏蔽此通道的事件。	0

9.5.1.3 上升沿触发使能寄存器 (EXTI_RTENR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved								TR23	TR22	TR21	TR20	TR19	Reserved	TR17	TR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:22]	Reserved	RO	保留。	0
[23:0]	TRx	RW	使能外部中断通道 x 的上升沿触发： 1：使能此通道的上升沿触发； 0：禁止此通道的上升沿触发。	0

9.5.1.4 下降沿触发使能寄存器 (EXTI_FTEMR)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								TR23	TR22	TR21	TR20	TR19	Reserved	TR17	TR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	TRx	RW	使能外部中断通道 x 的下降沿触发： 1：使能此通道的下降沿触发； 0：禁止此通道的下降沿触发。	0

9.5.1.5 软中断事件寄存器 (EXTI_SWIEVR)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								SWIER 23	SWIER 22	SWIER 21	SWIER 20	SWIER 19	Reserved	SWIER 17	SWIER 16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWIER 15	SWIER 14	SWIER 13	SWIER 12	SWIER 11	SWIER 10	SWIER 9	SWIER 8	SWIER 7	SWIER 6	SWIER 5	SWIER 4	SWIER 3	SWIER 2	SWIER 1	SWIER 0

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	SWIERx	RW	在相对应的外部触发中断通道上设置一个软件中断。这里置位会使中断标志位 (EXTI_INTFR) 对应位置位，如果中断使能 (EXTI_INTENR) 或事件使能 (EXTI_EVENTR) 开启，那么就会产生中断或事件。	0

9.5.1.6 中断标志位寄存器 (EXTI_INTFR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								IF23	IF22	IF21	IF20	IF19	Reserved	IF17	IF16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IF15	IF14	IF13	IF12	IF11	IF10	IF9	IF8	IF7	IF6	IF5	IF4	IF3	IF2	IF1	IF0

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:0]	IFx	RW1	中断标志位, 该位置位标志表示发生了对应的 外部中断。写 1 可以清除此位。	0

9.5.2 PFIC 寄存器描述

表 9-4 PFIC 相关寄存器列表

名称	访问地址	描述	复位值
R32_PFIC_ISR1	0xE000E000	PFIC 中断使能状态寄存器 1	0x0000032C
R32_PFIC_ISR2	0xE000E004	PFIC 中断使能状态寄存器 2	0x00000000
R32_PFIC_ISR3	0xE000E008	PFIC 中断使能状态寄存器 3	0x00000000
R32_PFIC_IPR1	0xE000E020	PFIC 中断挂起状态寄存器 1	0x00000000
R32_PFIC_IPR2	0xE000E024	PFIC 中断挂起状态寄存器 2	0x00000000
R32_PFIC_IPR3	0xE000E028	PFIC 中断挂起状态寄存器 3	0x00000000
R32_PFIC_ITHRESDR	0xE000E040	PFIC 中断优先级阈值配置寄存器	0x00000000
R32_PFIC_GISR	0xE000E04C	PFIC 中断全局状态寄存器	0x00000000
R32_PFIC_VTFIDR	0xE000E050	PFIC VTF 中断 ID 配置寄存器	0x00000000
R32_PFIC_VTFADDRR0	0xE000E060	PFIC VTF 中断 0 地址寄存器	0x00000000
R32_PFIC_VTFADDRR1	0xE000E064	PFIC VTF 中断 1 地址寄存器	0x00000000
R32_PFIC_VTFADDRR2	0xE000E068	PFIC VTF 中断 2 地址寄存器	0x00000000
R32_PFIC_VTFADDRR3	0xE000E06C	PFIC VTF 中断 3 地址寄存器	0x00000000
R32_PFIC_IENR1	0xE000E100	PFIC 中断使能设置寄存器 1	0x00000000
R32_PFIC_IENR2	0xE000E104	PFIC 中断使能设置寄存器 2	0x00000000
R32_PFIC_IENR3	0xE000E108	PFIC 中断使能设置寄存器 3	0x00000000
R32_PFIC_IRER1	0xE000E180	PFIC 中断使能清除寄存器 1	0x00000000
R32_PFIC_IRER2	0xE000E184	PFIC 中断使能清除寄存器 2	0x00000000
R32_PFIC_IRER3	0xE000E188	PFIC 中断使能清除寄存器 3	0x00000000
R32_PFIC_IPSR1	0xE000E200	PFIC 中断挂起设置寄存器 1	0x00000000
R32_PFIC_IPSR2	0xE000E204	PFIC 中断挂起设置寄存器 2	0x00000000
R32_PFIC_IPSR3	0xE000E208	PFIC 中断挂起设置寄存器 3	0x00000000
R32_PFIC_IPRR1	0xE000E280	PFIC 中断挂起清除寄存器 1	0x00000000
R32_PFIC_IPRR2	0xE000E284	PFIC 中断挂起清除寄存器 2	0x00000000
R32_PFIC_IPRR3	0xE000E288	PFIC 中断挂起清除寄存器 3	0x00000000
R32_PFIC_IACTR1	0xE000E300	PFIC 中断激活状态寄存器 1	0x00000000
R32_PFIC_IACTR2	0xE000E304	PFIC 中断激活状态寄存器 2	0x00000000
R32_PFIC_IACTR3	0xE000E308	PFIC 中断激活状态寄存器 3	0x00000000

R32_PFI _C _IPRIOR _x	0xE000E400	PFIC 中断优先级配置寄存器	0x00000000
R32_PFI _C _SCTLR	0xE000ED10	PFIC 系统控制寄存器	0x00000000

注:在使用 PFIC_IENR_x 寄存器屏蔽任意中断或使用 CSR 寄存器屏蔽全局中断时,追加一条“fence.i”指令,用于内核控制状态和中断使能状态之间的同步。

9.5.2.1 PFIC 中断使能状态寄存器 1 (PFIC_ISR1)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTENSTA[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTENSTA15	INTENSTA14	INTENSTA13	INTENSTA12	Reserved	INTENSTA9	INTENSTA8	Reserved	INTENSTA5	Reserved	INTENSTA3	INTENSTA2	Reserved			

位	名称	访问	描述	复位值
[31:12]	INTENSTA	RO	12#-31#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0
[11:10]	Reserved	RO	保留。	0
[9:8]	INTENSTA	RO	8#-9#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	11b
[7:6]	Reserved	RO	保留。	0
5	INTENSTA	RO	5#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	1
4	Reserved	RO	保留。	0
[3:2]	INTENSTA	RO	2#-3#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	11b
[1:0]	Reserved	RO	保留。	0

9.5.2.2 PFIC 中断使能状态寄存器 2 (PFIC_ISR2)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTENSTA[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTENSTA[47:32]															

位	名称	访问	描述	复位值
[31:0]	INTENSTA	RO	32#-63#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0

9.5.2.3 PFIC 中断使能状态寄存器 3 (PFIC_ISR3)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											INTENSTA[84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTENSTA[79:64]															

位	名称	访问	描述	复位值
[31:21]	Reserved	R0	保留。	0
[20:0]	INTENSTA	R0	64#-84#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0

9.5.2.4 PFIC 中断挂起状态寄存器 1 (PFIC_IPR1)

偏移地址: 0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSTA[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDS TA15	PENDS TA14	PENDS TA13	PENDS TA12	Reserved		PENDS TA9	PENDS TA8	Reserved		PENDS TA5	Reser ved	PENDS TA3	PENDS TA2	Reserved	

位	名称	访问	描述	复位值
[31:12]	PENDSTA	R0	12#-31#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[11:10]	Reserved	R0	保留。	0
[9:8]	PENDSTA	R0	8#-9#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[7:6]	Reserved	R0	保留。	0
5	PENDSTA	R0	5#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
4	Reserved	R0	保留。	0
[3:2]	PENDSTA	R0	2#-3#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[1:0]	Reserved	R0	保留。	0

9.5.2.5 PFIC 中断挂起状态寄存器 2 (PFIC_IPR2)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

PENDSTA[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDSTA[47:32]															

位	名称	访问	描述	复位值
[31:0]	PENDSTA	RO	32#-63#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0

9.5.2.6 PFIC 中断挂起状态寄存器 3 (PFIC_IPR3)

偏移地址: 0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											PENDSTA[84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDSTA[79:64]															

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0
[20:0]	PENDSTA	RO	64#-84#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0

9.5.2.7 PFIC 中断优先级阈值配置寄存器 (PFIC_ITHRESDR)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved																								THRESHOLD[7:0]							

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:0]	THRESHOLD[7:0]	RW	中断优先级阈值设置值。 低于当前设置值的中断优先级值, 当挂起时不执行中断服务; 此寄存器为 0 时表示阈值寄存器功能无效。 [7:6]: 优先级阈值; [5:0]: 保留, 固定为 0, 写无效。	0

9.5.2.8 PFIC 中断全局状态寄存器 (PFIC_GISR)

偏移地址: 0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	LOCK STA	DBGMODE	GLOBL IE	Reserved	GPEND STA	GACT STA	NESTSTA[7:0]
----------	----------	---------	----------	----------	-----------	----------	--------------

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
13	LOCKSTA	RO	当前处理器是否处于锁定状态： 1：锁定状态； 0：非锁定状态。	0
12	DBGMODE	RO	当前处理器是否处于调试状态： 1：调试状态； 0：非调试状态。	0
11	GLOBL IE	RO	全局中断使能： 1：使能中断； 0：禁止中断。	0
10	Reserved	RO	保留。	0
9	GPENDSTA	RO	当前是否有中断处于挂起： 1：有； 0：没有。	0
8	GACTSTA	RO	当前是否有中断被执行： 1：有； 0：没有。	0
[7:0]	NESTSTA[7:0]	RO	当前中断嵌套状态，目前支持 2 级嵌套，[3:0]有效。 0x0F：第 4 级中断中；（溢出） 0x07：第 3 级中断中；（溢出） 0x03：第 2 级中断中； 0x01：第 1 级中断中； 0x00：没有中断发生； 其他：保留。	0

9.5.2.9 PFIC VTF 中断 ID 配置寄存器 (PFIC_VTFIDR)


偏移地址：0x50

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
VTFID3[7:0]								VTFID2[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VTFID1[7:0]								VTFID0[7:0]							

位	名称	访问	描述	复位值
[31:24]	VTFID3[7:0]	RW	配置 VTF 中断 3 的中断编号。	X
[23:16]	VTFID2[7:0]	RW	配置 VTF 中断 2 的中断编号。	X
[15:8]	VTFID1[7:0]	RW	配置 VTF 中断 1 的中断编号。	X
[7:0]	VTFID0[7:0]	RW	配置 VTF 中断 0 的中断编号。	X

9.5.2.10 PFIC 快速中断 0 偏移地址寄存器 (PFIC_VTFADDRR0)


偏移地址：0x60



位	名称	访问	描述	复位值
[31:1]	ADDR0[31:1]	RW	VTF 中断 0 服务程序地址 bit[31:1]。	X
0	VTF0EN	RW	VTF 中断 0 使能位： 1: 启用 VTF 中断 0 通道； 0: 关闭。	0

9.5.2.11 PFIC 快速中断 1 偏移地址寄存器 (PFIC_VTFADDR1)


偏移地址: 0x64



位	名称	访问	描述	复位值
[31:1]	ADDR1	RW	VTF 中断 1 服务程序地址 bit[31:1]。	X
0	VTF1EN	RW	VTF 中断 1 使能位： 1: 启用 VTF 中断 1 通道； 0: 关闭。	0

9.5.2.12 PFIC 快速中断 2 偏移地址寄存器 (PFIC_VTFADDR2)


偏移地址: 0x68



位	名称	访问	描述	复位值
[31:1]	ADDR2	RW	VTF 中断 2 服务程序地址 bit[31:1]。	X
0	VTF2EN	RW	VTF 中断 2 使能位： 1: 启用 VTF 中断 2 通道； 0: 关闭。	0

9.5.2.13 PFIC 快速中断 3 偏移地址寄存器 (PFIC_VTFADDR3)

偏移地址: 0x6C



15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR3[15:1]														VTF3EN	

位	名称	访问	描述	复位值
[31:1]	ADDR3	RW	VTF 中断 3 服务程序地址 bit[31:1]。	X
0	VTF3EN	RW	VTF 中断 3 使能位： 1：启用 VTF 中断 3 通道； 0：关闭。	0

9.5.2.14 PFIC 中断使能设置寄存器 1 (PFIC_IENR1)

偏移地址：0x100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTEN[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTEN 15	INTEN 14	INTEN 13	INTEN 12	Reserved											

位	名称	访问	描述	复位值
[31:12]	INTEN	WO	12#-31#中断使能控制。 1：当前编号中断使能； 0：无影响。	0
[11:0]	Reserved	RO	保留。	0

9.5.2.15 PFIC 中断使能设置寄存器 2 (PFIC_IENR2)

偏移地址：0x104

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTEN[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTEN[47:32]															

位	名称	访问	描述	复位值
[31:0]	INTEN	WO	32#-63#中断使能控制。 1：当前编号中断使能； 0：无影响。	0

9.5.2.16 PFIC 中断使能设置寄存器 3 (PFIC_IENR3)

偏移地址：0x108

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											INTEN[84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTEN[79:64]															

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0
[20:0]	INTEN	WO	64#-84#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0

9.5.2.17 PFIC 中断使能清除寄存器 1 (PFIC_IRER1)

偏移地址: 0x180

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTRST[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTRSE T15	INTRSE T14	INTRSE T13	INTRSE T12	Reserved											

位	名称	访问	描述	复位值
[31:12]	INTRSET	WO	12#-31#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

9.5.2.18 PFIC 中断使能清除寄存器 2 (PFIC_IRER2)

偏移地址: 0x184

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTRSET[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTRSET[47:32]															

位	名称	访问	描述	复位值
[31:0]	INTRSET	WO	32#-63#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0

9.5.2.19 PFIC 中断使能清除寄存器 3 (PFIC_IRER3)

偏移地址: 0x188

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											INTRSET[84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTRSET[79:64]															

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:21]	Reserved	RO	保留。	0
[20:0]	INTRSET	WO	64#-84#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0

9.5.2.20 PFIC 中断挂起设置寄存器 1 (PFIC_IPSR1)

偏移地址: 0x200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSET [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEND SET15	PEND SET14	PEND SET13	PEND SET12	Reserved		PEND SET9	PEND SET8	Reserved		PEND SET5	Reserved	PEND SET3	PEND SET2	Reserved	

位	名称	访问	描述	复位值
[31:12]	PENDSET	WO	12#-31#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[11:10]	Reserved	RO	保留。	0
[9:8]	PENDSET	WO	8#-9#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[7:6]	Reserved	RO	保留。	0
5	PENDSET	WO	5#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
4	Reserved	RO	保留。	0
[3:2]	PENDSET	WO	2#-3#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

9.5.2.21 PFIC 中断挂起设置寄存器 2 (PFIC_IPSR2)

偏移地址: 0x204

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSET [63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDSET [47:32]															

位	名称	访问	描述	复位值
[31:0]	PENDSET	WO	32#-63#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0

9.5.2.22 PFIC 中断挂起设置寄存器 3 (PFIC_IPSR3)

偏移地址: 0x208

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											PENDSET [84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDSET [79:64]															

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0
[20:0]	PENDSET	WO	64#-84#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0

9.5.2.23 PFIC 中断挂起清除寄存器 1 (PFIC_IPRR1)

偏移地址: 0x280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDRST [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEND RST15	PEND RST14	PEND RST13	PEND RST12	Reserved		PEND RST9	PEND RST8	Reserved		PEND RST5	Reserved	PEND RST3	PEND RST2	Reserved	

位	名称	访问	描述	复位值
[31:12]	PENDRST	WO	12#-31#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[11:10]	Reserved	RO	保留。	0
[9:8]	PENDRST	WO	8#-9#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[7:6]	Reserved	RO	保留。	0
5	PENDRST	WO	5#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
4	Reserved	RO	保留。	0
[3:2]	PENDRST	WO	2#-3#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

9.5.2.24 PFIC 中断挂起清除寄存器 2 (PFIC_IPRR2)

偏移地址: 0x284

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

PENDRST[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDRST[47:32]															

位	名称	访问	描述	复位值
[31:0]	PENDRST	WO	32#-63#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0

9.5.2.25 PFIC 中断挂起清除寄存器 3 (PFIC_IPRR3)

偏移地址: 0x288

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											PENDRST[84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDRST[79:64]															

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0
[20:0]	PENDRST	WO	64#-84#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0

9.5.2.26 PFIC 中断激活状态寄存器 1 (PFIC_IACR1)

偏移地址: 0x300

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IACR1[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IACR1 15	IACR1 14	IACR1 13	IACR1 12	Reserved		IACR1 9	IACR1 8	Reserved		IACR1 5	Reserved	IACR1 3	IACR1 2	Reserved	

位	名称	访问	描述	复位值
[31:12]	IACR1	RO	12#-31#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[11:10]	Reserved	RO	保留。	0
[9:8]	IACR1	RO	8#-9#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[7:6]	Reserved	RO	保留。	0
5	IACR1	RO	5#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0

4	Reserved	R0	保留。	0
[3:2]	IACTS	R0	2#-3#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[1:0]	Reserved	R0	保留。	0

9.5.2.27 PFIC 中断激活状态寄存器 2 (PFIC_IACTR2)

偏移地址: 0x304

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IACTS[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IACTS[47:32]															

位	名称	访问	描述	复位值
[31:0]	IACTS	R0	32#-63#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0

9.5.2.28 PFIC 中断激活状态寄存器 3 (PFIC_IACTR3)

偏移地址: 0x308

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											IACTS[84:80]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IACTS[79:64]															

位	名称	访问	描述	复位值
[31:21]	Reserved	R0	保留。	0
[20:0]	IACTS	R0	64#-84#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0

9.5.2.29 PFIC 中断优先级配置寄存器 (PFIC_IPRIORx) (x=0-63)

偏移地址: 0x400 - 0x4FF

控制器支持 256 个中断 (0-255)，每个中断使用 8bit 来设置控制优先级。

	31	24	23	16	15	8	7	0				
IPRIOR63	PRIO_255			PRIO_254			PRIO_253			PRIO_252		
...	...			...			...			...		
IPRIORx	PRIO_(4x+3)			PRIO_(4x+2)			PRIO_(4x+1)			PRIO_(4x)		
...	...			...			...			...		
IPRIOR0	PRIO_3			PRIO_2			PRIO_1			PRIO_0		

位	名称	访问	描述	复位值
[2047:2040]	IP_255[7:0]	RW	同 IP_0 描述。	0
...	...	...	...	...
[31:24]	IP_3[7:0]	RW	同 IP_0 描述。	0
[23:16]	IP_2[7:0]	RW	同 IP_0 描述。	0
[15:8]	IP_1[7:0]	RW	同 IP_0 描述。	0
[7:0]	IP_0[7:0]	RW	编号 0 中断优先级配置： [7:6]：优先级控制位： 若配置无嵌套，无抢占位； 若配置嵌套，均为抢占位，但最多允许发生两级中断。 [5:0]：保留，固定为 0。 注：优先级数值越小，优先级约高，同一抢占优先级中断若同时挂起，优先执行优先级高的中断。	0

注：中断 2、3、5、8、9 的优先级固定为 0，无法配置。

9.5.2.30 PFIC 系统控制寄存器 (PFIC_SCTLR)

偏移地址：0xD10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SYS RST	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										SET EVENT	SEV ONPEND	WFI TO WFE	SLEEP DEEP	SLEEP ONEXIT	Reser ved

位	名称	访问	描述	复位值
31	SYSRST	WO	系统复位。自动清 0。写 1 有效，写 0 无效。	0
[30:6]	Reserved	RO	保留。	0
5	SETEVENT	WO	设置事件，可以唤醒 WFE 的情况。	0
4	SEVONPEND	RW	当发生事件或者中断挂起状态时，可以从 WFE 指令后唤醒系统，如果未执行 WFE 指令，将在下次执行该指令后立即唤醒系统。 1：启用的事件和所有中断（包括未开启中断）都能唤醒系统； 0：只有启用的事件和启用的中断可以唤醒系统。	0
3	WFI TO WFE	RW	将 WFI 指令当成是 WFE 执行。 1：将之后的 WFI 指令当做 WFE 指令； 0：无作用。	0

2	SLEEPDEEP	RW	控制系统的低功耗模式： 1: deepsleep; 0: sleep。	0
1	SLEEPONEXIT	RW	控制离开中断服务程序后，系统状态： 1: 系统进入低功耗模式； 0: 系统进入主程序。	0
0	Reserved	RO	保留。	0

9.5.3 STK 寄存器描述

表 9-5 STK 相关寄存器列表

名称	访问地址	描述	复位值
R32_STK_CTLR	0xE000F000	系统计数控制寄存器	0x00000000
R32_STK_SR	0xE000F004	系统计数器状态寄存器	0x00000000
R32_STK_CNTL	0xE000F008	系统计数器低位寄存器	0xFFFFFFFF
R32_STK_CMPLR	0xE000F010	计数比较低位寄存器	0xFFFFFFFF

注：适用于基于 32 位 RISC-V 指令集及架构设计的通用微控制器。

9.5.3.1 系统计数控制寄存器（STK_CTLR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										INIT	MODE	STRE	STCLK	STIE	STE

位	名称	访问	描述	复位值
[31:6]	Reserved	RO	保留。	0
5	INIT	RW1	计数器初始值更新： 1: 向上计数时更新为 0，向下计数时更新为比较值； 0: 无效。	0
4	MODE	RW	计数模式： 1: 向下计数； 0: 向上计数。	0
3	STRE	RW	自动重装载计数使能位： 1: 向上计数到比较值后重新从 0 开始计数， 向下计数到 0 后，重新从比较值开始计数； 0: 继续向上/向下计数。	0
2	STCLK	RW	计数器时钟源选择位： 1: HCLK 做时基； 0: HCLK/8 做时基。	0
1	STIE	RW	计数器中断使能控制位： 1: 使能计数器中断； 0: 关闭计数器中断。	0
0	STE	RW	系统计数器使能控制位： 1: 启动系统计数器 STK；	0

			0: 关闭系统计数器 STK, 计数器停止计数。	
--	--	--	--------------------------	--

9.5.3.2 系统计数器状态寄存器 (STK_SR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWIE	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														CNTIF	

位	名称	访问	描述	复位值
31	SWIE	RW	软件中断触发使能 (SWI) : 1: 触发软件中断; 0: 关闭触发。 注: 进入软件中断后须将此位清 0, 否则将一直触发。	0
[30:1]	Reserved	RO	保留。	0
0	CNTIF	RW	计数值比较标志, 写 0 清除, 写 1 无效: 1: 向上计数达到比较值, 向下计数到 0; 0: 未达到比较值。	0

9.5.3.3 系统计数器低位寄存器 (STK_CNTL)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:0]	CNT[31:0]	RW	当前计数器计数值低 32 位。	X

9.5.3.4 计数比较低位寄存器 (STK_CMPLR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP[15:0]															

位	名称	访问	描述	复位值
[31:0]	CMP[31:0]	RW	设置比较计数器值低 32 位。	X

9.5.4 专用 CSR 寄存器

RISC-V 架构中定义了一些控制和状态寄存器 (Control and Status Register, CSR)，用于配置或标识或记录运行状态。CSR 寄存器属于内核内部的寄存器，使用专用的 12 位地址空间。CH32V205 芯片除了 RISC-V 特权架构文档中定义的标准寄存器外，还增加了一些厂商自定义寄存器，需要使用 CSR 指令进行访问。

注：部分 CSR 寄存器需要系统在机器模式下访问，非机器模式下访问这些 CSR 寄存器将导致芯片进入异常。标注为“MRW”：需要系统在机器模式下才能访问；标注为“MRO”：在机器模式下只读。

表 9-6 CSR 相关寄存器列表

名称	CSR 地址	访问	描述	复位值
MTVEC	0x305	MRW	机器模式异常基地址寄存器	0x00000000
GINTENR	0x800	URW	用户模式全局中断使能寄存器	0x00000000
INTSYSCR	0x804	URW	中断系统控制寄存器	0x00000004
CORECFGR	0xBC0	MRW	微处理器配置寄存器	0x00000001
INESTCR	0xBC1	MRW	中断嵌套控制寄存器	0x00000000

9.5.4.1 机器模式异常基地址寄存器 (MTVEC)

CSR 地址：0x305

位	名称	访问	描述	复位值
[31:2]	BASEADDR[31:2]	MRW	中断向量表基地址，其中位[9:2]固定为 0。	0
1	MODE1	MRW	中断向量表识别模式： 1：按绝对地址识别，支持全范围，但必须跳转； 0：按跳转指令识别，有限范围，支持非跳指令。	0
0	MODE0	MRW	中断或异常入口地址模式选择： 1：根据中断编号*4 进行地址偏移； 0：使用统一入口地址。	0

对于 V3 系列微处理器的 MCU，启动文件里默认配置了 MODE0 为 1，异常或中断的入口根据中断编号*4 进行偏移，注意 V3B 微处理器既可以是一条跳转指令也可以使用中断函数的绝对地址，默认启动文件中将其配置为绝对地址。

9.5.4.2 用户模式全局中断使能寄存器 (GINTENR)

该寄存器用于控制全局中断的使能与屏蔽，机器模式下全局中断的使能与屏蔽可以通过寄存器 mstatus 中的 MIE，MPIE 位控制，该寄存器用户模式下无法操作。而全局中断使能寄存器 gintenr 是 mstatus 中 MIE 和 MPIE 的映射，用户模式下可以通过操作 gintenr，用于 MIE 和 MPIE 的置位和清零。

CSR 地址：0x800

位	名称	访问	描述	复位值
[31:13]	Reserved	URO	保留。	0
[12:11]	MPP[1:0]	URO	进中断前特权模式。	0
[10:8]	Reserved	URO	保留。	0
7	MPIE	URW	当 0xBC0 (CSR) bit5 位使能时，该位在用户模式下可读可写。	0
[6:4]	Reserved	URO	保留。	0

3	MIE	URW	当 0xBC0 (CSR) bit5 位使能时, 该位在用户模式下可读可写。	0
[1:0]	Reserved	URO	保留。	0

9.5.4.3 中断系统控制寄存器 (INTSYSCR)

CSR 地址: 0x804

位	名称	访问	描述	复位值
31	LOCK	MRW	用户模式锁定标志, 锁定后用户模式不可开启本组寄存器配置。 1: 锁定, 仅机器模式可配置; 0: 非锁定, 机器/用户模式可配置。	0
[30:6]	Reserved	RO	保留。	0
5	HW_POP_OFF	MRW	一次性硬件出栈关闭, 退出中断后自动复位。 1: 下次退出中断时屏蔽硬件出栈; 0: 不屏蔽硬件出栈。	0
4	Reserved	RO	保留。	0
[3:2]	PREEMPT	MRW	抢占优先级位宽配置寄存器, 用于配置中断优先级中抢占优先级位宽。 00: 抢占位宽为 0, 任何优先级的中断无法嵌套; 01: 抢占位宽为 1, 即中断优先级寄存器的位 [7] 为抢占优先级; 10: 抢占位宽为 2, 即中断优先级寄存器的位 [7:6] 为抢占优先级; 11: 抢占位宽为 3, 即中断优先级寄存器的位 [7:5] 为抢占优先级。	01b
1	INESTEN	MRW	中断嵌套功能使能。 1: 使能; 0: 关闭。	0
0	HWSTKEN	MRW	硬件压栈保护使能。 1: 进入中断时使用硬件堆栈保护; 0: 进入中断时不使用硬件堆栈保护。	0

注: 中断嵌套功能的开启和关闭, 由寄存器 INESTCR 的位 NEST_LVL 控制。

9.5.4.4 微处理器配置寄存器 (CORECFGR)

CSR 地址: 0xBC0

位	名称	访问	描述	复位值
[31:8]	Reserved	MRO	保留。	0
7	CSTA_FAULT_IE	MRW	内核状态错误中断使能: 1: 发生状态错误时, 产生 NMI 中断; 0: 发生状态错误时, 不产生 NMI 中断。	0
6	Reserved	MRO	保留, 保持 0。	0
5	IE_REMAP_EN	MRW	MIE 寄存器映射使能: 1: CSR 地址 0x800 的位 3 和位 7 分别映射为 MSTATUS 寄存器的位 MIE 和 MSTATUS 寄存器的位 MPIE; 0: 不映射。	0

			0: CSR 地址 0x800 为只读寄存器, 返回值为 MSTATUS 的值。	
[4:2]	Reserved	MRO	保留。	0
[1:0]	FETCH_MODE[1:0]	MRW	取指模式: 00: 预取关闭。指令预取功能关闭, 避免无效的取指操作, CPU 流水线上至多存在 1 条有效指令。此模式功耗最低, 性能下降约 2~3 倍。 01: 预取模式 1。指令预取功能打开, CPU 将持续对指令存储器进行访问, 直到内部指令缓冲器待执行指令数量超过一定数量, 或者指令缓冲器已满时, 暂停取指令; (CPU 预测失败将引入冗余取指操作, 在部分情况下, 执行单元将额外引入 0~2 个周期的气泡, 大部分程序性能下降不明显); 其他: 保留。	01b

9.5.4.5 中断嵌套控制寄存器 (INESTCR)

CSR 地址: 0xBC1

位	名称	访问	描述	复位值
31	Reserved	MRO	保留。	0
30	NEST_OV	MRW	中断/异常嵌套溢出标志位, 写 1 清零: 1: 中断溢出标志; 0: 中断未溢出。 注: 中断溢出仅会在执行二级中断服务函数产生指令异常或 NMI 中断时发生。此时异常和 NMI 中断正常进入, 但是 CPU 堆栈溢出, 不可从此异常和 NMI 中断退出。	0
[29:12]	Reserved	MRO	保留。	0
[11:8]	NEST_STA[3:0]	MRO	嵌套状态标志位: 0000: 无中断; 0001: 一级中断; 0011: 二级中断, (一级嵌套); 0111: 三级中断, (溢出); 1111: 四级中断, (溢出)。	0
[7:2]	Reserved	MRO	保留。	0
[1:0]	NEST_LVL[1:0]	MRW	嵌套等级: 00: 禁止嵌套, 关闭嵌套功能; 01: 一级嵌套, 打开嵌套功能; 其他: 无效。 注: 对该域写 10b 或 11b, 该域被置为 01b, 对该与写 11b 时, 读该寄存器可获得芯片最高嵌套等级。	0

第 10 章 GPIO 及其复用功能（GPIO/AFIO）

GPIO 口可以配置成多种输入或输出模式，内置可关闭的上拉或下拉电阻，可以配置成推挽或开漏功能。GPIO 口还可以复用成其他功能。

PA11/PA12 可以复用作为 USB 的 I/O 引脚，有两套互斥的上拉和下拉电阻。当 RB_UC_RST_SIE=1 时作为普通 GPIO，上拉和下拉电阻的控制方法和特性与其他 GPIO 相同。当 RB_UC_RST_SIE=0 时作为 USB 专用引脚 UDM/UDP，USB 上拉电阻约 1.5K，参考表 20-2 实现控制，USB 下拉电阻约 15K，由 R8_USB_CTRL 中的 RB_UH_PD_DIS 控制，均不受 GPIO 控制。

PA0/PA1 可以复用作为 USB PD 的 I/O 引脚，有两套相互独立的上拉和下拉电阻。其中，与其他 GPIO 特性相同的上拉和下拉电阻的控制方法与其他 GPIO 相同。另有一套上拉电流和下拉电阻 R_d （部分封装形式的芯片未内置）用于 Type-C 引脚，由 R16_PORT_CC1/R16_PORT_CC2 控制。另外，AFIO_CR 中的 USBPD_IN_HVT 位，可为 PA0/PA1 选择高阈值输入模式。

10.1 主要特征

端口的每个引脚可以配置成以下的多种模式之一：


浮空输入；	开漏输出；
上拉输入；	推挽输出；
下拉输入；	模拟输入；
复用功能的输入和输出。	

许多引脚拥有复用功能，很多其他的外设把自己的输出和输入通道映射到这些引脚上，这些复用引脚具体用法需要参照各个外设，而对这些引脚是否复用和是否重映射的内容由本章说明。

10.2 功能描述

10.2.1 概述

图 10-1 GPIO 模块基本结构框图



如图 10-1 所示 I/O 口结构，每个引脚在芯片内部都有两只保护二极管，I/O 口内部可分为输入和输出驱动模块。其中输入驱动有弱上下拉电阻可选，可连接到 AD 等模拟输入的外设；如果输入到数字外设，就需要经过一个 TTL 施密特触发器，再连接到 GPIO 输入寄存器或其他复用外设。而输出驱

动有一对 MOS 管，可通过配置上下的 MOS 管是否使能来将 I/O 口配置成开漏或推挽输出；输出驱动内部也可以配置成由 GPIO 控制输出还是由复用的其他外设控制输出。

10.2.2 GPIO 的初始化功能

刚复位后，GPIO 口运行在初始状态，这时大多数 I/O 口都是运行在浮空输入状态，但也有 HSE 等外设相关的引脚是运行在外设复用的功能上。具体的初始化功能请参照引脚描述相关的章节。

10.2.3 外部中断

所有的 GPIO 口都可以被配置外部中断输入通道，但一个外部中断输入通道最多只能映射到一个 GPIO 引脚上，且外部中断通道的序号必须和 GPIO 端口的位号一致，比如 PA1（或 PB1、PC1、PD1、PE1）只能映射到 EXTI1 上，且 EXTI1 只能接受 PA1、PB1、PC1、PD1 或 PE1 等其中之一的映射，双方都是一对一的关系。

10.2.4 复用功能复用器和映射

复用功能

I/O 引脚通过一个复用器连接到板载外设/模块，该复用器一次仅允许一个外设的复用功能（AF）连接到 I/O 引脚。这可以确保共用同一个 I/O 引脚的外设之间不会发生冲突。

每个 I/O 引脚都有一个复用器，该复用器采用多达 8 路复用功能输入（AF0 到 AF7），可通过 GPIOx_AFLR 和 GPIOx_AFHR 寄存器对这些输入进行配置：

复位后，复用器选择为复用功能 0（AF0）。在复用模式下通过 GPIOx_CFGLR/GPIOx_CFGHR 寄存器配置 I/O。

CH32V205DS0 手册中详细说明了每个引脚的特定复用功能分配。

复用功能配置

- 使用输入方向的复用功能，端口必须配置成复用输入模式，上下拉设置可根据实际需要来设置
- 使用输出方向的复用功能，端口必须配置成复用输出模式，推挽或开漏可根据实际情况设置
- 对于双向的复用功能，端口必须配置成复用输出模式，这时驱动器被配置成浮空输入模式


同一个 I/O 口可能有多个外设复用到此管脚，因此为了使各个外设都有最大的发挥空间，外设的复用引脚除了默认复用引脚，还可以进行重映射，重映射到其他的引脚，避开被占用的引脚。

10.2.5 锁定机制

锁定机制可以锁定 I/O 口的配置。经过特定的一个写序列后，选定的 I/O 引脚配置将被锁定，在下一个复位前无法更改。

10.2.6 输入配置


图 10-2 GPIO 模块输入配置结构框图



当 I/O 口配置成输入模式时，输出驱动断开，输入上下拉可选，不连接复用功能和模拟输入。在每个 I/O 口上的数据在每个 PB2 时钟被采样到输入数据寄存器，读取输入数据寄存器对应位即获取了对应引脚的电平状态。

10.2.7 输出配置


图 10-3 GPIO 模块输出配置结构框图



当 I/O 口配置成输出模式时，输出驱动器中的一对 MOS 可根据需要被配置成推挽或开漏模式，不使用复用功能。输入驱动的上下拉电阻被禁用，TTL 施密特触发器被激活，出现在 I/O 引脚上的电平将会在每个 PB2 时钟被采样到输入数据寄存器，所以读取输入数据寄存器将会得到 I/O 状态，在推挽输出模式时，对输出数据寄存器的访问就会得到最后一次写入的值。

10.2.8 复用功能配置


图 10-4 GPIO 模块被其他外设复用时的结构框图



在启用复用功能时，输出驱动器被使能，可以按需要被配置成开漏或推挽模式，施密特触发器也被打开，复用功能的输入和输出线都被连接，但是输出数据寄存器被断开，出现在 I/O 引脚上的电平将会在每个 PB2 时钟被采样到输入数据寄存器，在开漏模式下，读取输入数据寄存器将会得到 I/O 口当前状态；在推挽模式下，读取输出数据寄存器将会得到最后一次写入的值。

10.2.9 模拟输入配置

图 10-5 GPIO 模块作为模拟输入时的配置结构框图



在启用模拟输入时，输出缓冲器被断开，输入驱动中施密特触发器的输入被禁止以防止产生 I/O 口上的消耗，上下拉电阻被禁止，读取输入数据寄存器将一直为 0。

10.2.10 外设的 GPIO 设置

下列表格推荐了各个外设的引脚相应的 GPIO 口配置。

表 10-1 高级定时器（TIM1）

TIM1	配置	GPIO 配置
------	----	---------

TIM1_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM1_CHxN	互补输出通道 x	推挽复用输出
TIM1_BK	刹车输入	浮空输入
TIM1_ETR	外部触发时钟输入	浮空输入

表 10-2 通用定时器 (TIM2/3/4)

TIM2/3/4 引脚	配置	GPIO 配置
TIM2/3/4_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM2/3/4_ETR	外部触发时钟输入	浮空输入

表 10-3 通用同步异步串行收发器 (USART1/2/3/4/5/6/7/8)

USART 引脚	配置	GPIO 配置
USARTx_TX	全双工模式	推挽复用输出
	半双工同步模式	开漏复用输出
USARTx_RX	全双工模式	浮空输入或带上拉输入
	半双工同步模式	未使用
USARTx_CK	同步模式	推挽复用输出
USARTx_RTS	硬件流量控制	推挽复用输出
USARTx_CTS	硬件流量控制	浮空输入或带上拉输入

表 10-4 串行外设接口 (SPI) 模块

SPI 引脚	配置	GPIO 配置
SPIx_SCK	主模式	推挽复用输出
	从模式	浮空输入
SPIx_MOSI	全双工主模式	推挽复用输出
	全双工从模式	浮空输入或带上拉输入
	简单的双向数据线/主模式	推挽复用输出
	简单的双向数据线/从模式	未使用
SPIx_MISO	全双工主模式	浮空输入或带上拉输入
	全双工从模式	推挽复用输出
	简单的双向数据线/主模式	未使用
	简单的双向数据线/从模式	推挽复用输出
SPIx_NSS	硬件主/从模式	浮空、上拉或下拉输入
	硬件主模式/NSS 输出使能	推挽复用输出
	软件模式	未使用

表 10-5 内部集成总线 (I2C) 模块

I ² C 引脚	配置	GPIO 配置
I ² C_SCL	I ² C 时钟	开漏复用输出
I ² C_SDA	I ² C 数据	开漏复用输出

表 10-6 控制器局域网（CAN）模块

CAN 引脚	GPIO 配置
CANx_TX	推挽复用输出
CANx_RX	浮空输入或上拉输入

表 10-7 USB 主机设备（USBFS）控制器

USBFS 引脚	GPIO 配置
USBFS_DM/USBFS_DP	使能了 USB 模块之后，复用 I/O 口会自动连接到内部 USBFS 收发器

表 10-8 USB PD / type C 控制器

USBPD 引脚	GPIO 配置
CC1/CC2	使能了 USB PD 模块之后，复用 I/O 口会自动连接到内部 PD 收发器

表 10-9 直接存储器访问控制（FSMC）控制器

FSMC 引脚	GPIO 配置
FSMC_A[23:16] FSMC_D[15:0]	推挽复用输出
FSMC_CLK	推挽复用输出
FSMC_NOE FSMC_NWE	推挽复用输出
FSMC_NE1 FSMC_NCE2	推挽复用输出
FSMC_NWAIT	浮空输入或带上拉输入
FSMC_NBL[1:0]	推挽复用输出

表 9-10 QSPI 接口（QSPI）模块

QSPI 引脚	GPIO 配置
QSPI_SCK	复用推挽输出
QSPI_SCSN	复用推挽输出
QSPI_SIO[3:0]	复用推挽输出
QSPI_SCSXN	复用推挽输出
QSPI_SIOX[3:0]	复用推挽输出

表 10-11 模拟转数字转换器（ADC）

ADC 引脚	GPIO 配置
ADC	模拟输入

表 10-12 其他的 I/O 功能设置

引脚	配置功能	GPIO 配置
TAMPER_RTC	RTC 输出	硬件自动设置
	侵入事件输入	
MCO	时钟输出	推挽复用输出
EXTI	外部中断输入	浮空、上拉或下拉输入

10.2.11 复用功能重映射 GPIO 设置

10.2.11.1 OSC32_IN/OSC32_OUT 作为 GPIO 端口 PC14/PC15

当 LSEON=0 时, LSE 振荡器引脚 OSC32_IN/OSC32_OUT 可以分别用做 GPIO 的 PC14/PC15。

当 LSEON=1 时, 作为 LSE 引脚。

注: 上电默认做普通 IO 功能

10.2.11.2 OSC_IN/OSC_OUT 引脚作为 GPIO 端口 PD0/PD1

OSC_IN/OSC_OUT 可以用做 GPIO 的 PD0/PD1, 通过设置重映射寄存器 1 (AFIO_PCFR1) 实现。

10.2.12 BC 功能配置

AFIO_CR 寄存器包括 BC 接口 UDM/UDP 引脚的控制位、比较器及电压输出的控制位。

设置 RB_UC_RST_SIE=0 开启 USB、设置 R8_UHOST_CTRL 中的 RB_UH_PD_DIS=0 使能内部 15K 下拉; 设置 UDM/UDP 的 BC_VSRC=1, 可使能 BC 协议源电压 V_{BC_SRC} 输出; 设置 UDM/UDP 的 BC_CMPE=1, 可使能 BC 协议比较器; 对 UDM/UDP 的 BC_CMP0 位进行读操作, 可获取引脚电压与 BC 协议参考值 V_{BC_REF} 的比较状态。

AFIO_CR 寄存器中还包括了 USBPD_IN_HVT 位, 该位可对 PD 引脚 PA0/PA1 高阈值输入模式进行设置。该位置 1 时为高阈值输入, 典型值约 2.2V, 可降低 PD 通讯时的 I/O 功耗; 该位置 0 时为正常 GPIO 阈值输入。

10.3 寄存器描述

10.3.1 GPIO 的寄存器描述

除非特殊说明, GPIO 的寄存器必须以字的方式操作 (以 32 位来操作这些寄存器)。

表 10-13 GPIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_GPIOA_CFGLR	0x40010800	PA 端口配置寄存器低位	0x44444444
R32_GPIOB_CFGLR	0x40010C00	PB 端口配置寄存器低位	0x44444444
R32_GPIOC_CFGLR	0x40011000	PC 端口配置寄存器低位	0x44444444
R32_GPIOD_CFGLR	0x40011400	PD 端口配置寄存器低位	0x44444444
R32_GPIOE_CFGLR	0x40011800	PE 端口配置寄存器低位	0x44444444
R32_GPIOA_CFGHR	0x40010804	PA 端口配置寄存器高位	0x48844444
R32_GPIOB_CFGHR	0x40010C04	PB 端口配置寄存器高位	0x44444444
R32_GPIOC_CFGHR	0x40011004	PC 端口配置寄存器高位	0x44444444
R32_GPIOD_CFGHR	0x40011404	PD 端口配置寄存器高位	0x44444444
R32_GPIOE_CFGHR	0x40011804	PE 端口配置寄存器高位	0x44444444
R32_GPIOA_INDR	0x40010808	PA 端口输入数据寄存器	0x0000XXXX
R32_GPIOB_INDR	0x40010C08	PB 端口输入数据寄存器	0x0000XXXX
R32_GPIOC_INDR	0x40011008	PC 端口输入数据寄存器	0x0000XXXX
R32_GPIOD_INDR	0x40011408	PD 端口输入数据寄存器	0x0000XXXX
R32_GPIOE_INDR	0x40011808	PE 端口输入数据寄存器	0x0000XXXX
R32_GPIOA_OUTDR	0x4001080C	PA 端口输出数据寄存器	0x00000000
R32_GPIOB_OUTDR	0x40010C0C	PB 端口输出数据寄存器	0x00000000
R32_GPIOC_OUTDR	0x4001100C	PC 端口输出数据寄存器	0x00000000
R32_GPIOD_OUTDR	0x4001140C	PD 端口输出数据寄存器	0x00000000

R32_GPIOE_OUTDR	0x4001180C	PE 端口输出数据寄存器	0x00000000
R32_GPIOA_BSHR	0x40010810	PA 端口置位/复位寄存器	0x00000000
R32_GPIOB_BSHR	0x40010C10	PB 端口置位/复位寄存器	0x00000000
R32_GPIOC_BSHR	0x40011010	PC 端口置位/复位寄存器	0x00000000
R32_GPIOD_BSHR	0x40011410	PD 端口置位/复位寄存器	0x00000000
R32_GPIOE_BSHR	0x40011810	PE 端口置位/复位寄存器	0x00000000
R32_GPIOA_BCR	0x40010814	PA 端口复位寄存器	0x00000000
R32_GPIOB_BCR	0x40010C14	PB 端口复位寄存器	0x00000000
R32_GPIOC_BCR	0x40011014	PC 端口复位寄存器	0x00000000
R32_GPIOD_BCR	0x40011414	PD 端口复位寄存器	0x00000000
R32_GPIOE_BCR	0x40011814	PE 端口复位寄存器	0x00000000
R32_GPIOA_LCKR	0x40010818	PA 端口锁定配置寄存器	0x00000000
R32_GPIOB_LCKR	0x40010C18	PB 端口锁定配置寄存器	0x00000000
R32_GPIOC_LCKR	0x40011018	PC 端口锁定配置寄存器	0x00000000
R32_GPIOD_LCKR	0x40011418	PD 端口锁定配置寄存器	0x00000000
R32_GPIOE_LCKR	0x40011818	PE 端口锁定配置寄存器	0x00000000

10.3.1.1 GPIO 配置寄存器低位 (GPIOx_CFGLR) (x=A/B/C/D/E)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]	MODE7[1:0]	CNF6[1:0]	MODE6[1:0]	CNF5[1:0]	MODE5[1:0]	CNF4[1:0]	MODE4[1:0]								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]	MODE3[1:0]	CNF2[1:0]	MODE2[1:0]	CNF1[1:0]	MODE1[1:0]	CNF0[1:0]	MODE0[1:0]								

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=0-7), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 00: 通用推挽输出模式; 01: 通用开漏输出模式; 10: 复用功能推挽输出模式; 11: 复用功能开漏输出模式。	01b
[29:28] [25:24] [21:20] [17:16] [13:12] [9:8] [5:4]	MODEy[1:0]	RW	(y=0-7), 端口 x 模式选择, 通过这些位配置相应的端口。 00: 输入模式; 01: 中速、输出模式; 10: 低速、输出模式; 11: 高速、输出模式。	00b

[1:0]				
-------	--	--	--	--

10.3.1.2 GPIO 配置寄存器高位 (GPIOx_CFGHR) (x=A/B/C/D/E)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF15[1:0]	MODE15[1:0]	CNF14[1:0]	MODE14[1:0]	CNF13[1:0]	MODE13[1:0]	CNF12[1:0]	MODE12[1:0]								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF11[1:0]	MODE11[1:0]	CNF10[1:0]	MODE10[1:0]	CNF9[1:0]	MODE9[1:0]	CNF8[1:0]	MODE8[1:0]								

该表格适用于 GPIOA:

位	名称	访问	描述	复位值
[31:30] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=8-12, 15), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 00: 通用推挽输出模式; 01: 通用开漏输出模式; 10: 复用功能推挽输出模式; 11: 复用功能开漏输出模式。	01b
[27:26] [23:22]	CNFy[1:0]	RW	(y=13-14), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 00: 通用推挽输出模式; 01: 通用开漏输出模式; 10: 复用功能推挽输出模式; 11: 复用功能开漏输出模式。	10b
[29:28] [25:24] [21:20] [17:16] [13:12] [9:8] [5:4] [1:0]	MODEy[1:0]	RW	(y=8-15), 端口 x 的模式位, 通过这些位配置相应的端口。 00: 输入模式; 01: 中速、输出模式; 10: 低速、输出模式; 11: 高速、输出模式。	00b

该表格适用于 GPIOB/C/D/E：

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=8-15)，端口 x 的配置位，通过这些位配置相应的端口。 在输入模式时 (MODE=00b)： 00：模拟输入模式； 01：浮空输入模式； 10：带有上下拉模式。 11：保留。 在输出模式 (MODE>00b)： 00：通用推挽输出模式； 01：通用开漏输出模式； 10：复用功能推挽输出模式； 11：复用功能开漏输出模式。	01b
[29:28] [25:24] [21:20] [17:16] [13:12] [9:8] [5:4] [1:0]	MODEy[1:0]	RW	(y=8-15)，端口 x 的模式位，通过这些位配置相应的端口。 00：输入模式； 01：中速、输出模式； 10：低速、输出模式； 11：高速、输出模式。	00b

10.3.1.3 端口输入寄存器 (GPIOx_INDR) (x=A/B/C/D/E)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR15	IDR14	IDR13	IDR12	IDR11	IDR10	IDR9	IDR8	IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	IDRy	R0	(y=0-15)，端口输入数据。这些位只读并只能以 16 位形式读出。读出的值就是对应位的高低状态。	X

10.3.1.4 端口输出寄存器 (GPIOx_OUTDR) (x=A/B/C/D/E)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR15	ODR14	ODR13	ODR12	ODR11	ODR10	ODR9	ODR8	ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	ODRy	RW	对于输出模式： (y=0-15)，端口输出的数据。这些数据只能以 16 位的形式操作。IO 口对外输出这些寄存器的值。 对于带有上下拉的输入模式： 1：上拉输入； 0：下拉输入。	0

10.3.1.5 端口复位/置位寄存器 (GPIOx_BSHR) (x=A/B/C/D/E)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0

位	名称	访问	描述	复位值
[31:16]	BRy	WO	(y=0-15)，对这些位置位会清除对应的 OUTDR 位，写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位，则 BS 位起作用。	0
[15:0]	BSy	WO	(y=0-15)，对这些位置位会使对应的 OUTDR 位置位，写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位，则 BS 位起作用。	0

10.3.1.6 端口复位寄存器 (GPIOx_BCR) (x=A/B/C/D/E)

偏移地址：0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	BRy	WO	(y=0-15)，对这些位置位会清除对应的 OUTDR 位，写 0 不产生影响。这些位只能以 16 位的形式访问。	0

10.3.1.7 配置锁定寄存器 (GPIOx_LCKR) (x=A/B/C/D/E)

偏移地址：0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LCKK
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LCKK	RW	锁定键，它可以通过特定的序列写入实现锁定，但它可以随时读出。它读数为 0 时表示未锁定生效，读出 1 时表示锁定生效。 锁定键的写入序列为：写 1-写 0-写 1-读 0-读 1，最后一步非必要，但是可以用以确认锁定键已经激活。 在写入序列时任何错误都不会使激活锁定，且在写入序列时，不能更改 LCK[15:0]的值。锁定生效后，只有在下次复位后才能更改端口的配置。	0
[15:0]	LCKy	RW	(y=0-15)，这些位为 1 时表示锁定对应端口的配置。只能在 LCKK 未锁定前改变这些位。锁定的配置指的是配置寄存器 GPIOx_CFGLR 和 GPIOx_CFGHR。	0

注：当对相应的端口位执行了 LOCK 序列后，在下次系统复位之前将不能再更改端口位的配置。

10.3.2 AFIO 寄存器

除非特殊说明，AFIO 的寄存器必须以字的方式操作（以 32 位来操作这些寄存器）。

表 10-14 AFIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_AFIO_ECR	0x40010000	事件控制寄存器	0x00000000
R32_AFIO_PCFR1	0x40010004	重映射寄存器 1	0x00000000
R32_AFIO_EXTICR1	0x40010008	外部中断配置寄存器 1	0x00000000
R32_AFIO_EXTICR2	0x4001000C	外部中断配置寄存器 2	0x00000000
R32_AFIO_EXTICR3	0x40010010	外部中断配置寄存器 3	0x00000000
R32_AFIO_EXTICR4	0x40010014	外部中断配置寄存器 4	0x00000000
R32_AFIO_CR	0x40010018	控制寄存器	0x00000000
R32_AFIO_GPIOA_AFLR	0x40010020	PA 端口复用功能寄存器低位	0x00000000
R32_AFIO_GPIOA_AFHR	0x40010024	PA 端口复用功能寄存器高位	0x00000000
R32_AFIO_GPIOB_AFLR	0x40010028	PB 端口复用功能寄存器低位	0x00000000
R32_AFIO_GPIOB_AFHR	0x4001002C	PB 端口复用功能寄存器高位	0x00000000
R32_AFIO_GPIOC_AFLR	0x40010030	PC 端口复用功能寄存器低位	0x00000000
R32_AFIO_GPIOC_AFHR	0x40010034	PC 端口复用功能寄存器高位	0x00000000
R32_AFIO_GPIOD_AFLR	0x40010038	PD 端口复用功能寄存器低位	0x00000000
R32_AFIO_GPIOD_AFHR	0x4001003C	PD 端口复用功能寄存器高位	0x00000000
R32_AFIO_GPIOE_AFLR	0x40010040	PE 端口复用功能寄存器低位	0x00000000
R32_AFIO_GPIOE_AFHR	0x40010044	PE 端口复用功能寄存器高位	0x00000000

10.3.2.1 事件控制寄存器 (AFIO_ECR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								EVOE	PORT[2:0]			PIN[3:0]			

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
7	EVOE	RW	允许事件输出位, 对该位置位会使内核的 EVENTOUT 连接到 PORT 和 PIN 选定的 IO 口。	0
[6:4]	PORT[2:0]	RW	用于选择内核输出 EVENTOUT 的端口: 000: 选择 PA 口; 001: 选择 PB 口; 010: 选择 PC 口; 011: 选择 PD 口; 100: 选择 PE 口; 其他: 保留。	000b
[3:0]	PIN[3:0]	RW	此位的值用来确定选择内核输出 EVENTOUT 到端口的具体引脚号, 值 0~15 分别对应 PORT 中选定的 Px 的第 0~15 号引脚。	0

10.3.2.2 重映射寄存器 1 (AFIO_PCFR1)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TIM1_CAP_RM	Reserved					SW_CFG[2:0]			Reserved						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PD0PD1_RM	Reserved														

位	名称	访问	描述	复位值
31	TIM1_CAP_RM	RW	TIM1 通道 1 捕获映射位: 1: 仅控制输入 LSI 时钟, 用于 LSI 校准; 0: 由复用端口决定。	0
[30:27]	Reserved	RO	保留。	0
[26:24]	SW_CFG[2:0]	WO	这些位用以配置 SW 功能和跟踪功能的 IO 口。 SDI 是访问内核的调试接口。系统复位后总是作为 SDI 端口。 0xx: 启用 SDI; 100: 关闭 SDI, 作为 GPIO 功能; 其他: 无效。	000b
[23:16]	Reserved	RO	保留。	0
15	PD0PD1_RM	RW	引脚 PD0&PD1 重映射位, 该位可由用户读写。 它控制 PD0 和 PD1 的 GPIO 功能是否进行重映	0

			射，即 PD0&PD1 映射到 OSC_IN&OSC_OUT。 1：引脚作为 GPIO 口使用； 0：引脚作为晶振引脚使用。	
[14:0]	Reserved	R0	保留。	0

10.3.2.3 外部中断配置寄存器 1 (AFIO_EXTICR1)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI3[3:0]				EXTI2[3:0]				EXTI1[3:0]				EXTI0[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=0-3)，外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上： 0000：PA 引脚的第 x 个引脚； 0001：PB 引脚的第 x 个引脚； 0010：PC 引脚的第 x 个引脚； 0011：PD 引脚的第 x 个引脚； 0100：PE 引脚的第 x 个引脚； 其他：保留。	0000b

10.3.2.4 外部中断配置寄存器 2 (AFIO_EXTICR2)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI7[3:0]				EXTI6[3:0]				EXTI5[3:0]				EXTI4[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=4-7)，外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上： 0000：PA 引脚的第 x 个引脚； 0001：PB 引脚的第 x 个引脚； 0010：PC 引脚的第 x 个引脚； 0011：PD 引脚的第 x 个引脚； 0100：PE 引脚的第 x 个引脚； 其他：保留。	0000b

10.3.2.5 外部中断配置寄存器 3 (AFIO_EXTICR3)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI11[3:0]				EXTI10[3:0]				EXTI9[3:0]				EXTI8[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=8-11), 外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上: 0000: PA 引脚的第 x 个引脚; 0001: PB 引脚的第 x 个引脚; 0010: PC 引脚的第 x 个引脚; 0011: PD 引脚的第 x 个引脚; 0100: PE 引脚的第 x 个引脚; 其他: 保留。	0000b

10.3.2.6 外部中断配置寄存器 4 (AFIO_EXTICR4)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI15[3:0]				EXTI14[3:0]				EXTI13[3:0]				EXTI12[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=12-15), 外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上: 0000: PA 引脚的第 x 个引脚; 0001: PB 引脚的第 x 个引脚; 0010: PC 引脚的第 x 个引脚; 0011: PD 引脚的第 x 个引脚; 0100: PE 引脚的第 x 个引脚; 其他: 保留。	0000b

10.3.2.7 控制寄存器 (AFIO_CR)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										UDM_B C_CMP 0	UDP_B C_CMP 0	UDM_B C_CMP E	UDP_B C_CMP E	UDM_B C_VSR C	UDP_B C_VSR C
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						USBPD_		Reserved							

	IN_HVT	
--	--------	--

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
21	UDM_BC_CMPO	R0	PA11/UDM 引脚 BC 协议比较器状态： 1: PA11 电压高于 BC 协议参考值 V_{BC_REF} ； 0: PA11 电压低于 BC 协议参考值 V_{BC_REF} 。	0
20	UDP_BC_CMPO	R0	PA12/UDP 引脚 BC 协议比较器状态： 1: PA12 电压高于 BC 协议参考值 V_{BC_REF} ； 0: PA12 电压低于 BC 协议参考值 V_{BC_REF} 。	0
19	UDM_BC_CMPE	RW	PA11/UDM 引脚 BC 协议比较器使能： 1: 使能； 0: 关闭。	0
18	UDP_BC_CMPE	RW	PA12/UDP 引脚 BC 协议比较器使能： 1: 使能； 0: 关闭。	0
17	UDM_BC_VSRC	RW	PA11/UDM 引脚 BC 协议源电压使能： 1: PA11 输出 BC 协议源电压 V_{BC_SRC} ； 0: 禁止输出。	0
16	UDP_BC_VSRC	RW	PA12/UDP 引脚 BC 协议源电压使能： 1: PA12 输出 BC 协议源电压 V_{BC_SRC} ； 0: 禁止输出。	0
[15:10]	Reserved	R0	保留。	0
9	USBPD_IN_HVT	RW	PD 引脚 PA0/PA1 高阈值输入模式： 1: 高阈值输入，典型值约 2.2V，可降低 PD 通讯时的 I/O 功耗； 0: 正常 GPIO 阈值输入。	0
[8:0]	Reserved	RW	保留。	0

10.3.3.8 端口复用功能寄存器低位 (GPIOx_AFLR) (x=A/B/C/D/E)

偏移地址：0x20、0x28、0x30、0x38、0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFR7[3:0]				AFR6[3:0]				AFR5[3:0]				AFR4[3:0]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFR3[3:0]				AFR2[3:0]				AFR1[3:0]				AFR0[3:0]			

位	名称	访问	描述	复位值
[31:28] [27:24] [23:20] [19:16] [15:12] [11:8] [7:4]	AFRy[3:0]	RW	(y=0~7)，端口 x 引脚 y 的复用功能选择： 0000: AF0； 0001: AF1； 0010: AF2； 0011: AF3； 0100: AF4； 0101: AF5； 0110: AF6； 0111: AF7； 其他：保留。	0

[3:0]				
-------	--	--	--	--

10.3.3.9 端口复用功能寄存器高位（GPIOx_AFHR）（x=A/B/C/D/E）

偏移地址：0x24、0x2C、0x34、0x3C、0x44

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFR15[3:0]				AFR14[3:0]				AFR13[3:0]				AFR12[3:0]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFR11[3:0]				AFR10[3:0]				AFR9[3:0]				AFR8[3:0]			

位	名称	访问	描述	复位值
[31:28] [27:24] [23:20] [19:16] [15:12] [11:8] [7:4] [3:0]	AFRy[3:0]	RW	(y=8-15)，端口 x 引脚 y 的复用功能选择： 0000：AF0； 0001：AF1； 0010：AF2； 0011：AF3； 0100：AF4； 0101：AF5； 0110：AF6； 0111：AF7； 其他：保留。	0

第 11 章 直接存储器访问控制（DMA）

直接存储器访问控制器（DMA）提供在外设和存储器之间或存储器和存储器之间的高速数据传输方式，无须 CPU 干预，数据可以通过 DMA 快速地移动，以节省 CPU 的资源来做其他操作。

DMA 控制器每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各通道之间的优先级。

11.1 主要特性

- 多个独立可配置通道
- 每个通道都直接连接专用的硬件 DMA 请求，并支持软件触发
- 支持循环的缓冲器管理
- 多个通道之间的请求优先权可以通过软件编程设置（最高、高、中和低），优先权设置相等时由通道号决定（通道号越低优先级越高）
- 支持外设到存储器、存储器到外设、存储器到存储器之间的传输
- 闪存、SRAM、外设的 SRAM、PB1、PB2 和 HB 外设均可作为访问的源和目标
- 可编程的数据传输数目：最大为 65535

11.2 功能描述

11.2.1 DMA 通道处理

1) 仲裁优先级

多个独立的通道产生的 DMA 请求通过逻辑或结构输入到 DMA 控制器，当前只会有一个通道的请求得到响应。模块内部的仲裁器根据通道请求的优先级来选择要启动的外设/存储器的访问。

软件管理中，应用程序通过对 DMAy_CFGRx 寄存器的 PL[1:0] 位设置，可以为每个通道独立配置优先等级，包括最高、高、中、低 4 个等级。当通道间的软件设置等级一致时，模块会按固定的硬件优先级选择，通道编号偏低的要比偏高的有较高优先权。

2) DMA 配置

当 DMA 控制器收到一个请求信号时，会访问发出请求的外设或存储器，建立外设或存储器和存储器之间的数据传输。主要包括下面 3 个操作步骤：

- 1) 从外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址取数据，第一次传输时的开始地址是 DMAy_PADDRx 或 DMAy_MADDRx 寄存器指定的外设基地址或存储器地址。
- 2) 存数据到外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址，第一次传输时的开始地址是 DMAy_PADDRx 或 DMAy_MADDRx 寄存器指定的外设基地址或存储器地址。
- 3) 执行一次 DMAy_CNTRx 寄存器中数值的递减操作，该寄存器指示当前未完成转移的操作数目。

每个通道包括 3 种 DMA 数据转移方式：

- 外设到存储器（MEM2MEM=0，DIR=0）
- 存储器到外设（MEM2MEM=0，DIR=1）
- 存储器到存储器（MEM2MEM=1）

注：存储器到存储器方式无需外设请求信号，配置为此模式后（MEM2MEM=1），通道开启（EN=1）即可启动数据传输。此方式不支持循环模式。

配置过程如下：

- 1) 在 DMAy_PADDRx 寄存器中设置外设寄存器的首地址或存储器到存储器方式（MEM2MEM=1）下存储

器数据地址。发生 DMA 请求时，这个地址将是数据传输的源或目标地址。

- 2) 在 DMAy_MADDRx 寄存器中设置存储器数据地址。发生 DMA 请求时，传输的数据将从这个地址读出或写入这个地址。
- 3) 在 DMAy_CNTRx 寄存器中设置要传输的数据数量。在每个数据传输后，这个数值递减。
- 4) 在 DMAy_CFGRx 寄存器的 PL[1:0] 位中设置通道的优先级。
- 5) 在 DMAy_CFGRx 寄存器中设置数据传输的方向、循环模式、外设和存储器的增量模式、外设和存储器的数据宽度、传输过半、传输完成、传输错误中断使能位，
- 6) 设置 DMAy_CFGRx 寄存器的 EN 位，启动通道 x。

注：DMAy_PADDRx/DMAy_MADDRx/DMAy_CNTRx 寄存器以及 DMAy_CFGRx 寄存器中的数据传输的方向（DIR）、循环模式（位置）、外设和存储器的增量模式（MINC/PINC）等控制位只有在 DMA 通道被关闭下才可以配置写入。

3) 循环模式

设置 DMAy_CFGRx 寄存器的 CIRC 位置 1，可以启用通道数据传输的循环模式功能。循环模式下，当数据传输的数目变为 0 时，DMAy_CNTRx 寄存器的内容会自动被重新加载为其初始数值，内部的外设和存储器地址寄存器也被重新加载为 DMAy_PADDRx 和 DMAy_MADDRx 寄存器设定的初始地址值，DMA 操作将继续进行，直到通道被关闭或关闭 DMA 模式。

4) DMA 处理状态

- 传输过半：对应 DMAy_INTFR 寄存器中的 HTIFx 位硬件置位。当 DMA 的传输数目减至初始设定值一半以下将会产生 DMA 传输过半标志，如果在 DMAy_CFGRx 寄存器中置位了 HTIE，则将产生中断。硬件通过此标志提醒应用程序，可以为新一轮数据传输做准备。
- 传输完成：对应 DMAy_INTFR 寄存器中的 TCIFx 位硬件置位。当 DMA 的传输数目减至 0 将会产生 DMA 传输完成标志，如果在 DMAy_CFGRx 寄存器中置位了 TCIE，则将产生中断。
- 传输错误：对应 DMAy_INTFR 寄存器中的 TEIFx 位硬件置位。读写一个保留的地址区域，将会产生 DMA 传输错误。同时模块硬件会自动清 0 发生错误的通道所对应的 DMAy_CFGRx 寄存器的 EN 位，该通道被关闭。如果在 DMAy_CFGRx 寄存器中置位了 TEIE，则将产生中断。

应用程序在查询 DMA 通道状态时，可以先访问 DMAy_INTFR 寄存器的 GIFx 位，判断出当前哪个通道发生了 DMA 事件，进而处理该通道的具体 DAM 事件内容。

11.2.2 可编程的数据传输总大小/数据位宽/对齐方式

DMA 每个通道一轮传输的数据量总大小可编程，最大 65535 次。DMAy_CNTRx 寄存器中指示待传输数目。在 EN=0 时，写入设置值，在 EN=1 开启 DMA 传输通道后，此寄存器变为只读属性，在每次传输后数值递减。

外设和存储器的传输数据取值支持地址指针自动递增功能，指针增量可编程。它们访问的第一个传输的数据地址存放在 DMAy_PADDRx 和 DMAy_MADDRx 寄存器中，通过设置 DMAy_CFGRx 寄存器的 PINC 位或 MINC 位置 1，可以分别开启外设地址自增模式或存储器地址自增模式，PSIZE[1:0] 设置外设地址取数据大小及地址自增大小，MSIZE[1:0] 设置存储器地址取数据大小及地址自增大小，包括 3 种选择：8 位、16 位、32 位。具体数据转移方式如下表：

表 11-1 不同数据位宽下 DMA 转移（PINC=MINC=1）

源端位宽	目标位宽	传输数目	源：地址/数据	目标：地址/数据	传输操作
8	8	4	0x00/B0	0x00/B0	● 源端地址递增量与源端设置的数据位宽对齐，取值大小等于源端数据位宽 ● 目标地址递增量与目标设置数
			0x01/B1	0x01/B1	
			0x02/B2	0x02/B2	
			0x03/B3	0x03/B3	

8	16	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/00B0 0x02/00B1 0x04/00B2 0x06/00B3	据的位宽对齐，取值大小等于目标数据位宽 ● DMA 转移送入目标端的数据依据原则：数据大小不足高位补0，数据大小溢出高位去掉 ● 存储数据方式：小端模式，低地址存放低字节，高地址存放高字节
8	32	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/000000B0 0x04/000000B1 0x08/000000B2 0x0C/000000B3	
16	8	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B0 0x01/B2 0x02/B4 0x03/B6	
16	16	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	
16	32	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/0000B1B0 0x04/0000B3B2 0x08/0000B5B4 0x0C/0000B7B6	
32	8	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B0 0x01/B4 0x02/B8 0x03/BC	
32	16	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B1B0 0x02/B5B4 0x04/B9B8 0x06/BDBC	
32	32	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	

11.2.3 DMA 请求映射

DMA 控制器提供 16 个通道，其中 DMA1 包含 8 个通道，DMA2 包含 8 个通道，每个通道对应多个外设请求，通过设置相应外设寄存器中对应 DMA 控制位，可以独立的开启或关闭各个外设的 DMA 功能。注：图 11-1 和图 11-2（表 11-2 和表 11-3）中带“*”的由 EXTEN_CTLR1 寄存器控制，可通过 EXTEN_CTLR1 寄存器对外设功能选择需要映射的 DMA 通道。

具体对应关系如下。

图 11-1 DMA1 请求映像




图 11-2 DMA2 请求映像




表 11-2 DMA1 各通道外设映射表

外设	通道 1	通道 2	通道 3	通道 4	通道 5	通道 6	通道 7	通道 8
ADC	ADC*							
SPI1		SPI1_RX*	SPI1_TX*					
SPI2				SPI2_RX*	SPI2_TX*			
USART1				USART1_TX	USART1_RX			
USART2						USART2_RX	USART2_TX	
USART3		USART3_TX	USART3_RX					
USART4	USART4_TX							USART4_RX
I2C1						I2C1_TX	I2C1_RX	
I2C2				I2C2_TX	I2C2_RX			
TIM1		TIM1_CH1	TIM1_CH2	TIM1_CH4 TIM1_TRIG	TIM1_UP*	TIM1_CH3		

				TIM1_COM				
TIM2	TIM2_CH3	TIM2_UP*			TIM2_CH1		TIM2_CH2 TIM2_CH4*	TIM2_CH4*
TIM3		TIM3_CH3*	TIM3_CH4* TIM3_UP			TIM3_CH1* TIM3_TRIG		
TIM4	TIM4_CH1*				TIM4_CH3*		TIM4_UP*	

表 11-3 DMA2 各通道外设映射表

外设	通道 1	通道 2	通道 3	通道 4	通道 5	通道 6	通道 7	通道 8
ADC								ADC*
QSPI1	QSPI1							
SPI1						SPI1_RX*	SPI1_TX*	
SPI2				SPI2_RX*	SPI2_TX*			
USART5		USART5_RX		USART5_TX				
USART6						USART6_TX	USART6_RX	
USART7	USART7_RX							USART7_TX
USART8			USART8_RX		USART8_TX			
TIM1						TIM1_UP*		
TIM2							TIM2_UP*	
TIM3	TIM3_CH3*	TIM3_CH4*	TIM3_CH1*					TIM3_CH2
TIM4				TIM4_CH1*	TIM4_CH3*	TIM4_CH2	TIM4_CH4	TIM4_UP*

11.2.4 双缓冲模式

双缓冲模式用于 DMA1 和 DMA2 的通道，双缓冲模式除了有两个存储器指针外，其通道的工作方式仍与单缓冲模式的一样。

通过设置 DMA_CFGRx 寄存器的 DOUBLE_MODE 位置 1，使能双缓冲模式，自动进入循环模式，并在完成一次循环后自动切换存储器地址（DMA_MADDRx 和 DMA_M1ADDRx 间交替切换）。

每次循环结束时 DMA 控制器都从一个存储器目标交换为另一个存储器目标，这样，软件在处理一个存储器区域的同时，DMA 传输还可以填充或使用第二个存储器区域。双缓冲区通道可双向工作，如下表所示。

表 11-4 双缓冲模式下的源和目标地址寄存器

DMA_CFGRx.DIR	方向	源地址	目标地址
0	从外设读	DMA_PADDRx	DMA_MADDRx/DMA_M1ADDRx
1	从存储器读	DMA_MADDRx/DMA_M1ADDRx	DMA_PADDRx

注：使能双缓冲模式时禁止配置存储器到存储器模式。

11.3 寄存器描述

表 11-5 DMA1 相关寄存器列表

名称	访问地址	描述	复位值
R32_DMA1_INTFR	0x40020000	DMA1 中断状态寄存器	0x00000000
R32_DMA1_INTFCR	0x40020004	DMA1 中断标志清除寄存器	0x00000000
R32_DMA1_CFGR1	0x40020008	DMA1 通道 1 配置寄存器	0x00000000
R32_DMA1_CNTR1	0x4002000C	DMA1 通道 1 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR1	0x40020010	DMA1 通道 1 外设地址寄存器	0x00000000

R32_DMA1_MADDR1	0x40020014	DMA1 通道 1 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR1	0x40020018	DMA1 通道 1 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR2	0x4002001C	DMA1 通道 2 配置寄存器	0x00000000
R32_DMA1_CNTR2	0x40020020	DMA1 通道 2 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR2	0x40020024	DMA1 通道 2 外设地址寄存器	0x00000000
R32_DMA1_MADDR2	0x40020028	DMA1 通道 2 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR2	0x4002002C	DMA1 通道 2 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR3	0x40020030	DMA1 通道 3 配置寄存器	0x00000000
R32_DMA1_CNTR3	0x40020034	DMA1 通道 3 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR3	0x40020038	DMA1 通道 3 外设地址寄存器	0x00000000
R32_DMA1_MADDR3	0x4002003C	DMA1 通道 3 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR3	0x40020040	DMA1 通道 3 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR4	0x40020044	DMA1 通道 4 配置寄存器	0x00000000
R32_DMA1_CNTR4	0x40020048	DMA1 通道 4 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR4	0x4002004C	DMA1 通道 4 外设地址寄存器	0x00000000
R32_DMA1_MADDR4	0x40020050	DMA1 通道 4 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR4	0x40020054	DMA1 通道 4 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR5	0x40020058	DMA1 通道 5 配置寄存器	0x00000000
R32_DMA1_CNTR5	0x4002005C	DMA1 通道 5 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR5	0x40020060	DMA1 通道 5 外设地址寄存器	0x00000000
R32_DMA1_MADDR5	0x40020064	DMA1 通道 5 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR5	0x40020068	DMA1 通道 5 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR6	0x4002006C	DMA1 通道 6 配置寄存器	0x00000000
R32_DMA1_CNTR6	0x40020070	DMA1 通道 6 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR6	0x40020074	DMA1 通道 6 外设地址寄存器	0x00000000
R32_DMA1_MADDR6	0x40020078	DMA1 通道 6 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR6	0x4002007C	DMA1 通道 6 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR7	0x40020080	DMA1 通道 7 配置寄存器	0x00000000
R32_DMA1_CNTR7	0x40020084	DMA1 通道 7 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR7	0x40020088	DMA1 通道 7 外设地址寄存器	0x00000000
R32_DMA1_MADDR7	0x4002008C	DMA1 通道 7 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR7	0x40020090	DMA1 通道 7 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR8	0x40020094	DMA1 通道 8 配置寄存器	0x00000000
R32_DMA1_CNTR8	0x40020098	DMA1 通道 8 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR8	0x4002009C	DMA1 通道 8 外设地址寄存器	0x00000000
R32_DMA1_MADDR8	0x400200A0	DMA1 通道 8 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR8	0x400200A4	DMA1 通道 8 存储器地址寄存器 1	0x00000000

表 11-6 DMA2 相关寄存器列表

名称	访问地址	描述	复位值
R32_DMA2_INTFR	0x40020400	DMA2 中断状态寄存器	0x00000000
R32_DMA2_INTFCR	0x40020404	DMA2 中断标志清除寄存器	0x00000000
R32_DMA2_CFGR1	0x40020408	DMA2 通道 1 配置寄存器	0x00000000
R32_DMA2_CNTR1	0x4002040C	DMA2 通道 1 传输数据数目寄存器	0x00000000

R32_DMA2_PADDR1	0x40020410	DMA2 通道 1 外设地址寄存器	0x00000000
R32_DMA2_MADDR1	0x40020414	DMA2 通道 1 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR1	0x40020418	DMA2 通道 1 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR2	0x4002041C	DMA2 通道 2 配置寄存器	0x00000000
R32_DMA2_CNTR2	0x40020420	DMA2 通道 2 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR2	0x40020424	DMA2 通道 2 外设地址寄存器	0x00000000
R32_DMA2_MADDR2	0x40020428	DMA2 通道 2 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR2	0x4002042C	DMA2 通道 2 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR3	0x40020430	DMA2 通道 3 配置寄存器	0x00000000
R32_DMA2_CNTR3	0x40020434	DMA2 通道 3 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR3	0x40020438	DMA2 通道 3 外设地址寄存器	0x00000000
R32_DMA2_MADDR3	0x4002043C	DMA2 通道 3 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR3	0x40020440	DMA2 通道 2 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR4	0x40020444	DMA2 通道 4 配置寄存器	0x00000000
R32_DMA2_CNTR4	0x40020448	DMA2 通道 4 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR4	0x4002044C	DMA2 通道 4 外设地址寄存器	0x00000000
R32_DMA2_MADDR4	0x40020450	DMA2 通道 4 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR4	0x40020454	DMA2 通道 4 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR5	0x40020458	DMA2 通道 5 配置寄存器	0x00000000
R32_DMA2_CNTR5	0x4002045C	DMA2 通道 5 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR5	0x40020460	DMA2 通道 5 外设地址寄存器	0x00000000
R32_DMA2_MADDR5	0x40020464	DMA2 通道 5 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR5	0x40020468	DMA2 通道 5 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR6	0x4002046C	DMA2 通道 6 配置寄存器	0x00000000
R32_DMA2_CNTR6	0x40020470	DMA2 通道 6 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR6	0x40020474	DMA2 通道 6 外设地址寄存器	0x00000000
R32_DMA2_MADDR6	0x40020478	DMA2 通道 6 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR6	0x4002047C	DMA2 通道 6 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR7	0x40020480	DMA2 通道 7 配置寄存器	0x00000000
R32_DMA2_CNTR7	0x40020484	DMA2 通道 7 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR7	0x40020488	DMA2 通道 7 外设地址寄存器	0x00000000
R32_DMA2_MADDR7	0x4002048C	DMA2 通道 7 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR7	0x40020490	DMA2 通道 7 存储器地址寄存器 1	0x00000000
R32_DMA2_CFGR8	0x40020494	DMA2 通道 8 配置寄存器	0x00000000
R32_DMA2_CNTR8	0x40020498	DMA2 通道 8 传输数据数目寄存器	0x00000000
R32_DMA2_PADDR8	0x4002049C	DMA2 通道 8 外设地址寄存器	0x00000000
R32_DMA2_MADDR8	0x400204A0	DMA2 通道 8 存储器地址寄存器	0x00000000
R32_DMA2_M1ADDR8	0x400204A4	DMA2 通道 8 存储器地址寄存器 1	0x00000000

11.3.1 DMAy 中断状态寄存器 (DMAy_INTFR) (y=1/2)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TEIF8	HTIF8	TCIF8	GIF8	TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
-------	-------	-------	------	-------	-------	-------	------	-------	-------	-------	------	-------	-------	-------	------

位	名称	访问	描述	复位值
31/27/23/ 19/15/11/ 7/3	TEIFx	RO	通道 x 的传输错误标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上发生了传输错误; 0: 在通道 x 上没有传输错误。 硬件置位, 软件写 CTEIFx 位清除此标志。	0
30/26/22/ 18/14/10/ 6/2	HTIFx	RO	通道 x 的传输过半标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上产生了传输过半事件; 0: 在通道 x 上没有传输过半。 硬件置位, 软件写 CHTIFx 位清除此标志。	0
29/25/21/ 17/13/9/5 /1	TCIFx	RO	通道 x 的传输完成标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上产生了传输完成事件; 0: 在通道 x 上没有传输完成事件。 硬件置位, 软件写 CTCIFx 位清除此标志。	0
28/24/20/ 16/12/8/4 /0	GIFx	RO	通道 x 的全局中断标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上产生了 TEIFx 或 HTIFx 或 TCIFx; 0: 在通道 x 上没有发生 TEIFx 或 HTIFx 或 TCIFx。 硬件置位, 软件写 CGIFx 位清除此标志。	0

11.3.2 DMAy 中断标志清除寄存器 (DMAy_INTFCR) (y=1/2)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CTEIF8	CHTIF8	CTCIF8	CGIF8	CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1

位	名称	访问	描述	复位值
31/27/23/ 19/15/11/ 7/3	CTEIFx	WO	清除通道 x 的传输错误标志 (x=1/2/3/4/5/6/7/8) : 1: 清除 DMAy_INTFR 寄存器中的 TEIFx 标志; 0: 无作用。	0
30/26/22/ 18/14/10/ 6/2	CHTIFx	WO	清除通道 x 的传输过半标志 (x=1/2/3/4/5/6/7/8) : 1: 清除 DMAy_INTFR 寄存器中的 HTIFx 标志; 0: 无作用。	0
29/25/21/ 17/13/9/5 /1	CTCIFx	WO	清除通道 x 的传输完成标志 (x=1/2/3/4/5/6/7/8) : 1: 清除 DMAy_INTFR 寄存器中的 TCIFx 标志; 0: 无作用。	0
28/24/20/ 16/12/8/4 /0	CGIFx	WO	清除通道 x 的全局中断标志 (x=1/2/3/4/5/6/7/8) : 1: 清除 DMAy_INTFR 寄存器中的 TEIFx/HTIFx/TCIFx/ GIFx 标志; 0: 无作用。	0

11.3.3 DMAy 通道 x 配置寄存器 (DMAy_CFGRx) (x=1/2/3/4/5/6/7/8) (y=1/2)

偏移地址: 0x08 + (x-1)*20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															FLAG_CUR_MEM
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DOUBLE_MODE	MEM2MEM	PL[1:0]		MSIZE[1:0]		PSIZE[1:0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	FLAG_CUR_MEM	RW	存储器地址选择设置，双缓冲模式时硬件会自动切换： 1：M1ADDR（使用 DMA_M1ADDRx 指针寻址）； 0：MADDR（使用 DMA_MADDRx 指针寻址）。 注：该位仅在双缓冲模式下使用，在通道使能后，此位相当于一个状态标志，用于指示作为当前目标的存储区。	0
15	DOUBLE_MODE	RW	双缓冲模式使能： 1：使能双缓冲模式，会自动进循环模式，完成一次后会切换存储器地址； 0：关闭双缓冲模式。	0
14	MEM2MEM	RW	存储器到存储器模式使能： 1：使能存储器到存储器数据传输模式； 0：非存储器到存储器数据传输。	0
[13:12]	PL[1:0]	RW	通道优先级设置： 00：低； 01：中； 10：高； 11：最高。	00b
[11:10]	MSIZE[1:0]	RW	存储器地址数据宽度设置： 00：8 位； 01：16 位； 10：32 位； 11：保留。	00b
[9:8]	PSIZE[1:0]	RW	外设地址数据宽度设置： 00：8 位； 01：16 位； 10：32 位； 11：保留。	00b
7	MINC	RW	存储器地址增量递增模式使能： 1：使能存储器地址增量递增操作； 0：存储器地址保持不变操作。	0
6	PINC	RW	外设地址增量递增模式使能： 1：使能外设地址增量递增操作； 0：外设地址保持不变操作。	0
5	CIRC	RW	DMA 通道循环模式使能： 1：使能循环操作； 0：执行单次操作。	0
4	DIR	RW	数据传输方向： 1：从存储器读； 0：从外设读。	0

3	TEIE	RW	传输错误中断使能控制： 1：使能传输错误中断； 0：禁止传输错误中断。	0
2	HTIE	RW	传输过半中断使能控制： 1：使能传输过半中断； 0：禁止传输过半中断。	0
1	TCIE	RW	传输完成中断使能控制： 1：使能传输完成中断； 0：禁止传输完成中断。	0
0	EN	RW	通道使能控制： 1：通道开启； 0：通道关闭。 发生 DMA 传输错误时，硬件自动将此位清 0，关闭通道。	0

11.3.4 DMAy 通道 x 传输数据数目寄存器 (DMAy_CNTRx) (x=1/2/3/4/5/6/7/8) (y=1/2)

偏移地址：0x0C + (x-1)*20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	NDT[15:0]	RW	数据传输数量，范围 0~65535。 指示剩余的待传输数目（寄存器内容在每次 DMA 传输后递减）。 在通道为循环模式下，寄存器的内容将被自动重新加载为之前配置的数值。	0

注：表示当前待传输数目。当寄存器内容为 0 时，无论通道是否开启，都不会发生任何数据传输。

11.3.5 DMAy 通道 x 外设地址寄存器 (DMAy_PADDRx) (x=1/2/3/4/5/6/7/8) (y=1/2)

偏移地址：0x10 + (x-1)*20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	PA[31:0]	RW	外设基地址，作为外设数据传输的源或目标地址。 当 PSIZE[1:0]= '01'（16 位），模块自动忽略 bit0，操作地址自动 2 字节对齐；当 PSIZE[1:0]= '10'（32 位），模块自动忽略 bit[1:0]，操作地址自动 4 字节对齐。	0

注：此寄存器只能在 EN=0 时更改，EN=1 时不可写。

11.3.6 DMAy 通道 x 存储器地址寄存器 (DMAy_MADDRx) (x=1/2/3/4/5/6/7/8) (y=1/2)

偏移地址：0x14 + (x-1)*20

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

MA[31:0]																													
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:0]	MA[31:0]	RW	存储器数据地址，作为数据传输的源或目标地址。 当 MSIZE[1:0]= '01' (16 位)，模块自动忽略 bit0，操作地址自动 2 字节对齐；当 MSIZE[1:0]= '10' (32 位)，模块自动忽略 bit[1:0]，操作地址自动 4 字节对齐。	0

注：此寄存器只能在 EN=0 时更改，EN=1 时不可写。

11.3.7 DMAy 通道 x 存储器地址寄存器 1 (DMAy_M1ADDRx) (x=1/2/3/4/5/6/7/8, y=1/2)

偏移地址：0x18 + (x-1)*20

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

M1A[31:0]																													
-----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:0]	M1A[31:0]	RW	存储器数据地址，作为数据传输的源或目标地址。 当 MSIZE[1:0]= '01' (16 位)，模块自动忽略 bit0，操作地址自动 2 字节对齐；当 MSIZE[1:0]= '10' (32 位)，模块自动忽略 bit[1:0]，操作地址自动 4 字节对齐。	0

第 12 章 模拟/数字转换（ADC）

ADC 模块包含 1 个 12 位的逐次逼近型的模拟数字转换器，最高 64MHz 的输入时钟，最高采样率为 4MHz。支持 16 个外部通道和 3 个内部信号源采样源。可完成通道的单次转换、连续转换，通道间自动扫描模式、间断模式、外部触发模式等功能。可以通过模拟看门狗功能监测通道电压是否在阈值范围内。


12.1 主要特性

- 12 位分辨率
- 支持 16 个外部通道和 3 个内部信号源采样
- 多通道的多种采样转换方式：单次、连续、扫描、触发、间断等
- 数据对齐模式：左对齐、右对齐
- 采样时间可按通道分别编程
- 规则转换和注入转换均支持外部触发
- 模拟看门狗监测通道电压
- ADC 通道输入范围： $0 \leq V_{IN} \leq V_{DDA}$
- 输入增益可调，可实现小信号放大采样

12.2 功能描述

12.2.1 模块结构

图 12-1 ADC 模块框图



12.2.2 ADC 配置

1) 模块上电

ADC_CTLR2 寄存器的 ADON 位为 1 表示 ADC 模块上电。当 ADC 模块从断电模式 (ADON=0) 下进入上电状态 (ADON=1) 后, 需要延迟一段时间 t_{STAB} 用于模块稳定时间。之后再次写入 ADON 位为 1, 用于作为软件启动 ADC 转换的启动信号。通过清除 ADON 位为 0, 可以终止当前转换并将 ADC 模块置于断电模式, 这个状态下, ADC 几乎不耗电。

2) 采样时钟

模块的寄存器操作基于 PCLK2 (PB2 总线) 时钟, 其转换单元的时钟基准 ADCCLK 与 PCLK2 同步, 由 RCC_CFGR0 寄存器的 ADCPRE[1:0] 域配置分频, 最大不能超过 64MHz。

3) 通道配置

ADC 模块提供了 19 个通道采样源, 包括 16 个外部通道和 3 个内部通道。它们可以配置到两种

转换组中：规则组和注入组。以实现任意多个通道上以任意顺序进行一系列转换构成的组转换。

转换组：

- 规则组：由多达 16 个转换组成。规则通道和它们的转换顺序在 ADC_RSQRx 寄存器中设置。规则组中转换的总数量应写入 ADC_RSQR1 寄存器的 L[3:0] 中。
- 注入组：由多达 4 个转换组成。注入通道和它们的转换顺序在 ADC_ISQR 寄存器中设置。注入组里的转换总数量应写入 ADC_ISQR 寄存器的 JL[1:0] 中。

注：如果 ADC_RSQRx 或 ADC_ISQR 寄存器在转换期间被更改，当前的转换被终止，一个新的启动信号将发送到 ADC 以转换新选择的组。

3 个内部通道：

- 温度传感器：连接 ADC_IN16 通道，用来测量芯片内部温度。
- V_{REFINT} 内部参考电压：连接 ADC_IN17 通道。
- $V_{DDA}/2$ ：连接 ADC_IN18 通道。

4) 校准

通过写 ADC_CTLR2 寄存器的 RSTCAL 位置 1 初始化校准寄存器，等待 RSTCAL 硬件清 0 表示初始化完成。置位 CAL 位，启动校准功能，一旦校准结束，硬件会自动清除 CAL 位。转换内部通道 18 中间电压值，2048 数值与转换值进行偏移比较。之后可以开始正常的转换功能，每次 ADC 转后加上偏移值。建议在 ADC 模块上电时执行一次 ADC 校准。

注：启动校准前，必须保证 ADC 模块处于上电状态 (ADON=1) 超过至少两个 ADC 时钟周期。

5) 可编程采样时间

ADC 使用若干个 ADCCLK 周期对输入电压采样，通道的采样周期数目可以通过 ADC_SAMPTR1 和 ADC_SAMPTR2 寄存器中的 SMPx[2:0] 位更改。每个通道可以分别使用不同的时间采样。

总转换时间如下计算：

$$T_{CONV} = \text{采样时间} + 12.5 T_{ADCCLK}$$

而采样时间可以根据 SMPx[2:0] 决定

SMPx[2:0]	采样时间
000	3.5 个周期
001	5.5 个周期
010	7.5 个周期
011	11.5 个周期
100	13.5 个周期
101	28.5 个周期
110	41.5 个周期
111	239.5 个周期

ADC 的规则通道转换支持 DMA 功能。规则通道转换的值储存在一个仅有的数据寄存器 ADC_RDATAR 中，为防止连续转换多个规则通道时，没有及时取走 ADC_RDATAR 寄存器中的数据，可以开启 ADC 的 DMA 功能。硬件会在规则通道的转换结束时 (EOC 置位) 产生 DMA 请求，并将转换的数据从 ADC_RDATAR 寄存器传输到用户指定的目的地址。

对 DMA 控制器模块的通道配置完成后，写 ADC_CTLR2 寄存器的 DMA 位置 1，开启 ADC 的 DMA 功能。

注：注入组转换不支持 DMA 功能。

6) 数据对齐

ADC_CTLR2 寄存器中的 ALIGN 位选择 ADC 转换后的数据存储对齐方式。12 位数据支持左对齐和

右对齐模式。

规则组通道的数据寄存器 ADC_RDATAR 保存的是实际转换的 12 位数字值；而注入组通道的数据寄存器 ADC_IDATARx 是实际转换的数据减去 ADC_IOFRx 寄存器的定义的偏移量后写入的值，会存在正负情况，所以有符号位（SIGNB）。

图 12-2 数据左对齐

规则组数据寄存器

D11	D10	D9	D8	D7	D6	D5	D4	D4	D2	D1	D0	0	0	0	0
-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---	---

注入组数据寄存器

SIGNB	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0
-------	-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---

图 12-3 数据右对齐

规则组数据寄存器

0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	-----	-----	----	----	----	----	----	----	----	----	----	----

注入组数据寄存器

SIGNB	SIGNB	SIGNB	SIGNB	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
-------	-------	-------	-------	-----	-----	----	----	----	----	----	----	----	----	----	----

12.2.3 外部触发源

ADC 转换的启动事件可以由外部事件触发。如果设置了 ADC_CTLR2 寄存器的 EXTTRIG 或 JEXTTRIG 位，则可分别通过外部事件触发规则组或注入组通道的转换。此时，EXTSEL[2:0] 和 JEXTSEL[2:0] 位的配置决定规则组和注入组的外部事件源。

表 12-1 规则组通道的外部触发源

EXTSEL[2:0]	触发源	类型
000	定时器 1 的 CC1 事件	来自片上定时器的内部信号
001	定时器 1 的 CC2 事件	
010	定时器 1 的 CC3 事件	
011	定时器 2 的 CC2 事件	
100	定时器 3 的 TRGO 事件	
101	定时器 4 的 CC4 事件	
110	EXTI 线 11/TKEY 触发事件/OPA 轮询事件	来自外部引脚
111	RSWSTART 位置 1 软件触发	软件控制位

表 12-2 注入组通道的外部触发源

JEXTSEL[2:0]	触发源	类型
000	定时器 1 的 TRGO 事件	来自片上定时器的内部信号
001	定时器 1 的 CC4 事件	
010	定时器 2 的 TRGO 事件	
011	定时器 2 的 CC1 事件	
100	定时器 3 的 CC4 事件	
101	定时器 4 的 TRGO 事件	
110	EXTI 线 15/TKEY 触发事件/OPA 轮询事件	来自外部引脚
111	JSWSTART 位置 1 软件触发	软件控制位

12.2.4 转换模式

表 12-3 转换模式组合

ADC_CTLR1 和 ADC_CTLR2 寄存器控制位					ADC 转换模式
CONT	SCAN	DISCEN/JDISCEN	IAUTO	启动事件	
0	0	0	0	ADON 位置 1	单次单通道模式：某一规则通道执行单次转换。
				外部触发方式	单次单通道模式：规则通道或注入通道的某一通道执行单次转换。
	1	0	0	ADON 位置 1 或外部触发方式	单次扫描模式：按顺序对选中的所有规则组通道 (ADC_RSQRx) 或所有注入组通道 (ADC_ISQR) 逐个执行单次转换。 触发注入方式：当规则组通道转换过程中可以插入注入组通道所有转换，之后再继续规则组通道转换；但转换注入组通道时不会插入规则组通道转换。
				ADON 位置 1 或外部触发方式	单次扫描模式：按顺序对选中的所有规则组通道 (ADC_RSQRx) 或所有注入组通道 (ADC_ISQR) 逐个执行单次转换。 自动注入方式：在规则组通道转换完之后，注入组通道被自动转换。 注：转换过程中不允许出现注入通道的外部触发信号。
	0	1 (DISCEN 和 JDISCEN 不能同时为 1)	0	外部触发方式	单次间断模式：每次启动事件，执行一个短序列 (DISCNUM[2:0] 定义数量) 的通道数量转换，直到所有选中通道转换完成才能重头开始。 注：规则组和注入组选中此模式控制位分别为 DISCEN 和 JDISCEN，不能同时为规则组和注入组配置间断模式，间断模式只能用于一组转换。
			1	-	禁止此模式。
1	1	1	X	-	无此模式。
	0	0	0	ADON 位置 1 或外部触发方式	连续单通道/扫描模式：每轮结束后重复新一轮的转换，直到 CONT 清 0 才能终止。
	1	0	0		
			1		

注：规则组和注入组的外部触发事件是不一样的，而且‘ADON’位只能启动规则组通道转换，所以规则组和注入组通道转换的启动事件独立。

1) 单次单通道转换模式

此模式下，对当前 1 个通道只执行一次转换。该模式对规则组或注入组中排序第 1 的通道执行转换，其中通过设置 ADC_CTLR2 寄存器的 ADON 位置 1 (只适用于规则通道) 启动也可通过外部触发启动 (适用于规则通道或注入通道)。一旦选择通道的转换完成将：

如果转换的是规则组通道，则转换数据被储存在 16 位 ADC_RDATAR 寄存器中，EOC 标志被置位，如果设置了 EOCIE 位，将触发 ADC 中断。

如果转换的是注入组通道，则转换数据被储存在 16 位 ADC_IDATAR1 寄存器中，EOC 和 JEOC 标志被置位，如果设置了 JEOCIE 或 EOCIE 位，将触发 ADC 中断。

2) 单次扫描模式转换

通过设置 ADC_CTLR1 寄存器的 SCAN 位为 1 进入 ADC 扫描模式。此模式用来扫描一组模拟通道，对被 ADC_RSQRx 寄存器(对规则通道)或 ADC_ISQR(对注入通道)选中的所有通道逐个执行单次转换，当前通道转换结束时，同一组的下一个通道被自动转换。

在扫描模式里，根据 IAUTO 位的状态，又分为触发注入方式和自动注入方式。

● 触发注入

IAUTO 位为 0，当在扫描规则组通道过程中，发生了注入组通道转换的触发事件，当前转换被复位，注入通道的序列被以单次扫描方式进行，在所有选中的注入组通道扫描转换结束后，恢复上次被中断的规则组通道转换。

如果当前在扫描注入组通道序列时，发生了规则通道的启动事件，注入组转换不会被中断，而是在注入序列转换完成后再执行规则序列的转换。

注：使用触发的注入转换时，必须保证触发事件的间隔长于注入序列。例如，完成注入序列的转换总体时间需要 28 个 ADCCLK，那么触发注入通道的事件间隔时间最小值为 29 个 ADCCLK。

● 自动注入

IAUTO 位为 1，在扫描完规则组选中的所有通道转换后，自动进行注入组选中通道的转换。这种方式可以用来转换 ADC_RSQRx 和 ADC_ISQR 寄存器中多达 20 个转换序列。

此模式里，必须禁止注入通道的外部触发（JEXTTRIG=0）。

注：对于 ADC 时钟预分频系数（ADCPRE[1:0]）为 4 至 8 时，当从规则转换切换到注入序列或从注入转换切换到规则序列时，会自动插入 1 个 ADCCLK 间隔；当 ADC 时钟预分频系数为 2 时，则有 2 个 ADCCLK 间隔的延迟。

3) 单次中断模式转换

通过设置 ADC_CTLR1 寄存器的 DISCEN 或 JDISCEN 位为 1 进入规则组或注入组的中断模式。此模式区别扫描模式中扫描完整的一组通道，而是将一组通道分为多个短序列，每次外部触发事件将执行一个短序列的扫描转换。

短序列的长度 n ($n \leq 8$) 定义在 ADC_CTLR1 寄存器的 DISCNUM[2:0] 中，当 DISCEN 为 1，则是规则组的中断模式，待转换总长度定义在 ADC_RSQR1 寄存器的 L[3:0] 中；当 JDISCEN 为 1，则是注入组的中断模式，待转换总长度定义在 ADC_ISQR 寄存器的 JL[1:0] 中。不能同时将规则组和注入组设置为中断模式。

规则组中断模式举例：

DISCEN=1, DISCNUM[2:0]=3, L[3:0]=8, 待转换通道=1, 3, 2, 5, 8, 4, 7, 6

第 1 次外部触发：转换序列为：1, 3, 2

第 2 次外部触发：转换序列为：5, 8, 4

第 3 次外部触发：转换序列为：7, 6, 同时产生 EOC 事件

第 4 次外部触发：转换序列为：1, 3, 2

注入组中断模式举例：

JDISCEN=1, DISCNUM[2:0]=1, JL[1:0]=3, 待转换通道=1, 3, 2

第 1 次外部触发：转换序列为：1

第 2 次外部触发：转换序列为：3

第 3 次外部触发：转换序列为：2, 同时产生 EOC 和 JEEOC 事件

第 4 次外部触发：转换序列为：1

注：1. 当以中断模式转换一个规则组或注入组时，转换序列结束后不自动从头开始。当所有子组被转换完成，下一次触发事件启动第一个子组的转换。

2. 不能同时使用自动注入（IAUTO=1）和中断模式。

3. 不能同时为规则组和注入组设置中断模式，中断模式只能用于一组转换。

4) 连续转换

在连续转换模式中，当前面 ADC 转换一结束马上就启动另一次转换，转换不会在选择组的最后一个通道上停止，而是再次从选择组的第一个通道继续转换。此模式的启动事件包括外部触发事件和 ADON 位置 1，设置启动后，需将 CONT 位置 1。


如果一个规则通道被转换,转换数据被存储于 ADC_RDATAR 寄存器中,转换结束标志 EOC 被置位,如果设置了 EOCIE，则产生中断。

如果一个注入通道被转换,转换数据被存储于 ADC_IDATARx 寄存器中，注入转换结束标志 JE0C 被置位，如果设置了 JE0CIE，则产生中断。

12.2.5 模拟看门狗

如果被 ADC 转换的模拟电压低于低阈值或高于高阈值，AWD 模拟看门狗状态位被设置。阈值设置位于 ADC_WDHTR 和 ADC_WDLTR 寄存器的最低 12 个有效位中。通过设置 ADC_CTLR1 寄存器的 AWDIE 位以允许产生相应中断。通过设置 ADC_CFG 寄存器的 AWRST_EN 位可开启模拟看门狗复位。

图 12-4 模拟看门狗阈值区



配置 ADC_CTLR1 寄存器的 AWDSGL、AWDEN、JAWDEN 及 AWDCH[4:0] 位选择模拟看门狗警戒的通道，具体关系见下表：

表 12-4 模拟看门狗通道选择

模拟看门狗警戒通道	ADC_CTLR1 寄存器控制位			
	AWDSGL	AWDEN	JAWDEN	AWDCH[4:0]
不警戒	忽略	0	0	忽略
所有注入通道	0	0	1	忽略
所有规则通道	0	1	0	忽略
所有注入和规则通道	0	1	1	忽略
单一注入通道	1	0	1	决定通道编号
单一规则通道	1	1	0	决定通道编号
单一注入和规则通道	1	1	1	决定通道编号

12.2.6 温度传感器

芯片内置温度传感器，连接 ADC_INT16 通道，通过 ADC 将传感器输出的电压转换成数字值来反馈芯片内部温度，推荐设置采样时间是 17.1 μs。温度传感器输出的电压随温度线性变化，由于制造离散性，其线性变化的曲线斜率和偏移有所不同，所以内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应该使用一个外置的温度传感器。

通过设置 ADC_CTLR2 寄存器的 TSVREFE 位置 1，唤醒 ADC 内部采样通道，软件启动或外部触发

启动 ADC 的温度传感器通道转换，读取数据结果（mV）。其中，数字值和温度（℃）换算公式如下：

$$\text{温度}(\text{℃}) = ((V_{\text{SENSE}} - V_{25}) / \text{Avg_Slope}) + 25$$

V25：温度传感器在 25℃ 下的电压值

Avg_Slope：温度与 V_{SENSE} 曲线的平均斜率（mV/℃）

参考数据手册电气特性章节中 V_{25} 和 Avg_Slope 的实际值。

注：内部温度传感器上电（TSVREFE 位从 0 改为 1）需要一个建立时间，而 ADC 模块上电也需要一个建立时间（ADON 位从 0 改为 1），所以为了缩短等待时间，可以同时设置 ADON 和 TSVREFE 位。

12.3 寄存器描述

表 12-5 ADC 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC_STATR	0x40012400	ADC 状态寄存器	0x00000000
R32_ADC_CTLR1	0x40012404	ADC 控制寄存器 1	0x00000000
R32_ADC_CTLR2	0x40012408	ADC 控制寄存器 2	0x00000000
R32_ADC_SAMPTR1	0x4001240C	ADC 采样时间配置寄存器 1	0x00000000
R32_ADC_SAMPTR2	0x40012410	ADC 采样时间配置寄存器 2	0x00000000
R32_ADC_I0FR1	0x40012414	ADC 注入通道数据偏移寄存器 1	0x00000000
R32_ADC_I0FR2	0x40012418	ADC 注入通道数据偏移寄存器 2	0x00000000
R32_ADC_I0FR3	0x4001241C	ADC 注入通道数据偏移寄存器 3	0x00000000
R32_ADC_I0FR4	0x40012420	ADC 注入通道数据偏移寄存器 4	0x00000000
R32_ADC_WDHTR	0x40012424	ADC 看门狗高阈值寄存器	0x00000FFF
R32_ADC_WDLTR	0x40012428	ADC 看门狗低阈值寄存器	0x00000000
R32_ADC_RSQR1	0x4001242C	ADC 规则通道序列寄存器 1	0x00000000
R32_ADC_RSQR2	0x40012430	ADC 规则通道序列寄存器 2	0x00000000
R32_ADC_RSQR3	0x40012434	ADC 规则通道序列寄存器 3	0x00000000
R32_ADC_ISQR	0x40012438	ADC 注入通道序列寄存器	0x00000000
R32_ADC_IDATAR1	0x4001243C	ADC 注入数据寄存器 1	0x00000000
R32_ADC_IDATAR2	0x40012440	ADC 注入数据寄存器 2	0x00000000
R32_ADC_IDATAR3	0x40012444	ADC 注入数据寄存器 3	0x00000000
R32_ADC_IDATAR4	0x40012448	ADC 注入数据寄存器 4	0x00000000
R32_ADC_RDATAR	0x4001244C	ADC 规则数据寄存器	0x00000000

12.3.1 ADC 状态寄存器（ADC_STATR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											STRT	JSTRT	JEOC	EOC	AWD

位	名称	访问	描述	复位值
[31:5]	Reserved	R0	保留。	0
4	STRT	RWO	规则通道转换开始状态： 1：规则通道转换已开始； 0：规则通道转换未开始。 该位由硬件置 1，由软件清 0（写 1 无效）。	0
3	JSTRT	RWO	注入通道转换开始状态： 1：注入通道转换已开始； 0：注入通道转换未开始。 该位由硬件置 1，由软件清 0（写 1 无效）。	0
2	JEOC	RWO	注入通道组转换结束状态： 1：转换完成； 0：转换未完成。 该位由硬件置 1（所有注入通道转换完），由软件清 0（写 1 无效）。	0
1	EOC	RWO	转换结束状态： 1：转换完成； 0：转换未完成。 该位由硬件置 1（规则或注入通道组转换结束），由软件清 0（写 1 无效）或读 ADC_RDATAR 时清除。	0
0	AWD	RWO	模拟看门狗标志位： 1：发生模拟看门狗事件； 0：没有发生模拟看门狗事件。 该位由硬件置 1（转换值超出 ADC_WDHTR 和 ADC_WDLTR 寄存器范围），由软件清 0（写 1 无效）。	0

12.3.2 ADC 控制寄存器 1 (ADC_CTLR1)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWDIS	ARST_EN	Reserved	PGA[1:0]	BUFEN	Reserved	AWDEN	JAWDEN	Reserved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DISCNUM[2:0]			JDISCEN	DISCEN	JAUTO	AWDSGL	SCAN	JEOCIE	AWDIE	EOCIE	AWDCH[4:0]				

位	名称	访问	描述	复位值
31	SWDIS	RW	ADC 通道提前切换功能配置位： 1：禁用 ADC 通道提前切换功能，即在每次转换结束之后切换到下一个待转通道； 0：启用 ADC 通道提前切换功能，即在采样结束之后，切换到下一个待转通道。	0
30	AWDRST_EN	RW	模拟看门狗复位使能： 1：启用模拟看门狗复位功能，当 ADC 转换结果超过设定阈值时，将产生系统复位；	0

			0: 禁用模拟看门狗复位功能。	
29	Reserved	R0	保留。	0
[28:27]	PGA[1:0]	RW	ADC通道增益配置: 00: x1; 01: x4; 10: x16; 11: x64。 注: 输入增益可调, 可实现小信号放大采样。使用此功能需开启ADC_Buffer。	00b
26	BUFEN	RW	ADC BUFFER使能: 1: 使能输入Buffer; 0: 关闭输入Buffer。	0
[25:24]	Reserved	R0	保留。	0
23	AWDEN	RW	在规则通道上模拟看门狗功能使能位: 1: 规则通道上使能模拟看门狗; 0: 规则通道上关闭模拟看门狗。	0
22	JAWDEN	RW	在注入通道上模拟看门狗功能使能位: 1: 注入通道上使能模拟看门狗; 0: 注入通道上关闭模拟看门狗。	0
[21:16]	Reserved	R0	保留。	0
[15:13]	DISCNUM[2:0]	RW	中断模式下, 外部触发后要转换的规则通道数目: 000: 1 个通道; ... 111: 8 个通道。	000b
12	JDISCEN	RW	注入通道上的中断模式使能位: 1: 使能注入通道上的中断模式; 0: 关闭注入通道上的中断模式。	0
11	DISCEN	RW	规则通道上的中断模式使能位: 1: 使能规则通道上的中断模式; 0: 关闭规则通道上的中断模式。	0
10	JAUTO	RW	开启规则通道完成后, 自动转换注入通道组使能位: 1: 使能自动的注入通道组转换; 0: 关闭自动的注入通道组转换。 注: 此模式需要禁止注入通道的外部触发功能。	0
9	AWDSGL	RW	扫描模式下, 在单一通道上使用模拟看门狗使能位: 1: 在单一通道上使用模拟看门狗(AWDCH[4:0]选择); 0: 在所有通道上使用模拟看门狗。	0
8	SCAN	RW	扫描模式使能位: 1: 使能扫描模式(连续转换 ADC_IOFRx 和 ADC_RSQRx 选择的所有通道); 0: 关闭扫描模式。	0
7	JE0CIE	RW	注入通道组转换结束中断使能位: 1: 使能注入通道组转换完成中断(JE0C 标志); 0: 关闭注入通道组转换完成中断。	0
6	AWDIE	RW	模拟看门狗中断使能位: 1: 使能模拟看门狗中断;	0

			0: 关闭模拟看门狗中断。 注: 在扫描模式下, 如果发生此中断将中止扫描。	
5	EOCIE	RW	转换结束 (规则或注入通道组) 中断使能位: 1: 使能转换结束中断 (EOC 标志); 0: 关闭转换结束中断。	0
[4:0]	AWDCH[4:0]	RW	模拟看门狗通道选择位: 00000: 模拟输入通道 0; 00001: 模拟输入通道 1; ... 10000: 模拟输入通道 16; 10001: 模拟输入通道 17; 10010: 模拟输入通道 18; 其他: 保留。	00000b

12.3.3 ADC 控制寄存器 2 (ADC_CTLR2)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						REGUSEL	INJESEL	TSVREFE	RSWSTART	JSWSTART	EXTTRIG	EXTSEL[2:0]			Reserved
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXTTRIG	JEXTSEL[2:0]			ALIGN	Reserved		DMA	Reserved		OPA1NJE	OPAREGU	RSTCAL	CAL	CONT	ADON

位	名称	访问	描述	复位值
[31:26]	Reserved	RO	保留。	0
25	REGUSEL	RW	规则组触发源选择: 1: 触发源为 TKEY 事件; 0: 触发源为 EXTI 线 11/OPA 轮询事件。 注: 此位仅在 EXTSEL[2:0]=110b 时有效。	0
24	INJESEL	RW	注入组触发源选择: 1: 触发源为 TKEY 事件; 0: 触发源为 EXTI 线 15/OPA 轮询事件。 注: 此位仅在 JEXTSEL[2:0]=110b 时有效。	0
23	TSVREFE	RW	温度传感器和内部电压 (V_{REFINT}) 通道使能位: 1: 使能温度传感器和 V_{REFINT} 通道; 0: 禁止温度传感器和 V_{REFINT} 通道。	0
22	RSWSTART	RW	启动一个规则通道转换, 需要设置软件触发: 1: 启动规则通道转换; 0: 复位状态。 此位由软件置位, 转换开始后硬件清 0。	0
21	JSWSTART	RW	启动一个注入通道转换, 需要设置软件触发: 1: 启动注入通道转换; 0: 复位状态。 此位由软件置位, 转换开始后硬件清 0 或者软件清 0。	0

20	EXTTRIG	RW	规则通道的外部触发转换模式使能： 1：使用外部事件启动转换； 0：关闭外部事件启动功能。	0
[19:17]	EXTSEL[2:0]	RW	启动规则通道转换的外部触发事件选择： 000：定时器 1 的 CC1 事件； 001：定时器 1 的 CC2 事件； 010：定时器 1 的 CC3 事件； 011：定时器 2 的 CC2 事件； 100：定时器 3 的 TRGO 事件； 101：定时器 4 的 CC4 事件； 110：EXTI 线 11/TKEY 触发事件/OPA 轮询事件； 111：RSWSTART 软件触发。	000b
16	Reserved	RO	保留。	0
15	JEXTTRIG	RW	注入通道的外部触发转换模式使能： 1：使用外部事件启动转换； 0：关闭外部事件启动功能。	0
[14:12]	JEXTSEL[2:0]	RW	启动注入通道转换的外部触发事件选择： 000：定时器 1 的 TRGO 事件； 001：定时器 1 的 CC4 事件； 010：定时器 2 的 TRGO 事件； 011：定时器 2 的 CC1 事件； 100：定时器 3 的 CC4 事件； 101：定时器 4 的 TRGO 事件； 110：EXTI 线 15/TKEY 触发事件/OPA 轮询事件； 111：JSWSTART 软件触发。	000b
11	ALIGN	RW	数据对齐方式： 1：左对齐； 0：右对齐。	0
[10:9]	Reserved	RO	保留。	0
8	DMA	RW	直接存储访问（DMA）模式使能： 1：使能 DMA 模式； 0：关闭 DMA 模式。	0
[7:6]	Reserved	RO	保留。	0
5	OPAINJE	RW	OPA 轮询事件触发 ADC 注入组转换功能配置： 1：当 INJESSEL=0 时，OPA 轮询事件将触发 ADC 注入组的转换； 0：禁用 OPA 轮询事件触发 ADC 注入组转换功能。 注：此位仅在 JEXTSEL[2:0]=110b 时有效。	0
4	OPAREGU	RW	OPA 轮询事件触发 ADC 规则组转换功能配置： 1：当 REGUSEL=0 时，OPA 轮询事件将触发 ADC 规则组的转换； 0：禁用 OPA 轮询事件触发 ADC 规则组转换功能。 注：此位仅在 EXTSEL[2:0]=110b 时有效。	0
3	RSTCAL	RW	复位校准，此位由软件置位，复位完成后由硬件清 0： 1：初始化校准寄存器； 0：校准寄存器已初始化。 注：如果正在进行转换时设置 RSTCAL，清除校准寄存	0

			器需要额外的周期。	
2	CAL	RW	A/D 校准，该位由软件置位，校准结束时由硬件清 0。 1：开始校准； 0：校准完成。	0
1	CONT	RW	连续转换使能： 1：连续转换模式； 0：单次转换模式。 如果设置了此位，则转换将连续进行直到该位被清除。	0
0	ADON	RW	开/关 A/D 转换器 当该位为 0 时，写入 1 将把 ADC 从断电模式下唤醒； 当该位为 1 时，写入 1 将启动转换，如果还有其他任意位发生变化，则不会启动新的转换。 1：开启 ADC 并启动转换； 0：关闭 ADC 转换/校准，并进入断电模式。	0

12.3.4 ADC 采样时间配置寄存器 1 (ADC_SMPTR1)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					SMP18[2:0]		SMP17[2:0]		SMP16[2:0]		SMP15[2:1]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP15[0]		SMP14[2:0]		SMP13[2:0]		SMP12[2:0]		SMP11[2:0]		SMP10[2:0]					

位	名称	访问	描述	复位值
[31:27]	Reserved	R0	保留。	0
[26:0]	SMPx[2:0]	RW	SMPx[2:0]：通道 x 的采样时间配置： 000：3.5 周期； 001：5.5 周期； 010：7.5 周期； 011：11.5 周期； 100：13.5 周期； 101：28.5 周期； 110：41.5 周期； 111：239.5 周期； 这些位用于独立地选择每个通道的采样时间，在采样周期中通道配置值必须保持不变。	000b

12.3.5 ADC 采样时间配置寄存器 2 (ADC_SMPTR2)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SMP9[2:0]		SMP8[2:0]		SMP7[2:0]		SMP6[2:0]		SMP5[2:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP5[0]		SMP4[2:0]		SMP3[2:0]		SMP2[2:0]		SMP1[2:0]		SMP0[2:0]					

位	名称	访问	描述	复位值
[31:30]	Reserved	R0	保留。	0
[29:0]	SMPx[2:0]	RW	SMPx[2:0]：通道 x 的采样时间配置： 000：3.5 周期； 001：5.5 周期；	000b

			010: 7.5 周期; 100: 13.5 周期; 110: 41.5 周期; 这些位用于独立地选择每个通道的采样时间, 在采样周期中通道配置值必须保持不变。	011: 11.5 周期; 101: 28.5 周期; 111: 239.5 周期;	
--	--	--	---	--	--

12.3.6 ADC 注入通道数据偏移寄存器 x (ADC_IOFRx) (x=1/2/3/4)

偏移地址: $0x14 + (x-1)*4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					JOFFSETx[11:0]										

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	JOFFSETx[11:0]	RW	注入通道 x 的数据偏移值。 转换注入通道时, 这个值定义了用于从原始转换数据中减去的数值。转换的结果可以在 ADC_IDATARx 寄存器中读出。	0

12.3.7 ADC 看门狗高阈值寄存器 (ADC_WDHTR)

偏移地址: $0x24$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					HT[11:0]										

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	HT[11:0]	RW	模拟看门狗高阈值设置值。	0xFFF

注: 可以在转换过程中更改 WDHTR 和 LTR 的值, 但它们将在下次转换时生效。

12.3.8 ADC 看门狗低阈值寄存器 (ADC_WDLTR)

偏移地址: $0x28$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					LT[11:0]										

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0

[11:0]	LT[11:0]	RW	模拟看门狗低阈值设置值。	0
--------	----------	----	--------------	---

注：可以在转换过程中更改 *WDHTR* 和 *LTR* 的值，但它们将在下次转换时生效。

12.3.9 ADC 规则通道序列寄存器 1 (ADC_RSQR1)

偏移地址：0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								L[3:0]				SRQ16[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16[0]	SQ15[4:0]				SQ14[4:0]				SQ13[4:0]						

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:20]	L[3:0]	RW	规则通道转换序列中需要转换的通道数目： 0000-1111：1-16 个转换。	0
[19:15]	SQ16[4:0]	RW	规则序列中的第 16 个转换通道的编号（0-18）。	0
[14:10]	SQ15[4:0]	RW	规则序列中的第 15 个转换通道的编号（0-18）。	0
[9:5]	SQ14[4:0]	RW	规则序列中的第 14 个转换通道的编号（0-18）。	0
[4:0]	SQ13[4:0]	RW	规则序列中的第 13 个转换通道的编号（0-18）。	0

12.3.10 ADC 规则通道序列寄存器 2 (ADC_RSQR2)

偏移地址：0x30

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SQ12[4:0]				SQ11[4:0]				SQ10[4:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10[0]	SQ9[4:0]				SQ8[4:0]				SQ7[4:0]						

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ12[4:0]	RW	规则序列中的第 12 个转换通道的编号（0-18）。	0
[24:20]	SQ11[4:0]	RW	规则序列中的第 11 个转换通道的编号（0-18）。	0
[19:15]	SQ10[4:0]	RW	规则序列中的第 10 个转换通道的编号（0-18）。	0
[14:10]	SQ9[4:0]	RW	规则序列中的第 9 个转换通道的编号（0-18）。	0
[9:5]	SQ8[4:0]	RW	规则序列中的第 8 个转换通道的编号（0-18）。	0
[4:0]	SQ7[4:0]	RW	规则序列中的第 7 个转换通道的编号（0-18）。	0

12.3.11 ADC 规则通道序列寄存器 3 (ADC_RSQR3)

偏移地址：0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SQ6[4:0]				SQ5[4:0]				SQ4[4:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4[0]	SQ3[4:0]				SQ2[4:0]				SQ1[4:0]						

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ6[4:0]	RW	规则序列中的第 6 个转换通道的编号 (0-18)。	0
[24:20]	SQ5[4:0]	RW	规则序列中的第 5 个转换通道的编号 (0-18)。	0
[19:15]	SQ4[4:0]	RW	规则序列中的第 4 个转换通道的编号 (0-18)。	0
[14:10]	SQ3[4:0]	RW	规则序列中的第 3 个转换通道的编号 (0-18)。	0
[9:5]	SQ2[4:0]	RW	规则序列中的第 2 个转换通道的编号 (0-18)。	0
[4:0]	SQ1[4:0]	RW	规则序列中的第 1 个转换通道的编号 (0-18)。	0

12.3.12 ADC 注入通道序列寄存器 (ADC_ISQR)

偏移地址: 0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										JL[1:0]		JSQ4[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JSQ4[0]		JSQ3[4:0]				JSQ2[4:0]				JSQ1[4:0]					

位	名称	访问	描述	复位值
[31:22]	Reserved	RO	保留。	0
[21:20]	JL[1:0]	RW	注入通道转换序列中需要转换的通道数目: 00-11: 1-4 个转换。	0
[19:15]	JSQ4[4:0]	RW	注入序列中的第 4 个转换通道的编号 (0-18)。 注: 软件写入, 并将通道编号 (0-18) 分配为要转换的序列中的第 4 个。	0
[14:10]	JSQ3[4:0]	RW	注入序列中的第 3 个转换通道的编号 (0-18)。	0
[9:5]	JSQ2[4:0]	RW	注入序列中的第 2 个转换通道的编号 (0-18)。	0
[4:0]	JSQ1[4:0]	RW	注入序列中的第 1 个转换通道的编号 (0-18)。	0

注: 不同于规则转换序列, 如果 JL[1:0] 的长度小于 4, 则转换的序列顺序是从 (4-JL) 开始。

例如, 当 JL[1:0]=3 (定序器中有 4 次注入转换) 时, ADC 将按以下顺序转换通道: JSQ1[4:0]、JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0];

当 JL[1:0]=2 (定序器中有 3 次注入转换) 时, ADC 将按以下顺序转换通道: JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0];

当 JL[1:0]=1 (定序器中有 2 次注入转换) 时, ADC 转换通道的顺序为: 先是 JSQ3[4:0], 后是 JSQ4[4:0];

当 JL[1:0]=0 (定序器中有 1 次注入转换) 时, ADC 将仅转换 JSQ4[4:0] 通道。

如果 ADCx_ISQR[21:0]=10 00111 00011 00111 00010, ADC 将按以下顺序转换通道: JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0], 表示扫描转换按以下通道顺序进行: 7、3、7。

12.3.13 ADC 注入数据寄存器 x (ADC_IDATARx) (x=1/2/3/4)

偏移地址: 0x3C + (x-1)*4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	JDATA[15:0]	R0	注入通道转换数据（数据左对齐或右对齐）。	0

12.3.14 ADC 规则数据寄存器（ADC_RDATAR）

偏移地址：0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	DATA	R0	规则通道转换数据（数据左对齐或右对齐）。	0

第 13 章 触摸按键检测（TKEY）


触摸检测控制（TKEY）单元，借助 ADC 模块的电压转换功能，通过将电容量转换为电压量进行采样，实现触摸按键检测功能。检测通道复用 ADC 的 16 个外部通道，通过 ADC 模块的单次转换模式实现触摸按键检测。

13.1 TKEY 操作步骤

说明：ADCIN0–ADCIN15 通道里，任意一个端口接 CX（外部参考电容），其余一个端口接 CS（触摸按键电容）

13.1.1 TKEY 单通道电荷搬移模式

图 13-1 TKEY 单通道电荷搬移模式时序图



操作流程：

(1) 通过 R32_CAP_CFG 寄存器的 SELCX 字段配置 CX 通道（一个通道），SELCS 字段配置 CS 通道（选择一个通道）。

(2) 通过 R32_DRV_CFG 寄存器的 DRVEN 字段（DRVEN=1）开启驱动屏蔽功能，DRVOUTSEL 字段配置需要屏蔽的通道（DRVOUTSEL[15:0]=0xFFFF）。

(3) 通过 R32_TKEY_CTRL 寄存器的 CHSEL 字段配置通道源选择位（CHSEL=1），MODE 字段配置电荷搬移模式（MODE=0）。

(4) 通过 R32_TRANS_CFG 寄存器的 TKSX 字段配置开关切换时间（t5 和 t3），TRANSN 字段配置电荷搬移次数（N），TRANSCC 字段配置触摸按键电容充电时间（t2）和电荷搬移时间（t4）。


(5) 通过 ADC_CTLR2 寄存器的 EXTTRIG 字段（EXTTRIG=1）开启规则通道外部触发转换使能，EXTSEL 字段配置规则通道转换的外部触发事件（EXTSEL=110），REGUSEL 字段配置触发源（REGUSEL=1），ADON 字段（ADON=1）开启 ADC（规则通道为例，注入通道配置为：JEXTTRIG=1，JEXTSEL=110，INJSEL=1，）。

(6) 通过 R32_TKEY_CTRL 寄存器的 TKEY 字段（TKEY=1）开启 TKEY，TKACT 字段（TKACT=1）控制位，触发 TKEY 开始工作。

(7) 等待 ADC 状态寄存器的 EOC 转换结束标志位置 1，读取 ADC 数据寄存器，得到此次转换值，若使能 ADC 中断，将进入 ADC 中断，获取转换结果。

13.1.2 TKEY 多通道电荷搬移模式

图 13-2 TKEY 多通道电荷搬移时序图



操作流程:

(1) 通过 R32_CAP_CFG 寄存器的 SELCX 字段配置 CX 通道（一个通道），SELCS 字段配置 CS 通道（选择多个通道）。

(2) 通过 R32_DRV_CFG 寄存器的 DRVEN 字段（DRVEN=1）开启驱动屏蔽功能，DRVOUTSEL 字段配置需要屏蔽的通道（DRVOUTSEL[15:0]=0xFFFF）。

(3) 通过 R32_TKEY_CTRL 寄存器的 CHSEL 字段配置通道选择位（CHSEL=1），MODE 字段配置电荷搬移模式（MODE=0）。

(4) 通过 R32_TRANS_CFG 寄存器的 TKSX 字段配置开关切换时间（t5 和 t3），TRANSN 字段配置电荷搬移次数（N），TRANSCC 字段配置触摸按键电容充电时间（t2）和电荷搬移时间（t4）。


(5) 通过 ADC_CTLR2 寄存器的 EXTTRIG 字段（EXTTRIG=1）开启规则通道外部触发转换使能，EXTSEL 字段配置规则通道转换的外部触发事件（EXTSEL=110），REGUSEL 字段配置触发源（REGUSEL=1），ADON 字段（ADON=1）开启 ADC（规则通道为例，注入通道配置为：JEXTTRIG=1，JEXTSEL=110，INJESEL=1）。

(6) 通过 R32_TKEY_CTRL 寄存器的 TKEY 字段（TKEY=1）开启 TKEY，TKEY 字段（TKEY=1）控制位，触发 TKEY 开始工作。

(7) 等待 ADC 状态寄存器的 EOC 转换结束标志位置 1，读取 ADC 数据寄存器，得到此次转换值，若使能 ADC 中断，将进入中断，获取转换结果。

13.1.3 TKEY 电荷搬移自动扫描模式

图 13-3 TKEY 电荷搬移自动扫描模式时序图



操作流程:

(1) 通过寄存器 ADC_SQR1/2/3 配置预设通道数目及通道编号，R32_TKEY_CTRL 寄存器的 SCANEN 字段配置开启 TKEY 通道扫描功能，SCANNUM 字段配置扫描通道数目（和配置的预设通道数目一致），SCANIE 字段寄存器配置扫描完成中断使能。

(2) 通过 R32_CAP_CFG 寄存器的 SELCX 字段配置 CX 通道（一个通道），SELCS 字段配置 CS 通道（选择一个通道）。

(3) 通过 R32_DRV_CFG 寄存器的 DRVEN 字段 (DRVEN=1) 开启驱动屏蔽功能, DRVOUTSEL 字段配置需要屏蔽的通道 (DRVOUTSEL[15:0]=0xFFFF)。

(4) 通过 R32_TKEY_CTRL 寄存器的 CHSEL 字段配置通道选择位 (CHSEL=1), MODE 字段配置电荷搬移模式 (MODE=0)。

(5) 通过 R32_TRANS_CFG 寄存器的 TKSX 字段配置开关切换时间 (t_5 和 t_3), TRANSN 字段配置电荷搬移次数 (N), TRANSCC 字段配置触摸按键电容充电时间 (t_2) 和电荷搬移时间 (t_4)。

(6) 通过 ADC_CTLR2 寄存器的 DMA 字段 (DMA=1) 开启 DMA, EXTTRIG 字段 (EXTTRIG=1) 开启规则通道外部触发转换使能, EXTSEL 字段配置规则通道转换的外部触发事件 (EXTSEL=110), REGUSEL 字段配置触发源 (REGUSEL=1), ADON 字段 (ADON=1) 开启 ADC (规则通道为例, 注入通道配置为: JEXTTRIG=1, JEXTSEL=110, INJESEL=1)。


(7) 通过 R32_TKEY_CTRL 寄存器的 TKEN 字段 (TKEN=1) 开启 TKEY, TKACTION 字段 (TKACT=1) 控制位, 触发 TKEY 开始工作。

(8) 等待 ADC 状态寄存器的 EOC 转换结束标志位置 1, 读取 ADC 数据寄存器得到此次转换值。

(9) 当上一个 ADC 转换结束之后, 会自动触发 TKACTION 控制位重新开始新通道的电荷搬移 ($t_1 + (N+1) * (t_5 + t_2 + t_3 + t_4) + \text{ADC 转换}$), 此时 CX 通道不变, CS 通道会自动更新, 直至预设扫描通道中的最后一个通道转换完成, 此时 TKEY 扫描结束, 产生扫描结束标志, 可以产生扫描结束中断。

13.1.4 电流源充电模式

图 13-4 电流源充电模式时序图



注: 电流源充电模式只支持单次单通道转换, 将待转换的通道配置到 ADC 模块的规则组序列第一个, 软件启动转换。

操作流程:

(1) 通过 R32_CAP_CFG 寄存器的 SELCS 字段配置 CS 通道 (选择一个通道)。

(2) 通过 R32_DRV_CFG 寄存器的 DRVEN 字段 (DRVEN=1) 开启驱动屏蔽功能, DRVOUTSEL 字段配置需要屏蔽的通道 (DRVOUTSEL[15:0]=0xFFFF)。

(3) 通过 R32_TKEY_CTRL 寄存器的 CHSEL 字段配置通道选择位 (CHSEL=1), MODE 字段配置电流源充电模式 (MODE=1)。

(4) 通过 R32_TRANS_CFG 寄存器的 TKSX 字段配置开关切换时间 (t_3 和 t_5)。

(5) 通过 R32_TKEY_CDCC 寄存器的 TKCC 字段配置充电时间 (t_2), TKCD 字段配置放电时间 (t_1), t_4 为 ADC 采样时间, 可以通过 ADC_SAMPTR1 和 ADC_SAMPTR2 寄存器配置相应通道的 ADC 采样时间。

(6) 通过 ADC_CTLR2 寄存器的 EXTTRIG 字段 (EXTTRIG=1) 开启规则通道外部触发转换使能, EXTSEL 字段配置规则通道转换的外部触发事件 (EXTSEL=110), REGUSEL 字段配置触发源 (REGUSEL=1), ADON 字段 (ADON=1) 开启 ADC (规则通道为例, 注入通道配置为: JEXTTRIG=1,


JEXTSEL=110, INJESEL=1)。

(7) 通过 R32_TKEY_CTRL 寄存器的 TKEN 字段 (TKEN=1) 开启 TKEY, TKACT 字段 (TKACT=1) 控制位, 触发 TKEY 开始工作。

(8) 等待 ADC 状态寄存器的 EOC 转换结束标志位置 1, 读取 ADC 的数据寄存器得到此次转换值, 如果使能 ADC 中断, 将进入中断。

13.1.5 电流源充电模式自动扫描模式

图 13-5 电流源充电模式自动扫描模式时序图



操作流程:

(1) 通过寄存器 ADC_SQR1/2/3 配置预设通道数目及通道编号, R32_TKEY_CTRL 寄存器的 SCANEN 字段配置开启 TKEY 通道扫描功能, SCANNUM 字段配置扫描通道数目 (和配置的预设通道数目一致), SCANIE 字段寄存器配置扫描完成中断使能。

(2) 通过 R32_DRV_CFG 寄存器的 DRVEN 字段 (DRVEN=1) 开启驱动屏蔽功能, DRVOUTSEL 字段配置需要屏蔽的通道 (DRVOUTSEL[15:0]=0xFFFF)。

(3) 通过 R32_TKEY_CTRL 寄存器的 CHSEL 字段配置通道选择位 (CHSEL=1), MODE 字段配置电流源充电模式 (MODE=1)。

(4) 通过 R32_TRANS_CFG 寄存器的 TKSX 字段配置开关切换时间 (t3 和 t5)。

(5) 通过 R32_TKEY_CDCC 寄存器的 TKCC 字段配置充电时间 (t2), TKCD 字段配置放电时间 (t1), t4 为 ADC 采样时间, 可以通过 ADC_SAMPTR1 和 ADC_SAMPTR2 寄存器配置相应通道的 ADC 采样时间。

(6) 通过 R32_ADC_CTLR2 寄存器的 DMA 字段 (DMA=1) 开启 DMA, EXTTRIG 字段 (EXTTRIG=1) 开启规则通道外部触发转换使能, EXTSEL 字段配置规则通道转换的外部触发事件 (EXTSEL=110), REGUSEL 字段配置触发源 (REGUSEL=1), ADON 字段 (ADON=1) 开启 ADC (规则通道为例, 注入通道配置为: JEXTTRIG =1, JEXTSEL =110, INJESEL=1)。

(7) 通过 R32_TKEY_CTRL 寄存器的 TKEN 字段 (TKEN=1) 开启 TKEY, TKACT 字段 (TKACT=1) 控制位, 触发 TKEY 开始工作。

(8) 等待 ADC 状态寄存器的 EOC 转换结束标志位置 1, 读取 ADC_DR 寄存器得到此次转换值。

(9) 当上一个 ADC 转换结束之后, 会自动触发 TKACT 控制位重新开始新通道的电流源充电 (t1+t5+t2+t3+t4) 过程, 此时 CS 通道会自动更新, 直至预设扫描通道中的最后一个通道转换完成, 此时 TKEY 扫描结束, 产生扫描结束标志, 可以产生扫描结束中断。

13.2 TKEY 寄存器描述

表 13-1 TKEY 相关寄存器列表

名称	访问地址	描述	复位值
R32_TKEY_CTRL	0x40012458	TKEY 控制寄存器	0x00000000
R32_TKEY_TRANS_CFG	0x4001245C	电荷搬移配置寄存器	0x00000000
R32_CAP_CFG	0x40012460	电容配置寄存器	0x00000000

R32_DRV_CFG	0x40012464	驱动屏蔽配置寄存器	0x00000000
R32_TKEY_CDCC	0x40012468	TKEY 充电放电配置寄存器	0x00000000
R32_TKEY_SR	0x4001246C	TKEY 状态寄存器	0x00000000
R32_TKEY_RSQR1	0x4001242C	TKEY 通道序列寄存器 1	0x00000000
R32_TKEY_RSQR2	0x40012430	TKEY 通道序列寄存器 2	0x00000000
R32_TKEY_RSQR3	0x40012434	TKEY 通道序列寄存器 3	0x00000000

13.2.1 TKEY 控制寄存器 (R32_TKEY_CTLR)

偏移地址: 0x58

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCANNUM[3:0]				SCANEN	SCANIE	Reserved	TKACT	Reserved				CHSEL	MODE	ITUNE	TKEN

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:12]	SCANNUM[3:0]	RW	TKEY 扫描通道个数配置: 0000: 1 个通道扫描; ... 1111: 16 个通道扫描。	0
11	SCANEN	RW	TKEY 通道扫描功能使能位: 1: 启用 TKEY 通道扫描功能; 0: 禁用 TKEY 通道扫描功能。	0
10	SCANIE	RW	TKEY 通道扫描中断使能位: 1: 启用 TKEY 通道扫描中断, 在所有通道扫描结束时将产生中断; 0: 关闭 TKEY 通道扫描中断。	0
9	Reserved	RO	保留。	0
8	TKACT	WO	TKEY 触发控制位, 写 1 将触发 TKEY 工作, 硬件自动清零。	0
[7:4]	Reserved	RO	保留。	0
3	CHSEL	RW	通道选择位: 1: 通道选择由 TKEY 模块控制; 0: 通道选择由 ADC 模块控制。 注: TKEN 使能后, 该位置 1, 通过 MODE 位可配置为电流源充电模式或电荷搬移模式; TKEN 关闭时, 该位置 0, 通道选择由 ADC 控制。	0
2	MODE	RW	TKEY 模式配置位: 1: 电流源充电模式; 0: 电荷搬移模式。	0
1	ITUNE	RW	TKEY 模块充电电流配置 1: 充电电流减半; 0: 充电电流为 35uA。	0

0	TKEN	RW	TKEY 使能位： 1：使能 TKEY； 0：关闭 TKEY。	0
---	------	----	---------------------------------------	---

13.2.2 电荷搬移配置寄存器 (R32_TKEY_TRANS_CFG)

偏移地址：0x5C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TKSW		TRANSN[9:0]										TRANSCC[2:0]		

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
[14:13]	TKSW[1:0]	RW	TKEY 开关切换时间配置： 00：1Tclk； 01：2Tclk； 10：4Tclk； 11：8Tclk。 注：时间基准系统时钟 Tclk。	0
[12:3]	TRANSN[9:0]	RW	电荷搬移模式的搬移周期数配置，实际搬移周期数为 TRANSN+1，即最大 1024 个搬移周期。	0
[2:0]	TRANSCC[2:0]	RW	电荷搬移模式下，触摸按键电容充电 T2 和电荷搬移时间 T4 配置位： 000：T2=16Tclk，T4=128Tclk； 001：T2=16Tclk，T4=192Tclk； 010：T2=32Tclk，T4=128Tclk； 011：T2=32Tclk，T4=192Tclk； 100：T2=32Tclk，T4=256Tclk； 101：T2=32Tclk，T4=320Tclk； 110：T2=48Tclk，T4=320Tclk； 111：T2=48Tclk，T4=384Tclk； 注：时间基准系统时钟 Tclk。	0

13.2.3 电容配置寄存器 (R32_CAP_CFG)

偏移地址：0x60

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												SELCS[15:12]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SELCS[11:0]												SELCS[3:0]			

位	名称	访问	描述	复位值
[31:20]	Reserved	RO	保留。	0

[19:4]	SELCS[15:0]	RW	电荷搬移模式下，配置进行电荷搬移的通道； 电流源充电模式下，配置电流源充电通道。 0000000000000000：无通道选中； 0000000000000001：选中 ADC 通道 0； 0000000000000010：选中 ADC 通道 1； 0000000000000100：选中 ADC 通道 2； ... 1000000000000000：选中 ADC 通道 15； 注：在 TKEY 通道扫描模式下，此寄存器配置第 1 个扫描的通道。	0
[3:0]	SELCX[3:0]	RW	电荷搬移模式下，配置外接参考电容的通道， 电流源充电模式下，此位无效。 0000：选中 ADC 通道 0； 0001：选中 ADC 通道 1； ... 1111：选中 ADC 通道 15。	0

13.2.4 驱动屏蔽配置寄存器 (R32_DRV_CFG)

偏移地址：0x64

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DRVOUTSEL[15:0]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														DRVEN	

位	名称	访问	描述	复位值
[31:16]	DRVOUTSEL[15:0]	RW	驱动屏蔽通道选择，高电平有效。	0
[15:1]	Reserved	RO	保留。	0
0	DRVEN	RW	驱动屏蔽功能使能位： 1：使能驱动屏蔽功能； 0：关闭驱动屏蔽功能。	0

13.2.5 TKEY 充电放电配置寄存器 (R32_TKEY_CDCC)

偏移地址：0x68

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					TKCC[10:0]										
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					TKCD[10:0]										

位	名称	访问	描述	复位值
[31:27]	Reserved	RO	保留。	0
[26:16]	TKCC[10:0]	RW	电流源充电模式下，充电时间配置。 注：时间基准系统时钟 T_{clk} 。	0
[15:11]	Reserved	RO	保留。	0

[10:0]	TKCD[10:0]	RW	电流源充电模式下，放电时间配置。 注：时间基准系统时钟 T_{clk} 。	0
--------	------------	----	--	---

13.2.6 TKEY 状态寄存器 (R32_TKEY_SR)

偏移地址：0x6C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														SCANIF	

位	名称	访问	描述	复位值
[31:1]	Reserved	RO	保留。	0
0	SCANIF	RW0	TKEY 通道扫描结束中断标志，软件写 0 清除，写 1 无效。	0

13.2.7 TKEY 通道序列寄存器 1 (R32_TKEY_RSQR1)

偏移地址：0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												SQ16[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16[0]	SQ15[4:0]					SQ14[4:0]					SQ13[4:0]				

位	名称	访问	描述	复位值
[31:20]	Reserved	RO	保留。	0
[19:15]	SQ16[4:0]	RW	扫描序列中的第 16 个转换通道的编号 (0-15)。	0
[14:10]	SQ15[4:0]	RW	扫描序列中的第 15 个转换通道的编号 (0-15)。	0
[9:5]	SQ14[4:0]	RW	扫描序列中的第 14 个转换通道的编号 (0-15)。	0
[4:0]	SQ13[4:0]	RW	扫描序列中的第 13 个转换通道的编号 (0-15)。	0

13.2.8 TKEY 通道序列寄存器 2 (R32_TKEY_RSQR2)

偏移地址：0x30

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				SQ12[4:0]				SQ11[4:0]				SQ10[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10[0]	SQ9[4:0]					SQ8[4:0]					SQ7[4:0]				

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0

[29:25]	SQ12[4:0]	RW	扫描序列中的第 12 个转换通道的编号 (0-15)。	0
[24:20]	SQ11[4:0]	RW	扫描序列中的第 11 个转换通道的编号 (0-15)。	0
[19:15]	SQ10[4:0]	RW	扫描序列中的第 10 个转换通道的编号 (0-15)。	0
[14:10]	SQ9[4:0]	RW	扫描序列中的第 9 个转换通道的编号 (0-15)。	0
[9:5]	SQ8[4:0]	RW	扫描序列中的第 8 个转换通道的编号 (0-15)。	0
[4:0]	SQ7[4:0]	RW	扫描序列中的第 7 个转换通道的编号 (0-15)。	0

13.2.9 TKEY 通道序列寄存器 3 (R32_TKEY_RSQR3)

偏移地址: 0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SQ6[4:0]				SQ5[4:0]				SQ4[4:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4 [0]	SQ3[4:0]				SQ2[4:0]				Reserved						

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ6[4:0]	RW	扫描序列中的第 6 个转换通道的编号 (0-15)。	0
[24:20]	SQ5[4:0]	RW	扫描序列中的第 5 个转换通道的编号 (0-15)。	0
[19:15]	SQ4[4:0]	RW	扫描序列中的第 4 个转换通道的编号 (0-15)。	0
[14:10]	SQ3[4:0]	RW	扫描序列中的第 3 个转换通道的编号 (0-15)。	0
[9:5]	SQ2[4:0]	RW	扫描序列中的第 2 个转换通道的编号 (0-15)。	0
[4:0]	Reserved	RO	保留。	0

注: TKEY 总共可以扫描 16 个通道, 其中第 1 个转换通道由 CAP_CFG 寄存器 SELCS 位配置。

第 14 章 高级定时器 (ADTM)

高级定时器模块包含一个功能强大的 16 位自动重装定时器 (TIM1)，可用于测量脉冲宽度或产生脉冲、PWM 波等。用于电机控制、电源等领域。

14.1 主要特征

高级定时器 (TIM1) 的主要特征包括：

- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获，输出比较，PWM 生成和单脉冲输出
- 支持可编程死区时间的互补输出
- 支持外部信号控制定时器
- 支持使用重复计数器在确定周期后更新定时器
- 支持使用刹车信号将定时器复位或置其于确定状态
- 支持在多种模式下使用 DMA
- 支持增量式编码器
- 支持定时器之间的级联和同步

14.2 原理和结构

本节主要论述高级定时器的内部构造。

14.2.1 概述


如图 14-1，高级定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

高级定时器的时钟可以来自于 PB 总线时钟 (CK_INT)，可以来自外部时钟输入引脚 (TIMx_ETR)，亦可以来自于其他具有时钟输出功能的定时器 (ITRx)，还可以来自于比较捕获通道的输入端 (TIMx_CHx)。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRGO 输出给其他的定时器、ADC 等外设。

高级定时器的核心是一个 16 位计数器 (CNT)。CK_PSC 经过预分频器 (PSC) 分频后，成为 CK_CNT 并输出给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重装初始值。另外还有个辅助计数器在一旁计数 ATRLR 为 CNT 重装初始值的次数，当次数达到重复计数值寄存器 (RPTCR) 里设置的次数时，可以产生特定事件。


高级定时器拥有四组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持滤波、分频和边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器 (CHxCVR)，支持与主计数器 (CNT) 进行比较而输出脉冲。

图 14-1 高级定时器的结构框图



14.2.2 时钟输入

图 14-2 高级定时器的 CK_PSC 来源框图



高级定时器 CK_PSC 的时钟来源很多，可以分为 4 类：

- 1) 外部时钟引脚 (ETR) 输入时钟的路线: ETR→ETRP→ETRF;
- 2) 内部 PB 时钟输入路线: CK_INT;
- 3) 来自比较捕获通道引脚 (TIMx_CHx) 的路线: TIMx_CHx→Tl_x→Tl_xFP_x, 此路线也用于编码器模式;
- 4) 来自内部其他定时器的输入: ITR_x;

通过决定 CK PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为 4 类:

- 1) 选择内部时钟源 (CK_INT) ;
- 2) 外部时钟源模式 1 ;
- 3) 外部时钟源模式 2 ;
- 4) 编码器模式 ;

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

14.2.2.1 内部时钟源 (CK INT)

如果将 SMS 域保持 000b 时启动高级定时器，那么就是选定内部时钟源 (CK_INT) 为时钟。此时 CK_INT 就是 CK_PSC。

14.2.2.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定为 CK_PSC 的来源，值得注意的，还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发 (ITRx, x 为 0, 1, 2, 3);
- 2) 比较捕获通道 1 经过边缘检测器后的信号 (TI1F_ED);
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2;
- 4) 来自外部时钟引脚输入的信号 ETRF。

14.2.2.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时，将使用外部时钟源模式 2。使用外部时钟源模式 2 时，ETRF 被选定为 CK_PSC。ETR 引脚经过可选的

反相器（ETP），分频器（ETPS）后成为 ETRP，再经过滤波器（ETF）后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时，相当于 TS 选择 ETRF 为输入。

14.2.2.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 14.3.10 节。


14.2.3 计数器和周边

CK_PSC 输入给预分频器（PSC）进行分频。PSC 是 16 位的，实际的分频系数相当于 R16_TIMx_PSC 的值+1。CK_PSC 经过 PSC 会成为 CK_CNT。更改 R16_TIM1_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。定时器的核心是一个 16 位计数器（CNT），CK_CNT 最终会输入给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器（ATRLR）在每个计数周期结束后为 CNT 重新装载初始值。另外还有个辅助计数器在一旁记录 ATRLR 为 CNT 重新装载初值的次数，当达到重复计数值寄存器（RPTCR）里设置的次数时，可以产生特定事件。

14.2.4 比较捕获通道和周边

比较捕获通道是定时器实现复杂功能的主要组件，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用、输出部分的比较器和输出控制组成。

图 14-3 比较捕获通道的结构框图



比较捕获通道的结构框图如图 14-3 所示。信号从通道 x 引脚输入进来后可选做为 TI_x (TI_1 的来源可以不只是 CH_1 , 见定时器的结构框图 14-1), 以 TI_1 举例: TI_1 经过滤波器 (ICF[3:0]) 生成 TI_1F , 再经过边沿检测器分成 TI_1F_Rising 和 $TI_1F_Falling$, 这两个信号经过选择 ($CC1P$) 生成 TI_1FP1 , TI_1FP1 和来自通道 2 的 TI_2FP1 一起送给 $CC1S$ 选择成为 $IC1$, 经过 $ICPS$ 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成，读写过程仅操作预装载寄存器。在捕获模式下，捕获发生在影子寄存器上，然后复制到预装载寄存器；在比较模式下，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容与核心计数器（CNT）进行比较。

14.3 功能和实现

高级定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边部分的操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比较捕获通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

14.3.1 计数器模式

递增计数模式

在递增计数模式下，计数器从 0 计数到自动重载值（R16_TIMx_ATRLR 寄存器的内容），然后重新从 0 开始计数并生成计数器上溢事件。

如果使用重复计数器，则当递增计数的重复次数达到重复计数器寄存器中编程的次数加一次（R16_TIMx_RPTCR+1）后，将生成更新事件（UEV）。否则，将在每次计数器上溢时产生更新事件。

将 TIMx_SWEVGR 寄存器的 UG 位置 1（通过软件或使用从模式控制器）时，也将产生更新事件。

通过软件将 R16_TIMx_CTLR1 寄存器中的 UDIS 位置 1 可禁止 UEV 事件。这可避免向预装载寄存器写入新值时更新影子寄存器。在 UDIS 位写入 0 之前不会产生任何更新事件。不过，计数器和预分频器计数器都会重新从 0 开始计数（而预分频比保持不变）。此外，如果 R16_TIMx_CTLR1 寄存器中的 URS 位（更新请求选择）已置 1，则将 UG 位置 1 会生成更新事件 UEV，但不会将 UIF 标志置 1（因此，不会发送任何中断或 DMA 请求）。这样一来，如果在发生捕获事件时将计数器清零，将不会同时产生更新中断和捕获中断。

发生更新事件时，将更新所有寄存器且将更新标志（R16_TIMx_INTFR 寄存器中的 UIF 位）置 1（取决于 URS 位）：

- 1) 重复计数器中将重新装载 R16_TIMx_RPTCR 寄存器的内容
- 2) 自动重载影子寄存器将以预装载值（R16_TIMx_ATRLR）进行更新
- 3) 预分频器的缓冲区中将重新装载预装载值（R16_TIMx_PSC 寄存器的内容）

递减计数模式

在递减计数模式下，计数器从自动重载值（R16_TIMx_ATRLR 寄存器的内容）开始递减计数到 0，然后重新从自动重载值开始计数并生成计数器下溢事件。

如果使用重复计数器，则当递减计数的重复次数达到重复计数器寄存器中编程的次数加一次（R16_TIMx_RPTCR+1）后，将生成更新事件（UEV）。否则，将在每次计数器下溢时产生更新事件。

将 R16_TIMx_EGR 寄存器的 UG 位置 1（通过软件或使用从模式控制器）时，也将产生更新事件。

通过软件将 R16_TIMx_CTLR1 寄存器中的 UDIS 位置 1 可禁止 UEV 更新事件。这可避免向预装载寄存器写入新值时更新影子寄存器。在 UDIS 位写入 0 之前不会产生任何更新事件。不过，计数器会重新从当前自动重载值开始计数，而预分频器计数器则重新从 0 开始计数（但预分频比保持不变）。

此外，如果 R16_TIMx_CTLR1 寄存器中的 URS 位（更新请求选择）已置 1，则将 UG 位置 1 会生成更新事件 UEV，但不会将 UIF 标志置 1（因此，不会发送任何中断或 DMA 请求）。这样一来，如果在发生捕获事件时将计数器清零，将不会同时产生更新中断和捕获中断。

发生更新事件时，将更新所有寄存器且将更新标志（R16_TIMx_INTFR 寄存器中的 UIF 位）置 1（取决于 URS 位）：

- 1) 重复计数器中将重新装载 R16_TIMx_RPTCR 寄存器的内容
- 2) 预分频器的缓冲区中将重新装载预装载值（R16_TIMx_PSC 寄存器的内容）

3) 自动重载活动寄存器将以预装载值 (R16_TIMx_ATRLR 寄存器的内容) 进行更新。

注: 自动重载寄存器会在计数器重载之前得到更新, 因此, 下一个计数周期就是我们所希望的新的周期长度。

中心对齐模式 (递增/递减计数)

在中心对齐模式下, 计数器从 0 开始计数到自动重载值 (R16_TIMx_ATRLR 寄存器的内容) -1, 生成计数器上溢事件; 然后从自动重载值开始向下计数到 1 并生成计数器下溢事件。之后从 0 开始重新计数。

当 R16_TIMx_CTLR1 寄存器中的 CMS 位不为 “00” 时, 中心对齐模式有效。将通道配置为输出模式时, 其输出比较中断标志将在以下模式下置 1, 即: 计数器递减计数 (中心对齐模式 1, CMS= “01”)、计数器递增计数 (中心对齐模式 2, CMS= “10”) 以及计数器递增/递减计数 (中心对齐模式 3, CMS= “11”)。

在此模式下, R16_TIMx_CTLR1 寄存器的 DIR 方向位不可写入值, 而是由硬件更新并指示当前计数器方向。

每次发生计数器上溢和下溢时都会生成更新事件, 或将 R16_TIMx_SWEVGR 寄存器中的 UG 位置 1 (通过软件或使用从模式控制器) 也可以生成更新事件。这种情况下, 计数器以及预分频器计数器将重新从 0 开始计数。

通过软件将 R16_TIMx_CTLR1 寄存器中的 UDIS 位置 1 可禁止 UEV 更新事件。这可避免向预装载寄存器写入新值时更新影子寄存器。在 UDIS 位写入 0 之前不会产生任何更新事件。不过, 计数器仍会根据当前自动重载值进行递增和递减计数。

此外, 如果 R16_TIMx_CTLR1 寄存器中的 URS 位 (更新请求选择) 已置 1, 则将 UG 位置 1 会生成 UEV 更新事件, 但不会将 UIF 标志置 1 (因此, 不会发送任何中断或 DMA 请求)。这样一来, 如果在发生捕获事件时将计数器清零, 将不会同时产生更新中断和捕获中断。

发生更新事件时, 将更新所有寄存器且将更新标志 (R16_TIMx_INTFR 寄存器中的 UIF 位) 置 1 (取决于 URS 位):

- 1) 重复计数器中将重新装载 R16_TIMx_RPTCR 寄存器的内容;
- 2) 预分频器的缓冲区中将重新装载预装载值 (R16_TIMx_PSC 寄存器的内容);
- 3) 自动重载活动寄存器将以预装载值 (R16_TIMx_ATRLR 寄存器的内容) 进行更新。注意, 如果更新操作是由计数器上溢触发的, 则自动重载寄存器在重载计数器之前更新, 因此, 下一个计数周期就是我们所希望的新的周期长度 (计数器被重载新的值)。

14.3.2 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是, 当检测到 ICxPS 信号上确定的边沿后, 则发生捕获事件, 计数器当前的值会被锁存到比较捕获寄存器 (R16_TIMx_CHCTLRx) 中。发生捕获事件时, CCxIF (在 R16_TIMx_INTFR 中) 被置位, 如果使能了中断或 DMA, 还会产生相应中断或 DMA。如果发生捕获事件时, CCxIF 已经被置位了, 那么 CCxOF 位会被置位。CCxIF 可由软件清除, 也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个通道 1 的例子来说明使用输入捕获模式的步骤, 如下:

- 1) 配置 CC1S 域, 选择 IC1 信号的来源。比如设为 10b, 选择 TI1FP1 作为 IC1 的来源, 不可以使用默认设置, CC1S 域默认是使比较捕获模块作为输出通道;
- 2) 配置 IC1F 域, 这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到 N 个事件后会产生一个输出的跳变。
- 3) 配置 CC1P 位, 设定 TI1FP1 的极性。比如保持 CC1P 位为低, 选择上升沿跳变;
- 4) 配置 IC1PS 域, 设定 IC1 信号成为 IC1PS 之间的分频系数。比如保持 IC1PS 为 00b, 不分频;
- 5) 配置 CC1E 位, 允许捕获核心计数器 (CNT) 的值到比较捕获寄存器中。
- 6) 根据是否需要中断或者 DMA 来配置 CC1IE 和 CC1DE 位。

当 TI1 输入了一个被捕获的脉冲时,核心计数器(CNT)的值会被记录到比较捕获寄存器中,CC1IF 被置位,当 CC1IF 在之前就已经被置位时,CC1OF 位也会被置位。如果 CC1IE 位,那么会产生一个中断;如果 CC1DE 被置位,会产生一个 DMA 请求。可以通过写事件产生寄存器(TIMx_SWEVGR)的方式由软件产生一个输入捕获事件。

14.3.3 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器(CNT)的值与比较捕获寄存器的值一致时,输出特定的变化或波形。OCxM 域(在 R16_TIMx_CHCTLRx 中)和 CCxP 位(在 R16_TIMx_CCER 中)决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位,如果预先置了 CCxIE 位,则会产生一个中断;如果预先设置了 CCxDE 位,则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下:

- 1) 配置核心计数器(CNT)的时钟源和自动重装值;
- 2) 设置需要对比的计数值到比较捕获寄存器(R16_TIMx_CHxCVR)中;
- 3) 如果需要产生中断,置 CCxIE 位;
- 4) 保持 OCxPE 为 0,禁用比较寄存器的预装载寄存器;
- 5) 设定输出模式,设置 OCxM 域和 CCxP 位;
- 6) 使能输出,置 CCxE 位;
- 7) 置 CEN 位启动定时器。

14.3.4 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平,而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b,即为强制将 OCxREF 置为低;或者将 OCxM 置为 101b,即为强制将 OCxREF 置为高。

需要注意的是,将 OCxM 强制置为 100b 或者 101b,内部核心计数器和比较捕获寄存器的比较过程还在进行,相应的标志位还在置位,中断和 DMA 请求还在产生。

14.3.5 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的,是输入捕获模式的一种特殊情况。除下列区别外,操作和输入捕获模式相同: PWM 占用两个比较捕获通道,且两个通道的输入极性设为相反,其中一个信号被设为触发输入, SMS 设为复位模式。

例如,测量从 TI1 输入的 PWM 波的周期和频率,需要进行以下操作:

- 1) 将 TI1(TI1FP1)设为 IC1 信号的输入。将 CC1S 置为 01b;
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0;
- 3) 将 TI1(TI1FP2)置为 IC2 信号的输入。将 CC2S 置为 10b;
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1;
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b;
- 6) 将 SMS 设为复位模式,即 100b;
- 7) 使能输入捕获。CC1E 和 CC2E 置位;

这样比较捕获寄存器 1 的值就是 PWM 的周期,而比较捕获寄存器 2 的值就是其占空比。

注:因只有 TI1FP1 和 TI2FP2 连到了从模式控制器,所以 PWM 输入模式只能使用 TIM1_CH1/TIM1_CH2。

14.3.6 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率,使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或 111b 使用 PWM 模式 1 或模式 2,置 OCxPE

位使能预装载寄存器,最后置 ARPE 位使能预装载寄存器的自动重载。由于在发生一个更新事件时,预装载寄存器的值才能被送到影子寄存器,所以在核心计数器开始计数之前,需要置 UG 位来初始化所有寄存器。在 PWM 模式下,核心计数器和比较捕获寄存器一直在进行比较,根据 CMS 位,定时器能够输出边沿对齐或中央对齐的 PWM 信号。

- 边沿对齐

使用边沿对齐时,核心计数器增计数或减计数,在 PWM 模式 1 的情景下,在核心计数器的值大于比较捕获寄存器时,OCxREF 为高;当核心计数器的值小于比较捕获寄存器时(比如核心计数器增长到 R16_TIMx_ATRLR 的值而恢复成全 0 时),OCxREF 为低。

- 中央对齐


使用中央对齐模式时,核心计数器运行在增计数和减计数交替进行的模式下,OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下,置位的时机有所不同。在使用中央对齐模式时,最好在启动核心计数器之前产生一个软件更新标志(置 UG 位)。

14.3.7 互补输出和死区

比较捕获通道一般有两个输出引脚(比较捕获通道 4 只有一个输出引脚),能输出两个互补的信号(OCx 和 OCxN),OCx 和 OCxN 可以通过 CCxP 和 CCxNP 位独立地设置极性,通过 CCxE 和 CCxNE 独立地设置输出使能,通过 MOE、OIS、OISN、OSS1、OSSR 位进行死区和其他的控制。同时使能 OCx 和 OCxN 输出将插入死区,每个通道都有一个 10 位的死区发生器。如果存在刹车电路则还要设置 MOE 位。OCx 和 OCxN 由 OCxREF 关联产生,如果 OCx 和 OCxN 都是高有效,那么 OCx 与 OCxREF 相同,只是 OCx 的上升沿相当于 OCxREF 有一个延迟,OCxN 与 OCxREF 相反,它的上升沿相对参考信号的下降沿会有一个延迟,如果延迟大于有效输出宽度,则不会产生相应的脉冲。

如图 14-4 展示了 OCx 和 OCxN 与 OCxREF 的关系,并展示出死区。

图 14-4 互补输出和死区



14.3.8 刹车信号

当产生刹车信号时,输出使能信号和无效电平都会根据 MOE、OIS、OISN、OSS1 和 OSSR 等位进行修改。但 OCx 和 OCxN 不会在任何时间都处在有效电平。刹车事件源可以来自于刹车输入引脚,也可以是一个时钟失败事件,而时钟失败事件由 CSS(时钟安全系统)产生。

在系统复位后,刹车功能被默认禁止(MOE 位为低),置 BKE 位可以使能刹车功能,输入的刹车信号的极性可以通过设置 BKP 设置,BKE 和 BKP 信号可以被同时写入,在真正写入之前会有一个 PB 时钟的延迟,因此需要等一个 PB 周期才能正确读出写入值。

在刹车引脚出现选定的电平系统将产生如下动作:


- 1) MOE 位被异步清零,根据 OSS1 位的设置将输出置为无效状态、空闲状态或复位状态;
- 2) 在 MOE 被清零后,每一个输出通道输出由 OISx 确定的电平;
- 3) 当使用互补输出时:输出被置于无效状态,具体取决于极性;
- 4) 如果 BIE 被置位,当 BIF 置位,会产生一个中断;如果设置了 BDE 位,则会产生一个 DMA 请求;
- 5) 如果 AOE 被置位,在下一个更新事件 UEV 时,MOE 位被自动置位。

14.3.9 单脉冲模式

单脉冲模式可以用于让微控制器响应一个特定的事件，使之在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

如图 14-5，需要在 TI2 输入引脚上检测到一个上升沿开始，延迟 T_{delay} 之后，在 OC1 上产生一个长度为 T_{pulse} 的正脉冲：

图 14-5 单脉冲的产生



- 1) 设定 TI2 为触发。置 CC2S 域为 01b，把 TI2FP2 映射到 TI2；置 CC2P 位为 0b，TI2FP2 设为上升沿检测；置 TS 域为 110b，TI2FP2 设为触发源；置 SMS 域为 110b，TI2FP2 被用来启动计数器；
- 2) T_{delay} 由比较捕获寄存器的值确定， T_{pulse} 由自动重装值寄存器的值和比较捕获寄存器的值确定。

14.3.10 编码器模式

编码器模式是定时器的一个典型应用，可以用来接入编码器的双相输出，核心计数器的计数方向和编码器的转轴方向同步，编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为：将 SMS 域置为 001b（只在 TI2 边沿计数）、010b（只在 TI1 边沿计数）或 011b（在 TI1 和 TI2 双边沿计数），将编码器接到比较捕获通道 1、2 的输入端，给重装值寄存器设一个值，这个值可以设的大一点。在编码器模式时，定时器内部的比较捕获寄存器，预分频器，重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 14-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的电平	TI1FP1 信号边沿		TI2FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 TI1 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 TI2 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 TI1 和 TI2 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

14.3.11 TIMx 定时器和外部触发的同步

定时器能够在复位模式、门控模式和触发模式下和一个外部触发同步。

从模式：复位模式

计数器及其预分频器可以响应触发输入事件而被重新初始化；如果 R16_TIMx_CTLR1 寄存器的 URS 位为低，则产生一个更新事件 UEV；然后更新所有的预装载寄存器 (R16_TIMx_ATRLR, R16_TIMx_CHxCVR)。


以下示例中，当 TI1 输入出现上升沿，向上计数器清零：

- 1) 配置通道 1 以检测 TI1 的上升沿。配置输入滤波器带宽 (本例不需要任何滤波器，因此保持 IC1F=0000)。无需配置捕获分频器，因为其不用于触发操作。CC1S 位只选择输入捕获源，即 CC1S=01 (在 R16_TIMx_CCMR1 中)。将 CC1P=0 和 CC1NP='0' 写入 R16_TIMx_CCER 寄存器以验证极性 (只检测上升沿)；
- 2) 将 SMS=100 写入 R16_TIMx_SMCFGR，配置定时器为复位模式；将 TS=101 写入 R16_TIMx_SMCFGR，选择 TI1 作为输入源；
- 3) 将 CEN=1 写入 R16_TIMx_CTLR1，启动计数器。

计数器使用内部时钟计数，然后正常运转，当出现一个 TI1 上升沿，计数器清零并从 0 开始重新计数。同时，触发标志 TIF 位置 1，使能中断或 DMA 后，可以发送中断或 DMA 请求。(取决于 R16_TIMx_DMAINTENR 寄存器中 TIE (中断使能) 位和 TDE (DMA 使能) 位)。

下图显示当自动重载寄存器 R16_TIMx_ARR=0x36 时的动作。TI1 上升沿与实际计数器复位之间的延时是 TI1 输入端的重新同步电路造成的。

图 14-6 复位模式下的控制电路




从模式：门控模式

输入信号的电平使能计数器。以下的例子中，仅 TI1 为低时计数器向上计数：

- 1) 配置通道 1 以检测 TI1 上的低电平。配置输入滤波器带宽 (本例不需要任何滤波器，因此保持 IC1F=0000)。无需配置捕获分频器，因为其不用于触发操作。CC1S 位只选择输入捕获源，即 CC1S=01 (在 R16_TIMx_CCMR1 中)。将 CC1P=1 和 CC1NP='0' 写入 R16_TIMx_CCER 寄存器以验证极性 (只检测低电平)。
- 2) 将 SMS=101 写入 R16_TIMx_SMCFGR，配置定时器为门控模式；将 TS=101 写入 R16_TIMx_SMCFGR，选择 TI1 作为输入源。
- 3) 将 CEN=1 写入 R16_TIMx_CTLR1，启动计数器。门控模式下，如果 CEN=0，无论触发输入电平如何，计数器都不会启动。

只要 TI1 为低，计数器开始依据内部时钟计数，TI1 变高时停止计数。当计数器开始或停止时都将 R16_TIMx_INTFR 中的 TIF 位置 1。TI1 上升沿与实际计数器复位之间的延时是 TI1 输入端的重新同步电路造成的。

图 14-7 门控模式下的控制电路

**从模式：触发模式**


选择的输入端上发生事件时将使能计数器。以下示例中，当 TI2 输入出现上升沿，向上计数器启动：

- 1) 配置通道 2 以检测 TI2 的上升沿。配置输入滤波器带宽(本例不需要任何滤波器，因此保持 IC2F=0000)。无需配置捕获分频器，因为其不用于触发操作。CC2S 位只选择输入捕获源，置 CC2S=01 (在 R16_TIMx_CCMR1 中)。将 CC2P=1 和 CC2NP= '0' 写入 R16_TIMx_CCER 寄存器以验证极性(只检测低电平)；
- 2) 将 SMS=110 写入 R16_TIMx_SMCFGR 寄存器，配置定时器为触发模式；将 TS=110 写入 R16_TIMx_SMCFGR 寄存器，选择 TI2 作为输入源。

当 TI2 出现上升沿，计数器开始在内部时钟驱动下计数，同时 TIF 置 1。

TI2 上升沿和实际计数器启动之间的延时，是由 TI2 输入端的重同步电路造成。

图 14-8 触发模式下的控制电路

**从模式：外部时钟模式 2+触发模式**


外部时钟模式 2 可结合除外部时钟模式 1 和编码器模式以外的另一种从模式一起使用。此时，ETR 信号用作外部时钟的输入，在复位模式、门控模式或触发模式下，另一个输入可作为触发输入。不建议通过 R16_TIMx_SMCFGR 寄存器的 TS 位来选择 ETR 作为 TRGI。以下示例中，一旦在 TI1 上出现一个上升沿，向上计数器即在 ETR 的每一个上升沿递增：

- 1) 配置 R16_TIMx_SMCFGR 寄存器以配置外部触发输入电路：
 - ETF=0000：没有滤波；
 - ETPS=00：不用预分频器；
 - ETP=0：检测 ETR 的上升沿，置 ECE=1 使能外部时钟模式 2。
- 2) 配置通道 1 以检测 TI 的上升沿：

- IC1F=0000：没有滤波；
 - 无需配置捕获分频器，因为其不用于触发操作；
 - 置 R16_TIMx_CHCTLR1 寄存器中 CC1S=01，选择输入捕获源；
 - 置 R16_TIMx_CCER 寄存器中 CC1P=0 以确定极性（只检测上升沿）。
- 3) 将 SMS=110 写入 R16_TIMx_SMCFGR 寄存器，配置定时器为触发模式。将 TS=101 写入 R16_TIMx_SMCFGR 寄存器，选择 TI1 作为输入源。

当 TI1 出现上升沿，使能计数器，TIF 置 1，计数器开始在 ETR 的上升沿计数。ETR 信号的上升沿和实际计数器复位间的延时，由 ETRP 输入端的重同步电路造成。

图 14-9 外部时钟模式 2+触发模式下的控制电路




14.3.12 定时器同步模式

TIMx 定时器从内部连接在一起，以实现定时器同步或级联。当某个定时器配置为主模式时，可对另一个配置为从模式的定时器的计数器执行复位、启动、停止操作或为其提供时钟。

将一个定时器用作另一个定时器的预分频器

图 14-10 主/从定时器示例



例如，可以将定时器 1 配置为定时器 2 的预分频器。为此：

- 1) 将定时器 1 配置为主模式，每次发生更新事件 UEV 时都输出一个周期性触发信号。如果将 MMS=010 写入 R16_TIM1_CTLR2，则每当生成更新事件，TRG01 都会输出一个上升沿。
- 2) 要将定时器 1 的 TRG01 输出连接到定时器 2，必须将定时器 2 配置为从模式，使用 ITRO 作为内部触发。通过 R16_TIM2_SMCFGR 寄存器中的 TS 位（写入 TS=000）可对此进行选择。
- 3) 然后将从模式控制器设为外部时钟模式 1（在 R16_TIM2_SMCFGR 寄存器中写入 SMS=111）。这样一来，定时器 2 的时钟将由定时器 1 周期性触发信号的上升沿（与定时器 1 的计数器上溢对应）提供。
- 4) 最后必须通过将这两个定时器的相应 CEN 位（R16_TIMx_CTLR1 寄存器）置 1 同时使能二者。

注：如果选择定时器 1 的 OCx 信号作为触发输出(MMS=1xx)，该信号的上升沿将用于驱动定时器 2 的计数器。


使用一个定时器使能另一个定时器

本例中通过定时器 1 的输出比较 1 来使能定时器 2。仅当定时器 1 的 OC1REF 为高电平时，定时器 2 才根据分频后的内部时钟进行计数。两个计数器的时钟频率都基于 CK_INT 通过预分频器执行 3 分频($f_{CK_CNT}=f_{CK_INT}/3$)。

- 1) 将定时器 1 配置为主模式，发送其输出比较 1 参考信号(OC1REF)作为触发输出(R16_TIM1_CR2 寄存器中的 MMS=100)。
- 2) 配置定时器 1 的 OC1REF 波形(R16_TIM1_CCMR1 寄存器)。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发(R16_TIM2_SMCFGR 寄存器中的 TS=000)。
- 4) 将定时器 2 配置为门控模式(R16_TIM2_SMCFGR 寄存器中的 SMS=101)。
- 5) 通过向 CEN 位(R16_TIM2_CTLR1 寄存器)写入“1”使能定时器 2。
- 6) 通过向 CEN 位(R16_TIM1_CTLR1 寄存器)写入“1”启动定时器 1。

注：计数器 2 的时钟与计数器 1 不同步，此模式仅影响定时器 2 的计数器使能信号。

图 14-11 使用定时器 1 的 OC1REF 对定时器 2 实施门控控制




定时器 2 的计数器和预分频器在启动前未进行初始化。因此从各自的当前值开始计数。启动定时器 1 之前，通过复位这两个定时器可以从指定值开始计数。这样便可以在定时器计数器中写入所需的任意值。两个定时器都可通过软件使用 R16_TIMx_SWEVGR 寄存器中的 UG 位轻松复位。

在下一示例中，定时器 1 与定时器 2 同步。定时器 1 为主模式，从 0 开始计数。定时器 2 为从模式，从 0xE7 开始计数。两个定时器的预分频比相同。在 R16_TIM1_CTLR1 寄存器中通过向 CEN 位写入“0”来禁止定时器 1 时，定时器 2 将停止：

- 1) 将定时器 1 配置为主模式，发送其输出比较 1 参考信号(OC1REF)作为触发输出(R16_TIM1_CTLR2 寄存器中的 MMS=100)。
- 2) 配置定时器 1 的 OC1REF 波形(R16_TIM1_CHCTLR1 寄存器)。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发(R16_TIM2_SMCFGR 寄存器中的 TS=000)。
- 4) 将定时器 2 配置为门控模式(R16_TIM2_SMCFGR 寄存器中的 SMS=101)。
- 5) 通过向 UG 位(R16_TIM1_SWEVGR 寄存器)写入“1”复位定时器 1。
- 6) 通过向 UG 位(R16_TIM2_SWEVGR 寄存器)写入“1”复位定时器 2。
- 7) 通过在定时器 2 的计数器(R16_TIM2_CNTL)中写入“0xE7”使定时器 2 初始化为 0xE7。
- 8) 通过向 CEN 位(R16_TIM2_CTLR1 寄存器)写入“1”使能定时器 2。
- 9) 通过向 CEN 位(R16_TIM1_CTLR1 寄存器)写入“1”启动定时器 1。
- 10) 通过向 CEN 位(R16_TIM1_CTLR1 寄存器)写入“0”停止定时器 1。

图 14-12 使用定时器 1 的使能信号对定时器 2 实施门控控制




使用一个定时器启动另一个定时器

本例中使用定时器 1 的更新事件使能定时器 2。只要定时器 1 生成更新事件，定时器 2 便根据分频后的内部时钟从当前值（可以不为 0）开始计数。定时器 2 收到触发信号时，其 CEN 位自动置 1，并且计数器开始计数，直到向 R16_TIM2_CTLR1 寄存器的 CEN 位写入“0”后停止计数。两个计数器的时钟频率都基于 CK_INT 通过预分频器执行 3 分频 ($f_{CK_CNT} = f_{CK_INT}/3$)。

- 1) 将定时器 1 配置为主模式，发送其更新事件 (UEV) 作为触发输出 (R16_TIM1_CTLR2 寄存器中的 MMS=010)。
- 2) 配置定时器 1 的周期 (R16_TIM1_ATRLR 寄存器)。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发 (R16_TIM2_SMCFG 寄存器中的 TS=000)。
- 4) 将定时器 2 配置为触发模式 (R16_TIM2_SMCFG 寄存器中的 SMS=110)。
- 5) 通过向 CEN 位 (R16_TIM1_CTLR1 寄存器) 写入“1”启动定时器 1。


图 14-13 使用定时器 1 的更新事件触发定时器 2



如上述示例所示，用户可以在开始计数之前初始化两个计数器。图 14-14 显示了与图 14-13 具

有相同配置，只不过处于触发模式（R16_TIM2_SMCFG 寄存器中的 SMS=110）而非门控模式的计数行为。

图 14-14 使用定时器 1 的使能信号触发定时器 2



将一个定时器用作另一个定时器的预分频器

例如，可以将定时器 1 配置为定时器 2 的预分频器。为此：

- 1) 将定时器 1 配置为主模式，发送其更新事件(UEV)作为触发输出（R16_TIM1_CTLR2 寄存器中的 MMS=010）。这样便会在计数器每次发生上溢时输出一个周期性信号。
- 2) 配置定时器 1 的周期（R16_TIM1_ATRLR 寄存器）。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发（R16_TIM2_SMCFG 寄存器中的 TS=000）。
- 4) 将定时器 2 配置为外部时钟模式（R16_TIM2_SMCFG 寄存器中的 SMS=111）。
- 5) 通过向 CEN 位（R16_TIM2_CTLR1 寄存器）写入“1”启动定时器 2。
- 6) 通过向 CEN 位（R16_TIM1_CTLR1 寄存器）写入“1”启动定时器 1。

使用一个外部触发同步的启动 2 个定时器


本例中，定时器 1 的 TI1 输入出现上升沿时使能定时器 1，使能定时器 1 的同时使能定时器 2。要确保两个计数器对齐，定时器 1 必须配置为主/从模式（对应的 TI1 为从，对应定时器 2 为主）：

- 1) 将定时器 1 配置为主模式，发送其使能信号作为触发输出（R16_TIM1_CTLR2 寄存器中的 MMS=001）。
- 2) 将定时器 1 配置为从模式以接收来自 TI1 的输入触发（R16_TIM1_SMCFG 寄存器中的 TS=100）。
- 3) 将定时器 1 配置为触发模式（R16_TIM1_SMCFG 寄存器中的 SMS=110）。
- 4) 通过写入 MSM=1（R16_TIMx_SMCR 寄存器）将定时器 1 配置为主/从模式。
- 5) 配置定时器 2 以接收来自定时器 1 的输入触发（R16_TIM2_SMCFG 寄存器中的 TS=000）。
- 6) 将定时器 2 配置为触发模式（R16_TIM2_SMCFG 寄存器中的 SMS=110）。

当 TI1（定时器 1）出现上升沿时，两个计数器开始根据内部时钟同步计数，并且两个 TIF 标志都置 1。

注：本例中，两个定时器都在启动之前进行了初始化（通过将各自的 UG 位置 1）。两个计数器都从 0 开始计数，但可以通过对任意一个计数器寄存器（R16_TIMx_CNT）进行写操作，在二者之间轻松插入一个偏移量。可注意到主/从模式在定时器 1 的 CNT_EN 与 CK_PSC 之间产生了延迟。

图 14-15 使用定时器 1 的 TI1 输入触发定时器 1 和定时器 2



定时器能够输出时钟脉冲 (TRGO)，也能接收其他定时器的输入 (ITRx)。不同的定时器的 ITRx 的来源 (别的定时器的 TRGO) 是不一样的。定时器内部触发连接如表 14-2 所示。

表 14-2 TIMx 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM1	—	TIM2	TIM3	TIM4

14.3.13 调试模式

当系统进入调试模式时，定时器根据 DBG 模块的设置继续运转或停止。

14.3.14 DMA 连续传送功能

在本示例中，定时器 DMA 连续传送功能用于将 TIM1_CHxCVR 寄存器 (x = 2、3、4) 的内容更新为通过 DMA 传输到 TIM1_CHxCVR 寄存器中的多个半字。

具体操作步骤如下：

- 将相应的 DMA 通道配置如下：
 - DMA 通道外设地址为 TIM1_DMAADR 寄存器地址。
 - DMA 通道存储器地址为包含要通过 DMA 传输到 TIM1_CHxCVR 寄存器的数据的 RAM 缓冲区地址。
 - 要传输的数据量等于 3 (详见注释)。
 - 禁止循环模式。
- 将 TIM1_DMACHFR 寄存器的 DBL 位设置为 3 次传输，DBA 设置为 0xE。
- 将 TIM1_DMAINTENR 寄存器 UDE 位置 1，使能 TIM1 更新 DMA 请求。
- 使能 TIM1。
- 使能 DMA 通道。

注：本例适用于每个 TIM1_CHxCVR 寄存器只更新一次的情况。

如果每个 TIM1_CHxCVR 寄存器要更新两次，则要传输的数据量应为 6。下面以包含 data1、data2、data3、data4、data5 和 data6 的 RAM 缓冲区为例。数据将按照如下方式传输到 TIM1_CHxCVR 寄存器：在第一个更新 DMA 请求期间，data1 传输到 TIM1_CH2CVR，data2 传输到 TIM1_CH3CVR，data3 传输到 TIM1_CH4CVR；在第二个更新 DMA 请求期间，data4 传输到 TIM1_CH2CVR，data5 传输到 TIM1_CH3CVR，data6 传输到 TIM1_CH4CVR。

14.4 寄存器描述

表 14-3 TIM1 相关寄存器列表

名称	访问地址	描述	复位值
R16_TIM1_CTLR1	0x40012C00	控制寄存器 1	0x0000
R16_TIM1_CTLR2	0x40012C04	控制寄存器 2	0x0000
R16_TIM1_SMCFR	0x40012C08	从模式控制寄存器	0x0000
R16_TIM1_DMAINTENR	0x40012C0C	DMA/中断使能寄存器	0x0000
R16_TIM1_INTFR	0x40012C10	中断状态寄存器	0x0000
R16_TIM1_SWEVGR	0x40012C14	事件产生寄存器	0x0000
R16_TIM1_CHCTLR1	0x40012C18	比较/捕获控制寄存器 1	0x0000
R16_TIM1_CHCTLR2	0x40012C1C	比较/捕获控制寄存器 2	0x0000
R16_TIM1_CCER	0x40012C20	比较/捕获使能寄存器	0x0000
R16_TIM1_CNT	0x40012C24	计数器	0x0000
R16_TIM1_PSC	0x40012C28	计数时钟预分频器	0x0000
R16_TIM1_ATRLR	0x40012C2C	自动重装值寄存器	0xFFFF
R16_TIM1_RPTCR	0x40012C30	重复计数值寄存器	0x0000
R32_TIM1_CH1CVR	0x40012C34	比较/捕获寄存器 1	0x00000000
R32_TIM1_CH2CVR	0x40012C38	比较/捕获寄存器 2	0x00000000
R32_TIM1_CH3CVR	0x40012C3C	比较/捕获寄存器 3	0x00000000
R32_TIM1_CH4CVR	0x40012C40	比较/捕获寄存器 4	0x00000000
R16_TIM1_BDTR	0x40012C44	刹车和死区寄存器	0x0000
R16_TIM1_DMACFGR	0x40012C48	DMA 控制寄存器	0x0000
R32_TIM1_DMAADR	0x40012C4C	连续模式的 DMA 地址寄存器	0x00000000

14.4.1 控制寄存器 1 (TIM1_CTLR1)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMR_CAP_LV L_EN	TMR_CAP_OV EN	Reserved				CKD [1:0]	ARP E	CMS [1:0]	DI R	OP M	UR S	UDI S	CE N		

位	名称	访问	描述	复位值
15	TMR_CAP_LVL_EN	RW	双沿捕获模式下, 捕获电平指示使能: 1: 使能指示功能; 0: 关闭指示功能。 注: 使能后, CHxCVR 的[16]指示捕获值对应的电平。	0
14	TMR_CAP_OV_EN	RW	捕获值模式配置: 1: 当捕获前产生计数器溢出时, CHxCVR 值为 0xFFFF; 0: 捕获值为实际计数器的值。	0
13	OE_MODE	RW	禁止计数器后, 输出引脚状态保持位: 1: 禁止计数器后, 保持定时器输出引脚电平; 0: 禁止计数器后, 定时器输出引脚默认浮空。	0
[12:10]	Reserved	RO	保留。	0

[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟 (CK_INT) 频率、死区时间和由死区发生器与数字滤波器 (ETR, T1x) 所用的采样时钟之间的分频比例： 00: $Tdts = Tck_int$; 01: $Tdts = 2 * Tck_int$; 10: $Tdts = 4 * Tck_int$; 11: 保留。	00b
7	ARPE	RW	自动重装预装使能位： 1: 使能自动重装值寄存器 (ATRLR) ; 0: 禁止自动重装值寄存器 (ATRLR) 。	0
[6:5]	CMS[1:0]	RW	中央对齐模式选择： 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数。 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位，只在计数器向下计数时被设置。 10: 中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位，只在计数器向上计数时被设置。 11: 中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位，在计数器向上和向下计数时均被设置。 注：在计数器使能时 (CEN=1)，不允许从边沿对齐模式转换到中央对齐模式。	00b
4	DIR	RW	计数器方向： 1: 计数器的计数模式为减计数； 0: 计数器的计数模式为增计数。 注：当计数器配置为中央对齐模式或编码器模式时，该位无效。	0
3	OPM	RW	单脉冲模式： 1: 在发生下一次更新事件时，计数器停止 (清除 CEN 位) ; 0: 在发生下一次更新事件时，计数器不停止。	0
2	URS	RW	更新请求源，软件通过该位选择 UEV 事件的源。 1: 如果使能了更新中断或 DMA 请求，则只有计数器溢出/下溢才产生更新中断或 DMA 请求； 0: 如果使能了更新中断或 DMA 请求，则下述任一事件产生更新中断或 DMA 请求。 -计数器溢出/下溢； -设置 UG 位； -从模式控制器产生的更新。	0
1	UDIS	RW	禁止更新，软件通过该位允许/禁止 UEV 事件的产生。	0

			1: 禁止 UEV。不产生更新事件, 各寄存器 (ARR、PSC、CCR _x) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化; 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: - 计数器溢出/下溢; - 设置 UG 位; - 从模式控制器产生的更新具有缓存的寄存器被装入它们的预装载值。	
0	CEN	RW	使能计数器。 1: 使能计数器; 0: 禁止计数器。 注: 在软件设置了 CEN 位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。	0

14.4.2 控制寄存器 2 (TIM1_CTLR2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS[2:0]			CCDS	CCUS	Reserved	CCPC

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	OIS4	RW	输出空闲状态 4: 1: 当 MOE=0 时, 如果实施了 OC4N, 则死区后 OC4=1; 0: 当 MOE=0 时, 如果实施了 OC4N, 则死区后 OC4=0。 注: 已经设置了 LOCK (TIM _x _BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
13	OIS3N	RW	输出空闲状态 3: 1: 当 MOE=0 时, 死区后 OC3N=1; 0: 当 MOE=0 时, 死区后 OC3N=0。 注: 已经设置了 LOCK (TIM _x _BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
12	OIS3	RW	输出空闲状态 3, 参见 OIS4。	0
11	OIS2N	RW	输出空闲状态 2, 参见 OIS3N。	0
10	OIS2	RW	输出空闲状态 2, 参见 OIS4。	0
9	OIS1N	RW	输出空闲状态 1, 参见 OIS3N。	0
8	OIS1	RW	输出空闲状态 1, 参见 OIS4。	0
7	TI1S	RW	TI1 选择: 1: TIM _x _CH1、TIM _x _CH2 和 TIM _x _CH3 引脚经异或后连到 TI1 输入; 0: TIM _x _CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择: 这 3 位用于选择在主模式下送到从定时器的同步信息 (TRGO)。 可能的组合如下:	000b

			000: 复位 - TIMx_EGR 寄存器的 UG 位被用于作为触发输出 (TRGO)。如果是触发输入产生的复位 (从模式控制器处于复位模式), 则 TRGO 上的信号相对实际的复位会有一个延迟; 001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIMx_SMCR 寄存器中 MSM 位的描述); 010: 更新 - 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器; 011: 比较脉冲 - 在发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO); 100: 比较 - OC1REF 信号被用于作为触发输出 (TRGO); 101: 比较 - OC2REF 信号被用于作为触发输出 (TRGO); 110: 比较 - OC3REF 信号被用于作为触发输出 (TRGO); 111: 比较 - OC4REF 信号被用于作为触发输出 (TRGO)。	
3	CCDS	RW	捕获比较的 DMA 选择。 1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求; 0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。	0
2	CCUS	RW	比较捕获控制更新选择位。 1: 如果 CCPC 置位, 可以通过设置 COM 位或 TRGI 上的一个上升沿更新它们; 0: 如果 CCPC 置位, 只能通过设置 COM 位更新它们。 注: 该位只对具有互补输出的通道起作用。	0
1	Reserved	RO	保留。	0
0	CCPC	RW	比较捕获预装载控制位。 1: CCxE, CCxNE 和 OCxM 位是预装载的, 设置该位后, 它们只在设置了 COM 位后被更新; 0: CCxE, CCxNE 和 OCxM 位不是预装载的。 注: 该位只对具有互补输出的通道起作用。	0

14.4.3 从模式控制寄存器 (TIM1_SMCFGR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
ETP		ECE		ETPS[1:0]		ETF[3:0]			MSM		TS[2:0]		Reserved		SMS[2:0]	

位	名称	访问	描述	复位值
15	ETP	RO	ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。 1: 将 ETR 反相, 低电平或下降沿有效; 0: ETR, 高电平或上升沿有效。	0
14	ECE	RW	外部时钟模式 2 启用选择: 1: 使能外部时钟模式 2; 0: 禁用外部时钟模式 2。 注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 '111')。 注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。	0
[13:12]	ETPS[1:0]	RW	外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过 TIMxCLK 频率的 1/4, 可以通过这个域来降频: 00: 关闭预分频; 01: ETRP 频率除以 2; 10: ETRP 频率除以 4; 11: ETRP 频率除以 8。	00b
[11:8]	ETF[3:0]	RW	外部触发滤波, 实际上, 数字滤波器是一个事件计数器, 它使用一定的采样的频率, 记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器, 以 Fdts 采样; 0001: 采样频率 Fsampling=Fck_int, N=2; 0010: 采样频率 Fsampling=Fck_int, N=4; 0011: 采样频率 Fsampling=Fck_int, N=8; 0100: 采样频率 Fsampling=Fdts/2, N=6; 0101: 采样频率 Fsampling=Fdts/2, N=8; 0110: 采样频率 Fsampling=Fdts/4, N=6; 0111: 采样频率 Fsampling=Fdts/4, N=8; 1000: 采样频率 Fsampling=Fdts/8, N=6; 1001: 采样频率 Fsampling=Fdts/8, N=8; 1010: 采样频率 Fsampling=Fdts/16, N=5; 1011: 采样频率 Fsampling=Fdts/16, N=6; 1100: 采样频率 Fsampling=Fdts/16, N=8; 1101: 采样频率 Fsampling=Fdts/32, N=5; 1110: 采样频率 Fsampling=Fdts/32, N=6; 1111: 采样频率 Fsampling=Fdts/32, N=8。	0000b
7	MSM	RW	主/从模式选择: 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的; 0: 不发挥作用。	0
[6:4]	TS[2:0]	RW	触发选择域, 这 3 位选择用于同步计数器的触发输入源:	000b

			000: 内部触发 0 (ITR0); 001: 内部触发 1 (ITR1); 010: 内部触发 2 (ITR2); 011: 内部触发 3 (ITR3); 100: TI1 的边沿检测器 (TI1F_ED); 101: 滤波后的定时器输入 1 (TI1FP1); 110: 滤波后的定时器输入 2 (TI2FP2); 111: 外部触发输入 (ETRF); 以上只有在 SMS 为 0 时改变。 注: 具体见表 14-2。	
3	Reserved	R0	保留。	0
[2:0]	SMS[2:0]	RW	输入模式选择域。选择核心计数器的时钟和触发模式。 000: 由内部时钟 CK_INT 驱动; 001: 编码器模式 1, 根据 TI1FP1 的电平, 核心计数器在 TI2FP2 的边沿增减计数; 010: 编码器模式 2, 根据 TI2FP2 的电平, 核心计数器在 TI1FP1 的边沿增减计数; 011: 编码器模式 3, 根据另一个信号的输入电平, 核心计数器在 TI1FP1 和 TI2FP2 的边沿增减计数; 100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号; 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的; 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的; 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。	000b

14.4.4 DMA/中断使能寄存器 (TIM1_DMAINTENR)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	R0	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求; 0: 禁止触发 DMA 请求。	0
13	COMDE	RW	COM 的 DMA 请求使能位。 1: 允许 COM 的 DMA 请求; 0: 禁止 COM 的 DMA 请求。	0
12	CC4DE	RW	比较捕获通道 4 的 DMA 请求使能位。 1: 允许比较捕获通道 4 的 DMA 请求;	0

			0: 禁止比较捕获通道 4 的 DMA 请求。	
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求; 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求; 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求; 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求; 0: 禁止更新的 DMA 请求。	0
7	BIE	RW	刹车中断使能位。 1: 允许刹车中断; 0: 禁止刹车中断。	0
6	TIE	RW	触发中断使能位。 1: 使能触发中断; 0: 禁止触发中断。	0
5	COMIE	RW	COM 中断允许位。 1: 允许 COM 中断; 0: 禁止 COM 中断。	0
4	CC4IE	RW	比较捕获通道 4 中断使能位。 1: 允许比较捕获通道 4 中断; 0: 禁止比较捕获通道 4 中断。	0
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0

14.4.5 中断状态寄存器 (TIM1_INTFR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC40F	CC30F	CC20F	CC10F	Reserved	BIF	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF		

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0

12	CC40F	RW0	比较捕获通道 4 重复捕获标志位。	0
11	CC30F	RW0	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RW0	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RW0	比较捕获通道 1 重复捕获标志位，仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位，软件写 0 可清除此位。 1：计数器的值被捕获到捕获比较寄存器时，CC1IF 的状态已经被置位； 0：无重复捕获产生。	0
8	Reserved	R0	保留。	0
7	BIF	RW0	刹车中断标志位，一旦刹车输入有效，由硬件对该位置位，可由软件清零。 1：刹车引脚输入上检测到设定的有效电平； 0：无刹车事件产生。	0
6	TIF	RW0	触发器中断标志位，当发生触发事件时由硬件对该位置位，由软件清零。触发事件包括从除门控模式外的其它模式时，在 TRGI 输入端检测到有效边沿，或门控模式下的任一边沿。 1：触发器事件产生； 0：无触发器事件产生。	0
5	COMIF	RW0	COM 中断标志位，一旦产生 COM 事件，该位由硬件置位，由软件清零。COM 事件包括 CCxE、CCxNE、OCxM 被更新。 1：COM 事件产生； 0：无 COM 事件产生。	0
4	CC4IF	RW0	比较捕获通道 4 中断标志位。	0
3	CC3IF	RW0	比较捕获通道 3 中断标志位。	0
2	CC2IF	RW0	比较捕获通道 2 中断标志位。	0
1	CC1IF	RW0	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式： 当计数器值与比较值匹配时该位由硬件置位，但在中心对称模式下除外。该位由软件清零。 1：核心计数器的值与比较捕获寄存器 1 的值匹配； 0：无匹配发生。 如果比较捕获通道 1 配置为输入模式： 当捕获事件发生时该位由硬件置位，它由软件清零或通过读比较捕获寄存器清零。 1：计数器值已被捕获比较捕获寄存器 1； 0：无输入捕获产生。	0
0	UIF	RW0	更新中断标志位，当产生更新事件时该位由硬件置位，由软件清零。 1：更新中断产生； 0：无更新事件产生。 以下情形会产生更新事件： 若 UDIS=0，当重复计数器数值上溢或下溢时； 若 URS=0、UDIS=0，当置 UG 位时，或当通过软件对	0

		计数器核心计数器重新初始化时; 若 URS=0、UDIS=0, 当计数器 CNT 被触发事件重新初始化时;	
--	--	--	--

14.4.6 事件产生寄存器 (TIM1_SWEVGR)

偏移地址: 0x14

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG
----------	--	--	--	--	--	--	--	----	----	------	------	------	------	------	----

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	BG	WO	刹车事件产生位, 此位由软件置位和清零, 用来产生一个刹车事件。 1: 产生一个刹车事件。此时 MOE=0、BIF=1, 若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 0: 无动作。	0
6	TG	WO	触发事件产生位, 该位由软件置位, 硬件清零, 用于产生一个触发事件。 1: 产生一个触发事件, TIF 被置位, 若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 0: 无动作。	0
5	COMG	WO	比较捕获控制更新产生位。产生比较捕获控制更新事件。该位由软件置位, 由硬件自动清零。 1: 当 CCPC=1, 允许更新 CCxE、CCxNE、OCxM 位; 0: 无动作。 注: 该位只对拥有互补输出的通道 (通道 1, 2, 3) 有效。	0
4	CC4G	WO	比较捕获事件产生位 4。产生比较捕获事件 4。	0
3	CC3G	WO	比较捕获事件产生位 3。产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2。产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1, 产生比较捕获事件 1。 该位由软件置位, 由硬件清零。用于产生一个比较捕获事件。 1: 在比较捕获通道 1 上产生一个比较捕获事件: 若比较捕获通道 1 配置为输出: 置 CC1IF 位。若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 若比较捕获通道 1 配置为输入: 当前核心计数器的值被捕获至比较捕获寄存器 1; 置 CC1IF 位, 若使能了对应的中断和 DMA, 则产生相应的中断和 DMA。若 CC1IF 已经置位, 则置 CC1OF 位。 0: 无动作。	0
0	UG	WO	更新事件产生位, 产生更新事件。该位由软件置位, 由硬件自动清零。	0

			1: 初始化计数器, 并产生一个更新事件; 0: 无动作。 注: 预分频器的计数器也被清零, 但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零; 若减计数模式下则核心计数器取重装值寄存器的值。	
--	--	--	---	--

14.4.7 比较/捕获控制寄存器 1 (TIM1_CHCTLR1)

偏移地址: 0x18

通道可用于输入(捕获模式)或输出(比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M[2:0]			OC2PE	OC2FE	CC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
IC2F[3:0]				IC2PSC[1:0]				IC1F[3:0]			IC1PSC[1:0]				

比较模式(引脚方向为输出):

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1: 一旦检测到 ETRF 输入高电平, 清除 OC2REF 位零; 0: OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作, 而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效, 而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。 000: 冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用; 001: 强制设为有效电平。当核心计数器与比较捕获寄存器 2 的值相同时, 强制 OC2REF 为高; 010: 强制设为无效电平。当核心计数器的值与比较捕获寄存器 2 相同时, 强制 OC2REF 为低; 011: 翻转。当核心计数器与比较捕获寄存器 2 的值相同时, 翻转 OC2REF 的电平。 100: 强制为无效电平。强制 OC2REF 为低。 101: 强制为有效电平。强制 OC2REF 为高。 110: PWM 模式 1: 在向上计数时, 一旦核心计数器小于比较捕获寄存器的值时, 通道 2 为有效电平, 否则为无效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为无效电平 (OC2REF=0), 否则为有效电平 (OC2REF=1)。 111: PWM 模式 2: 在向上计数时, 一旦核心计数器小于比较捕获寄存器的值时, 通道 2 为无效电平, 否则为有效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为有效电平 (OC2REF=1), 否则为无效电平 (OC2REF=0)。	000b

			注：一旦 LOCK 级别设为 3 并且 CC1S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时，OC2REF 电平才改变。	
11	OC2PE	RW	比较捕获寄存器 2 预装载使能位。 1：开启比较捕获寄存器的预装载功能，读写操作仅对预装载寄存器操作，比较捕获寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中； 0：禁止比较捕获寄存器 2 的预装载功能，可随时写入比较捕获寄存器 2，并且新写入的数值立即起作用。 注：一旦 LOCK 级别设为 3 并且 CC1S=00，则该位不能被修改；仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式，否则其动作不确定。	0
10	OC2FE	RW	比较捕获通道 2 快速使能位，该位用于加快比较捕获通道输出对触发输入事件的响应。 1：输入到触发器的有效沿的作用就像发生了一次比较匹配。因此，OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期； 0：根据计数器与比较捕获寄存器 2 的值，比较捕获通道 2 正常操作，即使触发器是打开的。当触发器的输入有一个有效沿时，激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00：比较捕获通道 2 被配置为输出； 01：比较捕获通道 2 被配置为输入，IC2 映射在 TI2 上； 10：比较捕获通道 2 被配置为输入，IC2 映射在 TI1 上； 11：比较捕获通道 2 被配置为输入，IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TS 位选择)。 注：比较捕获通道 2 仅在通道关闭时 (CC2E 为零时) 才是可写的。	00b
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
---	----	----	----	-----

[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域，这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。 0000：无滤波器，以 fDTS 采样； 1000：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$，N=6； 0001：采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$，N=2； 1001：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$，N=8； 0010：采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$，N=4； 1010：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$，N=5； 0011：采样频率 $F_{\text{sampling}} = f = F_{\text{ck_int}}$，N=8； 1011：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$，N=6； 0100：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$，N=6； 1100：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$，N=8； 0101：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$，N=8； 1101：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$，N=5； 0110：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$，N=6； 1110：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$，N=6； 0111：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$，N=8； 1111：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$，N=8。	0000b
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域，这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0，则预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获； 01：每 2 个事件触发一次捕获； 10：每 4 个事件触发一次捕获； 11：每 8 个事件触发一次捕获。	00b
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域，这 2 位定义通道的方向(输入/输出)，及输入脚的选择。 00：比较捕获通道 1 通道被配置为输出； 01：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI1 上； 10：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI2 上； 11：比较捕获通道 1 通道被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 <i>注：CC1S 仅在通道关闭时(CC1E 为 0)才是可写的。</i>	00b
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

14.4.8 比较/捕获控制寄存器 2 (TIM1_CHCTLR2)

偏移地址：0x1C

通道可用于输入(捕获模式)或输出(比较模式)，通道的方向由相应的 CCxS 位定义。该寄存器其

它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
OC4CE		OC4M[2:0]			OC4PE	OC4FE	CC4S[1:0]		OC3CE	OC3M[2:0]			OC3PE	OC3FE	CC3S[1:0]	
IC4F[3:0]					IC4PSC[1:0]				IC3F[3:0]			IC3PSC[1:0]				

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	OC4CE	RW	比较捕获通道 4 清零使能位。	0
[14:12]	OC4M[2:0]	RW	比较捕获通道 4 模式设置域。	0
11	OC4PE	RW	比较捕获寄存器 4 预装载使能位。	0
10	OC4FE	RW	比较捕获通道 4 快速使能位。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0
[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC4F[3:0]	RW	输入捕获滤波器 4 配置域。	0
[11:10]	IC4PSC[1:0]	RW	比较捕获通道 4 预分频配置域。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

14.4.9 比较/捕获使能寄存器（TIM1_CCER）

偏移地址：0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC4P	CC4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E	

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	CC4P	RW	比较捕获通道 4 输出极性设置位。	0
12	CC4E	RW	比较捕获通道 4 输出使能位。	0
11	CC3NP	RW	比较捕获通道 3 互补输出极性设置位。	0
10	CC3NE	RW	比较捕获通道 3 互补输出使能位。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
7	CC2NP	RW	比较捕获通道 2 互补输出极性设置位。	0
6	CC2NE	RW	比较捕获通道 2 互补输出使能位。	0

5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
3	CC1NP	RW	比较捕获通道 1 互补输出极性设置位。	0
2	CC1NE	RW	比较捕获通道 1 互补输出使能位。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出： 1: OC1 低电平有效； 0: OC1 高电平有效。 CC1 通道配置为输入： 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 1: 反相：捕获发生在 IC1 的下降沿；当用作外部触发器时，IC1 反相； 0: 不反相：捕获发生在 IC1 的上升沿；当用作外部触发器时，IC1 不反相。 注：一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 3 或 2，则该位不能被修改。	0
0	CC1E	RW	比较捕获通道 1 输出使能位。 CC1 通道配置为输出： 1: 开启。OC1 信号输出到对应的输出引脚，其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值； 0: 关闭。OC1 禁止输出，因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。 CC1 通道配置为输入： 该位决定了计数器的值是否能捕获入 TIMx_CCR1 寄存器。 1: 捕获使能； 0: 捕获禁止。	0

14.4.10 高级定时器的计数器 (TIM1_CNT)

偏移地址：0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

14.4.11 计数时钟预分频器 (TIM1_PSC)

偏移地址：0x28

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数；计数器的时钟频率	0

			等于分频器的输入频率/(PSC+1)。	
--	--	--	---------------------	--

14.4.12 自动重装值寄存器 (TIM1_ATRLR)

偏移地址: 0x2C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ARR[15:0]															
-----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	ARR[15:0]	RW	此域的值将会被装入计数器, ATRLR 何时动作和更新见 14.2.3 章节; ATRLR 为空时, 计数器停止。	0xFFFF

14.4.13 重复计数值寄存器 (TIM1_RPTCR)

偏移地址: 0x30

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								REP[7:0]							
----------	--	--	--	--	--	--	--	----------	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:0]	REP[7:0]	RW	重复计数器的值。	0

14.4.14 比较/捕获寄存器 1 (TIM1_CH1CVR)

偏移地址: 0x34

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															LEVEL1
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--------

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CCR1[15:0]															
------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL1	RO	捕获值对应的电平指示 bit。	0
[15:0]	CCR1[15:0]	RW	比较捕获寄存器通道 1 的值。	0

14.4.15 比较/捕获寄存器 2 (TIM1_CH2CVR)

偏移地址: 0x38

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															LEVEL2
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--------

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CCR2[15:0]															
------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:17]	Reserved	R0	保留。	0
16	LEVEL2	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR2[15:0]	RW	比较捕获寄存器通道 2 的值。	0

14.4.16 比较/捕获寄存器 3 (TIM1_CH3CVR)

偏移地址: 0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL3
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15: 0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL3	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR3[15:0]	RW	比较捕获寄存器通道 3 的值。	0

14.4.17 比较/捕获寄存器 4 (TIM1_CH4CVR)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL4
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15: 0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL4	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR4[15:0]	RW	比较捕获寄存器通道 4 的值。	0

14.4.18 刹车和死区寄存器 (TIM1_BDTR)

偏移地址: 0x44

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]	DTG[7:0]								

位	名称	访问	描述	复位值
15	MOE	RW	主输出使能位。一旦刹车信号有效, 将被异步清零。 1: 允许 OCx 和 OCxN 设为输出; 0: 禁止 OCx 和 OCxN 的输出或者强制为空闲状态。	0
14	AOE	RW	自动输出使能。 1: MOE 可以被软件置位或者在下一个更新事件中被置位; 0: MOE 只能被软件置位。	0

13	BKP	RW	刹车输入极性设置位。 1: 刹车输入高电平有效; 0: 刹车输入低电平有效。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。对该位的写需要一个 PB 时钟以后才能生效。	0
12	BKE	RW	刹车功能使能位。 1: 开启刹车输入; 0: 禁止刹车输入。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。对该位的写需要一个 PB 时钟以后才能生效。	0
11	OSSR	RW	1: 当定时器不工作时, 一旦 CCxE=1 或 CCxNE=1, 首先开启 OC/OCN 并输出无效电平, 然后置 OCx、OCxN 使能输出信号=1; 0: 当定时器不工作时, 禁止 OC/OCN 输出。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。	0
10	OSSI	RW	1: 当定时器不工作时, 一旦 CCxE=1 或 CCxNE=1, OC/OCN 首先输出其空闲电平, 然后 OCx、OCxN 使能输出信号=1; 0: 当定时器不工作时, 禁止 OC/OCN 输出。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。	0
[9:8]	LOCK[1:0]	RW	锁定功能设置域。 00: 关闭锁定功能; 01: 锁定级别 1, 不能写 DTG、BKE、BKP、AOE、OISx 和 OISxN 位; 10: 锁定级别 2, 不能写入锁定级别 1 中的各位, 也不能写入 CC 极性位以及 OSSR 和 OSSI 位; 11: 锁定级别 3, 不能写入锁定级别 2 中的各位, 也不能写入 CC 控制位。 注: 在系统复位后, 只能写一次 LOCK 位, 无法再次修改直到复位。	00b
[7:0]	DTG[7:0]	RW	死区设置位, 这些位定义了互补输出之间的死区持续时间。 假设 DT 表示其持续时间: $DTG[7:5]=0xx \Rightarrow DT=DTG[7:0]*Tdtg, Tdtg = Tdts;$ $DTG[7:5]=10x \Rightarrow DT=(64+DTG[5:0])*Tdtg, Tdtg = 2*Tdts;$ $DTG[7:5]=110 \Rightarrow DT=(32+DTG[4:0])*Tdtg, Tdtg = 8 \times Tdts;$ $DTG[7:5]=111 \Rightarrow DT=(32+DTG[4:0])*Tdtg, Tdtg = 16 \times Tdts.$ 注: 一旦 LOCK 级别 (TIM1_BDTR 寄存器中的 LOCK[1:0]位) 设为 1、2 或 3, 则不能修改这些位。	0

14.4.19 DMA 控制寄存器 (TIM1_DMCFGR)

偏移地址: 0x48

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DBL[4:0]				Reserved				DBA[4:0]			

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
[12:8]	DBL[4:0]	RW	DMA 连续传送的长度，实际值为此域的值+1。	0
[7:5]	Reserved	RO	保留。	0
[4:0]	DBA[4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。	0

14. 4. 20 连续模式的 DMA 地址寄存器 (TIM1_DMAADR)

偏移地址：0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMAB[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															

位	名称	访问	描述	复位值
[31:0]	DMAB[31:0]	RW	连续模式下，DMA 的地址。	0

第 15 章 通用定时器 (GPTM)

通用定时器模块包含两个 16 位可自动重装的定时器 (TIM2、TIM3) 和一个 32 位可自动重装的定时器 (TIM4)，用于测量脉冲宽度或者产生特定频率的脉冲、PWM 波等。可用于自动化控制、电源等领域。

15.1 主要特征

16 位通用定时器的主要特征包括：


- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获、输出比较、PWM 生成和单脉冲输出
- 支持外部信号控制定时器
- 支持在多种模式下使用 DMA
- 支持增量式编码，定时器之间的级联和同步

32 位通用定时器的主要特征包括：

- 32 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获、输出比较、PWM 生成和单脉冲输出
- 支持外部信号控制定时器
- 支持在多种模式下使用 DMA
- 支持增量式编码，定时器之间的级联和同步

15.2 原理和结构

图 15-1 通用定时器的结构框图



15.2.1 概述

如图 15-1 所示，通用定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

通用定时器的时钟可以来自于 HB 总线时钟（CK_INT），可以来自外部时钟输入引脚（TIMx_ETR），可以来自于其他具有时钟输出功能的定时器（ITRx），还可以来自于比较捕获通道的输入端（TIMx_CHx）。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRG0 输出给其他的定时器、ADC 等外设。

通用定时器的核心是一个 16 位计数器（CNT）。CK_PSC 经过预分频器（PSC）分频后，成为 CK_CNT 再最终输给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器（ATRLR）在每个计数周期结束后为 CNT 重装初始值。

通用定时器拥有四组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持

滤波、分频、边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器（CHxCVR），支持与主计数器（CNT）进行比较而输出脉冲。

15.2.2 通用定时器和高级定时器的区别


与高级定时器相比，通用定时器缺少以下功能：

- 1) 通用定时器缺少对核心计数器的计数周期进行计数的重复计数寄存器。
- 2) 通用定时器的比较捕获通道缺少死区产生，没有互补输出。
- 3) 通用定时器没有刹车信号机制。
- 4) 通用定时器的默认时钟 CK_INT 都来自 PB1，而高级定时器的 CK_INT 都来自 PB2。

15.2.3 时钟输入

本节论述 CK_PSC 的来源。此处截取通用定时器的整体结构框图的时钟源部分。

图 15-2 通用定时器 CK_PSC 来源框图



可选的输入时钟可以分为 4 类：

- 1) 外部时钟引脚（ETR）输入的路线：ETR→ETRP→ETRF；
- 2) 内部 PB 时钟输入路线：CK_INT；
- 3) 来自比较捕获通道引脚（TIMx_CHx）的路线：TIMx_CHx→T1x→TIxFPx，此路线也用于编码器模式；
- 4) 来自内部其他定时器的输入：ITRx。

通过决定 CK_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为三类：

- 1) 选择内部时钟源（CK_INT）；
- 2) 外部时钟源模式 1；
- 3) 外部时钟源模式 2；
- 4) 编码器模式。

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

15.2.3.1 内部时钟源（CK_INT）

如果将 SMS 域保持为 000b 时启动通用定时器，那么就是选定内部时钟源（CK_INT）为时钟。此时 CK_INT 就是 CK_PSC。

15.2.3.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时, 就会启用外部时钟源模式 1。启用外部时钟源 1 时, TRGI 被选定为 CK_PSC 的来源, 值得注意的, 用户还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源:

- 1) 内部触发 (ITRx, x 为 0, 1, 2, 3);
- 2) 比较捕获通道 1 经过边缘检测器后的信号 (TI1F_ED);
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2;
- 4) 来自外部时钟引脚输入的信号 ETRF。

15.2.3.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时, 将使用外部时钟源模式 2。使用外部时钟源模式 2 时, ETRF 被选定为 CK_PSC。ETR 引脚经过可选的反相器 (ETP), 分频器 (ETPS) 后成为 ETRP, 再经过滤波器 (ETF) 后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时, 那么, 相当于 TS 选择 ETRF 为输入。

15.2.3.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 15.3.7 节。


15.2.4 计数器和周边

CK_PSC 输入给预分频器 (PSC) 进行分频。PSC 是 16 位的, 实际的分频系数相当于 R16_TIMx_PSC 的值+1。CK_PSC 经过 PSC 会成为 CK_CNT。更改 R16_TIM1_PSC 的值并不会实时生效, 而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。

15.2.5 比较捕获通道

比较捕获通道是定时器实现复杂功能的核心, 它的核心是比较捕获寄存器, 辅以外围输入部分的数字滤波, 分频和通道间复用, 输出部分的比较器和输出控制组成。比较捕获通道的结构框图如图 15-3 所示。

图 15-3 比较捕获通道的结构框图



信号从通道 x 引脚输入进来后可选做为 TIx ($TI1$ 的来源可以不只是 $CH1$, 见定时器的框图 15-1), 以 $TI1$ 举例: $TI1$ 经过滤波器 ($ICF[3:0]$) 生成 $TI1F$, 再经过边沿检测器分成 $TI1F_Rising$ 和 $TI1F_Falling$, 这两个信号经过选择 ($CC1P$) 生成 $TI1FP1$, $TI1FP1$ 和来自通道 2 的 $TI2FP1$ 一起送给 $CC1S$ 选择成为 $IC1$, 经过 $ICPS$ 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成, 读写过程仅操作预装载寄存器。在捕获模式下, 捕获发生在影子寄存器上, 然后复制到预装载寄存器; 在比较模式下, 预装载寄存器的内容被复制到影子寄存器中, 然后影子寄存器的内容与核心计数器 (CNT) 进行比较。

15.3 功能和实现

通用定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边组件进行操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比

较捕获寄存通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

15.3.1 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则产生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16_TIMx_CHCTLRx）中。发生捕获事件时，CCxIF（在 R16_TIMx_INTFR 中）被置位，如果使能了中断或者 DMA，还会产生相应中断或者 DMA。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个通道 1 的例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CC1S 域，选择 IC1 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，不可以使用默认设置，CC1S 域默认是使比较捕获模块作为输出通道；
- 2) 配置 IC1F 域，这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。
- 3) 配置 CC1P 位，设定 TI1FP1 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 IC1PS 域，设定 IC1 信号成为 IC1PS 之间的分频系数。比如保持 IC1PS 为 00b，不分频；
- 5) 配置 CC1E 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。
- 6) 根据是否需要中断或者 DMA 来配置 CC1IE 和 CC1DE 位。

当 TI1 输入了一个被捕获的脉冲时，核心计数器（CNT）的值会被记录到比较捕获寄存器中，CC1IF 被置位，当 CC1IF 在之前就已经被置位时，CC1OF 位也会被置位。如果 CC1IE 位，那么会产生一个中断；如果 CC1DE 被置位，会产生一个 DMA 请求。可以通过写事件产生寄存器的方式（R16_TIMx_SWEVGR）的方式由软件产生一个输入捕获事件。

15.3.2 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较捕获寄存器的值一致时，输出特定的变化或波形。OCxM 域（在 R16_TIMx_CHCTLRx 中）和 CCxP 位（在 R16_TIMx_CCER 中）决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位，如果预先置了 CCxIE 位，则会产生一个中断；如果预先设置了 CCxDE 位，则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置好需要对比的计数值到比较捕获寄存器（R16_TIMx_CHxVCR）中；
- 3) 如果需要产生中断，置 CCxIE 位；
- 4) 保持 OCxPE 为 0，禁用比较捕获寄存器的预装载寄存器；
- 5) 设定输出模式，设置 OCxM 域和 CCxP 位；
- 6) 使能输出，置 CCxE 位；
- 7) 置 CEN 位启动定时器。

15.3.3 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平，而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b，即为强制将 OCxREF 置为低；或者将 OCxM 置为 101b，即为强制将 OCxREF 置为高。

需要注意的是，将 OCxM 强制置为 100b 或者 101b，内部主计数器和比较捕获寄存器的比较过程还在进行，相应的标志位还在置位，中断和 DMA 请求还在产生。

15.3.4 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的，是输入捕获模式的一种特殊情况。除下列区别外，操作和输入捕获模式相同：PWM 占用两个比较捕获通道，且两个通道的输入极性设为相反，其中一个信号被设为触发输入，SMS 设为复位模式。

例如，测量从 TI1 输入的 PWM 波的周期和频率，需要进行以下操作：

- 1) 将 TI1 (TI1FP1) 设为 IC1 信号的输入。将 CC1S 置为 01b；
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0；
- 3) 将 TI1 (TI1FP2) 置为 IC2 信号的输入。将 CC2S 置为 10b；
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1；
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b；
- 6) 将 SMS 设为复位模式，即 100b；
- 7) 使能输入捕获。CC1E 和 CC2E 置位。

注：因只有 TI1FP1 和 TI2FP2 连到了从模式控制器，所以 PWM 输入模式只能使用 TIMx_CH1/TIMx_CH2。

15.3.5 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率，使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或者 111b 使用 PWM 模式 1 或者模式 2，置 OCxPE 位使能预装载寄存器，最后置 ARPE 位使能预装载寄存器的自动重装载。在发生一个更新事件时，预装载寄存器的值才能被送到影子寄存器，所以在核心计数器开始计数之前，需要置 UG 位来初始化所有寄存器。在 PWM 模式下，核心计数器和比较捕获寄存器一直在进行比较，根据 CMS 位，定时器能够输出边沿对齐或者中央对齐的 PWM 信号。

- 边沿对齐

使用边沿对齐时，核心计数器增计数或者减计数，在 PWM 模式 1 的情景下，在核心计数器的值大于比较捕获寄存器时，OCxREF 上升为高；当核心计数器的值小于比较捕获寄存器时（比如核心计数器增长到 R16_TIMx_ATRLR 的值而恢复成全 0 时），OCxREF 下降为低。


- 中央对齐

使用中央对齐模式时，核心计数器运行在增计数和减计数交替进行的模式下，OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下，置位的时机有所不同。在使用中央对齐模式时，最好在启动核心计数器之前产生一个软件更新标志（置 UG 位）。

15.3.6 单脉冲模式

单脉冲模式可以响应一个特定的事件，在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

图 15-4 事件产生和脉冲响应



如图 15-4 所示，需要在 TI2 输入引脚上检测到一个上升沿开始，延迟 Tdelay 之后，在 OC1 上产生一个长度为 Tpulse 的正脉冲：

- 1) 设定 TI2 为触发。置 CC2S 域为 01b，把 TI2FP2 映射到 TI2；置 CC2P 位为 0b，TI2FP2 设为上升沿检测；置 TS 域为 110b，TI2FP2 设为触发源；置 SMS 域为 110b，TI2FP2 被用来启动计数器；
- 2) Tdelay 由比较捕获寄存器定义，Tpulse 由自动重装值寄存器的值和比较捕获寄存器的值确定。

15.3.7 编码器模式

编码器模式是定时器的一个典型应用，可以用来接入编码器的双相输出，核心计数器的计数方向和编码器的转轴方向同步，编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为：将 SMS 域置为 001b（只在 TI2 边沿计数）、010b（只在 TI1 边沿计数）或者 011b（在 TI1 和 TI2 双边沿计数），将编码器接到比较捕获通道 1、2 的输入端，设一个重装值计数器的值，这个值可以设的大一点。在编码器模式时，定时器内部的比较捕获寄存器，预分频器，重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 15-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的 电平	TI1FP1 信号边沿		TI2FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 TI1 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 TI2 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 TI1 和 TI2 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

15.3.8 定时器同步模式

定时器能够输出时钟脉冲（TRG0），也能接收其他定时器的输入（ITRx）。不同的定时器的 ITRx 的来源（别的定时器的 TRG0）是不一样的。定时器内部触发连接如表 15-2 所示。

表 15-2 GTPM 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM2	TIM1	USB	TIM3	TIM4

TIM3	TIM1	TIM2	—	TIM4
TIM4	TIM1	TIM2	TIM3	—

15.3.9 调试模式

当系统进入调试模式时，根据 DBG 模块的设置可以控制定时器继续运转或者停止。

15.3.10 DMA 连续传送功能

在本示例中，定时器 DMA 连续传送功能用于将 CHxCVR 寄存器（x = 2、3、4）的内容更新为通过 DMA 传输到 CHxCVR 寄存器中的多个半字。

具体操作步骤如下：

1. 将相应的 DMA 通道配置如下：

- DMA 通道外设地址为 DMAADR 寄存器地址。
- DMA 通道存储器地址为包含要通过 DMA 传输到 CHxCVR 寄存器的数据的 RAM 缓冲区地址。
- 要传输的数据量等于 3（详见注释）。
- 禁止循环模式。

2. 将 DMACFGR 寄存器的 DBL 位设置为 3 次传输，DBA 设置为 0xE。

3. 将 DMAINTENR 寄存器 UDE 位置 1，使能 TIMx 更新 DMA 请求。

4. 使能 TIMx。

5. 使能 DMA 通道。

注：本例适用于每个 TCHxCVR 寄存器只更新一次的情况。

如果每个 CHxCVR 寄存器要更新两次，则要传输的数据量应为 6。下面以包含 data1、data2、data3、data4、data5 和 data6 的 RAM 缓冲区为例。数据将按照如下方式传输到 CHxCVR 寄存器：在第一个更新 DMA 请求期间，data1 传输到 CH2CVR，data2 传输到 CH3CVR，data3 传输到 CH4CVR；在第二个更新 DMA 请求期间，data4 传输到 CH2CVR，data5 传输到 CH3CVR，data6 传输到 CH4CVR。

15.4 寄存器描述

表 15-3 TIM2 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM2_CTLR1	0x40000000	TIM2 控制寄存器 1	0x0000
R16_TIM2_CTLR2	0x40000004	TIM2 控制寄存器 2	0x0000
R16_TIM2_SMCFGR	0x40000008	TIM2 从模式控制寄存器	0x0000
R16_TIM2_DMAINTENR	0x4000000C	TIM2 DMA/中断使能寄存器	0x0000
R16_TIM2_INTFR	0x40000010	TIM2 中断状态寄存器	0x0000
R16_TIM2_SWEVGR	0x40000014	TIM2 事件产生寄存器	0x0000
R16_TIM2_CHCTLR1	0x40000018	TIM2 比较/捕获控制寄存器 1	0x0000
R16_TIM2_CHCTLR2	0x4000001C	TIM2 比较/捕获控制寄存器 2	0x0000
R16_TIM2_CCER	0x40000020	TIM2 比较/捕获使能寄存器	0x0000
R16_TIM2_CNT	0x40000024	TIM2 计数器	0x0000
R16_TIM2_PSC	0x40000028	TIM2 计数时钟预分频器	0x0000
R16_TIM2_ATRLR	0x4000002C	TIM2 自动重装值寄存器	0xFFFF
R32_TIM2_CH1CVR	0x40000034	TIM2 比较/捕获寄存器 1	0x00000000
R32_TIM2_CH2CVR	0x40000038	TIM2 比较/捕获寄存器 2	0x00000000
R32_TIM2_CH3CVR	0x4000003C	TIM2 比较/捕获寄存器 3	0x00000000
R32_TIM2_CH4CVR	0x40000040	TIM2 比较/捕获寄存器 4	0x00000000

R16_TIM2_DMACHFR	0x40000048	TIM2 DMA 控制寄存器	0x0000
R32_TIM2_DMAADR	0x4000004C	TIM2 连续模式的 DMA 地址寄存器	0x00000000

表 15-4 TIM3 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM3_CTLR1	0x40000400	TIM3 控制寄存器 1	0x0000
R16_TIM3_CTLR2	0x40000404	TIM3 控制寄存器 2	0x0000
R16_TIM3_SMCFGR	0x40000408	TIM3 从模式控制寄存器	0x0000
R16_TIM3_DMAINTENR	0x4000040C	TIM3 DMA/中断使能寄存器	0x0000
R16_TIM3_INTFR	0x40000410	TIM3 中断状态寄存器	0x0000
R16_TIM3_SWEVGR	0x40000414	TIM3 事件产生寄存器	0x0000
R16_TIM3_CHCTLR1	0x40000418	TIM3 比较/捕获控制寄存器 1	0x0000
R16_TIM3_CHCTLR2	0x4000041C	TIM3 比较/捕获控制寄存器 2	0x0000
R16_TIM3_CCER	0x40000420	TIM3 比较/捕获使能寄存器	0x0000
R16_TIM3_CNT	0x40000424	TIM3 计数器	0x0000
R16_TIM3_PSC	0x40000428	TIM3 计数时钟预分频器	0x0000
R16_TIM3_ATRLR	0x4000042C	TIM3 自动重装值寄存器	0xFFFF
R32_TIM3_CH1CVR	0x40000434	TIM3 比较/捕获寄存器 1	0x00000000
R32_TIM3_CH2CVR	0x40000438	TIM3 比较/捕获寄存器 2	0x00000000
R32_TIM3_CH3CVR	0x4000043C	TIM3 比较/捕获寄存器 3	0x00000000
R32_TIM3_CH4CVR	0x40000440	TIM3 比较/捕获寄存器 4	0x00000000
R16_TIM3_DMACHFR	0x40000448	TIM3 DMA 控制寄存器	0x0000
R32_TIM3_DMAADR	0x4000044C	TIM3 连续模式的 DMA 地址寄存器	0x00000000

表 15-5 TIM4 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM4_CTLR1	0x40000800	TIM4 控制寄存器 1	0x0000
R16_TIM4_CTLR2	0x40000804	TIM4 控制寄存器 2	0x0000
R16_TIM4_SMCFGR	0x40000808	TIM4 从模式控制寄存器	0x0000
R16_TIM4_DMAINTENR	0x4000080C	TIM4 DMA/中断使能寄存器	0x0000
R16_TIM4_INTFR	0x40000810	TIM4 中断状态寄存器	0x0000
R16_TIM4_SWEVGR	0x40000814	TIM4 事件产生寄存器	0x0000
R16_TIM4_CHCTLR1	0x40000818	TIM4 比较/捕获控制寄存器 1	0x0000
R16_TIM4_CHCTLR2	0x4000081C	TIM4 比较/捕获控制寄存器 2	0x0000
R16_TIM4_CCER	0x40000820	TIM4 比较/捕获使能寄存器	0x0000
R32_TIM4_CNT	0x40000824	TIM4 计数器	0x00000000
R16_TIM4_PSC	0x40000828	TIM4 计数时钟预分频器	0x0000
R32_TIM4_ATRLR	0x4000082C	TIM4 自动重装值寄存器	0xFFFFFFFF
R32_TIM4_CH1CVR	0x40000834	TIM4 比较/捕获寄存器 1	0x00000000
R32_TIM4_CH2CVR	0x40000838	TIM4 比较/捕获寄存器 2	0x00000000
R32_TIM4_CH3CVR	0x4000083C	TIM4 比较/捕获寄存器 3	0x00000000
R32_TIM4_CH4CVR	0x40000840	TIM4 比较/捕获寄存器 4	0x00000000
R16_TIM4_DMACHFR	0x40000848	TIM4 DMA 控制寄存器	0x0000
R32_TIM4_DMAADR	0x4000084C	TIM4 连续模式的 DMA 地址寄存器	0x00000000

15.4.1 控制寄存器 1 (TIMx_CTLR1) (x=2/3/4)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMR_CAP_LVL_EN	TMR_CAP_OV_EN	Reserved				CKD[1:0]	ARPE	CMS[1:0]	DIR	OPM	URS	UDIS	CEN		

位	名称	访问	描述	复位值
15	TMR_CAP_LVL_EN	RW	双沿捕获模式下, 捕获电平指示使能: 1: 使能指示功能; 0: 关闭指示功能。 注: 使能后, CHxCVR 的[16]指示捕获值对应的电平。	0
14	TMR_CAP_OV_EN	RW	捕获值模式配置: 1: 当捕获前产生计数器溢出时, CHxCVR 值为 0xFFFF; 0: 捕获值为实际计数器的值。	0
[13:10]	Reserved	RO	保留。	0
[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟(CK_INT)频率、数字滤波器所用的采样时钟之间的分频比例: 00: Tdts = Tck_int; 01: Tdts= 2xTck_int; 10: Tdts= 4xTck_int; 11: 保留。	00b
7	ARPE	RW	自动重装预装使能位: 1: 使能自动重装值寄存器 (ATRLR); 0: 禁止自动重装值寄存器 (ATRLR)。	0
[6:5]	CMS[1:0]	RW	中央对齐模式选择: 00: 边沿对齐模式。计数器依据方向位(DIR)向上或向下计数。 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位, 只在计数器向下计数时被设置。 10: 中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位, 只在计数器向上计数时被设置。 11: 中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位, 在计数器向上和向下计数时均被设置。 注: 在计数器使能时(CEN=1), 不允许从边沿对齐模式转换到中央对齐模式。	00b
4	DIR	RW	计数器方向: 1: 计数器的计数模式为减计数; 0: 计数器的计数模式为增计数。	0

			注: 当计数器配置为中央对齐模式或编码器模式时, 该位无效。	
3	OPM	RW	单脉冲模式。 1: 在发生下一次更新事件 (清除 CEN 位) 时, 计数器停止; 0: 在发生下一次更新事件时, 计数器不停止。	0
2	URS	RW	更新请求源, 软件通过该位选择 UEV 事件的源。 1: 如果使能了更新中断或 DMA 请求, 则只有计数器溢出/下溢才产生更新中断或 DMA 请求; 0: 如果使能了更新中断或 DMA 请求, 则下述任一事件产生更新中断或 DMA 请求: -计数器溢出/下溢; -设置 UG 位; -从模式控制器产生的更新。	0
1	UDIS	RW	禁止更新, 软件通过该位允许/禁止 UEV 事件的产生。 1: 禁止 UEV。不产生更新事件, 各寄存器 (ATRLR、PSC、CHCTLRx) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化。 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: -计数器溢出/下溢; -设置 UG 位; -从模式控制器产生的更新具有缓存的寄存器被装入它们的预装载值。	0
0	CEN	RW	使能计数器 (Counter enable)。 1: 使能计数器; 0: 禁止计数器。 注: 在软件设置了 CEN 位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。	0

15.4.2 控制寄存器 2 (TIMx_CTLR2) (x=2/3/4)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TI1S	MMS[2:0]			CCDS	Reserved		

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	TI1S	RW	TI1 选择: 1: TIMx_CH1、TIMx_CH2 和 TIMx_CH3 引脚经异或后连到 TI1 输入; 0: TIMx_CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择: 这 3 位用于选择在主模式下送到从定时器的同步信息 (TRGO)。可能的组合如下:	000b

			000: 复位 - UG 位被用于作为触发输出 (TRGO)。如果是触发输入产生的复位 (从模式控制器处于复位模式), 则 TRGO 上的信号相对实际的复位会有一个延迟; 001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIMx_SMCGR 寄存器中 MSM 位的描述); 010: 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器; 011: 比较脉冲, 在发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO); 100: OC1REF 信号被用于作为触发输出 (TRGO); 101: OC2REF 信号被用于作为触发输出 (TRGO); 110: OC3REF 信号被用于作为触发输出 (TRGO); 111: OC4REF 信号被用于作为触发输出 (TRGO)。	
3	CCDS	RW	1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求; 0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。	0
[2:0]	Reserved	RO	保留。	0

15.4.3 从模式控制寄存器 (TIMx_SMCGR) (x=2/3/4)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]	ETF[3:0]			MSM	TS[2:0]		Reserved	SMS[2:0]					

位	名称	访问	描述	复位值
15	ETP	RO	ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。 1: 将 ETR 反相, 低电平或下降沿有效; 0: ETR, 高电平或上升沿有效。	0
14	ECE	RW	外部时钟模式 2 启用选择。 1: 使能外部时钟模式 2; 0: 禁用外部时钟模式 2。 注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 111b)。 注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。	0
[13:12]	ETPS[1:0]	RW	外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过是 TIMxCLK 频率的 1/4, 可以通过这个域来降	00b

			频。 00: 关闭预分频; 01: ETRP 频率除以 2; 10: ETRP 频率除以 4; 11: ETRP 频率除以 8。	
[11:8]	ETF[3:0]	RW	外部触发滤波, 实际上, 数字滤波器是一个事件计数器, 它使用一定的采样的频率, 记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器, 以 Fdts 采样; 0001: 采样频率 $F_{sampling}=F_{ck_int}$, N=2; 0010: 采样频率 $F_{sampling}=F_{ck_int}$, N=4; 0011: 采样频率 $F_{sampling}=F_{ck_int}$, N=8; 0100: 采样频率 $F_{sampling}=F_{dts}/2$, N=6; 0101: 采样频率 $F_{sampling}=F_{dts}/2$, N=8; 0110: 采样频率 $F_{sampling}=F_{dts}/4$, N=6; 0111: 采样频率 $F_{sampling}=F_{dts}/4$, N=8; 1000: 采样频率 $F_{sampling}=F_{dts}/8$, N=6; 1001: 采样频率 $F_{sampling}=F_{dts}/8$, N=8; 1010: 采样频率 $F_{sampling}=F_{dts}/16$, N=5; 1011: 采样频率 $F_{sampling}=F_{dts}/16$, N=6; 1100: 采样频率 $F_{sampling}=F_{dts}/16$, N=8; 1101: 采样频率 $F_{sampling}=F_{dts}/32$, N=5; 1110: 采样频率 $F_{sampling}=F_{dts}/32$, N=6; 1111: 采样频率 $F_{sampling}=F_{dts}/32$, N=8。	0000b
7	MSM	RW	主/从模式选择: 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的; 0: 不发挥作用。	0
[6:4]	TS[2:0]	RW	触发选择域, 这 3 位选择用于同步计数器的触发输入源。 000: 内部触发 0 (ITR0); 001: 内部触发 1 (ITR1); 010: 内部触发 2 (ITR2); 011: 内部触发 3 (ITR3); 100: TI1 的边沿检测器 (TI1F_ED); 101: 滤波后的定时器输入 1 (TI1FP1); 110: 滤波后的定时器输入 2 (TI2FP2); 111: 外部触发输入 (ETRF); 以上只有在 SMS 为 0 时改变。	000b
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	输入模式选择域。选择核心计数器的时钟和触发模式。 000: 由内部时钟 CK_INT 驱动; 001: 编码器模式 1, 根据 TI1FP1 的电平, 核心计	000b

		数器在 TI2FP2 的边沿增减计数； 010: 编码器模式 2, 根据 TI2FP2 的电平, 核心计数器在 TI1FP1 的边沿增减计数； 011: 编码器模式 3, 根据另一个信号的输入电平, 核心计数器在 TI1FP1 和 TI2FP2 的边沿增减计数； 100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号； 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启；在触发输入变为低, 计数器停止, 计数器的启停都是受控的； 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的； 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。	
--	--	--	--

15.4.4 DMA/中断使能寄存器 (TIMx_DMAINTENR) (x=2/3/4)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	Reserved	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Reserved	TIE	Reserved	CC4IE	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求； 0: 禁止触发 DMA 请求。 注: 该位仅适用于 TIM3。	0
13	Reserved	RW	保留。	0
12	CC4DE	RW	比较捕获通道 4 的 DMA 请求使能位。 1: 允许比较捕获通道 4 的 DMA 请求； 0: 禁止比较捕获通道 4 的 DMA 请求。	0
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求； 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求； 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求； 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求； 0: 禁止更新的 DMA 请求。	0
7	Reserved	RO	保留。	0
6	TIE	RW	触发中断使能位。	0

			1: 使能触发中断; 0: 禁止触发中断。	
5	Reserved	RO	保留。	0
4	CC4IE	RW	比较捕获通道 4 中断使能位。 1: 允许比较捕获通道 4 中断; 0: 禁止比较捕获通道 4 中断。	0
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0

15.4.5 中断状态寄存器 (TIMx_INTFR) (x=2/3/4)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC40F	CC30F	CC20F	CC10F	Reserved	TIF	Reserved	CC4IF	CC3IF	CC2IF	CC1IF	UIF			

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	CC40F	RWO	比较捕获通道 4 重复捕获标志位。	0
11	CC30F	RWO	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC1IF 的状态已经被置位; 0: 无重复捕获产生。	0
[8:7]	Reserved	RO	保留。	0
6	TIF	RWO	触发器中断标志位, 当发生触发事件时由硬件对该位置位, 由软件清零。触发事件包括从除门控模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或门控模式下的任一边沿。 1: 触发器事件产生; 0: 无触发器事件产生。	0
5	Reserved	RO	保留。	0
4	CC4IF	RWO	比较捕获通道 4 中断标志位。	0

3	CC3IF	RWO	比较捕获通道 3 中断标志位。	0
2	CC2IF	RWO	比较捕获通道 2 中断标志位。	0
1	CC1IF	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式，当计数器值与比较值匹配时该位由硬件置位，但在中心对称模式下除外。该位由软件清零。 1：核心计数器的值与比较捕获寄存器 1 的值匹配； 0：无匹配发生。 如果比较捕获通道 1 配置为输入模式，当捕获事件发生时该位由硬件置位，它由软件清零或通过读比较捕获寄存器清零。 1：计数器值已被捕获比较捕获寄存器 1； 0：无输入捕获产生。	0
0	UIF	RWO	更新中断标志位，当产生更新事件时该位由硬件置位，由软件清零。 1：更新中断产生； 0：无更新事件产生。 以下情形会产生更新事件： 若 UDIS=0，当重复计数器数值上溢或下溢时； 若 URS=0、UDIS=0，当置 UG 位时，或当通过软件对计数器核心计数器重新初始化时； 若 URS=0、UDIS=0，当计数器 CNT 被触发事件重新初始化时。	0

15.4.6 事件产生寄存器 (TIMx_SWEVGR) (x=2/3/4)

偏移地址：0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TG	Reserved	CC4G	CC3G	CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
6	TG	WO	触发事件产生位，该位由软件置位，硬件清零，用于产生一个触发事件。 1：产生一个触发事件，TIF 被置位，若使能对应的中断和 DMA，则产生相应的中断和 DMA； 0：无动作。	0
5	Reserved	RO	保留。	0
4	CC4G	WO	比较捕获事件产生位 4。产生比较捕获事件 4。	0
3	CC3G	WO	比较捕获事件产生位 3。产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2。产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1，产生比较捕获事件 1。该位由软件置位，由硬件清零。用于产生一个比较捕获事件。 1：在比较捕获通道 1 上产生一个比较捕获事件：	0

			若比较捕获通道 1 配置为输出：置 CC1IF 位。若使能对应的中断和 DMA，则产生相应的中断和 DMA； 若比较捕获通道 1 配置为输入：当前核心计数器的值被捕获至比较捕获寄存器 1；置 CC1IF 位，若使能了对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经置位，则置 CC10F 位。 0：无动作。	
0	UG	WO	更新事件产生位，产生更新事件。该位由软件置位，由硬件自动清零。 1：初始化计数器，并产生一个更新事件； 0：无动作。 注：预分频器的计数器也被清零，但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零；若减计数模式下则核心计数器取重装值寄存器的值。	0

15.4.7 比较/捕获控制寄存器 1 (TIMx_CHCTLR1) (x=2/3/4)

偏移地址：0x18

通道可用于输入(捕获模式)或输出(比较模式)，通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
OC2CE		OC2M[2:0]			OC2PE	OC2FE	CC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
IC2F[3:0]					IC2PSC[1:0]				IC1F[3:0]			IC1PSC[1:0]				

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1：一旦检测到 ETRF 输入高电平，清除 OC2REF 位零； 0：OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作，而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效，而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。 000：冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用； 001：强制设为有效电平。当核心计数器与比较捕获寄存器 2 的值相同时，强制 OC2REF 为高； 010：强制设为无效电平。当核心计数器的值与比较捕获寄存器 2 相同时，强制 OC2REF 为低； 011：翻转。当核心计数器与比较捕获寄存器 2 的值相同时，翻转 OC2REF 的电平；	000b

			100: 强制为无效电平。强制 OC2REF 为低; 101: 强制为有效电平。强制 OC2REF 为高; 110: PWM 模式 1: 在向上计数时, 一旦核心计数器小于比较捕获寄存器的值时, 通道 2 为有效电平, 否则为无效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为无效电平 (OC2REF=0), 否则为有效电平 (OC2REF=1); 111: PWM 模式 2: 在向上计数时, 一旦核心计数器小于比较捕获寄存器的值时, 通道 2 为无效电平, 否则为有效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为有效电平 (OC2REF=1), 否则为无效电平 (OC2REF=0); 注: 一旦 LOCK 级别设为 3 并且 CC1S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中, 只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时, OC2REF 电平才改变。	
11	OC2PE	RW	比较捕获寄存器 2 预装载使能位。 1: 开启比较捕获寄存器的预装载功能, 读写操作仅对预装载寄存器操作, 比较捕获寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中; 0: 禁止比较捕获寄存器 2 的预装载功能, 可随时写入比较捕获寄存器 2, 并且新写入的数值立即起作用。 注: 一旦 LOCK 级别设为 3 并且 CC1S=00, 则该位不能被修改。仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式, 否则其动作不确定。	0
10	OC2FE	RW	比较捕获通道 2 快速使能位, 该位用于加快比较捕获通道输出对触发输入事件的响应。 1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此, OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期; 0: 根据计数器与比较捕获寄存器 2 的值, 比较捕获通道 2 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用;	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00: 比较捕获通道 2 被配置为输出; 01: 比较捕获通道 2 被配置为输入, IC2 映射在 TI2 上; 10: 比较捕获通道 2 被配置为输入, IC2 映射在 TI1 上; 11: 比较捕获通道 2 被配置为输入, IC2 映射在 TRC	00b

			上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 注: 比较捕获通道 2 仅在通道关闭时(CC2E 为零时)才是可写的。	
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域，这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。 0000：无滤波器，以 fDTS 采样； 1000：采样频率 $F_{sampling}=F_{dts}/8$, N=6； 0001：采样频率 $F_{sampling}=F_{ck_int}$, N=2； 1001：采样频率 $F_{sampling}=F_{dts}/8$, N=8； 0010：采样频率 $F_{sampling}=F_{ck_int}$, N=4； 1010：采样频率 $F_{sampling}=F_{dts}/16$, N=5； 0011：采样频率 $F_{sampling}=f=F_{ck_int}$, N=8； 1011：采样频率 $F_{sampling}=F_{dts}/16$, N=6； 0100：采样频率 $F_{sampling}=F_{dts}/2$, N=6； 1100：采样频率 $F_{sampling}=F_{dts}/16$, N=8； 0101：采样频率 $F_{sampling}=F_{dts}/2$, N=8； 1101：采样频率 $F_{sampling}=F_{dts}/32$, N=5； 0110：采样频率 $F_{sampling}=F_{dts}/4$, N=6； 1110：采样频率 $F_{sampling}=F_{dts}/32$, N=6； 0111：采样频率 $F_{sampling}=F_{dts}/4$, N=8； 1111：采样频率 $F_{sampling}=F_{dts}/32$, N=8。	0000b
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域，这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0，则预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获； 01：每 2 个事件触发一次捕获； 10：每 4 个事件触发一次捕获； 11：每 8 个事件触发一次捕获。	00b
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域，这 2 位定义通道的方向(输入/输出)，及输入脚的选择。 00：比较捕获通道 1 通道被配置为输出； 01：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI1 上；	00b

			10: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI2 上; 11: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 注: CC1S 仅在通道关闭时(CC1E 为 0)才是可写的。	
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

15.4.8 比较/捕获控制寄存器 2 (TIMx_CHCTLR2) (x=2/3/4)

偏移地址: 0x1C

通道可用于输入(捕获模式)或输出(比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
OC4CE		OC4M[2:0]			OC4PE	OC4FE	CC4S[1:0]		OC3CE		OC3M[2:0]			OC3PE	OC3FE	CC3S[1:0]	
IC4F[3:0]					IC4PSC[1:0]				IC3F[3:0]					IC3PSC[1:0]			

比较模式(引脚方向为输出):

位	名称	访问	描述	复位值
15	OC4CE	RW	比较捕获通道 4 清零使能位。	0
[14:12]	OC4M[2:0]	RW	比较捕获通道 4 模式设置域。	0
11	OC4PE	RW	比较捕获寄存器 4 预装载使能位。	0
10	OC4FE	RW	比较捕获通道 4 快速使能位。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0
[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式(引脚方向为输入):

位	名称	访问	描述	复位值
[15:12]	IC4F[3:0]	RW	输入捕获滤波器 4 配置域。	0
[11:10]	IC4PSC[1:0]	RW	比较捕获通道 4 预分频配置域。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

15.4.9 比较/捕获使能寄存器 (TIMx_CCER) (x=2/3/4)

偏移地址: 0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC4P	CC4E	Reserved	CC3P	CC3E	Reserved	CC2P	CC2E	Reserved	CC1P	CC1E				

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	CC4P	RW	比较捕获通道 4 输出极性设置位。	0
12	CC4E	RW	比较捕获通道 4 输出使能位。	0
[11:10]	Reserved	RO	保留。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
[7:6]	Reserved	RO	保留。	0
5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
[3:2]	Reserved	RO	保留。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。	0
0	CC1E	RW	比较捕获通道 1 输出使能位。	0

15.4.10 通用定时器的计数器 (TIMx_CNT) (x=2/3)

偏移地址: 0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

15.4.11 通用定时器的计数器 (TIMx_CNT) (x=4)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:0]	CNT[31:0]	RW	定时器的计数器的实时值。	0

15.4.12 计数时钟预分频器 (TIMx_PSC) (x=2/3/4)

偏移地址: 0x28

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															

位	名称	访问	描述	复位值
---	----	----	----	-----

[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数；计数器的时钟频率等于分频器的输入频率/(PSC+1)。	0
--------	-----------	----	---	---

15.4.13 自动重装值寄存器 (TIMx_ATRLR) (x=2/3)

偏移地址：0x2C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ARR[15:0]															
-----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	ARR[15:0]	RW	ATRLR[15:0]的值将会被装入计数器, ATRLR 何时动作和更新请阅读 15.2.4 节; ATRLR 为空时, 计数器停止。	0xFFFF

15.4.14 自动重装值寄存器 (TIMx_ATRLR) (x=4)

偏移地址：0x2C

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ARR[31:16]															
------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ARR[15:0]															
-----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:0]	ARR[31:0]	RW	ATRLR[31:0]的值将会被装入计数器, ATRLR 何时动作和更新请阅读 15.2.4 节; ATRLR 为空时, 计数器停止。	0xFFFFFFFF

15.4.15 比较/捕获寄存器 1 (TIMx_CH1CVR) (x=2/3)

偏移地址：0x34

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															LEVEL1
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--------

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CCR1[15:0]															
------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--


位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL1	RO	捕获值对应的电平指示 bit。	0
[15:0]	CCR1[15:0]	RW	比较捕获寄存器通道 1 的值。	0

15.4.16 比较/捕获寄存器 1 (TIMx_CH1CVR) (x=4)

偏移地址：0x34

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16


CCR1[31:16]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--



位	名称	访问	描述	复位值
[31:0]	CCR1[31:0]	RW	比较捕获寄存器通道 1 的值。	0

15.4.17 比较/捕获寄存器 2 (TIMx_CH2CVR) (x=2/3)


偏移地址: 0x38



位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL2	RO	捕获值对应的电平指示 bit。	0
[15:0]	CCR2[15:0]	RW	比较捕获寄存器通道 2 的值。	0

15.4.18 比较/捕获寄存器 2 (TIMx_CH2CVR) (x=4)


偏移地址: 0x38



位	名称	访问	描述	复位值
[31:0]	CCR2[15:0]	RW	比较捕获寄存器通道 2 的值。	0

15.4.19 比较/捕获寄存器 3 (TIMx_CH3CVR) (x=2/3)

偏移地址: 0x3C



位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL3	RO	捕获值对应的电平指示 bit。	0
[15:0]	CCR3[15:0]	RW	比较捕获寄存器通道 3 的值。	0

15.4.20 比较/捕获寄存器 3 (TIMx_CH3CVR) (x=4)

偏移地址: 0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR3[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15:0]															

位	名称	访问	描述	复位值
[31:0]	CCR3[31:0]	RW	比较捕获寄存器通道 3 的值。	0

15.4.21 比较/捕获寄存器 4 (TIMx_CH4CVR) (x=2/3)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL4
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL4	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR4[15:0]	RW	比较捕获寄存器通道 4 的值。	0

15.4.22 比较/捕获寄存器 4 (TIMx_CH4CVR) (x=4)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR4[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															

位	名称	访问	描述	复位值
[31:0]	CCR4[31:0]	RW	比较捕获寄存器通道 4 的值。	0

15.4.23 DMA 控制寄存器 (TIMx_DMACHFR) (x=2/3/4)

偏移地址: 0x48


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DBL[4:0]				Reserved				DBA[4:0]			

位	名称	访问	描述	复位值
---	----	----	----	-----

[15:13]	Reserved	R0	保留。	0
[12:8]	DBL[4:0]	RW	DMA 连续传送的长度，实际值为此域的值+1。	0
[7:5]	Reserved	R0	保留。	0
[4:0]	DBA[4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。	0

15.4.24 连续模式的 DMA 地址寄存器（TIMx_DMAADR）（x=2/3/4）

偏移地址：0x4C



位	名称	访问	描述	复位值
[31:0]	DMAB[31:0]	RW	连续模式下，DMA 的地址。	0

第 16 章 可编程协议 I/O 微控制器 (PIOC)

本章模块描述仅适用于 CH32V205 微控制器产品。

芯片内嵌了一个可编程协议 I/O 微控制器，该微控制器基于单时钟周期的专用精简指令集 RISC 内核，运行于系统主频，具有 2K 指令的程序 ROM 和 49 个 SFR 寄存器及 PWM 定时/计数器，支持 2 个 I/O 引脚的协议控制。

PIOC 模块外设基地址：0x40025C00。

16.1 主要特征

- RISC 内核，优化的单周期位操作指令集，全静态指令集
- 复用了 4K 字节的系统 SRAM 作为 2K 字容量的程序 ROM，支持程序暂停和动态加载
- 提供 33 字节的双向和单向各 1 个寄存器，提供 6 级独立堆栈
- 支持 2 个通用双向 I/O 协议控制，支持输入电平变化检测
- 通过动态加载不同的协议程序，可以支持多种协议规格的单线接口和两线接口
- 支持单线 ARGB 芯片 1024 级串联

16.2 指令和程序空间及堆栈

16.2.1 指令集

eMCU 采用精简指令集 RISC8B 内核，数据宽度为 8 位，指令宽度为 16 位。

共 66 条指令，除了跳转指令是双时钟周期、程序空间读写指令是双周期之外，其余指令都是单时钟周期。更多介绍请参考 RISC8B 内核指令集和汇编工具文档 CHRISC8B.PDF。

16.2.2 程序 ROM

eMCU 的程序 ROM 来自 4K 字节的系统 SRAM 复用(0x20000000-0x20000FFF)，当 RB_MST_CLK_GATE 为 0 时专用于主机侧的系统 SRAM，当 RB_MST_CLK_GATE 为 1 时专用于 eMCU 的程序 ROM。

eMCU 的程序空间是 2048 字，程序空间地址从 0x0000 到 0x07FF。程序 ROM 中 0 地址的指令具有特殊用途，该指令不会被执行。

eMCU 芯片支持对程序空间进行读操作。步骤是：先将目标地址低 8 位写入 SFR_INDIR_ADDR 中，目标地址高 3 位写入 A 寄存器中，然后执行 RDCODE 指令，可以一次读出程序空间中的 16 位数据，分为高低两个字节，其中低字节返回在 A 寄存器中，高字节返回在 SFR_INDIR_ADDR 中。该操作可以用于双字节查表。

eMCU 芯片不支持对程序空间进行写操作。

16.2.3 堆栈

eMCU 具有 6 级深度的堆栈存储器，数据宽度是 11 位。用于在子程序调用时保存程序返回地址，也可以用于 PUSHAS 指令将程序运行中的变量和状态等数据保存到堆栈中

16.2.4 睡眠与唤醒

当 RB_MST_CLK_GATE 为 0 时，eMCU 程序将暂停运行。当执行 SLEEP 或 SLEEPX 指令后，eMCU 将进入睡眠状态。eMCU 为全静态设计，程序暂停与睡眠具有等同效果。

eMCU 睡眠后支持两种唤醒方式：开启电平变化检测的引脚的电平变化唤醒，SB_MST_CLK_GATE 从 0 到 1 的变化唤醒。

16.2.5 事件等待指令

WAITB 指令支持 8 种事件等待, 当事件无效时一直持续执行 WAITB 等待, 程序计数器 PC 保持不变; 当检测到目标事件后退出等待, 执行下一条指令。等待过程中可选开启定时器超时复位。

指令参数 WB_DATA_SW_MR_0 表示等待直到 SB_DATA_SW_MR 为 0 时退出, 如已是 0 直接退出;

指令参数 WB_BIT_CYC_TAIL_1 表示等待直到 SB_BIT_CYC_TAIL 为 1 时退出, 如已是 1 直接退出;

指令参数 WB_PORT_IO_FALL 表示等待直到 SB_PORT_IN0 检测到下降沿退出, 如之前记录了已检测到也直接退出, 退出时清除下降沿检测记录;

指令参数 WB_PORT_IO_RISE 表示等待直到 SB_PORT_IN0 检测到上升沿退出, 如之前记录了已检测到也直接退出, 退出时清除上升沿检测记录;

指令参数 WB_DATA_MW_SR_1 表示等待直到 SB_DATA_MW_SR 为 1 时退出, 如已是 1 直接退出;

指令参数 WB_PORT_XOR1_1 表示等待直到 SB_PORT_XOR1 为 1 时退出, 如已是 1 直接退出;

指令参数 WB_PORT_XOR0_0 表示等待直到 SB_PORT_XOR0 为 0 时退出, 如已是 0 直接退出;

指令参数 WB_PORT_XOR0_1 表示等待直到 SB_PORT_XOR0 为 1 时退出, 如已是 1 直接退出。

16.2.6 位传送指令

位传送指令支持 2 个位操作寄存器: BP1F 和 BG1F 对应寄存器 SFR_INDIR_ADDR, BP2F 和 BG2F 对应寄存器 SFR_DATA_EXCH。

位传送指令 BP1F 和 BP2F 支持 4 个独立位输出: 0#参数 B10_FLAG_C 对应 SB_FLAG_C 位, 1#参数 B0_BIT_TX_00 对应 SB_BIT_TX_00, 2#参数 B0_PORT_OUT0 对应 SB_PORT_OUT0, 3#参数 B0_PORT_OUT1 对应 SB_PORT_OUT1。

位传送指令 BG1F 和 BG2F 支持 4 个独立位输入: 0#参数 B10_FLAG_C 对应 SB_FLAG_C 位, 1#参数 B1_BIT_RX_I0 对应 SB_BIT_RX_I0, 2#参数 B1_PORT_IN0 对应 SB_PORT_IN0, 3#参数 B1_PORT_IN1 对应 SB_PORT_IN1。

位传送指令 BCTC 支持 4 个独立位输入: 0#参数 B1_C_XOR_IN0 则位 SB_FLAG_C 更新为 SB_FLAG_C 与 SB_PORT_IN0 的异或结果, 1#参数 B1_BIT_RX_I0 对应 SB_BIT_RX_I0, 2#参数 B1_PORT_IN0 对应 SB_PORT_IN0, 3#参数 B1_PORT_IN1 对应 SB_PORT_IN1。

16.3 数据空间和寄存器及寻址

eMCU 的数据空间包括 49 个专用功能寄存器 SFR, 通过 8 位地址进行寻址, 范围是 0x00-0x3F。所有寄存器的数据宽度都是 1 个字节, 也就是 8 位数据。

部分 SFR 在主机侧可以读写或者只读, 主机侧支持 8 位、16 位或者 32 位宽度进行读写。主机侧具有写优先权, 当 eMCU 与主机同时写入同一寄存器时, eMCU 写操作被自动丢弃。

eMCU 的寻址方式包括: 立即数寻址、立即数快速寻址、普通直接寻址、扩展直接寻址、间接寻址、位寻址, 后 4 种用于寻址寄存器。

间接寻址的寻址范围是 0x000-0x0FF, 覆盖 eMCU 的所有寄存器。eMCU 共提供了两组间接寻址寄存器, 每组间接寻址寄存器由一个地址寄存器和一个数据读写端口组成。先向地址寄存器写入目的寄存器的地址, 再通过读写数据读写端口就可以读写目的寄存器。

扩展直接寻址的寻址范围是 0x000-0x1FF, 由指令直接提供 9 位寄存器地址, 仅适用于以下两条直接读写寄存器的指令: MOV register, A 或 F 指令, MOVA register 指令。

普通直接寻址的寻址范围是 0x000-0x0FF, 由指令直接提供 8 位寄存器地址, 适用于除上述扩展直接寻址指令之外的所有直接地址指令, 例如 CLR register、ADD register、BS register、bit 等。需要寻址更大范围时应该采用间接寻址方式。

立即数快速寻址用于无需通过 A 中转而将指令码中的操作数快速写入目标寄存器。MOVA1F 用于快速设置 1#寄存器 SFR_PORT_DIR, MOVA2F 用于快速设置 2#寄存器 SFR_PORT_IO。MOVA1P 和 MOVA2P 通过间接寻址适用于所有寄存器的快速设置, 相当于单周期内先立即数寻址再间接寻址。

位寻址由指令直接提供 3 位位地址, 而对寄存器的寻址可分别采用普通直接寻址或者间接寻址,

分别实现 0x000–0x0FF 的寻址范围，从而可以寻址任何一个寄存器的任何一位。

16.4 专用功能寄存器 SFR

部分 SFR 或部分位未真正实现，是保留位，读出是 0，写入必须保持原值或者写 0。

名称	访问地址	描述	主机侧读写	复位值
R8_SFR_INDIR_PORT	0x40025C00	间接寻址的数据读写端口	UUUUUUUU	XXXXXXXX
R8_SFR_INDIR_PORT2	0x40025C01	间接寻址 2 的数据读写端口	UUUUUUUU	XXXXXXXX
R8_SFR_PRG_COUNT	0x40025C02	程序计数器 PC 的低字节	UUUUUUUU	00000000
R8_SFR_STATUS_REG	0x40025C03	状态寄存器	UUUUSUSU	0000–0–0
R8_SFR_INDIR_ADDR	0x40025C04	间接寻址的地址寄存器	RRRRRRRR	XXXXXXXX
R8_SFR_TMRO_COUNT	0x40025C05	定时器 0 的计数寄存器	RRSSRRRR	00000000
R8_SFR_TIMER_CTRL	0x40025C06	定时器的控制寄存器	RRRRRRRR	00000000
R8_SFR_TMRO_INIT	0x40025C07	定时器 0 的初值寄存器	RRRRRRRR	00000000
R8_SFR_BIT_CYCLE	0x40025C08	编码位周期寄存器	WWWWWWWW	00000000
R8_SFR_INDIR_ADDR2	0x40025C09	间接寻址 2 的地址寄存器	RRRRRRRR	00000000
R8_SFR_PORT_DIR	0x40025C0A	端口方向设置寄存器	RRRRRRRR	00000000
R8_SFR_PORT_IO	0x40025C0B	端口输入输出寄存器	RRRRRRRR	XXXXXXXX00
R8_SFR_BIT_CONFIG	0x40025C0C	编码位配置寄存器	WWRRRRRR	00010000
R8_SFR_SYS_CFG	0x40025C1C	系统配置寄存器	RRRWWWWW	00000000
R8_SFR_CTRL_RD	0x40025C1D	eMCU 读写且主机只读寄存器	RRRRRRRR	00000000
R8_SFR_CTRL_WR	0x40025C1E	主机读写且 eMCU 只读寄存器	WWWWWWWW	00000000
R8_SFR_DATA_EXCH	0x40025C1F	数据交换寄存器	WWWWWWWW	00000000
R8_SFR_DATA_REG0	0x40025C20	数据寄存器 0	WWWWWWWW	00000000
R8_SFR_DATA_REG1	0x40025C21	数据寄存器 1	WWWWWWWW	00000000
R8_SFR_DATA_REG2	0x40025C22	数据寄存器 2	WWWWWWWW	00000000
R8_SFR_DATA_REG3	0x40025C23	数据寄存器 3	WWWWWWWW	00000000
R8_SFR_DATA_REG4	0x40025C24	数据寄存器 4	WWWWWWWW	00000000
R8_SFR_DATA_REG5	0x40025C25	数据寄存器 5	WWWWWWWW	00000000
R8_SFR_DATA_REG6	0x40025C26	数据寄存器 6	WWWWWWWW	00000000
R8_SFR_DATA_REG7	0x40025C27	数据寄存器 7	WWWWWWWW	00000000
R8_SFR_DATA_REG8	0x40025C28	数据寄存器 8	WWWWWWWW	00000000
R8_SFR_DATA_REG9	0x40025C29	数据寄存器 9	WWWWWWWW	00000000
R8_SFR_DATA_REG10	0x40025C2A	数据寄存器 10	WWWWWWWW	00000000
R8_SFR_DATA_REG11	0x40025C2B	数据寄存器 11	WWWWWWWW	00000000
R8_SFR_DATA_REG12	0x40025C2C	数据寄存器 12	WWWWWWWW	00000000
R8_SFR_DATA_REG13	0x40025C2D	数据寄存器 13	WWWWWWWW	00000000
R8_SFR_DATA_REG14	0x40025C2E	数据寄存器 14	WWWWWWWW	00000000
R8_SFR_DATA_REG15	0x40025C2F	数据寄存器 15	WWWWWWWW	00000000
R8_SFR_DATA_REG16	0x40025C30	数据寄存器 16	WWWWWWWW	00000000
R8_SFR_DATA_REG17	0x40025C31	数据寄存器 17	WWWWWWWW	00000000
R8_SFR_DATA_REG18	0x40025C32	数据寄存器 18	WWWWWWWW	00000000

R8_SFR_DATA_REG19	0x40025C33	数据寄存器 19	WWWWWWWW	00000000
R8_SFR_DATA_REG20	0x40025C34	数据寄存器 20	WWWWWWWW	00000000
R8_SFR_DATA_REG21	0x40025C35	数据寄存器 21	WWWWWWWW	00000000
R8_SFR_DATA_REG22	0x40025C36	数据寄存器 22	WWWWWWWW	00000000
R8_SFR_DATA_REG23	0x40025C37	数据寄存器 23	WWWWWWWW	00000000
R8_SFR_DATA_REG24	0x40025C38	数据寄存器 24	WWWWWWWW	00000000
R8_SFR_DATA_REG25	0x40025C39	数据寄存器 25	WWWWWWWW	00000000
R8_SFR_DATA_REG26	0x40025C3A	数据寄存器 26	WWWWWWWW	00000000
R8_SFR_DATA_REG27	0x40025C3B	数据寄存器 27	WWWWWWWW	00000000
R8_SFR_DATA_REG28	0x40025C3C	数据寄存器 28	WWWWWWWW	00000000
R8_SFR_DATA_REG29	0x40025C3D	数据寄存器 29	WWWWWWWW	00000000
R8_SFR_DATA_REG30	0x40025C3E	数据寄存器 30	WWWWWWWW	00000000
R8_SFR_DATA_REG31	0x40025C3F	数据寄存器 31	WWWWWWWW	00000000

复位后的默认值都是以二进制数表示，位值说明如下：

0：复位后总是 0；

1：复位后总是 1；

X：复位不影响数据，数据初值不确定；

-：上电复位后总是清 0，系统复位或主机强制复位不影响数据。

主机侧读写的说明如下：

W：可以读或者写的位；

R：只读位；

U：不可见的位，不可读写；

S：只读的交换位，主机侧可见的 SFR_TIMER_CTRL 与 eMCU 侧部分不同，其中 SB_TMRO_ENABLE 和 SB_TMRO_OUT_EN 两个位分别被 SB_GP_BIT_Y 和 SB_GP_BIT_X 代替。

16.4.1 间接寻址的数据读写端口（SFR_INDIR_PORT）

16.4.2 间接寻址的地址寄存器（SFR_INDIR_ADDR）

16.4.3 间接寻址 2 的数据读写端口（SFR_INDIR_PORT2）

16.4.4 间接寻址 2 的地址寄存器（SFR_INDIR_ADDR2）

这是两组间接寻址寄存器，每组间接寻址寄存器由一个地址寄存器和一个数据读写端口组成。先向地址寄存器写入目的寄存器的地址，再通过读写数据读写端口就可以读写目的寄存器。

读写间接寻址的数据读写端口 SFR_INDIR_PORT，就是读写由间接寻址的地址寄存器 SFR_INDIR_ADDR 指定地址的目的寄存器。读写间接寻址的数据读写端口 SFR_INDIR_PORT2，就是读写由间接寻址的地址寄存器 SFR_INDIR_ADDR2 指定地址的目的寄存器。

专用指令 MOVIP 用于向 SFR_INDIR_ADDR 加载 8 位目标地址，并且 SFR_INDIR_ADDR 也可以被其它非专用指令独立修改。

专用指令 MOVIA 用于向 SFR_INDIR_ADDR2 加载 8 位目标地址，并且 SFR_INDIR_ADDR2 也可以被其它非专用指令独立修改。

间接寻址 2 的地址寄存器 SFR_INDIR_ADDR2 具有自动增量特性，当执行“MOV SFR_INDIR_PORT2, A”读指令或者对 RAM 执行“MOVA SFR_INDIR_PORT2”写指令时，SFR_INDIR_ADDR2 将在指令执行完成后自动加 1。

专用指令 MOVA1P 和 MOVA2P 用于直接将指令码中的操作数快速写入目标寄存器，相当于单周期

内先立即数寻址再间接寻址。

16.4.5 状态寄存器 (SFR_STATUS_REG)

状态寄存器包含 ALU 的结果状态、通用的位变量及堆栈使用标志等。当执行算术或者逻辑操作后，eMCU 会根据结果设置相应的状态位，以便程序判断后再做出进一步处理。通用位变量可以由应用程序定义其用途。

定时器超时复位用于监控 WAITB 等待指令的超时，关闭 SB_TMRO_ENABLE 并启用 SB_EN_TOUT_RST 后，在 WAITB 指令执行期间，定时器进行计数，溢出时 SB_TMRO_CYCLE 为 1 则导致超时复位。每次当 WAITB 指令因满足条件而退出 WAITB 等待时自动重新加载定时器初值。在 SB_TMRO_ENABLE 为 0 情况下的非 WAITB 指令的执行期间不计数，即定时器超时复位仅针对 WAITB 指令。

位	名称	描述	复位值
[7:6]	Reserved	保留。	0
5	SB_STACK_USED	当前堆栈使用标志： 1：已压栈； 0：尚未使用或已完全出栈。	0
4	SB_EN_TOUT_RST	定时器超时复位使能： 1：允许在定时器超时溢出时复位 eMCU； 0：禁用。	0
3	SB_GP_BIT_Y	通用的位变量 Y，由应用程序定义和使用， 上电复位后为 0，不受系统复位或主机强制复位的影响。	—
2	SB_FLAG_Z	ALU 零标志，结果是否为 00H： 1：结果是 0； 0：结果不是 0。	0
1	SB_GP_BIT_X	通用的位变量 X，由应用程序定义和使用， 上电复位后为 0，不受系统复位或主机强制复位的影响。	—
0	SB_FLAG_C	ALU 进位标志，结果是否进位或者由移位产生： 1：结果产生进位； 0：结果没有进位。	0

16.4.6 程序计数器 PC 的低字节 (SFR_PRG_COUNT)

eMCU 的程序计数器 PC 的宽度是 11 位，通过读写 SFR_PRG_COUNT 可以修改 PC 的低 8 位，但是不会影响 PC 的高 3 位，从而可以在 256 字节范围内进行短跳转和查表。

16.4.7 端口方向设置寄存器 (SFR_PORT_DIR)

下表是端口方向设置寄存器 SFR_PORT_DIR 的说明。

位	名称	描述	复位值
7	SB_PORT_MOD3	引脚模式控制，主机侧定义用途。	0
6	SB_PORT_MOD2		0
5	SB_PORT_MOD1		0
4	SB_PORT_MOD0		0
3	SB_PORT_PU1	I01 引脚上拉使能： 1：允许； 0：禁用。	0

2	SB_PORT_PU0	I00 引脚上拉使能： 1：允许； 0：禁用。	0
1	SB_PORT_DIR1	I01 引脚方向控制： 1：输出； 0：输入。	0
0	SB_PORT_DIR0	I00 引脚方向控制： 1：输出； 0：输入。	0

16.4.8 端口输入输出寄存器 (SFR_PORT_IO)

端口包含 2 个双向输入输出引脚，可以由各自的方向设置位 SB_PORT_DIR 独立设定为输入方向或输出方向，如果是输出方向，则输出 SB_PORT_OUT 中的数据到引脚。复位后的默认方向是输入，SB_PORT_IN 用于获取当前引脚输入电平（当 SB_PORT_IN_EDGE=0 时）或者前一个周期的引脚输入电平（当 SB_PORT_IN_EDGE=1 时），后者比前者提前约半个时钟周期。

2 个引脚均具有电平变化检测功能，当输入电平与输出数据寄存器 SB_PORT_OUT 中的数据不一致时，对应的 SB_PORT_XOR 变为 1。

I00 引脚的可用输入指令和方法更多，相比 I01 更适宜用于输入或双向数据。

下表是端口输入输出寄存器 SFR_PORT_IO 的说明。

位	名称	描述	复位值
7	SB_PORT_IN_XOR	I01 引脚输入状态与 I00 引脚输入状态的异或结果： 1：I01 与 I00 电平不同； 0：I01 与 I00 电平相同。	X
6	SB_BIT_RX_I0	I00 引脚的位接收状态解码后的数据。	X
5	SB_PORT_IN1	I01 引脚输入状态（参考 SB_PORT_IN_EDGE）。	X
4	SB_PORT_IN0	I00 引脚输入状态（参考 SB_PORT_IN_EDGE）。	X
3	SB_PORT_XOR1	I01 引脚输入状态与 SB_PORT_OUT1 的异或结果： 1：I01 电平与 SB_PORT_OUT1 不同，用于检测电平变化； 0：I01 电平 SB_PORT_IN1 与 SB_PORT_OUT1 相同。	X
2	SB_PORT_XOR0	I00 引脚输入状态与 SB_PORT_OUT0 的异或结果： 1：I00 电平与 SB_PORT_OUT0 不同，用于检测电平变化； 0：I00 电平 SB_PORT_IN0 与 SB_PORT_OUT0 相同。	X
1	SB_PORT_OUT1	I01 引脚输出数据： 1：输出高； 0：输出低。	0
0	SB_PORT_OUT0	I00 引脚输出数据： 1：输出高； 0：输出低。 定时器输出信号优先，当 SB_TMRO_OUT_EN 为 1 时，输出 SB_TMRO_CYCLE 或者其二分频信号。	0

16.4.9 定时器 0 的计数寄存器 (SFR_TMRO_COUNT)

16.4.10 定时器 0 的初值寄存器 (SFR_TMRO_INIT)

16.4.11 定时器的控制寄存器 (SFR_TIMER_CTRL)

定时器 0 是 8 位宽度的计数器。计数值在寄存器 SFR_TMRO_COUNT 中，SFR_TMRO_COUNT 支持直接写入数据以加载新值。定时器 0 的时钟频率由 SB_TMRO_FREQ 进行选择。定时器 0 可以工作于定时器模式或脉宽调制器模式。

定时器 0 在定时器模式下，计数初值事先保存在初值寄存器 SFR_TMRO_INIT 中，定时器 0 的计数值总是从计数初值计数到 0FFH，当从 0FFH 计数溢出时，定时器 0 自动从初值寄存器 SFR_TMRO_INIT 中重新加载初值，然后再从计数初值开始向 0FFH 计数。当计数值从 0FEH 计数到 0FFH 时，定时器 0 自动将计数周期信号 SB_TMRO_CYCLE 设置为 1；当计数值从 0FFH 计数溢出重新回到计数初值时，定时器 0 自动将计数周期信号 SB_TMRO_CYCLE 清除为 0。SB_TMRO_CYCLE 的频率是 $(SB_TMRO_FREQ \text{ 时钟频率}) / (256 - SFR_TMRO_INIT)$ ，其占空比是 $1 / (256 - SFR_TMRO_INIT)$ ，也就是每个周期中有 1 个时钟期间 SB_TMRO_CYCLE 为 1。

定时器 0 在脉宽调制器模式下，定时器 0 总是从 00H 计数到 0FFH，再从 0FFH 计数溢出，重新回到 00H 开始新的计数，其周期总是 256 个时钟。当计数值大于定时器 0 的初值寄存器 SFR_TMRO_INIT 中的数值时，定时器 0 自动将计数周期信号 SB_TMRO_CYCLE 设置为 1；当计数值从 0FFH 计数溢出回到 00H 时，定时器 0 自动将计数周期信号 SB_TMRO_CYCLE 清除为 0。SB_TMRO_CYCLE 的占空比是 $(255 - SFR_TMRO_INIT) / 256$ 。

SB_TMRO_OUT_EN 用于设定内部信号 SB_TMRO_CYCLE 或者其二分频信号是否输出到 I00 引脚，内部信号为 1 时引脚输出高电平，否则输出低电平。如果计数周期信号输出允许，那么在定时器模式下，SB_TMRO_CYCLE 的二分频信号（频率降低为一半并且占空比为 50%）将通过 I00 引脚输出；在脉宽调制器模式下，SB_TMRO_CYCLE 信号将通过 I00 引脚输出。

下表是定时器的控制寄存器 SFR_TIMER_CTRL 的说明。

位	名称	描述	复位值
7	SB_EN_LEVEL1	I01 引脚电平变化激活中断标志和唤醒使能： 1：允许激活中断标志和唤醒； 0：不激活、不唤醒。	0
6	SB_EN_LEVEL0	I00 引脚电平变化激活中断标志和唤醒使能： 1：允许激活中断标志和唤醒； 0：不激活、不唤醒。	0
5	SB_TMRO_ENABLE	定时器 0 的计数使能： 1：允许计数； 0：禁止计数。	0
4	SB_TMRO_OUT_EN	定时器 0 的计数周期信号输出允许： 1：允许输出到 I00 引脚； 0：禁止输出。	0
3	SB_TMRO_MODE	定时器 0 的工作模式： 1：脉宽调制器模式； 0：定时器模式。	0
[2:0]	SB_TMRO_FREQ	选择定时器 0 的时钟频率（以系统主频的分频数）： 000：1024X； 001：256X； 010：64X； 011：16X； 100：8X； 101：4X； 110：2X； 111：1X。	000

16.4.12 系统配置寄存器 (SFR_SYS_CFG)

16.4.13 主机读写且 eMCU 只读寄存器 (SFR_CTRL_WR)

16.4.14 eMCU 读写且主机只读寄存器 (SFR_CTRL_RD)

系统配置寄存器提供了主机的一些控制位和双向数据交换的状态位。

SB_INT_REQ 由 eMCU 完全控制，用于向主机请求中断或取消请求，但主机可以通过对只读寄存器 SFR_CTRL_RD 的假写操作实现对 SB_INT_REQ 清 0，主机写 SFR_CTRL_RD 对其中数据无实际影响。

eMCU 写入 SFR_CTRL_RD 后 SB_DATA_SW_MR 自动置 1，主机读取 SFR_CTRL_RD 后 SB_DATA_SW_MR 自动清 0。

主机写入 SFR_CTRL_WR 后 SB_DATA_MW_SR 自动置 1，eMCU 读取 SFR_CTRL_WR 后 SB_DATA_MW_SR 自动清 0。

SB_MST_CLK_GATE 还同时控制 eMCU 程序 ROM 的复用，当 RB_MST_CLK_GATE 为 0 时专用于主机侧的系统 SRAM，共 4K 字节，可以为 eMCU 动态加载新的程序；当 RB_MST_CLK_GATE 为 1 时专用于 eMCU 的程序 ROM，共 2K 指令。

系统配置寄存器的位 0~位 4 由主机完全控制，eMCU 侧为只读。

下表是系统配置寄存器 SFR_SYS_CFG 的说明。

位	名称	描述	复位值
7	SB_INT_REQ	中断请求激活位： 1：向主机请求中断； 0：取消中断请求。	0
6	SB_DATA_SW_MR	SFR_CTRL_RD 等待读取状态位： 1：eMCU 已写入但主机侧尚未读取； 0：eMCU 尚未写入或者主机侧已经读取。	0
5	SB_DATA_MW_SR	SFR_CTRL_WR 等待读取状态位： 1：主机侧已写入但 eMCU 侧尚未读取； 0：主机侧尚未写入或者 eMCU 侧已经读取。	0
4	SB_MST_CFG_B4	配置信息位，软件定义用途。	0
3	SB_MST_IO_EN1	I01 引脚的模式和输出控制开关： 1：由 eMCU 控制； 0：由主机控制。	0
2	SB_MST_IO_EN0	I00 引脚的模式和输出控制开关： 1：由 eMCU 控制； 0：由主机控制。	0
1	SB_MST_RESET	强制 eMCU 复位： 1：主机额外强制 eMCU 单独复位； 0：不强制复位，eMCU 仅跟随主机一起复位。	0
0	SB_MST_CLK_GATE	eMCU 的全局时钟控制： 1：开启 eMCU 的时钟； 0：关闭 eMCU 的时钟，其程序暂停，相当于睡眠。	0

16.4.15 编码位周期寄存器 (SFR_BIT_CYCLE)

16.4.16 编码位配置寄存器 (SFR_BIT_CONFIG)

eMCU 支持两种位调制方式：PWM 占空比调制和 Manchester 曼彻斯特调制。

设置 SB_BIT_CYCLE 大于 3，则开启编解码。SB_BIT_TX_EN=0 时接收，根据预设宽度，从 I00 接收输入状态，解码后的数据放在 SB_BIT_RX_I0 中。SB_BIT_TX_EN=1 时发送，在 SB_BIT_TX_I0 中放置将要发送的原始数据，编码后自动送到 SB_PORT_OUT0 供引脚输出。

SB_BIT_CYC_CNT 和 SB_BIT_CYC_TAIL 标识编码位的周期状态，当 SB_BIT_CYC_TAIL=1 时，表示正处于位周期的后 25%，说明 SB_BIT_RX_I0 已完成接收解码，发送编码已完成并达到 SB_PORT_OUT0。

设置 SB_BIT_CYCLE=0 可以强制 SB_BIT_CYC_TAIL 置为 1，便于 Manchester 开启首位编解码。

设置 SFR_BIT_CYCLE 将清除 I00 的上升沿和下降沿的检测记录，便于 WAITB 指令重新等待。

下表是编码位周期寄存器 SFR_BIT_CYCLE 的说明。

位	名称	描述	复位值
7	SB_BIT_TX_00	将要发送的编码位的原始位数据，该位为双缓冲结构，当新的位周期开始后，此位即可提前加载下一个位数据。	0
[6:0]	SB_BIT_CYCLE	设定以时钟周期为单位的编码位的宽度，是位的实际时钟数减 1。其高 5 位为 0 则关闭编解码，非 0 则开启。	0000000

下表是编码位配置寄存器 SFR_BIT_CONFIG 的说明。

位	名称	描述	复位值
7	SB_BIT_TX_EN	编码位的发送使能： 1：开启发送，将 SB_BIT_TX_00 编码后送到 SB_PORT_OUT0； 0：禁止发送，如果 SB_BIT_CYCLE 有效则可以接收。	0
6	SB_BIT_CODE_MOD	编码位的调制方式： 1：Manchester 调制，0 在周期内不翻转，1 在周期内翻转； 0：PWM 占空比调制，0 的占空比 25%，1 的占空比 75%。	0
5	SB_PORT_IN_EDGE	引脚输入电平采样时点选择： 1：在前一个周期的边沿处采样，相当于提前约半个周期； 0：在本时钟周期的中间点采样，相对更实时一点。	0
4	SB_BIT_CYC_TAIL	编码位的周期状态： 1：处于位周期的后 25%，说明位编解码已完成； 0：处于位周期的前 75%。	1
3	SB_BIT_CYC_CNT6	编码位的周期计时状态，位周期计时以时钟周期为单位，是 7 位计数器，SB_BIT_CYC_CNT6~3 是计数器的位[6:3]。	0
2	SB_BIT_CYC_CNT5		0
1	SB_BIT_CYC_CNT4		0
0	SB_BIT_CYC_CNT3		0

16.4.17 数据寄存器（SFR_DATA_x）（x=0-31）

SFR_DATA_x 均为双侧可读可写的数据寄存器，主机侧写操作优先，软件定义用途。

其中，SFR_DATA_EXCH 还支持单周期的位传送指令。

16.5 应用

eMCU 与主机侧主频相同，便于动态交换数据，其位操作指令丰富，单周期设置 I/O，单周期采集 I/O 状态或复制位数据，可以硬件编解码 PWM 或 Manchester 调制的位数据，适用于各种中低速通讯协议的 I/O 实现，以及需要精确定时的 I/O 控制。

第 17 章 通用同步异步收发器 (USART)


该模块包含 8 个通用同步异步收发器 (USART1/2/3/4/5/6/7/8)。

17.1 主要特征

- 全双工或半双工的同步或异步通信
- NRZ 数据格式
- 分数波特率发生器，最高 24Mbps
- 可编程数据长度
- 可配置的停止位
- 支持 LIN, IrDA 编码器，智能卡
- 支持 DMA
- 多种中断源

17.2 概述

图 17-1 通用同步/异步收发器的结构框图



当 TE（发送使能位）置位时，发送移位寄存器里的数据在 TX 引脚上输出，时钟在 CK 引脚上输

出。在发送时，最先移出的是最低有效位，每个数据帧都由一个低电平的起始位开始，然后发送器根据 M（字长）位上的设置发送八位或九位的数据字，最后是数目可配置的停止位。如果配有奇偶检验位，数据字的最后一位为校验位。在 TE 置位后会发送一个空闲帧，空闲帧是 10 位或 11 位高电平，包含停止位。断开帧是 10 位或 11 位低电平，后跟着停止位。

17.3 波特率发生器

收发器的波特率 = $FCLK1 / (T_{smp} * USARTDIV)$ ，FCLK1 是 PB1 的时钟。USARTDIV 的值是根据 USART_BRR 中的 DIV_M 和 DIV_F 两个域决定的，具体计算的公式为：

$$USARTDIV = DIV_M + (DIV_F / T_{smp})$$

注：串口的过采样率由 OSMOD 位控制，OSMOD=0 为 16 倍过采样， $T_{smp}=16$ ；OSMOD=1 为 8 倍过采样， $T_{smp}=8$ 。

需要注意的是，波特率产生器产生的波特率不一定能刚好生成用户所需要的，这其中可能是存在偏差。除了尽量取接近的值，减小偏差的方法还可以是增大 PB1 的时钟。以 16 倍过采样为例，比如设定波特率为 115200bps 的时，USARTDIV 的值设为 39.0625，在最高频率时可以得到刚好 115200bps 的波特率，但如果你需要 921600bps 的波特率时，计算的 USARTDIV 是 4.88，但是实际上在 USART_BRR 里填入的值最接近只能是 4.875，实际产生的波特率是 923076bps，误差达到 0.16%。

发送方发出的串口波形传到接收端时，接收方和发送方的波特率是有一定误差的。误差主要来自三个方面：接收方和发送方实际的波特率不一致；接收方和发送方的时钟有误差；波形在线路中产生的变化。外设模块的接收器是有一定接收容差能力的，当以上三个方面产生的总偏差之和小于模块的容差能力极限时，这个总偏差不影响收发。模块的容差能力极限受是否采用分数波特率和 M 位（数据域字长）影响，采用分数波特率和使用 9 位数据域长度会使容差能力极限降低，但不低于 3%。

17.4 同步模式

同步模式使得系统在使用 USART 模块时可以输出时钟信号。在开启同步模式对外发送数据时，CK 引脚会同时对外输出时钟。

开启同步模式的方式是对控制寄存器 2（R16_USARTx_CTLR2）的 CLKEN 位置位，但同时需要关闭 LIN 模式、智能卡模式、红外模式和半双工模式，即保证 SCEN、HDSEL 和 IREN 位处于复位状态，这三位在控制寄存器 3（R16_USARTx_CTLR3）中。

同步模式使用的要点在于时钟的输出控制。有以下几点需要注意：

USART 模块同步模式只工作在主模式，即 CK 引脚只输出时钟，不接收输入；

只在 TX 引脚输出数据时输出时钟信号；

LBCL 位决定在发送最后一位数据位时是否输出时钟，CPOL 位决定时钟的极性，CPHA 决定时钟的相位，这三个位在控制寄存器 2（R16_USARTx_CTLR2）中，这三个位需要在 TE 和 RE 未被使能的情况下设置，具体区别见图 17-2。

接收器在同步模式下只会在输出时钟时采样，需要从设备保持一定的信号建立时间和保持时间，具体见图 17-3。

图 17-2 USART 时钟时序示例 (M=0)





图 17-3 数据采样保持时间



17.5 单线半双工模式

半双工模式支持使用单个引脚（只使用 TX 引脚）来接收和发送，TX 引脚和 RX 引脚在芯片内部连接。

开启半双工模式的方式是对控制寄存器 3（R16_USARTx_CTLR3）的 HDSEL 位置位，但同时需要关闭 LIN 模式、智能卡模式、红外模式和同步模式，即保证 SCEN、CLKEN 和 IREN 位处于复位状态，这三位在控制寄存器 2 和 3（R16_USARTx_CTLR2 和 R16_USARTx_CTLR3）中。

设置成半双工模式之后，需要把 TX 的 I/O 口设置成开漏输出高模式。在 TE 置位的情况下，只要将数据写到数据寄存器上，就会发送出去。特别要注意的是，半双工模式可能会出现多设备使用单总线收发时的总线冲突，这需要用户用软件自行避免。


17.6 智能卡

智能卡模式支持 ISO7816-3 协议访问智能卡控制器。

开启智能卡模式的方式是对控制寄存器 3 (R16_USARTx_CTLR3) 的 SCEN 位置位, 但同时需要关闭 LIN 模式、半双工模式和红外模式, 即保证 LINEN、HDSEL 和 IREN 位处于复位状态, 但是可以开启 CLKEN 来输出时钟, 这些位在控制寄存器 2 和 3 (R16_USARTx_CTLR2 和 R16_USARTx_CTLR3) 中。

为了支持智能卡模式, USART 应当被置为 8 位数据位外加 1 位校验位, 它的停止位建议配置成发送和接收都为 1.5 位, 智能卡模式是一种单线半双工的协议, 它使用 TX 线作为数据通讯, 应当被配置为开漏输出加上拉。当接收方接收一帧数据检测到奇偶校验错误时, 会在停止位时, 发出一个 NACK 信号, 即在停止位期间主动把 TX 拉低一个周期, 发送方检测到 NACK 信号后, 会产生帧错误, 应用程序据此可以重发。图 17-4 展示了正确情况下和发生奇偶校验错误情况下的 TX 引脚上的波形图。USART 的 TC 标志 (发送完成标志) 可以延迟 GT (保护时间) 个时钟产生, 接收方也不会将自己置的 NACK 信号认成起始位。

图 17-4 (未) 发生奇偶校验错误示意图



在智能卡模式下, CK 引脚使能后输出的波形和通讯无关, 它仅仅是给智能卡提供时钟的, 它的值是 PB 时钟再经过五位可设置的时钟分频 (分频值为 PSC 的两倍, 最高 62 分频)。

17.7 IrDA

USART 模块支持控制 IrDA 红外收发器进行物理层通信。使用 IrDA 必须清除 LINEN、STOP、CLKEN、SCEN 和 HDSEL 位。USART 模块和 SIR 物理层 (红外收发器) 之间使用 NRZ (不归零) 编码, 最高支持到 115200bps 速率。

IrDA 是一个半双工的协议, 如果 USART 正在给 SIR 物理层发数据, 那么 IrDA 解码器将会忽视新发来的红外信号, 如果 USART 正在接受从 SIR 发来的数据, 那么 SIR 不会接受来自 USART 的信号。USART 发给 SIR 和 SIR 发给 USART 的电平逻辑是不一样的, SIR 接收逻辑中, 高电平为 1, 低电平为 0, 但是在 SIR 发送逻辑中, 高电平为 0, 低电平为 1。

17.8 DMA

USART 模块支持 DMA 功能, 可以利用 DMA 实现快速连续收发。当启用 DMA 时, TXE 被置位时, DMA 就会从设定的内存空间向发送缓冲区写数据。当使用 DMA 接收时, 每次 RXNE 置位后, DMA 就会将接收缓冲区里的数据转移到特定的内存空间。

17.9 中断

USART 模块支持多种中断源, 包括发送数据寄存器空 (TXE)、CTS、发送完成 (TC)、接收数据就绪 (RXNE)、数据溢出 (ORE)、线路空闲 (IDLE)、奇偶校验出错 (PE)、断开标志 (LBD)、噪声 (NE)、多缓冲通信的溢出 (ORT) 和帧错误 (FE) 等等。

表 17-1 中断和对应的使能位的关系

中断源	使能位
数据寄存器空 (TXE)	TXEIE
允许发送 (CTS)	CTSIE
发送完成 (TC)	TCIE
接收数据就绪 (RXNE)	RXNEIE
数据溢出 (ORE)	
线路空闲 (IDLE)	IDLEIE
奇偶校验出错 (PE)	PEIE
断开标志 (LBD)	LBDIE
噪声 (NE)	EIE
多缓冲通信的溢出 (ORT)	
多缓冲通信的帧错误 (FE)	

17.10 寄存器描述

表 17-2 USART1 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART1_STATR	0x40013800	USART1 状态寄存器	0x000000C0
R32_USART1_DATAR	0x40013804	USART1 数据寄存器	0x000000XX
R32_USART1_BRR	0x40013808	USART1 波特率寄存器	0x00000000
R32_USART1_CTLR1	0x4001380C	USART1 控制寄存器 1	0x00000000
R32_USART1_CTLR2	0x40013810	USART1 控制寄存器 2	0x00000000
R32_USART1_CTLR3	0x40013814	USART1 控制寄存器 3	0x00000000
R32_USART1_GPR	0x40013818	USART1 保护时间和预分频寄存器	0x00000000

表 17-3 USART2 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART2_STATR	0x40004400	USART2 状态寄存器	0x000000C0
R32_USART2_DATAR	0x40004404	USART2 数据寄存器	0x000000XX
R32_USART2_BRR	0x40004408	USART2 波特率寄存器	0x00000000
R32_USART2_CTLR1	0x4000440C	USART2 控制寄存器 1	0x00000000
R32_USART2_CTLR2	0x40004410	USART2 控制寄存器 2	0x00000000
R32_USART2_CTLR3	0x40004414	USART2 控制寄存器 3	0x00000000
R32_USART2_GPR	0x40004418	USART2 保护时间和预分频寄存器	0x00000000

表 17-4 USART3 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART3_STATR	0x40004800	USART3 状态寄存器	0x000000C0
R32_USART3_DATAR	0x40004804	USART3 数据寄存器	0x000000XX
R32_USART3_BRR	0x40004808	USART3 波特率寄存器	0x00000000
R32_USART3_CTLR1	0x4000480C	USART3 控制寄存器 1	0x00000000
R32_USART3_CTLR2	0x40004810	USART3 控制寄存器 2	0x00000000
R32_USART3_CTLR3	0x40004814	USART3 控制寄存器 3	0x00000000

R32_USART3_GPR	0x40004818	USART3 保护时间和预分频寄存器	0x00000000
----------------	------------	--------------------	------------

表 17-5 USART4 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART4_STATR	0x40004C00	USART4 状态寄存器	0x000000C0
R32_USART4_DATAR	0x40004C04	USART4 数据寄存器	0x000000XX
R32_USART4_BRR	0x40004C08	USART4 波特率寄存器	0x00000000
R32_USART4_CTLR1	0x40004C0C	USART4 控制寄存器 1	0x00000000
R32_USART4_CTLR2	0x40004C10	USART4 控制寄存器 2	0x00000000
R32_USART4_CTLR3	0x40004C14	USART4 控制寄存器 3	0x00000000
R32_USART4_GPR	0x40004C18	USART4 保护时间和预分频寄存器	0x00000000

表 17-6 USART5 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART5_STATR	0x40005000	USART5 状态寄存器	0x000000C0
R32_USART5_DATAR	0x40005004	USART5 数据寄存器	0x00000000
R32_USART5_BRR	0x40005008	USART5 波特率寄存器	0x00000000
R32_USART5_CTLR1	0x4000500C	USART5 控制寄存器 1	0x00000000
R32_USART5_CTLR2	0x40005010	USART5 控制寄存器 2	0x00000000
R32_USART5_CTLR3	0x40005014	USART5 控制寄存器 3	0x00000000
R32_USART5_GPR	0x40005018	USART5 保护时间和预分频寄存器	0x00000000

表 17-7 USART6 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART6_STATR	0x40001800	USART6 状态寄存器	0x000000C0
R32_USART6_DATAR	0x40001804	USART6 数据寄存器	0x00000000
R32_USART6_BRR	0x40001808	USART6 波特率寄存器	0x00000000
R32_USART6_CTLR1	0x4000180C	USART6 控制寄存器 1	0x00000000
R32_USART6_CTLR2	0x40001810	USART6 控制寄存器 2	0x00000000
R32_USART6_CTLR3	0x40001814	USART6 控制寄存器 3	0x00000000
R32_USART6_GPR	0x40001818	USART6 保护时间和预分频寄存器	0x00000000

表 17-8 USART7 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART7_STATR	0x40001C00	USART7 状态寄存器	0x000000C0
R32_USART7_DATAR	0x40001C04	USART7 数据寄存器	0x00000000
R32_USART7_BRR	0x40001C08	USART7 波特率寄存器	0x00000000
R32_USART7_CTLR1	0x40001C0C	USART7 控制寄存器 1	0x00000000
R32_USART7_CTLR2	0x40001C10	USART7 控制寄存器 2	0x00000000
R32_USART7_CTLR3	0x40001C14	USART7 控制寄存器 3	0x00000000
R32_USART7_GPR	0x40001C18	USART7 保护时间和预分频寄存器	0x00000000

表 17-9 USART8 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART8_STATR	0x40002000	USART8 状态寄存器	0x000000C0

R32_USART8_DATAR	0x40002004	USART8 数据寄存器	0x00000000
R32_USART8_BRR	0x40002008	USART8 波特率寄存器	0x00000000
R32_USART8_CTLR1	0x4000200C	USART8 控制寄存器 1	0x00000000
R32_USART8_CTLR2	0x40002010	USART8 控制寄存器 2	0x00000000
R32_USART8_CTLR3	0x40002014	USART8 控制寄存器 3	0x00000000
R32_USART8_GPR	0x40002018	USART8 保护时间和预分频寄存器	0x00000000

17.10.1 USART 状态寄存器 (USART_x_STATR) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
9	CTS	RW0	CTS 状态改变标志。如果设置了 CTSE 位, 当 nCTS 输出状态改变时, 该位将由硬件置高。由软件清零。如果 CTSIE 位已经被置位, 则会产生中断。 1: nCTS 状态线上存在变化; 0: nCTS 状态线上没有变化。	0
8	LBD	RW0	LIN 断开检测标志。当检测到 LIN 断开时, 该位被硬件置位。由软件清零。如果 LBDIE 已经被置位, 则将会产生中断。 1: 检测到 LIN 断开; 0: 没有检测待 LIN 断开。	0
7	TXE	R0	发送数据寄存器空标志。当 TDR 寄存器中的数据被硬件转移到移位寄存器的时候, 该位被硬件置位。如果 TXEIE 已经被置位时, 就会产生中断, 对数据寄存器进行写操作, 此位将会被复位。 1: 数据已经被转移到移位寄存器; 0: 数据还没被转移到移位寄存器。	1
6	TC	RW0	发送完成标志。当含有数据的一帧发送完成后, 并且 TXE 被置位, 则硬件将会此位置位, 如果 TCIE 被置位, 还会产生对应中断, 软件读了此位再写数据寄存器则会清除此位。也可以直接写 0 来清除此位。 1: 发送完成; 0: 发送还未完成。	1
5	RXNE	RW0	读数据寄存器非空标志, 当移位寄存器中的数据被转移到数据寄存器中, 该位会被硬件置位。如果 RXNEIE 已经被置位, 则还会产生对	0

			应的中断。对数据寄存器的读操作可以将该位清除。也可以直接写 0 来清除该位。 1: 数据收到, 能够读出; 0: 数据还没收到。	
4	IDLE	R0	总线空闲标志。当总线空闲时, 该位将会被硬件置位。如果 IDLEIE 已经被置位, 则会产生对应的中断。读状态寄存器再读数据寄存器的操作会清除此位。 1: 总线正空闲; 0: 没有检测到总线空闲。 注: 此位不会被再次置位直到 RXNE 被置位。	0
3	ORE	R0	过载错误标志。当接收移位寄存器存在数据需要转到数据寄存器时, 但是数据寄存器的接收域还有数据未读出时, 此位将会被置位。如果 RXNEIE 被置位了, 还会产生对应中断。 1: 发生过载错误; 0: 没有过载错误。 注: 发生过载错误时, 数据寄存器的值不会丢失, 但是移位寄存器的值会被覆盖。如果设置可 EIE 位, 在多缓冲区通讯模式下, ORE 标志位置位会产生中断。	0
2	NE	R0	噪声错误标志。当检测到噪声错误标志时, 由硬件置位。读状态寄存器后, 再读数据寄存器的操作会复位此位。 1: 检测到噪声; 0: 没有检测到噪声。 注: 该位不会产生中断。如果设置了 EIE 位, 在多缓冲区通讯模式下, FE 标志位置位会产生中断。	0
1	FE	R0	帧错误标志。当检测到同步错误, 过多的噪声或者断开符, 该位将会被硬件置位。读此位再读数据寄存器的操作会复位此位。 1: 检测到帧错误; 0: 没有检测到帧错误。 注: 该位不会产生中断, 如果设置了 EIE 位, 在多缓冲区通讯模式下, FE 标志位置位会产生中断。	0
0	PE	R0	校验错误标志。在接收模式下, 如果产生奇偶检验错误, 硬件置位此位。读此位再读数据寄存器的操作会复位此位。在清除此位前, 软件必须等 RXNE 标志位被置位。如果 PEIE 之前已经被置位, 那么此位被置位会产生对应的中断。 1: 出现奇偶校验错误; 0: 没有检验错误。	0

17.10.2 USART 数据寄存器 (USARTx_Datar) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[8:0]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	DR[8:0]	RW	数据寄存器。这个寄存器实际上是接收数据寄存器 (RDR) 和发送寄存器 (TDR) 两个寄存器组成, DR 的读写操作起始分别是读接收寄存器 (RDR) 和写发送寄存器 (TDR)。	X

17.10.3 USART 波特率寄存器 (USARTx_BRR) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa[11:0]												DIV_Fraction[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:4]	DIV_Mantissa [11:0]	RW	16 倍过采样时, 这 12 位定义了分频器除法因子的整数部分。	0
[3:0]	DIV_Fraction[3:0]	RW	16 倍过采样时, 这 4 位定义了分频器除法因子的小数部分。	0

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:3]	DIV_Mantissa [12:0]	RW	8 倍过采样时, 这 13 位定义了分频器除法因子的整数部分。	0
[2:0]	DIV_Fraction[2:0]	RW	8 倍过采样时, 这 3 位定义了分频器除法因子的小数部分。	0

17.10.4 USART 控制寄存器 1 (USARTx_CTLR1) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OSMOD	Reser	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK

[illegible]

			位时，不能用软件修改 RWU 位。	
0	SBK	RW	发送帧断开字符控制位。置此位来发送一个帧 断开字符。在断开帧的停止位时，由硬件复位。 1：发送； 0：不发送。	0

17. 10.5 USART 控制寄存器 2 (USARTx CTLR2) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	LINEN	STOP		CLKEN	CPOL	CPHA	LBCL	Reserved	LBDIE	LBDL	Reserved	ADD[3:0]			

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
14	LINEN	RW	LIN 模式使能位，置位则使能 LIN 模式。在 LIN 模式下，可以使用 SBK 位发送 LIN 同步断开符号，以及检测 LIN 同步断开符。	0
[13:12]	STOP	RW	停止位设置域。这两位来设置停止位。 00：1 个停止位； 01：0.5 个停止位； 10：2 个停止位； 11：1.5 个停止位。	00b
11	CLKEN	RW	时钟使能，使能 CK 引脚。 1：使能； 0：禁止。	0
10	CPOL	RW	时钟极性设置位。在同步模式下，可以用该位选择 SLCK 引脚上时钟输出的极性，和 CPHA 一起配合来产生需要的时钟/数据的采样关系。 1：总线空闲时 CK 引脚上保持高电平； 0：总线空闲时 CK 引脚上保持低电平。 <i>注：使能发送后此位不可被修改。</i>	0
9	CPHA	RW	时钟相位设置位。在同步模式下，可以用该位选择 SLCK 引脚上的时钟输出的相位，和 CPOL 位一起配合来产生需要的时钟/数据的采样关系。 1：在时钟的第二个边沿进行数据捕获； 0：在时钟的第一个边沿进行数据捕获。 <i>注：使能发送后此位不可被修改。</i>	0
8	LBCL	RW	最后一个时钟脉冲控制位。 在同步模式下，使用该位来控制是否在 CK 引脚上输出最后发送的那个数据字节对应的时钟脉冲； 1：最后一位数据的时钟脉冲不从 CK 输出； 0：最后一位数据的时钟脉冲会从 CK 输出。	0

			注：使能发送后此位不可被修改。	
7	Reserved	RW	保留。	0
6	LBDIE	RW	LIN 断开符检测中断使能, 该位置位会使能 LBD 引起的中断。	0
5	LBDL	RW	LIN 断开符检测长度, 该位用来选择是 11 位还是 10 位的断开符检测。 1: 11 位的断开符检测; 0: 10 位的断开符检测。	0
4	Reserved	RW	保留。	0
[3:0]	ADD[3:0]	RW	地址域, 用来设置本设备的 USART 节点地址。在多处理器通讯下的静默模式中使用的, 使用地址标记来唤醒某个 USART 设备。	0

17.10.6 USART 控制寄存器 3 (USARTx_CTLR3) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	EIE

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
10	CTSIE	RW	CTSIE 中断使能位, 置此位时在 CTS 被置位时会产生中断。	0
9	CTSE	RW	CTS 使能位, 置此位会使能 CTS 流控。	0
8	RTSE	RW	RTS 使能位, 置此位会使能 RTS 流控。	0
7	DMAT	RW	DMA 发送使能位。此位置 1 在发送时使用 DMA。	0
6	DMAR	RW	DMA 接收使能位。此位置 1 在接收时使用 DMA。	0
5	SCEN	RW	智能卡模式使能位, 置 1 使能智能卡模式。	0
4	NACK	RW	智能卡 NACK 使能位, 置此位在校验错误出现时, 发送 NACK。	0
3	HDSEL	RW	半双工模式选择位, 置此位选择半双工模式。	0
2	IRLP	RW	红外低功耗选择位, 置此位在选择红外线时, 启用低功耗模式。	0
1	IREN	RW	红外线使能位, 置此位使能红外模式。	0
0	EIE	RW	错误使能中断位, 置此位后, 在 DMAR 被置位的前提下, 如果 FE、ORE 或 NE 被置位, 就会产生中断。	0

17.10.7 USART 保护时间和预分频寄存器 (USARTx_GPR) (x=1/2/3/4/5/6/7/8)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GT[7:0]								PSC[7:0]							

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:8]	GT[7:0]	RW	保护时间值域。该域规定了以波特率时钟为单位的保护时间。在智能卡模式下，当保护时间过去后，才会设置发送完成标志。	0
[7:0]	PSC[7:0]	RW	预分频器值域。 在红外低功耗模式下，源时钟被该值（全部 8 位有效）分频，值为 0 时表示保留； 在红外正常模式下，此位只能被设置为 1； 在智能卡模式下，源时钟被该值（低 5 位有效）的两倍分频，来给智能卡提供时钟，值为 0 表示保留。	0

第 18 章 两线通信总线（I2C）

内部集成电路总线（I2C）广泛用在微控制器和传感器及其他片外模块的通讯上，它本身支持多主从模式，仅仅使用两根线（SDA 和 SCL）就能以 100KHz（标准）和 400KHz（快速）两种速度通讯。I2C 总线还兼容 SMBus 协议，不仅支持 I2C 的时序，还支持仲裁、定时和 DMA，拥有 CRC 校验功能。


18.1 主要特征

- 支持主模式和从模式
- 支持 7 位或 10 位地址
- 从设备支持双 7 位地址
- 支持两种速度模式：100KHz 和 400KHz
- 多种状态模式，多种错误标志
- 支持加长的时钟功能
- 2 个中断向量
- 支持 DMA
- 支持 PEC
- 兼容 SMBus

18.2 概述

I2C 是半双工的总线，它同时只能运行在下列四种模式之一：主设备发送模式、主设备接收模式、从设备发送模式和从设备接收模式。I2C 模块默认工作在从模式，在产生起始条件后，会自动地切换到主模式，当仲裁丢失或产生停止信号后，会切换到从模式。I2C 模块支持多主机功能。工作在主模式时，I2C 模块会主动发出数据和地址。数据和地址都以 8 位为单位进行传输，高位在前，低位在后，在起始事件后的是一个字节（7 位地址模式下）或两个字节（10 位地址模式下）地址，主机每发送 8 位数据或地址，从机需要回复一个应答 ACK，即把 SDA 总线拉低，如图 18-1 所示。


图 18-1 I2C 时序图



为了正常使用必须给 I2C 输入正确的时钟，其中标准模式下，输入时钟最低为 2MHz，在快速模式下，输入时钟最低为 4MHz。

图 18-2 是 I2C 模块功能框图。

图 18-2 I2C 功能框图



18.3 主模式

主模式时，I2C 模块主导数据传输并输出时钟信号，数据传输以开始事件开始，以结束事件结束。使用主模式通讯的步骤为：

在控制寄存器 2 (R16_I2Cx_CTLR2) 和时钟控制寄存器 (R16_I2Cx_CKCFGR) 中设置正确的时钟；
在上升沿寄存器 (R16_I2Cx_RTR) 设置合适的上升沿；

在控制寄存器 (R16_I2Cx_CTLR1) 中置 PE 位启动外设；

在控制寄存器 (R16_I2Cx_CTLR1) 中置 START 位，产生起始事件。在置 START 位后，I2C 模块会自动切换到主模式，MSL 位会置位，产生起始事件，在产生起始事件后，SB 位会置位，如果 ITEVTEN 位（在 R16_I2Cx_CTLR2）被置位，则会产生中断。此时应该读取状态寄存器 1 (R16_I2Cx_STAR1)，写从地址到数据寄存器后，SB 位会自动清除；

如果是使用 10 位地址模式，那么写数据寄存器发送头序列（头序列为 11110xx0b，其中的 xx 位是 10 位地址的最高两位）。

在发送完头序列之后，状态寄存器的 ADD10 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16_I2Cx_STAR1 寄存器后，写第二个地址字节到数据寄存器后，清除 ADD10 位。

然后写数据寄存器发送第二个地址字节，在发送完第二个地址字节后，状态寄存器的 ADDR 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16_I2Cx_STAR1 寄存器后再读一次 R16_I2Cx_STAR2 寄存器以清除 ADDR 位；


如果使用的是 7 位地址模式，那么写数据寄存器发送地址字节，在发送完地址字节后，状态寄存器的 ADDR 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16_I2Cx_STAR1 寄存器后再读一次 R16_I2Cx_STAR2 寄存器以清除 ADDR 位；

在 7 位地址模式下，发送的第一个字节为地址字节，头 7 位代表的是目标从设备地址，第 8 位

决定了后续报文的方向，0 代表是主设备写入数据到从设备，1 代表是主设备向从设备读取信息。

在 10 位地址模式下，如图 18-3 所示，在发送地址阶段，第一个字节为 11110xx0，xx 为 10 位地址的最高 2 位，第二个字节为 10 位地址的低 8 位。若后续进入主设备发送模式，则继续发送数据；若后续准备进入主设备接收模式，则需要重新发送一个起始条件，跟随发送一个字节为 11110xx1，然后进入主设备接收模式。

图 18-3 10 位地址时主机收发数据示意图



发送模式时，主设备内部的移位寄存器将数据从数据寄存器发送到 SDA 线上，当主设备接收到 ACK 时，状态寄存器 1 (R16_I2Cx_STAR1) 的 TxE 被置位，如果 ITEVTEN 和 ITBUFEN 被置位，还会产生中断。向数据寄存器写入数据将会清除 TxE 位。如果 TxE 位被置位且上次发送数据之前没有新的数据被写入数据寄存器，那么 BTF 位会被置位，在其被清除之前，SCL 将保持低电平，读 R16_I2Cx_STAR1 后，向数据寄存器写入数据将会清除 BTF 位。

在接收模式时，I2C 模块会从 SDA 线接收数据，通过移位寄存器写进数据寄存器。在每个字节之后，如果 ACK 位被置位，那么 I2C 模块将会发出一个应答低电平，同时 RxNE 位会被置位，如果 ITEVTEN 和 ITBUFEN 被置位，还会产生中断。如果 RxNE 被置位且在新的数据被接收前，原有的数据没有被读出，则 BTF 位将被置位，在清除 BTF 之前，SCL 将保持低电平，读取 R16_I2Cx_STAR1 后，再读取数据寄存器将会清除 BTF 位。

主设备在结束发送数据时，会主动发一个结束事件，即置 STOP 位。在接收模式时，主设备需要在最后一个数据位的应答位置 NAK。注意，产生 NAK 后，I2C 模块将会切换至从模式。

18.4 从模式

从模式时，I2C 模块能识别它自己的地址和广播呼叫地址。软件能控制开启或禁止广播呼叫地址的识别。一旦检测到起始事件，I2C 模块将 SDA 的数据通过移位寄存器与自己的地址（位数取决于 ENDUAL 和 ADDMODE）或广播地址（ENGCB 置位时）相比较，如果不匹配将会忽略，直到产生新的起始事件。如果与头序列相匹配，则会产生一个 ACK 信号并等待第二个字节的地址；如果第二个字节的地址也匹配或 7 位地址情况下全段地址匹配，那么：

首先产生一个 ACK 应答；ADDR 位被置位，如果 ITEVTEN 位已经置位，那么还会产生相应的中断；

如果使用的是双地址模式（ENDUAL 位被置位），还需要读取 DUALF 位来判断主机唤起的是哪一个地址。

从模式默认是接收模式，在接收的头序列的最后一位为 1，或 7 位地址最后一位为 1 时（取决于第一次接收到头序列还是普通的 7 位地址），I2C 模块将进入到发送器模式，TRA 位将指示当前是接收器还是发送器模式。

发送模式时，在清除 ADDR 位后，I2C 模块将字节从数据寄存器通过移位寄存器发送到 SDA 线上。在收到一个应答 ACK 后，TxE 位将被置位，如果设置了 ITEVTEN 和 ITBUFEN，还会产生一个中断。如果 TxE 被置位但在下一个数据发送结束前没有新的数据被写入数据寄存器时，BTF 位将被置

位。在清除 BTF 前，SCL 将保持低电平，读取状态寄存器 1 (R16_I2Cx_STAR1) 后，再向数据寄存器写入数据将会清除 BTF 位。

接收模式时，在 ADDR 被清除后，I2C 模块将 SDA 上的数据通过移位寄存器存进数据寄存器，在每接收到一个字节后，I2C 模块都会置一个 ACK 位，并置 RxNE 位，如果设置了 ITEVTEN 和 ITBUFEN，还会产生一个中断。如果 RxNE 被置位，且在接收到新的数据前旧的数据没有被读出，那么 BTF 会被置位。在清除 BTF 位之前 SCL 会保持低电平。读取状态寄存器 1 (R16_I2Cx_STAR1) 并读取数据寄存器里的数据会清除 BTF 位。

当 I2C 模块检测到停止事件时，将置 STOPF 位，如果设置了 ITEVFEN 位，还会产生一个中断。用户需要读取状态寄存器 (R16_I2Cx_STAR1) 再写控制寄存器 (比如复位控制字 SWRST) 来清除。

18.5 错误

18.5.1 总线错误 BERR

在传输地址或数据期间，I2C 模块检测到外部的起始或停止事件时，将产生一个总线错误。产生总线错误时，BERR 位被置位，如果设置了 ITERREN 还会产生一个中断。在从模式下，数据被丢弃，硬件释放总线。如果是起始信号，硬件会认为是重启信号，开始等待地址或停止信号；如果是停止信号，则提前按正常的停止条件操作。在主模式下，硬件不会释放总线，同时不影响当前传输，由用户代码决定是否中止传输。

18.5.2 应答错误 AF

当 I2C 模块检测到一个字节后没有应答时，会产生应答错误。产生应答错误时：AF 会被置位，如果设置了 ITERREN 还会产生一个中断；遇到 AF 错误，如果 I2C 模块工作在从模式，硬件必须释放总线，如果处于主模式，软件必须生成一个停止事件。

18.5.3 仲裁丢失 ARLO

当 I2C 模块检测到仲裁丢失时，产生仲裁丢失错误。产生仲裁丢失错误时：ARLO 位被置位，如果设置了 ITERREN 还会产生一个中断；I2C 模块切换到从模式，并不再响应针对它的从地址发起的传输，除非有主机发起新的起始事件；硬件会释放总线。

18.5.4 过载/欠载错误 OVR

- 过载错误：

在从机模式下，如果禁止时钟延长，I2C 模块正在接收数据，如果已经接受到一个字节的数据，但是上一次接收到数据还没有被读出，则会产生过载错误。发生过载错误时，最后收到的字节将被丢弃，发送方应当重发最后一次发送的字节。

- 欠载错误：

在从模式下，如果禁止时钟延长，I2C 模块正在发送数据，如果在下一个字节的时钟到来之前新的数据还没有被写入到数据寄存器，那么将产生欠载错误。在发生欠载错误时，前一次数据寄存器里的数据将被发送两次，如果发生欠载错误，那么接收方应该丢弃重复收到的数据。为了不产生欠载错误，I2C 模块应当在下一个字节的第一个上升沿之前将数据写入数据寄存器。

18.6 时钟延长

如果禁止时钟延长，那么就存在发生过载/欠载错误的可能。但如果使能了时钟延长：

- 在发送模式下，如果 TxE 置位且 BTF 置位，SCL 将一直为低，一直等待用户读取状态寄存器，并向数据寄存器写入待发送的数据；

- 在接收模式下，如果 RxNE 置位且 BTF 置位，那么 SCL 在接收到数据后将保持低，直到用户读取状态寄存器，并读取数据寄存器；

由此可见，使能时钟延长可以避免出现过载/欠载错误。

18.7 SMBus

SMBus 也是一种双线接口，它一般应用在系统和电源管理之间。SMBus 和 I2C 有很多相似的地方，例如 SMBus 使用和 I2C 一样的 7 位地址模式，以下是 SMBus 和 I2C 的共同点：

- 1) 主从通信模式，主机提供时钟，支持多主多从；
- 2) 两线通讯结构，其中 SMBus 可选一个警示线；
- 3) 都支持 7 位地址格式。

同时 SMBus 和 I2C 也存在区别：


- 1) I2C 支持的速度最高 400KHz，而 SMBus 支持的最高是 100KHz，且 SMBus 有最小 10KHz 的速度限制；
- 2) SMBus 的时钟为低超过 35mS 时，会报超时，但 I2C 无此限制；
- 3) SMBus 有固定的逻辑电平，而 I2C 没有，取决于 VDD；
- 4) SMBus 有总线协议，而 I2C 没有。

SMBus 还包括设备识别、地址解析协议、唯一的设备标识符、SMBus 提醒和各种总线协议，具体请参考 SMBus 规范 2.0 版本。当使用 SMBus 时，只需要置控制寄存器的 SMBus 位，按需配置 SMBTYPE 位和 ENAARP 位。

18.8 中断

每个 I2C 模块都有两种中断向量，分别是事件中断和错误中断。两种中断支持图 18-4 的中断源。

图 18-4 I2C 中断请求



18.9 DMA

可以使用 DMA 来进行批量数据的收发。使用 DMA 时不能对控制寄存器的 ITBUFEN 位进行置位。

- 利用 DMA 发送

通过将 CTLR2 寄存器的 DMAEN 位置位可以激活 DMA 模式。只要 TxE 位被置位，数据将由 DMA 从设定的内存装载进 I2C 的数据寄存器。需要进行以下设定来为 I2C 分配通道。

- 1) 向 DMAy_PADDRx 寄存器设置 I2Cx_DATAR 寄存器地址，DMAy_MADDRx 寄存器中设置存储器地址，这样在每个 TxE 事件后，数据将从存储器送至 I2Cx_DATAR 寄存器。
- 2) 在 DMAy_CNTRx 寄存器中设置所需的传输字节数。在每个 TxE 事件后，此值将被递减。
- 3) 利用 DMAy_CFGRx 寄存器中的 PL[0:1] 位配置通道优先级。
- 4) 设置 DMAy_CFGRx 寄存器中的 DIR 位，并根据应用要求可以配置在整个传输完成一半或全部完成时发出中断请求。
- 5) 通过设置 DMAy_CFGRx 寄存器上的 EN 位激活通道。

当 DMA 控制器中设置的数据传输数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

● 利用 DMA 接收

置位 CTLR2 寄存器的 DMAEN 后即可进行 DMA 接收模式。使用 DMA 接收时，DMA 将数据寄存器里的数据传送到预设的内存区域。需要以下步骤来为 I2C 分配通道。

- 1) 向 DMAy_PADDRx 寄存器设置 I2Cx_DATAR 寄存器地址，DMAy_MADDRx 寄存器中设置存储器地址，这样在每个 RxNE 事件后，数据将从 I2Cx_DATAR 寄存器写入存储器。
- 2) 在 DMAy_CNTRx 寄存器中设置所需的传输字节数。在每个 RxNE 事件后，此值将被递减。
- 3) 用 DMAy_CFGRx 寄存器中的 PL[0:1] 配置通道优先级。
- 4) 清除 DMAy_CFGRx 寄存器中的 DIR 位，根据应用要求可以设置在数据传输完成一半或全部完成时发出中断请求。
- 5) 设置 DMAy_CFGRx 寄存器中的 EN 位激活该通道。

当 DMA 控制器中设置的数据传输数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

18.10 包校验错误

包错误校验 (PEC) 是为了提供传输的可靠性而增加一项 CRC8 校验的步骤，使用以下多项式对每一位串行数据进行计算：

$$C = X^8 + X^2 + X + 1$$

PEC 计算是由控制寄存器的 ENPEC 位激活，对所有信息字节进行计算，包括地址和读写位在内。在发送时，启用 PEC 会在最后一字节数据之后加上一个字节的 CRC8 计算结果；而在接收模式，最后一字节被认为是 CRC8 校验结果，如果和内部的计算结果不符合，就会回复一个 NAK，如果是主接收器，无论校验结果正确与否，都会回复一个 NAK。

18.11 调试模式

当系统进入调试模式之后，可以通过 DEBUG 模块的 DBG_I2Cx_SMBUS_TIMEOUT 位来决定 I2CSMBus 的超时控制是继续工作还是停止。

18.12 寄存器描述

表 18-1 I2C1 相关寄存器列表

名称	访问地址	描述	复位值
R16_I2C1_CTLR1	0x40005400	I2C1 控制寄存器 1	0x0000
R16_I2C1_CTLR2	0x40005404	I2C1 控制寄存器 2	0x0000

R16_I2C1_OADDR1	0x40005408	I2C1 地址寄存器 1	0x0000
R16_I2C1_OADDR2	0x4000540C	I2C1 地址寄存器 2	0x0000
R16_I2C1_DATAR	0x40005410	I2C1 数据寄存器	0x0000
R16_I2C1_STAR1	0x40005414	I2C1 状态寄存器 1	0x0000
R16_I2C1_STAR2	0x40005418	I2C1 状态寄存器 2	0x0000
R16_I2C1_CKCFGR	0x4000541C	I2C1 时钟寄存器	0x0000
R16_I2C1_RTR	0x40005420	I2C1 上升时间寄存器	0x0002

表 18-2 I2C2 相关寄存器列表

名称	访问地址	描述	复位值
R16_I2C2_CTLR1	0x40005800	I2C2 控制寄存器 1	0x0000
R16_I2C2_CTLR2	0x40005804	I2C2 控制寄存器 2	0x0000
R16_I2C2_OADDR1	0x40005808	I2C2 地址寄存器 1	0x0000
R16_I2C2_OADDR2	0x4000580C	I2C2 地址寄存器 2	0x0000
R16_I2C2_DATAR	0x40005810	I2C2 数据寄存器	0x0000
R16_I2C2_STAR1	0x40005814	I2C2 状态寄存器 1	0x0000
R16_I2C2_STAR2	0x40005818	I2C2 状态寄存器 2	0x0000
R16_I2C2_CKCFGR	0x4000581C	I2C2 时钟寄存器	0x0000
R16_I2C2_RTR	0x40005820	I2C2 上升时间寄存器	0x0002

18.12.1 I2C 控制寄存器 (I2Cx_CTLR1) (x=1/2)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWRST	Reserved	ALERT	PEC	POS	ACK	STOP	START	NOSTRETCH	ENGCR	ENPEC	ENARP	SMBTYPE	Reserved	SMBUS	PE

位	名称	访问	描述	复位值
15	SWRST	RW	软件重置, 用户代码置此位会使 I2C 外设重置。在复位前确定 I2C 总线的引脚被释放, 总线处于空闲状态。 注: 该位可以在总线上没有检测到停止条件但是 busy 位为 1 时, 重置 I2C 模块。	0
14	Reserved	RO	保留。	0
13	ALERT	RW	SMBus 提醒位, 用户代码可以设置此位或清除此位; 当 PE 置位后, 此位可以被硬件清除。 1: 驱动 SMBusALERT 引脚使其变低, 响应地址头应紧跟在 ACK 信号后面; 0: 释放 SMBusALERT 引脚使其变高, 响应地址头应紧跟在 NACK 信号后面。	0
12	PEC	RW	数据包出错检测使能位, 置此位启用数据包出错检测。用户代码可以对此位置位或清零; 当 PEC 被传输后, 产生开始或结束信号, 或 PE 位清 0 时, 硬件清零该位; 1: 带 PEC;	0

			0: 不带 PEC。 注: 仲裁丢失时, PEC 失效。	
11	POS	RW	ACK 和 PEC 位置设置位, 该位可以被用户代码置位或清零, 在 PE 被清零后, 可以被硬件清除; 1: ACK 位控制在移位寄存器里接收的下一个字节的 ACK 或 NAK。PEC 移位寄存器里接收的下一字节是 PEC; 0: ACK 位控制当前移位寄存器内正在接受的字节的 ACK 或 NAK。PEC 位表明当前移位寄存器的字节是 PEC。 注: POS 位在 2 字节数据接收中的用法如下: 必须在接收之前配置好。为了 NACK 第 2 个字节, 必须在清除 ADDR 位后立刻清除 ACK 位; 为了检测第二个字节的 PEC, 必须在 ADDR 事件发生后, 配置 POS 位后设置 PEC 位。	0
10	ACK	RW	应答使能位, 该位可以被用户代码置位或清零, 当 PE 位被置位时, 该位可以被硬件清除; 1: 在接收到一个字节后返回一个应答; 0: 不设应答。	0
9	STOP	RW	停止事件产生位, 该位可以被用户代码置位或清零, 或当检测到停止事件时, 由硬件清除, 或检测到超时错误时, 由硬件将其置位。 主模式下: 1: 在当前字节传输或当前起始条件发出后产生停止事件; 0: 无停止事件产生。 从模式下: 1: 在当前字节传输后释放 SCL 和 SDA 线; 0: 无停止事件产生。	0
8	START	RW	起始事件产生位, 该位可以被用户代码置位或清零, 当起始条件发出后或 PE 被清零时, 由硬件清零。 主模式下: 1: 重复产生起始事件; 0: 无起始事件产生。 从模式下: 1: 当总线空闲时, 产生起始事件; 0: 无起始事件产生。	0
7	NOSTRETCH	RW	禁止时钟延长位, 此位用于在 ADDR 或 BTF 标志被置位的情况下, 禁止从模式下的时钟延长, 直至被软件清零。 1: 禁止时钟延长; 0: 允许时钟延长。	0
6	ENGCG	RW	广播呼叫使能位, 置此位使能广播呼叫, 应答广播地址 00h。	0

5	ENPEC	RW	PEC 使能位，置此位开启 PEC 计算。	0
4	ENARP	RW	ARP 使能位，置此位使能 ARP。 如果 SMBTYPE=0，则使用 SMBus 设备的默认地址；如果 SMBTYPE=1，则使用 SMBus 的主地址。	0
3	SMBTYPE	RW	SMBus 设备类型，置 1 为 SMBus 主设备，置 0 为 SMBus 从设备。	0
2	Reserved	RO	保留。	0
1	SMBUS	RW	SMBus 模式选择位，置 1 为使用 SMBus 模式，置 0 为使用 I2C 模式。	0
0	PE	RW	I2C 外设使能位。 1：启用 I2C 模块； 0：禁用 I2C 模块。	0

18.12.2 I2C 控制寄存器 2 (I2Cx_CTLR2) (x=1/2)

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			LAST	DMAEN	ITBUFEN	ITEVTEN	ITERREN	Reserved			FREQ[5:0]				

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	LAST	RW	DMA 最后一次传输设置位。 1：下一次 DMA 的 EOT 是最后的传输； 0：下一次 DMA 的 EOT 不是最后的传输。 注：该位在主接收模式使用，可以在最后一次接收数据时产生一个 NAK。	0
11	DMAEN	RW	DMA 请求使能位，置此位在 TxEN 或 RxEN 被置位时允许 DMA 请求。	0
10	ITBUFEN	RW	缓冲器中断使能位。 1：当 TxEN 或 RxEN 被置位时，产生事件中断； 0：当 TxEN 或 RxEN 被置位时，不产生中断。	0
9	ITEVTEN	RW	事件中断使能位，置此位使能事件中断。 在下列条件下，将产生此中断： SB=1（主模式）； ADDR=1（主从模式）； ADDR10=1（主模式）； STOPF=1（从模式）； BTF=1，但是没有 TxEN 或 RxEN 事件； 如果 ITBUFEN=1，TxEN 事件为 1； 如果 ITBUFEN=1，RxNE 事件为 1。	0
8	ITERREN	RW	出错中断使能位，置位表示允许出错中断。 在下列条件下，将产生该中断： BERR=1；ARLO=1；AF=1；OVR=1；PECERR=1； TIMEOUT=1；SMBAlert=1。	0
[7:6]	Reserved	RO	保留。	0

[5:0]	FREQ[5:0]	RW	I2C 模块时钟频率域，必须输入正确的时钟频率以产生正确的时序，允许的范围在 4~60MHz 之间。必须设置在 000100b 到 111100b 之间，单位为 MHz。	0
-------	-----------	----	---	---

18.12.3 I2C 地址寄存器 1 (I2Cx_OADDR1) (x=1/2)

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD MODE	Reserved					ADD[9:8]		ADD[7:1]							ADD0

位	名称	访问	描述	复位值
15	ADDMODE	RW	地址模式。 1: 10 位从机地址（不响应 7 位地址）； 0: 7 位从机地址（不响应 10 位地址）。	0
[14:10]	Reserved	RO	保留。	0
[9:8]	ADD[9:8]	RW	接口地址，在使用 10 位地址时为第 9-8 位，在使用 7 位地址时忽略。	0
[7:1]	ADD[7:1]	RW	接口地址，第 7-1 位。	0
0	ADD0	RW	接口地址，使用 10 位地址时为第 0 位，在使用 7 位地址时忽略。	0

18.12.4 I2C 地址寄存器 2 (I2Cx_OADDR2) (x=1/2)

偏移地址：0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								ADD2[7:1]							ENDUAL

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:1]	ADD2[7:1]	RW	接口地址，双地址模式下地址的 7-1 位。	0
0	ENDUAL	RW	双地址模式使能位，置此位可以让 ADD2 也能被识别。	0

18.12.5 I2C 数据寄存器 (I2Cx_DATAR) (x=1/2)

偏移地址：0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[7:0]							

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:0]	DR[7:0]	RW	数据寄存器，该域用来存放接收到的数据或存放用于发送到总线的数据。	0

18.12.6 I2C 状态寄存器 1 (I2Cx_STAR1) (x=1/2)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMBAL ERT	TIME OUT	Reser ved	PECER R	OVR	AF	ARLO	BERR	TxE	RxNE	Reser ved	STOPF	ADD10	BTF	ADDR	SB

位	名称	访问	描述	复位值
15	SMBALERT	RW0	SMBus 警示位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 在 SMBus 主机模式下: 1: 在引脚上产生了 SMBus 警示; 0: 无 SMBus 警示。 在 SMBus 从机模式下: 1: 收到 SMBAlert 响应地址头序列直到 SMBAlert 变低; 0: 没有收到 SMBAlert 响应地址头序列。	0
14	TIMEOUT	RW0	超时或 Tlow 错误标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: SCL 处于低已达到 25mS, 或主机低电平累计时钟扩招时间超过 10mS, 或从设备低电平累计时间超过 25mS; 0: 无超时错误。 注: 在从模式下此位被置位, 从设备会复位通讯, 硬件会释放总线; 在主模式下此位被置位, 硬件会发出停止条件。	0
13	Reserved	R0	保留。	0
12	PECERR	RW0	在接收时发生 PEC 错误标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 有 PEC 错误, 接收到 PEC 后, 返回 NAK; 0: 无 PEC 错误。	0
11	OVR	RW0	过载、欠载标志位。 1: 有过载、欠载事件发生: 当 NOSTRETCH=1 时, 在接收模式中收到一个新的字节时, 数据寄存器里的内容还未被读出, 则新接收的字节将丢失; 在发送模式时, 没有新的数据写入数据寄存器, 同样的字节将被发送两次; 0: 无过载、欠载事件。	0
10	AF	RW0	应答失败标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 应答错误; 0: 应答正常。	0
9	ARLO	RW0	仲裁丢失标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 检测到仲裁丢失, 模块失去对总线的控制; 0: 仲裁正常。	0

8	BERR	RW0	总线出错标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 起始或停止条件出错; 0: 正常。	0
7	TxE	R0	数据寄存器为空标志位, 向数据寄存器写数据可以清除, 或产生一个起始或停止位后, 或当 PE 为 0 后, 由硬件自动清除。 1: 发送数据时, 发送数据寄存器为空; 0: 数据寄存器非空。	0
6	RxNE	R0	数据寄存器非空标志位, 对数据寄存器的读写操作将清除此位, 或当 PE 为 0 后, 由硬件清除此位。 1: 接收数据时, 数据寄存器不为空; 0: 正常。	0
5	Reserved	R0	保留。	0
4	STOPF	R0	停止事件标志位, 用户读取状态寄存器 1 之后, 对控制寄存器 1 的写操作将会清除该位, 或当 PE 为 0 后, 由硬件清除此位。 1: 在应答之后, 从设备在总线上检测到停止事件; 0: 没有检测到停止事件。	0
3	ADD10	R0	10 位地址头序列发送标志位, 用户读取状态寄存器 1 之后, 对控制寄存器 1 的写操作将会清除该位, 或当 PE 为 0 后, 由硬件清除此位。 1: 在 10 位地址模式下, 主设备已经将第一个地址字节发送出去; 0: 无。	0
2	BTF	R0	字节发送结束标志位, 用户读取状态寄存器 1 后, 对数据寄存器的读写将清除此位; 在传输中, 发起一个起始或者停止事件后, 或当 PE 为 0 后, 由硬件清除此位。 1: 字节发送结束。当 NOSTRETCH=0 时: 发送时, 当一个新数据被发送且数据寄存器还未被写入新数据; 接收时, 当接收一个新的字节但是数据寄存器还未被读取; 0: 无。	0
1	ADDR	RW0	地址被发送/地址匹配标志位, 用户读取状态寄存器 1 后, 对状态寄存器 2 的读操作将会清除此位, 或当 PE 为 0 时, 由硬件清除此位。 主模式: 1: 地址发送结束: 在 10 位地址模式下, 当收到地址的第二个字节的 ACK 后改为被置位; 在 7 位地址模式下, 当收到地址的 ACK 后被置位; 0: 地址发送没有结束。 从模式: 1: 收到的地址匹配;	0

			0: 地址不匹配或没有收到地址。	
0	SB	R0	起始位发送标志位, 读取状态寄存器 1 后写数据寄存器的操作将清除该位, 或当 PE 为 0 时, 硬件将会清除此位。 1: 已发送起始位; 0: 未发送起始位。	0

18.12.7 I2C 状态寄存器 2 (I2Cx_STAR2) (x=1/2)

偏移地址: 0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEC[7:0]								DUALF	SMBHOST	SMBDEFAULT	GENCALL	Reserved	TRA	BUSY	MSL

位	名称	访问	描述	复位值
[15:8]	PEC[7:0]	R0	包错误检查域, 当 PEC 使能时 (ENPEC 置位), 此域存放 PEC 的值。	0
7	DUALF	R0	匹配检测标志位, 在产生停止位或起始位时, 或在 PE=0 时, 硬件会将该位清零。 1: 接收到的地址与 OAR2 中的内容相符; 0: 接收到的地址与 OAR1 中的内容相符。	0
6	SMBHOST	R0	SMBus 主机头标志位, 在产生停止位或起始位时, 或在 PE=0 时, 硬件会将该位清零。 1: 当 SMBTYPE=1 且 ENARP=1 时, 收到了 SMBus 主机地址; 0: 未接收到 SMBus 主机地址。	0
5	SMBDEFAULT	R0	SMBus 设备默认地址标志位, 在产生停止位或起始位时, 或在 PE=0 时, 硬件会将该位清零。 1: 当 ENARP=1, 收到 SMBus 设备的默认地址; 0: 未收到地址。	0
4	GENCALL	R0	广播呼叫地址标志位, 在产生停止位或起始位时, 或者在 PE=0 时, 硬件会将该位清零。 1: 当 ENGC=1 时, 收到广播呼叫的地址; 0: 未收到广播呼叫地址。	0
3	Reserved	R0	保留。	0
2	TRA	R0	发送/接收标志位, 在检测到停止事件 (STOPF=1), 重复的起始条件、总线仲裁丢失 (ARLO=1) 或 PE=0 时, 硬件会将其清零。 1: 数据已发送; 0: 接收到数据。 该位根据地址字节的 R/W 位来决定。	0
1	BUSY	R0	总线忙标志位, 该位在检测到一个停止位时会被清零。在接口被禁用时 (PE=0), 该信息仍被更新。 1: 总线忙: SDA 或 SCL 存在低电平; 0: 总线空闲无通讯。	0

0	MSL	R0	主从模式指示位，当接口处于主模式时（SB=1），硬件将该位置位；当总线检测到一个停止位，仲裁丢失时，或 PE=0 时，硬件会清除该位。	0
---	-----	----	---	---

18.12.8 I2C 时钟寄存器（I2Cx_CKCFGR）（x=1/2）

偏移地址：0x1C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F/S	DUTY	Reserved	CCR[11:0]												

位	名称	访问	描述	复位值
15	F/S	RW	主模式选择位。 1：快速模式； 0：标准模式。	0
14	DUTY	RW	快速模式时的占空比： 1： $T_{\text{低电平}}/T_{\text{高电平}} = 16/9$ ； 0： $T_{\text{低电平}}/T_{\text{高电平}} = 2$ 。	0
[13:12]	Reserved	R0	保留。	0
[11:0]	CCR[11:0]	RW	时钟分频系数域，决定 SCL 时钟的频率波形。	0

18.12.9 I2C 上升时间寄存器（I2Cx_RTR）（x=1/2）

偏移地址：0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										TRISE[5:0]					

位	名称	访问	描述	复位值
[15:6]	Reserved	R0	保留。	0
[5:0]	TRISE[5:0]	RW	最大上升时间域。这个位设置主模式的 SCL 的上升时间。最大的上升沿时间等于 TRISE-1 个时钟周期。此位只能在 PE 清零下设置。比如如果 I2C 模块的输入时钟周期为 125nS，而 TRISE 的值为 9，那么最大上升沿时间为 $(9-1) \times 125\text{nS}$ ，即 1000nS。	000010b

第 19 章 串行外设接口（SPI）

SPI 支持以三线同步串行模式进行数据交互，加上片选线支持硬件切换主从模式，支持以单根数据线通讯。

19.1 主要特征


19.1.1 SPI 特征

- 支持全双工同步串行模式
- 支持单线半双工模式
- 支持主模式和从模式，多从模式
- 支持 8 位或 16 位数据结构
- 最高时钟频率支持到 Fpclk 的一半
- 数据顺序支持 MSB 或 LSB 在前
- 支持硬件或软件控制 NSS 引脚
- 收发支持硬件 CRC 校验
- 收发缓冲器支持 DMA 传输
- 支持修改时钟相位和极性

19.2 SPI 功能描述

19.2.1 概述

图 19-1 SPI 结构框图



由图 19-1 可以看出，与 SPI 相关的主要是 MISO、MOSI、SCK 和 NSS 四个引脚。其中 MISO 引脚在 SPI 模块工作在主模式下时，是数据输入引脚；工作在从模式下时，是数据输出引脚。MOSI 引脚

工作在主模式下时，是数据输出引脚；工作在从模式时，是数据输入引脚。SCK 是时钟引脚，时钟信号一直由主机输出，从机接收时钟信号并同步数据收发。NSS 引脚是片选引脚，有以下用法：

- 1) NSS 由软件控制：此时 SSM 被置位，内部 NSS 信号由 SSI 决定输出高还是低，这种情况一般用于 SPI 主模式；
- 2) NSS 由硬件控制：在 NSS 输出使能时，即 SS0E 置位时，在 SPI 主机向外发送输出时会主动拉低 NSS 引脚，如果拉低 NSS 脚，则会产生一个硬件错误；SS0E 不置位，则可以用于多主机模式，如果它被拉低则会强行进入从机模式，MSTR 位会被自动清除。

可以通过 CPHA 和 CPOL 配置 SPI 的工作模式。CPHA 置位表示模块在时钟的第二个边沿进行数据采样，数据被锁存，CPHA 不置位表示 SPI 模块在时钟的第一个边沿进行采样，数据被锁存。CPOL 则表示无数据时时钟保持高电平还是低电平。

主机和设备需要设置为相同的 SPI 模式，在配置 SPI 模式前，需要清除 SPE 位。DEF 位可以决定 SP 的单个数据长度是 8 位还是 16 位。LSBFIRST 可以控制单个数据字是高位在前还是低位在前。

表 19-1 SPI 模式区分

	模式 0	模式 1	模式 2	模式 3
CPOL	0	1	1	1
CPHA	0	0	0	1

19.2.2 主模式

在 SPI 模块工作在主模式时，由 SCK 产生串行时钟。配置成主模式进行以下步骤：

- 配置控制寄存器的 BR[2:0] 域来确定时钟；
- 配置 CPOL 和 CPHA 位来确定 SPI 模式；
- 配置 DEF 确定数据字长；
- 配置 LSBFIRST 确定帧格式；
- 配置 NSS 引脚，比如置 SS0E 位让硬件去置 NSS。也可以置 SSM 位并把 SSI 位置高；
- 置 MSTR 位和 SPE 位，需要保证 NSS 此时已经是高。

需要发送数据时只需要向数据寄存器写要发送的数据就行了。SPI 会从发送缓冲区并行地把数据送到移位寄存器，然后按照 LSBFIRST 的设置将数据从移位寄存器发出去，当数据已经到了移位寄存器时，TXE 标志会被置位，如果已经置位了 TXEIE，那么会产生中断。如果 TXE 标志位置位需要向数据寄存器里填数据，维持完整的数据流。

当接收器接收数据时，当数据字的最后一个采样时钟沿到来时，数据从移位寄存器并行地转移到接收缓冲区，RXNE 位被置位，如果之前置位了 RXNEIE 位，还会产生中断。此时应该尽快读取数据寄存器取走数据。

图 19-2 SPI 主模式读写模式 0




图 19-3 SPI 主模式读写模式 1




图 19-4 SPI 主模式读写模式 2





图 19-5 SPI 主模式读写模式 3



19.2.3 从模式

当 SPI 模块工作在从模式时，SCK 用于接收主机发来的时钟，自身的波特率设置无效。配置成从模式的步骤如下：

配置 DEF 位设置数据位长度；

配置 CPHA 匹配主机工作模式；

根据收发的配置和 CPOL 来决定 SPI 的工作模式；

若需要在从模式进行发送，则需要将 CPOL 置位，配置为模式 2 或模式 3，主机根据需要更改配置；

若只需要在从模式进行接收，则只需要匹配主机 CPOL 模式即可；

配置 LSBFIRST 匹配主机数据帧格式；

硬件管理模式下，NSS 管脚需要保持为低电平，如果设置 NSS 为软件管理（SSM 置位），那么请

保持 SSI 不被置位；

清除 MSTR 位，置 SPE 位，开启 SPI 模式。

在发送时，当 SCK 出现第一个从机接收采样沿时，从机开始发送。发送的过程就是发送缓冲区的数据移到发送移位寄存器，当发送缓冲区的数据移到了移位寄存器之后，会置位 TXE 标志，如果之前置位了 TXEIE 位，那么会产生中断。

在接收时，最后一个时钟采样沿之后，RXNE 位被置位，移位寄存器接收到的字节被转移到接收缓冲区，读数据寄存器的读操作可以获得接收缓冲区里的数据。如果在 RXNE 置位之前 RXNEIE 已经被置位，那么会产生中断。

图 19-6 SPI 从模式读模式 0




图 19-7 SPI 从模式读模式 1




图 19-8 SPI 从模式读写模式 2





图 19-9 SPI 从模式读写模式 3



19.2.4 单工模式

SPI 接口可以工作在半双工模式，即主设备使用 MOSI 引脚，从设备使用 MISO 引脚进行通讯。使用半双工通讯时需要把 BIDIMODE 置位，使用 BIDIOE 控制传输方向。

在正常全双工模式下将 RXONLY 位置位可以将 SPI 模块设置为仅仅接收的单工模式，在 RXONLY 置位之后会释放一个数据脚，主模式和从模式释放的引脚并不相同。也可以不理睬接收的数据将 SPI 置成只发送的模式。

19.2.5 CRC

SPI 模块使用 CRC 校验保证全双工通信的可靠性，数据收发分别使用单独的 CRC 计算器。CRC 计算的多项式由多项式寄存器决定，对于 8 位数据宽度和 16 位数据宽度，会分别使用不同的计算方法。

设置 CRGEN 位会启用 CRC 校验，同时会使 CRC 计算器复位。在发送完最后一个数据字节后，置

CRCNEXT 位会在当前字节发送结束后发送 TXCRCR 计算器的计算结果，同时最后接收到的接收移位寄存器的值如果与本地算出来的 RXCRCR 的计算值不相符，那么 CRCERR 位会被置位。使用 CRC 校验需要在配置 SPI 工作模式时设置多项式计算器并置 CRCEN 位，并在最后一个字或半字置 CRCNEXT 位发送 CRC 并进行接收 CRC 的校验。注意，收发双方的 CRC 计算多项式应该统一。

19.2.6 DMA

SPI 模块支持使用 DMA 加快数据通讯速度，可以使用 DMA 向发送缓冲区填写数据，或使用 DMA 从接收缓冲区及时取走数据。DMA 会以 RXNE 和 TXE 为信号及时取走或发来数据。DMA 也可以工作在单工或加 CRC 校验的模式。

19.2.7 错误

● 主模式失效错误

当 SPI 工作在 NSS 引脚硬件管理模式，发生了外部拉低 NSS 引脚的操作；或在 NSS 引脚软件管理模式，SSI 位被清零；或 SPE 位被清零，导致 SPI 被关闭；或 MSTR 位被清零，SPI 进入从模式。如果 ERRIE 位已经被置位，还会产生中断。清除 MODF 位步骤：首先执行一次对 R16_SPI1_STATR 的读或写操作，然后写 R16_SPI1_CTLR1。

● 溢出错误

如果主机发送了数据，而从设备的接收缓冲区中还有未读取的数据，就会发生溢出错误，OVR 位被置位，如果 ERRIE 被置位还会产生中断。发送溢出错误应该重新开始当前传输。读取数据寄存器再读取状态寄存器会消除此位。

● CRC 错误

当接收到的 CRC 校验字和 RXCRCR 的值不匹配时，会产生 CRC 校验错误，CRCERR 位会被置位。

19.2.8 中断

SPI 模块的中断支持五个中断源，其中发送缓冲区空、接收缓冲区非空这两个事件分别会置位 TXE 和 RXNE，在分别置位了 TXEIE 和 RXNEIE 位的情况下会产生中断。除此之外上面提到的三种错误也会产生中断，分别是 MODF、OVR 和 CRCERR，在使能了 ERRIE 位之后，这三种错误也会产生错误中断。

19.3 寄存器描述

表 19-2 SPI1 相关寄存器列表

名称	访问地址	描述	复位值
R16_SPI1_CTLR1	0x40013000	SPI1 控制寄存器 1	0x0000
R16_SPI1_CTLR2	0x40013004	SPI1 控制寄存器 2	0x0000
R16_SPI1_STATR	0x40013008	SPI1 状态寄存器	0x0002
R16_SPI1_DATAR	0x4001300C	SPI1 数据寄存器	0x0000
R16_SPI1_CRCR	0x40013010	SPI1 多项式寄存器	0x0007
R16_SPI1_RCRCR	0x40013014	SPI1 接收 CRC 寄存器	0x0000
R16_SPI1_TCRCR	0x40013018	SPI1 发送 CRC 寄存器	0x0000
R16_SPI1_HSCR	0x40013024	SPI1 高速控制寄存器	0x0000

表 19-3 SPI2 相关寄存器列表

名称	访问地址	描述	复位值
R16_SPI2_CTLR1	0x40003800	SPI2 控制寄存器 1	0x0000
R16_SPI2_CTLR2	0x40003804	SPI2 控制寄存器 2	0x0000
R16_SPI2_STATR	0x40003808	SPI2 状态寄存器	0x0002
R16_SPI2_DATAR	0x4000380C	SPI2 数据寄存器	0x0000
R16_SPI2_CRCCR	0x40003810	SPI2 多项式寄存器	0x0007
R16_SPI2_RCRCR	0x40003814	SPI2 接收 CRC 寄存器	0x0000
R16_SPI2_TCRCR	0x40003818	SPI2 发送 CRC 寄存器	0x0000
R16_SPI2_HSCR	0x40003824	SPI2 高速控制寄存器	0x0000

19.3.1 SPI 控制寄存器 1 (SPIx_CTLR1) (x=1/2)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIDI MODE	BIDI OE	CRCEN	CRC NEXT	DFF	RX ONLY	SSM	SSI	LSB FIRST	SPE	BR[2:0]			MSTR	CPOL	CPHA

位	名称	访问	描述	复位值
15	BIDIMODE	RW	单向数据模式使能位。 1: 选择单线双向模式; 0: 选择双线双向模式。	0
14	BIDIOE	RW	单线输出使能位, 和 BIDIMODE 配合使用。 1: 使能输出, 仅发送; 0: 禁止输出, 仅接收。	0
13	CRCEN	RW	硬件 CRC 校验使能位, 该位只能在 SPE 为 0 时写入, 该位只能在全双工模式下使用。 1: 启动 CRC 计算; 0: 禁止 CRC 计算。	0
12	CRCNEXT	RW	在接下来的一次数据传输后, 发送 CRC 寄存器的值。这位应该在向数据寄存器写入最后一个数据后立刻置位。 1: 发送 CRC 校验结果; 0: 继续发送数据寄存器的数据。	0
11	DFF	RW	数据帧长度位, 此位只能在 SPE 为 0 时写入。 1: 使用 16 位数据长度进行收发; 0: 使用 8 位数据长度进行收发。	0
10	RXONLY	RW	双线模式下只接收位, 该位和 BIDIMODE 配合使用。置此位可以让设备只接收不发送。 1: 只接收, 单工模式; 0: 全双工模式。	0
9	SSM	RW	片选引脚管理位, 此位决定 NSS 引脚的电平由硬件还是软件控制。 1: 软件控制 NSS 引脚; 0: 硬件控制 NSS 引脚。	0
8	SSI	RW	片选引脚控制位, 在 SSM 置位的情况下, 此位	0

			决定 NSS 引脚的电平。 1: NSS 为高电平; 0: NSS 为低电平。	
7	LSBFIRST	RW	帧格式控制位。不可以在通讯时修改此位。 1: 先发送 LSB; 0: 先发送 MSB。	0
6	SPE	RW	SPI 使能位。 1: 启用 SPI; 0: 禁用 SPI。	0
[5:3]	BR[2:0]	RW	波特率设置域, 在通讯时不可以修改此域。 000: $F_{PCLK}/2$; 001: $F_{PCLK}/4$; 010: $F_{PCLK}/8$; 011: $F_{PCLK}/16$; 100: $F_{PCLK}/32$; 101: $F_{PCLK}/64$; 110: $F_{PCLK}/128$; 111: $F_{PCLK}/256$ 。 注: 此位仅适用于 HSRXEN 位为 0 的情况; 当 HSRXEN 位为 1 时, SCK 频率为 $F_{PCLK}/(BR+2)$ 。	000b
2	MSTR	RW	主从设置位, 在通讯时不可以修改此位。 1: 配置为主设备; 0: 配置为从设备。	0
1	CPOL	RW	时钟极性选择位, 在通讯时不可以修改此位。 1: 空闲状态时, SCK 保持高电平; 0: 空闲状态时, SCK 保持低电平。	0
0	CPHA	RW	时钟相位设置位, 在通讯时不可以修改此位。 1: 数据采样从第二个时钟沿开始; 0: 数据采样从第一个时钟沿开始。	0

19.3.2 SPI 控制寄存器 2 (SPIx_CTLR2) (x=1/2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TXEIE	RXNEIE	ERRIE	Reserved	SSOE	TXDMAEN	RXDMAEN	

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	TXEIE	RW	发送缓冲区空中断使能位。置此位允许 TXE 被置位时产生中断。	0
6	RXNEIE	RW	接收缓冲区非空中断使能位。置此位允许 RXNE 被置位时产生中断。	0
5	ERRIE	RW	错误中断使能位。置此位允许在产生错误 (CRCERR, OVR, MODF) 时产生中断。	0
[4:3]	Reserved	RO	保留。	0
2	SSOE	RW	SS 输出使能。禁止 SS 输出可以工作在多主模式下。 1: 使能 SS 输出; 0: 禁止主模式下的 SS 输出。	0

1	TXDMAEN	RW	发送缓冲区 DMA 使能位。 1: 启用发送缓冲区 DMA; 0: 禁用发送缓冲区 DMA。	0
0	RXDMAEN	RW	接收缓冲区 DMA 使能位。 1: 启用接收缓冲区 DMA; 0: 禁用接收缓冲区 DMA。	0

19.3.3 SPI 状态寄存器 (SPIx_STATR) (x=1/2)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BSY	OVR	MODF	CRC ERR	Reserved	TXE	RXNE	

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	BSY	R0	忙标志位, 该位由硬件置位或复位。 1: SPI 正在通讯, 或发送缓冲区非空; 0: SPI 不在通讯。	0
6	OVR	RW0	溢出标志位, 该位由硬件置位, 软件复位。 1: 出现溢出错误; 0: 没有出现溢出错误。	0
5	MODF	R0	模式错误标志位, 该位由硬件置位, 软件复位。 1: 出现了模式错误; 0: 没有出现模式错误。	0
4	CRCERR	RW0	CRC 错误标志位, 该位由硬件置位, 软件复位。 1: 收到的 CRC 值与 RCRCR 的值不一致; 0: 收到的 CRC 值与 RCRCR 的值一致。	0
[3:2]	Reserved	R0	保留。	0
1	TXE	R0	发送缓冲区为空标志位。 1: 发送缓冲区为空; 0: 发送缓冲区非空。	1
0	RXNE	R0	接收缓冲区非空标志位。 1: 接收缓冲区非空; 0: 接收缓冲区为空。	0

19.3.4 SPI 数据寄存器 (SPIx_DATAR) (x=1/2)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR[15:0]															

位	名称	访问	描述	复位值
[15:0]	DR[15:0]	RW	数据寄存器。数据寄存器用于存放接收到的数据或预存将要发送出去的数据, 因此数据寄存	0

			器的读写实际上是对应操作不同的区域，其中读对应接收缓冲区，写对应发送缓冲区。数据的接收和发送可以是 8 位或者 16 位的，需要在传输之前就确定使用多少位的数据。使用 8 位进行数据传输时，只有数据寄存器的低 8 位被使用，接收时高 8 位强制为 0。使用 16 位数据结构则会使全部 16 位数据寄存器被使用。	
--	--	--	--	--

19.3.5 SPI 多项式寄存器 (SPIx_CRCR) (x=1/2)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRCPOLY[15:0]															

位	名称	访问	描述	复位值
[15:0]	CRCPOLY[15:0]	RW	CRC 多项式。此域定义 CRC 计算用到的多项式。	0007h

19.3.6 SPI 接收 CRC 寄存器 (SPIx_RXCR) (x=1/2)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXCRC[15:0]															

位	名称	访问	描述	复位值
[15:0]	RXCRC[15:0]	RO	接收 CRC 值。存储着计算出来的接收到的字节的 CRC 校验的结果。对 CRCEN 置位会复位该寄存器。计算方法使用 CRCPOLY 用到的多项式。8 位模式下只有低 8 位参与计算，16 位模式下全部 16 位都会参与计算。需要在 BSY 为 0 时去读取这个寄存器。	0

19.3.7 发送 CRC 寄存器 (SPIx_TXCR) (x=1/2)

偏移地址: 0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXCRC[15:0]															

位	名称	访问	描述	复位值
[15:0]	TXCRC[15:0]	RO	发送 CRC 值。存储着计算出来的已经发送出去的字节的 CRC 校验的结果。对 CRCEN 置位会复位该寄存器。计算方法使用 CRCPOLY 用到的多项式。8 位模式下只有低 8 位参与计算，16 位模式下全部 16 位都会参与计算。需要在 BSY 为 0 时去读取这个寄存器。	0

19.3.8 SPI 高速控制寄存器 (SPIx_HSCR) (x=1/2)

偏移地址：0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															HSRX EN

位	名称	访问	描述	复位值
[15:1]	Reserved	RO	保留	0
0	HSRXEN	RW	SPI 高速模式下读使能： 1：使能高速读模式； 0：关闭高速读模式。	0

第 20 章 USB 全速主机/设备控制器（USBFS）

20.1 USB 控制器简介

内嵌 USB2.0 控制器和 USB-PHY，具有主机控制器和 USB 设备控制器双重角色。当作为主机控制器时，它可支持低速、全速和高速的 USB 设备/HUB。当作为设备控制器时，可以灵活设置为低速、全速或高速模式以适应各种应用。

芯片内嵌 USB 控制器及收发器，特性如下：

- 双重角色设备控制器，支持 USB Host 主机功能和 USB Device 设备功能。
- 主机和设备模式均支持 USB2.0 全速 12Mbps 或低速 1.5Mbps。
- 支持软件 HNP 和 SRP 协议。
- 支持 USB 控制传输、批量传输、中断传输和同步/实时传输。
- 支持最大 64 字节的数据包，内置 FIFO，支持中断和 DMA。

20.2 寄存器描述

USB 相关寄存器分为 3 个部分，部分寄存器是在主机和设备模式下进行复用的。

- USB 全局寄存器
- USB 设备控制寄存器
- USB 主机控制寄存器

20.2.1 全局寄存器描述

表 20-1 USBFS 相关寄存器列表

名称	访问地址	描述	复位值
R8_USB_CTRL	0x50000000	USB 控制寄存器	0x06
R8_USB_INT_EN	0x50000002	USB 中断使能寄存器	0x00
R8_USB_DEV_AD	0x50000003	USB 设备地址寄存器	0x00
R8_USB_MIS_ST	0x50000005	USB 杂项状态寄存器	0xXX
R8_USB_INT_FG	0x50000006	USB 中断标志寄存器	0x20
R8_USB_INT_ST	0x50000007	USB 中断状态寄存器	0xXX
R16_USB_RX_LEN	0x50000008	USB 接收长度寄存器	0xXX

20.2.1.1 USB 控制寄存器（R8_USB_CTRL）

位	名称	访问	描述	复位值
7	RB_UC_HOST_MODE	RW	USB 工作模式选择位： 1：主机模式（HOST）； 0：设备模式（DEVICE）。	0
6	RB_UC_LOW_SPEED	RW	USB 总线信号传输速率选择位： 1：1.5Mbps； 0：12Mbps。	0
5	RB_UC_DEV_PU_EN	RW	USB 设备模式下，USB 设备使能和内部上拉电阻控制位，为 1 则使能 USB 设备传输并且启用内部上拉电阻。	0
[5:4]	MASK_UC_SYS_CTRL	RW	见下表配置 USB 系统。	0
3	RB_UC_INT_BUSY	RW	USB 传输完成中断标志未清零前自动暂停	0

			使能位： 1：在中断标志 UIF_TRANSFER 未清零前自动暂停，设备模式下自动应答忙 NAK，主机模式下自动暂停后续传输； 0：不暂停。	
2	RB_UC_RST_SIE	RW	USB 协议处理器复位控制位： 1：关闭 USB 并复位 USB 协议处理器(SIE)，PA11/PA12 作为普通 GPIO； 0：启用 USB，PA11/PA12 作为 USB 专用引脚。	1
1	RB_UC_CLR_ALL	RW	USB 的 FIFO 和中断标志清零： 1：强制清空和清零； 0：不清。	1
0	RB_UC_DMA_EN	RW	USB 的 DMA 和 DMA 中断控制位： 1：使能 DMA 功能和 DMA 中断； 0：关闭 DMA。	0

当 RB_UC_RST_SIE=0 时，由 RB_UC_HOST_MODE 和 MASK_UC_SYS_CTRL 组成 USB 系统控制组合：

表 20-2 USB 系统控制组合

RB_UC_HOST_MODE	MASK_UC_SYS_CTRL	USB 系统控制描述
0	00	禁止 USB 设备功能，关闭内部上拉电阻。
0	01	使能 USB 设备功能，关闭内部上拉电阻，需加外部上拉。
0	1x	使能 USB 设备功能，启用内部 1.5K 上拉电阻。该上拉电阻优先于下拉电阻，也可用于 GPIO 模式。
1	00	USB 主机模式，正常工作状态。
1	01	USB 主机模式，强制 DP/DM 输出 SE0 状态。
1	10	USB 主机模式，强制 DP/DM 输出 J 状态。
1	11	USB 主机模式，强制 DP/DM 输出 K 状态/唤醒。

20.2.1.2 USB 中断使能寄存器 (R8_USB_INT_EN)

位	名称	访问	描述	复位值
7	Reserved	RO	保留。	0
6	RB_UIE_DEV_NAK	RW	USB 设备模式，接收到 NAK 中断： 1：使能中断； 0：禁止中断。	0
5	RB_UID_1_WIRE	RW	USB 单线模式使能： 1：开启； 0：禁止。	0
4	RB_UIE_FIFO_OV	RW	FIFO 溢出中断： 1：使能中断； 0：禁止中断。	0
3	RB_UIE_HST_SOF	RW	USB 主机模式，SOF 定时中断： 1：使能中断； 0：禁止中断。	0
2	RB_UIE_SUSPEND	RW	USB 总线挂起或唤醒事件中断： 1：使能中断； 0：禁止中断。	0
1	RB_UIE_TRANSFER	RW	USB 传输完成中断： 1：使能中断； 0：禁止中断。	0
0	RB_UIE_DETECT	RW	USB 主机模式，USB 设备连接或断开事件中断：	0

			1: 使能中断; 0: 禁止中断。	
	RB_UIE_BUS_RST	RW	USB 设备模式, USB 总线复位事件中断: 1: 使能中断; 0: 禁止中断。	0

20.2.1.3 USB 设备地址寄存器 (R8_USB_DEV_AD)

位	名称	访问	描述	复位值
7	RB_UDA_GP_BIT	RW	USB 通用标志位, 用户自定义。	0
[6:0]	MASK_USB_ADDR	RW	主机模式: 当前操作的 USB 设备地址; 设备模式: 该 USB 自身地址。	0

20.2.1.4 USB 杂项状态寄存器 (R8_USB_MIS_ST)

位	名称	访问	描述	复位值
7	RB_UMS_SOF_PRES	RO	USB 主机模式下 SOF 包预示状态位: 1: 将要发送 SOF 包, 此时如有其它 USB 数据包将被自动延后; 0: 无 SOF 包发送。	x
6	RB_UMS_SOF_ACT	RO	USB 主机模式下 SOF 包传输状态位: 1: 正在发出 SOF 包; 0: 发送完成或者空闲。	x
5	RB_UMS_SIE_FREE	RO	USB 协议处理器的空闲状态位: 1: 协议器空闲; 0: 忙, 正在进行 USB 传输。	1
4	RB_UMS_R_FIFO_RDY	RO	USB 接收 FIFO 数据就绪状态位: 1: 接收 FIFO 非空; 0: 接收 FIFO 为空。	0
3	RB_UMS_BUS_RST	RO	USB 总线复位状态位: 1: 当前 USB 总线处于复位态; 0: 当前 USB 总线处于非复位态。	x
2	RB_UMS_SUSPEND	RO	USB 挂起状态位: 1: USB 总线处于挂起态, 有一段时间没有 USB 活动; 0: USB 总线处于非挂起态。	0
1	RB_UMS_DM_LEVEL	RO	USB 主机模式下, 设备刚连入 USB 端口时 DM 引脚的电平状态, 用于判断速度: 1: 高电平/低速; 0: 低电平/全速。	0
0	RB_UMS_DEV_ATTACH	RO	USB 主机模式下端口的 USB 设备连接状态位: 1: 端口已经连接 USB 设备; 0: 端口没有 USB 设备连接。	0

20.2.1.5 USB 中断标志寄存器 (R8_USB_INT_FG)

位	名称	访问	描述	复位值
7	RB_U_IS_NAK	RO	USB 设备模式下, NAK 响应状态位: 1: 当前 USB 传输过程中回应 NAK;	0

			0: 无 NAK 响应。	
6	RB_U_TOG_OK	RO	当前 USB 传输 DATA0/1 同步标志匹配状态位: 1: 同步; 0: 不同步。	0
5	RB_U_SIE_FREE	RO	USB 协议处理器空闲状态位: 1: USB 空闲; 0: 忙, 正在进行 USB 传输。	1
4	RB_UIF_FIFO_OV	RW	USB FIFO 溢出中断标志位, 写 1 清零: 1: FIFO 溢出触发; 0: 无事件。	0
3	RB_UIF_HST_SOF	RW	USB 主机模式下 SOF 定时中断标志位, 写 1 清零: 1: SOF 包传输完成触发; 0: 无事件。	0
2	RB_UIF_SUSPEND	RW	USB 总线挂起或唤醒事件中中断标志位, 写 1 清零: 1: USB 挂起事件或唤醒事件触发; 0: 无事件。	0
1	RB_UIF_TRANSFER	RW	USB 传输完成中断标志位, 写 1 清零: 1: 一个 USB 传输完成触发; 0: 无事件。	0
0	RB_UIF_DETECT	RW	USB 主机模式下 USB 设备连接或断开事件中中断标志位, 写 1 清零: 1: 检测到 USB 设备连接或断开触发; 0: 无事件。	0
	RB_UIF_BUS_RST	RW	USB 设备模式下 USB 总线复位事件中中断标志位, 写 1 清零: 1: USB 总线复位事件触发; 0: 无事件。	0

20.2.1.6 USB 中断状态寄存器 (R8_USB_INT_ST)

位	名称	访问	描述	复位值
7	RB_UIS_SETUP_ACT	RO	USB 设备模式下, 该位为 1 表示当前已成功接收到 8 字节的 SETUP 请求包, SETUP 令牌不影响 RB_UIS_TOG_OK 和 MASK_UIS_TOKEN、MASK_UIS_ENDP 及 RB_USB_RX_LEN。	0
6	RB_UIS_TOG_OK	RO	当前 USB 传输 DATA0/1 同步标志匹配状态位, 同 RB_U_TOG_OK: 1: 同步; 0: 不同步。	0
[5:4]	MASK_UIS_TOKEN	RO	设备模式下, 当前 USB 传输事务的令牌 PID 标识。	x
[3:0]	MASK_UIS_ENDP	RO	设备模式下, 当前 USB 传输事务的端点号。	x
	MASK_UIS_H_RES	RO	主机模式下, 当前 USB 传输事务的应答 PID 标识, 0000 表示设备无应答或超时; 其它值表示应答 PID。	x

MASK_UIS_TOKEN 用于 USB 设备模式下标识当前 USB 传输事务的令牌 PID：00 表示 OUT 包；01 保留；10 表示 IN 包；11 表示 SETUP 包。

MASK_UIS_H_RES 仅在主机模式下有效。在主机模式下，若主机发送 OUT/SETUP 令牌包时，则该 PID 是握手包 ACK/NAK/STALL，或是设备无应答/超时。若主机发送 IN 令牌包，则该 PID 是数据包的 PID（DATA0/DATA1）或握手包 PID。

20.2.1.7 USB 接收长度寄存器（R16_USB_RX_LEN）

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
[9:0]	R16_USB_RX_LEN	R0	当前 USB 端点接收的数据字节数	x

20.2.2 设备寄存器描述

USBFS 模块在 USB 设备模式下，提供了端点 0~7 共 8 组双向端点，除端点 3 之外的所有端点的最大数据包长度都是 64 字节，端点 3 的最大数据包长度为 1023 字节。

- 端点 0 是默认端点，支持控制传输，发送和接收共用一个 64 字节数据缓冲区。
- 端点 1~7 各自包括一个发送端点 IN 和一个接收端点 OUT，发送和接收各有一个独立的数据缓冲区，支持批量传输、中断传输和实时/同步传输。
- 端点 0 具有独立的 DMA 地址，收发共用，端点 1~7 的发送和接收各有一个 DMA 地址。通过 UEPn_BUF_MOD 可以设置数据缓冲区的模式为双缓冲或单缓冲。若使用双缓冲区模式，该端点只能使用单方向传输。
- 每组端点都具有收发控制寄存器 R16_UEPn_CTRL 和发送长度寄存器 R16_UEPn_T_LEN 和 R32_UEPn_DMA（n=0~7），用于配置该端点的同步触发位、对 OUT 事务和 IN 事务的响应以及发送数据的长度等。

作为 USB 设备所必要的 USB 总线上拉电阻可以由软件随时设置是否启用，当 USB 控制寄存器 R8_USB_CTRL 中的 RB_UC_DEV_PU_EN 置 1 时，控制器根据 RB_UC_SPEED_TYPE 的速度设置，在内部为 USB 总线的 DP/DM 引脚连接上拉电阻，并启用 USB 设备功能。

当检测到 USB 总线复位、USB 总线挂起或唤醒事件，或当 USB 成功处理完数据发送或数据接收后，USB 协议处理器都将设置相应的中断标志，如果中断使能打开，还会产生相应的中断请求。应用程序可以直接查询或在 USB 中断服务程序中查询并分析中断标志寄存器 R8_USB_INT_FG，根据 RB_UIF_BUS_RST 和 RB_UIF_SUSPEND 进行相应的处理；并且，如果 RB_UIF_TRANSFER 有效，那么还需要继续分析 USB 中断状态寄存器 R8_USB_INT_ST，根据当前端点号 MASK_UIS_ENDP 和当前事务令牌 PID 标识 MASK_UIS_TOKEN 进行相应的处理。如果事先设定了各个端点的 OUT 事务的同步触发位 RB_UEP_R_TOG，那么可以通过 RB_U_TOG_OK 或 RB_UIS_TOG_OK 判断当前所接收到的数据包同步触发位是否与该端点的同步触发位匹配，如果数据同步，则数据有效；如果数据不同步，则数据应该被丢弃。每次处理完 USB 发送或接收中断后，都应该正确修改相应端点的同步触发位，用于下次所发送的数据包或下次所接收的数据包是否同步检测；另外，设置 RB_UEP_T_AUTO_TOG 或 RB_UEP_R_AUTO_TOG 可以实现在发送成功或接收成功后自动修改相应的同步触发位（翻转或自减）。

各个端点准备发送的数据在各自的缓冲区中，准备发送的数据长度是独立设定在 R16_UEPn_T_LEN 中；各个端点接收到的数据在各自的缓冲区中，但是接收到的数据长度都在 USB 接收长度寄存器 R16_USB_RX_LEN 中，可以在 USB 接收中断时根据当前端点号区分。

表 20-3 设备相关寄存器列表

名称	访问地址	描述	复位值
R8_UDEV_CTRL	0x50000001	USB 设备物理端口控制寄存器	0xX0
R8_UEP4_1_MOD	0x5000000C	端点 1/4 模式控制寄存器	0x00
R8_UEP2_3_MOD	0x5000000D	端点 2/3 模式控制寄存器	0x00

R8_UEP5_6_MOD	0x5000000E	端点 5/6 模式控制寄存器	0x00
R8_UEP7_MOD	0x5000000F	端点 7 模式控制寄存器	0x00
R32_UEP0_DMA	0x50000010	端点 0 缓冲区起始地址	0x0000XXXX
R32_UEP1_DMA	0x50000014	端点 1 缓冲区起始地址	0x0000XXXX
R32_UEP2_DMA	0x50000018	端点 2 缓冲区起始地址	0x0000XXXX
R32_UEP3_DMA	0x5000001C	端点 3 缓冲区起始地址	0x0000XXXX
R32_UEP4_DMA	0x50000020	端点 4 缓冲区起始地址	0x0000XXXX
R32_UEP5_DMA	0x50000024	端点 5 缓冲区起始地址	0x0000XXXX
R32_UEP6_DMA	0x50000028	端点 6 缓冲区起始地址	0x0000XXXX
R32_UEP7_DMA	0x5000002C	端点 7 缓冲区起始地址	0x0000XXXX
R32_USB_EP0_CTRL	0x50000030	端点 0 发送长度和控制寄存器	0x000000XX
R16_UEP0_T_LEN	0x50000030	端点 0 发送长度寄存器	0x00XX
R16_UEP0_CTRL	0x50000032	端点 0 控制寄存器	0x0000
R32_USB_EP1_CTRL	0x50000034	端点 1 发送长度和控制寄存器	0x000000XX
R16_UEP1_T_LEN	0x50000034	端点 1 发送长度寄存器	0x00XX
R16_UEP1_CTRL	0x50000036	端点 1 控制寄存器	0x0000
R32_USB_EP2_CTRL	0x50000038	端点 2 发送长度和控制寄存器	0x000000XX
R16_UEP2_T_LEN	0x50000038	端点 2 发送长度寄存器	0x00XX
R16_UEP2_CTRL	0x5000003A	端点 2 控制寄存器	0x0000
R32_USB_EP3_CTRL	0x5000003C	端点 3 发送长度和控制寄存器	0x000000XX
R16_UEP3_T_LEN	0x5000003C	端点 3 发送长度寄存器	0x00XX
R16_UEP3_CTRL	0x5000003E	端点 3 控制寄存器	0x0000
R32_USB_EP4_CTRL	0x50000040	端点 4 发送长度和控制寄存器	0x000000XX
R16_UEP4_T_LEN	0x50000040	端点 4 发送长度寄存器	0x00XX
R16_UEP4_CTRL	0x50000042	端点 4 控制寄存器	0x0000
R32_USB_EP5_CTRL	0x50000044	端点 5 发送长度和控制寄存器	0x000000XX
R16_UEP5_T_LEN	0x50000044	端点 5 发送长度寄存器	0x00XX
R16_UEP5_CTRL	0x50000046	端点 5 控制寄存器	0x0000
R32_USB_EP6_CTRL	0x50000048	端点 6 发送长度和控制寄存器	0x000000XX
R16_UEP6_T_LEN	0x50000048	端点 6 发送长度寄存器	0x00XX
R16_UEP6_CTRL	0x5000004A	端点 6 控制寄存器	0x0000
R32_USB_EP7_CTRL	0x5000004C	端点 7 发送长度和控制寄存器	0x000000XX
R16_UEP7_T_LEN	0x5000004C	端点 7 发送长度寄存器	0x00XX
R16_UEP7_CTRL	0x5000004E	端点 7 控制寄存器	0x0000

20.2.2.1 USB 设备物理端口控制寄存器 (R8_UDEV_CTRL)

位	名称	访问	描述	复位值
7	RB_UD_PD_DIS	RW	USB 设备端口 UDP/UDM 引脚内部下拉电阻控制位： 1：禁用内部下拉； 0：使能内部下拉，也可用于 GPIO 模式提供下拉电阻。 <i>注：已改由 GPIOC_CFGXR 的 MODE 和 CNF 及 GPIOC_OUTDR 设置下拉，此位保留</i>	1
6	Reserved	RO	保留。	0

5	RB_UD_DP_PIN	RO	当前 UDP 引脚状态： 1：高电平； 0：低电平。	X
4	RB_UD_DM_PIN	RO	当前 UDM 引脚状态： 1：高电平； 0：低电平。	X
3	Reserved	RO	保留。	0
2	RB_UD_LOW_SPEED	RW	USB 设备物理端口低速模式使能位： 1：选择 1.5Mbps 低速模式； 0：选择 12Mbps 全速模式。	0
1	RB_UD_GP_BIT	RW	USB 设备模式通用标志位，用户自定义。	0
0	RB_UD_PORT_EN	RW	USB 设备物理端口使能位： 1：使能物理端口； 0：禁用物理端口。	0

20.2.2.2 端点 1/4 模式控制寄存器 (R8_UEP4_1_MOD)

位	名称	访问	描述	复位值
7	RB_UEP1_RX_EN	RW	1：使能端点 1 接收 (OUT)； 0：禁止端点 1 接收。	0
6	RB_UEP1_TX_EN	RW	1：使能端点 1 发送 (IN)； 0：禁止端点 1 发送。	0
5	Reserved	RO	保留。	0
4	RB_UEP1_BUF_MOD	RW	端点 1 数据缓冲区模式控制位。	0
3	RB_UEP4_RX_EN	RW	1：使能端点 4 接收 (OUT)； 0：禁止端点 4 接收。	0
2	RB_UEP4_TX_EN	RW	1：使能端点 4 发送 (IN)； 0：禁止端点 4 发送。	0
1	Reserved	RO	保留。	0
0	RB_UEP4_BUF_MOD	RW	端点 4 数据缓冲区模式控制位。	0

20.2.2.3 端点 2/3 模式控制寄存器 (R8_UEP2_3_MOD)

位	名称	访问	描述	复位值
7	RB_UEP3_RX_EN	RW	1：使能端点 3 接收 (OUT)； 0：禁止端点 3 接收。	0
6	RB_UEP3_TX_EN	RW	1：使能端点 3 发送 (IN)； 0：禁止端点 3 发送。	0
5	Reserved	RO	保留。	0
4	RB_UEP3_BUF_MOD	RW	端点 3 数据缓冲区模式控制位。	0
3	RB_UEP2_RX_EN	RW	1：使能端点 2 接收 (OUT)； 0：禁止端点 2 接收。	0
2	RB_UEP2_TX_EN	RW	1：使能端点 2 发送 (IN)； 0：禁止端点 2 发送。	0
1	Reserved	RO	保留。	0
0	RB_UEP2_BUF_MOD	RW	端点 2 数据缓冲区模式控制位。	0

20.2.2.4 端点 5/6 模式控制寄存器 (R8_UEP5_6_MOD)

位	名称	访问	描述	复位值
7	RB_UEP6_RX_EN	RW	1: 使能端点 6 接收 (OUT) ; 0: 禁止端点 6 接收。	0
6	RB_UEP6_TX_EN	RW	1: 使能端点 6 发送 (IN) ; 0: 禁止端点 6 发送。	0
5	Reserved	RO	保留。	0
4	RB_UEP6_BUF_MOD	RW	端点 6 数据缓冲区模式控制位。	0
3	RB_UEP5_RX_EN	RW	1: 使能端点 5 接收 (OUT) ; 0: 禁止端点 5 接收。	0
2	RB_UEP5_TX_EN	RW	1: 使能端点 5 发送 (IN) ; 0: 禁止端点 5 发送。	0
1	Reserved	RO	保留。	0
0	RB_UEP5_BUF_MOD	RW	端点 5 数据缓冲区模式控制位。	0

20.2.2.5 端点 7 模式控制寄存器 (R8_UEP7_MOD)

位	名称	访问	描述	复位值
[7:4]	Reserved	RO	保留。	0
3	RB_UEP7_RX_EN	RW	1: 使能端点 7 接收 (OUT) ; 0: 禁止端点 7 接收。	0
2	RB_UEP7_TX_EN	RW	1: 使能端点 7 发送 (IN) ; 0: 禁止端点 7 发送。	0
1	Reserved	RO	保留。	0
0	RB_UEP7_BUF_MOD	RW	端点 7 数据缓冲区模式控制位。	0

由 RB_UEPn_RX_EN 和 RB_UEPn_TX_EN 以及 RB_UEPn_BUF_MOD 组合分别配置 USB 端点 1-7 的数据缓冲区模式，具体参考表 20-4。其中，在双 64 字节缓冲区模式下，USB 数据传输时将根据 RB_UEP_*_TOG=0 选择前 64 字节缓冲区，根据 RB_UEP_*_TOG=1 选择后 64 字节缓冲区，设置 RB_UEP_AUTO_TOG=1 可实现自动切换。需要注意的是：在同步传输时，(RB_UEPn_RX_EN, RB_UEPn_TX_EN, RB_UEPn_BUF_MOD) 仅为 (1, 0, 0) 或 (0, 1, 0) 时，端点 3 支持最大 1023 字节。

表 20-4 端点 n 缓冲区模式 (n=1-7)

RB_UEPn_RX_EN	RB_UEPn_TX_EN	RB_UEPn_BUF_MOD	描述：以 R16_UEPn_DMA 为起始地址由低向高排列
0	0	X	端点被禁用，未用到 R16_UEPn_DMA 缓冲区。
1	0	0	单 64 字节接收缓冲区 (OUT)。
1	0	1	双 64 字节接收缓冲区 (OUT)，由 RB_UEP_R_TOG 选择。
0	1	0	单 64 字节发送缓冲区 (IN)。
0	1	1	双 64 字节发送缓冲区 (IN)，由 RB_UEP_T_TOG 选择。
1	1	0	单 64 字节接收缓冲区 (OUT)，单 64 字节发送缓冲区 (IN)。
1	1	1	双 64 字节接收缓冲区 (OUT)，通过 RB_UEP_R_TOG 选择， 双 64 字节发送缓冲区 (IN)，通过 RB_UEP_T_TOG 选择。 全部 256 字节排列如下： UEPn_DMA+0 地址：RB_UEP_R_TOG=0 时端点接收地址； UEPn_DMA+64 地址：RB_UEP_R_TOG=1 时端点接收地址；

			UEPn_DMA+128 地址: RB_UEP_T_TOG=0 时端点发送地址; UEPn_DMA+192 地址: RB_UEP_T_TOG=1 时端点发送地址。
--	--	--	--

20.2.2.6 端点 n 缓冲区起始地址 (R32_UEPn_DMA) (n=0-7)

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
[14:0]	UEPn_DMA	RW	端点 n 缓冲区起始地址。 低 15 位有效, 地址必须 4 字节对齐。	x

20.2.2.7 端点 n 发送长度和控制寄存器 (R32_USB_EPn_CTRL) (n=0-7)

位	名称
[31:16]	R16_UEPn_CTRL
[15:0]	R16_UEPn_T_LEN

20.2.2.8 端点 n 发送长度寄存器 (R16_UEPn_T_LEN) (n=0-1)

位	名称	访问	描述	复位值
[15:7]	Reserved	R0	保留。	0
[6:0]	R8_UEPn_T_LEN	RW	设置 USB 端点 n 准备发送的数据字节数 n=0、1。	x

20.2.2.9 端点 n 发送长度寄存器 (R16_UEPn_T_LEN) (n=2)

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	HOST_PID3	RW	主机模式下的 PID[3]。	0
[6:0]	R8_UEPn_T_LEN	RW	设置 USB 端点 n 准备发送的数据字节数 n=2。	x

20.2.2.10 端点 n 发送长度寄存器 (R16_UEPn_T_LEN) (n=3)

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
[9:0]	R8_UEPn_T_LEN	RW	设置 USB 端点 n 准备发送的数据字节数 n=3。	x

20.2.2.11 端点 n 发送长度寄存器 (R16_UEPn_T_LEN) (n=4-7)

位	名称	访问	描述	复位值
[15:7]	Reserved	R0	保留。	0
[6:0]	R8_UEPn_T_LEN	RW	设置 USB 端点 n 准备发送的数据字节数 n=4、5、6、7。	x

20.2.2.12 端点 n 控制寄存器 (R16_UEPn_CTRL) (n=0-7)

位	名称	访问	描述	复位值
[15:12]	Reserved	R0	保留。	0
11	RB_UEP_R_AUTO_TOG	RW	同步触发位自动翻转使能控制位:	0

			1: 数据接收成功后自动翻转相应的同步触发位; 0: 不自动翻转, 可以手动切换。 注: 端点 0 此位保留。	
10	MASK_UEP_R_TOG	RW	USB 端点 n 的接收器 (处理 OUT 事务) 期望的同步触发位: 1: 期望 DATA1; 0: 期望 DATA0。	0
[9:8]	MASK_UEP_R_RES	RW	端点 n 的接收器对 OUT 事务的响应控制: 00: 应答 ACK; 01: 超时/无响应, 用于非端点 0 的实时/同步传输; 10: 应答 NAK 或忙; 11: 应答 STALL 或错误。	00b
[7:4]	Reserved	RO	保留。	0
3	RB_UEP_T_AUTO_TOG	RW	同步触发位自动翻转使能控制位: 1: 数据发送成功后自动翻转相应的同步触发位; 0: 不自动翻转, 可以手动切换。 注: 端点 0 此位保留。	0
2	RB_UEP_T_TOG	RW	USB 端点 n 的发送器 (处理 IN 事务) 准备的同步触发位: 1: 发送 DATA1; 0: 发送 DATA0。	0
[1:0]	MASK_UEP_T_RES	RW	端点 n 的发送器对 IN 事务的响应控制: 00: DATA0/DATA1 数据就绪并期望 ACK; 01: 应答 DATA0/DATA1 并期望无响应, 用于非端点 0 的实时/同步传输; 10: 应答 NAK 或忙; 11: 应答 STALL 或错误。	00b

20.2.3 USB 主机寄存器

在 USB 主机模式下, 芯片提供了一组双向主机端点, 包括一个发送端点 OUT 和一个接收端点 IN, 一个数据包的最大长度是 1024 字节 (同步传输), 支持控制传输、中断传输、批量传输和实时/同步传输。

主机端点发起的每一个 USB 事务, 在处理结束后总是自动设置 RB_UIF_TRANSFER 中断标志。应用程序可以直接查询或在 USB 中断服务程序中查询并分析中断标志寄存器 R8_USB_INT_FG, 根据各中断标志分别进行相应的处理; 并且, 如果 RB_UIF_TRANSFER 有效, 那么还需要继续分析 USB 中断状态寄存器 R8_USB_INT_ST, 根据当前 USB 传输事务的应答 PID 标识 MASK_UIS_H_RES 进行相应的处理。

如果事先设定了主机接收端点的 IN 事务的同步触发位 (RB_UH_R_TOG), 那么可以通过 RB_U_TOG_OK 或 RB_UIS_TOG_OK 判断当前所接收到的数据包同步触发位是否与主机接收端点的同步触发位匹配, 如果数据同步, 则数据有效; 如果数据不同步, 则数据应该被丢弃。每次处理完 USB 发送或接收中断后, 都应该正确修改相应主机端点的同步触发位, 用于同步下次所发送的数据包和检测下次所接收的数据包是否同步; 另外, 通过设置 RB_UH_T_AUTO_TOG 和 RB_UH_R_AUTO_TOG 可以实现发送成功或接收成功后自动翻转相应的同步触发位。

USB 主机令牌设置寄存器 R8_UH_EP_PID 用于设置被操作的目标设备的端点号和本次 USB 传输事务的令牌 PID 包标识。SETUP 令牌和 OUT 令牌所对应的数据由主机发送端点提供, 准备发送的数据

在 R16_UH_TX_DMA 缓冲区中，准备发送的数据长度设置在 R16_UH_TX_LEN 中；IN 令牌所对应数据由目标设备返回给主机接收端点，接收到数据存放 R16_UH_RX_DMA 缓冲区中，接收到的数据长度存放在 R16_USB_RX_LEN 中。

表 20-5 主机相关寄存器列表

名称	访问地址	描述	复位值
R8_UHOST_CTRL	0x50000001	USB 主机物理端口控制寄存器	0xX0
R8_UH_EP_MOD	0x5000000D	USB 主机端点模式控制寄存器	0x00
R16_UH_RX_DMA	0x50000018	USB 主机接收缓冲区起始地址	X
R16_UH_TX_DMA	0x5000001C	USB 主机发送缓冲区起始地址	X
R16_UH_SETUP	0x50000036	USB 主机辅助设置寄存器	0x0000
R8_UH_EP_PID	0x50000038	USB 主机令牌设置寄存器	0x00
R8_UH_RX_CTRL	0x5000003B	USB 主机接收端点控制寄存器	0x00
R16_UH_TX_LEN	0x5000003C	USB 主机发送长度寄存器	X
R8_UH_TX_CTRL	0x5000003E	USB 主机发送端点控制寄存器	0x00

20.2.3.1 USB 主机物理端口控制寄存器 (R8_UHOST_CTRL)

位	名称	访问	描述	复位值
7	RB_UH_PD_DIS	RW	USB 主机端口 UD+/UD-引脚内部 15K 下拉电阻控制位： 1：禁用内部下拉； 0：使能内部下拉。 也可用于 GPIO 模式提供 15K 下拉电阻。	1
6	Reserved	RO	保留。	0
5	RB_UH_DP_PIN	RO	当前 UD+引脚状态： 1：高电平； 0：低电平。	x
4	RB_UH_DM_PIN	RO	当前 UD-引脚状态： 1：高电平； 0：低电平。	x
3	Reserved	RO	保留。	0
2	RB_UH_LOW_SPEED	RW	USB 主机端口低速模式使能位： 1：选择 1.5Mbps 低速模式； 0：选择 12Mbps 全速模式。	0
1	RB_UH_BUS_RESET	RW	USB 主机模式总线复位控制位： 1：强制输出 USB 总线复位； 0：结束输出。	0
0	RB_UH_PORT_EN	RW	USB 主机端口使能位： 1：使能主机端口； 0：禁用主机端口。 当 USB 设备断开连接时，该位自动清 0。	0

20.2.3.2 USB 主机端点模式控制寄存器 (R8_UH_EP_MOD)

位	名称	访问	描述	复位值
7	Reserved	RO	保留。	0
6	RB_UH_EP_TX_EN	RW	主机发送端点发送 (SETUP/OUT) 使能位： 1：使能端点发送； 0：禁止端点发送。	0

5	Reserved	R0	保留。	0
4	RB_UH_EP_TBUF_MOD	RW	主机发送端点发送数据缓冲区模式控制位。	0
3	RB_UH_EP_RX_EN	RW	主机接收端点接收（IN）使能位： 1：使能端点接收； 0：禁止端点接收。	0
[2:1]	Reserved	R0	保留。	00b
0	RB_UH_EP_RBUF_MOD	RW	USB 主机接收端点接收数据缓冲区模式控制位。	0

由 RB_UH_EP_TX_EN 和 RB_UH_EP_TBUF_MOD 组合控制主机发送端点数据缓冲区模式，参考下表。

表 20-6 主机发送缓冲区模式

RB_UH_EP_TX_EN	RB_UH_EP_TBUF_MOD	描述：以 R16_UH_TX_DMA 为起始地址
0	X	端点被禁用，未用到 R16_UH_TX_DMA 缓冲区。
1	0	单 64 字节发送缓冲区（SETUP/OUT）。
1	1	双 64 字节发送缓冲区，通过 RB_UH_T_TOG 选择： 当 RB_UH_T_TOG=0 时选择前 64 字节缓冲区； 当 RB_UH_T_TOG=1 时选择后 64 字节缓冲区。

由 RB_UH_EP_RX_EN 和 RB_UH_EP_RBUF_MOD 组合控制主机接收端点数据缓冲区模式，参考下表。

表 20-7 主机接收缓冲区模式

RB_UH_EP_RX_EN	RB_UH_EP_RBUF_MOD	结构描述：以 R16_UH_TX_DMA 为起始地址
0	X	端点被禁用，未用到 R16_UH_RX_DMA 缓冲区。
1	0	单 64 字节接收缓冲区（IN）。
1	1	双 64 字节接收缓冲区，通过 RB_UH_R_TOG 选择： 当 RB_UH_R_TOG=0 时选择前 64 字节缓冲区； 当 RB_UH_R_TOG=1 时选择后 64 字节缓冲区。

20.2.3.3 USB 主机接收缓冲区起始地址 (R16_UH_RX_DMA)

位	名称	访问	描述	复位值
[15:0]	R16_UH_RX_DMA	RW	主机端点数据接收缓冲区起始地址。 低 15 位有效，地址必须 4 字节对齐。	XXXXh

20.2.3.4 USB 主机发送缓冲区起始地址 (R16_UH_TX_DMA)

位	名称	访问	描述	复位值
[15:0]	R16_UH_TX_DMA	RW	主机端点数据发送缓冲区起始地址。 低 15 位有效，地址必须 4 字节对齐。	XXXXh

20.2.3.5 USB 主机辅助设置寄存器 (R16_UH_SETUP)

位	名称	访问	描述	复位值
[15:11]	Reserved	R0	保留。	0
10	RB_UH_PRE_PID_EN	RW	低速前导包 PRE PID 使能位： 1：使能，用于通过外部 HUB 与低速 USB 设备通讯。 0：禁用低速前导包。	0
[9:3]	Reserved	R0	保留。	0

2	RB_UH_SOF_EN	RW	自动产生 SOF 包使能位： 1：主机自动产生 SOF 包； 0：不自动产生，但可手工产生。	0
[1:0]	Reserved	RO	保留。	0

20.2.3.6 USB 主机令牌设置寄存器 (R8_UH_EP_PID)

位	名称	访问	描述	复位值
[7:4]	MASK_UH_TOKEN	RW	设置本次 USB 传输事务的令牌 PID 包标识。	0000b
[3:0]	MASK_UH_ENDP	RW	设置本次被操作的目标设备的端点号。	0000b

20.2.3.7 USB 主机接收端点控制寄存器 (R8_UH_RX_CTRL)

位	名称	访问	描述	复位值
[7:4]	Reserved	RO	保留。	0
3	RB_UH_R_AUTO_TOG	RW	同步触发位自动翻转使能控制位： 1：数据接收成功后自动翻转相应的期待同步触发位 (RB_UH_R_TOG)； 0：不自动翻转，可以手动切换。	0
2	RB_UH_R_TOG	RW	USB 主机接收器（处理 IN 事务）期望的同步触发位： 1：期望 DATA1； 0：期望 DATA0。	0
1	Reserved	RO	保留。	0
0	RB_UH_R_RES	RW	主机接收器对 IN 事务的响应控制位： 1：无响应，用于非 0 端点的实时/同步传输； 0：应答 ACK。	0

20.2.3.8 USB 主机发送长度寄存器 (R16_UH_TX_LEN)

位	名称	访问	描述	复位值
[15:0]	R8_UH_TX_LEN	RW	设置 USB 主机发送端点准备发送的数据字节数。	XXh

20.2.3.9 USB 主机发送端点控制寄存器 (R8_UH_TX_CTRL)

位	名称	访问	描述	复位值
[7:4]	Reserved	RO	保留。	0
3	RB_UH_T_AUTO_TOG	RW	同步触发位自动翻转使能控制位： 1：数据发送成功后自动翻转相应的同步触发位 (RB_UH_T_TOG)； 0：不自动翻转，可以手动切换。	0
2	RB_UH_T_TOG	RW	USB 主机发送器（处理 SETUP/OUT 事务）准备的同步触发位： 1：表示发送 DATA1； 0：表示发送 DATA0。	0

1	Reserved	R0	保留。	0
0	RB_UH_T_RES	RW	USB 主机发送器对 SETUP/OUT 事务的响应控制位： 1：期望无响应，用于非 0 端点的实时/同步传输； 0：期望应答 ACK。	0

第 21 章 USB PD 控制器（USBPD）

本章模块描述仅适用于 CH32V205 微控制器产品。

21.1 USB PD 控制器简介

芯片内置 USB Power Delivery 控制器和 PD 物理层收发器 PHY，支持 USB Type-C 主从检测，自动 BMC 编解码和 CRC，CC 引脚支持硬件边沿控制。

支持 USB PD2.0 和 PD3.0 以及 PD3.2 电力传送控制，支持 SPR 和 EPR，支持 100W 或 240W 快充，支持 PD 受电端 Sink 和 PD 供电端 Source 以及 DRP 应用。支持 PDUUSB，支持 UFP 和 DFP 以及 DRD 应用。

USB 端口支持 BC 等充电协议，支持 SOP、SOP'、SOP'' 等 PD 包，支持 USB PD 复位信号帧硬件复位，支持最大包长度 510 字节，支持 DMA。

21.2 寄存器描述

表 21-1 USBPD 相关寄存器列表

名称	访问地址	描述	复位值
R32_USBPD_CONFIG	0x40027000	PD 配置寄存器	0x00000X02
R16_CONFIG	0x40027000	PD 中断使能寄存器	0x0X02
R16_BMC_CLK_CNT	0x40027002	BMC 采样时钟计数器	0x0000
R32_USBPD_CONTROL	0x40027004	PD 控制寄存器	0x00000000
R16_CONTROL	0x40027004	PD 收发控制寄存器	0x0000
R8_CONTROL	0x40027004	PD 收发使能寄存器	0x00
R8_TX_SEL	0x40027005	PD 发送 SOP 选择寄存器	0x00
R16_BMC_TX_SZ	0x40027006	PD 发送长度寄存器	0x0000
R32_USBPD_STATUS	0x40027008	PD 状态寄存器	0x000000XX
R16_STATUS	0x40027008	PD 中断和数据寄存器	0x00XX
R8_DATA_BUF	0x40027008	DMA 缓存数据寄存器	0xXX
R8_STATUS	0x40027009	PD 中断标志寄存器	0x00
R16_BMC_BYTE_CNT	0x4002700A	字节计数器	0x0000
R32_USBPD_PORT	0x4002700C	端口控制寄存器	0x00030003
R16_PORT_CC1	0x4002700C	CC1 端口控制寄存器	0x0003
R16_PORT_CC2	0x4002700E	CC2 端口控制寄存器	0x0003
R32_USBPD_DMA	0x40027010	DMA 缓存地址寄存器	0x0000XXXX
R16_DMA	0x40027010	PD 缓冲区起始地址寄存器	0XXXXX

21.2.1 PD 配置寄存器（R32_USBPD_CONFIG）

偏移地址：0x00

位	名称
[31:16]	R16_BMC_CLK_CNT
[15:0]	R16_CONFIG

21.2.2 PD 中断使能寄存器（R16_CONFIG）

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
----	----	----	----	----	----	---	---	---	---	---	---	---	---	---	---

IE_TX_END	IE_RX_RESET	IE_RX_ACT	IE_RX_BYTE	IE_RX_BT	IE_PD_IO	RTX_BIT0	MULTI_0	Reserved	CC_RISE_EDGE	WAKE_POLAR	PD_RST_EN	PD_DMA_EN	CC_SEL	PD_ALL_CLR	Reserved
-----------	-------------	-----------	------------	----------	----------	----------	---------	----------	--------------	------------	-----------	-----------	--------	------------	----------

位	名称	访问	描述	复位值
15	IE_TX_END	RW	发送结束中断使能。	0
14	IE_RX_RESET	RW	接收复位中断使能。	0
13	IE_RX_ACT	RW	接收完成中断使能。	0
12	IE_RX_BYTE	RW	接收字节中断使能。	0
11	IE_RX_BIT	RW	接收 bit 中断使能。	0
10	IE_PD_IO	RW	PD IO 中断使能。	0
9	RTX_BIT0	RO	收发移位寄存器位 0 的当前值： 1：当前时刻位 0 的值为 0； 0：当前时刻位 0 的值为 1。	x
8	MULTI_0	RO	接收到连续多 bit 的 0 指示信号，此位为 1 表示已接收到连续 5bit 的 0 值。	0
7	Reserved	RO	保留。	0
6	CC_RISE_EDGE	RW	CC 端口上升沿时间选择： 1：基于默认值加快 5%； 0：默认值。	0
5	WAKE_POLAR	RW	PD 端口唤醒电平： 1：高电平有效； 0：低电平有效。	0
4	PD_RST_EN	RW	PD 模式复位命令使能： 1：复位； 0：无效。	0
3	PD_DMA_EN	RW	使能 USBPD 的 DMA，正常传输模式下该位必须设置为 1： 1：使能 DMA 功能和 DMA 中断； 0：关闭 DMA。	0
2	CC_SEL	RW	选择当前 PD 通讯端口： 1：使用 CC2 端口通讯； 0：使用 CC1 端口通讯。	0
1	PD_ALL_CLR	RW	PD 模式清除所有的中断标志位： 1：清除中断标志位； 0：无效。	1
0	Reserved	RO	保留。	0

21.2.3 BMC 采样时钟计数器 (R16_BMC_CLK_CNT)

偏移地址：0x02

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BMC_CLK_CNT							

位	名称	访问	描述	复位值
---	----	----	----	-----

[15:9]	Reserved	RO	保留。	0
[8:0]	BMC_CLK_CNT	RW	BMC 发送或者接收采样时钟计数器。	0

注：使用 USBPD 功能时，HCLK 需小于 150MHz。

发送时， $BMC_CLK_CNT = (HCLK/CC \text{ 通信频率}) / 2$

接收时， $BMC_CLK_CNT = (HCLK/CC \text{ 通信频率}) / 4 * 3$

21.2.4 PD 控制寄存器 (R32_USBPD_CONTROL)

偏移地址：0x04

位	名称
[31:16]	R16_BMC_TX_SZ
[15:0]	R16_CONTROL

21.2.5 PD 收发控制寄存器 (R16_CONTROL)

偏移地址：0x04

位	名称
[15:8]	R8_TX_SEL
[7:0]	R8_CONTROL

21.2.6 PD 收发使能寄存器 (R8_CONTROL)

偏移地址：0x04

7	6	5	4	3	2	1	0
RX_ST_H	RX_ST_L	DATA_FLAG	Reserved			BMC_START	PD_TX_EN

位	名称	访问	描述	复位值
7	RX_ST_H	RO	接收状态高位。	0
6	RX_ST_L	RO	接收状态低位。	0
5	DATA_FLAG	RO	缓存数据有效标志位。	0
[4:2]	Reserved	RO	保留。	0
1	BMC_START	RW	BMC 发送开始信号。	0
0	PD_TX_EN	RW	USBPD 收发模式和发送使能： 1：PD 发送使能； 0：PD 接收使能。	0

21.2.7 PD 发送 SOP 选择寄存器 (R8_TX_SEL)

偏移地址：0x05

7	6	5	4	3	2	1	0
TX_SEL4		TX_SEL3		TX_SEL2		Reserved	TX_SEL1

位	名称	访问	描述	复位值
[7:6]	TX_SEL4	RW	PD 发送模式下 K-CODE4 类型选择： 00：SYNC2； 01：SYNC3；	0

			1x: RST2。	
[5:4]	TX_SEL3	RW	PD 发送模式下 K-CODE3 类型选择: 00: SYNC1; 01: SYNC3; 1x: RST1。	0
[3:2]	TX_SEL2	RW	PD 发送模式下 K-CODE2 类型选择: 00: SYNC1; 01: SYNC3; 1x: RST1。	0
1	Reserved	RO	保留。	0
0	TX_SEL1	RW	PD 发送模式下 K-CODE1 类型选择: 1: RST1; 0: SYNC1。	0

21.2.8 PD 发送长度寄存器 (R16_BMC_TX_SZ)

偏移地址: 0x06

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BMC_TX_SZ							

位	名称	访问	描述	复位值
[15:9]	Reserved	RO	保留。	0
[8:0]	BMC_TX_SZ	RW	PD 模式下载送的总长度。	0

21.2.9 PD 状态寄存器 (R32_USBPD_STATUS)

偏移地址: 0x08

位	名称
[31:16]	R16_BMC_BYTE_CNT
[15:0]	R16_STATUS

21.2.10 PD 中断和数据寄存器 (R16_STATUS)

偏移地址: 0x08

位	名称
[15:8]	R8_STATUS
[7:0]	R8_DATA_BUF

21.2.11 DMA 缓存数据寄存器 (R8_DATA_BUF)

偏移地址: 0x08

7	6	5	4	3	2	1	0
DATA_BUF							

位	名称	访问	描述	复位值
[7:0]	DATA_BUF	RO	DMA 缓存数据。	X

21.2.12 PD 中断标志寄存器 (R8_STATUS)

偏移地址: 0x09

7	6	5	4	3	2	1	0
IF_TX_END	IF_RX_RESET	IF_RX_ACT	IF_RX_BYTE	IF_RX_BIT	BUF_ERR	BMC_AUX	

位	名称	访问	描述	复位值
7	IF_TX_END	RW1	传送完成中断标志, 写 1 清 0, 写 0 无效。	0
6	IF_RX_RESET	RW1	接收复位中断标志, 写 1 清 0, 写 0 无效。	0
5	IF_RX_ACT	RW1	接收完成中断标志, 写 1 清 0, 写 0 无效。	0
4	IF_RX_BYTE	RW1	接收字节或者 SOP 中断标志, 写 1 清 0, 写 0 无效。	0
3	IF_RX_BIT	RW1	接收 bit 或者 5bit 中断标志, 写 1 清 0, 写 0 无效。	0
2	BUF_ERR	RW1	BUFFER 或者 DMA 错误中断标志, 写 1 清 0, 写 0 无效。	0
[1:0]	BMC_AUX	RO	指示当前 PD 状态: 在 PD 接收时或者接收完成后, 状态如下: 00: 接收空闲或者没有接收到有效的数据包; 01: 接收到 SOP 即 SOP0; 10: 接收到 SOP' 即 SOP1 或者 Hard Reset; 11: 接收到 SOP'' 即 SOP2 或者 Cable Reset。 在 PD 发送时, 状态如下: 00: 正在发送 CRC32[7:0]; 01: 正在发送 CRC32[15:8]; 10: 正在发送 CRC32[23:16]; 11: 正在发送 CRC32[31:24]。	00

21.2.13 字节计数器 (R16_BMC_BYTE_CNT)

偏移地址: 0x0A

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BMC_BYTE_CNT							

位	名称	访问	描述	复位值
[15:9]	Reserved	RO	保留。	0
[8:0]	BMC_BYTE_CNT	RO	字节计数器。	0

21.2.14 端口控制寄存器 (R32_USBPDP_PORT)

偏移地址: 0x0C

位	名称
[15:8]	R16_PORT_CC2
[7:0]	R16_PORT_CC1

21.2.15 CC1 端口控制寄存器 (R16_PORT_CC1)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								CC1_CE		CC1_LVE	CC1_PU	CC1_PD	PA_CC1_AI		

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:5]	CC1_CE	RW	CC1 端口电压比较器的使能： 000：关闭； 001：保留； 010：0.22V； 011：0.43V； 100：0.55V； 101：0.66V； 110：0.96V； 111：1.23V。	000
4	CC1_LVE	RW	CC1 端口输出低电压使能： 1：低电压驱动输出； 0：正常 VDD 电压驱动输出。	0
[3:2]	CC1_PU	RW	CC1 端口上拉电流选择： 00：禁止上拉电流； 01：330 μ A； 10：180 μ A； 11：80 μ A。 注：（1）CC 端口的上拉电流独立于 GPIO，可单独控制； （2）CHIPID 倒数第二位为 1 的芯片，在作为 Source 使用时，端口配置为上拉输入。	00
1	CC1_PD	RW	CC1 端口下拉电阻 Rd 使能： 1：启用 Rd 下拉电阻，约 5.1K Ω ； 0：关闭下拉电阻（注：关闭后仍有约 800k Ω 弱下拉）。 注：CC 端口的下拉电阻独立于 GPIO，可单独控制，但部分封装形式的芯片未内置 Rd，具体参考 CH32V205DS0.PDF 中选型表	1
0	PA_CC1_AI	RO	CC1 端口比较器模拟输入。	1

21.2.16 CC2 端口控制寄存器（R16_PORT_CC2）

偏移地址：0x0E

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								CC2_CE		CC2_LVE	CC2_PU	CC2_PD	PA_CC2_AI		

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:5]	CC2_CE	RW	CC2 端口电压比较器的使能： 000：关闭；	000

			001: 保留; 010: 0.22V; 011: 0.43V; 100: 0.55V; 101: 0.66V; 110: 0.96V; 111: 1.23V。	
4	CC2_LVE	RW	CC2 端口输出低电压使能: 0: 正常 VDD 电压驱动输出; 1: 低电压驱动输出。	0
[3:2]	CC2_PU	RW	CC2 端口上拉电流选择: 00: 禁止上拉电流; 01: 330 μ A; 10: 180 μ A; 11: 80 μ A。 注: (1) CC 端口的上拉电流独立于 GPIO, 可单独控制; (2) CHIPID 倒数第二位为 1 的芯片, 在作为 Source 使用时, 端口配置为上拉输入	00
1	CC2_PD	RW	CC2 端口下拉电阻 Rd 使能: 0: 关闭下拉电阻 (注: 关闭后仍有约 800k Ω 弱下拉); 1: 启用 Rd 下拉电阻, 约 5.1K Ω 。 注: CC 端口的下拉电阻独立于 GPIO, 可单独控制, 但部分封装形式的芯片未内置 Rd, 具体参考 CH32V205DS0.PDF 中选型表	1
0	PA_CC2_AI	RO	CC2 端口比较器模拟输入。	1

21.2.17 DMA 缓存地址寄存器 (R32_USBPD_DMA)

偏移地址: 0x10

位	名称
[31:15]	Reserved
[15:0]	R16_DMA

21.2.18 PD 缓冲区起始地址寄存器 (R16_DMA)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
USBPD_DMA_ADDR															

位	名称	访问	描述	复位值
[15:0]	USBPD_DMA_ADDR	RW	USBPD_DMA 缓存地址。 低 16 位有效, 地址必须 4 字节对齐。	X

第 22 章 USB 高速主机/设备控制器（USBHS）

本章模块描述仅适用于 CH32V205 微控制器产品。

USB2.0 高速控制器具有主机控制器和设备控制器双重角色，内置 480Mbps 的 USB-PHY 物理层收发器。当作为主机控制器时，它可支持低速、全速和高速的 USB 设备。当作为设备控制器时，可以灵活设置为低速、全速或高速模式以适应各种应用。

22.1 USB 功能描述

- 支持 USB 2.1、USB 2.0、USB 1.1、USB 1.0 协议规范
- 支持 USB Host 主机功能和 USB Device 设备功能
- 支持控制传输、批量传输、中断传输、实时/同步传输
- 提供总线复位、挂起、唤醒和恢复功能
- 主机支持高速 USB HUB
- 非 0 端点均支持支持最大 1024 字节数据包，内置 FIFO，支持中断和 DMA
- 支持 USART 串口或 I2C 引脚映射，兼用于两线调试

22.2 寄存器描述

USB 相关寄存器分为 2 个部分：

- USB 高速设备控制寄存器
- USB 高速主机控制寄存器

22.2.1 设备寄存器描述

表 22-1 设备相关寄存器列表

名称	访问地址	描述	复位值
R8_USB_CTRL	0x40023400	USBHS 控制寄存器	0x07
R8_USB_BASE_MODE	0x40023401	USBHS 模式控制寄存器	0x00
R8_USB_INT_EN	0x40023402	USBHS 中断使能寄存器	0x00
R8_USB_DEV_AD	0x40023403	USBHS 设备地址寄存器	0x00
R8_USB_WAKE_CTRL	0x40023404	USBHS 远程唤醒寄存器	0x00
R8_USB_TEST_MODE	0x40023405	USBHS 测试模式寄存器	0x00
R16_USB_LPM_DATA	0x40023406	USBHS 电源管理寄存器	0x8000
R8_USB_INT_FG	0x40023408	USBHS 中断标志寄存器	0x00
R8_USB_INT_ST	0x40023409	USBHS 中断状态寄存器	0x00
R8_USB_MIS_ST	0x4002340A	USBHS 杂项状态寄存器	0x00
R16_USB_FRAME_NO	0x4002340C	USBHS 帧号寄存器	0x0000
R16_USB_BUS	0x4002340E	USBHS 总线状态寄存器	0x0000
R16_UEP_TX_EN	0x40023410	USBHS 端点发送使能寄存器	0x0000
R16_UEP_RX_EN	0x40023412	USBHS 端点接收使能寄存器	0x0000
R16_UEP_T_TOG_AUTO	0x40023414	USBHS 端点发送自动翻转使能寄存器	0x0000
R16_UEP_R_TOG_AUTO	0x40023416	USBHS 端点接收自动翻转使能寄存器	0x0000
R8_UEP_T_BURST	0x40023418	USBHS 端点发送突发寄存器	0x00
R8_UEP_T_BURST_MODE	0x40023419	USBHS 端点发送突发模式寄存器	0x00
R8_UEP_R_BURST	0x4002341A	USBHS 端点接收突发寄存器	0x00

R8_UEP_R_RES_MODE	0x4002341B	USBHS 端点接收回复模式寄存器	0x00
R32_UEP_AF_MODE	0x4002341C	USBHS 端点复用寄存器	0x00000000
R32_UEP0_DMA	0x40023420	端点 0 缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP1_RX_DMA	0x40023424	端点 1 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP2_RX_DMA	0x40023428	端点 2 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP3_RX_DMA	0x4002342C	端点 3 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP4_RX_DMA	0x40023430	端点 4 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP5_RX_DMA	0x40023434	端点 5 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP6_RX_DMA	0x40023438	端点 6 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP7_RX_DMA	0x4002343C	端点 7 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP1_TX_DMA	0x40023440	端点 1 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP2_TX_DMA	0x40023444	端点 2 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP3_TX_DMA	0x40023448	端点 3 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP4_TX_DMA	0x4002344C	端点 4 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP5_TX_DMA	0x40023450	端点 5 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP6_TX_DMA	0x40023454	端点 6 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP7_TX_DMA	0x40023458	端点 7 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP0_MAX_LEN	0x4002345C	端点 0 最大长度包寄存器	0x000000XX
R32_UEP1_MAX_LEN	0x40023460	端点 1 最大长度包寄存器	0x00000XXX
R32_UEP2_MAX_LEN	0x40023464	端点 2 最大长度包寄存器	0x00000XXX
R32_UEP3_MAX_LEN	0x40023468	端点 3 最大长度包寄存器	0x00000XXX
R32_UEP4_MAX_LEN	0x4002346C	端点 4 最大长度包寄存器	0x00000XXX
R32_UEP5_MAX_LEN	0x40023470	端点 5 最大长度包寄存器	0x00000XXX
R32_UEP6_MAX_LEN	0x40023474	端点 6 最大长度包寄存器	0x00000XXX
R32_UEP7_MAX_LEN	0x40023478	端点 7 最大长度包寄存器	0x00000XXX
R16_UEP0_RX_LEN	0x4002347C	端点 0 接收长度寄存器	0x00XX
R16_UEP1_RX_LEN	0x40023480	端点 1 单次接收长度寄存器	0xXXXX
R16_UEP1_R_SIZE	0x40023482	端点 1 总接收数据长度寄存器	0xXXXX
R16_UEP2_RX_LEN	0x40023484	端点 2 单次接收长度寄存器	0xXXXX
R16_UEP2_R_SIZE	0x40023486	端点 2 总接收数据长度寄存器	0xXXXX
R16_UEP3_RX_LEN	0x40023488	端点 3 单次接收长度寄存器	0xXXXX
R16_UEP3_R_SIZE	0x4002348A	端点 3 总接收数据长度寄存器	0xXXXX
R16_UEP4_RX_LEN	0x4002348C	端点 4 单次接收长度寄存器	0xXXXX
R16_UEP4_R_SIZE	0x4002348E	端点 4 总接收数据长度寄存器	0xXXXX
R16_UEP5_RX_LEN	0x40023490	端点 5 单次接收长度寄存器	0xXXXX
R16_UEP5_R_SIZE	0x40023492	端点 5 总接收数据长度寄存器	0xXXXX
R16_UEP6_RX_LEN	0x40023494	端点 6 单次接收长度寄存器	0xXXXX
R16_UEP6_R_SIZE	0x40023496	端点 6 总接收数据长度寄存器	0xXXXX
R16_UEP7_RX_LEN	0x40023498	端点 7 单次接收长度寄存器	0xXXXX
R16_UEP7_R_SIZE	0x4002349A	端点 7 总接收数据长度寄存器	0xXXXX
R16_UEP0_T_LEN	0x4002349C	端点 0 发送长度寄存器	0x00XX
R8_UEP0_TX_CTRL	0x4002349E	端点 0 发送控制寄存器	0x00
R8_UEP0_RX_CTRL	0x4002349F	端点 0 接收控制寄存器	0x00
R16_UEP1_T_LEN	0x400234A0	端点 1 发送长度寄存器	0x0000
R8_UEP1_TX_CTRL	0x400234A2	端点 1 发送控制寄存器	0x00

R8_UEP1_RX_CTRL	0x400234A3	端点 1 接收控制寄存器	0x00
R16_UEP2_T_LEN	0x400234A4	端点 2 发送长度寄存器	0x0000
R8_UEP2_TX_CTRL	0x400234A6	端点 2 发送控制寄存器	0x00
R8_UEP2_RX_CTRL	0x400234A7	端点 2 接收控制寄存器	0x00
R16_UEP3_T_LEN	0x400234A8	端点 3 发送长度寄存器	0x0000
R8_UEP3_TX_CTRL	0x400234AA	端点 3 发送控制寄存器	0x00
R8_UEP3_RX_CTRL	0x400234AB	端点 3 接收控制寄存器	0x00
R16_UEP4_T_LEN	0x400234AC	端点 4 发送长度寄存器	0x0000
R8_UEP4_TX_CTRL	0x400234AE	端点 4 发送控制寄存器	0x00
R8_UEP4_RX_CTRL	0x400234AF	端点 4 接收控制寄存器	0x00
R16_UEP5_T_LEN	0x400234B0	端点 5 发送长度寄存器	0x0000
R8_UEP5_TX_CTRL	0x400234B2	端点 5 发送控制寄存器	0x00
R8_UEP5_RX_CTRL	0x400234B3	端点 5 接收控制寄存器	0x00
R16_UEP6_T_LEN	0x400234B4	端点 6 发送长度寄存器	0x0000
R8_UEP6_TX_CTRL	0x400234B6	端点 6 发送控制寄存器	0x00
R8_UEP6_RX_CTRL	0x400234B7	端点 6 接收控制寄存器	0x00
R16_UEP7_T_LEN	0x400234B8	端点 7 发送长度寄存器	0x0000
R8_UEP7_TX_CTRL	0x400234BA	端点 7 发送控制寄存器	0x00
R8_UEP7_RX_CTRL	0x400234BB	端点 7 接收控制寄存器	0x00
R16_UEP_T_ISO	0x400234BC	USBHS 端点发送同步模式使能寄存器	0x0000
R16_UEP_R_ISO	0x400234BE	USBHS 端点接收同步模式使能寄存器	0x0000

22.2.1.1 USBHS 控制寄存器 (R8_USB_CTRL)

偏移地址：0x00

位	名称	访问	描述	复位值
7	RB_UD_LPM_EN	RW	LPM 使能： 1：使能； 0：禁止。	0
6	Reserved	RO	保留。	0
5	RB_UD_DEV_EN	RW	USB 设备使能： 1：使能； 0：禁止。	0
4	RB_UD_DMA_EN	RW	DMA 传输使能： 1：使能； 0：禁止。	0
3	RB_UD_PHY_SUSPENDM	RW	USB PHY 挂起： 1：正常工作； 0：挂起。	0
2	RB_UD_CLR_ALL	RW	清除所有中断标志： 1：清空 USB 中断标志和 FIFO，需要软件清零； 0：不清空。	1
1	RB_UD_RST_SIE	RW	USB 协议处理器复位： 1：强制复位 USB 协议处理器 (SIE)， 包括端点相关寄存器，需要软件清零；	1

			0: 不复位。	
0	RB_UD_RST_LINK	RW	LINK 层复位: 1: USB Link 层复位; 0: 不复位。	1

22.2.1.2 USBHS 模式控制寄存器 (R8_USB_BASE_MODE)

偏移地址: 0x01

位	名称	访问	描述	复位值
[7:2]	Reserved	RO	保留。	0x0
[1:0]	RB_UD_SPEED_TYPE[1:0]	RW	设备期望的速度模式: 00: 全速设备; 01: 高速设备; 10: 低速设备; 11: 保留。	0

22.2.1.3 USBHS 中断使能寄存器 (R8_USB_INT_EN)

偏移地址: 0x02

位	名称	访问	描述	复位值
7	RB_UDIE_FIFO_OVER	RW	FIFO 溢出中断: 1: 使能中断; 0: 禁止中断。	0
6	RB_UDIE_LINK_RDY	RW	USB 连接中断使能: 1: 使能中断; 0: 禁止中断。	0
5	RB_UDIE_SOF_ACT	RW	接收 SOF 包中断使能: 1: 使能中断; 0: 禁止中断。	0
4	RB_UDIE_TRANSFER	RW	USB 传输结束中断使能: 1: 使能中断; 0: 禁止中断。	0
3	RB_UDIE_LPM_ACT	RW	LPM 传输结束中断使能: 1: 使能中断; 0: 禁止中断。	0
2	RB_UDIE_BUS_SLEEP	RW	USB 总线睡眠中断使能: 1: 使能中断; 0: 禁止中断。	0
1	RB_UDIE_SUSPEND	RW	USB 总线暂停中断使能: 1: 使能中断; 0: 禁止中断。	0
0	RB_UDIE_BUS_RST	RW	USB 总线复位中断使能: 1: 使能中断; 0: 禁止中断。	0

22.2.1.4 USBHS 设备地址寄存器 (R8_USB_DEV_AD)

偏移地址: 0x03

位	名称	访问	描述	复位值
7	Reserved	R0	保留。	0
[6:0]	RB_UD_DEV_ADDR[6:0]	RW	USB 设备地址。	0

22.2.1.5 USBHS 远程唤醒寄存器 (R8_USB_WAKE_CTRL)

偏移地址：0x04

位	名称	访问	描述	复位值
[7:1]	Reserved	R0	保留。	0
0	RB_UD_REMOTE_WKUP	RW1	远程唤醒，硬件自动清零。	0

22.2.1.6 USBHS 测试模式寄存器 (R8_USB_TEST_MODE)

偏移地址：0x05

位	名称	访问	描述	复位值
7	RB_UD_TEST_EN	RW	测试模式使能。	0
[6:4]	Reserved	R0	保留。	0
3	RB_UD_TEST_SEONAK	RW	测试模式，输出 SE0。	0
2	RB_UD_TEST_PKT	RW	测试模式，输出一个包。 DATA0，端点 4 的数据地址以及长度，TOG 为 DATA0。	0
1	RB_UD_TEST_K	RW	测试模式，输出 K。	0
0	RB_UD_TEST_J	RW	测试模式，输出 J。	0

22.2.1.7 USBHS 电源管理寄存器 (R16_USB_LPM_DATA)

偏移地址：0x06

位	名称	访问	描述	复位值
15	RB_UD_LPM_BUSY	RW	电源管理忙。	1
[14:11]	Reserved	R0	保留。	0
[10:0]	RB_UD_LPM_DATA [10:0]	R0	电源管理数据。	0

22.2.1.8 USBHS 中断标志寄存器 (R8_USB_INT_FG)

偏移地址：0x08

位	名称	访问	描述	复位值
7	RB_UDIF_FIFO_OV	RW1Z	FIFO 溢出中断标志位，写 1 清零。 1：FIFO 溢出触发； 0：无事件。	0
6	RB_UDIF_LINK_RDY	RW1Z	USB 连接中断标志位，写 1 清零。 1：USB 连接事件触发； 0：无事件。	0
5	RB_UDIF_RX_SOF	RW1Z	接收 SOF 包中断标志位，写 1 清零。 1：接收 SOF 包事件触发； 0：无事件。	0
4	RB_UDIF_RTX_ACT	R0	USB 传输结束中断标志位： 接收由 ENDP_R_DONE 清除；	0

			发送由 ENDP_T_DONE 清除。	
3	RB_UDIF_LPM_ACT	RW1Z	LPM 传输结束中断标志位，写 1 清零。 1: LPM 传输结束事件触发； 0: 无事件。	0
2	RB_UDIF_BUS_SLEEP	RW1Z	USB 总线睡眠中断标志位，写 1 清零。 1: USB 总线睡眠事件触发； 0: 无事件。	0
1	RB_UDIF_SUSPEND	RW1Z	USB 总线挂起中断标志位，写 1 清零。 1: USB 挂起事件触发； 0: 无事件。	0
0	RB_UDIF_BUS_RST	RW1Z	USB 总线复位中断标志位，写 1 清零。 1: USB 总线复位事件触发； 0: 无事件。	0

22.2.1.9 USBHS 中断状态寄存器 (R8_USB_INT_ST)

偏移地址: 0x09

位	名称	访问	描述	复位值
[7:5]	Reserved	R0	保留。	0
4	RB_UDIS_EP_DIR	R0	端点数据传输方向: 1: 端点 IN 数据; 0: 端点 OUT/SETUP 数据。	0
3	Reserved	R0	保留。	0
[2:0]	RB_UDIS_EP_ID_MASK [2:0]	R0	发生数据传输的端点号。	0

22.2.1.10 USBHS 杂项状态寄存器 (R8_USB_MIS_ST)

偏移地址: 0x0A

位	名称	访问	描述	复位值
7	RB_UDMS_HS_MOD	R0	主机是否为高速。	0
[6:5]	Reserved	R0	保留。	0
4	RB_UDMS_SUSP_REQ	R0	USB 挂起请求。	0
3	RB_UDMS_SIE_FREE	R0	USB 空闲状态。	0
2	RB_UDMS_SLEEP	R0	USB 睡眠状态。	0
1	RB_UDMS_SUSPEND	R0	USB 挂起状态: 1: USB 总线处于挂起态，有一段时间没有 USB 活动; 0: USB 总线处于非挂起态。	0
0	RB_UDMS_READY	R0	USB 连接状态。	0

22.2.1.11 USBHS 帧寄存器 (R16_USB_FRAME_NO)

偏移地址: 0x0C

位	名称	访问	描述	复位值
[15:13]	RB_UD_MFRAME_NO [2:0]	R0	接收到的微帧号。	0
[12:11]	Reserved	R0	保留。	0

[10:0]	RB_UD_FRAME_NO [10:0]	RO	接收到的帧号。	0
--------	--------------------------	----	---------	---

22.2.1.12 USBHS 总线状态寄存器 (R16_USB_BUS)

偏移地址: 0x0E

位	名称	访问	描述	复位值
[15:4]	Reserved	RO	保留。	0
3	RB_USB_DM_ST	RO	UDM 状态。	0
2	RB_USB_DP_ST	RO	UDP 状态。	0
1	Reserved	RO	保留。	0
0	RB_USB_WAKEUP	RO	USB 唤醒 (高有效)。	0

22.2.1.13 USBHS 端点发送使能寄存器 (R16_UEP_TX_EN)

偏移地址: 0x10

位	名称	访问	描述	复位值
[15:0]	RB_UEP_TX_EN[15:0]	RW	0~15 端点发送使能: 1: 使能; 0: 禁止。	0

22.2.1.14 USBHS 端点接收使能寄存器 (R16_UEP_RX_EN)

偏移地址: 0x12

位	名称	访问	描述	复位值
[15:0]	RB_UEP_RX_EN[15:0]	RW	0~15 端点接收使能: 1: 使能; 0: 禁止。	0

22.2.1.15 USBHS 端点发送自动翻转使能寄存器 (R16_UEP_T_TOG_AUTO)

偏移地址: 0x14

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:0]	RB_UEP_T_TOG_AUTO [7:0]	RW	0~7 端点同步触发位自动翻转使能: 1: 数据发送成功后自动翻转; 0: 手动控制翻转。 注: 端点 0 仅支持手动控制翻转。	0

22.2.1.16 USBHS 端点接收自动翻转使能寄存器 (R16_UEP_R_TOG_AUTO)

偏移地址: 0x16

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:0]	RB_UEP_R_TOG_AUTO [7:0]	RW	0~7 端点同步触发位自动翻转使能: 1: 数据接收成功后自动翻转; 0: 手动控制翻转。 注: 端点 0 仅支持手动控制翻转。	0

22.2.1.17 USBHS 端点发送突发寄存器 (R8_UEP_T_BURST)

偏移地址: 0x18

位	名称	访问	描述	复位值
[7:0]	RB_UEP_T_BURST_EN [7:0]	RW	0~7 端点 burst 发送使能: 1: 使能; 0: 禁止。。	0

22.2.1.18 USBHS 端点发送模式寄存器 (R8_UEP_T_BURST_MODE)

偏移地址: 0x19

位	名称	访问	描述	复位值
[7:0]	RB_UEP_T_BURST_MODE [7:0]	RW	0~7 端点 burst 发送模式: 1: 突发模式下不发送 0 长度数据; 0: 突发模式下发送 0 长度数据。	0

22.2.1.19 USBHS 端点接收突发寄存器 (R8_UEP_R_BURST)

偏移地址: 0x1A

位	名称	访问	描述	复位值
[7:0]	RB_UEP_R_BURST_EN [7:0]	RW	0~7 端点 burst 接收使能: 1: 使能; 0: 禁止。	0

22.2.1.20 USBHS 端点回复模式寄存器 (R8_UEP_R_RES_MODE)

偏移地址: 0x1B

位	名称	访问	描述	复位值
[7:0]	RB_UEP_R_RES_MODE [7:0]	RW	0~7 端点接收返回模式: 1: NYET; 0: ACK。	0

22.2.1.21 USBHS 端点复用寄存器 (R32_UEP_AF_MODE)


偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								UEP_T_AF[6:0]							Reserved


位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:1]	RB_UEP_T_AF[6:0]	RW	1~7 端点复用使能: 1: 复用 9-15; 0: 复用 1-7。	0
0	Reserved	RO	保留。	0

22.2.1.22 端点 0 缓冲区的起始地址寄存器 (R32_UEP0_DMA)


偏移地址: 0x20



位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
[16:0]	UEP0_BUF_DMA[16:0]	RW	端点 0 的缓冲区起始地址。	X

22.2.1.23 端点 n 接收缓冲区的起始地址寄存器 (R32_UEPn_RX_DMA) (n=1~7)偏移地址: $0x24 + 4 * (n-1)$ 

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
[16:0]	UEPn_RX_DMA[16:0]	RW	端点 n 的接收缓冲区起始地址。地址必须 4 字节对齐。	X

22.2.1.24 端点 n 发送缓冲区的起始地址寄存器 (R32_UEPn_TX_DMA) (n=1~7)偏移地址: $0x40 + 4 * (n-1)$ 

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
[16:0]	UEPn_TX_DMA[16:0]	RW	端点 n 的发送缓冲区起始地址。地址必须 4 字节对齐。	X

22.2.1.25 端点 n 最大长度包寄存器 (R32_UEPn_MAX_LEN) (n=0~7)偏移地址: $0x5C + 4n$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									UEPn_MAX_LEN[6:0]						

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	UEPn_MAX_LEN[6:0]	RW	端点 n DMA 可偏移的最大限制长度。	X

22.2.1.26 端点 0 接收长度寄存器 (R16_UEP0_RX_LEN)偏移地址: $0x7C$

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
[6:0]	UEP0_RX_LEN[6:0]	RW	端点 0 接收数据长度。	X

22.2.1.27 端点 n 单次接收长度寄存器 (R16_UEPn_RX_LEN) (n=1~7)偏移地址: $0x80 + 4 * (n-1)$

位	名称	访问	描述	复位值
[15:0]	UEPn_RX_LEN[15:0]	RW	端点 n 单次接收数据长度。	X

22.2.1.28 端点 n 总接收数据长度寄存器 (R16_UEPn_R_SIZE) (n=1~7)偏移地址: $0x82 + 4 * (n-1)$

位	名称	访问	描述	复位值
[15:0]	UEPn_R_SIZE[15:0]	RW	端点 n 总接收数据长度。	X

22.2.1.29 端点 0 发送长度寄存器 (R16_UEP0_T_LEN)偏移地址: $0x9C$

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
[6:0]	UEP0_T_LEN[6:0]	RW	端点 0 发送数据长度。	X

22.2.1.30 端点 0 发送控制寄存器 (R8_UEP0_TX_CTRL)偏移地址: $0x9E$

位	名称	访问	描述	复位值
7	RB_UEP_T_DONE	RWO	端点 0 发送结束标志, 写 0 清除。	0
6	RB_UEP_T_NAK_ACT	RWO	端点 0 发送 NAK 结束标志, 写 0 清除。	0
[5:3]	Reserved	RO	保留。	0
2	RB_UEP_T_TOG_MASK	RW	端点 0 的发送期望的同步触发位: 1: DATA1; 0: DATA0。	0
[1:0]	RB_UEP_T_RES_MASK	RW	端点 0 对于发送的响应控制:	0

	[1:0]		00: 应答 NAK 或忙; 01: 应答 STALL 或错误; 10: 应答 ACK; 11: 保留。	
--	-------	--	---	--

22.2.1.31 端点 0 接收控制寄存器 (R8_UEP0_RX_CTRL)

偏移地址: 0x9F

位	名称	访问	描述	复位值
7	RB_UEP_R_DONE	RW0	端点 0 接收结束标志, 写 0 清除。	0
6	RB_UEP_R_NAK_ACT	RW0	端点 0 接收 NAK 结束标志, 写 0 清除。	0
5	RB_UEP_R_NAK_TOG	R0	端点 0 对于接收的返回 NAK, 数据包类型: 1: DATA1; 0: DATA0。	0
4	RB_UEP_R_TOG_MATCH	R0	接收的同步触发位与期望的同步触发位匹配状态: 1: 同步; 0: 不同步。	0
3	RB_UEP_R_SETUP_IS	R0	端点 0 接收的是否为 SETUP 事务。	0
2	RB_UEP_R_TOG_MASK	RW	端点 0 的接收期望的同步触发位: 1: DATA1; 0: DATA0。	0
[1:0]	RB_UEP_R_RES_MASK [1:0]	RW	端点 0 对于接收的响应控制: 00: 应答 NAK 或忙; 01: 应答 STALL 或错误; 10: 应答 ACK; 11: 保留。	0

22.2.1.32 端点 n 发送长度寄存器 (R16_UEPn_T_LEN) (n=1~7)

偏移地址: 0xA0 + 4* (n-1)

位	名称	访问	描述	复位值
[15:0]	UEPn_T_LEN[15:0]	RW	端点 n 发送数据长度。	0

22.2.1.33 端点 n 发送控制寄存器 (R8_UEPn_TX_CTRL) (n=1~7)

偏移地址: 0xA2 + 4* (n-1)

位	名称	访问	描述	复位值
7	RB_UEP_T_DONE	RW0	端点 n 发送结束标志, 写 0 清除。	0
6	RB_UEP_T_NAK_ACT	RW0	端点 n 发送 NAK 结束标志, 写 0 清除。	0
[5:4]	Reserved	R0	保留。	0
[3:2]	RB_UEP_T_TOG_MASK[1:0]	RW	端点 n 的发送期望的同步触发位: 00: DATA0; 01: DATA1; 10: DATA2; 11: MDATA。 注: 此位手动模式下可配置, 自动模	0

			式下不可配置。	
[1:0]	RB_UEP_T_RES_MASK[1:0]	RW	端点 n 对于发送的响应控制： 00：应答 NAK 或忙； 01：应答 STALL 或错误； 10：应答 ACK； 11：保留。	0

22.2.1.34 端点 n 接收控制寄存器 (R8_UEPn_RX_CTRL) (n=1~7)

偏移地址：0xA3 + 4* (n-1)

位	名称	访问	描述	复位值
7	RB_UEP_R_DONE	RW0	端点 n 接收结束标志，写 0 清除。	0
6	RB_UEP_R_NAK_ACT	RW0	端点 n 接收 NAK 结束标志，写 0 清除。	0
5	RB_UEP_R_NAK_TOG	R0	端点 n 对于接收的返回 NAK，数据包类型： 1：DATA1； 0：DATA0。	0
4	RB_UEP_R_TOG_MATCH	R0	端点 n 接收的同步触发位与期望的同步触发位匹配状态： 1：同步； 0：不同步。	0
[3:2]	RB_UEP_R_TOG_MASK[1:0]	RW	端点 n 的接收期望的同步触发位： 00：DATA0； 01：DATA1； 10：DATA2； 11：MDATA。 注：此位手动模式下可配置，自动模式下不可配置。	0
[1:0]	RB_UEP_R_RES_MASK[1:0]	RW	端点 n 对于接收的响应控制： 00：应答 NAK 或忙； 01：应答 STALL 或错误； 10：应答 ACK； 11：应答 ACK（中断下传）。	0

22.2.1.35 USB 端点发送同步模式使能寄存器 (R16_UEP_T_ISO)

偏移地址：0xBC

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
[7:1]	RB_UEPn_T_ISO_EN [6:0]	RW	上传端点 (IN) 同步模式使能。	0
0	Reserved	R0	保留。	0

22.2.1.36 USB 端点接收同步模式使能寄存器 (R16_UEP_R_ISO)

偏移地址：0xBE

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0

[7:1]	RB_UEPn_R_ISO_EN [6:0]	RW	下传端点（OUT）同步模式使能。	0
0	Reserved	RO	保留。	0

22.2.2 主机寄存器描述

表 22-2 主机相关寄存器列表

名称	访问地址	描述	复位值
R8_UH_CFG	0x40030100	USBHS 主机配置寄存器	0x07
R8_UH_INT_EN	0x40030102	USBHS 主机中断使能寄存器	0x00
R8_UH_DEV_AD	0x40030103	USBHS 主机设备地址寄存器	0x00
R32_UH_CONTROL	0x40030104	USBHS 主机控制寄存器	0x00XXXXXX
R8_UH_INT_FLAG	0x40030108	USBHS 主机中断标志寄存器	0x00
R8_UH_INT_ST	0x40030109	USBHS 主机中断状态寄存器	0xXX
R8_UH_MIS_ST	0x4003010A	USBHS 主机杂项状态寄存器	0xXX
R32_UH_LPM_DATA	0x4003010C	USBHS 主机电源管理数据寄存器	0x00000XXX
R32_UH_SPLIT_DATA	0x40030110	USBHS 主机 SPLIT 数据寄存器	0x000XXXXX
R32_UH_FRAME	0x40030114	USBHS 主机帧寄存器	0x00000000
R32_UH_TX_LEN	0x40030118	USBHS 主机发送长度寄存器	0x00000XXX
R32_UH_RX_LEN	0x4003011C	USBHS 主机接收长度寄存器	0x00000XXX
R32_UH_RX_MAX_LEN	0x40030120	USBHS 主机接收最大长度寄存器	0x00000XXX
R32_UH_RX_DMA	0x40030124	DMA 接收地址寄存器	0x000XXXXX
R32_UH_TX_DMA	0x40030128	DMA 发送地址寄存器	0x000XXXXX
R32_UH_PORT_CTRL	0x4003012C	USBHS 主机端口控制寄存器	0x0000X000
R8_UH_PORT_CFG	0x40030130	USBHS 主机端口配置寄存器	0x00
R8_UH_PORT_INT_EN	0x40030132	USBHS 主机端口中断使能寄存器	0x00
R8_UH_PORT_TEST_CT	0x40030133	USBHS 主机端口测试模式寄存器	0x00
R16_UH_PORT_ST	0x40030134	USBHS 主机端口状态寄存器	0x0010
R8_UH_PORT_CHG	0x40030136	USBHS 主机端口状态变化寄存器	0x00
R32_UH_BC_CTRL	0x4003013C	USBHS 主机 BC 充电控制寄存器	0x00000000

22.2.2.1 USBHS 主机配置寄存器（R8_UH_CFG）

偏移地址：0x00

位	名称	访问	描述	复位值
7	RB_UH_LPM_EN	RW	LPM 使能。	0
6	RB_UH_FORCE_FS	RW	强制使用 USB_FS。	0
5	RB_UH_SOF_EN	RW	使能 SOF 包发送。	0
4	RB_UH_DMA_EN	RW	使能 DMA 发送。	0
3	RB_UH_PHY_SUSPENDM	RW	PHY 挂起。	0
2	RB_UH_CLR_ALL	RW	清除中断标志以及 FIFO, 需要软件清零。	1
1	RB_UH_RST_SIE	RW	USB 协议处理器复位, 需要软件清零。	1
0	RB_UH_RST_LINK	RW	USB 连接控制模块复位。	1

22.2.2.2 USBHS 主机中断使能寄存器（R8_UH_INT_EN）

偏移地址：0x02

位	名称	访问	描述	复位值
7	RB_UHIE_FIFO_OVER	RW	FIFO 溢出中断使能。	0
6	RB_UHIE_TX_HALT	RW	发送暂停中断使能。	0
5	RB_UHIE_SOF_ACT	RW	SOF 包发送中断使能。	0
4	RB_UHIE_TRANSFER	RW	USB 结束或传输完成中断使能。	0
3	RB_UHIE_RESUME_ACT	RW	总线恢复中断使能。	0
2	RB_UHIE_WKUP_ACT	RW	唤醒中断使能。	0
[1:0]	Reserved	RO	保留。	0

22.2.2.3 USBHS 主机设备地址寄存器 (R8_UH_DEV_AD)

偏移地址: 0x03

位	名称	访问	描述	复位值
[7:0]	RB_UH_DEV_ADDR[7:0]	RW	当前操作的 USB 设备的地址。	0

22.2.2.4 USBHS 主机控制寄存器 (R32_UH_CONTROL)

偏移地址: 0x04

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	RB_UH_RX_NO_RES	RW	IN-DATA 无应答, 用于同步传输或高速 SPLIT 包。	X
22	RB_UH_TX_NO_RES	RW	OUT/SETUP - DATA 不期望应答, 用于同步传输或高速 SPLIT 包。	X
21	RB_UH_RX_NO_DATA	RW	IN 令牌包后不期望数据包, 用于高速 SPLIT 包。	X
20	RB_UH_TX_NO_DATA	RW	OUT/SETUP 令牌包后无数据包, 用于高速 SPLIT 包。	X
19	RB_UH_PRE_PID_EN	RW	低速前导包 PRE PID 使能位, 当端口工作于全速, 需要发送低速包 (PRE) 需开启此位。 1: 使能, 用于通过外部全速 HUB 与低速 USB 设备通讯; 0: 禁用低速前导包。	X
18	RB_UH_SPLIT_VALID	RW	发送 SPLIT 包有效。	X
17	RB_UH_LPM_VALID	RW	发送 LPM 包有效。	X
16	RB_UH_HOST_ACTION	RW	HOST 执行事务使能, 事务完成后该位自动清零。	0
[15:11]	Reserved	RO	保留。	0
10	RB_UH_BUF_MODE	RW	数据缓存区控制位。 1: 发送时使用 R32_UH_RX_DMA, 接收使用 R32_UH_TX_DMA; 0: 发送时使用 R32_UH_TX_DMA, 接收使用 R32_UH_RX_DMA。	X
[9:8]	RB_UH_T_TOG_MASK [1:0]	RW	发送的数据 PID: 00: PID_DATA0; 01: PID_DATA1;	X

			10: PID_DATA2; 11: PID_MDATA。	
[7:4]	RB_UH_T_ENDP_MASK [3:0]	RW	主机发送的事务令牌包端点号。	X
[3:0]	RB_UH_T_TOKEN_MASK [3:0]	RW	主机发送的事务令牌包 PID。	X

22.2.2.5 USBHS 主机中断标志寄存器 (R8_UH_INT_FLAG)

偏移地址: 0x08

位	名称	访问	描述	复位值
7	RB_UHIF_FIFO_OVER	RW1Z	FIFO 溢出中断标志。	0
6	RB_UHIF_TX_HALT	RW1Z	发送中止中断标志, 主机模式下用于下传中读数据溢出, 或在 EOF2 时间点发送未结束, 中止发送, 写 1 清零。	0
5	RB_UHIF_SOF_ACT	RW1Z	SOF 包发送完成中断标志, 写 1 清零。	0
4	RB_UHIF_TRANSFER	RW1Z	USB 事务传输完成中断标志, 写 1 清零。	0
3	RB_UHIF_RESUME_ACT_IF	RW1Z	总线恢复中断标志, 写 1 清零。	0
2	RB_UHIF_WKUP_ACT	RW1Z	唤醒中断标志, 写 1 清零。	0
[1:0]	Reserved	RO	保留。	0

22.2.2.6 USBHS 主机中断状态寄存器 (R8_UH_INT_ST)

偏移地址: 0x09

位	名称	访问	描述	复位值
[7:5]	Reserved	RO	保留。	X
4	RB_UHIS_PORT_RX_RESUME	RW	该位为 1 表示端口接收到唤醒信号。	X
[3:0]	RB_UH_R_TOKEN_MASK [3:0]	RO	接收到的 PID。	X

22.2.2.7 USBHS 主机杂项状态寄存器 (R8_UH_MIS_ST)

偏移地址: 0x0A

位	名称	访问	描述	复位值
7	RB_UHMS_BUS_SE0	RO	USB 总线上为 SE0。	X
6	RB_UHMS_BUS_J	RO	USB 总线上为 J。	X
[5:4]	RB_UHMS_LINSTATE [1:0]	RO	PHY 的 Linestate 信号。	X
3	RB_UHMS_USB_WAKEUP	RO	USB 总线唤醒状态: 1: 正在进行总线唤醒; 0: 未在进行总线唤醒。	X
2	RB_UHMS_SOF_ACT	RO	USB 总线 SOF 包传输状态位: 1: 正在发出 SOF 包; 0: 发送完成或空闲。	X
1	RB_UHMS_SOF_PRE	RO	USB 总线 SOF 包预示状态为: 1: 将要发送 SOF 包;	X

			0: 无 SOF 包发送。	
0	RB_UHMS_SOF_FREE	RO	端口使能状态: 1: 端口使能; 0: 端口未使能。	X

22.2.2.8 USBHS 主机电源管理数据寄存器 (R32_UH_LPM_DATA)

偏移地址: 0x0C

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_LPM_DATA [10:0]	RW	链路电源管理包数据内容。	X

22.2.2.9 USBHS 主机 SPLIT 寄存器 (R32_UH_SPLIT_DATA)

偏移地址: 0x10

位	名称	访问	描述	复位值
[31:19]	Reserved	RO	保留。	0
[18:0]	RB_UH_SPLIT_DATA [18:0]	RW	主机端点发送 SPLIT 包的数据内容, 从高位到低位依次为 ET、E、S、Port、SC、Hub Addr。	X

22.2.2.10 USBHS 主机帧寄存器 (R32_UH_FRAME)

偏移地址: 0x14

位	名称	访问	描述	复位值
[31:26]	Reserved	RO	保留。	0
25	RB_UH_SOF_CNT_CLR	RW	SOF 计数清零。	0
24	RB_UH_SOF_CNT_EN	RW	SOF 计数使能。	0
[23:19]	Reserved	RO	保留。	0
[18:16]	RB_UH_MFRAME_NO [2:0]	RO	即将发送的 SOF 包的微帧号。	0
[15:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_FRAME_NO [10:0]	RW	即将发送的 SOF 包的帧号。	0

22.2.2.11 USBHS 主机发送长度寄存器 (R32_UH_TX_LEN)

偏移地址: 0x18

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_TX_LEN[10:0]	RW	发送数据长度。	X

22.2.2.12 USBHS 主机接收长度寄存器 (R32_UH_RX_LEN)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	RX_LEN[10:0]
----------	--------------

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_RX_LEN10:0]	RW	接收数据长度。	X

22.2.2.13 USBHS 主机接收最大长度寄存器 (R32_UH_RX_MAX_LEN)

偏移地址: 0x20

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_RX_MAX_LEN [10:0]	RW	接收最大长度。	X

22.2.2.14 DMA 接收地址寄存器 (R32_UH_RX_DMA)

偏移地址: 0x24

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
[16:0]	R32_UH_RX_DMA[16:0]	RW	接收地址, 低两位无效, 需要 4 字节对齐。	X

22.2.2.15 DMA 发送地址寄存器 (R32_UH_TX_DMA)

偏移地址: 0x28

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
[16:0]	R16_UH_TX_DMA[16:0]	RW	发送地址。	X

22.2.2.16 USBHS 主机端口控制寄存器 (R32_UH_PORT_CTRL)

偏移地址: 0x2C

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	RB_UH_BUS_RST_LONG	RW	总线复位时间选择: 1: 较长复位; 0: 正常复位。	0
[15:12]	RB_UH_PORT_SLEEP_BESL [3:0]	RW	唤醒时间控制: 0000: 125us; 1000: 3ms; 0001: 150us; 1001: 4ms; 0010: 200us; 1010: 5ms; 0011: 300us; 1011: 6ms; 0100: 400us; 1100: 7ms; 0101: 500us; 1101: 8ms; 0110: 1ms; 1110: 9ms; 0111: 2ms; 1111: 10ms。	X
[11:9]	Reserved	RO	保留。	0
8	RB_UH_CLR_PORT_SLEEP	WO	PORT 退出 SLEEP 状态 (LPM)。	0

[7:6]	Reserved	R0	保留。	0
5	RB_UH_CLR_PORT_CONNECT	W0	使端口进入端口状态。	0
4	RB_UH_CLR_PORT_EN	W0	PORT 退出使能状态，进入 DISABLED 状态。	0
3	RB_UH_SET_PORT_SLEEP	W0	PORT 进入 SLEEP 状态（LPM）。	0
2	RB_UH_CLR_PORT_SUSP	W0	PORT 退出挂起状态。	0
1	RB_UH_SET_PORT_SUSP	W0	PORT 进入挂起状态。	0
0	RB_UH_SET_PORT_RESET	W0	端口发送复位。	0

22.2.2.17 USBHS 主机端口配置寄存器（R8_UH_PORT_CFG）

偏移地址：0x30

位	名称	访问	描述	复位值
7	RB_UH_PD_EN	RW	主机模式下 15K 电阻下拉使能。	0
[6:1]	Reserved	R0	保留。	0
0	RB_UH_HOST_EN	RW	USB 端口模式选择： 1：端口为主机模式； 0：端口为设备模式。	0

22.2.2.18 USBHS 主机端口中断使能寄存器（R8_UH_PORT_INT_EN）

偏移地址：0x32

位	名称	访问	描述	复位值
[7:6]	Reserved	R0	保留。	0
5	RB_UHIE_PORT_SLP	RW	端口睡眠状态变化中断使能。	0
4	RB_UHIE_PORT_RESET	RW	端口复位状态变化中断使能。	0
3	Reserved	R0	保留。	0
2	RB_UHIE_PORT_SUSP	RW	端口暂停状态变化中断使能。	0
1	RB_UHIE_PORT_EN	RW	端口使能状态变化中断使能。	0
0	RB_UHIE_PORT_CONNECT	RW	端口连接状态变化中断使能。	0

22.2.2.19 USBHS 主机端口测试模式寄存器（R8_UH_PORT_TEST_CT）

偏移地址：0x33

位	名称	访问	描述	复位值
[7:3]	Reserved	R0	保留。	0
2	RB_UH_TEST_FORCE_EN	RW	测试模式使能。	0
1	RB_UH_TEST_K	RW	测试输出 K。	0
0	RB_UH_TEST_J	RW	测试输出 J。	0

22.2.2.20 USBHS 主机端口状态寄存器（R16_UH_PORT_ST）

偏移地址：0x34

位	名称	访问	描述	复位值
[15:12]	Reserved	R0	保留。	0
11	RB_UHIS_PORT_TEST	R0	端口是否在 test 模式。	0
10	RB_UHIS_PORT_HS	R0	端口连接速度是否为高速。	0
9	RB_UHIS_PORT_LS	R0	端口连接速度是否为低速。	0

[8:6]	Reserved	R0	保留。	0
5	RB_UHIS_PORT_SLP	R0	端口睡眠。	0
4	RB_UHIS_PORT_RST	R0	端口复位状态。	1
3	Reserved	R0	保留。	0
2	RB_UHIS_PORT_SUSP	R0	端口暂停状态。	0
1	RB_UHIS_PORT_EN	R0	端口使能。	0
0	RB_UHIS_PORT_CONNECT	R0	端口连接状态。	0

22.2.2.21 USBHS 主机端口状态变化寄存器 (R8_UH_PORT_CHG)

偏移地址: 0x36

位	名称	访问	描述	复位值
[7:6]	Reserved	R0	保留。	0
5	RB_UHIF_PORT_SLP	RW1Z	端口睡眠状态变化, 写 1 清零。	0
4	RB_UHIF_PORT_RESET	RW1Z	端口复位状态变化, 写 1 清零。	0
3	Reserved	R0	保留。	0
2	RB_UHIF_PORT_SUSP	RW1Z	端口暂停状态变化, 写 1 清零。	0
1	RB_UHIF_PORT_EN	RW1Z	端口使能状态变化, 写 1 清零。	0
0	RB_UHIF_PORT_CONNECT	RW1Z	端口连接状态变化, 写 1 清零。	0

22.2.2.22 USBHS 主机 BC 充电控制寄存器 (R32_UH_BC_CTRL)

偏移地址: 0x3C

位	名称	访问	描述	复位值
[31:11]	Reserved	R0	保留。	0
10	RB_UDM_VSRC_ACT	R0	自动模式下, 该位表示 UDM 输出 V_{BC_SRC} , 否则由 RB_UDM_BC_CMPE 控制。 注: UDP 高于 V_{BC_SRC} 但是 UDP 不是高电平时该位为 1, 否则为 0。	0
9	RB_UDM_BC_VSRC	RW	UDM 引脚 BC 协议源电压使能: 1: UDM 引脚输出 BC 协议源电压 V_{BC_SRC} ; 0: 禁止输出。	0
8	RB_UDP_BC_VSRC	RW	UDP 引脚 BC 协议源电压使能: 1: UDP 引脚输出 BC 协议源电压 V_{BC_SRC} ; 0: 禁止输出。	0
7	Reserved	R0	保留。	0
6	RB_BC_AUTO_MODE	RW	自动模式使能: 1: 使能; 0: 关闭。	0
5	RB_UDM_BC_CMPE	RW	UDM 引脚 BC 协议比较器使能: 1: 使能; 0: 关闭。	0
4	RB_UDP_BC_CMPE	RW	UDP 引脚 BC 协议比较器使能: 1: 使能; 0: 关闭。	0
[3:2]	Reserved	R0	保留。	0
1	RB_UDM_BC_CMPO	R0	UDM 引脚 BC 协议比较器状态:	0

			1：UDM 引脚电压高于 BC 协议参考值 V_{BC_REF} ； 0：UDM 引脚电压低于 BC 协议参考值 V_{BC_REF} 。	
0	RB_UDP_BC_CMP0	R0	UDP 引脚 BC 协议比较器状态： 1：UDP 引脚电压高于 BC 协议参考值 V_{BC_REF} ； 0：UDP 引脚电压低于 BC 协议参考值 V_{BC_REF} 。	0

第 23 章 运放（OPA）和比较器（CMP）

该模块包含 2 个可独立配置的运算放大器（OPA）和 2 个可独立配置的电压比较器（CMP），其中运算放大器（OPA）可配置为可编程增益放大器（PGA），支持增益选择，也可用于电压比较器。

每个运算放大器的输入和输出通道均连接至 I/O 口，并可通过配置选择，支持多通道自动轮询，内部可关联到 ADC 和 CMP 输入通道，支持将外部模拟小信号放大后送入 ADC 进行转换。

每个电压比较器的输入通道连接至 I/O 口，并可通过配置选择，支持两通道自动轮询，可选迟滞特性，输出引脚可选择配置到通用 I/O 口或复用为 TIM 内部采样通道（不占用 I/O 引脚）。

23.1 主要特性


- OPA1/OPA2 支持自偏置的可编程增益运放（PGA）
- OPA1/OPA2 输出直连到比较器输入端
- OPA1/OPA2 支持单端及差分输入，支持 PGA 放大倍数选择
- OPA1 支持正端输入轮询功能
- OPA 中断可使系统从睡眠模式中唤醒
- CMP1/CMP2 支持可选数字滤波及迟滞
- CMP1/CMP2 输出引脚可选择通用 I/O 口或 TIM 内部采样通道
- CMP 中断可使系统从睡眠和停止模式中唤醒
- 1 个中断向量

23.2 功能描述

23.2.1 运放 OPA

在 OPA_CTLR1 寄存器中：配置 EN1 位，可使能 OPA1；配置 PSEL1[1:0] 位，可选择 OPA1 正端输入通道；配置 NSEL1 位，可选择 OPA1 负端输入通道；配置 FB_EN1 位，可使能 OPA1 内部 PGA 模式；配置 PGA_SEL1[1:0] 位，可选择 PGA1 的增益大小；配置 PGADIF1 位，可选择 PGA1 输出偏置电压外供或内接地；配置 HS1 位，可使能高速模式，在此模式下可提高压摆率；配置 MODE1[1:0] 位，可选择 OPA1 的输出通道。


图 23-1 OPA1 结构图



在 OPA_CTLR2 寄存器中：配置 EN2 位，可使能 OPA2；配置 PSEL2 位，可选择 OPA2 正端输入通

道；配置 NSEL2 位，可选择 OPA2 负端输入通道；配置 FB_EN2 位，可使能 OPA2 内部 PGA 模式；配置 PGA_SEL2[1:0] 位，可选择 PGA2 的增益大小；配置 PGADIF2 位，可选择 PGA2 输出偏置电压外供或内接地；配置 HS2 位，可使能高速模式，在此模式下可提高压摆率；配置 MODE2[1:0] 位，可选择 OPA2 的输出通道。


图 23-2 OPA2 结构图



23.2.2 运放 OPA1 正输入端轮询

OPA 的 P 端可从 OPA_P0/OPA_P1/OPA_P2 中选择，可通过 OPA_CTLR1 寄存器中的 POLL1_NUM 来配置轮询的通道数量，至多可选 3 个通道；OPA 的轮询功能可实现定时依次选择 OPA_P0/OPA_P1/OPA_P2，轮流选中所有的 P 端；可通过配置 OPA_CTLR1 寄存器中的 POLL_CHx 位来设置 OPA 轮询顺序，配置 POLL_EN1 位可打开 OPA1 正端轮询。P 端轮询功能使用时，须合理配置 OPA1 的建立时间，确保 OPA1 输出稳定后进行采样，OPA1 的建立时间可通过 OPA_CFGR1 寄存器的 STCFG1 位配置。

图 23-3 OPA 轮询时序图 1




$T_{OPASETUP}$ ：OPA 建立时间。

T_{ADCSMP} ：ADC 采样时间。

$T_{ADCCONV}$ ：ADC 转换时间。

如图 23-3，在 POLLMD1 位配置为 0 时，配置的轮询触发事件发生后，经过 $T_{OPASETUP}$ ，ADC 开始采样，在采样完成后，轮询通道切换，再经过 $T_{OPASETUP}$ （注：设置 OPA 建立时间需大于 ADC 转换时间），进行下一次 ADC 采样，重复 ADC 采样后的流程。

图 23-4 OPA 轮询时序图 2



$T_{OPASETUP}$: OPA 建立时间。

$T_{ADCSAMP}$: ADC 采样时间。

$T_{ADCCONV}$: ADC 转换时间。

如图 23-4，在 POLLMD1 位配置为 1 时，配置的轮询触发事件发生后，经过 $T_{OPASETUP}$ ，ADC 开始采样，在采样完成后，轮询通道切换；等待后续轮询触发事件再次发生后重复上述流程。

使用建议：实际使用时，若 ADC 转换时间大于 OPA 建立时间，建议 POLLMD1 位配置为 1 同时配合 ADC 扫描模式使用；若 ADC 转换时间小于 OPA 建立时间，建议 POLLMD1 位配置为 0 同时配合 ADC 单次模式使用。

23.2.3 运放 OPA1 中断

OPA1 中断只可唤醒 SLEEP 睡眠模式，OPA1 中断配置：

- 1) 在内核的 PFIC 中配置 OPA 中断，以保证其可以正确响应；
- 2) 配置 POLL_EN1=1，使能 OPA1 轮询功能；
- 3) 使能 OPA1，使能 OPA1 中断。

中断配置：

- (1) OPA1 中断

设置 IE_OUT1=1，打开 OPA1 中断使能，当 OPA1 输出高电平时进入中断。

- (2) OPA1 轮询中断

设置 IE_CNT1=1，打开 OPA1 轮询间隔结束中断使能，当 OPA1 的 P 端轮询一次进入中断。

- (3) OPA1 NMI

设置 NMI_EN1=1，打开 OPA1 NMI 中断使能，当 OPA1 输出为高电平，进入 NMI 中断。

23.2.4 运放 OPA1 复位

使能 OPA 功能后，设置 RST_EN1=1 开启 OPA1 复位功能，OPA1 输出为高电平时，系统复位。


23.2.5 运放 OPA 刹车

通过设置 OPA_CFGR1 寄存器中的 BKIN_CFG[1:0]位可选择刹车信号源，当 BKIN_CFG=00b 时，定时器的刹车来自 IO；当 BKIN_CFG=01b 时，定时器的刹车来自 CMP1/CMP2 的输出；当 BKIN_CFG=10b 时，定时器的刹车来自 OPA1 轮询结果；当 BKIN_CFG=11b 时，定时器的刹车来自 OPA2 的输出。

23.2.6 比较器 CMP

在 CMP_CTLR 寄存器中：配置 ENx 位，可使能对应的 CMPx；配置 MODEx[1:0]可选择 CMPx 的输出通道为普通 I/O 口或内部定时器通道；配置 PSELx[1:0]，可选择 CMPx 的正端输入引脚；配置 NSELx[1:0]，可选择 CMPx 的负端输入引脚；配置 HYENx 位，可使能 CMPx 迟滞功能。

图 23-2 CMP 结构图



注：如果比较器输出使用定时通道，通过定时器捕获用于查看比较器输出状态。

23.2.7 比较器 CMP 中断

比较器专属的外部中断(EXTI)线 — EXTI22 (COMP 唤醒事件), 可产生中断或事件, 可用于 SLEEP、STOP 模式 1 和 STOP 模式 2 下唤醒。

使用外部中断唤醒时，所需条件为：

- 1) 使能 PVD 功能；
- 2) 配置对应的外部中断通道的事件使能位 (EXTI_EVENR) ；
- 3) 配置比较器输出触发；
- 4) 在内核的 PFIC 中配置 EXTI 中断，以保证其可以正确响应。
- 5) 使能 CMP。

注：在 STOP 模式下需关闭数字滤波功能。

使用事件时，所需条件为：

- 1) 配置对应的外部中断通道的事件使能位 (EXTI_EVENR) ；
- 2) 配置比较器输出触发；
- 3) 使能 CMP。

通过配置 WKUP_MD[1:0]来选择 CMP 的唤醒源。

表 23-1 CMP 唤醒源选择

设置 WKUP_MD[1:0]	01	10	11	00
唤醒 CMP 的信号	CMP1 的输出	CMP2 的输出	CMP1 和 CMP2 的任意变化	无效

注：当 CMP 将产生一个中断请求，对应的中断线 22 标志位也会被置位。对标志位写 1 可以清除该标

志位。

23.2.8 比较器 CMP 低功耗

置位 LPx 位，CMPx 进入低功耗模式，电流对应减少且会延长 CMP 的比较时间，改变迟滞电压，增加输出失调电压。其中对应参数值请参考《CH32V205DS0》手册。

23.2.9 比较器 CMP 复位

使能 OPA 功能后，设置 RST_ENx=1 开启 CMPx 复位功能，CMPx 输出为高电平时，系统复位。

23.2.10 比较器 CMP 刹车

通过设置 CMP_CTLR 寄存器中的 BKIN_SEL 位可选择定时器刹车信号源，当 BKIN_SEL=0 时，CMP1 的输出作为定时器的刹车源；当 BKIN_SEL=1 时，CMP2 的输出作为定时器刹车源。

23.2.11 比较器 CMP 滤波

通过设置 CMP_FILT 寄存器中的 FILT_ENx 位，可使能 CMPx 滤波功能，并通过 FILTx[4:0]位可设置 CMPx 滤波采样间隔。

23.3 寄存器描述

表 23-2 OPA 相关寄存器列表

名称	访问地址	描述	复位值
R32_OPA_CFGR1	0x40026000	OPA 配置寄存器 1	0x80000000
R32_OPA_CTLR1	0x40026004	OPA 控制寄存器 1	0x0000031E
R32_OPA_CTLR2	0x40026008	OPA 控制寄存器 2	0x0000030E
R32_CMP_CTLR	0x4002600C	比较器控制寄存器	0x8000707C
R32_CMP_FILT	0x40026010	比较器滤波配置寄存器	0x00000000
R32_OPA_KEY	0x40026014	OPA 解锁寄存器	0xFFFFFFFF
R32_CMP_KEY	0x40026018	比较器解锁寄存器	0xFFFFFFFF
R32_OPCM_SR	0x4002601C	运放和比较器状态寄存器	0x00000000

23.3.1 OPA 配置寄存器 1 (OPA_CFGR1)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OPA_LOCK	Reserved	POLLM D1	SMPSEL1	Reserved				STCFG1[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					NMI_EN1	IE_CNT1	IE_OUT1	Reserved		RST_EN1	BKIN_CFG [1:0]		Reserved		

位	名称	访问	描述	复位值
31	OPA_LOCK	RW	OPA 锁（写 1 上锁，写 0 无效）： 1：OPA 上锁； 0：OPA 解锁。	1
30	Reserved	RO	保留。	0

29	POLLM1	RW	OPA1 轮询模式配置寄存器： 1：单次触发只进行一次通道切换； 0：单次触发将自动完成指定数量的通道轮询。	0
28	SMPSEL1	RW	采样源选择位： 1：OPA1 输出稳定后采样 CMP1 的输出结果； 0：OPA1 输出稳定后采样 OPA1 的输出结果。	0
[27:24]	Reserved	RO	保留。	0
[23:16]	STCFG1[7:0]	RW	OPA1 建立时间配置位，单位为系统时钟周期。	0
[15:11]	Reserved	RO	保留。	0
10	NMI_EN1	RW	OPA1 的 NMI 中断使能位： 1：当 OPA1 输出值为高时，将产生 NMI 中断； 0：禁止 OPA1 产生 NMI 中断。	0
9	IE_CNT1	RW	OPA1 轮询间隔结束的中断使能： 1：打开中断使能； 0：关闭中断使能。	0
8	IE_OUT1	RW	OPA1 输出中断使能： 1：使能 OPA1 输出中断； 0：禁用 OPA1 输出中断。	0
[7:6]	Reserved	RO	保留。	0
5	RST_EN1	RW	OPA1 复位使能位： 1：允许 OPA1 产生系统复位，当 OPA1 的采样结果为 1 时，将产生系统复位； 0：禁止 OPA1 产生系统复位。	0
[4:3]	BKIN_CFG[1:0]	RW	定时器刹车配置位： 00：定时器的刹车来自 I0； 01：定时器的刹车来自 CMP1/CMP2 的输出； 10：定时器的刹车来自 OPA1 轮询结果； 11：定时器的刹车来自 OPA2 的输出。	0
[2:0]	Reserved	RO	保留。	0

23.3.2 OPA 控制寄存器 1 (OPA_CTLR1)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	POLL_CH3 [1:0]	POLL_CH2 [1:0]	POLL_CH1 [1:0]	POLL_SW STRT	Reserved	POLL_SEL[2:0]	POLL1_NUM [1:0]	POLL_EN1							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	HS1	PGADIF1	FB_EN1	PGA_SEL1 [1:0]	Reserved	NSEL1	PSEL1[1:0]	MODE1[1:0]	EN1						

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:28]	POLL_CH3[1:0]	RW	OPA1 轮询顺序： 配置第 3 个轮询通道。	0
[27:26]	POLL_CH2[1:0]	RW	OPA1 轮询顺序：	0

			配置第 2 个轮询通道。	
[25:24]	POLL_CH1[1:0]	RW	OPA1 轮询顺序： 配置第 1 个轮询通道。	0
23	POLL_SWSTRT	WO	启动 OPA1 轮询，需要设置软件触发。 1：启动 OPA1 轮询； 0：复位状态。 此位由软件置位，轮询开始后硬件清 0。	0
22	Reserved	RO	保留。	0
[21:19]	POLL_SEL[2:0]	RW	OPA1 轮询触发源选择： 000：软件触发； 001：TIM1 的 CC4 事件； 010：TIM2 的 CC4 事件； 011：TIM3 的 CC4 事件； 100：TIM4 的 CC4 事件； 其他：无效。	0
[18:17]	POLL1_NUM[1:0]	RW	OPA1 轮询的正端个数： 00：轮询 1 个通道； 01：轮询 2 个通道； 10：轮询 3 个通道； 11：无效。	0
16	POLL_EN1	RW	OPA1 轮询使能： 1：启用 OPA1 轮询功能； 0：禁用 OPA1 轮询功能。	0
[15:13]	Reserved	RO	保留。	0
12	HS1	RW	OPA1 高速模式使能： 1：高速模式； 0：普通模式。	0
11	PGADIF1	RW	OPA1 作内部 PGA 时输出偏置电压选择： 1：输出偏置电压外供（PB13）； 0：输出偏置电压内接地。	0
10	FB_EN1	RW	OPA1 的 PGA 模式使能： 1：使能； 0：禁止。	0
[9:8]	PGA_SEL1[1:0]	RW	OPA1 增益选择： 00：x8； 01：x16； 10：x32； 11：x64。	11b
[7:6]	Reserved	RO	保留。	0
5	NSEL1	RW	OPA1 负端通道选择： 1：负端接 PA6； 0：负端接 PB11。	0
[4:3]	PSEL1[1:0]	RW	OPA1 正向输入端选择： 00：正端接 PB5； 01：正端接 PB0； 10：正端接 PB12；	11b

			11: 正端关闭。	
[2:1]	MODE1[1:0]	RW	OPA1 输出通道选择: 00: 输出端接 PB1; 01: 输出端接 PA3。 1x: 输出端关闭。	11b
0	EN1	RW	OPA1 使能: 1: 使能; 0: 关闭。	0

23.3.3 OPA 控制寄存器 2 (OPA_CTLR2)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		HS2	PGADIF2	FB_EN2	PGA_SEL2[1:0]	Reserved		NSEL2	Reserved	PSEL2	MODE2[1:0]	EN2			

位	名称	访问	描述	复位值
[31:13]	Reserved	RO	保留。	0
12	HS2	RW	OPA2 高速模式使能: 1: 高速模式; 0: 普通模式。	0
11	PGADIF2	RW	OPA2 作内部 PGA 时输出偏置电压选择: 1: 输出偏置电压外供 (PB15); 0: 输出偏置电压内接地。	0
10	FB_EN2	RW	OPA2 的 PGA 模式使能: 1: 使能; 0: 禁止。	0
[9:8]	PGA_SEL2[1:0]	RW	OPA2 增益选择位: 00: x4; 01: x8; 10: x16; 11: x32。	11b
[7:6]	Reserved	RO	保留。	0
5	NSEL2	RW	OPA2 负端输入通道选择: 1: 负端接 PA5; 0: 负端接 PB10。	0
4	Reserved	RO	保留。	0
3	PSEL2	RW	OPA2 正端输入通道选择: 1: 正端接 PA7; 0: 正端接 PB14;	1
[2:1]	MODE2[1:0]	RW	OPA2 输出端选择: 00: 输出端接 PA4; 01: 输出端接 PA2;	11b

			1x: 输出端关闭。	
0	EN2	RW	OPA2 使能: 1: 使能; 0: 关闭。	0

23.3.4 CMP 控制寄存器 (CMP_CTLR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP_LOCK	Reserved	HYS2_H	DACDAT[3:0]			DACEN	WKUP_MD[1:0]		LP2	LP1	HYS1_H	BKIN_SEL	RST_EN2	RST_EN1	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HYS2	PSEL2[1:0]		NSEL2[1:0]		MODE2[1:0]		EN2	HYS1	PSEL1[1:0]		NSEL1[1:0]		MODE1[1:0]		EN1

位	名称	访问	描述	复位值
31	CMP_LOCK	RW	CMP 锁 (写 1 上锁, 写 0 无效): 1: 上锁 CMP; 0: 解锁 CMP。	1
30	Reserved	RO	保留。	0
29	HYS2_H	RW	CMP2 迟滞选择高位, 和 CMP_CTLR 寄存器 HYS2 字段结合使用, {HYS2_H, HYS2}。 CMP2 迟滞控制位: 00: 关闭; 01: $\pm 12.5\text{mV}$; 10: $\pm 25\text{mV}$; 11: $\pm 50\text{mV}$ 。	0
[28:25]	DACDAT[3:0]	RW	DAC 数据配置位。	0
24	DACEN	RW	DAC 使能位: 1: 使能 DAC; 0: 关闭 DAC。	0
[23:22]	WKUP_MD[1:0]	RW	CMP 唤醒配置位: 00: 关闭 CMP 唤醒功能; 01: CMP1 的输出可将系统从低功耗模式下唤醒; 10: CMP2 的输出可将系统从低功耗模式下唤醒; 11: CMP1 和 CMP2 的任意变化可将系统从低功耗模式下唤醒。	0
21	LP2	RW	CMP2 低功耗模式使能位: 1: 低功耗模式; 0: 正常模式。	0
20	LP1	RW	CMP1 低功耗模式使能位: 1: 低功耗模式; 0: 正常模式。	0
19	HYS1_H	RW	CMP1 迟滞选择高位, 和 CMP_CTLR 寄存器 HYS1 字段结合使用, {HYS1_H, HYS1}。 CMP1 迟滞控制位:	0

			00: 关闭; 01: $\pm 12.5\text{mV}$; 10: $\pm 25\text{mV}$; 11: $\pm 50\text{mV}$ 。	
18	BKIN_SEL	RW	定时器刹车源配置: 1: CMP2 的输出作为定时器的刹车源; 0: CMP1 的输出作为定时器刹车源。 注:此位仅在 OPA_CFGR1 寄存器 BKIN_CFG=01b 时有效。	0
17	RST_EN2	RW	CMP2 复位使能: 1: 允许 CMP2 产生系统复位, 当 CMP2 输出为 1 时, 将产生系统复位; 0: 禁止 CMP2 产生系统复位。	0
16	RST_EN1	RW	CMP1 复位使能: 1: 允许 CMP1 产生系统复位, 当 CMP1 输出为 1 时, 将产生系统复位; 0: 禁止 CMP1 产生系统复位。	0
15	HYS2	RW	CMP2 迟滞选择低位, 和 CMP_CTLR 寄存器 HYS2_H 字段结合使用, {HYS2_H, HYS2}。 CMP2 迟滞控制位: 00: 关闭; 01: $\pm 12.5\text{mV}$; 10: $\pm 25\text{mV}$; 11: $\pm 50\text{mV}$ 。	0
[14:13]	PSEL2[1:0]	RW	CMP2 正端选择位: 00: 正端接 PB8; 01: 正端接 PA8; 10: 正端接 OPA2 输出; 11: 正端关闭。	11b
[12:11]	NSEL2[1:0]	RW	CMP2 负端选择位: 00: 负端接 PA9; 01: 负端接 PB11; 10: 负端接 DAC 输出; 11: 负端关闭。	11b
[10:9]	MODE2[1:0]	RW	CMP2 输出选择位: 00: CMP2 结果从 PA12 输出; 01: CMP2 结果连接到 TIM3 的 CH4; 10: CMP2 结果连接到 TIM2 的 CH3; 11: CMP2 结果连接到 TIM4 的 CH3。	0
8	EN2	RW	CMP2 使能位: 1: 使能 CMP2; 0: 关闭 CMP2。	0
7	HYS1	RW	CMP1 迟滞选择低位, 和 CMP_CTLR 寄存器 HYS1_H 字段结合使用, {HYS1_H, HYS1}。 CMP1 迟滞控制位: 00: 关闭; 01: $\pm 12.5\text{mV}$;	0

			10: $\pm 25\text{mV}$; 11: $\pm 50\text{mV}$ 。	
[6:5]	PSEL1[1:0]	RW	CMP1 正端选择位: 00: 正端接 PA2; 01: 正端接 PB2; 10: 正端接 OPA1 输出; 11: 正端关闭。	11b
[4:3]	NSEL1[1:0]	RW	CMP1 负端选择位: 00: 负端接 PB1; 01: 负端接 PB3; 10: 负端接 DAC 输出; 11: 负端关闭。	11b
[2:1]	MODE1[1:0]	RW	CMP1 输出选择位: 00: CMP1 结果从 PB12 输出; 01: CMP1 结果连接到 TIM1 的 CH4; 10: CMP1 结果连接到 TIM2 的 CH4; 11: CMP1 结果连接到 TIM4 的 CH4。	0
0	EN1	RW	CMP1 使能位: 1: 使能 CMP1; 0: 关闭 CMP1。	0

23.3.5 比较器滤波配置寄存器 (CMP_FILT)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		FILT2[4:0]				FILT_EN2		Reserved		FILT1[4:0]				FILT_EN1	

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:9]	FILT2[4:0]	RW	CMP2 滤波采样间隔配置位, 单位间隔为 0.375us。	0
8	FILT_EN2	RW	CMP2 滤波使能位: 1: 开启 CMP2 输出滤波; 0: 关闭 CMP2 输出滤波。	0
[7:6]	Reserved	RO	保留。	0
[5:1]	FILT1[4:0]	RW	CMP1 滤波采样间隔配置位, 单位间隔为 0.375us。	0
0	FILT_EN1	RW	CMP1 滤波使能位: 1: 开启 CMP1 输出滤波; 0: 关闭 CMP1 输出滤波。	0

23.3.6 OPA 解锁键寄存器 (OPA_KEY)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

OPA_KEY[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPA_KEY[15:0]															

位	名称	访问	描述	复位值
[31:0]	OPA_KEY[31:0]	RW	OPA 解锁寄存器，按顺序连续写入： KEY1 = 0x45670123； KEY2 = 0xCDEF89AB。 将解锁 OPA 相关寄存器，锁定状态下，OPA 寄存器无法改写。	X

23.3.7 CMP 解锁键寄存器 (CMP_KEY)

偏移地址：0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP_KEY[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP_KEY[15:0]															

位	名称	访问	描述	复位值
[31:0]	CMP_KEY[31:0]	RW	CMP 解锁寄存器，按顺序连续写入： KEY1 = 0x45670123； KEY2 = 0xCDEF89AB。 将解锁 CMP 相关寄存器，锁定状态下，CMP 寄存器无法改写。	X

23.3.8 运放和比较器状态寄存器 (OPCM_SR)

偏移地址：0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											IF_POLL_OPA1	Reserved	IF_OUT_POLL_CH3	IF_OUT_POLL_CH2	IF_OUT_POLL_CH1

位	名称	访问	描述	复位值
[31:14]	Reserved	R0	保留。	0
4	IF_POLL_OPA1	RW1Z	OPA1 轮询间隔结束标志： 1：轮询间隔结束； 0：无效。 写 1 清除，写 0 无效。	0
3	Reserved	R0	保留。	0
2	IF_OUT_POLL_CH3	RW1Z	第 3 个轮询通道轮询到输出为高电平的标志：	0

			1: 轮询到输出为高电平; 0: 无效。 写 1 清除, 写 0 无效。	
1	IF_OUT_POLL_CH2	RW1Z	第 2 个轮询通道轮询到输出为高电平的标志: 1: 轮询到输出为高电平; 0: 无效。 写 1 清除, 写 0 无效。	0
0	IF_OUT_POLL_CH1	RW1Z	第 1 个轮询通道轮询到输出为高电平的标志: 1: 轮询到输出为高电平; 0: 无效。 写 1 清除, 写 0 无效。	0

第 24 章 可变静态存储控制器（FSMC）

本章模块描述仅适用于 CH32V205 微控制器产品。

可变静态存储控制器（FSMC），支持多种静态存储器类型以及丰富的存储操作方法，可根据系统应用需要，对不同类型大容量静态存储器进行扩展。

24.1 主要特性


- 支持操作SRAM、ROM、NOR FLASH和PSRAM
- 支持操作NAND FLASH，并且内置硬件ECC，最多可检测8KByte数据
- 支持对同步器件操作，如PSRAM
- 支持8bit或16bit数据总线宽度
- 时序信号可软件编程

24.2 功能描述

24.2.1 模块结构

FSMC 主要包括 HB 总线接口、NOR 存储控制器、NAND 存储控制器和外部设备接口。


图 24-1 FSMC 模块框图



24.2.2 外部设备地址映射

FSMC 根据地址线将存储块分为固定大小 16MByte 的两个存储块，见图 24-2。

图 24-2 FSMC 存储块



24.2.2.1 NOR/PSRAM 地址映射

表 24-1 外部存储器地址

数据宽度	配连接到存储器的地址线	最大访问存储器空间 (bit)
8bit	HADDR[23:0]与FSMC_A[23:0]对应相连	16MBx8=128Mbit
16bit	HADDR[23:1]与FSMC_A[22:0]对应相连, HADDR[0]未接	16MB/2x16=128Mbit

注：100 脚芯片，支持 FSMC，并且仅支持地址和数据线复用模式。

NOR FLASH 和 PSRAM 支持非对齐访问。对于异步模式，每次操作需要准确的地址；对于同步模式，只需发出一次地址信号，之后批量的数据通过 CLK 顺序进行。对于支持非对齐批量访问的 NOR FLASH，可以将存储器的非对齐访问模式设置为和 HB 相同的模式，若不能设置，则禁用非对齐访问模式，并把非对齐的访问请求分开成两个连续的访问操作。

24.2.2.2 NAND 地址映射

NAND FLASH 映像和时序寄存器，见表 24-2。

表 24-2 存储器映像和时序寄存器

起始地址	结束地址	FSMC 存储块	存储空间	时序寄存器
0x78000000	0x78FFFFFF	块 2-NAND FLASH	属性	FSMC_PATT2 (0x6C)
0x70000000	0x70FFFFFF		通用	FSMC_PMEM2 (0x68)

通用和属性空间可以在低 256KB 划分为地址区（第二个 128KB 区域）、命令区（第二个 64KB 区域）和数据区（前 64KB 区域），见表 24-3。

软件通过操作这 3 个区域访问 NAND FLASH 的具体流程：

- 向 NAND FLASH 发送读写等操作命令：软件可以操作命令区任何地址发送命令；
- 向 NAND FLASH 发送将要操作的地址：软件可以操作地址区任何地址发送命令；
- 从 NAND FLASH 读写数据：软件可以操作数据区任何地址写入或读出数据。

表 24-3 NAND 存储块选择

区域名称	HADDR[17:16]	地址范围
地址区	1X	0x020000-0x03FFFF
命令区	01	0x010000-0x01FFFF
数据区	00	0x000000-0x00FFFF

24.2.3 NOR/PSRAM 控制器

FSMC 支持 8bit、16bit 和 32bit 异步操作 SRAM 和 ROM，支持异步模式和突发模式操作 PSRAM，支持异步模式和突发模式操作 NOR FLASH。所有控制器的输出信号在内部时钟 HCLK 的上升沿改变，对于同步写模式（PSRAM）下，输出的数据在存储器时钟（CLK）的下降沿改变，具体参照同步传输和异步传输时序图。存储器的读写参数可软件配置，见表 24-4。

表 24-4 软件可控的 NOR/PSRAM 读写参数

参数	读写方式	参数取值范围
地址建立时间	异步	$1 \ll T \ll 16$ (HB HCLK)
地址保持时间	异步	$1 \ll T \ll 16$ (HB HCLK)
数据建立时间	异步	$2 \ll T \ll 256$ (HB HCLK)
总线恢复时间	异步或同步读	$1 \ll T \ll 16$ (HB HCLK)
时钟分频因子	同步	$2 \ll T \ll 16$ (HB HCLK)
数据产生时间	同步	$2 \ll T \ll 17$ (Memory CLK)

24.2.3.1 外部存储器复用接口信号

NOR FLASH 和 PSRAM 接口，见表 24-5、表 24-6。

表 24-5 复用 NOR FLASH 接口

FSMC 引脚	方向	描述
CLK	输出	时钟线（仅用于同步突发模式）
A[23:16]	输出	地址线
AD[15:0]	输入/输出	16bit 地址/数据线（复用）
NE[1]	输出	片选线
NOE	输出	输出使能
NWE	输出	写使能
NL (NADV)	输出	锁存使能
NWAIT	输入	等待信号线（仅用于 NOR FLASH）

表 24-6 复用 PSRAM 接口

FSMC 引脚	方向	描述
CLK	输出	时钟线（仅用于同步突发模式）
A[23:16]	输出	地址线
AD[15:0]	输入/输出	16bit 地址/数据线（复用）
NE[1]	输出	片选线
NOE	输出	输出使能
NWE	输出	写使能
NL (NADV)	输出	锁存使能
NWAIT	输入	等待信号线
NBL[1]	输出	高字节使能（NUB）

NBL[0]	输出	低字节使能 (NLB)
--------	----	-------------

注：前缀“N”的信号，表示低电平有效。

24.2.3.2 支持的存储器以及操作方式

支持的存储器以及操作方式见表 24-7。

表 24-7 支持存储器和操作方式

存储器	模式	HB 数据宽度	存储器宽度	描述
NOR FLASH	异步读	8	16	
	异步读	16	16	
	异步写	16	16	
	异步读	32	16	分成 2 次 FSMC 访问
	异步写	32	16	分成 2 次 FSMC 访问
	同步读	16	16	
	同步读	32	16	分成 2 次 FSMC 访问
PSRAM	异步读	8	16	
	异步写	8	16	使用字节信 NBL[1:0]
	异步读	16	16	
	异步写	16	16	
	异步读	32	16	分成 2 次 FSMC 访问
	异步写	32	16	分成 2 次 FSMC 访问
	同步读	16	16	
	同步读	32	16	分成 2 次 FSMC 访问
	同步写	8	16	使用字节信 NBL[1:0]
	同步写	16/32	16	
SRAM 和 ROM	异步读	8/16/32	8/16	使用字节信 NBL[1:0]
	异步写	8/16/32	8/16	使用字节信 NBL[1:0]

24.2.3.3 NOR/PSRAM 异步传输地址/数据复用的时序图

对于异步静态存储器（NOR FLASH 和 PSRAM）操作需注意如下：

- 当启用扩展模式时，可混合使用模式 A、B、C 和 D 对存储器的读写操作。

图 24-3 模式 1 读操作（复用）





图 24-4 模式 1 写操作（复用）



注：在写操作的最后一个 HCLK 周期可以保证 NWE 上升沿后地址和数据的保持时间，因为存在这个

HCLK 周期, DATAST 的数值必须大于 0 (DATAST > 0)。

表 24-8 模式 1 FSMC_BCR1 位域

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	0x0
[18:16]	Reserved	0x0
15	ASYNCAWAIT	如果存储器支持该功能则为 1, 否则为 0
14	EXTMOD	0x0
13	WAITEN	0x0
12	WREN	根据需要设置
11	WAITCFG	该位不起作用
10	Reserved	0x0
9	WAITPOL	当 bit15 为 1 时, 有意义
8	BURSTEN	0x0
7	Reserved	0x1
6	FACCEN	该位不起作用
[5:4]	MWID	根据需要设置
[3:2]	MTYP	根据需要设置, 不包含 0x2 (NOR FLASH)
1	MUXEN	0x1
0	MBKEN	0x1

表 24-9 模式 1 FSMC_BTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	该位不起作用
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。写操作为 (DATAST+1 HCLK), 读操作为 (DATAST+3 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)
[3:0]	ADDSET	地址建立时间。(ADDSET+1 HCLK)。

图 24-5 模式 A 读操作（复用）




图 24-6 模式 A 写操作（复用）




表 24-10 模式 A FSMC_BCR1 位域

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	0x0
[18:16]	Reserved	0x0
15	ASYNCWAIT	如果存储器支持该功能则为 1，否则为 0
14	EXTMOD	0x1
13	WAITEN	0x0
12	WREN	根据需要设置
11	WAITCFG	该位不起作用
10	Reserved	0x0
9	WAITPOL	当 bit15 为 1 时，有意义
8	BURSTEN	0x0
7	Reserved	0x1
6	FACCEN	该位不起作用
[5:4]	MWID	根据需要设置
[3:2]	MTYP	根据需要设置，不包含 0x2 (NOR FLASH)
1	MUXEN	0x1
0	MBKEN	0x1

表 24-11 模式 A FSMC_BTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x0
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTYRN	0x0
[15:8]	DATAST	数据建立时间。读操作为 (DATAST+3 HCLK)。该位最小为 1。
[7:4]	ADDHLD	该位不起作用
[3:0]	ADDSET	地址建立时间。读操作为 (ADDSET+1 HCLK)。

表 24-12 模式 A FSMC_BWTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x0
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。写操作为 (DATAST+1 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)
[3:0]	ADDSET	地址建立时间。写操作为 (ADDSET+1 HCLK)

HCLK)。

图 24-7 模式 B 读操作（复用）




图 24-8 模式 B 写操作（复用）




表 24-13 模式 B FSMC_BCR1 位域

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	0x0
[18:16]	Reserved	0x0
15	ASYNCWAIT	如果存储器支持该功能则为 1，否则为 0
14	EXTMOD	0x1
13	WAITEN	0x0
12	WREN	根据需要设置
11	WAITCFG	该位不起作用
10	Reserved	0x0
9	WAITPOL	当 bit15 为 1 时，有意义。
8	BURSTEN	0x0
7	Reserved	0x1
6	FACCEN	0x1
[5:4]	MWID	根据需要设置
[3:2]	MTYP	0x2 (NOR FLASH)
1	MUXEN	0x1
0	MBKEN	0x1

表 24-14 模式 B FSMC_BTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x1
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。读操作为 (DATAST+3 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)
[3:0]	ADDSET	地址建立时间。读操作为 (ADDSET+1 HCLK)。

表 24-15 模式 B FSMC_BWTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x1
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。写操作为 (DATAST+1 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)
[3:0]	ADDSET	地址建立时间。写操作为 (ADDSET+1 HCLK)。

图 24-9 模式 C 读操作（复用）




图 24-10 模式 C 写操作（复用）




表 24-16 模式 C FSMC_BCR1 位域

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	0x0
[18:16]	Reserved	0x0
15	ASYNCWAIT	如果存储器支持该功能则为 1, 否则为 0
14	EXTMOD	0x1
13	WAITEN	0x0
12	WREN	根据需要设置
11	WAITCFG	该位不起作用
10	Reserved	0x0
9	WAITPOL	当 bit15 为 1 时, 有意义。
8	BURSTEN	0x0
7	Reserved	0x1
6	FACCEN	0x1
[5:4]	MWID	根据需要设置
[3:2]	MTYP	0x2 (NOR FLASH)
1	MUXEN	0x1
0	MBKEN	0x1

表 24-17 模式 C FSMC_BTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x2
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。读操作为 (DATAST+3 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)
[3:0]	ADDSET	地址建立时间。读操作为 (ADDSET+1 HCLK)。

表 24-18 模式 C FSMC_BWTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x2
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。写操作为 (DATAST+1 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)

[3:0]	ADDSET	地址建立时间。写操作为（ADDSET+1 HCLK）。
-------	--------	-----------------------------

图 24-11 模式 D 读操作（复用）




图 24-12 模式 D 写操作（复用）




表 24-19 模式 D FSMC_BCR1 位域

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	0x0
[18:16]	Reserved	0x0
15	ASYNCAWAIT	如果存储器支持该功能则为 1，否则为 0
14	EXTMOD	0x1
13	WAITEN	0x0
12	WREN	根据需要设置
11	WAITCFG	该位不起作用
10	Reserved	0x0
9	WAITPOL	当 bit15 为 1 时，有意义。
8	BURSTEN	0x0
7	Reserved	0x1
6	FACGEN	根据需要设置
[5:4]	MWID	根据需要设置
[3:2]	MTYP	根据需要设置
1	MUXEN	0x1
0	MBKEN	0x1

表 24-20 模式 D FSMC_BTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x3
[27:24]	DATLAT	该位不起作用
[23:20]	CLKDIV	该位不起作用
[19:16]	BUSTURN	0x0
[15:8]	DATAST	数据建立时间。读操作为 (DATAST+3 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)。
[3:0]	ADDSET	地址建立时间。读操作为 (ADDSET+1 HCLK)。

表 24-21 模式 D FSMC_BWTR1 位域

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x3
[27:24]	DATLAT	0x0
[23:20]	CLKDIV	0x0
[19:16]	BUSTYRN	0x0
[15:8]	DATAST	数据建立时间。写操作为 (DATAST+1 HCLK)。该位最小为 1。
[7:4]	ADDHLD	地址保持时间。(ADDHLD+1 HCLK)。
[3:0]	ADDSET	地址建立时间。写操作为 (ADDSET+1 HCLK)。

		HCLK)。
--	--	--------

24. 2. 3. 4 NOR/PSRAM 同步传输地址/数据复用的时序图

数据延迟与 NOR FLASH 的延时需注意，DATALAT 数值必须与 NOR FLASH 配置寄存器中的定义一致。NADV 信号为低时的时钟周期不计算在延迟参数中。FSMC 的 DATLAT 参数可以为 DATALAT+2 或为 DATALAT+3，对于特别的存储器会在数据保持时间阶段产生 NWAIT 信号，DATALAT 需要设置为最小值，对于另外一些存储器不会在数据保持时间阶段产生 NWAIT 信号，FSMC 和存储器的数据保持时间必须设置一致。

对于单次批量传输需注意，存储器配置位同步批量模式，若传输 16bit 数据，FSMC 会执行 1 次长度为 1 的批量传输，若传输 32bit 数据，FSMC 分为 2 次 16bit 传输，执行 1 次长度为 2 的批量传输。

NOR FLASH 同步批量模式访问时，在保持时间（DATALAT+1 CLK）之后，若检测 NWAIT 信号为低电平时，在 NWAIT 变成高电平之前 FSMC 需要插入等待周期，当 NWAIT 变为高电平时，FSMC 认为数据有效。在 NWAIT 信号控制的等待状态插入期间，控制器会持续向存储器发送时钟脉冲、保持片选信号和输出有效信号，同时忽略无效的数据信号。在批量传输模式下，NOR FLASH 的 NWAIT 信号通过配置 WAITCFG 位选择两种时序配置。

图 24-13 同步总线复用读操作（复用）




表 24-22 FSMC_BCR1 位域（同步读模式）

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	该位不起作用
[18:16]	Reserved	0x0
15	ASYNCAWAIT	0x0
14	EXTMOD	0x0
13	WAITEN	0x0
12	WREN	该位不起作用
11	WAITCFG	根据需要设置
10	Reserved	0x0
9	WAITPOL	根据需要设置
8	BURSTEN	0x1
7	Reserved	0x1
6	FACCEN	根据需要设置
[5:4]	MWID	根据需要设置
[3:2]	MTYP	0x1 或 0x2
1	MUXEN	0x1
0	MBKEN	0x1

表 24-23 FSMC_BTR1 位域（同步读模式）

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x0
[27:24]	DATLAT	数据保持时间
[23:20]	CLKDIV	0x0 - 保留 0x1 - CLK=2 HCLK
[19:16]	BUSTURN	该位不起作用
[15:8]	DATAST	该位不起作用
[7:4]	ADDHLD	该位不起作用
[3:0]	ADDSET	该位不起作用

图 24-14 同步总线复用写操作（复用）




表 24-24 FSMC_BCR1 位域（同步写模式）

Bitx	名称	配置值
[31:20]	Reserved	0x000
19	CBURSTRW	0x1
[18:16]	Reserved	0x0
15	ASYNCAWAIT	0x0
14	EXTMOD	0x0
13	WAITEN	如果存储器支持该功能则为 1，否则为 0
12	WREN	0x1
11	WAITCFG	0x0
10	Reserved	0x0
9	WAITPOL	根据需要设置
8	BURSTEN	该位不起作用
7	Reserved	0x1
6	FACCEN	根据需要设置
[5:4]	MWID	根据需要设置

[3:2]	MTYP	0x1
1	MUXEN	0x1
0	MBKEN	0x1

表 24-25 FSMC_BTR1 位域（同步写模式）

Bitx	名称	配置值
[31:30]	Reserved	0x0
[29:28]	ACCMOD	0x0
[27:24]	DATLAT	数据保持时间
[23:20]	CLKDIV	0x0 - 保留 0x1 - CLK=2 HCLK
[19:16]	BUSTURN	该位不起作用
[15:8]	DATAST	该位不起作用
[7:4]	ADDHLD	该位不起作用
[3:0]	ADDSET	该位不起作用

24.2.4 NAND FLASH 控制器

FSMC 支持 8bit、16bit 操作 NAND FLASH，FSMC 可以根据需要产生多个地址周期，理论上 FSMC 对 NAND FLASH 的容量没有限制。NAND FLASH 的读写参数可软件配置，见表 24-26。

表 24-26 软件可控的 NAND 读写参数

参数	功能	读写方式	参数取值范围
存储器建立时间	发出命令之前建立地址的时间	读/写	$1 \ll T \ll 256$ (HB HCLK)
存储器等待时间	发出命令的最短持续时间	读/写	$1 \ll T \ll 256$ (HB HCLK)
存储器保持时间	在发送命令结束后保持地址的时间，写操作时也是数据的保持时间	读/写	$1 \ll T \ll 255$ (HB HCLK)
存储器数据总线高阻时间	启动写操作之后数据总线持续为高阻态时间	写	$0 \ll T \ll 255$ (HB HCLK)

24.2.4.1 外部存储器接口信号

8bit 和 16bit NAND FLASH 接口，见表 24-27、表 24-28。

表 24-27 8bit NAND FLASH

FSMC 引脚	方向	描述
A[17]	输出	地址锁存允许信号 (ALE)
A[16]	输出	命令锁存允许信号 (CLE)
D[7:0]	输入/输出	8bit 双向地址/数据复用总线
NCE[2]	输出	片选线
NOE	输出	输出使能
NWE	输出	写使能
NWAIT	输入	等待信号线

表 24-28 16bit NAND FLASH

FSMC 引脚	方向	描述
A[17]	输出	地址锁存允许信号 (ALE)
A[16]	输出	命令锁存允许信号 (CLE)
D[15:0]	输入/输出	16bit 双向地址/数据复用总线
NCE[2]	输出	片选线
NOE	输出	输出使能
NWE	输出	写使能
NWAIT	输入	等待信号线

24. 2. 4. 2 支持的存储器以及操作方式

支持的存储器以及操作方式见表 24-29。


表 24-29 支持存储器和操作方式

存储器	模式	HB 数据宽度	存储器宽度	描述
8bit NAND	异步读	8	8	
	异步写	8	8	
	异步读	16	8	分成 2 次 FSMC 访问
	异步写	16	8	分成 2 次 FSMC 访问
	异步读	32	8	分成 4 次 FSMC 访问
	异步写	32	8	分成 4 次 FSMC 访问
16bit NAND	异步读	8	16	
	异步读	16	16	
	异步写	16	16	
	异步读	32	16	分成 2 次 FSMC 访问
	异步写	32	16	分成 2 次 FSMC 访问

24. 2. 4. 3 NAND FLASH 时序图（包括预等待功能）

NAND FLASH 操作时序控制，涉及 FSMC_PMEM2 和 FSMC_PATT2 时序寄存器，每一个寄存器包含 4 个参数。MEMHOLD、MEMWAIT 和 ATTSET 三个参数对应操作 NAND FLASH 的三个阶段的 HCLK 周期数，MEMHIZ 参数对应 FSMC 开始驱动数据总线的时机。NAND FLASH 控制器通用存储空间访问时序，见图 24-15。

图 24-15 NAND FLASH 控制器通用存储空间的访问时序



24.2.4.4 NAND FLASH 操作流程

NAND FLASH 的命令锁存使能信号 (CLE) 和地址锁存使能信号 (ALE) 分别由 FSMC 地址线 A16 和 A17 驱动, 故在对 NAND FLASH 操作发送命令或地址时, 需要对存储空间的特定地址执行写操作。对 NAND FLASH 的读操作过程如下:


- 1) 根据即将操作的 NAND FLASH 特性, 配置 FSMC_PCR2、FSMC_PMEM2 和 FSMC_PATT2 寄存器的 PWID、PTYP、PWAITEN 和 PBKEN。
- 2) 在通用存储空间写入命令字节, 在 NWE 为低电平期间, CLE 输出高电平, 此时该命令字节被 NAND FLASH 识别为一个命令, 并锁存该命令, 随后的页读操作不需要重复发送该命令。
- 3) 之后通过向存储器空间写入 4 个字节, 作为读操作的起始地址。在 NWE 为低电平期间, ALE 输出高电平, 此时 4 个字节被 NAND FLASH 识别为读操作的起始地址。在操作属性存储空间时, 可以使 FSMC 产生不同的时序, 实现某些 NAND FLASH 预等待功能。
- 4) FSMC 控制器开始新的操作前需要等待 NAND FLASH 的 R/NB 信号变为高电平, 在等待期间 FSMC 控制器需要保持 NCE 信号为低电平。
- 5) FSMC 控制器可以通过操作通用存储空间, 可以从 NAND FLASH 逐字节的读出存储页。

24.2.4.5 NAND FLASH 预等待功能

某些特殊的 NAND FLASH 需要在输入最后一个地址字节后, R/NB 信号变为低电平, 见图 24-16。

- 图中 (1) 为 CPU 写字节命令 0x00 到 0x70010000;
 图中 (2) 为 CPU 写 NAND FLASH 的地址 A7-A0 至 0x70020000;
 图中 (3) 为 CPU 写 NAND FLASH 的地址 A15-A8 至 0x70020000;
 图中 (4) 为 CPU 写 NAND FLASH 的地址 A23-A16 至 0x70020000;
 图中 (5) 为 CPU 写 NAND FLASH 的地址 A31-A24 至 0x70020000;

图 24-16 操作特殊型 NAND FLASH



使用该功能时,通过配置 FSMC_PMEM2 寄存器的 MEMHOLD 位来保证 t_{WB} 的时序,之后对 NAND FLASH 的读写操作,FSMC 控制器都会在 NWE 信号的上升沿至下一次操作之间插入 (MEMHOLD+1) HCLK 保持延时。为了解决该问题,这里使用属性空间配置 ATTRHOLD 数值使之符合 t_{WB} 的时序,同时需要保持 MEMHOLD 为最小值。此时,只有在写入 NAND FLASH 地址的最后一个字节时,FSMC 控制器需要写入属性存储空间,其余 NAND FLASH 的读写操作使用通用存储空间。

24.2.4.6 NAND FLASH ECC 功能

FSMC 的 NAND FLASH 控制器包含 1 个纠错码计算硬件模块,可有效减少 CPU 在处理纠错码时的软件工作量。ECC 模块在读写 NAND FLASH 时,支持每 256、512、1024、2048、4096 或 8192 个字节中,矫正 1 个 bit 错误并且检测出 2 个 bit 错误。页大小对应 ECC 结果有效位,见表 24-30。在 ECC 计算电路使能后,ECC 模块监测 NAND FLASH 的数据总线和读/写信号 (NCE 和 NWE)。ECC 使用时需注意如下:

- 在访问 NAND FLASH 时,出现在 D[15:0] 总线上的数据被锁存并用于 ECC 计算。
- 当规定数目的字节已经被写入 NAND FLASH 或从 NAND FLASH 读出后,软件从 FSMC_ECCR2 寄存器读出 ECC 值。若需再次计算 ECC,先将 ECCEN 清 0,再写 1 重新使能 ECC 计算。

表 24-30 页大小对应 ECC 结果有效位

ECCPS[2:0]	页大小 (字节)	ECC 有效位
000	256	ECC[21:0]
001	512	ECC[23:0]
010	1024	ECC[25:0]
011	2048	ECC[27:0]
100	4096	ECC[29:0]
101	8192	ECC[31:0]

24.3 寄存器描述

表 24-31 FSMC 相关寄存器列表

名称	访问地址	描述	复位值
R32_FSMC_BCR1	0xA0000000	SRAM/NOR-Flash 片选控制寄存器 1	0x000030DX
R32_FSMC_BTR1	0xA0000004	SRAM/NOR-Flash 片选时序寄存器 1	0x0FFFFFFF
R32_FSMC_PCR2	0xA0000060	NAND-Flash 控制寄存器 2	0x00000018
R32_FSMC_SR2	0xA0000064	FIFO 状态和中断寄存器 2	0x00000040
R32_FSMC_PMEM2	0xA0000068	通用存储空间时序寄存器 2	0xFCFCFCFC
R32_FSMC_PATT2	0xA000006C	属性存储空间时序寄存器 2	0xFCFCFCFC
R32_FSMC_ECCR2	0xA0000074	ECC 结果寄存器 2	0x00000000
R32_FSMC_BWTR1	0xA0000104	SRAM/NOR-Flash 写时序寄存器 1	0x0FFFFFFF

24.3.1 SRAM/NOR-Flash 片选控制寄存器 1 (FSMC_BCR1)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												CBURSTRW	Reserved		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ASYNCWAIT	EXTMOD	WAITEN	WREN	WAITCFG	Reserved	WAITPOL	BURSTEN	Reserved	FACCEEN	MWID[1:0]	MTYP[1:0]	MUXEN	MBKEN		

位	名称	访问	描述	复位值
[31:20]	Reserved	RO	保留。	0
19	CBURSTRW	RW	批量写使能: 1: 写操作处于同步模式; 0: 写操作处于异步模式。	0
[18:16]	Reserved	RO	保留。	0
15	ASYNCWAIT	RW	异步传输期间的等待信号: 1: 启用异步传输期间等待信号; 0: 禁用异步传输期间等待信号。	0
14	EXTMOD	RW	扩展模式使能: 1: 允许写使用 FSMC_BWTR 寄存器; 0: 不允许写使用 FSMC_BWTR 寄存器。	0
13	WAITEN	RW	等待使能。当闪存存储器处于批量传输模式时, 该位控制是否根据 NWAIT 信号插入等待信号。 1: 使用 NWAIT 信号; 0: 禁用 NWAIT 信号。	1
12	WREN	RW	写操作使能: 1: 允许 FSMC 对存储器进行写操作; 0: 禁止 FSMC 对存储器进行写操作。	1
11	WAITCFG	RW	等待时序配置: 1: NWAIT 信号在等待状态期间有效;	0

			0: NWAIT 信号在等待状态前的一个数据周期有效。	
10	Reserved	RO	保留。	0
9	WAITPOL	RW	等待信号极性: 1: NWAIT 等待信号为高有效; 0: NWAIT 等待信号为低有效。	0
8	BURSTEN	RW	批量模式使能: 1: 使能批量模式; 0: 不使能批量模式。	0
7	Reserved	RO	保留。	1
6	FACCEN	RW	NOR FLASH 访问使能: 1: 允许对 NOR FLASH 访问; 0: 禁止对 NOR FLASH 访问。	1
[5:4]	MWID[1:0]	RW	数据总线宽度: 00: 8 位; 01: 16 位; 10: 保留; 11: 保留。	01b
[3:2]	MTYP[1:0]	RW	储存器类型: 00: SRAM、ROM; 01: PSRAM; 10: NOR FLASH; 11: 保留。	xxb
1	MUXEN	RW	地址/数据复用使能: 1: 地址/数据复用; 0: 地址/数据不复用。	x
0	MBKEN	RW	存储器块使能: 1: 启用对应的存储器块; 0: 禁用对应的存储器块。	x

24.3.2 SRAM/NOR-Flash 片选时序寄存器 1 (FSMC_BTR1)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	ACCMOD[1:0]	DATLAT[3:0]			CLKDIV[3:0]			BUSTURN[3:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAST[7:0]								ADDHLD[3:0]			ADDSET[3:0]				

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:28]	ACCMOD[1:0]	RW	异步访问模式: 00: 模式 A; 01: 模式 B; 10: 模式 C; 11: 模式 D。	00b

[27:24]	DATLAT[3:0]	RW	数据保持时间。用于同步批量模式（仅适用于 NOR FLASH）。 0000：第一个数据保持时间为 2 个 CLK 时钟 1110：第一个数据保持时间为 16 个 CLK 时钟； 1111：第一个数据保持时间为 17 个 CLK 时钟。	1111b
[23:20]	CLKDIV[3:0]	RW	时钟分频比(CLK 信号)。访问异步 NOR FLASH、SRAM 和 ROM 时，该参数不起作用。 0000：保留； 0001：1 个 CLK 周期=2 个 HCLK 周期； 1110：1 个 CLK 周期=15 个 HCLK 周期； 1111：1 个 CLK 周期=16 个 HCLK 周期。	1111b
[19:16]	BUSTURN[3:0]	RW	总线恢复时间。（仅适用于 NOR FLASH） 0000：总线恢复时间=1 个 HCLK 周期； 1110：总线恢复时间=15 个 HCLK 周期； 1111：总线恢复时间=16 个 HCLK 周期。	1111b
[15:8]	DATAST[7:0]	RW	数据保持时间。 00000000：保留。 00000001：数据保持时间=2 个 HCLK 周期； 11111110：数据保持时间=255 个 HCLK 周期； 11111111：数据保持时间=256 个 HCLK 周期。 对于每一种存储器类型和访问方式的数据保持时间，请参考对应的图表(见图 26-3 至图 26-12)。 例如：模式 1 和模式 A，读操作时 DATAST=1：数据保持时间=DATAST+3=4 个 HCLK 时钟周期。	0xFF
[7:4]	ADDHLD[3:0]	RW	地址保持时间。（仅适用于异步操作） 0000：地址保持时间=1 个 HCLK 周期； 1110：地址保持时间=15 个 HCLK 周期； 1111：地址保持时间=16 个 HCLK 周期。	1111b
[3:0]	ADDSET[3:0]	RW	地址建立时间。（仅适用于异步操作） 0000：地址建立时间=1 个 HCLK 周期； 1110：地址建立时间=15 个 HCLK 周期； 1111：地址建立时间=16 个 HCLK 周期。 对于每一种存储器类型和访问方式的地址建立时间，请参考对应的图表(见图 26-3 至图 26-12)。 例如：模式 2 的读操作时 ADDSET=1：地址建立时间=ADDSET+1=2 个 HCLK 时钟周期。	1111b

24.3.3 NAND-Flash 控制寄存器 2 (FSMC_PCR2)

偏移地址: 0x60

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												ECCPS[2:0]		TAR[3]	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TAR[2:0]			TCLR[3:0]			Reserved		ECCEN	PWID[1:0]		PTYP	PBKEN	PWAITEN	Reserved	

位	名称	访问	描述	复位值
[31:20]	Reserved	RO	保留。	0
[19:17]	ECCPS[2:0]	RW	ECC 页面大小: 000: 256Byte; 001: 512Byte; 010: 1024Byte; 011: 2048Byte; 100: 4096Byte; 101: 8192Byte; 111: 保留。	000b
[16:13]	TAR[3:0]	RW	ALE 至 RE 的延迟: 0000: 1 个 HCLK 周期; 1110: 15 个 HCLK 周期; 1111: 16 个 HCLK 周期。	0000b
[12:9]	TCLR[3:0]	RW	CLE 至 RE 的延迟: 0000: 1 个 HCLK 周期; 1110: 15 个 HCLK 周期; 1111: 16 个 HCLK 周期。	0000b
[8:7]	Reserved	RO	保留。	0
6	ECCEN	RW	ECC 使能: 1: 使能 ECC; 0: 禁用 ECC。	0
[5:4]	PWID[1:0]	RW	数据总线宽度: 00: 8 位; 01: 16 位; 10: 保留; 11: 保留。	01b
3	PTYP	RW	存储器类: 1: NAND 闪存; 0: 保留。	1
2	PBKEN	RW	NAND 存储器使能: 1: 使能对应的存储器块; 0: 禁用对应的存储器块。	0
1	PWAITEN	RW	等待功能使能:	0

			1: 使能; 0: 禁用。	
0	Reserved	R0	保留。	0

24.3.4 FIFO 状态和中断寄存器 2 (FSMC_SR2)

偏移地址: 0x64

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									FEMPT	Reserved					

位	名称	访问	描述	复位值
[31:7]	Reserved	R0	保留。	0
6	FEMPT	R0	FIFO 空标志。 1: FIFO 空; 0: FIFO 不空。	1
[5:0]	Reserved	R0	保留。	0

24.3.5 通用存储空间时序寄存器 2 (FSMC_PMEM2)

偏移地址: 0x68

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MEMHIZx[7:0]								MEMHOLDx[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MEMWAITx[7:0]								MEMSETx[7:0]							

位	名称	访问	描述	复位值
[31:24]	MEMHIZx[7:0]	RW	通用空间数据总线的高阻时间: 00000000: NAND FLASH 为 0 个 HCLK 周期; 11111110: NAND FLASH 为 254 个 HCLK 周期; 11111111: NAND FLASH 为 255 个 HCLK 周期。	0xFC
[23:16]	MEMHOLDx[7:0]	RW	通用空间保持时间: 00000000: 保留; 00000001: 1 个 HCLK 周期; 11111110: 254 个 HCLK 周期; 11111111: 255 个 HCLK 周期。	0xFC
[15:8]	MEMWAITx[7:0]	RW	通用空间等待时间。(需要加上由 NWAIT 信号变低引入的等待周期) 00000000: 保留; 00000001: 2 个 HCLK 周期; 11111110: 255 个 HCLK 周期;	0xFC

			11111111: 256 个 HCLK 周期。	
[7:0]	MEMSETx[7:0]	RW	通用空间建立时间: 00000000: NAND FLASH 2 个 HCLK 周期; 11111110: NAND FLASH 256 个 HCLK 周期; 11111111: NAND FLASH 257 个 HCLK 周期。	0xFC

24.3.6 属性存储空间时序寄存器 2 (FSMC_PATT2)

偏移地址: 0x6C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ATTHIZx[7:0]								ATTHOLDx[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ATTWAITx[7:0]								ATTSETx[7:0]							

位	名称	访问	描述	复位值
[31:24]	ATTHIZx[7:0]	RW	属性空间数据总线的高阻时间: 00000000: 0 个 HCLK 周期; 11111110: 254 个 HCLK 周期; 11111111: 255 个 HCLK 周期。	0xFC
[23:16]	ATTHOLDx[7:0]	RW	属性空间保持时间: 00000000: 保留; 00000001: 1 个 HCLK 周期; 11111110: 254 个 HCLK 周期; 11111111: 255 个 HCLK 周期。	0xFC
[15:8]	ATTWAITx[7:0]	RW	属性空间等待时间。(需要加上由 NWAIT 信号变低引入的等待周期) 00000000: 1 个 HCLK 周期; 00000001: 2 个 HCLK 周期; 11111110: 255 个 HCLK 周期; 11111111: 256 个 HCLK 周期。	0xFC
[7:0]	ATTSETx[7:0]	RW	属性空间建立时间。 00000000: 1 个 HCLK 周期; 11111110: 255 个 HCLK 周期; 11111111: 256 个 HCLK 周期。	0xFC

24.3.7 ECC 结果寄存器 2 (FSMC_ECCR2)

偏移地址: 0x74

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ECC[31:16]															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ECC[15:0]															

位	名称	访问	描述	复位值
[31:0]	ECC[31:0]	RO	ECC 计算结果。	0

24.3.8 SRAM/NOR-Flash 写时序寄存器 1 (FSMC_BWTR1)

偏移地址: 0x104

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		ACCMOD [1:0]		Reserved								BUSTYRN[3:0]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAST[7:0]								ADDHLD[3:0]				ADDSET[3:0]			

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:28]	ACCMOD[1:0]	RW	访问模式。(该位在 EXTMOD 为 1 时有效) 00: 访问模式 A; 01: 访问模式 B; 10: 访问模式 C; 11: 访问模式 D。	00b
[27:20]	Reserved	RO	保留。	0
[19:16]	BUSTYRN[3:0]	RW	总线恢复时间。 0000: 1 个 HCLK 周期; 0001: 2 个 HCLK 周期; 1110: 15 个 HCLK 周期; 1111: 16 个 HCLK 周期。	1111b
[15:8]	DATAST[7:0]	RW	数据保持时间: 00000000: 保留; 00000001: 2 个 HCLK 周期; 11111110: 255 个 HCLK 周期; 11111111: 256 个 HCLK 周期。	0xFF
[7:4]	ADDHLD[3:0]	RW	地址保持时间: 0000: 保留; 0001: 2 个 HCLK 周期; 1110: 15 个 HCLK 周期; 1111: 16 个 HCLK 周期。	1111b
[3:0]	ADDSET[3:0]	RW	地址建立时间: 0000: 1 个 HCLK 周期; 0001: 2 个 HCLK 周期;	1111b

			 1110: 15 个 HCLK 周期; 1111: 16 个 HCLK 周期。	
--	--	--	---	--

第 25 章 控制器局域网（CAN）

控制器局域网是一种用于串行数据通信的高性能通信协议。CAN 控制器提供了一个完整的 CAN 协议实现方案，支持 CAN 协议 2.0A 和 2.0B。CAN 控制器可以用来构建强大的局域网来实现安全的分布式实时控制，以较小的 CPU 负荷来处理大量的数据报文，在工业和汽车领域有着广泛的应用。

25.1 主要特性

- 兼容 CAN 规范 2.0A 和 2.0B
- 可编程的传输速率，最高可达 1Mbit/s
- 支持时间触发通信功能，避免低优先级消息阻塞
- 支持三个发送邮箱，发送报文优先级可由报文标识符或发送请求的次序决定，并可记录发送报文 SOF 时刻的时间戳
- 支持三级邮箱深度的 2 个接收 FIFO，14 个报文过滤器组可供配置，每个过滤器组可配置成 32 或 16 位模式，屏蔽位或标识符列表模式，能够尽量减少软件对报文筛选的干预，FIFO 溢出处理方式灵活，并可记录接收报文 SOF 时刻的时间戳
- 占用 4 个中断向量，每个中断源可以独立配置

25.2 CAN 控制器工作模式

CAN 控制器可以对寄存器 CAN1_CTLR 中的 SLEEP 或 INRQ 位进行操作，实现在初始化模式、睡眠模式和正常模式 3 个工作模式下切换。

25.2.1 初始化模式

在复位后，CAN 默认工作在睡眠模式以减低功耗，此时禁止报文收发，TX 引脚的内部上拉电阻使能，TX 引脚输出隐性位。对寄存器 CAN1_CTLR 中的 INRQ 位置 1，请求 CAN 控制器进入初始化模式，当寄存器 CAN1_STATR 的 INAK 位自动置 1 则成功进入初始化状态。同样对寄存器 CAN1_CTLR 中的 INRQ 位清零，请求 CAN 控制器退出初始化模式，当寄存器 CAN1_STATR 的 INAK 位自动清 0 则成功退出初始化状态。

对过滤器组进行初始化，可以在非初始化模式下进行，不过必须对寄存器 CAN1_FCTL 的 FINIT 位进行置 1，此时禁止接收报文。


25.2.2 睡眠模式

对寄存器 CAN1_CTLR 中的 SLEEP 位置 1，请求 CAN 控制器进入睡眠模式，当寄存器 CAN1_STATR 的 SNAK 位自动置 1 则 CAN 成功进入睡眠模式，此时 CAN 控制器的时钟停止，但邮箱寄存器仍可访问。

由睡眠模式进入初始化模式，必须对 CAN1_CTLR 的 SLEEP 位清 0，INRQ 位置 1，当寄存器 CAN1_STATR 的 INAK 位自动置 1 则切换为初始化状态完成。

由睡眠模式进入正常模式，必须对 CAN1_CTLR 的 SLEEP 位清 0，当寄存器 CAN1_STATR 的 SNAK 位自动清 0 则进入正常模式。

图 25-1 CAN 工作模式切换



25.3 CAN 控制器测试模式

在初始化模式下，对寄存器 CAN1_BTMR 的 SIRM 和 LBKM 位进行操作，可以选择一种测试模式，然后通过对寄存器 CAN1_CTLR 的 INRQ 位清零，退出初始化模式，进入测试模式。测试模式分为静默模式、环回模式和静默环回模式三种。

25.3.1 静默模式

对寄存器 CAN1_BTMR 的 SIRM 位置 1，可选择进入静默模式。该模式下，CAN 控制器可以接收，不能对外发送报文，对外总是处于隐性位，可以避免对总线产生影响，但是报文能够被所在节点的控制器的接收。通常静默模式被用于 CAN 总线的状态分析。


25.3.2 环回模式

对寄存器 CAN1_BTMR 的 LBKM 位置 1，可选择进入环回模式。该模式下，CAN 控制器可以对外发送报文，不能接收外部报文，但是发送报文能够被所在节点的控制器的接收，接收过滤机制有效。通常环回模式被用于 CAN 控制器的收发测试。

25.3.3 静默环回模式

对寄存器 CAN1_BTMR 的 SIRM 和 LBKM 位置 1，可选择进入静默环回模式。该模式通常用于 CAN 控制器封闭自测试，在该模式下，对 CAN 总线无影响，RX 引脚与总线断开，TX 引脚置隐性位。

图 25-2 CAN 总线的三种测试模式



25.4 MCU 处于调试模式下 CAN 控制器的工作状态

当 MCU 进入调试模式后，内核处于暂停状态，但可以通过调试模块中配置位来决定 CAN 控制器是处于正常运行或停止状态。

25.5 CAN 控制器功能描述

25.5.1 发送处理流程

发送处理流程如下：如果三个发送邮箱中有空置的邮箱，应用层软件仅对空置邮箱的寄存器具有写入权限，对寄存器 CAN1_TXMIRx、CAN1_TXMDTRx、CAN1_TXMDLRx 和 CAN1_TXMDHRx 进行操作，可以设置报文标识符、报文长度、时间戳和报文数据等。在数据准备好之后，对寄存器 CAN1_TXMIRx 的 TXRQ 位置 1 请求发送，邮箱进入挂号状态，并进行优先级排队；一旦成为最高优先级邮箱，则变为预定发送状态，等待 CAN 总线空闲；当 CAN 总线空闲时，预定发送邮箱的报文立刻进入发送状态；报文发送完毕后，邮箱重新成为空置邮箱，并且寄存器 CAN1_TSTATR 的 RQCP 和 TXOK 位置 1，来指示发送成功；若发送时仲裁失败，寄存器 CAN1_TSTATR 的 ALST 位置 1，若发送错误，则 TERR 位置 1。

25.5.2 发送优先级

发送优先级可以由标识符或发送请求先后次序决定，寄存器 CAN1_CTLR 的 TXFP 位置 1 按发送请求先后次序发送，按发送请求先后次序主要应用于分段发送；TXFP 位清 0 按标识符优先级决定发送次序，标识符越小则优先级越高，同标识符的情况下，则低编号的邮箱有更高优先级。

25.5.3 发送中止处理

若对寄存器 CAN1_TSTATR 的 ABRQ 位置 1，则可以中止发送请求。当邮箱状态为挂号或预定发送状态时，发送请求直接中止；当邮箱处于发送状态时，中止请求可能会成功（停止发送），也有可能失败（发送完成），结果可由寄存器 CAN1_TSTATR 的 TXOK 位来查询。

25.5.4 基于时间触发模式

传统的 CAN 通信总线繁忙时，容易造成低优先级的消息长时间阻塞，甚至无法满足其时限的要求。为了解决该瓶颈，推出了基于时间触发模式的相关协议，此类协议在工业上有一定规模的应用，基于时间触发模式的功能即为配合此类协议的应用。

在时间触发模式下有两种模式可供选择，使用该模式需关闭自动重传功能，通过配置 CAN1_TTCTLR 寄存器的 MODE 位来选择默认模式和增强模式。对寄存器 CAN1_CTLR 的 TTCM 和 NART 位置 1，使能时间触发模式并禁止自动重传，CAN1_TTCTLR 寄存器的 MODE 位默认为 0，此时工作在默认模式，内部定时器被激活用来产生发送和接收邮箱的时间戳，定时器在 CAN 位时间累加，内部定


时器在接收和发送的帧起始位的采样点位置被采样并产生时间戳。若使用增强模式，需要将配置 CAN1_TTCTLR 寄存器的 MODE 位为 1，来开启增强模式，使用该模式，在整个 CAN 网络中，必须存在三个或三个以上的节点，其中一个节点发送时间基准，其他节点收到该基准节点的时间戳后，通过向 CAN1_TTCTLR 寄存器的 TIMRST 位写 1 复位内部计数器，将内部计数器进行同步，这样除了发送时间基准的节点之外，其余 CAN 节点实现了时间同步，之后将待发送的数据写入发送邮箱，依次配置各节点的时间触发计数值（CAN1_TTCNT 寄存器的 TIMCNT）和内部计数器计数终值（CAN1_TTCTLR 寄存器 TIMCMV），时间触发计数值和内部计数器计数终值由 CAN 节点的个数、CAN 通信速率和一帧数据位数决定，配置完成后，各节点等待内部计数器计数到时间触发计数值后，触发发送动作。

25.5.5 接收处理流程

CAN 总线报文的接收，由控制器硬件来完成，无需 MCU 的干涉，减轻了 MCU 的处理负荷。所接收到的报文，根据寄存器 CAN1_FAFIFOR 的设置，分别被存储到两个具有 3 级邮箱深度的 FIFO 中，应用层如需获取报文，只能通过接收 FIFO 邮箱来读取有效接收报文。

初始时，接收 FIFO 为空，接收 FIFO 寄存器 CAN1_RFIF0x 的 FMR[1:0] 值为二进制 00b，接到一个有效接收报文后，变为挂号 1 状态，控制器自动把接收 FIFO 寄存器 CAN1_RFIF0x 的 FMR[1:0] 设置二进制 01b；若此时读取邮箱数据寄存器 CAN1_RXMDLRx 和 CAN1_RXMDHRx，通过对接收 FIFO 寄存器 CAN1_RFIF0x 的 RFOM 位置 1 来释放邮箱，接收 FIFO 状态又变为空；如果在挂号 1 状态时不释放邮箱，下一个有效接收报文被接到后，接收 FIFO 状态切换为挂号 2 状态，此时接收 FIFO 寄存器 CAN1_RFIF0x 的 FMR[1:0] 自动置二进制 10b；若读取邮箱数据寄存器并释放邮箱，则状态回到挂号 1；如果在挂号 2 状态不释放邮箱，则接收 FIFO 进入挂号 3 状态；同样在挂号 3 状态下读取报文并释放邮箱，则返回挂号 2 状态；若在挂号 3 状态不释放邮箱，则在接收到下一个有效报文时，必然导致报文丢失情况出现。

图 25-3 接收 FIFO 状态切换图



上文中的报文丢失情况，即接收 FIFO 为满，报文溢出导致报文丢失，接收 FIFO 寄存器 CAN1_RFIF0x 的 FOVR 位会硬件自动置 1，以供溢出查询。寄存器 CAN1_CTLR 的 RFLM 位置 1，则接收 FIFO 锁定功能启用，丢弃的报文为新接收报文；寄存器 CAN1_CTLR 的 RFLM 位清 0，则接收 FIFO 锁定功能停用，接收 FIFO 的三个原报文中，最后接收的报文会被新报文覆盖。

当寄存器 CAN1_INTENR 相关位置位，可以使接收 FIFO 状态切换时产生中断，以便更高效的处理接收报文，详见 25.6 节 CAN 中断。

25.5.6 接收报文标识符过滤

模块中有着多达 14 个过滤器组，通过设置过滤器组，每个 CAN 节点都可以接收到符合过滤规则的报文，不符合过滤规则的报文被硬件丢弃，无需软件干涉。

每个过滤器组由 2 个 32 位寄存器 CAN1_FxR0 和 CAN1_FxR1 组成。过滤器组的位宽都可以通过设置寄存器 CAN1_FSCFGR 的各个位独立配置成 1 个 32 位过滤器或两个 16 位过滤器。每个过滤器组可通过设置寄存器 CAN1_FMCFGR 的各个位配置为屏蔽位或标识符列表模式，各个过滤器组可以通过设置寄存器 CAN1_FWR 的各个位选择启用或禁用。设置寄存器 CAN1_FAFIFOR 的各个位可以把选择通过过滤器的报文存放到哪个接收 FIFO。

如下表 25-1 所示，屏蔽位模式下，两个寄存器分别为标识符寄存器和屏蔽寄存器，两者需要配

合使用，标识符寄存器每一位指示相应的位期望值为显性或隐性，屏蔽寄存器每一位指示相应位是否需要对应标识符寄存器位期望值一致。

表 25-1 32 位屏蔽位模式

标识符寄存器	CAN1_FxR1[31:24]	CAN1_FxR1[23:16]		CAN1_FxR1[15:8]	CAN1_FxR1[7:0]			
屏蔽位寄存器	CAN1_FxR2[31:24]	CAN1_FxR2[23:16]		CAN1_FxR2[15:8]	CAN1_FxR2[7:0]			
映射	STID[10:3]	STID[2:0]	EXID[17:13]	EXID[12:5]	EXID[4:0]	IDE	RTR	0

标识符列表模式下，两个寄存器都被用作标识符寄存器，接收报文标识符必须与其中一个寄存器保持一致才能通过筛选。

表 25-2 32 位标识符列表模式

标识符寄存器	CAN1_FxR1[31:24]	CAN1_FxR1[23:16]		CAN1_FxR1[15:8]	CAN1_FxR1[7:0]			
屏蔽位寄存器	CAN1_FxR2[31:24]	CAN1_FxR2[23:16]		CAN1_FxR2[15:8]	CAN1_FxR2[7:0]			
映射	STID[10:3]	STID[2:0]	EXID[17:13]	EXID[12:5]	EXID[4:0]	IDE	RTR	0

在 16 位模式下，寄存器组被拆分成四个寄存器，屏蔽位模式每组过滤器的屏蔽位模式可以有 2 个过滤器，每个过滤器里各包含一个 16 位标识符寄存器和 16 位屏蔽寄存器；标识符列表模式下四个寄存器都用作标识符寄存器。

表 25-3 16 位屏蔽位模式

标识符寄存器 n	CAN1_FxR1[15:8]	CAN1_FxR1[7:0]			
屏蔽位寄存器 n	CAN1_FxR1[31:24]	CAN1_FxR1[23:16]			
标识符寄存器 n+1	CAN1_FxR2[15:8]	CAN1_FxR2[7:0]			
屏蔽位寄存器 n+1	CAN1_FxR2[31:24]	CAN1_FxR2[23:16]			
映射	STID[10:3]	STID[2:0]	RTR	IDE	EXID[17:15]

表 25-4 16 位标识符列表模式

标识符寄存器 n	CAN1_FxR1[15:8]	CAN1_FxR1[7:0]			
屏蔽位寄存器 n	CAN1_FxR1[31:24]	CAN1_FxR1[23:16]			
标识符寄存器 n+1	CAN1_FxR2[15:8]	CAN1_FxR2[7:0]			
屏蔽位寄存器 n+1	CAN1_FxR2[31:24]	CAN1_FxR2[23:16]			
映射	STID[10:3]	STID[2:0]	RTR	IDE	EXID[17:15]

报文进入 FIFO 邮箱中，会被应用程序读取并存放，通常应用程序根据报文标识符来区分报文数据。CAN 控制器对接收 FIFO 中通过不同过滤器筛选的报文，提供了过滤器编号，编号被存放在寄存器 CAN1_RXMDTRx 的 FMI[7:0] 中，编号时不考虑过滤器组是否启用。编号规则详见图 25-4 的示例。

当出现某个报文能通过多个过滤器的过滤，则接收邮箱中存放的过滤器编号根据过滤器优先级规则来决定存放哪个过滤器的编号，过滤器优先级规则如下：

- 所有 32 位的过滤器优先级均高于 16 位的过滤器
- 对于同样宽度的过滤器，标识符列表的过滤器优先级高于屏蔽位模式的过滤器
- 宽度和模式都一致的过滤器，编号小的过滤器优先级更高


如图 25-5 所示：在接收报文时，先把标识符与 32 位标识符列表模式过滤器进行匹配筛选，没有匹配再与 32 位屏蔽位模式过滤器进行匹配筛选，没有匹配则继续与 16 位标识符列表模式过滤器

进行匹配筛选，没有匹配最后与 16 位屏蔽位模式过滤器进行匹配筛选，最后如果都没有匹配则丢弃报文，出现匹配则报文存入接收 FIFO 的邮箱，标识符编号存入寄存器 CAN1_RXMDTRx 的 FMI 中。

图 25-4 过滤器编号的示例

Filter group number	FIFO0	Filter number	Filter group number	FIFO1	Filter number
0	32-bit shield mode	0	1	16-bit list mode	0 1 2 3
2	16-bit list mode	1 2 3 4	4	16-bit shield mode	4 5
3	32-bit list mode	5 6	6	32-bit list mode	6 7
5	Disabled 16-bit shield Mode	7 8	9	32-bit shield mode	8
7	32-bit shield mode	9	11	Disabled 16-bit shield Mode	9 10
8	32-bit list mode	10 11	12	32-bit list mode	11 12
10	16-bit shield mode	12 13	13	32-bit list mode	13 14

图 25-5 过滤器过滤示例



25.5.7 出错处理

CAN 控制器依靠状态错误寄存器 CAN1_ERRSR，对于总线上的出错管理。状态错误寄存器 CAN1_ERRSR 里的 TEC 和 REC，分别代表发送和接收错误计数值，根据随着收发错误的增加而增加，

收发成功而减小，可以根据它们的值来判断 CAN 总线的稳定性。


当状态错误寄存器 CAN1_ERRSR 里的 TEC 和 REC 小于 128 时，当前 CAN 节点处于错误主动状态，可以正常参与总线通信，并且在侦测到错误的时候发出主动错误标志。

当状态错误寄存器 CAN1_ERRSR 里的 TEC 和 REC 大于 127 时，当前 CAN 节点处于错误被动状态，并且在侦测到错误的时候不允许发出主动错误标志，只能发出被动错误标志。

当状态错误寄存器 CAN1_ERRSR 里的 TEC 大于 255 时，当前 CAN 节点进入离线状态。

当总线监测到 128 次出现 11 个连续的隐性位时，恢复到错误主动状态，该恢复方式受主控制寄存器 CAN1_CTLR 里的 ABOM 位影响。若 ABOM 置 1，则硬件自动退出离线状态。若 ABOM 为 0，则需要软件操作 INRQ 位进入初始化模式，随后退出初始化，才能退出离线状态。

图 25-6 CAN 错误状态切换图



25.5.8 位时序

按照 CAN 总线的标准，将每一位时间分为四段：分别为同步段、传播时间段、相位缓冲段 1 和相位缓冲段 2。这些段由最小时间单元 T_q 组成。CAN 控制器通过采样来监测 CAN 总线变化，通过帧起始位的边沿进行同步。


CAN 控制器把上述四段重新划分为三段，分别为：

- 同步段(SS)：也就是 CAN 标准里的同步段，固定为 1 个最小时间单元，正常情况下所期望的位跳变发生在本时间段内。
- 时间段 1(BS1)：包含 CAN 标准里的传播时间段和相位缓冲段 1，可以被设置为包含 1 到 16 最小时间单元，可以被自动延长，用于补偿 CAN 总线上不同节点频率精度误差带来的相位正向漂移。该时间段结束为采样点位置。
- 时间段 2(BS2)：也就是 CAN 标准里的相位缓冲段 2，可以被设置为 1 到 8 个最小时间单元，可以被自动缩短，以补偿 CAN 总线上不同节点频率精度误差带来的相位负向漂移。

重新同步跳转宽度(SJW)，是每位中可以延长和缩小的最小时间单元数量上限，范围可设置为 1 到 4 个最小时间单元。


上述参数都可以在 CAN 总线时序寄存器 CAN1_BTMR 里配置。

图 25-7 跳变出现在 BS1 中



如图 25-7，SJW 为 2，总线电平跳变在时间段 1 被检测到，则需要延长时间段 1 的长度，最大延长 SJW，从而延迟采样点的位置。

图 25-8 跳变出现在 BS2 中



如图 25-8，SJW 为 2，总线电平跳变在时间段 2 被检测到，则需要缩小时间段 2 的长度，最大缩小 SJW，从而提前采样点的位置。

25.6 CAN 中断

CAN 控制器有四个中断向量，分别为发送中断、FIFO_0 中断、FIFO_1 中断、错误及状态变化中断。

设置 CAN 中断允许寄存器 CAN1_INTENR，可以允许或禁用各个中断源。


发送中断由发送邮箱变空事件产生，中断产生后，查询寄存器 CAN1_TSTATR 的 RQCP0、RQCP1 和 RQCP2 位来判断是哪个邮箱变空事件产生。

FIFO0 中断由接收新报文、接收邮箱变满和溢出事件产生，中断产生后，查询寄存器 CAN1_RFIF00 的 FMP0、FULL0 和 FOVER0 位来判断是哪个邮箱变空事件产生。

FIFO1 中断由接收新报文、接收邮箱变满和溢出事件产生，中断产生后，查询寄存器 CAN1_RFIF01 的 FMP1、FULL1 和 FOVER1 位来判断是哪个邮箱变空事件产生。

错误及状态变化中断由出错、唤醒和睡眠事件产生。

图 25-9 CAN 中断逻辑图



25.8 寄存器描述

CAN 控制器相关的寄存器必须用 32 位字的方式来操作且操作时必须确保 CAN 的外设时钟已使能。为了避免当前节点对整个 CAN 总线的影响，所以应用软件只能在初始化模式下修改位时序寄存器 CAN1_BTIMR。

表 25-5 CAN 相关寄存器列表

名称	访问地址	描述	复位值
R32_CAN1_CTLR	0x40006400	CAN1 主控制寄存器	0x00010002
R32_CAN1_STATR	0x40006404	CAN1 主状态寄存器	0x00000x02
R32_CAN1_TSTATR	0x40006408	CAN1 发送状态寄存器	0x1C000000
R32_CAN1_RFIF00	0x4000640C	CAN1 接收 FIFO0 控制和状态寄存器	0x00000000
R32_CAN1_RFIF01	0x40006410	CAN1 接收 FIFO1 控制和状态寄存器	0x00000000
R32_CAN1_INTENR	0x40006414	CAN1 中断使能寄存器	0x00000000

R32_CAN1_ERRSR	0x40006418	CAN1 错误状态寄存器	0x00000000
R32_CAN1_BTMR	0x4000641C	CAN1 位时序寄存器	0x01230000
R32_CAN1_TTCTLR	0x40006420	CAN1 时间触发控制寄存器	0x0000FFFF
R32_CAN1_TTCNT	0x40006424	CAN1 时间触发计数值寄存器	0x00000000
R32_CAN1_TERR_CNT	0x40006428	CAN1 离线恢复错误计数器	0x00000000

表 25-6 CAN 邮箱相关寄存器列表

名称	访问地址	描述	复位值
R32_CAN1_TXM1OR	0x40006580	CAN1 发送邮箱 0 标识符寄存器	X
R32_CAN1_TXMDTOR	0x40006584	CAN1 发送邮箱 0 数据长度和时间戳寄存器	X
R32_CAN1_TXMDLOR	0x40006588	CAN1 发送邮箱 0 低字节数据寄存器	X
R32_CAN1_TXMDHOR	0x4000658C	CAN1 发送邮箱 0 高字节数据寄存器	X
R32_CAN1_TXM11R	0x40006590	CAN1 发送邮箱 1 标识符寄存器	X
R32_CAN1_TXMDT1R	0x40006594	CAN1 发送邮箱 1 数据长度和时间戳寄存器	X
R32_CAN1_TXMDL1R	0x40006598	CAN1 发送邮箱 1 低字节数据寄存器	X
R32_CAN1_TXMDH1R	0x4000659C	CAN1 发送邮箱 1 高字节数据寄存器	X
R32_CAN1_TXM12R	0x400065A0	CAN1 发送邮箱 2 标识符寄存器	X
R32_CAN1_TXMDT2R	0x400065A4	CAN1 发送邮箱 2 数据长度和时间戳寄存器	X
R32_CAN1_TXMDL2R	0x400065A8	CAN1 发送邮箱 2 低字节数据寄存器	X
R32_CAN1_TXMDH2R	0x400065AC	CAN1 发送邮箱 2 高字节数据寄存器	X
R32_CAN1_RXM1OR	0x400065B0	CAN1 接收 FIFO0 邮箱标识符寄存器	X
R32_CAN1_RXMDTOR	0x400065B4	CAN1 接收 FIFO0 邮箱数据长度和时间戳寄存器	X
R32_CAN1_RXMDLOR	0x400065B8	CAN1 接收 FIFO0 邮箱低字节数据寄存器	X
R32_CAN1_RXMDHOR	0x400065BC	CAN1 接收 FIFO0 邮箱高字节数据寄存器	X
R32_CAN1_RXM11R	0x400065C0	CAN1 接收 FIFO1 邮箱标识符寄存器	X
R32_CAN1_RXMDT1R	0x400065C4	CAN1 接收 FIFO1 邮箱数据长度和时间戳寄存器	X
R32_CAN1_RXMDL1R	0x400065C8	CAN1 接收 FIFO1 邮箱低字节数据寄存器	X
R32_CAN1_RXMDH1R	0x400065CC	CAN1 接收 FIFO1 邮箱高字节数据寄存器	X

表 25-7 CAN 过滤器相关寄存器列表

名称	访问地址	描述	复位值
R32_CAN1_FCTLR	0x40006600	CAN1 过滤器主控制寄存器	0x2A1C0E01
R32_CAN1_FMCFGFR	0x40006604	CAN1 过滤器模式寄存器	0x00000000
R32_CAN1_FSCFGFR	0x4000660C	CAN1 过滤器位宽寄存器	0x00000000
R32_CAN1_FAFIFOR	0x40006614	CAN1 过滤器 FIFO 关联寄存器	0x00000000
R32_CAN1_FWR	0x4000661C	CAN1 过滤器激活寄存器	0x00000000
R32_CAN1_F0R1	0x40006640	CAN1 过滤器组 0 寄存器 1	X
R32_CAN1_F0R2	0x40006644	CAN1 过滤器组 0 寄存器 2	X
R32_CAN1_F1R1	0x40006648	CAN1 过滤器组 1 寄存器 1	X
R32_CAN1_F1R2	0x4000664C	CAN1 过滤器组 1 寄存器 2	X
R32_CAN1_F2R1	0x40006650	CAN1 过滤器组 2 寄存器 1	X
R32_CAN1_F2R2	0x40006654	CAN1 过滤器组 2 寄存器 2	X
R32_CAN1_F3R1	0x40006658	CAN1 过滤器组 3 寄存器 1	X
R32_CAN1_F3R2	0x4000665C	CAN1 过滤器组 3 寄存器 2	X

R32_CAN1_F4R1	0x40006660	CAN1 过滤器组 4 寄存器 1	X
R32_CAN1_F4R2	0x40006664	CAN1 过滤器组 4 寄存器 2	X
R32_CAN1_F5R1	0x40006668	CAN1 过滤器组 5 寄存器 1	X
R32_CAN1_F5R2	0x4000666C	CAN1 过滤器组 5 寄存器 2	X
R32_CAN1_F6R1	0x40006670	CAN1 过滤器组 6 寄存器 1	X
R32_CAN1_F6R2	0x40006674	CAN1 过滤器组 6 寄存器 2	X
R32_CAN1_F7R1	0x40006678	CAN1 过滤器组 7 寄存器 1	X
R32_CAN1_F7R2	0x4000667C	CAN1 过滤器组 7 寄存器 2	X
R32_CAN1_F8R1	0x40006680	CAN1 过滤器组 8 寄存器 1	X
R32_CAN1_F8R2	0x40006684	CAN1 过滤器组 8 寄存器 2	X
R32_CAN1_F9R1	0x40006688	CAN1 过滤器组 9 寄存器 1	X
R32_CAN1_F9R2	0x4000668C	CAN1 过滤器组 9 寄存器 2	X
R32_CAN1_F10R1	0x40006690	CAN1 过滤器组 10 寄存器 1	X
R32_CAN1_F10R2	0x40006694	CAN1 过滤器组 10 寄存器 2	X
R32_CAN1_F11R1	0x40006698	CAN1 过滤器组 11 寄存器 1	X
R32_CAN1_F11R2	0x4000669C	CAN1 过滤器组 11 寄存器 2	X
R32_CAN1_F12R1	0x400066A0	CAN1 过滤器组 12 寄存器 1	X
R32_CAN1_F12R2	0x400066A4	CAN1 过滤器组 12 寄存器 2	X
R32_CAN1_F13R1	0x400066A8	CAN1 过滤器组 13 寄存器 1	X
R32_CAN1_F13R2	0x400066AC	CAN1 过滤器组 13 寄存器 2	X

25.8.1 CAN1 主控制寄存器 (CAN1_GTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved															DBF	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
RST	Reserved							TTCM	ABOM	AWUM	NART	RFLM	TXFP	SLEEP	INRQ	

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	DBF	RW	调试是否禁止 CAN 总线工作 1: 调试时, CAN 的收发被禁止, 但是接收 FIFO 的控制和读写操作一切正常; 0: 调试时, CAN 控制器正常工作。	1
15	RST	RW1	CAN 控制器软件复位请求, 该位写 0 无效 1: 对 CAN 控制器进行复位, 复位后控制器进入睡眠模式, 然后硬件自动清 0; 0: CAN 控制器正常状态。	0
[14:8]	Reserved	RO	保留	0
7	TTCM	RW	是否允许时间触发模式 1: 使能时间触发模式; 0: 禁止时间触发模式。 时间触发模式主要是配合 TTCAN 协议使用。	0
6	ABOM	RW	离线自动退出控制	0

			1: 硬件检测到 128 次连续 11 个隐性位, 自动退出离线状态; 0: 需要软件操作寄存器 CAN1_CTLR 的 INRQ 位置 1 然后清 0, 当检测到 128 次连续 11 个隐性位后, 退出离线状态。	
5	AWUM	RW	CAN 控制器自动唤醒使能 1: 当检测到报文时, 硬件自动唤醒, 寄存器 CAN1_STATR 的 SLEEP 和 SLAK 位自动清 0; 0: 需要软件操作寄存器 CAN1_CTLR 的 SLEEP 位清 0, 唤醒 CAN 控制器。	0
4	NART	RW	报文自动重传功能禁止 1: 无论发送成功与否, 报文只能被发送一次; 0: CAN 控制器一直重传至发送成功为止。	0
3	RFLM	RW	接收 FIFO 报文锁定模式使能 1: 当接收 FIFO 溢出时, 已接收邮箱报文未读出, 邮箱未释放时, 新接收到的报文被丢弃; 0: 当接收 FIFO 溢出时, 已接收邮箱报文未读出, 邮箱未释放时, 新接收到的报文会覆盖原有报文。 注: 该位只用于传统 CAN。	0
2	TXFP	RW	发送邮箱优先级方式选择 1: 优先级由发送请求的先后顺序决定; 0: 优先级由报文标识符来决定。	0
1	SLEEP	RW	睡眠模式请求位 1: 置 1 请求 CAN 控制器进入睡眠模式, 当前活动完成后, 控制器进入睡眠模式, 若 AWUM 位置 1, 则在接收到报文时, 控制器把 SLEEP 位清 0; 0: 软件清 0 后, 控制器退出睡眠模式。	1
0	INRQ	RW	初始化模式请求位 1: 置 1 请求 CAN 控制器进入初始化模式, 当前活动完成后, 控制器进入初始化模式, 硬件对寄存器 CAN1_STATR 的 INAK 位置 1; 0: 置 0 请求 CAN 控制器退出初始化模式, 进入正常模式, 硬件对寄存器 CAN1_STATR 的 INAK 位清 0。	0

25.8.2 CAN1 主状态寄存器 (CAN1_STATR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				RX	SAMP	RXM	TXM	Reserved				SLAKI	WKUI	ERRI	SLAK INAK

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
11	RX	R0	CAN 控制器接收引脚 RX 当前实际电平。	1
10	SAMP	R0	CAN 控制器接收引脚 RX 上一个接收位的电平	1
9	RXM	R0	接收模式查询位 1: 当前 CAN 控制器为接收模式; 0: 当前 CAN 控制器非接收模式。	0
8	TXM	R0	发送模式查询位 1: 当前 CAN 控制器为发送模式; 0: 当前 CAN 控制器非发送模式。	0
[7:5]	Reserved	R0	保留	0
4	SLAKI	RW1	睡眠中断使能时, 即寄存器 CAN1_INTENR 的 SLKIE 位置 1 时, 中断产生标志位, 写 1 清 0, 写 0 无效。 1: 进入睡眠模式时, 中断产生, 硬件置 1; 0: 退出睡眠模式时, 硬件清 0 也可软件清 0。	0
3	WKUI	RW1	唤醒中断标志位。当寄存器 CAN1_INTENR 的 WKUI 位置 1 时, 若 CAN 控制器处于睡眠模式时, 检测到 SOF 位, 则硬件置 1。软件置 1 清 0, 置 0 无效。	0
2	ERRI	RW1	出错中断状态标志位。当寄存器 CAN1_INTENR 的 ERRIE 位置 1 时, 产生错误及状态变化中断。该位软件置 1 清 0, 置 0 无效。	0
1	SLAK	R0	睡眠模式指示位。 1: CAN 控制器正处于睡眠模式; 0: CAN 控制器不在睡眠模式。	1
0	INAK	R0	初始化模式指示位。 1: CAN 控制器正在初始化模式; 0: CAN 控制器工作在非初始化模式。	0

25.8.3 CAN1 发送状态寄存器 (CAN1_TSTATR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOW2	LOW1	LOW0	TME2	TME1	TME0	CODE[1:0]	ABRQ2	Reserved			TERR2	ALST2	TXOK2	RQCP2	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABRQ1	Reserved			TERR1	ALST1	TXOK1	RQCP1	ABRQ0	Reserved			TERR0	ALST0	TXOK0	RQCP0

位	名称	访问	描述	复位值
31	LOW2	R0	表示发送邮箱 2 的最低优先级标志位 1: 表示发送邮箱 2 的优先级最低; 0: 表示发送邮箱 2 的优先级非最低。	0
30	LOW1	R0	发送邮箱 1 的最低优先级标志位 1: 表示发送邮箱 1 的优先级最低; 0: 表示发送邮箱 1 的优先级非最低。	0

29	LOW0	RO	发送邮箱 0 的最低优先级标志位 1: 表示发送邮箱 0 的优先级最低; 0: 表示发送邮箱 0 的优先级非最低。	0
28	TME2	RO	表示发送邮箱 2 的空标志位 1: 表示发送邮箱 2 无等待发送报文; 0: 表示发送邮箱 2 有等待发送报文。	1
27	TME1	RO	表示发送邮箱 1 的空标志位 1: 表示发送邮箱 1 无等待发送报文; 0: 表示发送邮箱 1 有等待发送报文。	1
26	TME0	RO	表示发送邮箱 0 的空标志位 1: 表示发送邮箱 0 无等待发送报文; 0: 表示发送邮箱 0 有等待发送报文。	1
[25:24]	CODE[1:0]	RO	邮箱编号 当有 1 个以上邮箱为空时, 表示下一个为空的邮箱号; 当邮箱全空时, 表示优先级最低的邮箱号。	0
23	ABRQ2	RW1	发送邮箱 2 的发送中止请求。软件置 1, 可以中止邮箱 2 的发送请求, 发送报文被清除时硬件清 0, 若邮箱 2 清空, 软件置 1 无效。	0
[22:20]	Reserved	RO	保留	0
19	TERR2	RW1	发送邮箱 2 发送失败标志位, 当发送邮箱 2 发送失败, 该位自动置 1。软件置 1 清 0, 软件写 0 无效。	0
18	ALST2	RW1	发送邮箱 2 仲裁失败标志位, 当发送邮箱 2 仲裁优先级低导致发送失败, 该位自动置 1。软件置 1 清 0, 软件写 0 无效。	0
17	TXOK2	RW1	发送邮箱 2 发送成功标志位 1: 上次发送成功; 0: 上次发送失败。 软件置 1 清 0, 软件写 0 无效。	0
16	RQCP2	RW1	发送邮箱 2 请求完成标志位, 当发送邮箱 2 的发送或中止请求完成时, 该位自动置 1。软件置 1 清 0, 软件写 0 无效。	0
15	ABRQ1	RW1	发送邮箱 1 的发送中止请求。软件置 1, 可以中止邮箱 1 的发送请求, 发送报文被清除时硬件清 0。软件写 0 无效。	0
[14:12]	Reserved	RO	保留	0
11	TERR1	RW1	发送邮箱 1 发送失败标志位, 当发送邮箱 1 发送失败, 该位自动置 1。软件置 1 清 0, 软件写 0 无效。	0
10	ALST1	RW1	发送邮箱 1 仲裁失败标志位, 当发送邮箱 1 仲裁优先级低导致发送失败, 该位自动置 1。	0
9	TXOK1	RW1	发送邮箱 1 发送成功标志位 1: 上次发送成功; 0: 上次发送失败。 软件置 1 清 0, 软件写 0 无效。	0

8	RQCP1	RW1	发送邮箱 1 请求完成标志位，当发送邮箱 1 的发送或中止请求完成时，该位自动置 1。软件置 1 清 0，软件写 0 无效。	0
7	ABRQ0	RW1	发送邮箱 0 的发送中止请求。软件置 1，可以中止邮箱 0 的发送请求，发送报文被清除时硬件清 0。软件写 0 无效。	0
[6:4]	Reserved	R0	保留	0
3	TERR0	RW1	发送邮箱 0 发送失败标志位，当发送邮箱 0 发送失败，该位自动置 1。软件置 1 清 0，软件写 0 无效。	0
2	ALST0	RW1	发送邮箱 0 仲裁失败标志位，当发送邮箱 0 仲裁优先级低导致发送失败，该位自动置 1。软件置 1 清 0，软件写 0 无效。	0
1	TXOK0	RW1	发送邮箱 0 发送成功标志位 1：上次发送成功； 0：上次发送失败。 软件置 1 清 0，软件写 0 无效。	0
0	RQCP0	RW1	发送邮箱 0 请求完成标志位，当发送邮箱 0 的发送或中止请求完成时，该位自动置 1。软件置 1 清 0，软件写 0 无效。	0

25.8.4 CAN1 接收 FIFO 0 状态寄存器 (CAN1_RFIF00)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										RFOM0	FOVR0	FULL0	Reserved	FMP0[1:0]	

位	名称	访问	描述	复位值
[31:6]	Reserved	R0	保留。	0
5	RFOM0	RW1	软件对该位置 1，则释放接收 FIFO_0 的当前邮箱报文，释放完后自动清 0，软件写 0 无效。	0
4	FOVR0	RW1	接收 FIFO_0 溢出标志位。当 FIFO_0 中有三个报文时，又接到新报文，硬件置 1。该位需要软件置 1 清 0，软件写 0 无效。	0
3	FULL0	RW1	接收 FIFO_0 满标志位。当 FIFO_0 中有三个报文时，硬件置 1。该位需要软件置 1 清 0，软件写 0 无效。	0
2	Reserved	R0	保留。	0
[1:0]	FMP0[1:0]	R0	接收 FIFO_0 报文数目。	0

25.8.5 CAN1 接收 FIFO 1 状态寄存器 (CAN1_RFIF01)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										RFOM1	FOVR1	FULL1	Reserved	FMP1[1:0]	

位	名称	访问	描述	复位值
[31:6]	Reserved	R0	保留。	0
5	RFOM1	RW1	软件对该位置 1，则释放接收 FIFO_1 的当前邮箱报文，释放完后自动清 0，软件写 0 无效。	0
4	FOVR1	RW1	接收 FIFO_1 溢出标志位。当 FIFO_1 中有三个报文时，又接到新报文，硬件置 1。该位需要软件置 1 清 0，软件写 0 无效。	0
3	FULL1	RW1	接收 FIFO_1 满标志位。当 FIFO_1 中有三个报文时，硬件置 1。该位需要软件置 1 清 0，软件写 0 无效。	0
2	Reserved	RF	保留。	0
[1:0]	FMP1[1:0]	R0	接收 FIFO_1 报文数目。	0

25.8.6 CAN1 中断使能寄存器 (CAN1_INTENR)

偏移地址：0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														SLKIE	WKUIE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ERRIE	Reserved			LECIE	BOFIE	EPVIE	EWGIE	Reserved	FOVIE1	FFIE1	FMPIE1	FOVIE0	FFIE0	FMPIE0	TMEIE

位	名称	访问	描述	复位值
[31:18]	Reserved	R0	保留。	0
17	SLKIE	RW	睡眠中断使能位。 1：进入睡眠状态时，产生中断； 0：进入睡眠状态时，不产生中断。	0
16	WKUIE	RW	唤醒中断使能位。 1：当 CAN 控制器被唤醒时，产生中断； 0：当 CAN 控制器被唤醒时，不产生中断。	0
15	ERRIE	RW	错误中断使能位，CAN 错误中断总使能位。 1：当 CAN 控制器产生错误时，产生中断； 0：当 CAN 控制器产生错误时，不产生中断。	0
[14:12]	Reserved	RF	保留。	0
11	LECIE	RW	上次错误号中断使能位。 1：检测到错误时，硬件更新 LEC[2:0]，更	0

			新 ERRI 位为 1，触发错误中断； 0：检测到错误时，硬件更新 LEC[2:0]，不更新 ERRI 位，不触发错误中断。	
10	BOFIE	RW	离线中断使能位。 1：进入离线状态时，更新 ERRI 位为 1，触发错误中断； 0：进入离线状态时，不更新 ERRI 位，不触发错误中断。	0
9	EPVIE	RW	错误被动中断使能位。 1：进入错误被动状态时，更新 ERRI 位为 1，触发错误中断； 0：进入错误被动状态时，不更新 ERRI 位，不触发错误中断。	0
8	EWGIE	RW	错误警告中断使能位。 1：出错次数达到警告阈值时，更新 ERRI 位为 1，触发错误中断； 0：出错次数达到警告阈值时，不更新 ERRI 位，不触发错误中断。	0
7	Reserved	RF	保留。	0
6	FOVIE1	RW	接收 FIFO_1 溢出中断使能位。 1：当 FIFO_1 溢出，触发 FIFO_1 中断； 0：当 FIFO_1 溢出，不触发 FIFO_1 中断。	0
5	FFIE1	RW	接收 FIFO_1 满中断使能位。 1：当 FIFO_1 为满，触发 FIFO_1 中断； 0：当 FIFO_1 为满，不触发 FIFO_1 中断。	0
4	FMPIE1	RW	接收 FIFO_1 消息挂号中断使能位。 1：当 FIFO_1 更新 FMP 位，且不为 0，触发 FIFO_1 中断； 0：当 FIFO_1 更新 FMP 位，且不为 0，不触发 FIFO_1 中断。	0
3	FOVIE0	RW	接收 FIFO_0 溢出中断使能位。 1：当 FIFO_0 溢出，触发 FIFO_0 中断； 0：当 FIFO_0 溢出，不触发 FIFO_0 中断。	0
2	FFIE0	RW	接收 FIFO_0 满中断使能位。 1：当 FIFO_0 为满，触发 FIFO_0 中断； 0：当 FIFO_0 为满，不触发 FIFO_0 中断。	0
1	FMPIE0	RW	接收 FIFO_0 消息挂号中断使能位。 1：当 FIFO_0 更新 FMP 位，且不为 0，触发 FIFO_0 中断； 0：当 FIFO_0 更新 FMP 位，且不为 0，不触发 FIFO_0 中断。	0
0	TMEIE	RW	发送邮箱空中断。 1：当发送邮箱为空时，产生中断； 0：当发送邮箱为空时，不产生中断。	0

25.8.7 CAN1 错误状态寄存器 (CAN1_ERRSR)

偏移地址：0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
REC[7:0]								TEC[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									LEC[2:0]			Reserved	BOFF	EPVF	EWGF

位	名称	访问	描述	复位值
[31:24]	REC[7:0]	RO	接收错误计数器。 当 CAN 接收出错时，根据出错条件，该计数器加 1 或 8；接收成功后，该计数器减 1 或设为 120(错误计数值大于 127)。计数器值超过 127 时，CAN 进入错误被动状态。	0
[23:16]	TEC[7:0]	RO	发送错误计数器。 当 CAN 发送出错时，根据出错条件，该计数器加 1 或 8；发送成功后，该计数器减 1 或设为 120(错误计数值大于 127)。计数器值超过 127 时，CAN 进入错误被动状态。	0
[15:7]	Reserved	RO	保留。	0
[6:4]	LEC[2:0]	RW	上次错误代号。 检测到 CAN 总线上发送错误时，控制器根据出错情况设置，当正确收发报文时，置 000b。 000：无错误； 001：位填充错误； 010：FORM 格式错误； 011：ACK 确认错误； 100：隐性位错误； 101：显性位错误； 110：CRC 错误； 111：软件设置。 通常应用软件读取到错误时，把代号设置为 111b，可以检测到代号更新。	0
3	Reserved	RO	保留。	0
2	BOFF	RO	离线状态标志位。 当 CAN 控制器进入离线状态时，硬件自动置 1；退出离线状态时，硬件自动清 0。	0
1	EPVF	RO	错误被动标志位。 当收发错误计数器达到错误被动阈值时，即大于 127 时，硬件置 1。	0
0	EWGF	RO	错误警告标志位。 当收发错误计数器达到警告阈值时，即大于等于 96 时，硬件置 1。	0

25.8.8 CAN1 位时序寄存器 (CAN1_BTMR)

偏移地址：0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SILM	LBKM	Reserved			SJW[3:0]			TS2[3:0]			TS1[3:0]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BTR_TS1_T				Reserved			BRP[9:0]								

位	名称	访问	描述	复位值
31	SILM	RW	静默模式设置位。 1: 进入静默模式; 0: 退出静默模式。	0
30	LBKM	RW	环回模式设置位。 1: 进入环回模式; 0: 退出环回模式。	0
[29:28]	Reserved	RO	保留。	0
[27:24]	SJW[3:0]	RW	定义了重新同步跳转宽度设置值。 实现重新同步时, 位中可以延长和缩小的最小时间单元数量上限, 实际值为 (SJW[1:0]+1), 范围可设置为 1 到 4 个最小时间单元。	0001b
[23:20]	TS2[3:0]	RW	时间段 2 设置值。 定义了时间段 2 占用了多少个最小时间单元, 实际值为 (TS2[1:0]+1)。	0010b
[19:16]	TS1[3:0]	RW	时间段 1 设置值。 定义了时间段 1 占用了多少个最小时间单元, 实际值为 (TS1[1:0]+1)。	0011b
[15:12]	BTR_TS1_T	RW	对于传统 CAN, CLAS_LONG_TS1=0, 则 TS1 为 TS[3:0] (4bit); CLAS_LONG_TS1=1, 则 TS1 为 TS[1:0]+BTR_TS1_T[15:12] (6bit)。	0
[11:10]	Reserved	RO	保留。	0
[9:0]	BRP[9:0]	RW	最小时间单元长度设置值: $T_q = (BRP[9:0]+1) \times t_{pclkS}$	0

25.8.9 CAN1 时间触发控制寄存器 (CAN1_TTCTLR)

偏移地址: 0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													MODE	TIMRS T	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMCMV [15:0]															

位	名称	访问	描述	复位值
[31:18]	Reserved	RO	保留。	0
17	MODE	RW	时间触发模式选择位。 1: 增强模式;	0

			0: 默认模式。	
16	TIMRST	WZ	内部计数器复位控制位。 写 1 复位内部计数器, 硬件自动清 0	0
[15:0]	TIMCMV[15:0]	RW	内部计数器计数终值	ffffh

25.8.10 CAN1 时间触发计数值寄存器 (CAN1_TTCNT)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMCNT[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	TIMCNT[15:0]	RW	时间触发计数值。	0

25.8.11 CAN1 离线恢复错误计数器 (CAN1_TERR_CNT)

偏移地址: 0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TX_ERR_CNT							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	TX_ERR_CNT	RW	当前离线恢复错误计数值, 修改该计数值可从离线立即恢复。	0

25.8.12 CAN1 发送邮箱标识符寄存器 (CAN1_TXMIDyR) (y=0/1/2)

偏移地址: 0x180, 0x190, 0x1A0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
STID[10:0]/EXID[28:18]											EXID[17:13]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXID[12:0]												IDE	RTR	TXRQ	

位	名称	访问	描述	复位值
[31:21]	STID[10:0] /EXID[28:18]	RW	标准标识符或扩展标识符的高 11 位。	x
[20:3]	EXID[17:0]	RW	扩展标识符的低 18 位。	x
2	IDE	RW	标识符选择标志位。 1: 选用扩展标识符;	x

			0: 选用标准标识符。	
1	RTR	RW	远程帧(也称遥控帧)选择标志位。 1: 当前为远程帧; 0: 当前为数据帧。	x
0	TXRQ	RW	数据发送请求标志位。 软件置 1 时, 请求发送邮箱里的数据, 发送完毕邮箱为空时, 硬件清 0。	0

25.8.13 CAN1 发送邮箱数据长度和时间戳寄存器 (CAN1_TXMDTyR) (y=0/1/2)

偏移地址: 0x184, 0x194, 0x1A4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TIME[15:0]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TGT	Reserved				DLC[3:0]		

位	名称	访问	描述	复位值
[31:16]	TIME[15:0]	RW	用于发送报文 SOF 时刻的 16 位定时器值。	x
[15:9]	Reserved	RO	保留。	0
8	TGT	RW	报文时间戳发送选择标志位。该位在 TTCM 置 1, 并报文长度为 8 时有效。 1: 发送时间戳, 值为 TIME[15:0] 的即时值, 替换了 8 字节报文的最后两个字节; 0: 不发送时间戳。	x
[7:4]	Reserved	RO	保留。	0
[3:0]	DLC[3:0]	RW	数据帧的数据长度或远程帧请求数据长度 数据长度可设置范围为 0 到 64。	0

25.8.14 CAN1 发送邮箱低字节数据寄存器 (CAN1_TXMDLyR) (y=0/1/2)

偏移地址: 0x188, 0x198, 0x1A8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA3[7:0]								DATA2[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA1[7:0]								DATA0[7:0]							

位	名称	访问	描述	复位值
[31:24]	DATA3[7:0]	RW	发送数据字节 3 的内容。	x
[23:16]	DATA2[7:0]	RW	发送数据字节 2 的内容。	x
[15:8]	DATA1[7:0]	RW	发送数据字节 1 的内容。	x
[7:0]	DATA0[7:0]	RW	发送数据字节 0 的内容。	x

25.8.15 CAN1 发送邮箱高字节数据寄存器 (CAN1_TXMDHyR) (y=0/1/2)

偏移地址: 0x18C, 0x19C, 0x1AC

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA7[7:0]								DATA6[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA5[7:0]								DATA4[7:0]							

位	名称	访问	描述	复位值
[31:24]	DATA7[7:0]	RW	发送数据字节 7 的内容。	x
[23:16]	DATA6[7:0]	RW	发送数据字节 6 的内容。	x
[15:8]	DATA5[7:0]	RW	发送数据字节 5 的内容。	x
[7:0]	DATA4[7:0]	RW	发送数据字节 4 的内容。	x

25.8.16 CAN1 接收邮箱标识符寄存器 (CAN1_RXMlyR) (y=0/1)

偏移地址: 0x1B0, 0x1C0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
STID[10:0]/EXID[28:18]											EXID[17:13]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXID[12:0]												IDE	RTR	Reserved	

位	名称	访问	描述	复位值
[31:21]	STID[10:0] /EXIDH[28:18]	RO	标准标识符或扩展标识符的高 11 位。	x
[20:3]	EXIDL[17:0]	RO	扩展标识符的低 18 位。	x
2	IDE	RO	标识符选择标志位。 1: 选用扩展标识符; 0: 选用标准标识符。	x
1	RTR	RO	远程帧(也称遥控帧)选择标志位。 1: 当前为远程帧; 0: 当前为数据帧。	x
0	Reserved	RO	保留。	0

25.8.17 CAN1 接收邮箱数据长度和时间戳寄存器 (CAN1_RXMDTyR) (y=0/1)

偏移地址: 0x1B4, 0x1C4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TIME[15:0]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FMI[7:0]								Reserved	RES	ESI	BRS	DLC[3:0]			

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:16]	TIME[15:0]	R0	用于接收报文 SOF 时刻的 16 位定时器值。	0
[15:8]	FMI[7:0]	R0	报文所匹配的过滤器编号。	x
7	Reserved	R0	保留。	0
6	RES	R0	当前接收帧的 RES 位。	0
5	ESI	R0	当前接收帧的 ESI 位。	0
4	BRS	R0	当前接收帧的 BRS 位。	0
[3:0]	DLC[3:0]	R0	接收报文数据长度。 DLC=0-8: 标准 CAN 与 CANFD 相同, 表示数据帧长度 0 到 8, 远程帧为 0。	x

25.8.18 CAN1 接收邮箱低字节数据寄存器 (CAN1_RXMDLyR) (y=0/1)

偏移地址: 0x1B8, 0x1C8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA3[7:0]								DATA2[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA1[7:0]								DATA0[7:0]							

位	名称	访问	描述	复位值
[31:24]	DATA3[7:0]	R0	接收报文的数据字节 3。	x
[23:16]	DATA2[7:0]	R0	接收报文的数据字节 2。	x
[15:8]	DATA1[7:0]	R0	接收报文的数据字节 1。	x
[7:0]	DATA0[7:0]	R0	接收报文的数据字节 0。	x

25.8.19 CAN1 接收邮箱高字节数据寄存器 (CAN1_RXMDHyR) (y=0/1)

偏移地址: 0x1BC, 0x1C8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA7[7:0]								DATA6[7:0]							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA5[7:0]								DATA4[7:0]							

位	名称	访问	描述	复位值
[31:24]	DATA7[7:0]	R0	接收报文的数据字节 7。	x
[23:16]	DATA6[7:0]	R0	接收报文的数据字节 6。	x
[15:8]	DATA5[7:0]	R0	接收报文的数据字节 5。	x
[7:0]	DATA4[7:0]	R0	接收报文的数据字节 4。	x

25.8.20 CAN1 过滤器主控制寄存器 (CAN1_FCTLR)

偏移地址: 0x200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	FINIT
----------	-------

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0x2A1C
[15:1]	Reserved	RO	保留。	0
0	FINIT	RW	过滤器初始化模式使能标志位。 1: 过滤器组为初始化模式; 0: 过滤器组为正常模式。	1

25.8.21 CAN1 过滤器模式寄存器 (CAN1_FMCFGR)

偏移地址: 0x204

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	FBM13	FBM12	FBM11	FBM10	FBM9	FBM8	FBM7	FBM6	FBM5	FBM4	FBM3	FBM2	FBM1	FBM0	

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:0]	FBMx	RW	过滤器组 x 的工作模式控制位, FINIT 为 1 才能写入。 0: 过滤器组 x 的寄存器为屏蔽位模式; 1: 过滤器组 x 的寄存器为标识符列表模式。	0

25.8.22 CAN1 过滤器位宽寄存器 (CAN1_FSCFGR)

偏移地址: 0x20C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	FSC13	FSC12	FSC11	FSC10	FSC9	FSC8	FSC7	FSC6	FSC5	FSC4	FSC3	FSC2	FSC1	FSC0	

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:0]	FSCx	RW	过滤器组 x 的位宽控制位, FINIT 为 1 才能写入。 1: 过滤器组 x 的寄存器为单个 32 位; 0: 过滤器组 x 的寄存器为 2 个 16 位。	0

25.8.23 CAN1 过滤器 FIFO 关联寄存器 (CAN1_FAFIFOR)

偏移地址: 0x214

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	FFA13	FFA12	FFA11	FFA10	FFA9	FFA8	FFA7	FFA6	FFA5	FFA4	FFA3	FFA2	FFA1	FFA0	

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:0]	FFAx	RW	过滤器组 x 的关联 FIFO 控制位，FINIT 为 1 才能写入。 1: 过滤器组 x 被关联到 FIFO_1; 0: 过滤器组 x 被关联到 FIFO_0。	0

25.8.24 CAN1 过滤器激活寄存器 (CAN1_FWR)

偏移地址: 0x21C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	FACT 13	FACT 12	FACT 11	FACT 10	FACT 9	FACT 8	FACT 7	FACT 6	FACT 5	FACT 4	FACT 3	FACT 2	FACT 1	FACT 0	

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:0]	FACTx	RW	过滤器组 x 的激活控制位。 1: 过滤器组 x 激活; 0: 过滤器组 x 禁用。	0

25.8.25 CAN1 过滤器组的过滤寄存器 (CAN1_FiRx) (i=0-13, x=1/2)

偏移地址: 0x240-0x31C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FB31	FB30	FB29	FB28	FB27	FB26	FB25	FB24	FB23	FB22	FB21	FB20	FB19	FB18	FB17	FB16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FB15	FB14	FB13	FB12	FB11	FB10	FB9	FB8	FB7	FB6	FB5	FB4	FB3	FB2	FB1	FB0

位	名称	访问	描述	复位值
[31:0]	FB	RW	过滤器组中寄存器的标志位，FINIT 为 1 才能写入。 标识符模式： 1: 对应位期望电平为隐性位; 0: 对应位期望电平为显性位。 屏蔽位模式： 1: 必须和对应的标识符寄存器位一致; 0: 不需要和对应的标识符寄存器位一致。	0

第 26 章 QSPI 接口 (QuadSPI)

QuadSPI 是一种串行接口，专用于单、双或四（条数据线）SPI FLASH 通信。该接口的工作模式主要包括以下几种

- 间接模式：在这种模式下，QSPI 接口通过使用 QSPI 寄存器执行所有操作，该模式适用于需要频繁读写操作的应用场景。
- 状态轮询模式：在这种模式下，系统会周期性地读取外部 FLASH 状态寄存器。当标志位置 1 时（如擦除或烧写完成），系统会产生中断。该模式适用于需要实时监控外部 Flash 状态的应用场景。
- 内存映射模式：在这种模式下，外部 Flash 被映射到微控制器的地址空间中，系统将其视为内部存储器进行访问。该内存映射的地址只能用于数据访问。

采用双闪存模式时，系统可以同时访问两个 Quad-SPI FLASH，吞吐量和容量均可提高二倍。这种模式适用于需要大量数据处理的应用场景。

26.1 主要特征

- 三种功能模式：间接模式、状态轮询模式和内存映射模式
- 双闪存模式，通过并行访问两个 FLASH
- 集成 FIFO，用于发送和接收
- 支持 SDR 模式
- 针对间接模式和内存映射模式，完全可编程帧格式
- 针对间接模式和内存映射模式，完全可编程操作码
- 在达到 FIFO 阈值和传输完成时生成 DMA 触发信号
- 在达到 FIFO 阈值、超时、操作完成以及发生访问错误时产生中断

26.2 概述

图 26-1 QSPI 功能框图（双闪存模式禁止）





图 26-2 QSPI 功能框图（双闪存模式使能）




26.3 功能描述

26.3.1 QSPI 命令序列

QSPI 通过命令与 FLASH 通信，每条命令包括五个阶段：指令、地址、交替字节、空指令和数据。任一阶段均可跳过，但至少需保留指令、地址、交替字节或数据阶段中的一个。nCS 在每条指令开始前下降，在每条指令完成后再次上升。

图 26-3 四线模式下的读命令示例



指令阶段

在指令阶段，指定待执行操作的类型是通过在 R32_QSPIx_CCR[7:0] 寄存器的 INSTRUCTION 字段中配置的一条 8 位指令发送到 FLASH 来实现。大部分 FLASH 从 SIO0 信号（单线 SPI 模式）只能以一次 1 位的方式接收指令，但可通过配置 R32_QSPIx_CCR[9:8] 寄存器中的 IMODE[1:0] 字段，指令阶段即可选择一次发送 2 位（在双线 SPI 模式中通过 SIO0/SIO1）或一次发送 4 位（在四线 SPI 模式中通过 SIO0/SIO1/SIO2/SIO3）。若 IMODE=00，则跳过指令阶段，命令序列从地址阶段（若存在）开始。

地址阶段

在地址阶段，为指示操作地址可将 1-4 字节发送到 FLASH。在 R32_QSPIx_CCR[13:12] 寄存器的 ADSIZE[1:0] 字段中配置待发送的地址字节数。在间接模式和自动轮询模式下，待发送的地址字节在 R32_QSPIx_AR 寄存器的 ADDRESS[31:0] 中指定。在内存映射模式下，地址则是通过系统直接给出。

通过配置 R32_QSPIx_CCR[11:10] 寄存器中的 ADMODE[1:0] 字段，地址阶段可一次发送 1 位（在单线 SPI 模式中通过 SI00）、2 位（在双线 SPI 模式中通过 SI00/SI01）或 4 位（在四线 SPI 模式中通过 SI00/SI01/SI02/SI03）。若 ADMODE=00b，则跳过地址阶段，命令序列直接进入下一阶段（若存在）。

交替字节阶段

在交替字节阶段，将 1-4 字节发送到 FLASH，一般用于控制操作模式。在 R32_QSPIx_CCR[17:16] 寄存器的 ABSIZE[1:0] 字段中配置待发送的交替字节数。在 R32_QSPIx_ABR 寄存器中指定待发送的字节。

可通过 R32_QSPIx_CCR[15:14] 寄存器中的 ABMODE[1:0] 字段进行配置，交替字节阶段可一次发送 1 位（在单线 SPI 模式中通过 SI00）、2 位（在双线 SPI 模式中通过 SI00/SI01）或 4 位（在四线 SPI 模式中通过 SI00/SI01/SI02/SI03）。若 ABMODE=00b，则跳过交替字节阶段，命令序列直接进入下一阶段（若存在）。

在交替字节阶段，有时只需发送单个半字节而非一个全字节。例如：采用双线模式并且仅使用两个周期发送交替字节时。在上述情况下，固件可采用四线模式（ABMODE=11b）并发送一个字节，方法是 ALTERNATE 的位[7]和[3]置“1”（SI03 保持高电平）且位[6]和[2]置“0”（SI02 线保持低电平）。此时，半字节的高 2 位存放在 ALTERNATE 的位[4:3]，低 2 位存放在位[1]和[0]中。例如，如果半字节 2（0010）通过 SI00/SI01 发送，则 ALTERNATE 应设置为 0x8A（1000_1010）。

空指令周期阶段

在空指令周期阶段，当采用更高的时钟频率时，为给 FLASH 留出准备数据阶段的时间，需在给定的 1-31 个周期内不发送或接收任何数据。这一阶段中，在 R32_QSPI1_CCR[22:18] 寄存器的 DCYC[4:0] 字段中指定给定的周期数。在 SDR 模式下，持续时间被指定为一定个数的全时钟周期。若 DCYC 为 0，则跳过空指令周期阶段，命令序列直接进入数据阶段（若存在）。

空指令周期阶段的操作模式固定为单线模式。

数据阶段

在数据阶段，可从 FLASH 接收或向其发送任意数量的字节。在间接模式和自动轮询模式下，在 R32_QSPIx_DLR 寄存器中指定待接收/发送的字节数。在间接写入模式下，必须在 R32_QSPIx_DR 寄存器中写入需发送到 FLASH 的数据。在间接读取模式下，从 FLASH 接收的数据可通过读取 R32_QSPIx_DR 寄存器获得。

在内存映射模式下，读取的数据直接送回到系统。

通过配置 R32_QSPIx_CCR[15:14] 寄存器中的 ABMODE[1:0] 字段，数据阶段可一次发送/接收 1 位（在单线 SPI 模式中通过 SI00）、2 位（在双线 SPI 模式中通过 SI00/SI01）或 4 位（在四线 SPI 模式中通过 SI00/SI01/SI02/SI03）。若 DMODE=00b，则跳过数据阶段，命令序列在拉高 nCS 时立即完成。这一配置仅可用于仅间接写入模式。

26.3.2 QSPI 信号接口协议模式

单线 SPI 模式

传统 SPI 模式允许串行发送/接收单独的 1 位。在此模式下，数据通过 SI00 发送到 FLASH。从 FLASH 接收到的数据通过 SI01 送达。

为使用此单个位模式，可通过将 R32_QSPIx_CCR 中的 IMODE/ADMODE/ABMODE/DMODE 字段设置为 01b，对不同的命令阶段分别进行配置。

在每个已配置为单线模式的阶段中：

- SI00 处于输出模式
- SI01 处于输入模式（高阻抗）

若 DMODE=01b, 这对于空指令阶段也如上所示。

双线 SPI 模式

在双线模式下, 通过 SI00/SI01 信号同时发送/接收两位。使用双线 SPI 模式: 通过将 R32_QSPIx_CCR 寄存器的 IMODE/ADMODE/ABMODE/DMODE 字段设置为 10, 可对不同的命令阶段分别进行配置。

在每个已配置为双线模式的阶段中:

- SI00/SI01 在数据阶段进行读取操作时处于高阻态 (输入), 在其他情况下为输出
- SI02 处于输出模式并强制置 0
- SI03 处于输出模式并强制置 1

在空指令阶段, 若 DMODE=01b, 则 SI00/SI01 始终保持高阻态。

四线 SPI 模式

在四线模式下, 通过 SI00/SI01/SI02/SI03 信号同时发送/接收四位。使用四线 SPI 模式: 通过将 R32_QSPIx_CCR 寄存器的 IMODE/ADMODE/ABMODE/DMODE 字段设置为 11b, 可对不同的命令阶段分别进行配置。

在每个已配置为四线模式的阶段中:

- SI00/SI01/SI02/SI03 在数据阶段进行读取操作时均处于高阻态 (输入), 在其他情况下为输出
- SI02 和 SI03 仅用于 QSPI 模式。若未配置任何阶段使用四线 SPI 模式, 即使 QSPI 激活, 对应 SI02 和 SI03 的引脚也可用于其他功能

在空指令阶段中, 若 DMODE=11, 则 SI00/SI01/SI02/SI03 均为高阻态。

SDR 模式

默认情况下, QSPI 在单倍数据速率 (SDR) 模式下工作。

在 SDR 模式下, 当 QSPI 驱动 SI00、SI01、SI02、SI03 信号时, 这些信号仅在 SCK 的下降沿发生转变。当在 SDR 模式下接收数据时, QSPI 假定 FLASH 也通过 SCK 的下降沿发送数据。

双闪存模式

当 DFM 位 (R32_QSPIx_CR[6]) 为 1, QSPI 处于双闪存模式。QSPI 使用两个外部四线 SPI FLASH (FLASH1 和 FLASH2), 在每个周期中发送/接收 8 位, 能够有效地将吞吐量和容量翻倍。每个 FLASH 使用同一个 SCK 并可选择使用同一个 nCS 信号, 但其 SI00、SI01、SI02 和 SI03 信号是各自独立的。

双闪存模式可与单比特模式、双比特模式、四比特模式以及 SDR 模式结合使用。

在 FSIZE[4:0] (R32_QSPIx_DCR[20:16]) 中指定 FLASH 的大小, 指定的参数应能够反映 FLASH 的总容量, 即单个组件容量的 2 倍。当地址 X 为偶数时, QSPI 赋给地址 X 的字节是存放于 FLASH1 的地址 X/2 中的字节, QSPI 赋给地址 X+1 的字节是存放于 FLASH2 的地址 X/2 中的字节。即偶地址中的字节存储于 FLASH1, 奇地址中的字节存储于 FLASH2。

在双闪存模式下, 读取 FLASH 状态寄存器时, 需要读取的字节数是单闪存模式下的 2 倍。即每个 FLASH 执行状态寄存器的获取指令后能提供 8 个有效位, 那么 QSPI 必须配置为 2 个字节 (16 位) 的数据长度, 并且 QSPI 从每个 FLASH 接收 1 个字节。如果每个 FLASH 提供一个 16 位的状态信息, 则 QSPI 必须配置为读取 4 字节, 以便在双闪存模式下可获取两个 FLASH 的所有状态位。结果数据寄存器中的最低有效字节是 FLASH1 状态寄存器的最低有效字节, 而下一个字节是 FLASH2 状态寄存器的最低有效字节。数据寄存器的第三个字节是 FLASH1 的第二个字节, 第四个字节是 FLASH2 的第二个字节 (在 FLASH 具有 16 位状态寄存器的情况下)。

在双闪存模式下, 必须始终访问偶数个字节。因此, 当 DRM=1 时, 数据长度字段 (R32_QSPIx_DLR[0]) 的位 0 始终保持为 1。

在双闪存模式下, FLASH1 接口信号的行为与正常模式下基本相同。在指令、地址、交替字节以及空指令周期阶段, FLASH2 接口信号与 FLASH1 接口信号的波形完全相同。即每个 FLASH 总是接收相同的指令与地址。然后, 在数据阶段, SI0x 和 SIOx 总线并行传输数据, 但发送到 FLASH1 (或从其接收) 的数据与 FLASH2 中的不同。

26.3.3 QSPI 间接模式

在间接模式下，通过向 QSPI 寄存器写入来触发命令；数据通过读写数据寄存器进行传输，与其他通信外设的方式相同。

当 FMODE=00b (R32_QSPIx_CCR[27:26]) 时，QSPI 处于间接写入模式，在数据阶段中将字节发送到 FLASH。数据通过写入数据寄存器 (R32_QSPIx_DR) 的方式来提供；当 FMODE=01b 时，QSPI 处于间接读取模式，在数据阶段中将字节从 FLASH 接收。数据通过读取数据寄存器 (R32_QSPIx_DR) 的方式来获取。

在数据长度寄存器 (R32_QSPIx_DLR) 中指定读取/写入的字节数。若 R32_QSPIx_DLR=0xFFFF_FFFF (全为“1”)，则数据长度视为未定义，QSPI 将继续传输数据，直到到达 (由 FSIZE 定义的) FLASH 的结尾。若不传输任何字节，DMODE (R32_QSPIx_CCR[25:24]) 应设置为 00b。若 R32_QSPIx_DLR=0xFFFF_FFFF 并且 FSIZE=0x1F (数据长度为 4G bytes)，接模式访问 flash 时，配置应保证 flash address + DLR ≤ FSIZE，则传输将无限继续下去，仅在 QSPI 被禁止或出现终止请求后停止。在读取完最后一个存储器地址 (地址为 0xFFFF_FFFF) 后，将从地址 = 0x0000_0000 开始继续读取。

当达到编程设定要发送或接收的字节数时，若 TCIE=1，则 TCF 置 1 并产生中断。当数据数量不确定时，系统会根据 R32_QSPIx_CR 寄存器中定义的 FLASH 大小，在达到外部 SPI 的限制时，TCF 同样会被置 1。

QSPI 支持写流控，即当 DLR 所填长度未发完，同时 FIFO 为空时，暂停发送移位寄存器；在此模式下，出于效率的考虑，软件应当先写 DR 寄存器往 FIFO 填数据，或置 DMAEN 为 1，自动向 DMA 请求到若干数据后，再写 START 位开始发送。

触发命令启动

本质上，一旦固件提供了命令所需的最后信息，命令即会启动。根据 QSPI 的配置，在间接模式下，触发命令启动的三种方式如下：

- 1) 对 INSTRUCTION[7:0] (R32_QSPIx_CCR) 执行写入操作，如果没有地址是必需的 (当 ADMODE=00b) 并且无需固件提供数据 (当 FMODE=01b 或 DMODE=00b)；
- 2) 对 ADDRESS[31:0] (R32_QSPIx_AR) 执行写入操作，如果地址是必需的 (当 ADMODE=00b) 并且无需固件提供数据 (当 FMODE=01b 或 DMODE=00b)；
- 3) 对 DATA[31:0] (R32_QSPIx_DR) 执行写入操作，如果地址是必需的 (当 ADMODE!=00b) 并且需要固件提供数据 (当 FMODE=00b 并且 DMODE!=00b)。

写入交替字节寄存器 (R32_QSPIx_ABR) 始终不会触发命令启动。如果需要交替字节，必须预先进编程。一旦命令启动，BUSY 位 (R32_QSPIx_SR[5]) 将自动置 1。

FIFO 和数据管理

在间接模式下，数据将通过 QSPI 内部的 32 字节 FIFO 传输。FLEVEL[5:0] (R32_QSPIx_SR[13:8]) 指示 FIFO 当前存储了多少字节。

在间接写入模式下 (FMODE=00b)，当固件向 R32_QSPIx_DR 写入数据时，数据将被加入到 FIFO 中。字写入将在 FIFO 中增加 4 个字节，半字写入增加 2 个字节，而字节写入仅增加 1 个字节。若固件在 FIFO 中加入的数据超过了 DL[31:0] 所指示的值，那么在写操作完成时 (TCF 置 1)，超出的字节将从 FIFO 中清除。对 R32_QSPIx_DR 的字节/半字访问必须严格限于该 32 位寄存器的最低有效字节/半字。

FTHRES[4:0] 用于定义 FIFO 的阈值。当达到阈值时，FTF (FIFO 阈值标志) 置 1。在间接读取模式下，在 FIFO 中读取的有效字节数超过阈值时，FTF 置 1。从 FLASH 中读取最后一个字节后，若 FIFO 中仍有数据，则无论 FTHRES 的设置为多少，FTF 都会置 1。在间接写入模式下，当 FIFO 中的空字节数超过阈值时，FTF 置 1。若 FTIE=1，则 FTF 置 1 时产生中断。一旦不再满足阈值条件，即 CPU 或 DMA 传输了足够的数据后，那么 HW 将清零 FTF。

在间接模式下，QSPI 在 FIFO 已满时将暂停从 Flash 读取字节，以避免上溢。只有当 FIFO 中的

4 个字节为空（FLEVEL≤11）时，才会恢复读取 FLASH。因此，若 FTHRES≥13，应用程序必须读取足够数量的字节，以确保 QSPI 能够继续从 FLASH 中检索数据。反之，只要 11<FLEVEL<FTHRES，FTF 标志将始终为“0”。

26.3.4 QSPI 状态标志轮询模式

在自动轮询模式下，QSPI 周期性启动命令以读取一定数量的状态字节（最多 4 个）。通过屏蔽接收的字节可隔离一些状态位，并且当选定的位具有定义的值时，可产生中断。

对 FLASH 的访问开始方式与在间接读取模式相同：如果不需要地址（AMODE=00b），则在写入 R32_QSPIx_CCR 时即开始访问。反之，若需要地址，第一次访问将在写入 R32_QSPIx_AR 时开始。此时 BUSY 变为高电平，并且即使在周期性访问期间也保持不变。

在自动轮询模式下，MASK[31:0]（R32_QSPIx_PSMAR）的内容用于屏蔽来自 FLASH 的数据。如果 MASK[n]=0，则结果中的位 n 被屏蔽，不予以考虑。若 MASK[n]=1，并且位[n]的内容与 MATCH[n]（R32_QSPIx_PSMAR）相同，说明位 n 存在匹配。

如果轮询匹配模式位（PMM，R32_QSPIx_CR 的位 23）为 0，将激活“AND”匹配模式，即只有在所有未屏蔽的位都匹配时，状态匹配标志（SMF）才会被置 1；如果 PMM=1，则激活“OR”匹配模式，即若在任意未屏蔽位上匹配成功，SMF 置 1；如果 SMIE=1，则在 SMF 置 1 时会调用一个中断；如果自动轮询模式停止，即 APMS 位置 1，则操作停止，并且在检测到匹配时 BUSY 位清零。反之，BUSY 位保持为“1”，继续进行周期性访问，直到发生中止或禁止 QSPI（EN=0）。

数据寄存器（R32_QSPIx_DR）包含最新接收的状态字节（FIFO 停用）。数据寄存器的内容不受匹配逻辑所用屏蔽方法的影响。FTF 状态位在新一次状态读取完成后置 1，一旦读取数据，FTF 清零。

26.3.5 QSPI 内存映射模式

当配置为内存映射模式时，外部 SPI 器件被视为是内部存储器。若未对 QSPI 外设进行正确配置与使能，将无法访问 QSPI Flash 的存储区域。即便 FLASH 容量更大，其寻址空间亦受限于 256MB 的上限。

注意：内存映射的地址只能用于数据访问，不能用于指令访问。

支持字节、半字和字访问类型。QSPI 接受下一个微控制器访问并提前加载后面地址中的字节。如果之后访问的是连续地址，由于数据已经预取，访问过程得以加速完成。

在默认情况下，QSPI 从不中断其预取操作，即使长时间未对 FLASH 进行访问，也会保持之前的读取操作，且 nCS 将维持在低电平。然而，当 nCS 保持低电平时，FLASH 功耗增加。因此，应用程序可能会激活超时计数器（TCEN=1，R32_QSPIx_CR 的位 3）。从而在 FIFO 中写满预取的数据后，如果没有在 TIMEOUT[15:0]（R32_QSPIx_LPTR）个周期的时长内访问，则释放 nCS。一旦发生第一个存储器映射访问，BUSY 信号将变为高电平。由于预取操作的存在，BUSY 信号仅在发生超时、中止或外设禁用后才会下降。

26.3.6 QSPI FLASH 配置

设备配置寄存器（R32_QSPIx_DCR）可用于指定外部 SPI FLASH 的特性。FSIZE[4:0] 字段通过下面的公式定义外部存储器的大小：

$$\text{FLASH 中的字节数} = 2^{[FSIZE+1]}$$

FSIZE+1 是对 FLASH 寻址所需的地址位数。在间接模式下，FLASH 容量最高可达 4GB（使用 32 位进行寻址），但在内存映射模式下的可寻址空间限制为 256MB。若 DFM=1，FSIZE 表示两个 FLASH 容量的总和。

当 QSPI 连续执行两条命令时，它在两条命令之间将片选信号（nCS）置为高电平，默认仅一个 SCK 周期时长。如果 FLASH 需要命令之间的时间更长，可使用片选高电平时间（CSHT）字段指定 nCS 必须保持高电平的最少 SCK 周期数（最大为 8）。时钟模式（CKMODE）位指示在命令之间（当 nCS=1 时）SCK 信号的逻辑电平。

26.3.7 QSPI 配置

QSPI 配置分两个阶段：QSPI IP 配置、QSPI FLASH 配置。QSPI 一旦配置并使能，即可使用其三种操作模式之一：间接模式、状态轮询模式和内存映射模式。

QSPI IP 配置：通过 R32_QSPIx_CR 配置。用户必须配置传入数据的时钟预分频器的分频系数以及采样移位设置。生成 DMA 触发信号或生成中断的 FIFO 电平在 FTHRES 位中进行编程。如果需要超时计数器，则可将 TCEN 位置 1 并在 R32_QSPIx_LPTR 寄存器中编程超时值。双闪存模式可通过将 DFM 置 1 来激活。

QSPI FLASH 配置：通过 R32_QSPIx_DCR 寄存器配置与外部目标 FLASH 相关的参数。用户必须在 FSIZE 位中编程 FLASH 的大小、在 CSHT 位中编程片选保持高电平的最短时间，并在 MODE 位中设置功能模式（模式 0 或模式 3）。

26.3.8 QSPI 的用法

通过 FMODE[1:0] (R32_QSPIx_CCR[27:26]) 选择操作模式。

间接模式

当 FMODE=00 时，选择间接写入模式，可以将数据发送到 FLASH。当 FMODE=01b 时，选择间接读取模式，读取 FLASH 中的数据。

QSPI 用于间接模式时，采用以下方式构建帧：

- 1) 在 R32_QSPIx_AR 中指定目标地址；
- 2) 在 R32_QSPIx_CR 中指定工作模式；
- 3) 在 R32_QSPIx_DLR 中指定待读取或写入的字节数；
- 4) 在 R32_QSPIx_CCR 中指定帧格式、模式和指令代码；
- 5) 通过 R32_QSPIx_DR 从 FIFO 读取数据/向 FIFO 写入数据；
- 6) 在 R32_QSPIx_ABR 中指定要在地址阶段后立即发送的可选交替字节。

在写入控制寄存器 (R32_QSPIx_CR) 时，用户可指定以下设置：

- 使能位 (EN) 设置为 1
- 超时计数器使能位 (TCEN)
- FIFO 阈值 (FTHRES)，以指示 FTF 标志在何时置 1
- 中断使能
- 自动轮询模式参数：匹配模式和停止模式（在 FMODE=11b 时有效）
- 时钟预分频器

在写入通信配置寄存器 (R32_QSPIx_CCR) 时，用户指定以下参数：

- 通过 DCYC 位指定空指令字节数
- 通过 DBMODE 位指定是否存在空指令字节
- 通过 INSTRUCTION 位指定指令字节
- 通过 ABSIZE 位指定交替字节数 (1/2/3/4)
- 通过 IMODE 位指定指令发送方式 (1/2/4 线)
- 通过 ADSIZE 位指定地址长度 (8/16/24/32 位)
- 通过 ADMODE 位指定地址发送方式 (无/1/2/4 线)
- 通过 ABMODE 位指定交替字节发送方式 (无/1/2/4 线)
- 通过 DMODE 位指定数据发送/接收方式 (无/1/2/4 线)

若不需要为某个命令更新数据寄存器 (R32_QSPIx_DR) 和地址寄存器 (R32_QSPIx_AR)，那么在写入 R32_QSPIx_CCR 时，该命令序列便立即启动。在 ADMODE 和 DMODE 都为 00b 时，或在间接读取模式 (FMODE=01b) 下仅 ADMODE=00b 时，便属于此情况。当需要地址 (ADMODE!=00) 且数据寄存器不需要写入 (FMODE=01b 或 DMODE=00b) 时，一旦通过写入 R32_QSPIx_AR 更新地址，命令序列便立即启动。在数据传输 (FMODE=00b 并且 DMODE!=00b) 的情况下，通过 R32_QSPIx_DR 向 FIFO 写入会

触发通信启动。

状态标志轮询模式

使能状态标志轮询模式：将 FMODE 字段（R32_QSPIx_CCR[27:26]）设置为 10b。在此模式下，会发送编程的帧并周期性检索数据。每帧中读取的最大数据量为 4 字节。若 R32_QSPIx_DLR 请求的数据量超过 4 个字节，则会被忽略，只读取 4 字节。周期性由 R32_QSPIx_PISR 寄存器指定。

在检索到状态数据后，可在内部进行处理，以达到以下目的：

- 自动停止周期性检索状态字节
- 将状态匹配标志位置 1，并在使能时生成中断

可通过存储于 R32_QSPIx_PSMKR 中的值将接收到的值进行屏蔽，并与存储在 R32_QSPIx_PSMAR 中的值进行或运算、与运算。若存在匹配，则状态匹配标志置 1，并且在使能了中断的情况下还将产生中断；如果 AMPS 位置 1，则 QSPI 自动停止。在所有情况下，最新的检索值都在 R32_QSPIx_DR 中可用。

内存映射模式

在内存映射模式下，尽管存在访问延迟，外部 FLASH 仍被视为内部存储器。在此模式下，仅支持对外部 FLASH 执行读取操作。通过将 R32_QSPIx_CCR 寄存器中的 FMODE 设置为 11b，可以激活内存映射模式。当主器件访问存储器映射空间时，将发送已配置的帧和指令。

FIFO 用作预取缓冲区，以支持连续的线性读取操作。在此模式中，任何对于 R32_QSPIx_DR 的访问均返回零。在内存映射模式中，数据长度寄存器（R32_QSPIx_DLR）无效。

26.3.9 指令仅发送一次

某些 FLASH（例如 Winbound）能够提供一种模式，在该模式下，必须仅用第一个命令序列发送指令，而后续的命令根据地址直接执行。用户通过使用 S100 位（R32_QSPIx_CCR[28]）来实现这一特性。

S100 位适用于所有的功能模式：间接模式、状态轮询模式和内存映射模式。当 S100 位置 1，仅第一条命令发送指令，且对 R32_QSPIx_CCR 执行写操作。后续命令序列都将跳过指令阶段，直到 R32_QSPIx_CCR 被再次写入。然而，在 IMODE=00（无指令）时，S100 位无效。

26.3.10 QSPI 差错管理

可能产生错误的情况有：

- 在间接模式或状态标志轮询模式下，若在 R32_QSPIx_AR 中设置了错误的地址，即根据 R32_QSPIx_DCR 中 FSIZE[4:0]定义的 FLASH 大小：TEF 将置 1，如果使能，还将产生中断。
- 在间接模式下，若地址加数据的长度超过 FLASH 的大小，TEF 将在访问被触发时置 1。
- 在内存映射模式下，当主器件执行的访问超出范围或 QSPI 被禁止时：将产生总线错误，以响应故障总线主器件请求。
- 当主器件访问存储器映射空间，但内存映射模式被禁止时：将产生总线错误，以响应故障总线主器件请求。

26.3.11 QSPI 的繁忙位和中止功能

当 QSPI 开始对 FLASH 进行操作时，R32_QSPIx_SR 中的 BUSY 位自动置 1。在间接模式下，QSPI 完成了请求的命令序列，并且 FIFO 为空时，BUSY 位复位；在自动轮询模式下，只有在最后一次周期性访问完成后，由于 APMS=1 时发生匹配，或者由于中止操作，BUSY 位才变为低电平。在内存映射模式下，首次访问后，BUSY 位只有在发生超时事件或中止时变为低电平。

通过将 R32_QSPIx_CR 中的 ABORT 位置 1 可将任何操作中止。一旦中止完成，BUSY 位和 ABORT 位自动复位，FIFO 清空。


注：若中止对状态寄存器的写操作，有些 FLASH 可能发生异常行为。

26.3.12 nCS 行为

默认情况下，nCS 为高电平，取消选择外部 FLASH。在操作开始前 nCS 会下降，并在操作完成后立即上升。


当 CKMODE=0（“模式 0”，即在没有进行操作时 SCK 保持低电平），nCS 在操作首次升高 SCK 边沿时的一个 SCK 周期前降至低电平，在操作最后一次升高 SCK 边沿时的一个 SCK 周期后升至高电平，如下图所示。

图 26-4 CKMODE=0 时的 nCS (T=SCK 周期)




当 CKMODE=1（“模式 3”，在未进行任何操作时 SCK 升至高电平）时，nCS 仍在操作首次升高 SCK 边沿时的一个 SCK 周期前降至低电平，在操作最后一次升高 SCK 边沿时的一个 SCK 周期后升至高电平，如下图所示。

图 26-5 CKMODE=1 时的 nCS (T=SCK 周期)



若 FIFO 在读取操作中保持写满状态或在写入操作中保持为空，则在固件干预 FIFO 前，操作停止并且 SCK 保持低电平。若操作停止时发生中止，则 nCS 在请求中止后即升至高电平，SCK 则在半个周期后升至高电平，如下图所示。

图 26-6 CKMODE=1 且发生中止时的 nCS (T=SCK 周期)



当不处于双闪存模式 (DFM=0) 且 FSEL=0（默认值）时，仅访问 FLASH1。因此，若 FSEL=1，仅访问 FLASH1，nCS 保持高电平。在双闪存模式下，FLASH1 和 FLASH2 的 nCS 行为完全相同。因此，如果存在 FLASH2，并且应用程序始终处于双闪存模式，那么 FLASH1 的 nCS 信号也可以用于 FLASH2，而 FLASH2 的 nCS 引脚输出可用于其他功能。

26.3.13 中断

表 26-1 中断请求

中断事件	事件标志	使能控制位
超时	TOF	TOIE
状态匹配	SMF	SMIE
FIFO 阈值	FTF	FTIE
传输完成	TCF	TCIE
传输错误	TEF	TEIE

26.4 寄存器描述

表 26-2 QSPI 相关寄存器列表

名称	访问地址	描述	复位值
R32_QSPI1_CR	0x40024C00	QSPI1 控制寄存器	0x00000000
R32_QSPI1_DCR	0x40024C04	QSPI1 器件配置寄存器	0x00000000
R32_QSPI1_SR	0x40024C08	QSPI1 状态寄存器	0x00000000
R32_QSPI1_FCR	0x40024C0C	QSPI1 标志清零寄存器	0x00000000
R32_QSPI1_DLR	0x40024C10	QSPI1 数据长度寄存器	0x00000000
R32_QSPI1_CCR	0x40024C14	QSPI1 通信配置寄存器	0x00000000
R32_QSPI1_AR	0x40024C18	QSPI1 地址寄存器	0x00000000
R32_QSPI1_ABR	0x40024C1C	QSPI1 交替字节寄存器	0x00000000
R32_QSPI1_DR	0x40024C20	QSPI1 数据寄存器	0x00000000
R32_QSPI1_PSMKR	0x40024C24	QSPI1 轮询状态屏蔽寄存器	0x00000000
R32_QSPI1_PSMAR	0x40024C28	QSPI1 轮询状态匹配寄存器	0x00000000
R32_QSPI1_PIR	0x40024C2C	QSPI1 轮询间隔寄存器	0x00000000
R32_QSPI1_LPTR	0x40024C30	QSPI1 低功耗超时寄存器	0x00000000

26.4.1 QSPI1 控制寄存器 (R32_QSPI1_CR)

偏移地址: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRESCALER[7:0]								PMM	APMS	Reserved	TOIE	SMIE	FTIE	TCIE	TEIE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		SIO XEN	FTHRES[4:0]					FSEL	DFM	START	Reserved	TCEN	DMAEN	ABORT	EN

位	名称	访问	描述	复位值
[31:24]	PRESCALER[7:0]	RW	时钟预分频器: 该字段定义基于 HB 总线时钟生成 SCK 所用的分频系数 (值+1)。 0x0: $F_{SCK}=F_{HCLK}$, HCLK 时钟直接用作 QSPI SCK (预分频器被旁路); 0x1: $F_{SCK}=F_{HCLK}/2$; 0x2: $F_{SCK}=F_{HCLK}/3$;	0

			... 0xFF: $F_{SCK}=F_{HCLK}/256$。 对于奇数时钟分频系数, SCK 的占空比并非 50%。时钟信号的低电平持续时间比高电平持续时间多一个周期。 仅可在 BUSY=0 时修改该字段。	
23	PMM	RW	轮询匹配模式: 1: OR 匹配模式。如果从 FLASH 接收的任意一个未屏蔽位与匹配寄存器中的对应位相匹配, 则 SMF 置 1; 0: AND 匹配模式。如果从 FLASH 接收的所有未屏蔽位均与匹配寄存器中的对应位相匹配, 则 SMF 置 1。 仅可在 BUSY=0 时修改该位。	0
22	APMS	RW	自动轮询模式停止: 1: 发生匹配时, 自动轮询模式停止; 0: 仅通过中止或禁用 QSPI 停止自动轮询模式。 仅可在 BUSY=0 时修改该位。	0
21	Reserved	RO	保留。	0
20	TOIE	RW	TimeOut 中断使能: 1: 使能中断; 0: 禁止中断。	0
19	SMIE	RW	状态匹配中断使能: 1: 使能中断; 0: 禁止中断。	0
18	FTIE	RW	FIFO 阈值中断使能: 1: 使能中断; 0: 禁止中断。	0
17	TCIE	RW	传输完成中断使能: 1: 使能中断; 0: 禁止中断。	0
16	TEIE	RW	传输错误中断使能: 1: 使能中断; 0: 禁止中断。	0
[15:14]	Reserved	RO	保留。	0
13	SIOXEN	RW	SIOX 使能: 1: 4 线 IO 输出使能; 0: 4 线 IO 输出关闭。	0
[12:8]	FTHRES[4:0]	RW	FIFO 阈值级别: 定义在间接模式下 FIFO 中将导致 FIFO 阈值标志 (FTF, R32_QSPI1_SR[2]) 置 1 的字节数阈值。 在间接写入模式下 (FMODE=00): 00000: 如果 FIFO 中存在 1 个或更多空闲字节可供写入, 则 FTF 置 1; 00001: 如果 FIFO 中存在 2 个或更多空闲字节可供写入, 则 FTF 置 1;	0

			... 11111:如果 FIFO 中存在 32 个空闲字节可供写入, 则 FTF 置 1。 在间接读取模式下 (FMODE=01) : 00000: 如果 FIFO 中存在 1 个或更多有效字节可供读取, 则 FTF 置 1; 00001: 如果 FIFO 中存在 2 个或更多有效字节可供读取, 则 FTF 置 1; ... 11111:如果 FIFO 中存在 32 个有效字节可供读取, 则 FTF 置 1。	
7	FSEL	RW	FLASH 选择: 1: 选择 FLASH2; 0: 选择 FLASH1。 仅可在 BUSY=0 时修改该位。在 DFM=1 时忽略该位。	0
6	DFM	RW	双闪存模式: 1: 使能双闪存模式; 0: 禁止双闪存模式。 仅可在 BUSY=0 时修改该位。	0
5	START	WZ	在间接模式和状态轮询模式下, 所需 SFR 寄存器已配置好后, 对 START 位写 1, 即可启动 flash 命令序列, 该位硬件自动清零。	0
4	Reserved	RO	保留。	0
3	TCEN	RW	超时计数器使能: 该位仅在内存映射模式 (FMODE=11) 下有效。激活该位后, 如果在一段时间 (通过 TIMEOUT[15:0] (R32_QSPI1_LPTR) 定义) 内一直没有进行访问, 将释放片选 (nCS), 从而降低功耗。 使能超时计数器。 默认情况下, 即便在很长时间内不访问 FLASH, QSPI 也不会停止预取操作, 之前的读取操作将保持激活状态并且 nCS 保持低电平。由于 nCS 保持低电平时, FLASH 功耗增加, 应用程序可能会激活超时计数器 (TCEN=1, R32_QSPI1_CR 的位 3)。 从而在 FIFO 中写满预取的数据后, 若在 TIMEOUT[15:0] (R32_QSPI1_LPTR) 个周期的时长内没有访问, 则释放 nCS。 1: 使能超时计数器, 在内存映射模式下, FLASH 持续不活动 TIMEOUT[15:0] 个周期后释放片选 (nCS); 0: 禁止超时计数器, 在内存映射模式中进行访问后, 片选 (nCS) 保持激活。 仅可在 BUSY=0 时修改该位。	0
2	DMAEN	RW	DMA 模式使能: 1: 使能 DMA;	0

			0: 禁止 DMA。	
1	ABORT	RW	中止请求/清空 FIFO: 1: 请求中止/清空 FIFO; 0: 不请求中止/不清空 FIFO。 中止请求: 该位中止执行中的命令序列。在中止完成时自动复位。该位可停止当前的传输。在轮询模式或内存映射模式下, 该位也用以复位 APMS 位或 DMAEN 位。 清空 FIFO: 将此位编程为 1 可清空 FIFO。所有的内部 FIFO 指针 (读和写) 将清零。这种情况下, 仍存留在 FIFO 中的数据丢失 (发送或接收数据不会继续丢失)。 当 QSPI 读写方向转换时, 需要清空一次 FIFO。当 R32_QSPIx_SR 寄存器的 IDLEF 位置 1 时, ABORT 位使能, 则会产生一次传输完成标志, 即 R32_QSPIx_SR 寄存器 TCF 位置位。	0
0	EN	RW	使能: 1: 使能 QSPI; 0: 禁止 QSPI。	0

26.4.2 QSPI1 器件配置寄存器 (R32_QSPI1_DCR)

偏移地址: 0x0004

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											FSIZE[4:0]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					CSHT[2:0]			Reserved					CKMODE		

位	名称	访问	描述	复位值
[31:21]	Reserved	R0	保留。	0
[20:16]	FSIZE[4:0]	RW	FLASH 大小: FLASH 中的字节数=2^[FSIZE+1], FSIZE+1 是对 FLASH 寻址所需的地址位数。在间接模式下, FLASH 容量最高可达 4GB (使用 32 位进行寻址), 但在内存映射模式下的可寻址空间限制为 256MB。 如果 DFM=1, FSIZE 表示两个 FLASH 容量的总和。仅可在 BUSY=0 时修改该字段。	0
[15:11]	Reserved	R0	保留。	0
[10:8]	CSHT[2:0]	RW	片选高电平时间: CSHT+1 定义片选 (nCS) 在发送至 FLASH 的命令之间必须保持高电平的最少 SCK 周期数。 当 PRESCALER[7:0] 位配置为非 0x2 时:	0

			000: nCS在FLASH命令之间保持高电平至少1个周期; 001: nCS在FLASH命令之间保持高电平至少2个周期; ... 111: nCS在FLASH命令之间保持高电平至少8个周期。 当 PRESCALER[7:0]位配置为 0x2 时: 000: 保留; 001: nCS在FLASH命令之间保持高电平至少1个周期; 010: nCS在FLASH命令之间保持高电平至少2个周期; ... 111: nCS在FLASH命令之间保持高电平至少7个周期。 仅可在BUSY=0时修改该字段。	
[7:1]	Reserved	R0	保留。	0
0	CKMODE	RW	模式 0/模式 3: 1: nCS 为高电平 (片选释放) 时, SCK 必须保持高电平。这称为模式 3; 0: nCS 为高电平 (片选释放) 时, SCK 必须保持低电平。这称为模式 0。 仅可在 BUSY=0 时修改该字段。	0

26.4.3 QSPI1 状态寄存器 (R32_QSPI1_SR)

偏移地址: 0x0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															IDLEF
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		FLEVEL[5:0]					Reserved		BUSY	TOF	SMF	FTF	TCF	TEF	

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	IDLEF	R0	空闲标志: 当此位置 1 时, QSPI 总线处于空闲状态。	0
[15:14]	Reserved	R0	保留。	0
[13:8]	FLEVEL[5:0]	R0	FIFO 级别: 该字段给出 FIFO 中的有效字节数。FIFO 为空时 FLEVEL=0, 写满时 FLEVEL=32。 在内存映射模式和自动状态轮询模式下, FLEVEL 为零。	0

[7:6]	Reserved	R0	保留。	0
5	BUSY	R0	忙： 操作进行时，该位置 1。在对 FLASH 的操作完成并且 FIFO 为空时，该位自动清零。	0
4	TOF	R0	超时标志： 发生超时该位置 1。向 CTOF 写入 1 可将该位清零。	0
3	SMF	R0	状态匹配标志： 在自动轮询模式下，若未屏蔽的接收数据与匹配寄存器（R32_QSPI1_PSMAR）中的对应位相匹配，则该位置 1。向 CSMF 写入 1 可将该位清零。	0
2	FTF	R0	FIFO 阈值标志： 在间接模式下，若达到 FIFO 阈值，或从 FLASH 读取完成后，FIFO 中留有数据时，该位置 1。只要阈值条件不再为“真”，该位就自动清零。 在自动轮询模式下，每次读取状态寄存器时，该位即置 1；读取数据寄存器时，该位清零。	0
1	TCF	R0	传输完成标志： 在间接模式下，当传输的数据数量达到编程设定值，或在任何模式下传输中止时，该位置 1。向 CTCF 写入 1 时，该位清零。	0
0	TEF	R0	传输错误标志： 在间接模式下访问无效地址时，该位置 1。向 CTEF 写入 1 可将该位清零。	0

26.4.4 QSPI1 标志清零寄存器（R32_QSPI1_FCR）

偏移地址：0x000C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											CTOF	CSMF	Reserved	CTCF	CTEF

位	名称	访问	描述	复位值
[31:5]	Reserved	R0	保留。	0
4	CTOF	RW1Z	清除超时标志： 写入 1 可将 R32_QSPI1_SR 寄存器中的 TOF 标志清零。	0
3	CSMF	RW1Z	清除状态匹配标志： 写入 1 可将 R32_QSPI1_SR 寄存器中的 SMF 标志清零。	0
2	Reserved	R0	保留。	0
1	CTCF	RW1Z	清除传输完成标志： 写入 1 可将 R32_QSPI1_SR 寄存器中的 TCF 标志清	0

			零。	
0	CTEF	RW1Z	清除传输错误标志： 写入 1 可将 R32_QSPI1_SR 寄存器中的 TEF 标志清零。	0

26.4.5 QSPI1 数据长度寄存器 (R32_QSPI1_DLR)

偏移地址：0x0010

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DL[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DL[15:0]															

位	名称	访问	描述	复位值
[31:0]	DL[31:0]	RW	数据长度： 在间接模式和状态轮询模式下待检索的数据数量（值+1）。对状态轮询模式应使用不大于 3 的值（表示 4 字节）。 在间接模式下，所有位置 1 表示未定义长度，QSPI 将继续传输数据直到到达由 FSIZE 定义的存储器末尾。 0x0000_0000：传输 1 个字节； 0x0000_0001：传输 2 个字节； 0x0000_0002：传输 3 个字节； 0x0000_0003：传输 4 个字节； ... 0xFFFF_FFFD：传输 4, 294, 967, 294 (4G-2) 个字节； 0xFFFF_FFFE：传输 4, 294, 967, 295 (4G-1) 个字节； 0xFFFF_FFFF：未定义长度——传输所有字节直到到达由 FSIZE 定义的 FLASH 的结尾。如果 FSIZE=0x1F，则读取无限继续下去。 在双闪存模式 (DFM=1) 下，即使该位写入“0”，DL[0] 也始终保持为“1”，因此保证了每次访问均传输偶数个字节。 该字段在内存映射模式 (FMODE=10) 下不起作用，仅可在 BUSY=0 时写入该字段。	0

26.4.6 QSPI1 通信配置寄存器 (R32_QSPI1_CCR)

偏移地址：0x0014

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		S100		FMODE [1:0]		DMODE [1:0]		Reserved	DCYC[4:0]				ABSIZ [1:0]		

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABMODE [1:0]		ADSIZE [1:0]		ADMODE [1:0]		IMODE [1:0]		INSTRUCTION[7:0]							

位	名称	访问	描述	复位值
[31:29]	Reserved	R0	保留。	0
28	SI00	RW	仅发送指令一次模式： IMODE=00 时，该位不起作用。 1：仅为第一条命令发送指令； 0：在每个事务中发送指令。 仅可在 BUSY=0 时写入该字段。	0
[27:26]	FMODE[1:0]	RW	功能模式： 00：间接写入模式； 01：间接读取模式； 10：自动轮询模式； 11：内存映射模式。 仅可在 BUSY=0 时写入该字段。	0
[25:24]	DMODE[1:0]	RW	数据模式： 00：无数据； 01：单线传输数据； 10：双线传输数据； 11：四线传输数据。 该字段还定义空指令阶段。 仅可在 BUSY=0 时写入该字段。	0
23	Reserved	R0	保留。	0
[22:18]	DCYC[4:0]	RW	空指令周期数： 该字段定义空指令阶段的持续时间。在 SDR 模式下，它指定 SCK 周期数（0-31）。 仅可在 BUSY=0 时写入该字段。	0
[17:16]	ABSIZE[1:0]	RW	交替字节长度： 00：8 位交替字节； 01：16 位交替字节； 10：24 位交替字节； 11：32 位交替字节。 仅可在 BUSY=0 时写入该字段。	0
[15:14]	ABMODE[1:0]	RW	交替字节模式： 00：无交替字节； 01：单线传输交替字节； 10：双线传输交替字节； 11：四线传输交替字节。 仅可在 BUSY=0 时写入该字段。	0
[13:12]	ADSIZE[1:0]	RW	地址长度： 00：8 位地址； 01：16 位地址； 10：24 位地址；	0

			11: 32 位地址。 仅可在 BUSY=0 时写入该字段。	
[11:10]	ADMODE[1:0]	RW	地址模式: 00: 无地址; 01: 单线传输地址; 10: 双线传输地址; 11: 四线传输地址。 仅可在 BUSY=0 时写入该字段。	0
[9:8]	IMODE[1:0]	RW	指令模式: 00: 无指令; 01: 单线传输指令; 10: 双线传输指令; 11: 四线传输指令; 仅可在 BUSY=0 时写入该字段。	0
[7:0]	INSTRUCTION[7:0]	RW	指令: 指定要发送到外部 SPI 设备的指令。 仅可在 BUSY=0 时写入该字段。	0

26.4.7 QSPI1 地址寄存器 (R32_QSPI1_AR)

偏移地址: 0x0018

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDRESS[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDRESS[15:0]															

位	名称	访问	描述	复位值
[31:0]	ADDRESS[31:0]	RW	地址: 指定要发送到外部 FLASH 的地址。 BUSY=0 或 FMODE=11 (内存映射模式) 时, 将忽略写入该字段。 在双闪存模式下, 由于地址始终为偶地址, ADDRESS[0] 自动保持为 “0”。	0

26.4.8 QSPI1 交替字节寄存器 (R32_QSPI1_ABR)

偏移地址: 0x001C


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ALTERNATE[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ALTERNATE[15:0]															

位	名称	访问	描述	复位值
[31:0]	ALTERNATE[31:0]	RW	交替字节: 指定要在地址后立即发送到外部 SPI 设备的可选	0

		数据。 仅可在 BUSY=0 时写入该字段。	
--	--	---------------------------	--

26.4.9 QSPI1 数据寄存器 (R32_QSPI1_DR)


偏移地址：0x0020



位	名称	访问	描述	复位值
[31:0]	DATA[31:0]	RW	数据： 指定要与外部 SPI 设备交换的数据。 在间接写入模式下，写入该寄存器的数据在数据阶段发送到 FLASH，在此之前则存储于 FIFO。如果 FIFO 太满，将暂停写入，直到 FIFO 具有足够的空间接受要写入的数据才继续。 在间接模式下，读取该寄存器可获得（通过 FIFO）已从 FLASH 接收的数据。如果 FIFO 所含字节数比读取操作要求的字节数少并且 BUSY=1，将暂停读取，直到足够的数据出现或传输完成（不分先后）才继续。 在自动轮询模式下，该寄存器包含最后从 FLASH 读取的数据（未进行屏蔽）。 支持对该寄存器进行字、半字以及字节访问。在间接写入模式下，字节写入将在 FIFO 中增加 1 个字节，半字写入增加 2 个，而字写入则增加 4 个。类似地，在间接读取模式下，字节读取将擦除 FIFO 中的 1 个字节，半字读取擦除 2 个，而字读取则擦除 4 个。 间接模式下的访问必须与此寄存器的最低位对齐：字节读取必须读取 DATA[7:0]而半字读取必须读取 DATA[15:0]。	0

26.4.10 QSPI1 轮询状态屏蔽寄存器 (R32_QSPI1_PSMKR)

偏移地址：0x0024



位	名称	访问	描述	复位值
[31:0]	MASK[31:0]	RW	状态屏蔽：	0

			对在轮询模式下接收的状态字节进行屏蔽。 对于位 n： 1：不屏蔽在自动轮询模式下所接收数据的位 n，在匹配逻辑中考虑其值； 0：屏蔽在自动轮询模式下所接收数据的位 n，在匹配逻辑中不考虑其值。 仅可在 BUSY=0 时写入该字段。	
--	--	--	---	--

26.4.11 QSPI1 轮询状态匹配寄存器 (R32_QSPI1_PSMAR)

偏移地址：0x0028

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MATCH[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MATCH[15:0]															

位	名称	访问	描述	复位值
[31:0]	MATCH[31:0]	RW	状态匹配： 该值将与屏蔽状态寄存器比较以进行匹配。 仅可在 BUSY=0 时写入该字段。	0

26.4.12 QSPI1 轮询间隔寄存器 (R32_QSPI1_PIR)

偏移地址：0x002C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERVAL[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	INTERVAL[15:0]	RW	轮询间隔： 自动轮询阶段读取操作之间的 SCK 周期数。 仅可在 BUSY=0 时写入该字段。	0

26.4.13 QSPI1 低功耗超时寄存器 (R32_QSPI1_LPTR)

偏移地址：0x0030

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMEOUT[15:0]															

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:16]	Reserved	R0	保留。	0
[15:0]	TIMEOUT[15:0]	RW	超时时长： 在内存映射模式下，每次访问结束后，QSPI 将预 取后续字节并将其存放在 FIFO 中。该字段指示在 FIFO 写满后，QSPI 等待多少个 SCK 时钟周期才让 nCS 升至高电平将 FLASH 置为低功耗状态。 仅可在 BUSY=0 时写入该字段。	0

第 27 章 闪存及用户选择字（FLASH）

27.1 闪存组织

芯片内部闪存组织结构如下：

表 27-1 闪存组织结构

块	名称	地址范围	大小（字节）
主存储器	页 0	0x0800 0000 - 0x0800 00FF	256
	页 1	0x0800 0100 - 0x0800 01FF	256
	页 2	0x0800 0200 - 0x0800 02FF	256
	页 3	0x0800 0300 - 0x0800 03FF	256
	...	...	...
	页 1023	0x0803 FF00 - 0x0803 FFFF	256
信息块	启动程序代码	0x1FFF 0000 - 0x1FFF 0CFF	3K+256
	用户选择字	0x1FFF F800 - 0x1FFF F8FF	256
	厂商配置字	0x1FFF F700 - 0x1FFF F7FF	256

注：1) 上述主存储器区域用于用户的应用程序存储，以 8K 字节（32 页）单位进行写保护划分；除了“厂商配置字”区域出厂锁定，用户不可访问，其他区域在一定条件下用户可操作。

27.2 闪存编程及安全性

27.2.1 编程/擦除方式

- 快速编程：此方式采用页操作方式。经过特定序列解锁后，执行单次 256 字节的编程及 256 字节擦除、64K 字节擦除、2K 字节擦除及整片擦除。

27.2.2 安全性-防止非法访问（读、写、擦）

- 页写入保护
- 读保护

芯片处于读保护状态下时：

- 1) 主存储器 0-31 页（8K 字节）自动写保护状态，不受 FLASH_WPR 寄存器控制；解除读保护状态，所有主存储页都由 FLASH_WPR 寄存器控制。
- 2) 系统引导代码区、SDI 模式、RAM 区域都不可对主存储器进行擦除或编程，整片擦除除外。可擦除或编程用户选择字区域。如果试图解除读保护（编程用户字），芯片将自动擦除整片用户区。

注：进行闪存的编程/擦除操作时，必须打开内部 RC 振荡器（HSI）。

27.3 寄存器描述

表 27-2 FLASH 相关寄存器列表

名称	访问地址	描述	复位值
R32_FLASH_ACTLR	0x40022000	访问控制寄存器	0x00000000
R32_FLASH_KEYR	0x40022004	FPEC 键寄存器	0xFFFFFFFF
R32_FLASH_OBKEYR	0x40022008	OBKEY 寄存器	0xFFFFFFFF
R32_FLASH_STATR	0x4002200C	状态寄存器	0x00000000
R32_FLASH_CTLR	0x40022010	控制寄存器	0x00008080

R32_FLASH_ADDR	0x40022014	地址寄存器	0x00000000
R32_FLASH_OBR	0x4002201C	选择字寄存器	0x0XXXXXFE
R32_FLASH_WPR	0x40022020	写保护寄存器	0xXXXXXXXX
R32_FLASH_MODEKEYR	0x40022024	扩展键寄存器	0xXXXXXXXX

27.3.1 访问控制寄存器 (FLASH_ACTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											PFEN	LATENCY[3:0]			

位	名称	访问	描述	复位值
[31:5]	Reserved	RO	保留	0
4	PFEN	RW	预取使能开关: 1: 开启; 0: 关闭。	0
[3:0]	LATENCY[3:0]	RW	FLASH 等待状态数 0000: 0 等待 (HCLK≤40MHz); 0001: 1 等待 (40MHz<HCLK≤80MHz); 0010: 2 等待 (80MHz<HCLK≤120MHz); 0011: 3 等待 (120MHz<HCLK≤160MHz); 0100: 4 等待 (160MHz<HCLK≤192MHz); 其余: 保留。	000b

27.3.2 FPEC 键寄存器 (FLASH_KEYR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	KEYR[31:0]	WO	FPEC 键, 用于输入 FPEC 的解锁键包括: KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	x

27.3.3 OBKEY 寄存器 (FLASH_OBKEYR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OBKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

OBKEYR[15:0]

位	名称	访问	描述	复位值
[31:0]	OBKEYR[31:0]	WO	选择字键，用于输入选择字键解除 OBWRE。 KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。 注：需要先解锁 FLASH。	x

27.3.4 状态寄存器 (FLASH_STATR)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									FWAKE_FLAG	EOP	WRPRT_ERR	Reserved		BSY	

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
6	FWAKE_FLAG	RWO	FLASH 唤醒标志，写 0 清零。 1：FLASH 被唤醒； 0：无影响。	0
5	EOP	RW1	指示操作结束，写 1 清零。 每次成功擦除或编程时，硬件会置位。	0
4	WRPRTERR	RW1	指示写保护错误，写 1 清零。 如果对写保护的地址编程时，硬件会置位。	0
[3:1]	Reserved	RO	保留。	0
0	BSY	RO	指示忙状态： 1：表示闪存操作正在进行； 0：操作结束。	0

注：进行编程操作时，需要确定 FLASH_CTLR 寄存器的 STRT 位为 0。

27.3.5 控制寄存器 (FLASH_CTLR)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								BER 64	Reserved			BUFRST	BUFLOAD	FTER	FTPG
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLOCK	Reserved	FWAKEIE	EOPIE	Reserved	ERRIE	OBWRE	Reserved	LOCK	STRT	OBER	Reserved		MER	PER	Reserved

位	名称	访问	描述	复位值
[31:25]	Reserved	RO	保留。	0
23	BER64	RW	执行块擦除 64KB。	0
[22:20]	Reserved	RO	保留。	0
19	BUFRST	RW	BUF 复位操作。	0

18	BUFLOAD	RW	将数据缓存到 BUF 中。	0
17	FTER	RW	执行快速页（256Byte）擦除操作。	0
16	FTPG	RW	执行快速页编程操作。	0
15	FLOCK	RW1	快速编程锁。只能写‘1’。当该位为‘1’时表示快速编程/擦除模式不可用。在检测到正确的解锁序列后，硬件清除此位为‘0’。软件置1，重新加锁。	1
14	Reserved	RO	保留。	0
13	FWAKEIE	RW	FLASH 唤醒中断使能： 1：允许产生中断 0：禁止产生中断	0
12	EOPIE	RW	操作完成中断控制（FLASH_STATR 寄存器中 EOP 置位）： 1：允许产生中断； 0：禁止产生中断。	0
11	Reserved	RO	保留。	0
10	ERRIE	RW	错误状态中断控制（FLASH_STATR 寄存器中 PGERR/WRPRTERR 置位）： 1：允许产生中断； 0：禁止产生中断。	0
9	OBWRE	RW0	用户选择字锁，软件清0： 1：表示可以对用户选择字进行编程操作。需要在 FLASH_OBKEYR 寄存器中写入正确序列后由硬件置位； 0：软件清零后重新加锁用户选择字。	0
8	Reserved	RO	保留。	0
7	LOCK	RW1	锁。只能写‘1’。当该位为‘1’时表示 FPEC 和 FLASH_CTLR 被锁住不可写。在检测到正确的解锁序列后，硬件清除此位为‘0’。在一次不成功的解锁操作后，直到下次系统复位前，该位不会再改变。	1
6	STRT	RW1	开始。置1启动一次擦除动作，硬件自动清0（BSY 变‘0’）。	0
5	OBERR	RW	执行用户选择字擦除。	0
[4:3]	Reserved	RO	保留。	0
2	MER	RW	执行全擦除操作（擦除整个用户区）。	0
1	PER	RW	执行标准页（2KB）擦除操作。	0
0	Reserved	RO	保留。	0

27.3.6 地址寄存器（FLASH_ADDR）

偏移地址：0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FAR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

FAR[15:0]

位	名称	访问	描述	复位值
[31:0]	FAR[31:0]	RW	闪存地址，进行编程时为编程的地址，进行擦除时为擦除的起始地址。 当 FLASH_STATR 寄存器中的 BSY 位为 '1' 时，不能写此寄存器。	0

27.3.7 选择字寄存器 (FLASH_OBR)

偏移地址：0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				DATA1								DATA0			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA0				FIX_11		Reserved		CFGCANM	Reserved		STANDY_RST	STOP_RST	IWDG_SW	RDPRT	Reserved

位	名称	访问	描述	复位值
[31:28]	Reserved	RO	保留。	0
[27:20]	DATA1	RO	数据字节 1	X
[19:12]	DATA0	RO	数据字节 0	X
[11:10]	FIX_11	RO	固定为 11	11b
[9:8]	Reserved	RO	保留。	0
7	USER	CFGCANM	配置 CAN 离线恢复时间， 1：从离线恢复到正常更快一些， 0：从离线恢复到正常符合 CAN 协议	1
[6:5]		Reserved	保留	11b
4		STANDY_RST	待机模式下系统复位控制，低电平有效。	1
3		STOP_RST	停止模式下系统复位控制，低电平有效。	1
2		IWDG_SW	独立看门狗 (IWDG) 硬件使能位，低电平有效。	1
1	RDPRT		读保护状态。 1：表示闪存当前读保护有效。	1
0	Reserved		保留。	0

注：USER 和 RDPRT 在系统复位后从用户选择字区域加载。

27.3.8 写保护寄存器 (FLASH_WPR)

偏移地址：0x20


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
WRP[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WRP[15:0]															

位	名称	访问	描述	复位值
[31:0]	WRP[31:0]	RO	闪存写保护状态。 1：写保护失效； 0：写保护有效。 每个比特位代表 8K 字节（32 页）存储写保护状态。	X

注：WPR 在系统复位后从用户选择字区域加载。

27.3.9 扩展键寄存器（FLASH_MODEKEYR）

偏移地址：0x24



位	名称	访问	描述	复位值
[31:0]	MODEKEYR[31:0]	WO	输入下面序列解锁快速编程/擦除模式： KEY1 = 0x45670123； KEY2 = 0xCDEF89AB。	X

27.4 闪存操作流程

27.4.1 读操作

在通用地址空间内进行直接寻址，任何 8/16/32 位数据的读操作都能访问闪存模块的内容并得到相应的数据。

27.4.2 解除闪存锁

系统复位后，闪存控制器（FPEC）和 FLASH_CTLR 寄存器是被锁定的，不可访问。通过写入序列到 FLASH_KEYR 寄存器可解锁闪存控制器模块。

解锁序列：

- 1) 向 FLASH_KEYR 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；
- 2) 向 FLASH_KEYR 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。


上述操作必须按序并连续执行，否则属于错误操作，会锁死 FPEC 模块和 FLASH_CTLR 寄存器并产生总线错误，直到下次系统复位。

闪存控制器（FPEC）和 FLASH_CTLR 寄存器可以通过将 FLASH_CTLR 寄存器的“LOCK”位，置 1 来再次锁定。

27.4.3 主存储器标准擦除


闪存可以按标准页（2K 字节）擦除，也可以整片擦除。

图 27-1 FLASH 页擦除



- 1) 检查 FLASH_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
 - 2) 设置 FLASH_CTRL 寄存器的 PER 位为 ‘1’，开启标准页擦除模式。
 - 3) 向 FLASH_ADDR 寄存器写入选择擦除的页首地址。
 - 4) 设置 FLASH_CTRL 寄存器的 STAT 位为 ‘1’，启动一次擦除动作。
 - 5) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
 - 6) 读擦除页的数据进行校验。
 - 7) 继续标准页擦除可以重复 3-5 步骤，结束擦除将 PER 位清 0。
- 注：擦除成功后，字读-0xFF。

图 27-2 FLASH 整片擦除



- 1) 检查 FLASH_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH_CTRL 寄存器的 MER 位为 ‘1’，开启整片擦除模式。
- 3) 设置 FLASH_CTRL 寄存器的 STAT 位为 ‘1’，启动擦除动作。

- 4) 等待 BYS 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 5) 读擦除页的数据进行校验。
- 6) 将 MER 位清 0。

27.4.4 快速编程模式解锁

通过写入序列到 FLASH_MODEKEYR 寄存器可解锁快速编程模式操作。解锁后，FLASH_CTLR 寄存器的 FLOCK 位将清 0，表示可以进行快速擦除和编程操作。通过将 FLASH_CTLR 寄存器的 “FLOCK” 位软件置 1 来再次锁定。

解锁序列：

- 1) 向 FLASH_MODEKEYR 寄存器写入 KEY1 = 0x45670123；
- 2) 向 FLASH_MODEKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

上述操作必须按序并连续执行，否则属于错误操作会锁定，直到下次系统复位才能重新解锁。

注：快速编程操作需要解除 “LOCK” 和 “FLOCK” 两层锁定。

27.4.5 主存储器快速编程

快速编程按页（256 字节）进行编程。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 ‘1’，需要执行 “解除闪存锁” 操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位，如果为 ‘1’，需要执行 “快速编程模式解锁” 操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 FTPG 位为 ‘1’，使能快速页编程模式。
- 5) 设置 FLASH_CTLR 寄存器的 BUFRST 位，执行清除内部 256 字节缓存区操作。
- 6) 等待 BYS 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示清除结束，将 EOP 位清 0。
- 7) 使用 32 位方式向 FLASH 地址写入数据，例如：*(uint32_t*) 0x80000000 = 0x12345678。
- 8) 然后设置 FLASH_CTLR 寄存器的 BUFLD 位，执行加载到缓存区。
- 9) 等待 FLASH_STATR 寄存器的 WR_BSY 为 ‘0’，写入下个数据。
- 10) 重复步骤 7-9 共 64 次，将 256 字节数据都加载到缓存区（主要 64 轮操作地址要连续）。
- 11) 向 FLASH_ADDR 寄存器写入快速编程页的首地址。
- 12) 设置 FLASH_CTLR 寄存器的 STRT 位为 ‘1’，启动快速页编程。
- 13) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示一次快速页编程完成，将 EOP 位清 0。
- 14) 查询 FLASH_STATR 寄存器看是否有错误，或者读编程地址数据校验。
- 15) 继续快速页编程可以重复 5-14 步骤，结束编程将 FTPG 位清 0。

27.4.6 主存储器快速擦除

快速擦除按页（256 字节）进行擦除。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行 “解除闪存锁” 操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位，如果为 1，需要执行 “快速编程模式解锁” 操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 FTER 位为 ‘1’，开启快速页擦除（256 字节）模式功能。
- 5) 向 FLASH_ADDR 寄存器写入快速擦除页的首地址。
- 6) 设置 FLASH_CTLR 寄存器的 STAT 位为 ‘1’，启动一次快速页擦除（256 字节）动作。
- 7) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 8) 查询 FLASH_STATR 寄存器看是否有错误，或者读擦除页地址数据校验。
- 9) 继续快速页擦除可以重复 5-8 步骤，结束擦除将 FTER 位清 0。

注：擦除成功后，字读- 0xFF。

快速擦除按块（64K 字节）进行擦除。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位，如果为 1，需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 BER32 位为 ‘1’，开启快速块擦除（64K 字节）模式功能。
- 5) 向 FLASH_ADDR 寄存器写入快速擦除块的首地址。
- 6) 设置 FLASH_CTLR 寄存器的 STAT 位为 ‘1’，启动一次快速块擦除（64K 字节）动作。
- 7) 等待 BYS 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 8) 查询 FLASH_STATR 寄存器看是否有错误，或者读擦除页地址数据校验。
- 9) 继续快速页擦除可以重复 5-8 步骤，结束擦除将 BER32 位清 0。

注：擦除成功后，字读-0xFF。

27.5 用户选择字

用户选择字固化在 FLASH 中，在系统复位后会被重新装载到相应寄存器，用户可以任意的进行擦除和编程。用户选择字信息块总共有 8 个字节（4 个字节为写保护，1 个字节为读保护，1 个字节为配置选项，2 个字节存储用户数据），每个位都有其反码位用于装载过程中的校验。下面描述了选择字信息结构和意义。

表 27-3 32 位选择字格式划分

[31:24]	[23:16]	[15:8]	[7:0]
选择字字节 1 反码	选择字字节 1	选择字字节 0 反码	选择字字节 0

表 27-4 用户选择字信息结构

地址 位	[31:24]	[23:16]	[15:8]	[7:0]
0x1FFFF800	nUSER	USER	nRDPR	RDPR
0x1FFFF804	nData1	Data1	nData0	Data0
0x1FFFF808	nWRPR1	WRPR1	nWRPR0	WRPR0
0x1FFFF80C	nWRPR3	WRPR3	nWRPR2	WRPR2

名称/字节			描述	复位值
RDPR			读保护控制位，配置是否可以读出闪存中的代码。 0xA5：若此字节为 0xA5（nRDP 必须为 0x5A），表示当前代码处于非读保护状态，可以读出； 其他值：表示代码读保护状态，不可读，0-31 页（4K）将自动写保护，不受 WRPR0 控制。	0xA5
USER	[7:6]	Reserved	保留。	X
	5	CFGCANM	配置 CAN 离线恢复时间： 1：从离线恢复到正常更快一些； 0：从离线恢复到正常符合 CAN 协议。	1
	[4:3]	Reserved	保留。	11b
	2	STANDYRST	待机模式下系统复位控制： 1：不启用，进入待机模式系统不复位； 0：启用，进入待机模式产生系统复位。	1

	1	STOPRST	停止模式下系统复位控制： 1：不启用，进入停止模式不复位系统； 0：启用，进入停止模式产生系统复位。	1
	0	IWDGSW	独立看门狗（IWDG）硬件使能位： 1：IWDG 功能由软件开启，禁止硬件开启； 0：IWDG 功能由硬件开启（随 LSI 时钟决定）。	1
Data0 - Data1			存储用户数据 2 字节。	X
WRPRO - WRPR3			写保护控制位。每个比特位用于控制主存储器中 4 个扇区（2K 字节/扇区）的写保护状态： 1：关闭写保护； 0：启用写保护。 4 个字节用于保护总共 256K 字节的主存储器。 WRP0：第 0-31 扇区存储写保护控制； WRP1：第 32-63 扇区存储写保护控制； WRP2：第 64-95 扇区存储写保护控制； WRP3：第 96-127 扇区存储写保护控制。	FFFFFFFFh

27.5.1 用户选择字解锁

通过写入序列到 FLASH_OBKEYR 寄存器可解锁用户选择字操作。解锁后，FLASH_CTLR 寄存器的 OBWRE 位将置 1，表示可以进行用户选择字的擦除和编程。通过将 FLASH_CTLR 寄存器的“OBWRE”位，软件清 0 来再次锁定。

解锁序列：

- 1) 向 FLASH_OBKEYR 寄存器写入 KEY1 = 0x45670123；
- 2) 向 FLASH_OBKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

注：用户选择字操作需要解除“LOCK”和“OBWRE”两层锁定。

27.5.2 用户选择字编程

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为‘1’，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位，如果为‘1’，需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 FTPG 位为‘1’，使能快速页编程模式。
- 5) 设置 FLASH_CTLR 寄存器的 BUFRST 位，执行清除内部 256 字节缓存区操作。
- 6) 等待 BYS 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示清除结束，将 EOP 位清 0。
- 7) 使用 32 位方式向 FLASH 地址写入数据，例如：*(uint32_t*) 0x1FFFF804= 0x5AA55AA5。
- 8) 然后设置 FLASH_CTLR 寄存器的 BUFLOAD 位，执行加载到缓存区。
- 9) 等待 FLASH_STATR 寄存器的 WR_BSY 为‘0’，写入下个数据。
- 10) 重复步骤 7-9 共 4 次，将 16 字节数据都加载到缓存区（主要 4 轮操作地址要连续），当前页剩余字节使用缓存区复位默认值。
- 11) 向 FLASH_ADDR 寄存器写入快速编程页的首地址。
- 12) 设置 FLASH_CTLR 寄存器的 STRT 位为‘1’，启动快速页编程。
- 13) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示一次快速页编程完成，将 EOP 位清 0。
- 14) 查询 FLASH_STATR 寄存器看是否有错误，或者读编程地址数据校验。
- 15) 结束编程将 FTPG 位清 0。

注：当修改选择字中的“读保护”变成“非保护”状态时，会自动执行一次整片擦除主存储区操作。如果修改“读保护”之外的选型，则不会出现整片擦除的操作。

27.5.3 用户选择字擦除

直接擦除整个 256 字节用户选择字区域。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有正在进行的编程操作。
- 3) 检查 FLASH_CTLR 寄存器 OBWRE 位，如果为 0，需要执行“用户选择字解锁”操作。
- 4) 设置 FLASH_CTLR 寄存器的 OBER 位为 ‘1’，之后设置 FLASH_CTLR 寄存器的 STAT 位为 ‘1’，开启用户选择字擦除。
- 5) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0
- 6) 读擦除地址数据校验。
- 7) 结束将 OBER 位清 0。

注：擦除成功后，字读-0xFF。

27.5.4 解除读保护

闪存是否读保护，由用户选择字决定。读取 FLASH_OBR 寄存器，当 RDPRT 位为 ‘1’ 表示当前闪存处于读保护状态，闪存操作上受到读保护状态的一系列安全防护。解除读保护过程如下：

- 1) 擦除整个用户选择字区域，此时读保护字段 RDPR，此时读保护仍然有效。
- 2) 用户选择字编程，写入正确的 RDPR 代码 0xA5 以解除闪存的读保护。（此步骤首先将导致系统自动对闪存执行整片擦除操作）。
- 3) 进行上电复位以重新加载选择字节（包括新的 RDPR 码），此时读保护被解除。

27.5.5 解除写保护

闪存是否写保护，由用户选择字决定。读取 FLASH_WPR 寄存器，每个比特位代表 8K 字节闪存空间，当比特位为 ‘1’ 表示非写保护状态，为 ‘0’ 表示写保护。解除写保护过程如下：

- 1) 擦除整个用户选择字区域；
- 2) 写入正确的 RDPR 码 0xA5，允许读访问；
- 3) 进行系统复位，重新加载选择字节（包括新的 WRPR[3:0] 字节），写保护被解除。

第 28 章 调试支持 (DBG)

28.1 主要特征

此寄存器允许在调试状态下配置 MCU。包括：

- 支持独立看门狗 (IWDG) 的计数器
- 支持窗口看门狗 (WWDG) 的计数器
- 支持定时器的计数器
- 支持 I2CSMBus 的超时控制
- 支持 bxCAN 通信

28.2 寄存器描述

28.2.1 调试 MCU 配置寄存器 (DBGMCU_CR)

地址：0x7C0 (CSR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											CAN1_STOP	Reserved			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIM4_STOP	TIM3_STOP	TIM2_STOP	TIM1_STOP	I2C2_SMBUS_TIME_OUT	I2C1_SMBUS_TIME_OUT	WWDG_STOP	IWDG_STOP	Reserved					STANDBY	STOP	SLEEP

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0
20	CAN1_STOP	RW	CAN 调试停止位。当内核进入调试状态时 CAN1 停止运行。 1: CAN 的接收寄存器不继续接收数据; 0: CAN 仍然正常运行。	0
[19:16]	Reserved	RO	保留。	0
15	TIM4_STOP	RW	定时器 4 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 4 的计数器停止工作; 0: 定时器 4 的计数器仍然正常工作。	0
14	TIM3_STOP	RW	定时器 3 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 3 的计数器停止工作; 0: 定时器 3 的计数器仍然正常工作。	0
13	TIM2_STOP	RW	定时器 2 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 2 的计数器停止工作; 0: 定时器 2 的计数器仍然正常工作。	0
12	TIM1_STOP	RW	定时器 1 调试停止位。当内核进入调试状态时计数器停止工作。	0

			1: 定时器 1 的计数器停止工作; 0: 定时器 1 的计数器仍然正常工作。	
11	I2C2_SMBUS_TIMEOUT	RW	SMBUS 超时模式调试停止位。当内核进入调试状态时停止 SMBUS 超时模式。 1: 冻结 SMBUS 的超时控制; 0: 与正常模式操作相同。	0
10	I2C1_SMBUS_TIMEOUT	RW	SMBUS 超时模式调试停止位。当内核进入调试状态时停止 SMBUS 超时模式。 1: 冻结 SMBUS 的超时控制; 0: 与正常模式操作相同。	0
9	WWDG_STOP	RW	窗口看门狗调试停止位。当内核进入调试状态时调试窗口看门狗停止工作。 1: 窗口看门狗计数器停止工作; 0: 窗口看门狗计数器仍然正常工作。	0
8	IWDG_STOP	RW	独立看门狗调试停止位。当内核进入调试状态时看门狗停止工作。 1: 看门狗计数器停止工作; 0: 看门狗计数器仍然正常工作。	0
[7:3]	Reserved	RW	保留。	0
2	STANDBY	RW	调试待机模式位。 1: (FCLK 开, HCLK 开) 数字电路部分不下电, FCLK 和 HCLK 时钟由内部 RL 振荡器提供时钟。另外, 微控制器通过产生系统复位来退出 STANDBY 模式和复位是一样的; 0: (FCLK 关, HCLK 关) 整个数字电路部分都断电。从软件的观点看, 退出 STANDBY 模式与复位是一样的 (除了一些状态位指示了微控制器刚从 STANDBY 状态退出)。	0
1	STOP	RW	调试停止模式位。 1: (FCLK 开, HCLK 开) 在停止模式时, FCLK 和 HCLK 时钟由内部 RC 振荡器提供。当退出停止模式时, 软件必需重新配置时钟系统启动 PLL, 晶振等 (与配置此比特位为 0 时的操作一样); 0: (FCLK 关, HCLK 关) 在停止模式时, 时钟控制器禁止一切时钟 (包括 HCLK 和 FCLK)。当从 STOP 模式退出时, 时钟的配置和复位之后的配置一样 (微控制器由 8MHz 的内部 RC 振荡器 (HSI) 提供时钟)。因此, 软件必需重新配置时钟控制系统启动 PLL, 晶振等。	0
0	SLEEP	RW	调试睡眠模式位。 1: (FCLK 开, HCLK 开) 在睡眠模式时, FCLK 和 HCLK 时钟都由原先配置好的系统时钟提供; 0: (FCLK 开, HCLK 关) 在睡眠模式时, FCLK 由原先已配置好的系统时钟提供, HCLK 则关闭。由于睡眠模式不会复位已配置好的时钟系统, 因此从睡眠模式退出时, 软件不需要重新配置时钟系统。	0

第 29 章 电子签名（ESIG）

电子签名包含了芯片识别信息：闪存区容量和唯一身份标识。它由厂家在出厂时烧录到存储器模块的系统存储区域，可以通过 SWD（SDI）或者应用代码读取。

29.1 功能描述

闪存区容量：指示当前芯片用户应用程序可以使用大小。

唯一身份标识：96 位二进制码，对任意一个微控制器都是唯一的，用户只能读访问不能修改。此唯一标识信息可以用作微控制器（产品）的安全密码、加解密钥、产品序列号等，用来提高系统安全机制或表明身份信息。

以上内容用户都可以按 8/16/32 位进行读访问。

29.2 寄存器描述

表 29-1 ESIG 相关寄存器列表

名称	访问地址	描述	复位值
R16_ESIG_FLACAP	0x1FFFF7E0	闪存容量寄存器	0xFFFF
R32_ESIG_UNIID1	0x1FFFF7E8	UID 寄存器 1	0xFFFFFFFF
R32_ESIG_UNIID2	0x1FFFF7EC	UID 寄存器 2	0xFFFFFFFF
R32_ESIG_UNIID3	0x1FFFF7F0	UID 寄存器 3	0xFFFFFFFF

29.2.1 闪存容量寄存器（ESIG_FLACAP）

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F_SIZE[15:0]															

位	名称	访问	描述	复位值
[15:0]	F_SIZE[15:0]	R0	以 Kbyte 为单位的闪存容量。 例：0x0080 = 128 K 字节	X


29.2.2 UID 寄存器（ESIG_UNIID1）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID[15:0]															

位	名称	访问	描述	复位值
[31:0]	U_ID[31:0]	R0	UID 的 0-31 位。	X



29.2.3 UID 寄存器（ESIG_UNIID2）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID[63:48]															



位	名称	访问	描述	复位值
[31:0]	U_ID[63:32]	R0	UID 的 32-63 位。	X

29.2.4 UID 寄存器 (ESIG_UNIID3)



位	名称	访问	描述	复位值
[31:0]	U_ID[95:64]	R0	UID 的 64-95 位。	X

第 30 章 扩展配置（EXTEN）

30.1 扩展配置

系统提供了 2 个 EXTEN 扩展配置单元（EXTEN_CTLR 寄存器）。该单元使用 HB 时钟，只在系统复位执行复位动作。

EXTEN_CTLR0 寄存器包括以下几个扩展控制位功能：

- 1) 调节内核电压：LDOTRIM 和 ULLDOTRIM 字段选择默认值，在调节性能和功耗时可以修改其值。
- 2) PLL 时钟选择：HSIPRE 字段配合原有的时钟配置寄存器，提供了 HSI 时钟进行分频或不分频作为 PLL 的输入时钟的选择。
- 3) Lock-up 功能监控：LKUPEN 字段启用，将打开系统的 Lock-up 情况监控，一旦发生 Lock-up 情况，系统将进行复位，并将 LKUPRST 字段置 1，读取后可以写 1 清除此标志。

EXTEN_CTLR1 寄存器包含 DMA 的 8 个通道的映射选择功能。

30.2 寄存器描述

表 30-1 EXTEN 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTEN_CTLR0	0x40023800	配置扩展控制寄存器 0	0x00002440
R16_EXTEN_CTLR1	0x40023804	配置扩展控制寄存器 1	0x0000

30.2.1 配置扩展控制寄存器 0（EXTEN_CTLR0）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		LDOTRIM [1:0]		Reserved	ULLDOTRIM[2:0]			LKUP RST	LKUP EN	Reserved	HSI PRE	Reserved			

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:12]	LDOTRIM[1:0]	RW	调整数字内核电压值，LD0 电压值。	10b
11	Reserved	RO	保留。	0
[10:8]	ULLDOTRIM[2:0]	RW	调整低功耗模式下，ULLD0 电压值。	100b
7	LKUPRST	RW1	LOCKUP 复位标志： 1：发生 LOCKUP 导致系统复位，写 1 清除； 0：正常。	0
6	LKUPEN	RW	LOCKUP 监测功能： 1：启用，系统发生 lock-up 时执行复位并将 LKUPRST 置位； 0：不启用。	1
5	Reserved	RO	保留。	0
4	HSIPRE	RW	HSI 时钟是否分频：（只能在 PLL 关闭下写入）	0

			1: HSI 时钟作为 PLL 输入时钟; 0: HSI 时钟经 2 分频作为 PLL 输入时钟。	
[3:0]	Reserved	RO	保留。	0

30.2.2 配置扩展控制寄存器 1 (EXTEN_CTLR1)

偏移地址: 0x04

位	名称	访问	描述	复位值
[16:12]	Reserved	RO	保留。	0
11	DMA_TIM4_UP_RM	RW	TIM4_UP 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 8 上; 0: 映射在 DMA1 通道 7 上。	0
10	DMA_TIM4_CH3_RM	RW	TIM4_CH3 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 5 上; 0: 映射在 DMA1 通道 5 上。	0
9	DMA_TIM4_CH1_RM	RW	TIM4_CH1 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 4 上; 0: 映射在 DMA1 通道 1 上。	0
8	DMA_TIM3_CH4_RM	RW	TIM3_CH4 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 2 上; 0: 映射在 DMA1 通道 3 上。	0
7	DMA_TIM3_CH3_RM	RW	TIM3_CH3 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 1 上; 0: 映射在 DMA1 通道 2 上。	0
6	DMA_TIM3_CH1_RM	RW	TIM3_CH1 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 3 上; 0: 映射在 DMA1 通道 6 上。	0
5	DMA_TIM2_UP_RM	RW	TIM2_UP 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 7 上; 0: 映射在 DMA1 通道 2 上。	0
4	DMA_TIM2_CH4_RM	RW	TIM2_CH4 在 DMA 通道上的映射: 1: 映射在 DMA1 通道 8 上; 0: 映射在 DMA1 通道 7 上。	0
3	DMA_TIM1_UP_RM	RW	TIM1_UP 在 DMA 通道上的映射: 1: 映射在 DMA2 通道 6 上; 0: 映射在 DMA1 通道 5 上。	0
2	DMA_SPI2_RM	RW	SPI2_RX 和 SPI2_TX 在 DMA 通道上的映射: 1: SPI2_RX 映射在 DMA2 通道 4 上/SPI2_TX 映射在 DMA2 通道 5 上; 0: SPI2_RX 映射在 DMA1 通道 4 上/SPI2_TX 映射在 DMA1 通道 5 上。	0
1	DMA_SPI1_RM	RW	SPI1_RX 和 SPI1_TX 在 DMA 通道上的映射: 1: SPI1_RX 映射在 DMA2 通道 6 上/SPI1_TX 映射在 DMA2 通道 7 上; 0: SPI1_RX 映射在 DMA1 通道 2 上/SPI1_TX 映射在 DMA1 通道 3 上。	0

0	DMA_ADC_RM	RW	ADC 在 DMA 通道上的映射： 1：映射在 DMA2 通道 8 上； 0：映射在 DMA1 通道 1 上。	0
---	------------	----	---	---