

说明

CH32X315 是基于青稞 RISC-V 内核设计的多通道 ADC 微控制器，内核支持 480MHz 零等待运行，支持单精度浮点指令。CH32X315 内置了 4 组高速 12 位 ADC 转换单元，提供 48 个直接输入通道，支持扫描模式，可搭配模拟开关芯片扩展出 8 倍数量通道且自动切换；内置 USB 3.0 超高速控制器和 PHY、USB 2.0 高速控制器和 PHY 以及 Type-C/PD 控制器和 PHY，支持 USB 3.2 Gen1、USBSS Device 设备功能、USBHS Host 主机和 USBHS Device 设备功能、Type-C 和 PDUSB 快充功能；提供了 DMA 控制器、ARGB 单线 RGB 驱动、多组定时器、4 组 USART 串口、2 组 I2C 接口、3 组 SPI 等丰富外设资源。

CH32X305 在 CH32X315 的基础上减少了 USB 3.0 (USBSS) 模块。

本手册针对用户的应用开发，提供了 CH32X315、X305 芯片的详细使用信息。

有关 CH32X315、X305 系列芯片的器件特性请参考 CH32X315DS0 手册。

RISC-V 内核版本概览

特点 内核 版本	指令集	硬件 堆栈 级数	中断 嵌套 级数	快速 中断 通道数	流水线	向量表模式	扩展 指令	接口 调试
青稞 V3F	IMAFBC-X	2	2	4	3	地址或指令	支持	单/双线

有关 RISC-V 内核的相关信息，可参考 QingKeV3 微处理手册：《QingKeV3_Processor_Manual》

寄存器中位属性缩写描述：

寄存器位属性	属性描述
RF	只读属性，读出固定值。
RO	只读属性，由硬件改变。
RZ	只读属性，读操作后自动位清 0。
WO	只写属性（不可读，读值不确定）。
WA	只写属性，安全模式下可写入。
WZ	只写属性，写操作后自动位清 0。
RW	可读，可写。
RWA	可读，安全模式下可写入。
RW1	可读，写 1 有效，写 0 无效。
RW0	可读，写 0 有效，写 1 无效。
RW1T	可读，写 0 无效，写 1 翻转。
RW1Z	可读，写 1 清除此位，写 0 无效。
SC	自动清除。

第 1 章 存储器和总线架构

1.1 总线架构

该系列芯片是基于青稞 RISC-V3F 内核设计的工业级通用微控制器,其架构中的内核、仲裁单元、DMA 模块、SRAM 存储等部分通过多组总线实现交互。其系统框图见图 1-1-1 和图 1-1-2。

图 1-1-1 CH32X315 系统框图





图 1-1-2 CH32X305 系统框图



系统中设有：通用 DMA 控制器用以减轻 CPU 负担、提高效率；时钟树分级管理用以降低了外设总的运行功耗，同时还兼有数据保护机制，时钟安全系统保护机制等措施来增加系统稳定性。


- 指令总线（I-Code）将内核和 FLASH 指令接口相连，预取指在此总线上完成。
- 数据总线（D-Code）将内核和 FLASH 数据接口相连，用于常量加载和调试。
- 系统总线将内核和总线矩阵相连，用于协调内核、DMA、SRAM 和外设的访问。
- DMA 总线负责 DMA 的 HB 主控接口与总线矩阵相连，该总线访问对象是 FLASH 数据、SRAM 和外设。
- 总线矩阵负责的是系统总线、数据总线、DMA 总线、SRAM 和 HB 桥之间的访问协调。

1.2 存储器映像

该芯片包含了程序存储器、数据存储器、内核寄存器和外设寄存器等等，它们都在一个 4GB 的线性空间寻址。

系统存储以小端格式存放数据，即低字节存放在低地址，高字节存放在高地址。

图 1-2 存储映像



1.2.1 存储器分配

内置 64K 字节 SRAM 区，用于存放数据，掉电后数据丢失。

内置 480K 字节程序闪存存储区（Code FLASH），即用户区，用于用户的应用程序和常量数据存

储。其中包括 192K 字节的零等待程序运行区域和 288K 字节非零等待区域。

内置 28K 字节系统存储区（System FLASH），即 B00T 区，用于系统引导程序存储（厂家固化自举加载程序）。

256 字节用于系统非易失配置信息存储区，用于厂商配置字存储，出厂前固化，用户不可修改。

128 字节用于用户自定义信息存储区，用于用户选择字存储。

芯片的 B00T 功能使用和注意事项请参考《CH32X315 评估板说明书》。

第2章 电源控制（PWR）

2.1 概述

系统工作电压 V_{DD} 范围为 2.8~3.6V，为 I/O 引脚、系统电压调节器 LDO 及内置的 USB 2.0 PHY 供电。正常工作时， V_{DD} 通过向内置的系统电压调节器 LDO 供电，在 V_{DDK} 引脚上输出稳压电源。

V_{DDK} 为内核电路以及内置的 USB 3.0 PHY 供电。

V_{DDA} 为高频 RC 振荡器、ADC 及 PLL 的模拟部分供电。 V_{DDA} 电压必须和 V_{DD} 电压相同。


V_{REF+} 和 V_{REF-} 分别作为 ADC 的正、负参考电压，且 V_{REF+} 不得高于 V_{DDA} 电压。

2.2 电源管理

2.2.1 上电复位和掉电复位

系统内部集成了上电复位 POR 和掉电复位 PDR 电路，当芯片供电电压 V_{DD} 低于对应门限电压时，系统被相关电路复位，无需外置额外的复位电路。上电门限电压 V_{POR} 和掉电门限电压 V_{PDR} 的参数请参考对应的数据手册。

图 2-1 POR 和 PDR 的工作示意图




2.2.2 可编程电压监测器

可编程电压监测器 PVD，主要被用于监控系统主电源的变化，与电源控制寄存器 PWR_CTLR 的 PLS[1:0] 所设置的门槛电压相比较，可产生状态标志，以便及时通知系统进行数据保存等掉电前操作。

具体配置如下：

- 1) 设置 PWR_CTLR 寄存器的 PLS[1:0] 域，选择要监控电压阈值。
- 2) 设置 PWR_CTLR 寄存器的 PVDE 位来开启 PVD 功能。
- 3) 读取 PWR_CSR 状态寄存器的 PVD0 位可获取当前系统主电源与 PLS[1:0] 设置阈值关系，执行相应软处理。当 V_{DD} 电压高于 PLS[1:0] 设置阈值，PVD0 位置 0；当 V_{DD} 电压低于 PLS[1:0] 设置阈值，PVD0 位置 1。

图 2-2 PVD 的工作示意图



2.3 低功耗模式

在系统复位后，微控制器处于正常工作状态（运行模式），此时可以通过降低系统主频或者关闭不用外设时钟或者降低工作外设时钟来节省系统功耗。如果系统不需要工作，可设置系统进入低功耗模式，并通过特定事件让系统跳出此状态。

微控制器目前提供了 2 种低功耗模式，从处理器、外设、电压调节器的工作差异上分为：

- 睡眠模式：内核停止运行，所有外设（包含内核私有外设）仍在运行。
- 停止模式：停止所有时钟，唤醒后系统继续运行。

表 2-1 低功耗模式一览

模式	进入	唤醒源	对时钟的影响	电压调节器
睡眠	WFI	任意中断唤醒	内核时钟关闭，其他时钟无影响	正常
	WFE	唤醒事件唤醒		
停止	SLEEPDEEP 置 1 WFI 或 WFE	任意外部中断/事件（EXTI 信号）、NRST 上的外部复位信号、IWDG 复位，其中 EXTI 信号包括 64 个外部 I/O 口之一、PVD 的输出、RTC 闹钟、USBPD 的唤醒信号、USART 的唤醒信号或 USB 的唤醒信号。	关闭 HSE、HSI、PLL 和外设时钟。	正常：LPDS=0 或低功耗：LPDS=1

2.3.1 低功耗配置选项

- WFI 和 WFE 方式

WFI：微控制器被具有中断控制器响应的中断源唤醒，系统唤醒后，将最先执行中断服务函数（微控制器复位除外）。

WFE：唤醒事件触发微控制器将退出低功耗模式。唤醒事件包括：

- 1) 配置一个外部或内部的 EXTI 线为事件模式，此时无需配置中断控制器；
- 2) 中断响应和中断退出标记作为事件，保持在中断控制器中；
- 3) 或者配置 SEVONPEND 位，开启外设中断使能，但不开启中断控制器中的中断使能，系统唤醒后需要清除中断挂起位。
- 4) 调试器的调试请求。

- SLEEPONEXIT

启用：执行 WFI 或 WFE 指令后，微控制器确保所有待处理的中断服务退出后进入低功耗模式。

不启用：执行 WFI 或 WFE 指令后，微控制器立即进入低功耗模式。

- SEVONPEND

启用：所有中断或者唤醒事件都可以唤醒通过执行 WFE 进入的低功耗。

不启用：只有在中断控制器中使能的中断或者唤醒事件可以唤醒通过执行 WFE 进入的低功耗。

2.3.2 睡眠模式 (SLEEP)

此模式下，所有的 I/O 引脚都保持他们运行模式下的状态，所有的外设时钟都正常，所以进入睡眠模式前，尽量关闭无用的外设时钟，以减低功耗。该模式唤醒所需时间最短。

进入：配置内核寄存器控制位 SLEEPDEEP=0，LPDS 决定内部调压器状态，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意中断或者唤醒事件。

2.3.3 停止模式 (STOP)

停止模式是在内核的深睡眠模式 (SLEEPDEEP) 基础上结合了外设的时钟控制机制。此模式下，高频时钟 (HSE/HSI/PLL) 域被关闭，SRAM 和寄存器内容保持，I/O 引脚状态保持。该模式唤醒后系统可以继续运行，HSI 为默认系统时钟。

如果正在进行闪存编程，直到对内存访问完成，系统才进入停止模式；如果正在进行对 HB 的访问，直到对 HB 访问完成，系统才进入停止模式。

可通过配置位 LPDS = 1 使调压器 LDO 由正常模式进入低功耗模式，从而达到更低功耗的状态。

停止模式下可工作模块：独立看门狗 (IWDG)、实时时钟 (RTC)、低频时钟 (LSI)。

进入：配置内核寄存器控制位 SLEEPDEEP=1，可选 LPDS 位，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意外部中断/事件 (EXTI 信号)、NRST 上的外部复位信号、IWDG 复位，其中 EXTI 信号包括 64 个外部 I/O 口之一、PVD 的输出、RTC 闹钟、USBPD 的唤醒信号、USART 的唤醒信号或 USB 的唤醒信号。

在停止模式下，可选 LPDS 位，LPDS=0，电压调节器工作在正常模式；LPDS=1，电压调节器工作在低功耗模式。

2.4 寄存器描述

表 2-2 PWR 相关寄存器列表

名称	访问地址	描述	复位值
R32_PWR_CTLR	0x40007000	电源控制寄存器	0x00002D00
R32_PWR_CSR	0x40007004	电源控制/状态寄存器	0x00000000

2.4.1 电源控制寄存器 (PWR_CTLR)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		LDO_VDD12A[2:0]			LDO_VDDK[2:0]			PLAN	PLS[1:0]		PVDE	Reserved			LPDS

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
[13:11]	LDO_VDD12A[2:0]	RW	调整内部模拟电源的电压值。 注：需与 LDO_VDDK 保持一致。	101b
[10:8]	LDO_VDDK[2:0]	RW	调整数字内核电压值，VDDK 电压值。	101b

7	PLAN	RW	电源调节位预置功能使能位： 1：使能电源预置功能，LDO_VDD12A/LDO_VDDK 配置值仅在停止模式期间生效； 0：关闭电源预置功能，LDO_VDD12A/LDO_VDDK 配置值即时生效。	0
[6:5]	PLS[1:0]	RW	PVD 电压监测阈值设置。详细说明见数据手册中电气特性部分。 00：上升沿 2.79V/下降沿 2.77V； 01：上升沿 2.91V/下降沿 2.88V； 10：上升沿 3.01V/下降沿 2.99V； 11：上升沿 3.09V/下降沿 3.07V。	0
4	PVDE	RW	电源电压监测功能使能位： 1：开启电源电压监测功能； 0：禁止电源电压监测功能。	0
[3:1]	Reserved	RO	保留。	0
0	LPDS	RW	停止模式下，电压调节器工作模式选择位。 1：电压调节器工作在低功耗模式； 0：电压调节器工作在正常模式。	0

2.4.2 电源控制/状态寄存器 (PWR_CSR)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														PVD0	

位	名称	访问	描述	复位值
[31:1]	Reserved	RO	保留。	0
0	PVD0	RO	PVD 输出状态标志位。当 PWR_CTLR 寄存器的 PVDE=1 时，该位有效。 1：V _{DD} 低于 PLS[1:0] 设定的 PVD 下降沿阈值； 0：V _{DD} 高于 PLS[1:0] 设定的 PVD 上升沿阈值。	0

第 3 章 复位和时钟控制（RCC）

控制器根据电源区域的划分以及应用中的外设功耗管理考虑，提供了不同的复位形式以及可配置的时钟树结构。此章节描述了系统中各个时钟的作用域。

3.1 主要特性

- 多种复位形式
- 多路时钟源，总线时钟管理
- 内置外部晶体振荡监测和时钟安全系统
- 各外设时钟独立管理：复位、开启、关闭
- 支持内部时钟输出

3.2 复位

控制器提供了 2 种复位形式：电源复位、系统复位。

3.2.1 电源复位

电源复位发生时，将复位所有寄存器。

其产生条件包括：

- 上电/掉电复位（POR/PDR 复位）

3.2.2 系统复位

系统复位发生时，将复位除了控制/状态寄存器 RCC_RSTSCKR 中的复位标志和所有寄存器。通过查看 RCC_RSTSCKR 寄存器中的复位状态标志位识别复位事件来源。

其产生条件包括：

- RST 引脚上的低电平信号（外部复位）
- 窗口看门狗计数终止（WWDG 复位）
- 独立看门狗计数终止（IWDG 复位）
- 软件复位（SW 复位）
- USBPD 复位
- ADC 复位


窗口/独立看门狗复位：由窗口/独立看门狗外设定定时器计数周期溢出触发产生，详细描述看其相应章节。

软件复位：通过可编程中断控制器 PFIC 中的中断配置寄存器 PFIC_CFGR 的 SYSRST 位置 1 复位系统或配置寄存器 PFIC_SCTLR 的 SYSRST 位置 1 复位系统，具体参考对应章节。

USBPD 复位：当 PD_RST_EN 为 1 时，芯片支持 USB PD 信号帧 Hard Reset 产生的复位；如果 IE_RX_RESET 也为 1，则还支持信号帧 Cable Reset 产生的复位。USB PD 没有复位标志，但产生的复位效果同软件复位。

ADC 复位：在 ADC 看门狗复位使能开启的情况下，当 ADC 数据大于看门狗高阈值或者小于看门狗低阈值时会产生 ADC 复位。


图 3-1 系统复位结构



3.3 时钟

3.3.1 系统时钟结构

图 3-2 时钟树框图



注：上图中标蓝的部分仅适用于批号第五位大于 0 的芯片。

3.3.2 高速时钟（HSI/HSE）

HSI 是系统内部 20MHz 的 RC 振荡器产生的高速时钟信号。HSI RC 振荡器能够在不需要任何外部器件的条件下提供系统时钟。它的启动时间很短但时钟频率精度较差。HSI 通过设置 RCC_CTLR 寄存器中的 HSION 位被启动和关闭，HSIRDY 位指示 HSI RC 振荡器是否稳定。系统默认 HSION 和 HSIRDY


置 1（建议不要关闭）。如果设置了 RCC_INTR 寄存器的 HSIRDYIE 位，将产生相应中断。

注：如果 HSE 晶体振荡器失效，HSI 时钟会被作为备用时钟源（时钟安全系统）。

HSE 是外部的高速时钟信号，包括外部晶体/陶瓷谐振器产生或者外部高速时钟送入。

- 外部晶体/陶瓷谐振器（HSE 晶体）：外接外部振荡器为系统提供更为精确的时钟源。进一步信息可参考数据手册的电气特性部分。HSE 晶体可以通过设置 RCC_CTLR 寄存器中的 HSEON 位被启动和关闭，HSERDY 位指示 HSE 晶体振荡是否稳定，硬件在 HSERDY 位置 1 后才将时钟送入系统。如果设置了 RCC_INTR 寄存器的 HSERDYIE 位，将产生相应中断。


图 3-3 高速外部晶体电路



注：负载电容需要尽可能地靠近振荡器引脚，并根据晶体厂家参数选择容值。

- 外部高速时钟源（HSE 旁路）：此模式从外部直接送入时钟源到 X1 引脚，X0 引脚悬空。最高支持 25MHz 频率。应用程序需在 HSEON 位为 0 情况下，置位 HSEBYP 位，打开 HSE 旁路功能，然后再置位 HSEON 位。

图 3-4 高速时钟源电路



3.3.3 低速时钟（LSI）

LSI 是系统内部的 RC 振荡器产生的低速时钟信号。它可以在停止模式下保持运行，为 RTC 时钟、独立看门狗和唤醒单元提供时钟基准。进一步信息可参考数据手册的电气特性部分。LSI 可以通过设置 RCC_RSTSCKR 寄存器中的 LSION 位被启动和关闭，然后通过查询 LSIRDY 位检测 LSI RC 振荡是否稳定，硬件在 LSIRDY 位置 1 后才将时钟送入。如果设置了 RCC_INTR 寄存器的 LSIRDYIE 位，将产生相应中断。

3.3.4 PLL 时钟

通过配置 RCC_CFGR0 寄存器，内部 PLL 时钟可以选择 5 种时钟来源和倍频系数，这些设置必须在每个 PLL 被开启前完成，一旦 PLL 被启动，这些参数就不能被改动。

设置 RCC_CTLR 寄存器中的 USBHS_PLLON 位被启动和关闭，USBHS_PLLRDY 位指示 USBHS_PLL 时钟是否稳定，硬件在 USBHS_PLLRDY 位置 1 后才将时钟送入系统。设置 RCC_CFGR2 寄存器中的 USBSPLLRDYCFG 位配置时钟稳定时间。

设置 RCC_CTLR 寄存器中的 USBSS_PLLON 位被启动和关闭，USBSS_PLLRDY 位指示 USBSS_PLL 时钟是否稳定，硬件在 USBSS_PLLRDY 位置 1 后才将时钟送入系统。设置 RCC_CFGR2 寄存器中的 USBSPLLRDYCFG 位配置时钟稳定时间。

PLL 时钟来源:

- USBHS_PLL (480MHz) 时钟送入
- USBSS_PLL (125MHz) 时钟送入
- USBSS_PLL (357MHz) 时钟送入
- USBSS_PLL (625MHz) 时钟送入

3.3.5 总线/外设时钟

3.3.5.1 系统时钟 (SYSCLK)

通过配置 RCC_CFGFR0 寄存器 SW[1:0]位配置系统时钟来源, SWS[1:0]指示当前的系统时钟源。

- HSI 作为系统时钟
- HSE 作为系统时钟
- PLL 时钟作为系统时钟

控制器复位后, 默认 HSI 时钟被选为系统时钟源。时钟源之间的切换必须在目标时钟源准备就绪后才会发生。

3.3.5.2 HB 总线外设时钟 (HCLK)

通过配置 RCC_CFGFR0 寄存器的 HPRE[3:0], 可以配置 HB 总线的时钟。这些总线时钟决定了挂载在其下面的外设接口访问时钟基准。应用程序可以调整不同的数值, 来降低部分外设工作时的功耗。

通过 RCC_HBRSTR、RCC_HB1PRSTR、RCC_HB2PRSTR 寄存器中各个位可以复位不同的外设模块, 将其恢复到初始状态。

通过 RCC_HBPCENR、RCC_HB1PCENR、RCC_HB2PCENR 寄存器中各个位可以单独开启或关闭不同外设模块通讯时钟接口。使用某个外设时, 首先需要开启其时钟使能位, 才能访问其寄存器。

3.3.5.3 独立看门狗时钟

如果独立看门狗已经由硬件配置设置或软件启动, LSI 振荡器将被强制打开, 并且不能被关闭。在 LSI 振荡器稳定后, 时钟供应给 IWDG。

3.3.5.4 时钟输出 (MCO)

微控制器允许输出时钟信号到 MCO 引脚。在相应的 GPIO 端口寄存器配置复用推挽输出模式, 通过配置 RCC_CFGFR0 寄存器 MCO[3:0]位, 可以选择以下 4 个时钟信号作为 MCO 时钟输出:

- 系统时钟 (SYSCLK) 输出
- HSI 时钟输出
- HSE 时钟输出
- PLL 时钟 8 分频后输出

3.3.6 时钟安全系统

时钟安全系统是控制器的一种运行保护机制, 它可以在 HSE 时钟发送故障的情况下, 切换到 HSI 时钟下, 并产生中断通知, 允许应用程序软件完成营救操作。

通过设置 RCC_CTLR 寄存器的 CSSON 位置 1, 激活时钟安全系统。此时, 时钟监测器将在 HSE 振荡器启动 (HSERDY=1) 延迟后被使能, 并在 HSE 时钟关闭后关闭。一旦系统运行过程中 HSE 时钟发生故障, HSE 振荡器将被关闭, 时钟失效事件将被送到高级定时器 (TIM1) 的刹车输入端, 并产生时钟安全中断, CSSF 位置 1, 并且应用程序进入 NMI 不可屏蔽中断, 通过置位 CSSC 位, 可以清除 CSSF 位标志, 可撤销 NMI 中断挂起位。

如果当前 HSE 作为系统时钟, 或者当前 HSE 作为 PLL 输入时钟, PLL 作为系统时钟, 时钟安全系统将在 HSE 故障时自动将系统时钟切换到 HSI 振荡器, 并关闭 HSE 振荡器和 PLL。

3.3.7 RTC 校准

此功能必须配置 PC8 引脚作为普通 IO 口使用。

- 脉冲输出

配置 RTC_CTLRL 寄存器的 ASOE 位，开启 RTC 脉冲输出，设置 ASOS 位，选择秒脉冲输出还是闹钟脉冲输出。

- RTC 校准

配置 RTC_CTLRL 寄存器的 CCO 位后，内部的 RTC 时钟将经过 64 分频后输出到 PC8 引脚上。通过实际测试，软件配合修改 RTCCAL[6:0] 位来调整时钟对 RTC 进行校准。

3.4 寄存器描述

表 3-1 RCC 相关寄存器列表

名称	访问地址	描述	复位值
R32_RCC_CTLR	0x40021000	时钟控制寄存器	0x00000003
R32_RCC_CFGR0	0x40021004	时钟配置寄存器 0	0x00000000
R32_RCC_INTR	0x40021008	时钟中断寄存器	0x00000000
R32_RCC_HB2PRSTR	0x4002100C	HB2 外设复位寄存器	0x00000000
R32_RCC_HB1PRSTR	0x40021010	HB1 外设复位寄存器	0x00000000
R32_RCC_HBPCENR	0x40021014	HB 外设时钟使能寄存器	0x00000000
R32_RCC_HB2PCENR	0x40021018	HB2 外设时钟使能寄存器	0x00000000
R32_RCC_HB1PCENR	0x4002101C	HB1 外设时钟使能寄存器	0x00000000
R32_RCC_RSTSCKR	0x40021024	控制/状态寄存器	0x08000000
R32_RCC_HBRSTR	0x40021028	HB 外设复位寄存器	0x00000000
R32_RCC_CFGR2	0x4002102C	时钟配置寄存器 2	0x10000001

3.4.1 时钟控制寄存器 (RCC_CTLR)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
PLL_GATE	Reserved	PI_XI_STAT	PIPEON	USBSS_PLLRDY	USBSS_PLLO_N	USBHS_PLLRDY	USBHS_PLLO_N	Reserved					CSSON	HSE_BYP	HSE_RDY	HSEON
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							LPMON	Reserved					HSI_RDY		HSION	

位	名称	访问	描述	复位值
31	PLL_GATE	RW	PLL 时钟门控使能： 1：关闭； 0：开启。	0
30	Reserved	RO	保留。	0
29	PI_XI_STAT	RO	晶振指示位： 1：有晶振； 0：无晶振。	0
28	PIPEON	RW	PIPE 时钟门控使能：	0

			1: 开启; 0: 关闭。	
27	USBSS_PLLRDY	RO	USBSS_PLL 时钟就绪锁定标志位: 1: USBSS_PLL 时钟锁定; 0: USBSS_PLL 时钟未锁定。	0
26	USBSS_PLLON	RW	USBSS_PLL 时钟使能控制位: 1: 使能 USBSS_PLL 时钟; 0: 关闭 USBSS_PLL 时钟。 进入深睡眠后硬件自动清零;	0
25	USBHS_PLLRDY	RO	USBHS_PLL 时钟就绪锁定标志位: 1: USBHS_PLL 时钟锁定; 0: USBHS_PLL 时钟未锁定。	0
24	USBHS_PLLON	RW	USBHS_PLL 时钟使能控制位: 1: 使能 USBHS_PLL 时钟; 0: 关闭 USBHS_PLL 时钟。 进入深睡眠后硬件自动清零;	0
[23:20]	Reserved	RO	保留。	0
19	CSSON	RW	时钟安全系统使能控制位: 1: 使能时钟安全系统。当 HSE 准备好(HSERDY 置 1), 硬件开启对 HSE 的时钟监测功能, 发现 HSE 异常触 发 CSSF 标志及 NMI 中断; 当 HSE 没有准备好, 硬件 关闭对 HSE 的时钟监测功能。 0: 关闭时钟安全系统。	0
18	HSEBYP	RW	外部高速晶体旁路控制位: 1: 旁路外部高速晶体/陶瓷谐振器 (使用外部时钟 源); 0: 不旁路高速外部晶体/陶瓷谐振器。 注: 此位需在 HSEON 为 0 下写入。	0
17	HSERDY	RO	外部高速晶体振荡稳定就绪标志位 (由硬件置位): 1: 外部高速晶体振荡稳定; 0: 外部高速晶体振荡没有稳定。 注: 在 HSEON 位清 0 后, 该位需要 1 个 HSE 周期清 0。	0
16	HSEON	RW	外部高速晶体振荡使能控制位: 1: 使能 HSE 振荡器; 0: 关闭 HSE 振荡器。 注: 进入停止低功耗模式后, 此位由硬件清 0。	0
[15:9]	Reserved	RO	保留。	0
8	LPMON	RW	LPM 时钟开关: 1: 开启; 0: 关闭。	0
[7:2]	Reserved	RO	保留。	0
1	HSIRDY	RO	内部高速时钟 (20MHz) 稳定就绪标志位 (由硬件置 位): 1: 内部高速时钟 (20MHz) 稳定; 0: 内部高速时钟 (20MHz) 没有稳定。	1

			注：在 HSION 位清 0 后，该位需要 6 个 HSI 周期清 0。	
0	HSION	RW	内部高速时钟（20MHz）使能控制位： 1：使能 HSI 振荡器； 0：关闭 HSI 振荡器。 注：当从停止模式返回或用作系统时钟的外部振荡器 HSE 发生故障时，该位由硬件置 1 来启动内部 20MHz 的 RC 振荡器。	1

3.4.2 时钟配置寄存器 0 (RCC_CFGR0)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	PLLHS_SRC [1:0]	MCO[3:0]			UTMI0 N	PLLSRC [1:0]	PLLDIV[3:0]			Reserved					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCPRE[1:0]		PPRE2[2:0]		Reserved	FPRE	HPRE[3:0]			SWS[1:0]		SW[1:0]				

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:28]	PLLHS_SRC[1:0]	RW	PLL 时钟选择（配合 PLLSRC[1:0] 位联合使用）： 00：选择 USBSS PLL 125M 时钟作为 PLL 时钟； 01：选择 USBSS PLL 357M 时钟作为 PLL 时钟； 10：选择 USBSS PLL 625M 时钟作为 PLL 时钟； 11：选择 USBHS PLL 480M 时钟作为 PLL 时钟。 注：（1）PLLSRC[1:0]=01b 或者 PLLSRC[1:0]=11b 时此位有效。 （2）10b 仅适用于批号第五位大于 0 的芯片。	0
[27:24]	MCO[3:0]	RW	微控制器 MCO 引脚时钟输出控制： 00xx：没有时钟输出； 0100：系统时钟（SYSCLK）输出； 0101：内部 20MHz 的 RC 振荡器时钟（HSI）输出； 0110：外部振荡器时钟（HSE）输出； 0111：PLL 时钟 8 分频后输出； 其他：保留。	0
23	UTMI0N	RW	UTMI 时钟门控使能： 1：使能； 0：关闭。	0
[22:21]	PLLSRC[1:0]	RW	PLLCLK 时钟选择： 00：选择 USBHS PLL 480M 分频时钟作为 PLL 时钟； x1：通过 PLLHS_SRC[1:0] 位来选择时钟； 10：选择 USBSS PLL 625M 分频时钟作为 PLL 时钟。	0
[20:17]	PLLDIV[3:0]	RW	USBSS PLL 625M 时钟和 USBHS PLL 480M 时钟的分频系数（配合 PLLSRC[1:0] 位联合使用）： 0000：6 分频；	5

			0001: 2 分频; 0010: 3 分频; 0011: 4 分频; 0100: 5 分频; 0101: 6 分频; 0110: 7 分频; 0111: 8 分频; 1000: 9 分频; 1001: 10 分频; 1010: 11 分频; 1011: 12 分频; 1100: 13 分频; 1101: 14 分频; 1110: 15 分频; 1111: 16 分频。	
16	Reserved	RO	保留。	0
[15:14]	ADCPRE[1:0]	RW	ADC 时钟预分频控制低 2 位 (配合 PPRE2[2:0] 位联合使用): 00: 2 分频; 01: 4 分频; 10: 6 分频; 11: 8 分频。 注: ADC 时钟最高不要超过 80MHz。	0
[13:11]	PPRE2[2:0]	RW	ADC 时钟预分频控制高 3 位 (配合 ADCPRE[1:0] 位联合使用): 0xx: 不分频; 100: 2 分频; 101: 4 分频; 110: 8 分频; 111: 16 分频。	0
[10:9]	Reserved	RO	保留。	0
8	FPRE	RW	HCLK 输入时钟源预分频控制: 1: 2 分频; 0: 不分频。	0
[7:4]	HPRE[3:0]	RW	HB 时钟来源预分频控制: 0xxx: SYSCLK 不分频; 1000: SYSCLK 2 分频; 1001: SYSCLK 4 分频; 1010: SYSCLK 8 分频; 1011: SYSCLK 16 分频; 1100: SYSCLK 64 分频; 1101: SYSCLK 128 分频; 1110: SYSCLK 256 分频; 1111: SYSCLK 512 分频。	0
[3:2]	SWS[1:0]	RO	系统时钟 (SYSCLK) 状态 (硬件置位): 00: 系统时钟源是 HSI;	0

			01: 系统时钟源是 HSE; 10: 系统时钟源是 PLL; 11: 不可用。	
[1:0]	SW[1:0]	RW	选择系统时钟来源: 00: HSI 作为系统时钟; 01: HSE 作为系统时钟; 10: PLL 输出作为系统时钟; 11: 不可用。 注: 在使能了时钟安全系统下 (CSSON=1), 当从停止模式返回或用作系统时钟的外部振荡器 HSE 发生故障时, 由硬件强制选择 HSI 作为系统时钟。	0

3.4.3 时钟中断寄存器 (RCC_INTR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								CSSC	Reserved			HSERDYC	HSIRDYC	Reserved	LSIRDYC
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				HSE RDYIE	HSI RDYIE	Reserved	LSI RDYIE	CSSF	Reserved			HSE RDYF	HSI RDYF	Reserved	LSI RDYF

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	CSSC	WO	清除时钟安全系统中断标志位 (CSSF): 1: 清除 CSSF 中断标志; 0: 无动作。	0
[22:20]	Reserved	RO	保留。	0
19	HSERDYC	WO	清除 HSE 振荡器就绪中断标志位: 1: 清除 HSERDYF 中断标志; 0: 无动作。	0
18	HSIRDYC	WO	清除 HSI 振荡器就绪中断标志位: 1: 清除 HSIRDYF 中断标志; 0: 无动作。	0
17	Reserved	RO	保留。	0
16	LSIRDYC	WO	清除 LSI 振荡器就绪中断标志位: 1: 清除 LSIRDYF 中断标志; 0: 无动作。	0
[15:12]	Reserved	RO	保留。	0
11	HSERDYIE	RW	HSE 就绪中断使能位: 1: 使能 HSE 就绪中断; 0: 关闭 HSE 就绪中断。	0
10	HSIRDYIE	RW	HSI 就绪中断使能位: 1: 使能 HSI 就绪中断; 0: 关闭 HSI 就绪中断。	0

9	Reserved	R0	保留。	0
8	LSIRDYIE	RW	LSI 就绪中断使能位： 1：使能 LSI 就绪中断； 0：关闭 LSI 就绪中断。	0
7	CSSF	R0	时钟安全系统中断标志位： 1：HSE 时钟失效，产生了时钟安全中断 CSSI； 0：无时钟安全系统中断。 硬件置位，软件写 CSSC 位 1 清除。	0
[6:4]	Reserved	R0	保留。	0
3	HSERDYF	R0	HSE 时钟就绪中断标志： 1：HSE 时钟就绪产生中断； 0：无 HSE 时钟就绪中断。 硬件置位，软件写 HSERDYC 位 1 清除。	0
2	HSIRDYF	R0	HSI 时钟就绪中断标志： 1：HSI 时钟就绪产生中断； 0：无 HSI 时钟就绪中断。 硬件置位，软件写 HSIRDYC 位 1 清除。	0
1	Reserved	R0	保留。	0
0	LSIRDYF	R0	LSI 时钟就绪中断标志： 1：LSI 时钟就绪产生中断； 0：无 LSI 时钟就绪中断。 硬件置位，软件写 LSIRDYC 位 1 清除。	0

3.4.4 HB2 外设复位寄存器 (RCC_HB2PRSTR)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved															ADC4 RST	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
ADC3 RST	USART 1RST	Reser ved	SPI1R ST	TIM1 RST	ADC2 RST	ADC1 RST	Reserved				IOPD RST	IOPC RST	IOPB RST	IOPA RST	Reser ved	AFIO RST

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	ADC4RST	RW	ADC4 模块复位控制： 1：复位模块； 0：无作用。	0
15	ADC3RST	RW	ADC3 模块复位控制： 1：复位模块； 0：无作用。	0
14	USART1RST	RW	USART1 模块复位控制： 1：复位模块； 0：无作用。	0
13	Reserved	R0	保留。	0
12	SPI1RST	RW	SPI1 模块复位控制： 1：复位模块； 0：无作用。	0
11	TIM1RST	RW	TIM1 模块复位控制：	0

			1: 复位模块; 0: 无作用。	
10	ADC2RST	RW	ADC2 模块复位控制: 1: 复位模块; 0: 无作用。	0
9	ADC1RST	RW	ADC1 模块复位控制: 1: 复位模块; 0: 无作用。	0
[8:6]	Reserved	RO	保留。	0
5	IOPDRST	RW	IO 的 PD 端口模块复位控制: 1: 复位模块; 0: 无作用。	0
4	IOPCRST	RW	IO 的 PC 端口模块复位控制: 1: 复位模块; 0: 无作用。	0
3	IOPBRST	RW	IO 的 PB 端口模块复位控制: 1: 复位模块; 0: 无作用。	0
2	IOPARST	RW	IO 的 PA 端口模块复位控制: 1: 复位模块; 0: 无作用。	0
1	Reserved	RO	保留。	0
0	AFIORST	RW	IO 辅助功能模块复位控制: 1: 复位模块; 0: 无作用。	0

3.4.5 HB1 外设复位寄存器 (RCC_HB1PRSTR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			PWR RST	Reserved				I2C2 RST	I2C1 RST	Reser ved	USART 4RST	USART 3RST	USART 2RST	Reser ved	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3 RST	SPI2 RST	Reserved		WWDG RST	Reserved							TIM4 RST	TIM3 RST	TIM2 RST	

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWRRST	RW	电源接口模块复位控制: 1: 复位模块; 0: 无作用。	0
[27:23]	Reserved	RO	保留。	0
22	I2C2RST	RW	I2C2 模块复位控制: 1: 复位模块; 0: 无作用。	0
21	I2C1RST	RW	I2C1 模块复位控制: 1: 复位模块; 0: 无作用。	0
20	Reserved	RO	保留。	0
19	USART4RST	RW	USART4 模块复位控制: 1: 复位模块; 0: 无作用。	0
18	USART3RST	RW	USART3 模块复位控制: 1: 复位模块; 0: 无作用。	0
17	USART2RST	RW	USART2 模块复位控制: 1: 复位模块; 0: 无作用。	0
16	Reserved	RO	保留。	0

15	SPI3RST	RW	SPI3 模块复位控制： 1：复位模块； 0：无作用。	0
14	SPI2RST	RW	SPI2 模块复位控制： 1：复位模块； 0：无作用。	0
[13:12]	Reserved	RO	保留。	0
11	WWDGRST	RW	窗口看门狗复位控制： 1：复位模块； 0：无作用。	0
[10:3]	Reserved	RO	保留。	0
2	TIM4RST	RW	定时器 4 模块复位控制： 1：复位模块； 0：无作用。	0
1	TIM3RST	RW	定时器 3 模块复位控制： 1：复位模块； 0：无作用。	0
0	TIM2RST	RW	定时器 2 模块复位控制： 1：复位模块； 0：无作用。	0

3.4.6 HB 外设时钟使能寄存器 (RCC_HBPCENR)

偏移地址：0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
USBSS EN	ARGBE N	Reser ved	USBPD EN	USBHS EN	Reserved					CRCEN	Reserved			DMA1 EN	

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
15	USBSEN	RW	USBSS 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
14	ARGBEN	RW	ARGB 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
13	Reserved	RO	保留。	0
12	USBPDEN	RW	USBPD 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
11	USBHSEN	RW	USBHS 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[10:7]	Reserved	RO	保留。	0
6	CRCEN	RW	CRC 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[5:1]	Reserved	RO	保留。	0
0	DMA1EN	RW	DMA1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0

3.4.7 HB2 外设时钟使能寄存器 (RCC_HB2PCENR)

偏移地址：0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved														ADC4 EN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADC3 EN	USART 1EN	Reser ved	SPI1 EN	TIM1 EN	ADC2 EN	ADC1 EN	Reserved			IOPD EN	IOPC EN	IOPB EN	IOPA EN	Reser ved	AFIO EN

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	ADC4EN	RW	ADC4 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
15	ADC3EN	RW	ADC3 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
14	USART1EN	RW	USART1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
13	Reserved	RO	保留。	0
12	SPI1EN	RW	SPI1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
11	TIM1EN	RW	TIM1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
10	ADC2EN	RW	ADC2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
9	ADC1EN	RW	ADC1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[8:6]	Reserved	RO	保留。	0
5	IOPDEN	RW	IO 的 PD 端口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
4	IOPCEN	RW	IO 的 PC 端口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
3	IOPBEN	RW	IO 的 PB 端口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
2	IOPAEN	RW	IO 的 PA 端口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
1	Reserved	RO	保留。	0
0	AFIOEN	RW	IO 辅助功能模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0

3.4.8 HB1 外设时钟使能寄存器 (RCC_HB1PCENR)

偏移地址：0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			PWR EN	Reserved					I2C2 EN	I2C1 EN	Reser ved	USART4 EN	USART3 EN	USART2 EN	Reser ved
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3 EN	SPI2 EN	Reserved		WWDG EN	Reserved							TIM4 EN	TIM3 EN	TIM2 EN	

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWREN	RW	电源接口模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[27:23]	Reserved	RO	保留。	0
22	I2C2EN	RW	I2C2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
21	I2C1EN	RW	I2C1 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
20	Reserved	RO	保留。	0
19	USART4EN	RW	USART4 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
18	USART3EN	RW	USART3 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
17	USART2EN	RW	USART2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
16	Reserved	RO	保留。	0
15	SPI3EN	RW	SPI3 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
14	SPI2EN	RW	SPI2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[13:12]	Reserved	RO	保留。	0
11	WWDGEN	RW	窗口看门狗时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
[10:3]	Reserved	RO	保留。	0
2	TIM4EN	RW	定时器 4 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
1	TIM3EN	RW	定时器 3 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0
0	TIM2EN	RW	定时器 2 模块时钟使能位： 1：模块时钟开启； 0：模块时钟关闭。	0

3.4.9 控制/状态寄存器 (RCC_RSTSCKR)

偏移地址：0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	WWDG RSTF	IWDG RSTF	SFT RSTF	POR RSTF	PIN RSTF	Reserved	RMVF	ADC2A WDRSTF	ADC1A WDRSTF	USBPD RSTF	ADC4A WDRSTF	ADC3A WDRSTF	LKUPR STF	Reserved	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													LSI RDY	LSION	

位	名称	访问	描述	复位值
---	----	----	----	-----

31	Reserved	R0	保留。	0
30	WWDGRSTF	R0	窗口看门狗复位标志： 1：发生窗口看门狗复位； 0：无窗口看门狗复位发生。 发生窗口看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
29	IWDGRSTF	R0	独立看门狗复位标志： 1：发生独立看门狗复位； 0：无独立看门狗复位发生。 发生独立看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
28	SFTRSTF	R0	软件复位标志： 1：发生软件复位； 0：无软件复位发生。 发生软件复位时由硬件置 1；软件写 RMVF 位清除。	0
27	PORRSTF	R0	上电/掉电复位标志： 1：发生上电/掉电复位； 0：无上电/掉电复位发生。 发生上电/掉电复位时由硬件置 1；软件写 RMVF 位清除。	1
26	PINRSTF	R0	外部手动复位（NRST引脚）标志： 1：发生NRST引脚复位； 0：无NRST引脚复位发生。 在NRST引脚复位发生时由硬件置1；软件写RMVF位清除。	0
25	Reserved	R0	保留。	0
24	RMVF	RW	清除复位标志控制： 1：清除复位标志； 0：无作用。	0
23	ADC2AWDRSTF	R0	ADC2 看门狗复位标志： 1：发生 ADC2 看门狗复位； 0：正常。 发生 ADC2 看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
22	ADC1AWDRSTF	R0	ADC1 看门狗复位标志： 1：发生 ADC1 看门狗复位； 0：正常。 发生 ADC1 看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
21	USBPDRSTF	R0	USBPD 复位标志： 1：发生 USBPD 复位； 0：正常。 发生 USBPD 复位时由硬件置 1；软件写 RMVF 位清除。	0
20	ADC4AWDRSTF	R0	ADC4 看门狗复位标志： 1：发生 ADC4 看门狗复位； 0：正常。	0

			发生 ADC4 看门狗复位时由硬件置 1；软件写 RMVF 位清除。	
19	ADC3AWDRSTF	R0	ADC3 看门狗复位标志： 1：发生 ADC3 看门狗复位； 0：正常。 发生 ADC3 看门狗复位时由硬件置 1；软件写 RMVF 位清除。	0
18	LKUPRSTF	R0	LOCKUP 复位标志： 1：发生 LOCKUP 导致系统复位； 0：正常。 发生 LOCKUP 复位时由硬件置 1；软件写 RMVF 位清除。	0
[17:2]	Reserved	R0	保留。	0
1	LSIRDY	R0	内部低速时钟(LSI)稳定就绪标志位(由硬件置位)： 1：内部低速时钟（40kHz）稳定； 0：内部低速时钟（40kHz）没有稳定。 注：在 LSION 位清 0 后，该位需要 3 个 LSI 周期清 0。	0
0	LSION	RW	内部低速时钟（LSI）使能控制位： 1：使能 LSI（40kHz）振荡器； 0：关闭 LSI（40kHz）振荡器。	0

注：除 BIT1 由上电复位清除，其他写清除复位标志可以清除。

3.4.10 HB 外设复位寄存器（RCC_HBRSTR）

偏移地址：0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
USBSS RST	ARGBR ST	Reser ved	USBPD RST	USBH SRST	Reserved										

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
15	USBSSRST	RW	USBSS 模块复位控制： 1：复位模块； 0：无作用。	0
14	ARGBRST	RW	ARGB 模块复位控制： 1：复位模块； 0：无作用。	0
13	Reserved	R0	保留。	0
12	USBPDRST	RW	USBPD 模块复位控制： 1：复位模块； 0：无作用。	0
11	USBHSRST	RW	USBHS 模块复位控制： 1：复位模块； 0：无作用。	0
[10:0]	Reserved	R0	保留。	0

3.4.11 时钟配置寄存器 2 (RCC_CFGR2)

偏移地址: 0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADCCLKDIV[3:0]				ADCPLLSRC	ADC DUTYMD[1:0]	ADCSRC	C	Reserved			USBSS PLLRDYCFG[1:0]	USBHSPLLRDYCFG[1:0]	HSERDYCFG[1:0]		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						USBSS PLLSRC	C	USBHSPLLSRC	C	USB PLLSRCCFG[1:0]	USBSS PLLREFSEL[2:0]		USBHSPLLREFSEL[2:0]		

位	名称	访问	描述	复位值
[31:28]	ADCCLKDIV[3:0]	RW	ADC 输入时钟源选择 USBHS_PLL480M 或者 USBSS PLL625M 预分频控制位: 0000: 不分频; 0001: 2 分频; 0010: 3 分频; 0011: 4 分频; 0100: 5 分频; 0101: 6 分频; 0110: 7 分频; 0111: 8 分频; 1000: 9 分频; 1001: 10 分频; 1010: 11 分频; 1011: 12 分频; 1100: 13 分频; 1101: 14 分频; 1110: 15 分频; 1111: 16 分频。	0x1
27	ADCPLLSRC	RW	ADC 输入时钟源选择 (配合 ADCSRC 位联合使用): 1: 选择 USBSS PLL 625M 时钟作为 ADC 输入时钟源; 0: 选择 USBHS PLL 480M 时钟作为 ADC 输入时钟源。 注: 作用 ADC 时, ADCSRC=1 时此位有效。	0
[26:25]	ADC DUTYMD[1:0]	RW	ADC 时钟占空比模式选择: 00: 50%; 01: 75%; 10: 62.5%; 11: 50%。	0
24	ADCSRC	RW	ADC 输入时钟选择: 1: 通过 ADCPLLSRC 位选择 ADC 输入时钟; 0: 选择 HCLK 作为 ADC 输入时钟。	0
[23:22]	Reserved	RO	保留。	0
[21:20]	USBSS PLLRDYCFG[1:0]	RW	USBSS PLL 时钟稳定时间配置位: 00: 21.6us; 01: 16us;	0

			10: 35.2us; 11: 60us。	
[19:18]	USBSPLLRDYCFG [1:0]	RW	USBHS PLL 时钟稳定时间配置位: 00: 18.4us; 01: 13.6us; 10: 25.6us; 11: 45.6us。	0
[17:16]	HSE RDYCFG[1:0]	RW	HSE 时钟稳定时间配置位: 00: 307.2us; 01: 204.8us; 10: 409.6us; 11: 512us。	0
[15:10]	Reserved	RO	保留。	0
9	USBSSPLL SRC	RW	USBSS PLL 时钟源选择（配合 USBPLL SRCCFG[1:0] 位联合使用）： 1: HSI; 0: HSE。	0
8	USBHSPLL SRC	RW	USBHS PLL 时钟源选择（配合 USBPLL SRCCFG[1:0] 位联合使用）： 1: HSI; 0: HSE。	0
[7:6]	USBPLL SRCCFG[1:0]	RW	USBHS PLL 时钟源选择： 01: USBSS PLL 625M 25 分频时钟； 其他：通过 USBHSPLL SRC 位选择时钟。 USBSS PLL 时钟源选择： 10: USBHS PLL 480M 24 分频时钟； 其他：通过 USBSSPLL SRC 位选择时钟。	0
[5:3]	USBSSPLL REFSEL [2:0]	RW	USBSS_PLL 参考时钟选择, 只有在系统时钟源是 HSE 或者 HSI 时才允许写： 000: 20MHz; 001: 24MHz; 010: 25MHz; 011: 30MHz; 100: 32MHz; 101: 40MHz; 110: 60MHz; 111: 80MHz。	0
[2:0]	USBHSPLL REFSEL [2:0]	RW	USBHS_PLL 参考时钟选择, 只有在系统时钟源是 HSE 或者 HSI 时才允许写： 000: 12MHz; 001: 20MHz; 010: 24MHz; 011: 25MHz; 100: 32MHz; 其他：保留。	0x1

第 4 章 可寻址 RGB（ARGB）

芯片内置一组 ARGB（Addressable RGB）模块，支持输出 PWM 波形的占空比和周期的可配置，支持 DMA。

ARGB 模块可实现单数据线 RGB 灯带的时序控制，支持级联。相比传统的 RGB，可支持驱动更多不同型号的 ARGB 灯控 IC，产生更多光效。

4.1 主要特性

- 支持输出0码和1码高低电平时间和周期的可配置
- 支持DMA

4.2 寄存器描述

表 4-1 ARGB 相关寄存器列表

名称	访问地址	描述	复位值
R32_ARGB_CTLR	0x40023400	ARGB 控制寄存器	0x00000000
R32_ARGB_DAT_ARR	0x40023404	ARGB 的 0/1 码周期配置寄存器	0x00000FFF
R32_ARGB_RST_ARR	0x40023408	ARGB 的 RESET 码宽度配置寄存器	0x0001FFFF
R32_ARGB_CCRL	0x4002340C	ARGB 的 0 码的高电平 T0H 宽度配置寄存器	0x00000000
R32_ARGB_CCRH	0x40023410	ARGB 的 1 码的高电平 T1H 宽度配置寄存器	0x00000000
R32_ARGB_DAT_CYC	0x40023414	ARGB 数据刷新周期长度配置寄存器	0x00000000
R32_ARGB_DATAR	0x40023418	ARGB 数据寄存器	0x00000000
R32_ARGB_STATR	0x4002341C	ARGB 状态寄存器	0x00000000
R32_ARGB_CNTR	0x40023420	ARGB 计数器寄存器	0x00000000

4.2.1 ARGB 控制寄存器（R32_ARGB_CTLR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TXEIE	HALFIE	BYTEIE	TCIE	RSTIE	FRHIE	Reserved					LSB	MODE	DMAEN	TE

位	名称	访问	描述	复位值
[31:14]	Reserved	R0	保留。	0
13	TXEIE	RW	发送缓冲空中断使能： 1：使能； 0：禁止。	0
12	HALFIE	RW	数据刷新周期发送过半中断使能： 1：使能； 0：禁止。	0
11	BYTEIE	RW	字节发送完成中断使能： 1：使能；	0

			0: 禁止。	
10	TCIE	RW	发送完成中断使能: 1: 使能; 0: 禁止。	0
9	RSTIE	RW	RESET 码发送完成中断使能: 1: 使能; 0: 禁止。	0
8	FRHIE	RW	数据刷新周期结束中断使能: 1: 使能; 0: 禁止。	0
[7:4]	Reserved	RO	保留。	0
3	LSB	RW	数据发送模式使能位: 1: 低位数据先发送; 0: 高位数据先发送。	0
2	MODE	RW	发送模式配置位: 1: 先发送数据码, 再发送 RESET 码; 0: 先发送 RESET 码, 再发送数据码。	0
1	DMAEN	RW	DMA 使能: 1: 使能; 0: 禁止。	0
0	TE	RW	发送使能: 1: 使能; 0: 禁止。	0

4.2.2 ARGB 的 0/1 码周期配置寄存器 (R32_ARGB_DAT_ARR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DAT_ARR[11:0]											

位	名称	访问	描述	复位值
[31:12]	Reserved	RO	保留。	0
[11:0]	DAT_ARR[11:0]	RW	0/1 码周期, 单位: 系统时钟周期。	0xFFFF

4.2.3 ARGB 的 RESET 码宽度配置寄存器 (R32_ARGB_RST_ARR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															RST_ARR[16]
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RST_ARR[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
[16:0]	RST_ARR[16:0]	RW	0/1 码周期, 单位: 系统时钟周期。	0x1FFFF

4.2.4 ARGB 的 0 码的高电平 T0H 宽度配置寄存器 (R32_ARGB_CCRL)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				CCRL[11:0]											

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	CCRL[11:0]	RW	0 码高电平 T0H 宽度, 单位: 系统时钟周期。	0

4.2.5 ARGB 的 1 码的高电平 T1H 宽度配置寄存器 (R32_ARGB_CCRH)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				CCRH[11:0]											

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	CCRH[11:0]	RW	1 码高电平 T1H 宽度, 单位: 系统时钟周期。	0

4.2.6 ARGB 数据刷新周期长度配置寄存器 (R32_ARGB_DAT_CYC)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DAT_CYC[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	DAT_CYC[15:0]	RW	ARGB 数据刷新周期长度, 单位: 字节。	0

4.2.7 ARGB 数据寄存器 (R32_ARGB_DATAR)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DATA[7:0]							

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
[7:0]	DATA[7:0]	RW	ARGB 发送数据。	0

4.2.8 ARGB 状态寄存器 (R32_ARGB_STATR)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BYTE_CNT[15:0]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						BIT_CNT[2:0]		STATE[1:0]		TXE IF	HAL FIF	BYT EIF	TCI F	RST IF	FRH IF

位	名称	访问	描述	复位值
[31:16]	BYTE_CNT[15:0]	R0	发送字节计数器。	0
[15:11]	Reserved	R0	保留。	0
[10:8]	BIT_CNT[2:0]	R0	发送位计数器。	0
[7:6]	STATE[1:0]	R0	状态机指示信号: 00: 空闲; 01: 数据发送阶段; 10: RESET 码发送阶段; 11: 保留。	0
5	TXEIF	R0	发送缓冲空中断标志, 写 DATAR 将清除此标志。	0
4	HALFIF	RW1	数据刷新周期发送过半中断标志, 写1清零。	0
3	BYTEIF	RW1	字节发送完成中断标志, 写1清零。	0
2	TCIF	RW1	发送完成中断标志, 写1清零。	0
1	RSTIF	RW1	RESET 码发送完成中断标志, 写1清零。	0
0	FRHIF	RW1	数据刷新周期发送完毕中断标志, 写1清零。	0

4.2.9 ARGB 计数器寄存器 (R32_ARGB_CNTR)

偏移地址: 0x20


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															CNT [16]
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
[16:0]	CNT[16:0]	R0	ARGB 基础计数器。	0

第 5 章 循环冗余校验（CRC）

循环冗余校验 (CRC) 计算单元是根据固定的生成多项式得到任一 32 位数据的 CRC 计算结果。一般用于数据存储和数据通讯领域用来核实数据的正确性。系统提供硬件 CRC 计算单元可以大大节省 CPU 和 RAM 资源提高效率。

图 5-1 CRC 结构框图



5.1 主要特征

- 使用 CRC32 多项式 (0x4C11DB7)： $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$
- 同一个 32 位寄存器作为数据的输入和 CRC32 计算输出
- 单次转换时间：4 个 HB 时钟周期 (HCLK)

5.2 功能描述

● CRC 单元复位

如果要开始一次新数据组的 CRC 计算，需要复位 CRC 计算单元。向控制寄存器 CRC_CTLR 的 RST 位写 1，硬件将复位数据寄存器，恢复初始值 0xFFFFFFFF。

● CRC 计算

CRC 单元的计算是前一次 CRC 计算结果和新参与的数据的 CRC 结果。CRC_DATAR 数据寄存器，对其执行写操作将送入新数据到硬件计算单元；执行读取操作，将得到最新一轮的 CRC 计算值。硬件计算时会中断系统的写操作，因此可以连续写入新的值。

注：CRC 单元是对整个 32 位数据进行计算，而不是逐字节计算。

● 独立数据缓冲区

CRC 单元提供了一个 8 位独立数据寄存器 CRC_IDATAR，用于应用代码临时存放 1 字节的数据，不受 CRC 单元复位影响。


5.3 寄存器描述

表 5-1 CRC 相关寄存器列表

名称	访问地址	描述	复位值
R32_CRC_DATAR	0x40023000	数据寄存器	0xFFFFFFFF
R8_CRC_IDATAR	0x40023004	独立数据缓冲	0x00
R32_CRC_CTLR	0x40023008	控制寄存器	0x00000000

5.3.1 数据寄存器 (CRC_DATAR)


偏移地址: 0x00



位	名称	访问	描述	复位值
[31:0]	DR[31:0]	RW	写入原始数据; 读出计算结果。	0xFFFFFFFF

5.3.2 独立数据缓冲 (CRC_IDATAR)


偏移地址: 0x04



位	名称	访问	描述	复位值
[7:0]	IDR[7:0]	RW	8 位通用寄存器, 可以用作数据缓存, 这个寄存器不受控制寄存器的 RST 域影响。	0

5.3.3 控制寄存器 (CRC_CTLR)

偏移地址: 0x08



位	名称	访问	描述	复位值
[31:1]	Reserved	RO	保留。	0
0	RST	WO	CRC 计算单元复位控制, 写 1 执行, 硬件自动清零, 执行完后, 数据寄存器为 0xFFFFFFFF。	0

第 6 章 实时时钟（RTC）

实时时钟（RTC）是一个独立的定时器模块，其可编程计数器最大可达到 32 位，配合软件即可以实现实时时钟功能，并且可以修改计数器的值来重新配置系统的当前时间和日期。


6.1 主要特征

- 最高为 2^{20} 的预分频系数
- 32 位可编程计数器
- 多种时钟源，中断
- 独立复位

6.2 功能描述

6.2.1 概述

图 6-1 RTC 结构框图



由图 6-1 所示，RTC 模块主要是 HB 总线接口、分频器和计数器、控制和状态寄存器三部分组成。RTCCLK 输入分频器（RTC_DIV）之后，被分频成 TR_CLK。值得注意的是，分频器（RTC_DIV）的内部是一个自减计数器，自减到溢出就会输出一个 TR_CLK，然后从重装值寄存器（RTC_PSCR）里取出预设值重装到分频器里，读分频器实际上是读取它的实时值（read only），写分频系数应该写到重装值寄存器（RTC_PSCR）里。一般 TR_CLK 的周期被设置为 1 秒，TR_CLK 会触发秒事件，同时会使主计数器（RTC_CNT）自增 1；当主计数器增加到和闹钟寄存器的值一致时，会触发闹钟事件；当主计数器自增到溢出时，会触发溢出事件。以上三种事件都可以触发中断，并对应相应中断使能位控制。

6.2.2 较特别的读写寄存器操作

由于实时时钟的特殊用处，RTC 和 HB 总线是独立的，HB 对 RTC 的读取不一定是实时的，通过 HB 读取 RTC 的寄存器必须在 HB 启动后并经过了一个 RTC 上升沿，这种情形可能出现在系统复位和电源复位之后、从停机模式唤醒后。方便的做法是等待控制寄存器（CTLR）的 RSF 位被置高。对 RTC 的写操作器必须等上一个写操作结束，且必须进入配置模式，具体的步骤为：

- 1) 查询 RTOFF 位，直到其变为 1；
- 2) 置 CNF 位，进入配置模式；
- 3) 对一个或者多个 RTC 寄存器进行写操作；
- 4) 清 CNF 位，退出配置模式，HB 接口开始对 RTC 寄存器进行写入；
- 5) 查询 RTOFF 位，直到其变为 1 即为写完；

6.3 寄存器描述

表 6-1 RTC 相关寄存器列表

名称	访问地址	描述	复位值
R16_RTC_CTLRH	0x40002800	RTC 控制寄存器高位	0x0000
R16_RTC_CTLRL	0x40002804	RTC 控制寄存器低位	0x0020
R16_RTC_PSCRH	0x40002808	预分频器重装值寄存器高位	0x000X
R16_RTC_PSCRL	0x4000280C	预分频器重装值寄存器低位	0xFFFF
R16_RTC_DIVH	0x40002810	分频器寄存器高位	0x000X
R16_RTC_DIVL	0x40002814	分频器寄存器低位	0xFFFF
R16_RTC_CNTH	0x40002818	RTC 计数器高位	0xFFFF
R16_RTC_CNTL	0x4000281C	RTC 计数器低位	0xFFFF
R16_RTC_ALRMH	0x40002820	闹钟寄存器高位	0xFFFF
R16_RTC_ALRML	0x40002824	闹钟寄存器低位	0xFFFF

6.3.1 RTC 控制寄存器高位（RTC_CTLRH）

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													OWIE	ALRIE	SECIE

位	名称	访问	描述	复位值
[15:3]	Reserved	RO	保留。	0
2	OWIE	RW	溢出中断使能位： 1：使能； 0：禁止。	0
1	ALRIE	RW	闹钟中断使能位： 1：使能； 0：禁止。	0
0	SECIE	RW	秒中断使能位： 1：使能； 0：禁止。	0

6.3.2 RTC 控制寄存器低位（RTC_CTLRL）

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														RTCCAL [6:5]	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTCCAL[4:0]				ASOS		ASOE	CCO	RTCSEL	RTCEN	RTOFF	CNF	RSF	OWF	ALRF	SECF

位	名称	访问	描述	复位值
[31:18]	Reserved	RO	保留。	0
[17:11]	RTCCAL[6:0]	RW	RTC 校准值寄存器，这个寄存器的值表示在每 2^{20} 个时钟脉冲中有多少个被跳过。这个功能用来校准 RTC 时钟。RTC 时钟可以被减慢 0~121ppm。	0
10	ASOS	RW	PC8 引脚闹钟/秒脉冲输出选择： 1：输出秒脉冲； 0：输出闹钟脉冲。	0
9	ASOE	RW	PC8 引脚使能脉冲输出位： 1：使能输出闹钟脉冲或者秒脉冲； 0：禁止输出闹钟脉冲或者秒脉冲。	0
8	CCO	RW	校准时钟输出选择位： 1：PC8 引脚输出经 64 分频的 RTC 时钟； 0：不输出校准时钟。	0
7	RTCSEL	RW	RTC 时钟源选择： 1：HSE 经过 512 分频后作为 RTC 时钟； 0：LSI 作为 RTC 时钟。	0
6	RTCEN	RW	RTC 时钟使能控制： 1：使能 RTC 时钟； 0：关闭 RTC 时钟。	0
5	RTOFF	RO	RTC 操作状态指示位，表示对 RTC 的最后一次操作的执行状态，对 RTC 的操作必须等待此位为 1。 1：上一次对 RTC 的操作已经完成； 0：上一次对 RTC 的操作还在进行中。	1
4	CNF	RW	配置标志位，将此位写 1 进入配置模式，从而允许向计数器（R16_RTC_CNTx）、闹钟寄存器（R16_RTC_ALRMx）和预分频器重装值寄存器（R16_RTC_PSCRx）写入值。只有将该位写 1 并重新被软件清 0 后才会执行写的操作： 1：进入配置模式； 0：退出配置模式，开始更新 RTC 寄存器。	0
3	RSF	RWO	寄存器同步标志位，在对 RTC 模块的预分频（PSCRx）、闹钟（ALRMx）、计数器（CNTx）这些寄存器进行读写前，都要先保证这个位已经被硬件置位，以确定这些寄存器已经被同步；在进行读写这些寄存器时，或者 PB1 复位或 PB1 时钟停止后，第一步应该将此位复位。 1：寄存器已被同步；	0

			0: 寄存器未被同步。	
2	OWF	RWO	计数器溢出标志, 当 32 位计数器溢出时, 此位由硬件置位。如果置位了 OWIE 位, 还会产生一个溢出中断。此位只能由软件清零, 不能被软件置位。	0
1	ALRF	RWO	闹钟标志, 当计数器的值达到闹钟寄存器 (ALRMx) 的值, 此位会被硬件置位, 如果闹钟中断使能位 (ALRIE) 置位, 还会产生一个闹钟中断。此位只能由软件清零, 不能被软件置位。	0
0	SECF	RWO	秒事件标志, 当时钟经过预分频器分频后每产生一个下降沿, 就会使计数器自增一, 同时产生一个秒事件, 此位会被置位, 如果秒中断被使能 (SECIE 被置位), 同时还会产生一个秒中断。此位只能由软件清零, 不能被软件置位。	0

6.3.3 预分频器重装值寄存器高位 (RTC_PSCRH)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												PRL[19:16]			

位	名称	访问	描述	复位值
[15:4]	Reserved	RO	保留。	0
[3:0]	PRL[19:16]	WO	预分频值高位。	X

6.3.4 预分频器重装值寄存器低位 (RTC_PSCRL)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRL[15:0]															

位	名称	访问	描述	复位值
[15:0]	PRL[15:0]	WO	预分频值低位。实际的分频系数就是 (PRL[19:0]+1), 比如如果 RTC 输入频率为 32768Hz, 那么这个值设为 0x7FFF 就可以分频出 1 秒周期的信号。	X

6.3.5 分频器寄存器高位 (RTC_DIVH)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												DIV[19:16]			

位	名称	访问	描述	复位值
[15:4]	Reserved	RO	保留。	0
[3:0]	DIV[19:16]	RO	分频器寄存器高位。	X

6.3.6 分频器寄存器低位 (RTC_DIVL)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV[15:0]															

位	名称	访问	描述	复位值
[15:0]	DIV[15:0]	RO	分频器寄存器低位。DIV 实际上是一个自减计数器, RTC_CLK 每来一个时钟 DIV 计数器就会减 1, 溢出后就会输出一个 TR_CLK, 同时从 PSCR 中重装载值。DIV 只能读取, 读出的是当前分频器的计数器的剩余值。	X

6.3.7 RTC 计数器高位 (RTC_CNTH)

偏移地址: 0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[31:16]															

位	名称	访问	描述	复位值
[15:0]	CNT[31:16]	RW	计数器高位。	X

6.3.8 RTC 计数器低位 (RTC_CNTL)

偏移地址: 0x1C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	计数器低位, RTC 定时器的核心器件, 由 TRCLK (周期一般设为 1 秒) 提供时钟。通过读取 CNT[31:0] 来计算出当前的时间。写这个值需要进入配置模式。	X

6.3.9 闹钟寄存器高位 (RTC_ALRMH)

偏移地址: 0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ALR[31:16]															

位	名称	访问	描述	复位值
[15:0]	ALR[31:16]	WO	闹钟寄存器高位。	X

6.3.10 闹钟寄存器低位 (RTC_ALRML)

偏移地址: 0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
----	----	----	----	----	----	---	---	---	---	---	---	---	---	---	---

ALR[15:0]

位	名称	访问	描述	复位值
[15:0]	ALR[15:0]	WO	闹钟寄存器低位。当闹钟寄存器 ALRM[31:0]的值和计数器 CNT[31:0]的值一致时会产生一个闹钟事件。更改这个值需要进入配置模式。	X

第 7 章 独立看门狗（IWDG）

系统设有独立看门狗（IWDG）用来检测逻辑错误和外部环境干扰引起的软件故障。IWDG 时钟源自于 LSI，可独立于主程序之外运行，适用于对精度要求低的场合。

7.1 主要特征


- 12 位自减型计数器
- 时钟来源 LSI 分频，可以在低功耗模式下运行
- 复位条件：计数器值减到 0

7.2 功能说明

7.2.1 原理和用法

独立看门狗的时钟来源 LSI 时钟，其功能在停机模式时仍能正常工作。当看门狗计数器自减到 0 时，将会产生系统复位，所以超时时间为（重装载值+1）个时钟。

图 7-1 独立看门狗的结构框图



● 启动独立看门狗

系统复位后，看门狗处于关闭状态，向 IWDG_CTLR 寄存器写 0xCCCC 开启看门狗，随后它不能再被关闭，除非发生复位。

如果在用户选择字开启了硬件独立看门狗使能位（IWDGSW），在微控制器复位后将固定开启 IWDG。

● 看门狗配置

看门狗内部是一个递减运行的 12 位计数器，当计数器的值减为 0 时，将发生系统复位。开启 IWDG 功能，需要执行下面几点操作：

- 1) 计数时基：IWDG 时钟来源 LSI，通过 IWDG_PSCR 寄存器设置 LSI 分频值时钟作为 IWDG 的计数时基。操作方法先向 IWDG_CTLR 寄存器写 0x5555，再修改 IWDG_PSCR 寄存器中的分频值。IWDG_STATR 寄存器中的 PVU 位指示了分频值更新状态，在更新完成的情况下才可以进行分频值的修改和读出。
- 2) 重装载值：用于更新独立看门狗中计数器当前值，并且计数器由此值进行递减。操作方法先向 IWDG_CTLR 寄存器写 0x5555，再修改 IWDG_RLDR 寄存器设置目标重装载值。IWDG_STATR 寄存器中的 RUV 位指示了重装载值更新状态，在更新完成的情况下才可以进行 IWDG_RLDR 寄存器的修改和读出。
- 3) 看门狗使能：向 IWDG_CTLR 寄存器写 0xCCCC，即可开启看门狗功能。
- 4) 喂狗：即在看门狗计数器递减到 0 前刷新当前计数器值防止发生系统复位。向 IWDG_CTLR 寄存

器写 0xAAAA，让硬件将 IWDG_RLDR 寄存值更新到看门狗计数器中。此动作需要在看门狗功能开启后定时执行，否则会出现看门狗复位动作。

7.2.2 调试模式

系统进入调试模式时，可以由调试模块寄存器配置 IWDG 的计数器继续工作或停止。

7.3 寄存器描述

表 7-1 IWDG 相关寄存器列表

名称	访问地址	描述	复位值
R16_IWDG_CTLR	0x40003000	控制寄存器	0x0000
R16_IWDG_PSCR	0x40003004	分频因子寄存器	0x0000
R16_IWDG_RLDR	0x40003008	重装载值寄存器	0x0FFF
R16_IWDG_STATR	0x4000300C	状态寄存器	0x0000

7.3.1 IWDG 控制寄存器（IWDG_CTLR）

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															

位	名称	访问	描述	复位值
[15:0]	KEY[15:0]	WO	操作键值锁。 0xAAAA：喂狗。加载 IWDG_RLDR 寄存器值到独立看门狗计数器中； 0x5555：允许修改 R16_IWDG_PSCR 和 R16_IWDG_RLDR 寄存器； 0xCCCC：启动看门狗，如果启用了硬件看门狗（用户选择字配置）则不受这个限制。	0

7.3.2 分频因子寄存器（IWDG_PSCR）

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PR[2:0]		

位	名称	访问	描述	复位值
[15:3]	Reserved	RO	保留。	0
[2:0]	PR[2:0]	RW	IWDG 时钟分频系数，修改此域前要向 KEY 中写 0x5555。 000：4 分频； 001：8 分频； 010：16 分频； 011：32 分频； 100：64 分频； 101：128 分频； 110：256 分频； 111：256 分频。 IWDG 计数时基=LSI/分频系数。 注：读该域值前，要确保 IWDG_STATR 寄存器中的	000b

			PVU 位为 0，否则读出价无效。	
--	--	--	-------------------	--

7.3.3 重载值寄存器（IWDG_RLDR）

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					RL[11:0]										

位	名称	访问	描述	复位值
[15:12]	Reserved	R0	保留。	0
[11:0]	RL[11:0]	RW	计数器重载值。修改此域前要向 KEY 中写 0x5555。 当向 KEY 中写 0xAAAA 后，此域的值将会被硬件装载到计数器中，随后计数器从这个值开始递减计数。 注：读写该域值前，要确保 IWDG_STATR 寄存器中的 RUV 位为 0，否则读写此域无效。	0xFFFF

7.3.4 状态寄存器（IWDG_STATR）

偏移地址：0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														RVU	PVU

位	名称	访问	描述	复位值
[15:2]	Reserved	R0	保留。	0
1	RVU	R0	重载值更新标志位。硬件置位或清 0。 1：重载值更新正在进行中； 0：重载值更新结束（最多 5 个 LSI 周期）。 注：重载值寄存器 IWDG_RLDR 只有在 RVU 位被清 0 后才可读访问。	0
0	PVU	R0	时钟分频系数更新标志位。硬件置位或清 0。 1：时钟分频值更新正在进行中； 0：时钟分频值更新结束（最多 5 个 LSI 周期）。 注：分频因子寄存器 IWDG_PSCR 只有在 PVU 位被清 0 后才可读访问。	0

注：在预分频或重载值更新后，不必等待 RVU 或 PVU 复位，可继续执行下面的代码。（即使在低功耗模式下，此写操作仍会被继续执行完成。）

第 8 章 窗口看门狗（WWDG）

窗口看门狗一般用来监测系统运行的软件故障，例如外部干扰、不可预见的逻辑错误等情况。它需要在一个特定的窗口时间（有上下限）内进行计数器刷新（喂狗），否则早于或者晚于这个窗口时间看门狗电路都会产生系统复位。

8.1 主要特征


- 可编程的 7 位自减型计数器
- 双条件复位：当前计数器值小于 0x40，或者计数器值在窗口时间外被重装载
- 唤醒提前通知功能（EWI），用于及时喂狗动作防止系统复位

8.2 功能说明

8.2.1 原理和用法

窗口看门狗运行基于一个 7 位的递减计数器，其挂载在 HB 总线下，计数时基 WWDG_CLK 来源（HCLK/4096）时钟的分频，分频系数在配置寄存器 WWDG_CFGR 中的 WDGTB[1:0] 域设置。递减计数器处于自由运行状态，无论看门狗功能是否开启，计数器一直循环递减计数。如图 8-1 所示，窗口看门狗内部结构框图。

图 8-1 窗口看门狗结构框图



● 启动窗口看门狗

系统复位后，看门狗处于关闭状态，设置 WWDG_CTLR 寄存器的 WDGA 位能够开启看门狗，随后它不能再被关闭，除非发生复位。

注：可以通过设置 RCC_HB1PCENR 寄存器关闭 WWDG 的时钟来源，暂停 WWDG_CLK 计数，间接停止看门狗功能，或者通过设置 RCC_HB1PRSTR 寄存器复位 WWDG 模块，等效为复位的作用。

● 看门狗配置

看门狗内部是一个不断循环递减运行的 7 位计数器，支持读写访问。使用看门狗复位功能，需要执行下面几点操作：


- 1) 计数时基：通过 WWDG_CFGR 寄存器的 WDGTB[1:0] 位域，注意要开启 RCC 单元的 WWDG 模块时钟。
- 2) 窗口计数器：设置 WWDG_CFGR 寄存器的 W[6:0] 位域，此计数器由硬件用作和当前计数器比较使用，数值由用户软件配置，不会改变。作为窗口时间的上限值。

- 3) 看门狗使能：WWDG_CTLR 寄存器 WDGA 位软件置 1，开启看门狗功能，可以系统复位。
- 4) 喂狗：即刷新当前计数器值，配置 WWDG_CTLR 寄存器的 T[6:0]位域。此动作需要在看门狗功能开启后，在周期性的窗口时间内执行，否则会出现看门狗复位动作。

● 喂狗窗口时间

如图 8-2 所示，灰色区域为窗口看门狗的监测窗口区域，其上限时间 t_2 对应当前计数器值达到窗口值 W[6:0]的时间点；其下限时间 t_3 对应当前计数器值达到 0x3F 的时间点。此区域时间内 $t_2 < t < t_3$ 可以进行喂狗操作（写 T[6:0]），刷新当前计数器的数值。

图 8-2 窗口看门狗的计数模式



● 看门狗复位：

- 1) 当没有及时喂狗操作，导致 T[6:0]计数器的值由 0x40 变成 0x3F，将出现“窗口看门狗复位”，产生系统复位。即 T6-bit 被硬件检测为 0，将出现系统复位。

注：应用程序可以通过软件写 T6-bit 为 0，实现系统复位，等效软件复位功能。

- 2) 当在不允许喂狗时间内执行计数器刷新动作，即在 $t_1 \leq t \leq t_2$ 时间内操作写 T[6:0]位域，将出现“窗口看门狗复位”，产生系统复位。

● 提前唤醒

为了防止没有及时刷新计数器导致系统复位，看门狗模块提供了早期唤醒中断（EWI）通知。当计数器自减到 0x40 时，产生提前唤醒信号，WEIF 标志置 1，如果置位了 EWI 位，会同时触发窗口看门狗中断。此时距离硬件复位有 1 个计数器时钟周期（自减为 0x3F），应用程序可在此时间内即时进行喂狗操作。

8.2.2 调试模式

系统进入调试模式时，可以由调试模块寄存器配置 WWDG 的计数器继续工作或停止。

8.3 寄存器描述

表 8-1 WWDG 相关寄存器列表

名称	访问地址	描述	复位值
----	------	----	-----

R16_WWDG_CTLR	0x40002C00	控制寄存器	0x007F
R16_WWDG_CFGR	0x40002C04	配置寄存器	0x007F
R16_WWDG_STATR	0x40002C08	状态寄存器	0x0000

8.3.1 WWDG 控制寄存器 (WWDG_CTLR)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								WDGA	T[6:0]						

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	WDGA	RW1	窗口看门狗复位使能位。 1: 开启看门狗功能 (可产生复位信号); 0: 禁止看门狗功能。 软件写 1 开启, 但是只允许复位后硬件清 0。	0
[6:0]	T[6:0]	RW	7 位自减计数器, 每 4096×2^{WDGTB} 个 HCLK 周期自减 1。 当计数器从 0x40 自减到 0x3F 时, 即 T6 跳变为 0 时, 产生看门狗复位。	0x7F

8.3.2 WWDG 配置寄存器 (WWDG_CFGR)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							EWI	WDGTB[1:0]	W[6:0]						

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
9	EWI	RW1	提前唤醒中断使能位。 若此位置 1, 则在计数器的值达到 0x40 时产生中断。此位只能在复位后由硬件清 0。	0
[8:7]	WDGTB[1:0]	RW	窗口看门狗时钟分频选择: 00: 1 分频, 计数时基 = HCLK/4096; 01: 2 分频, 计数时基 = HCLK/4096/2; 10: 4 分频, 计数时基 = HCLK/4096/4; 11: 8 分频, 计数时基 = HCLK/4096/8。	0
[6:0]	W[6:0]	RW	窗口看门狗 7 位窗口值。用来与计数器的值做比较。喂狗操作只能在计数器的值小于窗口值且大于 0x3F 时进行。	0x7F

8.3.3 WWDG 状态寄存器 (WWDG_STATR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															EWIF

位	名称	访问	描述	复位值
[15:1]	Reserved	WO	保留。	0
0	EWIF	RWO	提前唤醒中断标志位。 当计数器到达 0x40 时，此位会被硬件置位，必须通过软件清 0，用户置位是无效的。即使 EWI 未被置位，此位在事件发生时仍会照常被置位。	0

第9章 中断和事件（PFIC）

内置可编程快速中断控制器（PFIC - Programmable Fast Interrupt Controller），最多支持 256 个中断向量。当前系统管理了 50 个外设中断通道和 16 个内核中断通道，其他中断源保留。

9.1 主要特征

9.1.1 PFIC 控制器

- 每个中断请求都有独立的触发和屏蔽控制位，有专用的状态位
- 可编程多级中断嵌套，最大嵌套深度2级
- 特有快速中断进出机制，硬件自动压栈和恢复，最大硬件压栈深度2级，无需指令开销
- 特有免表（Vector Table Free, VTF）中断响应机制，4路可编程直达中断向量地址

9.2 系统定时器

RISC-V3F 内核自带了一个 32 位加减计数器（SysTick），支持 HCLK 或者 HCLK/8 作为时基，具有较高优先级，校准后可用于时间基准。

9.3 中断和异常的向量表

表 9-1 向量表


编号	优先级	类型	名称	描述	入口地址
0	-6	固定	RESET	复位中断	0x00000000
1	-	-	-	-	0x00000004
2	-5	固定	NMI	不可屏蔽中断	0x00000008
3	-4	固定	HardFault	异常中断	0x0000000C
4	-	-	-	-	0x00000010
5	-3	固定	Ecall-M	机器模式回调中断	0x00000014
6-7	-	-	-	-	0x00000018- 0x0000001C
8	-2	固定	Ecall-U	用户模式回调中断	0x00000020
9	-1	固定	BreakPoint	断点回调中断	0x00000024
10-11	-	-	-	-	0x00000028- 0x0000002C
12	0	可编程	SysTick	系统定时器中断	0x00000030
13	-	-	-	-	0x00000034
14	1	可编程	SW	软件中断	0x00000038
15	-	-	-	-	0x0000003C
16	2	可编程	WWDG	窗口定时器中断	0x00000040
17	3	可编程	EXTI15_8	EXTI 线[15:8]中断	0x00000044
18	4	可编程	FLASH	闪存全局中断	0x00000048
19	5	可编程	RCC	复位和时钟控制中断	0x0000004C
20	6	可编程	EXTI7_0	EXTI 线[7:0]中断	0x00000050
21	7	可编程	SPI2	SPI2 全局中断	0x00000054
22	8	可编程	DMA1_CH1	DMA 通道 1 全局中断	0x00000058

23	9	可编程	DMA1_CH2	DMA 通道 2 全局中断	0x0000005C
24	10	可编程	DMA1_CH3	DMA 通道 3 全局中断	0x00000060
25	11	可编程	DMA1_CH4	DMA 通道 4 全局中断	0x00000064
26	12	可编程	DMA1_CH5	DMA 通道 5 全局中断	0x0000006C
27	13	可编程	DMA1_CH6	DMA 通道 6 全局中断	0x00000070
28	14	可编程	DMA1_CH7	DMA 通道 7 全局中断	0x00000074
29	15	可编程	DMA1_CH8	DMA1 通道 8 全局中断	0x00000078
30	16	可编程	DMA1_CH9	DMA1 通道 9 全局中断	0x0000007C
31	17	可编程	DMA1_CH10	DMA1 通道 10 全局中断	0x00000080
32	18	可编程	DMA1_CH11	DMA1 通道 11 全局中断	0x00000084
33	19	可编程	USART2	USART2 全局中断	0x00000088
34	20	可编程	I2C1_EV	I ² C1 事件中断	0x0000008C
35	21	可编程	I2C1_ER	I ² C1 错误中断	0x00000090
36	22	可编程	USART1	USART1 全局中断	0x00000094
37	23	可编程	SPI1	SPI1 全局中断	0x00000098
38	24	可编程	TIM1_UP	TIM1 更新中断	0x0000009C
39	25	可编程	TIM1_CC	TIM1 捕获比较中断	0x000000A0
40	26	可编程	TIM1_TRG_COM	TIM1 触发和通信中断	0x000000A4
41	27	可编程	TIM1_BRK	TIM1 刹车中断	0x000000A8
42	28	可编程	TIM2	TIM2 全局中断	0x000000AC
43	29	可编程	I2C2_EV	I ² C2 事件中断	0x000000B0
44	30	可编程	I2C2_ER	I ² C2 错误中断	0x000000B4
45	31	可编程	USBPD	USBPD 全局中断	0x000000B8
46	32	可编程	USBPDWakeUP	USBPD 唤醒中断	0x000000BC
47	33	可编程	ARGB	ARGB 全局中断	0x000000C0
48	34	可编程	TIM3	TIM3 全局中断	0x000000C4
49	35	可编程	TIM4	TIM4 全局中断	0x000000C8
50	36	可编程	SPI3	SPI3 全局中断	0x000000CC
51	37	可编程	USART3	USART3 全局中断	0x000000D0
52	38	可编程	USART4	USART4 全局中断	0x000000D4
53	39	可编程	USBSS	USBSS 全局中断	0x000000D8
54	40	可编程	USBSS_LINK	USBSS LINK 全局中断	0x000000DC
55	41	可编程	USBHS	USBHS 全局中断	0x000000E0
56	42	可编程	USBHSWakeUP	USBHS 唤醒中断	0x000000E4
57	43	可编程	USBSSWakeUP	USBSS 唤醒中断	0x000000E8
58	44	可编程	PVD	电源电压检测中断	0x000000EC
59	45	可编程	ADC1	ADC1 全局中断	0x000000F0
60	46	可编程	ADC2	ADC2 全局中断	0x000000F4
61	47	可编程	ADC3	ADC3 全局中断	0x000000F8
62	48	可编程	RTCAlarm	RTC 闹钟中断	0x000000FC
63	49	可编程	RTC	实时时钟中断	0x00000100
64	50	可编程	USARTWakeUP	USART 唤醒中断	0x00000104
65	51	可编程	ADC4	ADC4 全局中断	0x00000108

9.4 外部中断和事件控制器 (EXTI)

9.4.1 概述

图 9-1 外部中断 (EXTI) 接口框图



由图 9-1 可以看出，外部中断的触发源既可以是软件中断 (SWIEVR) 也可以是实际的外部中断通道，外部中断通道的信号会先经过边沿检测电路 (edge detect circuit) 的筛选。只要产生软件中断或外部中断信号其一，就会通过图中的或门电路输出给事件使能和中断使能两个与门电路，只要有中断被使能或事件被使能，就会产生中断或事件。EXTI 的六个寄存器由处理器通过 HB 接口访问。

9.4.2 唤醒事件说明

系统可以通过唤醒事件来唤醒由 WFE 指令引起的睡眠模式。唤醒事件通过以下两种配置产生：

- 在外设的寄存器里使能一个中断，但不在内核的 PFIC 里使能这个中断，同时在内核里使能 SEVONPEND 位。体现在 EXTI 中，就是使能 EXTI 中断，但不在 PFIC 中使能 EXTI 中断，同时使能 SEVONPEND 位。当 CPU 从 WFE 中唤醒后，需要清除 EXTI 的中断标志位和 PFIC 挂起位。
- 使能一个 EXTI 通道为事件通道，CPU 从 WFE 唤醒后无需清除中断标志位和 PFIC 挂起位的操作。

9.4.3 说明

使用外部中断需要配置相应外部中断通道，即选择相应触发沿，使能相应中断。当外部中断通道上出现了设定的触发沿时，将产生一个中断请求，对应的中断标志位也会被置位。对标志位写 1 可以清除该标志位。

使用外部硬件中断步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的中断使能位 (EXTI_INTENR)；
- 3) 配置触发沿 (EXTI_RTENR 或 EXTI_FTENR)，选择上升沿触发、下降沿触发或双边沿触发；
- 4) 在内核的 PFIC 中配置 EXTI 中断，以保证其可以正确响应。

使用外部硬件事件步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的事件使能位（EXTI_EVENTR）；
- 3) 配置触发沿（EXTI_RTENR 或 EXTI_FTENR），选择上升沿触发、下降沿触发或双边沿触发。

使用软件中断/事件步骤：

- 1) 使能外部中断（EXTI_INTENR）或外部事件（EXTI_EVENTR）；
- 2) 如果使用中断服务函数，需要设置内核的 PFIC 里 EXTI 中断；
- 3) 设置软件中断触发（EXTI_SWIEVR），即会产生中断。

9.4.4 外部事件映射

表 9-2 EXTI 中断映射

外部中断/事件线路	映射事件描述
EXTI0~EXTI15	Px0~Px15（x=A/B/C/D），任何一个 I/O 口都可以启用外部中断/事件功能，由 AFIO_EXTICRx 寄存器配置。
EXTI16	PVD 事件：超出电压监控阈值
EXTI17	USBHS 唤醒事件
EXTI18	USBPD 唤醒事件
EXTI19	USBSS 唤醒事件
EXTI20	RTC 闹钟事件
EXTI21	USART 唤醒事件

9.5 寄存器描述

9.5.1 EXTI 寄存器描述

表 9-3 EXTI 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTI_INTENR	0x40010400	中断使能寄存器	0x00000000
R32_EXTI_EVENTR	0x40010404	事件使能寄存器	0x00000000
R32_EXTI_RTENR	0x40010408	上升沿触发使能寄存器	0x00000000
R32_EXTI_FTENR	0x4001040C	下降沿触发使能寄存器	0x00000000
R32_EXTI_SWIEVR	0x40010410	软中断事件寄存器	0x00000000
R32_EXTI_INTFR	0x40010414	中断标志位寄存器	0x0000XXXX

9.5.1.1 中断使能寄存器（EXTI_INTENR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										MR21	MR20	MR19	MR19	MR17	MR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0

[21:0]	MRx	RW	使能外部中断通道 x 的中断请求信号： 1：使能此通道的中断； 0：屏蔽此通道的中断。	0
--------	-----	----	---	---

9.5.1.2 事件使能寄存器 (EXTI_EVENR)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										MR21	MR20	MR19	MR18	MR17	MR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
[21:0]	MRx	RW	使能外部中断通道 x 的事件请求信号： 1：使能此通道的事件； 0：屏蔽此通道的事件。	0

9.5.1.3 上升沿触发使能寄存器 (EXTI_RTENR)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										TR21	TR20	TR19	TR18	TR17	TR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
[21:0]	TRx	RW	使能外部中断通道 x 的上升沿触发： 1：使能此通道的上升沿触发； 0：禁止此通道的上升沿触发。	0

9.5.1.4 下降沿触发使能寄存器 (EXTI_FTENR)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										TR21	TR20	TR19	TR18	TR17	TR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
[21:0]	TRx	RW	使能外部中断通道 x 的下降沿触发： 1：使能此通道的下降沿触发；	0

			0: 禁止此通道的下降沿触发。	
--	--	--	-----------------	--

9.5.1.5 软中断事件寄存器 (EXTI_SWIEVR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										SWIER 21	SWIER 20	SWIER 19	SWIER 18	SWIER 17	SWIER 16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWIER 15	SWIER 14	SWIER 13	SWIER 12	SWIER 11	SWIER 10	SWIER 9	SWIER 8	SWIER 7	SWIER 6	SWIER 5	SWIER 4	SWIER 3	SWIER 2	SWIER 1	SWIER 0

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
[21:0]	SWIERx	RW	在相对应的外部触发中断通道上设置一个软件中断。这里置位会使中断标志位 (EXTI_INTFR) 对应位置位, 如果中断使能 (EXTI_INTENR) 或事件使能 (EXTI_EVENTR) 开启, 那么就会产生中断或事件。	0

9.5.1.6 中断标志位寄存器 (EXTI_INTFR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										IF21	IF20	IF19	IF18	IF17	IF16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IF15	IF14	IF13	IF12	IF11	IF10	IF9	IF8	IF7	IF6	IF5	IF4	IF3	IF2	IF1	IF0

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
[21:0]	IFx	RW1	中断标志位, 该位置位标志表示发生了对应的外部中断。写 1 可以清除此位。	0

9.5.2 PFIC 寄存器

表 9-4 PFIC 相关寄存器列表

名称	访问地址	描述	复位值
R32_PFIC_ISR1	0xE000E000	PFIC 中断使能状态寄存器 1	0x0000032C
R32_PFIC_ISR2	0xE000E004	PFIC 中断使能状态寄存器 2	0x00000000
R32_PFIC_ISR3	0xE000E008	PFIC 中断使能状态寄存器 3	0x00000000
R32_PFIC_IPR1	0xE000E020	PFIC 中断挂起状态寄存器 1	0x00000000
R32_PFIC_IPR2	0xE000E024	PFIC 中断挂起状态寄存器 2	0x00000000
R32_PFIC_IPR3	0xE000E028	PFIC 中断挂起状态寄存器 3	0x00000000
R32_PFIC_ITHRESDR	0xE000E040	PFIC 中断优先级阈值配置寄存器	0x00000000
R32_PFIC_CFGR	0xE000E048	PFIC 中断配置寄存器	0x00000000
R32_PFIC_GISR	0xE000E04C	PFIC 中断全局状态寄存器	0x00000000

R32_PFI C_VTFIDR	0xE000E050	PFIC VTF 中断 ID 配置寄存器	0xFFFFFFFF
R32_PFI C_VTFADDRR0	0xE000E060	PFIC VTF 中断 0 偏移地址寄存器	0xFFFFFFFF
R32_PFI C_VTFADDRR1	0xE000E064	PFIC VTF 中断 1 偏移地址寄存器	0xFFFFFFFF
R32_PFI C_VTFADDRR2	0xE000E068	PFIC VTF 中断 2 偏移地址寄存器	0xFFFFFFFF
R32_PFI C_VTFADDRR3	0xE000E06C	PFIC VTF 中断 3 偏移地址寄存器	0xFFFFFFFF
R32_PFI C_IENR1	0xE000E100	PFIC 中断使能设置寄存器 1	0x00000000
R32_PFI C_IENR2	0xE000E104	PFIC 中断使能设置寄存器 2	0x00000000
R32_PFI C_IENR3	0xE000E108	PFIC 中断使能设置寄存器 3	0x00000000
R32_PFI C_IRER1	0xE000E180	PFIC 中断使能清除寄存器 1	0x00000000
R32_PFI C_IRER2	0xE000E184	PFIC 中断使能清除寄存器 2	0x00000000
R32_PFI C_IRER3	0xE000E188	PFIC 中断使能清除寄存器 3	0x00000000
R32_PFI C_IPSR1	0xE000E200	PFIC 中断挂起设置寄存器 1	0x00000000
R32_PFI C_IPSR2	0xE000E204	PFIC 中断挂起设置寄存器 2	0x00000000
R32_PFI C_IPSR3	0xE000E208	PFIC 中断挂起设置寄存器 3	0x00000000
R32_PFI C_IPRR1	0xE000E280	PFIC 中断挂起清除寄存器 1	0x00000000
R32_PFI C_IPRR2	0xE000E284	PFIC 中断挂起清除寄存器 2	0x00000000
R32_PFI C_IPRR3	0xE000E288	PFIC 中断挂起清除寄存器 3	0x00000000
R32_PFI C_IACR1	0xE000E300	PFIC 中断激活状态寄存器 1	0x00000000
R32_PFI C_IACR2	0xE000E304	PFIC 中断激活状态寄存器 2	0x00000000
R32_PFI C_IACR3	0xE000E308	PFIC 中断激活状态寄存器 3	0x00000000
R32_PFI C_IPRIORx	0xE000E400	PFIC 中断优先级配置寄存器	0x00000000
R32_PFI C_WAKEIPO	0xE000E720	PFIC 唤醒指令指针寄存器 0	0x00000001
R32_PFI C_CSTAR0	0xE000E780	PFIC 内核状态寄存器 0	0x00000000
R32_PFI C_EENR	0xE000EC80	PFIC 事件使能寄存器	0xFFFFFFFF
R32_PFI C_EPR	0xE000EC84	PFIC 事件挂起寄存器	0x00000000
R32_PFI C_EWUPR	0xE000EC88	PFIC 事件唤醒寄存器	0x00000000
R32_PFI C_SCTLR	0xE000ED10	PFIC 系统控制寄存器	0x00000000

注：1. NMI、HardFault、ECALL-M、ECALL-U、BREAKPOINT 中断默认总是使能。

2. ECALL-M、ECALL-U、BREAKPOINT 均为 EXC 的一种情况，状态由 EXC 的状态位 bit3 表示。

3. NMI、EXC 支持中断挂起清除和设置操作，不支持中断使能清除和设置操作。

4. ECALL-M、ECALL-U、BREAKPOINT 不支持中断挂起清除和设置、中断使能清除和设置操作。

9.5.2.1 PFIC 中断使能状态寄存器 1 (PFIC_ISR1)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTENSTA[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTENSTA15	INTENSTA14	INTENSTA13	INTENSTA12	Reserved	INTENSTA9	INTENSTA8	Reserved	INTENSTA5	Reserved	INTENSTA3	INTENSTA2	Reserved			

位	名称	访问	描述	复位值
[31:12]	INTENSTA	RO	12#-31#中断当前使能状态。 1：当前编号中断已使能； 0：当前编号中断未启用。	0

[11:10]	Reserved	R0	保留。	0
[9:8]	INTENSTA	R0	8#-9#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0x3
[7:6]	Reserved	R0	保留。	0
5	INTENSTA	R0	5#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	1
4	Reserved	R0	保留。	0
[3:2]	INTENSTA	R0	2#-3#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0x3
[1:0]	Reserved	R0	保留。	0

9.5.2.2 PFIC 中断使能状态寄存器 2 (PFIC_ISR2)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTENSTA[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTENSTA[47:32]															

位	名称	访问	描述	复位值
[31:0]	INTENSTA	R0	32#-63#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0

9.5.2.3 PFIC 中断使能状态寄存器 3 (PFIC_ISR3)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														INTENSTA [65:64]	

位	名称	访问	描述	复位值
[31:2]	Reserved	R0	保留。	0
[1:0]	INTENSTA	R0	64#-65#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0

9.5.2.4 PFIC 中断挂起状态寄存器 1 (PFIC_IPR1)

偏移地址: 0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSTA[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDS TA15	PENDS TA14	PENDS TA13	PENDS TA12	Reserved		PENDS TA9	PENDS TA8	Reserved		PENDS TA5	Reser ved	PENDS TA3	PENDS TA2	Reserved	

位	名称	访问	描述	复位值
[31:12]	PENDSTA	R0	12#-31#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[11:10]	Reserved	R0	保留。	0
[9:8]	PENDSTA	R0	8#-9#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[7:6]	Reserved	R0	保留。	0
5	PENDSTA	R0	5#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
4	Reserved	R0	保留。	0
[3:2]	PENDSTA	R0	2#-3#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[1:0]	Reserved	R0	保留。	0

9.5.2.5 PFIC 中断挂起状态寄存器 2 (PFIC_IPR2)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSTA[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDSTA[47:32]															

位	名称	访问	描述	复位值
[31:0]	PENDSTA	R0	32#-63#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0

9.5.2.6 PFIC 中断挂起状态寄存器 3 (PFIC_IPR3)

偏移地址: 0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														PENDSTA	

	[65:64]
--	---------

位	名称	访问	描述	复位值
[31:2]	Reserved	R0	保留。	0
[1:0]	PENDSTA	R0	64#~65#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0

9.5.2.7 PFIC 中断优先级阈值配置寄存器 (PFIC_ITHRESDR)

偏移地址: 0x40

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	THRESHOLD[7:0]
----------	----------------

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
[7:0]	THRESHOLD	RW	中断优先级阈值设置值。 中断优先级低于所设阈值的中断在挂起时 不执行中断服务; 此寄存器为 0 时表示阈值 寄存器功能无效。 [7:4]: 优先级阈值; [3:0]: 保留, 固定为 0。	0

9.5.2.8 PFIC 中断配置寄存器 (PFIC_CFGR)

偏移地址: 0x48

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

KEYCODE[15:0]

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	SYSRST	Reserved
----------	--------	----------

位	名称	访问	描述	复位值
[31:16]	KEYCODE[15:0]	WO	Key 控制关键字, 写入 Beef 时有效, 否则操作无效。	0
[15:8]	Reserved	R0	保留。	0
7	SYSRST	WO	复位寄存器, 系统复位写入 0xBEEF0080 时系统复位, 其他值无效。 注: 与 PFIC_SCTLR 寄存器 SYSRST 位作用相同。	0
[6:0]	Reserved	R0	保留。	0

9.5.2.9 PFIC 中断全局状态寄存器 (PFIC_GISR)

偏移地址: 0x4C

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EX_STATE [1:0]		LOCK_ UP	DBG_M ODE	GLOB L_IE	Rese rved	GPEN DSTA	GACT STA	NESTSTA[7:0]							

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:14]	EX_STATE[1:0]	R0	内核状态寄存器, 用于获取内核的运行状态 00: 运行; 01: 浅睡眠; 10: 深睡眠; 11: 深睡眠 (锁定)。	0
13	LOCK_UP	R0	内核锁定状态寄存器, 用于查询内核是否处于锁定态。 1: 锁定; 0: 非锁定。	0
12	DBG_MODE	R0	内核调试模式寄存器, 用于查询内核是否处于调试模式 1: 内核处于调试模式; 0: 内核处于非调试模式。	0
11	GLOBL_IE	R0	内核全局中断使能寄存器, 用于查询内核全局中断是否使能 1: 内核全局中断使能开启; 0: 内核全局中断使能关闭。	0
10	Reserved	R0	保留。	0
9	GPENDSTA	R0	当前是否有中断处于挂起: 1: 有; 0: 没有。	0
8	GACTSTA	R0	当前是否有中断被执行: 1: 有; 0: 没有。	0
[7:0]	NESTSTA	R0	当前中断嵌套状态, 用于查询内核中断的嵌套状态。同 CSR 寄存器的 INEST_CTLR 寄存器 nest_sta 位。	0

9.5.2.10 PFIC VTF 中断 ID 配置寄存器 (PFIC_VTFIDR)

偏移地址: 0x50

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
VTFID3								VTFID2							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VTFID1								VTFID0							

位	名称	访问	描述	复位值
[31:24]	VTFID3	RW	配置 VTF 中断 3 的中断编号。	X
[23:16]	VTFID2	RW	配置 VTF 中断 2 的中断编号。	X

[15:8]	VTFID1	RW	配置 VTF 中断 1 的中断编号。	X
[7:0]	VTFID0	RW	配置 VTF 中断 0 的中断编号。	X

9.5.2.11 PFIC VTF 中断 0 地址寄存器 (PFIC_VTFADDRR0)

偏移地址: 0x60

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR0[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR0[15:1]															VTF0EN

位	名称	访问	描述	复位值
[31:1]	ADDR0	RW	VTF 中断 0 服务程序地址 bit[31:1]。	X
0	VTF0EN	RW	VTF 中断 0 使能位: 1: 启用 VTF 中断 0 通道; 0: 关闭。	0

9.5.2.12 PFIC VTF 中断 1 地址寄存器 (PFIC_VTFADDRR1)

偏移地址: 0x64

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR1[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR1[15:1]															VTF1EN

位	名称	访问	描述	复位值
[31:1]	ADDR1	RW	VTF 中断 1 服务程序地址 bit[31:1]。	X
0	VTF1EN	RW	VTF 中断 1 使能位: 1: 启用 VTF 中断 1 通道; 0: 关闭。	0

9.5.2.13 PFIC VTF 中断 2 地址寄存器 (PFIC_VTFADDRR2)

偏移地址: 0x68

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR2[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR2[15:1]															VTF2EN

位	名称	访问	描述	复位值
[31:1]	ADDR2	RW	VTF 中断 2 服务程序地址 bit[31:1]。	X
0	VTF2EN	RW	VTF 中断 2 使能位: 1: 启用 VTF 中断 2 通道; 0: 关闭。	0

9.5.2.14 PFIC VTF 中断 3 地址寄存器 (PFIC_VTFADDRR3)

偏移地址: 0x6C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR3[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR3[15:1]														VTF3EN	

位	名称	访问	描述	复位值
[31:1]	ADDR3	RW	VTF 中断 3 服务程序地址 bit[31:1]。	X
0	VTF3EN	RW	VTF 中断 3 使能位: 1: 启用 VTF 中断 3 通道; 0: 关闭。	0

9.5.2.15 PFIC 中断使能设置寄存器 1 (PFIC_IENR1)

偏移地址: 0x100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTEN[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTEN15	INTEN14	INTEN13	INTEN12	Reserved											

位	名称	访问	描述	复位值
[31:12]	INTEN	WO	12#~31#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

9.5.2.16 PFIC 中断使能设置寄存器 2 (PFIC_IENR2)

偏移地址: 0x104

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTEN[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTEN[47:32]															

位	名称	访问	描述	复位值
[31:0]	INTEN	WO	32#~63#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0

9.5.2.17 PFIC 中断使能设置寄存器 3 (PFIC_IENR3)

偏移地址: 0x108

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														INTEN [65:64]	

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
[1:0]	INTEN	WO	64#~65#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0

9.5.2.18 PFIC 中断使能清除寄存器 1 (PFIC_IRER1)

偏移地址: 0x180

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTRSET[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTRSET15	INTRSET14	INTRSET13	INTRSET12	Reserved											

位	名称	访问	描述	复位值
[31:12]	INTRSET	WO	12#~31#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

9.5.2.19 PFIC 中断使能清除寄存器 2 (PFIC_IRER2)

偏移地址: 0x184

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTRSET[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTRSET[47:32]															

位	名称	访问	描述	复位值
[31:0]	INTRSET	WO	32#~63#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0

9.5.2.20 PFIC 中断使能清除寄存器 3 (PFIC_IRER3)

偏移地址: 0x188

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														INTRSET [65:64]	

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
[1:0]	INTRSET	WO	64#-65#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0

9.5.2.21 PFIC 中断挂起设置寄存器 1 (PFIC_IPSR1)

偏移地址: 0x200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSET [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEND SET15	PEND SET14	PEND SET13	PEND SET12	Reserved		PEND SET9	PEND SET8	Reserved		PEND SET5	Reserved	PEND SET3	PEND SET2	Reserved	

位	名称	访问	描述	复位值
[31:12]	PENDSET	WO	12#-31#中断挂起设置, 13#和 15#保留。 1: 当前编号中断挂起; 0: 无影响。	0
[11:10]	Reserved	RO	保留。	0
[9:8]	PENDSET	RO	8#-9#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[7:6]	Reserved	RO	保留。	0
5	PENDSET	RO	5#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
4	Reserved	RO	保留。	0
[3:2]	PENDSET	WO	2#-3#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

9.5.2.22 PFIC 中断挂起设置寄存器 2 (PFIC_IPSR2)

偏移地址: 0x204

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSET [63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

PENDSET[47:32]

位	名称	访问	描述	复位值
[31:0]	PENDSET	WO	32#~63#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0

9.5.2.23 PFIC 中断挂起设置寄存器 3 (PFIC_IPSR3)

偏移地址: 0x208

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														PENDSET [65:64]	

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
[1:0]	PENDSET	WO	64#~65#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0

9.5.2.24 PFIC 中断挂起清除寄存器 1 (PFIC_IPRR1)

偏移地址: 0x280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDRST[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEND RST15	PEND RST14	PEND RST13	PEND RST12	Reserved		PEND RST9	PEND RST8	Reserved		PEND RST5	Rese rved	PEND RST3	PEND RST2	Reserved	

位	名称	访问	描述	复位值
[31:12]	PENDRST	WO	12#~31#中断挂起清除, 13#和 15#保留。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[11:10]	Reserved	RO	保留。	0
[9:8]	PENDRST	RO	8#~9#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[7:6]	Reserved	RO	保留。	0
5	PENDRST	RO	5#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
4	Reserved	RO	保留。	0

[3:2]	PENDRST	WO	2#-3#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

9.5.2.25 PFIC 中断挂起清除寄存器 2 (PFIC_IPRR2)

偏移地址: 0x284

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDRST [63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PENDRST [47:32]															

位	名称	访问	描述	复位值
[31:0]	PENDRST	WO	32#-63#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0

9.5.2.26 PFIC 中断挂起清除寄存器 3 (PFIC_IPRR3)

偏移地址: 0x288

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														PENDRST [65:64]	

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
[1:0]	PENDRST	WO	64#-65#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0

9.5.2.27 PFIC 中断激活状态寄存器 1 (PFIC_IACR1)

偏移地址: 0x300

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IACTS [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IACTS15	IACTS14	IACTS13	IACTS12	Reserved								IACTS3	IACTS2	Reserved	

位	名称	访问	描述	复位值
[31:12]	IACTS	RO	12#-31#中断执行状态, 13#和 15#保留。 1: 当前编号中断执行中;	0

			0: 当前编号中断没执行。	
[11:4]	Reserved	R0	保留。	0
[3:2]	IACTS	R0	2#~3#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[1:0]	Reserved	R0	保留。	0

9.5.2.28 PFIC 中断激活状态寄存器 2 (PFIC_IACTR2)

偏移地址: 0x304

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IACTS[63:48]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IACTS[47:32]															

位	名称	访问	描述	复位值
[31:0]	IACTS	R0	32#~63#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0

9.5.2.29 PFIC 中断激活状态寄存器 3 (PFIC_IACTR3)

偏移地址: 0x308

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														IACTS [65:64]	

位	名称	访问	描述	复位值
[31:2]	Reserved	R0	保留。	0
[1:0]	IACTS	R0	64#~65#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0

9.5.2.30 PFIC 中断优先级配置寄存器 (PFIC_IPRIORx) (x=0~63)

偏移地址: 0x400 ~ 0x4FF

控制器支持 256 个中断 (0~255), 每个中断使用 8bit 来设置控制优先级。

	31	24	23	16	15	8	7	0
IPRIOR63	PRIO_255		PRIO_254		PRIO_253		PRIO_252	
...	...		...		...		...	
IPRIORx	PRIO_ (4x+3)		PRIO_ (4x+2)		PRIO_ (4x+1)		PRIO_ (4x)	

...	...	...	...	...
IPRIOR0	PRI0_3	PRI0_2	PRI0_1	PRI0_0

位	名称	访问	描述	复位值
[2047:2040]	IP_255	RW	同 IP_0 描述。	0
...	...	...	...	...
[31:24]	IP_3	RW	同 IP_0 描述。	0
[23:16]	IP_2	RW	同 IP_0 描述。	0
[15:8]	IP_1	RW	同 IP_0 描述。	0
[7:0]	IP_0	RW	编号 0 中断优先级配置： [7:4]：优先级控制位，数值越小，优先级越高，其中抢占位受 CSR 寄存器 preempt 控制。 preempt 寄存器值为 0 时，无抢占位。 preempt 寄存器值为 1 时，bit7 为抢占位。 preempt 寄存器值为 2 时，bit7-6 为抢占位。 preempt 寄存器值位 3 时，bit7-5 为抢占位。 内核最多支持 2 级嵌套，嵌套满时无法继续抢占。 [3:0]位固定为 0。	0

9.5.2.31 PFIC 唤醒指令指针寄存器 0 (PFIC_WAKEIP0)

偏移地址：0x720

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IP_RELOAD0[30:15]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IP_RELOAD0[14:0]															SHUTD OWN0

位	名称	访问	描述	复位值
[31:1]	IP_RELOAD0	RW	内核 C0 唤醒时 PC 地址寄存器,用于上电唤醒和复位唤醒后 PC 值的重装载。	0
0	SHUTDOWN0	RW	内核 C0 深睡眠（锁定）取消寄存器，用于上电后进入深睡眠（锁定）状态的内核取消锁定，允许被时间唤醒： 1：锁定； 0：解锁锁定。	1

9.5.2.32 PFIC 内核状态寄存器 0 (PFIC_CSTAR0)

偏移地址：0x780

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CPU_ex_state_0	CPU_lock_up_0	CPU_dbg_mode_0	CPU_global_ie_0	Reserved	CPU_irq_pending_0	CPU_irq_active_0	CPU_nest_sta_0								

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:14]	CPU_ex_state_0	R0	内核 C0 状态寄存器,用于获取内核 C0 的运行状态: 00: 运行; 01: 浅睡眠; 10: 深睡眠; 11: 深睡眠(锁定)。	0
13	CPU_lock_up_0	R0	内核 C0 锁定状态寄存器,用于查询内核 C0 是否处于锁定态: 1: 锁定; 0: 非锁定。	0
12	CPU_dbg_mode_0	R0	内核 C0 调试模式寄存器,用于查询内核 C0 是否处于调试模式: 1: 内核处于调试模式; 0: 内核处于非调试模式。	0
11	CPU_global_ie_0	R0	内核 C0 全局中断使能寄存器,用于查询内核 C0 全局中断是否使能: 1: 内核全局中断使能开启; 0: 内核全局中断使能关闭。	0
10	Reserved	R0	保留。	0
9	CPU_irq_pending_0	R0	内核 C0 中断挂起标志寄存器,用于查询内核 C0 是否存在未处理的中断: 1: 内核存在未处理的中断; 0: 内核不存在未处理的中断。	0
8	CPU_irq_active_0	R0	内核 C0 中断活跃标志寄存器,用于查询内核 C0 是否正在处理中断 1: 内核正在处理中断; 0: 内核未处理中断。	0
[7:0]	CPU_nest_sta_0	R0	内核 C0 中断嵌套状态寄存器,用于查询内核 C0 中断的嵌套状态。同 CSR 寄存器的 INEST_CTLR 寄存器 nest_sta 位。	0

9.5.2.33 PFIC 事件使能寄存器 (PFIC_EENR)

偏移地址: 0xC80

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EVENTEN[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EVENTEN[15:0]															

位	名称	访问	描述	复位值
[31:0]	EVENTEN	RW	31#-0#事件唤醒使能： 1：允许对应事件在睡眠中唤醒内核； 0：屏蔽对应事件，本事件发生时不允许唤醒内核。 最多支持 32 个事件源，其中 0-7 为电平触发（高有效），8-31 为脉冲触发： 0#：内核暂停请求； 1#：内核中断请求； 7#-2#：保留； 8#：内核进入中断； 9#：内核退出中断； 10#：新的中断挂起；（对于共享中断，不区分该中断是否路由至本地内核） 11#：内核发送事件；（本地内核的发送事件） 12#：内核接收事件；（其它内核的发送事件） 13#：系统接收事件；（系统配置的事件，例如 GPIO 翻转事件...） 31#-14#：保留。	0xFFFF FFFFFF

9.5.2.34 PFIC 事件挂起寄存器 (PFIC_EPR)

偏移地址：0xC84

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EVENT_PEND[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EVENT_PEND[15:8]								EVENT_PEND[7:0]							

位	名称	访问	描述	复位值
[31:8]	EVENT_PEND	RW1Z	31#-8#事件挂起状态，写 1 可清零： 1：对应事件发生未被处理； 0：对应事件未发生。	0
[7:0]	EVENT_PEND	RO	7#-0#事件挂起状态，不可清除： 1：对应事件发生未被处理； 0：对应事件未发生。	0

9.5.2.35 PFIC 事件唤醒寄存器 (PFIC_EWUPR)

偏移地址：0xC88

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EVENT_WUP[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

EVENT_WUP[15:0]

位	名称	访问	描述	复位值
[31:0]	EVENT_WUP	RO	31#-0#事件唤醒寄存器： 1：对应事件将内核从睡眠中唤醒； 0：对应事件不是本次唤醒内核的事件。	0

9.5.2.36 PFIC 系统控制寄存器 (PFIC_SCTLR)

偏移地址：0xD10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SYS RST	Reserved							HART_ID							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										SET EVENT	SEV ONPEND	WFI TO WFE	SLEEP DEEP	SLEEP ONEXIT	Reser ved

位	名称	访问	描述	复位值
31	SYSRST	RW1	系统复位，自动清 0。写 1 有效，写 0 无效，与 PFIC_CFGR 寄存器相同效果	0
[30:24]	Reserved	RO	保留。	0
[23:16]	HART_ID	RO	内核 ID 寄存器，用于获取读本寄存器的内核 ID： 1：本内核为 C1； 0：本内核为 C0。	0
[15:6]	Reserved	RO	保留。	0
5	SENDEVENT	WO	写事件，产生一次写事件，可用于唤醒其他内核。	0
4	SEVONPEND	RW	当发生事件或者中断挂起状态时，可以从 WFE 指令后唤醒系统，如果未执行 WFE 指令，将在下次执行该指令后立即唤醒系统。 1：启用的事件和所有中断（包括未开启中断）都能唤醒系统系统； 0：只有启用的事件和启用的中断可以唤醒。	0
3	WFI TO WFE	RW	WFI 命令执行为 WFE，WFE 是自定义指令，本寄存器置 1 后，内核执行 WFI 指令后进入低功耗状态，等待外部事件发生后可唤醒内核。 1：WFI 指令后等待事件唤醒内核； 0：WFI 指令后等待中断唤醒内核。	0
2	SLEEPDEEP	RW	控制系统的低功耗模式： 1：deepsleep 0：sleep	0
1	SLEEPONEXIT	RW	控制离开中断服务程序后，系统状态： 1：系统进入低功耗模式； 0：系统进入主程序。	0

0	Reserved	R0	保留。	0
---	----------	----	-----	---

9.5.3 STK 寄存器描述

表 9-5 STK 相关寄存器列表

名称	访问地址	描述	复位值
R32_STK_CTLR	0xE000F000	系统计数控制寄存器	0x00000000
STK_SR	0xE000F004	系统计数器状态寄存器	0x00000000
R32_STK_CNTL	0xE000F008	系统计数器低位寄存器	0xFFFFFFFF
R32_STK_CMPLR	0xE000F010	计数比较低位寄存器	0xFFFFFFFF

注：适用于基于 32 位 RISC-V 指令集及架构设计的通用微控制器。

9.5.3.1 系统计数控制寄存器（STK_CTLR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											MODE	STRE	STCLK	STIE	STE

位	名称	访问	描述	复位值
[31:5]	Reserved	R0	保留。	0
4	MODE	RW	计数模式： 1：向下计数； 0：向上计数。	0
3	STRE	RW	自动重载计数使能位： 1：向上计数到比较值后重新从 0 开始计数， 向下计数到 0 后，重新从比较值开始计数； 0：继续向上/向下计数。	0
2	STCLK	RW	计数器时钟源选择位： 1：HCLK 做时基； 0：HCLK/8 做时基。	0
1	STIE	RW	计数器中断使能控制位： 1：使能计数器中断； 0：关闭计数器中断。	0
0	STE	RW	系统计数器使能控制位： 1：启动系统计数器 STK； 0：关闭系统计数器 STK，计数器停止计数。	0

9.5.3.2 系统计数器状态寄存器（STK_SR）

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWIE	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	CNTIF
----------	-------

位	名称	访问	描述	复位值
31	SWIE	RW	软件中断触发使能 (SW) : 1: 触发软件中断; 0: 关闭触发。 注: 进入软件中断后须将此位清 0, 否则将一直触发。	0
[30:1]	Reserved	RO	保留。	0
0	CNTIF	RW	计数值比较标志, 写 0 清除, 写 1 无效: 1: 向上计数达到比较值, 向下计数到 0; 0: 未达到比较值。	0

9.5.3.3 系统计数器低位寄存器 (STK_CNTL)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:0]	CNT[31:0]	RW	当前计数器计数值低 32 位。	X

9.5.3.4 计数比较低位寄存器 (STK_CMPLR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP[15:0]															

位	名称	访问	描述	复位值
[31:0]	CMP[31:0]	RW	设置比较计数器值低 32 位。 当向上计数 CMP 寄存器值等于 CNT 计数器值 或向下计数 CNT 计数器值为 0 时将触发 STK 中断。	X

9.5.4 专用 CSR 寄存器

RISC-V 架构中定义了一些控制和状态寄存器 (Control and Status Register, CSR), 用于配置或标识或记录运行状态。CSR 寄存器属于内核内部的寄存器, 使用专用的 12 位地址空间。

注: 此类寄存器标注为 “MRW, MRO, MRW1” 属性的需要系统在机器模式下才能访问。

表 9-6 专用 CSR 寄存器列表

名称	CSR 地址	描述	复位值
MVENDORID	0xF11	芯片制造商 ID 寄存器	0x00000000
MARCHID	0xF12	芯片结构 ID 寄存器	0xDC68D86D
MIMPID	0xF13	内核 ID 寄存器	0xDC688002
MHARTID	0xF14	内核 ID 寄存器	0x00000000
MSTATUS	0x300	机器状态寄存器	0x00000000
MISA	0x301	机器指令集寄存器	0x40901127
MTVEC	0x305	机器模式异常基地址寄存器	0x00000000
MSCRATCH	0x340	机器模式临时寄存器	0xFFFFFFFF
MEPC	0x341	机器异常程序计数器寄存器	0xFFFFFFFF
MCAUSE	0x342	机器异常寄存器	0x000000XX
MTVAL	0x343	机器自陷值寄存器	0xFFFFFFFF
TINFO	0x7A4	触发器信息寄存器	0x00000004
DCSR	0x7B0	调试控制和状态寄存器	0x40000000
DPC	0x7B1	调试 PC 地址寄存器	0xFFFFFFFF
DSCRATCH0	0x7B2	调试模式临时寄存器 0	0xFFFFFFFF
DSCRATCH1	0x7B3	调试模式临时寄存器 1	0xFFFFFFFF
DBGMCU_0	0x7C0	调试寄存器 0	0x00000000
FFLAGS	0x001	浮点累计异常标记寄存器	0x00000000
FRM	0x002	浮点舍入模式寄存器	0x00000000
FCSR	0x003	浮点控制和状态寄存器	0x00000000
CPU_RUN_CTLR	0xBC0	处理器运行控制寄存器	0x12370000
INEST_CTLR	0xBC1	中断嵌套控制寄存器	0x00000000
MIE	0xBC8	机器中断寄存器	0x00000000
UACCES_MSTATUS	0x800	用户访问机器状态寄存器	0x00000000
HW_POPDM_CTLR	0x804	硬件压栈控制寄存器	0x00000004

9.5.4.1 芯片制造商 ID 寄存器 (MVENDORID)

CSR 地址: 0xF11

位	名称	访问	描述	复位值
[31:0]	mvendorid[31:0]	MRO	芯片制造商 ID, 固定值为 0。	0

9.5.4.2 芯片结构 ID 寄存器 (MARCHID)

CSR 地址: 0xF12

位	名称	访问	描述	复位值
[31:0]	marchid[31:0]	MRO	芯片结构 ID, 固定值不可修改。	0xDC68D86D

9.5.4.3 机器实现 ID 寄存器 (MIMPID)

CSR 地址: 0xF13

位	名称	访问	描述	复位值
[31:0]	mimpid[31:0]	MRO	机器实现 ID, 固定值不可修改。	0xDC688002

9.5.4.4 内核 ID 寄存器 (MHARTID)

CSR 地址: 0xF14

位	名称	访问	描述	复位值
[31:0]	mhartid[31:0]	MRO	内核 ID, 表明本内核在芯片结构中的内核 ID 号。	0

9.5.4.5 机器状态寄存器 (MSTATUS)

CSR 地址: 0x300

位	名称	访问	描述	复位值
31	SD	MRO	用于标记浮点指令是否处于脏状态。	0
[30:15]	Reserved	MRO	保留。	0
[14:13]	FS[1:0]	MRW	浮点指令集状态, 值不为 0 时允许单精度浮点指令 (F) 执行: 00: OFF; 01: Initial; 10: Clean; 11: Dirty。	0
[12:11]	MPP[1:0]	MRW	保存/恢复进入异常前的机器状态, 进入异常时更新为异常前的机器状态: 00: 退出异常时机器状态设置为 U 模式; 01: 保留; 10: 保留; 11: 退出异常时机器状态设置为 M 模式。	0
[10:8]	Reserved	MRO	保留。	0
7	MPIE	MRW	保存进入中断时的中断使能状态: 1: 退出中断后使能全局中断; 0: 退出中断后关闭全局中断。	0
[6:4]	Reserved	MRO	保留。	0
3	MIE	MRW	全局中断使能, 退出中断时更新为 MPIE 值: 1: 全局中断使能, 允许处理器响应中断请求; 0: 全局中断关闭, 不允许处理器响应中断请求。	0
[2:0]	Reserved	MRO	保留。	0

9.5.4.6 机器指令集寄存器 (MISA)

CSR 地址: 0x301

位	名称	访问	描述	复位值
[31:30]	XLEN[1:0]	MRO	机器基本整数位宽和基本指令位宽信息, 32 位宽内核, 固定值为 1。	1
[29:24]	Reserved	MRO	保留。	0
23	X	MRO	本内核支持执行自定义指令集。	1
[22:21]	Reserved	MRO	保留。	0
20	U	MRO	支持用户模式运行。	1

[19:13]	Reserved	MRO	保留。	0
12	M	MRO	本内核支持执行乘法指令集。	1
[11:9]	Reserved	MRO	保留。	0
8	I	MRO	本内核支持执行基本整数指令集。	1
[7:6]	Reserved	MRO	保留。	0
5	F	MRO	本内核支持执行单精度浮点指令集。	1
[4:3]	Reserved	MRO	保留。	0
2	C	MRO	本内核支持执行压缩指令集。	1
1	B	MRO	本内核支持执行位操作指令集。	1
0	A	MRO	本内核支持执行原子指令集。	1

9.5.4.7 机器模式异常基地址寄存器 (MTVEC)

CSR 地址: 0x305

位	名称	访问	描述	复位值
[31:10]	mtvec_base[21:0]	MRW	处理器发生异常时跳转的基地址高位, 1kB 对齐, 实际 32 位基地址 BASE = {mtvec_base, 10'h0}。	0
[9:2]	Reserved	MRO	保留。	0
1	mode1	RW	向量表模式 1: 1: 中断向量表中存放跳转地址; 0: 中断向量表中存放跳转指令。	0
0	mode0	RW	向量表模式 0: 1: 所有中断/异常独立入口, 跳转地址为 BASE+4*IRQ/EXC ID; 0: 所有中断/异常统一入口, 均跳转到异常跳转基地址。	0

9.5.4.8 机器模式临时寄存器 (MSCRATCH)

CSR 地址: 0x340

位	名称	访问	描述	复位值
[31:0]	mscratch[31:0]	MRW	机器模式临时寄存器。	X

9.5.4.9 机器异常程序计数器寄存器 (MEPC)

CSR 地址: 0x341

位	名称	访问	描述	复位值
[31:0]	mepc[31:0]	MRW	保存退出中断/异常时恢复的 PC 地址, mepc[0] 固定为 0。	X

9.5.4.10 机器异常寄存器 (MCAUSE)

CSR 地址: 0x342

位	名称	访问	描述	复位值
31	Interrupt	RW	中断/异常标志位: 1: 异常/中断由外部产生; 0: 异常/中断由内核产生。	X

[30:8]	Reserved	RO	保留。	0
[7:0]	Exception Code[7:0]	RW	保存产生异常或中断的源信息。	X

中断异常源编码:

Interrupt/Exception	Exception Code	中断/异常源
1	2	保留 NMI
1	3	机器模式软件中断
1	4	用户模式定时器中断
1	5	监视模式定时器中断
1	6	保留
1	7	机器模式定时器中断
1	8	用户模式外部中断
1	11	机器模式外部中断
1	12	系统定时器中断
1	≥16	保留平台中断 id
0	0	指令地址非对齐
0	1	指令访问错误
0	2	非法指令
0	3	断点
0	4	读地址非对齐
0	5	读访问错误
0	6	写/原子操作地址非对齐
0	7	写/原子操作访问错误
0	8	用户模式 ecall
0	11	机器模式 ecall
0	≥16	保留

9.5.4.11 机器自陷值寄存器 (MTVAL)

CSR 地址: 0x343

位	名称	访问	描述	复位值
[31:0]	mtval[31:0]	RW	保存自陷的附加信息。	X

mtval 寄存器在 trap 中保存的附加信息:

异常类型	Mcause	保存信息
指令地址非对齐	0	指令 PC
指令访问失败	1	指令 PC
非法指令	2	指令机器码
读地址非对齐	4	读数据地址
读访问失败	5	读数据地址
写/原子访问失败	6	写数据地址
写/原子地址非对齐	7	写数据地址

9.5.4.12 触发器信息寄存器 (TINFO)

CSR 地址: 0x7A4

位	名称	访问	描述	复位值
[31:0]	tinfo[31:0]	MRO	触发器信息寄存器，对应 TDATA1 寄存器 type 值，type 值为 2，tinfo 的第 2 位置 1。	0x4

9.5.4.13 调试控制和状态寄存器 (DCSR)

CSR 地址：0x7B0

位	名称	访问	描述	复位值
[31:28]	exdebug[3:0]	MRO	存在符合调试器协议的外部调试器。	0x4
[27:16]	Reserved	MRO	保留。	0
15	ebreakm	MRW	机器模式下 ebreak 指令进入调试模式使能： 1：机器模式下运行 ebreak 指令，处理器进入调试模式； 0：机器模式下运行 ebreak 指令，处理器进入异常。	0
[14:13]	Reserved	MRO	保留。	0
12	ebreaku	MRW	用户模式下 ebreak 指令进入调试模式使能： 1：用户模式下运行 ebreak 指令，处理器进入调试模式； 0：用户模式下运行 ebreak 指令，处理器进入异常。	0
[11:10]	Reserved	MRO	保留。	0
9	stoptime	MRW	计时器暂停使能： 1：调试模式中计数器停止计数； 0：调试模式中计数器正常工作。	0
[8:6]	dcause[2:0]	MRW	调试源寄存器，用于标记引起进入调试模式的具体事件 000：复位值； 001：程序中 ebreak 指令触发调试（优先级 3）； 010：保留； 011：调试器产生暂停请求（优先级 1）； 100：保留； 101：未实现； 110：未实现； 111：保留。	0
[5:4]	Reserved	MRO	保留。	0
3	nmip	MRO	内核 NMI 中断挂起标志。	0
2	Reserved	MRO	保留。	0
[1:0]	prv[1:0]	MRW	记录进入到调试模式前的机器状态： 00：从用户模式进入调试模式，恢复时处理器恢复到用户模式； 01、10：保留；	0

			11: 从机器模式进入调试模式, 恢复时处理器恢复到机器模式。	
--	--	--	---------------------------------	--

9.5.4.14 调试 PC 地址寄存器 (DPC)

CSR 地址: 0x7B1

位	名称	访问	描述	复位值
[31:0]	dpc[31:0]	RW	保存退出调试模式时恢复的 PC 地址。	X

不同调试请求源引起的跳转到调试模式, dpc 保存的地址如下表:

诱因	保存地址
ebreak	Ebreak 的指令地址。
暂停请求	进入调试模式时下一条应该执行的指令地址。

9.5.4.15 调试模式临时寄存器 0 (DSCRATCH0)

CSR 地址: 0x7B2

位	名称	访问	描述	复位值
[31:0]	Dscratch0[31:0]	RW	调试模式临时寄存器 0。	X

9.5.4.16 调试模式临时寄存器 1 (DSCRATCH1)

CSR 地址: 0x7B3

位	名称	访问	描述	复位值
[31:0]	Dscratch1[31:0]	RW	调试模式临时寄存器 1。	X

9.5.4.17 调试寄存器 0 (DBGMCU_0)

CSR 地址: 0x7C0

位	名称	访问	描述	复位值
[31:8]	dbg_mode_stop	MRW	进入调试模式时注册模块停止工作: 1: 注册的外设在内核进入调试模式时停止工作; 0: 注册的外设在内核进入调试模式时正常工作。	0
[7:0]	保留	MRO	保留。	0

9.5.4.18 浮点累计异常标记寄存器 (FFLAGS)

CSR 地址: 0x001

位	名称	访问	描述	复位值
[31:5]	Reserved	RO	保留。	0

[4:0]	FFlags[4:0]	RW	累计异常标记，用于表示自上次重置以来（复位或软件清除）在浮点运算指令上出现的异常。			0
			name	bit	description	
			NV	4	非法操作	
			DZ	3	除数为零	
			OF	2	向上溢出	
			UF	1	向下溢出	
			NX	0	不精确	

9.5.4.19 浮点舍入模式寄存器（FRM）

CSR 地址：0x002

位	名称	访问	描述	复位值
[31:3]	Reserved	RO	保留。	0
[2:0]	Frm[2:0]	RW	浮点操作舍入模式寄存器： 000：向最近值舍入（处于中间值时向偶数方向舍入）； 001：向零舍入； 010：向下舍入； 011：向上舍入； 100：向最近值舍入（处于中间值时向最大量级舍入）； 101、110：保留； 111：动态舍入，根据指令中的 FRM 位配置值选择舍入模式。	0

9.5.4.20 浮点控制和状态寄存器（FCSR）

CSR 地址：0x003

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:5]	Frm[2:0]	RW	浮点操作舍入模式寄存器。	0
[4:0]	FFlags[4:0]	RW	累计异常标记。	0

9.5.4.21 处理器运行控制寄存器（CPU_RUN_CTLR）

CSR 地址：0xBC0

位	名称	访问	描述	复位值
[31:28]	fadd_clkdiv[3:0]	MRW	浮点加指令分频系数，默认值为 1，即浮点加指令频率为主频的 2 分频。	0x1
[27:24]	fmul_clkdiv[3:0]	MRW	浮点乘指令分频系数，默认值为 2，即浮点乘指令频率为主频的 3 分频。	0x2
[23:20]	fmac_clkdiv[3:0]	MRW	浮点乘加指令分频系数，默认值为 3，即浮点乘加指令频率为主频的 4 分频。	0x3
[19:16]	fdiv_clkdiv[3:0]	MRW	浮点除指令分频系数，默认值为 4，即浮点除指令频率为主频的 8 分频。	0x7

[17:8]	Reserved	MRO	保留。	0
7	nmi_ie	MRW	不可屏蔽中断使能： 1：发生异常导致嵌套溢出时进入 NMI 中断； 0：发生异常导致嵌套溢出时不进入 NMI 中断。	0
6	int_fence	MRW	fence 屏蔽中断使能： 1：执行 fence 指令时清除中断请求； 0：执行 fence 指令时不清除中断请求。	0
5	non_usta	MRW	UACCES_MSTATUS 寄存器使能： 1：CSR 地址 0x800 的位 3 和位 7 分别映射为 MSTATUS 寄存器的位 MIE 和 MSTATUS 寄存器的位 MPIE； 0：CSR 地址 0x800 为只读寄存器，返回值为 MSTATUS 的值。	0
[4:2]	Reserved	MRO	保留。	0
[1:0]	pipe_acc[1:0]	MRW	取指模式： 00：预取关闭。指令预取功能关闭，避免无效的取指操作，CPU 流水线上至多存在 1 条有效指令。此模式功耗最低，性能下降约 2~3 倍。 01：预取使能。指令预取功能打开，CPU 将持续对指令存储器进行访问，直到内部指令缓冲器待执行指令数量超过一定数量，或者指令缓冲器已满时，暂停取指令，此模式功耗高，性能强；（CPU 预测失败将引入冗余取指操作，在部分情况下，执行单元将额外引入 0~2 个周期的气泡，大部分程序性能下降不明显）； 其他：保留。	0

内核	fadd_freq (max)	fmul_freq (max)	fmac_freq (max)	fdiv_freq (max)
V3F	80MHz	53MHz	40MHz	20MHz

浮点算数指令为多周期指令，对于不同类型的浮点指令，最高运行频率如上表所示。根据处理器的运行频率，用户需配置浮点运算分频系数，使分频后的频率不高于上表所示的最大运行频率。

$$f_{xxx_freq(max)} \geq \text{内核主频} / f_{xxx_clkdiv}$$

9.5.4.22 中断嵌套控制寄存器 (INEST_CTLR)

CSR 地址：0xBC1

位	名称	访问	描述	复位值
31	Reserved	RO	保留。	0
30	nest_ovr	MRW	中断/异常嵌套溢出标志位，当嵌套深度超过最大深度时被置 1，写 1 清零。 注：中断溢出仅会在执行二级中断服务函数	0

			数产生指令异常和 NMI 中断时发生。此时异常和 NMI 中断正常进入，但是 CPU 堆栈溢出，不可从此异常和 NMI 中断退出。	
[29:12]	Reserved	MRO	保留。	0
[11:8]	nest_sta[3:0]	MRO	嵌套状态标志位： 0000：无中断； 0001：一级中断； 0011：二级中断嵌套； 0111：三级中断嵌套，溢出； 其他：保留。	0
[7:2]	Reserved	MRO	保留。	0
[1:0]	nest_max[1:0]	MRW	最大嵌套等级： 00：禁止嵌套，（关闭嵌套功能）； 01：二级嵌套，（打开嵌套功能）； 10：无法写入； 11：无法写入。 注：（1）对该域写 10b 或者 11b，寄存器被置为 01b； （2）写入 11b 时，读该寄存器，可获得芯片的最高嵌套等级。	0

9.5.4.23 机器中断寄存器（MIE）

CSR 地址：0xBC8

位	名称	访问	描述	复位值
[31:5]	Reserved	RO	保留。	0
[4:0]	nest_mie[4:0]	RW	机器中断寄存器，保存多级中断嵌套中每级中断的 mie 信息： status.mie=nest_mie[0]； status.mpie=nest_mie[1]。	0

9.5.4.24 用户访问机器状态寄存器（UACCES_MSTATUS）

CSR 地址：0x800

位	名称	访问	描述	复位值
31	SD	RO	用于标记浮点指令是否处于脏状态。	0
[30:15]	Reserved	RO	保留。	0
[14:13]	FS[1:0]	RO	浮点指令集状态，值不为 0 时允许单精度浮点指令（F）执行： 00：OFF； 01：Initial； 10：Clean； 11：Dirty。	0
[12:11]	MPP[1:0]	RO	保存/恢复进入异常前的机器状态，进入异常时更新为异常前的机器状态： 00：退出异常时机器状态设置为 U 模式； 01：保留；	0

			10: 保留; 11: 退出异常时机器状态设置为 M 模式。	
[10:8]	Reserved	RO	保留。	0
7	MPIE	RW	保存进入中断时的中断使能状态: 1: 退出中断后使能全局中断; 0: 退出中断后关闭全局中断。	0
[6:4]	Reserved	RO	保留。	0
3	MIE	RW	全局中断使能, 退出中断时更新为 MPIE 值: 1: 全局中断使能, 允许处理器响应中断请求; 0: 全局中断关闭, 不允许处理器响应中断请求。	0
[2:0]	Reserved	RO	保留。	0

注: 本寄存器用于内核在用户模式运行时配置 MSTATUS 寄存器, 当 CPU_RUN_CTLR 寄存器 non_usta 位使能后本地址可用, 寄存器设置与 MSTATUS (0x300) 寄存器相同。

9.5.4.25 硬件压栈控制寄存器 (HW_POPDM_CTLR)

CSR 地址: 0x804

位	名称	访问	描述	复位值
31	lock	RW	用户模式锁定标志, 锁定后用户模式不可改写本组寄存器配置: 1: 锁定, 仅机器模式可配置; 0: 非锁定, 机器/用户模式可配置。	0
[30:6]	Reserved	RO	保留。	0
5	hw_pop_off	RW	一次性硬件出栈关闭, 退出中断后自动复位: 1: 下一次退出中断时屏蔽硬件出栈; 0: 不屏蔽硬件出栈。	0
4	Reserved	RO	保留。	0
[3:2]	preempt[1:0]	RW	抢占优先级位宽配置寄存器, 用于配置中断优先级中抢占优先级位宽: 00: 抢占位宽为 0, 任何优先级的中断无法嵌套; 01: 抢占位宽为 1, 即中断优先级寄存器的[7]位为抢占优先级; 10: 抢占位宽为 2, 即中断优先级寄存器的[7:6]位为抢占优先级; 11: 抢占位宽为 3, 即中断优先级寄存器的[7:5]位为抢占优先级。	0x1
1	nest_en	RW	中断嵌套使能寄存器: 1: 允许中断嵌套 0: 不允许中断嵌套	0
0	hw_stk_en	RW	硬件堆栈保护使能: 1: 进出中断时使用硬件堆栈保护;	0

			0：进出中断时不使用硬件堆栈保护。	
--	--	--	-------------------	--

第 10 章 GPIO 及其复用功能（GPIO/AFIO）

芯片内置 4 组 GPIO 端口（PA0~PA15、PB0~PB15、PC0~PC15、PD0~PD15），共 64 个 GPIO 引脚。每个引脚都可以由软件配置成输出（推挽或开漏）、输入（带或不带上拉或下拉）或复用的外设功能端口。

所有 GPIO 引脚支持可控上拉和下拉电阻。

PD4 和 PD5 引脚提供兼容 USB PD 和 Type-C 规范的上拉电流，由 PD 控制器独立控制。PD4/CC1R 和 PD5/CC2R 引脚内置 Type-C 规范定义的可控 R_d 下拉电阻，作为 GPIO 推挽输出时建议关闭下拉。

系统中所有 I/O 引脚都由 V_{DD} 额定 3.3V 供电，与数字或模拟的复用外设共用，部分引脚耐受 5V 信号输入，通过改变 V_{DD} 供电将改变 I/O 引脚输出电平高值来适配外部通讯接口电平。

10.1 主要特征

端口的每个引脚可以配置成以下的多种模式之一：


- 浮空输入
- 上拉输入
- 下拉输入
- 模拟输入
- 开漏输出
- 推挽输出
- 复用功能的输入和输出

许多引脚拥有复用功能，很多其他的外设把自己的输出和输入通道映射到这些引脚上，这些复用引脚具体用法需要参照各个外设，而对这些引脚是否复用和是否重映射的内容由本章说明。

10.2 功能描述

10.2.1 概述

图 10-1 GPIO 模块基本结构框图



如图 10-1 所示 I/O 口结构，每个引脚在芯片内部都有两只保护二极管，I/O 口内部可分为输入和输出驱动模块。其中输入驱动有弱上下拉电阻可选，可连接到 AD 等模拟输入的外设；如果输入到数字外设，就需要经过一个 TTL 施密特触发器，再连接到 GPIO 输入寄存器或其他复用外设。而输出驱动有一对 MOS 管，可通过配置上下的 MOS 管是否使能来将 I/O 口配置成开漏或推挽输出；输出驱动内部也可以配置成由 GPIO 控制输出还是由复用的其他外设控制输出。

10.2.2 GPIO 的初始化功能

刚复位后，GPIO 口运行在初始状态，这时大多数 IO 口都是运行在浮空输入状态，但也有 HSE 等外设相关的引脚是运行在外设复用的功能上。具体的初始化功能请参照引脚描述相关的章节。

10.2.3 外部中断

所有的 GPIO 口都可以被配置外部中断输入通道，但一个外部中断输入通道最多只能映射到一个 GPIO 引脚上，且外部中断通道的序号必须和 GPIO 端口的位号一致，比如 PA1（或 PB1、PC1、PD1 等）只能映射到 EXTI1 上，且 EXTI1 只能接受 PA1、PB1、PC1、PD1 等其中之一的映射，两方都是一对一的关系。

10.2.4 复用功能

复用功能

I/O 引脚通过一个复用器连接到板载外设/模块，该复用器一次仅允许一个外设的复用功能（AF）连接到 I/O 引脚。这可以确保共用同一个 I/O 引脚的外设之间不会发生冲突。

每个 I/O 引脚都有一个复用器，该复用器采用多达 16 路复用功能输入（AF0 到 AF15），可通过 GPIOx_AFLR 和 GPIOx_AFHR 寄存器对这些输入进行配置：

复位后，复用器选择为复用功能 0（AF0）。在复用模式下通过 GPIOx_CFGLR/GPIOx_CFGHR 寄存器配置 I/O。

CH32X315DS0 手册中详细说明了每个引脚的特定复用功能分配。

复用功能配置

- 使用输入方向的复用功能，端口必须配置成复用输入模式，上下拉设置可根据实际需要来设置
- 使用输出方向的复用功能，端口必须配置成复用输出模式，推挽或开漏可根据实际情况设置
- 对于双向的复用功能，端口必须配置成复用输出模式，这时驱动器被配置成浮空输入模式


同一个 IO 口可能有多个外设复用到此管脚，因此为了使各个外设都有最大的发挥空间，外设的复用引脚除了默认复用引脚，还可以进行重映射，重映射到其他的引脚，避开被占用的引脚。

10.2.5 锁定机制

锁定机制可以锁定 IO 口的配置。经过特定的一个写序列后，选定的 IO 引脚配置将被锁定，在下一个复位前无法更改。

10.2.6 输入配置


图 10-2 GPIO 模块输入配置结构框图



当 I/O 口配置成输入模式时，输出驱动断开，输入上下拉可选，不连接复用功能和模拟输入。在每个 I/O 口上的数据在每个 HB 时钟被采样到输入数据寄存器，读取输入数据寄存器对应位即获取了对应引脚的电平状态。

10.2.7 输出配置


图 10-3 GPIO 模块输出配置结构框图



当 I/O 口配置成输出模式时，输出驱动器中的一对 MOS 可根据需要被配置成推挽或开漏模式，不使用复用功能。输入驱动的上下拉电阻被禁用，TTL 施密特触发器被激活，出现在 I/O 引脚上的电平将会在每个 HB 时钟被采样到输入数据寄存器，所以读取输入数据寄存器将会得到 I/O 状态，在推挽输出模式时，对输出数据寄存器的访问就会得到最后一次写入的值。

10.2.8 复用功能配置


图 10-4 GPIO 模块被其他外设复用时的结构框图



在启用复用功能时，输出驱动器被使能，可以按需要被配置成开漏或推挽模式，施密特触发器也被打开，复用功能的输入和输出线都被连接，但是输出数据寄存器被断开，出现在 I/O 引脚上的电平将会在每个 HB 时钟被采样到输入数据寄存器，在开漏模式下，读取输入数据寄存器将会得到 I/O 口当前状态；在推挽模式下，读取输出数据寄存器将会得到最后一次写入的值。

10.2.9 模拟输入配置

图 10-5 GPIO 模块作为模拟输入时的配置结构框图



在启用模拟输入时，输出缓冲器被断开，输入驱动中施密特触发器的输入被禁止以防止产生 I/O 口上的消耗，上下拉电阻被禁止，读取输入数据寄存器将一直为 0。

10.2.10 外设的 GPIO 设置

下列表格推荐了各个外设的引脚相应的 GPIO 口配置。

表 10-1 高级定时器（TIM1）

TIM1	配置	GPIO 配置
------	----	---------

TIMx_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIMx_CHxN	互补输出通道 x	推挽复用输出
TIMx_BKIN	刹车输入	浮空输入
TIMx_ETR	外部触发时钟输入	浮空输入

表 10-2 通用定时器 (TIM2/3/4)

TIM2/3/4 引脚	配置	GPIO 配置
TIMx_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIMx_ETR	外部触发时钟输入	浮空输入

表 10-3 通用同步异步串行收发器 (USART1/2/3/4)

USART 引脚	配置	GPIO 配置
USARTx_TX	全双工模式	推挽复用输出
	半双工同步模式	开漏复用输出
USARTx_RX	全双工模式	浮空输入或带上拉输入
	半双工同步模式	未使用
USARTx_CK	同步模式	推挽复用输出
USARTx_RTS	硬件流量控制	推挽复用输出
USARTx_CTS	硬件流量控制	浮空输入或带上拉输入

表 10-4 串行外设接口 (SPI1/2/3) 模块

SPI 引脚	配置	GPIO 配置
SPIx_SCK	主模式	推挽复用输出
	从模式	浮空输入
SPIx_MOSI	全双工主模式	推挽复用输出
	全双工从模式	浮空输入或带上拉输入
	简单的双向数据线/主模式	推挽复用输出
	简单的双向数据线/从模式	未使用
SPIx_MISO	全双工主模式	浮空输入或带上拉输入
	全双工从模式	推挽复用输出
	简单的双向数据线/主模式	未使用
	简单的双向数据线/从模式	推挽复用输出
SPIx_NSS	硬件主或从模式	浮空、上拉或下拉输入
	硬件主模式/NSS 输出使能	推挽复用输出
	软件模式	未使用

表 10-5 内部集成总线 (I2C1/2) 模块

I ² C 引脚	配置	GPIO 配置
I ² Cx_SCL	I ² C 时钟	开漏复用输出
I ² Cx_SDA	I ² C 数据	开漏复用输出

表 10-6 模拟转数字转换器 (ADC)

ADC 引脚	GPIO 配置
ADC	模拟输入

表 10-7 USB PD 控制器

USBPD 引脚	GPIO 配置
USBPD_CC1/USBPD_CC2	推挽复用输出

表 10-8 USB 2.0 高速主机设备 (USBHS) 控制器

USBHS 引脚	GPIO 配置
USBHS_DM/USBHS_DP	使能了 USB 模块之后, 复用 IO 口会自动连接到内部 USBHS 收发器

表 10-9 其他的 IO 功能设置

引脚	配置功能	GPIO 配置
RTC	RTC 输出	推挽复用输出
MCO	时钟输出	推挽复用输出
EXTI	外部中断输入	浮空、上拉或下拉输入

10.2.11 复用功能重映射 GPIO 设置

10.2.11.1 XI/XO 引脚作为 GPIO 端口 PD0/PD1

XI/XO 可以用做 GPIO 的 PD0/PD1, 通过设置重映射寄存器 1 (AFIO_PCFR1) 实现。

10.3 寄存器描述

10.3.1 GPIO 的寄存器描述

除非特殊说明, GPIO 的寄存器必须以字的方式操作 (以 32 位来操作这些寄存器)。

表 10-10 GPIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_GPIOA_CFGLR	0x40010800	PA 端口配置寄存器低位	0x44444444
R32_GPIOB_CFGLR	0x40010C00	PB 端口配置寄存器低位	0x44444444
R32_GPIOC_CFGLR	0x40011000	PC 端口配置寄存器低位	0x44444444
R32_GPIOD_CFGLR	0x40011400	PD 端口配置寄存器低位	0x44444444
R32_GPIOA_CFGHR	0x40010804	PA 端口配置寄存器高位	0x44444444
R32_GPIOB_CFGHR	0x40010C04	PB 端口配置寄存器高位	0x44444444
R32_GPIOC_CFGHR	0x40011004	PC 端口配置寄存器高位	0x44444444
R32_GPIOD_CFGHR	0x40011404	PD 端口配置寄存器高位	0x44444444
R32_GPIOA_INDR	0x40010808	PA 端口输入数据寄存器	0x0000XXXX
R32_GPIOB_INDR	0x40010C08	PB 端口输入数据寄存器	0x0000XXXX
R32_GPIOC_INDR	0x40011008	PC 端口输入数据寄存器	0x0000XXXX
R32_GPIOD_INDR	0x40011408	PD 端口输入数据寄存器	0x0000XXXX
R32_GPIOA_OUTDR	0x4001080C	PA 端口输出数据寄存器	0x00000000
R32_GPIOB_OUTDR	0x40010C0C	PB 端口输出数据寄存器	0x00000000
R32_GPIOC_OUTDR	0x4001100C	PC 端口输出数据寄存器	0x00000000
R32_GPIOD_OUTDR	0x4001140C	PD 端口输出数据寄存器	0x00000000

R32_GPIOA_BSHR	0x40010810	PA 端口置位/复位寄存器	0x00000000
R32_GPIOB_BSHR	0x40010C10	PB 端口置位/复位寄存器	0x00000000
R32_GPIOC_BSHR	0x40011010	PC 端口置位/复位寄存器	0x00000000
R32_GPIOD_BSHR	0x40011410	PD 端口置位/复位寄存器	0x00000000
R32_GPIOA_BCR	0x40010814	PA 端口复位寄存器	0x00000000
R32_GPIOB_BCR	0x40010C14	PB 端口复位寄存器	0x00000000
R32_GPIOC_BCR	0x40011014	PC 端口复位寄存器	0x00000000
R32_GPIOD_BCR	0x40011414	PD 端口复位寄存器	0x00000000
R32_GPIOA_LCKR	0x40010818	PA 端口锁定配置寄存器	0x00000000
R32_GPIOB_LCKR	0x40010C18	PB 端口锁定配置寄存器	0x00000000
R32_GPIOC_LCKR	0x40011018	PC 端口锁定配置寄存器	0x00000000
R32_GPIOD_LCKR	0x40011418	PD 端口锁定配置寄存器	0x00000000
R32_GPIOA_SPEED	0x4001081C	PA 端口速度寄存器	0x00000000
R32_GPIOB_SPEED	0x40010C1C	PB 端口速度寄存器	0x00000000
R32_GPIOC_SPEED	0x4001101C	PC 端口速度寄存器	0x00000000
R32_GPIOD_SPEED	0x4001141C	PD 端口速度寄存器	0x00000000

10.3.1.1 GPIO 配置寄存器低位 (GPIOx_CFGLR) (x=A/B/C/D)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]	MODE7[1:0]	CNF6[1:0]	MODE6[1:0]	CNF5[1:0]	MODE5[1:0]	CNF4[1:0]	MODE4[1:0]								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]	MODE3[1:0]	CNF2[1:0]	MODE2[1:0]	CNF1[1:0]	MODE1[1:0]	CNF0[1:0]	MODE0[1:0]								

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=0-7), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 00: 通用推挽输出模式; 01: 通用开漏输出模式; 10: 复用功能推挽输出模式; 11: 复用功能开漏输出模式。	01b
[29:28] [25:24] [21:20] [17:16] [13:12] [9:8] [5:4]	MODEy[1:0]	RW	(y=0-7), 端口 x 模式选择, 通过这些位配置相应的端口。 00: 输入模式; 01/10/11: 输出模式。	00b

[1:0]				
-------	--	--	--	--

10.3.1.2 GPIO 配置寄存器高位 (GPIOx_CFGHR) (x=A/B/C/D)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF15[1:0]	MODE15[1:0]	CNF14[1:0]	MODE14[1:0]	CNF13[1:0]	MODE13[1:0]	CNF12[1:0]	MODE12[1:0]								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF11[1:0]	MODE11[1:0]	CNF10[1:0]	MODE10[1:0]	CNF9[1:0]	MODE9[1:0]	CNF8[1:0]	MODE8[1:0]								

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=8-15), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 00: 通用推挽输出模式; 01: 通用开漏输出模式; 10: 复用功能推挽输出模式; 11: 复用功能开漏输出模式。	01b
[29:28] [25:24] [21:20] [17:16] [13:12] [9:8] [5:4] [1:0]	MODEy[1:0]	RW	(y=8-15), 端口 x 的模式位, 通过这些位配置相应的端口。 00: 输入模式; 01/10/11: 输出模式。	00b

10.3.1.3 端口输入数据寄存器 (GPIOx_INDR) (x=A/B/C/D)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR15	IDR14	IDR13	IDR12	IDR11	IDR10	IDR9	IDR8	IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	IDRy	R0	(y=0-15), 端口输入数据。这些位只读并只能以 16 位形式读出。读出的值就是对应位的高低状态。	X

10.3.1.4 端口输出数据寄存器 (GPIOx_OUTDR) (x=A/B/C/D)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR15	ODR14	ODR13	ODR12	ODR11	ODR10	ODR9	ODR8	ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	ODRy	RW	对于输出模式: (y=0-15), 端口输出的数据。这些数据只能以 16 位的形式操作。IO 口对外输出这些寄存器的值。 对于带有上下拉的输入模式: 1: 上拉输入; 0: 下拉输入。	0

10.3.1.5 端口复位/置位寄存器 (GPIOx_BSHR) (x=A/B/C/D)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0

位	名称	访问	描述	复位值
[31:16]	BRy	WO	(y=0-15), 对这些位置位会清除对应的 OUTDR 位, 写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位, 则 BS 位起作用。	0
[15:0]	BSy	WO	(y=0-15), 对这些位置位会使对应的 OUTDR 位置位, 写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位, 则 BS 位起作用。	0

10.3.1.6 端口复位寄存器 (GPIOx_BCR) (x=A/B/C/D)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	BRy	WO	(y=0-15), 对这些位置位会清除对应的 OUTDR 位, 写 0 不产生影响。这些位只能以 16 位的形式访问。	0

10.3.1.7 配置锁定寄存器 (GPIOx_LCKR) (x=A/B/C/D)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LCKK
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留	0
16	LCKK	RW	锁定键, 它可以通过特定的序列写入实现锁定, 但它可以随时读出。它读出为 0 时表示未锁定生效, 读出 1 时表示锁定生效。 锁定键的写入序列为: 写 1-写 0-写 1-读 0-读 1, 最后一步非必要, 但是可以用以确认锁定键已经激活。 在写入序列时任何错误都不会使激活锁定, 且在写入序列时, 不能更改 LCK[15:0]的值。锁定生效后, 只有在下次复位后才能更改端口的配置。	0
[15:0]	LCKy	RW	(y=0-15), 这些位为 1 时表示锁定对应端口的配置。只能在 LCKK 未锁定前改变这些位。锁定的配置指的是配置寄存器 GPIOx_CFGLR 和 GPIOx_CFGHR。	0

注: 当对相应的端口位执行了 LOCK 序列后, 在下次系统复位之前将不能再更改端口位的配置。

10.3.1.8 GPIO 端口速度寄存器 (GPIOx_SPEED) (x=A/B/C/D)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SPEED15	SPEED14	SPEED13	SPEED12	SPEED11	SPEED10	SPEED9	SPEED8								
[1:0]	[1:0]	[1:0]	[1:0]	[1:0]	[1:0]	[1:0]	[1:0]								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPEED7	SPEED6	SPEED5	SPEED4	SPEED3	SPEED2	SPEED1	SPEED0								
[1:0]	[1:0]	[1:0]	[1:0]	[1:0]	[1:0]	[1:0]	[1:0]								

位	名称	访问	描述	复位值
[31:0]	SPEEDy[1:0]	RW	(y=0-15), 端口 x 速度选择, 通过这些位配置相应的端口。	0

			当 $V_{DD} \geq 2.85V$, $CL=30pF$ 时: 00: 最大频率为 35MHz; 01: 最大频率为 45MHz; 10: 最大频率为 50MHz; 11: 最大频率为 55MHz。 详细说明见数据手册中电气特性部分。	
--	--	--	---	--

10.3.2 AFIO 寄存器

除非特殊说明, AFIO 的寄存器必须以字的方式操作 (以 32 位来操作这些寄存器)。

表 10-11 AFIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_AFIO_PCFR1	0x40010004	重映射寄存器 1	0x00000000
R32_AFIO_EXTICR1	0x40010008	外部中断配置寄存器 1	0x00000000
R32_AFIO_EXTICR2	0x4001000C	外部中断配置寄存器 2	0x00000000
R32_AFIO_EXTICR3	0x40010010	外部中断配置寄存器 3	0x00000000
R32_AFIO_EXTICR4	0x40010014	外部中断配置寄存器 4	0x00000000
R32_AFIO_CR	0x40010018	控制寄存器	0x00000000
R32_AFIO_GPIOA_AFLR	0x40010020	PA 端口复用寄存器低位	0x00000000
R32_AFIO_GPIOA_AFHR	0x40010024	PA 端口复用寄存器高位	0x00000000
R32_AFIO_GPIOB_AFLR	0x40010028	PB 端口复用寄存器低位	0x00000000
R32_AFIO_GPIOB_AFHR	0x4001002C	PB 端口复用寄存器高位	0x00000000
R32_AFIO_GPIOC_AFLR	0x40010030	PC 端口复用寄存器低位	0x00000000
R32_AFIO_GPIOC_AFHR	0x40010034	PC 端口复用寄存器高位	0x00000000
R32_AFIO_GPIOD_AFLR	0x40010038	PD 端口复用寄存器低位	0x00000000
R32_AFIO_GPIOD_AFHR	0x4001003C	PD 端口复用寄存器高位	0x00000000

10.3.2.1 重映射寄存器 1 (AFIO_PCFR1)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					SW_CFG[2:0]				Reserved						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PDOPD1_RM	Reserved														

位	名称	访问	描述	复位值
[31:27]	Reserved	RO	保留。	0
[26:24]	SW_CFG[2:0]	RW	这些位用以配置 SW 功能和跟踪功能的 IO 口。SWD (SDI) 是访问内核的调试接口。系统复位后总是作为 SWD 端口。 0xx: 启用 SWD (SDI); 100: 关闭 SWD (SDI), 作为 GPIO 功能; 其他: 无效。	0
[23:16]	Reserved	RO	保留。	0
15	PDOPD1_RM	RW	引脚 PD0&PD1 重映射位, 该位可由用户读写。它控	0

			制 PD0 和 PD1 的 GPIO 功能是否进行重映射, 即 PD0&PD1 映射到 XI&X0。 1: 引脚作为 GPIO 口使用; 0: 引脚作为晶振引脚使用。	
[14:0]	Reserved	R0	保留。	0

10.3.2.2 外部中断配置寄存器 1 (AFIO_EXTICR1)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI3[3:0]				EXTI2[3:0]				EXTI1[3:0]				EXTI0[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=0-3), 外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上: 0000: PA 引脚的第 x 个引脚; 0001: PB 引脚的第 x 个引脚; 0010: PC 引脚的第 x 个引脚; 0011: PD 引脚的第 x 个引脚; 其他: 保留。	0000b

10.3.2.3 外部中断配置寄存器 2 (AFIO_EXTICR2)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI7[3:0]				EXTI6[3:0]				EXTI5[3:0]				EXTI4[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=4-7), 外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上: 0000: PA 引脚的第 x 个引脚; 0001: PB 引脚的第 x 个引脚; 0010: PC 引脚的第 x 个引脚; 0011: PD 引脚的第 x 个引脚; 其他: 保留。	0000b

10.3.2.4 外部中断配置寄存器 3 (AFIO_EXTICR3)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI11[3:0]				EXTI10[3:0]				EXTI9[3:0]				EXTI8[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=8-11)，外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上： 0000：PA 引脚的第 x 个引脚； 0001：PB 引脚的第 x 个引脚； 0010：PC 引脚的第 x 个引脚； 0011：PD 引脚的第 x 个引脚； 其他：保留。	0000b

10.3.2.5 外部中断配置寄存器 4 (AFIO_EXTICR4)

偏移地址：0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI15[3:0]				EXTI14[3:0]				EXTI13[3:0]				EXTI12[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:12] [11:8] [7:4] [3:0]	EXTIx[3:0]	RW	(x=12-15)，外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上： 0000：PA 引脚的第 x 个引脚； 0001：PB 引脚的第 x 个引脚； 0010：PC 引脚的第 x 个引脚； 0011：PD 引脚的第 x 个引脚； 其他：保留。	0000b

10.3.2.6 控制寄存器 (AFIO_CR)

偏移地址：0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												USBPDRISE [1:0]		USBPD HVT	

位	名称	访问	描述	复位值
[31:3]	Reserved	R0	保留。	0
[2:1]	USBPDRISE[1:0]	RW	USBPD LV 波形的 Tr 调节，用户可调：	0

			00: Tr 减小 11%; 01: Tr 减小 5%; 10: Tr 不变; 11: Tr 提高 7%。	
0	USBPDHVT	RW	CC 引脚输入通道阈值调节, 用于 PD 通讯 USBPD 的 CC 引脚高阈值输入模式使能: 1: 高阈值输入, 可降低 USBPD 通讯时的功耗; 0: 正常 GPIO 阈值输入。	0

10.3.2.7 端口复用功能寄存器低位 (GPIOx_AFLR) (x=A/B/C/D)

偏移地址: 0x20、0x28、0x30、0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFR7[3:0]				AFR6[3:0]				AFR5[3:0]				AFR4[3:0]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFR3[3:0]				AFR2[3:0]				AFR1[3:0]				AFR0[3:0]			

位	名称	访问	描述	复位值
[31:28]	AFRy[3:0]	RW	(y=0~7), 端口 x 引脚 y 的复用功能选择:	0
[27:24]			0000: AF0; 0001: AF1;	
[23:20]			0010: AF2; 0011: AF3;	
[19:16]			0100: AF4; 0101: AF5;	
[15:12]			0110: AF6; 0111: AF7;	
[11:8]			1000: AF8; 1001: AF9;	
[7:4]			1010: AF10; 1011: AF11;	
[3:0]			1100: AF12; 1101: AF13; 1110: AF14; 1111: AF15。	

10.3.2.8 端口复用功能寄存器高位 (GPIOx_AFHR) (x=A/B/C/D)

偏移地址: 0x24、0x2C、0x34、0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFR15[3:0]				AFR14[3:0]				AFR13[3:0]				AFR12[3:0]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFR11[3:0]				AFR10[3:0]				AFR9[3:0]				AFR8[3:0]			

位	名称	访问	描述	复位值
[31:28]	AFRy[3:0]	RW	(y=8~15), 端口 x 引脚 y 的复用功能选择:	0
[27:24]			0000: AF0; 0001: AF1;	
[23:20]			0010: AF2; 0011: AF3;	
[19:16]			0100: AF4; 0101: AF5;	
[15:12]			0110: AF6; 0111: AF7;	
[11:8]			1000: AF8; 1001: AF9;	
[7:4]			1010: AF10; 1011: AF11;	
[3:0]			1100: AF12; 1101: AF13;	

			1110：AF14；	1111：AF15。	
--	--	--	------------	------------	--

第 11 章 直接存储器访问控制（DMA）

直接存储器访问控制器（DMA）提供在外设和存储器之间或存储器和存储器之间的高速数据传输方式，无须 CPU 干预，数据可以通过 DMA 快速地移动，以节省 CPU 的资源来做其他操作。

DMA 控制器每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各通道之间的优先级。

11.1 主要特性

- 多个独立可配置通道
- 每个通道都直接连接专用的硬件 DMA 请求，并支持软件触发
- 支持循环的缓冲器管理
- 多个通道之间的请求优先权可以通过软件编程设置（最高、高、中和低），优先权设置相等时由通道号决定（通道号越低优先级越高）
- 支持外设到存储器、存储器到外设、存储器到存储器之间的传输
- 闪存、SRAM、外设的 SRAM 和 HB 外设均可作为访问的源和目标
- 可编程的数据传输数目：最大为 65535

11.2 功能描述

11.2.1 DMA 通道处理

1) 仲裁优先级

多个独立的通道产生的 DMA 请求通过逻辑或结构输入到 DMA 控制器，当前只会有一个通道的请求得到响应。模块内部的仲裁器根据通道请求的优先级来选择要启动的外设/存储器的访问。

软件管理中，应用程序通过对 DMA1_CFGRx 寄存器的 PL[1:0] 位设置，可以为每个通道独立配置优先等级，包括最高、高、中、低 4 个等级。当通道间的软件设置等级一致时，模块会按固定的硬件优先级选择，通道编号偏低的要比偏高的有较高优先权。

2) DMA 配置

当 DMA 控制器收到一个请求信号时，会访问发出请求的外设或存储器，建立外设或存储器和存储器之间的数据传输。主要包括下面 3 个操作步骤：

- 1) 从外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址取数据，第一次传输时的开始地址是 DMA1_PADDRx 或 DMA1_MADDRx 寄存器指定的外设基地址或存储器地址。
- 2) 存数据到外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址，第一次传输时的开始地址是 DMA1_PADDRx 或 DMA1_MADDRx 寄存器指定的外设基地址或存储器地址。
- 3) 执行一次 DMA1_CNTRx 寄存器中数值的递减操作，该寄存器指示当前未完成转移的操作数目。

每个通道包括 3 种 DMA 数据转移方式：

- 外设到存储器（MEM2MEM=0，DIR=0）
- 存储器到外设（MEM2MEM=0，DIR=1）
- 存储器到存储器（MEM2MEM=1）

注：存储器到存储器方式无需外设请求信号，配置为此模式后（MEM2MEM=1），通道开启（EN=1）即可启动数据传输。此方式不支持循环模式。

配置过程如下：

- 1) 在 DMA1_PADDRx 寄存器中设置外设寄存器的首地址或存储器到存储器方式（MEM2MEM=1）下存储

器数据地址。发生 DMA 请求时，这个地址将是数据传输的源或目标地址。

- 2) 在 DMA1_MADDRx 寄存器中设置存储器数据地址。发生 DMA 请求时，传输的数据将从这个地址读出或写入这个地址。
- 3) 在 DMA1_CNTRx 寄存器中设置要传输的数据数量。在每个数据传输后，这个数值递减。
- 4) 在 DMA1_CFGRx 寄存器的 PL[1:0] 位中设置通道的优先级。
- 5) 在 DMA1_CFGRx 寄存器中设置数据传输的方向、循环模式、外设和存储器的增量模式、外设和存储器的数据宽度、传输过半、传输完成、传输错误中断使能位，
- 6) 设置 DMA1_CFGRx 寄存器的 EN 位，启动通道 x。

注：DMA1_PADDRx/DMA1_MADDRx/DMA1_CNTRx 寄存器以及 DMA1_CFGRx 寄存器中的数据传输的方向（DIR）、循环模式（位置）、外设和存储器的增量模式（MINC/PINC）等控制位只有在 DMA 通道被关闭下才可以配置写入。

3) 循环模式

设置 DMA1_CFGRx 寄存器的 CIRC 位置 1，可以启用通道数据传输的循环模式功能。循环模式下，当数据传输的数目变为 0 时，DMA1_CNTRx 寄存器的内容会自动被重新加载为其初始数值，内部的外设和存储器地址寄存器也被重新加载为 DMA1_PADDRx 和 DMA1_MADDRx 寄存器设定的初始地址值，DMA 操作将继续进行，直到通道被关闭或关闭 DMA 模式。

4) DMA 处理状态

- 传输过半：对应 DMA1_INTFR 寄存器中的 HTIFx 位硬件置位。当 DMA 的传输数目减至初始设定值一半以下将会产生 DMA 传输过半标志，如果在 DMA1_CFGRx 寄存器中置位了 HTIE，则将产生中断。硬件通过此标志提醒应用程序，可以为新一轮数据传输做准备。
- 传输完成：对应 DMA1_INTFR 寄存器中的 TCIFx 位硬件置位。当 DMA 的传输数目减至 0 将会产生 DMA 传输完成标志，如果在 DMA1_CFGRx 寄存器中置位了 TCIE，则将产生中断。
- 传输错误：对应 DMA1_INTFR 寄存器中的 TEIFx 位硬件置位。读写一个保留的地址区域，将会产生 DMA 传输错误。同时模块硬件会自动清 0 发生错误的通道所对应的 DMA1_CFGRx 寄存器的 EN 位，该通道被关闭。如果在 DMA1_CFGRx 寄存器中置位了 TEIE，则将产生中断。

应用程序在查询 DMA 通道状态时，可以先访问 DMA1_INTFR 寄存器的 GIFx 位，判断出当前哪个通道发生了 DMA 事件，进而处理该通道的具体 DAM 事件内容。

11.2.2 可编程的数据传输总大小/数据位宽/对齐方式

DMA 每个通道一轮传输的数据量总大小可编程，最大 65535 次。DMA1_CNTRx 寄存器中指示待传输数目。在 EN=0 时，写入设置值，在 EN=1 开启 DMA 传输通道后，此寄存器变为只读属性，在每次传输后数值递减。

外设和存储器的传输数据取值支持地址指针自动递增功能，指针增量可编程。它们访问的第一个传输的数据地址存放在 DMA1_PADDRx 和 DMA1_MADDRx 寄存器中，通过设置 DMA1_CFGRx 寄存器的 PINC 位或 MINC 位置 1，可以分别开启外设地址自增模式或存储器地址自增模式，PSIZE[1:0] 设置外设地址取数据大小及地址自增大小，MSIZE[1:0] 设置存储器地址取数据大小及地址自增大小，包括 3 种选择：8 位、16 位、32 位。具体数据转移方式如下表：

表 11-1 不同数据位宽下 DMA 转移（PINC=MINC=1）

源端位宽	目标位宽	传输数目	源：地址/数据	目标：地址/数据	传输操作
8	8	4	0x00/B0	0x00/B0	● 源端地址递增量与源端设置的数据位宽对齐，取值大小等于源端数据位宽 ● 目标地址递增量与目标设置数
			0x01/B1	0x01/B1	
			0x02/B2	0x02/B2	
			0x03/B3	0x03/B3	

8	16	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/00B0 0x02/00B1 0x04/00B2 0x06/00B3	据的位宽对齐，取值大小等于目标数据位宽 ● DMA 转移送入目标端的数据依据原则：数据大小不足高位补0，数据大小溢出高位去掉 ● 存储数据方式：小端模式，低地址存放低字节，高地址存放高字节
8	32	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/000000B0 0x04/000000B1 0x08/000000B2 0x0C/000000B3	
16	8	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B0 0x01/B2 0x02/B4 0x03/B6	
16	16	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	
16	32	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/0000B1B0 0x04/0000B3B2 0x08/0000B5B4 0x0C/0000B7B6	
32	8	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B0 0x01/B4 0x02/B8 0x03/BC	
32	16	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B1B0 0x02/B5B4 0x04/B9B8 0x06/BDBC	
32	32	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	

10.2.3 双缓冲模式

双缓冲模式用于 DMA1 的通道，双缓冲模式除了有两个存储器指针外，其通道的工作方式仍与单缓冲模式的一样。

通过设置 DMA1_CFGRx 寄存器的 DOUBLE_MODE 位置 1，使能双缓冲模式，自动进入循环模式，并在完成一次循环后自动切换存储器地址（DMA1_MADDRx 和 DMA1_M1ADDRx 间交替切换）。

每次循环结束时 DMA 控制器都从一个存储器目标交换为另一个存储器目标，这样，软件在处理一个存储器区域的同时，DMA 传输还可以填充或使用第二个存储器区域。双缓冲区通道可双向工作，如下表所示。

表 11-3 双缓冲模式下的源和目标地址寄存器

DMA1_CFGRx.DIR	方向	源地址	目标地址
0	从外设读	DMA1_PADDRx	DMA1_MADDRx/DMA1_M1ADDRx
1	从存储器读	DMA1_MADDRx/DMA1_M1ADDRx	DMA1_PADDRx

注：使能双缓冲模式时禁止配置存储器到存储器模式。

11.2.4 DMA 请求映射

DMA 控制器提供 11 个通道，每个通道对应多个外设请求，通过设置相应外设寄存器中对应 DMA 控制位，可以独立的开启或关闭各个外设的 DMA 功能，具体对应关系如图 11-1 所示。

其中，可通过 R32_EXTEN_CTR 寄存器的配置位对外设 DMA 通道进行重映射，xx_TX_0/xx_RX_0 格式的为默认映射，xx_TX_1/xx_RX_1 格式的为重映射。

图 11-1 DMA1 请求映像




表 11-2 DMA1 各通道外设映射表

外设	通道 1	通道 2	通道 3	通道 4	通道 5	通道 6	通道 7
SPI1		SPI1_RX_0	SPI1_TX_0			SPI1_RX_1	SPI1_TX_1
SPI2		SPI2_RX_1	SPI2_TX_1	SPI2_RX_0	SPI2_TX_0		
SPI3		SPI3_RX_1	SPI3_TX_1				
USART1				USART1_TX_0	USART1_RX_0		
USART2				USART2_TX_1	USART2_RX_1	USART2_RX_0	USART2_TX_0
USART3		USART3_TX_0	USART3_RX_0	USART3_TX_1	USART3_RX_1		
USART4				USART4_TX_1	USART4_RX_1		
I2C1						I2C1_TX	I2C1_RX
I2C2				I2C2_TX_0	I2C2_RX_0	I2C2_TX_1	I2C2_RX_1
TIM1		TIM1_CH1	TIM1_CH2	TIM1_CH4 TIM1_TRIG TIM1_COM	TIM1_UP	TIM1_CH3	
TIM2	TIM2_CH3	TIM2_UP			TIM2_CH1		TIM2_CH2
TIM3		TIM3_CH3	TIM3_CH4			TIM3_CH1 TIM3_TRIG	
TIM4	TIM4_CH1			TIM4_CH2	TIM4_CH3		TIM4_UP
ADC1	ADC1						

外设	通道 8	通道 9	通道 10	通道 11
ADC2			ADC2	
ADC3		ADC3		
ADC4	ADC4			
USART1	USART1_TX_1	USART1_RX_1		
USART4			USART4_TX_0	USART4_RX_0
TIM2	TIM2_CH4			
TIM3		TIM3_CH2		TIM3_UP
TIM4			TIM4_CH4	
ARGB				ARGB
SPI3	SPI3_RX_0	SPI3_TX_0		

11.3 寄存器描述

表 11-4 DMA1 相关寄存器列表

名称	访问地址	描述	复位值
R32_DMA1_INTFR	0x40020000	DMA1 中断状态寄存器	0x00000000
R32_DMA1_INTFCR	0x40020004	DMA1 中断标志清除寄存器	0x00000000
R32_DMA1_CFGR1	0x40020008	DMA1 通道 1 配置寄存器	0x00000000
R32_DMA1_CNTR1	0x4002000C	DMA1 通道 1 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR1	0x40020010	DMA1 通道 1 外设地址寄存器	0x00000000
R32_DMA1_MADDR1	0x40020014	DMA1 通道 1 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR1	0x40020018	DMA1 通道 1 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR2	0x4002001C	DMA1 通道 2 配置寄存器	0x00000000

R32_DMA1_CNTR2	0x40020020	DMA1 通道 2 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR2	0x40020024	DMA1 通道 2 外设地址寄存器	0x00000000
R32_DMA1_MADDR2	0x40020028	DMA1 通道 2 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR2	0x4002002C	DMA1 通道 2 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR3	0x40020030	DMA1 通道 3 配置寄存器	0x00000000
R32_DMA1_CNTR3	0x40020034	DMA1 通道 3 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR3	0x40020038	DMA1 通道 3 外设地址寄存器	0x00000000
R32_DMA1_MADDR3	0x4002003C	DMA1 通道 3 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR3	0x40020040	DMA1 通道 3 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR4	0x40020044	DMA1 通道 4 配置寄存器	0x00000000
R32_DMA1_CNTR4	0x40020048	DMA1 通道 4 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR4	0x4002004C	DMA1 通道 4 外设地址寄存器	0x00000000
R32_DMA1_MADDR4	0x40020050	DMA1 通道 4 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR4	0x40020054	DMA1 通道 4 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR5	0x40020058	DMA1 通道 5 配置寄存器	0x00000000
R32_DMA1_CNTR5	0x4002005C	DMA1 通道 5 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR5	0x40020060	DMA1 通道 5 外设地址寄存器	0x00000000
R32_DMA1_MADDR5	0x40020064	DMA1 通道 5 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR5	0x40020068	DMA1 通道 5 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR6	0x4002006C	DMA1 通道 6 配置寄存器	0x00000000
R32_DMA1_CNTR6	0x40020070	DMA1 通道 6 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR6	0x40020074	DMA1 通道 6 外设地址寄存器	0x00000000
R32_DMA1_MADDR6	0x40020078	DMA1 通道 6 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR6	0x4002007C	DMA1 通道 6 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR7	0x40020080	DMA1 通道 7 配置寄存器	0x00000000
R32_DMA1_CNTR7	0x40020084	DMA1 通道 7 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR7	0x40020088	DMA1 通道 7 外设地址寄存器	0x00000000
R32_DMA1_MADDR7	0x4002008C	DMA1 通道 7 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR7	0x40020090	DMA1 通道 7 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR8	0x40020094	DMA1 通道 8 配置寄存器	0x00000000
R32_DMA1_CNTR8	0x40020098	DMA1 通道 8 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR8	0x4002009C	DMA1 通道 8 外设地址寄存器	0x00000000
R32_DMA1_MADDR8	0x400200A0	DMA1 通道 8 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR8	0x400200A4	DMA1 通道 8 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR9	0x400200A8	DMA1 通道 9 配置寄存器	0x00000000
R32_DMA1_CNTR9	0x400200AC	DMA1 通道 9 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR9	0x400200B0	DMA1 通道 9 外设地址寄存器	0x00000000
R32_DMA1_MADDR9	0x400200B4	DMA1 通道 9 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR9	0x400200B8	DMA1 通道 9 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR10	0x400200BC	DMA1 通道 10 配置寄存器	0x00000000
R32_DMA1_CNTR10	0x400200C0	DMA1 通道 10 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR10	0x400200C4	DMA1 通道 10 外设地址寄存器	0x00000000
R32_DMA1_MADDR10	0x400200C8	DMA1 通道 10 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR10	0x400200CC	DMA1 通道 10 存储器地址寄存器 1	0x00000000
R32_DMA1_CFGR11	0x400200D0	DMA1 通道 11 配置寄存器	0x00000000

R32_DMA1_CNTR11	0x400200D4	DMA1 通道 11 传输数据数目寄存器	0x00000000
R32_DMA1_PADDR11	0x400200D8	DMA1 通道 11 外设地址寄存器	0x00000000
R32_DMA1_MADDR11	0x400200DC	DMA1 通道 11 存储器地址寄存器	0x00000000
R32_DMA1_M1ADDR11	0x400200E0	DMA1 通道 11 存储器地址寄存器 1	0x00000000
R32_DMA1_EXTEN_INTFR	0x400200E4	DMA1 扩展中断状态寄存器	0x00000000
R32_DMA1_EXTEN_INTFCR	0x400200E8	DMA1 扩展中断标志清除寄存器	0x00000000

11.3.1 DMA1 中断状态寄存器 (DMA1_INTFR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TEIF8	HTIF8	TCIF8	GIF8	TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1

位	名称	访问	描述	复位值
31/27/23/ 19/15/11/ 7/3	TEIFx	RO	通道 x 的传输错误标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上发生了传输错误; 0: 在通道 x 上没有传输错误。 硬件置位, 软件写 CTEIFx 位清除此标志。	0
30/26/22/ 18/14/10/ 6/2	HTIFx	RO	通道 x 的传输过半标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上产生了传输过半事件; 0: 在通道 x 上没有传输过半。 硬件置位, 软件写 CHTIFx 位清除此标志。	0
29/25/21/ 17/13/9/5/ /1	TCIFx	RO	通道 x 的传输完成标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上产生了传输完成事件; 0: 在通道 x 上没有传输完成事件。 硬件置位, 软件写 CTCIFx 位清除此标志。	0
28/24/20/ 16/12/8/4/ /0	GIFx	RO	通道 x 的全局中断标志 (x=1/2/3/4/5/6/7/8) : 1: 在通道 x 上产生了 TEIFx 或 HTIFx 或 TCIFx; 0: 在通道 x 上没有发生 TEIFx 或 HTIFx 或 TCIFx。 硬件置位, 软件写 CGIFx 位清除此标志。	0

11.3.2 DMA1 中断标志清除寄存器 (DMA1_INTFCR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CTEIF8	CHTIF8	CTCIF8	CGIF8	CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1

位	名称	访问	描述	复位值
31/27/23/ 19/15/11/ 7/3	CTEIFx	WO	清除通道 x 的传输错误标志 (x=1/2/3/4/5/6/7/8): 1: 清除 DMA1_INTFR 寄存器中的 TEIFx 标志; 0: 无作用。	0

30/26/22/ 18/14/10/ 6/2	CHTIFx	WO	清除通道 x 的传输过半标志(x=1/2/3/4/5/6/7/8): 1: 清除 DMA1_INTFR 寄存器中的 HTIFx 标志; 0: 无作用。	0
29/25/21/ 17/13/9/5 /1	CTCIFx	WO	清除通道 x 的传输完成标志(x=1/2/3/4/5/6/7/8): 1: 清除 DMA1_INTFR 寄存器中的 TCIFx 标志; 0: 无作用。	0
28/24/20/ 16/12/8/4 /0	CGIFx	WO	清除通道 x 的全局中断标志(x=1/2/3/4/5/6/7/8): 1 : 清除 DMA1_INTFR 寄存器中的 TEIFx/HTIFx/TCIFx/GIFx 标志; 0: 无作用。	0

11.3.3 DMA1 通道 x 配置寄存器 (DMA1_CFGRx) (x=1-11)

偏移地址: $0x08 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															FLAG_CUR_MEM
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DOUBL E_MOD E	MEM2 MEM	PL[1:0]		MSIZE[1:0]		PSIZE[1:0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	FLAG_CUR_MEM	RW	存储器地址选择设置, 双缓冲模式时硬件会自动切换: 1: M1ADDR (使用 DMA_M1ADDRx 指针寻址); 0: MADDR (使用 DMA_MADDRx 指针寻址)。 注: 该位仅在双缓冲模式下使用, 在通道使能后, 此位相当于一个状态标志, 用于指示作为当前目标的存储区。	0
15	DOUBLE_MODE	RW	双缓冲模式使能: 1: 使能双缓冲模式, 会自动进循环模式, 完成一次后会切换存储器地址; 0: 关闭双缓冲模式。	0
14	MEM2MEM	RW	存储器到存储器模式使能: 1: 使能存储器到存储器数据传输模式; 0: 非存储器到存储器数据传输。	0
[13:12]	PL[1:0]	RW	通道优先级设置: 00: 低; 01: 中; 10: 高; 11: 最高。	00b
[11:10]	MSIZE[1:0]	RW	存储器地址数据宽度设置: 00: 8 位; 01: 16 位; 10: 32 位; 11: 保留。	00b
[9:8]	PSIZE[1:0]	RW	外设地址数据宽度设置:	00b

			00: 8 位; 10: 32 位;	01: 16 位; 11: 保留。	
7	MINC	RW	存储器地址增量递增模式使能: 1: 使能存储器地址增量递增操作; 0: 存储器地址保持不变操作。		0
6	PINC	RW	外设地址增量递增模式使能: 1: 使能外设地址增量递增操作; 0: 外设地址保持不变操作。		0
5	CIRC	RW	DMA 通道循环模式使能: 1: 使能循环操作; 0: 执行单次操作。		0
4	DIR	RW	数据传输方向: 1: 从存储器读; 0: 从外设读。		0
3	TEIE	RW	传输错误中断使能控制: 1: 使能传输错误中断; 0: 禁止传输错误中断。		0
2	HTIE	RW	传输过半中断使能控制: 1: 使能传输过半中断; 0: 禁止传输过半中断。		0
1	TCIE	RW	传输完成中断使能控制: 1: 使能传输完成中断; 0: 禁止传输完成中断。		0
0	EN	RW	通道使能控制: 1: 通道开启; 0: 通道关闭。 发生 DMA 传输错误时, 硬件自动将此位清 0, 关闭通道。		0

11.3.4 DMA1 通道 x 传输数据数目寄存器 (DMA1_CNTRx) (x=1~11)

偏移地址: $0x0C + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	NDT[15:0]	RW	数据传输数量, 范围 0~65535。 指示剩余的待传输数目 (寄存器内容在每次 DMA 传输后递减)。 在通道为循环模式下, 寄存器的内容将被自动重新加载为之前配置的数值。	0

注: 表示当前待传输数目。当寄存器内容为 0 时, 无论通道是否开启, 都不会发生任何数据传输。

11.3.5 DMA1 通道 x 外设地址寄存器 (DMA1_PADDRx) (x=1-11)偏移地址: $0x10 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	PA[31:0]	RW	外设基地址, 作为外设数据传输的源或目标地址。当 PSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 PSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	0

注: 此寄存器只能在 EN=0 时更改, EN=1 时不可写。

11.3.6 DMA1 通道 x 存储器地址寄存器 (DMA1_MADDRx) (x=1-11)偏移地址: $0x14 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	MA[31:0]	RW	存储器数据地址, 作为数据传输的源或目标地址。当 MSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 MSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	0

注: 此寄存器只能在 EN=0 时更改, EN=1 时不可写。

11.3.7 DMA1 通道 x 存储器地址寄存器 1 (DMA1_M1ADDRx) (x=1-11)偏移地址: $0x18 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
M1A[31:0]																															

位	名称	访问	描述	复位值
[31:0]	M1A[31:0]	RW	存储器数据地址 1, 作为数据传输的源或目标地址。当 MSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 MSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	0

11.3.8 DMA1 扩展中断状态寄存器 (DMA1_EXTM_INTFR)

偏移地址: 0xE4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TEIF 11	HTIF 11	TCIF 11	GIF 11	TEIF 10	HTIF 10	TCIF 10	GIF 10	TEIF 9	HTIF 9	TCIF 9	GIF 9

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
11/7/3	TEIFx	R0	通道 x 的传输错误标志 (x=9/10/11) : 1: 在通道 x 上发生了传输错误; 0: 在通道 x 上没有传输错误。 硬件置位, 软件写 CTEIFx 位清除此标志。	0
10/6/2	HTIFx	R0	通道 x 的传输过半标志 (x=9/10/11) : 0: 在通道 x 上没有传输过半; 1: 在通道 x 上产生了传输过半事件。 硬件置位, 软件写 CHTIFx 位清除此标志。	0
9/5/1	TCIFx	R0	通道 x 的传输完成标志 (x=9/10/11) : 1: 在通道 x 上产生了传输完成事件; 0: 在通道 x 上没有传输完成事件。 硬件置位, 软件写 CTCIFx 位清除此标志。	0
8/4/0	GIFx	R0	通道 x 的全局中断标志 (x=9/10/11) : 1: 在通道 x 上产生了 TEIFx 或 HTIFx 或 TCIFx; 0: 在通道 x 上没有发生 TEIFx 或 HTIFx 或 TCIFx。 硬件置位, 软件写 CGIFx 位清除此标志。	0

11.3.9 DMA1 扩展中断标志清除寄存器 (DMA1_EXTEN_INTFCR)

偏移地址: 0xE8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				CTEIF 11	CHTIF 11	CTCIF 11	CGIF 11	CTEIF 10	CHTIF 10	CTCIF 10	CGIF 10	CTEIF 9	CHTIF 9	CTCIF 9	CGIF 9

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
11/7/3	CTEIFx	WO	清除通道 x 的传输错误标志 (x=9/10/11) : 1: 清除 DMA_INTFR 寄存器中的 TEIFx 标志; 0: 无作用。	0
10/6/2	CHTIFx	WO	清除通道 x 的传输过半标志 (x=9/10/11) : 1: 清除 DMA_INTFR 寄存器中的 HTIFx 标志; 0: 无作用。	0
9/5/1	CTCIFx	WO	清除通道 x 的传输完成标志 (x=9/10/11) : 1: 清除 DMA_INTFR 寄存器中的 TCIFx 标志; 0: 无作用。	0
8/4/0	CGIFx	WO	清除通道 x 的全局中断标志 (x=9/10/11) : 1: 清除 DMA_INTFR 寄存器中的 TEIFx/HTIFx/TCIFx/	0

			GIFx 标志; 0: 无作用。	
--	--	--	---------------------	--

第 12 章 模拟/数字转换（ADC）

芯片内置 4 组 12 位的高速模拟/数字转换器（ADC1/ADC2/ADC3/ADC4），4 组 ADC 共提供 $4 \times 12 = 48$ 个外部通道采样，其中 ADC1 还提供 1 个内部通道（ADC1_IN12），内部参考电压 V_{REFINT} 被连接到 ADC1_IN12 输入通道上。

ADC1/ADC2/ADC3/ADC4 的采样速率可达 5Msps，支持可编程的通道采样时间，可以实现单次、连续、扫描或间断转换，支持多 ADC 转换模式。提供模拟看门狗功能允许非常精准地监控一路或多路选中的通道，用于监测通道信号电压。支持外部事件触发转换，触发源包括片上定时器的内部信号和外部引脚。支持使用 DMA 操作。

ADC1/ADC2/ADC3/ADC4 支持扫描模式，扫描完成后轮次计数可通过 GPIO 输出（ADCS0/PA10、ADCS1/PA11、ADCS2/PA12）。在矩阵模拟信号采集应用中，该模式下产生的信号可外加八选一模拟开关芯片 CH448 实现 8 倍数量的 ADC 通道扩展，支持最多 $8 \times 48 = 384$ 个 ADC 通道全自动切换。


12.1 主要特性

- 12 位分辨率
- 支持 48 个外部通道和 1 个内部信号源采样
- 多通道的多种采样转换方式：单次、连续、扫描、触发、间断等
- 数据对齐模式：左对齐、右对齐
- 支持编程采样时间
- 规则转换和注入转换均支持外部触发
- 模拟看门狗监测通道电压
- 支持双重模式
- 采样速率高达 5Msps，支持多 ADC 转换模式
- 支持提前切换通道，方便信号稳定采样
- 支持 4 组 ADC 级联，等效 20Msps 采样率
- ADC 通道输入范围： $V_{SS} \leq V_{IN} \leq V_{DDA}$
- 输入增益可调，可实现小信号放大采样

12.2 功能描述

12.2.1 模块结构

图 12-1 ADC 模块框图



注：图中蓝色虚线框部分，ADC1、ADC2、ADC3 和 ADC4 所有的外部输入通道均不同，且仅 ADC1 提供内部参考电压 V_{REFINT} 。

12.2.2 ADC 配置

1) 模块上电

ADCx_CTLR2 寄存器的 ADON 位为 1 表示 ADC 模块上电。当 ADC 模块从断电模式 (ADON=0) 下进入上电状态 (ADON=1) 后，需要延迟一段时间 t_{STAB} 用于模块稳定时间。之后再次写入 ADON 位为 1，用于作为软件启动 ADC 转换的启动信号。通过清除 ADON 位为 0，可以终止当前转换并将 ADC 模块置于断电模式，这个状态下，ADC 几乎不耗电。

2) 采样时钟

模块的寄存器操作基于 HCLK (HB 总线) 时钟，其转换单元的时钟基准 ADCCLK 来源于 HCLK 或 PLL，由 RCC_CFGR0 寄存器的 ADCPRE[1:0] 域和 PPRE2[2:0] 域配置分频，最大不能超过 80MHz。

3) 通道配置

每个 ADC 模块提供 12 个外部通道，共 48 个通道，其中 ADC1 额外提供一个内部通道。它们可以配置到两种转换组中：规则组和注入组。以实现任意多个通道上以任意顺序进行一系列转换构成的组转换。

转换组：

- 规则组：由多达 16 个转换组成。规则通道和它们的转换顺序在 ADCx_RSQRx 寄存器中设置。规则组中转换的总数量应写入 ADCx_RSQR1 寄存器的 L[3:0] 中。
- 注入组：由多达 4 个转换组成。注入通道和它们的转换顺序在 ADCx_ISQR 寄存器中设置。注入组里的转换总数量应写入 ADCx_ISQR 寄存器的 JL[1:0] 中。

注：如果 ADCx_RSQRx 或 ADCx_ISQR 寄存器在转换期间被更改，当前的转换被终止，一个新的启动信号将发送到 ADC 以转换新选择的组。

ADC1 提供 1 个内部通道：

- V_{REFINT} 内部参考电压：连接 ADC1_IN12 通道。

4) 校准

通过写 ADCx_CTLR2 寄存器的 RSTCAL 位置 1 初始化校准寄存器，等待 RSTCAL 硬件清 0 表示初始化完成。置位 CAL 位，启动校准功能，一旦校准结束，硬件会自动清除 CAL 位，将校准码存储到 ADCx_RDATAR 中。之后可以开始正常的转换功能。建议在 ADC 模块上电时执行一次 ADC 校准。

通过写 ADCx_CTLR2 寄存器的 CAL_VOL[1:0] 位可配置校准电压值；置 CAL_AUTO 位为 1，使能硬件自动校准功能。

注：（1）启动校准前，必须保证 ADC 模块处于上电状态（ADON=1）超过至少两个 ADC 时钟周期。

（2）ADC 在校准期间，采样时间至少要 1 μ s。

5) 可编程采样时间

ADC 使用若干个 ADCCLK 周期对输入电压采样，通道的采样周期数目可以通过 ADCx_SAMPTR1 和 ADCx_SAMPTR2 寄存器中的 SMPx[2:0] 位更改。

总转换时间如下计算：

$$T_{CONV} = \text{采样时间} + 12.5T_{ADCCLK}$$

ADC 的采样时间默认有 8 种固定档位可选，若设定档位无法覆盖应用需求，可使用可编程采样时间功能。开启可编程采样时间功能后，采样时间可调范围为 3.5~242.5 个 ADC 时钟周期，采样时间调节步距为 1 个 ADC 时钟周期。采样时间配置如下表：

UDP	SMPx[2:0]	采样时间	说明
0	000	3.5	x 为 0~13； UDP _x 为 0 时，采样时间由 SMPx[2:0] 寄存器配置。
	001	5.5	
	010	7.5	
	011	13.5	
	100	20.5	
	101	30.5	
	110	45.5	
	111	68.5	
1	—	可编程	UDP _x 为 1 时，采样时间由 SMPUDP[7:0] 寄存器配置。

可编程采样时间功能注意事项：

- 1) 各通道能够独立开启可编程采样时间功能；
- 2) 开启可编程采样时间的各个通道共用同一种采样时间配置；
- 3) 校准期间的采样时间可配置，默认 242.5 个 ADC 时钟周期；

- 4) 配置寄存器 $SMPUDP[7:0]$ 的值等于采样时间+12.5，例如 $SMPUDP=0xFF$ 时，转换周期为 255 个 ADC 时钟周期，其中采样时间为 $255-12.5=242.5$ 个 ADC 时钟周期；
- 5) 当使能可编程采样时间功能时，若 $SMPUDP \leq 16$ ，则实际采样时间为 3.5 个 ADC 时钟周期。

ADC 的规则通道转换支持 DMA 功能。规则通道转换的值储存在一个仅有的数据寄存器 $ADCx_RDATAR$ 中，为防止连续转换多个规则通道时，没有及时取走 $ADCx_RDATAR$ 寄存器中的数据，可以开启 ADC 的 DMA 功能。硬件会在规则通道的转换结束时（EOC 置位）产生 DMA 请求，并将转换的数据从 $ADCx_RDATAR$ 寄存器传输到用户指定的目的地址。

对 DMA 控制器模块的通道配置完成后，写 $ADCx_CTLR2$ 寄存器的 DMA 位置 1，开启 ADC 的 DMA 功能。

注：注入组转换不支持 DMA 功能。

6) 数据对齐

$ADCx_CTLR2$ 寄存器中的 ALIGN 位选择 ADC 转换后的数据存储对齐方式。12 位数据支持左对齐和右对齐模式。

规则组通道的数据寄存器 $ADCx_RDATAR$ 保存的是实际转换的 12 位数字值；而注入组通道的数据寄存器 $ADCx_IDATARx$ 是实际转换的数据减去 $ADCx_IOFRx$ 寄存器的定义的偏移量后写入的值，会存在正负情况，所以有符号位（SIGNB）。

图 12-2 数据左对齐

规则组数据寄存器

D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0
-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---	---

注入组数据寄存器

SIGNB	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0
-------	-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---

图 12-3 数据右对齐

规则组数据寄存器

0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	-----	-----	----	----	----	----	----	----	----	----	----	----

注入组数据寄存器

SIGNB	SIGNB	SIGNB	SIGNB	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
-------	-------	-------	-------	-----	-----	----	----	----	----	----	----	----	----	----	----

12.2.3 外部触发源

ADC 转换的启动事件可以由外部事件触发。如果设置了 $ADCx_CTLR2$ 寄存器的 EXTTRIG 或 JEXTTRIG 位，则可分别通过外部事件触发规则组或注入组通道的转换。此时，EXTSEL[2:0] 和 JEXTSEL[2:0] 位的配置决定规则组和注入组的外部事件源。

注：当外部触发信号被选为 ADC 规则或注入转换时，只有它的上升沿可以启动转换。

表 12-1 规则组通道的外部触发源

EXTSEL[2:0]	触发源	类型
000	定时器 1 的 CC1 事件	来自片上定时器的内部信号
001	定时器 1 的 CC2 事件	
010	定时器 1 的 CC3 事件	
011	定时器 2 的 CC2 事件	
100	定时器 3 的 TRGO 事件	
101	定时器 4 的 CC4 事件	
110	EXTI 线 12	来自外部引脚
111	SWSTART 位置 1 软件触发	软件控制位

表 12-2 注入组通道的外部触发源

JEXTSEL[2:0]	触发源	类型
000	定时器 1 的 TRGO 事件	来自片上定时器的内部信号
001	定时器 1 的 CC4 事件	
010	定时器 2 的 TRGO 事件	
011	定时器 2 的 CC1 事件	
100	定时器 3 的 CC4 事件	
101	定时器 4 的 TRGO 事件	
110	EXTI 线 15	来自外部引脚
111	JSWSTART 位置 1 软件触发	软件控制位

12.2.4 转换模式

表 12-3 转换模式组合

ADCx_CTLR1 和 ADCx_CTLR2 寄存器控制位					ADC 转换模式
CONT	SCAN	DISCEN/JDISCEN	JAUTO	启动事件	
0	0	0	0	ADON 位置 1	单次单通道模式：某一规则通道执行单次转换。
				外部触发方式	单次单通道模式：规则通道或注入通道的某一通道执行单次转换。
	1	0	0	ADON 位置 1 或外部触发方式	单次扫描模式：按顺序对选中的所有规则组通道（ADCx_RSQRx）或所有注入组通道（ADCx_ISQR）逐个执行单次转换。 触发注入方式：当规则组通道转换过程中可以插入注入组通道所有转换，之后再继续规则组通道转换；但转换注入组通道时不会插入规则组通道转换。
				ADON 位置 1 或外部触发方式	单次扫描模式：按顺序对选中的所有规则组通道（ADCx_RSQRx）或所有注入组通道（ADCx_ISQR）逐个执行单次转换。 自动注入方式：在规则组通道转换完之后，注入组通道被自动转换。 注：转换过程中不允许出现注入通道的外部触发信号。
	0	1 (DISCEN 和 JDISCEN 不能同时为 1)	0	外部触发方式	单次间断模式：每次启动事件，执行一个短序列（DISCNUM[2:0] 定义数量）的通道数量转换，直到所有选中通道转换完成才能重头开始。 注：规则组和注入组选中此模式控制位分别为 DISCEN 和 JDISCEN，不能同时为规则组和注入组配置间断模式，间断模式只能用于一组转换。
			1	—	禁止此模式。
1	1	1	X	—	无此模式。
	0	0	0	ADON 位置 1 或外部触	连续单通道/扫描模式：每轮结束后重复新一轮的转换，直到 CONT 清 0 才能终止。

			1	发方式	
--	--	--	---	-----	--

注：规则组和注入组的外部触发事件是不一样的，而且‘ACON’位只能启动规则组通道转换，所以规则组和注入组通道转换的启动事件独立。

1) 单次单通道转换模式

此模式下，对当前 1 个通道只执行一次转换。该模式对规则组或注入组中排序第 1 的通道执行转换，其中通过设置 ADCx_CTLR2 寄存器的 ADON 位置 1（只适用于规则通道）启动也可通过外部触发启动（适用于规则通道或注入通道）。一旦选择通道的转换完成将：

如果转换的是规则组通道，则转换数据被储存在 16 位 ADCx_RDATAR 寄存器中，EOC 标志被置位，如果设置了 EOCIE 位，将触发 ADC 中断。

如果转换的是注入组通道，则转换数据被储存在 16 位 ADCx_IDATAR1 寄存器中，EOC 和 JEOC 标志被置位，如果设置了 JEOCIE 或 EOCIE 位，将触发 ADC 中断。

2) 单次扫描模式转换

通过设置 ADCx_CTLR1 寄存器的 SCAN 位为 1 进入 ADC 扫描模式。此模式用来扫描一组模拟通道，对被 ADCx_RSQRx 寄存器（对规则通道）或 ADCx_ISQR（对注入通道）选中的所有通道逐个执行单次转换，当前通道转换结束时，同一组的下一个通道被自动转换。

在扫描模式里，根据 JAUTO 位的状态，又分为触发注入方式和自动注入方式。

● 触发注入

JAUTO 位为 0，当在扫描规则组通道过程中，发生了注入组通道转换的触发事件，当前转换被复位，注入通道的序列被以单次扫描方式进行，在所有选中的注入组通道扫描转换结束后，恢复上次被中断的规则组通道转换。

如果当前在扫描注入组通道序列时，发生了规则通道的启动事件，注入组转换不会被中断，而是在注入序列转换完成后再执行规则序列的转换。

注：使用触发的注入转换时，必须保证触发事件的间隔长于注入序列。例如，完成注入序列的转换总体时间需要 28 个 ADCCLK，那么触发注入通道的事件间隔时间最小值为 29 个 ADCCLK。

● 自动注入

JAUTO 位为 1，在扫描完规则组选中的所有通道转换后，自动进行注入组选中通道的转换。这种方式可以用来转换 ADCx_RSQRx 和 ADCx_ISQR 寄存器中多达 20 个转换序列。

此模式里，必须禁止注入通道的外部触发（JEXTTRIG=0）。

注：对于 ADC 时钟预分频系数（ADCPRE[1:0]）为 4 至 8 时，当从规则转换切换到注入序列或从注入转换切换到规则序列时，会自动插入 1 个 ADCCLK 间隔；当 ADC 时钟预分频系数为 2 时，则有 2 个 ADCCLK 间隔的延迟。

3) 单次中断模式转换

通过设置 ADCx_CTLR1 寄存器的 DISCEN 或 JDISCEN 位为 1 进入规则组或注入组的中断模式。此模式区别扫描模式中扫描完整的一组通道，而是将一组通道分为多个短序列，每次外部触发事件将执行一个短序列的扫描转换。

短序列的长度 n（n≤8）定义在 ADCx_CTLR1 寄存器的 DISCNUM[2:0] 中，当 DISCEN 为 1，则是规则组的中断模式，待转换总长度定义在 ADCx_RSQR1 寄存器的 L[3:0] 中；当 JDISCEN 为 1，则是注入组的中断模式，待转换总长度定义在 ADCx_ISQR 寄存器的 JL[1:0] 中。不能同时将规则组和注入组设置为中断模式。

规则组中断模式举例：

DISCEN=1，DISCNUM[2:0]=3，L[3:0]=8，待转换通道=1，3，2，5，8，4，10，6

第 1 次外部触发：转换序列为：1，3，2，同时产生 EOC 事件

- 第 2 次外部触发：转换序列为：5，8，4，同时产生 EOC 事件
- 第 3 次外部触发：转换序列为：10，6，同时产生 EOC 事件
- 第 4 次外部触发：转换序列为：1，3，2，同时产生 EOC 事件

注入组间断模式举例：

- JDISCEN=1，JL[1:0]=3，待转换通道=1，3，2
- 第 1 次外部触发：转换序列为：1
- 第 2 次外部触发：转换序列为：3
- 第 3 次外部触发：转换序列为：2，同时产生 EOC 和 JEOC 事件
- 第 4 次外部触发：转换序列为：1

- 注：1. 当以间断模式转换一个规则组或注入组时，转换序列结束后不自动从头开始。当所有子组被转换完成，下一次触发事件启动第一个子组的转换。
2. 不能同时使用自动注入（JAUTO=1）和间断模式。
3. 不能同时为规则组和注入组设置间断模式，间断模式只能用于一组转换。
4. 注入组的间断模式下，外部触发后要转换的注入通道数目为 1。

4) 连续转换


在连续转换模式中，当前面 ADC 转换一结束马上就启动另一次转换，转换不会在选择组的最后一个通道上停止，而是再次从选择组的第一个通道继续转换。此模式的启动事件包括外部触发事件和 ADON 位置 1，设置启动后，需将 CONT 位置 1。

如果一个规则通道被转换，转换数据被存储于 ADCx_RDATAR 寄存器中，转换结束标志 EOC 被置位，如果设置了 EOCIE，则产生中断。

如果一个注入通道被转换，转换数据被存储于 ADCx_IDATARx 寄存器中，注入转换结束标志 JEOC 被置位，如果设置了 JEOCIE，则产生中断。

12.2.5 模拟看门狗

如果被 ADC 转换的模拟电压低于低阈值或高于高阈值，AWD 模拟看门狗状态位被设置。阈值设置位于 ADCx_WDHTR 和 ADCx_WDLTR 寄存器的最低 12 个有效位中。通过设置 ADCx_CTLR1 寄存器的 AWDIE 位以允许产生相应中断。



配置 ADCx_CTLR1 寄存器的 AWDSGL、AWDEN、JAWDEN 及 AWDCH[4:0] 位选择模拟看门狗警戒的通道，具体关系见下表：

表 12-4 模拟看门狗通道选择

模拟看门狗警戒通道	ADCx_CTLR1 寄存器控制位			
	AWDSGL	AWDEN	JAWDEN	AWDCH[4:0]
不警戒	忽略	0	0	忽略
所有注入通道	0	0	1	忽略
所有规则通道	0	1	0	忽略

所有注入和规则通道	0	1	1	忽略
单一注入通道	1	0	1	决定通道编号
单一规则通道	1	1	0	决定通道编号
单一注入和规则通道	1	1	1	决定通道编号

12.2.6 双 ADC 模式

在有 2 个的 ADC 模块芯片中，可以使 2 个 ADC 配合使用，实现双 ADC 模式。在双 ADC 模式中，ADC1 为主 ADC，ADC2 为从 ADC。通过配置 ADC1_CTLR1 中 DUALMOD[3:0] 以选择模式，实现 ADC1 和 ADC2 交替触发或同步触发转换。

ADC3 和 ADC4 的双 ADC 模式使用方法与 ADC1 和 ADC2 相同。

注：双 ADC 模式中，选择外部触发事件触发时，用户必须使能主从 ADC 的外部触发使能且需要将主 ADC 设为相应的触发，从 ADC 设置为软件触发，防止不必要的触发使从 ADC 进行转换。


通过配置可以实现以下几种可能的模式：

- 独立模式
- 同步注入模式
- 同步规则模式
- 快速交替模式
- 慢速交替模式
- 交替触发模式
- 同步规则模式+同步注入模式
- 同步规则模式+交替触发模式
- 同步注入模式+快速交替模式
- 同步注入模式+慢速交替模式

注：1. 双 ADC 模式中，为了主数据寄存器能够读取从 ADC 的转换数据，需要使能 DMA 位。

2. 每个 ADC 都具有独立的 DMA 功能。

图 12-5 双 ADC 框图




1) 独立模式

此模式下，双 ADC 不同步工作，相互之间独立工作。

2) 同步注入模式

此模式下用于转换一个注入通道组，设置 ADC1_CTLR2 中 JEXTSEL[2:0]，以选择触发源，同时它也将用于同步触发 ADG2。转换完成时，转换后的数据分别存储在 ADCx 的 ADCx_IDATARx 中，且若使能任一 ADC 中断，转换结束后将产生 JE0C 中断。

图 12-6 4 通道同步注入转换




注：1. 同一时刻 ADC1 和 ADC2 的转换通道不应重合。

2. 同步模式下，ADC1 和 ADC2 应有相同时间长度的转换序列或两者之中较长的转换序列的时长小于触发时间间隔，以保证每次触发两个序列均能转换完成。

3) 同步规则模式

此模式下用于转换规则通道序列，设置 ADC1_CTLR2 中 EXTSEL[2:0]，以选择触发源，同时它也将用于同步触发 ADC2。转换完成时，将产生一个 32 位 DMA 传输请求，将数据寄存器 ADC1_RDATAR 的内容传输到 SRAM 中，高 16 位包含 ADC2 转换数据，低 16 位包含 ADC1 转换数据。若使能任一 ADC 中断，将产生 EOC 中断。

图 12-7 16 通道同步规则转换




注：1. 同一时刻 ADC1 和 ADC2 的转换通道不应重合；

2. 同步模式下，ADC1 和 ADC2 应有相同时间长度的转换序列或两者之中较长的转换序列的时长小于触发时间间隔，以保证每次触发两个序列均能转换完成。

4) 快速交替模式

此模式仅适用于规则通道（往往只有一个通道），设置 ADC1_CTLR2 中 EXTSEL[2:0]，以选择触发源，当触发产生后 ADC2 将立即启动转换，ADC1 在延迟 7 个 ADC 时钟周期后启动转换。如果均开启连续模式（CONT 被置位），两个 ADC 将对规则通道连续交替转换。如果使能中断，ADC1 将产生 EOC 中断，若同时使能 DMA，则将产生一个 32 位的 DMA 传输请求，将数据寄存器 ADC1_RDATAR 的内容传输到 SRAM 中，高 16 位包含 ADC2 转换数据，低 16 位包含 ADC1 转换数据。

图 12-8 单通道快速交替连续转换




注：采样时间应小于 7 个 ADC 时钟周期，以避免 ADC1 和 ADC2 在采样同一个通道时，出现采样周期重合的问题。

5) 慢速交替模式

此模式仅适用于规则通道且只能一个通道。设置 ADC1_CTLR2 中 EXTSEL[2:0]，以选择触发源，当触发产生后 ADC2 将立即启动转换，ADC1 在延迟 14 个 ADC 时钟周期后启动转换，再次延时 14 个 ADC 时钟周期后 ADC2 再次启动，如此往复循环。若使能中断，ADC1 将产生 EOC 中断，若同时使能 DMA，则将产生一个 32 位的 DMA 传输请求，将数据寄存器 ADC1_RDATAR 的内容传输到 SRAM 中，高 16 位包含 ADC2 转换数据，低 16 位包含 ADC1 转换数据。

图 12-9 单通道慢速交替转换




- 注：1. 采样时间应小于 14 个 ADC 时钟周期，以避免和下一次采样周期重合；
2. 28 个 ADC 时钟周期后自动启动新的 ADC2 转换；
3. 不需要设置 CONT 位。

6) 交替触发模式


此模式仅适用于注入通道组，设置 ADC1_CTLR2 中 JEXTSEL[2:0]，以选择触发源。当第一次触发事件发生时，ADC1 上所有的注入通道被转换，当第二次触发事件发生时，ADC2 上所有的注入通道被转换。依次循环往复，若使能中断，则当 ADC1 所有注入通道转换完成后产生 JE0C 中断，ADC2 所有注入通道转换完成后产生 JE0C 中断。

图 12-10 每个 ADC 注入通道组交替触发转换



若同时使用注入间断模式，则当第一次触发事件发生时，ADC1 上的第一个注入通道被转换，当第二次触发事件发生时，ADC2 上第一个注入通道被转换。以此类推，往复循环。同时若使能中断，则当 ADC1 所有注入通道转换完成后，产生 JE0C 中断，当 ADC2 所有注入通道转换完成后产生 JE0C 中断。

图 12-11 间断模式下每个 ADC 注入通道交替触发转换




7) 同步规则模式+同步注入模式

此模式下规则组的同步转换可以打断，以启动注入组的同步转换。同时此模式下需要保证转换具有相同时间长度的序列，或保证触发时间间隔比两个序列中较长序列的时间长。

8) 同步规则模式+交替触发模式

此模式下规则组的同步转换可以被打断，以启动注入组的交替触发转换。当发生注入事件时，交替触发转换立即启动。如果同步规则正在转换，则所有 ADC 的规则转换被停止，在注入转换结束后同步恢复。


图 12-12 同步规则模式下交替触发注入通道转换



注：此模式下需要保证转换具有相同时间长度的序列，或者保证触发时间间隔比两个序列中较长序列的时间长。

如果注入触发事件发生在中断了规则转换的注入转换期间，则这个触发事件将会被忽略，例如下图描述的第 2 次触发的情况。

图 12-13 触发事件发生在注入转换期间




9) 同步注入模式+交替模式

此模式下，注入转换可以打断交替转换。发生注入事件时，交替转换被打断，注入转换启动，

在注入转换结束后，交替转换被恢复。

图 12-14 交替转换下触发注入组转换



注：当 ADC 的预分频系数为 4 时，交替转换恢复后采样间隔不再是均匀的 7 个 ADC 时钟，改为 8 个和 6 个时钟周期交替。

12.2.7 低速高性能模式

ADC 默认是 12 位模式，开启低速高性能模式后，可选 13/14/15 位模式，即一次转换可获得 13 位/14 位/15 位转换结果。

低速高性能模式注意事项：

- 1) 开启低速高性能模式后，单次的 ADC 转换周期（采样时间+转换时间）会增加，即：
 - 13 位模式转换周期= 12 位模式转换周期*2；
 - 14 位模式转换周期= 12 位模式转换周期*4；
 - 15 位模式转换周期= 12 位模式转换周期*8。
- 2) 低速高性能模式的使用不受限制，无论是单次模式、连续模式、扫描模式、间断模式等工作模式均支持低速高性能模式。

12.2.8 ADC 级联


所有 ADC 可级联，级联顺序可配置，级联的 ADC 之间，各级 ADC 的转换延迟可配置，既可以同时转换，也可以依次延迟转换；分组使用时，支持双 ADC 模式。

通过配置 ADCx_CTLR2 寄存器 CONTS[1:0] 位选择前级 ADC。

ADC 规则通道级联配置

若 ADC 使用规则通道级联，可通过 ADCx_CTLR2 寄存器 REGUCON 位使能规则通道级联，并通过 ADCx_CONCFG 寄存器 REGUDLY[5:0] 域设置参数作触发延时。如果设置 ADC2 级联前级为 ADC1，就需要 ADC1 给出触发源，如果延时时长设置为 t ，则对应转换关系如图 12-15 所示：

图 12-15 规则通道级联触发延时




ADC 注入通道级联配置

若 ADC 使用注入通道级联，可配合注入触发交替循环进行使用。通过 ADCx_CTLR2 寄存器 INJECON 位使能注入通道级联，并通过 ADCx_CONCFG 寄存器 REGUDLY[5:0] 域设置参数作触发延时，并通过

ADCx_CONCFG寄存器 INJENUM[1:0]位设置注入触发交替循环周期，以及配置ADCx_CONCFG寄存器 INJSEQ[1:0]位设置有效注入触发序号。

若ADC通道级联配合注入触发交替循环使用，可实现多ADC交替触发模式。若INJENUM[1:0]=11b、INJSEQ[1:0]则依次为级联数列，可实现多ADC交替触发模式，其对应关系如图12-16所示：


图 12-16 多 ADC 交替触发



应用示例

级联模式下，使用4组ADC时，可配置触发延时，进行交替采样。若触发延时为25%的ADC转换周期时间，可使采样率提高4倍，即当使用5Msps进行采样时，可通过级联模式将采样率提升至等效20Msps。

图 12-17 提升采样率



12. 2. 9 ADC 扫描输出

ADC 扫描输出需要配置 ADCx_SCANCNT 寄存器 SCSCFG 位选择规则通道或注入通道进行扫描通道源选择,ADC 扫描完成后轮次计数可通过设置 R32_EXTEN_CTR 寄存器 ADC_SCAN_SEL[1:0]位选择 ADCx 扫描周期计数输出至 GPIO。若使能 SCANOE0、SCANOE1、SCANOE2，其扫描次数对应 GPIO 口电平关系如表 12-5 所示：

表 12-5 ADC 扫描次数与输出电平关系

序列	SCANOE0	SCANOE1	SCANOE2
0	低电平	低电平	低电平
1	高电平	低电平	低电平
2	低电平	高电平	低电平
3	高电平	高电平	低电平

4	低电平	低电平	高电平
5	高电平	低电平	高电平
6	低电平	高电平	高电平
7	高电平	高电平	高电平
8	低电平	低电平	低电平


在该模式下产生的信号可外加八选一模拟开关芯片 CH448 实现 8 倍数量的 ADC 通道扩展，支持最多 $8 \times 48 = 384$ 个 ADC 通道全自动切换。

12.2.10 通道预切换

ADC 包含信号采样和 A/D 模数转换两个主要步骤。CH32X315/X305 的 ADC 单元在上一通道的采样步骤完成后，可以设置由硬件预先切换下一通道，在上一通道的 A/D 转换过程中，下一通道完成“切换—切换瞬间振铃—信号稳定”的过程。这种两级流水线的交替并行处理方法使得下一通道采样时，提前切换的信号电压已足够稳定，从而缩短采样时间。

通道预切换功能由 ADCx_CTLR1 寄存器 SW_PRE 位控制，具体如图 12-18 所示。

图 12-18 通道预切换功能



12.3 寄存器描述

表 12-6 ADC1 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC1_STATR	0x40012400	ADC1 状态寄存器	0x00000000
R32_ADC1_CTLR1	0x40012404	ADC1 控制寄存器 1	0x00000000
R32_ADC1_CTLR2	0x40012408	ADC1 控制寄存器 2	0x00000020
R32_ADC1_SAMPTR1	0x4001240C	ADC1 采样时间配置寄存器 1	0x00000000
R32_ADC1_SAMPTR2	0x40012410	ADC1 采样时间配置寄存器 2	0x00000000
R32_ADC1_I0FR1	0x40012414	ADC1 注入通道数据偏移寄存器 1	0x00000000
R32_ADC1_I0FR2	0x40012418	ADC1 注入通道数据偏移寄存器 2	0x00000000
R32_ADC1_I0FR3	0x4001241C	ADC1 注入通道数据偏移寄存器 3	0x00000000
R32_ADC1_I0FR4	0x40012420	ADC1 注入通道数据偏移寄存器 4	0x00000000
R32_ADC1_WDHTR	0x40012424	ADC1 看门狗高阈值寄存器	0x00000FFF
R32_ADC1_WDLTR	0x40012428	ADC1 看门狗低阈值寄存器	0x00000000
R32_ADC1_RSQR1	0x4001242C	ADC1 规则通道序列寄存器 1	0x00000000

R32_ADC1_RSQR2	0x40012430	ADC1 规则通道序列寄存器 2	0x00000000
R32_ADC1_RSQR3	0x40012434	ADC1 规则通道序列寄存器 3	0x00000000
R32_ADC1_ISQR	0x40012438	ADC1 注入通道序列寄存器	0x00000000
R32_ADC1_IDATAR1	0x4001243C	ADC1 注入数据寄存器 1	0x00000000
R32_ADC1_IDATAR2	0x40012440	ADC1 注入数据寄存器 2	0x00000000
R32_ADC1_IDATAR3	0x40012444	ADC1 注入数据寄存器 3	0x00000000
R32_ADC1_IDATAR4	0x40012448	ADC1 注入数据寄存器 4	0x00000000
R32_ADC1_RDATAR	0x4001244C	ADC1 规则数据寄存器	0x00000000
R32_ADC1_SMPMD	0x40012450	ADC1 采样模式控制寄存器	0x00000000
R32_ADC1_UDP	0x40012454	ADC1 可编程采样时间寄存器	0x0000FF10
R32_ADC1_CONCFG	0x40012458	ADC1 级联配置寄存器	0x00000000
R32_ADC1_SCANCNT	0x4001245C	ADC1 扫描计数配置寄存器	0x00000000

表 12-7 ADC2 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC2_STATR	0x40012800	ADC2 状态寄存器	0x00000000
R32_ADC2_CTLR1	0x40012804	ADC2 控制寄存器 1	0x00000000
R32_ADC2_CTLR2	0x40012808	ADC2 控制寄存器 2	0x000000D0
R32_ADC2_SAMPTR1	0x4001280C	ADC2 采样时间配置寄存器 1	0x00000000
R32_ADC2_SAMPTR2	0x40012810	ADC2 采样时间配置寄存器 2	0x00000000
R32_ADC2_IOFR1	0x40012814	ADC2 注入通道数据偏移寄存器 1	0x00000000
R32_ADC2_IOFR2	0x40012818	ADC2 注入通道数据偏移寄存器 2	0x00000000
R32_ADC2_IOFR3	0x4001281C	ADC2 注入通道数据偏移寄存器 3	0x00000000
R32_ADC2_IOFR4	0x40012820	ADC2 注入通道数据偏移寄存器 4	0x00000000
R32_ADC2_WDHTR	0x40012824	ADC2 看门狗高阈值寄存器	0x00000FFF
R32_ADC2_WDLTR	0x40012828	ADC2 看门狗低阈值寄存器	0x00000000
R32_ADC2_RSQR1	0x4001282C	ADC2 规则通道序列寄存器 1	0x00000000
R32_ADC2_RSQR2	0x40012830	ADC2 规则通道序列寄存器 2	0x00000000
R32_ADC2_RSQR3	0x40012834	ADC2 规则通道序列寄存器 3	0x00000000
R32_ADC2_ISQR	0x40012838	ADC2 注入通道序列寄存器	0x00000000
R32_ADC2_IDATAR1	0x4001283C	ADC2 注入数据寄存器 1	0x00000000
R32_ADC2_IDATAR2	0x40012840	ADC2 注入数据寄存器 2	0x00000000
R32_ADC2_IDATAR3	0x40012844	ADC2 注入数据寄存器 3	0x00000000
R32_ADC2_IDATAR4	0x40012848	ADC2 注入数据寄存器 4	0x00000000
R32_ADC2_RDATAR	0x4001284C	ADC2 规则数据寄存器	0x00000000
R32_ADC2_SMPMD	0x40012850	ADC2 采样模式控制寄存器	0x00000000
R32_ADC2_UDP	0x40012854	ADC2 可编程采样时间寄存器	0x0000FF10
R32_ADC2_CONCFG	0x40012858	ADC2 级联配置寄存器	0x00000000
R32_ADC2_SCANCNT	0x4001285C	ADC2 扫描计数配置寄存器	0x00000000

表 12-8 ADC3 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC3_STATR	0x40013C00	ADC3 状态寄存器	0x00000000
R32_ADC3_CTLR1	0x40013C04	ADC3 控制寄存器 1	0x00000000

R32_ADC3_CTLR2	0x40013C08	ADC3 控制寄存器 2	0x000000D0
R32_ADC3_SAMPTR1	0x40013C0C	ADC3 采样时间配置寄存器 1	0x00000000
R32_ADC3_SAMPTR2	0x40013C10	ADC3 采样时间配置寄存器 2	0x00000000
R32_ADC3_I0FR1	0x40013C14	ADC3 注入通道数据偏移寄存器 1	0x00000000
R32_ADC3_I0FR2	0x40013C18	ADC3 注入通道数据偏移寄存器 2	0x00000000
R32_ADC3_I0FR3	0x40013C1C	ADC3 注入通道数据偏移寄存器 3	0x00000000
R32_ADC3_I0FR4	0x40013C20	ADC3 注入通道数据偏移寄存器 4	0x00000000
R32_ADC3_WDHTR	0x40013C24	ADC3 看门狗高阈值寄存器	0x00000FFF
R32_ADC3_WDLTR	0x40013C28	ADC3 看门狗低阈值寄存器	0x00000000
R32_ADC3_RSQR1	0x40013C2C	ADC3 规则通道序列寄存器 1	0x00000000
R32_ADC3_RSQR2	0x40013C30	ADC3 规则通道序列寄存器 2	0x00000000
R32_ADC3_RSQR3	0x40013C34	ADC3 规则通道序列寄存器 3	0x00000000
R32_ADC3_ISQR	0x40013C38	ADC3 注入通道序列寄存器	0x00000000
R32_ADC3_IDATAR1	0x40013C3C	ADC3 注入数据寄存器 1	0x00000000
R32_ADC3_IDATAR2	0x40013C40	ADC3 注入数据寄存器 2	0x00000000
R32_ADC3_IDATAR3	0x40013C44	ADC3 注入数据寄存器 3	0x00000000
R32_ADC3_IDATAR4	0x40013C48	ADC3 注入数据寄存器 4	0x00000000
R32_ADC3_RDATAR	0x40013C4C	ADC3 规则数据寄存器	0x00000000
R32_ADC3_SMPMD	0x40013C50	ADC3 采样模式控制寄存器	0x00000000
R32_ADC3_UDP	0x40013C54	ADC3 可编程采样时间寄存器	0x0000FF10
R32_ADC3_CONCFG	0x40013C58	ADC3 级联配置寄存器	0x00000000
R32_ADC3_SCANCNT	0x40013C5C	ADC3 扫描计数配置寄存器	0x00000000

表 12-9 ADC4 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC4_STATR	0x40014000	ADC4 状态寄存器	0x00000000
R32_ADC4_CTLR1	0x40014004	ADC4 控制寄存器 1	0x00000000
R32_ADC4_CTLR2	0x40014008	ADC4 控制寄存器 2	0x000000D0
R32_ADC4_SAMPTR1	0x4001400C	ADC4 采样时间配置寄存器 1	0x00000000
R32_ADC4_SAMPTR2	0x40014010	ADC4 采样时间配置寄存器 2	0x00000000
R32_ADC4_I0FR1	0x40014014	ADC4 注入通道数据偏移寄存器 1	0x00000000
R32_ADC4_I0FR2	0x40014018	ADC4 注入通道数据偏移寄存器 2	0x00000000
R32_ADC4_I0FR3	0x4001401C	ADC4 注入通道数据偏移寄存器 3	0x00000000
R32_ADC4_I0FR4	0x40014020	ADC4 注入通道数据偏移寄存器 4	0x00000000
R32_ADC4_WDHTR	0x40014024	ADC4 看门狗高阈值寄存器	0x00000FFF
R32_ADC4_WDLTR	0x40014028	ADC4 看门狗低阈值寄存器	0x00000000
R32_ADC4_RSQR1	0x4001402C	ADC4 规则通道序列寄存器 1	0x00000000
R32_ADC4_RSQR2	0x40014030	ADC4 规则通道序列寄存器 2	0x00000000
R32_ADC4_RSQR3	0x40014034	ADC4 规则通道序列寄存器 3	0x00000000
R32_ADC4_ISQR	0x40014038	ADC4 注入通道序列寄存器	0x00000000
R32_ADC4_IDATAR1	0x4001403C	ADC4 注入数据寄存器 1	0x00000000
R32_ADC4_IDATAR2	0x40014040	ADC4 注入数据寄存器 2	0x00000000
R32_ADC4_IDATAR3	0x40014044	ADC4 注入数据寄存器 3	0x00000000
R32_ADC4_IDATAR4	0x40014048	ADC4 注入数据寄存器 4	0x00000000

R32_ADC4_RDATAR	0x4001404C	ADC4 规则数据寄存器	0x00000000
R32_ADC4_SMPMD	0x40014050	ADC4 采样模式控制寄存器	0x00000000
R32_ADC4_UDP	0x40014054	ADC4 可编程采样时间寄存器	0x0000FF10
R32_ADC4_CONCFG	0x40014058	ADC4 级联配置寄存器	0x00000000
R32_ADC4_SCANCNT	0x4001405C	ADC4 扫描计数配置寄存器	0x00000000

12.3.1 ADCx 状态寄存器 (ADCx_STATR) (x=1/2/3/4)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					DELTA[10:0]										
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCRS TF	Reserved										STRT	JSTRT	JEOC	EOC	AWD

位	名称	访问	描述	复位值
[31:27]	Reserved	R0	保留。	0
[26:16]	DELTA[10:0]	R0	校准偏差值。	0
15	ADCRSTF	R0	ADC 复位状态指示: 1: 复位中; 0: 复位结束。	0
[14:5]	Reserved	R0	保留。	0
4	STRT	RWO	规则通道转换开始状态: 1: 规则通道转换已开始; 0: 规则通道转换未开始。 该位由硬件置 1, 由软件清 0 (写 1 无效)。	0
3	JSTRT	RWO	注入通道转换开始状态: 1: 注入通道转换已开始; 0: 注入通道转换未开始。 该位由硬件置 1, 由软件清 0 (写 1 无效)。	0
2	JEOC	RWO	注入通道组转换结束状态: 1: 转换完成; 0: 转换未完成。 该位由硬件置 1 (所有注入通道转换完), 由软件清 0 (写 1 无效)。	0
1	EOC	RWO	转换结束状态: 1: 转换完成; 0: 转换未完成。 该位由硬件置 1 (规则或注入通道组转换结束), 由软件清 0 (写 1 无效) 或读 ADCx_RDATAR 时清除。	0
0	AWD	RWO	模拟看门狗标志位: 1: 发生模拟看门狗事件; 0: 没有发生模拟看门狗事件。 该位由硬件置 1 (转换值超出 ADCx_WDHTR 和	0

			ADCx_WDLTR 寄存器范围)，由软件清 0（写 1 无效）。	
--	--	--	-----------------------------------	--

12.3.2 ADCx 控制寄存器 1 (ADCx_CTLR1) (x=1/2/3/4)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SW_P RE	ANA_ RST	AWD_ RST	Reserved	BUF EN	Reserved	AWDEN	JAWD EN	Reserved	DUALMOD[3:0]						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DISCNUM[2:0]	JDISC EN	DISCE N	JAUT O	AWD SGL	SCAN	JEOCI E	AWDIE	EOCIE	AWDCH[4:0]						

位	名称	访问	描述	复位值
31	SW_PRE	RW	通道预切换关闭： 1：通道预切换关闭； 0：通道预切换开启。	0
30	ANA_RST	RW	模拟模块复位使能： 1：使能； 0：关闭。 注：在ADC转换期间复位ADC模拟电路将会破坏转换结果，此位可与RCC的ADCxRST一起使用。	0
29	AWD_RST	RW	ADC看门狗复位使能： 1：使能； 0：关闭。	0
[28:27]	Reserved	R0	保留。	0
26	BUFEN	RW	ADC BUFFER使能： 1：使能输入Buffer； 0：关闭输入Buffer。	0
25	Reserved	R0	保留，该位默认值必须保持不变。	0
24	Reserved	R0	保留。	0
23	AWDEN	RW	在规则通道上模拟看门狗功能使能位： 1：规则通道上使能模拟看门狗； 0：规则通道上关闭模拟看门狗。	0
22	JAWDEN	RW	在注入通道上模拟看门狗功能使能位： 1：注入通道上使能模拟看门狗； 0：注入通道上关闭模拟看门狗。	0
[21:20]	Reserved	R0	保留。	0
[19:16]	DUALMOD[3:0]	RW	双重模式选择： 0000：独立模式； 0001：同步规则+同步注入模式； 0010：同步规则+交替触发模式； 0011：同步注入+快速交替模式； 0100：同步注入+慢速交替模式； 0101：同步注入模式；	0000b

			0110: 同步规则模式; 0111: 快速交替模式; 1000: 慢速交替模式; 1001: 交替触发模式。 <i>注: ADC2/ADC4 中这些位为保留位, 任何配置位的修改应在双重模式关闭的情况下进行。</i>	
[15:13]	DISCNUM[2:0]	RW	间断模式下, 外部触发后要转换的规则通道数目: 000: 1 个通道; ... 111: 8 个通道。	000b
12	JDISCEN	RW	注入通道上的间断模式使能位: 1: 使能注入通道上的间断模式; 0: 关闭注入通道上的间断模式。	0
11	DISCEN	RW	规则通道上的间断模式使能位: 1: 使能规则通道上的间断模式; 0: 关闭规则通道上的间断模式。	0
10	JAUTO	RW	开启规则通道完成后, 自动转换注入通道组使能位: 1: 使能自动的注入通道组转换; 0: 关闭自动的注入通道组转换。 <i>注: 此模式需要禁止注入通道的外部触发功能。</i>	0
9	AWDSGL	RW	扫描模式下, 在单一通道上使用模拟看门狗使能位: 1: 在单一通道上使用模拟看门狗 (AWDCH[4:0] 选择); 0: 在所有通道上使用模拟看门狗。	0
8	SCAN	RW	扫描模式使能位: 1: 使能扫描模式 (连续转换 ADCx_IOFRx 和 ADCx_RSQRx 选择的所有通道); 0: 关闭扫描模式。	0
7	JEOCIE	RW	注入通道组转换结束中断使能位: 1: 使能注入通道组转换完成中断 (JE0C 标志); 0: 关闭注入通道组转换完成中断。	0
6	AWDIE	RW	模拟看门狗中断使能位: 1: 使能模拟看门狗中断; 0: 关闭模拟看门狗中断。	0
5	EOCIE	RW	转换结束 (规则或注入通道组) 中断使能位: 1: 使能转换结束中断 (EOC 标志); 0: 关闭转换结束中断。	0
[4:0]	AWDCH[4:0]	RW	模拟看门狗通道选择位: 00000: 模拟输入通道 0; 00001: 模拟输入通道 1; ... 01100: 模拟输入通道 12; 01101: 模拟输入通道 13。	00000b

12.3.3 ADCx 控制寄存器 2 (ADCx_CTLR2) (x=1/2/3/4)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	CONTS[1:0]		INJEC ON	REGUC ON	ENHANCE [1:0]		VREFE	SW START	JSW START	EXT TRIG	EXTSEL[2:0]		Reserved		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXT TRIG	JEXTSEL[2:0]		ALIGN	Reserved		DMA	Reserved	CAL_A UTO	CAL_VOL [1:0]		RST CAL	CAL	CONT	ADON	

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:28]	CONTS[1:0]	RW	前级 ADC 选择位: 00: 前级 ADC 为 ADC1; 01: 前级 ADC 为 ADC2; 10: 前级 ADC 为 ADC3; 11: 前级 ADC 为 ADC4。	0
27	INJEC ON	RW	注入通道级联使能位: 1: 使能注入通道级联功能, 注入通道可由前级 ADC 触发转换; 0: 禁止注入通道级联功能。	0
26	REGUC ON	RW	规则通道级联使能位: 1: 使能规则通道级联功能, 规则通道可由前级 ADC 触发转换; 0: 禁止规则通道级联功能。	0
[25:24]	ENHANCE[1:0]	RW	增强模式配置位: 00: 12 位模式; 01: 13 位增强模式; 10: 14 位增强模式; 11: 15 位增强模式。	0
23	VREFE	RW	内部电压 (V_{REFINT}) 通道使能位: 1: 使能 V_{REFINT} 通道; 0: 禁止 V_{REFINT} 通道。 注: 该位仅适用于 ADC1。	0
22	SWSTART	RW	启动一个规则通道转换, 需要设置软件触发: 1: 启动规则通道转换; 0: 复位状态。 此位由软件置位, 转换开始后硬件清 0。	0
21	JSWSTART	RW	启动一个注入通道转换, 需要设置软件触发: 1: 启动注入通道转换; 0: 复位状态。 此位由软件置位, 转换开始后硬件清 0 或者软件清 0。	0
20	EXTTRIG	RW	规则通道的外部触发转换模式使能: 1: 使用外部事件启动转换;	0

			0：关闭外部事件启动功能。	
[19:17]	EXTSEL[2:0]	RW	启动规则通道转换的外部触发事件选择： 000：定时器 1 的 CC1 事件； 001：定时器 1 的 CC2 事件； 010：定时器 1 的 CC3 事件； 011：定时器 2 的 CC2 事件； 100：定时器 3 的 TRGO 事件； 101：定时器 4 的 CC4 事件； 110：EXTI 线 12； 111：SWSTART 软件触发。	000b
16	Reserved	RO	保留。	0
15	JEXTTRIG	RW	注入通道的外部触发转换模式使能： 1：使用外部事件启动转换； 0：关闭外部事件启动功能。	0
[14:12]	JEXTSEL[2:0]	RW	启动注入通道转换的外部触发事件选择： 000：定时器 1 的 TRGO 事件； 001：定时器 1 的 CC4 事件； 010：定时器 2 的 TRGO 事件； 011：定时器 2 的 CC1 事件； 100：定时器 3 的 CC4 事件； 101：定时器 4 的 TRGO 事件； 110：EXTI 线 15； 111：JSWSTART 软件触发。	000b
11	ALIGN	RW	数据对齐方式： 1：左对齐； 0：右对齐。	0
[10:9]	Reserved	RO	保留。	0
8	DMA	RW	直接存储访问（DMA）模式使能： 1：使能 DMA 模式； 0：关闭 DMA 模式。	0
7	Reserved	RO	保留。	0
6	CAL_AUTO	RW	硬件自动校准功能使能： 1：使能硬件自动校准； 0：禁止硬件自动校准。	1
[5:4]	CAL_VOL[1:0]	RW	校准电压配置： 00：0.2*Vref； 01：0.4*Vref； 10：0.6*Vref； 11：0.8*Vref。	0
3	RSTCAL	RW	复位校准，此位由软件置位，复位完成后由硬件清 0： 1：初始化校准寄存器； 0：校准寄存器已初始化。 <i>注：如果正在进行转换时设置 RSTCAL，清除校准寄存器需要额外的周期。</i>	0
2	CAL	RW	A/D 校准，该位由软件置位，校准结束时由硬件清 0。	0

			1: 开始校准; 0: 校准完成。	
1	CONT	RW	连续转换使能: 1: 连续转换模式; 0: 单次转换模式。 如果设置了此位, 则转换将连续进行直到该位被清除。	0
0	ADON	RW	开/关 A/D 转换器: 当该位为 0 时, 写入 1 将把 ADC 从断电模式下唤醒; 当该位为 1 时, 如果其他位不变, 此位再次写入 1 将启动转换。 1: 开启 ADC 并启动转换; 0: 关闭 ADC 转换/校准, 并进入断电模式。	0

12.3.4 ADCx 采样时间配置寄存器 1 (ADCx_SAMPTR1) (x=1/2/3/4)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				SMP13[2:0]			SMP12[2:0]			SMP11[2:0]			SMP10[2:0]		

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	SMPx[2:0]	RW	SMPx[2:0]: 通道 x 的采样时间配置: 000: 3.5 周期; 001: 5.5 周期; 010: 7.5 周期; 011: 13.5 周期; 100: 20.5 周期; 101: 30.5 周期; 110: 45.5 周期; 111: 68.5 周期; SMPx[2:0]: 置 SMPMDx 位时, 通道 x 采样时间由寄存器 SMPUDP 配置: 这些位用于独立地选择每个通道的采样时间, 在采样周期中通道配置值必须保持不变。	000b

12.3.5 ADCx 采样时间配置寄存器 2 (ADCx_SAMPTR2) (x=1/2/3/4)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SMP9[2:0]			SMP8[2:0]			SMP7[2:0]			SMP6[2:0]			SMP5[2:1]	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP5[0]	SMP4[2:0]			SMP3[2:0]			SMP2[2:0]			SMP1[2:0]			SMP0[2:0]		

位	名称	访问	描述	复位值
[31:30]	Reserved	R0	保留。	0

[29:0]	SMPx[2:0]	RW	SMPx[2:0]: 通道 x 的采样时间配置: 000: 3.5 周期; 001: 5.5 周期; 010: 7.5 周期; 011: 13.5 周期; 100: 20.5 周期; 101: 30.5 周期; 110: 45.5 周期; 111: 68.5 周期; SMPx[2:0]: 置 SMPMDx 位时, 通道 x 采样时间由寄存器 SMPUDP 配置: 这些位用于独立地选择每个通道的采样时间, 在采样周期中通道配置值必须保持不变。	000b
--------	-----------	----	---	------

12.3.6 ADCy 注入通道数据偏移寄存器 x (ADCy_IOFRx) (y=1/2/3/4, x=1/2/3/4)

偏移地址: $0x14 + (x-1)*4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	JOFFSETx[14:0]														

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
[14:0]	JOFFSETx[14:0]	RW	注入通道 x 的数据偏移值。 转换注入通道时, 这个值定义了用于从原始转换数据中减去的数值。转换的结果可以在 ADCx_IDATARx 寄存器中读出。	0

12.3.7 ADCx 看门狗高阈值寄存器 (ADCx_WDHTR) (x=1/2/3/4)

偏移地址: $0x24$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	HT[14:0]														

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
[14:0]	HT[14:0]	RW	模拟看门狗高阈值设置值。	0xFFFF

注: 可以在转换过程中更改 WDHTR 和 WDLTR 的值, 但它们将在下次转换时生效。

12.3.8 ADCx 看门狗低阈值寄存器 (ADCx_WDLTR) (x=1/2/3/4)

偏移地址: $0x28$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	LT[14:0]														

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
[14:0]	LT[14:0]	RW	模拟看门狗低阈值设置值。	0

注：可以在转换过程中更改 *WDHTR* 和 *WDLTR* 的值，但它们将在下次转换时生效。

12.3.9 ADCx 规则通道序列寄存器 1 (ADCx_RSQR1) (x=1/2/3/4)

偏移地址：0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								L[3:0]				RSQ16[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16[0]	SQ15[4:0]				SQ14[4:0]				SQ13[4:0]						

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:20]	L[3:0]	RW	规则通道转换序列中需要转换的通道数目： 0000~1111：1~16 个转换。	0
[19:15]	SQ16[4:0]	RW	规则序列中的第 16 个转换通道的编号 (0~13)。	0
[14:10]	SQ15[4:0]	RW	规则序列中的第 15 个转换通道的编号 (0~13)。	0
[9:5]	SQ14[4:0]	RW	规则序列中的第 14 个转换通道的编号 (0~13)。	0
[4:0]	SQ13[4:0]	RW	规则序列中的第 13 个转换通道的编号 (0~13)。	0

12.3.10 ADCx 规则通道序列寄存器 2 (ADCx_RSQR2) (x=1/2/3/4)

偏移地址：0x30

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				SQ12[4:0]				SQ11[4:0]				SQ10[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10[0]	SQ9[4:0]				SQ8[4:0]				SQ7[4:0]						

位	名称	访问	描述	复位值
[31:30]	Reserved	R0	保留。	0
[29:25]	SQ12[4:0]	RW	规则序列中的第 12 个转换通道的编号 (0~13)。	0
[24:20]	SQ11[4:0]	RW	规则序列中的第 11 个转换通道的编号 (0~13)。	0
[19:15]	SQ10[4:0]	RW	规则序列中的第 10 个转换通道的编号 (0~13)。	0
[14:10]	SQ9[4:0]	RW	规则序列中的第 9 个转换通道的编号 (0~13)。	0
[9:5]	SQ8[4:0]	RW	规则序列中的第 8 个转换通道的编号 (0~13)。	0
[4:0]	SQ7[4:0]	RW	规则序列中的第 7 个转换通道的编号 (0~13)。	0

12.3.11 ADCx 规则通道序列寄存器 3 (ADCx_RSQR3) (x=1/2/3/4)

偏移地址: 0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			SQ6[4:0]				SQ5[4:0]				SQ4[4:1]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4[0]		SQ3[4:0]				SQ2[4:0]				SQ1[4:0]					

位	名称	访问	描述	复位值
[31:30]	Reserved	R0	保留。	0
[29:25]	SQ6[4:0]	RW	规则序列中的第 6 个转换通道的编号 (0-13)。	0
[24:20]	SQ5[4:0]	RW	规则序列中的第 5 个转换通道的编号 (0-13)。	0
[19:15]	SQ4[4:0]	RW	规则序列中的第 4 个转换通道的编号 (0-13)。	0
[14:10]	SQ3[4:0]	RW	规则序列中的第 3 个转换通道的编号 (0-13)。	0
[9:5]	SQ2[4:0]	RW	规则序列中的第 2 个转换通道的编号 (0-13)。	0
[4:0]	SQ1[4:0]	RW	规则序列中的第 1 个转换通道的编号 (0-13)。	0

12.3.12 ADCx 注入通道序列寄存器 (ADCx_ISQR) (x=1/2/3/4)

偏移地址: 0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										JL[1:0]		JSQ4[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JSQ4[0]		JSQ3[4:0]				JSQ2[4:0]				JSQ1[4:0]					

位	名称	访问	描述	复位值
[31:22]	Reserved	R0	保留。	0
[21:20]	JL[1:0]	RW	注入通道转换序列中需要转换的通道数目： 00-11：1-4 个转换。	0
[19:15]	JSQ4[4:0]	RW	注入序列中的第 4 个转换通道的编号 (0-13)。 注：软件写入，并将通道编号 (0-13) 分配为要转换的序列中的第 4 个。	0
[14:10]	JSQ3[4:0]	RW	注入序列中的第 3 个转换通道的编号 (0-13)。	0
[9:5]	JSQ2[4:0]	RW	注入序列中的第 2 个转换通道的编号 (0-13)。	0
[4:0]	JSQ1[4:0]	RW	注入序列中的第 1 个转换通道的编号 (0-13)。	0

注：不同于规则转换序列，如果 JL[1:0] 的长度小于 4，则转换的序列顺序是从 (4-JL) 开始。

例如，当 JL[1:0]=3 (定序器中有 4 次注入转换) 时，ADC 将按以下顺序转换通道：JSQ1[4:0]、JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0]；

当 JL[1:0]=2 (定序器中有 3 次注入转换) 时，ADC 将按以下顺序转换通道：JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0]；

当 JL[1:0]=1 (定序器中有 2 次注入转换) 时，ADC 转换通道的顺序为：先是 JSQ3[4:0]，后是 JSQ4[4:0]；

当 JL[1:0]=0 (定序器中有 1 次注入转换) 时，ADC 将仅转换 JSQ4[4:0] 通道。

如果 ADCx_ISQR[21:0]=10 0011 0001 0011 00010，ADC 将按以下顺序转换通道：JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0]，表示扫描转换按以下通道顺序进行：7、3、7。

12.3.13 ADCy 注入数据寄存器 x (ADCy_IDATARx) (y=1/2/3/4, x=1/2/3/4)偏移地址: $0x3C + (x-1)*4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	JDATA[15:0]	R0	注入通道转换数据（数据左对齐或右对齐）。	0

12.3.14 ADCx 规则数据寄存器 (ADCx_RDATAR) (x=1/2/3/4)偏移地址: $0x4C$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADC2DATA[15:0]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	ADC2DATA[15:0]	R0	ADC2 转换的数据： 在 ADC1（ADC3）中：双模式下，这些位包含了 ADC2（ADC4）转换的规则通道数据。 在 ADC2（ADC4）中：不使用这些位。	0
[15:0]	DATA[15:0]	R0	规则通道转换数据（数据左对齐或右对齐）。	0

12.3.15 ADCx 采样时间寄存器 (ADCx_SMPMD) (x=1/2/3/4)偏移地址: $0x50$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD	SMPMD
	13	12	11	10	9	8	7	6	5	4	3	2	1	0	

位	名称	访问	描述	复位值
[31:14]	Reserved	R0	保留。	0
[13:0]	SMPMDx	RW	x=0-13, 采样模式配置： 1: 通道 x 采样时间由寄存器 SMPUDP 配置； 0: 通道 x 采样时间由寄存器 SMPx 配置。	0

12.3.16 ADCx 可编程采样时间寄存器 (ADCx_UDP) (x=1/2/3/4)偏移地址: $0x54$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMPCAL[7:0]								SMPUDP[7:0]							

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
[15:8]	SMPCAL[7:0]	RW	校准通道采样时间，实际采样时间为 SMPCAL-12.5 个 ADC 时钟周期。当 SMPCAL<16 时，采样时间固定为 3.5 个 ADC 时钟周期。	0xFF
[7:0]	SMPUDP[7:0]	RW	用户可编程采样时间，实际采样时间为 SMPUDP-12.5 个 ADC 时钟周期。当 SMPUDP<16 时，采样时间固定为 3.5 个 ADC 时钟周期。	0x10

12.3.17 ADCx 级联配置寄存器 (ADCx_CONCFG) (x=1/2/3/4)

偏移地址：0x58

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												INJENUM [1:0]		INJESEQ [1:0]	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		INJEDLY[5:0]						Reserved		REGUDLY[5:0]					

位	名称	访问	描述	复位值
[31:20]	Reserved	R0	保留。	0
[19:18]	INJENUM[1:0]	RW	注入触发交替循环周期配置位： 00：1 次注入触发循环； 01：2 次注入触发循环； 10：3 次注入触发循环； 11：4 次注入触发循环。 注：当 INJENUM=0 且 INJESEQ=0 时，每次注入触发均会启动 ADC 注入组转换。	0
[17:16]	INJESEQ[1:0]	RW	有效注入触发序号配置位： 00：第 1 次触发有效； 01：第 2 次触发有效； 10：第 3 次触发有效； 11：第 4 次触发有效。 注：与 INJENUM 联用，且 INJESEQ 不能大于 INJENUM 否则无法触发注入组转换。	0
[15:14]	Reserved	R0	保留。	0
[13:8]	INJEDLY[5:0]	RW	注入通道级联触发延迟，单位：ADC 时钟周期。	0
[7:6]	Reserved	R0	保留。	0
[5:0]	REGUDLY[5:0]	RW	规则通道级联触发延迟，单位：ADC 时钟周期。	0

12.3.18 ADCx 扫描计数配置寄存器 (ADCx_SCANCNT) (x=1/2/3/4)

偏移地址: 0x5C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												SCANOE2	SCANOE1	SCANOE0	SCSCFG

位	名称	访问	描述	复位值
[31:4]	Reserved	R0	保留。	0
3	SCANOE2	RW	扫描周期计数器位 2 输出使能位: 1: 使能; 0: 关闭。	0
2	SCANOE1	RW	扫描周期计数器位 1 输出使能位: 1: 使能; 0: 关闭。	0
1	SCANOE0	RW	扫描周期计数器位 0 输出使能位: 1: 使能; 0: 关闭。	0
0	SCSCFG	RW	扫描通道源配置位: 1: 注入通道扫描; 0: 规则通道扫描。	0

第 13 章 高级定时器 (ADTM)

高级定时器模块包含一个功能强大的 16 位自动重装定时器 (TIM1)，可用于测量脉冲宽度或产生脉冲、PWM 波等。用于电机控制、电源等领域。

13.1 主要特征

高级定时器 (TIM1) 的主要特征包括：

- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获，输出比较，PWM 生成和单脉冲输出
- 支持可编程死区时间的互补输出
- 支持外部信号控制定时器
- 支持使用重复计数器在确定周期后更新定时器
- 支持使用刹车信号将定时器复位或置其于确定状态
- 支持在多种模式下使用 DMA
- 支持增量式编码器
- 支持定时器之间的级联和同步

13.2 原理和结构

本节主要论述高级定时器的内部构造。

13.2.1 概述


如图 13-1，高级定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

高级定时器的时钟可以来自于 HB 总线时钟 (CK_INT)，可以来自外部时钟输入引脚 (TIM1_ETR)，亦可以来自于其他具有时钟输出功能的定时器 (ITRx)，还可以来自于比较捕获通道的输入端 (TIM1_CHx)。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRGO 输出给其他的定时器、ADC 等外设。

高级定时器的核心是一个 16 位计数器 (CNT)。CK_PSC 经过预分频器 (PSC) 分频后，成为 CK_CNT 并输出给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重装初始值。另外还有个辅助计数器在一旁计数 ATRLR 为 CNT 重装初始值的次数，当次数达到重复计数值寄存器 (RPTCR) 里设置的次数时，可以产生特定事件。


高级定时器拥有四组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持滤波、分频和边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器 (CHxCVR)，支持与主计数器 (CNT) 进行比较而输出脉冲。

图 13-1 高级定时器的结构框图



13.2.2 时钟输入

图 13-2 高级定时器的 CK_PSC 来源框图



高级定时器 CK_PSC 的时钟来源很多，可以分为 4 类：

- 1) 外部时钟引脚（ETR）输入时钟的路线：ETR→ETRP→ETRF；
- 2) 内部 HB 时钟输入路线：CK_INT；
- 3) 来自比较捕获通道引脚（TIM1_CHx）的路线：TIM1_CHx→Tlx→TlxFPx，此路线也用于编码器模式；
- 4) 来自内部其他定时器的输入：ITRx；

通过决定 CK_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为 4 类：

- 1) 选择内部时钟源（CK_INT）；
- 2) 外部时钟源模式 1；
- 3) 外部时钟源模式 2；
- 4) 编码器模式；

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

13.2.2.1 内部时钟源（CK_INT）

如果将 SMS 域保持 000b 时启动高级定时器，那么就是选定内部时钟源（CK_INT）为时钟。此时 CK_INT 就是 CK_PSC。

13.2.2.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定为 CK_PSC 的来源，值得注意的，还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发（ITRx，x 为 0，1，2，3）；
- 2) 比较捕获通道 1 经过边缘检测器后的信号（TI1F_ED）；
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2；
- 4) 来自外部时钟引脚输入的信号 ETRF。

13.2.2.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时，

将使用外部时钟源模式 2。使用外部时钟源模式 2 时，ETRF 被选定为 CK_PSC。ETR 引脚经过可选的反相器（ETP），分频器（ETPS）后成为 ETRP，再经过滤波器（ETF）后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时，相当于 TS 选择 ETRF 为输入。

13.2.2.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 13.3.10 节。


13.2.3 计数器和周边

CK_PSC 输入给预分频器（PSC）进行分频。PSC 是 16 位的，实际的分频系数相当于 R16_TIM1_PSC 的值+1。CK_PSC 经过 PSC 会成为 CK_INT。更改 R16_TIM1_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。定时器的核心是一个 16 位计数器（CNT），CK_CNT 最终会输入给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器（ATRLR）在每个计数周期结束后为 CNT 重新装载初始值。另外还有个辅助计数器在一旁记录 ATRLR 为 CNT 重新装载初值的次数，当达到重复计数值寄存器（RPTCR）里设置的次数时，可以产生特定事件。

13.2.4 比较捕获通道和周边

比较捕获通道是定时器实现复杂功能的主要组件，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用、输出部分的比较器和输出控制组成。

图 13-3 比较捕获通道的结构框图



比较捕获通道的结构框图如图 13-3 所示。信号从通道 x 引脚输入进来后可选做为 TI_x (TI_1 的来源可以不只是 CH_1 , 见定时器的结构框图 13-1), TI_1 经过滤波器 ($ICF[3:0]$) 生成 TI_1F , 再经过边沿检测器分成 TI_1F_Rising 和 $TI_1F_Falling$, 这两个信号经过选择 ($CC1P$) 生成 TI_1FP1 , TI_1FP1 和来自通道 2 的 TI_2FP1 一起送给 $CC1S$ 选择成为 $IC1$, 经过 $ICPS$ 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成, 读写过程仅操作预装载寄存器。在捕获模式下, 捕获发生在影子寄存器上, 然后复制到预装载寄存器; 在比较模式下, 预装载寄存

器的内容被复制到影子寄存器中，然后影子寄存器的内容与核心计数器（CNT）进行比较。

13.3 功能和实现

高级定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边部分的操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比较捕获通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

13.3.1 计数器模式

递增计数模式

在递增计数模式下，计数器从 0 计数到自动重载值（R16_TIM1_ATRLR 寄存器的内容），然后重新从 0 开始计数并生成计数器上溢事件。

如果使用重复计数器，则当递增计数的重复次数达到重复计数器寄存器中编程的次数加一次（R16_TIM1_RPTCR+1）后，将生成更新事件（UEV）。否则，将在每次计数器上溢时产生更新事件。

将 R16_TIM1_SWEVGR 寄存器的 UG 位置 1（通过软件或使用从模式控制器）时，也将产生更新事件。

通过软件将 R16_TIM1_CTLR1 寄存器中的 UDIS 位置 1 可禁止 UEV 事件。这可避免向预装载寄存器写入新值时更新影子寄存器。在 UDIS 位写入 0 之前不会产生任何更新事件。不过，计数器和预分频器计数器都会重新从 0 开始计数（而预分频比保持不变）。此外，如果 R16_TIM1_CTLR1 寄存器中的 URS 位（更新请求选择）已置 1，则将 UG 位置 1 会生成更新事件 UEV，但不会将 UIF 标志置 1（因此，不会发送任何中断或 DMA 请求）。这样一来，如果在发生捕获事件时将计数器清零，将不会同时产生更新中断和捕获中断。

发生更新事件时，将更新所有寄存器且将更新标志（R16_TIM1_INTFR 寄存器中的 UIF 位）置 1（取决于 URS 位）：

- 1) 重复计数器中将重新装载 R16_TIM1_RPTCR 寄存器的内容
- 2) 自动重载影子寄存器将以预装载值（R16_TIM1_ATRLR）进行更新
- 3) 预分频器的缓冲区中将重新装载预装载值（R16_TIM1_PSC 寄存器的内容）

递减计数模式

在递减计数模式下，计数器从自动重载值（R16_TIM1_ATRLR 寄存器的内容）开始递减计数到 0，然后重新从自动重载值开始计数并生成计数器下溢事件。

如果使用重复计数器，则当递减计数的重复次数达到重复计数器寄存器中编程的次数加一次（R16_TIM1_RPTCR+1）后，将生成更新事件（UEV）。否则，将在每次计数器下溢时产生更新事件。

将 R16_TIM1_EGR 寄存器的 UG 位置 1（通过软件或使用从模式控制器）时，也将产生更新事件。

通过软件将 R16_TIM1_CTLR1 寄存器中的 UDIS 位置 1 可禁止 UEV 更新事件。这可避免向预装载寄存器写入新值时更新影子寄存器。在 UDIS 位写入 0 之前不会产生任何更新事件。不过，计数器会重新从当前自动重载值开始计数，而预分频器计数器则重新从 0 开始计数（但预分频比保持不变）。

此外，如果 R16_TIM1_CTLR1 寄存器中的 URS 位（更新请求选择）已置 1，则将 UG 位置 1 会生成更新事件 UEV，但不会将 UIF 标志置 1（因此，不会发送任何中断或 DMA 请求）。这样一来，如果在发生捕获事件时将计数器清零，将不会同时产生更新中断和捕获中断。

发生更新事件时，将更新所有寄存器且将更新标志（R16_TIM1_INTFR 寄存器中的 UIF 位）置 1（取决于 URS 位）：

- 1) 重复计数器中将重新装载 R16_TIM1_RPTCR 寄存器的内容
- 2) 预分频器的缓冲区中将重新装载预装载值（R16_TIM1_PSC 寄存器的内容）
- 3) 自动重载活动寄存器将以预装载值（R16_TIM1_ATRLR 寄存器的内容）进行更新。

注：自动重载寄存器会在计数器重载之前得到更新，因此，下一个计数周期就是我们所希望的新的周期长度。

中心对齐模式（递增/递减计数）

在中心对齐模式下，计数器从 0 开始计数到自动重载值（R16_TIM1_ATRLR 寄存器的内容）-1，生成计数器上溢事件；然后从自动重载值开始向下计数到 1 并生成计数器下溢事件。之后从 0 开始重新计数。

当 R16_TIM1_CTLR1 寄存器中的 CMS 位不为“00”时，中心对齐模式有效。将通道配置为输出模式时，其输出比较中断标志将在以下模式下置 1，即：计数器递减计数（中心对齐模式 1，CMS=“01”）、计数器递增计数（中心对齐模式 2，CMS=“10”）以及计数器递增/递减计数（中心对齐模式 3，CMS=“11”）。

在此模式下，R16_TIM1_CTLR1 寄存器的 DIR 方向位不可写入值，而是由硬件更新并指示当前计数器方向。

每次发生计数器上溢和下溢时都会生成更新事件，或将 R16_TIM1_SWEVGR 寄存器中的 UG 位置 1（通过软件或使用从模式控制器）也可以生成更新事件。这种情况下，计数器以及预分频器计数器将重新从 0 开始计数。

通过软件将 R16_TIM1_CTLR1 寄存器中的 UDIS 位置 1 可禁止 UEV 更新事件。这可避免向预装载寄存器写入新值时更新影子寄存器。在 UDIS 位写入 0 之前不会产生任何更新事件。不过，计数器仍会根据当前自动重载值进行递增和递减计数。

此外，如果 R16_TIM1_CTLR1 寄存器中的 URS 位（更新请求选择）已置 1，则将 UG 位置 1 会生成 UEV 更新事件，但不会将 UIF 标志置 1（因此，不会发送任何中断或 DMA 请求）。这样一来，如果在发生捕获事件时将计数器清零，将不会同时产生更新中断和捕获中断。

发生更新事件时，将更新所有寄存器且将更新标志（R16_TIM1_INTFR 寄存器中的 UIF 位）置 1（取决于 URS 位）：

- 1) 重复计数器中将重新装载 R16_TIM1_RPTCR 寄存器的内容；
- 2) 预分频器的缓冲区中将重新装载预装载值（R16_TIM1_PSC 寄存器的内容）；
- 3) 自动重载活动寄存器将以预装载值（R16_TIM1_ATRLR 寄存器的内容）进行更新。注意，如果更新操作是由计数器上溢触发的，则自动重载寄存器在重载计数器之前更新，因此，下一个计数周期就是我们所希望的新的周期长度（计数器被重载新的值）。

13.3.2 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则发生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16_TIM1_CHCTLRx）中。发生捕获事件时，CCxIF（在 R16_TIM1_INTFR 中）被置位，如果使能了中断或 DMA，还会产生相应中断或 DMA。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个通道 1 的例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CCxS 域，选择 ICx 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，而不可以使用默认设置，CCxS 域默认是使比较捕获模块作为输出通道；
- 2) 配置 ICxF 域，设定 TI 信号的数字滤波器。数字滤波器会以确定的频率，采样确定的次数，再输出一个跳变。这个采样频率和次数是通过 ICxF 来确定的；
- 3) 配置 CCxP 位，设定 TIxFPx 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 ICxPS 域，设定 ICx 信号成为 ICxPS 之间的分频系数。比如保持 ICxPS 为 00b，不分频；
- 5) 配置 CCxE 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。置 CC1E 位；
- 6) 根据需要配置 CCxIE 和 CCxDE 位，决定是否允许使能中断或 DMA。

至此已经将比较捕获通道配置完成。

当 TI1 输入了一个被捕获的脉冲时,核心计数器(CNT)的值会被记录到比较捕获寄存器中,CC1IF 被置位,当 CC1IF 在之前就已经被置位时,CC1OF 位也会被置位。如果 CC1IE 位,那么会产生一个中断;如果 CC1DE 被置位,会产生一个 DMA 请求。可以通过写事件产生寄存器(TIM1_SWEVGR)的方式由软件产生一个输入捕获事件。

13.3.3 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器(CNT)的值与比较捕获寄存器的值一致时,输出特定的变化或波形。OCxM 域(在 R16_TIM1_CHCTLRx 中)和 CCxP 位(在 R16_TIM1_CCER 中)决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位,如果预先置了 CCxIE 位,则会产生一个中断;如果预先设置了 CCxDE 位,则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下:

- 1) 配置核心计数器(CNT)的时钟源和自动重装值;
- 2) 设置需要对比的计数值到比较捕获寄存器(R16_TIM1_CHxCVR)中;
- 3) 如果需要产生中断,置 CCxIE 位;
- 4) 保持 OCxPE 为 0,禁用比较寄存器的预装载寄存器;
- 5) 设定输出模式,设置 OCxM 域和 CCxP 位;
- 6) 使能输出,置 CCxE 位;
- 7) 置 CEN 位启动定时器。

13.3.4 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平,而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b,即为强制将 OCxREF 置为低;或者将 OCxM 置为 101b,即为强制将 OCxREF 置为高。

需要注意的是,将 OCxM 强制置为 100b 或者 101b,内部核心计数器和比较捕获寄存器的比较过程还在进行,相应的标志位还在置位,中断和 DMA 请求还在产生。

13.3.5 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的,是输入捕获模式的一种特殊情况。除下列区别外,操作和输入捕获模式相同: PWM 占用两个比较捕获通道,且两个通道的输入极性设为相反,其中一个信号被设为触发输入, SMS 设为复位模式。

例如,测量从 TI1 输入的 PWM 波的周期和频率,需要进行以下操作:

- 1) 将 TI1(TI1FP1)设为 IC1 信号的输入。将 CC1S 置为 01b;
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0;
- 3) 将 TI1(TI1FP2)置为 IC2 信号的输入。将 CC2S 置为 10b;
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1;
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b;
- 6) 将 SMS 设为复位模式,即 100b;
- 7) 使能输入捕获。CC1E 和 CC2E 置位;

这样比较捕获寄存器 1 的值就是 PWM 的周期,而比较捕获寄存器 2 的值就是其占空比。

注:因只有 TI1FP1 和 TI2FP2 连到了从模式控制器,所以 PWM 输入模式只能使用 TIM1_CH1/TIM1_CH2。

13.3.6 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率,使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或 111b 使用 PWM 模式 1 或模式 2,置 OCxPE

位使能预装载寄存器,最后置 ARPE 位使能预装载寄存器的自动重载。由于在发生一个更新事件时,预装载寄存器的值才能被送到影子寄存器,所以在核心计数器开始计数之前,需要置 UG 位来初始化所有寄存器。在 PWM 模式下,核心计数器和比较捕获寄存器一直在进行比较,根据 CMS 位,定时器能够输出边沿对齐或中央对齐的 PWM 信号。

- 边沿对齐

使用边沿对齐时,核心计数器增计数或减计数,在 PWM 模式 1 的情景下,在核心计数器的值大于比较捕获寄存器时,OCxREF 为高;当核心计数器的值小于比较捕获寄存器时(比如核心计数器增长到 R16_TIM1_ATRLR 的值而恢复成全 0 时),OCxREF 为低。

- 中央对齐


使用中央对齐模式时,核心计数器运行在增计数和减计数交替进行的模式下,OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下,置位的时机有所不同。在使用中央对齐模式时,最好在启动核心计数器之前产生一个软件更新标志(置 UG 位)。

13.3.7 互补输出和死区

比较捕获通道一般有两个输出引脚(比较捕获通道 4 只有一个输出引脚),能输出两个互补的信号(OCx 和 OCxN),OCx 和 OCxN 可以通过 CCxP 和 CCxNP 位独立地设置极性,通过 CCxE 和 CCxNE 独立地设置输出使能,通过 MOE、OIS、OISN、OSS1、OSSR 位进行死区和其他的控制。同时使能 OCx 和 OCxN 输出将插入死区,每个通道都有一个 10 位的死区发生器。如果存在刹车电路则还要设置 MOE 位。OCx 和 OCxN 由 OCxREF 关联产生,如果 OCx 和 OCxN 都是高有效,那么 OCx 与 OCxREF 相同,只是 OCx 的上升沿相当于 OCxREF 有一个延迟,OCxN 与 OCxREF 相反,它的上升沿相对参考信号的下降沿会有一个延迟,如果延迟大于有效输出宽度,则不会产生相应的脉冲。

如图 13-4 展示了 OCx 和 OCxN 与 OCxREF 的关系,并展示出死区。

图 13-4 互补输出和死区



13.3.8 刹车信号

当产生刹车信号时,输出使能信号和无效电平都会根据 MOE、OIS、OISN、OSS1 和 OSSR 等位进行修改。但 OCx 和 OCxN 不会在任何时间都处在有效电平。刹车事件源可以来自于刹车输入引脚,也可以是一个时钟失败事件,而时钟失败事件由 CSS(时钟安全系统)产生。

在系统复位后,刹车功能被默认禁止(MOE 位为低),置 BKE 位可以使能刹车功能,输入的刹车信号的极性可以通过设置 BKP 设置,BKE 和 BKP 信号可以被同时写入,在真正写入之前会有一个 HB 时钟的延迟,因此需要等一个 HB 周期才能正确读出写入值。

在刹车引脚出现选定的电平系统将产生如下动作:


- 1) MOE 位被异步清零,根据 S001 位的设置将输出置为无效状态、空闲状态或复位状态;
- 2) 在 MOE 被清零后,每一个输出通道输出由 OISx 确定的电平;
- 3) 当使用互补输出时:输出被置于无效状态,具体取决于极性;
- 4) 如果 BIE 被置位,当 BIF 置位,会产生一个中断;如果设置了 BDE 位,则会产生一个 DMA 请求;
- 5) 如果 AOE 被置位,在下一个更新事件 UEV 时,MOE 位被自动置位。

13.3.9 单脉冲模式

单脉冲模式可以用于让微控制器响应一个特定的事件，使之在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

如图 13-5，需要在 TI2 输入引脚上检测到一个上升沿开始，延迟 T_{delay} 之后，在 OC1 上产生一个长度为 T_{pulse} 的正脉冲：

图 13-5 单脉冲的产生



- 1) 设定 TI2 为触发。置 CC2S 域为 01b，把 TI2FP2 映射到 TI2；置 CC2P 位为 0b，TI2FP2 设为上升沿检测；置 TS 域为 110b，TI2FP2 设为触发源；置 SMS 域为 110b，TI2FP2 被用来启动计数器；
- 2) T_{delay} 由比较捕获寄存器的值确定， T_{pulse} 由自动重装值寄存器的值和比较捕获寄存器的值确定。

13.3.10 编码器模式

编码器模式是定时器的一个典型应用，可以用来接入编码器的双相输出，核心计数器的计数方向和编码器的转轴方向同步，编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为：将 SMS 域置为 001b（只在 TI2 边沿计数）、010b（只在 TI1 边沿计数）或 011b（在 TI1 和 TI2 双边沿计数），将编码器接到比较捕获通道 1、2 的输入端，给重装值寄存器设一个值，这个值可以设的大一点。在编码器模式时，定时器内部的比较捕获寄存器，预分频器，重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 13-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的电平	TI1FP1 信号边沿		TI2FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 TI1 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 TI2 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 TI1 和 TI2 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数


13.3.11 定时器同步模式

TIMx 定时器从内部连接在一起，以实现定时器同步或级联。当某个定时器配置为主模式时，可

对另一个配置为从模式的定时器的计数器执行复位、启动、停止操作或为其提供时钟。

将一个定时器用作另一个定时器的预分频器

图 13-6 主/从定时器示例



例如，可以将定时器 1 配置为定时器 2 的预分频器。为此：

- 1) 将定时器 1 配置为主模式，每次发生更新事件 UEV 时都输出一个周期性触发信号。如果将 MMS=010 写入 R16_TIM1_CTLR2，则每当生成更新事件，TRG01 都会输出一个上升沿。
- 2) 要将定时器 1 的 TRG01 输出连接到定时器 2，必须将定时器 2 配置为从模式，使用 ITR0 作为内部触发。通过 R16_TIM2_SMCFR 寄存器中的 TS 位（写入 TS=000）可对此进行选择。
- 3) 然后将从模式控制器设为外部时钟模式 1（在 R16_TIM2_SMCFR 寄存器中写入 SMS=111）。这样一来，定时器 2 的时钟将由定时器 1 周期性触发信号的上升沿（与定时器 1 的计数器上溢对应）提供。
- 4) 最后必须通过这两个定时器的相应 CEN 位（R16_TIM1_CTLR1 寄存器）置 1 同时使能二者。

注：如果选择定时器 1 的 OCx 信号作为触发输出（MMS=1xx），该信号的上升沿将用于驱动定时器 2 的计数器。


使用一个定时器使能另一个定时器

本例中通过定时器 1 的输出比较 1 来使能定时器 2。仅当定时器 1 的 OC1REF 为高电平时，定时器 2 才根据分频后的内部时钟进行计数。两个计数器的时钟频率都基于 CK_INT 通过预分频器执行 3 分频（ $f_{CK_CNT}=f_{CK_INT}/3$ ）。

- 1) 将定时器 1 配置为主模式，发送其输出比较 1 参考信号（OC1REF）作为触发输出（R16_TIM1_CR2 寄存器中的 MMS=100）。
- 2) 配置定时器 1 的 OC1REF 波形（R16_TIM1_CCMR1 寄存器）。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发（R16_TIM2_SMCFR 寄存器中的 TS=000）。
- 4) 将定时器 2 配置为门控模式（R16_TIM2_SMCFR 寄存器中的 SMS=101）。
- 5) 通过向 CEN 位（R16_TIM2_CTLR1 寄存器）写入“1”使能定时器 2。
- 6) 通过向 CEN 位（R16_TIM1_CTLR1 寄存器）写入“1”启动定时器 1。

注：计数器 2 的时钟与计数器 1 不同步，此模式仅影响定时器 2 的计数器使能信号。

图 13-7 使用定时器 1 的 OC1REF 对定时器 2 实施门控控制




定时器 2 的计数器和预分频器在启动前未进行初始化。因此从各自的当前值开始计数。启动定时器 1 之前，通过复位这两个定时器可以从指定值开始计数。这样便可以在定时器计数器中写入所需的任意值。两个定时器都可通过软件使用 R16_TIM1_SWEVGR 寄存器中的 UG 位轻松复位。

在下一示例中，定时器 1 与定时器 2 同步。定时器 1 为主模式，从 0 开始计数。定时器 2 为从模式，从 0xE7 开始计数。两个定时器的预分频比相同。在 R16_TIM1_CTLR1 寄存器中通过向 CEN 位写入“0”来禁止定时器 1 时，定时器 2 将停止：

- 1) 将定时器 1 配置为主模式，发送其输出比较 1 参考信号 (OC1REF) 作为触发输出 (R16_TIM1_CTLR2 寄存器中的 MMS=100)。
- 2) 配置定时器 1 的 OC1REF 波形 (R16_TIM1_CHCTLR1 寄存器)。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发 (R16_TIM2_SMCFG 寄存器中的 TS=000)。
- 4) 将定时器 2 配置为门控模式 (R16_TIM2_SMCFG 寄存器中的 SMS=101)。
- 5) 通过向 UG 位 (R16_TIM1_SWEVGR 寄存器) 写入“1”复位定时器 1。
- 6) 通过向 UG 位 (R16_TIM2_SWEVGR 寄存器) 写入“1”复位定时器 2。
- 7) 通过在定时器 2 的计数器 (R16_TIM2_CNTL) 中写入“0xE7”使定时器 2 初始化为 0xE7。
- 8) 通过向 CEN 位 (R16_TIM2_CTLR1 寄存器) 写入“1”使能定时器 2。
- 9) 通过向 CEN 位 (R16_TIM1_CTLR1 寄存器) 写入“1”启动定时器 1。
- 10) 通过向 CEN 位 (R16_TIM1_CTLR1 寄存器) 写入“0”停止定时器 1。

图 13-8 使用定时器 1 的使能信号对定时器 2 实施门控控制




使用一个定时器启动另一个定时器

本例中使用定时器 1 的更新事件使能定时器 2。只要定时器 1 生成更新事件，定时器 2 便根据分频后的内部时钟从当前值（可以为 0）开始计数。定时器 2 收到触发信号时，其 CEN 位自动置 1，并且计数器开始计数，直到向 R16_TIM2_CTLR1 寄存器的 CEN 位写入“0”后停止计数。两个计数器的时钟频率都基于 CK_INT 通过预分频器执行 3 分频 ($f_{CK_CNT} = f_{CK_INT} / 3$)。

- 1) 将定时器 1 配置为主模式，发送其更新事件 (UEV) 作为触发输出 (R16_TIM1_CTLR2 寄存器中的 MMS=010)。
- 2) 配置定时器 1 的周期 (R16_TIM1_ATRLR 寄存器)。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发 (R16_TIM2_SMCFG 寄存器中的 TS=000)。
- 4) 将定时器 2 配置为触发模式 (R16_TIM2_SMCFG 寄存器中的 SMS=110)。
- 5) 通过向 CEN 位 (R16_TIM1_CTLR1 寄存器) 写入“1”启动定时器 1。


图 13-9 使用定时器 1 的更新事件触发定时器 2



如上述示例所示，用户可以在开始计数之前初始化两个计数器。图 14-14 显示了与图 14-13 具

有相同配置，只不过处于触发模式（R16_TIM2_SMCFGR 寄存器中的 SMS=110）而非门控模式的计数行为。

图 13-10 使用定时器 1 的使能信号触发定时器 2



将一个定时器用作另一个定时器的预分频器

例如，可以将定时器 1 配置为定时器 2 的预分频器。为此：

- 1) 将定时器 1 配置为主模式，发送其更新事件(UEV)作为触发输出（R16_TIM1_CTLR2 寄存器中的 MMS=010）。这样便会在计数器每次发生上溢时输出一个周期性信号。
- 2) 配置定时器 1 的周期（R16_TIM1_ATRLR 寄存器）。
- 3) 配置定时器 2 以接收来自定时器 1 的输入触发（R16_TIM2_SMCFGR 寄存器中的 TS=000）。
- 4) 将定时器 2 配置为外部时钟模式（R16_TIM2_SMCFGR 寄存器中的 SMS=111）。
- 5) 通过向 CEN 位（R16_TIM2_CTLR1 寄存器）写入“1”启动定时器 2。
- 6) 通过向 CEN 位（R16_TIM1_CTLR1 寄存器）写入“1”启动定时器 1。

使用一个外部触发同步的启动 2 个定时器


本例中，定时器 1 的 TI1 输入出现上升沿时使能定时器 1，使能定时器 1 的同时使能定时器 2。要确保两个计数器对齐，定时器 1 必须配置为主/从模式（对应的 TI1 为从，对应定时器 2 为主）：

- 1) 将定时器 1 配置为主模式，发送其使能信号作为触发输出（R16_TIM1_CTLR2 寄存器中的 MMS=001）。
- 2) 将定时器 1 配置为从模式以接收来自 TI1 的输入触发（R16_TIM1_SMCFGR 寄存器中的 TS=100）。
- 3) 将定时器 1 配置为触发模式（R16_TIM1_SMCFGR 寄存器中的 SMS=110）。
- 4) 通过写入 MSM=1（R16_TIM1_SMCR 寄存器）将定时器 1 配置为主/从模式。
- 5) 配置定时器 2 以接收来自定时器 1 的输入触发（R16_TIM2_SMCFGR 寄存器中的 TS=000）。
- 6) 将定时器 2 配置为触发模式（R16_TIM2_SMCFGR 寄存器中的 SMS=110）。

当 TI1（定时器 1）出现上升沿时，两个计数器开始根据内部时钟同步计数，并且两个 TIF 标志都置 1。

注：本例中，两个定时器都在启动之前进行了初始化（通过将各自的 UG 位置 1）。两个计数器都从 0 开始计数，但可以通过对任意一个计数器寄存器（R16_TIM1_CNT）进行写操作，在二者之间轻松插入一个偏移量。可注意到主/从模式在定时器 1 的 CNT_EN 与 CK_PSC 之间产生了延迟。

图 13-11 使用定时器 1 的 TI1 输入触发定时器 1 和定时器 2



定时器能够输出时钟脉冲（TRGO），也能接收其他定时器的输入（ITRx）。不同的定时器的 ITRx 的来源（别的定时器的 TRGO）是不一样的。定时器内部触发连接如表 13-2 所示。

表 13-2 TIMx 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM1	—	TIM2	TIM3	TIM4

13.3.12 调试模式

当系统进入调试模式时，定时器根据 DBG 模块的设置继续运转或停止。

13.4 寄存器描述

表 13-3 TIM1 相关寄存器列表

名称	访问地址	描述	复位值
R16_TIM1_CTLR1	0x40012C00	控制寄存器 1	0x0000
R16_TIM1_CTLR2	0x40012C04	控制寄存器 2	0x0000
R16_TIM1_SMCFR	0x40012C08	从模式控制寄存器	0x0000
R16_TIM1_DMAINTENR	0x40012C0C	DMA/中断使能寄存器	0x0000
R16_TIM1_INTFR	0x40012C10	中断状态寄存器	0x0000
R16_TIM1_SWEVGR	0x40012C14	事件产生寄存器	0x0000
R32_TIM1_CHCTLR1	0x40012C18	比较/捕获控制寄存器 1	0x0000
R32_TIM1_CHCTLR2	0x40012C1C	比较/捕获控制寄存器 2	0x0000
R16_TIM1_CCER	0x40012C20	比较/捕获使能寄存器	0x0000
R16_TIM1_CNT	0x40012C24	计数器	0x0000
R16_TIM1_PSC	0x40012C28	计数时钟预分频器	0x0000
R16_TIM1_ATRLR	0x40012C2C	自动重装值寄存器	0xFFFF
R16_TIM1_RPTCR	0x40012C30	重复计数值寄存器	0x0000
R16_TIM1_CH1CVR	0x40012C34	比较/捕获寄存器 1	0x00000000
R16_TIM1_CH2CVR	0x40012C38	比较/捕获寄存器 2	0x00000000

R16_TIM1_CH3CVR	0x40012C3C	比较/捕获寄存器 3	0x00000000
R16_TIM1_CH4CVR	0x40012C40	比较/捕获寄存器 4	0x00000000
R16_TIM1_BDTR	0x40012C44	刹车和死区寄存器	0x0000
R16_TIM1_DMACHFR	0x40012C48	DMA 控制寄存器	0x0000
R32_TIM1_DMAADR	0x40012C4C	连续模式的 DMA 地址寄存器	0x0000

13.4.1 控制寄存器 1 (TIM1_CTLR1)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPLV L	CAPOV	Reserved				CKD[1:0]	ARPE	CMS[1:0]	DIR	OPM	URS	UDIS	CEN		

位	名称	访问	描述	复位值
15	CAPLVL	RW	双沿捕获模式下, 捕获电平指示使能。 1: 使能指示功能; 0: 关闭指示功能。 注: 使能后, CHxCVR 的[16]指示捕获值对应的电平。	0
14	CAPOV	RW	捕获值模式配置。 1: 当捕获前产生计数器溢出时, CHxCVR 值为 0xFFFF; 0: 捕获值为实际计数器的值。	0
[13:10]	Reserved	RO	保留。	0
[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟 (CK_INT) 频率、死区时间和由死区发生器与数字滤波器 (ETR, TIX) 所用的采样时钟之间的分频比例: 00: Tdts = Tck_int; 01: Tdts = 2 * Tck_int; 10: Tdts = 4 * Tck_int; 11: 保留。	00b
7	ARPE	RW	自动重装预装使能位: 1: 使能自动重装值寄存器 (ATRLR); 0: 禁止自动重装值寄存器 (ATRLR)。	0
[6:5]	CMS[1:0]	RW	中央对齐模式选择: 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数。 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位, 只在计数器向下计数时被设置。 10: 中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位, 只在计数器向上计数时被设置。 11: 中央对齐模式 3。计数器交替地向上和向下计	00b

			数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位, 在计数器向上和向下计数时均被设置。 注: 在计数器使能时 (CEN=1), 不允许从边沿对齐模式转换到中央对齐模式。	
4	DIR	RW	计数器方向: 1: 计数器的计数模式为减计数; 0: 计数器的计数模式为增计数。 注: 当计数器配置为中央对齐模式或编码器模式时, 该位无效。	0
3	OPM	RW	单脉冲模式: 1: 在发生下一次更新事件时, 计数器停止 (清除 CEN 位); 0: 在发生下一次更新事件时, 计数器不停止。	0
2	URS	RW	更新请求源, 软件通过该位选择 UEV 事件的源。 1: 如果使能了更新中断或 DMA 请求, 则只有计数器溢出/下溢才产生更新中断或 DMA 请求; 0: 如果使能了更新中断或 DMA 请求, 则下述任一事件产生更新中断或 DMA 请求。 -计数器溢出/下溢; -设置 UG 位; -从模式控制器产生的更新。	0
1	UDIS	RW	禁止更新, 软件通过该位允许/禁止 UEV 事件的产生。 1: 禁止 UEV。不产生更新事件, 各寄存器 (ARR、PSC、CCRx) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化; 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: -计数器溢出/下溢; -设置 UG 位; -从模式控制器产生的更新具有缓存的寄存器被装入它们的预装载值。	0
0	CEN	RW	使能计数器: 1: 使能计数器; 0: 禁止计数器。 注: 在软件设置了 CEN 位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。	0

13.4.2 控制寄存器 2 (TIM1_GTLR2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS[2:0]			CCDS	CCUS	Reserved	CCPC

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	OIS4	RW	输出空闲状态 4: 1: 当 MOE=0 时, 如果实施了 OC4N, 则死区后 OC4=1; 0: 当 MOE=0 时, 如果实施了 OC4N, 则死区后 OC4=0。 注: 已经设置了 LOCK (TIM1_BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
13	OIS3N	RW	输出空闲状态 3: 1: 当 MOE=0 时, 死区后 OC3N=1; 0: 当 MOE=0 时, 死区后 OC3N=0。 注: 已经设置了 LOCK (TIM1_BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
12	OIS3	RW	输出空闲状态 3, 参见 OIS4。	0
11	OIS2N	RW	输出空闲状态 2, 参见 OIS3N。	0
10	OIS2	RW	输出空闲状态 2, 参见 OIS4。	0
9	OIS1N	RW	输出空闲状态 1, 参见 OIS3N。	0
8	OIS1	RW	输出空闲状态 1, 参见 OIS4。	0
7	TI1S	RW	TI1 选择: 1: TIM1_CH1、TIM1_CH2 和 TIM1_CH3 引脚经异或后连到 TI1 输入; 0: TIM1_CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择: 这 3 位用于选择在主模式下送到从定时器的同步信息 (TRGO)。 可能的组合如下: 000: 复位 - TIM1_EGR 寄存器的 UG 位被用于作为触发输出 (TRGO)。如果是触发输入产生的复位 (从模式控制器处于复位模式), 则 TRGO 上的信号相对实际的复位会有一个延迟; 001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIM1_SMCR 寄存器中 MSM 位的描述); 010: 更新 - 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器; 011: 比较脉冲 - 在发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO); 100: 比较 - OC1REF 信号被用于作为触发输出 (TRGO); 101: 比较 - OC2REF 信号被用于作为触发输出	000b

			(TRGO) ; 110: 比较 - OC3REF 信号被用于作为触发输出 (TRGO) ; 111: 比较 - OC4REF 信号被用于作为触发输出 (TRGO) 。	
3	CCDS	RW	捕获比较的 DMA 选择。 1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求; 0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。	0
2	CCUS	RW	比较捕获控制更新选择位。 1: 如果 CCPC 置位, 可以通过设置 COM 位或 TRGI 上的一个上升沿更新它们; 0: 如果 CCPC 置位, 只能通过设置 COM 位更新它们。 <i>注: 该位只对具有互补输出的通道起作用。</i>	0
1	Reserved	RO	保留。	0
0	CCPC	RW	比较捕获预装载控制位。 1: CCxE, CCxNE 和 OCxM 位是预装载的, 设置该位后, 它们只在设置了 COM 位后被更新; 0: CCxE, CCxNE 和 OCxM 位不是预装载的。 <i>注: 该位只对具有互补输出的通道起作用。</i>	0

13.4.3 从模式控制寄存器 (TIM1_SMCFR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]	ETF[3:0]			MSM	TS[2:0]		Reserved	SMS[2:0]					

位	名称	访问	描述	复位值
15	ETP	RO	ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。 1: 将 ETR 反相, 低电平或下降沿有效; 0: ETR, 高电平或上升沿有效。	0
14	ECE	RW	外部时钟模式 2 启用选择: 1: 使能外部时钟模式 2; 0: 禁用外部时钟模式 2。 <i>注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 '111')。</i> <i>注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。</i>	0
[13:12]	ETPS[1:0]	RW	外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过 TIMxCLK 频率的 1/4, 可以通过这个域来降频: 00: 关闭预分频; 01: ETRP 频率除以 2;	00b

			10: ETRP 频率除以 4; 11: ETRP 频率除以 8。	
[11:8]	ETF[3:0]	RW	外部触发滤波, 实际上, 数字滤波器是一个事件计数器, 它使用一定的采样的频率, 记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器, 以 Fdts 采样; 0001: 采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, $N=2$; 0010: 采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, $N=4$; 0011: 采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, $N=8$; 0100: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$, $N=6$; 0101: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$, $N=8$; 0110: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, $N=6$; 0111: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, $N=8$; 1000: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, $N=6$; 1001: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, $N=8$; 1010: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=5$; 1011: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=6$; 1100: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=8$; 1101: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=5$; 1110: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=6$; 1111: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=8$ 。	0000b
7	MSM	RW	主/从模式选择: 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过 TRG0) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的; 0: 不发挥作用。	0
[6:4]	TS[2:0]	RW	触发选择域, 这 3 位选择用于同步计数器的触发输入源: 000: 内部触发 0 (ITR0); 001: 内部触发 1 (ITR1); 010: 内部触发 2 (ITR2); 011: 内部触发 3 (ITR3); 100: TI1 的边沿检测器 (TI1F_ED); 101: 滤波后的定时器输入 1 (TI1FP1); 110: 滤波后的定时器输入 2 (TI2FP2); 111: 外部触发输入 (ETRF); 以上只有在 SMS 为 0 时改变。	000b
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	输入模式选择域。选择核心计数器的时钟和触发模式。 000: 由内部时钟 CK_INT 驱动; 001: 编码器模式 1, 根据 TI1FP1 的电平, 核心计数器在 TI2FP2 的边沿增减计数; 010: 编码器模式 2, 根据 TI2FP2 的电平, 核心计数器在 TI1FP1 的边沿增减计数;	000b

		011: 编码器模式 3, 根据另一个信号的输入电平, 核心计数器在 TI1FP1 和 TI2FP2 的边沿增减计数; 100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号; 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的; 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的; 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。	
--	--	--	--

13.4.4 DMA/中断使能寄存器 (TIM1_DMAINTENR)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求; 0: 禁止触发 DMA 请求。	0
13	COMDE	RW	COM 的 DMA 请求使能位。 1: 允许 COM 的 DMA 请求; 0: 禁止 COM 的 DMA 请求。	0
12	CC4DE	RW	比较捕获通道 4 的 DMA 请求使能位。 1: 允许比较捕获通道 4 的 DMA 请求; 0: 禁止比较捕获通道 4 的 DMA 请求。	0
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求; 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求; 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求; 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求; 0: 禁止更新的 DMA 请求。	0
7	BIE	RW	刹车中断使能位。 1: 允许刹车中断; 0: 禁止刹车中断。	0
6	TIE	RW	触发中断使能位。	0

			1: 使能触发中断; 0: 禁止触发中断。	
5	COMIE	RW	COM 中断允许位。 1: 允许 COM 中断; 0: 禁止 COM 中断。	0
4	CC4IE	RW	比较捕获通道 4 中断使能位。 1: 允许比较捕获通道 4 中断; 0: 禁止比较捕获通道 4 中断。	0
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0

13.4.5 中断状态寄存器 (TIM1_INTFR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC40F	CC30F	CC20F	CC10F	Reserved	BIF	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF		

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	CC40F	RWO	比较捕获通道 4 重复捕获标志位。	0
11	CC30F	RWO	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC1IF 的状态已经被置位; 0: 无重复捕获产生。	0
8	Reserved	RO	保留。	0
7	BIF	RWO	刹车中断标志位, 一旦刹车输入有效, 由硬件对该位置位, 可由软件清零。 1: 刹车引脚输入上检测到设定的有效电平; 0: 无刹车事件产生。	0
6	TIF	RWO	触发器中断标志位, 当发生触发事件时由硬件对该位置位, 由软件清零。触发事件包括从除门控	0

			模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或门控模式下的任一边沿。 1: 触发器事件产生; 0: 无触发器事件产生。	
5	COMIF	RWO	COM 中断标志位, 一旦产生 COM 事件, 该位由硬件置位, 由软件清零。COM 事件包括 CCxE、CCxNE、OCxM 被更新。 1: COM 事件产生; 0: 无 COM 事件产生。	0
4	CC4IF	RWO	比较捕获通道 4 中断标志位。	0
3	CC3IF	RWO	比较捕获通道 3 中断标志位。	0
2	CC2IF	RWO	比较捕获通道 2 中断标志位。	0
1	CC1IF	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式: 当计数器值与比较值匹配时该位由硬件置位, 但在中心对称模式下除外。该位由软件清零。 1: 核心计数器的值与比较捕获寄存器 1 的值匹配; 0: 无匹配发生。 如果比较捕获通道 1 配置为输入模式: 当捕获事件发生时该位由硬件置位, 它由软件清零或通过读比较捕获寄存器清零。 1: 计数器值已被捕获比较捕获寄存器 1; 0: 无输入捕获产生。	0
0	UIF	RWO	更新中断标志位, 当产生更新事件时该位由硬件置位, 由软件清零。 1: 更新中断产生; 0: 无更新事件产生。 以下情形会产生更新事件: 若 UDIS=0, 当重复计数器数值上溢或下溢时; 若 URS=0、UDIS=0, 当置 UG 位时, 或当通过软件对计数器核心计数器重新初始化时; 若 URS=0、UDIS=0, 当计数器 CNT 被触发事件重新初始化时;	0

13.4.6 事件产生寄存器 (TIM1_SWEVGR)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	BG	WO	刹车事件产生位, 此位由软件置位和清零, 用来产生一个刹车事件。 1: 产生一个刹车事件。此时 MOE=0、BIF=1, 若使能对应的中断和 DMA, 则产生相应的中断和 DMA;	0

			0: 无动作。	
6	TG	WO	触发事件产生位, 该位由软件置位, 硬件清零, 用于产生一个触发事件。 1: 产生一个触发事件, TIF 被置位, 若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 0: 无动作。	0
5	COMG	WO	比较捕获控制更新产生位。产生比较捕获控制更新事件。该位由软件置位, 由硬件自动清零。 1: 当 CCPC=1, 允许更新 CCxE、CCxNE、OCxM 位; 0: 无动作。 注: 该位只对拥有互补输出的通道 (通道 1, 2, 3) 有效。	0
4	CC4G	WO	比较捕获事件产生位 4。产生比较捕获事件 4。	0
3	CC3G	WO	比较捕获事件产生位 3。产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2。产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1, 产生比较捕获事件 1。 该位由软件置位, 由硬件清零。用于产生一个比较捕获事件。 1: 在比较捕获通道 1 上产生一个比较捕获事件: 若比较捕获通道 1 配置为输出: 置 CC1IF 位。若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 若比较捕获通道 1 配置为输入: 当前核心计数器的值被捕获至比较捕获寄存器 1; 置 CC1IF 位, 若使能了对应的中断和 DMA, 则产生相应的中断和 DMA。若 CC1IF 已经置位, 则置 CC1OF 位。 0: 无动作。	0
0	UG	WO	更新事件产生位, 产生更新事件。该位由软件置位, 由硬件自动清零。 1: 初始化计数器, 并产生一个更新事件; 0: 无动作。 注: 预分频器的计数器也被清零, 但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零; 若减计数模式下则核心计数器取重装值寄存器的值。	0

13.4.7 比较/捕获控制寄存器 1 (TIM1_CHCTLR1)

偏移地址: 0x18

通道可用于输入 (捕获模式) 或输出 (比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
OC2CE		OC2M[2:0]			OC2PE	OC2FE	GC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	GC1S[1:0]	
IC2F[3:0]				IC2PSC[1:0]		IC1F[3:0]			IC1PSC[1:0]							

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1：一旦检测到 ETRF 输入高电平，清除 OC2REF 位零；0：OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作，而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效，而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。 000：冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用； 001：强制设为有效电平。当核心计数器与比较捕获寄存器 2 的值相同时，强制 OC2REF 为高； 010：强制设为无效电平。当核心计数器的值与比较捕获寄存器 2 相同时，强制 OC2REF 为低； 011：翻转。当核心计数器与比较捕获寄存器 2 的值相同时，翻转 OC2REF 的电平。 100：强制为无效电平。强制 OC2REF 为低。 101：强制为有效电平。强制 OC2REF 为高。 110：PWM 模式 1：在向上计数时，一旦核心计数器小于比较捕获寄存器的值时，通道 2 为有效电平，否则为无效电平；在向下计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为无效电平 (OC2REF=0)，否则为有效电平 (OC2REF=1)。 111：PWM 模式 2：在向上计数时，一旦核心计数器小于比较捕获寄存器的值时，通道 2 为无效电平，否则为有效电平；在向下计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为有效电平 (OC2REF=1)，否则为无效电平 (OC2REF=0)。 注：一旦 LOCK 级别设为 3 并且 CC1S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时，OC2REF 电平才改变。	000b
11	OC2PE	RW	比较捕获寄存器 2 预装载使能位。 1：开启比较捕获寄存器的预装载功能，读写操作仅对预装载寄存器操作，比较捕获寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中；0：禁止比较捕获寄存器 2 的预装载功能，可随时写入比较捕获寄存器 2，并且新写入的数值立即起作用。 注：一旦 LOCK 级别设为 3 并且 CC1S=00，则该位不能被修改；仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式，否则其动作不确定。	0
10	OC2FE	RW	比较捕获通道 2 快速使能位，该位用于加快比较	0

			捕获通道输出对触发输入事件的响应。 1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此, OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期; 0: 根据计数器与比较捕获寄存器 2 的值, 比较捕获通道 2 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。	
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00: 比较捕获通道 2 被配置为输出; 01: 比较捕获通道 2 被配置为输入, IC2 映射在 TI2 上; 10: 比较捕获通道 2 被配置为输入, IC2 映射在 TI1 上; 11: 比较捕获通道 2 被配置为输入, IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TS 位选择)。 注: 比较捕获通道 2 仅在通道关闭时 (CC2E 为零时) 才是可写的。	00b
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式 (引脚方向为输入) :

位	名称	访问	描述	复位值
[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域, 这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器, 以 fDTS 采样; 1000: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, $N=6$; 0001: 采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, $N=2$; 1001: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, $N=8$; 0010: 采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, $N=4$; 1010: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=5$; 0011: 采样频率 $F_{\text{sampling}} = f = F_{\text{ck_int}}$, $N=8$; 1011: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=6$; 0100: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$, $N=6$; 1100: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=8$; 0101: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$, $N=8$; 1101: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=5$;	0000b

			0110: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, $N=6$; 1110: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=6$; 0111: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, $N=8$; 1111: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=8$ 。	
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域, 这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0, 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获; 01: 每 2 个事件触发一次捕获; 10: 每 4 个事件触发一次捕获; 11: 每 8 个事件触发一次捕获。	00b
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域, 这 2 位定义通道的方向(输入/输出), 及输入脚的选择。 00: 比较捕获通道 1 通道被配置为输出; 01: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI1 上; 10: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI2 上; 11: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 注: CC1S 仅在通道关闭时(CC1E 为 0)才是可写的。	00b
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

13.4.8 比较/捕获控制寄存器 2 (TIM1_CHCTLR2)

偏移地址: 0x1C

通道可用于输入(捕获模式)或输出(比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE	OC4M[2:0]			OC4PE	OC4FE	CC4S[1:0]		OC3CE	OC3M[2:0]			OC3PE	OC3FE	CC3S[1:0]	
IC4F[3:0]				IC4PSC[1:0]				IC3F[3:0]			IC3PSC[1:0]				

比较模式(引脚方向为输出):

位	名称	访问	描述	复位值
15	OC4CE	RW	比较捕获通道 4 清零使能位。	0
[14:12]	OC4M[2:0]	RW	比较捕获通道 4 模式设置域。	0
11	OC4PE	RW	比较捕获寄存器 4 预装载使能位。	0
10	OC4FE	RW	比较捕获通道 4 快速使能位。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0

[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC4F[3:0]	RW	输入捕获滤波器 4 配置域。	0
[11:10]	IC4PSC[1:0]	RW	比较捕获通道 4 预分频配置域。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

13.4.9 比较/捕获使能寄存器 (TIM1_CCER)

偏移地址：0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC4P	CC4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E	

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	CC4P	RW	比较捕获通道 4 输出极性设置位。	0
12	CC4E	RW	比较捕获通道 4 输出使能位。	0
11	CC3NP	RW	比较捕获通道 3 互补输出极性设置位。	0
10	CC3NE	RW	比较捕获通道 3 互补输出使能位。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
7	CC2NP	RW	比较捕获通道 2 互补输出极性设置位。	0
6	CC2NE	RW	比较捕获通道 2 互补输出使能位。	0
5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
3	CC1NP	RW	比较捕获通道 1 互补输出极性设置位。	0
2	CC1NE	RW	比较捕获通道 1 互补输出使能位。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出： 1：OC1 低电平有效； 0：OC1 高电平有效。 CC1 通道配置为输入： 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 1：反相：捕获发生在 IC1 的下降沿；当用作外部触发器时，IC1 反相； 0：不反相：捕获发生在 IC1 的上升沿；当用作外部触发器时，IC1 不反相。	0

			注：一旦 LOCK 级别 (TIM1_BDTR 寄存器中的 LOCK 位) 设为 3 或 2，则该位不能被修改。	
0	CC1E	RW	比较捕获通道 1 输出使能位。 CC1 通道配置为输出： 1：开启。OC1 信号输出到对应的输出引脚，其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值； 0：关闭。OC1 禁止输出，因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。 CC1 通道配置为输入： 该位决定了计数器的值是否能捕获入 TIM1_CCR1 寄存器。 1：捕获使能； 0：捕获禁止。	0

13.4.10 高级定时器的计数器 (TIM1_CNT)

偏移地址：0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

13.4.11 计数时钟预分频器 (TIM1_PSC)

偏移地址：0x28

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数；计数器的时钟频率等于分频器的输入频率/(PSC+1)。	0

13.4.12 自动重装值寄存器 (TIM1_ATRLR)

偏移地址：0x2C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															

位	名称	访问	描述	复位值
[15:0]	ARR[15:0]	RW	此域的值将会被装入计数器, ATRLR 何时动作和更新见 13.2.3 章节；ATRLR 为空时，计数器停止。	0xFFFF

13.4.13 重复计数值寄存器 (TIM1_RPTCR)

偏移地址：0x30

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								REP[7:0]							

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
[7:0]	REP[7:0]	RW	重复计数器的值。	0

13.4.14 比较/捕获寄存器 1 (TIM1_CH1CVR)

偏移地址：0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL1	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR1[15:0]	RW	比较捕获寄存器通道 1 的值。	0

13.4.15 比较/捕获寄存器 2 (TIM1_CH2CVR)

偏移地址：0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL2
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL2	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR2[15:0]	RW	比较捕获寄存器通道 2 的值。	0

13.4.16 比较/捕获寄存器 3 (TIM1_CH3CVR)

偏移地址：0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL3
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15:0]															

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:17]	Reserved	R0	保留。	0
16	LEVEL3	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR3[15:0]	RW	比较捕获寄存器通道 3 的值。	0

13.4.17 比较/捕获寄存器 4 (TIM1_CH4CVR)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL4
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL4	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR4[15:0]	RW	比较捕获寄存器通道 4 的值。	0

13.4.18 刹车和死区寄存器 (TIM1_BDTR)

偏移地址: 0x44

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]	DTG[7:0]								

位	名称	访问	描述	复位值
15	MOE	RW	主输出使能位。一旦刹车信号有效, 将被异步清零。 1: 允许 OCx 和 OCxN 设为输出; 0: 禁止 OCx 和 OCxN 的输出或者强制为空闲状态。	0
14	AOE	RW	自动输出使能。 1: MOE 可以被软件置位或者在下一个更新事件中被置位; 0: MOE 只能被软件置位。	0
13	BKP	RW	刹车输入极性设置位。 1: 刹车输入高电平有效; 0: 刹车输入低电平有效。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。 对该位的写需要一个 HB 时钟以后才能生效。	0
12	BKE	RW	刹车功能使能位。 1: 开启刹车输入; 0: 禁止刹车输入。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。 对该位的写需要一个 HB 时钟以后才能生效。	0
11	OSSR	RW	1: 当定时器不工作时, 一旦 CCxE=1 或 CCxNE=1, 首先开启 OC/OCN 并输出无效电平, 然后置 OCx、OCxN 使能输出信号=1;	0

			0: 当定时器不工作时, 禁止 OC/OCN 输出。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。	
10	OSSI	RW	1: 当定时器不工作时, 一旦 CCxE=1 或 CCxNE=1, OC/OCN 首先输出其空闲电平, 然后 OCx、OCxN 使能输出信号=1; 0: 当定时器不工作时, 禁止 OC/OCN 输出。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。	0
[9:8]	LOCK[1:0]	RW	锁定功能设置域。 00: 关闭锁定功能; 01: 锁定级别 1, 不能写 DTG、BKE、BKP、AOE、OISx 和 OISxN 位; 10: 锁定级别 2, 不能写入锁定级别 1 中的各位, 也不能写入 CC 极性位以及 OSSI 和 OSSI 位; 11: 锁定级别 3, 不能写入锁定级别 2 中的各位, 也不能写入 CC 控制位。 注: 在系统复位后, 只能写一次 LOCK 位, 无法再次修改直到复位。	00b
[7:0]	DTG[7:0]	RW	死区设置位, 这些位定义了互补输出之间的死区持续时间。 假设 DT 表示其持续时间: DTG[7:5]=0xx=>DT=DTG[7:0]*Tdtg, Tdtg =TSTS; DTG[7:5]=10x=>DT=(64+DTG[5:0])*Tdtg, Tdtg=2*TSTS; DTG[7:5]=110=>DT=(32+DTG[4:0])*Tdtg, Tdtg=8×TSTS; DTG[7:5]=111=>DT=(32+DTG[4:0])*Tdtg, Tdtg=16*TSTS。 注: 一旦 LOCK 级别 (TIM1_BDTR 寄存器中的 LOCK[1:0]位) 设为 1、2 或 3, 则不能修改这些位。	0

13.4.19 DMA 控制寄存器 (TIM1_DMACHFR)

偏移地址: 0x48

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DBL[4:0]				Reserved				DBA[4:0]			

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
[12:8]	DBL[4:0]	RW	DMA 连续传送的长度, 实际值为此域的值+1。 当对 TIM1_DMAADR 寄存器进行读或写时, 定时器则进行一次连续传送), 即: 定义传输的次数, 传输可以是半字 (双字节) 或字节: 00000: 1 次传输; 00001: 2 次传输; 00002: 3 次传输;	0

			 10001: 18 次传输。 假如，我们进行这样的传输：DBL=7，DBA=TIM2_CTLR1。 如果 DBL=7，DBA=TIM2_CTLR1 表示待传输数据的地址，那么传输的地址由以下公式给出： $(\text{TIM1_CTLR1 的地址}) + \text{DBA} + (\text{DMA 索引})$，其中 DMA 索引=DBL，其中 $(\text{TIM1_CTLR1 的地址}) + \text{DBA}$ 再加上 7，给出了将要写入或者读出数据的地址，这样数据的传输将发生在从地址 $(\text{TIM1_CR1 的地址}) + \text{DBA}$ 开始的 7 个寄存器。根据 DMA 数据长度的设置，可能发生以下情况： 1、如果设置数据为半字（16 位），那么数据就会传输给全部 7 个寄存器。 2、如果设置数据为字节，数据仍然会传输给全部 7 个寄存器：第一个寄存器包含第一个 MSB 字节，第二个寄存器包含第一个 LSB 字节，依此类推。因此对于定时器，用户必须指定由 DMA 传输的数据宽度。	
[7:5]	Reserved	RO	保留。	0
[4:0]	DBA[4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。 00000: TIM1_CTLR1; 00001: TIM1_CTLR2; 00010: TIM1_SMCFGFR; 	0

13.4.20 连续模式的 DMA 地址寄存器 (TIM1_DMAADR)

偏移地址：0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMAB[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															

位	名称	访问	描述	复位值
[31:0]	DMAB[31:0]	RW	连续模式下，DMA 的地址。 对 TIM1_DMAADR 寄存器的读或写会导致对以下地址所在寄存器的存取操作：TIM1_CTLR1 地址+DBA+DMA 索引，其中：“TIM1_CTLR1 地址”是控制寄存器 1(TIM1_CTLR1)所在的地址；“DBA”是 TIM1_DMACFGR 寄存器中定义的基地址；“DMA 索引”是由 DMA 自动控制的偏移量，它取决于 TIMx_DMACFGR 寄存器中定义的 DBL。	0

第 14 章 通用定时器 (GPTM)

通用定时器模块包含 2 个 16 位可自动重装的定时器 (TIM2、TIM3) 和 1 个 32 位可自动重装的扩展定时器 (TIM4)，用于测量脉冲宽度或者产生特定频率的脉冲、PWM 波等。可用于自动化控制、电源等领域。

14.1 主要特征

16 位通用定时器的主要特征包括：


- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获、输出比较、PWM 生成和单脉冲输出
- 支持外部信号控制定时器
- 支持在多种模式下使用 DMA
- 支持增量式编码，定时器之间的级联和同步

32 位通用定时器的主要特征包括：

- 32 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获、输出比较、PWM 生成和单脉冲输出
- 支持外部信号控制定时器
- 支持在多种模式下使用 DMA
- 支持增量式编码，定时器之间的级联和同步

14.2 原理和结构

图 14-1 通用定时器的结构框图



14.2.1 概述

如图 14-1 所示，通用定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

通用定时器的时钟可以来自于 HB 总线时钟（CK_INT），可以来自外部时钟输入引脚（TIMx_ETR），可以来自于其他具有时钟输出功能的定时器（ITRx），还可以来自于比较捕获通道的输入端（TIMx_CHx）。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRGO 输出给其他的定时器、ADC 等外设。

通用定时器的核心是一个 16 位计数器（CNT）。CK_PSC 经过预分频器（PSC）分频后，成为 CK_CNT 再最终输给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器（ATRLR）在每个计数周期结束后为 CNT 重装初始值。

通用定时器拥有四组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持

滤波、分频、边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器（CHxCVR），支持与主计数器（CNT）进行比较而输出脉冲。

14.2.2 通用定时器和高级定时器的区别


与高级定时器相比，通用定时器缺少以下功能：

- 1) 通用定时器缺少对核心计数器的计数周期进行计数的重复计数寄存器。
- 2) 通用定时器的比较捕获通道缺少死区产生，没有互补输出。
- 3) 通用定时器没有刹车信号机制。

14.2.3 时钟输入

本节论述 CK_PSC 的来源。此处截取通用定时器的整体结构框图的时钟源部分。

图 14-2 通用定时器 CK_PSC 来源框图



可选的输入时钟可以分为 4 类：

- 1) 外部时钟引脚 (ETR) 输入的路线: ETR→ETRP→ETRF;
- 2) 内部 HB 时钟输入路线: CK_INT;
- 3) 来自比较捕获通道引脚 (TIMx_CHx) 的路线: TIMx_CHx→Tl_x→Tl_xFP_x, 此路线也用于编码器模式;
- 4) 来自内部其他定时器的输入: ITR_x。

通过决定 CK PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为三类：

- 1) 选择内部时钟源 (CK_INT)；
- 2) 外部时钟源模式 1；
- 3) 外部时钟源模式 2；
- 4) 编码器模式。

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

14.2.3.1 内部时钟源 (CK INT)

如果将 SMS 域保持为 000b 时启动通用定时器，那么就是选定内部时钟源 (CK_INT) 为时钟。此时 CK_INT 就是 CK_PSC。

14.2.3.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时, 就会启用外部时钟源模式 1。启用外部时钟源 1 时, TRGI 被选定

为 CK_PSC 的来源，值得注意的，用户还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发 (ITRx, x 为 0, 1, 2, 3)；
- 2) 比较捕获通道 1 经过边缘检测器后的信号 (TI1F_ED)；
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2；
- 4) 来自外部时钟引脚输入的信号 ETRF。

14.2.3.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时，将使用外部时钟源模式 2。使用外部时钟源模式 2 时，ETRF 被选定为 CK_PSC。ETR 引脚经过可选的反相器 (ETP)，分频器 (ETPS) 后成为 ETRP，再经过滤波器 (ETF) 后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时，那么，相当于 TS 选择 ETRF 为输入。

14.2.3.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 14.3.7 节。


14.2.4 计数器和周边

CK_PSC 输入给预分频器 (PSC) 进行分频。PSC 是 16 位的，实际的分频系数相当于 R16_TIMx_PSC 的值+1。CK_PSC 经过 PSC 会成为 CK_INT。更改 R16_TIM1_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。

14.2.5 比较捕获通道

比较捕获通道是定时器实现复杂功能的核心，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用，输出部分的比较器和输出控制组成。比较捕获通道的结构框图如图 14-3 所示。

图 14-3 比较捕获通道的结构框图



信号从通道 x 引脚输入进来后可选做为 TI_x (TI_1 的来源可以不只是 CH1, 见定时器的框图 15-1), 以 TI_1 为例: TI_1 经过滤波器 (ICF[3:0]) 生成 TI_1F , 再经过边沿检测器分成 TI_1F_Rising 和 $TI_1F_Falling$, 这两个信号经过选择 (CC1P) 生成 TI_1FP1 , TI_1FP1 和来自通道 2 的 TI_2FP1 一起送给 CC1S 选择成为 $IC1$, 经过 ICPS 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成, 读写过程仅操作预装载寄存器。在捕获模式下, 捕获发生在影子寄存器上, 然后复制到预装载寄存器; 在比较模式下, 预装载寄存器的内容被复制到影子寄存器中, 然后影子寄存器的内容与核心计数器 (CNT) 进行比较。

14.3 功能和实现

通用定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边组件进行操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比

较捕获寄存通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

14.3.1 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则产生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16_TIMx_CHCTLRx）中。发生捕获事件时，CCxIF（在 R16_TIMx_INTFR 中）被置位，如果使能了中断或者 DMA，还会产生相应中断或者 DMA。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个通道 1 的例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CCxS 域，选择 ICx 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，不可以使用默认设置，CCxS 域默认是使比较捕获模块作为输出通道；
- 2) 配置 ICxF 域，设定 TI 信号的数字滤波器。数字滤波器会以确定的频率，采样确定的次数，再输出一个跳变。这个采样频率和次数是通过 ICxF 来确定的；
- 3) 配置 CCxP 位，设定 TIxFPx 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 ICxPS 域，设定 ICx 信号成为 ICxPS 之间的分频系数。比如保持 ICxPS 为 00b，不分频；
- 5) 配置 CCxE 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。置 CC1E 位；
- 6) 根据需要配置 CCxIE 和 CCxDE 位，决定是否允许使能中断或者 DMA。

至此已经将比较捕获通道配置完成。

当 TI1 输入了一个被捕获的脉冲时，核心计数器（CNT）的值会被记录到比较捕获寄存器中，CC1IF 被置位，当 CC1IF 在之前就已经被置位时，CC1OF 位也会被置位。如果 CC1IE 位，那么会产生一个中断；如果 CC1DE 被置位，会产生一个 DMA 请求。可以通过写事件产生寄存器的方式（R16_TIMx_SWEVGR）的方式由软件产生一个输入捕获事件。

14.3.2 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较捕获寄存器的值一致时，输出特定的变化或波形。OCxM 域（在 R16_TIMx_CHCTLRx 中）和 CCxP 位（在 R16_TIMx_CCER 中）决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位，如果预先置了 CCxIE 位，则会产生一个中断；如果预先设置了 CCxDE 位，则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置好需要对比的计数值到比较捕获寄存器（R16_TIMx_CHxCVR）中；
- 3) 如果需要产生中断，置 CCxIE 位；
- 4) 保持 OCxPE 为 0，禁用比较捕获寄存器的预装载寄存器；
- 5) 设定输出模式，设置 OCxM 域和 CCxP 位；
- 6) 使能输出，置 CCxE 位；
- 7) 置 CEN 位启动定时器。

14.3.3 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平，而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b，即为强制将 OCxREF 置为低；或者将 OCxM 置为 101b，即为强制将 OCxREF 置为高。

需要注意的是，将 OCxM 强制置为 100b 或者 101b，内部主计数器和比较捕获寄存器的比较过程还在进行，相应的标志位还在置位，中断和 DMA 请求还在产生。

14.3.4 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的，是输入捕获模式的一种特殊情况。除下列区别外，操作和输入捕获模式相同：PWM 占用两个比较捕获通道，且两个通道的输入极性设为相反，其中一个信号被设为触发输入，SMS 设为复位模式。

例如，测量从 TI1 输入的 PWM 波的周期和频率，需要进行以下操作：

- 1) 将 TI1 (TI1FP1) 设为 IC1 信号的输入。将 CC1S 置为 01b；
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0；
- 3) 将 TI1 (TI1FP2) 置为 IC2 信号的输入。将 CC2S 置为 10b；
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1；
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b；
- 6) 将 SMS 设为复位模式，即 100b；
- 7) 使能输入捕获。CC1E 和 CC2E 置位。

注：因只有 TI1FP1 和 TI2FP2 连到了从模式控制器，所以 PWM 输入模式只能使用 TIMx_CH1/TIMx_CH2。

14.3.5 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率，使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或者 111b 使用 PWM 模式 1 或者模式 2，置 OCxPE 位使能预装载寄存器，最后置 ARPE 位使能预装载寄存器的自动重装载。在发生一个更新事件时，预装载寄存器的值才能被送到影子寄存器，所以在核心计数器开始计数之前，需要置 UG 位来初始化所有寄存器。在 PWM 模式下，核心计数器和比较捕获寄存器一直在进行比较，根据 CMS 位，定时器能够输出边沿对齐或者中央对齐的 PWM 信号。

- 边沿对齐

使用边沿对齐时，核心计数器增计数或者减计数，在 PWM 模式 1 的情景下，在核心计数器的值大于比较捕获寄存器时，OCxREF 上升为高；当核心计数器的值小于比较捕获寄存器时（比如核心计数器增长到 R16_TIMx_ATRLR 的值而恢复成全 0 时），OCxREF 下降为低。


- 中央对齐

使用中央对齐模式时，核心计数器运行在增计数和减计数交替进行的模式下，OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下，置位的时机有所不同。在使用中央对齐模式时，最好在启动核心计数器之前产生一个软件更新标志（置 UG 位）。

14.3.6 单脉冲模式

单脉冲模式可以响应一个特定的事件，在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

图 14-4 事件产生和脉冲响应



如图 15-4 所示，需要在 T12 输入引脚上检测到一个上升沿开始，延迟 T_{delay} 之后，在 OC1 上产生一个长度为 T_{pulse} 的正脉冲：

- 1) 设定 T12 为触发。置 CC2S 域为 01b，把 T12FP2 映射到 T12；置 CC2P 位为 0b，T12FP2 设为上升沿检测；置 TS 域为 110b，T12FP2 设为触发源；置 SMS 域为 110b，T12FP2 被用来启动计数器；
- 2) T_{delay} 由比较捕获寄存器定义， T_{pulse} 由自动重装值寄存器的值和比较捕获寄存器的值确定。

14.3.7 编码器模式

编码器模式是定时器的一个典型应用，可以用来接入编码器的双相输出，核心计数器的计数方向和编码器的转轴方向同步，编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为：将 SMS 域置为 001b（只在 T12 边沿计数）、010b（只在 T11 边沿计数）或者 011b（在 T11 和 T12 双边沿计数），将编码器接到比较捕获通道 1、2 的输入端，设一个重装值计数器的值，这个值可以设的大一点。在编码器模式时，定时器内部的比较捕获寄存器，预分频器，重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 14-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的电平	T11FP1 信号边沿		T12FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 T11 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 T12 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 T11 和 T12 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

14.3.8 定时器同步模式

定时器能够输出时钟脉冲（TRG0），也能接收其他定时器的输入（ITRx）。不同的定时器的 ITRx 的来源（别的定时器的 TRG0）是不一样的。定时器内部触发连接如表 14-2 所示。

表 14-2 GTPM 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM2	TIM1	—	TIM3	TIM4
TIM3	TIM1	TIM2	—	TIM4

TIM4	TIM1	TIM2	TIM3	—
—	TIM2	TIM3	TIM4	—

14.3.9 调试模式

当系统进入调试模式时，根据 DBG 模块的设置可以控制定时器继续运转或者停止。

14.4 寄存器描述

表 14-3 TIM2 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM2_CTLR1	0x40000000	TIM2 控制寄存器 1	0x0000
R16_TIM2_CTLR2	0x40000004	TIM2 控制寄存器 2	0x0000
R16_TIM2_SMCFR	0x40000008	TIM2 从模式控制寄存器	0x0000
R16_TIM2_DMAINTENR	0x4000000C	TIM2 DMA/中断使能寄存器	0x0000
R16_TIM2_INTFR	0x40000010	TIM2 中断状态寄存器	0x0000
R16_TIM2_SWEVGR	0x40000014	TIM2 事件产生寄存器	0x0000
R16_TIM2_CHCTLR1	0x40000018	TIM2 比较/捕获控制寄存器 1	0x0000
R16_TIM2_CHCTLR2	0x4000001C	TIM2 比较/捕获控制寄存器 2	0x0000
R16_TIM2_CCER	0x40000020	TIM2 比较/捕获使能寄存器	0x0000
R16_TIM2_CNT	0x40000024	TIM2 计数器	0x0000
R16_TIM2_PSC	0x40000028	TIM2 计数时钟预分频器	0x0000
R16_TIM2_ATRLR	0x4000002C	TIM2 自动重装值寄存器	0xFFFF
R32_TIM2_CH1CVR	0x40000034	TIM2 比较/捕获寄存器 1	0x00000000
R32_TIM2_CH2CVR	0x40000038	TIM2 比较/捕获寄存器 2	0x00000000
R32_TIM2_CH3CVR	0x4000003C	TIM2 比较/捕获寄存器 3	0x00000000
R32_TIM2_CH4CVR	0x40000040	TIM2 比较/捕获寄存器 4	0x00000000
R16_TIM2_DMAR	0x40000048	TIM2 DMA 控制寄存器	0x0000
R16_TIM2_DMAADR	0x4000004C	TIM2 连续模式的 DMA 地址寄存器	0x0000

表 14-4 TIM3 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM3_CTLR1	0x40000400	TIM3 控制寄存器 1	0x0000
R16_TIM3_CTLR2	0x40000404	TIM3 控制寄存器 2	0x0000
R16_TIM3_SMCFR	0x40000408	TIM3 从模式控制寄存器	0x0000
R16_TIM3_DMAINTENR	0x4000040C	TIM3 DMA/中断使能寄存器	0x0000
R16_TIM3_INTFR	0x40000410	TIM3 中断状态寄存器	0x0000
R16_TIM3_SWEVGR	0x40000414	TIM3 事件产生寄存器	0x0000
R16_TIM3_CHCTLR1	0x40000418	TIM3 比较/捕获控制寄存器 1	0x0000
R16_TIM3_CHCTLR2	0x4000041C	TIM3 比较/捕获控制寄存器 2	0x0000
R16_TIM3_CCER	0x40000420	TIM3 比较/捕获使能寄存器	0x0000
R16_TIM3_CNT	0x40000424	TIM3 计数器	0x0000
R16_TIM3_PSC	0x40000428	TIM3 计数时钟预分频器	0x0000
R16_TIM3_ATRLR	0x4000042C	TIM3 自动重装值寄存器	0xFFFF
R32_TIM3_CH1CVR	0x40000434	TIM3 比较/捕获寄存器 1	0x00000000

R32_TIM3_CH2CVR	0x40000438	TIM3 比较/捕获寄存器 2	0x00000000
R32_TIM3_CH3CVR	0x4000043C	TIM3 比较/捕获寄存器 3	0x00000000
R32_TIM3_CH4CVR	0x40000440	TIM3 比较/捕获寄存器 4	0x00000000
R16_TIM3_DMACHFR	0x40000448	TIM3 DMA 控制寄存器	0x0000
R16_TIM3_DMAADR	0x4000044C	TIM3 连续模式的 DMA 地址寄存器	0x0000

表 14-5 TIM4 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM4_CTLR1	0x40000800	TIM4 控制寄存器 1	0x0000
R16_TIM4_CTLR2	0x40000804	TIM4 控制寄存器 2	0x0000
R16_TIM4_SMCFGR	0x40000808	TIM4 从模式控制寄存器	0x0000
R16_TIM4_DMAINTENR	0x4000080C	TIM4 DMA/中断使能寄存器	0x0000
R16_TIM4_INTFR	0x40000810	TIM4 中断状态寄存器	0x0000
R16_TIM4_SWEVGR	0x40000814	TIM4 事件产生寄存器	0x0000
R16_TIM4_CHCTLR1	0x40000818	TIM4 比较/捕获控制寄存器 1	0x0000
R16_TIM4_CHCTLR2	0x4000081C	TIM4 比较/捕获控制寄存器 2	0x0000
R16_TIM4_CCER	0x40000820	TIM4 比较/捕获使能寄存器	0x0000
R32_TIM4_CNT	0x40000824	TIM4 计数器	0x00000000
R16_TIM4_PSC	0x40000828	TIM4 计数时钟预分频器	0x0000
R32_TIM4_ATRLR	0x4000082C	TIM4 自动重装值寄存器	0xFFFFFFFF
R32_TIM4_CH1CVR	0x40000834	TIM4 比较/捕获寄存器 1	0x00000000
R32_TIM4_CH2CVR	0x40000838	TIM4 比较/捕获寄存器 2	0x00000000
R32_TIM4_CH3CVR	0x4000083C	TIM4 比较/捕获寄存器 3	0x00000000
R32_TIM4_CH4CVR	0x40000840	TIM4 比较/捕获寄存器 4	0x00000000
R16_TIM4_DMACHFR	0x40000848	TIM4 DMA 控制寄存器	0x0000
R32_TIM4_DMAADR	0x4000084C	TIM4 连续模式的 DMA 地址寄存器	0x00000000

14.4.1 控制寄存器 1 (TIMx_CTLR1) (x=2/3/4)

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPLVL	CAPOV	Reserved				CKD[1:0]	ARPE	CMS[1:0]	DIR	OPM	URS	UDIS	CEN		

位	名称	访问	描述	复位值
15	CAPLVL	RW	双沿捕获模式下，捕获电平指示使能。 1：使能指示功能； 0：关闭指示功能。 注：（1）该位仅适用于 TIM2、TIM3。 （2）TIM2、TIM3 使能后，CHxCVR 的[16]指示捕获值对应的电平。	0
14	CAPOV	RW	捕获值模式配置。 1：当捕获前产生计数器溢出时，CHxCVR 值为 0xFFFF； 0：捕获值为实际计数器的值。	0
[13:10]	Reserved	RO	保留。	0

[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟(CK_INT)频率、数字滤波器所用的采样时钟之间的分频比例： 00: Tdts = Tck_int; 01: Tdts= 2xTck_int; 10: Tdts= 4xTck_int; 11: 保留。	00b
7	ARPE	RW	自动重装预装使能位： 1: 使能自动重装值寄存器 (ATRLR)； 0: 禁止自动重装值寄存器 (ATRLR)。	0
[6:5]	CMS[1:0]	RW	中央对齐模式选择： 00: 边沿对齐模式。计数器依据方向位(DIR)向上或向下计数。 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位，只在计数器向下计数时被设置。 10: 中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位，只在计数器向上计数时被设置。 11: 中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位，在计数器向上和向下计数时均被设置。 注：在计数器使能时(CEN=1)，不允许从边沿对齐模式转换到中央对齐模式。	00b
4	DIR	RW	计数器方向： 1: 计数器的计数模式为减计数； 0: 计数器的计数模式为增计数。 注：当计数器配置为中央对齐模式或编码器模式时，该位无效。	0
3	OPM	RW	单脉冲模式。 1: 在发生下一次更新事件(清除 CEN 位)时，计数器停止； 0: 在发生下一次更新事件时，计数器不停止。	0
2	URS	RW	更新请求源，软件通过该位选择 UEV 事件的源。 1: 如果使能了更新中断或 DMA 请求，则只有计数器溢出/下溢才产生更新中断或 DMA 请求； 0: 如果使能了更新中断或 DMA 请求，则下述任一事件产生更新中断或 DMA 请求： -计数器溢出/下溢； -设置 UG 位； -从模式控制器产生的更新。	0
1	UDIS	RW	禁止更新，软件通过该位允许/禁止 UEV 事件的产生。 1: 禁止 UEV。不产生更新事件，各寄存器(ATRLR、	0

			PSC、CHCTLRx) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化。 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: - 计数器溢出/下溢; - 设置 UG 位; - 从模式控制器产生的更新具有缓存的寄存器被装入它们的预装载值。	
0	CEN	RW	使能计数器 (Counter enable)。 1: 使能计数器; 0: 禁止计数器。 <i>注: 在软件设置了 CEN 位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。</i>	0

14.4.2 控制寄存器 2 (TIMx_CTLR2) (x=2/3/4)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TI1S	MMS[2:0]		CCDS	Reserved			

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	TI1S	RW	TI1 选择: 1: TIMx_CH1、TIMx_CH2 和 TIMx_CH3 引脚经异或后连到 TI1 输入; 0: TIMx_CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择: 这 3 位用于选择在主模式下送到从定时器的同步信息 (TRGO)。可能的组合如下: 000: 复位 - UG 位被用于作为触发输出 (TRGO)。如果是触发输入产生的复位 (从模式控制器处于复位模式), 则 TRGO 上的信号相对实际的复位会有一个延迟; 001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIMx_SMCFR 寄存器中 MSM 位的描述); 010: 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器; 011: 比较脉冲, 在发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高),	0

			触发输出送出一个正脉冲 (TRGO) ; 100: OC1REF 信号被用于作为触发输出 (TRGO); 101: OC2REF 信号被用于作为触发输出 (TRGO); 110: OC3REF 信号被用于作为触发输出 (TRGO); 111: OC4REF 信号被用于作为触发输出 (TRGO)。	
3	CCDS	RW	1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求; 0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。	0
[2:0]	Reserved	RO	保留。	0

14.4.3 从模式控制寄存器 (TIMx_SMCFR) (x=2/3/4)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]		ETF[3:0]				MSM	TS[2:0]			Reserved	SMS[2:0]		

位	名称	访问	描述	复位值
15	ETP	RO	ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。 1: 将 ETR 反相, 低电平或下降沿有效; 0: ETR, 高电平或上升沿有效。	0
14	ECE	RW	外部时钟模式 2 启用选择。 1: 使能外部时钟模式 2; 0: 禁用外部时钟模式 2。 注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 111b)。 注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。	0
[13:12]	ETPS[1:0]	RW	外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过是 TIMxCLK 频率的 1/4, 可以通过这个域来降频。 00: 关闭预分频; 01: ETRP 频率除以 2; 10: ETRP 频率除以 4; 11: ETRP 频率除以 8。	0
[11:8]	ETF[3:0]	RW	外部触发滤波, 实际上, 数字滤波器是一个事件计数器, 它使用一定的采样的频率, 记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器, 以 Fdts 采样; 0001: 采样频率 Fsampling=Fck_int, N=2; 0010: 采样频率 Fsampling=Fck_int, N=4; 0011: 采样频率 Fsampling=Fck_int, N=8; 0100: 采样频率 Fsampling=Fdts/2, N=6; 0101: 采样频率 Fsampling=Fdts/2, N=8; 0110: 采样频率 Fsampling=Fdts/4, N=6;	0

			0111: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, $N=8$; 1000: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, $N=6$; 1001: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, $N=8$; 1010: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=5$; 1011: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=6$; 1100: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, $N=8$; 1101: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=5$; 1110: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=6$; 1111: 采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, $N=8$ 。	
7	MSM	RW	主/从模式选择: 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过 TRG0) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的; 0: 不发挥作用。	0
[6:4]	TS[2:0]	RW	触发选择域, 这 3 位选择用于同步计数器的触发输入源。 000: 内部触发 0 (ITR0); 100: TI1 的边沿检测器 (TI1F_ED); 001: 内部触发 1 (ITR1); 101: 滤波后的定时器输入 1 (TI1FP1); 010: 内部触发 2 (ITR2); 110: 滤波后的定时器输入 2 (TI2FP2); 011: 内部触发 3 (ITR3); 111: 外部触发输入 (ETRF); 以上只有在 SMS 为 0 时改变。	0
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	输入模式选择域。选择核心计数器的时钟和触发模式。 000: 由内部时钟 CK_INT 驱动; 001: 编码器模式 1, 根据 TI1FP1 的电平, 核心计数器在 TI2FP2 的边沿增减计数; 010: 编码器模式 2, 根据 TI2FP2 的电平, 核心计数器在 TI1FP1 的边沿增减计数; 011: 编码器模式 3, 根据另一个信号的输入电平, 核心计数器在 TI1FP1 和 TI2FP2 的边沿增减计数; 100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号; 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的; 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的; 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。	0

14.4.4 DMA/中断使能寄存器 (TIMx_DMAINTENR) (x=2/3/4)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	Reserved	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Reserved	TIE	Reserved	CC4IE	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求; 0: 禁止触发 DMA 请求。	0
13	Reserved	RW	保留。	0
12	CC4DE	RW	比较捕获通道 4 的 DMA 请求使能位。 1: 允许比较捕获通道 4 的 DMA 请求; 0: 禁止比较捕获通道 4 的 DMA 请求。	0
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求; 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求; 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求; 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求; 0: 禁止更新的 DMA 请求。	0
7	Reserved	RO	保留。	0
6	TIE	RW	触发中断使能位。 1: 使能触发中断; 0: 禁止触发中断。	0
5	Reserved	RO	保留。	0
4	CC4IE	RW	比较捕获通道 4 中断使能位。 1: 允许比较捕获通道 4 中断; 0: 禁止比较捕获通道 4 中断。	0
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0

0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0
---	-----	----	--------------------------------------	---

14.4.5 中断状态寄存器 (TIMx_INTFR) (x=2/3/4)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		CC40F	CC30F	CC20F	CC10F	Reserved		TIF	Reserved		CC4IF	CC3IF	CC2IF	CC1IF	UIF

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	CC40F	RWO	比较捕获通道 4 重复捕获标志位。	0
11	CC30F	RWO	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC1IF 的状态已经被置位; 0: 无重复捕获产生。	0
[8:7]	Reserved	RO	保留。	0
6	TIF	RWO	触发器中断标志位, 当发生触发事件时由硬件对该位置位, 由软件清零。触发事件包括从除门控模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或门控模式下的任一边沿。 1: 触发器事件产生; 0: 无触发器事件产生。	0
5	Reserved	RO	保留。	0
4	CC4IF	RWO	比较捕获通道 4 中断标志位。	0
3	CC3IF	RWO	比较捕获通道 3 中断标志位。	0
2	CC2IF	RWO	比较捕获通道 2 中断标志位。	0
1	CC1IF	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式, 当计数器值与比较值匹配时该位由硬件置位, 但在中心对称模式下除外。该位由软件清零。 1: 核心计数器的值与比较捕获寄存器 1 的值匹配; 0: 无匹配发生。 如果比较捕获通道 1 配置为输入模式, 当捕获事件发生时该位由硬件置位, 它由软件清零或通过读比较捕获寄存器清零。 1: 计数器值已被捕获比较捕获寄存器 1; 0: 无输入捕获产生。	0
0	UIF	RWO	更新中断标志位, 当产生更新事件时该位由硬件	0

		置位，由软件清零。 1：更新中断产生； 0：无更新事件产生。 以下情形会产生更新事件： 若 UDIS=0，当重复计数器数值上溢或下溢时； 若 URS=0、UDIS=0，当置 UG 位时，或当通过软件对计数器核心计数器重新初始化时； 若 URS=0、UDIS=0，当计数器 CNT 被触发事件重新初始化时。	
--	--	--	--

14.4.6 事件产生寄存器 (TIMx_SWEVGR) (x=2/3/4)

偏移地址：0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TG	COMG	CC4G	CC3G	CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
6	TG	WO	触发事件产生位，该位由软件置位，硬件清零，用于产生一个触发事件。 1：产生一个触发事件，TIF 被置位，若使能对应的中断和 DMA，则产生相应的中断和 DMA； 0：无动作。	0
5	Reserved	RO	保留。	0
4	CC4G	WO	比较捕获事件产生位 4。产生比较捕获事件 4。	0
3	CC3G	WO	比较捕获事件产生位 3。产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2。产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1，产生比较捕获事件 1。该位由软件置位，由硬件清零。用于产生一个比较捕获事件。 1：在比较捕获通道 1 上产生一个比较捕获事件：若比较捕获通道 1 配置为输出：置 CC1IF 位。若使能对应的中断和 DMA，则产生相应的中断和 DMA；若比较捕获通道 1 配置为输入：当前核心计数器的值被捕获至比较捕获寄存器 1；置 CC1IF 位，若使能了对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经置位，则置 CC10F 位。 0：无动作。	0
0	UG	WO	更新事件产生位，产生更新事件。该位由软件置位，由硬件自动清零。 1：初始化计数器，并产生一个更新事件； 0：无动作。 注：预分频器的计数器也被清零，但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零；若减计数模式下则核心计数器取重装值寄存器的值。	0

14.4.7 比较/捕获控制寄存器 1 (TIMx_CHCTLR1) (x=2/3/4)

偏移地址: 0x18

通道可用于输入(捕获模式)或输出(比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
OC2CE		OC2M[2:0]			OC2PE	OC2FE	CC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
IC2F[3:0]				IC2PSC[1:0]		IC1F[3:0]			IC1PSC[1:0]							

比较模式(引脚方向为输出):

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1: 一旦检测到 ETRF 输入高电平, 清除 OC2REF 位零; 0: OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作, 而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效, 而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。 000: 冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用; 001: 强制设为有效电平。当核心计数器与比较捕获寄存器 2 的值相同时, 强制 OC2REF 为高; 010: 强制设为无效电平。当核心计数器的值与比较捕获寄存器 2 相同时, 强制 OC2REF 为低; 011: 翻转。当核心计数器与比较捕获寄存器 2 的值相同时, 翻转 OC2REF 的电平; 100: 强制为无效电平。强制 OC2REF 为低; 101: 强制为有效电平。强制 OC2REF 为高; 110: PWM 模式 1: 在向上计数时, 一旦核心计数器小于比较捕获寄存器的值时, 通道 2 为有效电平, 否则为无效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为无效电平(OC2REF=0), 否则为有效电平(OC2REF=1); 111: PWM 模式 2: 在向上计数时, 一旦核心计数器小于比较捕获寄存器的值时, 通道 2 为无效电平, 否则为有效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为有效电平(OC2REF=1), 否则为无效电平(OC2REF=0); 注: 一旦 LOCK 级别设为 3 并且 CC1S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中, 只	000b

			有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时, OC2REF 电平才改变。	
11	OC2PE	RW	比较捕获寄存器 2 预装载使能位。 1: 开启比较捕获寄存器的预装载功能, 读写操作仅对预装载寄存器操作, 比较捕获寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中; 0: 禁止比较捕获寄存器 2 的预装载功能, 可随时写入比较捕获寄存器 2, 并且新写入的数值立即起作用。 注: 一旦 LOCK 级别设为 3 并且 CC1S=00, 则该位不能被修改。仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式, 否则其动作不确定。	0
10	OC2FE	RW	比较捕获通道 2 快速使能位, 该位用于加快比较捕获通道输出对触发输入事件的响应。 1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此, OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期; 0: 根据计数器与比较捕获寄存器 2 的值, 比较捕获通道 2 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00: 比较捕获通道 2 被配置为输出; 01: 比较捕获通道 2 被配置为输入, IC2 映射在 TI2 上; 10: 比较捕获通道 2 被配置为输入, IC2 映射在 TI1 上; 11: 比较捕获通道 2 被配置为输入, IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TS 位选择)。 注: 比较捕获通道 2 仅在通道关闭时 (CC2E 为零时) 才是可写的。	00b
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式 (引脚方向为输入) :

位	名称	访问	描述	复位值
---	----	----	----	-----

[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域，这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。 0000：无滤波器，以 Fdts 采样； 1000：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, N=6; 0001：采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, N=2; 1001：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/8$, N=8; 0010：采样频率 $F_{\text{sampling}} = F_{\text{ck_int}}$, N=4; 1010：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, N=5; 0011：采样频率 $F_{\text{sampling}} = f = F_{\text{ck_int}}$, N=8; 1011：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, N=6; 0100：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$, N=6; 1100：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/16$, N=8; 0101：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/2$, N=8; 1101：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, N=5; 0110：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, N=6; 1110：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, N=6; 0111：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/4$, N=8; 1111：采样频率 $F_{\text{sampling}} = F_{\text{dts}}/32$, N=8。	0
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域，这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0，则预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获； 01：每 2 个事件触发一次捕获； 10：每 4 个事件触发一次捕获； 11：每 8 个事件触发一次捕获。	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域，这 2 位定义通道的方向(输入/输出)，及输入脚的选择。 00：比较捕获通道 1 通道被配置为输出； 01：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI1 上； 10：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI2 上； 11：比较捕获通道 1 通道被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 <i>注：CC1S 仅在通道关闭时(CC1E 为 0)才是可写的。</i>	0
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

14.4.8 比较/捕获控制寄存器 2 (TIMx_CHCTLR2) (x=2/3/4)

偏移地址：0x1C

通道可用于输入(捕获模式)或输出(比较模式)，通道的方向由相应的 CCxS 位定义。该寄存器其

它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
OC4CE		OC4M[2:0]			OC4PE	OC4FE	CC4S[1:0]		OC3CE		OC3M[2:0]			OC3PE	OC3FE	CC3S[1:0]	
IC4F[3:0]					IC4PSC[1:0]				IC3F[3:0]					IC3PSC[1:0]			

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	OC4CE	RW	比较捕获通道 4 清零使能位。	0
[14:12]	OC4M[2:0]	RW	比较捕获通道 4 模式设置域。	0
11	OC4PE	RW	比较捕获寄存器 4 预装载使能位。	0
10	OC4FE	RW	比较捕获通道 4 快速使能位。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0
[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC4F[3:0]	RW	输入捕获滤波器 4 配置域。	0
[11:10]	IC4PSC[1:0]	RW	比较捕获通道 4 预分频配置域。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

14.4.9 比较/捕获使能寄存器（TIMx_CCER）（x=2/3/4）

偏移地址：0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		CC4P	CC4E	Reserved		CC3P	CC3E	Reserved		CC2P	CC2E	Reserved		CC1P	CC1E

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	CC4P	RW	比较捕获通道 4 输出极性设置位。	0
12	CC4E	RW	比较捕获通道 4 输出使能位。	0
[11:10]	Reserved	RO	保留。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
[7:6]	Reserved	RO	保留。	0
5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0

4	CC2E	RW	比较捕获通道 2 输出使能位。	0
[3:2]	Reserved	RO	保留。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出： 1: OC1 低电平有效； 0: OC1 高电平有效。 CC1 通道配置为输入： 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 1: 反相：捕获发生在 IC1 的下降沿；当用作外部触发器时，IC1 反相； 0: 不反相：捕获发生在 IC1 的上升沿；当用作外部触发器时，IC1 不反相。	0
0	CC1E	RW	比较捕获通道 1 输出使能位。 CC1 通道配置为输出： 1: 开启：OC1 信号输出到对应的输出引脚； 0: 关闭：OC1 禁止输出。 CC1 通道配置为输入： 该位决定了计数器的值是否能捕获入 TIMx_CCR1 寄存器。 1: 捕获使能； 0: 捕获禁止。	0

14.4.10 通用定时器的计数器 (TIMx_CNT) (x=2/3)

偏移地址：0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

14.4.11 通用定时器的计数器 (TIMx_CNT) (x=4)

偏移地址：0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:0]	CNT[31:0]	RW	定时器的计数器的实时值。	0

14.4.12 计数时钟预分频器 (TIMx_PSC) (x=2/3/4)

偏移地址：0x28

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数；计数器的时钟频率等于分频器的输入频率/(PSC+1)。	0

14.4.13 自动重装值寄存器 (TIMx_ATRLR) (x=2/3)

偏移地址：0x2C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															

位	名称	访问	描述	复位值
[15:0]	ARR[15:0]	RW	计数器阈值, ATRLR 何时动作和更新请阅读 14.2.4 节；ATRLR 为空时，计数器停止。	0xFFFF

14.4.14 自动重装值寄存器 (TIMx_ATRLR) (x=4)

偏移地址：0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ARR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															

位	名称	访问	描述	复位值
[31:0]	ARR[31:0]	RW	计数器阈值, ATRLR 何时动作和更新请阅读 14.2.4 节；ATRLR 为空时，计数器停止。	0xFFFF FFFF

14.4.15 比较/捕获寄存器 1 (TIMx_CH1CVR) (x=2/3)


偏移地址：0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL1	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR1[15:0]	RW	比较捕获寄存器通道 1 的值。	0

14.4.16 比较/捕获寄存器 1 (TIMx_CH1CVR) (x=4)


偏移地址：0x34



位	名称	访问	描述	复位值
[31:0]	CCR1[31:0]	RW	比较捕获寄存器通道 1 的值。	0

14.4.17 比较/捕获寄存器 2 (TIMx_CH2CVR) (x=2/3)


偏移地址: 0x38



位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0
16	LEVEL2	R0	捕获值对应的电平指示 bit。	0
[15:0]	CCR2[15:0]	RW	比较捕获寄存器通道 2 的值。	0

14.4.18 比较/捕获寄存器 2 (TIMx_CH2CVR) (x=4)


偏移地址: 0x38



位	名称	访问	描述	复位值
[31:0]	CCR2[15:0]	RW	比较捕获寄存器通道 2 的值。	0

14.4.19 比较/捕获寄存器 3 (TIMx_CH3CVR) (x=2/3)

偏移地址: 0x3C



位	名称	访问	描述	复位值
[31:17]	Reserved	R0	保留。	0

16	LEVEL3	RO	捕获值对应的电平指示 bit。	0
[15:0]	CCR3[15:0]	RW	比较捕获寄存器通道 3 的值。	0

14.4.20 比较/捕获寄存器 3 (TIMx_CH3CVR) (x=4)

偏移地址: 0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR3[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15:0]															

位	名称	访问	描述	复位值
[31:0]	CCR3[31:0]	RW	比较捕获寄存器通道 3 的值。	0

14.4.21 比较/捕获寄存器 4 (TIMx_CH4CVR) (x=2/3)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL4
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL4	RO	捕获值对应的电平指示 bit。	0
[15:0]	CCR4[15:0]	RW	比较捕获寄存器通道 4 的值。	0

14.4.22 比较/捕获寄存器 4 (TIMx_CH4CVR) (x=4)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR4[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															

位	名称	访问	描述	复位值
[31:0]	CCR4[31:0]	RW	比较捕获寄存器通道 4 的值。	0

14.4.23 DMA 控制寄存器 (TIMx_DMACHFR) (x=2/3/4)

偏移地址: 0x48

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DBL[4:0]				Reserved				DBA[4:0]			

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
[12:8]	DBL[4:0]	RW	DMA 连续传送的长度，实际值为此域的值+1。	0
[7:5]	Reserved	RO	保留。	0
[4:0]	DBA[4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。	0

14. 4. 24 连续模式的 DMA 地址寄存器 (TIMx_DMAADR) (x=2/3)

偏移地址: 0x4C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															

位	名称	访问	描述	复位值
[15:0]	DMAB[15:0]	RW	连续模式下，DMA 的地址。	0

14. 4. 25 连续模式的 DMA 地址寄存器 (TIMx_DMAADR) (x=4)

偏移地址: 0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMAB[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															

位	名称	访问	描述	复位值
[31:0]	DMAB[31:0]	RW	连续模式下，DMA 的地址。	0

第 15 章 通用同步异步收发器 (USART)


该模块包含 4 个通用同步异步收发器 (USART1/2/3/4)。

15.1 主要特征

- 全双工或半双工的同步或异步通信
- NRZ 数据格式
- 分数波特率发生器，最高 6Mbps
- 可编程数据长度
- 可配置的停止位
- 支持 LIN, IrDA 编码器, 智能卡
- 支持 DMA
- 多种中断源

15.2 概述

图 15-1 通用同步/异步收发器的结构框图



当 TE（发送使能位）置位时，发送移位寄存器里的数据在 TX 引脚上输出，时钟在 CK 引脚上输出。在发送时，最先移出的是最低有效位，每个数据帧都由一个低电平的起始位开始，然后发送器根据 M（字长）位上的设置发送八位或九位的数据字，最后是数目可配置的停止位。如果配有奇偶检验位，数据字的最后一位为校验位。在 TE 置位后会发送一个空闲帧，空闲帧是 10 位或 11 位高电平，包含停止位。断开帧是 10 位或 11 位低电平，后跟着停止位。

15.3 波特率发生器

收发器的波特率 = $FCLK / (16 * USARTDIV)$ ，FCLK 是 HBx 的时钟，即 HCLK。USARTDIV 的值是根据 USART_BRR 中的 DIV_M 和 DIV_F 两个域决定的，具体计算的公式为：

$$USARTDIV = DIV_M + (DIV_F / 16)$$

需要注意的是，波特率产生器产生的波特率不一定能刚好生成用户所需要的，这其中可能是存在偏差。除了尽量取接近的值，减小偏差的方法还可以是增大 HB 的时钟。比如设定波特率为 9600bps 的时，USARTDIV 的值设为 78.125，在 12MHz 时可以得到 9600bps 的波特率，但是如果你需要 115200bps 的波特率时，计算的 USARTDIV 是 6.51，但是实际上在 USART_BRR 里填入的值最接近只能是 6.5，实际产生的波特率是 115384bps，误差达到 0.16%。

发送方发出的串口波形传到接收端时，接收方和发送方的波特率是有一定误差的。误差主要来自三个方面：接收方和发送方实际的波特率不一致；接收方和发送方的时钟有误差；波形在线路中产生的变化。外设模块的接收器是有一定接收容差能力的，当以上三个方面产生的总偏差之和小于模块的容差能力极限时，这个总偏差不影响收发。模块的容差能力极限受是否采用分数波特率和 M 位（数据域字长）影响，采用分数波特率和使用 9 位数据域长度会使容差能力极限降低，但不低于 3%。

15.4 同步模式

同步模式使得系统在使用 USART 模块时可以输出时钟信号。在开启同步模式对外发送数据时，CK 引脚会同时对外输出时钟。

开启同步模式的方式是对控制寄存器 2（R16_USARTx_CTLR2）的 CLKEN 位置位，但同时需要关闭 LIN 模式、智能卡模式、红外模式和半双工模式，即保证 SCEN、HDSEL 和 IREN 位处于复位状态，这三位在控制寄存器 3（R16_USARTx_CTLR3）中。

同步模式使用的要点在于时钟的输出控制。有以下几点需要注意：

USART 模块同步模式只工作在主模式，即 CK 引脚只输出时钟，不接收输入；

只在 TX 引脚输出数据时输出时钟信号；

LBCL 位决定在发送最后一位数据位时是否输出时钟，CPOL 位决定时钟的极性，CPHA 决定时钟的相位，这三个位在控制寄存器 2（R16_USARTx_CTLR2）中，这三个位需要在 TE 和 RE 未被使能的情况下设置，具体区别见图 15-2。

接收器在同步模式下只会在输出时钟时采样，需要从设备保持一定的信号建立时间和保持时间，具体见图 15-3。

图 15-2 USART 时钟时序示例 (M=0)





图 15-3 数据采样保持时间



15.5 单线半双工模式

半双工模式支持使用单个引脚（只使用 TX 引脚）来接收和发送，TX 引脚和 RX 引脚在芯片内部连接。

开启半双工模式的方式是对控制寄存器 3（R16_USARTx_CTLR3）的 HDSEL 位置位，但同时需要关闭 LIN 模式、智能卡模式、红外模式和同步模式，即保证 SCEN、CLKEN 和 IREN 位处于复位状态，这三位在控制寄存器 2 和 3（R16_USARTx_CTLR2 和 R16_USARTx_CTLR3）中。

设置成半双工模式之后，需要把 TX 的 I/O 口设置成开漏输出高模式。在 TE 置位的情况下，只要将数据写到数据寄存器上，就会发送出去。特别要注意的是，半双工模式可能会出现多设备使用单总线收发时的总线冲突，这需要用户用软件自行避免。


15.6 智能卡

智能卡模式支持 ISO7816-3 协议访问智能卡控制器。

开启智能卡模式的方式是对控制寄存器 3 (R16_USARTx_CTLR3) 的 SCEN 位置位, 但同时需要关闭 LIN 模式、半双工模式和红外模式, 即保证 LINEN、HDSSEL 和 IREN 位处于复位状态, 但是可以开启 CLKEN 来输出时钟, 这些位在控制寄存器 2 和 3 (R16_USARTx_CTLR2 和 R16_USARTx_CTLR3) 中。

为了支持智能卡模式, USART 应当被置为 8 位数据位外加 1 位校验位, 它的停止位建议配置成发送和接收都为 1.5 位, 智能卡模式是一种单线半双工的协议, 它使用 TX 线作为数据通讯, 应当被配置为开漏输出加上拉。当接收方接收一帧数据检测到奇偶校验错误时, 会在停止位时, 发出一个 NACK 信号, 即在停止位期间主动把 TX 拉低一个周期, 发送方检测到 NACK 信号后, 会产生帧错误, 应用程序据此可以重发。图 15-4 展示了正确情况下和发生奇偶校验错误情况下的 TX 引脚上的波形图。USART 的 TC 标志 (发送完成标志) 可以延迟 GT (保护时间) 个时钟产生, 接收方也不会将自己置的 NACK 信号认成起始位。

图 15-4 (未) 发生奇偶校验错误示意图



在智能卡模式下, CK 引脚使能后输出的波形和通讯无关, 它仅仅是给智能卡提供时钟的, 它的值是 HB 时钟再经过五位可设置的时钟分频 (分频值为 PSC 的两倍, 最高 62 分频)。

15.7 IrDA

USART 模块支持控制 IrDA 红外收发器进行物理层通信。使用 IrDA 必须清除 LINEN、STOP、CLKEN、SCEN 和 HDSSEL 位。USART 模块和 SIR 物理层 (红外收发器) 之间使用 NRZ (不归零) 编码, 最高支持到 115200bps 速率。

IrDA 是一个半双工的协议, 如果 USART 正在给 SIR 物理层发数据, 那么 IrDA 解码器将会忽视新发来的红外信号, 如果 USART 正在接受从 SIR 发来的数据, 那么 SIR 不会接受来自 USART 的信号。USART 发给 SIR 和 SIR 发给 USART 的电平逻辑是不一样的, SIR 接收逻辑中, 高电平为 1, 低电平为 0, 但是在 SIR 发送逻辑中, 高电平为 0, 低电平为 1。

15.8 DMA

USART 模块支持 DMA 功能, 可以利用 DMA 实现快速连续收发。当启用 DMA 时, TXE 被置位时, DMA 就会从设定的内存空间向发送缓冲区写数据。当使用 DMA 接收时, 每次 RXNE 置位后, DMA 就会将接收缓冲区里的数据转移到特定的内存空间。

15.9 中断

USART 模块支持多种中断源, 包括发送数据寄存器空 (TXE)、CTS、发送完成 (TC)、接收数

据就绪（RXNE）、数据溢出（ORE）、线路空闲（IDLE）、奇偶校验出错（PE）、断开标志（LBD）、噪声（NE）、多缓冲通信的溢出（ORT）和帧错误（FE）等等。

表 15-1 中断和对应的使能位的关系

中断源	使能位
数据寄存器空（TXE）	TXEIE
允许发送（CTS）	CTSIE
发送完成（TC）	TCIE
接收数据就绪（RXNE）	RXNEIE
数据溢出（ORE）	
线路空闲（IDLE）	IDLEIE
奇偶校验出错（PE）	PEIE
断开标志（LBD）	LBDIE
噪声（NE）	EIE
多缓冲通信的溢出（ORT）	
多缓冲通信的帧错误（FE）	

15.10 寄存器描述

表 15-2 USART1 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART1_STATR	0x40013800	USART1 状态寄存器	0x000000C0
R32_USART1_DATAR	0x40013804	USART1 数据寄存器	0x000000XX
R32_USART1_BRR	0x40013808	USART1 波特率寄存器	0x00000000
R32_USART1_CTLR1	0x4001380C	USART1 控制寄存器 1	0x00000000
R32_USART1_CTLR2	0x40013810	USART1 控制寄存器 2	0x00000000
R32_USART1_CTLR3	0x40013814	USART1 控制寄存器 3	0x00000000
R32_USART1_GPR	0x40013818	USART1 保护时间和预分频寄存器	0x00000000
R32_USART1_CTLR4	0x4001381C	USART1 控制寄存器 4	0x00000000

表 15-3 USART2 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART2_STATR	0x40004400	USART2 状态寄存器	0x000000C0
R32_USART2_DATAR	0x40004404	USART2 数据寄存器	0x000000XX
R32_USART2_BRR	0x40004408	USART2 波特率寄存器	0x00000000
R32_USART2_CTLR1	0x4000440C	USART2 控制寄存器 1	0x00000000
R32_USART2_CTLR2	0x40004410	USART2 控制寄存器 2	0x00000000
R32_USART2_CTLR3	0x40004414	USART2 控制寄存器 3	0x00000000
R32_USART2_GPR	0x40004418	USART2 保护时间和预分频寄存器	0x00000000
R32_USART2_CTLR4	0x4000441C	USART2 控制寄存器 4	0x00000000

表 15-4 USART3 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART3_STATR	0x40004800	USART3 状态寄存器	0x000000C0
R32_USART3_DATAR	0x40004804	USART3 数据寄存器	0x000000XX

R32_USART3_BRR	0x40004808	USART3 波特率寄存器	0x00000000
R32_USART3_CTLR1	0x4000480C	USART3 控制寄存器 1	0x00000000
R32_USART3_CTLR2	0x40004810	USART3 控制寄存器 2	0x00000000
R32_USART3_CTLR3	0x40004814	USART3 控制寄存器 3	0x00000000
R32_USART3_GPR	0x40004818	USART3 保护时间和预分频寄存器	0x00000000
R32_USART3_CTLR4	0x4000481C	USART3 控制寄存器 4	0x00000000

表 15-5 USART4 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART4_STATR	0x40004C00	USART4 状态寄存器	0x000000C0
R32_USART4_DATAR	0x40004C04	USART4 数据寄存器	0x000000XX
R32_USART4_BRR	0x40004C08	USART4 波特率寄存器	0x00000000
R32_USART4_CTLR1	0x40004C0C	USART4 控制寄存器 1	0x00000000
R32_USART4_CTLR2	0x40004C10	USART4 控制寄存器 2	0x00000000
R32_USART4_CTLR3	0x40004C14	USART4 控制寄存器 3	0x00000000
R32_USART4_GPR	0x40004C18	USART4 保护时间和预分频寄存器	0x00000000
R32_USART4_CTLR4	0x40004C1C	USART4 控制寄存器 4	0x00000000

15.10.1 USART 状态寄存器 (USART_x_STATR) (x=1/2/3/4)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LPWKUP_ACT_FLAG	Reserved			MS_ERR	RX_BUSY	CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
15	LPWKUP_ACT_FLAG	RW1Z	低功耗唤醒开始指示位, 写 1 清零。	0
[14:12]	Reserved	RO	保留。	0
11	MS_ERR	RO	MARK 或 SPACE 校验错误标志。在接收模式下, 如果产生 MARK 或 SPACE 校验错误, 硬件置位此位。读此位再读数据寄存器的操作会复位此位。如果之前 MS_ERRIE 被置位, 那么此位被置位会产生相应中断。	0
10	RX_BUSY	RO	接收状态指示位: 1: 工作在接收状态时, 此位置位; 0: 处于非接收状态。	0
9	CTS	RWO	CTS 状态改变标志。如果设置了 CTSE 位, 当 nCTS 输出状态改变时, 该位将由硬件置高。由软件清零。如果 CTSIE 位已经被置位, 则会产生中断。 1: nCTS 状态线上存在变化; 0: nCTS 状态线上没有变化。	0

8	LBD	RWO	LIN 断开检测标志。当检测到 LIN 断开时，该位被硬件置位。由软件清零。如果 LBDIE 已经被置位，则将会产生中断。 1：检测到 LIN 断开； 0：没有检测待 LIN 断开。	0
7	TXE	RO	发送数据寄存器空标志。当 TDR 寄存器中的的数据被硬件转移到移位寄存器的时候，该位被硬件置位。如果 TXEIE 已经被置位时，就会产生中断，对数据寄存器进行写操作，此位将会被复位。 1：数据已经被转移到移位寄存器； 0：数据还没被转移到移位寄存器。	1
6	TC	RWO	发送完成标志。当含有数据的一帧发送完成后，并且 TXE 被置位，则硬件将会此位置位，如果 TCIE 被置位，还会产生对应中断，软件读了此位再写数据寄存器则会清除此位。也可以直接写 0 来清除此位。 1：发送完成； 0：发送还未完成。	1
5	RXNE	RWO	读数据寄存器非空标志，当移位寄存器中的数据被转移到数据寄存器中，该位会被硬件置位。如果 RXNEIE 已经被置位，则还会产生对应的中断。对数据寄存器的读操作可以将该位清除。也可以直接写 0 来清除该位。 1：数据收到，能够读出； 0：数据还没收到。	0
4	IDLE	RO	总线空闲标志。当总线空闲时，该位将会被硬件置位。如果 IDLEIE 已经被置位，则会产生对应的中断。读状态寄存器再读数据寄存器的操作会清除此位。 1：总线正空闲； 0：没有检测到总线空闲。 注：此位不会被再次置位直到 RXNE 被置位。	0
3	ORE	RO	过载错误标志。当接收移位寄存器存在数据需要转到数据寄存器时，但是数据寄存器的接收域还有数据未读出时，此位将会被置位。如果 RXNEIE 被置位了，还会产生对应中断。 1：发生过载错误； 0：没有过载错误。 注：发生过载错误时，数据寄存器的值不会丢失，但是移位寄存器的值会被覆盖。如果设置可 EIE 位，在多缓冲区通讯模式下，ORE 标志位置位会产生中断。	0
2	NE	RO	噪声错误标志。当检测到噪声错误标志时，由硬件置位。读状态寄存器后，再读数据寄存器的操作会复位此位。 1：检测到噪声；	0

			0: 没有检测到噪声。 注: 该位不会产生中断。如果设置了 EIE 位, 在多缓冲区通讯模式下, FE 标志位置位会产生中断。	
1	FE	RO	帧错误标志。当检测到同步错误, 过多的噪声或者断开符, 该位将会被硬件置位。读此位再读数据寄存器的操作会复位此位。 1: 检测到帧错误; 0: 没有检测到帧错误。 注: 该位不会产生中断, 如果设置了 EIE 位, 在多缓冲区通讯模式下, FE 标志位置位会产生中断。	0
0	PE	RO	校验错误标志。在接收模式下, 如果产生奇偶检验错误, 硬件置位此位。读此位再读数据寄存器的操作会复位此位。在清除此位前, 软件必须等 RXNE 标志位被置位。如果 PEIE 之前已经被置位, 那么此位被置位会产生对应的中断。 1: 出现奇偶校验错误; 0: 没有检验错误。	0

15.10.2 USART 数据寄存器 (USARTx_Datar) (x=1/2/3/4)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[8:0]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	DR[8:0]	RW	数据寄存器。这个寄存器实际上是接收数据寄存器 (RDR) 和发送寄存器 (TDR) 两个寄存器组成, DR 的读写操作起始分别是读接收寄存器 (RDR) 和写发送寄存器 (TDR)。	0

15.10.3 USART 波特率寄存器 (USARTx_BRR) (x=1/2/3/4)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												DIV_Mantissa[15:12]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa[11:0]												DIV_Fraction[3:0]			

位	名称	访问	描述	复位值
[31:20]	Reserved	RO	保留。	0
[19:4]	DIV_Mantissa[15:0]	RW	这 16 位定义了分频器除法因子的整数部分。	0
[3:0]	DIV_Fraction[3:0]	RW	这 4 位定义了分频器除法因子的小数部分。	0

15.10.4 USART 控制寄存器 1 (USARTx_CTLR1) (x=1/2/3/4)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
M_EXT[1:0]	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXEIE	IDLEIE	TE	RE	RWU	SBK	

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:14]	M_EXT[1:0]	RW	字长扩展位: 00: 无效, M 位决定数据长度。 01: 7 个数据位; 10: 6 个数据位; 11: 5 个数据位。	0
13	UE	RW	USART 使能位: 1: 使能; 0: 禁止。 当此位被清零后, 在当前字节传输完成后, USART 的分频器和输出都会停止工作。	0
12	M	RW	字长位。 1: 9 个数据位; 0: 8 个数据位。	0
11	WAKE	RW	唤醒位。此位决定了把 USART 唤醒的方法: 1: 地址标记; 0: 总线空闲。	0
10	PCE	RW	校验位使能。 1: 校验位使能; 0: 校验位关闭。 对于接收方, 就是进行对数据的奇偶校验; 对于发送方, 就是插入校验位。一旦设置了此位, 只有当前字节传输完成后, 校验位使能才生效。	0
9	PS	RW	奇偶校验选择: 1: 奇校验; 0: 偶校验。 设置了该位后, 只有当前字节传输完成后, 校验位使能才生效。	0
8	PEIE	RW	奇偶检验中断使能位。 1: 允许产生奇偶检验错误中断; 0: 禁止产生奇偶检验错误中断。	0
7	TXEIE	RW	发送缓冲区空中断使能: 1: 允许产生发送缓冲区空中断; 0: 禁止产生发送缓冲区空中断。	0
6	TCIE	RW	发送完成中断使能: 1: 允许产生发送完成中断; 0: 禁止产生发送完成中断。	0

5	RXNEIE	RW	接收缓冲区非空中断使能： 1：允许产生接收缓冲区非空中断； 0：禁止产生接收缓冲区非空中断。	0
4	IDLEIE	RW	总线空闲中断使能： 1：允许产生总线空闲中断； 0：禁止产生总线空闲中断。	0
3	TE	RW	发送使能。 1：使能发送器； 0：关闭发送器。	0
2	RE	RW	接收使能。 1：使能接收器，接收器开始检测 RX 引脚上的起始位； 0：关闭接收器。	0
1	RWU	RW	接收唤醒。该位决定是否把 USART 置于静默模式： 1：接收器处于静默模式； 0：接收器处于正常工作模式。 注 1：置 RWU 位之前，USART 需要先接收一个数据字节，否则在静默模式下，不能被总线空闲唤醒； 注 2：当配置成地址标记唤醒时，在 RXNE 被置位时，不能用软件修改 RWU 位。	0
0	SBK	RW	发送帧断开字符控制位。置此位来发送一个帧断开字符。在断开帧的停止位时，由硬件复位。 1：发送； 0：不发送。	0

15.10.5 USART 控制寄存器 2 (USARTx_CTLR2) (x=1/2/3/4)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	LINEN	STOP	CLKEN	CPOL	CPHA	LBCL	Reserved	LBDIE	LBDL	Reserved	ADD[3:0]				

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
14	LINEN	RW	LIN 模式使能位，置位则使能 LIN 模式。在 LIN 模式下，可以使用 SBK 位发送 LIN 同步断开符号，以及检测 LIN 同步断开符。	0
[13:12]	STOP	RW	停止位设置域。这两位来设置停止位。 00：1 个停止位； 01：0.5 个停止位； 10：2 个停止位； 11：1.5 个停止位。	00b
11	CLKEN	RW	时钟使能，使能 CK 引脚。	0

			1: 使能; 0: 禁止。	
10	CPOL	RW	时钟极性设置位。在同步模式下, 可以用该位选择 SLCK 引脚上时钟输出的极性, 和 CPHA 一起配合来产生需要的时钟/数据的采样关系。 1: 总线空闲时 CK 引脚上保持高电平; 0: 总线空闲时 CK 引脚上保持低电平。 注: 使能发送后此位不可被修改。	0
9	CPHA	RW	时钟相位设置位。在同步模式下, 可以用该位选择 SLCK 引脚上的时钟输出的相位, 和 CPOL 位一起配合来产生需要的时钟/数据的采样关系。 1: 在时钟的第二个边沿进行数据捕获; 0: 在时钟的第一个边沿进行数据捕获。 注: 使能发送后此位不可被修改。	0
8	LBCL	RW	最后一个时钟脉冲控制位。 在同步模式下, 使用该位来控制是否在 CK 引脚上输出最后发送的那个数据字节对应的时钟脉冲; 1: 最后一位数据的时钟脉冲不从 CK 输出; 0: 最后一位数据的时钟脉冲会从 CK 输出。 注: 使能发送后此位不可被修改。	0
7	Reserved	RW	保留。	0
6	LBDIE	RW	LIN 断开符检测中断使能, 该位置位会使能 LBD 引起的中断。	0
5	LBDL	RW	LIN 断开符检测长度, 该位用来选择是 11 位还是 10 位的断开符检测。 1: 11 位的断开符检测; 0: 10 位的断开符检测。	0
4	Reserved	RW	保留。	0
[3:0]	ADD[3:0]	RW	地址域, 用来设置本设备的 USART 节点地址。在多处处理器通讯下的静默模式中使用的, 使用地址标记来唤醒某个 USART 设备。	0

15.10.6 USART 控制寄存器 3 (USARTx_CTLR3) (x=1/2/3/4)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LPWKUP_DLY_CFG	LPWKUP_P_EN	LPWKUP_P_SRC	CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE		

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:13]	LPWKUP_DLY_CFG	RW	低功耗唤醒接收延迟配置:	0

			000: 无延迟; 001: 延迟 1 个低功耗唤醒时钟源周期; ... 111: 延迟 7 个低功耗唤醒时钟源周期。	
12	LPWKUP_CK_SRC	RW	低功耗唤醒时钟源选择: 1: LSE; 0: LSI。	0
11	LPWKUP_EN	RW	低功耗唤醒使能: 1: 使能低功耗唤醒; 0: 关闭低功耗唤醒。	0
10	CTSIE	RW	CTSIE 中断使能位: 1: 在 CTS 被置位时会产生中断; 0: 在 CTS 被置位时不产生中断。	0
9	CTSE	RW	CTS 使能位: 1: 使能 CTS 流控; 0: 关闭 CTS 流控。	0
8	RTSE	RW	RTS 使能位: 1: 使能 RTS 流控; 0: 关闭 RTS 流控。	0
7	DMAT	RW	DMA 发送使能位: 1: 在发送时使用 DMA; 0: 在发送时不使用 DMA。	0
6	DMAR	RW	DMA 接收使能位: 1: 在接收时使用 DMA; 0: 在接收时不使用 DMA。	0
5	SCEN	RW	智能卡模式使能位: 1: 使能智能卡模式; 0: 关闭智能卡模式。	0
4	NACK	RW	智能卡 NACK 使能位: 1: 在校验错误出现时, 发送 NACK; 0: 在校验错误出现时, 不发送 NACK。	0
3	HDSEL	RW	半双工模式选择位: 1: 开启半双工模式; 0: 关闭半双工模式。	0
2	IRLP	RW	红外低功耗选择位: 1: 在选择红外线时, 启用低功耗模式; 0: 在选择红外线时, 关闭低功耗模式。	0
1	IREN	RW	红外线使能位: 1: 使能红外模式; 0: 关闭红外模式。	0
0	EIE	RW	错误中断位使能: 1: 使能错误中断; 0: 关闭错误中断。 置此位后, 在 DMAR 被置位的前提下, 如果 FE、ORE 或 NE 被置位, 就会产生中断。	0

15.10.7 USART 保护时间和预分频寄存器 (USARTx_GPR) (x=1/2/3/4)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GT[7:0]								PSC[7:0]							

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:8]	GT[7:0]	RW	保护时间值域。该域规定了以波特率时钟为单位的保护时间。在智能卡模式下, 当保护时间过去后, 才会设置发送完成标志。	0
[7:0]	PSC[7:0]	RW	预分频器值域。 在红外低功耗模式下, 源时钟被该值 (全部 8 位有效) 分频, 值为 0 时表示保留; 在红外正常模式下, 此位只能被设置为 1; 在智能卡模式下, 源时钟被该值 (低 5 位有效) 的两倍分频, 来给智能卡提供时钟, 值为 0 表示保留。	0

15.10.8 USART 控制寄存器 4 (USARTx_CTLR4) (x=1/2/3/4)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												CHECK_SEL [1:0]	MS_ER RIE	SELF_ OD	

位	名称	访问	描述	复位值
[31:4]	Reserved	RO	保留。	0
[3:2]	CHECK_SEL[1:0]	RW	校验功能选择位: 0x: 关闭 MARK 和 SPACE 校验。 10: 使能 MARK 校验。 11: 使能 SPACE 校验。	0
1	MS_ERRIE	RW	SPACE 或 MARK 校验使能位: 1: 允许产生 SPACE 或 MARK 校验错误中断; 0: 禁止产生 SPACE 或 MARK 校验错误中断。	0
0	SELF_OD	RW	开漏输出使能: 1: 开漏输出; 0: 推挽输出。	0

第 16 章 两线通信总线（I2C）

内部集成电路总线（I2C）广泛用在微控制器和传感器及其他片外模块的通讯上，它本身支持多主从模式，仅仅使用两根线（SDA 和 SCL）就能以 100KHz（标准）和 400KHz（快速）两种速度通讯。


16.1 主要特征

- 支持主模式和从模式
- 支持 7 位或 10 位地址
- 从设备支持双 7 位地址
- 支持两种速度模式：100KHz 和 400KHz
- 多种状态模式，多种错误标志
- 支持加长的时钟功能
- 2 个中断向量
- 支持 DMA
- 支持 PEC

16.2 概述

I2C 是半双工的总线，它同时只能运行在下列四种模式之一：主设备发送模式、主设备接收模式、从设备发送模式和从设备接收模式。I2C 模块默认工作在从模式，在产生起始条件后，会自动地切换到主模式，当仲裁丢失或产生停止信号后，会切换到从模式。I2C 模块支持多主机功能。工作在主模式时，I2C 模块会主动发出数据和地址。数据和地址都以 8 位为单位进行传输，高位在前，低位在后，在起始事件后的是一个字节（7 位地址模式下）或两个字节（10 位地址模式下）地址，主机每发送 8 位数据或地址，从机需要回复一个应答 ACK，即把 SDA 总线拉低，如图 16-1 所示。


图 16-1 I2C 时序图



为了正常使用必须给 I2C 输入正确的时钟，其中标准模式下，输入时钟最低为 2MHz，在快速模式下，输入时钟最低为 4MHz。

图 16-2 是 I2C 模块功能框图。

图 16-2 I2C 功能框图



16.3 主模式

主模式时，I2C 模块主导数据传输并输出时钟信号，数据传输以开始事件开始，以结束事件结束。使用主模式通讯的步骤为：

在控制寄存器 2 (R16_I2Cx_CTLR2) 和时钟控制寄存器 (R16_I2Cx_CKCFGR) 中设置正确的时钟；

在控制寄存器 (R16_I2Cx_CTLR1) 中置 PE 位启动外设；

在控制寄存器 (R16_I2Cx_CTLR1) 中置 START 位，产生起始事件。在置 START 位后，I2C 模块会自动切换到主模式，MSL 位会置位，产生起始事件，在产生起始事件后，SB 位会置位，如果 ITEVTEN 位（在 R16_I2Cx_CTLR2）被置位，则会产生中断。此时应该读取状态寄存器 1 (R16_I2Cx_STAR1)，写从地址到数据寄存器后，SB 位会自动清除；

如果是使用 10 位地址模式，那么写数据寄存器发送头序列（头序列为 11110xx0b，其中的 xx 位是 10 位地址的最高两位）。

在发送完头序列之后，状态寄存器的 ADD10 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16_I2Cx_STAR1 寄存器后，写第二个地址字节到数据寄存器后，清除 ADD10 位。

然后写数据寄存器发送第二个地址字节，在发送完第二个地址字节后，状态寄存器的 ADDR 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16_I2Cx_STAR1 寄存器后再读一次 R16_I2Cx_STAR2 寄存器以清除 ADDR 位；


如果使用的是 7 位地址模式，那么写数据寄存器发送地址字节，在发送完地址字节后，状态寄存器的 ADDR 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16_I2Cx_STAR1 寄存器后再读一次 R16_I2Cx_STAR2 寄存器以清除 ADDR 位；

在 7 位地址模式下，发送的第一个字节为地址字节，头 7 位代表的是目标从设备地址，第 8 位决定了后续报文的方向，0 代表是主设备写入数据到从设备，1 代表是主设备向从设备读取信息。

在 10 位地址模式下，如图 16-3 所示，在发送地址阶段，第一个字节为 11110xx0，xx 为 10 位地址的最高 2 位，第二个字节为 10 位地址的低 8 位。若后续进入主设备发送模式，则继续发送数

据；若后续准备进入主设备接收模式，则需要重新发送一个起始条件，跟随发送一个字节为 11110xx1，然后进入主设备接收模式。

图 16-3 10 位地址时主机收发数据示意图



发送模式时，主设备内部的移位寄存器将数据从数据寄存器发送到 SDA 线上，当主设备接收到 ACK 时，状态寄存器 1 (R16_I2Cx_STAR1) 的 TxE 被置位，如果 ITEVTEN 和 ITBUFEN 被置位，还会产生中断。向数据寄存器写入数据将会清除 TxE 位。如果 TxE 位被置位且上次发送数据之前没有新的数据被写入数据寄存器，那么 BTF 位会被置位，在其被清除之前，SCL 将保持低电平，读 R16_I2Cx_STAR1 后，向数据寄存器写入数据将会清除 BTF 位。

在接收模式时，I2C 模块会从 SDA 线接收数据，通过移位寄存器写进数据寄存器。在每个字节之后，如果 ACK 位被置位，那么 I2C 模块将会发出一个应答低电平，同时 RxNE 位会被置位，如果 ITEVTEN 和 ITBUFEN 被置位，还会产生中断。如果 RxNE 被置位且在新的数据被接收前，原有的数据没有被读出，则 BTF 位将被置位，在清除 BTF 之前，SCL 将保持低电平，读取 R16_I2Cx_STAR1 后，再读取数据寄存器将会清除 BTF 位。

主设备在结束发送数据时，会主动发一个结束事件，即置 STOP 位。在接收模式时，主设备需要在最后一个数据位的应答位置 NAK。注意，产生 NAK 后，I2C 模块将会切换至从模式。

16.4 从模式

从模式时，I2C 模块能识别它自己的地址和广播呼叫地址。软件能控制开启或禁止广播呼叫地址的识别。一旦检测到起始事件，I2C 模块将 SDA 的数据通过移位寄存器与自己的地址（位数取决于 ENDUAL 和 ADDMODE）或广播地址（ENG0 置位时）相比较，如果不匹配将会忽略，直到产生新的起始事件。如果与头序列相匹配，则会产生一个 ACK 信号并等待第二个字节的地址；如果第二个字节的地址也匹配或 7 位地址情况下全段地址匹配，那么：

首先产生一个 ACK 应答；ADDR 位被置位，如果 ITEVTEN 位已经置位，那么还会产生相应的中断；

如果使用的是双地址模式（ENDUAL 位被置位），还需要读取 DUALF 位来判断主机唤起的是哪一个地址。

从模式默认是接收模式，在接收的头序列的最后一位为 1，或 7 位地址最后一位为 1 时（取决于第一次接收到头序列还是普通的 7 位地址），I2C 模块将进入到发送器模式，TRA 位将指示当前是接收器还是发送器模式。

发送模式时，在清除 ADDR 位后，I2C 模块将字节从数据寄存器通过移位寄存器发送到 SDA 线上。在收到一个应答 ACK 后，TxE 位将被置位，如果设置了 ITEVTEN 和 ITBUFEN，还会产生一个中断。如果 TxE 被置位但在下一个数据发送结束前没有新的数据被写入数据寄存器时，BTF 位将被置位。在清除 BTF 前，SCL 将保持低电平，读取状态寄存器 1 (R16_I2Cx_STAR1) 后，再向数据寄存器写入数据将会清除 BTF 位。

接收模式时，在 ADDR 被清除后，I2C 模块将 SDA 上的数据通过移位寄存器存进数据寄存器，在

每接收到一个字节后，I2C 模块都会置一个 ACK 位，并置 RxNE 位，如果设置了 ITEVTEN 和 ITBUFEN，还会产生一个中断。如果 RxNE 被置位，且在接收到新的数据前旧的数据没有被读出，那么 BTF 会被置位。在清除 BTF 位之前 SCL 会保持低电平。读取状态寄存器 1 (R16_I2Cx_STAR1) 并读取数据寄存器里的数据会清除 BTF 位。

当 I2C 模块检测到停止事件时，将置 STOPF 位，如果设置了 ITEVFEN 位，还会产生一个中断。用户需要读取状态寄存器 (R16_I2Cx_STAR1) 再写控制寄存器 (比如复位控制字 SWRST) 来清除。

16.5 错误

16.5.1 总线错误 BERR

在传输地址或数据期间，I2C 模块检测到外部的起始或停止事件时，将产生一个总线错误。产生总线错误时，BERR 位被置位，如果设置了 ITERREN 还会产生一个中断。在从模式下，数据被丢弃，硬件释放总线。如果是起始信号，硬件会认为是重启信号，开始等待地址或停止信号；如果是停止信号，则提前按正常的停止条件操作。在主模式下，硬件不会释放总线，同时不影响当前传输，由用户代码决定是否中止传输。

16.5.2 应答错误 AF

当 I2C 模块检测到一个字节后没有应答时，会产生应答错误。产生应答错误时：AF 会被置位，如果设置了 ITERREN 还会产生一个中断；遇到 AF 错误，如果 I2C 模块工作在从模式，硬件必须释放总线，如果处于主模式，软件必须生成一个停止事件。

16.5.3 仲裁丢失 ARLO

当 I2C 模块检测到仲裁丢失时，产生仲裁丢失错误。产生仲裁丢失错误时：ARLO 位被置位，如果设置了 ITERREN 还会产生一个中断；I2C 模块切换到从模式，并不再响应针对它的从地址发起的传输，除非有主机发起新的起始事件；硬件会释放总线。

16.5.4 过载/欠载错误 OVR

● 过载错误：

在从机模式下，如果禁止时钟延长，I2C 模块正在接收数据，如果已经接受到一个字节的数据，但是上一次接收到数据还没有被读出，则会产生过载错误。发生过载错误时，最后收到的字节将被丢弃，发送方应当重发最后一次发送的字节。

● 欠载错误：

在主模式下，如果禁止时钟延长，I2C 模块正在发送数据，如果在下一个字节的时钟到来之前新的数据还没有被写入到数据寄存器，那么将产生欠载错误。在发生欠载错误时，前一次数据寄存器里的数据将被发送两次，如果发生欠载错误，那么接收方应该丢弃重复收到的数据。为了不产生欠载错误，I2C 模块应当在下一个字节的第一个上升沿之前将数据写入数据寄存器。

16.6 时钟延长

如果禁止时钟延长，那么就存在发生过载/欠载错误的可能。但如果使能了时钟延长：


- 在发送模式下，如果 TxNE 置位且 BTF 置位，SCL 将一直为低，一直等待用户读取状态寄存器，并向数据寄存器写入待发送的数据；
- 在接收模式下，如果 RxNE 置位且 BTF 置位，那么 SCL 在接收到数据后将保持低，直到用户读取状态寄存器，并读取数据寄存器；

由此可见，使能时钟延长可以避免出现过载/欠载错误。

16.7 中断

每个 I2C 模块都有两种中断向量, 分别是事件中断和错误中断。两种中断支持图 16-4 的中断源。

图 16-4 I2C 中断请求



16.8 DMA

可以使用 DMA 来进行批量数据的收发。使用 DMA 时不能对控制寄存器的 ITBUFEN 位进行置位。

● 利用 DMA 发送

通过将 CTRL2 寄存器的 DMAEN 位置位可以激活 DMA 模式。只要 TxE 位被置位, 数据将由 DMA 从设定的内存装载进 I2C 的数据寄存器。需要进行以下设定来为 I2C 分配通道。

- 1) 向 DMA1_PADDRx 寄存器设置 R16_I2Cx_DATAR 寄存器地址, DMA1_MADDRx 寄存器中设置存储器地址, 这样在每个 TxE 事件后, 数据将从存储器送至 R16_I2Cx_DATAR 寄存器。
- 2) 在 DMA1_CNTRx 寄存器中设置所需的传输字节数。在每个 TxE 事件后, 此值将被递减。
- 3) 利用 DMA1_CFGRx 寄存器中的 PL[0:1] 位配置通道优先级。
- 4) 设置 DMA1_CFGRx 寄存器中的 DIR 位, 并根据应用要求可以配置在整个传输完成一半或全部完成时发出中断请求。
- 5) 通过设置 DMA1_CFGRx 寄存器上的 EN 位激活通道。

当 DMA 控制器中设置的数据传输数目已经完成时, DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下, 将产生一个 DMA 中断。

● 利用 DMA 接收

置位 CTRL2 寄存器的 DMAEN 后即可进行 DMA 接收模式。使用 DMA 接收时, DMA 将数据寄存器里的数据传送到预设的内存区域。需要以下步骤来为 I2C 分配通道。

- 1) 向 DMA1_PADDRx 寄存器设置 R16_I2Cx_DATAR 寄存器地址, DMA1_MADDRx 寄存器中设置存储器地址, 这样在每个 RxNE 事件后, 数据将从 R16_I2Cx_DATAR 寄存器写入存储器。
- 2) 在 DMA1_CNTRx 寄存器中设置所需的传输字节数。在每个 RxNE 事件后, 此值将被递减。
- 3) 用 DMA1_CFGRx 寄存器中的 PL[0:1] 配置通道优先级。

- 4) 清除 DMA1_CFGRx 寄存器中的 DIR 位,根据应用要求可以设置在数据传输完成一半或全部完成时发出中断请求。
- 5) 设置 DMA1_CFGRx 寄存器中的 EN 位激活该通道。

当 DMA 控制器中设置的数据传输数目已经完成时, DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下, 将产生一个 DMA 中断。

16.9 包校验错误

包错误校验 (PEC) 是为了提供传输的可靠性而增加一项 CRC8 校验的步骤, 使用以下多项式对每一位串行数据进行计算:

$$C = X^8 + X^2 + X + 1$$

PEC 计算是由控制寄存器的 ENPEC 位激活, 对所有信息字节进行计算, 包括地址和读写位在内。在发送时, 启用 PEC 会在最后一字节数据之后加上一个字节的 CRC8 计算结果; 而在接收模式, 在最后一字节被认为是 CRC8 校验结果, 如果和内部的计算结果不符合, 就会回复一个 NAK, 如果是主接收器, 无论校验结果正确与否, 都会回复一个 NAK。

16.10 寄存器描述

表 16-1 I2C1 相关寄存器列表

名称	访问地址	描述	复位值
R16_I2C1_CTLR1	0x40005400	I2C 控制寄存器 1	0x0000
R16_I2C1_CTLR2	0x40005404	I2C 控制寄存器 2	0x0000
R16_I2C1_OADDR1	0x40005408	I2C1 地址寄存器 1	0x0000
R16_I2C1_OADDR2	0x4000540C	I2C1 地址寄存器 2	0x0000
R16_I2C1_DATAR	0x40005410	I2C1 数据寄存器	0x0000
R16_I2C1_STAR1	0x40005414	I2C1 状态寄存器 1	0x0000
R16_I2C1_STAR2	0x40005418	I2C1 状态寄存器 2	0x0000
R16_I2C1_CKCFGR	0x4000541C	I2C1 时钟寄存器	0x0000

表 16-2 I2C2 相关寄存器列表

名称	访问地址	描述	复位值
R16_I2C2_CTLR1	0x40005800	I2C2 控制寄存器 1	0x0000
R16_I2C2_CTLR2	0x40005804	I2C2 控制寄存器 2	0x0000
R16_I2C2_OADDR1	0x40005808	I2C2 地址寄存器 1	0x0000
R16_I2C2_OADDR2	0x4000580C	I2C2 地址寄存器 2	0x0000
R16_I2C2_DATAR	0x40005810	I2C2 数据寄存器	0x0000
R16_I2C2_STAR1	0x40005814	I2C2 状态寄存器 1	0x0000
R16_I2C2_STAR2	0x40005818	I2C2 状态寄存器 2	0x0000
R16_I2C2_CKCFGR	0x4000581C	I2C2 时钟寄存器	0x0000

16.10.1 I2Cx 控制寄存器 1 (R16_I2Cx_CTLR1) (x=1/2)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWRST	Reserved	PEC	POS	ACK	STOP	START	NOSTRETCH	ENG	ENPEC	Reserved				PE	

位	名称	访问	描述	复位值
15	SWRST	RW	软件重置，用户代码置此位会使 I2C 外设重置。在复位前确定 I2C 总线的引脚被释放，总线处于空闲状态。 注：该位可以在总线上没有检测到停止条件但是 busy 位为 1 时，重置 I2C 模块。	0
[14:13]	Reserved	RO	保留。	0
12	PEC	RW	数据包出错检测使能位，置此位启用数据包出错检测。用户代码可以对此位置位或清零；当 PEC 被传输后，产生开始或结束信号，或 PE 位清 0 时，硬件清零该位； 1：带 PEC； 0：不带 PEC。 注：仲裁丢失时，PEC 失效。	0
11	POS	RW	ACK 和 PEC 位置设置位，该位可以被用户代码置位或清零，在 PE 被清零后，可以被硬件清除； 1：ACK 位控制在移位寄存器里接收的下一个字节的 ACK 或 NAK。PEC 移位寄存器里接收的下一字节是 PEC； 0：ACK 位控制当前移位寄存器内正在接受的字节的 ACK 或 NAK。PEC 位表明当前移位寄存器的字节是 PEC。 注：POS 位在 2 字节数据接收中的用法如下：必须在接收之前配置好。为了 NACK 第 2 个字节，必须在清除 ADDR 位后立刻清除 ACK 位；为了检测第二个字节的 PEC，必须在 ADDR 事件发生后，配置 POS 位后设置 PEC 位。	0
10	ACK	RW	应答使能位，该位可以被用户代码置位或清零，当 PE 位被置位时，该位可以被硬件清除； 1：在接收到一个字节后返回一个应答； 0：不设应答。	0
9	STOP	RW	停止事件产生位，该位可以被用户代码置位或清零，或当检测到停止事件时，由硬件清除，或检测到超时错误时，由硬件将其置位。 主模式下： 1：在当前字节传输或当前起始条件发出后产生停止事件； 0：无停止事件产生。 从模式下： 1：在当前字节传输后释放 SCL 和 SDA 线； 0：无停止事件产生。	0
8	START	RW	起始事件产生位，该位可以被用户代码置位或清零，当起始条件发出后或 PE 被清零时，由硬件清零。 主模式下：	0

			1: 重复产生起始事件; 0: 无起始事件产生。 从模式下: 1: 当总线空闲时, 产生起始事件; 0: 无起始事件产生。	
7	NOSTRETCH	RW	禁止时钟延长位, 此位用于在 ADDR 或 BTF 标志被置位的情况下, 禁止从模式下的时钟延长, 直至被软件清零。 1: 禁止时钟延长; 0: 允许时钟延长。	0
6	ENGCG	RW	广播呼叫使能位, 置此位使能广播呼叫, 应答广播地址 00h。	0
5	ENPEC	RW	PEC 使能位, 置此位开启 PEC 计算。	0
[4:1]	Reserved	RO	保留。	0
0	PE	RW	I2C 外设使能位: 1: 启用 I2C 模块; 0: 禁用 I2C 模块。	0

16.10.2 I2Cx 控制寄存器 2 (R16_I2Cx_CTLR2) (x=1/2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			LAST	DMAEN	ITBUFEN	ITEVTEN	ITERREN	Reserved			FREQ[5:0]				

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	LAST	RW	DMA 最后一次传输设置位。 1: 下一次 DMA 的 EOT 是最后的传输; 0: 下一次 DMA 的 EOT 不是最后的传输。 注: 该位在主接收模式使用, 可以在最后一次接收数据时产生一个 NAK。	0
11	DMAEN	RW	DMA 请求使能位, 置此位在 TxEN 或 RxEN 被置位时允许 DMA 请求。	0
10	ITBUFEN	RW	缓冲器中断使能位。 1: 当 TxEN 或 RxEN 被置位时, 产生事件中断; 0: 当 TxEN 或 RxEN 被置位时, 不产生中断。	0
9	ITEVTEN	RW	事件中断使能位, 置此位使能事件中断。 在下列条件下, 将产生此中断: SB=1 (主模式); ADDR=1 (主从模式); ADDR10=1 (主模式); STOPF=1 (从模式); BTF=1, 但是没有 TxEN 或 RxEN 事件; 如果 ITBUFEN=1, TxEN 事件为 1; 如果 ITBUFEN=1, RxEN 事件为 1。	0

8	ITERREN	RW	出错中断使能位，置位表示允许出错中断。 在下列条件下，将产生该中断； BERR=1；ARL0=1；AF=1；OVR=1；PECERR=1。	0
[7:6]	Reserved	RO	保留。	0
[5:0]	FREQ[5:0]	RW	I2C 模块时钟频率域，必须输入正确的时钟频率以产生正确的时序，允许的范围在 4-60MHz 之间。 必须设置在 000100b 到 111100b 之间，单位为 MHz。	0

16.10.3 I2Cx 地址寄存器 1 (R16_I2Cx_OADDR1) (x=1/2)

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD MODE	Reserved					ADD[9:8]		ADD[7:1]							ADD0

位	名称	访问	描述	复位值
15	ADDMODE	RW	地址模式。 1: 10 位从机地址（不响应 7 位地址）； 0: 7 位从机地址（不响应 10 位地址）。	0
[14:10]	Reserved	RO	保留。	0
[9:8]	ADD[9:8]	RW	接口地址，在使用 10 位地址时为第 9-8 位，在使用 7 位地址时忽略。	0
[7:1]	ADD[7:1]	RW	接口地址，第 7-1 位。	0
0	ADD0	RW	接口地址，使用 10 位地址时为第 0 位，在使用 7 位地址时忽略。	0

16.10.4 I2Cx 地址寄存器 2 (R16_I2Cx_OADDR2) (x=1/2)

偏移地址：0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								ADD2[7:1]							ENDUAL

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:1]	ADD2[7:1]	RW	接口地址，双地址模式下地址的 7-1 位。	0
0	ENDUAL	RW	双地址模式使能位，置此位可以让 ADD2 也能被识别。	0

16.10.5 I2Cx 数据寄存器 (R16_I2Cx_DATAR) (x=1/2)

偏移地址：0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[7:0]							

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0

[7:0]	DR[7:0]	RW	数据寄存器，该域用来存放接收到的数据或存放用于发送到总线的数据。	0
-------	---------	----	----------------------------------	---

16.10.6 I2Cx 状态寄存器 1 (R16_I2Cx_STAR1) (x=1/2)

偏移地址：0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PECERR	OVR	AF	ARLO	BERR	TxE	RxNE	Reserved	STOPF	ADD10	BTF	ADDR	SB		

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	PECERR	RWO	在接收时发生 PEC 错误标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1：有 PEC 错误，接收到 PEC 后，返回 NAK； 0：无 PEC 错误。	0
11	OVR	RWO	过载、欠载标志位。 1：有过载、欠载事件发生：当 NOSTRETCH=1 时，在接收模式中收到一个新的字节时，数据寄存器里的内容还未被读出，则新接收的字节将丢失；在发送模式时，没有新的数据写入数据寄存器，同样的字节将被发送两次； 0：无过载、欠载事件。	0
10	AF	RWO	应答失败标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1：应答错误； 0：应答正常。	0
9	ARLO	RWO	仲裁丢失标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1：检测到仲裁丢失，模块失去对总线的控制； 0：仲裁正常。	0
8	BERR	RWO	总线出错标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1：起始或停止条件出错； 0：正常。	0
7	TxE	RO	数据寄存器为空标志位，向数据寄存器写数据可以清除，或产生一个起始或停止位后，或当 PE 为 0 后，由硬件自动清除。 1：发送数据时，发送数据寄存器为空； 0：数据寄存器非空。	0
6	RxNE	RO	数据寄存器非空标志位，对数据寄存器的读写操作将清除此位，或当 PE 为 0 后，由硬件清除此位。 1：接收数据时，数据寄存器不为空； 0：正常。	0
5	Reserved	RO	保留。	0
4	STOPF	RO	停止事件标志位，用户读取状态寄存器 1 之后，	0

			对控制寄存器 1 的写操作将会清除该位，或当 PE 为 0 后，由硬件清除此位。 1: 在应答之后，从设备在总线上检测到停止事件； 0: 没有检测到停止事件。	
3	ADD10	R0	10 位地址头序列发送标志位，用户读取状态寄存器 1 之后，对控制寄存器 1 的写操作将会清除该位，或当 PE 为 0 后，由硬件清除此位。 1: 在 10 位地址模式下，主设备已经将第一个地址字节发送出去； 0: 无。	0
2	BTF	R0	字节发送结束标志位，用户读取状态寄存器 1 后，对数据寄存器的读写将清除此位；在传输中，发起一个起始或者停止事件后，或当 PE 为 0 后，由硬件清除此位。 1: 字节发送结束。当 NOSTRETCH=0 时：发送时，当一个新数据被发送且数据寄存器还未被写入新数据；接收时，当接收一个新的字节但是数据寄存器还未被读取； 0: 无。	0
1	ADDR	RWO	地址被发送/地址匹配标志位，用户读取状态寄存器 1 后，对状态寄存器 2 的读操作将会清除此位，或当 PE 为 0 时，由硬件清除此位。 主模式： 1: 地址发送结束：在 10 位地址模式下，当收到地址的第二个字节的 ACK 后改为被置位；在 7 位地址模式下，当收到地址的 ACK 后被置位； 0: 地址发送没有结束。 从模式： 1: 收到的地址匹配； 0: 地址不匹配或没有收到地址。	0
0	SB	R0	起始位发送标志位，读取状态寄存器 1 后写数据寄存器的操作将清除该位，或当 PE 为 0 时，硬件将会清除此位。 1: 已发送起始位； 0: 未发送起始位。	0

16.10.7 I2Cx 状态寄存器 2 (R16_I2Cx_STAR2) (x=1/2)

偏移地址：0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEC[7:0]								DUALF	Reserved	GENCALL	Reserved	TRA	BUSY	MSL	

位	名称	访问	描述	复位值
[15:8]	PEC[7:0]	R0	包错误检查域，当 PEC 使能时 (ENPEC 置位)，此	0

			域存放 PEC 的值。	
7	DUALF	RO	匹配检测标志位，在产生停止位或起始位时，或在 PE=0 时，硬件会将该位清零。 1: 接收到的地址与 OAR2 中的内容相符； 0: 接收到的地址与 OAR1 中的内容相符。	0
[6:5]	Reserved	RO	保留。	0
4	GENCALL	RO	广播呼叫地址标志位，在产生停止位或起始位时，或者在 PE=0 时，硬件会将该位清零。 1: 当 ENGC=1 时，收到广播呼叫的地址； 0: 未收到广播呼叫地址。	0
3	Reserved	RO	保留。	0
2	TRA	RO	发送/接收标志位，在检测到停止事件 (STOPF=1)，重复的起始条件、总线仲裁丢失 (ARLO=1) 或 PE=0 时，硬件会将其清零。 1: 数据已发送； 0: 接收到数据。 该位根据地址字节的 R/W 位来决定。	0
1	BUSY	RO	总线忙标志位，该位在检测到一个停止位时会被清零。在接口被禁用时 (PE=0)，该信息仍被更新。 1: 总线忙：SDA 或 SCL 存在低电平； 0: 总线空闲无通讯。	0
0	MSL	RO	主从模式指示位，当接口处于主模式时 (SB=1)，硬件将该位置位；当总线检测到一个停止位，仲裁丢失时，或 PE=0 时，硬件会清除该位。	0

16.10.8 I2Cx 时钟寄存器 (R16_I2Cx_CKCFGR) (x=1/2)

偏移地址: 0x1C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F/S	DUTY	Reserved	CCR[11:0]												

位	名称	访问	描述	复位值
15	F/S	RW	主模式选择位。 1: 快速模式； 0: 标准模式。	0
14	DUTY	RW	快速模式时的占空比： 1: $T_{\text{低电平}}/T_{\text{高电平}} = 16/9$ ； 0: $T_{\text{低电平}}/T_{\text{高电平}} = 2$ 。	0
[13:12]	Reserved	RO	保留。	0
[11:0]	CCR[11:0]	RW	时钟分频系数域，决定 SCL 时钟的频率波形。	0

第 17 章 串行外设接口（SPI）

SPI 支持以三线同步串行模式进行数据交互，加上片选线支持硬件切换主从模式，支持以单根数据线通讯。

17.1 主要特征


17.1.1 SPI 特征

- 支持全双工同步串行模式
- 支持单线半双工模式
- 支持主模式和从模式，多从模式
- 支持 8 位或 16 位数据结构
- 最高时钟频率支持到 F_{hclk} 的一半
- 数据顺序支持 MSB 或 LSB 在前
- 支持硬件或软件控制 NSS 引脚
- 收发支持硬件 CRC 校验
- 收发缓冲器支持 DMA 传输
- 支持修改时钟相位和极性

17.2 SPI 功能描述

17.2.1 概述

图 17-1 SPI 结构框图




由图 17-1 可以看出，与 SPI 相关的主要是 MISO、MOSI、SCK 和 NSS 四个引脚。其中 MISO 引脚在 SPI 模块工作在主模式下时，是数据输入引脚；工作在从模式下时，是数据输出引脚。MOSI 引脚工作在主模式下时，是数据输出引脚；工作在从模式时，是数据输入引脚。SCK 是时钟引脚，时钟信号一直由主机输出，从机接收时钟信号并同步数据收发。NSS 引脚是片选引脚，有以下用法：

- 1) NSS 由软件控制：此时 SSM 被置位，内部 NSS 信号由 SSI 决定输出高还是低，这种情况一般用于 SPI 主模式；
- 2) NSS 由硬件控制：在 NSS 输出使能时，即 SS0E 置位时，在 SPI 主机向外发送输出时会主动拉低 NSS 引脚，如果不能成功拉低 NSS 脚，说明主线上还有其他主设备正在通信，则会产生一个硬件错误；SS0E 不置位，则可以用于多主机模式，如果它被拉低则会强行进入从机模式，MSTR 位会被自动清除。

可以通过 CPHA 和 CPOL 配置 SPI 的工作模式。CPHA 置位表示模块在时钟的第二个边沿进行数据采样，数据被锁存，CPHA 不置位表示 SPI 模块在时钟的第一个边沿进行采样，数据被锁存。CPOL 则表示无数据时时钟保持高电平还是低电平。具体见下图 17-2。

图 17-2 SPI 模式



主机和设备需要设置为相同的 SPI 模式，在配置 SPI 模式前，需要清除 SPE 位。DEF 位可以决定 SP 的单个数据长度是 8 位还是 16 位。LSBFIRST 可以控制单个数据字是高位在前还是低位在前。

17.2.2 主模式

在 SPI 模块工作在主模式时，由 SCK 产生串行时钟。配置成主模式进行以下步骤：

配置控制寄存器的 BR[2:0]域来确定时钟；

配置 CPOL 和 CPHA 位来确定 SPI 模式；

配置 DEF 确定数据字长；

配置 LSBFIRST 确定帧格式；

配置 NSS 引脚，比如置 SSOE 位让硬件去置 NSS。也可以置 SSM 位并把 SSI 位置高；

置 MSTR 位和 SPE 位，需要保证 NSS 此时已经是高。

需要发送数据时只需要向数据寄存器写要发送的数据就行了。SPI 会从发送缓冲区并行地把数据送到移位寄存器，然后按照 LSBFIRST 的设置将数据从移位寄存器发出去，当数据已经到了移位寄存器时，TXE 标志会被置位，如果已经置位了 TXEIE，那么会产生中断。如果 TXE 标志位置位需要向数据寄存器里填数据，维持完整的数据流。

当接收器接收数据时，当数据字的最后一个采样时钟沿到来时，数据从移位寄存器并行地转移到接收缓冲区，RXNE 位被置位，如果之前置位了 RXNEIE 位，还会产生中断。此时应该尽快读取数据寄存器取走数据。

17.2.3 从模式

当 SPI 模块工作在从模式时，SCK 用于接收主机发来的时钟，自身的波特率设置无效。配置成从模式的步骤如下：

配置 DEF 位设置数据位长度；

配置 CPOL 和 CPHA 位匹配主机模式；

配置 LSBFIRST 匹配主机数据帧格式；

硬件管理模式，NSS 管脚需要保持为低电平，如果设置 NSS 为软件管理（SSM 置位），那么请保持 SSI 不被置位；

清除 MSTR 位，置 SPE 位，开启 SPI 模式。

在发送时，当 SCK 出现第一个从机接收采样沿时，从机开始发送。发送的过程就是发送缓冲区的数据移到发送移位寄存器，当发送缓冲区的数据移到了移位寄存器之后，会置位 TXE 标志，如果之前置位了 TXEIE 位，那么会产生中断。

在接收时，最后一个时钟采样沿之后，RXNE 位被置位，移位寄存器接收到的字节被转移到接收缓冲区，读数据寄存器的读操作可以获得接收缓冲区里的数据。如果在 RXNE 置位之前 RXNEIE 已经被置位，那么会产生中断。

17.2.4 单工模式

SPI 接口可以工作在半双工模式，即主设备使用 MOSI 引脚，从设备使用 MISO 引脚进行通讯。使用半双工通讯时需要把 BIDIMODE 置位，使用 BIDIOE 控制传输方向。

在正常全双工模式下将 RXONLY 位置位可以将 SPI 模块设置为仅仅接收的单工模式，在 RXONLY 置位之后会释放一个数据脚，主模式和从模式释放的引脚并不相同。也可以不理睬接收的数据将 SPI 置成只发送的模式。

17.2.5 CRC

SPI 模块使用 CRC 校验保证全双工通信的可靠性，数据收发分别使用单独的 CRC 计算器。CRC 计算的多项式由多项式寄存器决定，对于 8 位数据宽度和 16 位数据宽度，会分别使用不同的计算方法。

设置 CRCEN 位会启用 CRC 校验，同时会使 CRC 计算器复位。在发送完最后一个数据字节后，置 CRCNEXT 位会在当前字节发送结束后发送 TXCRCR 计算器的计算结果，同时最后接收到的接收移位寄存器的值如果与本地算出来的 RXCRCR 的计算值不相符，那么 CRCERR 位会被置位。使用 CRC 校验需

要在配置 SPI 工作模式时设置多项式计算器并置 CRCEN 位，并在最后一个字或半字置 CRCNEXT 位发送 CRC 并进行接收 CRC 的校验。注意，收发双方的 CRC 计算多项式应该统一。

17.2.6 DMA

SPI 模块支持使用 DMA 加快数据通讯速度，可以使用 DMA 向发送缓冲区填写数据，或使用 DMA 从接收缓冲区及时取走数据。DMA 会以 RXNE 和 TXE 为信号及时取走或发来数据。DMA 也可以工作在单工或加 CRC 校验的模式。

17.2.7 错误

- 主模式失效错误

当 SPI 工作在 NSS 引脚硬件管理模式，发生了外部拉低 NSS 引脚的操作；或在 NSS 引脚软件管理模式，SSI 位被清零；或 SPE 位被清零，导致 SPI 被关闭；或 MSTR 位被清零，SPI 进入从模式。如果 ERRIE 位已经被置位，还会产生中断。清除 MODF 位步骤：首先执行一次对 R16_SPI1_STATR 的读或写操作，然后写 R16_SPI1_CTLR1。

- 溢出错误

如果主机发送了数据，而从设备的接收缓冲区中还有未读取的数据，就会发生溢出错误，OVR 位被置位，如果 ERRIE 被置位还会产生中断。发送溢出错误应该重新开始当前传输。读取数据寄存器再读取状态寄存器会消除此位。

- CRC 错误

当接收到的 CRC 校验字和 RXCRCR 的值不匹配时，会产生 CRC 校验错误，CRCERR 位会被置位。

17.2.8 中断

SPI 模块的中断支持五个中断源，其中发送缓冲区空、接收缓冲区非空这两个事件分别会置位 TXE 和 RXNE，在分别置位了 TXEIE 和 RXNEIE 位的情况下会产生中断。除此之外上面提到的三种错误也会产生中断，分别是 MODF、OVR 和 CRCERR，在使能了 ERRIE 位之后，这三种错误也会产生错误中断。

17.3 寄存器描述

表 17-1 SPI1 相关寄存器列表

名称	访问地址	描述	复位值
R16_SPI1_CTLR1	0x40013000	SPI1 控制寄存器 1	0x0000
R16_SPI1_CTLR2	0x40013004	SPI1 控制寄存器 2	0x0000
R16_SPI1_STATR	0x40013008	SPI1 状态寄存器	0x0002
R16_SPI1_DATAR	0x4001300C	SPI1 数据寄存器	0x0000
R16_SPI1_CRCR	0x40013010	SPI1 多项式寄存器	0x0007
R16_SPI1_RCRCR	0x40013014	SPI1 接收 CRC 寄存器	0x0000
R16_SPI1_TCRRCR	0x40013018	SPI1 发送 CRC 寄存器	0x0000
R16_SPI1_HSCR	0x40013024	SPI1 高速控制寄存器	0x0000

表 17-2 SPI2 相关寄存器列表

名称	访问地址	描述	复位值
R16_SPI2_CTLR1	0x40003800	SPI2 控制寄存器 1	0x0000

R16_SPI2_CTLR2	0x40003804	SPI2 控制寄存器 2	0x0000
R16_SPI2_STATR	0x40003808	SPI2 状态寄存器	0x0002
R16_SPI2_DATAR	0x4000380C	SPI2 数据寄存器	0x0000
R16_SPI2_CRCCR	0x40003810	SPI2 多项式寄存器	0x0007
R16_SPI2_RCRCR	0x40003814	SPI2 接收 CRC 寄存器	0x0000
R16_SPI2_TCRCR	0x40003818	SPI2 发送 CRC 寄存器	0x0000
R16_SPI2_HSCR	0x40003824	SPI2 高速控制寄存器	0x0000

表 17-3 SPI3 相关寄存器列表

名称	访问地址	描述	复位值
R16_SPI3_CTLR1	0x40003C00	SPI3 控制寄存器 1	0x0000
R16_SPI3_CTLR2	0x40003C04	SPI3 控制寄存器 2	0x0000
R16_SPI3_STATR	0x40003C08	SPI3 状态寄存器	0x0002
R16_SPI3_DATAR	0x40003C0C	SPI3 数据寄存器	0x0000
R16_SPI3_CRCCR	0x40003C10	SPI3 多项式寄存器	0x0007
R16_SPI3_RCRCR	0x40003C14	SPI3 接收 CRC 寄存器	0x0000
R16_SPI3_TCRCR	0x40003C18	SPI3 发送 CRC 寄存器	0x0000
R16_SPI3_HSCR	0x40003C24	SPI3 高速控制寄存器	0x0000

17.3.1 SPI 控制寄存器 1 (SPIx_CTLR1) (x=1/2/3)

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIDI MODE	BIDI OE	CRCEN	CRC NEXT	DFF	RX ONLY	SSM	SSI	LSB FIRST	SPE	BR[2:0]			MSTR	CPOL	CPHA

位	名称	访问	描述	复位值
15	BIDIMODE	RW	单向数据模式使能位。 1: 选择单线双向模式; 0: 选择双线双向模式。	0
14	BIDIOE	RW	单线输出使能位, 和 BIDIMODE 配合使用。 1: 使能输出, 仅发送; 0: 禁止输出, 仅接收。	0
13	CRCEN	RW	硬件 CRC 校验使能位, 该位只能在 SPE 为 0 时写入, 该位只能在全双工模式下使用。 1: 启动 CRC 计算; 0: 禁止 CRC 计算。	0
12	CRCNEXT	RW	在接下来的一次数据传输后, 发送 CRC 寄存器的值。这位应该在向数据寄存器写入最后一个数据后立刻置位。 1: 发送 CRC 校验结果; 0: 继续发送数据寄存器的数据。	0
11	DFF	RW	数据帧长度位, 此位只能在 SPE 为 0 时写入。 1: 使用 16 位数据长度进行收发; 0: 使用 8 位数据长度进行收发。	0

10	RXONLY	RW	双线模式下只接收位, 该位和BIDIMODE 配合使用。 置此位可以让设备只接收不发送。 1: 只接收, 单工模式; 0: 全双工模式。	0
9	SSM	RW	片选引脚管理位, 此位决定 NSS 引脚的电平由硬件还是软件控制。 1: 软件控制 NSS 引脚; 0: 硬件控制 NSS 引脚。	0
8	SSI	RW	片选引脚控制位, 在 SSM 置位的情况下, 此位决定 NSS 引脚的电平。 1: NSS 为高电平; 0: NSS 为低电平。	0
7	LSBFIRST	RW	帧格式控制位。不可以在通讯时修改此位。 1: 先发送 LSB; 0: 先发送 MSB。	0
6	SPE	RW	SPI 使能位。 1: 启用 SPI; 0: 禁用 SPI。	0
[5:3]	BR[2:0]	RW	波特率设置域, 在通讯时不可以修改此域。 当 HSRXEN 位为 0 时, SCK 频率为: 000: $F_{HCLK}/2$; 001: $F_{HCLK}/4$; 010: $F_{HCLK}/8$; 011: $F_{HCLK}/16$; 100: $F_{HCLK}/32$; 101: $F_{HCLK}/64$; 110: $F_{HCLK}/128$; 111: $F_{HCLK}/256$ 。 当 HSRXEN 位为 1 时, SCK 频率为: 000: $F_{HCLK}/2$; 001: $F_{HCLK}/3$; 010: $F_{HCLK}/4$; 011: $F_{HCLK}/5$; 100: $F_{HCLK}/6$; 101: $F_{HCLK}/7$; 110: $F_{HCLK}/8$; 111: $F_{HCLK}/9$ 。	0
2	MSTR	RW	主从设置位, 在通讯时不可以修改此位。 1: 配置为主设备; 0: 配置为从设备。	0
1	CPOL	RW	时钟极性选择位, 在通讯时不可以修改此位。 1: 空闲状态时, SCK 保持高电平; 0: 空闲状态时, SCK 保持低电平。	0
0	CPHA	RW	时钟相位设置位, 在通讯时不可以修改此位。 1: 数据采样从第二个时钟沿开始; 0: 数据采样从第一个时钟沿开始。	0

17.3.2 SPI 控制寄存器 2 (SPIx_CTLR2) (x=1/2/3)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TXEIE	RXNEIE	ERRIE	Reserved	SSOE	TXDMAEN	RXDMAEN	

控制寄存器 2

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	TXEIE	RW	发送缓冲区空中断使能位： 1：允许 TXE 被置位时产生中断； 0：禁止 TXE 被置位时产生中断。	0
6	RXNEIE	RW	接收缓冲区非空中断使能位： 1：允许 RXNE 被置位时产生中断； 0：禁止 RXNE 被置位时产生中断。	0
5	ERRIE	RW	错误中断使能位： 1：允许在产生错误（CRCERR，OVR，MODF）时产生中断； 0：禁止在产生错误（CRCERR，OVR，MODF）时产生中断。	0
[4:3]	Reserved	R0	保留。	0
2	SSOE	RW	SS 输出使能。禁止 SS 输出可以工作在多主模式下。 1：使能 SS 输出； 0：禁止主模式下的 SS 输出。	0
1	TXDMAEN	RW	发送缓冲区 DMA 使能位。 1：启用发送缓冲区 DMA； 0：禁用发送缓冲区 DMA。	0
0	RXDMAEN	RW	接收缓冲区 DMA 使能位。 1：启用接收缓冲区 DMA； 0：禁用接收缓冲区 DMA。	0

17.3.3 SPI 状态寄存器（SPIx_STATR）（x=1/2/3）

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BSY	OVR	MODF	CRCERR	Reserved	TXE	RXNE	

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	BSY	R0	忙标志位，该位由硬件置位或复位。 1：SPI 正在通讯，或发送缓冲区非空； 0：SPI 不在通讯。	0
6	OVR	R0	溢出标志位，该位由硬件置位，软件复位。 1：出现溢出错误； 0：没有出现溢出错误。	0
5	MODF	R0	模式错误标志位，该位由硬件置位，软件复位。 1：出现了模式错误； 0：没有出现模式错误。	0
4	CRCERR	RW0	CRC 错误标志位，该位由硬件置位，软件复位。 1：收到的 CRC 值与 RCRCR 的值不一致；	0

			0: 收到的 CRC 值与 RCRCR 的值一致。	
[3:2]	Reserved	R0	保留。	0
1	TXE	R0	发送缓冲区为空标志位: 1: 发送缓冲区为空; 0: 发送缓冲区非空。	1
0	RXNE	R0	接收缓冲区非空标志位: 1: 接收缓冲区非空; 0: 接收缓冲区为空。 注: 读 DATAR, 自动清零。	0

17.3.4 SPI 数据寄存器 (SPIx_DATAR) (x=1/2/3)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR[15:0]															

位	名称	访问	描述	复位值
[15:0]	DR[15:0]	RW	数据寄存器。数据寄存器用于存放接收到的数据或预存将要发送出去的数据, 因此数据寄存器的读写实际上是对应操作不同的区域, 其中读对应接收缓冲区, 写对应发送缓冲区。数据的接收和发送可以是 8 位或者 16 位的, 需要在传输之前就确定使用多少位的数据。使用 8 位进行数据传输时, 只有数据寄存器的低 8 位被使用, 接收时高 8 位强制为 0。使用 16 位数据结构则会使全部 16 位数据寄存器被使用。	0

17.3.5 SPI 多项式寄存器 (SPIx_CRCPOLY) (x=1/2/3)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRCPOLY[15:0]															

位	名称	访问	描述	复位值
[15:0]	CRCPOLY[15:0]	RW	CRC 多项式。此域定义 CRC 计算用到的多项式。	0x0007

17.3.6 SPI 接收 CRC 寄存器 (SPIx_RCRCR) (x=1/2/3)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXCRC[15:0]															

位	名称	访问	描述	复位值
[15:0]	RXCRC[15:0]	R0	接收 CRC 值。存储着计算出来的接收到的字节的 CRC 校验的结果。对 CRCEN 置位会复位该寄存器。计算方法使用 CRCPOLY 用到的多项式。8 位模式下	0

			只有低 8 位参与计算, 16 位模式下全部 16 位都会参与计算。需要在 BSY 为 0 时去读取这个寄存器。	
--	--	--	--	--

17.3.7 发送 CRC 寄存器 (SPIx_TCRCR) (x=1/2/3)

偏移地址: 0x18

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TXCRC[15:0]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	TXCRC[15:0]	RO	发送 CRC 值。存储着计算出来的已经发送出去的字节 CRC 校验的结果。对 CRCEN 置位会复位该寄存器。计算方法使用 CRCPOLY 用到的多项式。8 位模式下只有低 8 位参与计算, 16 位模式下全部 16 位都会参与计算。需要在 BSY 为 0 时去读取这个寄存器。	0

17.3.8 SPI 高速控制寄存器 (SPIx_HSCR) (x=1/2/3)

偏移地址: 0x24

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved													HSRXEN	Reserved	HSRXEN2
----------	--	--	--	--	--	--	--	--	--	--	--	--	--------	----------	---------

位	名称	访问	描述	复位值
[15:3]	Reserved	RO	保留。	0
2	HSRXEN2	RW	SPI 高速读模式 2: 该模式仅在开启 HSRXEN 且 SPI PCLK 大于等于 120M 时使用, 小于 120M 不建议使用此位。可以获得比仅开启 HSRXEN 更高的主机读速度。 1: 使能高速读模式 2; 0: 关闭高速读模式 2。	0
1	Reserved	RO	保留。	0
0	HSRXEN	RW	高速读模式使能位: 1: 使能高速读模式; 0: 关闭高速读模式。	0

第 18 章 USB 高速主机/设备控制器（USBHS）

USB2.0 高速控制器具有主机控制器和设备控制器双重角色。当作为主机控制器时，它可支持低速、全速和高速的 USB 设备。当作为设备控制器时，可以灵活设置为低速、全速或高速模式以适应各种应用。

18.1 USB 功能描述

- 支持 USB 2.0、USB 1.1、USB 1.0 协议规范
- 支持 USB Host 主机功能和 USB Device 设备功能
- 支持控制传输、批量传输、中断传输、实时/同步传输
- 提供总线复位、挂起、唤醒和恢复功能
- 主机支持 USB HUB
- 非 0 端点均支持最大 1024 字节数据包，内置 FIFO，支持中断和 DMA

18.2 寄存器描述

USB 相关寄存器分为 3 个部分：

- USB 高速设备控制寄存器
- USB 高速主机控制寄存器
- HSI 校准寄存器

18.2.1 设备寄存器描述

表 18-1 设备相关寄存器列表

名称	访问地址	描述	复位值
R8_USB_CTRL	0x40030000	USBHS 控制寄存器	0x07
R8_USB_BASE_MODE	0x40030001	USBHS 模式控制寄存器	0x00
R8_USB_INT_EN	0x40030002	USBHS 中断使能寄存器	0x00
R8_USB_DEV_AD	0x40030003	USBHS 设备地址寄存器	0x00
R8_USB_WAKE_CTRL	0x40030004	USBHS 远程唤醒寄存器	0x00
R8_USB_TEST_MODE	0x40030005	USBHS 测试模式寄存器	0x00
R16_USB_LPM_DATA	0x40030006	USBHS 电源管理寄存器	0x8000
R8_USB_INT_FG	0x40030008	USBHS 中断标志寄存器	0x00
R8_USB_INT_ST	0x40030009	USBHS 中断状态寄存器	0x00
R8_USB_MIS_ST	0x4003000A	USBHS 杂项状态寄存器	0x00
R16_USB_FRAME_NO	0x4003000C	USBHS 帧号寄存器	0x0000
R16_USB_BUS	0x4003000E	USBHS 总线状态寄存器	0x0000
R16_UEP_TX_EN	0x40030010	USBHS 端点发送使能寄存器	0x0000
R16_UEP_RX_EN	0x40030012	USBHS 端点接收使能寄存器	0x0000
R16_UEP_T_TOG_AUTO	0x40030014	USBHS 端点发送自动翻转使能寄存器	0x0000
R16_UEP_R_TOG_AUTO	0x40030016	USBHS 端点接收自动翻转使能寄存器	0x0000
R8_UEP_T_BURST	0x40030018	USBHS 端点发送突发寄存器	0x00
R8_UEP_T_BURST_MODE	0x40030019	USBHS 端点发送突发模式寄存器	0x00
R8_UEP_R_BURST	0x4003001A	USBHS 端点接收突发寄存器	0x00
R8_UEP_R_RES_MODE	0x4003001B	USBHS 端点接收回复模式寄存器	0x00

R32_UEP_AF_MODE	0x4003001C	USBHS 端点复用寄存器	0x00000000
R32_UEP0_DMA	0x40030020	端点 0 缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP1_RX_DMA	0x40030024	端点 1 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP2_RX_DMA	0x40030028	端点 2 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP3_RX_DMA	0x4003002C	端点 3 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP4_RX_DMA	0x40030030	端点 4 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP5_RX_DMA	0x40030034	端点 5 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP6_RX_DMA	0x40030038	端点 6 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP7_RX_DMA	0x4003003C	端点 7 接收缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP1_TX_DMA	0x40030040	端点 1 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP2_TX_DMA	0x40030044	端点 2 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP3_TX_DMA	0x40030048	端点 3 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP4_TX_DMA	0x4003004C	端点 4 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP5_TX_DMA	0x40030050	端点 5 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP6_TX_DMA	0x40030054	端点 6 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP7_TX_DMA	0x40030058	端点 7 发送缓冲区的起始地址寄存器	0x000XXXXX
R32_UEP0_MAX_LEN	0x4003005C	端点 0 最大长度包寄存器	0x000000XX
R32_UEP1_MAX_LEN	0x40030060	端点 1 最大长度包寄存器	0x000000XX
R32_UEP2_MAX_LEN	0x40030064	端点 2 最大长度包寄存器	0x000000XX
R32_UEP3_MAX_LEN	0x40030068	端点 3 最大长度包寄存器	0x000000XX
R32_UEP4_MAX_LEN	0x4003006C	端点 4 最大长度包寄存器	0x000000XX
R32_UEP5_MAX_LEN	0x40030070	端点 5 最大长度包寄存器	0x000000XX
R32_UEP6_MAX_LEN	0x40030074	端点 6 最大长度包寄存器	0x000000XX
R32_UEP7_MAX_LEN	0x40030078	端点 7 最大长度包寄存器	0x000000XX
R16_UEP0_RX_LEN	0x4003007C	端点 0 接收长度寄存器	0x00XX
R16_UEP1_RX_LEN	0x40030080	端点 1 单次接收长度寄存器	0xXXXX
R16_UEP1_R_SIZE	0x40030082	端点 1 总接收数据长度寄存器	0xXXXX
R16_UEP2_RX_LEN	0x40030084	端点 2 单次接收长度寄存器	0xXXXX
R16_UEP2_R_SIZE	0x40030086	端点 2 总接收数据长度寄存器	0xXXXX
R16_UEP3_RX_LEN	0x40030088	端点 3 单次接收长度寄存器	0xXXXX
R16_UEP3_R_SIZE	0x4003008A	端点 3 总接收数据长度寄存器	0xXXXX
R16_UEP4_RX_LEN	0x4003008C	端点 4 单次接收长度寄存器	0xXXXX
R16_UEP4_R_SIZE	0x4003008E	端点 4 总接收数据长度寄存器	0xXXXX
R16_UEP5_RX_LEN	0x40030090	端点 5 单次接收长度寄存器	0xXXXX
R16_UEP5_R_SIZE	0x40030092	端点 5 总接收数据长度寄存器	0xXXXX
R16_UEP6_RX_LEN	0x40030094	端点 6 单次接收长度寄存器	0xXXXX
R16_UEP6_R_SIZE	0x40030096	端点 6 总接收数据长度寄存器	0xXXXX
R16_UEP7_RX_LEN	0x40030098	端点 7 单次接收长度寄存器	0xXXXX
R16_UEP7_R_SIZE	0x4003009A	端点 7 总接收数据长度寄存器	0xXXXX
R16_UEP0_T_LEN	0x4003009C	端点 0 发送长度寄存器	0x00XX
R8_UEP0_TX_CTRL	0x4003009E	端点 0 发送控制寄存器	0x00
R8_UEP0_RX_CTRL	0x4003009F	端点 0 接收控制寄存器	0x00
R16_UEP1_T_LEN	0x400300A0	端点 1 发送长度寄存器	0x0000
R8_UEP1_TX_CTRL	0x400300A2	端点 1 发送控制寄存器	0x00
R8_UEP1_RX_CTRL	0x400300A3	端点 1 接收控制寄存器	0x00

R16_UEP2_T_LEN	0x400300A4	端点 2 发送长度寄存器	0x0000
R8_UEP2_TX_CTRL	0x400300A6	端点 2 发送控制寄存器	0x00
R8_UEP2_RX_CTRL	0x400300A7	端点 2 接收控制寄存器	0x00
R16_UEP3_T_LEN	0x400300A8	端点 3 发送长度寄存器	0x0000
R8_UEP3_TX_CTRL	0x400300AA	端点 3 发送控制寄存器	0x00
R8_UEP3_RX_CTRL	0x400300AB	端点 3 接收控制寄存器	0x00
R16_UEP4_T_LEN	0x400300AC	端点 4 发送长度寄存器	0x0000
R8_UEP4_TX_CTRL	0x400300AE	端点 4 发送控制寄存器	0x00
R8_UEP4_RX_CTRL	0x400300AF	端点 4 接收控制寄存器	0x00
R16_UEP5_T_LEN	0x400300B0	端点 5 发送长度寄存器	0x0000
R8_UEP5_TX_CTRL	0x400300B2	端点 5 发送控制寄存器	0x00
R8_UEP5_RX_CTRL	0x400300B3	端点 5 接收控制寄存器	0x00
R16_UEP6_T_LEN	0x400300B4	端点 6 发送长度寄存器	0x0000
R8_UEP6_TX_CTRL	0x400300B6	端点 6 发送控制寄存器	0x00
R8_UEP6_RX_CTRL	0x400300B7	端点 6 接收控制寄存器	0x00
R16_UEP7_T_LEN	0x400300B8	端点 7 发送长度寄存器	0x0000
R8_UEP7_TX_CTRL	0x400300BA	端点 7 发送控制寄存器	0x00
R8_UEP7_RX_CTRL	0x400300BB	端点 7 接收控制寄存器	0x00
R16_UEP_T_ISO	0x400300BC	USBHS 端点发送同步模式使能寄存器	0x0000
R16_UEP_R_ISO	0x400300BE	USBHS 端点接收同步模式使能寄存器	0x0000
R32_UEP1_RX_FIFO	0x400300C0	USBHS 端点 1 的接收 FIFO 地址	0x00000000
R32_UEP2_RX_FIFO	0x400300C4	USBHS 端点 2 的接收 FIFO 地址	0x00000000
R32_UEP3_RX_FIFO	0x400300C8	USBHS 端点 3 的接收 FIFO 地址	0x00000000
R32_UEP4_RX_FIFO	0x400300CC	USBHS 端点 4 的接收 FIFO 地址	0x00000000
R32_UEP5_RX_FIFO	0x400300D0	USBHS 端点 5 的接收 FIFO 地址	0x00000000
R32_UEP6_RX_FIFO	0x400300D4	USBHS 端点 6 的接收 FIFO 地址	0x00000000
R32_UEP7_RX_FIFO	0x400300D8	USBHS 端点 7 的接收 FIFO 地址	0x00000000
R32_UEP1_TX_FIFO	0x400300DC	USBHS 端点 1 的接收 FIFO 地址	0x00000000
R32_UEP2_TX_FIFO	0x400300E0	USBHS 端点 2 的发送 FIFO 地址	0x00000000
R32_UEP3_TX_FIFO	0x400300E4	USBHS 端点 3 的发送 FIFO 地址	0x00000000
R32_UEP4_TX_FIFO	0x400300E8	USBHS 端点 4 的发送 FIFO 地址	0x00000000
R32_UEP5_TX_FIFO	0x400300EC	USBHS 端点 5 的发送 FIFO 地址	0x00000000
R32_UEP6_TX_FIFO	0x400300F0	USBHS 端点 6 的发送 FIFO 地址	0x00000000
R32_UEP7_TX_FIFO	0x400300F4	USBHS 端点 7 的发送 FIFO 地址	0x00000000
R32_16K_MODE_CTRL	0x400300F8	USBHS 16K 模式控制寄存器	0x00000000
R32_16K_MODE_TIME	0x400300FC	USBHS 16K 模式时间寄存器	0x4F391064

18.2.1.1 USBHS 控制寄存器 (R8_USB_CTRL)

偏移地址: 0x00

位	名称	访问	描述	复位值
7	RB_UD_LPM_EN	RW	LPM 使能: 1: 使能; 0: 禁止。	0
6	Reserved	RO	保留。	0
5	RB_UD_DEV_EN	RW	USB 设备使能:	0

			1: 使能; 0: 禁止。	
4	RB_UD_DMA_EN	RW	DMA 传输使能: 1: 使能; 0: 禁止。	0
3	RB_UD_PHY_SUSPENDM	RW	USB PHY 挂起: 1: 正常工作; 0: 挂起。	0
2	RB_UD_CLR_ALL	RW	清除所有中断标志: 1: 清空 USB 中断标志和 FIFO, 需要软件清零; 0: 不清空。	1
1	RB_UD_RST_SIE	RW	USB 协议处理器复位: 1: 强制复位 USB 协议处理器 (SIE), 包括端点相关寄存器, 需要软件清零; 0: 不复位。	1
0	RB_UD_RST_LINK	RW	LINK 层复位: 1: USB Link 层复位; 0: 不复位。	1

18.2.1.2 USBHS 模式控制寄存器 (R8_USB_BASE_MODE)

偏移地址: 0x01

位	名称	访问	描述	复位值
[7:2]	Reserved	RO	保留。	0x0
[1:0]	RB_UD_SPEED_TYPE[1:0]	RW	设备期望的速度模式: 00: 全速设备; 01: 高速设备; 10: 低速设备; 11: 保留。	0

18.2.1.3 USBHS 中断使能寄存器 (R8_USB_INT_EN)

偏移地址: 0x02

位	名称	访问	描述	复位值
7	RB_UDIE_FIFO_OVER	RW	FIFO 溢出中断。 1: 使能中断; 0: 禁止中断。	0
6	RB_UDIE_LINK_RDY	RW	USB 连接中断使能。 1: 使能中断; 0: 禁止中断。	0
5	RB_UDIE_SOF_ACT	RW	接收 SOF 包中断使能。 1: 使能中断; 0: 禁止中断。	0
4	RB_UDIE_TRANSFER	RW	USB 传输结束中断使能。 1: 使能中断; 0: 禁止中断。	0

3	RB_UDIE_LPM_ACT	RW	LPM 传输结束中断使能。 1: 使能中断; 0: 禁止中断。	0
2	RB_UDIE_BUS_SLEEP	RW	USB 总线睡眠中断使能。 1: 使能中断; 0: 禁止中断。	0
1	RB_UDIE_SUSPEND	RW	USB 总线暂停中断使能。 1: 使能中断; 0: 禁止中断。	0
0	RB_UDIE_BUS_RST	RW	USB 总线复位中断使能。 1: 使能中断; 0: 禁止中断。	0

18.2.1.4 USBHS 设备地址寄存器 (R8_USB_DEV_AD)

偏移地址: 0x03

位	名称	访问	描述	复位值
7	Reserved	RO	保留。	0
[6:0]	RB_UD_DEV_ADDR[6:0]	RW	USB 设备地址。	0

18.2.1.5 USBHS 远程唤醒寄存器 (R8_USB_WAKE_CTRL)

偏移地址: 0x04

位	名称	访问	描述	复位值
[7:1]	Reserved	RO	保留。	0
0	RB_UD_REMOTE_WKUP	RW1Z	远程唤醒, 硬件自动清零。	0

18.2.1.6 USBHS 测试模式寄存器 (R8_USB_TEST_MODE)

偏移地址: 0x05

位	名称	访问	描述	复位值
7	RB_UD_TEST_EN	RW	测试模式使能。	0
[6:4]	Reserved	RO	保留。	0
3	RB_UD_TEST_SEONAK	RW	测试模式, 输出 SE0。	0
2	RB_UD_TEST_PKT	RW	测试模式, 输出一个包。 包使用端点 4 的数据地址以及长度, TOG 为 DATA0。	0
1	RB_UD_TEST_K	RW	测试模式, 输出 K。	0
0	RB_UD_TEST_J	RW	测试模式, 输出 J。	0

18.2.1.7 USBHS 电源管理寄存器 (R16_USB_LPM_DATA)

偏移地址: 0x06

位	名称	访问	描述	复位值
15	RB_UD_LPM_BUSY	RW	电源管理忙。	1
[14:11]	Reserved	RO	保留。	0
[10:0]	RB_UD_LPM_DATA[10:0]	RO	电源管理数据。	0

18.2.1.8 USB 中断标志寄存器 (R8_USB_INT_FG)

偏移地址: 0x08

位	名称	访问	描述	复位值
7	RB_UDIF_FIFO_OV	RW1Z	FIFO 溢出中断标志位, 写 1 清零。 1: FIFO 溢出触发; 0: 无事件。	0
6	RB_UDIF_LINK_RDY	RW1Z	USB 连接中断标志位, 写 1 清零。 1: USB 连接事件触发; 0: 无事件。	0
5	RB_UDIF_RX_SOF	RW1Z	接收 SOF 包中断标志位, 写 1 清零。 1: 接收 SOF 包事件触发; 0: 无事件。	0
4	RB_UDIF_RTX_ACT	RO	USB 传输结束中断标志位: 接收由 RB_UEP_R_DONE 清除; 发送由 RB_UEP_T_DONE 清除。	0
3	RB_UDIF_LPM_ACT	RW1Z	LPM 传输结束中断标志位, 写 1 清零。 1: LPM 传输结束事件触发; 0: 无事件。	0
2	RB_UDIF_BUS_SLEEP	RW1Z	USB 总线睡眠中断标志位, 当启用 LPM 时, 进入 L1 (Sleep) 状态会触发, 写 1 清零。 1: USB 总线睡眠事件触发; 0: 无事件。	0
1	RB_UDIF_SUSPEND	RW1Z	USB 总线挂起中断标志位, 写 1 清零。 1: USB 挂起事件触发; 0: 无事件。	0
0	RB_UDIF_BUS_RST	RW1Z	USB 总线复位中断标志位, 写 1 清零。 1: USB 总线复位事件触发; 0: 无事件。	0

18.2.1.9 USB 中断状态寄存器 (R8_USB_INT_ST)

偏移地址: 0x09

位	名称	访问	描述	复位值
[7:5]	Reserved	RO	保留。	0
4	RB_UDIS_EP_DIR	RO	端点数据传输方向: 1: 端点 IN 数据; 0: 端点 OUT/SETUP 数据。	0
3	Reserved	RO	保留。	0
[2:0]	RB_UDIS_EP_ID_MASK [2:0]	RO	发生数据传输的端点号。	0

18.2.1.10 USB 杂项状态寄存器 (R8_USB_MIS_ST)

偏移地址: 0x0A

位	名称	访问	描述	复位值
7	RB_UDMS_HS_MOD	RO	主机是否为高速。	0
[6:5]	Reserved	RO	保留。	0

4	RB_UDMS_SUSP_REQ	RO	USB 挂起请求。	0
3	RB_UDMS_SIE_FREE	RO	USB 空闲状态。	0
2	RB_UDMS_SLEEP	RO	USB 睡眠状态。	0
1	RB_UDMS_SUSPEND	RO	USB 挂起状态。 1: USB 总线处于挂起态, 有一段时间没有 USB 活动; 0: USB 总线处于非挂起态。	0
0	RB_UDMS_READY	RO	USB 连接状态。	0

18.2.1.11 USB 帧寄存器 (R16_USB_FRAME_NO)

偏移地址: 0x0C

位	名称	访问	描述	复位值
[15:13]	RB_UD_MFRAME_NO[2:0]	RO	接收到的微帧号。	0
[12:11]	Reserved	RO	保留。	0
[10:0]	RB_UD_FRAME_NO[10:0]	RO	接收到的帧号。	0

18.2.1.12 USB 总线状态寄存器 (R16_USB_BUS)

偏移地址: 0x0E

位	名称	访问	描述	复位值
[15:4]	Reserved	RO	保留。	0
3	RB_USB_DM_ST	RO	UDM 状态。	0
2	RB_USB_DP_ST	RO	UDP 状态。	0
1	Reserved	RO	保留。	0
0	RB_USB_WAKEUP	RO	USB 唤醒 (高有效)。	0

18.2.1.13 USBHS 端点发送使能寄存器 (R16_UEP_TX_EN)

偏移地址: 0x10

位	名称	访问	描述	复位值
[15:0]	RB_UEP_TX_EN[15:0]	RW	0~15 端点发送使能: 1: 使能; 0: 禁止。	0

18.2.1.14 USBHS 端点接收使能寄存器 (R16_UEP_RX_EN)

偏移地址: 0x12

位	名称	访问	描述	复位值
[15:0]	RB_UEP_RX_EN[15:0]	RW	0~15 端点接收使能: 1: 使能; 0: 禁止。	0

18.2.1.15 USBHS 端点发送自动翻转使能寄存器 (R16_UEP_T_TOG_AUTO)

偏移地址: 0x14

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:1]	RB_UEP_T_TOG_AUTO[7:1]	RW	1~7 端点同步触发位自动翻转使能:	0

			1: 数据发送成功后自动翻转; 0: 手动控制翻转。	
0	Reserved	RO	保留。	0

18.2.1.16 USBHS 端点接收自动翻转使能寄存器 (R16_UEP_R_TOG_AUTO)

偏移地址: 0x16

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:1]	RB_UEP_T_TOG_AUTO[7:1]	RW	1~7 端点同步触发位自动翻转使能: 1: 数据发送成功后自动翻转; 0: 手动控制翻转。	0
0	Reserved	RO	保留。	0

18.2.1.17 USBHS 端点发送突发寄存器 (R8_UEP_T_BURST)

偏移地址: 0x18

位	名称	访问	描述	复位值
[7:0]	RB_UEP_T_BURST_EN[7:0]	RW	0~7 端点 burst 发送使能: 1: 使能; 0: 禁止。	0

18.2.1.18 USBHS 端点发送模式寄存器 (R8_UEP_T_BURST_MODE)

偏移地址: 0x19

位	名称	访问	描述	复位值
[7:0]	RB_UEP_T_BURST_MODE [7:0]	RW	0~7 端点 burst 发送模式: 1: 突发模式下不发送 0 长度数据; 0: 突发模式下发送 0 长度数据。	0

18.2.1.19 USBHS 端点接收突发寄存器 (R8_UEP_R_BURST)

偏移地址: 0x1A

位	名称	访问	描述	复位值
[7:0]	RB_UEP_R_BURST_EN[7:0]	RW	0~7 端点 burst 接收使能: 1: 使能; 0: 禁止。	0

18.2.1.20 USBHS 端点回复模式寄存器 (R8_UEP_R_RES_MODE)

偏移地址: 0x1B

位	名称	访问	描述	复位值
[7:0]	RB_UEP_R_RES_MODE[7:0]	RW	0~7 端点接收返回模式: 1: NYET; 0: ACK。	0

18.2.1.21 USBHS 端点复用寄存器 (R32_UEP_AF_MODE)

偏移地址: 0x1C

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:8]	Reserved	RO	保留。	0
[7:1]	RB_UEP_T_AF[6:0]	RW	1~7 端点复用使能： 1：复用 9~15； 0：复用 1~7。	0
0	Reserved	RO	保留。	0

18.2.1.22 端点 0 缓冲区的起始地址寄存器 (R32_UEP0_DMA)

偏移地址：0x20

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	UEP0_DMA[23:0]	RW	端点 0 的缓冲区起始地址。	X

18.2.1.23 端点 n 接收缓冲区的起始地址寄存器 (R32_UEPn_RX_DMA) (n=1~7)

偏移地址：0x24 + 4* (n-1)

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	UEPn_RX_DMA[23:0]	RW	端点 n 的接收缓冲区起始地址。地址必须 4 字节对齐。	X

18.2.1.24 端点 n 发送缓冲区的起始地址寄存器 (R32_UEPn_TX_DMA) (n=1~7)

偏移地址：0x40 + 4* (n-1)

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	UEPn_TX_DMA[23:0]	RW	端点 n 的发送缓冲区起始地址。地址必须 4 字节对齐。	X

18.2.1.25 端点 0 最大长度包寄存器 (R32_UEPn_MAX_LEN)

偏移地址：0x5C

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	UEP0_MAX_LEN[6:0]	RW	端点 0 DMA 可偏移的最大限制长度。	X

18.2.1.26 端点 n 最大长度包寄存器 (R32_UEPn_MAX_LEN) (n=1~7)

偏移地址：0x60 + 4 (n-1)

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	UEPn_MAX_LEN[10:0]	RW	端点 n DMA 可偏移的最大限制长度。	X

18.2.1.27 端点 0 接收长度寄存器 (R16_UEP0_RX_LEN)

偏移地址：0x7C

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
[6:0]	UEP0_RX_LEN[6:0]	RW	端点 0 接收数据长度。	X

18.2.1.28 端点 n 单次接收长度寄存器 (R16_UEPn_RX_LEN) (n=1~7)偏移地址: $0x80 + 4 * (n-1)$

位	名称	访问	描述	复位值
[15:0]	UEPn_RX_LEN[15:0]	RW	端点 n 单次接收数据长度。	X

18.2.1.29 端点 n 总接收数据长度寄存器 (R16_UEPn_R_SIZE) (n=1~7)偏移地址: $0x82 + 4 * (n-1)$

位	名称	访问	描述	复位值
[15:0]	UEPn_R_SIZE[15:0]	RW	端点 n 总接收数据长度。	X

18.2.1.30 端点 0 发送长度寄存器 (R16_UEP0_T_LEN)

偏移地址: 0x9C

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
[6:0]	UEP0_T_LEN[6:0]	RW	端点 0 发送数据长度。	X

18.2.1.31 端点 0 发送控制寄存器 (R8_UEP0_TX_CTRL)

偏移地址: 0x9E

位	名称	访问	描述	复位值
7	RB_UEP_T_DONE	RWO	端点 0 发送结束标志, 写 0 清除。	0
6	RB_UEP_T_NAK_ACT	RWO	端点 0 发送 NAK 结束标志, 写 0 清除。	0
[5:3]	Reserved	RO	保留。	0
2	RB_UEP_T_TOG_MASK	RW	端点 0 的发送期望的同步触发位: 1: DATA1; 0: DATA0。	0
[1:0]	RB_UEP_T_RES_MASK[1:0]	RW	端点 0 对于发送的响应控制: 00: 应答 NAK 或忙; 01: 应答 STALL 或错误; 10: 应答 ACK; 11: 保留。	0

18.2.1.32 端点 0 接收控制寄存器 (R8_UEP0_RX_CTRL)

偏移地址: 0x9F

位	名称	访问	描述	复位值
7	RB_UEP_R_DONE	RWO	端点 0 接收结束标志, 写 0 清除。	0
6	RB_UEP_R_NAK_ACT	RWO	端点 0 接收 NAK 结束标志, 写 0 清除。	0
5	RB_UEP_R_NAK_TOG	RO	端点 0 对于接收的返回 NAK, 数据包类型: 1: DATA1; 0: DATA0。	0
4	RB_UEP_R_TOG_MATCH	RO	接收的同步触发位与期望的同步触发位 匹配状态: 1: 同步; 0: 不同步。	0
3	RB_UEP_R_SETUP_IS	RO	端点 0 接收的是否为 SETUP 事务。	0

2	RB_UEP_R_TOG_MASK	RW	端点 0 的接收期望的同步触发位： 1: DATA1; 0: DATA0。	0
[1:0]	RB_UEP_R_RES_MASK[1:0]	RW	端点 0 对于接收的响应控制： 00: 应答 NAK 或忙; 01: 应答 STALL 或错误; 10: 应答 ACK; 11: 保留。	0

18.2.1.33 端点 n 发送长度寄存器 (R16_UEPn_T_LEN) (n=1~7)

偏移地址: $0xA0 + 4 * (n-1)$

位	名称	访问	描述	复位值
[15:0]	UEPn_T_LEN[15:0]	RW	端点 n 发送数据长度。	0

18.2.1.34 端点 n 发送控制寄存器 (R8_UEPn_TX_CTRL) (n=1~7)

偏移地址: $0xA2 + 4 * (n-1)$

位	名称	访问	描述	复位值
7	RB_UEP_T_DONE	RW0	端点 n 发送结束标志, 写 0 清除。	0
6	RB_UEP_T_NAK_ACT	RW0	端点 n 发送 NAK 结束标志, 写 0 清除。	0
[5:4]	Reserved	RO	保留。	0
[3:2]	RB_UEP_T_TOG_MASK[1:0]	RW	端点 n 的发送期望的同步触发位： 00: DATA0; 01: DATA1; 10: DATA2; 11: MDATA。 注: 此位手动模式下可配置, 自动模式下不可配置。	0
[1:0]	RB_UEP_T_RES_MASK[1:0]	RW	端点 n 对于发送的响应控制： 00: 应答 NAK 或忙; 01: 应答 STALL 或错误; 10: 应答 ACK; 11: 保留。	0

18.2.1.35 端点 n 接收控制寄存器 (R8_UEPn_RX_CTRL) (n=1~7)

偏移地址: $0xA3 + 4 * (n-1)$

位	名称	访问	描述	复位值
7	RB_UEP_R_DONE	RW0	端点 n 接收结束标志, 写 0 清除。	0
6	RB_UEP_R_NAK_ACT	RW0	端点 n 接收 NAK 结束标志, 写 0 清除。	0
5	RB_UEP_R_NAK_TOG	RO	端点 n 对于接收的返回 NAK, 数据包类型： 1: DATA1; 0: DATA0。	0
4	RB_UEP_R_TOG_MATCH	RO	端点 n 接收的同步触发位与期望的同步触发位匹配状态： 1: 同步; 0: 不同步。	0

[3:2]	RB_UEP_R_TOG_MASK[1:0]	RW	端点 n 的接收期望的同步触发位： 00: DATA0; 01: DATA1; 10: DATA2; 11: MDATA。 注：此位手动模式下可配置，自动模式下不可配置。	0
[1:0]	RB_UEP_R_RES_MASK[1:0]	RW	端点 n 对于接收的响应控制： 00: 应答 NAK 或忙； 01: 应答 STALL 或错误； 10: 应答 ACK； 11: 保留。	0

18.2.1.36 USBHS 端点发送同步模式使能寄存器 (R16_UEP_T_ISO)

偏移地址：0xBC

位	名称	访问	描述	复位值
[15:9]	RB_UEP_T_FIFO_EN[6:0]	RO	端点的 TX 的 FIFO 模式使能。	0
8	Reserved	RO	保留。	0
[7:1]	RB_UEPn_T_ISO_EN[6:0]	RW	上传端点 (IN) 同步模式使能。	0
0	Reserved	RO	保留。	0

18.2.1.37 USBHS 端点接收同步模式使能寄存器 (R16_UEP_R_ISO)

偏移地址：0xBE

位	名称	访问	描述	复位值
[15:9]	RB_UEP_R_FIFO_EN[6:0]	RO	端点的 RX 的 FIFO 模式使能。	0
8	Reserved	RO	保留。	0
[7:1]	RB_UEPn_R_ISO_EN[6:0]	RW	下传端点 (OUT) 同步模式使能。	0
0	Reserved	RO	保留。	0

18.2.1.38 USBHS 端点 n 的接收 FIFO 地址 (R32_UEPn_RX_FIFO) (n=1~7)

偏移地址：0xC0 + 4* (n-1)

位	名称	访问	描述	复位值
[31:16]	RB_UEP_RX_FIFO_E	RW	端点接收的 FIFO 结束地址。	0
[15:0]	RB_UEP_RX_FIFO_S	RW	端点接收的 FIFO 起始地址。	0

18.2.1.39 USBHS 端点 n 的发送 FIFO 地址 (R32_UEPn_TX_FIFO) (n=1~7)

偏移地址：0xDC + 4* (n-1)

位	名称	访问	描述	复位值
[31:16]	RB_UEP_TX_FIFO_E	RW	端点发送的 FIFO 结束地址。	0
[15:0]	RB_UEP_TX_FIFO_S	RW	端点发送的 FIFO 起始地址。	0

18.2.1.40 USBHS 16K 模式控制寄存器 (R32_16K_MODE_CTRL)

偏移地址：0xF8

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:8]	Reserved	RO	保留。	0
[7:1]	RB_UEP_16KMODE_EN	RW	端点 16K 模式使能： 1：使能； 0：关闭。	0
0	Reserved	RO	保留。	0

18.2.1.41 USBHS 16K 模式时间寄存器 (R32_16K_MODE_TIME)

偏移地址：0xFC

位	名称	访问	描述	复位值
[31:24]	RB_TIMER_END	RW	停止送时间窗口。	0x4F
[23:16]	RB_TIMER_SEC	RW	第二次送时间窗口。	0x39
[15:8]	RB_TIMER_FST	RW	第一次送时间窗口。	0x10
[7:0]	RB_TIMER_1US	RW	1us 的基础计时。	0x64

18.2.2 主机寄存器描述

表 18-2 主机相关寄存器列表

名称	访问地址	描述	复位值
R8_UH_CFG	0x40030100	USBHS 主机配置寄存器	0x07
R8_UH_INT_EN	0x40030102	USBHS 主机中断使能寄存器	0x00
R8_UH_DEV_AD	0x40030103	USBHS 主机设备地址寄存器	0x00
R32_UH_CONTROL	0x40030104	USBHS 主机控制寄存器	0x00XXXXXX
R8_UH_INT_FLAG	0x40030108	USBHS 主机中断标志寄存器	0x00
R8_UH_INT_ST	0x40030109	USBHS 主机中断状态寄存器	0xFF
R8_UH_MIS_ST	0x4003010A	USBHS 主机杂项状态寄存器	0xFF
R32_UH_LPM_DATA	0x4003010C	USBHS 主机电源管理数据寄存器	0x00000XXX
R32_UH_SPLIT_DATA	0x40030110	USBHS 主机 SPLIT 数据寄存器	0x000XXXXX
R32_UH_FRAME	0x40030114	USBHS 主机帧寄存器	0x00000000
R32_UH_TX_LEN	0x40030118	USBHS 主机发送长度寄存器	0x00000XXX
R32_UH_RX_LEN	0x4003011C	USBHS 主机接收长度寄存器	0x00000XXX
R32_UH_RX_MAX_LEN	0x40030120	USBHS 主机接收最大长度寄存器	0x00000XXX
R32_UH_RX_DMA	0x40030124	DMA 接收地址寄存器	0x000XXXXX
R32_UH_TX_DMA	0x40030128	DMA 发送地址寄存器	0x000XXXXX
R32_UH_PORT_CTRL	0x4003012C	USBHS 主机端口控制寄存器	0x0000X000
R8_UH_PORT_CFG	0x40030130	USBHS 主机端口配置寄存器	0x00
R8_UH_PORT_INT_EN	0x40030132	USBHS 主机端口中断使能寄存器	0x00
R8_UH_PORT_TEST_CT	0x40030133	USBHS 主机端口测试模式寄存器	0x00
R16_UH_PORT_ST	0x40030134	USBHS 主机端口状态寄存器	0x0010
R8_UH_PORT_CHG	0x40030136	USBHS 主机端口状态变化寄存器	0x00
R32_UH_BC_CTRL	0x4003013C	USBHS 主机 BC 充电控制寄存器	0x00000000

18.2.2.1 USBHS 主机配置寄存器 (R8_UH_CFG)

偏移地址：0x00

位	名称	访问	描述	复位值
7	RB_UH_LPM_EN	RW	LPM 使能。	0

6	RB_UH_FORCE_FS	RW	强制使用 USB_FS。	0
5	RB_UH_SOF_EN	RW	使能 SOF 包发送。	0
4	RB_UH_DMA_EN	RW	使能 DMA 发送。	0
3	RB_UH_PHY_SUSPENDM	RW	PHY 挂起。	0
2	RB_UH_CLR_ALL	RW	清除中断标志以及 FIFO，需要软件清零。	1
1	RB_UH_RST_SIE	RW	USB 协议处理器复位，需要软件清零。	1
0	RB_UH_RST_LINK	RW	USB 连接控制模块复位。	1

18.2.2.2 USBHS 主机中断使能寄存器 (R8_UH_INT_EN)

偏移地址：0x02

位	名称	访问	描述	复位值
7	RB_UHIE_FIFO_OVER	RW	FIFO 溢出中断使能。	0
6	RB_UHIE_TX_HALT	RW	发送暂停中断使能。	0
5	RB_UHIE_SOF_ACT	RW	SOF 包发送中断使能。	0
4	RB_UHIE_TRANSFER	RW	USB 结束或传输完成中断使能。	0
3	RB_UHIE_RESUME_ACT	RW	总线恢复中断使能。	0
2	RB_UHIE_WKUP_ACT	RW	唤醒中断使能。	0
[1:0]	Reserved	RO	保留。	0

18.2.2.3 USBHS 主机设备地址寄存器 (R8_UH_DEV_AD)

偏移地址：0x03

位	名称	访问	描述	复位值
7	Reserved	RO	保留。	0
[6:0]	RB_UH_DEV_ADDR[6:0]	RW	当前操作的 USB 设备的地址。	0

18.2.2.4 USBHS 主机控制寄存器 (R32_UH_CONTROL)

偏移地址：0x04

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	RB_UH_RX_NO_RES	RW	IN-DATA 无应答，用于同步传输或高速 SPLIT 包。	X
22	RB_UH_TX_NO_RES	RW	OUT/SETUP - DATA 不期望应答，用于同步传输或高速 SPLIT 包。	X
21	RB_UH_RX_NO_DATA	RW	IN 令牌包后不期望数据包，用于高速 SPLIT 包。	X
20	RB_UH_TX_NO_DATA	RW	OUT/SETUP 令牌包后无数据包，用于高速 SPLIT 包。	X
19	RB_UH_PRE_PID_EN	RW	低速前导包 PRE PID 使能位，当端口工作于全速，需要发送低速包（PRE）需开启此位。 1：使能，用于通过外部全速 HUB 与低速 USB 设备通讯； 0：禁用低速前导包。	X
18	RB_UH_SPLIT_VALID	RW	发送 SPLIT 包有效。	X

17	RB_UH_LPM_VALID	RW	发送 LPM 包有效。	X
16	RB_UH_HOST_ACTION	RW	HOST 执行事务使能, 事务完成后该位自动清零。	0
[15:11]	Reserved	RO	保留。	0
10	RB_UH_BUF_MODE	RW	数据缓存区控制位。 1: 发送时使用 R32_UH_RX_DMA, 接收使用 R32_UH_TX_DMA; 0: 发送时使用 R32_UH_TX_DMA, 接收使用 R32_UH_RX_DMA。	X
[9:8]	RB_UH_T_TOG_MASK [1:0]	RW	发送的数据 PID: 00: PID_DATA0; 01: PID_DATA1; 10: PID_DATA2; 11: PID_MDATA。	X
[7:4]	RB_UH_T_ENDP_MASK[3:0]	RW	主机发送的事务令牌包端点号。	X
[3:0]	RB_UH_T_TOKEN_MASK [3:0]	RW	主机发送的事务令牌包 PID。	X

18.2.2.5 USBHS 主机中断标志寄存器 (R8_UH_INT_FLAG)

偏移地址: 0x08

位	名称	访问	描述	复位值
7	RB_UHIF_FIFO_OVER	RW1Z	FIFO 溢出中断标志。	0
6	RB_UHIF_TX_HALT	RW1Z	发送中止中断标志, 主机模式下用于下传中读数据溢出, 或在 EOF2 时间点发送未结束, 中止发送, 写 1 清零。	0
5	RB_UHIF_SOF_ACT	RW1Z	SOF 包发送完成中断标志, 写 1 清零。	0
4	RB_UHIF_TRANSFER	RW1Z	USB 事务传输完成中断标志, 写 1 清零。	0
3	RB_UHIF_RESUME_ACT_IF	RW1Z	总线恢复中断标志, 写 1 清零。	0
2	RB_UHIF_WKUP_ACT	RW1Z	唤醒中断标志, 写 1 清零。	0
[1:0]	Reserved	RO	保留。	0

18.2.2.6 USBHS 主机中断状态寄存器 (R8_UH_INT_ST)

偏移地址: 0x09

位	名称	访问	描述	复位值
[7:5]	Reserved	RO	保留。	X
4	RB_UHIS_PORT_RX_RESUME	RW	该位为 1 表示端口接收到唤醒信号。	X
[3:0]	RB_UH_R_TOKEN_MASK [3:0]	RO	接收到的 PID。	X

18.2.2.7 USBHS 主机杂项状态寄存器 (R8_UH_MIS_ST)

偏移地址: 0x0A

位	名称	访问	描述	复位值
7	RB_UHMS_BUS_SE0	RO	USB 总线上为 SE0。	X
6	RB_UHMS_BUS_J	RO	USB 总线上为 J。	X
[5:4]	RB_UHMS_LINESTATE[1:0]	RO	PHY 的 Linestate 信号。	X

3	RB_UHMS_USB_WAKEUP	RO	USB 总线唤醒状态： 1：正在进行总线唤醒； 0：未在进行总线唤醒。	X
2	RB_UHMS_SOF_ACT	RO	USB 总线 SOF 包传输状态位： 1：正在发出 SOF 包； 0：发送完成或空闲。	X
1	RB_UHMS_SOF_PRE	RO	USB 总线 SOF 包预示状态为： 1：将要发送 SOF 包； 0：无 SOF 包发送。	X
0	RB_UHMS_SOF_FREE	RO	端口使能状态： 1：端口使能； 0：端口未使能。	X

18.2.2.8 USBHS 主机电源管理数据寄存器 (R32_UH_LPM_DATA)

偏移地址：0x0C

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_LPM_DATA[10:0]	RW	链路电源管理包数据内容。	X

18.2.2.9 USBHS 主机 SPLIT 寄存器 (R32_UH_SPLIT_DATA)

偏移地址：0x10

位	名称	访问	描述	复位值
[31:19]	Reserved	RO	保留。	0
[18:0]	RB_UH_SPLIT_DATA[18:0]	RW	主机端点发送 SPLIT 包的数据内容，从高位到低位依次为 ET、E、S、Port、SC、Hub Addr。	X

18.2.2.10 USBHS 主机帧寄存器 (R32_UH_FRAME)

偏移地址：0x14

位	名称	访问	描述	复位值
[31:26]	Reserved	RO	保留。	0
25	RB_UH_SOF_CNT_CLR	RW	SOF 计数清零。	0
24	RB_UH_SOF_CNT_EN	RW	SOF 计数使能。	0
[23:19]	Reserved	RO	保留。	0
[18:16]	RB_UH_MFRAME_NO[2:0]	RO	即将发送的 SOF 包的微帧号。	0
[15:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_FRAME_NO[10:0]	RW	即将发送的 SOF 包的帧号。	0

18.2.2.11 USBHS 主机发送长度寄存器 (R32_UH_TX_LEN)

偏移地址：0x18

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_TX_LEN[10:0]	RW	发送数据长度。	X

18.2.2.12 USBHS 主机接收长度寄存器 (R32_UH_RX_LEN)

偏移地址: 0x1C

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_RX_LEN[10:0]	RW	接收数据长度。	X

18.2.2.13 USBHS 主机接收最大长度寄存器 (R32_UH_RX_MAX_LEN)

偏移地址: 0x20

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	RB_UH_RX_MAX_LEN[10:0]	RW	接收最大长度。	X

18.2.2.14 DMA 接收地址寄存器 (R32_UH_RX_DMA)

偏移地址: 0x24

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	R32_UH_RX_DMA[23:0]	RW	接收地址, 低两位无效, 需要 4 字节对齐。	X

18.2.2.15 DMA 发送地址寄存器 (R32_UH_TX_DMA)

偏移地址: 0x28

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:0]	R32_UH_TX_DMA[23:0]	RW	发送地址, 低两位无效, 需要 4 字节对齐。	X

18.2.2.16 USBHS 主机端口控制寄存器 (R32_UH_PORT_CTRL)

偏移地址: 0x2C

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	RB_UH_BUS_RST_LONG	RW	总线复位时间选择: 1: 较长复位; 0: 正常复位。	0
[15:12]	RB_UH_PORT_SLEEP_BESL [3:0]	RW	唤醒时间控制: 0000: 125us; 1000: 3ms; 0001: 150us; 1001: 4ms; 0010: 200us; 1010: 5ms; 0011: 300us; 1011: 6ms; 0100: 400us; 1100: 7ms; 0101: 500us; 1101: 8ms; 0110: 1ms; 1110: 9ms; 0111: 2ms; 1111: 10ms。	X
[11:9]	Reserved	RO	保留。	0
8	RB_UH_CLR_PORT_SLEEP	WO	PORT 退出 SLEEP 状态 (LPM)。	0
[7:6]	Reserved	RO	保留。	0
5	RB_UH_CLR_PORT_CONNECT	WO	使端口进入端口状态。	0

4	RB_UH_CLR_PORT_EN	WO	PORT 退出使能状态, 进入 DISABLED 状态。	0
3	RB_UH_SET_PORT_SLEEP	WO	PORT 进入 SLEEP 状态 (LPM)。	0
2	RB_UH_CLR_PORT_SUSP	WO	PORT 退出挂起状态。	0
1	RB_UH_SET_PORT_SUSP	WO	PORT 进入挂起状态。	0
0	RB_UH_SET_PORT_RESET	WO	端口发送复位。	0

18.2.2.17 USBHS 主机端口配置寄存器 (R8_UH_PORT_CFG)

偏移地址: 0x30

位	名称	访问	描述	复位值
7	RB_UH_PD_EN	RW	主机模式下 15K 电阻下拉使能。	0
[6:1]	Reserved	RO	保留。	0
0	RB_UH_HOST_EN	RW	USB 端口模式选择: 1: 端口为主机模式; 0: 端口为设备模式。	0

18.2.2.18 USBHS 主机端口中断使能寄存器 (R8_UH_PORT_INT_EN)

偏移地址: 0x32

位	名称	访问	描述	复位值
[7:6]	Reserved	RO	保留。	0
5	RB_UHIE_PORT_SLP	RW	端口睡眠状态变化中断使能。	0
4	RB_UHIE_PORT_RESET	RW	端口复位状态变化中断使能。	0
3	Reserved	RO	保留。	0
2	RB_UHIE_PORT_SUSP	RW	端口暂停状态变化中断使能。	0
1	RB_UHIE_PORT_EN	RW	端口使能状态变化中断使能。	0
0	RB_UHIE_PORT_CONNECT	RW	端口连接状态变化中断使能。	0

18.2.2.19 USBHS 主机端口测试模式寄存器 (R8_UH_PORT_TEST_CT)

偏移地址: 0x33

位	名称	访问	描述	复位值
[7:5]	Reserved	RO	保留。	0
4	RB_UH_TEST_SE0_NAK	RW	测试 TEST_SE0_NAK。	0
3	RB_UH_TEST_PACKET	RW	测试 TEST_PKT。	0
2	RB_UH_TEST_FORCE_EN	RW	测试模式使能。	0
1	RB_UH_TEST_K	RW	测试输出 K。	0
0	RB_UH_TEST_J	RW	测试输出 J。	0

18.2.2.20 USBHS 主机端口状态寄存器 (R16_UH_PORT_ST)

偏移地址: 0x34

位	名称	访问	描述	复位值
[15:12]	Reserved	RO	保留。	0
11	RB_UHIS_PORT_TEST	RO	端口是否在 TEST 模式。	0
10	RB_UHIS_PORT_HS	RO	端口连接速度是否为高速。	0
9	RB_UHIS_PORT_LS	RO	端口连接速度是否为低速。	0
[8:6]	Reserved	RO	保留。	0

5	RB_UHIS_PORT_SLP	RO	端口睡眠。	0
4	RB_UHIS_PORT_RST	RO	端口复位状态。	1
3	Reserved	RO	保留。	0
2	RB_UHIS_PORT_SUSP	RO	端口暂停状态。	0
1	RB_UHIS_PORT_EN	RO	端口使能。	0
0	RB_UHIS_PORT_CONNECT	RO	端口连接状态。	0

18.2.2.21 USBHS 主机端口状态变化寄存器 (R8_UH_PORT_CHG)

偏移地址: 0x36

位	名称	访问	描述	复位值
[7:6]	Reserved	RO	保留。	0
5	RB_UHIF_PORT_SLP	RW1Z	端口睡眠状态变化, 写 1 清零。	0
4	RB_UHIF_PORT_RESET	RW1Z	端口复位状态变化, 写 1 清零。	0
3	Reserved	RO	保留。	0
2	RB_UHIF_PORT_SUSP	RW1Z	端口暂停状态变化, 写 1 清零。	0
1	RB_UHIF_PORT_EN	RW1Z	端口使能状态变化, 写 1 清零。	0
0	RB_UHIF_PORT_CONNECT	RW1Z	端口连接状态变化, 写 1 清零。	0

18.2.2.22 USBHS 主机 BC 充电控制寄存器 (R32_UH_BC_CTRL)

偏移地址: 0x3C

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
10	RB_UDM_VSRC_ACT	RO	自动模式下, 该位表示 UDM 输出 V_{BC_SRC} , 否则由 RB_UDM_BC_CMPE 控制。 注: UDP 高于 V_{BC_SRC} 但是 UDP 不是高电平时该位为 1, 否则为 0。	0
9	RB_UDM_BC_VSRC	RW	UDM 引脚 BC 协议源电压使能: 1: UDM 引脚输出 BC 协议源电压 V_{BC_SRC} ; 0: 禁止输出。	0
8	RB_UDP_BC_VSRC	RW	UDP 引脚 BC 协议源电压使能: 1: UDP 引脚输出 BC 协议源电压 V_{BC_SRC} ; 0: 禁止输出。	0
7	Reserved	RO	保留。	0
6	RB_BC_AUTO_MODE	RW	自动模式使能: 1: 使能; 0: 关闭。	0
5	RB_UDM_BC_CMPE	RW	UDM 引脚 BC 协议比较器使能: 1: 使能; 0: 关闭。	0
4	RB_UDP_BC_CMPE	RW	UDP 引脚 BC 协议比较器使能: 1: 使能; 0: 关闭。	0
[3:2]	Reserved	RO	保留。	0
1	RB_UDM_BC_CMPO	RO	UDM 引脚 BC 协议比较器状态: 1: UDM 引脚电压高于 BC 协议参考值 V_{BC_REF} ;	0

			0:UDM 引脚电压低于 BC 协议参考值 V_{BC_REF} 。	
0	RB_UDP_BC_CMP0	RO	UDP 引脚 BC 协议比较器状态： 1:UDP 引脚电压高于 BC 协议参考值 V_{BC_REF} ； 0:UDP 引脚电压低于 BC 协议参考值 V_{BC_REF} 。	0

18.2.3 HSI 寄存器描述

表 18-3 HSI 相关寄存器列表

名称	访问地址	描述	复位值
R32_HSI_CAL_CR	0x40030200	HSI 校准控制寄存器	0x0021C045

18.2.3.1 HSI 时钟校准控制寄存器 (HSI_CAL_CR)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			CLK_SEL	Reserved											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												SOF_FREE	SFT_RST	CAL_EN	CAL_RST

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	CLK_SEL	RW	时钟选择： 1: 60MHz/8； 0: 60MHz。	0
[27:4]	Reserved	RO	保留。	0x21C04
3	SOF_FREE	RW	上行接口进入使能模式： 1: 使能； 0: 关闭。	0
2	SFT_RST	RW	退出细校准模式，接收到 BUS_RESET 该位置位，软件清零。	1
1	CAL_EN	RW	校准使能： 1: 使能； 0: 关闭。	0
0	CAL_RST	RW	校准模块全局复位。	1

第 19 章 USB 3.0 超高速控制器（USBSS）

本章模块描述仅适用于 CH32X315 微控制器产品。

USB 3.0 超高速控制器内置设备控制器、超高速的 USB PHY 物理层收发器，可实现 USB 3.0 接口产品功能，支持 5Gbps 的 USBSS 超高速信号。

USBSS 模块为应用代码提供了链接层寄存器访问接口，用于管理设备的连接和断开、总线状态、电源模式。提供了设备（DEVICE）功能访问接口，用于实现 USB 3.0 协议规范的各种数据传输及上层协议。

USBSS 模块外设基地址：0x40038000。

19.1 主要特征

- 支持 USB 3.0 协议规范和 USB 3.2 Gen1
- 支持 USB Device 设备功能
- 电源管理模式支持 U1/U2/U3 低功耗状态
- 支持控制传输、批量传输、中断传输、实时/同步传输
- 非 0 端点均支持最大 1024 字节的数据包，支持突发模式
- 支持 DMA 方式直接访问各端点缓冲区的数据
- 自研控制器和收发器，高速一体化设计，实测每秒 450Mbytes

19.2 寄存器描述

USBSS 相关寄存器分为 3 个部分：

- USBSS 全局寄存器
- USBSS 设备寄存器
- USBSS LINK 控制寄存器

19.2.1 全局寄存器描述

表 19-1 USBSS 全局寄存器列表

名称	访问地址	描述	复位值
R32_USBSS_CTRL	0x40038070	USBSS 控制寄存器	0x00000006
R32_USBSS_STATUS	0x40038074	USBSS 状态寄存器	0x00000000
R32_UH_TX_DMA R32_UEP0_TX_DMA	0x4003808C	发送缓冲区地址寄存器	0xFFFFFFFF
R32_UH_RX_DMA R32_UEP0_RX_DMA	0x40038090	接收缓冲区地址寄存器	0xFFFFFFFF

19.2.1.1 USBSS 控制寄存器（R32_USBSS_CTRL）

偏移地址：0x70

位	名称	访问	描述	复位值
31	Reserved	RO	保留。	0
[30:24]	RB_DEV_ADDR	RW	该 USB 设备的地址。	0
23	RB_UIE_FIFO_RXOV	RW	接收 FIFO 溢出中断使能： 1：使能； 0：关闭。	0

22	RB_UIE_FIFO_TXOV	RW	发送 FIFO 溢出中断使能： 1：使能； 0：关闭。	0
21	Reserved	RO	保留。	0
20	RB_UIE_ITP	RW	发送 ITP 完成中断使能： 1：使能； 0：关闭。	0
19	RB_UIE_RX_PING	RW	接收 PING-TP 完成中断使能： 1：使能； 0：关闭。	0
18	RB_UDIE_STATUS	RW	设备模式：接收 STATUS 事务完成中断使能： 1：使能； 0：关闭。	0
17	RB_UDIE_SETUP	RW	设备模式：接收 SETUP 事务完成中断使能： 1：使能； 0：关闭。	0
16	RB_UIE_TRANSFER	RW	USB 事务完成中断使能： 1：使能； 0：关闭。	0
15	Reserved	RO	保留。	0
14	RB_TX_ERDY_MODE	RW	设备模式下使用： 1：禁止 ERDY-TP 插入到两个 DPH 包之间； 0：允许 ERDY-TP 插入到两个 DPH 包之间。	0
[13:6]	Reserved	RO	保留。	0
5	RB_SETUP_FLOW	RW	SETUP 事务流控： 1：接收到 SETUP 事务后，进入流控，需要设备； 0：接收到 SETUP 事务后，不需要流控。	0
4	Reserved	RO	保留。	0
3	RB_DMA_MODE	RW	1：进行突发传输 DPH 时，不预取下一包数据到 FIFO 中； 0：进行突发传输 DPH 时，预取下一包数据到 FIFO 中。 注：开启预取可以让突发的 DPH 包间隔最小，提高传输带宽，默认预取。	0
2	RB_FORCE_RST	RW	协议层及 FIFO 模块复位，需要软件清零： 1：复位； 0：不复位。	1
1	RB_USB_CLR_ALL	RW	复位所有软件配置寄存器，高有效，需要软件清零； 清除所有中断标志、清除设备地址，清除所有端点的配置。 注：设备模式下，应在收到 HOT_RESET/WARM_RESET 后置位该位，然后清零。	1

0	RB_DMA_EN	RW	使能 DMA： 1：使能，控制器可访问 SRAM 中数据； 0：禁止，控制器无法访问 SRAM 中数据。	0
---	-----------	----	--	---

19.2.1.2 USBSS 状态寄存器 (R32_USBSS_STATUS)

偏移地址：0x74

位	名称	访问	描述	复位值
[31:13]	Reserved	R0	保留。	0
12	RB_EP_DIR	RW	当前有传输完成中断标志的端点的方向，如果收发同时有中断标志，那么该位为 1，即优先处理发送（SETUP/STATUS 独立中断）： 1：发送（IN）； 0：接收（OUT）。	0
11	Reserved	R0	保留。	0
[10:8]	RB_EP_ID	RW	当前有传输完成中断标志的端点号，如果多个端点同时有中断标志，按照端点类型优先级顺序如下（高->低）：同步传输>控制传输>块传输/中断传输，同一端点类型端点号越小优先级越高。	0
7	RB_UIF_FIFO_RXOV	RW1Z	接收 FIFO 溢出中断标志位： 1：中断已使能； 0：中断未使能。	0
6	RB_UIF_FIFO_TXOV	RW1Z	发送 FIFO 溢出中断标志位： 1：中断已使能； 0：中断未使能。	0
5	Reserved	R0	保留。	0
4	RB_UIF_ITP	RW1Z	发送 ITP 完成中断标志位： 1：中断已使能； 0：中断未使能。	0
3	RB_UIF_RX_PING	RW1Z	接收 PING-TP 完成中断标志位： 1：中断已使能； 0：中断未使能。	0
2	RB_UDIF_STATUS	RW1Z	设备模式：接收 STATUS 事务完成中断标志位。 1：中断已使能； 0：中断未使能。	0
1	RB_UDIF_SETUP	RW1Z	设备模式：接收 SETUP 事务完成中断标志位。 1：中断已使能； 0：中断未使能。	0
0	RB_UIF_TRANSFER	RW1Z	USB 事务完成中断标志位： 1：中断已使能； 0：中断未使能。	0

19.2.1.3 发送缓冲区地址寄存器 (R32_UH_TX_DMA/U3EP0_TX_DMA)

偏移地址: 0x8C

位	名称	访问	描述	复位值
[31:0]	U3EP0_TX_DMA	RW	端点 0 发送缓冲区起始地址。	X

19.2.1.4 接收缓冲区地址寄存器 (R32_UH_RX_DMA/U3EP0_RX_DMA)

偏移地址: 0x90

位	名称	访问	描述	复位值
[31:0]	U3EP0_RX_DMA	RW	端点 0 接收缓冲区起始地址。	X

19.2.2 设备寄存器描述

表 19-2 USBSS 设备寄存器列表

名称	访问地址	描述	复位值
R32_USBSS_ITP	0x40038078	USB 中 ITP 包的 Interval 寄存器	0x00000000
R32_USBSS_ITP_ADJ	0x4003807C	USB 中 ITP 包的 Interval 自适应寄存器	0x00000000
R16_UEP_TX_EN	0x40038080	端点发送使能寄存器	0x00000000
R16_UEP_RX_EN	0x40038082	端点接收使能寄存器	0x00000000
R32_UEP0_TX_CTRL	0x40038084	端点 0 发送控制寄存器	0x00000XXX
R32_UEP0_RX_CTRL	0x40038088	端点 0 接收控制寄存器	0x00000XXX

19.2.2.1 USB 中 ITP 包的 Interval 寄存器 (R32_USBSS_ITP)

偏移地址: 0x78

位	名称	访问	描述	复位值
[31:14]	Reserved	R0	保留。	0
[13:0]	REG_ITP_INTERVAL	R0	接收的 ITP 中 Bus interval Counter 字段。 注: Bus Interval Counter 每 125us 加一次。	0

19.2.2.2 USB 中 ITP 包的 Interval 自适应寄存器 (R32_USBSS_ITP_ADJ)

偏移地址: 0x7C

位	名称	访问	描述	复位值
[31:21]	Reserved	R0	保留。	0
[20:8]	ITP_DELTA	R0	设备模式下接收的 ITP 中 ITS 的高 13bit (Delta), 表示从当前 ITP 包的开始到前一个总线间隔边界的时间差值。	0
7	ITP_DELAYED	R0	设备模式下, 接收的 ITP 中 Link Control Word 的 Delayed 位, 当 ITP 被延迟传输时为 1。	0
[6:0]	ITP_ADJ_CR	R0	设备模式下, 接收的 ITP 中 Bus Interval Adjustment Control 字段。	0

19.2.2.3 端点发送使能寄存器 (R16_UEP_TX_EN)

偏移地址: 0x80

位	名称	访问	描述	复位值
[15:1]	RB_EP_TX_EN	RW	端点 1~15 上传使能： 1：使能； 0：禁止。	0
0	Reserved	RO	保留。	0

19.2.2.4 端点接收使能寄存器 (R16_UEP_RX_EN)

偏移地址：0x82

位	名称	访问	描述	复位值
[15:1]	RB_EP_RX_EN	RW	端点 1~15 下传使能： 1：使能； 0：禁止。	0
0	Reserved	RO	保留。	0

19.2.2.5 端点 0 发送控制寄存器 (R32_UEP0_TX_CTRL)

偏移地址：0x84

位	名称	访问	描述	复位值
31	RB_UIF_EP0_TX_ACT	RW	上传事务完成中断标志，软件写 0 清零，由硬件置 1。	0
[20:26]	Reserved	RO	保留。	0
25	RB_EP0_TX_FLOW	RO	完成 NRDY-TP 发送（应答）的标志。	0
24	RB_EP0_TX_PP	RO	接收的 ACK-TP 中的 PP 位。	0
23	RB_EP0_TX_ERDY	RW	该位写 1，发送 ERDY，ERDY 发送完成后该位硬件自动清零。	0
[22:21]	RB_EP0_TX_RES[1:0]	RW	对 ACK-TP (nump≠0) 的应答： 00：NRDY-TP； 01：DPH； 10：STALL-TP； 11：不应答（无效）。 IN 事务完成后自动清零。	0
[20:16]	RB_EP0_TX_SEQ[4:0]	RW	端点当前序列号，接收到 SETUP 事务后，该位自动清零。	0
[15:11]	Reserved	RO	保留。	0
[10:0]	RB_EP0_TX_LEN[10:0]	RW	端点发送长度寄存器，最大值为 512B。	X

19.2.2.6 端点 0 接收控制寄存器 (R32_UEP0_RX_CTRL)

偏移地址：0x88

位	名称	访问	描述	复位值
31	RB_UIF_EP0_RX_ACT	RW	下传事务完成中断标志，软件写 0 清零，由硬件置 1。	0
[30:25]	Reserved	RO	保留。	0
24	RB_EP0_RX_PP	RO	接收的 DPH 中的 PP 位。	0
23	RB_EP0_RX_ERDY	RW	该位写 1，发送 ERDY，ERDY 发送完成后该位硬件自动清零。	0
[22:21]	RB_EP0_RX_RES[1:0]	RW	对 DPH 的应答：	0

			00: NRDY-TP; 01: ACK-TP; 10: STALL-TP; 11: 不应答（无效）。 SETUP/OUT 事务完成后 EPn_R_RES 自动清零；另外 SETUP 包直接应答 ACK-TP，与此无关。	
[20:16]	RB_EP0_RX_SEQ[4:0]	RW	端点期望接收的序列号。	0
[15:11]	Reserved	R0	保留。	0
[10:0]	RB_EP0_RX_LEN[10:0]	R0	端点接收长度寄存器。	X

19.2.3 设备寄存器—端点 1~4 发送相关寄存器

表 19-3 端点 1 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP1_TX_CFG	0x400380C0	端点 1 配置寄存器	0x86
R8_UEP1_TX_CR	0x400380C1	端点 1 控制寄存器	0x10
R8_UEP1_TX_SEQ	0x400380C2	端点 1 序列号寄存器	0x00
R8_UEP1_TX_ST	0x400380C3	端点 1 状态寄存器	0x00
R8_UEP1_TX_CHAIN_CR	0x400380C4	端点 1 CHAIN 控制寄存器	0x00
R8_UEP1_TX_CHAIN_ST	0x400380C5	端点 1 CHAIN 状态寄存器	0x00
R16_UEP1_TX_CHAIN_LEN	0x400380C6	端点 1 CHAIN 发送最后一包长度	0x0000
R8_UEP1_TX_CHAIN_EXP_NUMP	0x400380C8	端点 1 期望发送 NUMP 个数	0x00
R8_UEP1_TX_CHAIN_NUMP	0x400380C9	端点 1 已经发送 NUMP 个数	0x00
R16_UEP1_TX_DMA_OFS	0x400380CA	端点 1 的 DMA 偏移长度	0x0400
R32_UEP1_TX_DMA	0x400380CC	端点 1 的 DMA 起始地址	0x00000000

表 19-4 端点 2 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP2_TX_CFG	0x400380E0	端点 2 配置寄存器	0x86
R8_UEP2_TX_CR	0x400380E1	端点 2 控制寄存器	0x10
R8_UEP2_TX_SEQ	0x400380E2	端点 2 序列号寄存器	0x00
R8_UEP2_TX_ST	0x400380E3	端点 2 状态寄存器	0x00
R8_UEP2_TX_CHAIN_CR	0x400380E4	端点 2 CHAIN 控制寄存器	0x00
R8_UEP2_TX_CHAIN_ST	0x400380E5	端点 2 CHAIN 状态寄存器	0x00
R16_UEP2_TX_CHAIN_LEN	0x400380E6	端点 2 CHAIN 发送最后一包长度	0x0000
R8_UEP2_TX_CHAIN_EXP_NUMP	0x400380E8	端点 2 期望发送 NUMP 个数	0x00
R8_UEP2_TX_CHAIN_NUMP	0x400380E9	端点 2 已经发送 NUMP 个数	0x00
R16_UEP2_TX_DMA_OFS	0x400380EA	端点 2 的 DMA 偏移长度	0x0400
R32_UEP2_TX_DMA	0x400380EC	端点 2 的 DMA 起始地址	0x00000000

表 19-5 端点 3 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP3_TX_CFG	0x40038100	端点 3 配置寄存器	0x86
R8_UEP3_TX_CR	0x40038101	端点 3 控制寄存器	0x10

R8_UEP3_TX_SEQ	0x40038102	端点 3 序列号寄存器	0x00
R8_UEP3_TX_ST	0x40038103	端点 3 状态寄存器	0x00
R8_UEP3_TX_CHAIN_CR	0x40038104	端点 3 CHAIN 控制寄存器	0x00
R8_UEP3_TX_CHAIN_ST	0x40038105	端点 3 CHAIN 状态寄存器	0x00
R16_UEP3_TX_CHAIN_LEN	0x40038106	端点 3 CHAIN 发送最后一包长度	0x0000
R8_UEP3_TX_CHAIN_EXP_NUMP	0x40038108	端点 3 期望发送 NUMP 个数	0x00
R8_UEP3_TX_CHAIN_NUMP	0x40038109	端点 3 已经发送 NUMP 个数	0x00
R16_UEP3_TX_DMA_OFS	0x4003810A	端点 3 的 DMA 偏移长度	0x0400
R32_UEP3_TX_DMA	0x4003810C	端点 3 的 DMA 起始地址	0x00000000

表 19-6 端点 4 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP4_TX_CFG	0x40038120	端点 4 配置寄存器	0x86
R8_UEP4_TX_CR	0x40038121	端点 4 控制寄存器	0x10
R8_UEP4_TX_SEQ	0x40038122	端点 4 序列号寄存器	0x00
R8_UEP4_TX_ST	0x40038123	端点 4 状态寄存器	0x00
R8_UEP4_TX_CHAIN_CR	0x40038124	端点 4 CHAIN 控制寄存器	0x00
R8_UEP4_TX_CHAIN_ST	0x40038125	端点 4 CHAIN 状态寄存器	0x00
R16_UEP4_TX_CHAIN_LEN	0x40038126	端点 4 CHAIN 发送最后一包长度	0x0000
R8_UEP4_TX_CHAIN_EXP_NUMP	0x40038128	端点 4 期望发送 NUMP 个数	0x00
R8_UEP4_TX_CHAIN_NUMP	0x40038129	端点 4 已经发送 NUMP 个数	0x00
R16_UEP4_TX_DMA_OFS	0x4003812A	端点 4 的 DMA 偏移长度	0x0400
R32_UEP4_TX_DMA	0x4003812C	端点 4 的 DMA 起始地址	0x00000000

19.2.3.1 端点 n 配置寄存器 (R8_UEPn_TX_CFG) (n=1~4)

偏移地址: $0xC0 + (n-1) * 0x20$

位	名称	访问	描述	复位值
7	RB_EP_TX_CHAIN_AUTO	RW	CHAIN 自动切换模式, 推荐使用该模式。	1
6	RB_EP_TX_FIFO_MODE	RW	该位为 1 表示当前端点使用 FIFO 模式, 在该位为 1 前, 应先配置好 FIFO 的起始地址和结束地址。	0
5	RB_EP_TX_FIFO_CFG	RW	1: 访问偏移地址 $0xC \sim 0xF$, 操作对象为 UEP_DMA[31:16]/UEP_DMA[15:0]; 0: 访问偏移地址 $0xC \sim 0xF$, 操作对象为 UEP_DMA。	0
4	Reserved	RO	保留。	0
3	RB_EP_TX_EOB_MODE	RW	1: 发送短包, 则 ACK-TP 中 EOB/LPF=0; 0: 发送短包, 则 ACK-TP 中 EOB/LPF=1。 注: CHAIN_ST 的 EOB_LPF 与该模式置位的 EOB/LPF 是或的关系; 该位只是针对短包, 而 CHAIN_ST→EOB_LPF 针对于该 CHAIN 的最后一包, 与包长无关。	0
2	RB_EP_TX_ERDY_AUTO	RW	ERDY 自动模式, 硬件会发送 ERDY, 无需软件控制; 同步端点建议清零该位。	1
1	RB_EP_TX_SEQ_AUTO	RW	1: 禁止软件写 R16_EPn_ST→EP_SEQ_NUM;	1

			0: 允许软件写 R16_EPn_ST→EP_SEQ_NUM。	
0	RB_EP_TX_ISO_MODE	RW	为 1 表示当前端点为同步端点。	0

19.2.3.2 端点 n 控制寄存器 (R8_UEPn_TX_CR) (n=1~4)

偏移地址: $0xC1 + (n-1) * 0x20$

位	名称	访问	描述	复位值
7	RB_EP_TX_HALT	RW	端点停止, 高有效, 端点停止对 DPH 应答 STALL。	0
6	RB_EP_TX_CLR	RW1	写 1 清除端点所有配置值及状态, 除了 UEP_CFG。	0
5	RB_EP_TX_CHAIN_CLR	RW1	写 1 清除所有 CHAIN 配置值及状态。	0
[4:0]	RB_EP_TX_ERDY_NUMP	RW	硬件发送 ERDY-TP 的 NUMP 字段, 一般配置值为支持的突发个数; 例如支持 16 级突发, 该字段配置值为 16。	0x10

19.2.3.3 端点 n 序列号寄存器 (R8_UEPn_TX_SEQ) (n=1~4)

偏移地址: $0xC2 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:5]	Reserved	RO	保留。	0
[4:0]	RB_TX_EP_SEQ_NUM	RW	端点当前序列号, 在非 SEQ_AUTO 模式下可写, SEQ_AUTO 模式下只读。	0

19.2.3.4 端点 n 状态寄存器 (R8_UEPn_TX_ST) (n=1~4)

偏移地址: $0xC3 + (n-1) * 0x20$

位	名称	访问	描述	复位值
7	RB_TX_EP_INT_FLAG	RO	端点当前中断标志, 该位只读, 所有的 CHAIN_IF 为 0 则该位为 0, 否则为 1。	0
6	RB_TX_EP_FC_ST	RW1Z	端点当前流控状态, 写 1 清零。	0
5	RB_TX_EP_ERDY_REQ	RW1	表示当前处于发送 ERDY 中; 对该位写 1 将发送 ERDY, 在非 ERDY_AUTO 模式下使用。	0
4	RB_TX_CHAIN_RES	RO	CHAIN 应答状态, 对应于 4 个独立的 CHAIN: 1: 应答 ACK_TP; 0: 应答 NRDY-TP。 注: 端点停止模式下 ($EP_HALT=1$), 应答 STALL, 该位不起作用。	0
[3:0]	RB_TX_CHAIN_EN	RO	CHAIN 使能状态, 对应于 4 个独立的 CHAIN。	0

19.2.3.5 端点 n CHAIN 控制寄存器 (R8_UEPn_TX_CHAIN_CR) (n=1~4)

偏移地址: $0xC4 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:6]	RB_TX_CUR_USE	RO	当前使用的 CHAIN 序列号。	0
[5:4]	RB_TX_CUR_CFG	RO	当前配置的 CHAIN 序列号。	0
3	Reserved	RO	保留。	0
2	RB_TX_FORCE_RET	RW	该位有效强制返回选中的 CHAIN 状态机配	0

			置。	
[1:0]	RB_TX_RET_SEL	RW	当 FORCE_RET 有效时, 该位表示返回的 CHAIN 状态及配置。	0

19.2.3.6 端点 n CHAIN 状态寄存器 (R8_UEPn_TX_CHAIN_ST) (n=1~4)

偏移地址: $0xC5 + (n-1) * 0x20$

位	名称	访问	描述	复位值
7	RB_TX_CHAIN_EN	RO	当前使用的 CHAIN 使能, 在配置完 UEP_CHAIN_NUMP 寄存器后自动硬件自动置 1, 该 CHAIN 传输结束后自动清零。	0
6	RB_TX_CHAIN_IF	WO	该位只写, 写 1 释放当前 CHAIN_IF; 当前 CHAIN 的 NUMP_EMPTY 为 1 产生该中断。	0
5	RB_TX_EOB_LPF	RW	当前 CHAIN 的最后一包 DPH 中 EOB/LPF 位: 对于批量传输, 该位置 1 后, CHAIN 传输结束后进入流控 (End Of Block), 不会和下一个 CHAIN 链接到一起发送; 对于同步传输, 该位置 1 后, CHAIN 传输结束后, 该微帧不在发送 DPH, 表示最后一包为此微帧最后一包 (LAST PACKET FLAG)。	0
4	Reserved	RO	保留。	0
3	RB_TX_NUMP_EMPTY	RO	当前 CHAIN 中 NUMP 为 0, 则该位置 1。	0
2	RB_TX_DPH_PP	RW	当前收到的 DPH 中 PP 位状态。	0
[1:0]	RB_TX_CHAIN_NO	RW	当前产生中断的 CHAIN 序列号。	0

19.2.3.7 端点 n CHAIN 发送最后一包长度 (R16_UEPn_TX_CHAIN_LEN) (n=1~4)

偏移地址: $0xC6 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[15:11]	Reserved	RO	保留。	0
[10:0]	CHAIN_TX_LEN	RW	该 CHAIN 发送最后一包的长度。	0

19.2.3.8 端点 n 期望发送 NUMP 个数 (R8_UEPn_TX_CHAIN_EXP_NUMP) (n=1~4)

偏移地址: $0xC8 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:0]	TX_CHAIN_EXP_NUMP	RW	当前完成的 CHAIN 可发送的 DPP 包个数。	0

19.2.3.9 端点 n 已经发送 NUMP 个数 (R8_UEPn_TX_CHAIN_NUMP) (n=1~4)

偏移地址: $0xC9 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:0]	TX_CHAIN_NUMP	RW	当前已经传输 DPP 包个数; 对在 CHIN_EN 为 0 时, 写 UEP_CHAIN_NUMP 同时该寄存器会自动清零。	0

19.2.3.10 端点 n 的 DMA 偏移长度 (R16_UEPn_TX_DMA_OFS) (n=1~4)

偏移地址: $0xCA + (n-1) * 0x20$

位	名称	访问	描述	复位值
[15:0]	CHAIN_TX_DMA_OFS	RW	该 CHAIN 中 DPP 的偏移地址。	0x0400

19.2.3.11 端点 n 的 DMA 起始地址 (R32_UEPn_TX_DMA) (n=1~4)

偏移地址: $0xCC + (n-1) * 0x20$

位	名称	访问	描述	复位值
[31:0]	CHAIN_TX_DMA	RW	普通模式下: 该 CHAIN 发送数据的 DMA 起始地址。 FIFO 模式下: FIFO 起始地址在 SRAM 中的映射地址的 16~23 位; FIFO 结束地址在 SRAM 中的映射地址的 16~23 位。	0

19.2.4 设备寄存器—端点 1~4 接收相关寄存器

表 19-10 端点 1 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP1_RX_CFG	0x400380D0	端点 1 配置寄存器	0x86
R8_UEP1_RX_CR	0x400380D1	端点 1 控制寄存器	0x10
R8_UEP1_RX_SEQ	0x400380D2	端点 1 序列号寄存器	0x00
R8_UEP1_RX_ST	0x400380D3	端点 1 状态寄存器	0x00
R8_UEP1_RX_CHAIN_CR	0x400380D4	端点 1 CHAIN 控制寄存器	0x00
R8_UEP1_RX_CHAIN_ST	0x400380D5	端点 1 CHAIN 状态寄存器	0x00
R16_UEP1_RX_CHAIN_LEN	0x400380D6	端点 1 CHAIN 接收到的最后一包长度	0x0000
R8_UEP1_RX_CHAIN_MAX_NUMP	0x400380D8	端点 1 可接收 NUMP 个数	0x00
R8_UEP1_RX_CHAIN_NUMP	0x400380D9	端点 1 已经接收到的 NUMP 个数	0x00
R16_UEP1_RX_DMA_OFS	0x400380DA	端点 1 的 DMA 偏移长度	0x0400
R32_UEP1_RX_DMA	0x400380DC	端点 1 的 DMA 起始地址	0x00000000

表 19-11 端点 2 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP2_RX_CFG	0x400380F0	端点 2 配置寄存器	0x86
R8_UEP2_RX_CR	0x400380F1	端点 2 控制寄存器	0x10
R8_UEP2_RX_SEQ	0x400380F2	端点 2 序列号寄存器	0x00
R8_UEP2_RX_ST	0x400380F3	端点 2 状态寄存器	0x00
R8_UEP2_RX_CHAIN_CR	0x400380F4	端点 2 CHAIN 控制寄存器	0x00
R8_UEP2_RX_CHAIN_ST	0x400380F5	端点 2 CHAIN 状态寄存器	0x00
R16_UEP2_RX_CHAIN_LEN	0x400380F6	端点 2 CHAIN 接收到的最后一包长度	0x0000
R8_UEP2_RX_CHAIN_MAX_NUMP	0x400380F8	端点 2 可接收 NUMP 个数	0x00
R8_UEP2_RX_CHAIN_NUMP	0x400380F9	端点 2 已经接收到的 NUMP 个数	0x00

R16_UEP2_RX_DMA_OFS	0x400380FA	端点 2 的 DMA 偏移长度	0x0400
R32_UEP2_RX_DMA	0x400380FC	端点 2 的 DMA 起始地址	0x00000000

表 19-12 端点 3 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP3_RX_CFG	0x40038110	端点 3 配置寄存器	0x86
R8_UEP3_RX_CR	0x40038111	端点 3 控制寄存器	0x10
R8_UEP3_RX_SEQ	0x40038112	端点 3 序列号寄存器	0x00
R8_UEP3_RX_ST	0x40038113	端点 3 状态寄存器	0x00
R8_UEP3_RX_CHAIN_CR	0x40038114	端点 3 CHAIN 控制寄存器	0x00
R8_UEP3_RX_CHAIN_ST	0x40038115	端点 3 CHAIN 状态寄存器	0x00
R16_UEP3_RX_CHAIN_LEN	0x40038116	端点 3 CHAIN 接收到的最后一包长度	0x0000
R8_UEP3_RX_CHAIN_MAX_NUMP	0x40038118	端点 3 可接收 NUMP 个数	0x00
R8_UEP3_RX_CHAIN_NUMP	0x40038119	端点 3 已经接收到的 NUMP 个数	0x00
R16_UEP3_RX_DMA_OFS	0x4003811A	端点 3 的 DMA 偏移长度	0x0400
R32_UEP3_RX_DMA	0x4003811C	端点 3 的 DMA 起始地址	0x00000000

表 19-13 端点 4 接收相关寄存器列表

名称	访问地址	描述	复位值
R8_UEP4_RX_CFG	0x40038130	端点 4 配置寄存器	0x86
R8_UEP4_RX_CR	0x40038131	端点 4 控制寄存器	0x10
R8_UEP4_RX_SEQ	0x40038132	端点 4 序列号寄存器	0x00
R8_UEP4_RX_ST	0x40038133	端点 4 状态寄存器	0x00
R8_UEP4_RX_CHAIN_CR	0x40038134	端点 4 CHAIN 控制寄存器	0x00
R8_UEP4_RX_CHAIN_ST	0x40038135	端点 4 CHAIN 状态寄存器	0x00
R16_UEP4_RX_CHAIN_LEN	0x40038136	端点 4 CHAIN 接收到的最后一包长度	0x0000
R8_UEP4_RX_CHAIN_MAX_NUMP	0x40038138	端点 4 可接收 NUMP 个数	0x00
R8_UEP4_RX_CHAIN_NUMP	0x40038139	端点 4 已经接收到的 NUMP 个数	0x00
R16_UEP4_RX_DMA_OFS	0x4003813A	端点 4 的 DMA 偏移长度	0x0400
R32_UEP4_RX_DMA	0x4003813C	端点 4 的 DMA 起始地址	0x00000000

19.2.4.1 端点 n 配置寄存器 (R8_UEPn_RX_CFG) (n=1~4)

偏移地址: $0xD0 + (n-1) * 0x20$

位	名称	访问	描述	复位值
7	RB_EP_RX_CHAIN_AUTO	RW	CHAIN 自动切换模式, 推荐使用该模式。	1
6	RB_EP_RX_FIFO_MODE	RW	该位为 1 表示当前端点使用 FIFO 模式, 在该位为 1 前, 应先配置好 FIFO 的起始地址和结束地址。	0
5	RB_EP_RX_FIFO_CFG	RW	1: 访问偏移地址 $0xC \sim 0xF$, 操作对象为 UEP_DMA; 0: 访问偏移地址 $0xC \sim 0xF$, 操作对象为 R16_EPn_FIFO_START/R16_EPn_FIFO_DEST	0

			。	
4	RB_EP_RX_TOUT_MODE	RW	该位为 1，当接收连续突发包之后，PP=1 且不是短包，超时未收到 DPH，产生 TOUT_IF 中断。	0
3	RB_EP_RX_NRDY_MODE	RW	该位为 1，当接收到短包或 DPH (PP=0)，清除所有 CHAIN_EN，将导致对后面的 DPH 应答 NRDY；需要软件重新配置。	0
2	RB_EP_RX_ERDY_AUTO	RW	ERDY 自动模式，硬件会发送 ERDY，无需软件控制；同步端点建议清零该位；	1
1	RB_EP_RX_SEQ_AUTO	RW	1：禁止软件写 R16_EPn_ST→EP_SEQ_NUM； 0：允许软件写 R16_EPn_ST→EP_SEQ_NUM。	1
0	RB_EP_RX_ISO_MODE	RW	为 1 表示当前端点为同步端点	0

19.2.4.2 端点 n 控制寄存器 (R8_UEPn_RX_CR) (n=1~4)

偏移地址：0xD1 + (n-1) * 0x20

位	名称	访问	描述	复位值
7	RB_EP_RX_HALT	RW	端点停止，高有效，端点停止对 DPH 应答 STALL。	0
6	RB_EP_RX_CLR	RW1Z	写 1 清除端点所有配置值及状态，除了 UEP_CFG。	0
5	RB_EP_RX_CHAIN_CLR	RW1Z	写 1 清除所有 CHAIN 配置值及状态。	0
[4:0]	RB_EP_RX_ERDY_NUMP	RW	硬件发送 ERDY-TP 的 NUMP 字段，一般配置值为支持的突发个数；例如支持 16 级突发，该字段配置值为 16。	0x10

19.2.4.3 端点 n 序列号寄存器 (R8_UEPn_RX_SEQ) (n=1~4)

偏移地址：0xD2 + (n-1) * 0x20

位	名称	访问	描述	复位值
[7:5]	Reserved	RO	保留。	0
[4:0]	RB_EP_RX_SEQ_NUM	RW	端点当前序列号，在非 SEQ_AUTO 模式下可写，SEQ_AUTO 模式下只读。 注：一般情况下，该字段由硬件自动控制，软件无需写 EP_SEQ_NUM。	0

19.2.4.4 端点 n 状态寄存器 (R8_UEPn_RX_ST) (n=1~4)

偏移地址：0xD3 + (n-1) * 0x20

位	名称	访问	描述	复位值
7	RB_EP_RX_INT_FLAG	RO	端点当前中断标志，该位只读，所有的 CHAIN_IF 为 0 则该位为 0，否则为 1。	0
6	RB_EP_RX_FC_ST	RW1Z	端点当前流控状态，写 1 清零。	0
5	RB_EP_RX_ERDY_REQ	RW1	表示当前处于发送 ERDY 中； 对该位写 1 将发送 ERDY，在非 ERDY_AUTO 模式下使用。	0
4	RB_EP_RX_CHAIN_RES	RO	CHAIN 应答状态，对应于 4 个独立的 CHAIN： 1：应答 ACK_TP；	0

			0: 应答 NRDY-TP。 注: 端点停止模式下 ($EP_HALT=1$), 应答 STALL, 该位不起作用。	
[3:0]	RB_EP_RX_CHAIN_EN	R0	CHAIN使能状态, 对应于4个独立的CHAIN。	0

19.2.4.5 端点 n CHAIN 控制寄存器 (R8_UEPn_RX_CHAIN_CR) (n=1~4)

偏移地址: $0xD4 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:6]	RB_EP_RX_CUR_USE	R0	当前使用的 CHAIN 序列号。	0
[5:4]	RB_EP_RX_CUR_CFG	R0	当前配置的 CHAIN 序列号。	0
3	Reserved	R0	保留。	0
2	RB_EP_RX_FORCE_RET	RW	该位有效强制返回选中的 CHAIN 状态机配置。	0
[1:0]	RB_EP_RX_RET_SEL	RW	当 FORCE_RET 有效时, 该位表示返回的 CHAIN 状态及配置。	0

19.2.4.6 端点 n CHAIN 状态寄存器 (R8_UEPn_RX_CHAIN_ST) (n=1~4)

偏移地址: $0xD5 + (n-1) * 0x20$

位	名称	访问	描述	复位值
7	RB_EP_RX_CHAIN_EN	R0	当前使用的 CHAIN 使能, 在配置完 UEP_CHAIN_NUMP 寄存器后自动硬件自动置 1, 该 CHAIN 传输结束后自动清零。	0
6	RB_EP_RX_CHAIN_IF	RW1	该位只写, 写 1 释放当前 CHAIN_IF; 满足一下任一条件, 则产生该中断: 1. 当前接收的包长度小于 1024; 2. 非同步端点接收的 DPH 中 PP 为 0; 3. 同步端点接收的 DPH 中 LPF 为 1; 4. 当前 CHAIN 的 NUMP_EMPTY 为 1; 5. 当 DPH 完成之后 4us 未收到 DPH 产生中断 (可选)。 当收到短包, 可选硬件自动 NRDY 或关闭所有 CHAIN; 当收到 PP=0, 可选硬件自动 NRDY 或关闭所有 CHAIN; 超时未收到 DPP, 可选硬件自动 NRDY 或关闭所有 CHAIN。 同步模式如果没有收到预期的包个数 (CRC 错误)	0
5	RB_EP_RX_LPF_FLAG	R0	仅同步下传端点使用, 当前接收的 DPH 中 LPF 状态。	0
4	RB_EP_RX_ISO_PKT_ERR	R0	仅同步下传端点使用, 当前接收的 DPP 中有 CRC32 错误。	0
3	RB_EP_RX_NUMP_EMPTY	R0	当前 CHAIN 中 NUMP 为 0, 则该位置 1。	0
2	RB_EP_RX_DPH_PP	R0	当前收到的 DPH 中 PP 位状态。	0
[1:0]	RB_EP_RX_CHAIN_NO	R0	当前产生中断的 CHAIN 序列号。	0

19.2.4.7 端点 n CHAIN 接收到的最后一包长度 (R16_UEPn_RX_CHAIN_LEN) (n=1~4)

偏移地址: $0xD6 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[15:11]	Reserved	R0	保留。	0
[10:0]	RB_EP_RX_CHAIN_RX_LEN	R0	当前完成的 CHAIN 接收到最后一包的长度。	0

19.2.4.8 端点 n 可接收 NUMP 个数 (R8_UEPn_RX_CHAIN_MAX_NUMP) (n=1~4)

偏移地址: $0xD8 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:0]	RX_CHAIN_MAX_NUMP	RW	该 CHAIN 可接收的 DPP 包个数。	0

19.2.4.9 端点 n 已经接收到的 NUMP 个数 (R8_UEPn_RX_CHAIN_NUMP) (n=1~4)

偏移地址: $0xD9 + (n-1) * 0x20$

位	名称	访问	描述	复位值
[7:0]	RX_CHAIN_NUMP	R0	该 CHAIN 已经接收到的 DPP 包个数。	0

19.2.4.10 端点 n 的 DMA 偏移长度 (R16_UEPn_RX_DMA_OFS) (n=1~4)

偏移地址: $0xDA + (n-1) * 0x20$

位	名称	访问	描述	复位值
[15:0]	CHAIN_DMA_OFS	RW	该 CHAIN 中 DPP 的偏移地址。	0x0400

19.2.4.11 端点 n 的 DMA 起始地址 (R32_UEPn_RX_DMA) (n=1~4)

偏移地址: $0xDC + (n-1) * 0x20$

位	名称	访问	描述	复位值
[31:0]	CHAIN_DMA_BA	RW	普通模式下: 该 CHAIN 接收数据的 DMA 起始地址。 FIFO 模式下: FIFO 起始地址在 SRAM 中的映射地址的 16~23 位; FIFO 结束地址在 SRAM 中的映射地址的 16~23 位。	0

19.2.5 USBSS LINK 寄存器描述

表 19-14 USBSS LINK 寄存器列表

名称	访问地址	描述	复位值
R32_LINK_CFG	0x40038000	LINK 配置寄存器	0xC0000128
R32_LINK_CTRL	0x40038004	LINK 控制寄存器	0xFF000013
R32_LINK_INT_CTRL	0x40038008	LINK 中断使能寄存器	0x00000000
R32_LINK_INT_FLAG	0x4003800C	LINK 中断标志寄存器	0x00000000
R32_LINK_STATUS	0x40038010	LINK 状态寄存器	0x00000430
R8_LINK_ITP_PRE	0x40038017	LINK ITP 超时模式寄存器	0x80
R8_LINK_U2_INACT_TIME	0x4003801D	LINK U2 不活动超时计数器阈值寄	0x00

		寄存器	
R8_LINK_U1_WKUP_FILTER	0x40038028	U1 唤醒 LFPS 时长配置寄存器	0x4A
R8_LINK_U2_WKUP_FILTER	0x4003802C	U2 唤醒 LFPS 时长配置寄存器	0x02
R8_LINK_U3_WKUP_FILTER	0x40038030	U3 唤醒 LFPS 时长配置寄存器	0x64
R16_LINK_ISO_DLY	0x40038040	LINK 同步延迟寄存器	0x0028
R16_LINK_LPM_CR	0x40038050	链路电源管理寄存器	0x0180
R32_LINK_LMP_PORT_CAP	0x40038054	PORT_CAP 寄存器	0xXX000000
R32_LINK_LMP_RX_DATA0	0x40038058	LMP 接收数据 0 寄存器	0XXXXXXXXX
R32_LINK_LMP_RX_DATA1	0x4003805C	LMP 接收数据 1 寄存器	0XXXXXXXXX
R32_LINK_LMP_RX_DATA2	0x40038060	LMP 接收数据 2 寄存器	0XXXXXXXXX
R32_LINK_LMP_TX_DATA0	0x40038064	USB 自定义 HP 数据 0 寄存器	0XXXXXXXXX
R32_LINK_LMP_TX_DATA1	0x40038068	USB 自定义 HP 数据 1 寄存器	0XXXXXXXXX
R32_LINK_LMP_TX_DATA2	0x4003806C	USB 自定义 HP 数据 2 寄存器	0XXXXXXXXX

19.2.5.1 LINK 配置寄存器 (R32_LINK_CFG)

偏移地址: 0x00

位	名称	访问	描述	复位值
31	RB_LINK_RESET	RW	LINK 复位, 包括复位状态机及所有中断标志, 高有效。	1
[30:22]	Reserved	RO	保留。	0x100
21	RB_LINK_TOUT_MODE	RW	1: 3.2 SPEC; 0: 3.0 SPEC。 注: 协议版本不同影响 FLOW CONTROL 中的计时器时长: PM_LC_TIMER: 3.2_SPEC: 4us/3.0_SPEC: 3us; PM_ENTRY_TIMER: 3.2_SPEC: 8us/3.0_SPEC: 6us; PEND_HP_TIMER: 3.2_SPEC: 10us/3.0_SPEC: 3us。	0
20	RB_LINK_U1_PING_EN	RW	U1 下发送 PING_FPFS 使能: 1: 发送; 0: 不发送。	0
[19:18]	RB_LINK_SKP_MODE	RW	用于解扰中的 SKP 剔除控制: 00: 低两字节中的低字节为 SKP, 关闭低两字节的解扰使能; 高两字节中的低字节为 SKP, 关闭高两字节的解扰使能; 01/11: 低两字节都为 SKP, 关闭低两字节的解扰使能; 高两字节都为 SKP, 关闭高两字节的解扰使能; 10: 低两字节中的任一字节为 SKP, 关闭低两字节的解扰使能; 高两字节中的任一字节为 SKP, 关闭高两字节的解扰使能。	0
17	RB_LINK_U2_ALLOW	RW	高有效, 在接收到 LGO_U2 后, 响应 LAU 允许进入 U2 状态, 否则在接收到 LGO_U2	0

			后, 响应 LXU 拒绝进入 U2 状态。 注: 对于下行口来说, 该使能跟 U2_TIMEOUT 值有确定关系, U2_TIMEOUT>0, 配置 U2_ALLOW 有效, 反之无效。	
16	RB_LINK_U1_ALLOW	RW	高有效, 在接收到 LG0_U1 后, 响应 LAU 允许进入 U1 状态, 否则在接收到 LG0_U1 后, 响应 LXU 拒绝进入 U1 状态。 注: 对于下行口来说, 该使能跟 U1_TIMEOUT 值有确定关系, U1_TIMEOUT>0, 配置 U1_ALLOW 有效, 反正无效。	0
15	RB_LINK_LTSSM_MODE	RW	链路状态机进入 DISABLE 模式: 1: 按照协议在超时、检测次数等情况下在进入 DISABLED; 0: 不按照协议在超时、检测次数等情况下在进入 DISABLED。	0
14	RB_LINK_LOOPBACK_ACT	RW	用于 LOOPBACK 模式中用于 LOOPBACK 主机控制码型发送 (LOOPBACK 从机保持 0), ACT 为持续一段时间的高电平信号。 1. LOOPBACK 主机需要在此位拉高时发送 BRST 至 LOOPBACK 从机复位 LOOPBACK 从机的错误计数器 (从机回环 BRST)。 2. 在 ACT 处于高电平时 LOOPBACK 主机发送 BDAT 至从机, 从机比较接收到的 BDAT 和加扰编码的 0 是否相等进行错误计数 (从机回环 BDAT)。 3. 在 ACT 拉低时, LOOPBACK 主机发送 BERC 至从机 (从机返回错误计数 BCNT 至主机)。	0
13	RB_LINK_LOOPBACK_EN	RW	允许进入 LOOPBACK 使能位, 高有效, 配合 TX/RX_TS_CFG[3] 中的 LOOPBACK 使能使用, 两者都有效, LINK 才能进入 LOOPBACK 模式 (用于使能 LOOPBACK 从机的数据回环及错误计数, LOOPBACK 主机保持 0)。	0
12	RB_LINK_U2_DET_EN	RW	U2 状态下连接设备的检测方式: 1: 软件主动拉起 U2 状态下连接设备的检测; 0: 硬件自动计时检测 U2 状态下是否连接设备。	0
[11:10]	RB_LINK_CP78_SEL	RW	在 Compliance Pattern 7/8 时, 发送连续 0 或连续 1 的长度: 00: 190 bits; 01: 120 bits; 10: 50 bits; 11: 250 bits。	0
[9:8]	RB_LINK_TX_DEEMPH	RW	发送器 De-Emphasis 控制:	01b

			00: -6.0 dB De-Emphasis; 01: -3.5 dB De-Emphasis (默认值); 10: No De-Emphasis; 11: 保留。 注: 正常工作模式只能为 0/1, 其他值用于 COMPLIANCE。	
7	RB_LINK_TX_SWING	RW	发送器信号摆幅控制, 低摆幅功耗低, 但是影响传输距离: 1: Low Swing (400MV-1200MV); 0: Full Swing (800MV-1200MV)。	0
6	RB_LINK_RX_EQ_EN	RW	接收器均衡使能控制, 协议规定可选。	0
5	RB_LINK_LFPS_RX_PD	RW	LFPS 接收控制, 该位为 1 表示禁用 LFPS 接收。	1
4	RB_LINK_COMPLIANCE_EN	RW	POLLING_LFPS 超时是否进入 COMPLIANCE 模式: 1: 超时进入; 0: 超时不进入。	0
3	RB_LINK_PHY_RESET	RW	PIPE 接口复位: 1: 复位; 0: 清除复位。	1
2	RB_LINK_SS_PLR_SWAP	RW	交换 SSTX 和 SSRX 极性, 如下: 1: SSTXA (SSTXM), SSTXB (SSTXP); SSRXA (SSRXM), SSRXB (SSRXP)。 0: SSTXA (SSTXP), SSTXB (SSTXM), SSRXA (SSRXP), SSRXB (SSRXM)。 注: 该位于自适应的 Rx Polarity 不同的是, Rx Polarity 只交换 SSRXM 和 SSRXP。	0
1	RB_LINK_RX_TERM_EN	RW	接收终端电阻控制: 1: 连接端接电阻; 0: 移除端接电阻。	0
0	RB_LINK_DOWN_MODE	RW	外设类型: 1: Downstream; 0: Upstream。 设备模式时配置成 Upstream。	0

19.2.5.2 LINK 控制寄存器 (R32_LINK_CTRL)

偏移地址: 0x04

位	名称	访问	描述	复位值
[31:24]	LINK_RX_TS_CFG	RO	接收到的链路控制: BIT0: 1: 复位; 0: 正常传输。 BIT1: 保留。 BIT2: 1: 使能 Loopback; 0: 禁用 Loopback。 BIT3: 1: 禁用扰码; 0: 使能扰码。 BIT4~7: 保留。	X
[23:16]	LINK_TX_TS_CFG	RW	发送 TS1/TS2 训练序列的 Link	0

			Configuration: BIT0: 1: HOT_RESET; 0: 正常训练模式。 BIT1: 保留。 BIT2: 1: 使能 Loopback; 0: 禁用 Loopback。 BIT3: 1: 禁用扰码; 0: 使能扰码。 BIT4~7: 保留。 特别地, 保留位必须设为 0, BIT0 和 BIT2 不能同时为 1; 设备模式下, 如果接收到 HOT_RESET 有效, 产生 HOT_RESET 中断标志, 同时 BIT0 由硬件自动置 1, 以响应主机的 HOT_RESET。	
15	LINK_TX_LGO_U3	RW	该位有效后发送 LGO_U3, 高有效, 硬件自动清零; 协议规定接收方不能拒绝进入 U3 状态; 查询 LINK 状态为 U3, 表明进入 U3 低功耗状态, 此时软件应改变当前电源模式为 P3。	0
14	LINK_TX_LGO_U2	RW	该位有效后发送 LGO_U2, 高有效, 硬件自动清零; 如果对方以 LXU 回应, 表明拒绝进入 U2 状态; 如果查询 LINK 状态为 U2, 表明对方接受进入 U2 低功耗状态, 此时软件应改变当前电源模式为 P2。	0
13	LINK_TX_LGO_U1	RW	该位有效后发送 LGO_U1, 高有效, 硬件自动清零; 如果对方以 LXU 回应, 表明拒绝进入 U1 模式; 如果查询 LINK 状态为 U1, 表明对方接受进入 U1 低功耗状态, 此时软件应改变当前电源模式为 P1。	0
12	LINK_POLLING_EN	RW	高有效, 如果 SS.RX_DETECT 检测到 TERM, 将在软件设置该位有效后进行 POLLING 握手。 注: AUTO_MODE[9] 为 1 时, 如果 AUTO_MODE[8] 为 1 且当前电源为 P2, 开始 POLLING_LFPS 握手; AUTO_MODE[9] 为 1 时, 如果 AUTO_MODE[7] 为 1 且当前电源为 P0, 开始 POLLING_LFPS 握手。	0
11	Reserved	RO	保留。	0
10	LINK_LUP_LDN_EN	RW	U0 状态, 无数据情况下, 每 10us 是否发送 LUP、LDN 包: 1: 使能发送; 0: 禁止发送。	0
9	LINK_TX_UX_EXIT	RW1Z	高有效, 硬件自动清零: 1. 如果 LINK 处于 U3 状态, 相当于执行	0

			U3_WAKEUP, U3_WAKEUP 握手失败后, 软件应该在至少 100ms 后重新发起 U3_WAKEUP。如果接收到 U3_WAKEUP 后, 由于某种原因无法返回握手信号, 当准备好进入 U0 后, 应主动发送 U3_WAKEUP。 2. 如果 LINK 处于 U2 状态, 相当于执行 U2_EXIT (LFPS)。 3. 如果 LINK 处于 U1 状态, 相当于执行 U1_EXIT (LFPS)。 4. 如果执行 U1_EXIT/U2_EXIT 握手失败, LINK 进入 INACTIVE。	
8	LINK_TX_WARM_RST	RW1Z	高有效, 由软件清零。该位有效将会发送 WARM_RESET。 设备模式下: 设备控制器在检测到主机持续发送 18ms 后的 WARM_RESET 后会自动申明检测到了 WARM_RESET 并进行复位。 特别地, 协议规定只有主机有能力主动发送 WARM_RESET, 设备模式只能被动响应 WARM_RESET。	0
7	LINK_GO_RX_DET	RW1Z	设置该位前应设置 PD_MODE 为 P2 模式, 设置 LINK 进入 SS.RX_DETECT, 软件查询 TERM_PRESENT 得知是否有连接或连接是否断开。高有效, 自动清零。	0
6	LINK_GO_RECOVERY	RW1Z	设置 LINK 进入 SS.RECOVERY, 高有效, 硬件自动清零。	0
5	LINK_GO_INACTIVE	RW1Z	设置 LINK 进入 SS.INACTIVE, 高有效, 硬件自动清零。	0
4	LINK_GO_DISABLED	RW	设置 LINK 进入 SS.DISABLED, 高有效, 需要软件清零。 如果硬件自动进入 SS.DISABLED, 那么该位由硬件自动置 1。 设备模式时, 如果接收到 USB2.0 总线复位, 软件应先设置 PD_MODE 为 P2 模式, 然后清零此位, LTSSM 将自动进入 SS.RX_DETECT, 设备进行 8 次检测(每 12ms 检测一次), 如果, 没有检测到 TERM, 进入 DISABLE 状态, 同时以 USB2.0 模式进行通信。 在主机模式时, 应该通过 USB2.0 控制器发送 BUS_RESET 信号, 软件应先设置 PD_MODE 为 P2 模式, 然后清零此位, 如果检测到 TERM, 将进行 POLLING_LFPS 握手。否则软件应设置电源模式为 P3, 以 USB2.0 模式进行通信。	1
[3:2]	Reserved	RO	保留。	0
[1:0]	LINK_PD_MODE	RW	配置 PHY 当前电源模式, 对应于 PIPE 中的	11b

			P0/P1/P2/P3: 00: P0: 正常工作模式; 01: P1: 低功耗模式, 处于该模式下端口双方定期发送 PING-LFPS 保持连接; 10: P2: 低功耗模式, 该模式比 P1 模式功耗更低, 同时退出该模式的时间也会增加; 11: P3: 超低功耗模式, 该模式下 PHY 的时钟 (125MHz) 将被关闭。 改变该配置值, 将导致 LINK_BUSY 拉高, 软件应查询 LINK_BUSY 为 0, 表示切换完成。 查询 LINK_STATUS 中 PD_MODE_CURRENT 得到 PHY 当前的电源模式 (可选操作)。	
--	--	--	---	--

19.2.5.3 LINK 中断使能寄存器 (R32_LINK_INT_CTRL)

偏移地址: 0x08

位	名称	访问	描述	复位值
31	LINK_IE_STATE_CHG	RW	链路状态机发生变化标志中断使能: 1: 使能; 0: 禁止。	0
30	LINK_IE_U1_TOUT	RW	U1 超时中断使能: 1: 使能; 0: 禁止。	0
29	LINK_IE_U2_TOUT	RW	U2 超时中断使能: 1: 使能; 0: 禁止。	0
28	LINK_IE_UX_FAIL	RW	UX 转换失败中断使能: 1: 使能; 0: 禁止。	0
27	LINK_IE_TX_WARMRST	RW	发送 WARM_RESET 结束中断使能: 1: 使能; 0: 禁止。	0
26	LINK_IE_UX_EXIT_FAIL	RW	退出 Ux 失败中断使能: 1: 使能; 0: 禁止。	0
25	CONFIG_DONE_INT_EN	RW	链路接收或者发送到 PORT_Capability LMP 中断使能: 1: 开启; 0: 关闭。	0
24	RX_CAP_FAIL_INT_EN	RW	链路接收的对方的 CAP 与自己的 CAP 无法组合成上行口和下行口的中断使能: 1: 开启; 0: 关闭。	0
23	LINK_IE_RX_LMP_TOUT	RW	接收 LMP 超时中断使能: 1: 使能; 0: 禁止。	0

22	LINK_IE_TX_LMP	RW	成功进入 U0, 可以发送 HP 包中断使能: 1: 使能; 0: 禁止。	0
21	LINK_IE_RX_LMP	RW	接收到链路命令标志中断使能: 1: 使能; 0: 禁止。	0
20	LINK_IE_RX_DET	RW	链路进入 Rx.Detect 状态中断使能: 1: 使能; 0: 禁止。	0
19	LINK_IE_LOOPBACK	RW	链路进入回环模式, 用于测试以及错误隔离中断使能: 1: 使能; 0: 禁止。	0
18	LINK_IE_COMPLIANCE	RW	链路进入服从性测试, 用兼容性测试或物理层一致性测试中断使能: 1: 使能; 0: 禁止。	0
17	LINK_IE_HPBUF_FULL	RW	HP_BUF 发送 FIFO 满中断使能: 1: 使能; 0: 禁止。	0
16	LINK_IE_HPBUF_EMPTY	RW	HP_BUF 发送 FIFO 空中断使能: 1: 使能; 0: 禁止。	0
15	LINK_IE_HOT_RST	RW	HOT RESET (热复位), 使用 TS1/TS2 有序集的复位中断使能: 1: 使能; 0: 禁止。	0
14	LINK_IE_U3_WAKEUP	RW	处于 U3 状态, 接收到低频周期信号 (LFPS) 唤醒中断使能: 1: 使能; 0: 禁止。	0
13	LINK_IE_WARM_RST	RW	使用 LPFS 进行暖复位(未连接)中断使能: 1: 使能; 0: 禁止。	0
12	LINK_IE_UX_EXIT	RW	收到退出 Ux 的请求中断使能: 1: 使能; 0: 禁止。	0
11	LINK_IE_TXEQ	RW	LINK 进入 POLLING_RXEQ, 用于接收器均衡训练中断使能: 1: 使能; 0: 禁止。	0
10	LINK_IE_TERM_PRES	RW	LINK 进入 RX_DETECT, 用于检测远端接收器追踪段阻抗检测中断使能: 1: 使能; 0: 禁止。	0
9	LINK_IE_UX_REJ	RW	发送 LGO_Ux, 接收到拒绝进入 Ux 发送的	0

			LXU 中断使能： 1：使能； 0：禁止。	
8	LINK_IE_U3_WK_TOUT	RW	在请求退出 U3 命令超时中断使能： 1：使能； 0：禁止。	0
7	LINK_IE_GO_U0	RW	LINK 处于 U0 中断使能： 1：使能； 0：禁止。	0
6	LINK_IE_GO_U1	RW	LINK 处于 U1 中断使能： 1：使能； 0：禁止。	0
5	LINK_IE_GO_U2	RW	LINK 处于 U2 中断使能： 1：使能； 0：禁止。	0
4	LINK_IE_GO_U3	RW	LINK 处于 U3 中断使能： 1：使能； 0：禁止。	0
3	LINK_IE_DISABLE	RW	LINK 处于 DISABLED 中断使能： 1：使能； 0：禁止。	0
2	LINK_IE_INACTIVE	RW	LINK 处于 INACTIVE 中断使能： 1：使能； 0：禁止。	0
1	LINK_IE_RECOVERY	RW	由于错误 LINK 处于 RECOVERY 中断使能： 1：使能； 0：禁止。	0
0	LINK_IE_READY	RW	LINK 完成初始化，包括两个端口之前进行（Heade Sequence Number Advertisement）、（RX Headr Buffer Credit Advertisement）中断使能： 1：使能； 0：禁止。	0

19.2.5.4 LINK 中断标志寄存器（R32_LINK_INT_FLAG）

偏移地址：0x0C

位	名称	访问	描述	复位值
31	LINK_IF_STATE_CHG	RW1Z	LINK_RESET 复位为 0（写 1 清零）： 1：链路状态机发生变化标志； 0：链路状态机未发生变化。	0
30	LINK_IF_U1_TOUT	RW1Z	U1 超时中断；（写 1 清零）： 1：超时； 0：未超时；	0
29	LINK_IF_U2_TOUT	RW1Z	U2 超时中断；（写 1 清零）： 1：超时；	0

			0: 未超时;	
28	LINK_IF_UX_FAIL	RW1Z	进入 Ux 失败中断; (写 1 清零): 1: 进入 Ux 失败; 0: 无动作。	0
27	LINK_IF_TX_WARMRST	RW1Z	发送 WARM_RESET 结束中断; (写 1 清零): 1: 发送 WARM_RESET 结束; 0: 无动作。	0
26	LINK_IF_UX_EXIT_FAIL	RW1Z	退出 Ux 失败中断; (写 1 清零): 1: 退出 Ux 失败; 0: 无动作。	0
25	CONFIG_DONE_FLAG	RW1Z	链路接收或者发送到 PORT_Capability LMP 中断 (写 1 清零)。 1: 链路接收或者发送到 PORT_Capability LMP; 0: 无动作。	0
24	RX_CAP_FAIL_FLAG	RW1Z	链路接收的对方的 CAP 与自己的 CAP 无法组合成上行口和下行口的中断 (写 1 清零)。 1: 链路接收的对方的 CAP 与自己的 CAP 无法组合成上行口和下行口; 0: 无动作。	0
23	LINK_IF_RX_LMP_TOUT	RW1Z	LINK 初始化完成后交换 Port Capabilities/Configuration LMPs 超时 (20us) 中断标志。	0
22	LINK_IF_TX_LMP	RW1Z	LINK 初始化完成中断标志, 该信号拉高后软件配置发送 Port Capabilities LMP 进行端口能力交换。	0
21	LINK_IF_RX_LMP	RW1Z	接收 LMP 中断标志: 在端口能力交换阶段控制相关 LMP 发送: 下行口接收到 Port Capabilities LMP, 软件配置发送 Port Configuration LMP; 上行口接收到 Port Capabilities LMP, 软件配置发送 Port Configuration Response LMP。	0
20	LINK_IF_RX_DET	RW1Z	进入 RX_DETECT 状态中断标志, 此位置 1 后, 软件将 PWR_MODE 设置为 P2, 准备进行 RX_DETECT。	0
19	LINK_IF_LOOPBACK	RW1Z	LINK 进入 LOOPBACK 状态中断标志。	0
18	LINK_IF_COMPLIANCE	RW1Z	LINK 进入 COMPLIANCE 状态中断标志。	0
17	LINK_IF_HPBUF_FULL	RW1Z	Header Packet 缓冲区满中断标志。	0
16	LINK_IF_HPBUF_EMPTY	RW1Z	Header Packet 缓冲区空中断标志。	0
15	LINK_IF_HOT_RST	RW1Z	设备接收到 HOT RESET 中断标志: 在该信号拉高后, 软件应该清除 TX_TS_CFG[0] 结束 (完成) HOTRESET 过程。	0
14	LINK_IF_WAKEUP	RW1Z	电源处于 P3 模式下, 检测到 LFPS 信号中断标志。	0

13	LINK_IF_WARM_RST	RW1Z	设备接收到的 WARM_RESET 状态变化(有效->无效或无效->有效) 中断标志。	0
12	LINK_IF_UX_EXIT	RW1Z	LINK 接收到 LFPS 准备退出 U1/U2/U3 请求中断标志,此位置 1 后,软件应将 PWR_MODE 设置为 P0, 在将 PWR_MODE 设置为 P0 后, Ux 退出计时器开始计时, 在达到 U1_EXIT_TIMER 、 U2_EXIT_TIMER 、 U3_WAKE_TIMER 之后, LINK 退出 Ux 状态, 进入 Recovery。	0
11	LINK_IF_TXEQ	RW1Z	LINK 进入 TXEQ 状态中断标志: 表明完成 POLLING 握手, 等待软件将 PWR_MODE 设置为 P0, 以便进入 TXEQ 阶段。	0
10	LINK_IF_TERM_PRES	RW1Z	检测到 TERM 断开或连接中断标志。	0
9	LINK_IF_UX_REJ	RW1Z	LINK 拒绝进入低功耗模式 (U1/U2) 中断标志。	0
8	LINK_IF_U3_WK_TOUT	RW1Z	从 U3 唤醒超时中断标志 (10ms) 。	0
7	LINK_IF_GO_U0	RW1Z	LINK 进入 U0 状态中断标志。	0
6	LINK_IF_GO_U1	RW1Z	LINK 进入 U1 状态中断标志。	0
5	LINK_IF_GO_U2	RW1Z	LINK 进入 U2 状态中断标志。	0
4	LINK_IF_GO_U3	RW1Z	LINK 进入 U3 状态中断标志。	0
3	LINK_IF_DISABLE	RW1Z	LINK 进入 SS. DISABLE 状态中断标志: 注: 软件直接配置 GO_DISABLE 使能 (LINK_CTRL), 导致 LINK 直接进入 DISABLE, 中断不会拉高。	0
2	LINK_IF_INACTIVE	RW1Z	LINK 进入 SS. INACTIVE 状态中断标志。 注: 软件直接配置 GO_INACTIVE 使能 (LINK_CTRL), 导致 LINK 直接进入 INACTIVE, 中断不会拉高。	0
1	LINK_IF_RECOVERY	RW1Z	LINK 进入 SS. RECOVERY 状态中断标志。 该位置 1 后, 应查询 LINK_ERR_STATUS 获取 LINK 进入 SS. RECOVERY 的原因。 注: 软件直接配置 GO_RECOVERY 使能 (LINK_CTRL), 导致 LINK 直接进入 RECOVERY, 中断不会拉高。	0
0	LINK_IF_READY	RW1Z	LINK 进入 U0 状态并完成 LINK 初始化中断标志。	0

19.2.5.5 LINK 状态寄存器 (R32_LINK_STATUS)

偏移地址: 0x10

位	名称	访问	描述	复位值
31	LINK_HPBUF_EMPTY	RO	HP 缓冲区空。	X
30	LINK_HPBUF_FULL	RO	HP 缓冲区满。	X
29	LINK_HPBUF_IDLE	RO	HP_BUF 发送 FIFO IDLE 的状态: 1: HP_BUF 发送 FIFO 有数据; 0: HP_BUF 发送 FIFO 为空。	X

[28:23]	RESERVE	R0	保留。	0
22	LINK_U3_SLEEP_ALLOW	R0	链路处于 U3 状态，允许睡眠。	X
21	LINK_U2_SLEEP_ALLOW	R0	链路处于 U2 状态，允许睡眠。	X
20	LINK_RXDET_SLEEP_ALLOW	R0	链路处于 RXDET 状态，允许睡眠。	X
19	LINK_WAKUP	R0	收到链路唤醒信号。	X
18	LINK_RX_LFPS	R0	链路接收到 LFPS 信号。	X
17	LINK_RX_DETECT	R0	链路处于 P2，正在进行 RX_DETECT。	X
16	LINK_RX_UX_EXIT_REQ	R0	接收到退出 Ux 的请求： 1：LINK 接收到有效的 Ux EXIT LFPS 信号，准备退出 U1/U2/U3，软件应该配置电源模式为 P0（在电源模式转为 P0 后，Ux 退出计时器开始计时并在达到预设值后 LINK 进入 RECOVERY）； 0：无变化。	0
[15:12]	Reserved	R0	保留。	0
[11:8]	LINK_STATE	R0	链路状态： 0000：STATE_U0； 0001：STATE_U1； 0010：STATE_U2； 0011：STATE_U3； 0100：STATE_DISABLED； 0101：STATE_RXDET； 0110：STATE_INACTIVE； 0111：STATE_POLLING； 1000：STATE_RECOVERY； 1001：STATE_HOTRST； 1010：STATE_COMPLIANCE； 1011：STATE_LOOPBACK； 其他：保留。	4h
7	Reserved	R0	保留。	0
6	LINK_TXEQ	R0	链路处于 POLLING_RXEQ。	0
[5:4]	LINK_PD_MODE_MASK	R0	链路电源状态： 00：P0 状态； 01：P1 状态； 10：P2 状态； 11：默认状态 P3。	11b
3	LINK_READY	R0	当 LINK 进入 U0 状态后，完成初始化（广播）后该位置 1，退出 U0 状态该位自动清零。	0
2	LINK_BUSY	R0	LINK 忙状态，当切换 PD_MODE 时该位为 1，完成切换后由硬件自动清零。	0
1	LINK_RX_WARM_RST	R0	接收到主机有效的 WARM_RESET 信号（接收到主机的 WARM_RESET 18ms 后硬件自动拉起）。	0
0	LINK_RX_TERM_PRES	R0	RX_DETECT 后，如果有接收终端电阻存在，该位为 1。	0

19.2.5.6 LINK ITP 超时模式寄存器 (R8_LINK_ITP_PRE)

偏移地址: 0x17

位	名称	访问	描述	复位值
[7:0]	ITP_PRE	RO	ITP 超时模式: 1: 忽略上下行端口 ITP 的收发对链路空闲状态的影响; 0: 下行端口发送非延迟 ITP/上行端口接收非延迟 ITP 时, 链路为非空闲状态。	0x80

19.2.5.7 LINK U2 不活动超时计数器阈值寄存器 (R8_LINK_U2_INACT_TIMER)

偏移地址: 0x1D

位	名称	访问	描述	复位值
[7:0]	U2_INACTIVE_TIMER	RW	U2 的不活动超时计数器阈值的值: U2 Timeout 值 (该值表示处于 U0/U1 不活动状态的最大允许时间, 超时进入 U2 状态), 取值范围: 0x00~0xff, 256us/LSB。 注: 当 U1/U2 Timeout 值取 0xff 时, 表示链路不活动状态的超时时间为无穷大, 计时器记到 0xff 也不会主动发起到 U1/U2 的转换请求。	0

19.2.5.8 U1 唤醒 LFPS 有效时长寄存器 (R8_LINK_U1_WKUP_FILTER)

偏移地址: 0x28

位	名称	访问	描述	复位值
[7:0]	U1_WKUP_FILTER	RW	U1 退出时接收到的 LFPS 的有效时长。端口发送 LFPS 进行握手, 当接收 LFPS 达到该时间, 可认为接收的 U1 EXIT 有效, 拉高发送的 LFPS_LAST, 握手成功, 默认为 600ns。 U1_WKUP_FILTER[7] : 控制 U1_WKUP_FILTER[6:0] 的时间单位; 1: U1_WKUP_FILTER[6:0] 单位为 us, 时长为 (n) us; 0: U1_WKUP_FILTER[6:0] 单位为 8ns, 时长为 (8n) ns, n 取值 0~124。 注: 时长大于 1us 时必须使用 U1_WKUP_FILTER[7] 置 1 的配置方法, 否则 U1 无法唤醒。	0x4A

19.2.5.9 U2 唤醒 LFPS 有效时长寄存器 (R8_LINK_U2_WKUP_FILTER)

偏移地址: 0x2C

位	名称	访问	描述	复位值
[7:0]	U2_WKUP_FILTER	RW	U2 唤醒和 LOOPBACK 退出时接收到的 LFPS 的有效判断时长, 端口发送 LFPS 进行握	0x02

			手，当接收 LFPS 达到该时间，发送的 LFPS_LAST 拉高，握手成功，可认为接收的 U2 EXIT 有效，时长为 (n)us，默认 2us。	
--	--	--	--	--

19.2.5.10 U3 唤醒 LFPS 有效时长寄存器 (R8_LINK_U3_WKUP_FILTER)

偏移地址：0x30

位	名称	访问	描述	复位值
[7:0]	U3_WKUP_FILTER	RW	U3 唤醒时接收到的 LFPS 的有效判断时长，端口发送 LFPS 进行握手，当接收 LFPS 达到该时间，发送的 LFPS_LAST 拉高，握手成功，可认为接收的 U3 EXIT 有效，时长为 (n)us，默认 100us。	0x64

19.2.5.11 LINK 同步延迟寄存器 (R16_LINK_ISO_DLY)

偏移地址：0x40

位	名称	访问	描述	复位值
[15:0]	LINK_ISOCH_DLY	RW	串行比特流解析到并行数据的延迟时间，默认 40ns，作为设备将延迟信息写入该寄存器，该寄存器低 3 位无效（因时钟频率为 125MHz，延迟时间需设置为 8*n）。	0x28

19.2.5.12 链路电源管理寄存器 (R16_LINK_LPM_CR)

偏移地址：0x50

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	PHY_CHSEL_AUTO	RW	PHY 层收发通道类型自动选择： 1：设备检测完成之后如果连接状态标志不变的话切换至另一通道类型，默认通道类型为普通 USB 接口； 0：PHY 层禁止自动切换收发通道类型，只能使用软件设置收发类型，默认普通 USB 接口。	0
12	LPM_RXDET_EN	RO	当 LPM 计数达到期望值 RXDET_EXP，确认有设备连接在 PHY 上，此位拉高。	0
11	LPM_TERM_PRESENT	RO	PHY 层检测到设备连接。	0
10	LPM_TERM_CHG	RO	连接设备发生变化，插入设备或拔出设备。	0
9	LPM_EN	RW	CLKLPM 固定为 12MHz，当 LINK_PD_MODE=3 & LPM_EN =0 & OSCOUTEN =0 & PLLALIV=0，CLKOSCO 将停止，晶振停振； 1：使能 CLKLPM 在 L1 模式下； 0：禁止。 注：该位与 USBSS 控制器无关，系统进入低功耗需要关闭晶振，应清零此位。	0
8	LPM_RST	RW	LPM 相关寄存器的复位信号： 1：复位 LPM 计数器、LPM 终端检测；	1

			0: 不复位。	
[7:0]	RXDET_EXP	RW	检测外部设备计数器寄存器。	0x80

19.2.5.13 PORT_CAP 寄存器 (R32_LINK_LMP_PORT_CAP)

偏移地址: 0x54

位	名称	访问	描述	复位值
31	LINK_LMP_RX_CAP_VLD	RO	接收到有效的 PORT_CAP_LMP, 协议规定在进入 U0 状态后 20us 内 LINK 双方交换 PORT_CAP_LMP。 注: 此标志信号会在 LINK 状态发生改变进入 Port_State_Polling 时置 0。	0
30	LINK_LMP_TX_CAP_VLD	RO	PORT Capability 配置完成标志 (软件操作, 写 1 清 0): 1: 表示 PORT Capability 配置未完成; 0: 表示 PORT Capability 配置完成 (主机与设备分两种情况)。 主机在接收到设备的端口配置响应信息 (PORT Configuration Response) 后清 0; 设备在接收到主机的端口配置 (PORT Configuration) 后回复响应 (PORT Configuration Response) 并清 0。	0
[29:24]	LINK_SPEED	RO	[24] 位置 1, 表示支持设备支持 USB3.2 Gen1 (5Gbps)。	X
[23:20]	RX_CAP_TIEBRK	RO	Tiebreaker, 用于两个同时具有上行、下行能力的 PORT (REG_PORT_CAP[17:16]=11) 连接时的 PORT 类型仲裁, 值更高的端口成为下行端口, 如果两个 PORT 的 Tiebreaker 相等, 将会重新交换 PORT_CAP。	X
19	RX_CAP_OTG	RO	收到 Port Capability 的 LMP 中的 OTG 位; 用于是否至此 OTG 功能。	X
[18:17]	RX_CAP_DIR	RO	[17]: 如果该位置 1, 表示该端口可以配置为下行口; [18]: 如果该位置 1, 表示该端口可以配置为上行口。	X
16	LINK_DOWN_MODE	RO	根据自己和对方的 PORT Capability, 决定自己的端口的配置; 1: 配置为下行口; 0: 配置为上行口。	0
[15:8]	RESERVED	RO	保留。	0
[7:4]	CFG_TIEBREAKER	RW	配置本端口的 Port Capability 的 LMP 中的 Tiebreaker 位; 该值更高者位作为下行口。	0
3	CFG_UP_MODE	RW	配置本端口的 Port Capability 的 LMP 中的 Direction 高位; 1: 支持可配置为上行口;	0

			0: 不支持可配置为上行口。	
2	CFG_DOWN_MODE	RW	配置本端口的 Port Capability 的 LMP 中的 Direction 低位; 1: 支持可配置为下行口; 0: 不支持可配置为下行口。	0
1	CFG_OTG_CAPABLE	RW	配置本端口的 Port Capability 的 LMP 中的 OTG 位; 用于是否至此 OTG 功能。	0
0	AUTO_CAP	RW	当自动配置 Port Capability 失败时, 该位自动清零; 1: 硬件自动进行 Port Capability 配置; 0: 通过软件进行 Port Capability 配置。	0

19.2.5.14 LMP 接收数据 0 寄存器 (R32_LINK_LMP_RX_DATA0)

偏移地址: 0x58

位	名称	访问	描述	复位值
[31:0]	LINK_LMP_RX_DATA0	RO	LMP 接收完成后, HP 数据存放该寄存器 [31:0]。	X

19.2.5.15 LMP 接收数据 1 寄存器 (R32_LINK_LMP_RX_DATA1)

偏移地址: 0x5C

位	名称	访问	描述	复位值
[31:0]	LINK_LMP_RX_DATA1	RO	LMP 接收完成后, HP 数据存放该寄存器 [63:32]。	X

19.2.5.16 LMP 接收数据 2 寄存器 (R32_LINK_LMP_RX_DATA2)

偏移地址: 0x60

位	名称	访问	描述	复位值
[31:0]	LINK_LMP_RX_DATA2	RO	LMP 接收完成后, HP 数据存放该寄存器 [95:64]。	X

19.2.5.17 USB 自定义 HP 数据 0 寄存器 (R32_LINK_LMP_TX_DATA0)

偏移地址: 0x64

位	名称	访问	描述	复位值
[31:0]	LINK_LMP_TX_DATA0	RW	用户自定义发送 HP 的数据 [31:0]。	X

19.2.5.18 USB 自定义 HP 数据 1 寄存器 (R32_LINK_LMP_TX_DATA1)

偏移地址: 0x68

位	名称	访问	描述	复位值
[31:0]	LINK_LMP_TX_DATA1	RW	用户自定义发送 HP 的数据 [63:32]。	X

19.2.5.19 USB 自定义 HP 数据 2 寄存器 (R32_LINK_LMP_TX_DATA2)

偏移地址: 0x6C

位	名称	访问	描述	复位值
[31:0]	LINK_LMP_TX_DATA2	RW	用户自定义发送 HP 的数据 [95:64]。	X

注：1、在写入 `LINK_LMP_TX_DATA2` 后，硬件会自动产生一个触发信号将 `DATA0/DATA1/DATA2` 的信息发送出去。

2、自定义 HP 的发送应用于发送 LMP (`TX_PORT_CAP/TX_PORT_CFG` 等)/PING-TP 等寄存器未定义包的发送。

第 20 章 USB PD 控制器（USBPD）

20.1 USB PD 控制器简介

芯片内置 USB Power Delivery 控制器和 PD 物理层收发器 PHY，支持 USB Type-C 主从检测，自动 BMC 编解码和 CRC，CC 引脚支持硬件边沿控制。

支持 USB PD2.0 和 PD3.0 以及 PD3.2 电力传送控制，支持 SPR 和 EPR，支持 100W 或 240W 快充，支持 PD 受电端 Sink 和 PD 供电端 Source 以及 DRP 应用。支持 PDUSB，支持 UFP 和 DFP 以及 DRD 应用。

支持 SOP、SOP'、SOP'' 等 PD 包，支持 USB PD 复位信号帧硬件复位，支持最大包长度 510 字节，支持 DMA。

20.2 寄存器描述

表 20-1 USBPD 相关寄存器列表

名称	访问地址	描述	复位值
R32_USBPD_CONFIG	0x40024400	PD 配置寄存器	0x00000002
R16_CONFIG	0x40024400	PD 中断使能寄存器	0x00X2
R16_BMC_CLK_CNT	0x40024402	BMC 采样时钟计数器	0x0000
R32_USBPD_CONTROL	0x40024404	PD 控制寄存器	0x00000000
R16_CONTROL	0x40024404	PD 收发控制寄存器	0x0000
R8_CONTROL	0x40024404	PD 收发使能寄存器	0x00
R8_TX_SEL	0x40024405	PD 发送 SOP 选择寄存器	0x00
R16_BMC_TX_SZ	0x40024406	PD 发送长度寄存器	0x0000
R32_USBPD_STATUS	0x40024408	PD 状态寄存器	0x000000XX
R16_STATUS	0x40024408	PD 中断和数据寄存器	0x00XX
R8_DATA_BUF	0x40024408	DMA 缓存数据寄存器	0xXX
R8_STATUS	0x40024409	PD 中断标志寄存器	0x00
R16_BMC_BYTE_CNT	0x4002440A	字节计数器	0x0000
R32_USBPD_PORT	0x4002440C	端口控制寄存器	0x00030003
R16_PORT_CC1	0x4002440C	CC1 端口控制寄存器	0x0003
R16_PORT_CC2	0x4002440E	CC2 端口控制寄存器	0x0003
R32_USBPD_DMA	0x40024410	DMA 缓存地址寄存器	0x00XXXXXX

20.2.1 PD 配置寄存器（R32_USBPD_CONFIG）

偏移地址：0x00

位	名称
[31:16]	R16_BMC_CLK_CNT
[15:0]	R16_CONFIG

20.2.2 PD 中断使能寄存器（R16_CONFIG）

偏移地址：0x00

位	名称	访问	描述	复位值
15	IE_TX_END	RW	发送结束中断使能： 1：使能；	0

			0: 关闭。	
14	IE_RX_RESET	RW	接收复位中断使能: 1: 使能; 0: 关闭。	0
13	IE_RX_ACT	RW	接收完成中断使能: 1: 使能; 0: 关闭。	0
12	IE_RX_BYTE	RW	接收字节中断使能: 1: 使能; 0: 关闭。	0
11	IE_RX_BIT	RW	接收 bit 中断使能: 1: 使能; 0: 关闭。	0
10	IE_PD_IO	RW	PD IO 中断使能: 1: 使能; 0: 关闭。	0
9	RX_5BIT	RO	PD 接收到 5 个有效数据位的状态指示: 1: 已接收到连续 5 个有效数据位; 0: 未接收到或者数据位不连续。	x
8	RX_MULT1_0	RO	连续接收多位 0 指示位: 1: 接收到连续多位 0; 0: 未接收到连续多位 0。	0
7	PRE_KEEP	RW	前导码发送状态保持控制位: 1: 保持前导码发送状态; 0: 取消前导码发送保持状态, 经 64 位后退出前导码发送状态。	0
6	Reserved	RO	保留。	0
5	WAKE_POLAR	RW	PD 端口唤醒电平: 1: 高电平有效; 0: 低电平有效。	0
4	PD_RST_EN	RW	PD 模式复位命令使能: 1: 复位; 0: 无效。	0
3	PD_DMA_EN	RW	使能 USBPD 的 DMA, 正常传输模式下该位必须设置为 1: 1: 使能 DMA 功能和 DMA 中断; 0: 关闭 DMA。	0
2	CC_SEL	RW	选择当前 PD 通讯端口: 1: 使用 CC2 端口通讯; 0: 使用 CC1 端口通讯。	0
1	PD_ALL_CLR	RW	PD 模式清除所有的中断标志位: 1: 清除中断标志位; 0: 无效。	1
0	PD_FILT_EN	RW	控制 PD 引脚的输入滤波使能: 1: 打开滤波; 0: 关闭滤波。	0

20.2.3 BMC 采样时钟计数器 (R16_BMC_CLK_CNT)

偏移地址：0x02

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
[9:0]	BMC_CLK_CNT	RW	BMC 发送或者接收采样时钟计数器。	0

20.2.4 PD 控制寄存器 (R32_USBDPD_CONTROL)

偏移地址：0x04

位	名称
[31:16]	R16_BMC_TX_SZ
[15:0]	R16_CONTROL

20.2.5 PD 收发控制寄存器 (R16_CONTROL)

偏移地址：0x04

位	名称
[15:8]	R8_TX_SEL
[7:0]	R8_CONTROL

20.2.6 PD 收发使能寄存器 (R8_CONTROL)

偏移地址：0x04

位	名称	访问	描述	复位值
7	BMC_BYTE_HI	R0	指示当前 PD 数据收发时的半字节状态： 1：表示正在处理高 4 位； 0：正在处理低 4 位。	0
6	TX_BIT_BACK	R0	指示当前 BMC 发送编码时的位状态： 1：表示正在发送 BMC 字节； 0：空闲。	0
5	DATA_FLAG	R0	缓存数据有效标志位。	0
[4:2]	RX_STATE[2:0]	R0	PD 接收状态标识： 000：接收初始状态； 001：开始接收 SOP； 010：接收复位； 011：接收 SOP； 100：接收结束； 101：接收未使用； 110：接收 EOP； 111：接收字节。	0
1	BMC_START	RW	BMC 发送开始信号。	0
0	PD_TX_EN	RW	USBDPD 收发模式和发送使能： 1：PD 发送使能； 0：PD 接收使能。	0

20.2.7 PD 发送 SOP 选择寄存器 (R8_TX_SEL)

偏移地址：0x05

位	名称	访问	描述	复位值
[7:6]	TX_SEL4[1:0]	RW	PD 发送模式下 K-CODE4 类型选择： 00：SYNC2；	0

			01: SYNC3; 1x: RST2。	
[5:4]	TX_SEL3[1:0]	RW	PD 发送模式下 K-CODE3 类型选择: 00: SYNC1; 01: SYNC3; 1x: RST1。	0
[3:2]	TX_SEL2[1:0]	RW	PD 发送模式下 K-CODE2 类型选择: 00: SYNC1; 01: SYNC3; 1x: RST1。	0
1	Reserved	R0	保留。	0
0	TX_SEL1	RW	PD 发送模式下 K-CODE1 类型选择: 1: RST1; 0: SYNC1。	0

20.2.8 PD 发送长度寄存器 (R16_BMC_TX_SZ)

偏移地址: 0x06

位	名称	访问	描述	复位值
[15:9]	Reserved	R0	保留。	0
[8:0]	BMC_TX_SZ	RW	PD 模式下发送的总长度。	0

20.2.9 PD 状态寄存器 (R32_USBDPD_STATUS)

偏移地址: 0x08

位	名称
[31:16]	R16_BMC_BYTE_CNT
[15:0]	R16_STATUS

20.2.10 PD 中断和数据寄存器 (R16_STATUS)

偏移地址: 0x08

位	名称
[15:8]	R8_STATUS
[7:0]	R8_DATA_BUF

20.2.11 DMA 缓存数据寄存器 (R8_DATA_BUF)

偏移地址: 0x08

位	名称	访问	描述	复位值
[7:0]	DATA_BUF	R0	DMA 缓存数据。	X

20.2.12 PD 中断标志寄存器 (R8_STATUS)

偏移地址: 0x09

位	名称	访问	描述	复位值
7	IF_TX_END	RW1Z	传送完成中断标志, 写 1 清 0, 写 0 无效。	0
6	IF_RX_RESET	RW1Z	接收复位中断标志, 写 1 清 0, 写 0 无效。	0
5	IF_RX_ACT	RW1Z	接收完成中断标志, 写 1 清 0, 写 0 无效。	0

4	IF_RX_BYTE	RW1Z	接收字节或者 SOP 中断标志，写 1 清 0，写 0 无效。	0
3	IF_RX_BIT	RW1Z	接收 bit 或者 5bit 中断标志，写 1 清 0，写 0 无效。	0
2	BUF_ERR	RW1Z	BUFFER 或者 DMA 错误中断标志，写 1 清 0，写 0 无效。	0
[1:0]	BMC_AUX[1:0]	R0	指示当前 PD 状态： 在 PD 接收时或者接收完成后，状态如下： 00：接收空闲或者没有接收到有效的数据包； 01：接收到 SOP 即 SOP0； 10：接收到 SOP' 即 SOP1 或者 Hard Reset； 11：接收到 SOP'' 即 SOP2 或者 Cable Reset。 在 PD 发送时，状态如下： 00：正在发送CRC32[7:0]； 01：正在发送CRC32[15:8]； 10：正在发送 CRC32[23:16]； 11：正在发送 CRC32[31:24]。	0

20.2.13 字节计数器（R16_BMC_BYTE_CNT）

偏移地址：0x0A

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
[9:0]	BMC_BYTE_CNT	R0	字节计数器。	0

20.2.14 端口控制寄存器（R32_USBDP_PORT）

偏移地址：0x0C

位	名称
[31:16]	R16_PORT_CC2
[15:0]	R16_PORT_CC1

20.2.15 CC1 端口控制寄存器（R16_PORT_CC1）

偏移地址：0x0C

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
[7:5]	CC1_CE	RW	CC1 端口电压比较器的使能： 000：关闭； 001：保留； 010：0.22V； 011：0.45V； 100：0.55V； 101：0.66V； 110：0.95V； 111：1.23V。	0
4	CC1_LVE	RW	CC1 端口输出低电压使能： 1：低电压驱动输出；	0

			0: 正常 V_{DD} 电压驱动输出。	
[3:2]	CC1_PU[1:0]	RW	CC1 端口上拉电流选择: 00: 禁止上拉电流; 01: 330uA; 10: 180uA; 11: 80uA。	0
1	CC1_PD	RW	CC1 端口下拉电阻 R_d 使能: 1: 启用 R_d 下拉电阻, 约 5.1K Ω ; 0: 关闭下拉电阻。 注: 关闭后仍有约 600k Ω 弱下拉。	1
0	PA_CC1_AI	RO	CC1 端口比较器模拟输入。	1

20.2.16 CC2 端口控制寄存器 (R16_PORT_CC2)

偏移地址: 0x0E

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:5]	CC2_CE	RW	CC2 端口电压比较器的使能: 000: 关闭; 001: 保留; 010: 0.22V; 011: 0.45V; 100: 0.55V; 101: 0.66V; 110: 0.95V; 111: 1.23V。	0
4	CC2_LVE	RW	CC2 端口输出低电压使能: 1: 低电压驱动输出; 0: 正常 V_{DD} 电压驱动输出。	0
[3:2]	CC2_PU	RW	CC2 端口上拉电流选择: 00: 禁止上拉电流; 01: 330uA; 10: 180uA; 11: 80uA。	0
1	CC2_PD	RW	CC2 端口下拉电阻 R_d 使能: 1: 启用 R_d 下拉电阻, 约 5.1K Ω ; 0: 关闭下拉电阻。 注: 关闭后仍有约 600k Ω 弱下拉。	1
0	PA_CC2_AI	RO	CC2 端口比较器模拟输入。	1

20.2.17 DMA 缓存地址寄存器 (R32_USBDMA_DMA)

偏移地址: 0x10

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	USBDMA_DMA_ADDR	RW	USBDMA_DMA 缓存地址。 低 16 位有效, 地址必须 4 字节对齐。	X

第 21 章 调试支持 (DBG)

21.1 主要特征

此寄存器允许在调试状态下配置 MCU。包括：

- 支持独立看门狗 (IWDG) 的计数器
- 支持窗口看门狗 (WWDG) 的计数器
- 支持定时器的计数器

21.2 寄存器描述

21.2.1 调试 MCU 配置寄存器 (DBGMCU_CR)

地址：0x7C0 (CSR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIM4_STOP	TIM3_STOP	TIM2_STOP	TIM1_STOP	Reserved		WWDG_STOP	IWDG_STOP	Reserved						STOP	SLEEP

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
15	TIM4_STOP	RW	定时器 4 调试停止位。当内核进入调试状态时计数器停止工作。 1：定时器 4 的计数器停止工作； 0：定时器 4 的计数器仍然正常工作。	0
14	TIM3_STOP	RW	定时器 3 调试停止位。当内核进入调试状态时计数器停止工作。 1：定时器 3 的计数器停止工作； 0：定时器 3 的计数器仍然正常工作。	0
13	TIM2_STOP	RW	定时器 2 调试停止位。当内核进入调试状态时计数器停止工作。 1：定时器 2 的计数器停止工作； 0：定时器 2 的计数器仍然正常工作。	0
12	TIM1_STOP	RW	定时器 1 调试停止位。当内核进入调试状态时计数器停止工作。 1：定时器 1 的计数器停止工作； 0：定时器 1 的计数器仍然正常工作。	0
[11:10]	Reserved	RO	保留。	0
9	WWDG_STOP	RW	窗口看门狗调试停止位。当内核进入调试状态时调试窗口看门狗停止工作。 1：窗口看门狗计数器停止工作； 0：窗口看门狗计数器仍然正常工作。	0
8	IWDG_STOP	RW	独立看门狗调试停止位。当内核进入调试状态时看门狗停止工作。	0

			1: 看门狗计数器停止工作; 0: 看门狗计数器仍然正常工作。	
[7:2]	Reserved	RW	保留。	0
1	STOP	RW	调试停止模式位。 1: (FCLK 开, HCLK 开) 在停止模式时, FCLK 和 HCLK 时钟由内部 RC 振荡器提供。当退出停止模式时, 软件必需重新配置时钟系统启动 PLL, 晶振等 (与配置此比特位为 0 时的操作一样); 0: (FCLK 关, HCLK 关) 在停止模式时, 时钟控制器禁止一切时钟 (包括 HCLK 和 FCLK)。当从 STOP 模式退出时, 时钟的配置和复位之后的配置一样 (微控制器由 8MHz 的内部 RC 振荡器 (HSI) 提供时钟)。因此, 软件必需重新配置时钟控制系统启动 PLL, 晶振等。	0
0	SLEEP	RW	调试睡眠模式位。 1: (FCLK 开, HCLK 开) 在睡眠模式时, FCLK 和 HCLK 时钟都由原先配置好的系统时钟提供; 0: (FCLK 开, HCLK 关) 在睡眠模式时, FCLK 由原先已配置好的系统时钟提供, HCLK 则关闭。由于睡眠模式不会复位已配置好的时钟系统, 因此从睡眠模式退出时, 软件不需要重新配置时钟系统。	0

第 22 章 电子签名 (ESIG)

电子签名包含了芯片识别信息：闪存区容量和唯一身份标识。它由厂家在出厂时烧录到存储器模块的系统存储区域，可以通过 SWD (SDI) 或者应用代码读取。

22.1 功能描述

闪存区容量：指示当前芯片用户应用程序可以使用大小。

唯一身份标识：96 位二进制码，对任意一个微控制器都是唯一的，用户只能读访问不能修改。此唯一标识信息可以用作微控制器（产品）的安全密码、加解密钥、产品序列号等，用来提高系统安全机制或表明身份信息。

以上内容用户都可以按 8/16/32 位进行读访问。

22.2 寄存器描述

表 22-1 ESIG 相关寄存器列表

名称	访问地址	描述	复位值
R16_ESIG_FLACAP	0x1FFFF7E0	闪存容量寄存器	0xFFFF
R32_ESIG_UNIID1	0x1FFFF7E8	UID 寄存器 1	0xFFFFFFFF
R32_ESIG_UNIID2	0x1FFFF7EC	UID 寄存器 2	0xFFFFFFFF
R32_ESIG_UNIID3	0x1FFFF7F0	UID 寄存器 3	0xFFFFFFFF

22.2.1 闪存容量寄存器 (ESIG_FLACAP)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F_SIZE[15:0]															

位	名称	访问	描述	复位值
[15:0]	F_SIZE[15:0]	RO	以 Kbyte 为单位的闪存容量。 例：0x0080 = 128 K 字节	X


22.2.2 UID 寄存器 (ESIG_UNIID1)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID[15:0]															

位	名称	访问	描述	复位值
[31:0]	U_ID[31:0]	RO	UID 的 0-31 位。	X



22.2.3 UID 寄存器 (ESIG_UNIID2)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID[63:48]															



位	名称	访问	描述	复位值
[31:0]	U_ID[63:32]	R0	UID 的 32-63 位。	X

22. 2. 4 UID 寄存器 (ESIG_UNIID3)



位	名称	访问	描述	复位值
[31:0]	U_ID[95:64]	R0	UID 的 64-95 位。	X

第 23 章 闪存及用户选择字（FLASH）

23.1 闪存组织

芯片内部闪存组织结构如下：

表 23-1 闪存组织结构

块	名称	地址范围	大小（字节）
主存储器	页 0	0x08000000 - 0x080000FF	256
	页 1	0x08000100 - 0x080001FF	256
	页 2	0x08000200 - 0x080002FF	256
	页 3	0x08000300 - 0x080003FF	256
	页 4	0x08000400 - 0x080004FF	256
	页 5	0x08000500 - 0x080005FF	256
	页 6	0x08000600 - 0x080006FF	256
	页 7	0x08000700 - 0x080007FF	256
	...	...	...
	页 1919	0x08077F00 - 0x08077FFF	256
信息块	系统引导代码存储	0x1FFF8000 - 0x1FFFEFFF	28K
	用户选择字	0x1FFFF800 - 0x1FFFF87F	128

注：上述主存储器区域用于用户的应用程序存储，以 4K 字节（16 页）单位进行写保护划分；除了“厂商配置字”区域出厂锁定，用户不可访问，其他区域在一定条件下用户可操作。

23.2 闪存编程及安全性

23.2.1 两种编程/擦除方式

- 标准编程：此方式是默认编程方式（兼容方式）。这种模式下 CPU 以单次 2 字节方式执行编程，单次 4K 字节执行擦除及整片擦除操作。
- 快速编程：此方式采用页操作方式（推荐）。经过特定序列解锁后，执行单次 256 字节的编程、32K 字节擦除、整片擦除。

注：FLASH 擦写相关函数，仅可放在零等待区 FLASH 中。

23.2.2 安全性-防止非法访问（读、写、擦）

- 页写入保护
- 读保护

芯片处于读保护状态下时：

- 1) 主存储器 0-15 页（4K 字节）自动写保护状态，不受 FLASH_WPR 寄存器控制；解除读保护状态，所有主存储页都由 FLASH_WPR 寄存器控制。
- 2) 系统引导代码区、SWD 或 SDI 模式、RAM 区域都不可对主存储器进行擦除或编程，整片擦除除外。可擦除或编程用户选择字区域。如果试图解除读保护（编程用户字），芯片将自动擦除整片用户区。

23.3 FLASH 增强读模式

FLASH 增强读模式适用于用户程序运行在 FLASH 中开启该模式，可提高 FLASH 访问效率。开启该模式需将 FLASH_ACTLR 寄存器的 EHM0D 位置 1，此时读 ENHANCE_STATUS 位，ENHANCE_STATUS 位置

1 即增强读模式已生效，关闭该模式需先将 EHMOD 位清 0，再将 RSENACT 置 1。

注：在使用 FLASH 增强读模式，需注意以下几点：

- 1) 在对 FLASH 进行任何模式的擦除或编程（包括解除读保护等用户字编程）等操作之前，须先退出增强读模式，否则会导致擦除和编程操作失败；
- 2) 在进入停止模式之前，须先退出增强读模式，否则可能导致停止模式异常；
- 3) 在电源复位和系统复位结束后，芯片由硬件控制自动退出增强读模式。

23.4 寄存器描述

表 23-2 FLASH 相关寄存器列表

名称	访问地址	描述	复位值
R32_FLASH_ACTLR	0x40022000	访问控制寄存器	0x0000X000
R32_FLASH_KEYR	0x40022004	FPEC 键寄存器	0xFFFFFFFF
R32_FLASH_OBKEYR	0x40022008	OBKEY 寄存器	0xFFFFFFFF
R32_FLASH_STATR	0x4002200C	状态寄存器	0x00008000
R32_FLASH_CTLR	0x40022010	配置寄存器	0x00008080
R32_FLASH_ADDR	0x40022014	地址寄存器	0x00000000
R32_FLASH_OBR	0x4002201C	选择字寄存器	0x3FFFFFFE
R32_FLASH_WPR	0x40022020	写保护寄存器	0xFFFFFFFF
R32_FLASH_MODEKEYR	0x40022024	扩展键寄存器	0xFFFFFFFF
R32_BOOT_MODEKEYR	0x40022028	BOOT 键寄存器	0xFFFFFFFF

23.4.1 访问控制寄存器（FLASH_ACTLR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLASH_ST	FLASH_READY	Reserved	FLASH_RD_MD	Reserved	FLASH_LP	EHMOD	ENHANCE_STATUS	Reserved						SCK_CFG	

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
15	FLASH_ST	R0	FLASH 状态指示位： 1：FLASH 处于低功耗模式； 0：FLASH 处于正常工作模式。	0
14	FLASH_READY	R0	FLASH 就绪指示位： 1：FLASH 就位； 0：FLASH 未准备好。	X
[13:12]	Reserved	R0	保留。	0
11	FLASH_RD_MD	RW	FLASH 读模式控制位： 1：连续读模式； 0：单次读模式。 此位为普通解锁+快速解锁。	0

			建议该位配置为 1。	
[10:9]	Reserved	R0	保留。	0
8	FLASH_LP	RW	FLASH 低功耗模式控制位： 1：FLASH 低功耗模式； 0：FLASH 退出低功耗模式。 此位为普通解锁+快速解锁。	0
7	EHMOD	RW	FLASH 增强读模式： 该模式，在程序运行在 FLASH 时，可提高访问效率。 1：使能 FLASH 增强读模式； 0：关闭 FLASH 增强读模式，需配合 RSENACT 位一起操作，退出步骤先将 EHM0D 位清 0，再将 RSENACT 置 1。 此位为普通解锁+快速解锁。	0
6	ENHANCE_STATUS	R0	增强状态： 1：读出的命令发送已完成； 0：等待。	0
[5:2]	Reserved	R0	保留。	0
[1:0]	SCK_CFG	RW	FLASH 时钟 SCK 频率配置位： 00：HCLK； FLASH 读操作--建议 HCLK≤75MHz， FLASH 擦写操作--建议 HCLK≤60MHz； 01：HCLK/2； FLASH 读操作--建议 HCLK≤150MHz， FLASH 擦写操作--建议 HCLK≤120MHz； 10：HCLK/4； FLASH 读操作--HCLK 最大为 300MHz， FLASH 擦写操作--建议 HCLK≤240MHz； 11：HCLK/8； FLASH 读操作--HCLK 最大为 312.5MHz， FLASH 擦写操作--建议 HCLK≤312.5MHz。 注：上述 FLASH 操作时钟，须保证 FLASH_RD_MD 配置为 1。	0

23.4.2 FPEC 键寄存器（FLASH_KEYR）

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	KEYR[31:0]	WO	FPEC 键，用于输入 FPEC 的解锁键包括： RDPRT 键 = 0x000000A5； KEY1 = 0x45670123；	X

			KEY2 = 0xCDEF89AB。	
--	--	--	--------------------	--

23.4.3 OBKEY 寄存器 (FLASH_OBKEYR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OBKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OBKEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	OBKEYR[31:0]	WO	选择字键, 用于输入选择字键解除 OBWRE。	X

23.4.4 状态寄存器 (FLASH_STATR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BOOT_LOCK	BOOT_MODE	BOOT_STATUS	BOOT_AVA	BOOT_LOADER	Reserved					EOP	WRPRTERR	Reserved		WRBSY	BSY

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
15	BOOT_LOCK	RW1	BOOT 区锁: 1: 锁住; 0: 解锁。	1
14	BOOT_MODE	RW	和 BOOT_AVA 结合可以控制用户区和 BOOT 区之间的切换: 1: 软件复位之后可以切换到 BOOT 区或者用户区; 0: 软件复位之后可以切换到用户区。	0
13	BOOT_STATUS	RWO	当前执行的程序来源指示位, 写 0 清零: 1: 表示从 BOOT 区加载的程序; 0: 表示从用户区加载的程序。	0
12	BOOT_AVA	R0	程序初始化状态: 1: 表示从 BOOT 区启动; 0: 表示从用户区启动。	0
11	BOOT_LOADER	R0	当前程序运行的位置指示位 0: 运行在用户区域 1: 运行在 BOOT 区域	0
[10:6]	Reserved	R0	保留。	0
5	EOP	RW1	指示操作结束, 写 1 清零。 每次成功擦除或编程时, 硬件会置位。	0
4	WRPRTERR	RW1	指示写保护错误, 写 1 清零。 如果对写保护的地址编程时, 硬件会置位。	0
[3:2]	Reserved	R0	保留。	0
1	WRBSY	R0	该位在快速页编程时使用, 指示编程数据正在写入。在页编程时, 当写入数据, 该位被设置	0

			‘1’，硬件自动清 ‘0’；如果该位为 ‘0’，表示允许写入下个数据。	
0	BSY	R0	指示忙状态： 1：表示闪存操作正在进行； 0：操作结束。	0

注：进行编程操作时，需要确定 FLASH_CTLR 寄存器的 STRT 位为 0。

23.4.5 配置寄存器 (FLASH_CTLR)

偏移地址：0x10


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved									RSEN ACT	PGST RT	Reserved	BER32	Reser ved	FTPG	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLOCK	Reserved	EOPIE	Reser ved	ERRIE	OBWRE	Reser ved	LOCK	STRT	OBER	OBPG	Rese rved	MER	PER	PG	

位	名称	访问	描述	复位值
[31:23]	Reserved	R0	保留。	0
22	RSENACT	WO	退出增强读模式，硬件自动清除，需配合 EHMOD 位一起操作，退出步骤先将 EHMOD 位清 0，再将 RSENACT 置 1。 此位为普通解锁。	0
21	PGSTRT	RWO	开始。置 1 启动一次页编程，硬件自动清除。 此位为普通解锁。	0
[20:19]	Reserved	R0	保留。	0
18	BER32	RW	执行 32KB 擦除。 此位为普通解锁+快速解锁。	0
17	Reserved	R0	保留。	0
16	FTPG	RW	执行快速页编程操作。 此位为普通解锁+快速解锁。	0
15	FLOCK	RW1	快速编程锁。只能写 ‘1’。当该位为 ‘1’ 时表示快速编程/擦除模式不可用。在检测到正确的解锁序列后，硬件清除此位为 ‘0’。软件置 1，重新加锁。 此位为普通解锁。	1
[14:13]	Reserved	R0	保留。	0
12	EOPIE	RW	操作完成中断控制(FLASH_STATR 寄存器中 EOP 置位)： 1：允许产生中断； 0：禁止产生中断。 此位为普通解锁。	0
11	Reserved	R0	保留。	0
10	ERRIE	RW	错误状态中断控制 (FLASH_STATR 寄存器中 PGERR/WRPRTERR 置位)： 1：允许产生中断；	0

			0：禁止产生中断。 此位为普通解锁。	
9	OBWRE	RWO	用户选择字锁，软件清 0： 1：表示可以对用户选择字进行编程操作。需要在 FLASH_OBKEYR 寄存器中写入正确序列后由硬件置位； 0：软件清零后重新加锁用户选择字。 此位为普通解锁。	0
8	Reserved	RO	保留。	0
7	LOCK	RW1	锁。只能写 ‘1’。当该位为 ‘1’ 时表示 FPEC 和 FLASH_CTLR 被锁住不可写。在检测到正确的解锁序列后，硬件清除此位为 ‘0’。 在一次不成功的解锁操作后，直到下次系统复位前，该位不会再改变。 此位为普通解锁。	1
6	STRT	RW1	开始。置 1 启动一次擦除动作，硬件自动清 0（BSY 变 ‘0’）。 此位为普通解锁。	0
5	OBER	RW	执行用户选择字擦除 此位为普通解锁。	0
4	OBPG	RW	执行用户选择字编程 此位为普通解锁。	0
3	Reserved	RO	保留。	0
2	MER	RW	执行全擦除操作（擦除整个用户区）。 此位为普通解锁。	0
1	PER	RW	执行扇区（4KB）擦除操作。 此位为普通解锁。	0
0	PG	RW	执行标准编程操作。 此位为普通解锁。	0

23.4.6 地址寄存器（FLASH_ADDR）

偏移地址：0x14



位	名称	访问	描述	复位值
[31:0]	FAR[31:0]	WO	闪存地址，进行编程时为编程的地址，进行擦除时为擦除的起始地址。 当 FLASH_STATR 寄存器中的 BSY 位为 ‘1’ 时，不能写此寄存器。	0

23.4.7 选择字寄存器（FLASH_OBR）

偏移地址：0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						DATA1						DATA0			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA0						USART DLEN	USBHS DLEN	Reserved	START _MD	CFGRS TEN	Reserved		IWDG SW	RDPRT	OBERR

位	名称	访问	描述	复位值
[31:26]	Reserved	R0	保留。	0
[25:18]	DATA1	R0	数据字节 1。	0xFF
[17:10]	DATA0	R0	数据字节 0。	0xFF
9	USER	USARTDLEN	R0 BOOT 使能 USART 免按键下载功能： 1：开启； 0：关闭。	1
8		USBHSDLEN	R0 BOOT 使能 USBHS 下载功能： 1：开启； 0：关闭。	1
7		Reserved	R0 保留。	1
6		START_MD	R0 启动模式配置： 1：有 BOOT 时，上电之后系统从 BOOT 区启动； 0：有 BOOT 时，上电之后系统从用户区启动。	1
5		CFGRSTEN	R0 外部引脚复位使能： 1：关闭； 0：开启。	1
[4:3]		Reserved	R0 保留。	11b
2		IWDGSW	R0 独立看门狗（IWDG）硬件使能位： 1：IWDG 功能由软件开启，禁止硬件开启； 0：IWDG 功能由硬件开启（随 HSI 时钟决定）。	1
1	RDPRT		R0 读保护状态。 1：表示闪存当前读保护有效； 0：表示闪存当前读保护失效。	1
0	OBERR		R0 选择字错误。 1：表示选择字和它的反码不匹配； 0：表示选择字和它的反码匹配。	0

注：USER 和 RDPRT 在系统复位后从用户选择字区域加载。

23.4.8 写保护寄存器（FLASH_WPR）

偏移地址：0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
WRP[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WRP[15:0]															

位	名称	访问	描述	复位值
[31:0]	WRP[31:0]	R0	闪存写保护状态。 1：写保护失效； 0：写保护有效。 每个比特位代表 4K 字节（16 页）存储写保护状态。	X

注：WPR 在系统复位后从用户选择字区域加载。

23.4.9 扩展键寄存器（FLASH_MODEKEYR）

偏移地址：0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MODEKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MODEKEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	MODEKEYR[31:0]	WO	输入下面序列解锁快速编程/擦除模式： KEY1 = 0x45670123； KEY2 = 0xCDEF89AB。	X

23.4.10 BOOT 键寄存器（BOOT_MODEKEYR）

偏移地址：0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BOOTKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BOOTKEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	BOOTKEYR[31:0]	WO	输入下面序列解锁 BOOT 锁： KEY1 = 0x45670123； KEY2 = 0xCDEF89AB。	X

23.5 闪存操作流程

23.5.1 读操作

在通用地址空间内进行直接寻址，任何 8/16/32 位数据的读操作都能访问闪存模块的内容并得到相应的数据。

23.5.2 解除闪存锁

系统复位后，闪存控制器（FPEC）和 FLASH_CTLR 寄存器是被锁定的，不可访问。通过写入序列到 FLASH_KEYR 寄存器可解锁闪存控制器模块。

解锁序列：

- 1) 向 FLASH_KEYR 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；

2) 向 FLASH_KEYR 寄存器写入 KEY2 = 0xCDEF89AB (第 2 步必须是 KEY2)。

上述操作必须按序并连续执行, 否则属于错误操作, 会锁死 FPEC 模块和 FLASH_CTLR 寄存器并产生总线错误, 直到下次系统复位。


闪存控制器 (FPEC) 和 FLASH_CTLR 寄存器可以通过将 FLASH_CTLR 寄存器的 “LOCK” 位, 置 1 来再次锁定。

23.5.3 主存储器标准编程

标准编程每次可以写入 2 字节。当 FLASH_CTLR 寄存器的 PG 位为 ‘1’ 时, 每次向闪存地址写入半字 (2 字节) 将启动一次编程, 写入任何非半字数据, FPEC 都会产生总线错误。编程过程中, BSY 位为 ‘1’, 编程结束, BSY 位为 ‘0’, EOP 位为 ‘1’。

注: 当 BSY 位为 ‘1’ 时, 将禁止对任何寄存器执行写操作。

图 23-1 FLASH 编程




- 1) 检查 FLASH_CTLR 寄存器 LOCK, 如果为 1, 需要执行 “解除闪存锁” 操作。
- 2) 设置 FLASH_CTLR 寄存器的 PG 位为 ‘1’, 开启标准编程模式。
- 3) 向指定闪存地址 (偶地址) 写入要编程的半字。
- 4) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示编程结束, 将 EOP 位清 0。
- 5) 查询 FLASH_STATR 寄存器看是否有错误, 或者读编程地址数据校验。
- 6) 继续编程可以重复 3-5 步骤, 结束编程将 PG 位清 0。

23.5.4 主存储器标准擦除

闪存可以按扇区 (4K 字节) 擦除, 也可以整片擦除。


图 23-2 FLASH 页擦除



- 1) 检查 FLASH_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH_CTRL 寄存器的 PER 位为 ‘1’，开启扇区擦除模式。
- 3) 向 FLASH_ADDR 寄存器写入选择擦除的页首地址。
- 4) 设置 FLASH_CTRL 寄存器的 STRT 位为 ‘1’，启动一次擦除动作。
- 5) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 6) 读擦除页的数据进行校验。
- 7) 继续扇区擦除可以重复 3-5 步骤，结束擦除将 PEG 位清 0。

注：擦除成功后，字读- 0xe339e339，半字读- 0xe339，偶地址字节读- 0x39，奇地址读 0xe3。

图 23-3 FLASH 整片擦除



- 1) 检查 FLASH_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH_CTRL 寄存器的 MER 位为 ‘1’，开启整片擦除模式。
- 3) 设置 FLASH_CTRL 寄存器的 STRT 位为 ‘1’，启动擦除动作。
- 4) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。

- 5) 读擦除页的数据进行校验。
- 6) 将 MER 位清 0。

23.5.5 快速编程模式解锁

通过写入序列到 FLASH_MODEKEYR 寄存器可解锁快速编程模式操作。解锁后, FLASH_CTLR 寄存器的 FLOCK 位将清 0, 表示可以进行快速擦除和编程操作。通过将 FLASH_CTLR 寄存器的“FLOCK”位软件置 1 来再次锁定。

解锁序列:

- 1) 向 FLASH_MODEKEYR 寄存器写入 KEY1 = 0x45670123;
- 2) 向 FLASH_MODEKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

上述操作必须按序并连续执行, 否则属于错误操作会锁定, 直到下次系统复位才能重新解锁。

注: 快速编程操作需要解除“LOCK”和“FLOCK”两层锁定。

23.5.6 主存储器快速编程

快速编程按页(256 字节)进行编程。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位, 如果为‘1’, 需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位, 如果为‘1’, 需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位, 以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 FTPG 位为‘1’, 使能快速页编程模式。
- 5) 使用 32 位方式向 FLASH 地址写入数据, 例如
* (uint32_t*) 0x8000000 = 0x12345678;
- 6) 等待 FLASH_STATR 寄存器的 WR_BSY 为‘0’, 写入下个数据。
- 7) 重复步骤 5-6 共 64 次。
- 8) 设置 FLASH_CTLR 寄存器的 PGSTRT 位为‘1’, 启动快速页编程。
- 9) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示一次快速页编程完成, 将 EOP 位清 0。
- 10) 查询 FLASH_STATR 寄存器看是否有错误, 或者读编程地址数据校验。
- 11) 继续快速页编程可以重复 5-10 步骤, 结束编程将 FTPG 位清 0。

23.5.7 主存储器快速擦除

快速擦除按块(32K 字节)进行擦除。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位, 如果为 1, 需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位, 如果为 1, 需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位, 以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 BER32 位为‘1’, 开启快速块擦除(32K 字节)模式功能。
- 5) 向 FLASH_ADDR 寄存器写入快速擦除块的首地址。
- 6) 设置 FLASH_CTLR 寄存器的 STRT 位为‘1’, 启动一次快速块擦除(32K 字节)动作。
- 7) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示擦除结束, 将 EOP 位清 0。
- 8) 查询 FLASH_STATR 寄存器看是否有错误, 或者读擦除页地址数据校验。
- 9) 继续快速页擦除可以重复 5-8 步骤, 结束擦除将 BER32 位清 0。

注: 擦除成功后, 字读- 0xe339e339, 半字读- 0xe339, 偶地址字节读- 0x39, 奇地址读 0xe3。

23.6 用户选择字

用户选择字固化在 FLASH 中, 在系统复位后会被重新装载到相应寄存器, 用户可以任意的进行擦除和编程。用户选择字信息块总共有 8 个字节(4 个字节为写保护, 1 个字节为读保护, 1 个字节

为配置选项，2 个字节存储用户数据），每个位都有其反码位用于装载过程中的校验。下面描述了选择字信息结构和意义。

表 23-3 32 位选择字格式划分

[31:24]	[23:16]	[15:8]	[7:0]
选择字字节 1 反码	选择字字节 1	选择字字节 0 反码	选择字字节 0

表 23-4 用户选择字信息结构

地址 位	[31:24]	[23:16]	[15:8]	[7:0]
0x1FFFF800	nUSER	USER	nRDPR	RDPR
0x1FFFF804	nData1	Data1	nData0	Data0
0x1FFFF808	nWRPR1	WRPR1	nWRPR0	WRPR0
0x1FFFF80C	nWRPR3	WRPR3	nWRPR2	WRPR2

名称/字节			描述	复位值
RDPR			读保护控制位，配置是否可以读出闪存中的代码。 0xA5：若此字节为 0xA5（nRDP 必须为 0x5A），表示当前代码处于非读保护状态，可以读出； 其他值：表示代码读保护状态，不可读，0-15 页（4K）将自动写保护，不受 WRPR0 控制。	0xA5
USER	7	USARTDLEN	BOOT 使能 USART 免按键下载功能 ^[1] ： 1：开启； 0：关闭。	1
	6	USBHSDLEN	BOOT 使能 USBHS 下载功能 ^[1] ： 1：开启； 0：关闭。	1
	5	Reserved	保留。	1
	4	START_MD	启动模式配置： 1：有 BOOT 时，上电之后系统从 BOOT 区启动； 0：有 BOOT 时，上电之后系统从用户区启动。	1
	3	CFGRSTEN	外部引脚复位使能： 1：关闭； 0：开启。	1
	[2:1]	Reserved	保留。	11b
	0	IWDGSW	独立看门狗（IWDG）硬件使能位： 1：IWDG 功能由软件开启，禁止硬件开启； 0：IWDG 功能由硬件开启（随 HSI 时钟决定）。	1
Data0 - Data1			存储用户数据 2 字节。	0xFFFF
WRPR0 - WRPR3			写保护控制位。每个比特位用于控制主存储器中 1 个扇区（4K 字节/扇区）的写保护状态： 1：关闭写保护； 0：启用写保护。 4 个字节用于保护总共 480K 字节的主存储器。 WRPR0：第 0-7 扇区存储写保护控制；	0xFFFF FFFF

	WRPR1：第 8-15 扇区存储写保护控制； WRPR2：第 16-23 扇区存储写保护控制； WRPR3：位 0-6 提供第 24-30 扇区的写保护；位 7 提供第 31-119 扇区的写保护。	
--	--	--

注[1]：此功能的具体操作方式和注意事项请参考 CH32X315 评估板说明书。

23.6.1 用户选择字解锁

通过写入序列到 FLASH_OBKEYR 寄存器可解锁用户选择字操作。解锁后，FLASH_CTLR 寄存器的 OBWRE 位将置 1，表示可以进行用户选择字的擦除和编程。通过将 FLASH_CTLR 寄存器的“OBWRE”位，软件清 0 来再次锁定。

解锁序列：

- 1) 向 FLASH_OBKEYR 寄存器写入 KEY1 = 0x45670123；
 - 2) 向 FLASH_OBKEYR 寄存器写入 KEY2 = 0xCDEF89AB。
- 注：用户选择字操作需要解除“LOCK”和“OBWRE”两层锁定。

23.6.2 用户选择字编程

只支持标准编程方式，一次写入半字（2 字节）。实际过程中，对用户选择字进行编程时，FPEC 只使用半字中的低字节，并自动计算出高字节（高字节为低字节的反码），然后开始编程操作，这将保证用户选择字中的字节和它的反码始终是正确的。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 3) 检查 FLASH_CTLR 寄存器 OBWRE 位，如果为 0，需要执行“用户选择字解锁”操作。
- 4) 设置 FLASH_CTLR 寄存器的 OBPG 位为‘1’。
- 5) 写入要编程的半字（2 字节）到指定地址。
- 6) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示编程结束，将 EOP 位清 0。
- 7) 读编程地址数据校验。
- 8) 继续编程可以重复 5-7 步骤，结束编程将 OBPG 位清 0。

注：当修改选择字中的“读保护”变成“非保护”状态时，会自动执行一次整片擦除主存储区操作。如果修改“读保护”之外的选型，则不会出现整片擦除的操作。

23.6.3 用户选择字擦除

直接擦除整个 128 字节用户选择字区域。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有正在进行的编程操作。
- 3) 检查 FLASH_CTLR 寄存器 OBWRE 位，如果为 0，需要执行“用户选择字解锁”操作。
- 4) 设置 FLASH_CTLR 寄存器的 OBER 位为‘1’，之后设置 FLASH_CTLR 寄存器的 STRT 位为‘1’，开启用户选择字擦除。
- 5) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示擦除结束，将 EOP 位清 0
- 6) 读擦除地址数据校验。
- 7) 结束将 OBER 位清 0。

注：擦除成功后，字读- 0xe339e339，半字读- 0xe339，字节读- 0x39。

23.6.4 解除读保护

闪存是否读保护，由用户选择字决定。读取 FLASH_OBR 寄存器，当 RDPRT 位为‘1’表示当前闪存处于读保护状态，闪存操作上受到读保护状态的一系列安全防护。解除读保护过程如下：

- 1) 擦除整个用户选择字区域，此时读保护字段 RDPR，此时读保护仍然有效。

- 2) 用户选择字编程, 写入正确的 RDPR 代码 0xA5 以解除闪存的读保护。(此步骤首先将导致系统自动对闪存执行整片擦除操作)
- 3) 进行上电复位以重新加载选择字节(包括新的 RDPR 码), 此时读保护被解除。

23.6.5 解除写保护

闪存是否写保护, 由用户选择字决定。读取 FLASH_WPR 寄存器, 每个比特位代表 4K 字节闪存空间, 当比特位为 ‘1’ 表示非写保护状态, 为 ‘0’ 表示写保护。解除写保护过程如下:

- 1) 擦除整个用户选择字区域。
- 2) 写入正确的 RDPR 码 0xA5, 允许读访问;
- 3) 进行系统复位, 重新加载选择字节(包括新的 WRPR[3:0] 字节), 写保护被解除。

第 24 章 扩展配置 (EXTEN)

24.1 扩展配置

系统提供了 EXTEN 扩展配置单元 (EXTEN_CTR 寄存器)。该寄存器主要包括以下几个功能：

- 1) 外设 DMA 通道重映射；
- 2) ADCx 扫描周期计数输出的配置。

24.2 寄存器描述

表 24-1 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTEN_CTR	0x400220C0	配置扩展控制寄存器	0x00000000

24.2.1 配置扩展控制寄存器 (EXTEN_CTR)

偏移地址：0xC0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						ADC_SCAN_SEL[1:0]	I2C2_DMA_RM	USART4_DMA_RM	USART3_DMA_RM	USART2_DMA_RM	USART1_DMA_RM	SPI3_DMA_RM	SPI2_DMA_RM	SPI1_DMA_RM	

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
[9:8]	ADC_SCAN_SEL[1:0]	RW	扫描周期计数器输出 ADC 选择： 00：ADC1 扫描周期计数器输出； 01：ADC2 扫描周期计数器输出； 10：ADC3 扫描周期计数器输出； 11：ADC4 扫描周期计数器输出。	0
7	I2C2_DMA_RM	RW	I2C2 DMA 通道重映射： 1：重映射 (TX/DMA1_CH6, RX/DMA1_CH7)； 0：默认映射 (TX/DMA1_CH4, RX/DMA1_CH5)。	0
6	USART4_DMA_RM	RW	USART4 DMA 通道重映射： 1：重映射 (TX/DMA1_CH4, RX/DMA1_CH5)； 0：默认映射 (TX/DMA1_CH10, RX/DMA1_CH11)。	0
5	USART3_DMA_RM	RW	USART3 DMA 通道重映射： 1：重映射 (TX/DMA1_CH4, RX/DMA1_CH5)； 0：默认映射 (TX/DMA1_CH2, RX/DMA1_CH3)。	0
4	USART2_DMA_RM	RW	USART2 DMA 通道重映射： 1：重映射 (TX/DMA1_CH4, RX/DMA1_CH5)； 0：默认映射 (TX/DMA1_CH7, RX/DMA1_CH6)。	0
3	USART1_DMA_RM	RW	USART1 DMA 通道重映射：	0

			1: 重映射 (TX/DMA1_CH8, RX/DMA1_CH9) ; 0: 默认映射 (TX/DMA1_CH4, RX/DMA1_CH5) 。	
2	SPI3_DMA_RM	RW	SPI3 DMA 通道重映射: 1: 重映射 (TX/DMA1_CH3, RX/DMA1_CH2) ; 0: 默认映射 (TX/DMA1_CH9, RX/DMA1_CH8) 。	0
1	SPI2_DMA_RM	RW	SPI2 DMA 通道重映射: 1: 重映射 (TX/DMA1_CH3, RX/DMA1_CH2) ; 0: 默认映射 (TX/DMA1_CH5, RX/DMA1_CH4) 。	0
0	SPI1_DMA_RM	RW	SPI1 DMA 通道重映射: 1: 重映射 (TX/DMA1_CH7, RX/DMA1_CH6) ; 0: 默认映射 (TX/DMA1_CH3, RX/DMA1_CH2) 。	0