#### 0. Discussion

#### (1) Concepts I learned during the lab session

Hardware Description Language에는 대표적으로 IEEE 표준인 Verilog가 있는데, C 언어와 유사한 문법을 가지고 있으며 프로그래밍 방법은 크게 세 가지가 있다는 것을 배웠다. Structural Description 방법은 schematic을 대체하는 것이며 Data Flow Description 방법은 진리표를 대체하 는 방법이다. 마지막으로 Behavioral Description은 'How' 에 초점을 둔 프로그래밍 방법이다.

Verilog의 기본 문법에 대해 학습하였다. Verilog는 C언어와는 다르게 Blocking assignment와 Non-blocking assignment를 모두 지원하는데, Blocking assignment는 프로그래밍 언어에서와 같이 순차적으로 실행되는 반면 Non-blocking assignment는 병렬적으로 실행된다는 것을 새로 알게되었다. 또한, 일반적인 프로그래밍 언어와는 다르게 propagation delay 기능도 지원함을 배웠다.

Xilinx 기본 조작법을 배웠다. 모듈을 Structural Description, Data Flow Description, Behavioral Description 중 한 가지 방법을 이용하여 프로그래밍을 한 후 구현한 모듈이 설계대로 올바르게 작동하는지 검증하기 위해 test bench code를 작성해야 한다. 시뮬레이션을 수행하여 정상적으로 작동하는지 확인하고 그렇지 않은 경우 수정하는 과정을 거쳐야 한다.

## (2) Any errors I made

74x139 모듈을 세 가지 프로그래밍 방법(Structural Description, Data Flow Description, Behavioral Description)을 이용하여 구현하고 나서 test bench code를 작성하였다. Simulation을 실행시켰을 때 처음에는 테스트 결과가 정상적으로 나오다가 테스트 코드를 변경하지 않았음에도 불구하고 어느 순간 시뮬레이션 결과가 아예 나오지 않았는데 원인을 알지 못해 헤맸다.

74x139 하프 모듈은 data input이 2개, control input이 1개, output이 4개로 이루어져있다. 2-to-4 decoder 역시 data input이 2개, control input이 1개, output이 4개로 이루어져 있지만 output은 74x139 하프 모듈의 output과는 다르다. output을 고려하지 않은 채 input과 output 개수만을 보고 74x139 하프 모듈이 2-to-4 decoder와 동일하다고 생각했고 이를 이용하여 3-to-8 decoder를 구현하였다. 결과를 정리하는 과정에서 해당 모듈이 올바르게 동작하지 않는다는 것을 발견하고 수정하였다.

#### (3) How to correct my errors

fourtoonemux\_a\_test (fourtoonemux\_a\_test.v)
uut - fourtoonemux\_a (fourtoonemux\_a.v)

fourtoonemux\_a.v 파일을 생성하여 fourtoonemux\_a 모듈을 구현하고 fourtoonemux\_a\_test.v 라는 테스트 파일을 생성하여 해당 모듈에 대한 테스트 코드를 작성하면, Design의 Simulation 탭에


서는 이 두 파일이 위와 같이 계층적인 구조로 나타난다. 테스트를 수행할 때는 'fourtoonemux\_a\_test (fourtoonemux\_a\_test.v)'를 클릭하고 시뮬레이션을 실행시켜야 한다. 만약 'uut-fourtoonemux\_a (fourtoonemux\_a.v)'을 클릭하고 시뮬레이션을 실행할 경우 시뮬레이션 결과가 아예 나오지 않는데, 이 때문에 어느 순간 테스트가 정상적으로 실행되지 않았음을 깨닫고 다시 테스트를 정상적으로 실행시킬 수 있었다.

보고서를 작성하면서 74x139 하프 모듈이 2-to-4 decoder와 output이 달라 이를 이용하여 구현한 3-to-8 decoder 역시 올바르게 동작하지 않음을 확인하였다. 노트북에 Xilinx를 설치하려고 시도하였으나 실패했고, 다음날 302동 310-2호에 출석하여 2-to-4 decoder를 Data Flow Description 방법을 이용하여 새로 구현하였다. 또한, 2개의 2-to-4 decoder에 각각 enable로 G와 ~G을 연결함으로써 3-to-8 decoder를 구현하고 테스트를 수행함으로써 오류를 고칠 수 있었다.

#### 1. Lab practice

## (1) Implementations of 74x139 with 3 method and simulations

#### - Structural Description



위의 Schematic을 참고하여 Structural Description 방법으로 구현한 1/2 \* 74x139 모듈에 대한 코드는 아래와 같다.

```
module v74x139h_a(
21
        input G_L,
22
        input A,
23
24
        input B,
        output [3:0] Y
25
26
27
       wire N_A, N_B, N_G;
28
29
       not TI(N_G, G_L);
30
31
       not T2(N_A, A);
       not T3(N_B, B);
32
33
       nand T4(Y[0], N_G, N_A, N_B);
34
       nand T5(Y[1], N_G, A, N_B);
35
        nand T6(Y[2], N_G, N_A, B);
36
37
       nand T7(Y[3], N_G, A, B);
38
39 endmodule
```

아래와 같이 테스트 코드를 작성하여 input 값에 따른 8가지 케이스 모두에 대해 검증하였다.


```
25 module v74x139_a_test;
26
        // Inputs
 27
 28
       reg G_L;
       reg A;
 29
 30
       reg B;
 31
       // Outputs
 32
       wire [3:0] Y;
 33
 34
       // Instantiate the Unit Under Test (UUT)
 35
       v74x139h_a uut (
.G_L(G_L),
 36
 37
 38
           .A(A),
 39
           .B(B),
 40
           .Y(Y)
      );
 41
 42
       initial begin
 43
         // Initialize Inputs
G_L - 0;
A = 0;
B = 0;
 44
 45
 46
 47
 48
         // Wait 100 ns for global reset to finish
 49
          #100;
 50
 51
          // Add stimulus here
 52
          G_L = 0;
A = 1;
B - 0;
 53
 54
 55
 56
          #100;
G_L = 0;
A = 0;
B = 1;
 57
58
 59
60
62
           #100;
           G_L - 0;
63
           A = 1;
64
           B = 1;
65
66
            #100;
67
           G_L = 1;
68
           A - 0;
69
           B = 0;
70
71
72
           #100;
73
           G_L = 1;
           A - 1;
74
           B = 0;
75
76
77
           #100;
           G_L = 1;
78
79
           A = 0;
           B - 1;
80
81
           #100;
82
           G_L - 1;
83
           A = 1;
84
           B = 1;
85
86
           #100;
87
88
89
       end
90
91 endmodule
```

위의 테스트 코드를 통해 Structural Description 방법으로 구현한 1/2 \* 74x139 모듈에 대한 시뮬레이션 결과를 확인하면 아래와 같다.

										833.333 ns
Name	Value	0 ns		200 ns		400 ns	 600 ns		800	ns
▶ 🥞 Y[3:0]	1111	1110	1101	1011	0111		11	11		
<b>™</b> G_L	1									
16 A	1									
16 B	1									

즉,  $G_L$ , A, B 값에 따른 output Y 값을 표로 정리하면 아래와 같은데 구현한 half 모듈이 올바르게 동작하는 모습을 확인할 수 있다.

G_L	Α	В	Y[3:0]
0	0	0	1110
0	1	0	1101
0	0	1	1011
0	1	1	.0111
1	0	0	1111
1	1	0	1111
1	0	1	1111
1	1	1	1111



위의 Block Diagram을 참고하여 지금까지 Structural Description 방법으로 구현한 1/2 \* 74x139 모듈 2개를 이용해 74x139 모듈을 구현할 수 있는데, 이에 대한 코드는 다음과 같다.

```
21 module v74x139h_aa(
         input G1,
22
         input G2,
23
         input B1,
24
         input B2,
25
26
         input A1,
         input A2,
27
        output [3:0] Y1,
output [3:0] Y2
28
29
30
        );
31
        v74x139h_a T1(.G_L(G1), .A(A1), .B(B1), .Y(Y1));
32
        v74x139h_a T2(.G_L(G2), .A(A2), .B(B2), .Y(Y2));
33
34
35 endmodule
```

이때, 74x139 모듈의 input 개수가 6개이므로 총 64개의 케이스가 존제한다. 그 중 A1 = B1 = 1,

A2 = B2 = 0으로 고정시키고 control input인 G1과 G2 값을 변경해가며 Structural Description 방법으로 구현한 74x139 모듈을 테스트하는 코드를 아래와 같이 작성하였다.

```
25 module v74x139h_aa_test;
26
         // Inputs
27
         reg G1;
28
         reg G2;
29
        reg B1;
30
        reg B2;
31
        reg A1;
32
        reg A2;
33
34
        // Outputs
wire [3:0] Y1;
wire [3:0] Y2;
35
36
37
38
        // Instantiate the Unit Under Test (UUT)
40
        v74x139h_aa uut (
           .G1(G1),
41
42
            .G2(G2),
            .B1(B1),
43
            .B2(B2),
44
           .A1(A1),
4.5
            .A2(A2),
46
            .Y1(Y1),
47
            .Y2(Y2)
48
49
50
       initial begin
51
          // Initialize Inputs
G1 = 0;
52
53
            G2 = 0;
54
            B1 = 1;
55
            B2 - 0;
56
           A1 = 1;

A2 - 0;
57
58
            // Wait 100 ns for global reset to finish
           #100;
 61
           // Add stimulus here
 63
 64
            G1 = 0;
 65
            G2 - 1;

B1 = 1;
 66
           B2 - 0;
A1 = 1;
           A2 - 0;
 70
 71
72
73
74
75
            #100;
           G1 = 1;

G2 = 0;
            B1 - 1;
B2 = 0;
            A1 - 1;
A2 = 0;
 77
78
 80
           #100;
            G1 = 1;

G2 = 1;
 81
 82
            B1 = 1;
 83
            B2 - 0;
A1 = 1;
A2 - 0;
 84
 85
        end
 88
 89
90 endmodule
```

시뮬레이션 결과는 아래와 같다.



위의 시뮬레이션 결과를 표로 정리하면 아래와 같은데 구현한 74x139 모듈이 올바르게 작동함을 알 수 있다. 이때, A1 = B1 = 1, A2 = B2 = 0이다.

G1	G2	Y1	Y2
0	0	0111	1110
0	1	0111	1111
1	0	1111	1110
1	1	1111	1111

## - Data Flow Description

G	Α	В	Y[3:0]
0	0	0	1110
0	1	0	1101
0	0	1	1011
0	1	1	.0111
1	- (don't care)	- (don't care)	1111

위의 진리표를 참고하여 Data Flow Description 방법으로 작성한 1/2 \* 72x139 모듈에 대한 코드는 아래와 같다.

```
21 module v74x139h_b(
         input G,
22
23
         input A,
         input B,
24
         output [3:0] Y
25
26
         );
27
        wire [1:0] sel;
28
        wire [3:0] out;
29
30
        assign sel - {B, A};
 31
        assign Y = ~out;
32
33
        assign out - (sel -- 2'b00 && G -- 1'b0) ? 4'b0001:
34
                      (sel == 2'b01 && G == 1'b0) ? 4'b0010:
35
                      (sel == 2'bl0 && G == 1'b0) 7 4'b0100:
(sel == 2'bl1 && G == 1'b0) ? 4'b1000:
36
37
                      4'60000;
38
39
40 endmodule
```

아래와 같이 테스트 코드를 작성하여 input 값에 따른 8가지 케이스 모두에 대해 검증하였다.

```
25 module v74x139h_b_test;
26
27
          // Inputs
28
         reg G;
 29
         reg A;
 30
         reg B;
 31
         // Outputs
32
         wire [3:0] Y;
 34
35
36
37
          // Instantiate the Unit Under Test (UUT)
         v74x139h_b uut (
             .G(G),
38
              .A(A),
              .B(B),
 40
              . Y (Y)
41
42
43
         initial begin
             // Initialize Inputs
G - 0;
A = 0;
 44
 45
46
47
48
             // Wait 100 ns for global reset to finish
 49
50
51
             #100;
 52
             // Add stimulus here
             G = 0;
A - 1;
B = 0;
 53
 54
 55
56
57
              #100;
             G = 0;
A = 0;
B - 1;
 58
 59
60
              #100;
62
              G = 0;

A = 1;
 63
 64
 65
              B = 1;
 66
              #100;
 67
              G = 1;
A - 0;
 68
69
70
71
72
              B = 0;
              #100;
73
74
              G = 1;
A - 1;
              B = 0;
 75
76
77
78
79
              #100;
              G = 1;

A = 0;
              B - 1;
 80
 81
 82
              #100;
              G - 1;
A = 1;
 83
 84
              B = 1;
 85
 86
              #100;
 87
         end
 88
90 endmodule
```

위의 테스트 코드를 통해 Data Flow Description 방법으로 구현한 1/2 \* 74x139 모듈에 대한 시뮬레이션 결과를 확인하면 아래와 같다. 시뮬레이션 결과가 앞에서 제시한 진리표와 같이 올바르게동작하는 것을 확인할 수 있다.



지금까지 Data Flow Description 방법으로 구현한 1/2 \* 74x139 모듈 2개를 이용하여 74x139 모듈

을 구현할 수 있는데, 이에 대한 코드는 다음과 같다.

```
21 module v74x139h_bb(
         input G1,
22
23
         input G2,
         input B1,
         input B2,
         input Al,
 26
         input A2,
 27
        output [3:0] Y1,
output [3:0] Y2
 28
29
 30
         );
 31
       v74x139h_b T1(.G(G1), .A(A1), .B(B1), .Y(Y1));
 32
33
        v74x139h_b T2(.G(G2), .A(A2), .B(B2), .Y(Y2));
35 endmodule
```

이때, 74x139 모듈의 input 개수가 6개이므로 총 64개의 케이스가 존제한다. 그 중 A1 = B1 = 1, A2 = B2 = 0으로 고정시키고 G1과 G2 값을 변경해가며 Data Flow Description 방법으로 구현한 74x139 모듈을 테스트하는 코드를 아래와 같이 작성하였다.

```
25 module v74x139h_bb_test;
        // Inputs
        reg G1;
29
       reg GZ;
reg B1;
30
       reg B2;
31
       reg Al;
32
       reg A2;
33
34
       // Outputs
35
       wire [3:0] Y1;
wire [3:0] Y2;
36
37
38
       // Instantiate the Unit Under Test (UUT)
39
40
       v74x139h_bb uut (
           .G1 (G1),
41
42
           .GZ (GZ),
           .B1(B1),
43
44
           .A1 (A1),
45
           .A2(A2),
46
47
           .Y1 (Y1),
           .YZ(Y2)
       );
49
50
       initial begin
51
           // Initialize Inputs
52
53
54
55
           G1 - 0;
           G2 = 0;
           B2 | 0;
A1 = 1;
56
           A2 - 0;
58
59
           // Wait 100 ns for global reset to finish
60
61
62
           // Add stimulus here
63
64
           G1 = 0;
65
           G2 - 1;
66
           B1 = 1;
67
           B2 - 0;
A1 - 1;
68
69
70
           A2 = 0;
           #100;
           G1 = 1;
73
           G2 - 0;
74
75
           B1 - 1;
76
           A1 - 1;
           A2 = 0;
```

```
#100;
80
           G1 = 1;
81
           G2 - 1;
B1 - 1;
82
83
           B2 = 0;
84
           A1 - 1;
85
           A2 = 0;
86
87
88
89
90 endmodule
```

시뮬레이션 결과는 아래와 같다.



위의 시뮬레이션 결과를 표로 정리하면 아래와 같은데 Data Flow Description 방법으로 구현한 74x139 모듈이 올바르게 작동함을 알 수 있다. 이때, A1 = B1 = 1, A2 = B2 = 0이다.

G1	G2	Y1	Y2
0	0	0111	1110
0	1	0111	1111
1	0	1111	1110
1	1	1111	1111

## - Behavioral Description

Behavioral Description 방법으로 작성한 1/2 \* 72x139 모듈에 대한 코드는 아래와 같다.

```
21 module v74x139h_c(
22
         input G,
         input A,
23
         input B,
24
         output [3:0] Y
25
26
27
         wire [1:0] sel;
28
        reg [3:0] out;
29
30
         assign sel = (B, A);
31
        assign Y - ~out;
32
33
         always@(G or sel)
34
35
           begin
              if
                 (G == 1'b0)
36
                  begin
37
38
                     case (sel)
                        2'b00 : out - 4'b0001;
39
                        2'b01 : out - 4'b0010;
40
                        2'b10 : out = 4'b0100;
2'b11 : out = 4'b1000;
41
42
43
                     endcase
44
                  end
```

```
45 else

46 begin

47 out-4'b0000;

48 end

49 end

50

51 endmodule
```

아래와 같이 테스트 코드를 작성하여 input 값에 따른 8가지 케이스 모두에 대해 검증하였다.

```
25 module v74x139h_c_test;
27
        // Inputs
28
       reg G;
29
      reg A;
30
       reg B;
31
      // Outputs
wire [3:0] Y;
32
33
34
       // Instantiate the Unit Under Test (UUT)
35
       v74x139h_c uut (
36
          .G(G),
37
38
           .A(A),
39
           .B(B),
40
           .Y(Y)
41
42
43
       initial begin
         // Initialize Inputs
G = 0;
44
45
         A = 0;
B - 0;
46
47
48
          // Wait 100 ns for global reset to finish
49
          #100;
50
51
          // Add stimulus here
52
          G - 0;
A = 1;
B = 0;
53
54
55
56
          #100;
57
          G = 0;
58
          A - 0;
B = 1;
59
60
62
           #100;
 63
           A = 1;
 64
           B - 1;
 65
 66
           #100;
 67
 68
           G - 1;
           A = 0;
 69
           B - 0;
 70
 71
           #100;
 72
 73
           G - 1;
           A = 1;
 74
           B = 0;
 75
 76
           #100;
 77
 78
           G = 1;
           A - 0;

B = 1;
 79
 80
 81
           #100;
 82
           G = 1;
 8.3
           A = 1;
 84
           B - 1;
 85
 86
 87
           #100;
 88
        end
 8.9
90 endmodule
```

위의 테스트 코드를 통해 Behavioral Description 방법으로 구현한 1/2 \* 74x139 모듈에 대한 시뮬레이션 결과를 확인하면 아래와 같다.



G, A, B 값에 따른 output Y 값을 표로 정리하면 아래와 같은데 Behavioral Description 방법으로 구현한 1/2 \* 74x139 모듈이 올바르게 동작하는 모습을 확인할 수 있다.

G	Α	В	Y[3:0]
0	0	0	1110
0	1	0	1101
0	0	1	1011
0	1	1	.0111
1	0	0	1111
1	1	0	1111
1	0	1	1111
1	1	1	1111

지금까지 Behavioral Description 방법으로 구현한 1/2 \* 74x139 모듈 2개를 이용하여 74x139 모듈을 구현할 수 있는데, 이에 대한 코드는 다음과 같다.

```
21 module v74x139h_cc(
22
        input G1,
23
        input G2,
        input B1,
24
25
        input B2,
26
        input A1,
        input A2,
27
        output [3:0] Y1,
28
        output [3:0] Y2
29
30
        );
31
       v74x139h_c T1(.G(G1), .A(A1), .B(B1), .Y(Y1));
32
       v74x139h_c T2(.G(G2), .A(A2), .B(B2), .Y(Y2));
33
34
35 endmodule
```

이때, 74x139 모듈의 input 개수가 6개이므로 총 64개의 케이스가 존제한다. 그 중 A1 = B1 = 1, A2 = B2 = 0으로 고정시키고 G1과 G2 값을 변경해가며 Behavioral Description 방법으로 구현한 74x139 모듈을 테스트하는 코드를 아래와 같이 작성하였다.

```
25 module v74x139h_cc_test;
26
27
          // Inputs
         reg G1;
reg G2;
28
29
         reg B1;
3.0
         reg B2;
reg A1;
reg A2;
31
32
33
 34
        // Outputs
wire [3:0] Y1;
wire [3:0] Y2;
35
36
37
38
         // Instantiate the Unit Under Test (UUT)
39
40
         v74x139h_cc uut (
             .G1(G1),
41
             .G2(G2),
42
              .B1(B1),
43
             .B2(B2),
44
45
             .A1(A1),
             .A2(A2),
46
47
              .Y1(Y1),
              .Y2(Y2)
48
49
50
         initial begin
   // Initialize Inputs
   G1 = 0;
51
52
53
             G2 = 0;
54
55
             B1 = 1;
             B2 - 0;
A1 = 1;
A2 - 0;
56
57
58
              #100;
 61
 62
63
             // Add stimulus here
 64
              G1 = 0;
 65
              G2 - 1;
 66
              B1 = 1;
 67
              B2 - 0;
 68
              A1 = 1;
 69
70
              A2 - 0;
 71
72
              #100;
              G1 = 1;


G2 = 0;
 73
74
75
              B1 - 1;

B2 = 0;
 76
77
              A1 - 1;

A2 = 0;
 78
79
              #100;
G1 = 1;
G2 = 1;
 80
 81
 82
              B1 = 1;
 83
              B2 - 0;
 84
              A1 = 1;

A2 - 0;
 85
 86
 87
              #100;
 88
 89
          end
 90
 91
92 endmodule
```

시뮬레이션 결과는 아래와 같다.



위의 시뮬레이션 결과를 표로 정리하면 다음과 같은데 Behavioral Description 방법으로 구현한 74x139 모듈이 올바르게 작동함을 알 수 있다. 이때, A1 = B1 = 1, A2 = B2 = 0이다.

G1	G2	Y1	Y2
0	0	0111	1110
0	1	0111	1111
1	0	1111	1110
1	1	1111	1111

# (2) Implment a 3-to-8 decoder using 2-to-4 decoders only and simulate it (one of 3 designing methods)

G	Α	В	Υ
1	0	0	1000
1	0	1	0100
1	1	0	0010
1	1	1	0001
0	- (don't care)	- (don't care)	0000

우선, 위의 진리표를 참고하여 Data Flow Description 방법을 이용하여 2-to-4 decoder를 아래와 같이 구현하였다.

```
21 module twotofour(
          input G,
22
           input A,
23
           input B,
24
          output [3:0] Y
25
          );
26
27
        wire [1:0] sel;
wire [3:0] out;
28
29
30
         assign sel = (B, A);
31
         assign Y = out;
32
33
         assign out = (sel == 2'b00 && G == 1'b1) ? 4'b1000:
34
                          (sel == 2'b01 && G == 1'b1) ? 4'b0100:
(sel == 2'b10 && G == 1'b1) ? 4'b0010:
(sel == 2'b11 && G == 1'b1) ? 4'b0001:
35
36
37
                          4'b0000;
38
40 endmodule
```

Data Flow Description 방법으로 구현한 2-to-4 decoder가 올바르게 동작하는지 확인하기 위해 아래와 같이 테스트 코드를 작성하여 input 값에 따른 8가지 케이스 모두에 대해 검증하였다.

```
25 module twotofour_test;
26
       // Inputs
27
       reg G;
28
       reg A;
29
       reg B;
30
31
       // Outputs
       wire [3:0] Y;
33
34
       // Instantiate the Unit Under Test (UUT)
35
       twotofour uut (
36
37
          .A(A),
38
39
           .B(B),
40
          -Y(Y)
      );
41
42
      initial begin
43
          // Initialize Inputs
44
          G = 0;


A = 0;
45
46
         B = 0;
48
         // Add stimulus here #100;
49
50
51
         G = 0;
52
         A = 1;

B = 0;
53
54
          #100;
56
57
          G = 0;
58
59
60
          B = 1;
          #100;
62
63
          G = 0;
64
          A = 1;
6.5
           B = 1;
66
67
68
          #100;
          G = 1;
70
71
72
73
74
          #100;
          G = 1;
A = 1;
76
          B = 0;
77
78
79
          G = 1;

A = 0;
80
81
          B = 1;
82
83
          #100;
84
          G = 1;

A = 1;
85
86
           B = 1;
88
           #100;
89
       end
90
91
92 endmodule
```

위의 테스트 코드를 통해 Data Flow Description 방법으로 구현한 2-to-4 decoder에 대한 시뮬레이션 결과를 확인하면 아래와 같다. Data Flow Description 방법으로 구현한 2-to-4 decoder가 앞에서 제시한 진리표대로 올바르게 동작하는 것을 확인할 수 있다.



다음으로, Data Flow Description 방법으로 구현한 위의 2-to-4 decoder를 활용하여 3-to-8 decoder를 아래의 코드를 통해 구현하였다. 2개의 2-to-4 decoder를 이용하면 각각의 decoder에 enable로 G와 ~G를 연결함으로써 3-to-8 decoder를 만들 수 있다.


```
21 module threetoeight (
           input G,
22
           input A,
23
24
           input B,
           output [3:0] Y1,
output [3:0] Y2
25
26
27
           );
28
29
           twotofour T1(.G(G), .A(A), .B(B), .Y(Y1));
twotofour T2(.G(~G), .A(A), .B(B), .Y(Y2));
30
31
32
33
34
35 endmodule
```

Data Flow Description 방법으로 구현한 3-to-8 decoder가 올바르게 동작하는지 확인하기 위해 아래와 같이 테스트 코드를 작성하여 input 값에 따른 8가지 케이스 모두에 대해 검증하였다.

```
25 module threetoeight_test;
26
         // Inputs
27
28
        red G;
        reg A;
29
30
        reg B;
31
32
        // Outputs
33
       wire [7:4] Y1;
34
35
36
        wire [3:0] Y2;
37
         // Instantiate the Unit Under Test (UUT)
38
        threetoeight uut (
            .G(G),
40
            .A(A),
41
            .B(B),
            .Y1(Y1),
.Y2(Y2)
42
43
44
45
46
        initial begin
            // Initialize Inputs
G - 0;
A = 0;
47
48
49
50
51
            B = 0;
            // Wait 100 ns for global reset to finish
52
53
54
            #100;
55
            G = 0;
            A = 1;
B - 0;
56
57
58
59
60
            #100:
           G = 0;
61
            A = 0;
B - 1;
62
63
```

```
#100;
65
66
             G = 0;
67
             A = 1;
68
             B - 1;
69
70
             #100;
71
72
73
             G = 1;
             A = 0;
B - 0;
74
75
76
77
             #100;
             G - 1;
A = 1;
78
79
             B - 0;
80
81
             #100;
82
            G - 1;
A = 0;
B = 1;
83
84
85
86
87
             #100;
            G = 1;
A - 1;
B = 1;
88
89
90
91
             #100;
92
93
         end
94
95
96 endmodule
```

위의 테스트 코드를 통해 Data Flow Description 방법으로 구현한 3-to-8 decoder에 대한 시뮬레이션 결과를 확인하면 아래와 같다.




위의 시뮬레이션 결과를 표로 정리하면 아래와 같은데 Data Flow Description 방법으로 구현한 3-to-8 decoder가 올바르게 동작함을 확인할 수 있다.

G	Α	В	Y (=Y1+Y2)
0	0	0	00001000
0	1	0	00000100
0	0	1	00000010
0	1	1	0000001
1	0	0	10000000
1	1	0	01000000
1	0	1	00100000
1	1	1	00010000

## 2. Implement 4-to-1 MUX with all the designing methods that we practiced and simulate it.

## - Structural Description



위의 Circuit Diagram을 참고하여 Structural Description 방법으로 구현한 4-to-1 멀티플렉서에 대한 코드는 아래와 같다.

```
module fourtoonemux_a(
21
         input A,
22
         input B,
23
         input C,
24
         input D,
25
26
27
         input so,
         input S1,
         output Y
28
29
         );
30
         wire N_S0, N_S1;
31
         wire [3:0] temp;
32
33
        not T1 (N_S0, S0);
34
        not T2(N_S1, S1);
35
36
        and T3(temp[0], A, N_S0, N_S1);
37
        and T4(temp[1], B, N_S0, S1);
38
        and T5(temp[2], C, S0, N_S1);
and T6(temp[3], D, S0, S1);
39
40
41
        or (Y, temp[0], temp[1], temp[2], temp[3]);
42
44 endmodule
```


이때, 4-to-1 멀티플렉서의 data input과 control input이 총 6개이므로 64개의 케이스가 존제한다. 그 중 A = B = 1, C = D = 0으로 고정시키고 control input인 S0과 S1 값을 변경해가며 Structural Description 방법으로 구현한 4-to1 멀티플렉서를 테스트하는 코드를 아래와 같이 작성하였다.

```
25 module fourtoonemux_a_test;
26
         // Inputs
27
28
         reg A;
29
         reg B;
30
         reg C;
         reg D;
31
32
        reg SO;
reg S1;
34
35
         // Outputs
36
        wire Y;
37
38
         // Instantiate the Unit Under Test (UUT)
         fourtoonemux_a uut (
39
40
             .A(A),
41
             .B(B),
42
             .c(c),
43
44
45
             .D(D),
             .SO(SO),
             .S1(S1),
             .Y(Y)
46
47
48
49
50
         initial begin
            // Initialize Inputs
A = 1;
B = 1;
51
52
53
            B = 1,
C - 0;
D = 0;
S0 = 0;
S1 - 0;
54
55
56
57
58
59
             // Wait 100 ns for global reset to finish
             #100;
             A - 1;
B = 1;
63
64
             C = 0;

D = 0;
65
66
             s0 = 0;
S1 = 1;
67
68
69
70
71
72
             #100
             A - 1;
             A = 1;
B = 1;
C = 0;
D = 0;
73
74
75
             s0 = 1;
s1 - 0;
76
77
78
              #100
79
             A - 1;
B = 1;
80
81
             C = 0;

D - 0;
82
83
             S0 = 1;
S1 = 1;
84
85
86
              #100;
87
        end
88
89
90 endmodule
```

시뮬레이션 결과는 아래와 같다.



위의 시뮬레이션 결과를 표로 정리하면 아래와 같은데 Structural Description 방법으로 구현한 4-to-1 멀티플렉서가 올바르게 동작함을 확인할 수 있다. (이때, A = B = 1, C = D = 0이다.)

S0	S1	Υ
0	0	1 (=A)
0	1	1 (=B)
1	0	0 (=C)
1	1	0 (=D)

# - Data Flow Description

S[1:0]	Υ
00	Α
01	В
10	С
11	D


위의 진리표를 참고하여 Data Flow Description 방법으로 구현한 4-to-1 멀티플렉서에 대한 코드는 아래와 같다.

```
21 module fourtoonemux_b(
          input A,
23
          input B,
24
          input C,
          input D,
input [1:0] S,
25
26
27
          output Y
28
          );
29
         assign Y = (S == 2'b00) ? A:
30
                       (S -- 2'b01) ? B:
(S -= 2'b10) ? C:
 31
32
33
                        D;
35 endmodule
```

이때, 4-to-1 멀티플렉서의 data input과 control input이 총 6개이므로 64개의 케이스가 존제한다. 그 중 A = B = 1, C = D = 0으로 고정시키고 control input인 S0과 S1 값을 변경해가며 Data Flow Description 방법으로 구현한 4-to1 멀티플렉서를 테스트하는 코드를 아래와 같이 작성하였다.

```
25 module fourtoonemux_b_test;
 26
27
           // Inputs
  28
           reg A;
reg B;
  29
          reg C;
reg D;
  31
           reg [1:0] S;
  32
  33
           // Outputs
  35
36
37
           wire Y;
           // Instantiate the Unit Under Test (UUT) fourtoonemux_b uut ( \,
  38
39
               .A(A),
               .B(B),
  40
  41
  42
                .D(D),
               .s(s),
  43
                .Y(Y)
  44
45
          );
  46
47
           initial begin
              itial begin
// Initialize Inputs
A = 1;
B = 1;
C - 0;
D = 0;
S = 0;
  48
  50
51
  53
54
               // Wait 100 ns for global reset to finish
  55
               #100;
  56
57
               // Add stimulus here
  58
59
               A = 1;
B = 1;
C = 0;
D = 0;
S = 1;
  60
  61
62
63
               #100;
65
66
67
               A = 1;
               B - 1;
68
               c = 0;
69
               D = 0;
70
71
72
73
74
               S - 2;
               #100;
75
76
77
               A = 1;
               B = 1;
C - 0;
D = 0;
78
               S = 3;
79
80
81
                #100;
           end
82
     endmodule
84
```

시뮬레이션 결과는 아래와 같은데, Data Flow Description 방법으로 구현한 4-to-1 멀티플렉서가 올바르게 동작함을 확인할 수 있다.



## - Behavioral Description

Behavioral Description 방법으로 구현한 4-to-1 멀티플렉서에 대한 코드는 아래와 같다.


```
21 module fourtoonemux_c(
        input A,
22
         input B,
23
24
        input C,
         input D,
25
        input [1:0] S,
26
         output Y
27
 28
 29
        reg out;
 30
 31
        assign Y = out;
 32
 33
        always@(S or A or B or C or D)
 34
          begin
 35
              case (S)
 36
                 2'b00 : out = A;
 37
                 2'b01 : out = B;
 38
                 2'b10 : out - C;
 39
                 2'b11 : out = D;
 40
              endcase
 41
          end
42
43
44 endmodule
```

이때, 4-to-1 멀티플렉서의 data input과 control input이 총 6개이므로 64개의 케이스가 존제한다. 그 중 A = B = 1, C = D = 0으로 고정시키고 control input인 S0과 S1 값을 변경해가며 Behaavioral Description 방법으로 구현한 4-to1 멀티플렉서를 테스트하는 코드를 아래와 같이 작성하였다.

```
25 module fourtoonemux_c_test;
26
       // Inputs
27
28
       reg A;
       reg B;
29
       reg C;
30
31
       reg D;
       reg [1:0] S;
32
33
       // Outputs
34
       wire Y;
35
36
37
       // Instantiate the Unit Under Test (UUT)
       fourtoonemux_c uut (
38
39
           . A (A) ,
40
           .B(B),
           .c(c),
41
42
           .D(D),
           .S(S),
43
44
           .Y(Y)
      );
45
46
       initial begin
47
          // Initialize Inputs
48
          A = 1;
49
          B = 1;
50
          C - 0;
51
          D = 0;
S = 0;
52
53
54
          // Wait 100 ns for global reset to finish
55
          #100;
56
```

```
A = 1;
60
            B - 1;
C = 0;
61
62
            D = 0;
63
            S - 1;
64
65
            #100;
66
67
68
            A = 1;
69
            B - 1;
            c = 0;
70
            D = 0;
71
72
73
74
            #100;
75
76
77
78
            A = 1;
            B = 1;
            C - 0;
            D = 0;
79
            s = 3;
80
81
            #100;
82
83
        end
85 endmodule
```

시뮬레이션 결과는 아래와 같다.



위의 시뮬레이션 결과를 표로 정리하면 아래와 같은데 Behavioral Description 방법으로 구현한 4-to-1 멀티플렉서가 올바르게 동작함을 확인할 수 있다. (이때, A = B = 1, C = D = 0이다.)

S	Υ
00	1 (=A)
01	1 (=B)
10	0 (=C)
11	0 (=D)

3. Discuss about each type of descriptions (Pros & Cons, etc) Study part of the verilog grammar and discuss about why it was designed that way. (ex, for loop, while loop, blocking, non-blocking assignments, module based feature, etc)

Verilog를 이용한 프로그래밍 방법은 크게 Structural Description, Data Flow Description과 Behavioral Description으로 분류할 수 있다.

Structural Description은 Schematic을 대체하는 방법으로 하드웨어 컴포넌트와 그들 사이의 연결을 간결하고 명확하게 표현한다는 장점이 있다. 이는 계층적인 디자인과 모듈화를 가능하게 한다. 한편, 규모가 큰 하드웨어 설계 시 시간이 오래 걸리며 Data Flow Description과 Behavioral

Description에 비해 유연성이 떨어진다는 단점이 있다.

Data Flow Description은 진리표를 대체하는 방법으로서 하드웨어 구조가 복잡할 때 Structural description에 비해 디자인 속도가 빠르다는 장점이 있다. 그러나 기저 구조 혹은 하드웨어 컴포 넌트 간 연결에 대한 구체적인 정보를 제공하지 않기 때문에 최적화하기 어렵다는 단점이 있다.

Behavioral Description은 'How'에 초점을 맞춘 방법으로 설계 변경 시 기저 구조에 영향을 끼치지 않고 higher level에서 대처할 수 있어서 유연성이 높다는 장점이 있다. 한편, Data Flow Description과 마찬가지로 기저 구조 혹은 하드웨어 컴포넌트 간 연결에 대한 구체적인 정보를 제공하지 않기 때문에 최적화하기 어렵다는 단점이 있다.

Verilog는 for loop, while loop를 지원하는 등 C언어 문법과 유사하지만 C언어와는 다르게 non-blocking assignment 기능을 지원한다. Verilog에서 non-blocking assignment를 사용하지 않을 경우 모든 statement들이 순차적으로 진행되는데 실제 디지털 하드웨어에서는 많은 값들이 동시에 업데이트 되기 때문에 non-blocking assignment을 사용하지 않으면 statement의 실행 순서에 따라 시뮬레이션 결과가 실제 결과와 다르다는 이슈가 발생할 위험이 있다. 따라서 하드웨어의 동작을 보다 정확하게 모델링하기 위해 Verilog가 non-blocking assignment를 지원하는 것이라고 예상할 수 있다.