

CAN FD v3.0

LogiCORE IP 产品指南

中文翻译版

PG223 (v3.0) 2025年8月28日

AMD Vivado Design Suite

原文: CAN FD v3.0 LogiCORE IP Product Guide

专业术语参照 ISO 11898-1:2015 中文标准

翻译生成日期: 2026年6月14日

- 第1章: 引言
- 特性
- IP 概览
 - 第2章: 概述
- 按设计流程导航内容
- 关于本内核
- 内核描述
- 许可与订购
 - 第3章: 产品规范
- 标准
- 性能
- 资源利用率
- 端口描述
- 寄存器空间
 - 第4章: 内核设计
- 工作模式与状态
- 编程模型
- 时钟
- 复位
- 中断
 - 第5章: 设计流程步骤
- 定制与生成内核
- 约束内核
- 仿真
- 综合与实现
 - 第6章: 示例设计
- 概述
- 仿真示例设计
 - 第7章: 测试平台
 - 第8章: 验证、合规性与互操作性
- 合规性测试
 - 第9章: 升级
- 在 Vivado Design Suite 中升级
- 附录A: 调试
- 附录B: 补充资源与法律声明

第1章 引言

AMD LogiCORE(TM) IP CAN 灵活数据速率 (CAN FD) 内核非常适用于汽车和工业应用, 例如汽车车身控制单元、汽车测试设备、仪表盘、传感器控制和工业网络。该内核可独立使用, 也可连接到 AMD MicroBlaze(TM) 处理器或 AMD Zynq(TM) 7000 SoC、AMD

Versal(TM) 器件及 AMD UltraScale+(TM) MPSoC 中的 Arm Cortex-A9 处理器。

特性

- 遵循 ISO 11898-1/2015: 道路车辆 -- 控制器局域网 (CAN) 第1部分: 数据链路层和物理信令规范设计
- 支持 CAN 和 CAN FD 帧
- 支持 ISO 11898-1/2015 规范中定义的 CAN FD 帧格式
- 支持最多 64 字节的 CAN FD 帧
- 支持最高 8 Mb/s 的灵活数据速率
- 支持最高 1 Mb/s 的标称数据速率
- 最多三个数据位发送器延迟补偿
- TX 和 RX 邮箱缓冲区, 深度可配置
- 两个深度为 64 的 RX FIFO, 配备 32 对 ID 滤波器-掩码对
- 最低 ID 的消息优先发送
- 支持 TX 消息取消
- 快速数据速率的独立错误记录

重要! 在销售包含 CAN FD 内核的器件之前, 必须持有有效的 Bosch CAN FD 协议许可证。

其他特性

- 已发送和已接收消息的时间戳
- 支持发送事件 FIFO
- 支持以下模式:
 - 禁用自动重传 (DAR) 模式
 - 监听 (总线监控) 模式
 - 带唤醒中断的睡眠模式
 - 内部回环模式
 - 总线关闭恢复模式
 - 自动恢复
 - 用户干预自动恢复
 - 禁用协议异常事件模式

IP 概览表

AMD LogiCORE(TM) IP 概览表

项目	详情
支持的器件系列	AMD Versal(TM) 自适应 SoC、AMD UltraScale+(TM)、AMD UltraScale(TM)、AMD Zynq(TM) 7000 SoC、7系列、AMD Zynq(TM) UltraScale+(TM) MPSoC
架构	
支持的用户接口	AXI4-Lite、APB
资源	性能与资源利用率网页

随内核提供的文件	
设计文件	加密 RTL
示例设计	Verilog
测试平台	Verilog
约束文件	XDC
仿真模型	不提供
支持的软件驱动	Standalone 和 Linux
已测试的设计流程	
设计输入	AMD Vivado(TM) Design Suite
仿真	支持的仿真器请参见 Vivado Design Suite 用户指南：发行说明、安装和许可
综合	Vivado Synthesis
支持	
发行说明和已知问题	主要答复记录：65142
所有 Vivado IP 变更日志	主要 Vivado IP 变更日志：72775

注释：

1. 完整的支持器件列表请参见 AMD Vivado(TM) IP 目录。
2. Standalone 驱动详情可在 Vitis 目录中找到。Linux 操作系统和驱动支持信息可从 Linux CAN FD 驱动页面获取。
3. 支持的第三方工具版本请参见 Vivado Design Suite 用户指南：发行说明、安装和许可。

第2章 概述

按设计流程导航内容

AMD 自适应计算文档围绕一组标准设计流程组织，帮助您找到当前开发任务的相关内容。您可以在 Design Hubs 页面访问 AMD Versal(TM) 自适应 SoC 设计流程，也可以使用 Design Flow Assistant 更好地理解设计流程并找到针对您设计需求的内容。本文档涵盖以下设计流程：

- 硬件、IP 和平台开发：为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真，以及评估 AMD Vivado(TM) 时序、资源使用和功耗收敛。还涉及为系统集成开发硬件平台。本文档中适用此设计流程的主题包括：
- 端口描述
- 寄存器空间
- 时钟与复位
- 定制与生成内核
- 第6章：示例设计

关于本内核

本产品指南描述了 CAN FD 内核的特性以及设计中各寄存器的功能。此外，本文档还定义了内核接口及其定制选项。CAN 或 CAN FD 协议的信息不在本文档范围内，假定读者已了解相关 CAN 和 CAN FD 规范。下图展示了 CAN FD

内核的高层架构及接口连接。

图1: CAN FD 内核分层架构与连接



注：内核需要连接外部 PHY 才能在 CAN 总线上通信。

内核描述

内核功能分为两个独立层，如“关于本内核”中所示。对象层通过 AXI4-Lite/APB 接口与主机控制接口交互，工作在 AXI4-Lite/APB 时钟域。传输层与外部 PHY 接口交互，工作在 CAN 时钟域。两层之间的信息交换通过 CDC 同步器完成。CAN FD 对象层提供先进的发送和接收方法来管理消息缓冲区。

对象层（逻辑链路层）

对象层分为以下子模块：

- 寄存器模块（Register Module）：该模块允许通过外部主机接口对寄存器进行读写访问。
- TX 缓冲区管理模块（TBMM）：TX 缓冲区管理模块与 CAN FD 协议引擎接口，提供下一个要在 CAN 总线上发送的缓冲区。它管理主机对 TX 块 RAM 的访问。
- RX 缓冲区管理模块（RBMM）：RX 缓冲区管理模块与 CAN FD 协议引擎接口，为从 CAN 总线接收消息提供存储。它管理主机对 RX 块 RAM 的访问。

传输层（介质访问控制层）

传输层提供以下主要功能：

- 识别总线空闲后启动发送过程（遵循帧间空间）
- 帧的串行化
- 位填充（Bit Stuffing）
- 仲裁（Arbitration）及仲裁失败时转入接收模式
- ACK 检查
- 向 PHY 提供串行比特流用于发送
- CRC 序列计算（包括 FD 帧的填充位计数）
- 比特率切换
- 从 PHY 接收串行比特流

- 解串行化与重构帧结构
- 位去填充 (Bit Destuffing)
- ACK 发送
- 比特率切换
- 位时序 (Bit Timing) 功能
- 错误检测与信令
- 过载条件识别与响应

许可与订购

本 AMD LogiCORE(TM) IP 模块根据内核许可协议条款提供。该模块作为 AMD Vivado(TM) Design Suite 的一部分发布。要获得仿真和硬件中所有内核功能的完全访问权限，必须购买内核许可证。如需生成完整许可证，请访问产品许可网页。评估许可证和硬件超时许可证可能适用于此内核。请联系当地销售代表了解价格和供货信息。

注：要验证是否需要许可证，请检查 IP 目录中的 License 列。Included 表示许可证已包含在 AMD Vivado(TM) Design Suite 中；Purchase 表示需要购买许可证才能使用该内核。

许可证检查器

如果 IP 需要许可证密钥，则必须验证密钥。AMD Vivado(TM) 设计工具有多个许可证检查点用于在流程中控制许可 IP 的使用。如果许可证检查成功，IP 可以继续生成。否则，生成将停止并报错。许可证检查点由以下工具执行：

- Vivado Synthesis
- Vivado Implementation
- write_bitstream (Tcl 命令)

重要！ 检查点忽略 IP 许可证级别。测试仅确认存在有效许可证，不检查 IP 许可证级别。

许可证类型

本 AMD LogiCORE(TM) IP 模块根据最终用户许可条款随 AMD Vivado(TM) Design Suite 免费提供。

第3章 产品规范

标准

CAN FD 符合 ISO 11898-1/2015：道路车辆 -- 控制器局域网 (CAN) 第1部分：数据链路层和物理信令。

性能

完整的性能详情请访问性能与资源利用率网页。

资源利用率

完整的资源利用率详情请访问[性能与资源利用率网页](#)。

端口描述

CAN FD 内核的主机接口为 AXI4-Lite 或 APB 接口，取决于在 AMD Vivado(TM) IDE 中选择的参数。下表定义了内核接口信号。

表1: CAN FD 内核 I/O 信号

信号名称	接口	类型	默认值	描述
AXI4-Lite 接口信号				
s_axi_*	S_AXI_LITE	-	-	参见 AXI4 信号描述
时钟、中断和 PHY 信号				
ip2bus_intrevent	中断 (Interrupt)	O	0x0	高电平有效中断线
can_clk	时钟 (Clock)	I	-	CAN 时钟输入。振荡器频率容差符合标准规范
can_phy_tx	PHY	O	1	CAN 总线发送信号至 PHY
can_phy_rx	PHY	I	-	CAN 总线从 PHY 接收信号
can_clk_x2	时钟 (Clock)	I	-	与 CAN 时钟完全同步，频率为其 2 倍
APB 接口信号				
apb_clk	时钟 (Clock)	I	-	APB 时钟
apb_resetn	复位 (Reset)	I	-	低电平有效同步复位
apb_pwdata[31:0]	APB	I	-	写数据总线
apb_paddr[14:0]	APB	I	-	地址总线
apb_pwrite	APB	I	-	读写信号：0=读事务，1=写事务
apb_psel	APB	I	-	高电平有效选通
apb_penable	APB	I	-	高电平有效使能
apb_prdata[31:0]	APB	O	0x0	读数据总线
apb_pready	APB	O	0x0	高电平有效就绪信号
apb_perror	APB	O	0x0	高电平有效读写错误信号 (保留供将来使用)

注释:

1. CAN FD 不支持 AXI4-Lite 接口上的 wstrb 信号。
2. 中断线为电平敏感型。中断由中断线逻辑从 0 变为 1 来指示。
3. AXI4-Lite 接口信号和 ip2bus_intrevent 与 s_axi_aclk 时钟同步。

寄存器空间

CAN FD 内核需要在系统内存中分配 32 KB 的内存映射空间。内核内此可寻址空间的划分如下表所示。

注：AXI4-Lite 写访问寄存器由 32 位 AXI 写数据（_wdata）信号更新，不受 AXI 写数据选通（_wstrb）信号影响。对于写访问，AXI 写地址有效（_awvalid）和 AXI 写数据有效（_wvalid）信号需要同时断言。

表2: CAN FD 地址空间划分

起始地址	结束地址	区域	说明
0x0000	0x00FF	内核寄存器空间	该空间由触发器实现。参见下表及内核寄存器描述
0x0100	0x1FFF	TX 消息空间	该空间由 TX 块 RAM 实现，提供最多 32 个 TX 缓冲区的存储。对于 RX 顺序缓冲区模式（FIFO 模式），还提供 32 对 ID 滤波器-掩码的存储。参见表29: CAN FD TX 消息空间
0x2000	0x7FFF	RX 消息空间	该空间由 RX 块 RAM 实现。对于 RX 顺序缓冲区模式（FIFO 模式），提供两个深度为 64 的消息 RX FIFO 存储。参见表36和表37。提供深度为 32 的 TX Event FIFO 存储。参见表36。对于 RX 邮箱缓冲区模式，提供最多 48 个 RX 缓冲区及对应 ID 掩码的存储。参见表43

表3: CAN FD 内核寄存器地址映射

内核寄存器描述

起始地址	名称	访问	描述	说明
0x0000	SRR	读、写	表4: 软件复位寄存器 (Software Reset Register)	RX 邮箱和 RX 顺序/FIFO 缓冲区模式下均存在
0x0004	MSR	读、写	表5: 模式选择寄存器 (Mode Select Register)	
0x0008	BRPR	读、写	表6: 仲裁相位波特率预分频器寄存器 (Arbitration Phase Baud Rate Prescaler Register)	

0x000C	BTR	读、写	表7: 仲裁相位位寄存器 (Arbitration Phase Bit Register)	
0x0010	ECR	读	表8: 错误计数器寄存器 (Error Counter Register)	
0x0014	ESR	读、写1清零	表9: 错误状态寄存器 (Error Status Register)	
0x0018	SR	读	表10: 状态寄存器 (Status Register)	
0x001C	ISR	读	表11: 中断状态寄存器 (Interrupt Status Register)	
0x0020	IER	读、写	表12: 中断使能寄存器 (Interrupt Enable Register)	
0x0024	ICR	写	表13: 中断清除寄存器 (Interrupt Clear Register)	
0x0028	TSR	读、写	表14: 时间戳寄存器 (Timestamp Register)	
0x002C-0x0084	保留	-	保留空间。写无效, 读始终返回0	
0x0088	DP_BRPR	读、写	表15: 数据相位波特率预分频器寄存器 (Data Phase Baud Rate Prescaler Register)	
0x008C	DP_BTR	读、写	表16: 数据相位时序寄存器 (Data Phase Bit Timing Register)	
0x0090	TRR	读、写	表17: TX 缓冲区就绪请求寄存器 (TX Buffer Ready Request Register)	
0x0094	IETRS	读、写	表18: 中断使能 TX 缓冲区就绪请求已服务/已清除寄存器	
0x0098	TCR	读、写	表19: TX 缓冲区取消请求寄存器 (TX Buffer Cancel Request Register)	
0x009C	IETCS	读、写	表20: 中断使能 TX 缓冲区取消请求已服务/已清除寄存器	
0x00A0	TxE_FSR	读、写	TX Event FIFO 状态寄存器	
0x00A4	TxE_WMR	读、写	TX Event FIFO 水位线寄存器	
0x00B0	RCS0	读、写	表23: RX 缓冲区控制状态寄存器 0	仅 RX 邮箱缓冲区模式

0x00B4	RCS1	读、写	参见表23	
0x00B8	RCS2	读、写	参见表23	
0x00C0	IERBF0	读、写	表24: 中断使能 缓冲区满寄存器 0	RX
0x00C4	IEBRF1	读、写	表25: 中断使能 缓冲区满寄存器 1	RX
0x00E0	AFR	读、写	表26: 验收滤波器（控制 ）寄存器（Acceptance Filter Register）	仅 RX 顺序/FIFO 缓冲区模式
0x00E8	FSR	读、写	表27: RX 状态寄存器	FIFO
0x00EC	WMR	读、写	表28: RX 水位线寄存器	FIFO

以下展示了 CAN FD 内核寄存器空间。粗线框表示 RX 邮箱专用寄存器位，灰色表示 RX FIFO 专用寄存器位。同时在 RX 邮箱和 RX FIFO 模式下使用但描述不同的寄存器位以 "/" 分隔符显示。

图2: CAN FD 内核寄存器空间（寄存器位图，详见原文第15页）

软件复位寄存器（SRR，地址偏移 + 0x0000）

写入软件复位寄存器（SRR）将内核置于配置模式（Configuration Mode）。在配置模式下，内核在总线线上驱动隐性电平，不发送或接收消息。上电期间，CEN 和 SRST 位为 0，状态寄存器（SR）中的 CONFIG 位为 1。传输层配置寄存器只能在 SRR 中的 CEN 位为 0 时更改。模式选择寄存器位（除 SLEEP 和 SBR 外）只能在 CEN 位为 0 时更改。如果在内核运行期间更改 CEN 位，建议复位内核以便重新开始运行。

表4: 软件复位寄存器（SRR）

模式选择寄存器（MSR，地址偏移 + 0x0004）

位	名称	访问	默认值	描述
31:2	保留（Reserved）	-	0	保留
1	CEN	R/W	0	CAN 使能（CAN Enable）。内核的使能位。 。 - 1 = 内核处于回环、睡眠、监听或正常模式，取决于 MSR 中的 LBACK、SLEEP 和 SNOOP 位 - 0 = 内核处于配置模式 注： 如果在内核运行期间清除 CEN 位，AMD 建议复位内核以便重新开始运行

0	SRST	WO	0	复位（Reset）。内核的软件复位位。 - 1 = 内核复位。如果向此位写入 1，所有内核配置寄存器（包括 SRR）都将复位。对此位的读取始终返回 0 - 执行软复位或硬复位后，等待 16 个 AXI4-Lite/APB 时钟周期再发起下一次 AXI4-Lite/APB 事务
---	------	----	---	--

写入模式选择寄存器（MSR）可使内核进入监听（Snoop）、睡眠（Sleep）、回环（Loopback）或正常（Normal）模式。在正常模式下，内核参与正常的总线通信。如果 SLEEP 位设置为 1，内核进入睡眠模式。如果 LBACK 位设置为 1，内核进入回环模式。如果 SNOOP 位设置为 1，内核进入监听模式，不参与总线通信，仅接收消息。

重要! 不要同时将 LBACK、SLEEP 和 SNOOP 位设置为 1。在任何给定时刻，内核只能处于回环、睡眠或监听模式之一。当所有三个位都设置为 0 时，内核可在满足其他条件的情况下进入正常模式。

表5: 模式选择寄存器（MSR）

仲裁相位（标称）波特率预分频器寄存器（BRPR，地址偏移 + 0x0008）

位	名称	访问	默认值	描述
31:16	保留（Reserved）	-	0	保留

15:8	ITO	R/W	0	内部时序优化 (Internal Timing Optimization)。该寄存器位[11]用于内部时序优化使能。如果打算将标称和数据相位波特率预分频器配置为 1 (寄存器值 0)，请编程此字段。仅在 CEN = 0 时更改此字段。
注：对于 BRP=1 (寄存器值 0) 的 CAN FD 操作，CAN FD 实现强制要求标称和数据相位的 BRP 均选择为 1 (寄存器值 0)。此外，需要编程 MSR。有效值如下：
- 当 BRP=1 时，ITO = 0x08
- 当 BRP ≠ 1 时，MSR.ITO 必须为 0x00
7	ABR	R/W	0	自动总线关闭恢复请求 (Auto Bus-Off Recovery Request)。
- 1 = 自动总线关闭恢复请求
- 0 = 无此请求
如果设置了此位，节点将进行自动总线关闭恢复，不论此寄存器中 SBR 位的设置如何。此位只能在 SRR 中的 CEN 位为 0 时写入

6	SBR	R/W	0	启动总线关闭恢复请求 (Start Bus-Off Recovery Request)。 1 = 启动总线关闭恢复请求 0 = 无此请求 节点保持总线关闭状态直到 SBR 位被设置为 1 (前提是此寄存器中的 ABR 位未设置)。此位只能在节点处于总线关闭状态时写入。节点完成总线关闭恢复或因硬/软复位或 CEN 取消断言而离开总线关闭状态后, 此位自动清除
5	DPEE	R/W	0	禁用协议异常事件检测/生成 (Disable Protocol Exception Event)。 1 = 如果 CAN FD 帧中的 "res" 位被检测为 1, 则禁用 CAN FD 接收器的协议异常事件检测/生成。此时 CAN FD 接收器生成格式错误 0 = PEE 检测/生成使能。如果 CAN FD 接收器检测到 res 位为 1, 则进入总线整合状态 (PEE_config), 等待总线空闲条件 (11 个连续的标称隐性位)。错误计数器保持不变 此位只能在 SRR 中的 CEN 位为 0 时写入
4	DAR	R/W	0	禁用自动重传 (Disable Auto-Retransmission)。 1 = 禁用 CAN 总线上的自动重传, 提供单次发送 0 = 自动重传使能 此位只能在 SRR 中的 CEN 位为 0 时写入

3	BRSD	R/W	0	CAN FD 比特率切换禁用用来覆盖。
- 1 = 使内核仅以标称比特率发送 CAN FD 帧 (通过覆盖 TX 消息元素的 BRS 位设置)
- 0 = 使内核按 TX 消息元素中的 BRS 位发送 CAN FD 帧
此位只能在 SRR 中的 CEN 位为 0 时写入
2	SNOOP	R/W	0	监听模式选择/请求 (Snoop Mode Select/Request) 。
- 1 = 请求内核进入监听模式
- 0 = 无此请求
此位只能在 SRR 中的 CEN 位为 0 时写入。确保仅在系统复位或软件复位后编程监听模式。要使内核进入监听模式，将此寄存器中的 LBACK 和 SLEEP 位设置为 0。监听模式的特性如下：
- 内核在 CAN 总线上发送隐性位
- 内核接收其他节点发送的消息但不发送 ACK。根据编程的 ID 滤波将接收的消息存储在 RX 块 RAM 中
- 错误计数器被禁用并清零为 0。对错误计数器寄存器的读取返回零
1	LBACK	R/W	0	回环模式选择/请求 (Loopback Mode Select/Request) 。
- 1 = 请求内核进入回环模式
- 0 = 无此请求
此位只能在 SRR 中的 CEN 位为 0 时写入。要使内核进入回环模式，将此寄存器中的 SLEEP 和 SNOOP 位设置为 0

0	SLEEP	R/W	0	睡眠模式选择/请求（Sleep Mode Select/Request）。 - 1 = 请求内核进入睡眠模式 - 0 = 无此请求 当内核从睡眠模式唤醒时此位被清除。要使内核进入睡眠模式，将此寄存器中的 LBACK 和 SNOOP 位设置为 0
---	-------	-----	---	---

内核的 CAN 时钟除以（编程的预分频器值 + 1）以生成采样和同步所需的量子时钟。

表6: 仲裁相位波特率预分频器寄存器（BRPR）

仲裁相位（标称）位时序寄存器（BTR，地址偏移 + 0x000C）

位	名称	访问	默认值	描述
31:8	保留（Reserved）	-	0	保留
7:0	BRP[7:0]	R/W	0	仲裁相位（标称）波特率预分频器（Arbitration Phase Baud Rate Prescaler）。这些位指示预分频器值。实际值为写入寄存器的值加一。这些位只能在 SRR 中的 CEN 位为 0 时写入

表7: 仲裁相位寄存器（BTR）

错误计数器寄存器（ECR，地址偏移 + 0x0010）

位	名称	访问	默认值	描述
31:23	保留（Reserved）	-	0	保留
22:16	SJW[6:0]	R/W	0	同步跳转宽度（Synchronization Jump Width）。指示标准中规定的标称位时序同步跳转宽度。实际值为写入寄存器的值加一。这些位只能在 SRR 中的 CEN 位为 0 时写入
15	保留（Reserved）	-	0	保留

14:8	TS2[6:0]	R/W	0	时间段 2 (Time Segment 2)。指示标准中规定的标称位时序相位段 2。实际值为写入寄存器的值加一。这些位只能在 SRR 中的 CEN 位为 0 时写入
7:0	TS1[7:0]	R/W	0	时间段 1 (Time Segment 1)。指示标准中规定的标称位时序传播段与相位段 1 之和。实际值为写入寄存器的值加一。这些位只能在 SRR 中的 CEN 位为 0 时写入

ECR 为只读寄存器。对 ECR 的写操作无效。寄存器中错误计数器的值反映内核中发送和接收错误计数器的值。以下条件会复位发送和接收错误计数器：

- 向 SRR 中的 SRST 位写入 1
- 向 SRR 中的 CEN 位写入 0
- 内核进入总线关闭状态
- 在总线关闭恢复期间，直到内核进入错误主动状态（在 128 次出现 11 个连续隐性位之后）

重要！在总线关闭恢复期间，当检测到 11 个连续标称隐性位的序列时，接收错误计数器递增 1。

注：在监听模式（SNOOP）下，错误计数器被禁用并清零为 0。对错误计数器寄存器的读取返回 0。

表8：错误计数器寄存器（ECR）

错误状态寄存器（ESR，地址偏移 + 0x0014）

位	名称	访问	默认值	描述
31:16	保留 (Reserved)	-	0	保留
15:8	REC[7:0]	R	0	接收错误计数 (Receive Error Count)。指示接收错误计数器的值
7:0	TEC[7:0]	R	0	发送错误计数 (Transmit Error Count)。指示发送错误计数器的值

错误状态寄存器（ESR）指示总线上发生的错误类型。如果发生多个错误，此寄存器中所有相关的错误标志位均会被设置。ESR 是写 1 清零寄存器。对此寄存器的写操作不会设置任何位，而是清除已设置的位。

表9：错误状态寄存器（ESR）

位	名称	默认值	描述
---	----	-----	----

31:12	保留	0	保留
11	F_BERR	0	CAN FD 数据相位位错误。 - 1 = 指示数据相位 (快速) 数据速率 发生位错误 - 0 = 自上次写入此位后数据相位未发 生位错误 如果此位被设置, 写入 1 将其清除
10	F_STER	0	CAN FD 数据相位填充错误。 - 1 = 指示数据相位 (快速) 数据速率 发生填充错误 - 0 = 自上次写入此位后数据相位未发 生填充错误 如果此位被设置 , 写入 1 将其清除
9	F_FMER	0	CAN FD 数据相位格式错误。 - 1 = 指示数据相位 (快速) 数据速率 发生格式错误 - 0 = 自上次写入此位后数据相位未发 生格式错误 如果此位被设置 , 写入 1 将其清除
8	F_CRCER	0	CAN FD 数据相位 CRC 错误。 - 1 = 指示数据相位 (快速) 数据速率 发生 CRC 错误 - 0 = 自上次写入此位后数据相位未发 生 CRC 错误 如果此位被设置, 写入 1 将其清除
7:5	保留	0	保留
4	ACKER	0	应答错误 (ACK Error) 。 - 1 = 指示发生了应答错误 - 0 = 自上次写入此位后总线上未发生 应答错误 如果此位被设置, 写入 1 将其清除
3	BERR	0	位错误 (Bit Error) 。 指示总线通信期 间接收位与发送位不同 - 1 = 指示发生了位错误 - 0 = 自上次写入此位后总线上未发生 位错误 如果此位被设置, 写 入 1 将其清除

2	STER	0	填充错误（Stuff Error）。 指示存在填充违规 - 1 = 指示发生了填充错误 - 0 = 自上次写入此位后总线上未发生填充错误 如果此位被设置，写入 1 将其清除
1	FMER	0	格式错误（Form Error）。 指示消息帧中某个固定格式字段存在错误 - 1 = 指示发生了格式错误 - 0 = 自上次写入此位后总线上未发生格式错误 如果此位被设置，写入 1 将其清除
0	CRCER	0	CRC 错误。 指示发生了 CRC 错误 - 1 = 指示发生了 CRC 错误 - 0 = 自上次写入此位后总线上未发生 CRC 错误 如果此位被设置，写入 1 将其清除

注释：

1. 在发送器延迟补偿阶段，任何错误均报告为快速位错误（由发送器报告）。
2. 固定填充位错误报告为格式错误。
3. 在 CRC 错误和 CRC 定界符损坏的情况下，仅设置 FMER 位。

状态寄存器（SR，地址偏移 + 0x0018）

表10：状态寄存器（SR）

中断状态寄存器（ISR，地址偏移 + 0x001C）

位	名称	访问	默认值	描述
31:21	保留	-	0	保留
22:16	TDCV[6:0]	R	0	发送器延迟补偿值（Transmitter Delay Compensation Value）。此字段给出二次采样点（SSP）的位置（定义为 TDCOFF 与测量延迟之和），以 CAN 时钟周期数为单位。此字段用于状态目的
15:13	保留	-	0	保留

12	SNOOP	R	0	监听模式。 - 1 = 指示控制器处于监听模式 (前提是此寄存器中 Normal 模式位也已设置)
11	保留	-	0	保留
10	BSFR_CONFIG	R	0	总线关闭恢复模式指示。 - 1 = 指示内核处于总线关闭恢复模式 (总线整合状态)。设置此位时, BBSY 和 NORMAL 状态位无意义
9	PEE_CONFIG	R	0	PEE 模式指示。 - 1 = 指示内核处于 PEE 模式 (总线整合状态)。设置此位时, BBSY 和 NORMAL 状态位无意义
8:7	ESTAT[1:0]	R	0	错误状态 (Error Status)。指示内核的错误状态 - 00 = 配置模式 (CONFIG=1), 错误状态未定义 - 01 = 错误主动状态 - 11 = 错误被动状态 - 10 = 总线关闭状态
6	ERRWRN	R	0	错误警告 (Error Warning)。指示发送或接收错误计数器已超过 96 - 1 = 一个或多个错误计数器值为 96 - 0 = 两个错误计数器均未达到 96
5	BBSY	R	0	CAN 总线状态。 - 1 = 内核正在接收或发送消息 - 0 = 内核处于配置模式或总线空闲
4	BIDLE	R	0	总线空闲 (Bus Idle)。 - 1 = 没有总线通信在进行 - 0 = 内核处于配置模式或总线忙碌
3	NORMAL	R	0	正常模式。 - 1 = 内核处于正常模式 - 0 = 内核未处于正常模式

2	SLEEP	R	0	睡眠模式。 - 1 = 内核处于睡眠模式 - 0 = 内核未处于睡眠模式
1	LBACK	R	0	回环模式。 - 1 = 内核处于回环模式 - 0 = 内核未处于回环模式
0	CONFIG	R	1	配置模式指示。 - 1 = 内核处于配置模式 - 0 = 内核未处于配置模式

ISR 中的中断状态位可通过写入中断清除寄存器来清除。对于中的所有位，设置条件优先于清除条件，该位继续保持为 1。

ISR

表11: 中断状态寄存器 (ISR)

位	名称	访问	默认值	描述
31	TXEWMFLL	R	0	TX Event FIFO 水位线满中断。 - 1 = 基于水位线编程，TX Event FIFO 已满。只要 TX Event FIFO 填充水平高于 TX Event FIFO 满水位线，中断持续断言
30	TXEOFLW	R	0	TX Event FIFO 溢出中断。 - 1 = 消息已丢失。当内核成功发送了请求存储事件的消息但 TX Event FIFO 已满时发生此情况
29:24	RXBOFLW_BI	R	0	RX 缓冲区溢出中断索引 (邮箱模式)。给出产生溢出事件的 RX 缓冲区索引。仅在 RXBOFLW 位设置时有意义
23:18	RXLRM_BI	R	0	最后接收消息的 RX 缓冲区索引 (邮箱模式)。仅在 RXOK 位设置时有意义
17	RXMNF	R	0	RX 匹配未完成。 - 1 = 匹配过程在 EOF 字段第 6 位开始前未完成，帧被丢弃

16	RXBOFLW RXFWMFLL_1	R	0	RX 缓冲区溢出中断 (邮箱模式) / RX FIFO-1 水位线满中断 (顺序/FIFO 模式)
15	RXRBF / RXFOFLW_1	R	0	RX 缓冲区满中断 (邮箱模式) / RX FIFO-1 溢出中断 (顺序/FIFO 模式)
14	TXCRS	R	0	TX 取消请求已服务中断。- 1 = 取消请求已被清除
13	TXRRS	R	0	TX 缓冲区就绪请求已服务中断。- 1 = 缓冲区就绪请求已被清除
12	RXFWMFLL	R	0	RX FIFO-0 水位线满中断 (顺序/FIFO 模式)。 - 1 = 基于水位线编程, RX FIFO-0 已满
11	WKUP	R	0	唤醒中断。 - 1 = 内核从睡眠模式进入正常模式
10	SLP	R	0	睡眠中断。 - 1 = CAN 内核进入睡眠模式
9	BSOFF	R	0	总线关闭中断。 - 1 = CAN 内核进入总线关闭状态
8	ERROR	R	0	错误中断。 - 1 = 消息发送或接收期间发生错误
7	保留	-	0	保留
6	RXFOFLW	R	0	RX FIFO-0 溢出中断 (顺序/FIFO 模式)。 - 1 = 消息已丢失。当接收到 ID 匹配 RX FIFO-0 的新消息但 RX FIFO-0 已满时发生
5	TSCNT_OFLW	R	0	时间戳计数器溢出中断。 - 1 = 时间戳计数器翻转 (从 0xffff 到 0x0)

4	RXOK	R	0	新消息接收中断。 - 1 = 消息已成功接收并存储到 RX FIFO-0、RX FIFO-1 或 RX 邮箱缓冲区
3	BSFRD	R	0	总线关闭恢复完成中断。 - 1 = 内核已从总线关闭状态恢复
2	PEE	R	0	协议异常事件中断。 - 1 = 内核（CAN FD 接收器）已检测到 PEE 事件
1	TXOK	R	0	发送成功中断。 - 1 = 消息已成功发送
0	ARBLST	R	0	仲裁丢失中断。 - 1 = 消息发送期间仲裁丢失

在回环模式下，TXOK 和 RXOK 位均被设置。RXOK 位在 TXOK 位之前设置。

中断使能寄存器（IER，地址偏移 + 0x0020）

中断使能寄存器（IER）位用于在相应事件发生时使能中断生成。

表12：中断使能寄存器（IER）

中断清除寄存器（ICR，地址偏移 + 0x0024）

位	名称	访问	默认值	描述
31	ETXEWMFLL	R/W	0	TX Event FIFO 水位线满中断使能
30	ETXEOFLW	R/W	0	TX Event FIFO 溢出中断使能
17	ERXMNF	R/W	0	RX 匹配未完成中断使能
16	ERXBOFLW / ERXFWMFLL_1	R/W	0	RX 缓冲区溢出中断使能（邮箱模式）/ RX FIFO-1 水位线满中断使能（顺序/FIFO 模式）
15	ERXRBF / ERXFOFLW_1	R/W	0	RX 缓冲区满中断使能（邮箱模式）/ RX FIFO-1 溢出中断使能（顺序/FIFO 模式）
14	ETXCRS	R/W	0	TX 取消请求已服务中断使能

13	ETXRRS	R/W	0	TX 缓冲区就绪请求已服务中断使能
12	ERXFWMFLL	R/W	0	RX FIFO-0 水位线满中断使能 (顺序/FIFO 模式)
11	EWKUP	R/W	0	唤醒中断使能
10	ESLP	R/W	0	睡眠中断使能
9	EBSOFF	R/W	0	总线关闭中断使能
8	EERROR	R/W	0	错误中断使能
6	ERFXOFLW	R/W	0	RX FIFO-0 溢出中断使能 (顺序/FIFO 模式)
5	ETSCNT_OFLW	R/W	0	时间戳计数器溢出中断使能
4	ERXOK	R/W	0	新消息接收中断使能
3	EBSFRD	R/W	0	总线关闭恢复完成中断使能
2	EPEE	R/W	0	协议异常事件中断使能
1	ETXOK	R/W	0	发送成功中断使能
0	EARBLOST	R/W	0	仲裁丢失中断使能

中断清除寄存器 (ICR) 用于清除 ISR 寄存器中的中断状态位。

表13: 中断清除寄存器 (ICR)

时间戳寄存器 (TSR, 地址偏移 + 0x0028)

位	名称	访问	默认值	描述
31	CTXEWMFLL	W	0	清除 TX Event FIFO 水位线满中断状态位
30	CTXEOFLW	W	0	清除 TX Event FIFO 溢出中断状态位
17	CRXMNF	W	0	清除 RX 匹配未完成中断状态位
16	CRXBOFLW / CRXFWMFLL_1	W	0	清除 RX 缓冲区溢出中断状态位 (邮箱模式) / 清除 RX FIFO-1 水位线满中断状态位
15	CRXRBF / CRXFWMFLL_1	W	0	清除 RX 缓冲区满中断状态位 (邮箱模式) / 清除 RX FIFO-1 溢出中断状态位

14	CTXCRS	W	0	清除 TX 取消请求已服务中断状态位
13	CTXRRS	W	0	清除 TX 缓冲区就绪请求已服务中断状态位
12	CRXFWMFLL	W	0	清除 RX FIFO-0 水位线满中断状态位
11	CWKUP	W	0	清除唤醒中断状态位
10	CSLP	W	0	清除睡眠中断状态位
9	CBSOFF	W	0	清除总线关闭中断状态位
8	CERROR	W	0	清除错误中断状态位
6	CRFXOFLW	W	0	清除 RX FIFO-0 溢出中断状态位
5	ETSCNT_OFLW	W	0	清除时间戳计数器溢出中断状态位
4	CRXOK	W	0	清除新消息接收中断状态位
3	CBSFRD	W	0	清除总线关闭恢复完成中断状态位
2	CPEE	W	0	清除协议异常事件中断状态位
1	CTXOK	W	0	清除发送成功中断状态位
0	CARBLOST	W	0	清除仲裁丢失中断状态位

16 位自由运行计数器每 16 个 CAN 时钟周期递增一次。时间戳在 SOF 位之后（即 ID 字段在 CAN 总线上开始时）捕获。当帧成功接收或发送时，时间戳被标记在消息元素的 DLC 字段中。时间戳计数器可由软件复位。

表14：时间戳寄存器（TSR）

数据相位波特率预分频器寄存器（DP_BRPR，地址偏移 + 0x0088）

位	名称	访问	默认值	描述
31:16	TIMESTAMP_CNT[15:0]	R	0	时间戳计数器值。此状态字段给出时间戳计数器的运行值。当向 SRR 中的 CEN 位写入 0 时此字段清零
15:1	保留	-	0	保留
0	CTS	W	0	清除时间戳计数器。当 CTS = 1 时，内部自由运行计数器清零为 0。此位始终读取为 0

表15：数据相位波特率预分频器寄存器（DP_BRPR）

位	名称	访问	默认值	描述
31:17	保留	-	0	保留
16	TDC	R/W	0	发送器延迟补偿（TDC）使能。 1 = 使能 CAN FD 标准中规定的 TDC 功能 0 = TDC 禁用 此位只能在 SRR 中的 CEN 位为 0 时写入
15:14	保留	-	0	保留
13:8	TDCOFF[5:0]	R/W	0	发送器延迟补偿偏移（Transmitter Delay Compensation Offset）。此偏移以 CAN 时钟周期数为单位指定，与测量的发送器延迟相加，将二次采样点（SSP）放置在适当位置（例如，将此值设置为以 CAN 时钟周期数表示的数据位时间的一半，可将 SSP 置于数据位中间） 此位只能在 SRR 中的 CEN 位为 0 时写入
7:0	DP_BRP[7:0]	R/W	0	数据相位波特率预分频器（Data Phase Baud Rate Prescaler）。指示 CAN FD 标准中规定的数据位时序预分频器值。实际值为写入寄存器的值加一 此位只能在 SRR 中的 CEN 位为 0 时写入

重要！ 测量环路延迟与 TDC 偏移之和存在以下边界条件：测量环路延迟 + TDCOFF < 数据相位的 3 个位时间。确保在编程偏移和数据相位位速率时遵守此边界条件。若此和超过 127 个 CAN 时钟周期，内核将使用最大值 127 个 CAN 时钟周期进行发送器延迟补偿。

注： 如果环路延迟 < 1 个数据相位位时间，则不需要 TDC/SSP 方法。

数据相位位时序寄存器（DP_BTR，地址偏移 + 0x008C）

表16: 数据相位位时序寄存器（DP_BTR）

TX 缓冲区就绪请求寄存器（TRR，地址偏移 + 0x0090）

位	名称	访问	默认值	描述
---	----	----	-----	----

31:20	保留	-	0	保留
19:16	DP_SJW[3:0]	R/W	0	数据相位同步跳转宽度 (Data Phase Synchronization Jump Width)。指示 CAN FD 标准中规定的数据位时序同步跳转宽度。实际值为写入寄存器的值加一
15:12	保留	-	0	保留
11:8	DP_TS2[3:0]	R/W	0	数据相位时间段 2 (Data Phase Time Segment 2)。指示 CAN FD 标准中规定的数据位时序相位段 2。实际值为写入寄存器的值加一
7:5	保留	-	0	保留
4:0	DP_TS1[4:0]	R/W	0	数据相位时间段 1 (Data Phase Time Segment 1)。指示 CAN FD 标准中规定的数据位时序传播段与相位段 1 之和。实际值为写入寄存器的值加一

表17: TX 缓冲区就绪请求寄存器 (TRR)

中断使能 TX 缓冲区就绪请求已服务/已清除寄存器 (IETRS, 地址偏移 + 0x0094)

位	名称	访问	默认值	描述
31:8	RR31/RR8	R/W (主机写1, 内核清除)	0	TX 缓冲区就绪请求位, 对应 TX 块 RAM 中的消息缓冲区。主机写入 1 表示缓冲区已准备好发送。内核在以下情况清除此位: 缓冲区在 CAN 总线上发送完成 / 处于 DAR 模式时一次发送尝试后 / 消息因取消请求被取消
7	RR7	R/W	0	TX 缓冲区_0 就绪请求
6	RR6	R/W	0	TX 缓冲区_1 就绪请求
5	RR5	R/W	0	TX 缓冲区_2 就绪请求
4	RR4	R/W	0	TX 缓冲区_3 就绪请求
3	RR3	R/W	0	TX 缓冲区_4 就绪请求

2	RR2	R/W	0	TX 缓冲区_5 就绪请求
1	RR1	R/W	0	TX 缓冲区_6 就绪请求
0	RR0	R/W	0	TX 缓冲区_7 就绪请求

表18: IETRS 寄存器

TX 缓冲区取消请求寄存器 (TCR, 地址偏移 + 0x0098)

位	名称	访问	默认值	描述
31:8	ERRS31/ERRS8	R/W	0	对应 TX 缓冲区的就绪请求服务中断使能位
7	ERRS7	R/W	0	TX 缓冲区_0 就绪请求已服务/已清除中断使能
6:0	ERRS6-ERRS0	R/W	0	TX 缓冲区_1 至 _7 就绪请求已服务/已清除中断使能

表19: TX 缓冲区取消请求寄存器 (TCR)

中断使能 TX 缓冲区取消请求已服务/已清除寄存器 (IETCS, 地址偏移 + 0x009C)

位	名称	访问	默认值	描述
31:8	CR31/CR8	R/W	0	对应 TX 缓冲区的取消请求位
7	CR7	R/W	0	TX 缓冲区_0 取消请求。主机写 1 表示请求取消。如果缓冲区已被传输层锁定发送, 则在发送周期结束时执行取消 (无论帧成功或失败)
6:0	CR6-CR0	R/W	0	TX 缓冲区_1 至 _7 取消请求

表20: IETCS 寄存器

TX Event FIFO 状态寄存器 (TxE_FSR, 地址偏移 + 0x00A0)

位	名称	访问	默认值	描述
31:8	ECRS31/ECRS8	R/W	0	对应 TX 缓冲区取消服务中断使能
7:0	ECRS7-ECRS0	R/W	0	TX 缓冲区取消请求已服务/已清除中断使能位

表21: TX Event FIFO 状态寄存器 (TxE_FSR)

TX Event FIFO 水位线寄存器 (TxE_WMR, 地址偏移 + 0x00A4)

位	名称	访问	默认值	描述
13:8	TXE_FL[5:0]	R	0	填充水平 (Fill Level, 0-32)。TX Event FIFO 中从读索引 (RI) 开始的已存储消息数
7	TXE_IRI	W	0	读索引递增 1. 主机每次写入设置此位为 1, 内核递增读索引 (RI 字段) 并更新填充水平 (减 1)。若填充水平为 0, 设置此位无效
4:0	TXE_RI[4:0]	R	0	读索引 (Read Index, 0 至 31)。每次 IRI 位被设置, 内核递增读索引 (前提是填充水平非 0), 供主机访问下一个可用消息

表22: TX Event FIFO 水位线寄存器 (TxE_WMR)

RX 缓冲区控制状态寄存器 (RCS0, 地址偏移 + 0x00B0, 邮箱缓冲区 0-15)

位	名称	访问	默认值	描述
4:0	TXE_FWM	R/W	0xf	TX Event FIFO 满水位线。基于此字段编程的值生成满中断。设置范围为 1-31
31:5	保留	-	0	保留

表23: RX 缓冲区控制状态寄存器 0 (RCS0)

位	名称	访问	默认值	描述	CSBx:HCBx
31:16	CSB15-CSB0	写1清零	0	内核状态位。1 = 缓冲区已满, 0 = 缓冲区未满	"00" = 非活跃, "01" = 活跃, "11" = 已满, "10" = 无效
15:0	HCB15-HCB0	R/W	0	主机控制位。1 = 活跃, 0 = 非活跃	

注: 此寄存器空间在 RX 顺序/FIFO 缓冲区模式下保留。写无效, 读返回 0。

RX 缓冲区控制状态寄存器 1 (RCS1, 地址偏移 + 0x00B4, 邮箱缓冲区 16-31)

描述与 RCS0 类似。此寄存器空间在 RX 顺序/FIFO 模式或 RX 邮箱缓冲区数为 16 时保留。

RX 缓冲区控制状态寄存器 2（RCS2，地址偏移 + 0x00B8，邮箱缓冲区 32-48）

描述与 RCS0 类似。此寄存器空间在 RX 顺序/FIFO 模式或 RX 邮箱缓冲区数为 16/32 时保留。

中断使能 RX 缓冲区满寄存器 0（IERBF0，地址偏移 + 0x00C0）

表24: IERBF0 寄存器

验收滤波器（控制）寄存器（AFR，地址偏移 + 0x00E0）

位	名称	访问	默认值	描述
31:16	ERBF31/ERBF16	R/W	0	RX 缓冲区满中断使能位
15:0	ERBF15-ERBF0	R/W	0	对应 RX 缓冲区的满中断使能。1 = 使能

在 RX 顺序/FIFO 缓冲区模式下，验收滤波器（控制）寄存器（AFR）定义使用哪些验收滤波器。每个验收滤波器 ID 寄存器（AFIR）和验收滤波器掩码寄存器（AFMR）对关联一个 UAF 位。

- 当 UAF 位为 1 时，对应的验收滤波器对用于验收滤波
- 当 UAF 位为 0 时，对应的验收滤波器对不用于验收滤波
- 要在正常模式下修改验收滤波器对，此寄存器中对应的 UAF 位必须设置为 0
- 修改验收滤波器后，对应的 UAF 位必须设置为 1
- 如果所有 UAF 位设置为 0，接收的消息不存储在 RX 顺序/FIFO 缓冲区中

表26: 验收滤波器（控制）寄存器（AFR）

位	名称	访问	默认值	描述
31:0	UAF31-UAF0	R/W	N/A	使用验收滤波器掩码对。 - 1 = 对应的 AFMR 和 AFID 寄存器对用于验收滤波 - 0 = 对应的 AFMR 和 AFID 寄存器对不用于验收滤波

注：此寄存器空间在 RX 邮箱缓冲区模式下保留。写无效，读返回 0。

RX FIFO 状态寄存器（FSR，地址偏移 + 0x00E8）

表27: RX FIFO 状态寄存器（FSR）

RX FIFO 水位线寄存器 (WMR, 地址偏移 + 0x00EC)

位	名称	访问	默认值	描述
30:24	FL_1[6:0]	R	0	RX FIFO-1 填充水平 (0-64)。仅在启用 RX FIFO-1 时有效
23	IRI_1	W	0	RX FIFO-1 读索引递增 1。仅在启用 RX FIFO-1 时有效
21:16	RI_1[5:0]	R	0	RX FIFO-1 读索引 (0 至 63)。仅在启用 RX FIFO-1 时有效
14:8	FL[6:0]	R	0	RX FIFO-0 填充水平 (0 至 64)
7	IRI	W	0	RX FIFO-0 读索引递增 1
5:0	RI	R	0	RX FIFO-0 读索引 (0 至 63)。RI = 0x0 → 下一消息从 0x2100 开始读取

表28: RX FIFO 水位线寄存器 (WMR)

CAN FD TX 消息空间寄存器描述

位	名称	访问	默认值	描述
20:16	RXFP	R/W	0x1f	接收滤波器分区。匹配滤波器-掩码对 0 至 RXFP 的消息存储在 RX FIFO-0; 匹配 RXFP+1 及以上的消息存储在 RX FIFO-1。仅在启用 RX FIFO-1 时可用
13:8	RXFWM_1	R/W	0xf	RX FIFO-1 满水位线。设置范围为 1-63。仅在启用 RX FIFO-1 时可用
5:0	RXFWM	R/W	0xf	RX FIFO-0 满水位线。设置范围为 1-63

表29: CAN FD TX 消息空间

TB*-ID 寄存器

起始地址	名称	访问	描述
0x0100	TB0-ID	读、写	TB*-ID 寄存器
0x0104	TB0-DLC	读、写	TB*-DLC 寄存器

0x0108	TB0-DW0	读、写	TB*-DW0 寄存器
0x010C-0x0144	TB0-DW1~DW15	读、写	TB*-DW1~DW15 寄存器
0x0148-0x018C	TB1	读、写	TB1 消息空间
...	...	...	TB2-TB31 消息空间
0x0A00	M0/AFMR0	读、写	ID 滤波器掩码对 0
0x0A04	F0/AFIR0	读、写	ID 滤波器 ID 对 0
0x0A08-0x0AFC	M1~M31, F1~F31	读、写	ID 滤波器掩码对 1 至 31

表30: TB ID 寄存器

TB*-DLC 寄存器

位	名称	类型	默认值	描述
31:21	ID[28:18]	控制	N/A	标准消息 ID。标准帧的标识符部分为 11 位。对 CAN 和 CAN FD 标准帧及扩展帧均有效
20	SRR/RTR/RRS	控制	N/A	替代远程传输请求。对于扩展 CAN/CAN FD 帧，此位在 SRR 位置发送且必须设为 1。对于标准 CAN FD 帧，此位在 RRS 位置发送且必须设为 0。区分标准 CAN 数据帧和标准 CAN 远程帧：1 = 远程帧，0 = 数据帧 注： 不存在 CAN FD 远程帧
19	IDE	控制	N/A	标识符扩展。区分标准标识符帧和扩展标识符帧。1 = 扩展 ID，0 = 标准 ID
18:1	ID[17:0]	控制	N/A	扩展消息 ID。仅对扩展 CAN 和 CAN FD 帧有效。标准帧需写入 0
0	RTR/RRS	控制	N/A	远程传输请求。区分 CAN 扩展数据帧和远程帧。1 = 远程帧，0 = 数据帧。标准 CAN/CAN FD 帧需写入 0

表31: TB DLC 寄存器

TB*-DW0 寄存器 (地址偏移 + 0x0108...)

位	名称	类型	默认值	描述
31:28	DLC[3:0]	控制	N/A	数据长度代码 (Data Length Code)。CAN 和 CAN FD 帧控制字段的数据长度代码
27	EDL/FDF	控制	N/A	扩展数据长度/FD 帧格式。区分 CAN 格式和 CAN FD 格式帧：1 = CAN FD 格式，0 = CAN 格式
26	BRS	控制	N/A	比特率切换 (Bit Rate Switch)。决定 CAN FD 格式帧内是否切换比特率（前提是 MSR 中的 BRSD 位未设置）：1 = 切换，0 = 不切换
25	保留	N/A	N/A	保留，需写入 0
24	EFC	控制	N/A	事件 FIFO 控制 (Event FIFO Control)。0 = 不存储 TX 事件，1 = 存储 TX 事件
23:16	MM	控制	N/A	消息标记 (Message Marker)。由 CPU 在 TX 缓冲区配置期间写入，复制到 TX Event FIFO 元素中用于标识 TX 消息状态

表32: TB DW0 寄存器

TX Event FIFO 消息空间

位	名称	默认值	描述
31:24	Data bytes0[7:0]	N/A	数据字节 0
23:16	Data bytes1[7:0]	N/A	数据字节 1
15:8	Data bytes2[7:0]	N/A	数据字节 2
7:0	Data bytes3[7:0]	N/A	数据字节 3

表33: CAN FD TXE 消息空间

起始地址	名称	访问	描述
0x2000	TXE FIFO TB0-ID	只读	TXE FIFO TB* ID 寄存器
0x2004	TXE FIFO TB0-DLC	只读	TXE FIFO TB* DLC 寄存器
...	...	...	TB1-TB31 TXE FIFO 消息空间

表34: TXE FIFO TB ID 寄存器

位	名称	类型	描述
31:21	ID	状态	标准消息 ID
20	SRR/RTR/RRS	状态	替代远程传输请求
19	IDE	状态	标识符扩展
18:1	ID[17:0]	状态	扩展消息 ID
0	RTR/RRS	状态	远程传输请求

表35: TXE FIFO TB DLC 寄存器

CAN FD RX 消息空间 (顺序/FIFO 缓冲区 - RX FIFO-0)

位	名称	类型	描述
31:28	DLC	状态	数据长度代码
27	FDF	状态	FD 帧格式
26	BRS	状态	比特率切换
25:24	ET	状态	事件类型: 11 = 已发送, 01 = 尽管取消请求或 模式发送仍发送 DAR
23:16	MM	状态	消息标记
15:0	Timestamp	状态	SOF 位后捕获的时间戳

表36: CAN FD RX 消息空间 (顺序/FIFO 缓冲区 - RX FIFO-0)

RB*-ID 寄存器

起始地址	名称	访问	描述
0x2100	RB0-ID	只读	RB ID 寄存器
0x2104	RB0-DLC	只读	RB DLC 寄存器
0x2108	RB0-DW0	只读	RB DW0 寄存器
0x210C-0x2144	RB0-DW1~DW15	只读	RB DW1~DW15 寄存器
0x2148-0x218C	RB1	只读	RB1 消息空间
...	...	...	RB2-RB63

表38: RB ID 寄存器

RB*-DLC 寄存器

位	名称	类型	描述
31:21	ID[28:18]	状态	标准消息 ID
20	SRR/RTR/RRS	状态	替代远程传输请求
19	IDE	状态	标识符扩展
18:1	ID[17:0]	状态	扩展消息 ID
0	RTR/RRS	状态	远程传输请求

表39: RB DLC 寄存器

RB*-DW0 寄存器

位	名称	类型	描述
31:28	DLC[3:0]	状态	数据长度代码
27	EDL/FDF	状态	扩展数据长度/FD 帧格式
26	BRS	状态	比特率切换状态
25	ESI	状态	错误状态指示。1 = 错误被动发送器发送，0 = 错误主动发送器发送
20:16	Matched_Filter_Index[4:0]	状态	匹配的滤波器索引（仅 FIFO 模式，邮箱模式下保留）
15:0	Timestamp	状态	SOF 位后捕获的时间戳

表40: RB DW0 寄存器

验收滤波器

位	名称	描述
31:24	Data bytes0[7:0]	数据字节 0
23:16	Data bytes1[7:0]	数据字节 1
15:8	Data bytes2[7:0]	数据字节 2
7:0	Data bytes3[7:0]	数据字节 3

在 RX 顺序/FIFO 模式中有 32 个验收滤波器。每个验收滤波器有一个验收滤波器掩码寄存器（AFMR）和一个验收滤波器 ID 寄存器（AFIR），由验收滤波器（控制）寄存器位控制。

验收滤波（RX FIFO-1 不存在或禁用时）

按以下顺序执行验收滤波：

1. 传入的标识符与验收滤波器掩码寄存器中的位进行掩码运算
2. 验收滤波器 ID 寄存器也与掩码寄存器中的位进行掩码运算
3. 比较两个结果值
4. 如果相等，消息存储在 RX FIFO-0 中
5. 由每个已定义的滤波器处理。如果传入标识符通过任何验收滤波器，消息存储在 RX FIFO-0 中

注： 可通过编程 RXFP 为 'd31（在 RX FIFO 水位线寄存器中）来禁用 RX FIFO-1。

验收滤波（RX FIFO-1 使能时）

在此情况下，RXFP 字段（在 RX FIFO 水位线寄存器中）需要小于 'd31。ID 匹配过程是顺序过程，从最低使能的滤波器开始，在第一个匹配处停止。

图3-6: 正常操作与消息丢弃流程图（详见原文第56-57页）

验收滤波器掩码寄存器（AFMR*，地址偏移 + 0x0A00, 0x0A08...）

表41: 验收滤波器掩码寄存器 (AFMR)

验收滤波器 ID 寄存器 (AFIR*, 地址偏移 + 0x0A04, 0x0A0C...)

位	名称	访问	默认值	描述
31:21	AMID[28:18]	R/W	0	标准消息 ID 掩码。1 = 使用对应位进行比较, 0 = 不使用
20	AMSRR	R/W	0	替代远程传输请求掩码
19	AMIDE	R/W	0	标识符扩展掩码。若 AMIDE=1 且 AIIDE=0, 仅适用于标准帧; 若 AMIDE=1 且 AIIDE=1, 仅适用于扩展帧; 若 AMIDE=0, 同时适用于标准和扩展帧
18:1	AMID[17:0]	R/W	0	扩展消息 ID 掩码
0	AMRTR	R/W	0	远程传输请求掩码

表42: 验收滤波器 ID 寄存器 (AFIR)

CAN FD RX 消息空间 (邮箱缓冲区)

位	名称	访问	默认值	描述
31:21	AIID[28:18]	R/W	N/A	标准消息 ID (标准标识符)
20	AISRR	R/W	N/A	替代远程传输请求
19	AIIDE	R/W	N/A	标识符扩展
18:1	AIID[17:0]	R/W	N/A	扩展消息 ID (扩展标识符)
0	AIRTR	R/W	N/A	远程传输请求

表43: CAN FD RX 消息空间 (邮箱缓冲区)

第4章 内核设计

起始地址	名称	访问	描述
0x2100	RB0-ID	读、写	RB ID 寄存器
0x2104	RB0-DLC	读、写	RB DLC 寄存器
0x2108-0x2144	RB0-DW0~DW15	读、写	RB DW 寄存器
0x2148-0x218C	RB1	读、写	RB1 消息空间
...	...	...	RB2-RB47
0x2F00	MRB0	读、写	邮箱缓冲区 RB0 的掩码寄存器

...	...	...	MRB1-MRB47
-----	-----	-----	------------

本章包含便于内核设计的指南和补充信息。

工作模式与状态

CAN

FD

支持以下模式和状态：配置（Configuration）、正常（Normal）、回环（Loopback）、睡眠（Sleep）、监听（Snop）、协议异常（PEE）状态、总线关闭恢复状态。

图7：内核工作模式（详见原文第64页）

表44：CAN FD 内核工作模式转换

系统复位	SRST	CEN	LBACK	SLEEP	SNOOP	Config	BSFR_Config	PEE_Config	LBACK	SLEEP	NORMAL	SNOOP	工作模式
0	X	X	X	X	X	1	0	0	0	0	0	0	内核处于复位状态
1	1	X	X	X	X	1	0	0	0	0	0	0	内核处于复位状态
1	0	0	X	X	X	1	0	0	0	0	0	0	配置模式
1	0	0	0	0	0	0	0	0	0	0	1	0	正常模式
0	0	1	0	0	0	0	0	0	1	1	0	0	监听模式
0	1	0	0	0	0	0	1	0	0	0	0	0	睡眠模式
1	0	0	0	0	0	1	0	0	0	0	0	0	回环模式
0	X	0	0	1	0	0	0	X	0	0	0	0	总线关闭恢复
0	X	X	0	0	1	0	0	X	X	0	0	0	PEE

X=控制位不关心，状态位无意义。 转入总线关闭状态取决于发送错误计数值。 转入 PEE 状态取决于 MSR 中的 DPEE 位。

配置模式

当执行以下任一操作时，内核进入配置模式（无论当前处于何种工作模式）：

- 向 SRR 寄存器中的 CEN 位写入 0
- 向 SRR 寄存器中的 SRST 位写入 1
- 在复位输入上驱动 0

复位后，在设置 CEN 位且在 CAN 总线上看到 11 个连续标称隐性位之后，内核退出配置模式。

配置模式特性：

- 控制器失去与 CAN 总线的同步，在 TX 线上驱动恒定的隐性位
- 错误计数器寄存器复位
- 错误状态寄存器复位
- BTR 和 BRPR 寄存器可修改
- 状态寄存器中 CONFIG 位为 1
- 内核不接收任何新消息、不发送任何消息
- 所有配置寄存器可访问
- 待发送消息被保留，恢复正常操作后发送
- 消息取消被允许
- 中断状态寄存器位 ARBLST、TXOK、RXOK、RXOFLW、RXOFLW_1、ERROR、BSOFF、SLP 和 WKUP 被清除

正常模式

重要！ 内核仅在 MSR 寄存器中 Sleep、Loopback 和 Snoop 位均为 0 时才能进入正常模式。

在正常模式下，内核通过发送和接收消息参与总线通信。

注：在正常模式下，内核不存储自己发送的消息。

回环模式（内部）

重要！ 此模式用于诊断目的。

在回环模式下，内核通过内部回环到 RX 线来接收自己发送的任何消息并应答。不参与正常总线通信，不接收其他 CAN 节点发送的消息（忽略外部 TX 线）。在 CAN 总线上驱动隐性比特流（外部 TX 线）。

睡眠模式

当 SLEEP 位为 1、CAN 总线空闲且无待处理发送请求时，内核从配置模式或正常模式进入睡眠模式。在以下唤醒条件下进入正常模式：

- SLEEP 位被设置为 0
- SLEEP 位为 1 且检测到总线活动
- 有新的待发送消息

监听（总线监控）模式

重要！ 此模式用于诊断目的。

- 内核在 CAN 总线上发送隐性位
- 内核接收其他节点发送的消息但不发送 ACK
- 错误计数器被禁用并清零为 0

注：建议仅在系统复位或软件复位后编程监听模式。

协议异常状态

如果接收到 CAN FD 帧中 res 位为隐性（前提是 MSR 寄存器中 DPEE 位未设置），CAN FD 内核进入 PEE 状态。在检测到 11 个连续标称隐性位后退出此状态。

当 CAN FD 节点检测到 PEE 时，软件需要执行以下步骤恢复发送：

1. 读取 TX 缓冲区就绪请求 (TRR) 值
2. 将 TRR 读取值写入 TX 缓冲区取消请求 (TCR)
3. 等待 TRR 变为 0
4. 将步骤 1 中读取的值写入 TRR

总线关闭恢复状态

如果发送错误计数达到或超过其端点，CAN FD 进入总线关闭状态。恢复由 MSR 中的自动恢复 (ABR) 或手动恢复 (SBR) 位控制。

恢复步骤与 PEE 相同。

编程模型

本节介绍编程 CAN FD 进行运行所需的各种配置步骤：

寄存器配置顺序

1. 选择工作模式：Normal/Sleep/Loopback/Snoop---相应设置 MSR 寄存器中的 LBACK、SNOOP、SLEEP 位
2. 配置传输层配置寄存器：

> 重要! 确保网络中所有 CAN FD

节点编程为具有相同的仲裁相位速率、数据相位速率、仲裁相位采样点位置和数据相位采样点位置。

- 编程 BRPR 和 BTR 寄存器
- 编程 DP_BRPR 和 DP_BTR 寄存器（含 TDC 控制字段）
- 3. 配置验收滤波器寄存器（仅接收顺序/FIFO 模式）
- 4. 配置掩码寄存器（仅接收邮箱模式）
- 5. 编程中断使能寄存器
- 6. 通过向 SRR 中的 CEN 写入 1 使能协议控制器

消息发送

主机操作：

1. 轮询 TRR 寄存器检查待处理发送请求
2. 如果有未设置/清除的 TRR 位，可添加新发送请求
3. 在 TX 块 RAM 中准备消息元素（写入有效 ID、DLC、DW 字段）
4. 使能所需中断生成
5. 设置对应 TRR 位以启用缓冲区就绪请求
6. 等待中断或轮询 TRR 获取请求状态

内核操作：

1. 确定下一个最高优先级缓冲区发送。如果两个缓冲区具有相同 ID，选择索引较低的
2. 如果使能，复制 ID 和 DLC 字段到 TX Event FIFO 并添加时间戳和事件类型
3. 发送请求被服务后清除相应的 TRR 位

发送取消

主机操作与发送类似，但通过

TCR

寄存器设置取消请求位。如果缓冲区已被传输层锁定发送，取消在发送周期结束时执行。

接收（顺序缓冲区/FIFO 模式）

主机操作：

1. 编程 RX FIFO 水位线寄存器
2. 使能中断
3. 通过轮询 FSR 或水位线满中断获知新消息
4. 从读索引位置读取消息
5. 通过设置 IRI 位递增读索引

接收（邮箱模式）

主机操作：

1. 准备接收缓冲区（写入 ID 和掩码，将缓冲区状态从非活跃变为活跃）
2. 使能中断
3. 从状态为"已满"的缓冲区读取消息
4. 读取后可变更状态回活跃或非活跃

时钟

CAN FD 有两个时钟：CAN 时钟和 AXI4-Lite/APB 时钟。这两个时钟可异步或同步。异步时，AXI4-Lite/APB 时钟频率需大于 CAN 时钟频率。

- CAN 时钟频率：8 至 80 MHz
- AXI4-Lite/APB 时钟频率：8 至 200 MHz

内核还有第三个时钟 `can_clk_x2`，与 `can_clk` 完全同步，频率为其 2 倍。

重要！ CAN 时钟必须符合相关标准中给出的振荡器容差范围。

复位

CAN FD 可通过系统（硬件）复位输入端口或软件控制复位（SRR 中的 SRST 位）进行复位。传输层在 CEN 位为 0 期间保持复位状态。

- 对象层：相对于 AXI4-Lite/APB 时钟同步复位
- 传输层：异步复位断言，同步复位取消断言

重要！ 施加任何复位时，TX 块 RAM 和 RX 块 RAM 的内容不会被清除。

中断

内核有一个电平敏感中断输出 ip2bus_intrevent。

中断线断言的两个条件：

1. ISR 中某位为 1 且 IER 中对应位为 1
2. IER 位从 0 变为 1 时 ISR 中对应位已为 1

中断线取消断言的两个条件：

1. 清除 ISR 中的 1 位（通过向 ICR 对应位写入 1，前提是 IER 对应位为 1）
2. IER 位从 1 变为 0 时 ISR 中对应位为 1

同时发生断言和取消断言时，中断线先取消断言，若断言条件仍为 TRUE 则重新断言。

第5章 设计流程步骤

定制与生成内核

图8：定制 IP 屏幕（详见原文第81页）

参数说明

- **Component Name:** 组件名称是为此内核生成的输出文件的基本名称
- **Processor Interface:** 确定使用 AXI4-Lite 还是 APB 接口与处理器通信
- **TX Buffers:** 当前 IP 实例中的 TX 缓冲区数量。有效值：8、16、32
- **RX Mode:**
- **Sequential（先入先出）：** 内核以顺序方式在 RX 块 RAM 中存储接收消息
- **Mailbox:** 接收消息基于编程的 ID 存储在缓冲区中
- **RX Buffers:** RX 模式为 Mailbox 时有效。有效值：16、32、48
- **RX FIFO-0 Depth:** RX FIFO-0 深度。有效值：32、64
- **Enable RX FIFO-1:** 确定 IP 是否具有第二个 RX FIFO
- **RX FIFO-1 Depth:** RX FIFO-1 深度

表45：Vivado IDE 参数与用户参数对应关系

约束内核

Vivado IDE 参数	用户参数	默认值
Processor Interfaces	C_EN_APB (0/1)	1
TX Buffers (8/16/32)	NUM_OF_TX_BUF (8/16/32)	8
RX Mode (Sequential/Mailbox)	RX_MODE (0/1)	0
RX Buffers (16/32/48)	NUM_OF_RX_MB_BUF	16
RX FIFO-0 Depth (32/64)	C_RX_FIFO_0_DEPTH	64
Enable RX FIFO-1 (true/false)	EN_RX_FIFO_1	true

RX FIFO-1 Depth (32/64)	C_RX_FIFO_1_DEPTH	64
-------------------------	-------------------	----

表46: 内核约束文件

名称	描述
\<component_name\>.xdc	内核约束

CAN 时钟和 AXI4 时钟可以异步或来自同一时钟源。异步时，AXI4 时钟需以更高频率运行。

仿真

参见 Vivado Design Suite 用户指南：逻辑仿真 (UG900) 。

重要! 对于面向 7 系列或 Zynq 7000 SoC 器件的内核，不支持 UNIFAST 库。

综合与实现

参见 Vivado Design Suite 用户指南：使用 IP 进行设计 (UG896) 。

第6章 示例设计

概述

图9: 示例设计 (详见原文第85页)

示例设计包含以下模块：

- Clock Generator: 时钟向导生成两个时钟---用于寄存器接口 (AXI4-Lite) 和 CAN FD 时钟
- Driver/Checker: AXI4 流量生成器配置 DUT 和 PARTNER 并检查状态
- CAN FD Partner: 默认模式下的 CAN FD IP, 用于与 DUT 之间收发数据包

重要! 示例设计提供的 XDC 配置用于 KC705 板。I/O 约束默认被注释。

仿真示例设计

仿真脚本编译 CAN FD 示例设计，运行仿真并检查完成情况。

演示测试平台执行以下任务：

- 为 DUT 和 Partner 写入波特率预分频器和位时序寄存器
- 在 Partner 中编程 ID 滤波器和掩码
- 在 DUT 中编程 ID 滤波器和掩码
- 在两个 CAN FD 节点中使能所需中断
- 写入软件复位寄存器使能 CEN 位
- 将两个数据包写入 DUT TX 缓冲区 (一个 CAN 和一个 CAN FD)
- 编程 Partner 发送两个数据包
- 使能 TRR 寄存器中相应位---演示 CAN 总线上的仲裁

- 等待 Partner 接收两个数据包并比较数据
- 等待 DUT 接收两个数据包

第7章 测试平台

图10: 测试平台 (详见原文第88页)

顶层测试平台生成 200 MHz 时钟并驱动示例设计的初始复位。

第8章 验证、合规性与互操作性

合规性测试

AMD LogiCORE(TM) CAN FD 内核 v3.0 等效版本已通过 ISO 16845-1:2016 一致性测试 (ISO 16845-1:2016: 道路车辆 -- 控制器局域网 (CAN) 第1部分: 数据链路层和物理信令), 修复了 v2.0 中发现的一些合规性问题。

重要! 强烈建议升级到 v3.0 内核, 随 Vivado Design Suite 2020.1 版本提供。

重要! 为确保正常互操作, 网络中所有 CAN FD 节点必须编程为具有:

1. 相同的仲裁相位速率
2. 相同的数据相位速率
3. 相同的仲裁相位采样点位置
4. 相同的数据相位采样点位置

第9章 升级

在 Vivado Design Suite 中升级

v2.0 与 v3.0 之间的端口和参数变更

v3.0 无端口或参数变更。

v1.0 与 v2.0 之间的参数变更

- Processor Interface 参数允许选择 AXI4-Lite 或 APB 接口
- 选择 Sequential RX 模式时, Enable RX FIFO-1 参数确定是否需要第二个 RX FIFO
- RX FIFO-0 Depth 和 RX FIFO-1 Depth 定义各 RX Buffer FIFO 的深度

v1.0 与 v2.0 之间的端口变更

表47：新增端口

附录A 调试

常见硬件调试问题

端口名称	说明
can_clk_x2	与 CAN 时钟同步的 2 倍频时钟
apb_clk	APB 时钟
apb_resetsn	低电平有效同步复位
apb_pwdata[31:0]	写数据总线
apb_paddr[14:0]	地址总线
apb_pwrite	读写信号
apb_psel	高电平有效选通
apb_penable	高电平有效使能
apb_prdata[31:0]	读数据总线
apb_pready	高电平有效就绪信号
apb_perror	高电平有效读写错误信号（保留）

1. TX/RX 线上看不到期望的波特率。确保期望值已写入 BRPR 和 BTR 寄存器。实际值为寄存器值加一。
2. 使能后内核未达到 CONFIG 状态。确保内核检测到 11 个连续隐性位。
3. 内核已使能且正确写入 BRPR/BTR，但线路未翻转。确保 can_clk 端口已连接。
4. CAN FD 内核在与其他节点的网络中产生各种帧错误。
确保所有节点具有相同的仲裁/数据相位位速率和采样点位置。

AXI4-Lite 接口调试

图11：AXI4-Lite 接口读时序图（详见原文第95页）

如果接口无响应，确保：

- s_axi_aclk 和输入时钟已连接并翻转
- 接口未处于复位状态
- s_axi_aclken 为高电平有效
- 主内核时钟正在翻转，使能信号已断言

附录B 补充资源与法律声明

参考资料

1. ISO 11898-1/2015: 道路车辆 -- 控制器局域网（CAN）第1部分：数据链路层和物理信令
2. ISO 16845-1:2016: 道路车辆 -- 控制器局域网（CAN）第1部分：数据链路层和物理信令
3. CAN with Flexible Data-Rate Specification v1.0, Robert Bosch GmbH

4. CAN version 2.0A and B Specification, Robert Bosch GmbH
5. Mutter, Dr. Arthur. Robustness of a CAN FD Bus System - About Oscillator Tolerance and Edge Deviations, 2013
6. Vivado Design Suite User Guide: Designing with IP (UG896)
7. Vivado Design Suite: AXI Reference Guide (UG1037)
8. Vivado Design Suite User Guide: Designing IP Subsystems using IP Integrator (UG994)
9. Vivado Design Suite User Guide: Getting Started (UG910)
10. Vivado Design Suite User Guide: Logic Simulation (UG900)
11. ISE to Vivado Design Suite Migration Guide (UG911)
12. Vivado Design Suite User Guide: Programming and Debugging (UG908)
13. Vivado Design Suite User Guide: Implementation (UG904)
14. Vivado Design Suite User Guide: Release Notes, Installation, and Licensing (UG973)

修订历史

重要法律声明

日期	版本	修订摘要
2025/08/28	v3.0	解决失效链接
2021/01/21	v3.0	全面更新 Versal 器件支持
2020/06/10	v3.0	新增 PEE 状态恢复步骤、总线关闭恢复步骤、合规性测试说明、ITO 字段详情
2018/12/05	v2.0	新增 ISO 16845-1:2016 合规性信息、APB 接口信号、can_clk_x2 详情、新增定制参数说明
2016/10/05	v1.0	新增寄存器空间注释、更新汽车应用免责声明
2015/11/18	v1.0	首次发布

本文档中的信息仅供参考，可能包含技术不准确之处、疏漏和印刷错误。本文所含信息可能随时更改。

汽车应用免责声明:

汽车产品（零件编号中标有"XA"）不保证用于部署安全气囊或影响车辆控制的应用（"安全应用"），除非有符合 ISO 26262 汽车安全标准的安全概念或冗余特性（"安全设计"）。

版权

Copyright 2015-2025 Advanced Micro Devices, Inc. AMD、AMD 箭头标志、Artix、Kintex、Spartan、UltraScale、UltraScale+、Versal、Virtex、Vitis、Vivado、Zynq 及其组合是 Advanced Micro Devices, Inc. 的商标。AMBA、AMBA Designer、Arm、ARM1176JZ-S、CoreSight、Cortex、PrimeCell、Mali 和 MPCore 是 Arm Limited 在美国和/或其他地方的商标。

本文档翻译自 AMD PG223 (v3.0) August 28, 2025 "CAN FD v3.0 LogiCORE IP Product Guide"
专业术语参照 ISO 11898-1:2015 中文标准