Lab #9 RegFile


Class: 00

201602004 박태현

l. 실습 목적

8x16b 레지스터 구현

II. Design Procedure



```
imodule register file (clk, nRESET, write enable, write addr, write data,
                         read addr A, read addr B, read addr C,
                         read data A, read data B, read data C);
   input clk;
   input nRESET;
   input write_enable;
   input [2:0] write addr;
   input [15:0] write_data;
   // register index
   input [2:0] read addr A;
   input [2:0] read_addr_B;
   input [2:0] read addr C;
   // data in register
   output [15:0] read_data_A;
   output [15:0] read_data_B;
   output [15:0] read_data_C;
   // register
   reg [15:0] reg_0;
   reg [15:0] reg_1;
   reg [15:0] reg 2;
   reg [15:0] reg_3;
   reg [15:0] reg_4;
   reg [15:0] reg_5;
   reg [15:0] reg_6;
   reg [15:0] reg_7;
   // muxing
   wire [7:0] decoder out;
   wire [7:0] reg enable;
```

입력을 연결하고 레지스터 번호를 0~7번을 할당하므로 3비트를 레지스터 번호로 받습니다. 출력은 16비트로 하고, 레지스터도 8개, 16비트로 구성했습니다.

입력 3비트를 디코딩하여 8비트로 만들고, 이를 쓰기연산과 비교해 레지스터에 쓸지 결정하도록 했습니다

```
assign decoder_out =
    (write_addr == 3'b000) ? 8'b0000_0001 :
    (write_addr == 3'b001) ? 8'b0000_0010 :
    (write addr == 3'b010) ? 8'b0000 0100 :
     (write addr == 3'b011) ? 8'b0000 1000 :
    (write addr == 3'b100) ? 8'b0001 0000 :
    (write addr == 3'b101) ? 8'b0010 0000 :
    (write addr == 3'b110) ? 8'b0100 0000 :
     (write addr == 3'b111) ? 8'b1000 0000 : 8'bx;
 assign reg enable[0] = write enable & decoder out[0];
 assign reg enable[1] = write enable & decoder out[1];
 assign reg enable[2] = write enable & decoder out[2];
 assign reg enable[3] = write enable & decoder out[3];
 assign reg enable[4] = write enable & decoder out[4];
 assign reg enable[5] = write enable & decoder out[5];
 assign reg enable[6] = write enable & decoder out[6];
 assign reg enable[7] = write enable & decoder out[7];
우선 쓰기를 할 주소를 쓰기할 레지스터 번호로부터 디코딩하여 위치를 찾습니다. 그리고, 쓰기가 허용되었는지
검사를 해서 그 레지스터에 쓸지를 연산하여 저장합니다.
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg 0 \leftarrow 16'b0;
   else if (reg enable[0]) reg 0 <= write data;
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg 1 \leftarrow 16'b0;
   else if (reg enable[1]) reg 1 <= write data;
 always @ (posedge clk or negedge nRESET)
    if (!nRESET) reg_2 \leftarrow 16'b0;
   else if (reg enable[2]) reg 2 <= write data;
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg_3 \leftarrow 16'b0;
   else if (reg_enable[3]) reg_3 <= write_data;</pre>
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg 4 \leftarrow 16'b0;
   else if (reg enable[4]) reg 4 <= write data;
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg_5 <= 16'b0;
   else if (reg_enable[5]) reg_5 <= write_data;</pre>
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg 6 \leftarrow 16'b0;
   else if (reg enable[6]) reg 6 <= write data;
 always @ (posedge clk or negedge nRESET)
   if (!nRESET) reg 7 \leftarrow 16'b0;
   else if (reg_enable[7]) reg_7 <= write_data;</pre>
```

만약 리셋이 0이라면 각 레지스터를 모두 0으로 초기화를 합니다. 리셋이 아니라면 해당 레지스터에 쓰기를 시행하는지 여부를 확인해서 쓰기를 실행하는 조건이라면 write_data로 들어온 정보를 레지스터에 새로 씁니다

```
assign read_data_A =
   (read\_addr\_A == 3'b000) ? reg\_0 :
   (read\_addr\_A == 3'b001) ? reg\_1 :
   (read\_addr\_A == 3'b010) ? reg_2 :
   (read\_addr\_A == 3'b011) ? reg\_3 :
   (read\_addr\_A == 3'b100) ? reg_4 :
   (read\_addr\_A == 3'b101) ? reg_5 :
   (read \ addr \ A == 3'b110) \ ? \ reg \ 6 :
   (read addr A == 3'b111) ? reg 7 : 16'bx;
assign read data B =
   (read \ addr \ B == 3'b000) \ ? \ reg \ 0 :
   (read\_addr\_B == 3'b001) ? reg\_1 :
   (read \ addr \ B == 3'b010) \ ? \ reg \ 2 :
   (read addr B == 3'b011) ? reg 3:
   (read \ addr \ B == 3'b100) \ ? \ reg \ 4 :
   (read addr B == 3'b101) ? reg 5 :
   (read \ addr \ B == 3'b110) \ ? \ reg \ 6 :
   (read addr B = 3'b111) ? reg 7 : 16'bx;
assign read data C =
   (read \ addr \ C == 3'b000) \ ? \ reg \ 0 :
   (read addr C == 3'b001) ? reg 1 :
   (read addr C == 3'b010) ? reg 2 :
   (read addr C == 3'b011) ? reg 3:
   (read \ addr \ C == 3'b100) \ ? \ reg \ 4 :
   (read \ addr \ C == 3'b101) \ ? \ reg \ 5 :
   (read addr C == 3'b110) ? reg 6:
   (read \ addr \ C == 3'b111) \ ? \ reg \ 7 : 16'bx;
```

레지스터는 읽기 속도가 매우 빠르기에, 읽기는 그냥 읽어서 나중에 제어를 통해서 사용을 안하도록 합니다 A,B,C로 들어온 레지스터 번호를 읽어서 해당 레지스터에 저장된 정보를 돌려줍니다

```
`timescale 1ns / 10ps
module register file tb;
reg clk;
reg nRESET;
reg write enable;
reg [2:0] write addr;
reg [15:0] write data;
reg [2:0] read_addr_A;
reg [2:0] read_addr_B;
reg [2:0] read_addr_C;
wire [15:0] read data A;
wire [15:0] read_data_B;
wire [15:0] read_data_C;
always #2.5 clk=~clk;
register_file register_file_i(
   .clk(clk),
   .nRESET(nRESET),
   .write enable(write enable),
   .write addr(write addr),
   .write data(write data),
   .read_addr_A(read_addr_A),
   .read addr B(read addr B),
   .read_addr_C(read_addr_C),
   .read data A(read data A),
   .read_data_B(read_data_B),
   .read data C(read data C)
);
```

레지스터 입력에 필요한 레지스터 입력과 읽어온 정보를 담아둘 wire를 선언하고 모듈에 연결합니다

```
initial begin
   $dumpvars;
   clk=1'b1;
   nRESET = 1'b0;
   write enable=1'b0;
  write_addr=3'b0;
   write data=16'b0;
   read_addr_A=3'b0;
   read_addr_B=3'b0;
   read_addr_C=3'b0;
   #5
시작하면 초기화를 해줍니다
// 저장안됨
write enable=1'b1;
write_addr=3'b000;
write_data=16'b1111_1111_0000_0000;
#5
write_enable=1'b1;
write addr=3'b010;
write_data=16'b0000_0000_1111_1111;
#5
nRESET=0이므로 리셋 상태입니다. 이 상태에서 쓴 정보는 저장되지 않습니다
```

```
// 저장됨
nRESET = 1'b1;
write_enable=1'b1;
write_addr=3'b110;
write data=16'b0000 0001 0000 0000;
#5
write enable=1'b1;
write addr=3'b111;
write data=16'b0000 0000 0000 0001;
#5
write_enable=1'b1;
write addr=3'b100;
write data=16'b0000 0000 1000 0000;
#5
리셋을 1로 바꾸고 저장을 한 것은 저장이 됩니다
 write_enable=1'b0;
 read addr A=3'b000;
 read addr B=3'b010;
 read addr C=3'b110;
 #5
 write enable=1'b0;
 read_addr_A=3'b010;
 read addr B=3'b111;
 read_addr_C=3'b100;
 #10;
 $dumpoff;
 $finish:
쓰기를 중단하여 더 쓰지 않도록 만들고, 값을 읽어옵니다
```

IV. Evaluation

쓰기를 수행한 후 레지스터의 값은 아래와 같이 설정됩니다

0	16'b0		
1	16'b0		
2	16'b0		
3	16'b0		
4	16'b0000_0000_1000_0000		
5	16'b0		
6	16'b0000_0001_0000_0000		
7	16'b0000_0000_0000		
// /register_file_tb/write_data	000		

/register_file_tb/dk	1	
/register_file_tb/nRESET	1	
<pre>/register_file_tb/write_enable</pre>	0	
	100	100
	0000000010000000	00000000 10000000
	000	000
	00000000000000000	0000000000000000
	010	010
	00000000000000000	0000000000000000
	110	110
<pre>_</pre> /register_file_tb/read_data_C	0000000100000000	0000000100000000

000 = 0

010 = 0

 $110 = 0000_0001_0000_0000$

<pre>/register_file_tb/clk</pre>	1	
<pre>// /register_file_tb/nRESET</pre>	1	
/register_file_tb/write_enable	0	
├- ∜ /register_file_tb/write_addr	100	100
├ <mark>-</mark> /register_file_tb/write_data	0000000010000000	0000000010000000
├─॔∕ /register_file_tb/read_addr_A	010	010
├─॔️ /register_file_tb/read_data_A	00000000000000000	0000000000000000
├ - / /register_file_tb/read_addr_B	111	111
├- ó /register_file_tb/read_data_B	00000000000000001	00000000000000001
├- ∜ /register_file_tb/read_addr_C	100	100
├- ó /register_file_tb/read_data_C	0000000010000000	0000000010000000

010 = 0

 $111 = 0000_0000_0000_0001$

 $100 = 0000_0000_1000_0000$

로 제대로 저장이 되고 읽어온 것을 볼 수 있었습니다

V. Discussion

복잡해보였던 레지스터를 베릴로그에서 간단히 구현할 수 있다는 것이 신기했습니다