南開大學
Nankai University

计算机学院

并行程序设计实验报告

CPU 架构相关编程

姓名： 崔迪

学号： 2412439

专业： 计算机科学与技术

课程： 并行程序设计

指导教师： 崔立骁

完成日期： 2026 年 3 月 29 日

目录

一、 基础要求 **3**
（一） 算法设计 3
1. $n*n$ 矩阵与向量内积 3
2. n 个数求和 3
（二） 编程实现 4
1. $n*n$ 矩阵与向量内积 4
2. n 个数求和 4
（三） 性能测试 4
1. $n*n$ 矩阵与向量内积 4
2. n 个数求和 5
（四） profiling 6
1. $n*n$ 矩阵与向量内积 6
2. n 个数求和 7
（五） 结果分析 8
1. $n*n$ 矩阵与向量内积 8
2. n 个数求和 8

二、 进阶要求 **9**
（一） 循环展开优化 9
1. 算法设计 9
2. 性能测试 9
3. profiling 9
4. 与原算法对比 10
（二） 其他可选进阶优化（待补充） 10

三、 实验总结和思考 **10**
（一） 异同对比 10
（二） 总结和思考 11

摘要

本实验围绕 CPU 架构相关编程中的两个基础问题展开：一是 $n \times n$ 矩阵与向量内积，二是 n 个数求和。针对矩阵与向量内积，分别实现了按列访问的平凡算法和按行访问的 cache 优化算法；针对求和问题，分别实现了链式累加、两路链式累加以及两两相加的递归算法三种实现。实验采用固定数据构造方式，以高精度计时器对不同问题规模下的程序平均运行时间进行测量，并将结果导出为 CSV 文件后进一步绘图分析。

实验结果表明：对于矩阵与向量内积问题，按行访问的 cache 优化算法能够显著降低跨行访存带来的 cache miss，在本机测试规模下，当 $n = 16384$ 时相较平凡算法获得约 28.64 倍加速；对于 n 个数求和问题，两路链式累加始终优于平凡链式累加，说明减少累加依赖链长度、提升指令级并行能力是有效的。递归算法虽然在理论上具有更短的依赖深度，但在当前单线程实现中由于存在额外复制和多轮中间结果写回，其实际性能未超过两路链式累加。进阶部分进一步给出了循环展开优化的设计思路，并为后续的性能测试与 profiling 留出了补充位置。

本次实验的代码和结果均在`https://github.com/changluei/Parallel-Programming`

实验平台信息

项目	说明
操作系统	Microsoft Windows 11 家庭中文版（10.0.26200）
处理器	13th Gen Intel(R) Core(TM) i7-13650HX，14 核 20 线程，最高时钟频率 2.60 GHz
CPU 各级 cache	L1:1.2 MB L2:11.5 MB L3:24.0 MB
内存	13.70 GiB
编译器	`g++`（MinGW），主要编译选项为 `-O2 -std=c++17`
绘图环境	Conda 环境 `parallel`，Python 配合 `matplotlib`、`pandas`、`numpy`
profiling 工具	Intel VTune Profiler 2025.10
数据组织	原始实验数据以 CSV 文件形式保存在 `results` 目录中，绘图结果保存在 `fig` 目录中

一、 基础要求

（一） 算法设计

1. $n * n$ 矩阵与向量内积

设输入向量为 $a \in \mathbb{R}^n$，矩阵为 $B \in \mathbb{R}^{n\times n}$，输出向量为 $c \in \mathbb{R}^n$。本实验计算矩阵每一列与向量 a 的内积，即

$$c_j = \sum_{i=0}^{n-1} B_{i,j} a_i, \qquad j = 0, 1, \ldots, n-1.$$

本实验实现了两种算法。

1. **平凡算法（逐列访问）**：外层循环按列遍历，内层循环按行累加，即访问顺序为 `B[row * n + col]`。由于矩阵在内存中按行连续存放，这种按列跨步访问会频繁跨越 cache line，属于 cache 不友好的访问方式。

2. **cache 优化算法（逐行访问）**：先将结果向量清零，然后按行遍历矩阵，将当前行的每个元素与对应的 $a[row]$ 相乘并直接累加到结果向量中。该实现与矩阵的行主序存储方式一致，内层循环访问连续内存，更利于 cache 预取与空间局部性利用。

两种算法的数学结果等价，但由于访存模式不同，在现代处理器上会表现出明显不同的运行时间与 cache 行为。

2. n 个数求和

对于数组 $x[0], x[1], \ldots, x[n-1]$，目标是计算

$$S = \sum_{i=0}^{n-1} x[i].$$

本实验实现了以下三种求和方式。

1. **平凡算法（链式累加）**：维护单个累加器 `sum`，按顺序执行 `sum += x[i]`。该方法实现最简单，但加法之间形成一条很长的数据依赖链。

2. **优化算法（两路链式累加）**：维护两个独立累加器 `sum1` 和 `sum2`，分别累加奇偶位置，循环结束后再合并两个部分和。该方法可以打断单一依赖链，更有利于超标量处理器挖掘指令级并行。

3. **递归思想（两两相加）**：先将相邻两个元素相加得到 $n/2$ 个中间结果，再对中间结果继续两两相加，重复进行 $\log_2 n$ 轮，直到剩下一个结果。本次实验采用二重循环方式实现。

其中，两路链式累加和递归思想都属于对处理器执行特性的利用：前者重点减少串行依赖、增强指令级并行，后者则从规约树结构上缩短依赖深度。

（二） 编程实现

1. $n*n$ 矩阵与向量内积

为了便于实验比较，程序使用固定规则自动生成输入向量和矩阵，为便于测量不同规模的数据，本次采用 vector 实现。由于篇幅限制原因，本次不再展示平凡算法的实现。

```
//优化算法实现
fill(sum.begin(), sum.end(), 0.0);
for (int row = 0; row < n; ++row) {//逐行访问矩阵元素
    const double factor = a[row];
    const size_t offset = static_cast<size_t>(row) * n;
    for (int col = 0; col < n; ++col) {
        sum[col] += b[offset + col] * factor;
    }
}
```

Listing 1: 矩阵与向量内积的优化算法核心实现

2. n 个数求和

本次同样采用固定规则生成数据。其核心求和代码如下。

```
//两路链式累加实现
double sum1 = 0.0;double sum2 = 0.0;int i = 0;
const int n = static_cast<int>(data.size());
for (; i + 1 < n; i += 2) {
    sum1 += data[i];
    sum2 += data[i + 1];
}
for (; i < n; ++i) {
    sum1 += data[i];
}
return sum1 + sum2;
//两两相加的递归算法实现，采用二重循环实现
copy(input.begin(), input.end(), work.begin());
for (int m = static_cast<int>(input.size()); m > 1; m /= 2) {
    for (int i = 0; i < m / 2; ++i) {
        work[i] = work[i * 2] + work[i * 2 + 1];
    }
}
return work[0];
```

Listing 2: 两种求和优化核心实现

（三） 性能测试

1. $n*n$ 矩阵与向量内积

本实验采用 chrono::steady_clock 作为计时工具，对各算法的核心计算部分进行高精度计时。steady_clock 具有单调递增、不受系统时间调整影响的特点，适合用于性能测试。测试时将算法主体封装为独立函数，在主程序中对同一规模下的算法重复执行多次，并以总耗时除以重复次数得到平均运行时间 avg_ms，从而减小单次测量误差带来的影响。矩阵实验选择的问题规模为 $n = 2^{10}, 2^{11}, 2^{12}, 2^{13}, 2^{14}$，即 1024 到 16384。为避免过大规模

下总测试时间过长，不同规模下的重复次数做了适当调整。实验结果如图 1 所示，详细数据见表 1。

规模 n	矩阵大小（MiB）	平凡算法（ms）	cache 优化算法（ms）	加速比
1024	8.00	3.127400	0.323700	9.66
2048	32.00	18.138800	2.270400	7.99
4096	128.00	151.032500	9.846500	15.34
8192	512.00	699.823000	39.682000	17.64
16384	2048.00	4150.502000	144.921000	28.64

表 1: 矩阵与向量内积性能测试结果



图 1: 矩阵与向量内积运行时间折线图

从图中可以看到，随着问题规模增大，平凡算法与 cache 优化算法之间的差距迅速拉大，表明该实验对访存模式和 cache 层次结构非常敏感。

2. n 个数求和

求和实验同样选择规模 $n = 2^{10}, 2^{11}, 2^{12}, 2^{13}, 2^{14}$，即 1024 到 16384。由于单次求和耗时极短，为了提高计时稳定性，每个数据点均重复执行 1000 次并取平均值。实验结果如图 2 和表 2 所示。

规模 n	平凡链式（ms）	两路链式（ms）	递归算法（ms）	平凡/两路	平凡/递归
1024	0.000411	0.000214	0.000345	1.92	1.19
2048	0.000890	0.000452	0.000587	1.97	1.52
4096	0.001754	0.000855	0.001323	2.05	1.33
8192	0.003638	0.001730	0.003193	2.10	1.14
16384	0.007332	0.003606	0.006953	2.03	1.05

表 2: n 个数求和性能测试结果



图 2: n 个数求和运行时间折线图

在该实验中，三种算法都能够得到一致的求和结果，但由于其数据依赖关系和中间数据处理方式不同，运行时间存在显著差异。其中，两路链式累加整体最优，说明通过增加独立累加链可以有效提升指令级并行度。至于为何递归算法未能超过两路链式累加，主要原因会在后文进行剖析。

（四） profiling

1. $n * n$ 矩阵与向量内积

对于矩阵实验，建议使用 VTune 的 `Hotspots` 与 `Memory Access` 分析类型，分别观察程序热点函数与不同 cache 层次的 miss 情况。理论上，平凡算法的热点应集中在按列访问的内层循环中，并且会出现更明显的缓存失配；优化算法则由于按行顺序访问矩阵，热点仍在核心循环，但 cache 行为应明显优于平凡算法。

【此处插入矩阵与向量内积的 VTune Hotspots / Memory Access 截图】

版本	热点函数/循环	L1 miss	LLC miss	备注
平凡算法	`matrixVectorDotNaive`	【待填】	【待填】	【待填写：重点现象】
cache 优化算法	`matrixVectorDotOptimized`	【待填】	【待填】	【待填写：重点现象】

表 3: 矩阵与向量内积 profiling 结果记录表（待补充）

建议在补充 profiling 数据时重点关注以下几项：一是最耗时的核心循环是否与性能测试结论一致；二是平凡算法是否在大规模下出现更高的 cache miss；三是优化算法中按行访问是否提升了访存带宽利用率。

2. n 个数求和

对于求和实验，建议使用 VTune 的 `Hotspots` 与 `Microarchitecture Exploration` 分析类型，重点观察三种实现的热点函数、流水线停顿比例以及指令吞吐差异。平凡链式累加通常会因为单条累加依赖链较长而限制指令级并行；两路链式累加有望在保持较低实现成本的同时，显著提升吞吐；pairwise reduction 则可能在热点中表现出额外的数组复制和多轮规约开销。

【此处插入 n 个数求和的 VTune Hotspots / Microarchitecture Exploration 截图】

版本	热点函数/循环	Retiring 占比	Backend Bound	备注
平凡链式	`naiveChainSum`	【待填】	【待填】	【待填写：重点现象】
两路链式	`twoWayChainSum`	【待填】	【待填】	【待填写：重点现象】
pairwise	`pairwiseReductionSum`	【待填】	【待填】	【待填写：重点现象】

表 4: n 个数求和 profiling 结果记录表（待补充）

（五） 结果分析

1. $n * n$ 矩阵与向量内积

从表 1 和图 1 可以看出，随着问题规模从 2^{10} 增长到 2^{14}，平凡算法的平均运行时间由 3.127400 ms 增长到 4150.502000 ms，而 cache 优化算法由 0.323700 ms 增长到 144.921000 ms。二者的加速比从 9.66 倍波动增长到 28.64 倍，说明当数据规模超过较低层级 cache 容量后，访存模式对性能的影响进一步放大。

其原因在于：平凡算法按列访问矩阵，连续两次访问元素在内存中相隔 n 个 `double`，会频繁跨越 cache line，破坏空间局部性；而优化算法按行扫描矩阵，内层循环访问连续内存，更符合处理器预取机制，因此能够显著降低缓存失配带来的代价。该实验清楚地体现了 CPU 存储层次结构对程序性能的直接影响，即便两种算法的数学操作次数相同，只要数据访问顺序不同，运行时间也会出现数量级上的差异。

2. n 个数求和

从表 2 和图 2 可以看出，两路链式累加在所有测试规模下都优于平凡链式累加，并且加速比基本稳定在约 1.9 到 2.1 倍之间。这说明对于单线程求和问题，减少串行依赖链长度、增加独立累加链数目，可以较好地发挥超标量处理器的指令级并行能力。

pairwise reduction 的结果也优于平凡链式累加，但并未超过两路链式累加，且随着规模增大，其相对优势逐渐减弱。例如在 $n = 16384$ 时，pairwise reduction 的平均时间为 0.006953 ms，仅比平凡链式累加快约 1.05 倍。造成这一现象的主要原因是：当前实现采用单线程迭代规约，需要先复制输入数组，再进行多轮中间结果写回。虽然该方法在依赖结构上比链式累加更短，但额外的内存读写和循环控制开销抵消了理论上的并行潜力，因此在当前实现下未能达到两路链式累加的性能水平。

二、 进阶要求

（一） 循环展开优化

1. 算法设计

在基础实验之上，可以继续对核心循环进行循环展开（loop unrolling）优化，以进一步减少循环控制开销并提升处理器吞吐率。针对本实验中的两个问题，可以采用如下思路。

1. 对矩阵与向量内积的按行访问版本，将内层循环按 4 或 8 个元素展开，使一次循环迭代中完成多次乘加操作，从而减少分支与索引更新次数。

2. 对 n 个数求和的两路链式累加版本继续展开，例如扩展为 4 路甚至 8 路累加器，进一步增强独立加法链数量，为超标量发射和编译器自动向量化创造条件。

可参考如下伪代码。

```
// 以 4 路链式累加为例
sum0 = sum1 = sum2 = sum3 = 0;
for (i = 0; i + 3 < n; i += 4) {
    sum0 += a[i];
    sum1 += a[i + 1];
    sum2 += a[i + 2];
    sum3 += a[i + 3];
}
sum = sum0 + sum1 + sum2 + sum3;
```

Listing 3: 循环展开优化示意代码

2. 性能测试

本节建议在基础实验的相同规模下，增加循环展开版本的独立测试结果，并使用与前文一致的 CSV 导出和折线图展示方式，以便和原始实现直接对比。由于当前仓库中尚未加入循环展开版本的可执行程序，故本节先给出表格模板，待后续补充实测数据。

问题类型	规模 n	原算法（ms）	展开后（ms）	加速比	备注
矩阵与向量内积	【待填】	【待填】	【待填】	【待填】	【待填】
n 个数求和	【待填】	【待填】	【待填】	【待填】	【待填】

表 5: 循环展开优化性能测试记录表（待补充）

3. profiling

建议对循环展开前后的程序再次进行 VTune 分析，重点比较指令退休数量、前端开销以及后端停顿占比的变化，以验证循环展开是否真的减小了循环控制成本，并观察编译器是否在展开基础上进一步做了自动向量化。

【此处插入循环展开优化前后 profiling 对比截图】

4. 与原算法对比

与原算法相比，循环展开优化理论上应具有如下优势：

1. 减少循环分支判断和计数器更新次数，降低控制开销；
2. 增加同一基本块内的独立运算数量，使处理器更容易挖掘指令级并行；
3. 在某些场景下为编译器自动向量化提供更好的条件。

但循环展开也可能带来代码体积增加、寄存器压力上升等问题，因此最终效果仍需以实际测试和 profiling 数据为准。**【待补充：结合后续实测数据填写最终结论】**

（二） 其他可选进阶优化（待补充）

除循环展开外，本实验还可以进一步从以下几个方向扩展：

1. 使用 SSE/AVX 等 SIMD 指令实现向量化；
2. 对比不同编译优化级别（如 `-O0`、`-O2`、`-O3`）对性能的影响；
3. 分析不同求和顺序对浮点结果误差的影响；
4. 结合 Godbolt 查看关键循环的汇编代码生成情况。

本节可根据课程进度或个人实验完成情况继续补充，当前先保留为扩展接口。

三、 实验总结和思考

（一） 异同对比

本次两个基础实验都围绕“算法实现与 CPU 架构特性的关系”展开，但二者所体现的重点不同。矩阵与向量内积实验主要反映存储层次结构的重要性：核心差异不在算术操作次数，而在于访问矩阵时是否遵循了内存连续布局；n 个数求和实验则主要体现指令级并行的重要性：核心差异不在访存模式，而在于是否打破了单条累加依赖链，让处理器能够同时推进更多独立指令。

二者的共同点在于：都不能只从“算法步骤数”出发评价性能，还必须结合具体处理器的 cache、流水线、超标量发射等硬件特性进行分析。也正因为如此，性能测试和 profiling 不能相互替代，前者告诉我们“快了多少”，后者帮助我们理解“为什么会快”。

（二） 总结和思考

通过本次实验，我更加直观地认识到“相同数学结果，不同实现方式可能对应完全不同的实际性能”这一事实。对于矩阵与向量内积问题，只是改变访问顺序就能带来数量级上的性能差异；对于求和问题，看似简单的累加操作也会因为依赖链组织方式不同而表现出明显不同的执行效率。这说明在并行与高性能程序设计中，理解底层硬件结构并围绕其特性组织代码，是实现性能优化的关键。

后续若继续完善本实验，建议重点补充以下内容：一是完成循环展开版本的独立实现与测试；二是结合 VTune 的具体数据，将 cache miss、热点函数、停顿来源与前文的性能曲线进行一一对应；三是进一步尝试 SIMD 向量化与编译器优化级别对比，从而形成更完整的 CPU 架构相关优化实验链条。**【此处也可补充个人在实验过程中的问题、改进思路与心得体会】**