Digital Logic Design Experiments Experiment Report

WIREFRAME FORMATION

電機一甲 110310138 劉千榮



數位邏輯設計實習報告

第7週:四位元加法器與加減法器


組員 110310138 劉千榮 110310147 王瑞鴻



壹、基本題

模擬驗證四位元加減法器

請以以上之實驗模擬結果及詳細討論說明為例,列舉出四位元加減法器之加減法,具代表性例子至少6組(加減法各至少3組以上之 Group Values 及 Count Values),模擬波形輸出結果,並詳細說明其結果為何符合四位元加減法器之邏輯,愈詳細愈好! (請解釋減法器之正負號,1 or 2的補數)






實驗原理

使用Quartus prime lite編輯邏輯 間電路,燒入DE-10 stander板 子,則可確認電路功能。只要將上次加分題的作業稍作更改,便能完成電路之布置。在完成實驗後,撰寫 TestBench,利用內建 ModelSim 驗證波型輸出,再將其燒錄製至開發板,執行功能。







設計程序

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。

模擬驗證

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。



設計程序 - 1/3 (Verilog HDL)

```
// Top-Level Entity
module hw6(sub, a, b, s, cout);
input sub;
input [3:0] a;
input [3:0] b;
output cout;
output [3:0] s;
wire [3:0] bTO4bits;
assign bTO4bits = b ^ {4{sub}};
adder4bit adder4_bit(a, bTO4bits, sub, s, cout);
endmodule
```



設計程序 - 2/3 (Verilog HDL)

```
// 4bits a/'s module
module adder4bit(a, b, cin, s, cout);
input cin;
input [3:0] a;
input [3:0] b;
output [3:0] s;
output cout;
wire f1T0f2, f2T0f3, f3T0f4;
fulladder fa1_LSB (a[0], b[0], cin, s[0], f1TOf2);
fulladder fa2 (a[1], b[1], f1TOf2, s[1], f2TOf3);
fulladder fa3 (a[2], b[2], f2TOf3, s[2], f3TOf4);
fulladder fa4 MSB (a[3], b[3], f3TOf4, s[3], cout);
endmodule
```



設計程序 - 3/3 (Verilog HDL)

```
//fulladder module
module fulladder(a, b, cin, sum, cout);
// Input Port(s)
input a, b, cin;
// Output Port(s)
output sum, cout;
assign {cout, sum} = a + b + cin;
endmodule
```



TestBench – 1/3 (Verilog HDL)

```
`timescale 1ns/1ps
module hw6_tb;
reg cin;
reg [3:0] a;
reg [3:0] b;
wire cout;
wire [3:0] s;
hw6 addsub4Bits(cin, a, b, s, cout);
integer i;
```



TestBench – 2/3 (Verilog HDL)

```
initial
begin
   $display("Testing cin = 0, the adder mode.");
   cin = 1'b0;
   for(i = 0; i < 256; i = i + 1)
   begin
      {b, a} = i;
      #10;
      display(time, '' t %b + %b = %b'', a, b, s);
   end
```



TestBench – 3/3 (Verilog HDL)

```
$display("Testing cin = 1, the subtractor mode.");
   cin = 1' b1;
   for(i = 0; i < 256; i = i + 1)
   begin
      {b, a} = i;
      #10;
      $display($time, "\t %b - %b = %b", a, b, s);
   end
end
endmodule
```



接腳設定簡介

本次實驗我們把輸入與輸出端接角以下列表格定義。

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard
in_ a[3]	Input	PIN_AC30	5B	B5B_N0	2.5 V (default)
in_ a[2]	Input	PIN_AB28	5B	B5B_N0	2.5 V (default)
in_ a[1]	Input	PIN_Y27	5B	B5B_N0	2.5 V (default)
in a[0]	Input	PIN_AB30	5B	B5B_N0	2.5 V (default)
in_ b[3]	Input	PIN_AD30	5B	B5B_N0	2.5 V (default)
in_ b[2]	Input	PIN_AC28	5B	B5B_N0	2.5 V (default)
in_ b[1]	Input	PIN_V25	5B	B5B_N0	2.5 V (default)
in b[0]	Input	PIN_W25	5B	B5B_N0	2.5 V (default)
out cout	Output	PIN_AG25	4A	B4A_N0	2.5 V (default)
out s[3]	Output	PIN_AD24	4A	B4A_N0	2.5 V (default)
out s[2]	Output	PIN_AC23	4A	B4A_N0	2.5 V (default)
out s[1]	Output	PIN_AB23	5A	B5A_N0	2.5 V (default)
out s[0]	Output	PIN_AA24	5A	B5A_N0	2.5 V (default)
in_ sub	Input	PIN_AC29	5B	B5B_N0	2.5 V (default)



Pin Assignment of Slide Switches


in Assignment of Side Switches					
Signal Name	FPGA Pin No.	Description	I/O Standard		
SW[0]	PIN_AB30	Slide Switch[0]	Depend on JP3		
SW[1]	PIN_Y27	Slide Switch[1]	Depend on JP3		
SW[2]	PIN_AB28	Slide Switch[2]	Depend on JP3		
SW[3]	PIN_AC30	Slide Switch[3]	Depend on JP3		
SW[4]	PIN_W25	Slide Switch[4]	Depend on JP3		
SW[5]	PIN_V25	Slide Switch[5]	Depend on JP3		
SW[6]	PIN_AC28	Slide Switch[6]	Depend on JP3		
SW[7]	PIN_AD30	Slide Switch[7]	Depend on JP3		
SW[8]	PIN_AC29	Slide Switch[8]	Depend on JP3		
SW[9]	PIN_AA30	Slide Switch[9]	Depend on JP3		

Pin Assignment of LEDs

Signal Name	FPGA Pin No.	Description	I/O Standard	
LEDR[0]	PIN_AA24	LED [0]	3.3V	
LEDR[1]	PIN_AB23	LED [1]	3.3V	
LEDR[2]	PIN_AC23	LED [2]	3.3V	
LEDR[3]	PIN_AD24	LED [3]	3.3V	
LEDR[4]	PIN_AG25	LED [4]	3.3V	
LEDR[5]	PIN_AF25	LED [5]	3.3V	
LEDR[6]	PIN_AE24	LED [6]	3.3V	
LEDR[7]	PIN_AF24	LED [7]	3.3V	
LEDR[8]	PIN_AB22	LED [8]	3.3V	
LEDR[9]	PIN_AC22	LED [9]	3.3V	



輸出模擬 (ModelSim)





問題與心得

110310138 劉千榮

考慮到需依照需求進行加法或減法,且題目重點為「驗證」四位元加減法器電路,故須再撰寫TestBench驗證電路,以程式的方式指定輸入資料,測試一共 $2^9 = 512$ 種所有狀態。

當我們在加減法選擇線輸入「1」時,XOR閘的一端將輸入「1」,輸出端則為另一輸入端的反向,代表通過XOR閘時,就進行了1的補數轉換,最後cin端會再加一,即完成2的補數轉換。

使用2的補數進行運算時,最高位元(MSB)的數字代表正負,所以 n-bits 只能表示出 ±2ⁿ⁻¹ 大小的數。因此運算數值中,若總和超過 (2ⁿ⁻¹- 1) 或低於 -2ⁿ⁻¹ 時,將會產生溢位,最終產生錯誤結果。



貳、進階題


模擬驗證四位元正數大小判別器

在進行大小判別時,都是將兩數進行相減,大於時、結果會大於0, 等於時、結果會等時0,小於時、結果會小於0(也就是會借位), 所以請依照下圖所示,設計一個「四位元大小判別器」。(>=< 符號請自行用七段顯示)



實驗原理

使用Quartus prime lite編輯邏輯 閘電路,燒入DE-10 stander板子,則可確認電路功能。利用減法器,觀察最高位元之數值。在完成實驗後,驗證波型輸出,再將其燒錄製至開發板,執行功能驗證。





設計程序


先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。

模擬驗證

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。



Circuit Architecture





設計程序 - 1/5 (Verilog HDL)

```
module hw6 extra(a, b, seg7 a, seg7 b, seg7 compare);
input [3:0] a;
input [3:0] b;
output [6:0] seg7 a;
output [6:0] seg7 b;
output [6:0] seg7 compare;
wire [4:0] s;
wire [4:0] ex a;
wire [4:0] ex b;
wire [1:0] compare sel;
assign ex a = \{1'b0, a\};
assign ex b = \{\{1'b0, b\} \land \{5\{1'b1\}\}\}\};
seg7 seg7_1(a, seg7_a);
seg7 seg7 2(b, seg7 b);
seg7 com compare(compare sel, seg7 compare);
adder5bit adder5 bit(ex a, ex b, 1, s);
compare_mux (s, compare_sel);
```



設計程序 - 2/5 (Verilog HDL)

endmodule

```
// 5bits subtractor module
module adder5bit(a, b, cin, s, cout);
input cin;
input [4:0] a;
input [4:0] b;
output [4:0] s;
output cout;
wire f1T0f2, f2T0f3, f3T0f4, f4T0f5;
fulladder fa1 LSB (a[0], b[0], cin , s[0], f1TOf2);
fulladder fa2 (a[1], b[1], f1TOf2, s[1], f2TOf3);
fulladder fa3 (a[2], b[2], f2TOf3, s[2], f3TOf4);
fulladder fa4 (a[3], b[3], f3TOf4, s[3], f4TOf5);
fulladder fa5 MSB (a[4], b[4], f4TOf5, s[4], cout);
```



設計程序 - 3/5 (Verilog HDL)

```
// Seven Segment Display Decoder
module seg7 (input [3:0] in, output reg [6:0] Out);
always@(in) begin
   case(in)
      4'b0000: Out <= 7'b000 0001; // 0
      4'b0001: Out <= 7'b100 1111; // 1
      4'b0010: Out <= 7'b001 0010; // 2
      4'b0011: Out <= 7'b000_0110; // 3
      4'b0100: Out <= 7'b100_1100; // 4
      4'b0101: Out <= 7'b010 0100; // 5
      4'b0110: Out <= 7'b110 0000; // 6
      4'b0111: Out <= 7'b000 1111; // 7
      4'b1000: Out <= 7'b000 0000; // 8
      4'b1001: Out <= 7'b000 1100; // 9
      4'b1010: Out <= 7'b000 1000; // A
      4'b1011: Out <= 7'b110 0000; // b
      4'b1100: Out <= 7'b011 0001; // C
      4'b1101: Out <= 7'b100 0010; // d
      4'b1110: Out <= 7'b011 0000; // E
      4'b1111: Out <= 7'b011_1000; // F
   endcase
end
endmodule
```



設計程序 - 4/5 (Verilog HDL)

```
// comparison circuit module
module compare_mux (input [4:0] s,
                    output reg [1:0] compare_sel);
always@(s)
begin
  if(s == 5'b00000) // 等於
     compare_sel <= 2'b10;</pre>
  else if(s[4] == 1) // 小於
     compare_sel <= 2'b01;</pre>
                  // 大於
  else
     compare_sel <= 2'b00;</pre>
end
endmodule
```



設計程序 - 5/5 (Verilog HDL)

```
// Seven Segment Display Decoder for >, =, <</pre>
module seg7_com (input [1:0] in, output reg [6:0] Out);
always@(in)
begin // synopsys full case
   case(in)
      2'b00: Out <= 7'b111 1000; // 大於
      2'b01: Out <= 7'b100 1110; // 小於
      2'b10: Out <= 7'b100 1000; // 等於
      default: Out <= 7'b000 0000;</pre>
   endcase
end
endmodule
```




改良方法

若以行為模型直接敘述電路功能,就能直接將減法器與解碼器的功能合併。如下:

```
module compare_dec (input [3:0] a, input [3:0] b, output reg [1:0]
compare_sel);
always@(a or b)
 begin
 if(a == b)
   compare_sel <= 2'b10;
 else if(a < b)
   compare_sel <= 2'b01;
 else
   compare_sel <= 2'b00;
end endmodule
```



RTL Module





模擬 Simulation





問題與心得

110310138 劉千榮

這題比較困難的地方,大概只有用減法器的特性製作比較器。實作上我把輸入的4位元先拼接成最高位元為0另四位元為原輸入,再將兩數相減,最後判斷最高位元之數值,即可完成該電路的實作,如電路架構所示。沒去學校導致沒有實體電路展示,蠻可惜的。



