Digital Logic Design Experiments Experiment Report

WIREFRAME FORMATION

電機一甲 110310138 劉千榮



數位邏輯設計實習報告

第 4 週 : 七段解碼器

組員


110310138 劉千榮

110310147 王瑞鴻



壹、基本題 實作seven.gdf


用4個開關控制某顆7段顯示器,使顯示0~9 ,照 片或影片需顯示0~9。本次實作需將 seven.bdf存 成symbol,以後的實作可能會用到。





實驗原理

使用Quartus prime lite編輯邏輯 閘電路,燒入DE-10 stander板子,則可確認電路功能。輸入BCD碼,再透過自製解多工器,將相對應之時進位數顯示在七段顯示器上。在完成實驗後,驗證波型輸出,再將其燒錄製至開發板,執行功能驗證。





設計程序

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。

模擬驗證

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。



設計程序 (Verilog HDL)

```
module hw4 1 (input [3:0] a, output [6:0] y);
 2
          mydecoder decoder(a, y);
 3
 4
 5
       endmodule
 6
       module mydecoder (input [3:0] in, output reg [6:0] Out);
 7
 8
          always@(in)
 9
          begin
10
11
12
             case(in)
                4'b0000:
                             Out <= 7'b000 0001; // 0
13
                             Out <= 7'b100 1111; // 1
14
                4'b0001:
                             Out <= 7'b001 0010; // 2
15
                4'b0010:
                             Out <= 7'b000 0110; // 3
16
                4'b0011:
                4'b0100:
                             Out <= 7'b100 1100; // 4
17
                4'b0101:
                             Out <= 7'b010 0100; // 5
18
                4'b0110:
                             Out <= 7'b110 0000; // 6
19
                             Out <= 7'b000 1111; // 7
20
                4'b0111:
                4'b1000:
                             Out <= 7'b000 0001; // 8
21
                4'b1001:
                             Out <= 7'b000 1100; // 9
22
23
                default:
                             Out <= 7'bxxx xxxx;
24
             endcase
25
26
          end
27
       endmodule
```




接腳設定簡介

本次實驗我們把輸入與輸出端接角以下列表格定義。

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard
in_ a[3]	Input	PIN_AC30	5B	B5B_N0	PIN_AC30	2.5 V
in_ a[2]	Input	PIN_AB28	5B	B5B_N0	PIN_AB28	2.5 V
<u>-</u> a[1]	Input	PIN_Y27	5B	B5B_N0	PIN_Y27	2.5 V
in_ a[0]	Input	PIN_AB30	5B	B5B_N0	PIN_AB30	2.5 V
out y[6]	Output	PIN_W17	4A	B4A_N0	PIN_W17	2.5 V
° y[5]	Output	PIN_V18	4A	B4A_N0	PIN_V18	2.5 V
out y[4]	Output	PIN_AG17	4A	B4A_N0	PIN_AG17	2.5 V
out y[3]	Output	PIN_AG16	4A	B4A_N0	PIN_AG16	2.5 V
out y[2]	Output	PIN_AH17	4A	B4A_N0	PIN_AH17	2.5 V
out y[1]	Output	PIN_AG18	4A	B4A_N0	PIN_AG18	2.5 V
out y[0]	Output	PIN_AH18	4A	B4A_N0	PIN_AH18	2.5 V




模擬 Simulation





實驗成果



當輸入"1001",七段顯示器上顯示是十進制的"9"



問題與心得


110310138 劉千榮

本題也是基本的case應用,當同學們化簡卡諾圖時, Verilog HDL只要分別輸入結果,就能迅速完成。不然 依靠Digital也是好方法來快速化簡。



壹、進階題1擴充七段顯示器字母輸出


重新擴充設計七段解碼器,將原本BCD碼七段顯示器輸出0-9,擴充新增七段顯示器字母輸出(A,b,C,d,E,F)。





實驗原理

使用Quartus prime lite編輯邏輯 閘電路,燒入DE-10 stander板子,則可確認電路功能。輸入BCD碼,再透過自製解多工器,將相對應之時進位數顯示在七段顯示器上。在完成實驗後,驗證波型輸出,再將其燒錄製至開發板,執行功能驗證。





設計程序

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。

模擬驗證

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。



設計程序 (Verilog HDL)

```
module hw4 extra1 (input [3:0] a, output [6:0] y);
2
         mydecoderExtra decoder(a, y);
3
4
5
       endmodule
6
7
       module mydecoderExtra (input [3:0] in, output reg [6:0] Out);
8
9
          always@(in)
          begin
10
11
12
             case(in)
                             Out <= 7'b000 0001; // 0
13
                4'b0000:
                             Out <= 7'b100 1111; // 1
14
                4'b0001:
15
                4'b0010:
                             Out <= 7'b001 0010; // 2
16
                             Out <= 7'b000 0110; // 3
                4'b0011:
17
                4'b0100:
                             Out <= 7'b100 1100; // 4
                4'b0101:
                             Out <= 7'b010 0100; // 5
18
                             Out <= 7'b110_0000; // 6
19
                4'b0110:
20
                4'b0111:
                             Out <= 7'b000 1111; // 7
21
                4'b1000:
                             Out <= 7'b000 0000; // 8
22
                4'b1001:
                             Out <= 7'b000 1100; // 9
23
                4'b1010:
                             Out <= 7'b000 1000; // A
24
                4'b1011:
                             Out <= 7'b110 0000; // b
25
                             Out <= 7'b011 0001; // C
                4'b1100:
26
                             Out <= 7'b100 0010; // d
                4'b1101:
27
                4'b1110:
                             Out <= 7'b011 0000; // E
28
                4'b1111:
                             Out <= 7'b011 1000; // F
29
             endcase
30
31
          end
32
       endmodule
```




接腳設定簡介

本次實驗我們把輸入與輸出端接角以下列表格定義。

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard
in_ a[3]	Input	PIN_AC30	5B	B5B_N0	PIN_AC30	2.5 V
in_ a[2]	Input	PIN_AB28	5B	B5B_N0	PIN_AB28	2.5 V
in_ a[1]	Input	PIN_Y27	5B	B5B_N0	PIN_Y27	2.5 V
in_ a[0]	Input	PIN_AB30	5B	B5B_N0	PIN_AB30	2.5 V
out y[6]	Output	PIN_W17	4A	B4A_N0	PIN_W17	2.5 V
^{out} y[5]	Output	PIN_V18	4A	B4A_N0	PIN_V18	2.5 V
out y[4]	Output	PIN_AG17	4A	B4A_N0	PIN_AG17	2.5 V
^{cut} y[3]	Output	PIN_AG16	4A	B4A_N0	PIN_AG16	2.5 V
out y[2]	Output	PIN_AH17	4A	B4A_N0	PIN_AH17	2.5 V
^{cut} y[1]	Output	PIN_AG18	4A	B4A_N0	PIN_AG18	2.5 V
out y[0]	Output	PIN_AH18	4A	B4A_N0	PIN_AH18	2.5 V




模擬 Simulation






實驗成果



當輸入"1100",七段顯示器上顯示是英文大寫"C"



實驗成果



當輸入"1110",七段顯示器上顯示是英文大寫"E"



問題與心得


110310138 劉千榮


此題只是將上一題做延續,在觀察完應該在七段顯示器上顯示的圖形後,就可以相當直觀的擴充至上題所寫的模組中,花時間的部分也只是一開始的觀察而已,並沒有任何難度。



壹、進階題2交叉開關+七段解碼器電路

依原來之七段解碼器設計,請加入一個二位元交叉開關,當控制線S=0時,為正常七段顯示輸出;當控制線S=1時,七段顯示輸出為b和e相反。








實驗原理

使用Quartus prime lite編輯邏輯 閘電路,燒入DE-10 stander板子,則可確認電路功能。輸入BCD碼,再透過自製解多工器,將相對應之時進位數顯示在七段顯示器上。在完成實驗後,驗證波型輸出,再將其燒錄製至開發板,執行功能驗證。





設計程序

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。

模擬驗證

先確認電路功能,畫出真值表並且轉換成布林代數,則可 以使用邏輯閘組合成電路。



設計程序 (Verilog HDL)

Top-Level Entity

```
module hw4_extra2 (input [3:0] a, input select, output [4:0] y, output [1:0] out_mux);

wire [1:0] in_mux;

mydecoder decoder(a, {y[4], in_mux[1], y[3], y[2], in_mux[0], y[1], y[0]});

Mux2_1 mux(in_mux, select, out_mux);

endmodule
```

雙切開關模組

```
32
      module Mux2_1(input [1:0] In, input Sel, output reg [1:0] Out);
33
          always @(In, Sel)
34
35
          begin
36
            if(Sel == 0)
37
            begin
38
               Out[0] <= In[0];
39
40
               Out[1] <= In[1];
41
            end
            else
42
43
            begin
44
               Out[0] <= In[1];
               Out[1] <= In[0];
45
46
            end
47
48
          end
49
      endmodule
50
```



設計程序 (Verilog HDL)

解碼器模組

```
module mydecoder (input [3:0] in, output reg [6:0] Out);
10
11
12
         always@(in)
13
         begin
14
15
            case(in)
16
               4'b0000:
                            Out <= 7'b000 0001; // 0
               4'b0001:
                            Out <= 7'b100 1111; // 1
17
18
               4'b0010:
                            Out <= 7'b001 0010; // 2
               4'b0011:
19
                            Out <= 7'b000 0110; // 3
20
               4'b0100:
                            Out <= 7'b100 1100; // 4
21
               4'b0101:
                            Out <= 7'b010 0100; // 5
22
               4'b0110:
                            Out <= 7'b110 0000; // 6
23
               4'b0111:
                            Out <= 7'b000 1111; // 7
                            Out <= 7'b000 0000; // 8
24
               4'b1000:
25
               4'b1001:
                            Out <= 7'b000 1100; // 9
               default:
                            Out <= 7'bxxx xxxx;
26
27
            endcase
28
29
         end
      endmodule
30
```




接腳設定簡介

本次實驗我們把輸入與輸出端接角以下列表格定義。

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard
in_ a[3]	Input	PIN_AC30	5B	B5B_N0	PIN_AC30	2.5 V
in_ a[2]	Input	PIN_AB28	5B	B5B_N0	PIN_AB28	2.5 V
in_ a[1]	Input	PIN_Y27	5B	B5B_N0	PIN_Y27	2.5 V
in_ a[0]	Input	PIN_AB30	5B	B5B_N0	PIN_AB30	2.5 V
out_mux[1]	Output	PIN_V18	4A	B4A_N0	PIN_V18	2.5 V
out_mux[0]	Output	PIN_AH17	4A	B4A_N0	PIN_AH17	2.5 V
in_ select	Input	PIN_W25	5B	B5B_N0	PIN_W25	2.5 V
out y[4]	Output	PIN_W17	4A	B4A_N0	PIN_W17	2.5 V
out y[3]	Output	PIN_AG17	4A	B4A_N0	PIN_AG17	2.5 V
out y[2]	Output	PIN_AG16	4A	B4A_N0	PIN_AG16	2.5 V
out y[1]	Output	PIN_AG18	4A	B4A_N0	PIN_AG18	2.5 V




模擬 Simulation





RTL Simulation





BCD解七段解碼器

選擇線多工器



實驗成果





當輸入"0111",七段顯示器上顯示是十進制的"7"將 select 線 ON 後,b 與 d 的顯示位置便交換了。



問題與心得

110310138 劉千榮

此題只是再將上一題做延續,再多寫出多工器的電路,便能輕鬆解決。以上的題目依然非常基本,比較期待小專題,到時候就能比較自由發揮。只要熟悉語法,再加上一些創意,就能做出不錯的作品。



