FR201x-U 硬件设计指南

高性能低功耗蓝牙 MCU 芯片

版本号：V0.3
发布日期：2026-10

FreqChip Confi

FREQCHIP
富芮坤

目录

文档概述 5
芯片资源 6
1. 封装尺寸与原理图 7
1.1 FR2011B-U QFN20 7
1.1.1 引脚定义 7
1.1.2 封装尺寸图 8
1.1.3 参考原理图 9
1.2 FR2012A-U QFN32 10
1.2.1 引脚定义 10
1.2.2 封装尺寸图 11
1.2.3 参考原理图 12
1.3 FR2018A-U QFN48 13
1.3.1 引脚定义 13
1.3.2 封装尺寸图 14
1.3.3 参考原理图 15
2. 引脚分布与功能描述 16
2.1 引脚分布 16
2.2 引脚说明 18
3. 参考电路与设计建议 22
3.1 烧录与调试 22
3.1.1 接口说明 22
3.1.2 烧录模式说明 22
3.1.3 测试点说明 23
3.2 复位电路 24
3.2.1 上下电复位 24
3.2.2 复位引脚（RSTN） 25
3.3 电源设计 27
3.3.1 供电架构 27
3.3.2 芯片电源（VCC） 27
3.3.3 Buck（BSW、BFB） 29
3.3.3.1 Buck 模式（低功耗应用） 29
3.3.3.2 System LDO 模式 31
3.3.3.3 配置说明与特性差异 31
3.3.4 GPIO 电源（VDDIO） 32
3.4 晶体电路与配置说明 34
3.4.1 24M 晶体电路 34

FreqChip Confidential

3.4.2 24M 晶体电容配置 35
3.4.3 32.768K 晶体电路 37
3.4.4 32.768K 晶体电容配置 38
3.5 射频设计 39
3.5.1 基本电路 39
3.5.2 布局布线 40
3.6 SAR ADC 42
3.7 数字麦克风 43
3.8 显示接口 44
3.8.1 8080 接口 44
3.8.2 RGB 接口 45
3.9 USB 接口 47
3.10 外置射频前端（RFFE） 49
4. 天线与匹配 51
4.1 天线选型建议 51
4.2 PCB 天线 51
4.3 阻抗匹配 52
4.3.1 调试重要性 52
4.3.2 调试步骤（三个阶段） 52
4.3.3 调试实用建议 54
5. 电磁兼容性（EMC） 57
5.1 辐射测试（RE） 57
5.1.1 RE 测试超标整改策略 57
5.1.2 30MHz ~ 1GHz 超标 58
5.1.3 1GHz ~ 6GHz 超标 58
5.2 静电放电（ESD） 59
5.2.1 防护原则（三道防线） 59
5.2.2 常见静电引入位置与防护建议 59
5.2.2.1 天线端口 59
5.2.2.2 USB 连接器 60
5.2.2.3 显示屏 60
5.2.2.4 产品缝隙 61
5.2.2.5 电源与产测端口 61
5.3 EMC 设计总结 62
5.3.1 PCB 叠层设计 62
5.3.2 接地设计 62
5.3.3 电源与去耦设计 63
5.3.4 晶体与时钟设计 63
5.3.5 射频前端设计 63

FreqChip Confidential

5.3.6 高速信号与敏感走线 63
5.3.7 接口与排线设计 64
5.3.8 结构屏蔽设计 64
6. GPIO 相关 65
6.1 GPIO 基本特性 65
6.2 功能复用表（Core） 67
6.3 功能复用表（PMU） 69
7. 电性参数 71
7.1 极限参数 71
7.2 建议工作条件 71
7.3 IO 电气参数 72
8. 热设计 73
8.1 芯片结温 73
8.1.1 结温说明 73
8.1.2 结温计算 73
8.2 热设计建议 74
9. 存储与焊接 75
9.1 存储条件 75
9.2 烘烤条件 75
9.3 回流焊 76
9.4 封装焊盘 77
9.4.1 设计建议 77
9.4.2 参考焊盘 78
10. 设计检查清单 80
10.1 原理图设计检查清单 80
10.2 PCB 布局检查清单 82
10.3 生产前评审清单 84
10.4 软件配置检查清单 85
10.5 射频调试与验证检查清单 86
联系信息 87
修订记录 87

Freqchip Confidential

文档概述

确保电路功能正确并预留防护措施，是原理图设计的核心；布局合理、接地良好、便于生产与测试，是 PCB 设计的基本要求。

本文档以 FR2012A-U（QFN32 封装）芯片为例，说明其硬件设计方法，相关内容同样适用于 FR201x-U 系列芯片。文档涵盖封装尺寸与原理图、引脚分布与功能描述、参考电路与设计建议等。

如本文档与芯片规格书的参数存在差异，请以最新版芯片规格书为准，或联系 FAE 获取确认。

FreqChip Confidential

芯片资源


项目	FR2011B-U	FR2012A-U	FR2018A-U
封装类型与尺寸	QFN20 3 × 3 × 0.75mm 0.4 pitch	QFN32 4 × 4 × 0.75mm 0.4 pitch	QFN48 6 × 6 × 0.75mm 0.4 pitch
工作温度（Ta）	-40 ~ 105 ℃	-40 ~ 105 ℃	-40 ~ 105 ℃
工作电压	2.0 ~ 3.6 V	2.0 ~ 3.6 V	2.0 ~ 3.6 V
湿敏等级（MSL）	3	3	3
主频	96 MHz	96 MHz	96 MHz
Flash	256 KB	512 KB	512 KB
SRAM	32 KB	32 KB	32 KB
GPIO	12	24	36
Timer	2	2	2
UART	3	3	3
I2C	2	2	2
SPI	1	2	2
QSPI	-	1	1
USB 2.0 FS	1	1	1
10-bit ADC	4	9	10
PDM	2 CH	2 CH	2 CH
PWM	8	8	8
RGB/8080	-	1	1

Freqchip Confidential

1. 封装尺寸与原理图


1.1 FR2011B-U QFN20

1.1.1 引脚定义



1.1.2 封装尺寸图


QFN20, 3 × 3 × 0.75mm, 0.4 pitch



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.15	0.20	0.25
b1	0.14REF		
c	0.203REF		
D	2.90	3.00	3.10
D2	1.80	1.90	2.00
e	0.40BSC		
Ne	1.60BSC		
Nd	1.60BSC		
E	2.90	3.00	3.10
E2	1.80	1.90	2.00
L	0.20	0.25	0.30
h	0.25	0.30	0.35
K	0.30REF		


FreqChip Confidential

1.1.3 参考原理图


U1
Minimal System
FR2011x-U
QFN20 0303 P0.4
E1 ANT
L1 0R 1%
L2 2.2nH ±0.1
C1 TBD
C2 TBD
C3 1pF ±0.1
D1 TBD
C4 NC
C5 NC
Y1 24MHz 10PPM 9pF
VCC
CN1
C6 2.2uF 10% 10V
C7 100nF 10% 10V
D2 TBD
C8 2.2uF 10% 10V
C11 NC
L3 10uH 20% >50mA
C9 10uF 20% 6.3V
C10 470nF 10% 10V
RSTN
RF
XI_24M
XO_24M
VCC
IO LDO
VDDIO
Buck
BSW
BFB
RSTN
EPAD(GND)
I2C0.CLK / SPIM0.CLK / SPIS.CLK / U0.RXD.PROG / USB.DP / PWM0 / PDM.CLK / SIRIN / U2.RXD [PA0]
I2C0.DAT / SPIM0.CSN / SPIS.CSN / U0.TXD.PROG / USB.DM / PWM1 / PDM.DAT / SIROUT / U2.TXD [PA1]
I2C0.CLK / SPIM0.IO2 / SPIS.CLK / U0.RXD / USB.DP / PWM4 / PDM.CLK / CLK.OUT / U2.RXD [PA4]
I2C0.DAT / SPIM0.IO3 / SPIS.CSN / U0.TXD / USB.DM / PWM5 / PDM.DAT / RFFE.TXEN / SIRIN / U2.TXD [PA5]
I2C1.CLK / SPIM1.IO0 / SPIS.MOSI / U0.RTS / U1.RXD / PWM2 / PDM.CLK / RS485.EN [PC2]
I2C1.DAT / SPIM1.IO1 / SPIS.MISO / U0.CTS / U1.TXD / PWM3 / PDM.DAT [PC3]
I2C1.CLK / SPIM1.CLK / SPIS.MOSI / U0.RTS / U1.RXD / PWM6 / PDM.CLK / SWCLK / SIROUT [PC6]
I2C1.DAT / SPIM1.CSN / SPIS.MISO / U0.CTS / U1.TXD / PWM7 / PDM.DAT / SWDIO / RS485.EN [PC7]
I2C0.CLK / SPIM1.CLK / SPIS.CLK / U0.RXD / PWM0 / PDM.CLK / SIRIN / U2.RXD / SARADC7 [PD0]
I2C0.DAT / SPIM1.CSN / SPIS.CSN / U0.TXD / PWM1 / PDM.DAT / SIROUT / U2.TXD / SARADC6 [PD1]
I2C1.CLK / SPIM1.CLK / SPIS.MOSI / U0.RTS / U1.RXD / PWM6 / PDM.CLK / SIROUT / SARADC1 [PD6&USB_DP]
I2C1.DAT / SPIM1.CSN / SPIS.MISO / U0.CTS / U1.TXD / PWM7 / PDM.DAT / RS485.EN / SARADC0 [PD7&USB_DM]
PA0/PROG_URXD
PA1/PROG_UTXD
PC6/SWCLK
PC7/SWDIO
TP
VCC
RSTN
PA0/PROG_URXD
PA1/PROG_UTXD
PC6/SWCLK
PC7/SWDIO

1.2 FR2012A-U QFN32


1.2.1 引脚定义



FreqChip Confidential

1.2.2 封装尺寸图


QFN32, 4 × 4 × 0.75mm, 0.4 pitch



SYMBOL	MILLIMETER			
	MIN	NOM	MAX	
A	0.70	0.75	0.80	
	0.80	0.85	0.90	②
	0.85	0.90	0.95	①
A1	0	0.02	0.05	
b	0.15	0.20	0.25	
b1	0.14REF			
c	0.18	0.20	0.25	
D	3.90	4.00	4.10	
D2	2.70	2.80	2.90	
e	0.40BSC			
Ne	2.80BSC			
Nd	2.80BSC			
E	3.90	4.00	4.10	
E2	2.70	2.80	2.90	
L	0.25	0.30	0.35	
h	0.30	0.35	0.40	
L/F载体尺寸	122X122			


FreqChip Confidential

1.2.3 参考原理图


U1
Minimal System
FR2012x-U
QFN32 0404 P0.4
E1 ANT
L1 0R 1%
L2 2.2nH ±0.1
C1 TBD
C2 TBD
C3 1pF ±0.1
D1 TBD
C4 NC
Y1 24MHz 10PPM 9pF
C5 NC
VCC
CN1
C6 2.2uF 10% 10V
C7 100nF 10% 10V
D2 TBD
C8 2.2uF 10% 10V
C11 NC
L3 10uH 20% >50mA
C9 10uF 20% 6.3V
C10 470nF 10% 10V
RF
XO_24M
XI_24M
VCC
VDDIO
IO LDO
BSW
BFB
Buck
RSTN
EPAD(GND)
I2C0.CLK / SPIM0.CLK / SPIS.CLK / U0.RXD.PROG / USB.DP / PWM0 / PDM.CLK / SIRIN / U2.RXD / 8080.D0 / RGB.D8 / 8080.CSX / RGB.CLK [PA0]
I2C0.DAT / SPIM0.CSN / SPIS.CSN / U0.TXD.PROG / USB.DM / PWM1 / PDM.DAT / SIROUT / U2.TXD / 8080.D1 / RGB.D9 / 8080.DCX / RGB.DEN [PA1]
I2C1.CLK / SPIM0.IO0 / SPIS.MOSI / U0.RTS / U1.RXD / PWM2 / PDM.CLK / RS485.EN / 8080.D2 / RGB.D10 / 8080.WRX / RGB.VSYNC [PA2]
I2C1.DAT / SPIM0.IO1 / SPIS.MISO / U0.CTS / U1.TXD / PWM3 / PDM.DAT / 8080.D3 / RGB.D11 / 8080.RDX / RGB.HSYNC [PA3]
I2C0.CLK / SPIM0.IO2 / SPIS.CLK / U0.RXD / USB.DP / PWM4 / PDM.CLK / CLK.OUT / U2.RXD / 8080.D4 / RGB.D12 / 8080.TE [PA4]
I2C0.DAT / SPIM0.IO3 / SPIS.CSN / U0.TXD / USB.DM / PWM5 / PDM.DAT / RFFE.TXEN / SIRIN / U2.TXD / 8080.D5 / RGB.D13 / 8080.TE [PA5]
I2C1.CLK / SPIM0.CLK / SPIS.MOSI / U0.RTS / U1.RXD / PWM6 / PDM.CLK / RFFE.RXEN / SIROUT / 8080.D6 / RGB.D14 / 8080.CSX / RGB.CLK [PA6]
I2C1.DAT / SPIM0.CSN / SPIS.MISO / U0.CTS / U1.TXD / PWM7 / PDM.DAT / CLK.OUT / RS485.EN / 8080.D7 / RGB.D15 / 8080.DCX / RGB.DEN [PA7]
I2C0.DAT / SPIM0.CSN / SPIS.CSN / U0.TXD / USB.DM / PWM1 / PDM.DAT / SIROUT / U2.TXD / 8080.D1 / RGB.D1 [PB1]
I2C0.CLK / SPIM1.CLK / SPIS.CLK / U0.RXD / 8080.CSX / RGB.CLK / PWM0 / PDM.CLK / SIRIN / 8080.D8 / RGB.D8 / SARADC9 [PC0]
I2C0.DAT / SPIM1.CSN / SPIS.CSN / U0.TXD / 8080.DCX / RGB.DEN / PWM1 / PDM.DAT / SIROUT / 8080.D9 / RGB.D9 / SARADC8 [PC1]
I2C1.CLK / SPIM1.IO0 / SPIS.MOSI / U0.RTS / U1.RXD / PWM2 / PDM.CLK / RS485.EN / 8080.D10 / RGB.D10 [PC2]
I2C1.DAT / SPIM1.IO1 / SPIS.MISO / U0.CTS / U1.TXD / PWM3 / PDM.DAT / 8080.TE / 8080.D11 / RGB.D11 [PC3]
I2C0.CLK / SPIM1.IO2 / SPIS.CLK / U0.RXD / 8080.WRX / RGB.VSYNC / PWM4 / PDM.CLK / RFFE.RXEN / 8080.TE / 8080.D12 / RGB.D12 [PC4]
I2C0.DAT / SPIM1.IO3 / SPIS.CSN / U0.TXD / 8080.RDX / RGB.HSYNC / PWM5 / PDM.DAT / SIRIN / 8080.D13 / RGB.D13 [PC5]
I2C1.CLK / SPIM1.CLK / SPIS.MOSI / U0.RTS / U1.RXD / PWM6 / PDM.CLK / SWCLK / SIROUT / 8080.D14 / RGB.D14 [PC6]
I2C1.DAT / SPIM1.CSN / SPIS.MISO / U0.CTS / U1.TXD / PWM7 / PDM.DAT / SWDIO / RS485.EN / 8080.D15 / RGB.D15 [PC7]
I2C0.CLK / SPIM1.CLK / SPIS.CLK / U0.RXD / PWM0 / PDM.CLK / SIRIN / U2.RXD / 8080.D0 / RGB.D8 / 8080.WRX / RGB.VSYNC / SARADC7 [PD0]
I2C1.CLK / SPIM1.IO0 / SPIS.MOSI / U0.RTS / U1.RXD / PWM2 / PDM.CLK / RS485.EN / 8080.D2 / RGB.D10 / 8080.TE / SARADC5 [PD2]
I2C1.DAT / SPIM1.IO1 / SPIS.MISO / U0.CTS / U1.TXD / PWM3 / PDM.DAT / 8080.D3 / RGB.D11 / 8080.TE / SARADC4 [PD3]
I2C0.CLK / SPIM1.IO2 / SPIS.CLK / U0.RXD / PWM4 / PDM.CLK / U2.RXD / 8080.D4 / RGB.D12 / 8080.CSX / RGB.CLK / SARADC3 [PD4]
I2C0.DAT / SPIM1.IO3 / SPIS.CSN / U0.TXD / PWM5 / PDM.DAT / SIRIN / U2.TXD / 8080.D5 / RGB.D13 / 8080.DCX / RGB.DEN / SARADC2 [PD5]
I2C1.CLK / SPIM1.CLK / SPIS.MOSI / U0.RTS / U1.RXD / PWM6 / PDM.CLK / SIROUT / 8080.D6 / RGB.D14 / 8080.WRX / RGB.VSYNC / SARADC1 [PD6]
I2C1.DAT / SPIM1.CSN / SPIS.MISO / U0.CTS / U1.TXD / PWM7 / PDM.DAT / RS485.EN / 8080.D7 / RGB.D15 / 8080.RDX / RGB.HSYNC / SARADC0 [PD7]
PA0/PROG_URXD
PA1/PROG_UTXD
PC6/SWCLK
PC7/SWDIO
TP
VCC
RSTN
PA0/PROG_URXD
PA1/PROG_UTXD
PC6/SWCLK
PC7/SWDIO


1.3 FR2018A-U QFN48

1.3.1 引脚定义



1.3.2 封装尺寸图


QFN48, 6 × 6 × 0.75mm, 0.4 pitch



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	—	0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.23
D	5.90	6.00	6.10
D2	4.10	4.20	4.30
e	0.40BSC		
Ne	4.40BSC		
Nd	4.40BSC		
E	5.90	6.00	6.10
E2	4.10	4.20	4.30
L	0.35	0.40	0.45
h	0.30	0.35	0.40
L/F载体尺寸（MIL）	177*177		

Freq ential


1.3.3 参考原理图


FR2018x-U
QFN48 0606 P0.4
Minimal System
USB
USB_DM
USB_DP
32.768kHz
XO_32K
XI_32K
RF
XO_24M
XI_24M
VCC
VDDIO
IO LDO
BSW
BFB
Buck
RSTN
EPAD(GND)
E1 ANT
L1 0R 1%
L2 2.2nH ±0.1
C1 TBD
C2 TBD
C3 1pF ±0.1
D1 TBD
C4 NC
Y1 24MHz 10PPM 9pF
C5 NC
CN1
C6 2.2uF 10% 10V
C7 100nF 10% 10V
D2 TBD
C8 2.2uF 10% 10V
C11 NC
L3 10uH 20% >50mA
C9 10uF 20% 6.3V
C10 470nF 10% 10V
TP
PA0/PROG_URXD
PA1/PROG_UTXD
PC6/SWCLK
PC7/SWDIO

2. 引脚分布与功能描述

2.1 引脚分布

下面以 FR2012A-U（QFN32 封装）芯片为例，进行引脚分布说明。



- 芯片的最小系统由以下部分及 EPAD（GND）共同构成

项目	引脚名称	功能说明
Part 1	VCC	芯片电源引脚
	VDDIO	内部 IOLDO 输出引脚
	BSW、BFB	Buck 电路相关引脚，外接 LC 元件 （若配置芯片工作于 System LDO 模式，BSW 引脚悬空）
Part 2	RF	射频收发引脚，用于射频信号的接收输入和发射输出
	XO_24M、XI_24M	外接 24MHz 晶体
Part 3	PA0、PA1	UART 烧录接口
Part 4	PC6、PC7	J-Link 接口
Part 5	RSTN	复位引脚

FreqChip Confidential

2.2 引脚说明

引脚名称	类型	初始状态	描述	型号/引脚编号		
				FR2011B-U	FR2012A-U	FR2018A-U
USB_DM	I/O	输入下拉	USB 数据负极信号（专用引脚，集成符合 USB 协议规范的上/下拉电阻）	15	-	1
USB_DP	I/O	输入上拉	USB 数据正极信号（专用引脚，集成符合 USB 协议规范的上/下拉电阻）	14	-	2
XO_32K	Analog	-	32.768kHz 晶体时钟电路输出	-	-	3
XI_32K	Analog	-	32.768kHz 晶体时钟电路输入	-	-	4
RSTN	Analog	-	硬件复位，低电平有效，就近放置 470nF 电容到地	2	1	5
VDDIO	Analog	-	IOLDO 输出，用于 GPIO 电路供电，就近放置电容	18	2	6
VCC	Power	-	芯片电源引脚，就近放置电容，建议预留 TVS 管	19	3	7
BSW	Analog	-	Buck 电路输出	20	4	8
BFB	Analog	-	Buck 电路反馈输入	1	5	9
RF	Analog	-	射频收发引脚，外接 π 型电路到 2.4G 天线； 芯片到天线之间需预留滤波、匹配电路，建议预留 TVS 管	3	6	10
XO_24M	Analog	-	24MHz 晶体时钟电路输出	5	7	11
XI_24M	Analog	-	24MHz 晶体时钟电路输入	4	8	12
PA7	I/O	输入下拉	多功能 GPIO	-	9	13
PA6	I/O	输入下拉	多功能 GPIO	-	10	14
PA5	I/O	输入下拉	多功能 GPIO	6	11	15

Freqchip Confidential

引脚名称	类型	初始状态	描述	型号/引脚编号		
				FR2011B-U	FR2012A-U	FR2018A-U
PA4	I/O	输入下拉	多功能 GPIO	7	12	16
PA3	I/O	输入下拉	多功能 GPIO	-	13	17
PA2	I/O	输入下拉	多功能 GPIO	-	14	18
PA1	I/O	**输出高**	多功能 GPIO/UART0_TXD_PROG	8	15	19
PA0	I/O	输入下拉	多功能 GPIO/UART0_RXD_PROG	9	16	20
PB7	I/O	输入下拉	多功能 GPIO	-	-	21
PB6	I/O	输入下拉	多功能 GPIO	-	-	22
PB5	I/O	输入下拉	多功能 GPIO	-	-	23
PB4	I/O	输入下拉	多功能 GPIO	-	-	24
PB3	I/O	输入下拉	多功能 GPIO	-	-	25
PB2	I/O	输入下拉	多功能 GPIO	-	-	26
PB1	I/O	输入下拉	多功能 GPIO	-	17	27
PB0	I/O	输入下拉	多功能 GPIO	-	-	28
PC7	I/O	输入下拉	多功能 GPIO/SWDIO	10	18	29
PC6	I/O	输入下拉	多功能 GPIO/SWCLK	11	19	30
PP0	O	**输出高**	输出高/低电平	-	-	31
PP1	O	**输出高**	输出高/低电平	-	-	32
PC5	I/O	输入下拉	多功能 GPIO	-	20	33

Freqchip Confidential

引脚名称	类型	初始状态	描述	型号/引脚编号		
				FR2011B-U	FR2012A-U	FR2018A-U
PC4	I/O	输入下拉	多功能 GPIO	-	21	34
PC3	I/O	输入下拉	多功能 GPIO	12	22	35
PC2	I/O	输入下拉	多功能 GPIO	13	23	36
PC1	I/O	输入下拉	多功能 GPIO/SARADC8	-	24	37
PC0	I/O	输入下拉	多功能 GPIO/SARADC9	-	25	38
PE1	I/O	输入下拉	多功能 GPIO	-	-	39
PE0	I/O	输入下拉	多功能 GPIO	-	-	40
PD7	I/O	输入下拉	多功能 GPIO/SARADC0	15	26	41
PD6	I/O	输入下拉	多功能 GPIO/SARADC1	14	27	42
PD5	I/O	输入下拉	多功能 GPIO/SARADC2	-	28	43
PD4	I/O	输入下拉	多功能 GPIO/SARADC3	-	29	44
PD3	I/O	输入下拉	多功能 GPIO/SARADC4	-	30	45
PD2	I/O	输入下拉	多功能 GPIO/SARADC5	-	31	46
PD1	I/O	输入下拉	多功能 GPIO/SARADC6	16	-	47
PD0	I/O	输入下拉	多功能 GPIO/SARADC7	17	32	48
EPAD	GND	-	芯片接地引脚（封装底部裸露焊盘）	21	33	49

1. 各 GPIO 支持的具体功能，详见“GPIO 相关 – 复用功能表”章节。

Freqchip Confidential

2. FR2011B-U 的 Pin14（PD6 & USB_DP）、Pin15（PD7 & USB_DM）为内部复用引脚。方案中若用到此引脚，初始化时须通过寄存器配置二选一。若不使用 USB 功能，睡眠前应将 PD6、PD7 配为固定电平。

FreqChip Confidential

3. 参考电路与设计建议

下文以 FR2012A-U（QFN32 封装）芯片为例，进行电路设计说明，相关内容同样适用于 FR201x-U 系列芯片。

3.1 烧录与调试

3.1.1 接口说明

- UART 烧录接口（默认）

PA0、PA1 默认为 UART 烧录口（基于芯片内部的 UART0）。

✧ PA0：UART 接收引脚（RX）

✧ PA1：UART 发送引脚（TX）

设计建议：推荐采用 UART 方式进行固件烧录，务必在 PCB 上预留 PA0、PA1 的测试点。

- J-Link 调试接口（固定）

PC6、PC7 固定用作 J-Link 调试接口。

✧ PC6：SWCLK

✧ PC7：SWDIO

- HCI UART 配置说明（射频测试）

原厂提供的射频测试固件，为便于调试，通常将 HCI UART 配置在 PC6、PC7 上。

✧ PCB 空间允许：建议预留 PC6、PC7 对应测试点。

✧ PCB 空间受限：可将 HCI UART 切换配置到 PA0、PA1 上（通过指令进入测试）。

3.1.2 烧录模式说明

- 烧录模式触发方式

芯片通过上电或复位重启与上位机完成握手。


✧ 握手成功：芯片进入烧录模式。

✧ 握手超时：芯片跳转至用户固件正常运行。

FreqChip Confidential

3.1.3 测试点说明

为确保研发调试与量产测试的效率和可靠性，PCB 上应至少预留电源、烧录/调试、关键信号及 RST 复位测试点。



FreqChip Confidential

3.2 复位电路

本章节主要描述了芯片上下电 POR（Power-on Reset 上电复位）、BOR（Brown-out Reset 欠压复位）机制，以及 RSTN 引脚复位特性与布局建议。在进行电源选型、复位电路设计和 PCB 布局时，需满足以下要求，以确保芯片可靠启动。

3.2.1 上下电复位

- 电源上下电速率要求

✧ 上电速率：要求 VCC 上电速率不超过 0.3V/us（即 VCC 从 0V 上升至 3.3V 的时间 ≥11us）。

✧ 下电速率：建议 VCC 下电速率不超过 0.01V/us（即 VCC 从 3.3V 下降至 0V 的时间 ≥330us）。

参数	符号	最快	最慢	单位
电源上电速率	dVCC_powerup/dt	0.3	-	V/us
电源下电速率	dVCC_powerdown/dt	0.01	-	V/us

- 电源监控与复位阈值

✧ 芯片内部集成 POR 与 BOR 电路，用于监控 VCC 电压并控制内部复位释放。

✧ 复位延迟时间：从 POR 阈值释放到内部复位信号（Internal_RSTN1）完全释放的延迟时间为 0.8ms（典型值）。

✧ 迟滞特性：POR 具有约 50mV 迟滞（1.70V → 1.65V），BOR 也是具有约 50mV 迟滞（1.95V → 1.90V）。


参数	说明	符号	典型值	单位
POR 释放阈值（上电）	VCC 上升时，POR 释放的阈值点	POR +	1.70	V
POR 触发阈值（下电）	VCC 下降时，POR 触发的阈值点	POR -	1.65	V
BOR 释放阈值（上电）	VCC 上升时，BOR 释放的阈值点	BOR +	1.95	V
BOR 触发阈值（下电）	VCC 下降时，BOR 触发的阈值点	BOR -	1.90	V

- 内部复位时序说明

芯片内部包含两级复位释放信号，分别对应不同模块的上电启动顺序：

参数	释放条件	释放后状态
Internal_RSTN1	VCC 上升超过 POR+ 阈值且经过 0.8ms 延迟后释放	PMU 逻辑模块开始工作（上电复位释放）
Internal_RSTN2	在 Internal_RSTN1 释放后，且 VCC 稳定超过 BOR+ 阈值后释放	整个系统开始工作（从复位状态进入运行状态）

FreqChip Confidential



3.2.2 复位引脚（RSTN）

RSTN 为芯片复位引脚，低电平有效。

- 复位条件（同时满足）
  - ✧ 输入电平：＜0.6V
  - ✧ 持续时间：＞100us

- 电气特性与外部元件要求
  - ✧ 内部上拉电阻：约 10kΩ（集成于芯片内部，无需外加）。
  - ✧ 外围电路要求：RSTN 引脚需并联 470nF 电容到地。
  - ✧ 抗干扰设计（可根据应用环境的电磁噪声强度选择性预留）
    - ✓ 串联电阻：在 RST 测试点串联小阻值电阻（建议 100Ω～1kΩ），用于抑制外部干扰、信号振铃及尖峰脉冲。
    - ✓ 并联 TVS 管：在 RST 测试点对地并联 TVS 管，用于泄放 ESD 及浪涌能量。

FreqChip


- PCB 布局布线建议

✧ 电容摆放：470nF 电容应靠近 RSTN 引脚放置，接地端就近放置 GND 过孔。

✧ 抗干扰元件摆放：串联电阻及并联 TVS 管靠近 RST 测试点放置，以增强 ESD 防护效果。

✧ 走线长度：复位信号线应尽量短，避免形成天线效应耦合外界噪声。

✧ 走线间距：复位信号线应远离时钟线、高频数据线、大电流和高压走线，间距建议 ≥0.3mm。必要时可对复位走线包地处理。




FreqChip Confidential

3.3 电源设计

3.3.1 供电架构

- VCC 是芯片的系统供电输入引脚，为芯片内部的 Buck 和 IOLDO 两个电源模块提供输入电源。
  - ✧ Buck 电路：输出电压约 1.3V，用于模拟射频 + 数字 Core 供电。
  - ✧ IOLDO（VDDIO）：输出电压 1.8 ~ 3.3V 可配置，用于 GPIO 和 RFPA（高功率发射时）供电。



3.3.2 芯片电源（VCC）

- 电源建议
  - ✧ 供电电压
    - ✓ 典型值：3.3V
    - ✓ 电压范围：2.0V ~ 3.6V
  - ✧ 供电电流
    - ✓ 推荐值：≥ 150mA
    - ✓ 芯片最小系统的最大平均电流：通常 ＜40mA
    - ✓ 芯片最小系统的峰值电流：通常 ＜120mA（最大峰值电流出现在冷启动瞬间，持续时间 ＜10us）
    - ✓ 要求：在峰值持续时间内，VCC 电压跌落不超过 150mV 且不低于芯片最低工作电压
  - ✧ 纹波与噪声
    - ✓ VCC 引脚：≤ 200mVpp（VCC = 2.0V 时按 ≤ 5% × VCC 折算，取严）
    - ✓ VDDIO 引脚：≤ 200mVpp（或满足所接外设要求，两者取严）
    - ✓ BFB 引脚：≤ 50mVpp

FreqChip Confidential

✓ 测试条件：20MHz 带宽、AC 耦合、探头地弹簧、芯片引脚焊盘处测量 TX 最大功率持续发射状态及冷启动瞬间两个工况

注意：若系统中该电源同时为其他外设（如传感器、RFFE、显示屏等）供电，需相应提高电源的输出能力（电流），确保整机供电裕量充足。

- 电源引脚去耦要求

VCC 为芯片电源引脚，需在引脚附近就近放置 2.2uF + 100nF 电容并联，滤除不同频段噪声。必要时可额外添加一颗 TVS 管进行过压保护。

- EPAD 接地要求

封装底部的 EPAD 焊盘为芯片的 GND 引脚。为确保良好接地，需在 EPAD 上放置多个 GND 过孔连接到地平面。

✧ 过孔数量：GND 过孔数量 ≥9 个，均匀分布在 EPAD 区域。

✧ 连接方式：过孔应直接连接至主地平面，并确保地平面完整无分割。

- PCB 布局布线建议


✧ 去耦电容位置：2.2uF + 100nF 并联，尽量靠近芯片 VCC 引脚，100nF 比 2.2uF 更靠近 VCC 引脚。电容与 VCC 引脚距离 <4mm，越近效果越佳。

✧ 走线宽度：电容与 VCC 引脚之间的走线应尽量短且宽（建议引脚之外的线宽 ≥0.3mm）。


✧ 电容接地：电容的地端应就近通过过孔连接到主地平面，减小回路阻抗。

✧ VCC 电源走线方式：优先采用星形或主干分支走线方式，避免长距离串联供电给多个负载。

✧ TVS 管位置：若添加，应靠近 VCC 引脚放置，并确保其地回路尽可能短。



Freqchip Confidential



3.3.3 Buck（BSW、BFB）

3.3.3.1 Buck 模式（低功耗应用）

Buck 电路输出约 1.3V 电压，专用于模拟射频和数字 Core 供电，禁止为外部设备供电。

外围 LC 元件包括输出电感（L）和输出电容（C_out），以及消噪电容（C_snub）。外围元件的布局布线直接影响电源质量、EMI 性能和系统稳定性。

- 电感选型要求

项目	最小值	典型值	最大值	单位
标称电感值	-	10	10	uH
精度	-	-	±20	%
额定电流	50	-	-	mA
直流电阻（DCR）	-	-	1.2	Ω
自谐振频率（SRF）	2	-	-	MHz
电感类型	绕线电感或功率叠层电感			
参考型号	MLZ1608M100WT000、LBMF1608T100K			

注意：如果 Buck 电路实际工作电流超过电感的饱和电流，会导致电感饱和导通，电感量急剧下降，进而引发一系列问题（比如：输出纹波增大、开关峰值电流飙升、电感发热、传导和辐射干扰超标等）

Chip Confidential

- EMI 抑制要求

Buck 电路工作时，BSW 引脚承受高电压和高频率的开关切换，极易产生高频振铃，可能导致产品 EMI 超标。

✧ 改善措施

✓ 增加消噪电容：在 BSW 引脚就近对地预留一颗电容位置，需要时增加，用于吸收高频振铃。

✓ 电容取值范围：10pF ~ 100pF（先贴 33pF，根据实测微调）。

- PCB 布局布线建议

✧ 输出电感（Buck 电感，典型值 10uH）

✓ 位置：靠近芯片 BSW 引脚（缩短开关电流回路，减少 EMI）。

✓ 相邻层：电感下方相邻层避免走线，以完整地铜层为佳。

✓ 过孔：电感与 BSW 引脚尽量直连，避免过孔。

✓ 远离敏感电路：远离晶体、射频电路。

✧ 输出电容（输出滤波电容，典型值 10uF）

✓ 位置：靠近芯片 BFB 引脚（缩短滤波回路）。

✓ 走线宽度：到 BFB 引脚的走线尽量短且宽（≥ 0.3mm）。

✓ 过孔：电容与 BFB 引脚尽量直连，避免过孔。

✓ 接地：电容负极建议放置至少 2 个 GND 过孔，就近连接到地平面。

✓ 类型：X5R/X7R 材质，耐压 ≥ 6.3V。

✧ 消噪电容（缓冲电容，典型值 33pF）

✓ 位置：如添加，应紧挨着 BSW 引脚放置（最大限度抑制振铃）。

✓ 接地：电容 GND 端必须通过过孔直接、短距离连接到芯片下方的地平面。

✓ 类型：NP0/C0G 材质，耐压 ≥ 10V。


✧ 输入电容（VCC 端去耦电容）

✓ VCC 端去耦电容虽然不属于 Buck 外围 LC 元件，但作为 Buck 电路的输入电容，其布局对电路性能也至关重要，详见“芯片电源 VCC”章节。


✧ 核心原则

✓ 走线顺序：BSW 引脚 → 33pF 消噪电容 → 10uH 输出电感 → 10uF 输出电容 → BFB 引脚。

✓ 整体走线：尽量短、尽量宽，输出电感 → 输出电容之间的走线应尽可能加宽。




FreqChip Confidential



3.3.3.2 System LDO 模式

芯片也支持 System LDO 模式，通过 BFB 引脚输出约 1.3V，用于模拟射频和数字 Core 供电，适用于对功耗没有严格要求的应用场景，如非电池供电、非持续供电的产品。

System LDO 模式下 BSW 引脚悬空（省掉 10uH 电感和消噪电容），BFB 引脚电容可由 10uF 减小为 2.2uF。



3.3.3.3 配置说明与特性差异

- Buck 与 System LDO 模式配置说明

模拟射频和数字 Core 供电模式可通过软件进行配置，相关 API 接口位于 driver_pmu.c 中。

✧ Buck 模式：使能 pmu_buck_mode_enable();

✧ System LDO 模式：使能 pmu_ldo_mode_enable();

- 以下功耗数据均基于环境温度 25℃、供电电压（VCC）3.3V 条件下测得

Freqchip Confidential


Buck 与 System LDO 模式特性差异表	Buck 模式	System LDO 模式
外围电路	一颗 10uH 电感， 一颗 10uF 电容	无需 10uH 电感， 一颗 2.2uF ~ 10uF 电容
接收灵敏度 @ 1Mbps	-96.5 dBm	-97 dBm
最大发射功率 @ 1Mbps	10.87 dBm	10.89 dBm
接收 Peak 电流 @ 主频 16MHz	6.09 mA	13.11 mA
接收 Peak 电流 @ 主频 96MHz	8.46 mA	21.09 mA
0dBm 发射 Peak 电流 @ 主频 16MHz	6.85 mA	15.47 mA
0dBm 发射 Peak 电流 @ 主频 96MHz	9.92 mA	19.76 mA
1 秒广播间隔平均电流 @ 主频 16MHz，发射 0dBm	20.13 uA	35.76 uA
1 秒连接间隔平均电流 @ 主频 16MHz，发射 0dBm	18.54 uA	30.23 uA
睡眠电流（含 32K retention RAM）	5.32 uA	6.18 uA
Power off	2.21 uA	2.14 uA

3.3.4 GPIO 电源（VDDIO）


VDDIO 是 IOLDO 输出引脚，需要就近放置一颗 2.2uF 电容，用于 GPIO 供电。当发射功率配置到 5dBm 以上时，射频 PA 的供电来自 IOLDO。

- IOLDO 工作模式与输出电压
  - ✧ 可调输出模式
    - ✓ 输出电压可配：1.8V、2.0V、2.3V、2.5V、2.7V、2.9V、3.1V、3.3V（默认）。
  - ✧ Bypass 模式
    - ✓ 输出电压固定：VDDIO ≈ VCC。

注意：当 GPIO 引脚需要外接上拉电阻（如 I2C、中断信号等）时，该电阻的电源端必须连接到 GPIO 对应的电源域（即 VDDIO 网络），严禁直接连接到主电源 VCC 或其他非本电源域的电源轨，否则可能导致上电时序紊乱及逻辑电平不匹配。



freqchip Confidential



FreqChip Confidential

3.4 晶体电路与配置说明


3.4.1 24M 晶体电路


芯片需要外置高精度 24MHz 晶体，以满足射频性能需求。芯片内部集成晶体负载电容阵列，无需外部负载电容；外部板级电容仅作预留，建议空贴（NC）。

- PCB 布局布线建议

晶体为敏感元件，推荐选用外壳接地的贴片晶体，需严格遵守以下设计规范

- ✧ 位置与走线：24MHz 晶体尽可能靠近芯片放置，走线尽量短，避免过孔。
- ✧ 相邻层处理：相邻层不要走线，以完整的地铜为佳。
- ✧ 地处理：晶体周围包地处理，外壳接地。
- ✧ 远离干扰源：远离磁感应元件，高频时钟线、DC-DC 电感（如 BSW 引脚电感）、大电流走线。
- ✧ 热管理：远离发热源；如无法避免，采用单点接地以延缓晶体本体温度变化。






- 24MHz 晶体选型要求

项目	最小值	典型值	最大值	单位
标称频率	24	24	24	MHz
负载电容 CL	6	9	10	pF
频率公差 @25℃（±3℃）	-10	-	10	PPM
频率稳定性	-20	-	20	PPM
等效串联电阻 ESR	-	-	80	Ω
驱动功率 DL	-	-	100	uW
寄生电容 C0	-	-	3	pF
参考型号	Q22FA12800594			

3.4.2 24M 晶体电容配置

芯片内部集成晶体负载电容阵列，可通过修改寄存器参数进行调整。



- 负载电容（CL）由三部分组成

✧ 寄生电容（Cp）：2 ~ 5pF（由封装键合线、引脚、PCB 走线构成，具体数值受 PCB 布局影响较大）

✧ 内部固定电容（Cfix）：约 5pF

✧ 内部可调电容（Cadj）：0 ~ 17.36pF（详见下文）

- 可调电容配置说明

可调电容在 pmu_sub_init() 函数中配置，分为**工作模式**和**睡眠模式**，两者共用相同的计算公式与位域定义，仅寄存器地址不同。

Freqchip confidential

项目	工作模式	睡眠模式
寄存器	PMU_REG_OSC_CAP_CFG	PMU_REG_OSC24M_CAP
有效位域	bit4 ~ bit0	bit4 ~ bit0
电容范围	0 ~ 17.36pF	0 ~ 17.36pF
步进	0.56pF	0.56pF
计算公式	C = VALUE × 0.56pF	C = VALUE × 0.56pF

说明：VALUE 为 bit4 ~ bit0 组成的无符号整数值，取值范围 0 ~ 31（对应 0x00 ~ 0x1F）。

重要设计提醒：为了支持 24MHz 晶体快速起振，芯片在进入睡眠模式前调整 PMU_REG_OSC24M_CAP 的配置。通常，睡眠模式下的电容值比工作模式小约 6pF。

- 参考配置

✧ CL 通用计算公式：CL = (C1 × C2)/(C1 + C2) + Cp

通常 C1 = C2，简化为 CL = C1/2 + Cp 或 C1 = C2 = 2 × (CL - Cp)

✓ 本芯片等效公式：CL = (Cfix + Cadj)/2 + Cp，即 Cadj = 2 × (CL - Cp) - Cfix

✧ 理论计算示例（选用 24MHz/9pF 晶体）

✓ 已知：CL = 9pF，Cp ≈ 3pF（典型值），Cfix = 5pF

✓ 求可调电容理论值：Cadj = 2 × (CL - Cp) – Cfix = 2 × (9 - 3) – 5 = 7pF

✧ 可调电容阵列配置（以下是 SDK 默认配置，对应 24MHz/9pF 晶体）

✓ PMU_REG_OSC_CAP_CFG 的 bit4 ~ bit0 配置为 0 1100，即 12 × 0.56pF = 6.72pF ≈ 7pF，以确保工作状态下的时钟频率精度。

✓ PMU_REG_OSC24M_CAP 的 bit4 ~ bit0 配置为 0 0000，即 0pF，通过减小电容加快晶体起振速度，从而缩短系统唤醒时间。

注意：SDK 默认配置值仅适用于产品开发初期、尚无测试设备的阶段，务必通过实际产品频偏调试确定最终配置值。

- 频偏调试（重要）

✧ 调试目标

使得 2.4G 上的频偏在室温环境中不超过±20kHz。

✧ 调试方法

调整内部可调电容（Cadj）寄存器的配置值

✓ 频偏负偏（频率过低）：需减小 CL 值。

✓ 频偏正偏（频率过高）：需增大 CL 值。

✧ 全温测试

FreqChip Confidential

常用的普通晶体（非 TCXO）的频率特性为三次曲线，即频率随温度的变化不是线性的，而是呈倾斜的“S”形曲线。对于工业、医疗、车载类产品，由于工作温度范围宽、可靠性要求高，必须做该产品全温范围内的频偏测试。

✓ 测试温度点：采用等间隔采样 + 曲线拐点加密方式，测试产品在 -40℃、-20℃、-10℃、0℃、25℃、50℃、70℃、85℃、105℃（如适用）的频偏。


- 重要说明

✧ 即使元件不变，由于布局、PCB 板材等差异也会导致频率变化。因此每款产品量产之前，至少取 3 台样机进行全温范围频偏测试。

✧ 如果不做频偏调试，将影响射频性能和系统稳定性，表现为搜索不到设备、连接失败、收发数据不稳定、断线、死机等异常。

3.4.3 32.768K 晶体电路

芯片内部集成 RC 振荡器，提供低速时钟，满足上电启动、常规待机、普通定时器等大部分应用场景。FR2018A-U 芯片支持外挂 32.768kHz 晶体，适用于需要精准时钟的产品。



- PCB 布局布线建议

32.768kHz 晶体频率较低，对噪声和温度变化同样敏感，建议参照前文 24MHz 晶体 PCB 布局布线建议进行处理。


- 32.768kHz 晶体选型要求

项目	最小值	典型值	最大值	单位
标称频率	-	32.768	-	kHz
负载电容 CL	6	9	12.5	pF
频率公差 @25℃（±3℃）	-20	10	20	PPM
频率稳定性	-30	-	30	PPM

项目	最小值	典型值	最大值	单位
等效串联电阻 ESR	-	-	70	kΩ
驱动功率 DL	-	-	1	uW
寄生电容 C0	-	-	3	pF
参考型号	TBD			

3.4.4 32.768K 晶体电容配置

- 负载电容（CL）由三部分组成
  - ✧ 寄生电容（Cp）：2 ~ 5pF（由封装键合线、引脚、PCB 走线构成，具体数值受 PCB 布局影响较大）
  - ✧ 内部固定电容（Cfix）：约 7.3pF
  - ✧ 内部可调电容（Cadj）：0 ~ 5.11pF



- 可调电容配置说明
  - ✧ 配置方法：由 PMU Reg0a 的 bit7 ~ bit5 配置。
  - ✧ 电容范围：0 ~ 5.11pF（步进 0.73pF）
  - ✧ 计算公式：C = VALUE × 0.73pF（VALUE 为 0 ~ 7）
  - ✧ 配置确认：最终配置值需通过实际产品验证和调整，以确保时钟精度满足设计要求。

FreqChip Confidential

3.5 射频设计

3.5.1 基本电路

- 预留对称型双 π 电路

✧ 如果空间允许，强烈建议预留对称型双 π 电路的焊盘。为调试提供了极大的灵活性，基本可以应对各种复杂的阻抗情况和谐波抑制需求。

✧ 调试时先调第一级（近芯片端）做阻抗匹配，再调第二级压谐波。

✧ 元件选型：

✓ 电容：NP0/C0G 材质，通常 1pF ~ 5pF

✓ 电感：高 Q 值、绕线电感，通常 1nH ~ 3.9nH

✧ 参数确定：合并调试确定最优元件参数，以满足阻抗匹配和 RE 测试要求。

- SAW 滤波器

对于高指标产品（如医疗、车载、外加 PA），建议在芯片 RF 引脚后添加 SAW 滤波器。

✧ 布局建议：靠近芯片 RF 引脚，滤波器接地引脚就近放置 GND 过孔。

✧ 参考型号：SAFFB2G45MA0F0AR1X


✧ 选型替代：需确保中心频率、带宽、插损、带外抑制等参数满足产品要求。

- 天线端 ESD 保护

✧ 接触放电 2000V ~ 6000V：添加一颗保护管，优先考虑靠近芯片端放置。

✧ 接触放电 ＞6000V：建议在靠近天线端也预留一颗保护管的位置。

✧ 选型要求：选用极性为双向、电容极低的保护管（＜0.5pF），并确保良好接地。



- 射频部分 TVS 二极管选型要求

项目	最小值	典型值	最大值	单位
反向隔离电压 (V_{RWM})	-	-	3.3	V

Freqchip Confidential

项目	最小值	典型值	最大值	单位
击穿电压（V_{BR}）	-	-	9	V
结电容（I_J）@ V_R=0V, F=1MHz	-	-	0.5	pF
反向漏电流（I_R）	-	-	1	uA
封装	-	DFN1006	-	-
参考型号	TBD			

3.5.2 布局布线

- 天线布局

✧ 天线选型：PCB 天线/陶瓷天线/FPC 天线/外置天线（根据产品需求）。

✧ 位置选择：天线首选靠近产品板边缘放置。

✧ 远离干扰：远离金属、电池、螺丝、排线等组件，远离噪声源。

✧ 净空区域：天线正反面均需保留净空区域。

✧ 壳体距离建议：天线与产品壳体的距离建议 ＞3mm。

✧ 失谐风险：天线与金属组件距离过近会导致天线工作频率变化，一旦失谐，性能将严重下降。

- 射频传输线布线

✧ 传输线布线基本原则

✓ 尽量短：芯片 RF 引脚至天线之间的射频传输线尽量短。

✓ 走线角度：使用圆弧走线或 135° 走线，避免过孔换层。

✓ 短线互连：靠在一起的元件之间互连长度短于波长，不属于传输线，建议线宽与焊盘尺寸一致，防止走线转换引起反射。

✧ 地平面与过孔要求

✓ GND 过孔：在天线与 GND 覆铜平行的一侧，放置一排 GND 过孔。

✓ 地平面完整性：射频传输线相邻层应有完整的地平面，并与芯片底部的地直连。

✓ 包地处理：在射频传输线周围包地并密集放置 GND 过孔。

✧ 长走线（若射频传输线受结构影响不得不走得很长，需严格控制特性阻抗）

✓ 传输线形式：微带线（Microstrip）和共面波导（CPW）。

✓ 阻抗控制：主要通过调整走线宽度、走线与参考地平面的间距控制特性阻抗。

✓ PCB 建议：推荐多层板设计。

- 传输线阻抗控制

射频传输线（芯片 RF 引脚 → SAW（如有） → π 型网络 → 天线）需控制 50Ω 特性阻抗。

✧ 控制要素

FreqChip Confidential

- ✓ 走线宽度：根据叠层计算。
- ✓ 参考平面间距：由层叠结构决定。
- ✓ 板材介电常数：以 PCB 板厂数据为准（FR4 介电常数 4.2 ~ 4.6）。
- ✓ 传输线形式：微带线或共面波导。

✧ 两种传输线参考值（目标特性阻抗 50Ω，板材 FR4）

- ✓ 微带线（Microstrip）

  在多层板设计中，微带线是最常用的传输线结构。传输线位于表层（Top/Bottom Layer），以相邻层（通常为 GND 层）作为参考平面。同时，传输线与两侧地铜间距 ≥1 倍线宽。


  - 介质厚度（表层 → 相邻层）H = 0.1mm：传输线线宽 W ≈ 0.18mm（适合空间受限场景）。
  - 介质厚度（表层 → 相邻层）H = 0.2mm：传输线线宽 W ≈ 0.36mm（常规设计）。

- ✓ 共面波导（CPW）

  两层板由于顶层 → 底层介质很厚，如果使用微带线结构，传输线需要很宽，因此两层板必须采用共面波导结构，即传输线参考同层两侧的地铜。

  - 线宽 W = 0.36mm，传输线与两侧地铜间距 = 0.11mm（适合空间受限场景）。
  - 线宽 W = 0.5mm，传输线与两侧地铜间距 = 0.15mm（常规设计）。
  - 线宽 W = 0.76mm，传输线与两侧地铜间距 = 0.18mm（空间足够，损耗更低）。

  注意：工具模型与实际板材之间存在差异，以上参考值不建议直接用于生产，必须结合板厂参数修正，由板厂根据实际工艺能力给出最终线宽。



如有条件，建议结合多层板设计 + 屏蔽罩等方式来提升产品性能，详见“电磁兼容性（EMC）”章节。

Confidential

3.6 SAR ADC

芯片集成 10 位 SAR ADC，可测量外部输入模拟信号或内部模拟信号，最多支持 10 路外部模拟测试信号输入。

- 参考源（VREF）
  - ✧ 内部基准电压 1.2V
  - ✧ VDDIO 电压

- 测量电压说明
  - ✧ 测量 VCC 引脚电压（2.0 ~ 3.6V）：无需外加分压电路，使能内部 ADC 通道进行测量。
  - ✧ 测量 ＜2.0V 或 ＞3.6V 电压：需经外部分压电路后接入支持 ADC 功能的 GPIO 引脚。

- 外部分压电路
  - ✧ 电路组成：上、下分压电阻和 100nF 电容。
  - ✧ 电阻选型：根据被测电压范围计算电阻值，确保 ADC 输入电压在参考源（VREF）有效范围内；电阻取值建议在百 K 量级。

- PCB 布局布线建议
  - ✧ 100nF 电容尽量靠近 ADC 输入引脚，分压电阻靠近 100nF 电容。
  - ✧ 从分压电阻中心节点到 ADC 引脚的走线应尽可能短，走线宽度 ≥0.15mm，远离数字信号线、时钟线、高频线，信号路径上尽量避免过孔，下方相邻层建议为完整地平面。

- SAR ADC 功能配置说明
  - ✧ 使用 Analog（SAR ADC）功能时，需将 IOMux 配置为普通 GPIO 模式，然后设置为输入浮空。

- 相关 GPIO

功能	相关的 GPIO	说明
SAR ADC	PC0, PC1 PD0 ~ PD7	测量外部输入模拟信号

FreqChip confidential

3.7 数字麦克风

PDM 麦克风在抗干扰性、小型化以及多麦克风应用中具有显著优势。芯片支持单路或双路数字麦克风数据采集。

- 双路数字麦克风工作配置

当双路数字麦克风同时工作时，通过在同一个 PDM 时钟周期的两个边沿分别采样两路数据，通常采用以下配置：

✧ 麦克风通道 0：时钟上升沿发送数据


✧ 麦克风通道 1：时钟下降沿发送数据

- PCB 布局布线建议

✧ 尽量缩短时钟和数据走线长度，减少辐射和干扰。

✧ 每个麦克风的 VDD 引脚需就近放置 100nF ~ 1uF 电容。

✧ 双麦克风应用时，尽量保持走线长度一致。



- 相关 GPIO

功能	相关的 GPIO	说明
PDM_CLK	PA0, PA2, PA4, PA6, PB0, PB2, PB4, PB6, PC0, PC2, PC4, PC6, PD0, PD2, PD4, PD6, PE0	时钟信号输出
PDM_DAT	PA1, PA3, PA5, PA7, PB1, PB3, PB5, PB7, PC1, PC3, PC5, PC7, PD1, PD3, PD5, PD7, PE1	数据信号输入

3.8 显示接口

3.8.1 8080 接口

芯片支持 8080 与 6800 两种并行显示接口，可灵活适配不同规格的 LCD 显示屏。下面是核心引脚对应的 GPIO 说明。

8080 核心引脚	6800 核心引脚	相关的 GPIO	GPIO 复用功能描述
CS (Chip Select)	CS (Chip Select)	PA0, PA6, PB3, PC0, PD4	8080_CSX
RS/DC (Register Select/Data Command)	RS/DC (Register Select/Data Command)	PA1, PA7, PB4, PC1, PD5	8080_DCX
WR (Write)	R/W (Read/Write)	PA2, PC4, PD0, PD6	8080_WRX
RD (Read)	EN (Enable)	PA3, PC5, PD1, PD7	8080_RDX
TE (Tearing Effect)	TE (Tearing Effect)	PA4, PA5, PC3, PC4, PD2, PD3, PE0, PE1	8080_TE
D0	D0	PA0, PB0, PC0	8080_D0
D1	D1	PA1, PB1, PC1	8080_D1
D2	D2	PA2, PB2, PC2	8080_D2
D3	D3	PA3, PB3, PC3	8080_D3
D4	D4	PA4, PB4, PC4	8080_D4
D5	D5	PA5, PB5, PC5	8080_D5
D6	D6	PA6, PB6, PC6	8080_D6
D7	D7	PA7, PB7, PC7	8080_D7
D8	D8	PC0	8080_D8
D9	D9	PC1	8080_D9
D10	D10	PC2	8080_D10
D11	D11	PC3	8080_D11
D12	D12	PC4	8080_D12
D13	D13	PC5	8080_D13
D14	D14	PC6	8080_D14
D15	D15	PC7	8080_D15

Confidential

3.8.2 RGB 接口

芯片支持 RGB565 与 RGB666 两种 RGB 并行显示接口。

- RGB565 接口显示屏

RGB565 基于 D0 到 D15 实现

✧ 屏 R [4:0] : {D15, D14, D13, D12, D11}

✧ 屏 G [5:0] : {D10, D9, D8, D7, D6, D5}

✧ 屏 B [4:0] : {D4, D3, D2, D1, D0}

- RGB666 接口显示屏

不建议使用 RGB666 接口，建议改用 565 接口配置，不够的 bits，低位复制（短接）即可。

RGB666 基于 D0 到 D15 实现

✧ 屏 R [5:0] : {D15, D14, D13, D12, D11, D11}

✧ 屏 G [5:0] : {D10, D9, D8, D7, D6, D5}

✧ 屏 B [5:0] : {D4, D3, D2, D1, D0, D0}

RGB565 核心引脚	RGB666 核心引脚	相关的 GPIO	GPIO 复用功能描述
PCLK (Pixel Clock)	PCLK (Pixel Clock)	PA0, PA6, PB3, PC0, PD4	RGB_PCLK
DE (Data Enable)	DE (Data Enable)	PA1, PA7, PB4, PC1, PD5	RGB_DEN
VSYNC (Vertical Sync)	VSYNC (Vertical Sync)	PA2, PC4, PD0, PD6	RGB_VSYNC
HSYNC (Horizontal Sync)	HSYNC (Horizontal Sync)	PA3, PC5, PD1, PD7	RGB_HSYNC
B0	B1 & B0（低位短接）	PB0	RGB_D0
B1	B2	PB1	RGB_D1
B2	B3	PB2	RGB_D2
B3	B4	PB3	RGB_D3
B4	B5	PB4	RGB_D4
G0	G0	PB5	RGB_D5
G1	G1	PB6	RGB_D6
G2	G2	PB7	RGB_D7
G3	G3	PA0, PC0, PD0	RGB_D8
G4	G4	PA1, PC1, PD1	RGB_D9

Confidential

RGB565 核心引脚	RGB666 核心引脚	相关的 GPIO	GPIO 复用功能描述
G5	G5	PA2, PC2, PD2	RGB_D10
R0	R1 & R0（低位短接）	PA3, PC3, PD3	RGB_D11
R1	R2	PA4, PC4, PD4	RGB_D12
R2	R3	PA5, PC5, PD5	RGB_D13
R3	R4	PA6, PC6, PD6	RGB_D14
R4	R5	PA7, PC7, PD7	RGB_D15

- PCB 布局布线建议

为了确保信号质量，PCLK 在硬件设计中被视为关键敏感信号，其布线质量直接决定显示是否会出现花屏、闪烁或 EMI 辐射超标。

✧ “时钟最短”原则

PCLK 是其他数据线的采样基准，若其到达接收端的时间晚于数据线，可能会导致数据锁存错误。在 PCB 布线时，必须保证 clock 信号线比 RGB 组内其他走线短，但最大差值应 < 150mil (约 3.8mm)。

✧ 阻抗匹配与端接

✓ 串联电阻：为了抑制信号反射，通常在靠近主控芯片的 clock 输出引脚串联一颗电阻实现源端阻抗匹配。电阻取值 22Ω ~ 100Ω，初始值 33Ω，最终值需通过实际波形测量来确认。

- 调试与验证建议

示波器观察：用示波器在接收端测量 clock 信号，观察其上升沿是否过缓、过冲或振铃现象：

- 振铃过大：说明电阻偏小，应尝试增大阻值。
- 上升沿过缓：说明电阻偏大，应尝试减小阻值。
- 在满足信号完整性的前提下，适当增大电阻可有效降低 EMI 辐射。

✓ 等长绕线：若因布局导致数据线过长，需使用蛇形线进行等长补偿，但 clock 线本身仍需保持最短路径。

FreqChip Confidential

3.9 USB 接口

芯片支持 USB 2.0 Full Speed（全速）模式，适用于有线鼠标、Dongle 等应用场景。USB 功能需要软件配置后才能使用。

- 硬件连接要求

✧ DP 上拉电阻

✓ 通用 GPIO 配置为 USB 功能时，需外接 1.5kΩ 上拉电阻到 VDDIO 引脚。

✓ 具备专用 USB 功能引脚的芯片（FR2011B-U、FR2018A-U），芯片内置 1.5kΩ 上拉电阻。

- **注意：**FR2011B-U 的 GPIO（PD6、PD7）分别与 USB 专用引脚（USB_DP、USB_DM）连在一起，引脚名称为 PD6 & USB_DP、PD7 & USB_DM。如果不使用 USB 功能，这两个 GPIO 在睡眠模式下必须配置为输出或输入上/下拉（即固定状态）。

✧ VDDIO 电压：应配置为 3.3V

- ESD 与 EMI 防护建议

为提高 USB 接口的可靠性和抗干扰能力，建议在靠近 USB 连接器的位置预留以下防护器件：

✧ 静电防护器件：推荐选用低电容（< 3pF）双向 TVS 管，防止高速信号失真。

✧ 共模滤波器（共模电感）：适用于长线缆或电磁环境复杂的场景。

关于 USB 连接器的 ESD 防护设计，详见“常见静电引入位置与防护建议 - USB 连接器”

- PCB 布局布线建议

✧ DP、DM 走线：尽量短、等长、平行，减少信号偏差与共模辐射。

✧ 走线长度：建议 ≤100mm，过长的走线容易影响信号质量。


✧ 避免过孔：信号线尽量减少过孔，过孔会引起阻抗不连续和时延偏差。

✧ 包地处理：DP、DM 周围包地并密集放置 GND 过孔。

✧ 相邻层：下方应有完整地平面。

✧ ESD/共模器件：尽量靠近 USB 连接器放置。

Freqchip Confidential



- 相关 GPIO

功能	相关的 GPIO	说明
USB_DP	PA0, PA4, PB0, PB4, PE0	USB 数据正极信号
USB_DM	PA1, PA5, PB1, PB5, PE1	USB 数据负极信号

FreqChip Confidential

3.10 外置射频前端（RFFE）

当产品需要实现低功耗蓝牙芯片自身无法达到的超远通信距离时，通常需要外置一颗集成了 PA（功率放大器）与 LNA（低噪声放大器）的射频前端芯片（RFFE，Radio Frequency Front-End），通过提升发射功率和接收灵敏度来显著增强通信距离。

- 控制信号说明

控制外置射频前端芯片，需要使用以下两个信号

✧ RFFE_RXEN：使能 LNA（接收通路），芯片进入接收状态时拉高，启动 LNA。

✧ RFFE_TXEN：使能 PA（发射通路），芯片进入发射状态时拉高，启动 PA。

- 电源供电要求

✧ 典型工作电流：大功率发射时电流可达 100mA 以上，具体数值请查阅 RFFE 芯片规格书。

✧ 供电能力：应用中需确保电源能够提供足够的峰值电流。

✧ 建议措施：

✓ 为 RFFE 芯片单独提供低阻抗电源走线。

✓ RFFE 电源引脚就近放置大容量去耦电容（如 4.7uF + 100nF）。

✓ 避免与其他大电流或敏感电路共用长距离电源走线。


- PCB 布局布线建议

✧ 射频传输线：走线尽量短，并控制 50Ω 阻抗。

✧ 控制信号：尽量远离射频传输线。

✧ 电源去耦：大小去耦电容，紧贴 RFFE 电源引脚放置。

✧ 地平面：保证完整地平面，RFFE 底部 EPAD 必须可靠接地。



- 相关 GPIO

功能	相关的 GPIO	说明
RFFE_TXEN	PA5, PB5, PC4	使能射频前端芯片的 PA（发射通路）

Confidential

功能	相关的 GPIO	说明
RFFE_RXEN	PA6, PB6	使能射频前端芯片的 LNA（接收通路）

FreqChip Confidential

4. 天线与匹配

天线是蓝牙产品射频通路中的关键环节，直接决定通信距离、连接稳定性和整机性能。天线选型与阻抗匹配两者密切相关，缺一不可。


4.1 天线选型建议

以下是常见天线类型（PCB 天线、陶瓷天线、弹片天线、FPC 天线、胶棒天线）的优缺点对比表，根据产品需求选择合适的天线。

天线类型	性能	成本	尺寸	组装复杂度	使用场景
PCB 板载天线	一般	极低	小	-	消费类电子、成本敏感产品
陶瓷天线	中等	低	很小	需 SMT	空间受限、穿戴产品
弹片/弹簧天线	良好	较低	中	SMT 或手工焊接	结构简单、需机械固定
FPC 天线	良好	中等	中	手工焊接或 pogo pin 或 IPEX 连接器	异形结构、曲面贴合
胶棒天线	优秀	较高	大	需 SMA 或 IPEX 连接器	工业设备、网关、长距离通信

4.2 PCB 天线

天线的选择应根据具体产品的应用需求、结构空间、成本预算和性能指标来综合确定。PCB 板载天线成本极低、整机组装方便、可靠性高，可满足一般应用场景的通信距离需求。



Chip Confidential

4.3 阻抗匹配

4.3.1 调试重要性

当产品实测发射功率与程序配置值相差较大时，通常是由于芯片 RF 引脚到天线的阻抗不匹配，导致信号在传输过程中发生反射，从而降低信号传输的效率和质量。

- 阻抗匹配的重要性
  - ✧ 最大化功率传输：当芯片端、传输线、天线端三者阻抗共轭匹配时，射频功率传输效率最高。
  - ✧ 减小反射损耗：阻抗不匹配会导致信号反射，造成效率下降。
  - ✧ 改善信号质量：良好的匹配可减小驻波比（VSWR），降低信号失真和误码率。
  - ✧ 满足认证要求：阻抗失配可能产生谐波或杂散辐射，导致 FCC/CE/SRRC 等认证失败。

4.3.2 调试步骤（三个阶段）

利用预留的 π 型网络，使用矢量网络分析仪（VNA）对天线进行阻抗变换，使得从芯片 RF 引脚往天线端看去的阻抗接近芯片端口的阻抗，确保在 2.4GHz 频段内的回波损耗（S11）≤ -10dB。同时，还需使用频谱分析仪（SA）检查 TX 谐波是否满足 FCC/CE/SRRC 等认证要求，合并调试获得最佳性能。

匹配性能（S11）和滤波性能（谐波抑制）有时会相互冲突，通常先保证阻抗匹配良好（S11 < -10dB），再尽量优化谐波抑制。如果谐波抑制始终不达标，需要考虑增加一颗滤波器。

- 调试流程与目标
  - ✧ 阻抗匹配调试
    - ✓ 阻抗：阻抗点收敛于 50Ω 中心点。
    - ✓ S11：在 2.4 ~ 2.4835GHz 频段内 ≤ -10dB（或 VSWR ≤ 2.0）。
  - ✧ 谐波抑制调试
    - ✓ 2nd 谐波（必测）：频率 4.88GHz 附近，传导测试 < -30dBm 或符合认证限值。
    - ✓ 3rd 谐波：频率 7.32GHz 附近，传导测试 < -30dBm 或符合认证限值。
  - ✧ 合并调试
    - ✓ 基波衰减：调试后蓝牙 2.4G 频段功率衰减 ≤ 2dB（匹配网络本身的损耗）。
    - ✓ 谐波：符合认证限值。

- 阶段一：阻抗匹配调试（从芯片端往天线端看）
  - ✧ 目标
    - ✓ 阻抗：从芯片 RF 引脚焊盘向天线端看，整体阻抗（C3 → L2 → C2 → L1 → C1 → 走线 → 天线）在 2.44GHz 处为 50Ω（误差 < 10%）。
    - ✓ S11：在 2.4 ~ 2.4835GHz 频段内 ≤ -10dB（或 VSWR ≤ 2.0）。

Freqchip Confidential

- ✧ 工具
  - ✓ 矢量网络分析仪（如 E5071C，已校准 SOLT）
  - ✓ 半刚性同轴电缆（用于连接到芯片 RF 引脚焊盘）
- ✧ 芯片状态
  - ✓ 确保样品完全断电。
- ✧ 操作步骤
  - ✓ 焊接电缆：将半刚性同轴电缆的内芯焊接到芯片 RF 引脚 PCB 焊盘，外导体焊接到附近的地铜皮。
  - ✓ 设置网分：Start = 2.35GHz，Stop = 2.55GHz，格式 = Smith + S11 Log Mag。
  - ✓ 测量无源阻抗：读取 2.40GHz、2.44GHz、2.48GHz 三处的阻抗点。
  - ✓ 调整匹配网络：修改 π 型网络中的串联/并联电容、电感，使史密斯圆图上的点移动到 50Ω 中心点附近，使 S11 回波损耗在 2.44GHz 处最深，通常优于-15dB。
    - 调试时从最靠近芯片的元件开始。
  - ✓ 记录最终网络值：记下此时各元件值。

- 阶段二：谐波抑制调试（嵌入低通滤波）
- ✧ 目标
  - ✓ 2nd 谐波：频率 4.88GHz 附近，传导测试 < -30dBm 或符合认证限值。
  - ✓ 3rd 谐波：频率 7.32GHz 附近，传导测试 < -30dBm 或符合认证限值（可选）。
  - ✓ 基波：谐波抑制调试后，2.44GHz 功率损失 < 2dB。
- ✧ 工具
  - ✓ 频谱分析仪（建议支持 ≥ 7.5GHz）
  - ✓ 半刚性同轴电缆（用于连接到天线座/馈点 RF 引脚焊盘）
  - ✓ 近场探头（可选）
- ✧ 芯片状态
  - ✓ 上电并配置为连续发射模式（CW）
- ✧ 操作步骤
  - ✓ 焊接电缆：保留阶段一的匹配网络，将电缆焊接到天线焊盘。
    - 需要物理断开天线（否则天线会辐射，且频谱仪测到的是传导 + 辐射的混合信号）
  - ✓ 设置频谱仪：设置中心频率 2.44GHz（基波）和 4.88GHz（二次谐波），RBW=1MHz。
  - ✓ 测量传导功率：记录基波功和二次谐波功率。
  - ✓ 嵌入低通滤波功能：保持匹配网络拓扑，嵌入 LC 低通滤波，目标截止频率 2.8GHz。通常优先考虑调整对地并联电容，如果谐波抑制仍不够再尝试微调串联电感。
    - **注意**：此操作会改变 2.4GHz 阻抗，需要进行“阶段三”调试。
  - ✓ 观察谐波变化：查看二次谐波功率是否下降，基波功率损失是否 < 2dB。

- 阶段三：合并调试（在阻抗匹配和谐波抑制之间找到折中点）
- ✧ 目标（同时满足）
  - ✓ S11：≤ -10dB @ 2.44GHz（最差情况）

FreqChip Confidential


- ✓ 谐波：< -30dBm 或符合认证。
- ✓ 基波：与配置值比较，偏差在 2dB 内。

✧ 工具

- ✓ 交替使用网络分析仪（芯片断电）和频谱分析仪（芯片上电发射）。

✧ 操作步骤（迭代循环）

- ✓ 循环 A：检查阻抗是否仍为 50Ω 附近
  - 重复阶段一的测量，看史密斯圆图上的点是否仍接近中心。
    - 如果偏离：微调串联/并联电容、电感，将阻抗拉回中心。
    - 如果接近中心：继续下一步。
- ✓ 循环 B：检查基波功率和谐波（芯片上电发射）
  - 用频谱仪重新测量基波功率（2.44GHz）和二次谐波（4.88GHz）。
    - 基波功率比配置值下降 < 2dB → 可接受。
    - 基波功率下降 > 2dB → 说明低通滤波器插损太大，需要减小 L/C。
    - 谐波 > -30dBm → 说明滤波不足，需要增大 L/C。
- ✓ 循环 C：平衡两者
  - 迭代几轮，找到能有效抑制谐波且不显著恶化 S11 的最佳折中值。
    - 优先调整 C3（近芯片），其次调整 C2、C1（近天线），来改善 S11（阻抗）。
    - 如果谐波严重超标，允许基波功率下降多一点，必须满足谐波 < -30dBm。
    - 如果谐波临界限值，优先保证基波功率（因为影响通信距离）。



4.3.3 调试实用建议

● 调试建议

✧ 调试时远离金属物体，用泡沫支架，避免天线受干扰。

✧ 先调阻抗，再调谐波，顺序不可逆。

✧ 产品装壳前后阻抗可能显著偏移，务必进行整机调试。

✧ 二次谐波降了但三次谐波又起来，改为两级低通滤波。

✧ 元件值不变的情况下，选用高 Q 值电感（绕线式）、NP0/C0G 电容、0201/0402 小封装可降低插入损耗。

Frc confidential

✧ 最终验证时，使用调制信号（如 PRBS9）而非 CW 波，因为调制后的谐波展宽可能略有不同。

✧ 外置 PA 的产品，LC 分立元件可能不足以抑制谐波，建议在芯片 RF 引脚附近预留带通滤波器。

● 关于 LC 低通滤波

✧ 在 π 型匹配网络中，L（串联电感） 和 C（并联电容）共同构成了一个低通滤波器。电感对高频信号（谐波）呈现高阻抗，阻挡它通过；电容对高频信号（谐波）呈现低阻抗，将它短路到地。截止频率公式是：

$$F_c = \frac{1}{2\pi\sqrt{L \times C}}$$

✧ 核心思想：为了有效抑制谐波（比如二次谐波 4.8GHz），需要把这个滤波器的截止频率（Fc）设置在基波（2.4GHz）和二次谐波（4.8GHz）之间的某个位置，比如 2.8GHz。确定目标截止频率（Fc）之后，L 和 C 的乘积基本固定。通过保持乘积不变，在几个不同值的 L 和 C 组合之间切换，来微调性能。

✧ 固定 L/C 的关系

在实际调试中，“固定 L 和 C 的关系”通常指以下两种策略：

✓ 策略一：固定 L，只调整 C（常用）

- 做法：选择一个合适的 L（比如 2.2nH），然后在整个调试过程中不再改变它。只通过增大或减小 C 的值来增强或减弱谐波抑制效果。
- 影响明确：增加 C，截止频率降低，谐波抑制增强，但对基波（2.4GHz）的影响也变大（插损增加）。反之亦然。
- “关系”体现在：L 固定了，C 的改变就是有方向的、有目的性的，而不是随机的。

✓ 策略二：保持 L 和 C 的乘积大致固定

- 做法：如果为了优化匹配需要改变 L，那么应该相应地反向调整 C，使得它们的乘积与之前相比变化不大。
- 举例：
  - 初始状态：L = 2.7nH，C = 1.5pF，乘积 = 4.05。
  - 调整后：如果想用更小的电感，把 L 改为 2.2nH。为了保持相似的滤波效果（乘积不变），应该把 C 增大到约 1.8pF。
  - 目的：当需要更换电感值以满足阻抗匹配时，采用这个策略可以最大程度地保持已有的谐波抑制效果。

✧ 目标截止频率速查表

目标截止频率	L（串联电感）	C（并联电容）	备注
3.5 GHz	2.2 nH	0.94 pF	谐波抑制弱，基波插损小
3.0 GHz	2.2 nH	1.28 pF	过渡
2.8 GHz	2.2 nH	1.47 pF	常用起点
2.5 GHz	2.2 nH	1.84 pF	抑制较好

FreqChip Confidential

目标截止频率	L（串联电感）	C（并联电容）	备注
2.5 GHz	2.7 nH	1.5 pF	相同截止频率，不同 L/C 组合
2.5 GHz	3.3 nH	1.23 pF	相同截止频率，不同 L/C 组合

注意：以上为理想计算值，实际 PCB 寄生参数（走线电感、过孔电容）会使实际截止频率偏低 5% ~ 15%，所以最终需要通过频谱仪实测微调。

FreqChip Confidential

5. 电磁兼容性（EMC）

电磁兼容性（EMC）是产品可靠性的核心指标，包含电磁干扰（EMI）和电磁敏感度/抗扰度（EMS）。

EMC 设计必须贯彻于产品设计初期。事后补救不仅成本高昂（涉及改板、模具、认证重测等），且效果受限。常见防护措施包括但不限于：滤波、屏蔽、接地、PCB 优化、以及通过看门狗机制提高系统受到干扰后的恢复能力。

- EMI（Electro Magnetic Interference）

测量产品对外界产生的干扰，是否控制在标准限值以内，主要测试项目：

✧ 辐射发射（RE）：测量产品通过空间辐射的噪声能量。

✧ 传导发射（CE）：测量产品通过导线传导的噪声。

- EMS（Electro Magnetic Susceptibility）

评估产品抵抗外界干扰的能力，是否达到应用场景的要求，主要测试项目：

✧ 静电放电（ESD）：模拟人体或物体接触设备时的静电放电。

✧ 浪涌（Surge）：模拟雷击或大功率设备开关引起的浪涌。

✧ 电快速瞬变脉冲群（EFT）：模拟感性负载切换时的快速瞬变脉冲。

5.1 辐射测试（RE）

RE 测试是检测产品工作时通过天线、壳体、线缆等结构，以电磁波形式辐射到空间中的噪声能量是否超出规范限值。

消费类蓝牙产品通常要求测至 6GHz（100kHz ~ 30MHz、30MHz ~ 1GHz、1GHz ~ 6GHz），少数产品（如车规、军规）可能要求测至 12GHz 或 18GHz，以评估更高频段的辐射风险。

5.1.1 RE 测试超标整改策略

建议送检前先进行摸底测试，使用近场探头定位辐射源，使用频谱仪分析噪声频率。准确识别噪声源的类型，是制定有效整改措施的前提。

产品包含多颗芯片（外设）时，通过关闭蓝牙发射或断开天线，观察该频点噪声是否消失。

- 基本整改策略如下（按优先级排序）

✧ 源头抑制：优化匹配网络（增加 LC 滤波电路、滤波器）、降低驱动电流。

✧ 路径切断：控制走线阻抗与长度、包地处理、增加共模滤波器。

✧ 辐射阻断：增加屏蔽罩、壳体导电涂层、通过导电泡棉密封产品缝隙。

FreqChip Confidential

5.1.2 30MHz ~ 1GHz 超标

芯片的时钟、高速数字接口、翻转的 GPIO 等会产生宽频谱的高频噪声。这些噪声若耦合到天线或长走线上，会成为意外的辐射源。

- 噪声类型与频率
  - ✧ 晶体及其倍频：噪声频率为 24MHz x N（N 为整数），如 48MHz、72MHz、96MHz 等，甚至可能在 2.4GHz 频段内形成底噪。
  - ✧ 高速数字接口：噪声频率取决于接口速率，如 SPI、I2C 接口。
  - ✧ 翻转的 GPIO：如 RGB 接口的 Pixel clock 频率、PWM 频率及其谐波。

- 对策与设计要点
  - ✧ 晶体走线包地：24MHz 晶体下方完整地平面，周围包地并密集放置 GND 过孔。
  - ✧ 远离天线与射频传输线：晶体及高速数字电路远离天线及射频传输线（间距 ＞2mm）。
  - ✧ 串联电阻与滤波：如排线、SPI、I2C、PCLK 串联 22Ω ~ 100Ω 电阻或磁珠，预留对地并联电容（高速信号慎用）。
  - ✧ 调整 GPIO 驱动电流：芯片每个 GPIO 均支持高低两档驱动电流独立配置，详见“IO 电气参数”章节。
  - ✧ 壳体屏蔽与接地：在 PCB 边缘、排线接口处增加导电泡棉、外壳接地。

5.1.3 1GHz ~ 6GHz 超标

蓝牙芯片的射频工作在 2.4GHz 频段（2.4 ~ 2.4835GHz）。其发射信号并非纯粹的正弦波，会伴随产生工作频率的整数倍谐波与带外杂散。主要辐射路径是天线直接辐射，其次是 PCB 走线耦合。

- 噪声类型
  - ✧ 二、三次谐波：频率约 4.88GHz、7.32GHz，主要由天线直接辐射，能量较强。
  - ✧ 带外杂散：频率在 2.4GHz 频段外，主要由天线、PCB 走线耦合。

- 对策与设计要点
  - ✧ 天线匹配：调试预留的 π 型网络，优化芯片端到天线端的阻抗，减少反射和谐波再辐射。
  - ✧ 谐波抑制：调试预留的滤波电路，用并联电容 C 滤除高频谐波，再微调串联电感 L 阻挡高频信号（初期可按芯片原理图带入参考值）。
  - ✧ 增加 SAW 滤波器：谐波抑制要求严苛时，建议近芯片端串联专用滤波器。
  - ✧ 屏蔽罩：若预留网络不足以抑制谐波，需在蓝牙芯片区域增加屏蔽罩。
  - ✧ 降低发射功率
    - ✓ 在满足通信距离要求的前提下，适当降低射频发射功率。
    - ✓ 原理：功率越低，谐波和杂散绝对值越小，辐射干扰越容易通过认证。

Freqchip Confidential

5.2 静电放电（ESD）

ESD 测试是产品上市前必须通过的一项关键可靠性测试，分为接触放电和空气放电两种方式。参考标准：IEC 61000-4-2（国际标准）。

静电放电等级	接触放电测试电压	空气放电测试电压
Level 1	±2 kV	±2 kV
Level 2	±4 kV	±4 kV
Level 3	±6 kV	±8 kV
Level 4	±8 kV	±15 kV

5.2.1 防护原则（三道防线）

核心防护的三道防线可概括为：防止、重定向、钳制。目的是不让静电进入产品内部，或最大限度地减弱其进入能量，并对已进入的静电尽早释放。

✧ 防止：尽量不让静电进入产品内部（壳体隔离、缝隙密封）。

✧ 重定向：将进入的静电引导至地平面，远离敏感电路。

✧ 钳制：对残余静电进行电压钳制，保护后级芯片。

5.2.2 常见静电引入位置与防护建议

通常采用屏蔽、良好接地、信号线串电阻、TVS 二极管等措施协同工作，提高产品的 ESD 防护等级。良好接地是所有设计的基本要求，其他措施在此基础上叠加。

5.2.2.1 天线端口

天线端口是蓝牙产品中暴露于外部的关键接口之一，也是 ESD 防护的重点位置。射频部分应选用超低电容 TVS（< 0.5pF）。

- 芯片端（RF 引脚）

✧ 要求：优先考虑紧贴芯片 RF 引脚放置（具体位置根据产品实际布局确定）。

✧ 说明：建议所有产品均预留（可根据认证测试结果决定是否贴装）。

- 天线端（馈点/接口）

✧ 要求：紧贴天线馈点或 IPEX/SMA 接口放置。

FreqChip Confidential

✧ 说明：当产品要求接触放电电压 ≥±8kV 时，除了芯片端增加 TVS 管，建议在天线端也增加一颗，双端防护提升整机 ESD 等级。

5.2.2.2 USB 连接器

想要 USB 连接器达到接触放电 ≥±8kV 的水平，不能单靠某颗元器件，需要系统性地从电路设计、PCB 布局和结构接地多方面进行防护。

- 电路设计

✧ 为每一个引脚配备 TVS 管。

✧ VBUS 路径上除了 TVS，建议再串联一颗磁珠。

✧ 将 DP、DM 线上的普通串联电阻（0 ~ 22Ω）替换为共模滤波器。

- PCB 布局

✧ TVS 管放置位置距离 USB 连接器引脚 ≤1.5mm，并确保 TVS 的接地过孔直接、短距离连接到地平面（密集添加接地过孔，可显著改善 TVS 钳位响应速度）。

✧ DP、DM 等长走线，需要包地；如需换层走线，务必在换层过孔旁边添加一对回流地过孔，换层次数 ≤2 次。

- 结构与接地

USB 连接器的金属外壳必须可靠接地，否则打在外壳上的静电无处泄放，会通过空间辐射耦合到附近的信号线上。

✧ 对于塑料外壳、无大地连接的产品

✓ USB 接口上 TVS 管的地应该直接、就近连接到主板的地平面（GND），无需划分出单独的“壳地（PGND）”。

✓ 对于金属外壳、与大地相连的产品

- 划分出 USB 连接器的“PGND”，与主板“GND”的间距 ≥2mm。
- PGND 与 GND 之间通过单点、0Ω 电阻、RC（1MΩ + 10nF ~ 100nF）电路或磁珠连接，实测确定最佳方案。
- USB 接口上的 TVS 管必须接 PGND。

✓ 如果已执行上述防护，依然无法通过 ±8kV 接触放电测试（如出现蓝牙断连、死机现象），意味着干扰已经通过 DP、DM 走线传导进来，此时需要调整 DP、DM 上的串联电阻或共模滤波器。

5.2.2.3 显示屏

- 信号线串电阻

✧ 要求：阻值 0Ω ~ 200Ω（调试确定），靠近连接器（显示屏接口）端。

✧ 说明：限流、衰减瞬态冲击。

Freqchip Confidential

- 预留保护管
  - ✧ 要求：每个信号线预留 TVS 管位置，靠近接口处。
  - ✧ 说明：高等级防护时使用。

- 排线屏蔽
  - ✧ 要求：FPC 排线增加导电布屏蔽并接地。
  - ✧ 说明：避免排线耦合静电。

5.2.2.4 产品缝隙

- 预留屏蔽罩
  - ✧ 要求：射频区域、敏感电路上方预留屏蔽罩焊盘。
  - ✧ 说明：物理阻挡静电。

- 多层板设计
  - ✧ 要求：顶层摆件、模拟射频走线 → 次顶层完整地平面 → 中间层布线 → 底层辅助走线（尽量覆地铜）。
  - ✧ 说明：提供完整地平面，包地隔离。

- 走线避开板边
  - ✧ 要求：高速、敏感走线远离 PCB 边缘（≥ 2mm）。
  - ✧ 说明：避免边缘耦合静电。

- 边缘露铜接地
  - ✧ 要求：PCB 边缘露地铜，指向外壳接地柱。
  - ✧ 说明：提供静电泄放路径。

5.2.2.5 电源与产测端口

电源口是常见的静电路径，产测端口在量产测试过程中频繁插拔，同样易引入静电风险。两者的 ESD 防护措施如下：

- 电源口
  - ✧ TVS 保护管：需紧贴 VCC 引脚放置，确保 ESD 能量在进入芯片前被快速钳位。
  - ✧ 去耦电容：采用 2.2uF + 100nF 并联，与 TVS 管协同工作，兼顾高频滤波与能量吸收。

- 产测端口
  - ✧ 预留 TVS 位置：靠近测试点预留 TVS 管焊盘，可根据量产需求和成本评估决定是否贴装。

串联电阻：靠近芯片端串联 22Ω ~ 100Ω 电阻，适用于低速信号，可进一步限制进入芯片的电流。

FreqChip Confidential

5.3 EMC 设计总结

5.3.1 PCB 叠层设计

建议选用多层板设计（至少采用两层板，不要尝试单层板），提供一个完整、低阻抗的地平面，为返回电流提供良好路径。

- 两层板层分配（成本敏感产品）

如必须使用两层板，需满足以下要求：

✧ 顶层：元件布局、走线（关键信号优先走顶层）。

✧ 底层：尽量完整地平面（尽量减少走线打断地平面）

✧ 其他要求：

✓ 关键信号走线：如射频、时钟、SPI、USB 的走线，底层必须提供回流地。

✓ 射频传输线：采用共面波导结构（顶层走线 + 两侧地铜 + 过孔）

✓ 地过孔密度：关键信号换层处增加地过孔（保证回流路径连续性）。

✓ 覆铜：空白区域尽量铺地并打过孔。

- 多层板层分配（推荐）

完整地平面可简化设计，射频、时钟、高速信号的回流路径最短，EMI 辐射最低，EMC 认证更易通过。

✧ 顶层：摆放元件、模拟射频走线。

✧ 次顶层：完整地平面（关键）。

✧ 中间层：电源平面/信号线。

✧ 底层：辅助走线，尽量铺地。

5.3.2 接地设计

- 地平面要求

✧ 提供完整、低阻抗的地平面。

✧ 关键区域（射频、屏蔽罩）密集放置 GND 过孔。

- 与大功率器件隔离

若系统中有电机、继电器、大功率 DC-DC 等高功率器件。

✧ 蓝牙 GND 与高功率 GND 物理分割

✓ 分区布线、覆铜，避免共地干扰。

✧ 单点连接

✓ 通过 0Ω 电阻或磁珠在电源入口处单点汇接。

目的：防止大电流地回流产生的地弹噪声耦合到蓝牙射频部分。

FreqChip Confidential

5.3.3 电源与去耦设计

- 电源引脚去耦
  - ✧ 每个电源引脚附近放置去耦电容
    - ✓ 小容值电容：如 100nF，紧贴芯片引脚。
    - ✓ 大容值电容：如 2.2uF、4.7uF、10uF，可稍远放置，在 100nF 外侧。
    - ✓ 走线宽度：芯片引脚外的走线宽度 ≥0.3mm。
  - ✧ 每颗电容负极至少放置 1 个 GND 过孔
    - ✓ 与芯片底部 EPAD 以覆地铜方式连接。
  - ✧ 缩短 Buck 电路走线、降低回路阻抗、BSW 引脚预留消噪电容。
  - ✧ 有条件时在电源输入端预留磁珠/LC 滤波电路。

5.3.4 晶体与时钟设计

- 晶体布局
  - ✧ 位置：尽量靠近芯片放置。
  - ✧ 走线：尽量短，避免过孔。
  - ✧ 屏蔽：用地平面包围，周围包地并密集放置 GND 过孔。
  - ✧ 相邻层：下方为完整地平面。
  - ✧ 远离干扰：远离板边和天线（间距 >2mm），远离高速时钟线。

5.3.5 射频前端设计

蓝牙芯片的射频信号会产生谐波（如 4.8GHz、7.2GHz），若不加以抑制，会导致 EMC 认证失败；天线端口是静电进入产品的常见路径，射频前端设计需兼顾 ESD 防护。

- 设计建议（详见“射频设计”章节）
  - ✧ 预留 π 型网络、低通滤波、SAW 滤波器。
  - ✧ 预留超低电容 TVS。
  - ✧ 射频传输线尽量短且阻抗受控。

5.3.6 高速信号与敏感走线

- 终端匹配电阻
  - ✧ 高速信号线（SPI_CLK、I2C_CLK、PCLK 等）预留匹配电阻，消除反射、平缓边沿。
    - ✓ 串联电阻：取值 22Ω ~ 100Ω，靠近驱动端。
    - ✓ 必要时：增加 pF 级对地电容（10pF ~ 33pF），用于滤除高频噪声。

FreqChip Confidential

- 敏感走线包地处理

以下敏感走线需包地处理，走线两侧覆地铜，并密集放置 GND 过孔。

✧ 时钟线：晶体走线、SPI_CLK

✧ 麦克风：PDM_CLK、PDM_DAT

✧ USB：USP_DP、USB_DM

5.3.7 接口与排线设计

- 对外接口防护

✧ 所有对外接口（IPEX/SMA、USB、烧录口等）均需预留 ESD 防护器件，以提高产品的抗静电能力。

✧ 布局要求：TVS 器件应紧贴接口连接器引脚放置，负极就近 GND 过孔，确保静电能量在进入 PCB 前被泄放。

- 排线辐射抑制

✧ 长排线（如 LCD 排线、按键板排线、传感器排线）是常见的辐射发射（RE）噪声源，需在源头处增加滤波措施。

✓ LCD 排线：串联电阻（22Ω ~ 100Ω）或磁珠，靠近芯片端（驱动端）放置。

✓ 按键板排线：串联电阻（100Ω ~ 1kΩ），低速信号可用较大电阻。

✓ 传感器排线：磁珠 + 对地电容（如 33pF ~ 100pF），用于抑制高频噪声耦合。

5.3.8 结构屏蔽设计

- 金属屏蔽罩

在蓝牙射频组件上方（处天线外）添加金属屏蔽罩，是非常有效的物理隔离方式。

✧ 接地：屏蔽罩与 PCB 地平面多点接触，焊盘周围密集放置 GND 过孔。

✧ 避免开孔：屏蔽罩上方避免开大孔或长缝。

✧ 安全间距：屏蔽罩与内部器件保持 ≥0.3mm 距离。

- 壳体与缝隙处理

✧ 外壳接缝：增大迷宫路径，避免直通缝隙。

✧ 金属外壳：外壳与主板地多点接地（螺钉、弹片）。

✧ 非金属外壳：内部喷涂导电漆并接地。

✧ LCD 边缘：使用导电泡棉，连接外壳与主板地。

FreqChip Confidential

6. GPIO 相关

6.1 GPIO 基本特性

- 基本特性
  - ✧ 工作模式：所有 GPIO 均支持输入与输出两种模式。
    - ✓ 输入模式：支持输入浮空、输入上拉和输入下拉。
    - ✓ 输出模式：仅支持推挽输出。
  - ✧ 中断功能：所有 GPIO 均可作为中断源使用。
  - ✧ 驱动电流：高低两档，均可独立配置，详见“IO 电气参数”章节。

- 专用功能 GPIO
  - ✧ PA0：UART 烧录口（RX）
  - ✧ PA1：UART 烧录口（TX）
  - ✧ PC6：J-Link（SWCLK）
  - ✧ PC7：J-Link（SWDIO）

- 芯片冷启动（上电或复位重启后）引脚初始状态
  - ✧ GPIO 引脚初始状态
    - ✓ PA1：输出高（默认 UART 烧录口 TX 引脚）。
    - ✓ 其他 GPIO：输入下拉（内部下拉电阻约 6.5kΩ）。
  - ✧ USB 引脚初始状态
    - ✓ USB_DP：输入上拉（内部上拉电阻 1.5K，用于主机识别全速设备）。
    - ✓ USB_DM：输入下拉（内部下拉电阻 15kΩ，满足 USB 2.0 全速设备规范）。
  - ✧ 特殊引脚初始状态
    - ✓ PP0：输出高（PMU 域控制）。
    - ✓ PP1：输出高（PMU 域控制）。

- GPIO 应用设计规范
  - ✧ 已用 GPIO：酌情关闭内部下拉电阻，以避免漏电或通信异常。
  - ✧ 未用 GPIO：可保持默认配置，无需额外处理。

- 打线复用引脚说明
  - ✧ 实现原理：芯片通过内部打线（Bonding）将芯片裸片（Die）上的两个不同功能的焊盘（Pad），在封装阶段物理上连接到了同一个引脚框架上。
  - ✧ FR2011B-U 的复用引脚
    - ✓ Pin14 PD6 & USB_DP，为 PD6 与 USB_DP 的共用引脚。

FreqChip Confidential

- ✓ Pin15 PD7 & USB_DM，为 PD7 与 USB_DM 的共用引脚。

✧ 复用引脚应用提示

- ✓ 方案中若用到此引脚，初始化阶段必须通过对应寄存器为复用引脚指定唯一功能，严禁在同一引脚上同时使能两个功能。
- ✓ 若 USB 功能未被使用，在系统进入睡眠模式前，应将 PD6、PD7 引脚配置为固定电平状态（高/低），避免浮空输入引发功耗异常。

● 支持 SAR ADC 功能的 GPIO 应用注意事项

✧ 支持 SAR ADC 功能的 PC0、PC1、PD0 ~ PD7、以及 PE0（ADC_REFH）引脚，这些引脚内部存在寄生导通路径，若在芯片 VCC 未上电时对其施加外部高电平，电压将“倒灌”至 VCC，可能导致芯片工作异常。

✧ 上述引脚用作普通 GPIO 连接外设时，需遵循以下要求：

- ✓ 确保 VCC 先于或同时于这些 GPIO 信号上电。
- ✓ 若无法控制外设 GPIO 的上电时序，建议串接 100Ω ~ 1kΩ 电阻，以抑制倒灌电流。

FreqChip Confidential

6.2 功能复用表（Core）

Pin Name	4'h0	4'h1	4'h2	4'h3	4'h4	4'h5	4'h6	4'h7	4'h8	4'h9	4'ha	4'hb	4'hc	4'hd	Analog Func
PA0	GPIO_A0	I2C0_CLK	SPIM0_SCLK	SPIS_SCLK	UART0_RXD	USB_DP	PWM0	PDM_CLK	-	SIRIN	-	UART2_RXD	8080_D0/RGB_D8	8080_CSX/RGB_PCLK	-
PA1	GPIO_A1	I2C0_DAT	SPIM0_CSN	SPIS_CSN	UART0_TXD	USB_DM	PWM1	PDM_DAT	-	SIROUT	-	UART2_TXD	8080_D1/RGB_D9	8080_DCX/RGB_DEN	-
PA2	GPIO_A2	I2C1_CLK	SPIM0_IO0	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM2	PDM_CLK	-	RS485_EN	-	-	8080_D2/RGB_D10	8080_WRX/RGB_VSYNC	-
PA3	GPIO_A3	I2C1_DAT	SPIM0_IO1	SPIS_MISO	UART0_CTS	UART1_TXD	PWM3	PDM_DAT	-	-	-	-	8080_D3/RGB_D11	8080_RDX/RGB_HSYNC	-
PA4	GPIO_A4	I2C0_CLK	SPIM0_IO2	SPIS_SCLK	UART0_RXD	USB_DP	PWM4	PDM_CLK	CLK_OUT	-	-	UART2_RXD	8080_D4/RGB_D12	8080_TE	-
PA5	GPIO_A5	I2C0_DAT	SPIM0_IO3	SPIS_CSN	UART0_TXD	USB_DM	PWM5	PDM_DAT	RFFE_TXEN	SIRIN	-	UART2_TXD	8080_D5/RGB_D13	8080_TE	-
PA6	GPIO_A6	I2C1_CLK	SPIM0_SCLK	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM6	PDM_CLK	RFFE_RXEN	SIROUT	-	-	8080_D6/RGB_D14	8080_CSX/RGB_PCLK	-
PA7	GPIO_A7	I2C1_DAT	SPIM0_CSN	SPIS_MISO	UART0_CTS	UART1_TXD	PWM7	PDM_DAT	CLK_OUT	RS485_EN	-	-	8080_D7/RGB_D15	8080_DCX/RGB_DEN	-
PB0	GPIO_B0	I2C0_CLK	SPIM0_SCLK	SPIS_SCLK	UART0_RXD	USB_DP	PWM0	PDM_CLK	-	SIRIN	-	UART2_RXD	-	8080_D0/RGB_D0	-
PB1	GPIO_B1	I2C0_DAT	SPIM0_CSN	SPIS_CSN	UART0_TXD	USB_DM	PWM1	PDM_DAT	-	SIROUT	-	UART2_TXD	-	8080_D1/RGB_D1	-
PB2	GPIO_B2	I2C1_CLK	SPIM0_IO0	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM2	PDM_CLK	-	RS485_EN	-	-	-	8080_D2/RGB_D2	-
PB3	GPIO_B3	I2C1_DAT	SPIM0_IO1	SPIS_MISO	UART0_CTS	UART1_TXD	PWM3	PDM_DAT	-	8080_CSX/RGB_PCLK	-	-	-	8080_D3/RGB_D3	-
PB4	GPIO_B4	I2C0_CLK	SPIM0_IO2	SPIS_SCLK	UART0_RXD	USB_DP	PWM4	PDM_CLK	CLK_OUT	8080_DCX/RGB_DEN	-	UART2_RXD	-	8080_D4/RGB_D4	-
PB5	GPIO_B5	I2C0_DAT	SPIM0_IO3	SPIS_CSN	UART0_TXD	USB_DM	PWM5	PDM_DAT	RFFE_TXEN	SIRIN	-	UART2_TXD	-	8080_D5/RGB_D5	-
PB6	GPIO_B6	I2C1_CLK	SPIM0_SCLK	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM6	PDM_CLK	RFFE_RXEN	SIROUT	-	-	-	8080_D6/RGB_D6	-
PB7	GPIO_B7	I2C1_DAT	SPIM0_CSN	SPIS_MISO	UART0_CTS	UART1_TXD	PWM7	PDM_DAT	CLK_OUT	RS485_EN	-	-	-	8080_D7/RGB_D7	-
PC0	GPIO_C0	I2C0_CLK	SPIM1_SCLK	SPIS_SCLK	UART0_RXD	8080_CSX/RGB_PCLK	PWM0	PDM_CLK	-	SIRIN	-	-	QSPI0_IO3	8080_D8/RGB_D8	SARADC9
PC1	GPIO_C1	I2C0_DAT	SPIM1_CSN	SPIS_CSN	UART0_TXD	8080_DCX/RGB_DEN	PWM1	PDM_DAT	-	SIROUT	-	-	QSPI0_SCLK	8080_D9/RGB_D9	SARADC8
PC2	GPIO_C2	I2C1_CLK	SPIM1_IO0	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM2	PDM_CLK	-	RS485_EN	-	-	QSPI0_CSN	8080_D10/RGB_D10	-
PC3	GPIO_C3	I2C1_DAT	SPIM1_IO1	SPIS_MISO	UART0_CTS	UART1_TXD	PWM3	PDM_DAT	-	8080_TE	-	-	QSPI0_IO1	8080_D11/RGB_D11	-
PC4	GPIO_C4	I2C0_CLK	SPIM1_IO2	SPIS_SCLK	UART0_RXD	8080_WRX/RGB_VSYNC	PWM4	PDM_CLK	RFFE_RXEN	8080_TE	-	-	QSPI0_IO2	8080_D12/RGB_D12	-
PC5	GPIO_C5	I2C0_DAT	SPIM1_IO3	SPIS_CSN	UART0_TXD	8080_RDX/RGB_HSYNC	PWM5	PDM_DAT		SIRIN	-	-	QSPI0_IO0	8080_D13/RGB_D13	-
PC6	GPIO_C6	I2C1_CLK	SPIM1_SCLK	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM6	PDM_CLK	SWCLK	SIROUT	-	-	-	8080_D14/RGB_D14	-
PC7	GPIO_C7	I2C1_DAT	SPIM1_CSN	SPIS_MISO	UART0_CTS	UART1_TXD	PWM7	PDM_DAT	SWDIO	RS485_EN	-	-	-	8080_D15/RGB_D15	-
PD0	GPIO_D0	I2C0_CLK	SPIM1_SCLK	SPIS_SCLK	UART0_RXD	-	PWM0	PDM_CLK	-	SIRIN	-	UART2_RXD	8080_D0/RGB_D8	8080_WRX/RGB_VSYNC	SARADC7
PD1	GPIO_D1	I2C0_DAT	SPIM1_CSN	SPIS_CSN	UART0_TXD	-	PWM1	PDM_DAT	-	SIROUT	-	UART2_TXD	8080_D1/RGB_D9	8080_RDX/RGB_HSYNC	SARADC6
PD2	GPIO_D2	I2C1_CLK	SPIM1_IO0	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM2	PDM_CLK	-	RS485_EN	-	-	8080_D2/RGB_D10	8080_TE	SARADC5
PD3	GPIO_D3	I2C1_DAT	SPIM1_IO1	SPIS_MISO	UART0_CTS	UART1_TXD	PWM3	PDM_DAT	-	-	-	-	8080_D3/RGB_D11	8080_TE	SARADC4

Pin Name	4'h0	4'h1	4'h2	4'h3	4'h4	4'h5	4'h6	4'h7	4'h8	4'h9	4'ha	4'hb	4'hc	4'hd	Analog Func
PD4	GPIO_D4	I2C0_CLK	SPIM1_IO2	SPIS_SCLK	UART0_RXD	-	PWM4	PDM_CLK	-	-	-	UART2_RXD	8080_D4/RGB_D12	8080_CSX/RGB_PCLK	SARADC3
PD5	GPIO_D5	I2C0_DAT	SPIM1_IO3	SPIS_CSN	UART0_TXD	-	PWM5	PDM_DAT	-	SIRIN	-	UART2_TXD	8080_D5/RGB_D13	8080_DCX/RGB_DEN	SARADC2
PD6	GPIO_D6	I2C1_CLK	SPIM1_SCLK	SPIS_MOSI	UART0_RTS	UART1_RXD	PWM6	PDM_CLK	-	SIROUT	-	-	8080_D6/RGB_D14	8080_WRX/RGB_VSYNC	SARADC1
PD7	GPIO_D7	I2C1_DAT	SPIM1_CSN	SPIS_MISO	UART0_CTS	UART1_TXD	PWM7	PDM_DAT	-	RS485_EN	-	-	8080_D7/RGB_D15	8080_RDX/RGB_HSYNC	SARADC0
PE0	GPIO_E0	I2C0_CLK	SPIM1_IO0	SPIS_SCLK	UART0_RXD	UART1_RXD	PWM0	PDM_CLK	-	SIRIN	USB_DP	-	-	8080_TE	-
PE1	GPIO_E1	I2C0_DAT	SPIM1_IO1	SPIS_CSN	UART0_TXD	UART1_TXD	PWM1	PDM_DAT	-	SIROUT	USB_DM	-	-	8080_TE	-

FreqChip Confidential

6.3 功能复用表（PMU）

Pin Name	2'b00	2'b01	2'b10	2'b11
PA0	PMU_GPIO_A0	PMU_PWM0	KEYSCAN_COL0	-
PA1	PMU_GPIO_A1	PMU_PWM1	KEYSCAN_COL1	-
PA2	PMU_GPIO_A2	PMU_PWM2	KEYSCAN_COL2	-
PA3	PMU_GPIO_A3	PMU_PWM3	KEYSCAN_COL3	-
PA4	PMU_GPIO_A4	PMU_PWM0	KEYSCAN_COL4	-
PA5	PMU_GPIO_A5	PMU_PWM1	KEYSCAN_COL5	-
PA6	PMU_GPIO_A6	PMU_PWM2	KEYSCAN_COL6	-
PA7	PMU_GPIO_A7	PMU_PWM3	KEYSCAN_COL7	-
PB0	PMU_GPIO_B0	PMU_PWM0	KEYSCAN_COL8	-
PB1	PMU_GPIO_B1	PMU_PWM1	KEYSCAN_COL9	-
PB2	PMU_GPIO_B2	PMU_PWM2	KEYSCAN_COL10	-
PB3	PMU_GPIO_B3	PMU_PWM3	KEYSCAN_COL11	-
PB4	PMU_GPIO_B4	PMU_PWM0	KEYSCAN_COL12	-
PB5	PMU_GPIO_B5	PMU_PWM1	KEYSCAN_COL13	-
PB6	PMU_GPIO_B6	PMU_PWM2	KEYSCAN_COL14	-
PB7	PMU_GPIO_B7	PMU_PWM3	KEYSCAN_COL15	-
PC0	PMU_GPIO_C0	PMU_PWM0	KEYSCAN_COL16	-
PC1	PMU_GPIO_C1	PMU_PWM1	KEYSCAN_COL17	-
PC2	PMU_GPIO_C2	PMU_PWM2	KEYSCAN_COL18	-
PC3	PMU_GPIO_C3	PMU_PWM3	KEYSCAN_COL19	-
PC4	PMU_GPIO_C4	PMU_PWM0	KEYSCAN_COL0	-
PC5	PMU_GPIO_C5	PMU_PWM1	KEYSCAN_COL1	-
PC6	PMU_GPIO_C6	PMU_PWM2	KEYSCAN_COL2	-
PC7	PMU_GPIO_C7	PMU_PWM3	KEYSCAN_COL3	-
PD0	PMU_GPIO_D0	PMU_PWM0	KEYSCAN_COL4	-
PD1	PMU_GPIO_D1	PMU_PWM1	KEYSCAN_COL5	-
PD2	PMU_GPIO_D2	PMU_PWM2	KEYSCAN_COL6	-

Confidential

Pin Name	2'b00	2'b01	2'b10	2'b11
PD3	PMU_GPIO_D3	PMU_PWM3	KEYSCAN_COL7	-
PD4	PMU_GPIO_D4	PMU_PWM0	KEYSCAN_COL8	-
PD5	PMU_GPIO_D5	PMU_PWM1	KEYSCAN_COL9	-
PD6	PMU_GPIO_D6	PMU_PWM2	KEYSCAN_COL10	-
PD7	PMU_GPIO_D7	PMU_PWM3	KEYSCAN_COL11	-
PE0	PMU_GPIO_E0	PMU_PWM0	KEYSCAN_COL12	-
PE1	PMU_GPIO_E1	PMU_PWM1	KEYSCAN_COL13	-
PP0	PMU_GPIO_P0	-	-	-
PP1	PMU_GPIO_P1	-	-	-

FreqChip Confidential

7. 电性参数

7.1 极限参数

注意：芯片长期处于极限参数条件下，会显著加速其内部物理退化，导致可靠性下降，表现为寿命缩短、性能漂移、甚至早期失效。

项目		最小值	最大值	单位
供电电压	VCC	-0.3	3.9	V
	EPAD (GND)	-	0	V
GPIO 引脚耐压		-0.3	VDDIO + 0.3	V
RF 引脚最大输入功率		-	10	dBm
Flash	寿命	100,000	-	E/W cycles
	数据保持 @ 25℃	20	-	Year
存储温度		-40	125	℃
湿敏等级 (MSL)		-	3	-
ESD	HBM	±2000	-	V
	CDM	±500	-	V

7.2 建议工作条件

型号	供电电压（V）			工作温度（℃）		
	最小值	典型值	最大值	最小值	典型值	最大值
FR2011B-U	2.0	3.3	3.6	-40	25	105
FR2012A-U	2.0	3.3	3.6	-40	25	105
FR2018A-U	2.0	3.3	3.6	-40	25	105

Chip Confidential

7.3 IO 电气参数

以下项目数据均基于环境温度 25℃条件下测得

项目			最小值	典型值	最大值	单位
I/O 电压（VDDIO）			1.8	3.3	3.6	V
输入高电平逻辑特性（V_{IH}）			0.7 * VDDIO	-	VDDIO + 0.3	V
输入低电平逻辑特性（V_{IL}）			-0.3	-	0.3 * VDDIO	V
输出高电平逻辑特性（V_{OH}）			VDDIO	-	-	V
输出低电平逻辑特性（V_{OL}）			-	-	0.3	V
VDDIO = 3.3V	输出高驱动电流（I_{OH}）		1.6	-	6.3	mA
	输出低驱动电流（I_{OL}）		1.6	-	6.4	mA
VDDIO = 1.8V	输出高驱动电流（I_{OH}）		0.5	-	2.1	mA
	输出低驱动电流（I_{OL}）		0.6	-	2.4	mA
VDDIO = 3.3V	PA0 ~ PA7 PB0 ~ PB7 PC0 ~ PC5 PD2 ~ PD7 PE0, PE1 PP0, PP1	上拉电阻	-	8	-	kΩ
		下拉电阻	-	6.5	-	kΩ
	PC6, PC7, PD0, PD1	上拉电阻	-	3	-	kΩ
		下拉电阻	-	6.5	-	kΩ
	USB_DP, USB_DM	上拉电阻	-	1.5	-	kΩ
		下拉电阻	-	15	-	kΩ
VDDIO = 1.8V	PA0 ~ PA7 PB0 ~ PB7 PC0 ~ PC5 PD2 ~ PD7 PE0, PE1 PP0, PP1	上拉电阻	-	13.5	-	kΩ
		下拉电阻	-	10	-	kΩ
	PC6, PC7, PD0, PD1	上拉电阻	-	5	-	kΩ
		下拉电阻	-	10	-	kΩ
	USB_DP, USB_DM	上拉电阻	-	1.5	-	kΩ
		下拉电阻	-	15	-	kΩ

Confidential

8. 热设计

8.1 芯片结温

8.1.1 结温说明

结温是芯片内部半导体结的温度，是决定芯片可靠性和寿命的关键参数。系统设计时必须严格控制芯片结温，确保其在长期工作结温的范围内。

项目	温度	定义	设计原则	超出后果
极限结温（Tj_max）	125℃	芯片不发生物理损坏的最高结温	任何条件下芯片的结温都不能大于该数值	芯片永久性损坏
长期工作结温（Tj_op）	105℃	保证芯片长期可靠运行的最高结温	正常工作条件下，芯片的结温应该小于该数值，建议系统设计时再留 5℃裕量。	芯片寿命缩短、性能漂移、失效率增加。

8.1.2 结温计算

芯片的结温（Tj，Junction Temperature）并不等于环温（Ta，Ambient Temperature），两者之间存在温差，这个温差由芯片的功耗和散热路径的热阻决定。对于低功耗蓝牙芯片而言，Tj 略高于 Ta。

- 通过功耗估算结温

✧ 公式：Tj = Ta + (θja × P)

- ✓ Tj：结温（芯片内部核心温度）
- ✓ Ta：环境温度（芯片周围空气温度）
- ✓ θja：结到环境的热阻（取决于封装、PCB、散热）
- ✓ P：芯片功耗（主要是射频发射功耗）

✧ 举例

- ✓ 估算条件：芯片工作于高温环境（Ta = 85℃），封装热阻 θja ≈ 40℃/W（QFN 封装，四层板），供电电压 U = 3.3V，工作电流 I ≈ 0.04A（System LDO 模式，最大功率连续发射）
- ✓ 估算结温：Tj = 85 + 40 × 3.3 × 0.04 = 90.28℃

freqchip Confidential

8.2 热设计建议

当芯片需要工作在高温环境、与大功率器件共存、或应用于工业/车载类产品，系统设计时应关注芯片结温。若处理不当，结温飙升至长期工作结温之上，会导致连接不稳、死机、寿命缩短等异常现象。

以下是蓝牙芯片与大功率器件在高温环境共存场景的系统级热设计建议：

- PCB 布局隔离（核心）

热设计的首要原则是“把热源分开”。物理隔离是成本最低、效果最好的手段。

✧ 物理间距：将大功率器件（如功放、LDO、DC-DC）与蓝牙芯片尽可能拉开距离。理想间距应 >10mm。

✧ 分区布局：将蓝牙部分作为一个独立的“冷区”，与大功率器件区域用物理空间隔开，可以考虑在 PCB 上开隔热槽。

✧ 热风道隔离：在结构上规划气流通道，让冷风先流过蓝牙芯片，再流向大功率器件（避免将蓝牙芯片放置在大功率器件的下风处）。

- PCB 热传导设计（重要）

通过优化 PCB 设计，让大功率器件的热量不经过蓝牙芯片区域，而是被引导到专用的散热路径上。

✧ 接地层分割：将蓝牙芯片的地平面与大功率器件的地平面物理分割开。两者在电源输入端口进行单点连接，防止大功率器件的热直接通过大面积的铜皮传导给蓝牙芯片。

✧ 铜皮引流：大功率器件下方的散热铜皮应向 PCB 边缘（无器件处）延伸，而不能朝向蓝牙芯片区域延伸。

✧ 热过孔阵列：

✓ 在大功率器件下方密集打过孔，将热量快速引导到 PCB 底层和内层的专用散热铜皮上。

✓ 在蓝牙芯片 EPAD 下方也必须均匀分布多个过孔，连接到蓝牙专用地平面区域。

- 结构设计

利用结构件阻断热辐射和对流传热。

✧ 内部屏蔽/隔热罩

✓ 在蓝牙芯片与大功率器件之间，增加一个金属屏蔽罩或隔热片。这不仅能屏蔽电磁干扰（EMI），更能有效阻隔热辐射。

✓ **注意：**屏蔽罩必须接地，且不能同时覆盖两个热源，否则罩子本身会变成一个均热板，把热量均匀传导给两者。

✧ 导热路径分离

✓ 大功率器件通过导热垫将热量传导到产品的外壳（如金属底壳）上。

✓ 蓝牙芯片则应避免直接接触到与高功率器件共用的导热结构件。

freqchip confidential

9. 存储与焊接

9.1 存储条件

MSL3（湿敏等级 3 级）是 QFN 封装最常见的湿度敏感等级。确保正确的存储、烘烤和回流焊接工艺，是避免焊接异常、芯片开裂、分层失效的关键。模组产品需要经历两次回流焊，受潮风险更高，必须严格执行 MSL3 管控。

存储项目	标准要求	说明
包装状态	密封在原厂铝箔真空防潮袋（MBB）内	MBB 内含干燥剂及湿度指示卡（HIC），保质期 ≥ 12 个月。
存储环境（未拆封）	温度 ＜40°C，湿度 ＜90% RH	当湿度卡指示干燥，说明包装内部湿度可控，芯片安全，可直接上线 SMT；如果指示潮湿，表示湿气已渗入，芯片已受潮，回流焊前必须烘烤。
拆封后车间寿命（Floor Life）	≤ 30°C/≤ 60% RH 环境下 168 小时（7 天）	拆封后必须在 168 小时（7 天）内完成回流焊接，超期必须烘烤。
剩余芯片干燥存储	对于 SMT 贴片后剩余的芯片，应抽真空密封，或放入 ≤10% RH 的防潮柜中存储。	防潮柜（≤10% RH）：可暂停车间寿命计时； 防潮柜（≤ 5% RH）：等同于无限保质期。 防潮柜只防潮，不防氧化。存放超过 3 个月的芯片，无论湿度卡指示如何，贴片前进行烘烤是确保高焊接良率的稳妥做法。

9.2 烘烤条件

若芯片拆封已超过车间寿命（168 小时）或湿度指示卡显示受潮，必须进行烘烤才能使用。烘烤后车间寿命时间从 0 开始计算。

注意：烘烤次数不宜过多，长时间高温烘烤会加速引脚氧化及内部金属间化合物生长。高温（90 ~ 125°C）烘烤累计时间必须 ≤ 96 小时。

- 参考烘烤条件（参考标准：IPC/JEDEC J-STD-033D）


超期情况	125℃（+10/-0℃）	90℃（+8/-0℃）≤ 5% RH	40℃（+5/-0℃）≤ 5% RH
超过车间寿命 ≤ 72 小时	6 小时	20 小时	7 天
超过车间寿命 ＞72 小时	8 小时	25 小时	8 天

FreqChip Confidential

9.3 回流焊

回流焊工艺通过受控方式加热组件，使焊料熔化并形成焊点。芯片在回流焊过程中所能承受的最高封装体温度为 260°C（TC，Classification Temperature），允许最多三次回流焊。参考标准：IPC/JEDEC J-STD-020F。

阶段	温度/参数区间	推荐值	说明
预热区	25°℃ → TL (217°℃)	建议 1 ~ 3℃/秒	预热升温，通常 1 ~ 3℃/秒
恒温区	温度范围（TSmin ~ TSmax）	150 ~ 200℃	助焊剂活化，板级热均衡
	持续时间（ts）	60 ~ 120 秒	
回流升温区	升温速率（TL → TP）	≤ 3℃/秒	J-STD-020F 定义区间
回流区	TL 以上时间（TAL - tL）	60 ~ 150 秒	焊料熔化，形成焊点
峰值区	实际峰值温度（TP）	≤ 260°C（TC）	封装体回流焊所能承受的最高温度
	峰值温度减 5℃范围内停留时间（tp）	20 ~ 30 秒	确保焊料充分润湿
冷却降温区	降温速率（TP → TL）	≤ 6℃/秒	J-STD-020F 定义区间
总时长	25℃ → 峰值温度（TP）	≤ 8 分钟	避免元件受到过度的热冲击



9.4 封装焊盘

9.4.1 设计建议

- 周边引脚焊盘
  - ✧ 焊盘宽度
    - ✓ Pitch 0.4mm：焊盘宽度 0.2mm。
  - ✧ 焊盘长度
    - ✓ 向外延伸：0.2mm ~ 0.4mm
    - ✓ 向内延伸：0 ~ 0.05mm。
  - ✧ 周边焊盘与 EPAD 焊盘间隙
    - ✓ 引脚焊盘与中心 EPAD 的间距需 ≥ 0.25mm。

- 中间 EPAD 焊盘
  - ✧ 焊盘尺寸
    - ✓ PCB 焊盘应与芯片 EPAD 尺寸一致或略小（例如小 0.2mm），避免焊锡挤压至周边引脚导致短路。
  - ✧ 接地/散热过孔
    - ✓ 过孔尺寸：建议孔径 0.2mm ~ 0.3mm，外径 0.4mm ~ 0.5mm。
    - ✓ 工艺：建议采用油墨塞孔或树脂塞孔，防止焊锡流走造成虚焊。

- 中间 EPAD 钢网开孔
  - ✧ 严禁整块开孔，使用一大块焊膏，建议分割为网格状（Grid/Dot Pattern）。
    - ✓ 常规产品：锡膏覆盖率约 60% ~ 80%。
    - ✓ 模组产品：锡膏覆盖率降至 50% ~ 60%，同时配合树脂塞孔工艺，防止二次回流焊后出现 QFN 芯片浮高、焊点偏移、空洞扩大、焊锡流失等问题。

- QFN 封装底部区域布局布线规范
  - ✧ 芯片正下方（非 EPAD 区域）表层走线，应满足以下全部条件：
    - ✓ 走线与 QFN 焊盘（周边引脚及 EPAD）边缘间距 ≥ 0.2mm。
    - ✓ 阻焊层（绿油）厚度 ≥ 15um。
    - ✓ 走线表面无划伤、针孔或露铜等异常。
  - ✧ 芯片 EPAD 区域的正下方
    - ✓ **绝对禁止项**
      - 禁止 EPAD 正下方表层走线。
      - 禁止 EPAD 正下方放置非 GND 过孔。
    - ✓ 违规风险
      - 阻焊层热损伤（物理短路）

FreqChip Confidential

- 走线/过孔表面仅由一层薄绿油保护。回流焊高温（峰值约 240 ~ 260℃）下，阻焊层可能受热开裂或软化，导致下方铜箔直接暴露。芯片贴装时，EPAD 与暴露铜箔接触，造成非 GND 网络与 GND 短路。
- 此类失效潜伏期长，通常出现在大批量生产阶段或用户使用一段时间后。

- 寄生电容耦合（电气干扰）


  即使阻焊层未破损，EPAD 与下方表层走线之间会形成寄生平板电容，可能导致：
  - EPAD 上的高频开关噪声耦合至下方信号线，引起功能异常。
  - 下方信号线跳变干扰 EPAD 电位，引发地弹噪声或 EMI 超标。

9.4.2 参考焊盘

本章节的 PCB 参考焊盘布局示例，旨在为封装设计提供起始参考。实际设计时，除参考芯片封装尺寸外，还需结合 PCB 及 SMT 厂家的工艺能力综合评估。


下面以 QFN32 4 × 4、QFN48 6 × 6 封装为例给出参考布局，已兼顾可制造性（DFM）、焊接可靠性与电气性能。其他封装请参考前文“封装尺寸图”。

- QFN32 4 × 4 封装



Confidential

- QFN48 6 × 6 封装



FreqChip Confidential

10. 设计检查清单

设计检查清单涵盖原理图设计、PCB 布局、生产准备、软件配置及射频调试与验证五个方面，可直接用于设计评审。清单中的检查项目为必检项，实际评审时可根据产品特性增加补充项。

10.1 原理图设计检查清单

原理图设计完成阶段，逐项检查以下内容，确保无遗漏。

类别	检查项目	结果
烧录与调试	UART 烧录口 PA0/PA1 已引出测试点	
	J-Link 调试口 PC6（SWCLK）/ PC7（SWDIO）已引出	
	RSTN 测试点已预留（便于烧录复位控制）	
电源	VCC 供电电压为 3.3V，输出能力 ≥ 150mA	
	VCC 引脚已放置 2.2uF + 100nF 并联去耦电容	
	Buck 模式：L = 10uH（≥ 50mA/≥ 2MHz/≤ 1.2Ω/绕线电感），C_out = 10uF	
	System LDO 模式：L = NC，BSW 悬空，C_out = 2.2uF	
	BSW 引脚已预留 33pF 消噪电容（NP0/C0G 材质）	
	VDDIO 引脚已放置 2.2uF 电容	
	IOLDO 可调输出模式：已串联 1Ω 电阻；Bypass 模式：省去 1Ω 电阻	
	RSTN 引脚已外接 470nF 电容到地	
	EPAD 已通过至少 9 个 GND 过孔连接到地平面	
	蓝牙电源与其他模块电源分开滤波	
	DC-DC 电源输入/输出预留 LC 滤波（共模电感 + 电容）	
	所有 GPIO 外接上拉电阻的电源端是否均连接至 VDDIO，而非 VCC	
晶体	24MHz 晶体已连接至 XI/XO 引脚	
	外部负载电容预留但建议空贴（通过频偏调试确定内部电容配置值）	
	32.768kHz 晶体已按需添加（仅 FR2018A-U）	
射频	已预留一颗超低电容 TVS（< 0.5pF）	
	接触放电 ≥ ±8kV 时，天线端口、芯片端 TVS 都已预留	
	已预留 π 型匹配网络（芯片端 + 天线端）	

Freqchip Confidential

类别	检查项目	结果
	高指标产品已评估 SAW 滤波器	
接口与防护	USB：GPIO 复用成 USB 功能，DP 已接 1.5kΩ 上拉电阻到 VDDIO（3.3V）	
	USB：DP/DM 已预留低电容 TVS（< 3pF）	
	USB：VBUS 已预留 TVS	
	所有对外接口（UART、烧录口、按键等）已预留 TVS	
	显示屏信号线已预留串联电阻（0 ~ 200Ω）	
	长排线预留磁珠或共模电感位置	
	蓝牙区域已预留屏蔽罩	

FreqChip Confidential

10.2 PCB 布局检查清单

PCB 布局完成阶段，逐项检查以下内容。

类别	检查项目	结果
层叠与分区	至少采用双层板，推荐四层板（不要使用单层板）	
	四层板：L2（M1）为完整地平面；双层板：底层尽量完整地	
	蓝牙 GND 与大功率 GND 已物理分割，单点连接	
电源布局	输入电容（2.2μF + 100nF）紧贴 VCC 引脚，100nF 更近	
	33pF 消噪电容紧贴 BSW 引脚，GND 直连地平面	
	Buck 输出电容（10uF）紧贴 BFB 引脚，负极 ≥2 个 GND 过孔	
	BSW → 33pF → 电感 → 10uF → BFB 走线顺序正确	
	电感 ↔ 10uF 走线已尽可能加宽	
	EPAD 过孔：孔径 0.2 ~ 0.3mm，外径 0.4 ~ 0.5mm，建议树脂塞孔	
	与大功率器件的地平面物理分割，单点连接	
晶体布局	晶体尽量靠近芯片 XI/XO 引脚，走线短、无过孔	
	晶体下方有完整地平面，周围包地并密集 GND 过孔	
	晶体远离天线、DC-DC 电感、板边	
射频布局	匹配/滤波网络紧靠芯片 RF 引脚摆放，预留的阻抗调谐物料靠近天线馈点放置	
	射频走线 50Ω 阻抗控制（微带线或 CPW）	
	天线净空区域无铜皮、无走线、无元件	
	射频走线尽量短，无锐角（135°或圆弧）	
	射频走线周围包地并密集 GND 过孔	
高速信号	USB DP、DM 走线等长、平行，长度 ≤100mm	
	DP、DM 下方有完整地平面	
	RGB PCLK 比数据线短 20 ~ 50mil，差值 <150mil	
	PCLK 已在靠近源端预留 22 ~ 100Ω 串联电阻	
	高速信号换层处已添加回流地过孔	
	高速时钟线已包地并密集 GND 过孔	
	排线接口靠近源端预留串联电阻或磁珠	
ESD 防护	所有接口 TVS 紧贴连接器引脚（≤5mm，理想 ≤1.5mm）	

FreqChip Confidential

类别	检查项目	结果
	TVS 负极就近 GND 过孔，数量 ≥2 个	
	USB 座金属壳已可靠接地	
	PGND（壳地）与 GND 已正确单点连接（0Ω/RC/磁珠）	
	PCB 边缘已布置接地过孔，敏感走线远离板边	
	屏蔽罩焊盘周围密集 GND 过孔（间距 <3mm）	

FreqChip Confidential

10.3 生产前评审清单

试产前，确保可制造性和测试准备就绪。

类别	检查项目	结果
可制造性	所有测试点已预留（关键测试点：VCC、GND、烧录、调试、射频）	
	测试点已标注丝印	
	BOM 中已标注 NC 元件（外部电容、备选 TVS 等）	
	钢网设计：EPAD 网格状开孔，覆盖率 50~70%	
	钢网厚度：0.10 ~ 0.12mm	
存储与物料	MSL3 芯片存储条件已明确（≤ 30℃/≤ 60%RH）	
	拆封后车间寿命 168 小时，超期烘烤方案已制定	
	关键元件（晶体、电感、TVS）已确认选型和替代料	
测试准备	烧录工装已准备（UART 烧录 + RSTN 控制）	
	产测方案已制定（射频性能、频偏、功耗测试等）	
	EMC 摸底测试已安排	
文档与定版	原理图、PCB 版本已锁定	
	设计评审会议已召开	
	所有检查项已确认闭环	

FreqChip Confidential

10.4 软件配置检查清单

以下软件配置项需要在样机调试阶段完成验证，建议在固件 Release 前逐项确认。

类别	检查项目	结果
GPIO 配置	使用的 GPIO 已根据外设需求配置为输入/输出模式，关闭内部下拉（必要时）	
	未使用的 GPIO 已保持默认输入下拉	
	通信接口（UART、I2C、SPI）已正确配置内部上拉/下拉	
	模拟输入（SAR ADC）对应 GPIO 已配置为输入浮空	
	输出驱动电流已根据负载选择高档或低档	
	中断引脚已根据外设需求配置高电平/低电平/上升沿/下降沿触发	
ADC 配置	使用 SAR ADC 的 GPIO 已配置为普通 GPIO 模式，配置为输入浮空	
	使用的通道已使能	
	ADC 参考电压已正确选择	
晶体配置	24MHz 晶体负载电容寄存器已通过频偏测试确定最终值	
	频偏测试已覆盖产品工作温度范围（工业/医疗/车载产品）	
	32.768kHz 晶体负载电容已根据实测进行配置	
	低功耗模式下已正确切换时钟源（RC/32.768kHz 晶体）	
电源模式	Buck 模式，需与硬件（L = 10uH，C_out = 10uF）匹配	
	IOLDO 输出电压已按 GPIO 和 RFPA 需求配置	
	IOLDO Bypass 模式：已确认 VDDIO = VCC，硬件省去 1Ω 电阻	
	休眠状态下，未使用外设已关闭电源或时钟，GPIO 状态合理，避免漏电	
USB 配置	USB 枚举流程已验证（插入、识别、数据传输）	
	低功耗模式下 USB 已正确挂起或唤醒	
射频与通信	蓝牙发射功率已根据通信距离需求配置（如 +10dBm/0dBm）	
	广播间隔、连接间隔已优化（功耗与响应速度平衡）	
	外置 RFFE 控制信号（RFFE_RXEN/RFFE_TXEN）已正确使能	
系统可靠性	内部看门狗（Watchdog）已使能	
	量产测试模式（TEST_EN）已定义	

FREQCHIP Confidential

10.5 射频调试与验证检查清单

以下调试项需要在批量生产前完成，建议逐项确认并归档调试报告。

类别	检查项目	结果
频偏调试	24MHz 晶体负载电容寄存器已通过频偏测试确定最终值	
	频偏测试已覆盖产品工作温度范围（工业/医疗/车载产品）	
	频偏调试记录表已填写（测试温度点、频偏值、最终寄存器配置）	
	量产前已抽取样机完成全温范围频偏验证	
天线匹配	天线阻抗匹配已使用矢量网络分析仪（VNA）调试完成	
	传导发射功率已测试，接近芯片标称值	
	谐波抑制已测试，满足 EMC 认证要求	
	匹配网络调试记录表已填写（初始阻抗、调试过程、最终元件值）	
整机射频性能验证	装壳后天线性能已复测（S11、发射功率、灵敏度）	
	拉距测试已完成，通信距离满足产品规格要求	
	批量样机一致性已验证（≥3 台，关键射频指标波动 ＜±2dB）	
EMC 测试	辐射发射（RE）测试已通过，满足认证限值要求	
	传导发射（CE）测试已通过	
	接触放电（ESD）测试已通过，满足目标等级	
	按需：电快速瞬变脉冲群（EFT）测试已通过	
	按需：浪涌（Surge）测试已通过	

FreqChip Confidential

联系信息

公司：上海富芮坤微电子有限公司
地址：中国（上海）自由贸易试验区碧波路 912 弄 8 号 5 楼
电话：+86-21-5027-0080
网址: www.freqchip.com
销售邮箱: sales@freqchip.com
文档邮箱: docs@freqchip.com

修订记录

Version	Date	Change Summary	Author
V0.1	2026-6-15	初版	Alex
V0.2	2026-6-24	优化“显示接口”章节内容	Alex
V0.2.1	2026-7-15	1. 增加“上下电复位”章节 2. 修订与完善“24M 晶体电容配置”和“32K 晶体电容配置”章节	Alex
V0.2.2	2026-8-24	1. “GPIO 电源（VDDIO）”章节，补充 GPIO 外接上拉电阻注意说明 2. “GPIO 基本特性”章节，补充支持 SAR ADC 功能的 GPIO 应用注意事项	Alex
V0.3	2026-10-30	1. 省去 VDDIO 引脚到去耦电容之间串联的 1Ω 电阻（需使用 V2.2 及以后版本的 SDK，或咨询 FAE 获取具体修改方式） 2. 完善“芯片电源（VCC）”章节	Alex

FreqChip Confidential