FR30xx-C 参考手册

支持蓝牙 5.3 协议的双模蓝牙 MCU

Freqchip Confidential

版本号：V1.8

日期：2026.9

FREQCHIP

富芮坤

修订版本

版本号	日期	更新内容
V1.0	2024.05.9	首版
V1.1	2024.05.21	1、增加第 26 章节看门狗 2、修改 SPDIF 章节。
V1.2	2024.05.27	1、修改 SPDIF 章节，补充 3.5 章节系统寄存器 2、修改第 14 章节
V1.3	2024.06.24	1、2.3 章节，RAM 描述增加名称索引 2、14 章节 PWM 通道周期计算描述修改 3、时钟图 TUNE 修改 4、修改 12 章节 timer 当前计数寄存器属性
V1.4	2024.08.02	1、 附录 IO 复用功能 display func 补充完整 2、 附录 IO 复用功能 CDC_I2S_DIN 补充完整 3、 附录 IO 复用功能 I2C 修改 4、 16.5.5 章节时序图修改
V1.5	2024.12.25	1、UART 章节，6.4.3，6.4.4，6.4.9 小节补充关于 busy 状态的描述。
V1.6	2025.3.27	1、PSD_DAC 章节，25.5.5 小节采样率修改 2、17 章节 timer 修改
V1.7	2025.6.6	1、 GPIO 章节，4.4.4 读写属性修改 2、 23 章节补充 DVP 功能
V1.8	2026.9.6	1. IOMUX 附录禁用 PA10 和 PA11 的 I2C 功能

Freqchip Confidential

目录

目录 I
表目录 XIV
图目录 XVI
1. 文档约定 1
1.1. 适用范围 1
2. 系统概述 2
2.1. 概述 2
2.2. Arm MC1（CM33）处理器 3
2.3. 存储器地址映像 3
2.4. 内核中断映像 5
3. 系统控制单元（System Controller） 8
3.1. 概述 8
3.2. 时钟控制 8
3.3. 系统复位 13
3.4. 系统低功耗 13
3.5. 系统控制寄存器 13
3.5.1. 系统寄映像 13
3.5.2. SOC Clock Source configure（Offset 0x00） 16
3.5.3. CPU BUS Clock Divider（Offset 0x04） 17
3.5.4. BLOCK Clock Select（Offset 0x08） 18
3.5.5. AUDIO Clock Select（Offset 0x0C） 20
3.5.6. BLOCK Clock Divider0（Offset 0x10） 21
3.5.7. BLOCK Clock Divider1（Offset 0x14） 22
3.5.8. BLOCK Clock Divider2（Offset 0x18） 22
3.5.9. AUDIO Clock Divider（Offset 0x1C） 23
3.5.10. BUS_MEM Clock Enable（Offset 0x20） 23
3.5.11. CACHE_DMAC Clock Enable（Offset 0x24） 24
3.5.12. SDIO_CAN Clock Enable（Offset 0x28） 24
3.5.13. TIMER_WDT Clock Enable（Offset 0x2C） 25
3.5.14. GPIO_PWM Clock Enable（Offset 0x30） 25
3.5.15. UART_I2C Clock Enable（Offset 0x34） 25
3.5.16. SPI Clock Enable（Offset 0x38） 26
3.5.17. Algorithm Clock Enable（Offset 0x3C） 26
3.5.18. AUDIO Device Clock Enable（Offset 0x40） 27
3.5.19. MISC Clock Enable（Offset 0x44） 27
3.5.20. CPU_BUS Soft Reset（Offset 0x48） 28
3.5.21. CACHE_DMAC Soft Reset（Offset 0x4C） 28
3.5.22. SDIO_CAN Soft Reset（Offset 0x50） 29
3.5.23. TIMER_WDT Soft Reset（Offset 0x54） 29
3.5.24. GPIO_PWM Soft Reset（Offset 0x58） 30
3.5.25. UART_I2C Soft Reset（Offset 0x5C） 31
3.5.26. SPI Soft Reset（Offset 0x60） 31
3.5.27. Algorithm Soft Reset（Offset 0x64） 32
3.5.28. AUDIO Device Soft Reset（Offset 0x68） 33
3.5.29. MISC Soft Reset（Offset 0x6C） 34
3.5.30. PortA Wakeup Enable（Offset 0x80） 34
3.5.31. PortB Wakeup Enable（Offset 0x84） 35
3.5.32. PortC Wakeup Enable（Offset 0x88） 35
3.5.33. PortD Wakeup Enable（Offset 0x8C） 35
3.5.34. PortE Wakeup Enable（Offset 0x90） 36
3.5.35. PortA Pull Enable（Offset 0xA0） 36
3.5.36. PortB Pull Enable（Offset 0xA4） 36
3.5.37. PortC Pull Enable（Offset 0xA8） 36
3.5.38. PortD Pull Enable（Offset 0xAC） 37

Freqchip Confidential

3.5.39. PortE Pull Enable（Offset 0xB0） 37
3.5.40. PortA Pull Select（Offset 0xC0） 37
3.5.41. PortB Pull Select（Offset 0xC4） 37
3.5.42. PortC Pull Select（Offset 0xC8） 38
3.5.43. PortD Pull Select（Offset 0xCC） 38
3.5.44. PortE Pull Select（Offset 0xD0） 38
3.5.45. PortA Input open circuit（Offset 0xE0） 38
3.5.46. PortB Input open circuit（Offset 0xE4） 39
3.5.47. PortC Input open circuit（Offset 0xE8） 39
3.5.48. PortD Input open circuit（Offset 0xEC） 39
3.5.49. PortE Input open circuit（Offset 0xF0） 40
3.5.50. PORTA Drive configure（Offset 0x100） 40
3.5.51. PORTB Drive configure（Offset 0x104） 40
3.5.52. PORTC Drive configure（Offset 0x108） 40
3.5.53. PORTD Drive configure（Offset 0x10C） 41
3.5.54. PORTE Drive configure（Offset 0x110） 41
3.5.55. PortA Function MUX_L（Offset 0x120） 41
3.5.56. PortA Function MUX_H（Offset 0x124） 42
3.5.57. PortB Function MUX_L（Offset 0x128） 42
3.5.58. PortB Function MUX_H（Offset 0x12C） 43
3.5.59. PortC Function MUX_L（Offset 0x130） 43
3.5.60. PortC Function MUX_H（Offset 0x134） 43
3.5.61. PortD Function MUX_L（Offset 0x138） 44
3.5.62. PortD Function MUX_H（Offset 0x13C） 44
3.5.63. PortE Function MUX_L（Offset 0x140） 44
3.5.64. PortE Function MUX_H（Offset 0x144） 45
3.5.65. PortA_AF_Status_EN（Offset 0x160） 45
3.5.66. PortB_AF_Status_EN（Offset 0x164） 45
3.5.67. PortC_AF_Status_EN（Offset 0x168） 46
3.5.68. PortD_AF_Status_EN（Offset 0x16C） 46
3.5.69. PortE_AF_Status_EN（Offset 0x170） 46
3.5.70. PQSPI Wakeup Enable（Offset 0x180） 46
3.5.71. PQSPI Pull Enable（Offset 0x184） 47
3.5.72. PQSPI Pull Select（Offset 0x188） 47
3.5.73. PQSPI Input open circuit（Offset 0x18C） 47
3.5.74. PQSPI Drive configure（Offset 0x190） 48
3.5.75. PQSPI Function MUX（Offset 0x194） 48
3.5.76. POSPI Wakeup Enable（Offset 0x198） 48
3.5.77. POSPI Pull Enable（Offset 0x19C） 48
3.5.78. POSPI Pull Select（Offset 0x1A0） 49
3.5.79. POSPI Input open circuit（Offset 0x1A4） 49
3.5.80. POSPI Drive configure（Offset 0x1A8） 49
3.5.81. POSPI Function MUX（Offset 0x1AC） 50
3.5.82. PQSPI Data（Offset 0x1B0） 50
3.5.83. PQSPI Data Output Enable（Offset 0x1B4） 50
3.5.84. POSPI Data（Offset 0x1B8） 50
3.5.85. POSPI Data Output Enable（Offset 0x1BC） 51
3.5.86. I2S_TuneClock_Gate（Offset 0x220） 51
3.5.87. PSD_DAC_TuneClock_Gate（Offset 0x224） 51
3.5.88. PDM0_TuneClock_Gate（Offset 0x22C） 51
3.5.89. PDM1_TuneClock_Gate（Offset 0x230） 51
3.5.90. SPDIF_TuneClock_Gate（Offset 0x234） 52
3.5.91. AudioTuneCTRL（Offset 0x238） 52
3.5.92. DMA_REQ_MUX（Offset 0x2C0~0x2F8） 53
3.5.93. PortA Reference Status（Offset 0x300） 57
3.5.94. PortB Reference Status（Offset 0x304） 57
3.5.95. PortC Reference Status（Offset 0x308） 58
3.5.96. PortD Reference Status（Offset 0x30C） 58

Freqchip Confidential

3.5.97. PortE Reference Status（Offset 0x310） 58
4. 通用输入输出接口（GPIO） 59
4.1. 概述 59
4.2. 主要特性 59
4.3. 结构框图 59
4.4. GPIO 寄存器 59
4.4.1. GPIO 寄存器映像 59
4.4.2. GPIO_OutputEN（Offset 0x00） 60
4.4.3. GPIO_IN_DATA（Offset 0x04） 60
4.4.4. GPIO_OUT_DATA（Offset 0x08） 61
4.4.5. GPIO_BIT_SET_DATA（Offset 0x0C） 61
4.4.6. GPIO_BIT_ CLEAR _DATA（Offset 0x10） 61
4.4.7. EXTI_EN（Offset 0x14） 61
5. 外部中断控制器（EXTI） 62
5.1. 概述 62
5.2. 主要特性 62
5.3. EXTI 系统框图 62
5.4. EXTI 寄存器 62
5.4.1. EXTI 寄存器映像 62
5.4.2. EXTI_INT_EN（Offset 0x00） 63
5.4.3. EXTI_INT_STATUS（Offset 0x04） 63
5.4.4. EXTI_TYPE（Offset 0x08） 63
5.4.5. EXTI_CNT0 ~ EXTI_CNT15（Offset 0x0C ~ 0x44） 64
6. 通用异步收发器（UART） 65
6.1. 概述 65
6.2. 主要特性 65
6.3. 功能描述 65
6.3.1. 波特率计算 65
6.3.2. IrDA SIR 1.0 协议 65
6.4. Uart 寄存器 67
6.4.1. Uart 寄存器映像 67
6.4.2. DATA/DLL（Offset 0x00） 68
6.4.3. IER/DLH（Offset 0x04） 69
6.4.4. FCR/IID（Offset 0x08） 70
6.4.5. LCR（Offset 0x0C） 71
6.4.6. MCR（Offset 0x10） 72
6.4.7. LSR（Offset 0x14） 73
6.4.8. MSR（Offset 0x18） 74
6.4.9. USR（Offset 0x7C） 75
6.4.10. DLF（Offset 0xC0） 75
6.5. 使用流程 77
6.5.1. 发送数据流程 77
6.5.2. 接收数据流程 78
7. 串行外设接口主设备（SPI_Master） 79
7.1. 概述 79
7.2. 主要特性 79
7.3. 功能描述 80
7.3.1. 发送和接收 FIFO 及中断 80
7.3.2. 传输模式 80
7.3.3. DMA 接口 81
7.4. SPI 寄存器 81
7.4.1. SPI 寄存器映像 81
7.4.2. CTRLR0（Offset 0x00） 82
7.4.3. CTRLR1（Offset 0x04） 84
7.4.4. SSIENR（Offset 0x08） 85
7.4.5. MWCR（Offset 0x0C） 85
7.4.6. SER（Offset 0x10） 86
7.4.7. BAUDR（Offset 0x14） 86

Freechip Confidential

7.4.8. TXFTLR（Offset 0x18） 86
7.4.9. RXFTLR（Offset 0x1C） 86
7.4.10. TXFLR（Offset 0x20） 87
7.4.11. RXFLR（Offset 0x24） 87
7.4.12. SR（Offset 0x28） 87
7.4.13. IMR（Offset 0x2C） 88
7.4.14. ISR（Offset 0x30） 88
7.4.15. RISR（Offset 0x34） 88
7.4.16. TXOICR（Offset 0x38） 89
7.4.17. RXOICR（Offset 0x3C） 89
7.4.18. RXUICR（Offset 0x40） 89
7.4.19. ICR（Offset 0x48） 89
7.4.20. DMACR（Offset 0x4C） 90
7.4.21. DMATDLR（Offset 0x50） 90
7.4.22. DMARDLR（Offset 0x54） 90
7.4.23. DR(offset 0x60) 91
7.4.24. RX_SAMPLE_DLY（Offset 0xF0） 91
7.4.25. CTRLR2（Offset 0xF4） 91
7.4.26. FLOW_CTRL（Offset 0xF8） 93
7.5. 使用流程 94
7.5.1. SPI 标准模式发送 94
7.5.2. SPI 标准模式接收 94
7.5.3. Dual（二线）、Quad（四线）、Octal（八线）写 95
7.5.4. Dual（二线）、Quad（四线）、Octal（八线）读 96
7.6. MOTOROLA SPI 时序 99
8. 串行外设接口从设备（SPI_Slave） 100
8.1. 概述 100
8.2. 主要特性 100
8.3. 功能描述 101
8.3.1. 发送和接收 FIFO 及中断 101
8.3.2. 传输模式 101
8.3.3. DMA 接口 102
8.4. SPI 寄存器 102
8.4.1. SPI 寄存器映像 102
8.4.2. CTRLR0（Offset 0x00） 103
8.4.3. SSIENR（Offset 0x08） 105
8.4.4. MWCR（Offset 0x0C） 105
8.4.5. TXFTLR（Offset 0x18） 106
8.4.6. RXFTLR（Offset 0x1C） 106
8.4.7. TXFLR（Offset 0x20） 106
8.4.8. RXFLR（Offset 0x24） 106
8.4.9. SR（Offset 0x28） 107
8.4.10. IMR（Offset 0x2C） 107
8.4.11. ISR（Offset 0x30） 108
8.4.12. RISR（Offset 0x34） 108
8.4.13. TXOICR（Offset 0x38） 108
8.4.14. RXOICR（Offset 0x3C） 109
8.4.15. RXUICR（Offset 0x40） 109
8.4.16. ICR（Offset 0x48） 109
8.4.17. DMACR（Offset 0x4C） 109
8.4.18. DMATDLR（Offset 0x50） 110
8.4.19. DMARDLR（Offset 0x54） 110
8.4.20. DR(offset 0x60) 110
8.4.21. CTRLR2（Offset 0xF4） 110
8.5. 使用流程 111
8.6. MOTOROLA SPI 时序 112
9. 内部集成电路总线接口（I2C） 113
9.1. 概述 113

Freqchip Confidential

9.2. 主要特性 113
9.3. 功能描述 113
9.3.1. I2C 时序控制 113
9.3.2. I2C_SDA_HOLD 功能 115
9.3.3. SCL、SDA 拉低超时功能 115
9.3.4. 7bit 地址格式、10bit 地址格式 116
9.3.5. 突刺抑制功能 117
9.4. I2C 寄存器 118
9.4.1. I2C 寄存器映像 118
9.4.2. CONTROL（Offset 0x00） 120
9.4.3. TAR（Offset 0x04） 121
9.4.4. SAR（Offset 0x08） 121
9.4.5. DATA_CMD（Offset 0x10） 122
9.4.6. SCL_HCNT（Offset 0x1C） 122
9.4.7. SCL_LCNT（Offset 0x20） 123
9.4.8. INTR_STAT（Offset 0x2C） 123
9.4.9. INTR_MASK（Offset 0x30） 126
9.4.10. RAW_INTR_STAT（Offset 0x34） 127
9.4.11. RX_TL（Offset 0x38） 127
9.4.12. TX_TL（Offset 0x3C） 127
9.4.13. CLR_INTR（Offset 0x40） 128
9.4.14. CLR_RX_UNDER（Offset 0x44） 128
9.4.15. CLR_RX_OVER（Offset 0x48） 128
9.4.16. CLR_TX_OVER（Offset 0x4C） 128
9.4.17. CLR_RD_REQ（Offset 0x50） 129
9.4.18. CLR_TX_ABRT（Offset 0x54） 129
9.4.19. CLR_RX_DONE（Offset 0x58） 129
9.4.20. CLR_ACTIVITY（Offset 0x5C） 129
9.4.21. CLR_STOP_DET（Offset 0x60） 130
9.4.22. CLR_START_DET（Offset 0x64） 130
9.4.23. ENABLE（Offset 0x6C） 130
9.4.24. STATUS（Offset 0x70） 131
9.4.25. TXFLR（Offset 0x74） 132
9.4.26. RXFLR（Offset 0x78） 132
9.4.27. SDA_HOLD（Offset 0x7C） 133
9.4.28. TX_ABRT_SOURCE（Offset 0x80） 133
9.4.29. SLV_DATA_NACK_ONLY（Offset 0x84） 135
9.4.30. DMA_CR（Offset 0x88） 135
9.4.31. DMA_TDLR（Offset 0x8C） 135
9.4.32. DMA_RDLR（Offset 0x90） 136
9.4.33. SDA_SETUP（Offset 0x94） 136
9.4.34. SPKLEN（Offset 0xA0） 136
9.4.35. CLR_RESTART_DET（Offset 0xA8） 137
9.4.36. SCL_STUCK_AT_LOW_TIMEOUT（Offset 0xAC） 137
9.4.37. SDA_STUCK_AT_LOW_TIMEOUT（Offset 0xB0） 137
9.4.38. CLR_SCL_STUCK_DET（Offset 0xB4） 137
9.5. 使用流程 138
9.5.1. 主机使用流程 138
9.5.2. 从机使用流程 138
9.5.3. 工作时序图 139
10. 音频接口（I2S） 142
10.1. 概述 142
10.2. 主要特性 142
10.3. 结构框图 142
10.4. 功能描述 143
10.4.1. BCLK、FRMCLK 分频 143
10.4.2. I2S_NORMAL，I2S_ADJUST，I2S_FRMINV 配置效果 143
10.5. I2S 寄存器 144

Freqchip Confidential

10.5.1. I2S 寄存器映像 144
10.5.2. CONTROL0（Offset 0x00） 145
10.5.3. FRM_DIV（Offset 0x04） 146
10.5.4. CONTROL1（Offset 0x08） 146
10.5.5. DATA_L（Offset 0x0C） 147
10.5.6. DATA_R（Offset 0x10） 148
10.5.7. STATUS（Offset 0x14） 148
10.5.8. INTE（Offset 0x18） 149
10.5.9. FIFO_CFG_L（Offset 0x1C） 149
10.5.10. FIFO_CFG_R（Offset 0x20） 150
10.5.11. DMA_CFG（Offset 0x24） 150
11. 真随机数发生器（TRNG） 151
11.1. 概述 151
11.2. 主要特性 151
11.3. TRNG 结构框图 151
11.4. TRNG 寄存器 152
11.4.1. TRNG 寄存器映像 152
11.4.2. TRNG_IMR（Offset 0x100） 153
11.4.3. TRNG_ISR（Offset 0x104） 153
11.4.4. TRNG_ICR（Offset 0x108） 154
11.4.5. TRNG_CONFIG（Offset 0x10C） 154
11.4.6. TRNG_VALID（Offset 0x110） 154
11.4.7. TRNG_DATA0 ~ 5（Offset 0x114 ~ 0x128） 155
11.4.8. RND_SOURCE_ENABLE（Offset 0x12C） 155
11.4.9. SAMPLE_CNT1（Offset 0x130） 155
11.4.10. TRNG_RESET（Offset 0x140） 155
11.4.11. TRNG_BUSY（Offset 0x1B8） 156
11.4.12. RST_BITS_COUNTER（Offset 0x1BC） 156
12. 数字麦克风（PDM） 157
12.1. 概述 157
12.2. 主要特性 157
12.3. PDM 系统框图 157
12.4. PDM 寄存器 158
12.4.1. PDM 寄存器映像 158
12.4.2. Config（Offset 0x00） 158
12.4.3. FF_AFLL_LVL（Offset 0x04） 160
12.4.4. FF_RST（Offset 0x08） 160
12.4.5. INT_EN（Offset 0x0C） 161
12.4.6. INT_STA（Offset 0x10） 161
12.4.7. INT_RAW_STA（Offset 0x14） 161
12.4.8. VOL_L（Offset 0x18） 161
12.4.9. VOL_R（Offset 0x1C） 162
12.4.10. DATA（Offset 0x24） 162
12.4.11. DMA_CFG（Offset 0x28） 162
13. DMA 控制器（DMA） 163
13.1. 概述 163
13.2. 主要特性 163
13.3. 功能描述 163
13.3.1. DMA 优先级 164
13.3.2. 传输总长度、数据位宽、Burst length 三者关系 165
13.3.3. 链表传输功能 165
13.3.4. 离散与聚合功能 166
13.4. DMA 寄存器 168
13.4.1. DMA 寄存器映像 168
13.4.2. SARx（Offset 0x00, 0x58, 0xB0, 0x108, 0x160, 0x1B8, 0x210, 0x268） 169
13.4.3. DARx（Offset 0x08, 0x60, 0xB8, 0x110, 0x168, 0x1C0, 0x218, 0x270） 170
13.4.4. LLPx（Offset 0x10, 0x68, 0xC0, 0x118, 0x170, 0x1C8, 0x220, 0x278） 170
13.4.5. CTLx（Offset 0x18, 0x70, 0xC8, 0x120, 0x178, 0x1D0, 0x228, 0x280） 170

Freqchip Confidential

13.4.6. CFGx（Offset 0x40, 0x98, 0xF0, 0x148, 0x1A0, 0x1F8, 0x250, 0x2A8） 172
13.4.7. SGRx(Offset 0x48, 0xA0, 0xF8, 0x150, 0x1A8, 0x200, 0x258, 0x2B0) 174
13.4.8. DSRx(Offset 0x50, 0xA8, 0x100, 0x158, 0x1B0, 0x208, 0x260, 0x2B8) 175
13.4.9. RawTfr（Offset 0x2C0） 175
13.4.10. RawErr（Offset 0x2E0） 175
13.4.11. StatusTfr（Offset 0x2E8） 175
13.4.12. StatusErr（Offset 0x308） 176
13.4.13. MaskTfr（Offset 0x310） 176
13.4.14. MaskErr（Offset 0x330） 177
13.4.15. ClearTfr（Offset 0x338） 177
13.4.16. ClearErr（Offset 0x358） 178
13.4.17. StatusInt（Offset 0x360） 178
13.4.18. DmaCfgReg（Offset 0x398） 178
13.4.19. ChEnReg（Offset 0x3A0） 179
13.5. 注意事项 179
14. 脉冲宽度调制（PWM） 180
14.1. 概述 180
14.2. 主要特性 180
14.3. PWM 系统框图 180
14.4. PWM 寄存器 181
14.4.1. PWM 寄存器映像 181
14.4.2. PWM_Output_EN（Offset 0x04） 183
14.4.3. PWM_ENABLE（Offset 0x08） 184
14.4.4. PWM0~15_Posedge（Offset 0x10, 0x18, 0x20, 0x28, 0x30, 0x38, 0x40, 0x48……） 184
14.4.5. PWM0~15_Negedge（Offset 0x14, 0x1C, 0x24, 0x2C, 0x34, 0x3C, 0x44, 0x4C…….） . 184
14.4.6. PWM_Output_Select（Offset 0x90） 184
14.4.7. Capture_Prescale（Offset 0x94） 185
14.4.8. Capture_Status（Offset 0x98） 185
14.4.9. Capture_INT_EN（Offset 0x9C） 186
14.4.10. Capture_CTL（Offset 0xA0） 186
14.4.11. Capture_Value0~7（Offset 0xA4 ~ 0xC0） 186
14.4.12. PWM_Update（Offset 0xE4） 187
14.4.13. PWM_Output_Value（Offset 0xF0） 187
14.4.14. PWM_Inverter_EN（Offset 0xF8） 187
14.4.15. PWM_CNT_EN（Offset 0xFC） 188
14.4.16. PWM0~15_Prescale（Offset: 0x100, 0x108, 0x110, 0x118, 0x120, 0x128, ……） 188
14.4.17. PWM0~15_Period（Offset 0x104, 0x10C, 0x114, 0x11C, 0x124, 0x12C, …...） 188
14.5. 使用流程 188
14.5.1. PWM 模式 188
14.5.2. Capture 输入捕获功能 189
15. 低功耗电源管理（PMU） 191
15.1. 概述 191
15.2. 访问控制接口 191
15.3. PMU_CONTROL 191
15.3.1. PMU_CONTROL 寄存器映像 191
15.3.2. PMU_CLK_SEL（0x00） 191
15.3.3. FSM_CLKDIV（0x01） 192
15.3.4. CLK_EN（0x04） 192
15.3.5. RESET_CTRL（0x05） 192
15.4. PMU_IWDG 193
15.4.1. PMU_IWDG 功能描述 193
15.4.2. PMU_IWDG 系统框图 193
15.4.3. PMU_IWDG 寄存器映像 193
15.4.4. IWDG_CTRL（0x10） 194
15.4.5. IWDG_ TOUT_LEN（0x11, 0x12） 194
15.4.6. IWDG_ LEN（0x13, 0x14,0x15,0x16） 194
15.5. PMU_RTC 195
15.5.1. PMU_RTC 功能描述 195

Freqchip Confidential

15.5.2. PMU_RTC 寄存器映像 195
15.5.3. RTC_CTRL（0x17） 195
15.5.4. RTC_CNT（0x18, 0x19, 0x1A, 0x1B） 196
15.5.5. ALARM_A（0x1C,0x1D,0x1E,0x1F） 196
15.5.6. ALARM_B（0x20,0x21,0x22,0x23） 197
15.6. PMU_GPIO 197
15.6.1. PMU_GPIO 功能描述 197
15.6.2. PMU_GPIO 寄存器映像 197
15.6.3. PMU_IO_PE（0x44） 198
15.6.4. PMU_IO_PS（0x46） 198
15.6.5. PMU_IO_DAT（0x48） 198
15.6.6. PMU_IO_OEN（0x4A） 199
15.6.7. PMU_IO_Monitor_EN（0x4C） 199
15.6.8. PMU_IO_Reference_Status（0x4E） 199
15.6.9. PMU_IO_Monitor_Status（0x50） 199
15.6.10. PMU_IO_Monitor_Clrear（0x52） 200
15.6.11. PMU_IO_Monitor_INT_EN（0x54） 200
15.6.12. PMU_WAKEUP_EN（0x57） 200
15.6.13. PMU_WAKEUP_CLR（0x58） 201
15.7. PMU_INT_CTRL 201
15.7.1. PMU_INT_CTRL 功能描述 201
15.7.2. PMU_INT_CTRL 寄存器映像 201
15.7.3. INT_EN0（0x32） 202
15.7.4. INT_EN1（0x33） 203
15.7.5. INT_RAW0（0x34） 203
15.7.6. INT_RAW1（0x35） 204
15.7.7. INT_STS0（0x36） 204
15.7.8. INT_STS1（0x37） 205
15.7.9. Analog_Status（0x38） 205
15.7.10. Analog_Monitor_Level（0x39） 205
15.7.11. ADKey_Filter（0x3A） 206
15.7.12. LVD_Filter（0x3B） 206
15.7.13. OTD_Filter（0x3F） 206
16. 液晶屏并行驱动接口（DISPLAY_ CONTROLLER） 207
16.1. 概述 207
16.2. 主要特性 207
16.3. DISPLAY_ CONTROLLER 结构框图 207
16.4. DISPLAY_CONTROLLER 寄存器 208
16.4.1. DISPLAY_CONTROLLER 寄存器映像 208
16.4.2. INTF_CFG（Offset 0x00） 209
16.4.3. CSX（Offset 0x04） 210
16.4.4. CRM（Offset 0x08） 210
16.4.5. BUS_STATUS（Offset 0x0C） 211
16.4.6. CFG（Offset 0x10） 211
16.4.7. DATA_WR_LEN（Offset 0x14） 211
16.4.8. DATA_CFG（Offset 0x18） 212
16.4.9. TX_FIFO（Offset 0x1C） 213
16.4.10. RD_REQ（Offset 0x20） 213
16.4.11. DAT_RD（Offset 0x24） 213
16.4.12. TXFF_AEMP_LV（Offset 0x28） 214
16.4.13. TXFF_CLR（Offset 0x2C） 214
16.4.14. INT_CONTROL（Offset 0x30） 214
16.4.15. INT_STATUS（Offset 0x34） 215
16.4.16. DMA（Offset 0x38） 215
16.4.17. RGB_CFG（Offset 0x48） 215
16.4.18. PORCH_PERIOD（Offset 0x4C） 216
16.4.19. DISPLAY_PERIOD（Offset 0x50） 217
16.4.20. SYNC_PULSE（Offset 0x54） 217

Freqchip Confidential

16.4.21. SPI_CTRL0（Offset 0x60） 217
16.4.22. SPI_EN（Offset 0x64） 218
16.4.23. SPI_SER（Offset 0x68） 219
16.4.24. SPI_BAUDR（Offset 0x6C） 219
16.4.25. SPI_CTRL1（Offset 0x70） 219
16.5. 使用流程 221
16.5.1. 并行接口写命令或写参数 221
16.5.2. 并行接口写数据 222
16.5.3. 并行接口读数据 223
16.5.4. SPI 接口输出 225
16.5.5. RGB 接口输出 228
17. 通用定时器（Timer） 232
17.1. 概述 232
17.2. 主要特性 232
17.3. Timer 寄存器 232
17.3.1. Timer 寄存器映像 232
17.3.2. LOAD_VALUE（Offset 0x00） 232
17.3.3. COUNT_VALUE（Offset 0x04） 233
17.3.4. CONTROL（Offset 0x08） 233
17.3.5. INT_CLR（Offset 0x0C） 233
17.3.6. INT_STATUS（Offset 0x10） 233
17.4. 使用流程 234
18. 数模转换器（SARADC） 235
18.1. 概述 235
18.2. 主要特性 235
18.3. 结构框图 236
18.4. 功能描述 236
18.4.1. ADC 逻辑通道 237
18.4.2. ADC 普通模式转换 237
18.4.3. ADC 队列模式转换 237
18.4.4. ADC 看门狗 238
18.4.5. ADC FIFO 239
18.4.6. ADC 采样转换时序 239
18.5. ADC 寄存器 240
18.5.1. ADC 寄存器映像 240
18.5.2. Control（Offset 0x00） 242
18.5.3. Config（Offset 0x04） 242
18.5.4. Timing（Offset 0x08） 243
18.5.5. WDT0_Config（Offset 0x0C） 244
18.5.6. WDT0_Threshold（Offset 0x10） 244
18.5.7. WDT1_Config（Offset 0x14） 245
18.5.8. WDT1_Threshold（Offset 0x18） 245
18.5.9. Queue0_Config（Offset 0x1C） 246
18.5.10. Queue0_Channel_Select0（Offset 0x20） 246
18.5.11. Queue0_Channel_Select1（Offset 0x24） 246
18.5.12. Queue1_Config（Offset 0x28） 247
18.5.13. Queue1_Channel_Select0（Offset 0x2C） 247
18.5.14. Queue1_Channel_Select1（Offset 0x30） 248
18.5.15. Queue2_Config（Offset 0x34） 248
18.5.16. Queue2_Channel_Select0（Offset 0x2C） 249
18.5.17. Queue2_Channel_Select1（Offset 0x30） 249
18.5.18. AnalogConfig0（Offset 0x40） 250
18.5.19. AnalogConfig1（Offset 0x44） 250
18.5.20. FIFO_Data（Offset 0x48） 251
18.5.21. FIFO_Config（Offset 0x4C） 251
18.5.22. Channel_Status（Offset 0x50） 251
18.5.23. FIFO_Count（Offset 0x54） 252
18.5.24. ADC_INT_Enable (Offset 0x58) 252

Freqchip Confidential

18.5.25. ADC_INT_Status (Offset 0x5C) 252
18.5.26. ADC_INT_Raws (Offset 0x60) 255
18.5.27. Channel_Config[0 ~ 15]（Offset 0x64 ~ 0xA0） 255
18.5.28. Channel_Data[0 ~ 15]（Offset 0xA4 ~ Offset 0xE0） 257
18.5.29. MICCtrl（Offset 0xE4） 257
18.5.30. PGA0Ctrl（Offset 0xE8） 257
18.5.31. PGA1Ctrl（Offset 0xEC） 258
18.5.32. PGA2Ctrl（Offset 0xF0） 259
18.5.33. VbeCtrl（Offset 0xF4） 259
18.5.34. VbatCtrl（Offset 0xF8） 260
19. USB 全速设备接口（USB） 261
19.1.1. 概述 261
19.1.2. 主要特性 261
19.2. USB 系统框图 261
19.3. USB 寄存器 262
19.3.1. USB 寄存器映像 262
19.3.2. USB 公共寄存器（Offset 0x00~0x0F） 264
19.3.3. USB 端点 0 控制状态寄存器（Offset 0x10~0x1F） 270
19.3.4. USB 端点 1~5 控制状态寄存器（Offset 0x10~0x1F） 273
19.3.5. USB 端点 FIFO 寄存器（Offset 0x20~0x3C） 281
19.3.6. USB 端点 TOG 寄存器（Offset 0x60~0x66） 282
19.4. 使用流程 282
19.4.1. 端点选择 282
19.4.2. 端点 FIFO 配置 282
19.4.3. Device 模式发送 283
19.4.4. Device 模式接收 283
19.4.5. Device 模式注意事项 284
19.4.6. Device 模式暂停 284
19.4.7. Device 模式 SOF 包 285
19.4.8. Host 模式接收 285
19.4.9. Host 模式发送 286
19.4.10. Host 模式传输调度 286
19.4.11. Host 模式 Reset 286
19.4.12. Host 模式 Suspend 287
20. 循环冗余校验（CRC） 288
20.1. 概述 288
20.2. 主要特性 288
20.3. 结构框图 289
20.4. 功能描述 289
20.5. CRC 寄存器 289
20.5.1. CRC 寄存器映像 290
20.5.2. CRC_CTRL(Offset 0x00) 290
20.5.3. CRC_DATA(Offset 0x08) 291
20.5.4. CRC_RESULT(Offset 0x0C) 291
21. AES 硬件加速器（AES） 292
21.1. 概述 292
21.2. 主要特性 292
21.3. 功能描述 292
21.4. AES 寄存器 292
21.4.1. AES 寄存器映像 292
21.4.2. AES_CTRL（Offset 0x00） 294
21.4.3. DATA_CONSTR（Offset 0x04） 294
21.4.4. INT_CTRL（Offset 0x08） 294
21.4.5. INTR_CFG（Offset 0x0C） 295
21.4.6. FIFO_CFG（Offset 0x10） 295
21.4.7. KEY0~7（Offset 0x14, 0x18, 0x1C, 0x20,0x24, 0x28, 0x2C, 0x30） 295
21.4.8. IV0~3（Offset 0x30, 0x34, 0x38, 0x3C） 296
21.4.9. STATUS0（Offset 0x50） 296

Freqchip Confidential

21.4.10. STATUS1（Offset 0x54） 296
21.4.11. FIFO_DATA（Offset 0xF8） 297
21.4.12. Command（Offset 0xFC） 297
22. 控制器局域网（CAN FD） 298
22.1. 概述 298
22.2. 主要特性 298
22.3. 功能描述 298
22.3.1. 软件初始化 298
22.3.2. CAN FD 模式 300
22.3.3. 受限操作模式 301
22.3.4. 总线监听模式 302
22.3.5. 自动重传 303
22.3.6. 睡眠模式 303
22.3.7. 测试模式 304
22.3.8. 发送延迟补偿 305
22.3.9. Tx Handler 307
22.3.10. Rx Handler 307
22.3.11. 时间戳 307
22.3.12. 超时计数器 308
22.3.13. Bit timing 309
22.3.14. FIFO Acknowledge Handling 309
22.3.15. 消息 RAM 310
22.3.16. Tx Handling 318
22.3.17. Rx Handling 324
22.4. CAN 寄存器 332
22.4.1. CAN 寄存器映像 332
22.4.2. Core Release Register - CREL（Offset 0x00） 334
22.4.3. Endian Register - ENDN（Offset 0x04） 334
22.4.4. Customer Register - CUST（Offset 0x08） 334
22.4.5. Data Bit Timing & Prescaler Register - DBTP（Offset 0x0C） 335
22.4.6. Test Register - TEST（Offset 0x10） 335
22.4.7. RAM Watchdog - RWD（Offset 0x14） 336
22.4.8. CC Control Register - CCCR（Offset 0x18） 336
22.4.9. Nominal Bit Timing & Prescaler Register- NBTP（Offset 0x1C） 337
22.4.10. Timestamp Counter Configuration - TSCC（Offset 0x20） 338
22.4.11. Timestamp Counter Value - TSCV（Offset 0x24） 338
22.4.12. Timeout Counter Configuration - TOCC（Offset 0x28） 338
22.4.13. Timeout Counter Value - TOCV（Offset 0x2C） 339
22.4.14. Error Counter Register - ECR（Offset 0x40） 339
22.4.15. Protocol Status Register - PSR（Offset 0x44） 340
22.4.16. Transmitter Delay Compensation Register - TDCR（Offset 0x48） 342
22.4.17. Interrupt Register - IR（Offset 0x50） 342
22.4.18. Interrupt Enable - IE（Offset 0x54） 346
22.4.19. Interrupt Line Select - ILS（Offset 0x58） 347
22.4.20. Interrupt Line Enable - ILE（Offset 0x5C） 348
22.4.21. Global Filter Configuration - GFC（Offset 0x80） 349
22.4.22. Standard ID Filter Configuration - SIDFC（Offset 0x84） 349
22.4.23. Extended ID Filter Configuration - XIDFC（Offset 0x88） 350
22.4.24. Extended ID AND Mask - XIDAM（Offset 0x90） 350
22.4.25. High Priority Message Status - HPMS（Offset 0x94） 350
22.4.26. New Data 1 - NDAT1（Offset 0x98） 351
22.4.27. New Data 2 - NDAT2（Offset 0x9C） 351
22.4.28. Rx FIFO 0 Configuration - RXF0C（Offset 0xA0） 351
22.4.29. Rx FIFO 0 Status - RXF0S（Offset 0xA4） 352
22.4.30. Rx FIFO 0 Acknowledge - RXF0A（Offset 0xA8） 353
22.4.31. Rx Buffer Configuration - RXBC（Offset 0xAC） 353
22.4.32. Rx FIFO 1 Configuration - RXF1C（Offset 0xB0） 353
22.4.33. Rx FIFO 1 Status - RXF1S（Offset 0xB4） 354

Freqchip Confidential

22.4.34. Rx FIFO 1 Acknowledge - RXF1A（Offset 0xB8） 355
22.4.35. Rx Buffer / FIFO Element Size Configuration - RXESC（Offset 0XBC） 355
22.4.36. Tx Buffer Configuration - TXBC（Offset 0xC0） 356
22.4.37. Tx FIFO/Queue Status - TXFQS（Offset 0xC4） 357
22.4.38. Tx Buffer Element Size Configuration - TXESC（Offset 0xC8） 357
22.4.39. Tx Buffer Request Pending - TXBRP（Offset 0XCC） 358
22.4.40. Tx Buffer Add Request - TXBAR（Offset 0xD0） 359
22.4.41. Tx Buffer Cancellation Request - TXBCR（Offset 0xD4） 359
22.4.42. Tx Buffer Transmission Occurred - TXBTO（Offset 0xD8） 359
22.4.43. Tx Buffer Cancellation Finished - TXBCF（Offset 0xDC） 360
22.4.44. Tx Buffer Transmission Interrupt Enable - TXBTIE（Offset 0xE0） 360
22.4.45. Tx Buffer Cancellation Finished Interrupt Enable - TXBCIE（Offset 0xE4） 360
22.4.46. Tx Event FIFO Configuration - TXEFC（Offset 0xF0） 361
22.4.47. Tx Event FIFO Status - TXEFS（Offset 0xF4） 361
22.4.48. Tx Event FIFO Acknowledge - TXEFA（Offset 0xF8） 362
23. 像素编码转换器（YUV2RGB） 363
23.1. 概述 363
23.2. 主要特性 363
23.3. 功能描述 364
23.4. YUV2RGB 寄存器 367
23.4.1. YUV2RGB 寄存器映像 367
23.4.2. YUV2RGB_CTL（Offset 0x00） 368
23.4.3. YUV2RGB_CFG（Offset 0x04） 368
23.4.4. YUV_DATA（Offset 0x08） 368
23.4.5. RGB_DATA（Offset 0x0C） 368
23.4.6. YUV_FIFO_CTRL（Offset 0x10） 369
23.4.7. RGB_FIFO_CTRL（Offset 0x14） 369
23.4.8. FIFO_STATUS（Offset 0x18） 369
23.4.9. INT_CTRL（Offset 0x1C） 370
23.4.10. INT_STATUS（Offset 0x20） 370
23.4.11. INT_RAW（Offset 0x24） 371
23.4.12. FLOW_CTRL（Offset 0x2C） 371
23.4.13. OPTIMIZE_CTRL（Offset 0x30） 372
24. 索尼/飞利浦数字传输接口（SPDIF） 376
24.1. 功能说明 376
24.2. 通讯架构说明 376
24.2.1. 子框架(Sub Frame)结构说明 377
24.2.2. 头码说明 379
24.2.3. 采样率配置 379
24.3. 主要特性 380
24.4. SPDIF 寄存器 381
24.4.1. SPDIF 寄存器映像 381
24.4.2. SPDIF_CTRL (Offset 0x00) 381
24.4.3. SPDIF_INT_STS (Offset 0x04) 384
24.4.4. SPDIF_FIFO_CTRL (Offset 0x08) 385
24.4.5. SPDIF_RAW_STS (Offset 0x0C) 386
24.4.6. SPDIF_FIFO_DATA 387
25. 音频调制器（PSD_DAC） 388
25.1. 概述 388
25.2. 主要特性 388
25.3. 结构框图 389
25.4. 功能描述 389
25.4.1. DAC 模式 389
25.4.2. I2S 模式 389
25.5. PSD_DAC 寄存器 390
25.5.1. PSD_DAC 寄存器映像 390
25.5.1. ClockEnable（Offset 0x00） 390
25.5.1. SoftReset（Offset 0x04） 391

Freqchip Confidential

25.5.2. ModeEnable（Offset 0x0C） 391
25.5.3. AudioPLLPreDiv（Offset 0x10） 392
25.5.4. MCLKCfg（Offset 0x14） 392
25.5.5. DACCfg（Offset 0x18） 393
25.5.6. MuteCtrl（Offset 0x20） 394
25.5.7. Volume（Offset 0x24） 395
25.5.8. GainCompensate（Offset 0x28） 395
25.5.9. I2STxCtrl（Offset 0x30） 395
25.5.10. I2STxClkCtrl（Offset 0x34） 396
25.5.11. DACFIFOCtrl（Offset 0x38） 396
25.5.12. DACFIFOThd（Offset 0x3C） 397
25.5.13. DACDataL（Offset 0x40） 398
25.5.14. DACDataR（Offset 0x44） 398
25.5.15. DACDmaEn（Offset 0x48） 398
25.5.16. DACDmaThd（Offset 0x4C） 398
25.5.17. DACIntEn（Offset 0x50） 399
25.5.18. DACIntRawStatus（Offset 0x54） 399
25.5.19. DACIntStatus（Offset 0x58） 400
26. 看门狗（WDT） 401
26.1. 主要特性 401
26.2. 结构框图 401
26.3. WDT 寄存器 401
26.3.1. WDT 寄存器映像 401
26.3.2. WDT_CR（Offset 0x00） 402
26.3.3. WDT_CCVR（Offset 0x08） 402
26.3.4. WDT_CRR（Offset 0x0C） 403
26.3.5. WDT_STAT（Offset 0x10） 403
26.3.6. WDT_EOI（Offset 0x14） 403
26.3.7. WDT_CNT（Offset 0x20） 403
联系信息 404
附录 I 405
附录 II 415
附录 III 416

Freqchip Confidential

表目录

表格 2-1 存储器映像 3
表格 2-2 中断映像表 5
表格 3-1 系统复位源 13
表格 3-2 低功耗模式 13
表格 3-3 系统寄存器映像 13
表格 4-1 GPIO 寄存器映像 60
表格 5-1 EXTI 寄存器映像 63
表格 6-1 Uart 寄存器映像 68
表格 7-1 SPIM 寄存器 81
表格 8-1 SPIS 寄存器 102
表格 8-2 RXFLR 寄存器 106
表格 9-1 I2C 时序参数与寄存器关系 113
表格 9-2 I2C 寄存器映像 118
表格 10-1 I2S 寄存器映像 144
表格 11-1 TRNG 寄存器映像 152
表格 12-1 PDM 寄存器映像 158
表格 13-1 DMA 寄存器映像 168
表格 14-1 PWM 寄存器映像 181
表格 15-1 PMU_CONTROL 寄存器映像 191
表格 15-2 PMU_IWDG 寄存器映像 193
表格 15-3 PMU_RTC 寄存器映像 195
表格 15-4 PMU_GPIO 寄存器映像 197
表格 15-5 PMU_INT_CTRL 寄存器映像 201
表格 16-1 DisplayController 寄存器映像 208
表格 17-1 Timer 寄存器映像 232
表格 18-1 ADC 寄存器映像 240
表格 19-1 USB 寄存器映像 262
表格 20-1 CRC 模式对比 289
表格 20-2 寄存器映像 290
表格 21-1 AES 不同密钥长度对比 292
表格 21-2 寄存器映像 292
表格 22-1 CAN FD DLC 编码 301
表格 22-2 Rx Buffer/FIFO 元素位分布 311

Freqchip Confidential

表格 22-3 RxBuffer/FIFO 元素位描述 311
表格 22-4 Tx Buffer 元素位分布 313
表格 22-5 TxBuffer 元素位描述 313
表格 22-6 Tx Event FIFO 元素位分布 315
表格 22-7 Tx Event FIFO 元素位描述 315
表格 22-8 标准 ID 过滤器位分布 316
表格 22-9 标准 ID 过滤器位描述 316
表格 22-10 扩展 ID 过滤器位分布 317
表格 22-11 扩展 ID 过滤器位描述 317
表格 22-12 传输格式配置 318
表格 22-13 Tx Buffer/FIFO/Queeu 元素大小 320
表格 22-14 RxBuffer/Rx FIFO 元素大小 329
表格 22-15 RxBuffer 对应滤波配置 332
表格 22-16 CAN 寄存器映像 332
表格 23-1 YUV2RGB 寄存器地址映射 367
表格 24-1 子帧格式 377
表格 25-1 PSD_DAC 寄存器映像 390
表格 0-1 PortA_L 功能复用 405
表格 0-2 PortA_H 功能复用 406
表格 0-3 PortB_L 复用功能 407
表格 0-4 PortB_H 复用功能 408
表格 0-5 PortC_L 复用功能 409
表格 0-6 PortC_H 复用功能 410
表格 0-7 PortD_L 复用功能 411
表格 0-8 PortD_H 复用功能 412
表格 0-9 PortE_L 复用功能 413
表格 0-10 PortE_H 复用功能 414
表格 0-1 PMU IO 功能 415

Freqchip Confidential

图目录

图 2-1 系统框图 2
图 3-1 外设时钟配置 11
图 3-2 Audio 外设时钟配置 12
图 4-1 GPIO 结构框图 59
图 5-1 EXTI 系统框图 62
图 6-1 IrDA 框图 67
图 6-2 IrDA 时序示意图 67
图 7-1 SPI Master 接线示意图 79
图 7-2 指令和地址使用标准模式、数据使用多线模式 95
图 7-3 指令使用标准模式、地址和数据使用多线模式。 96
图 7-4 指令、地址和数据使用多线模式 96
图 7-5 只有指令使用多线模式 96
图 7-6 读数据、指令和地址使用标准模式、数据使用多线模式 97
图 7-7 读数据、指令使用标准模式、地址和数据使用多线模式 97
图 7-8 读数据，指令、地址和数据使用多线模式 97
图 7-9 读数据，没有指令，没有地址，仅数据传输 98
图 7-10 MOTOROLA SPI 时序图 99
图 8-1 SPI Slave 接线示意图 100
图 8-2 MOTOROLA SPI 时序图 112
图 9-1 I2C 时序参数图 113
图 9-2 一个时钟周期时序图 114
图 9-3 SDA_TX_HOLD 使用示意图 115
图 9-4 SDA_RX_HOLD 使用示意图 115
图 9-5 主机发送 9 个 CLK 试图恢复 SDA 116
图 9-6 7bit 地址示意图 116
图 9-7 10bit 地址示意图 117
图 9-8 突刺抑制示意图 118
图 9-9 DATA_CMD 寄存器示意图 139
图 9-10 主机发送并产生 STOP 140
图 9-11 主机接收并产生 STOP 时序 140
图 9-12 主机发送并产生 Restart 时序 140
图 9-13 主机接收并产生 Restart 时序 141
图 9-14 主机发送，产生 STOP，TxFIFO 非空 141

Freqchip Confidential

图 9-15 主机接收，产生 STOP，TxFIFO 非空 141
图 10-1 I2S 结构框图 142
图 10-2 飞利浦标准格式时序图 143
图 10-3 I2S 时序图（左对齐，FRME 反相） 144
图 10-4 I2S 时序图（右对齐，FRME 反相） 144
图 11-1 TRNG 结构框图 151
图 12-1 PDM 系统框图 157
图 13-1 离散传输示例图 167
图 13-2 源聚合传输示例图 168
图 14-1 PWM 系统框图 180
图 14-2 PWM 时序图 189
图 14-3 输入捕获时序图 189
图 14-4 异常示意图 190
图 15-1 PMU_IWDG 系统框图 193
图 16-1 DISPLAY_CONTROLLER 结构框图 207
图 16-2 8080 写命令时序 221
图 16-3 6800 写命令时序 222
图 16-4 8080 写数据时序 222
图 16-5 6800 写数据时序 223
图 16-6 8080 读数据时序 223
图 16-7 6800 读数据时序 224
图 16-8 SPI 接口单线输出时序 225
图 16-9 SPI 接口多线输出时序 1 226
图 16-10 SPI 接口多线输出时序 2 226
图 16-11 SPI 接口多线输出时序 3 226
图 16-12 LCD laneX2 时序图 1 227
图 16-13 LCD laneX2 时序图 2 227
图 16-14 RGB 屏同步时序 228
图 16-15 RGB 接口 SYNC-DE 模式时序 229
图 16-16 RGB 接口 SYNC 模式时序 230
图 16-17 RGB 接口 DE 模式时序 231
图 18-1 ADC 结构框图 236
图 18-2 ADC 看门狗示意图 238
图 19-1 USB 系统框图 261
图 20-1 CRC 结构框图 289

Freqchip Confidential

图 22-1 总线监听模式示意图 302
图 22-2 测试模式示意图 305
图 22-3 发送延迟测量 306
图 22-4 Bit timing 示意图 309
图 22-5 消息 RAM 分配 310
图 22-6 专用 Tx Buffer/Tx FIFO 混合示意图 322
图 22-7 专用 Tx Buffer/Tx Queue 混合示意图 323
图 22-8 标准 ID 过滤流程 327
图 22-9 扩展 ID 过滤流程 328
图 22-10 Rx FIFO 状态 329
图 22-11 Rx FIFO 覆盖处理 331
图 23-1 YUV444 数据存储格式 365
图 23-2 YUV422 数据存储格式 366
图 24-1 帧结构图 377
图 24-2 子帧结构图 377
图 24-3 Preamble 结构 379
图 25-1 PSD_DAC 结构框图 389

Freqchip Confidential

1. 文档约定

1.1. 适用范围

本参考手册面向应用开发人员，提供了 FR306x-C，FR309x-C，FR509x-C 系列微控制器存储与外设的完整信息。介绍芯片的功能、操作事项和使用方法。

各产品具有不同的存储器大小、封装和外设。详细说明请参考相应的数据手册。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

2. 系统概述

2.1. 概述




图 2-1 系统框图

注：框图硬件资源按照 FR30xx-C 系列最大配置罗列，各型号配置请参见相应规格书。

Freqchip Confidential

2.2. Arm MC1（CM33）处理器

MC1（CM33）处理器是一个 32 位处理器，具有低中断延迟和低调试成本的特点。处理器基于 ARMv8 架构，支持硬件浮点运算（FPU）。适用于需要高性能和低功耗的微控制器市场产品。

2.3. 存储器地址映像

表格 2-1 存储器映像

起始地址	描述		总线
0x0000_0000 ~ 0x0007_FFFF	BOOT ROM (64KB)		AHB
0x0800_0000 ~ 0x081F_FFFF	Flash 最大支持 2M byte。 Flash cache 32K Byte。 （不同型号 Flash 大小有所差异）		
0x1FFD_0000 ~ 0x1FFD_FFFF	DSP_IRAM	RAM 768K Byte。 系统 RAM 由 DSP_IRAM（供 DSP 使用，64K），CRAM（128K），SRAM0 (128K)，SRAM1 (128K)，SRAM2 (128K)，SRAM3 (128K)，DSP_DRAM（供 DSP 使用，64K）组合构成。 （FR30xx-C 系列不同型号 RAM 大小有所差异）	
0x1FFE_0000 ~ 0x1FFF_FFFF	CRAM		
0x2000_0000 ~ 0x2001_FFFF	SRAM0		
0x2002_0000 ~ 0x2003_FFFF	SRAM1		
0x2004_0000 ~ 0x2005_FFFF	SRAM2		
0x2006_0000 ~ 0x2007_FFFF	SRAM3		
0x2008_0000 ~ 0x2008_FFFF	DSP_DRAM		
0x1000_0000 ~ 0x1000_FFFF	DMAC0		
0x1001_0000 ~ 0x1001_FFFF	USBOTG		
0x4000_0000 ~ 0x4000_FFFF	SDIOH0		
0x4002_0000 ~ 0x4002_FFFF	DMAC1		
0x1013_0000 ~ 0x1013_FFFF	CRC		APB0
0x1014_0000 ~ 0x1014_FFFF	SISO efuse		
0x1015_0000 ~ 0x1015_FFFF	PIPO efuse0		
0x1016_0000 ~ 0x1016_FFFF	System Tick Timer		
0x1017_0000 ~ 0x1017_FFFF	Free Counter		
0x1018_0000 ~ 0x1018_FFFF	MCAN0		
0x1019_0000 ~ 0x1019_FFFF	MCAN1		
0x101A_0000 ~ 0x101A_FFFF	MCAN2		
0x101B_0000 ~ 0x101B_FFFF	MCAN3		

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

起始地址	描述	总线
0x101C_0000 ~ 0x101C_FFFF	PIPO efuse1	
0x5000_0000	GPIOA	APB1
0x5000_8000	GPIOB	
0x5001_0000	UART0	
0x5001_8000	UART1	
0x5002_0000	I2C0	
0x5003_0000	SPIM0	
0x5004_0000	SPIS0	
0x5005_0000	PWM0	
0x5006_0000	I2S0	
0x5007_0000	PDM0	
0x500C_0000	SPIMX8_0	
0x500D_0000	DISPLAY_CONTROLLER	
0x5010_0000	GPIOC	APB2
0x5010_8000	GPIOD	
0x5011_0000	UART2	
0x5011_8000	UART3	
0x5012_0000	I2C1	
0x5013_0000	SPIM1	
0x5014_0000	SPIS1	
0x5015_0000	PWM1	
0x5016_0000	I2S1	
0x5017_0000	PDM1	
0x5018_0000	SPDIF	
0x5019_0000	PSD_DAC	
0x501C_0000	SPIMX8_1	
0x5020_0000	GPIOE	
0x5021_0000	UART4	
0x5021_8000	UART5	
0x5022_0000	I2C2	
0x502A_0000	YUV2RGB	
0xE005_0000	System Controller	EPB
0xE006_0000	Timer0	
0xE006_0014	Timer1	

Freqchip Confidential

起始地址	描述	总线
0xE006_8000	Timer2	
0xE006_8014	Timer3	
0xE006_C000	Timer4	
0xE006_C014	Timer5	
0xE007_0000	WDT	
0xE008_0000	FRSPIM	
0xE009_0000	IPC	
0xE00A0000	CALI	
0xE00D0000	TRNG	
0xE00E0000	SARADC	

2.4. 内核中断映像

表格 2-2 中断映像表

中断号	中断源
0	Timer0
1	Timer1
2	Timer2
3	Timer3
4	DMAC0
5	DMAC1
6	SDIOH0
8	IPC
9	USBOTG
16	GPIOA
17	GPIOB
18	GPIOC
19	GPIOD
20	UART0
21	UART1
22	UART2
23	UART3
24	UART4

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

中断号	中断源
25	UART5
26	I2C0
28	I2C1
30	I2C2
32	SPIM0
33	SPIM1
35	SPIS0
36	SPIS1
37	SPIMX8_0
38	SPIMX8_1
39	I2S0
40	I2S1
42	PDM0
43	PDM1
45	SARADC
46	PSD_DAC
47	SPDIF
51	DISPLAY
52	WDT
53	CALI
54	TRNG
55	Tick
64	YUV2RGB
65	PMU
66	PMU_LVD
67	PMU_ACOK
68	PMU_WDT
69	GPIOE
70	CAN0_Line0
71	CAN0_Line1
72	CAN1_Line0
73	CAN1_Line1
74	CAN2_Line0

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

中断号	中断源
75	CAN2_Line1
76	CAN3_Line0
77	CAN3_Line1
79	PWM0
80	PWM1
81	Timer4
82	Timer5

Freqchip Confidential

3. 系统控制单元（System Controller）

3.1. 概述

系统控制单元。提供对系统时钟、内核时钟、外设时钟的管理；提供各外设的复位控制；提供 I/O 端口控制。

3.2. 时钟控制

SOC 时钟源：

- HSE_24M（外部高速时钟）- 由外部晶振/陶瓷谐振器产生。
- HSE_48M（外部高速时钟）- 由 HSE_24M（外部高速时钟）进行 2 倍频产生。
- HSI_24M（内部高速时钟）- 由内部高速 RC 振荡器产生。
- LSE（外部低速时钟） - 由外部晶振/陶瓷谐振器产生。
- LSI_32K（内部低速时钟） - 由内部低速 RC 振荡器产生。

SOC 主要时钟体系：

- CORE_HSCLK - 通过选择 HSE_24M/HIS_24M 时钟之一获得的时钟。
- SPLLCLK、AUPLLCLK – 源自 HSE_24M 时钟通过 SPLL 锁相环倍频而来。

SOC 内核时钟：

- SYSCLK – 通过选择 CORE_HSCLK、SPLLCLK（可以通过 1 到 16 时钟范围内的可编程系数进行分频的时钟）两者之一获得的时钟

SYSCLK 作为系统时钟源可以通过 1 到 16 时钟范围内的可编程系数进行分频，其最大允许频率为 192MHz。可以为 APB、AHB、CORE、RAM、DMA0…提供时钟。

外设时钟源：

- OSPI、SDIOx、SPIMX8x、SPISx、QSPI、DISPLAY 有以下时钟源可供选择，可以通过 1 到 16 时钟范围内的可编程系数进行分频
  - CORE_HSCLK
  - SPLLCLK
  - AUPLLCLK

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

- HSE_48M

SDIOx：SDIO0，SPIMX8x：SPIMX8_0/1，SPISx：SPI0/1

- USB 时钟为固定的 48M
- GPIOx、I2Cx、UARTx 有以下时钟源可供选择，GPIOx 可以通过 1 到 16 时钟范围内的可编程系数进行分频，UARTx、I2Cx 可以通过 1 到 4 时钟范围内的可编程系数进行分频
  - CORE_HSCLK
  - 2 分频的 SPLLCLK

  GPIOx：GPIOA/B/C/D/E，I2Cx：I2C0/1/2，UARTx：UART0/1/2/3/4/5
- CANx 有以下时钟源可供选择，可以通过 1 到 8 时钟范围内的可编程系数进行分频
  - CORE_HSCLK
  - 2 分频的 SPLLCLK
  - 2 分频的 AUPLLCLK
  - HSE_48M

  CANx：CAN0/1/2/3
- SPIMx、AES 有以下时钟源可供选择，SPIMx 可以通过 1 到 4 时钟范围内的可编程系数进行分频，AES 可以通过 1 到 8 时钟范围内的可编程系数进行分频
  - CORE_HSCLK
  - SPLLCLK

  SPIMx：SPIM0/1
- TIMEx、PWMx、FRSPIM 有以下时钟源可供选择，可以通过 1 到 16 时钟范围内的可编程系数进行分频
  - CORE_HSCLK

  TIMEx：TIMER0/1/2/3/4/5，TIMER0/1、TIMER2/3 与 TIMER4/5 都有单独的时钟源选择与分频，PWM：PWM0/1
- EFUSEx、APP_TICK 有以下时钟源可供选择
  - CORE_HSCLK

  EFUSEx：EFUSE0/1/2

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

- Free Counter、WDT、SYS_TICK 有以下时钟源可供选择
  - CORE_HSCLK，固定 24 分频 1MHZ。
- I2Sx 有以下时钟源可供选择，I2Sx 可以通过 1 到 16 时钟范围内的可编程系数进行分频
  - I2S_HSCLK
  - SPLLCLK
  - AUPLLCLK
  - External clock

  I2Sx：I2S0/1/2
- PSD_DAC 有以下时钟源可供选择
  - PSD_DAC_HSCLK
  - SPLLCLK
  - AUPLLCLK
  - External clock
- PDMx 有以下时钟源可供选择，可以通过 1 到 16 时钟范围内的可编程系数进行分频
  - PDM_HSCLK
  - SPLLCLK
  - External clock
  - HSE_48M

  PDMx：PDM0/1/2，每个 PDM 外设都有单独的时钟源选择与分频
- SPDIF 有以下时钟源可供选择可以通过 1 到 16 时钟范围内的可编程系数进行分频
  - SPDIF_HSCLK
  - 2 分频的 SPLLCLK
  - 2 分频的 AUPLLCLK
  - HSE_48M

详细时钟树如下，未缩放原图见附录 III：

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司




图 3-1 外设时钟配置

Freqchip Confidential




图 3-2 Audio 外设时钟配置

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.3. 系统复位

表格 3-1 系统复位源

复位源	描述
芯片上电 POR 复位	CPU 复位，所有外设复位，PMU 域复位
Reset Pin 复位	
PMU IWDT 复位	
软件调试复位	CPU 复位，所有外设复位

3.4. 系统低功耗

表格 3-2 低功耗模式

模式	描述	进入条件	退出条件
STOP	CPU 停止运行，除 CPU 外的其他模块仍可以工作。	使用 WFI 指令可以进入 STOP 模式。	任意系统中断唤醒
SLEEP	CPU 停止运行，所有外设停止运行，部分 Memory 处于 retention 模式。PMU 域保持工作。	通过 PMU 域控制进入 SLEEP 模式	任意 PMU 域中断唤醒。

Freqchip Confidential

3.5. 系统控制寄存器

3.5.1. 系统寄映像

系统寄存器基地址：0xE005_00000

表格 3-3 系统寄存器映像

地址	寄存器	寄存器描述
0xE005_0000	SOC Clock Source configure	SOC 时钟源配置
0xE005_0004	CPU BUS Clock Divider	CPU 总线时钟分频
0xE005_0008	BLOCK Clock Select	Block 时钟源选择
0xE005_000C	AUDIO Clock Select	Audio 时钟源选择
0xE005_0010	BLOCK Clock Divider0	Block0 时钟分频

Copyright© 2023 上海富芮坤微电子有限公司

地址	寄存器	寄存器描述
0xE005_0014	BLOCK Clock Divider1	Block1 时钟分频
0xE005_0018	BLOCK Clock Divider2	Block2 时钟分频
0xE005_001C	AUDIO Clock Divider	Audio 时钟分频
0xE005_0020	BUS_MEM Clock Enable	CPU 总线时钟使能
0xE005_0024	CACHE_DMAC Clock Enable	CACHE 和 DMAC 时钟使能
0xE005_0028	SDIO_CAN Clock Enable	SDIO 和 CAN 时钟使能
0xE005_002C	TIMER_WDT Clock Enable	TIMER 和 WDT 时钟使能
0xE005_0030	GPIO_PWM Clock Enable	GPIO 和 PWM 时钟使能
0xE005_0034	UART_I2C Clock Enable	UART 和 I2C 时钟使能
0xE005_0038	SPI Clock Enable	SPI 时钟使能
0xE005_003C	Algorithm Clock Enable	数字算法器时钟使能
0xE005_0040	AUDIO Device Clock Enable	Audio 时钟使能
0xE005_0044	MISC Clock Enable	MISC 时钟使能
0xE005_0048	CPU_BUS Soft Reset	CPU 总线软件复位
0xE005_004C	CACHE_DMAC Soft Reset	Cache 和 dma 软件复位
0xE005_0050	SDIO_CAN Soft Reset	SDIO 和 CAN 软件复位
0xE005_0054	TIMER_WDT Soft Reset	TIMER 和 WDT 软件复位
0xE005_0058	GPIO_PWM Soft Reset	GPIO 和 PWM 软件复位
0xE005_005C	UART_I2C Soft Reset	UART 和 I2C 软件复位
0xE005_0060	SPI Soft Reset	SPI 软件复位
0xE005_0064	HW_ENGINE Soft Reset	Engine 软件复位
0xE005_0068	AUDIO Device Soft Reset	Audio 软件复位
0xE005_006C	MISC Soft Reset	MISC 软件复位
0xE005_0080	PortA Wakeup Enable	PortA 睡眠唤醒使能
0xE005_0084	PortB Wakeup Enable	PortB 睡眠唤醒使能
0xE005_0088	PortC Wakeup Enable	PortC 睡眠唤醒使能
0xE005_008C	PortD Wakeup Enable	PortD 睡眠唤醒使能
0xE005_0090	PortE Wakeup Enable	PortE 睡眠唤醒使能
0xE005_00A0	PortA Pull Enable	PortA 上下拉使能
0xE005_00A4	PortB Pull Enable	PortB 上下拉使能
0xE005_00A8	PortC Pull Enable	PortC 上下拉使能
0xE005_00AC	PortD Pull Enable	PortD 上下拉使能
0xE005_00B0	PortE Pull Enable	PortE 上下拉使能

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

地址	寄存器	寄存器描述
0xE005_00C0	PortA Pull Select	PortA 上下拉选择
0xE005_00C4	PortB Pull Select	PortB 上下拉选择
0xE005_00C8	PortC Pull Select	PortC 上下拉选择
0xE005_00CC	PortD Pull Select	PortD 上下拉选择
0xE005_00D0	PortE Pull Select	PortE 上下拉选择
0xE005_00E0	PortA Input open circuit	PortA 输入开路控制
0xE005_00E4	PortB Input open circuit	PortB 输入开路控制
0xE005_00E8	PortC Input open circuit	PortC 输入开路控制
0xE005_00EC	PortD Input open circuit	PortD 输入开路控制
0xE005_00F0	PortE Input open circuit	PortE 输入开路控制
0xE005_0100	PORTA Drive configure	PortA 驱动能力配置
0xE005_0104	PORTB Drive configure	PortB 驱动能力配置
0xE005_0108	PORTC Drive configure	PortC 驱动能力配置
0xE005_010C	PORTD Drive configure	PortD 驱动能力配置
0xE005_0110	PORTE Drive configure	PortE 驱动能力配置
0xE005_0120	PortA Function MUX_L	PortA_L 端口复用配置
0xE005_0124	PortA Function MUX_H	PortA_H 端口复用配置
0xE005_0128	PortB Function MUX_L	PortB_L 端口复用配置
0xE005_012C	PortB Function MUX_H	PortB_H 端口复用配置
0xE005_0130	PortC Function MUX_L	PortC_L 端口复用配置
0xE005_0134	PortC Function MUX_H	PortC_H 端口复用配置
0xE005_0138	PortD Function MUX_L	PortD_L 端口复用配置
0xE005_013C	PortD Function MUX_H	PortD_H 端口复用配置
0xE005_0140	PortE Function MUX_L	PortE_L 端口复用配置
0xE005_0144	PortE Function MUX_H	PortE_H 端口复用配置
0xE005_0180	PQSP Wakeup Enable	Port QSPI 睡眠唤醒使能
0xE005_0184	PQSPI Pull Enable	Port QSPI 上下拉使能
0xE005_0188	PQSPI Pull Select	Port QSPI 上下拉
0xE005_018C	PQSPI Input Open Circuit	Port QSPI 输入开路控制
0xE005_0190	PQSPI Drive configure	Port QSPI 驱动能力配置
0xE005_0194	PQSPI Function MUX	Port QSPI 端口复用配置
0xE005_0198	POSPI Wakeup Enable	Port OSPI 睡眠唤醒使能
0xE005_019C	POSPI Pull Enable	Port OSPI 上下拉使能

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

地址	寄存器	寄存器描述
0xE005_01A0	POSPI Pull Select	Port OSPI 上下拉选择
0xE005_01A4	POSPI Input Open Circuit	Port OSPI 输入开路控制
0xE005_01A8	POSPI Drive configure	Port OSPI 驱动能力配置
0xE005_01AC	POSPI Function MUX	PORT OSPI 端口复用配置
0xE005_01B0	PQSPI Data	PORT QSPI 输入输出数据寄存器
0xE005_01B4	PQSPI Data Output Enable	PORT QSPI 输出使能
0xE005_01B8	POSPI Data	PORT OSPI 输入输出数据寄存器
0xE005_01BC	POSPI Data Output Enable	PORT OSPI 输出使能
0xE005_01DC	USB MISC	USB MISC 寄存器
0xE005_0220	I2S_TuneClock_Gate	I2S 调制时钟配置寄存器
0xE005_0224	PSD_DAC_TuneClock_Gate	PSD_DAC 调制时钟配置寄存器
0xE005_022C	PDM0_TuneClock_Gate	PDM0 调制时钟配置寄存器
0xE005_0230	PDM1_TuneClock_Gate	PDM1 调制时钟配置寄存器
0xE005_0234	SPDIF_TuneClock_Gate	SPDIF 调制时钟配置寄存器
0xE005_0238	AudioTuneCTRL	Audio 调制时钟控制寄存器
0xE005_02C0~0xE005_02FC	DMA_REQ_MUX	DMAC 外设请求 ID 配置
0xE0053000	PortA Reference Status	PortA 端口睡眠唤醒参考电平
0xE0053004	PortB Reference Status	PortB 端口睡眠唤醒参考电平
0xE0053008	PortC Reference Status	PortC 端口睡眠唤醒参考电平
0xE005300C	PortD Reference Status	PortD 端口睡眠唤醒参考电平
0xE0053010	PortE Reference Status	PortE 端口睡眠唤醒参考电平

Freqchip Confidential

3.5.2. SOC Clock Source configure（Offset 0x00）

比特	名称	属性	复位值	描述
31:10	Reserved	R/W	'd0	Reserved
9	MCU_CLK_SEL	R/W	1'b0	MCU 时钟选择 0：CORE_HSCLK (OSC24M/RC24M) 1：SPLL CLOCK
8	CORE_HSCLK_SEL	R/W	1'b0	CORE 高速时钟源选择 0：OSC_24M 1：RC24M

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
7:4	SOC_CLK_DIV	R/W	4'b0	SOC 时钟分频（MCU_CLK_SEL = 1） SYSTEM PLL CLK=SPLL_CLK/SOC_CLK_DIV+1
3	AUPLL_DIV2_EN	R/W	1'b0	AUPLL 2 分频使能。 0：Disable 1：Enable
2	SPLL_DIV2_EN	R/W	1'b0	SPLL 2 分频使能。 0：Disable 1：Enable
1	AUPLL_EN	R/W	1'b0	SPLL 使能 0：Disable 1：Enable
0	SPLL_EN	R/W	' 1'b0	AUPLL 使能 0：Disable 1：Enable

3.5.3. CPU BUS Clock Divider（Offset 0x04）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:14	APB2_RATIO	R/W	2'b00	APB2 时钟分频 APB2_PCLK=SYSCLK/AHB_CLK/(Ratio+1)
13:12	APB1_RATIO	R/W	2'b00	APB1 钟分频 APB1_PCLK= SYSCLK /AHB_CLK/(Ratio+1)
11:10	APB0_RATIO	R/W	2'b00	APB0 时钟分频 APB0_PCLK= SYSCLK /AHB_CLK/(Ratio+1)
9:8	APB_RATIO	R/W	2'b00	APB 时钟分频 APB_PCLK= SYSCLK /AHB_CLK/(Ratio+1)
7:4	Reserved	R/W	'd0	Reserved
3:0	MCU_CLK_DIV	R/W	4'h0	MCU clock 分频 SYSCLK = MCU_CLK/(DIV+1)

Freqchip Confidential

3.5.4. BLOCK Clock Select（Offset 0x08）

比特	名称	属性	复位值	描述
31:30	Reserved	R/W	'd0	Reserved
29	PWM_CLK_SEL	R/W	1'b0	PWM 时钟源选择 00：CORE_HSCLK 01：SPLL
28:27	MCAN_CLK_SEL	R/W	1'b0	MCAN 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M
26	SSIM_CLK_SEL	R/W	1'b0	SPIM 时钟源选择 00：CORE_HSCLK 01：SPLL
25:23	Reserved	R/W	'd0	Reserved
22	I2C_CLK_SEL	R/W	1'b0	I2C 时钟源选择 00：CORE_HSCLK 01：SPLL
21	UART_CLK_SEL	R/W	1'b0	UART 时钟源选择 00：CORE_HSCLK 01：SPLL
20	GPIO_CLK_SEL	R/W	1'b0	GPIO 时钟源选择 00：CORE_HSCLK 01：SPLL
19:18	DISPLAY _CLK_SEL	R/W	2'b00	DISPLAY 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M
17:16	Reserved	R/W	'd0	Reserved
15:14	MSPI1_CLK_SEL	R/W	2'b00	SPIMX8_1 时钟源选择 00：CORE_HSCLK 01：SPLL

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				10：Audio PLL 11：HSE_48M
13:12	MSPI0_CLK_SEL	R/W	2'b00	SPIMX8_0 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M
11:10	SSIS_CLK_SEL	R/W	2'b00	SPIS 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M
9:8	OSPI_CLK_SEL	R/W	2'b00	OSPI 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：reserved
7:6	QSPI1_CLK_SEL	R/W	2'b00	QSPI1 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M
5:4	QSPI0_CLK_SEL	R/W	2'b00	QSPI0 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M
3:2	Reserved	R/W	'd0	Reserved
1:0	SDIOH0_CLK_SEL	R/W	2'b00	SDIOH0 时钟源选择 00：CORE_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.5. AUDIO Clock Select（Offset 0x0C）

比特	名称	属性	复位值	描述
31:13	Reserved	R/W	'd0	Reserved
12	PSD_DAC_CLK_SEL	R/W	1'b0	PSD_DAC 时钟源选择: 01：SPLL 10：Audio PLL
11	AES_CLK_SEL	R/W	1'b0	AES 时钟源选择: 00：CORE_HSCLK 01：SPLL
10:8	Reserved	R/W	'd0	Reserved
7:6	PDM1_CLK_SEL	R/W	2'b00	PDM1 时钟源选择: 00：PDM1_HSCLK 01：Audio PLL 10：External clock 11：HSE_48M
5:4	PDM0_CLK_SEL	R/W	2'b00	PDM0 时钟源选择: 00：PDM0_HSCLK 01：Audio PLL 10：External clock 11：HSE_48M
3:2	I2S_CLK_SEL	R/W	2'b00	I2S 时钟源选择: 00：I2S_HSCLK 01：SPLL 10：Audio PLL 11：External clock
1:0	SPDIF_CLK_SEL	R/W	2'b00	SPDIF 时钟源选择: 00：SPDIF_HSCLK 01：SPLL 10：Audio PLL 11：HSE_48M

Freqchip Confidential

3.5.6. BLOCK Clock Divider0（Offset 0x10）

比特	名称	属性	复位值	描述
31:28	MSPI1_CLK_DIV	R/W	4'b0	SPIMX8_1 参考时钟分频 spimx8_1_clk=source_clk/(DIV+1)
27:24	MSPI0_CLK_DIV	R/W	4'b0	SPIMX8_0 参考时钟分频 spimx8_0_clk=source_clk/(DIV+1)
23:20	SSIS_CLK_DIV	R/W	4'b0	SPIS 参考时钟分频 spis_clk=source_clk/(DIV+1)
19:16	OSPI_CLK_DIV	R/W	4'b0	OSPI 参考时钟分频 ospi_clk=source_clk/(DIV+1)
15:12	QSPI1_CLK_DIV	R/W	4'b0	QSPI1 参考时钟分频 qspi1_clk=source_clk/(DIV+1)
11:8	QSPI0_CLK_DIV	R/W	4'b0	QSPI0 参考时钟分频 qspi0_clk=source_clk/(DIV+1)
7:4	Reserved	R/W	'd0	Reserved
3:0	SDIOH0_CLK_DIV	R/W	4'b0	SDIOH0 参考时钟分频 sdioh_clk=source_clk/(DIV+1)

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.7. BLOCK Clock Divider1（Offset 0x14）

比特	名称	属性	复位值	描述
31:30	Reserved	R/W	'd0	Reserved
29:28	SSIM_CLK_DIV	R/W	4'b0	SPIM 参考时钟分频 spim_clk=source_clk/(DIV+1)
27:14	Reserved	R/W	'd0	Reserved
13:12	I2C_CLK_DIV	R/W	2'b0	I2C 参考时钟分频 i2c_clk=source_clk/(DIV+1)
11:10	Reserved	R/W	'd0	Reserved
9:8	UART_CLK_DIV	R/W	2'b0	UART 参考时钟分频 uart_clk=source_clk/(DIV+1)
7:4	GPIO_CLK_DIV	R/W	4'b0	GPIO 参考时钟分频 gpio_clk=source_clk/(DIV+1)
3:2	Reserved	R/W	'd0	Reserved
1:0	DISPLAY_CLK_DIV	R/W	2'b0	DISPLAY 参考时钟分频 parallel_clk=source_clk/(DIV+1)

3.5.8. BLOCK Clock Divider2（Offset 0x18）

比特	名称	属性	复位值	描述
31:28	Reserved	R/W	'd0	Reserved
27:24	TIMER2/3_CLK_DIV	R/W	4'b0	TIMER2/3 参考时钟分频 timer1_clk=source_clk/(DIV+1)
23:20	TIMER0/1_CLK_DIV	R/W	4'b0	TIMER0/1 参考时钟分频 timer0_clk=source_clk/(DIV+1)
19:16	Reserved	R/W	'd0	Reserved
15:12	FRSPIM_CLK_DIV	R/W	4'b0	FRSPIM 参考时钟分频 prspim_clk=source_clk/(DIV+1)
11:8	PWM_CLK_DIV	R/W	4'b0	PWM 参考时钟分频 pwm_clk=source_clk/(DIV+1)
7	Reserved	R/W	'd0	Reserved
6:4	MCAN_CLK_DIV	R/W	3'b0	MACN 参考时钟分频 mcan_clk=source_clk/(DIV+1)

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
3:0	Reserved	R/W	'd0	Reserved

3.5.9. AUDIO Clock Divider（Offset 0x1C）

比特	名称	属性	复位值	描述
31:28	TIMER4/5_CLK_DIV	R/W	4'b0	TIMER4/5 参考时钟分频 Timer4/5_clk=source_clk/(DIV+1)
27	Reserved	R/W	'd0	Reserved
26:24	AES_CLK_DIV	R/W	4'b0	AES 参考时钟分频 aes_clk=source_clk/(DIV+1)
23:16	Reserved	R/W	'd0	Reserved
15:12	PDM1_CLK_DIV	R/W	4'b0	PDM1 参考时钟分频 pdm1_clk=source_clk/(DIV+1)
11:8	PDM0_CLK_DIV	R/W	4'b0	PDM0 参考时钟分频 pdm0_clk=source_clk/(DIV+1)
7:4	I2S_CLK_DIV	R/W	4'b0	I2S 参考时钟分频 i2s_clk=source_clk/(DIV+1)
3:0	SPDIF_CLK_DIV	R/W	4'b0	SPDIF 参考时钟分频 spdif_clk=source_clk/(DIV+1)

Freqchip Confidential

3.5.10. BUS_MEM Clock Enable（Offset 0x20）

比特	名称	属性	复位值	描述
31:18	Reserved	R/W	'd0	Reserved
17	SRAM3_CLKEN	R/W	1'b1	SRAM3 时钟使能
16	OSPI_P_CLKEN	R/W	1'b0	OSPI_P 时钟使能
15	QSPI1_P_CLKEN	R/W	1'b0	QSPI1_P 时钟使能
14	QSPI0_P_CLKEN	R/W	1'b0	QSPI0_P 时钟使能
13	Reserved	R/W	'd0	Reserved
12	BOOT_ROM_CLKEN	R/W	1'b1	BOOT_ROM 时钟使能
11	SRAM2_CLKEN	R/W	1'b1	SRAM2 时钟使能

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
10	SRAM1_CLKEN	R/W	1'b1	SRAM1 时钟使能
9	SRAM0_CLKEN	R/W	1'b1	SRAM0 时钟使能
8	CRAM1_CLKEN	R/W	1'b1	CRAM1 时钟使能
7	CRAM0_CLKEN	R/W	1'b1	CRAM0 时钟使能
6	APB2_CLKEN	R/W	1'b0	APB2 时钟使能
5	APB1_CLKEN	R/W	1'b0	APB1 时钟使能
4	APB0_CLKEN	R/W	1'b0	APB0 时钟使能
3	APB_CLKEN	R/W	1'b0	APB 时钟使能
2	SYS_BUS_GCLKEN	R/W	1'b0	SYS_BUS 时钟使能
1	CODE_BUS_CLKEN	R/W	1'b0	CODE_BUS 时钟使能
0	CM33_MAS_CLKEN	R/W	1'b0	CM33_MAS 时钟使能

3.5.11. CACHE_DMAC Clock Enable（Offset 0x24）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	'd0	Reserved
3	DMAC1_CLKEN	R/W	1'b0	DMAC1 时钟使能
2	DMAC0_CLKEN	R/W	1'b0	DMAC0 时钟使能
1	AHBC_CLKEN	R/W	1'b0	AHBC 时钟使能
0	PFC_CLKEN	R/W	1'b0	PFC 时钟使能

3.5.12. SDIO_CAN Clock Enable（Offset 0x28）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	'd0	Reserved
5	MCAN3_GCLKEN	R/W	1'b0	MCAN3 时钟使能
4	MCAN2_GCLKEN	R/W	1'b0	MCAN2 时钟使能
3	MCAN1_GCLKEN	R/W	1'b0	MCAN1 时钟使能
2	MCAN0_GCLKEN	R/W	1'b0	MCAN0 时钟使能
1	Reserved	R/W	'd0	Reserved
0	SDIOH0_GCLKEN	R/W	1'b0	SDIOH0 时钟使能

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.13. TIMER_WDT Clock Enable（Offset 0x2C）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	'd0	Reserved
7	TIMER5_CLKEN	R/W	1'b0	TIMER5 时钟使能
6	TIMER4_CLKEN	R/W	1'b0	TIMER4 时钟使能
5	Reserved	R/W	'd0	Reserved
4	WDT0_CLKEN	R/W	1'b0	WDT 时钟使能
3	TIMER3_CLKEN	R/W	1'b0	TIMER3 时钟使能
2	TIMER2_CLKEN	R/W	1'b0	TIMER2 时钟使能
1	TIMER1_CLKEN	R/W	1'b0	TIMER1 时钟使能
0	TIMER0_CLKEN	R/W	1'b0	TIMER0 时钟使能

3.5.14. GPIO_PWM Clock Enable（Offset 0x30）

比特	名称	属性	复位值	描述
31:7	Reserved	R/W	'd0	Reserved
6	GPIOE_CLKEN	R/W	1'b0	GPIOE 时钟使能
5	PWM1_CLKEN	R/W	1'b0	PWM1 时钟使能
4	PWM0_CLKEN	R/W	1'b0	PWM0 时钟使能
3	GPIOD_CLKEN	R/W	1'b0	GPIOD 时钟使能
2	GPIOC_CLKEN	R/W	1'b0	GPIOC 时钟使能
1	GPIOB_CLKEN	R/W	1'b0	GPIOB 时钟使能
0	GPIOA_CLKEN	R/W	1'b0	GPIOA 时钟使能

3.5.15. UART_I2C Clock Enable（Offset 0x34）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	'd0	Reserved
10	I2C2_CLKEN	R/W	1'b0	I2C2 时钟使能
9	Reserved	R/W	'd0	Reserved
8	I2C1_CLKEN	R/W	1'b0	I2C1 时钟使能

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

7	Reserved	R/W	'd0	Reserved
6	I2C0_CLKEN	R/W	1'b0	I2C0 时钟使能
5	UART5_CLKEN	R/W	1'b0	UART5 时钟使能
4	UART4_CLKEN	R/W	1'b0	UART4 时钟使能
3	UART3_CLKEN	R/W	1'b0	UART3 时钟使能
2	UART2_CLKEN	R/W	1'b0	UART2 时钟使能
1	UART1_CLKEN	R/W	1'b0	UART1 时钟使能
0	UART0_CLKEN	R/W	1'b0	UART0 时钟使能

3.5.16. SPI Clock Enable（Offset 0x38）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	'd0	Reserved
12	OSPI_HCLKEN	R/W	1'b0	OSPI_H 时钟使能
11	OSPI_CLKEN	R/W	1'b0	OSPI 时钟使能
10	QSPI1_HCLKEN	R/W	1'b0	QSPI1_H 时钟使能
9	QSPI1_CLKEN	R/W	1'b0	QSPI1 时钟使能
8	QSPI0_HCLKEN	R/W	1'b0	QSPI0_H 时钟使能
7	QSPI0_CLKEN	R/W	1'b0	QSPI0 时钟使能
6	MSPI1_CLKEN	R/W	1'b0	SPIMX8_1 时钟使能
5	MSPI0_CLKEN	R/W	1'b0	SPIMX8_0 时钟使能
4	SSIS1_CLKEN	R/W	1'b0	SPIS1 时钟使能
3	SSIS0_CLKEN	R/W	1'b0	SPIS0 时钟使能
2	Reserved	R/W	'd0	Reserved
1	SSIM1_CLKEN	R/W	1'b0	SPIM1 时钟使能
0	SSIM0_CLKEN	R/W	1'b0	SPIM0 时钟使能

3.5.17. Algorithm Clock Enable（Offset 0x3C）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	'd0	Reserved
11	AES_CLKEN	R/W	1'b0	AES 时钟使能

Freqchip Confidential

10	YUV2RGB_CLKEN	R/W	1'b0	YUV2RGB 时钟使能
9	Reserved	R/W	'd0	Reserved
8	CRC_CLKEN	R/W	1'b0	CRC 时钟使能
7	TRNG_CLKEN	R/W	1'b0	TRNG 时钟使能
6:0	Reserved	R/W	'd0	Reserved

3.5.18. AUDIO Device Clock Enable（Offset 0x40）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	'd0	Reserved
7	PSD_DAC_CLKEN	R/W	1'b0	PSD_DAC 时钟使能
6	Reserved	R/W	'd0	Reserved
5	PDM1_CLKEN	R/W	1'b0	PDM1 时钟使能
4	PDM0_CLKEN	R/W	1'b0	PDM0 时钟使能
3	Reserved	R/W	'd0	Reserved
2	I2S1_CLKEN	R/W	1'b0	I2S1 时钟使能
1	I2S0_CLKEN	R/W	1'b0	I2S0 时钟使能
0	SPDIF_CLKEN	R/W	1'b0	SPDIF 时钟使能

3.5.19. MISC Clock Enable（Offset 0x44）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	'd0	Reserved
10	EFUSE2_CLKEN	R/W	1'b0	EFUSE2 时钟使能
9	Free_Counter _CLKEN	R/W	1'b0	FCounter 时钟使能
8	SARADC_CLKEN	R/W	1'b0	SARADC 时钟使能
7	EFUSE1_CLKEN	R/W	1'b0	EFUSE1 时钟使能
6	EFUSE0_CLKEN	R/W	1'b0	EFUSE0 时钟使能
5	CALI_CLKEN	R/W	1'b0	CALI 时钟使能
4	FRSPIM_CLKEN	R/W	1'b0	FRSPIM 时钟使能
3	APP_IPC_CLKEN	R/W	1'b0	APP_IPC 时钟使能
2	TICK_CLKEN	R/W	1'b0	TICK 时钟使能

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
1	DISPLAY_CLKEN	R/W	1'b0	DISPLAY 时钟使能
0	USB_CLKEN	R/W	1'b0	USB 时钟使能

注：时钟使能寄存器所有 bit。写‘0’：Disable，写‘1’：Enable。

3.5.20. CPU_BUS Soft Reset（Offset 0x48）

比特	名称	属性	复位值	描述
31:17	Reserved	R/W	'd0	Reserved
16	OSPI_P_SFT_RST	R/W	1'b0	OSPI_P 复位 写‘1’复位，硬件自动清零。
15	QSPI1_P_SFT_RST	R/W	1'b0	QSPI1_P 复位 写‘1’复位，硬件自动清零。
14	QSPI0_P_SFT_RST	R/W	1'b0	QSPI0_P 复位 写‘1’复位，硬件自动清零。
13:7	Reserved	R/W	'd0	Reserved
7	SPLL_SFT_RST	R/W	1'b0	SPLL 复位 写‘1’复位，硬件自动清零。
6	APB2_SFT_RST	R/W	1'b0	APB2 复位 写‘1’复位，硬件自动清零。
5	APB1_SFT_RST	R/W	1'b0	APB1 复位 写‘1’复位，硬件自动清零。
4	APB0_SFT_RST	R/W	1'b0	APB0 复位 写‘1’复位，硬件自动清零。
3	APB_SFT_RST	R/W	1'b0	APB 复位 写‘1’复位，硬件自动清零。
2:1	Reserved	R/W	'd0	Reserved
0	CM33_MAS_SFT_RST	R/W	1'b0	CM33_MAS 复位 写‘1’复位，硬件自动清零。

3.5.21. CACHE_DMAC Soft Reset（Offset 0x4C）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	'd0	Reserved

Freqchip Confidential

比特	名称	属性	复位值	描述
3	DMAC1_ SFT_RST	R/W	1'b0	DMAC1 复位 写‘1’复位，硬件自动清零。
2	DMAC0_ SFT_RST	R/W	1'b0	DMAC0 复位 写‘1’复位，硬件自动清零。
1	AHBC_ SFT_RST	R/W	1'b0	AHBC 复位 写‘1’复位，硬件自动清零。
0	PFC_SFT_RST	R/W	1'b0	PFC 复位 写‘1’复位，硬件自动清零。

3.5.22. SDIO_CAN Soft Reset（Offset 0x50）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	'd0	Reserved
5	MCAN3_ SFT_RST	R/W	1'b0	MCAN3 复位 写‘1’复位，硬件自动清零。
4	MCAN2_ SFT_RST	R/W	1'b0	MCAN2 复位 写‘1’复位，硬件自动清零。
3	MCAN1_ SFT_RST	R/W	1'b0	MCAN1 复位 写‘1’复位，硬件自动清零。
2	MCAN0_ SFT_RST	R/W	1'b0	MCAN0 复位 写‘1’复位，硬件自动清零。
1	Reserved	R/W	'd0	Reserved
0	SDIOH0_SFT_RST	R/W	1'b0	SDIOH0 复位 写‘1’复位，硬件自动清零。

3.5.23. TIMER_WDT Soft Reset（Offset 0x54）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	'd0	Reserved
7	TIMER5_ SFT_RST	R/W	1'b0	TIMER5 复位 写‘1’复位，硬件自动清零。

Freqchip Confidential

比特	名称	属性	复位值	描述
6	TIMER4_ SFT_RST	R/W	1'b0	TIMER4 复位 写‘1’复位，硬件自动清零。
5	Reserved	R/W	'd0	Reserved
4	WDT_ SFT_RST	R/W	1'b0	WDT 复位 写‘1’复位，硬件自动清零。
3	TIMER3_ SFT_RST	R/W	1'b0	TIMER3 复位 写‘1’复位，硬件自动清零。
2	TIMER2_ SFT_RST	R/W	1'b0	TIMER2 复位 写‘1’复位，硬件自动清零。
1	TIMER1_SFT_RST	R/W	1'b0	TIMER1 复位 写‘1’复位，硬件自动清零。
0	TIMER0_SFT_RST		1'b0	APP_TIMER0 复位 写‘1’复位，硬件自动清零。

3.5.24. GPIO_PWM Soft Reset（Offset 0x58）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	'd0	Reserved
7	GPIOE_ SFT_RST	R/W	1'b0	GPIOE 复位 写‘1’复位，硬件自动清零。
6	Reserved	R/W	'd0	Reserved
5	PWM1_SFT_RST	R/W	1'b0	PWM1 复位 写‘1’复位，硬件自动清零。
4	PWM0_ SFT_RST	R/W	1'b0	PWM0 复位 写‘1’复位，硬件自动清零。
3	GPIOD_ SFT_RST	R/W	1'b0	GPIOD 复位 写‘1’复位，硬件自动清零。
2	GPIOC_ SFT_RST	R/W	1'b0	GPIOC 复位 写‘1’复位，硬件自动清零。
1	GPIOB_ SFT_RST	R/W	1'b0	GPIOB 复位 写‘1’复位，硬件自动清零。
0	GPIOA_ SFT_RST	R/W	1'b0	GPIOA 复位

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				写‘1’复位，硬件自动清零。

3.5.25. UART_I2C Soft Reset（Offset 0x5C）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	'd0	Reserved
10	I2C2_ SFT_RST	R/W	1'b0	I2C2 复位 写‘1’复位，硬件自动清零。
9	Reserved	R/W	'd0	Reserved
8	I2C1_ SFT_RST	R/W	1'b0	I2C1 复位 写‘1’复位，硬件自动清零。
7	Reserved	R/W	'd0	Reserved
6	I2C0_ SFT_RST	R/W	1'b0	I2C0 复位 写‘1’复位，硬件自动清零。
5	UART5_ SFT_RST	R/W	1'b0	UART5 复位 写‘1’复位，硬件自动清零。
4	UART4_ SFT_RST	R/W	1'b0	UART4 复位 写‘1’复位，硬件自动清零。
3	UART3_ SFT_RST	R/W	1'b0	UART3 复位 写‘1’复位，硬件自动清零。
2	UART2_ SFT_RST	R/W	1'b0	UART2 复位 写‘1’复位，硬件自动清零。
1	UART1_ SFT_RST	R/W	1'b0	UART1 复位 写‘1’复位，硬件自动清零。
0	UART0_SFT_RST	R/W	1'b0	UART0 复位 写‘1’复位，硬件自动清零。

3.5.26. SPI Soft Reset（Offset 0x60）

比特	名称	属性	复位值	描述
31:13	Reserved	R/W	'd0	Reserved

Freqchip Confidential

比特	名称	属性	复位值	描述
12	OSPI_ REF_SFT_RST	R/W	1'b0	OSPI_REF 复位 写‘1’复位，硬件自动清零。
11	OSPI_ SFT_RST	R/W	1'b0	OSPI 复位 写‘1’复位，硬件自动清零。
10	QSPI1_ REF_SFT_RST	R/W	1'b0	QSPI1_REF 复位 写‘1’复位，硬件自动清零。
9	QSPI1_ SFT_RST	R/W	1'b0	QSPI1 复位 写‘1’复位，硬件自动清零。
8	QSPI0_REF_SFT_RST	R/W	1'b0	QSPI0_REF 复位 写‘1’复位，硬件自动清零。
7	QSPI0_ SFT_RST	R/W	1'b0	QSPI0 复位 写‘1’复位，硬件自动清零。
6	MSPI1_ SFT_RST	R/W	1'b0	SPIMX8_1 复位 写‘1’复位，硬件自动清零。
5	MSPI0_ SFT_RST	R/W	1'b0	SPIMX8_0 复位 写‘1’复位，硬件自动清零。
4	SSIS1_ SFT_RST	R/W	1'b0	SPIS1 复位 写‘1’复位，硬件自动清零。
3	SSIS0_ SFT_RST	R/W	1'b0	SPIS0 复位 写‘1’复位，硬件自动清零。
2	Reserved	R/W	'd0	Reserved
1	SSIM1_ SFT_RST	R/W	1'b0	SPIM1 复位 写‘1’复位，硬件自动清零。
0	SSIM0_SFT_RST	R/W	1'b0	SPIM0 复位 写‘1’复位，硬件自动清零。

3.5.27. Algorithm Soft Reset（Offset 0x64）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	'd0	Reserved
11	AES_ SFT_RST	R/W	1'b0	AES 复位 写‘1’复位，硬件自动清零。

Freqchip Confidential

比特	名称	属性	复位值	描述
10	YUV2RGB_SFT_RST	R/W	1'b0	YUV2RGB 复位 写‘1’复位，硬件自动清零。
9	Reserved	R/W	'd0	Reserved
8	CRC_ SFT_RST	R/W	1'b0	CRC 复位 写‘1’复位，硬件自动清零。
7	TRNG_ SFT_RST	R/W	1'b0	TRNG 复位 写‘1’复位，硬件自动清零。
6:0	Reserved	R/W	'd0	Reserved

3.5.28. AUDIO Device Soft Reset（Offset 0x68）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	'd0	Reserved
7	PSD_DAC_ SFT_RST	R/W	1'b0	PSD_DAC 复位 写‘1’复位，硬件自动清零。
6	Reserved	R/W	'd0	Reserved
5	PDM1_ SFT_RST	R/W	1'b0	PDM1 复位 写‘1’复位，硬件自动清零。
4	PDM0_ SFT_RST	R/W	1'b0	PDM0 复位 写‘1’复位，硬件自动清零。
3	Reserved	R/W	'd0	Reserved
2	I2S1_ SFT_RST	R/W	1'b0	I2S1 复位 写‘1’复位，硬件自动清零。
1	I2S0_ SFT_RST	R/W	1'b0	I2S0 复位 写‘1’复位，硬件自动清零。
0	SPDIF_SFT_RST	R/W	1'b0	SPDIF 复位 写‘1’复位，硬件自动清零。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.29. MISC Soft Reset（Offset 0x6C）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	'd0	Reserved
10	EFUSE2_ SFT_RST	R/W	1'b0	EFUSE2 复位 写‘1’复位，硬件自动清零。
9	Free_Counter_ SFT_RST	R/W	1'b0	Free_Counter 复位 写‘1’复位，硬件自动清零。
8	SARADC_ SFT_RST	R/W	1'b0	SARADC 复位 写‘1’复位，硬件自动清零。
7	EFUSE1_ SFT_RST	R/W	1'b0	EFUSE1 复位 写‘1’复位，硬件自动清零。
6	EFUSE0_ SFT_RST	R/W	1'b0	EFUSE0 复位 写‘1’复位，硬件自动清零。
5	CALI_ SFT_RST	R/W	1'b0	CALI 复位 写‘1’复位，硬件自动清零。
4	FRSPIM_ SFT_RST	R/W	1'b0	FRSPIM 复位 写‘1’复位，硬件自动清零。
3	APP_IPC_ SFT_RST	R/W	1'b0	APP_IPC 复位 写‘1’复位，硬件自动清零。
2	TICK_ SFT_RST	R/W	1'b0	TICK 复位 写‘1’复位，硬件自动清零。
1	DISPLAY _ SFT_RST	R/W	1'b0	DISPLAY 复位 写‘1’复位，硬件自动清零。
0	USB_ SFT_RST	R/W	1'b0	USB 复位 写‘1’复位，硬件自动清零。

3.5.30. PortA Wakeup Enable（Offset 0x80）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortA_WakeupEN	R/W	16'b0	PortA 睡眠唤醒使能。 Bit[0]对应 PortA0，1bit 对应 1 引脚

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：Disable 1：Enable

3.5.31. PortB Wakeup Enable（Offset 0x84）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortB_WakeupEN	R/W	16'b0	PortB 睡眠唤醒使能。 Bit[0]对应 PortB0，1bit 对应 1 引脚 0：Disable 1：Enable

3.5.32. PortC Wakeup Enable（Offset 0x88）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortC_WakeupEN	R/W	16'b0	PortC 睡眠唤醒使能。 Bit[0]对应 PortC0，1bit 对应 1 引脚 0：Disable 1：Enable

3.5.33. PortD Wakeup Enable（Offset 0x8C）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortD_WakeupEN	R/W	16'b0	PortD 睡眠唤醒使能。 Bit[0]对应 PortD0，1bit 对应 1 引脚 0：Disable 1：Enable

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.34. PortE Wakeup Enable（Offset 0x90）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortE_WakeupEN	R/W	16'b0	PortE 睡眠唤醒使能。 Bit[0]对应 PortE0，1bit 对应 1 引脚 0：Disable 1：Enable

3.5.35. PortA Pull Enable（Offset 0xA0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortA_PE	R/W	16'b0	PortA 上下拉使能（高电平有效） Bit[0]对应 PortA0，1bit 对应 1 引脚

3.5.36. PortB Pull Enable（Offset 0xA4）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortB_PE	R/W	16'b0	PortB 上下拉使能（高电平有效） Bit[0]对应 PortB0，1bit 对应 1 引脚

3.5.37. PortC Pull Enable（Offset 0xA8）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortC_PE	R/W	16'b0	PortC 上下拉使能（高电平有效） Bit[0]对应 PortC0，1bit 对应 1 引脚

Freqchip Confidential

3.5.38. PortD Pull Enable（Offset 0xAC）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortD_PE	R/W	16'b0	PortD 上下拉使能（高电平有效） Bit[0]对应 PortD0，1bit 对应 1 引脚

3.5.39. PortE Pull Enable（Offset 0xB0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortE_PE	R/W	16'b0	PortE 上下拉使能（高电平有效） Bit[0]对应 PortE0，1bit 对应 1 引脚

3.5.40. PortA Pull Select（Offset 0xC0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortA_PS	R/W	16'b0	PortA 上下拉选择 0：下拉 1：上拉 Bit[0]对应 PortA0，1bit 对应 1 引脚

3.5.41. PortB Pull Select（Offset 0xC4）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortB_PS	R/W	16'b0	PortB 上下拉选择 0：下拉 1：上拉 Bit[0]对应 PortB0，1bit 对应 1 引脚

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.42. PortC Pull Select（Offset 0xC8）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortC_PS	R/W	16'b0	PortC 上下拉选择 0：下拉 1：上拉 Bit[0]对应 PortC0，1bit 对应 1 引脚

3.5.43. PortD Pull Select（Offset 0xCC）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortD_PS	R/W	16'b0	PortD 上下拉选择 0：下拉 1：上拉 Bit[0]对应 PortD0，1bit 对应 1 引脚

3.5.44. PortE Pull Select（Offset 0xD0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortE_PS	R/W	16'b0	PortE 上下拉选择 0：下拉 1：上拉 Bit[0]对应 PortE0，1bit 对应 1 引脚

3.5.45. PortA Input open circuit（Offset 0xE0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortA_IOC	R/W	16'b0	PortA 端口输入开路控制。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				Bit[0]对应 PortA0，1bit 对应 1 引脚 0：输入开路 1：输入正常

3.5.46. PortB Input open circuit（Offset 0xE4）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortB_IOC	R/W	16'b0	PortB 端口输入开路控制。 Bit[0]对应 PortB0，1bit 对应 1 引脚 0：输入开路 1：输入正常

3.5.47. PortC Input open circuit（Offset 0xE8）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortC_IOC	R/W	16'b0	PortC 端口输入开路控制。 Bit[0]对应 PortC0，1bit 对应 1 引脚 0：输入开路 1：输入正常

3.5.48. PortD Input open circuit（Offset 0xEC）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortD_IOC	R/W	16'b0	PortD 端口输入开路控制。 Bit[0]对应 PortD0，1bit 对应 1 引脚 0：输入开路 1：输入正常

Freqchip Confidential

3.5.49. PortE Input open circuit（Offset 0xF0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortE_IOC	R/W	16'b0	PortE 端口输入开路控制。 Bit[0]对应 PortE0，1bit 对应 1 引脚 0：输入开路 1：输入正常

3.5.50. PORTA Drive configure（Offset 0x100）

比特	名称	属性	复位值	描述
31:0	PortA_DS	R/W	32'b0	PA0~PA15 上拉电阻选择 00：8mA 01：12mA 10：16mA 11：24mA Bit[1]和 Bit[0]对应 PortA0，2bit 对应 1 引脚

3.5.51. PORTB Drive configure（Offset 0x104）

比特	名称	属性	复位值	描述
31:0	PortB_DS	R/W	32'b0	PB0~PB15 驱动能力选择 00：8mA 01：12mA 10：16mA 11：24mA Bit[1]和 Bit[0]对应 PortB0，2bit 对应 1 引脚

3.5.52. PORTC Drive configure（Offset 0x108）

比特	名称	属性	复位值	描述

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

31:0	PortC_DS	R/W	32'b0	PC0~PC15 驱动能力选择 00：8mA 01：12mA 10：16mA 11：24mA Bit[1]和 Bit[0]对应 PortC0，2bit 对应 1 引脚

3.5.53. PORTD Drive configure（Offset 0x10C）

比特	名称	属性	复位值	描述
31:0	PortD_DS	R/W	32'b0	PD0~PD15 驱动能力选择 00：8mA 01：12mA 10：16mA 11：24mA Bit[1]和 Bit[0]对应 PortD0，2bit 对应 1 引脚

3.5.54. PORTE Drive configure（Offset 0x110）

比特	名称	属性	复位值	描述
31:0	PortE_DS	R/W	32'b0	PE0~PE15 驱动能力选择 00：8mA 01：12mA 10：16mA 11：24mA Bit[1]和 Bit[0]对应 PortE0，2bit 对应 1 引脚

3.5.55. PortA Function MUX_L（Offset 0x120）

比特	名称	属性	复位值	描述
31:28	PA7_MUX	R/W	4'h0	PA7 复用功能配置。配置值：0x0 ~ 0xF
27:24	PA6_MUX	R/W	4'h0	PA6 复用功能配置。配置值：0x0 ~ 0xF

Freqchip Confidential

比特	名称	属性	复位值	描述
23:20	PA5_MUX	R/W	4'h0	PA5 复用功能配置。配置值：0x0 ~ 0xF
19:16	PA4_MUX	R/W	4'h0	PA4 复用功能配置。配置值：0x0 ~ 0xF
15:12	PA3_MUX	R/W	4'h0	PA3 复用功能配置。配置值：0x0 ~ 0xF
11:8	PA2_MUX	R/W	4'h0	PA2 复用功能配置。配置值：0x0 ~ 0xF
7:4	PA1_MUX	R/W	4'h0	PA1 复用功能配置。配置值：0x0 ~ 0xF
3:0	PA0_MUX	R/W	4'h0	PA0 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.56. PortA Function MUX_H（Offset 0x124）

比特	名称	属性	复位值	描述
31:28	PA15_MUX	R/W	4'h0	PA15 复用功能配置。配置值：0x0 ~ 0xF
27:24	PA14_MUX	R/W	4'h0	PA14 复用功能配置。配置值：0x0 ~ 0xF
23:20	PA13_MUX	R/W	4'h0	PA13 复用功能配置。配置值：0x0 ~ 0xF
19:16	PA12_MUX	R/W	4'h0	PA12 复用功能配置。配置值：0x0 ~ 0xF
15:12	PA11_MUX	R/W	4'h0	PA11 复用功能配置。配置值：0x0 ~ 0xF
11:8	PA10_MUX	R/W	4'h0	PA10 复用功能配置。配置值：0x0 ~ 0xF
7:4	PA9_MUX	R/W	4'h0	PA9 复用功能配置。配置值：0x0 ~ 0xF
3:0	PA8_MUX	R/W	4'h0	PA8 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.57. PortB Function MUX_L（Offset 0x128）

比特	名称	属性	复位值	描述
31:28	PB7_MUX	R/W	4'h0	PB7 复用功能配置。配置值：0x0 ~ 0xF
27:24	PB6_MUX	R/W	4'h0	PB6 复用功能配置。配置值：0x0 ~ 0xF
23:20	PB5_MUX	R/W	4'h0	PB5 复用功能配置。配置值：0x0 ~ 0xF
19:16	PB4_MUX	R/W	4'h0	PB4 复用功能配置。配置值：0x0 ~ 0xF
15:12	PB3_MUX	R/W	4'h0	PB3 复用功能配置。配置值：0x0 ~ 0xF
11:8	PB2_MUX	R/W	4'h0	PB2 复用功能配置。配置值：0x0 ~ 0xF
7:4	PB1_MUX	R/W	4'h0	PB1 复用功能配置。配置值：0x0 ~ 0xF
3:0	PB0_MUX	R/W	4'h0	PB0 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

Freqchip Confidential

3.5.58. PortB Function MUX_H（Offset 0x12C）

比特	名称	属性	复位值	描述
31:28	PB15_MUX	R/W	4'h0	PB15 复用功能配置。配置值：0x0 ~ 0xF
27:24	PB14_MUX	R/W	4'h0	PB14 复用功能配置。配置值：0x0 ~ 0xF
23:20	PB13_MUX	R/W	4'h0	PB13 复用功能配置。配置值：0x0 ~ 0xF
19:16	PB12_MUX	R/W	4'h0	PB12 复用功能配置。配置值：0x0 ~ 0xF
15:12	PB11_MUX	R/W	4'h0	PB11 复用功能配置。配置值：0x0 ~ 0xF
11:8	PB10_MUX	R/W	4'h0	PB10 复用功能配置。配置值：0x0 ~ 0xF
7:4	PB9_MUX	R/W	4'h0	PB9 复用功能配置。配置值：0x0 ~ 0xF
3:0	PB8_MUX	R/W	4'h0	PB8 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.59. PortC Function MUX_L（Offset 0x130）

比特	名称	属性	复位值	描述
31:28	PC7_MUX	R/W	4'h0	PC7 复用功能配置。配置值：0x0 ~ 0xF
27:24	PC6_MUX	R/W	4'h0	PC6 复用功能配置。配置值：0x0 ~ 0xF
23:20	PC5_MUX	R/W	4'h0	PC5 复用功能配置。配置值：0x0 ~ 0xF
19:16	PC4_MUX	R/W	4'h0	PC4 复用功能配置。配置值：0x0 ~ 0xF
15:12	PC3_MUX	R/W	4'h0	PC3 复用功能配置。配置值：0x0 ~ 0xF
11:8	PC2_MUX	R/W	4'h0	PC2 复用功能配置。配置值：0x0 ~ 0xF
7:4	PC1_MUX	R/W	4'h0	PC1 复用功能配置。配置值：0x0 ~ 0xF
3:0	PC0_MUX	R/W	4'h0	PC0 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.60. PortC Function MUX_H（Offset 0x134）

比特	名称	属性	复位值	描述
31:28	PC15_MUX	R/W	4'h0	PC15 复用功能配置。配置值：0x0 ~ 0xF
27:24	PC14_MUX	R/W	4'h0	PC14 复用功能配置。配置值：0x0 ~ 0xF
23:20	PC13_MUX	R/W	4'h0	PC13 复用功能配置。配置值：0x0 ~ 0xF
19:16	PC12_MUX	R/W	4'h0	PC12 复用功能配置。配置值：0x0 ~ 0xF
15:12	PC11_MUX	R/W	4'h0	PC11 复用功能配置。配置值：0x0 ~ 0xF
11:8	PC10_MUX	R/W	4'h0	PC10 复用功能配置。配置值：0x0 ~ 0xF
7:4	PC9_MUX	R/W	4'h0	PC9 复用功能配置。配置值：0x0 ~ 0xF

Freqchip Confidential

比特	名称	属性	复位值	描述
3:0	PC8_MUX	R/W	4'h0	PC8 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.61. PortD Function MUX_L（Offset 0x138）

比特	名称	属性	复位值	描述
31:28	PD7_MUX	R/W	4'h0	PD7 复用功能配置。配置值：0x0 ~ 0xF
27:24	PD6_MUX	R/W	4'h0	PD6 复用功能配置。配置值：0x0 ~ 0xF
23:20	PD5_MUX	R/W	4'h0	PD5 复用功能配置。配置值：0x0 ~ 0xF
19:16	PD4_MUX	R/W	4'h0	PD4 复用功能配置。配置值：0x0 ~ 0xF
15:12	PD3_MUX	R/W	4'h0	PD3 复用功能配置。配置值：0x0 ~ 0xF
11:8	PD2_MUX	R/W	4'h0	PD2 复用功能配置。配置值：0x0 ~ 0xF
7:4	PD1_MUX	R/W	4'h0	PD1 复用功能配置。配置值：0x0 ~ 0xF
3:0	PD0_MUX	R/W	4'h0	PD0 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.62. PortD Function MUX_H（Offset 0x13C）

比特	名称	属性	复位值	描述
31:28	PD15_MUX	R/W	4'h0	PD15 复用功能配置。配置值：0x0 ~ 0xF
27:24	PD14_MUX	R/W	4'h0	PD14 复用功能配置。配置值：0x0 ~ 0xF
23:20	PD13_MUX	R/W	4'h0	PD13 复用功能配置。配置值：0x0 ~ 0xF
19:16	PD12_MUX	R/W	4'h0	PD12 复用功能配置。配置值：0x0 ~ 0xF
15:12	PD11_MUX	R/W	4'h0	PD11 复用功能配置。配置值：0x0 ~ 0xF
11:8	PD10_MUX	R/W	4'h0	PD10 复用功能配置。配置值：0x0 ~ 0xF
7:4	PD9_MUX	R/W	4'h0	PD9 复用功能配置。配置值：0x0 ~ 0xF
3:0	PD8_MUX	R/W	4'h0	PD8 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.63. PortE Function MUX_L（Offset 0x140）

比特	名称	属性	复位值	描述
31:28	PE7_MUX	R/W	4'h0	PE7 复用功能配置。配置值：0x0 ~ 0xF
27:24	PE6_MUX	R/W	4'h0	PE6 复用功能配置。配置值：0x0 ~ 0xF
23:20	PE5_MUX	R/W	4'h0	PE5 复用功能配置。配置值：0x0 ~ 0xF

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

19:16	PE4_MUX	R/W	4'h0	PE4 复用功能配置。配置值：0x0 ~ 0xF
15:12	PE3_MUX	R/W	4'h0	PE3 复用功能配置。配置值：0x0 ~ 0xF
11:8	PE2_MUX	R/W	4'h0	PE2 复用功能配置。配置值：0x0 ~ 0xF
7:4	PE1_MUX	R/W	4'h0	PE1 复用功能配置。配置值：0x0 ~ 0xF
3:0	PE0_MUX	R/W	4'h0	PE0 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.64. PortE Function MUX_H（Offset 0x144）

比特	名称	属性	复位值	描述
31:28	PE15_MUX	R/W	4'h0	PE15 复用功能配置。配置值：0x0 ~ 0xF
27:24	PE14_MUX	R/W	4'h0	PE14 复用功能配置。配置值：0x0 ~ 0xF
23:20	PE13_MUX	R/W	4'h0	PE13 复用功能配置。配置值：0x0 ~ 0xF
19:16	PE12_MUX	R/W	4'h0	PE12 复用功能配置。配置值：0x0 ~ 0xF
15:12	PE11_MUX	R/W	4'h0	PE11 复用功能配置。配置值：0x0 ~ 0xF
11:8	PE10_MUX	R/W	4'h0	PE10 复用功能配置。配置值：0x0 ~ 0xF
7:4	PE9_MUX	R/W	4'h0	PE9 复用功能配置。配置值：0x0 ~ 0xF
3:0	PE8_MUX	R/W	4'h0	PE8 复用功能配置。配置值：0x0 ~ 0xF

具体功能详见附录 I。

3.5.65. PortA_AF_Status_EN（Offset 0x160）

比特	名称	属性	复位值	描述
31:10	Reserved	R/W	'd0	Reserved
15:0	PortA_AF_Status_EN	R/W	15'b0	PortA 复用端口状态查询使能（高电平有效） 1bit 对应 1 引脚

3.5.66. PortB_AF_Status_EN（Offset 0x164）

比特	名称	属性	复位值	描述
31:10	Reserved	R/W	'd0	Reserved
15:0	PortB_AF_Status_EN	R/W	15'b0	PortB 复用端口状态查询使能（高电平有效） 1bit 对应 1 引脚

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.67. PortC_AF_Status_EN（Offset 0x168）

比特	名称	属性	复位值	描述
31:10	Reserved	R/W	'd0	Reserved
15:0	PortC_AF_Status_EN	R/W	15'b0	PortC 复用端口状态查询使能（高电平有效） 1bit 对应 1 引脚

3.5.68. PortD_AF_Status_EN（Offset 0x16C）

比特	名称	属性	复位值	描述
31:10	Reserved	R/W	'd0	Reserved
15:0	PortD_AF_Status_EN	R/W	15'b0	PortD 复用端口状态查询使能（高电平有效） 1bit 对应 1 引脚

3.5.69. PortE_AF_Status_EN（Offset 0x170）

比特	名称	属性	复位值	描述
31:10	Reserved	R/W	'd0	Reserved
15:0	PortE_AF_Status_EN	R/W	15'b0	PortE 复用端口状态查询使能（高电平有效） 1bit 对应 1 引脚

3.5.70. PQSPI Wakeup Enable（Offset 0x180）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	'd0	Reserved
8:0	PQSPI _WakeupEN	R/W	9'h08	Port QSPI 睡眠唤醒使能（高电平有效） 1bit 对应 1 引脚

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.71. PQSPI Pull Enable（Offset 0x184）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	'd0	Reserved
8:0	PQSPI _PE	R/W	9'h1B2	Port QSPI 上下拉使能（高电平有效） 1bit 对应 1 引脚

3.5.72. PQSPI Pull Select（Offset 0x188）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	'd0	Reserved
8:0	PQSPI _PS	R/W	9'h1B2	Port QSPI 上下拉选择（高电平有效） 0：下拉 1：上拉 1bit 对应 1 引脚

3.5.73. PQSPI Input open circuit（Offset 0x18C）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	'd0	Reserved
8:0	PQSPI _IOC	R/W	9'h08	Port QSPI 端口输入开路控制。 1bit 对应 1 引脚 0：输入开路 1：输入正常

Freqchip Confidential

3.5.74. PQSPI Drive configure（Offset 0x190）

比特	名称	属性	复位值	描述
31:18	Reserved	R/W	'd0	Reserved
17:0	PQSPI _DS	R/W	18'b0	Port QSPI IO 驱动能力选择 00：8mA 01：12mA 10：16mA 11：24mA 2bit 对应 1 引脚

3.5.75. PQSPI Function MUX（Offset 0x194）

比特	名称	属性	复位值	描述
31:18	Reserved	R/W	'd0	Reserved
17:0	PQSPI_MUX	R/W	18'b0	Port QSPI 复用功能配置 2bit 对应 1 引脚

3.5.76. POSPI Wakeup Enable（Offset 0x198）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	'd0	Reserved
13:0	POSPI _WakeEN	R/W	14'b0	Port OSPI 睡眠唤醒使能（高电平有效） 1bit 对应 1 引脚

3.5.77. POSPI Pull Enable（Offset 0x19C）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	'd0	Reserved
13:0	POSPI _PE	R/W	14'h62B3	Port OSPI 上下拉使能（高电平有效） 1bit 对应 1 引脚

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.78. POSPI Pull Select（Offset 0x1A0）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	'd0	Reserved
13:0	POSPI _PS	R/W	14'h62B3	Port OSPI 上下拉选择（高电平有效） 0：下拉 1：上拉 1bit 对应 1 引脚

3.5.79. POSPI Input open circuit（Offset 0x1A4）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	'd0	Reserved
13:0	POSPI _IOC	R/W	14'b0	Port OSPI 端口输入开路控制。 1bit 对应 1 引脚 0：输入开路 1：输入正常

3.5.80. POSPI Drive configure（Offset 0x1A8）

比特	名称	属性	复位值	描述
31:29	Reserved	R/W	'd0	Reserved
27:0	POSPI _DS	R/W	28'b0	Port OSPI IO 驱动能力选择 00：8mA 01：12mA 10：16mA 11：24mA 2bit 对应 1 引脚

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.81. POSPI Function MUX（Offset 0x1AC）

比特	名称	属性	复位值	描述
31:29	Reserved	R/W	'd0	Reserved
27:0	POSPI_MUX	R/W	28'hFFFFFFF	Port OSPI 复用功能配置 2bit 对应 1 引脚

3.5.82. PQSPI Data（Offset 0x1B0）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	'd0	Reserved
8:0	PQSPI_DATA	R/W	9'b0	PQSPI 输入输出数据寄存器 写‘1’输出高，写‘0’输出低，读为当前引脚状态

3.5.83. PQSPI Data Output Enable（Offset 0x1B4）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	'd0	Reserved
8:0	PQSPI_OutputEN	R/W	9'h1FF	PQSPI 端口输出使能（低电平有效）

3.5.84. POSPI Data（Offset 0x1B8）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	'd0	Reserved
13:0	POSPI_DATA	R/W	14'b0	POSPI 输入输出数据寄存器 写‘1’输出高，写‘0’输出低，读为当前引脚状态

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.85. POSPI Data Output Enable（Offset 0x1BC）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	'd0	Reserved
13:0	POSPI_ OutputEN	R/W	14'h3FFF	POSPI 端口输出使能（低电平有效）

3.5.86. I2S_TuneClock_Gate（Offset 0x220）

比特	名称	属性	复位值	描述
31:16	I2S_Gate_P1	R/W	'd0	I2S 时钟调制分频系数 P1
15:0	I2S_Gate_P0	R/W	'd0	I2S 时钟调制分频系数 P0

3.5.87. PSD_DAC_TuneClock_Gate（Offset 0x224）

比特	名称	属性	复位值	描述
31:16	PSD_DAC_Gate_P1	R/W	'd0	PSD_DAC 时钟调制分频系数 P1
15:0	PSD_DAC_Gate_P0	R/W	'd0	PSD_DAC 时钟调制分频系数 P0

3.5.88. PDM0_TuneClock_Gate（Offset 0x22C）

比特	名称	属性	复位值	描述
31:16	PDM0_Gate_P1	R/W	'd0	PDM0 时钟调制分频系数 P1
15:0	PDM0_Gate_P0	R/W	'd0	PDM0 时钟调制分频系数 P0

3.5.89. PDM1_TuneClock_Gate（Offset 0x230）

比特	名称	属性	复位值	描述
31:16	PDM1_Gate_P1	R/W	'd0	PDM1 时钟调制分频系数 P1
15:0	PDM1_Gate_P0	R/W	'd0	PDM1 时钟调制分频系数 P0

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.90. SPDIF_TuneClock_Gate（Offset 0x234）

比特	名称	属性	复位值	描述
31:16	SPDIF _Gate_P1	R/W	'd0	SPDIF 时钟调制分频系数 P1
15:0	SPDIF _Gate_P0	R/W	'd0	SPDIF 时钟调制分频系数 P0

3.5.91. AudioTuneCTRL（Offset 0x238）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	'd0	Reserved
11	SPDIF _MODE	R/W	1'b0	SPDIF 调制时钟模式选择 0：模式 0 1：模式 1
10	SPDIF_TUEN_EN	R/W	1'b0	SPDIF 调制时钟使能
9	PDM1_MODE	R/W	1'b0	PDM1 调制时钟模式选择 0：模式 0 1：模式 1
8	PDM1_TUEN_EN	R/W	1'b0	PDM1 调制时钟使能
7	PDM0_MODE	R/W	1'b0	PDM0 调制时钟模式选择 0：模式 0 1：模式 1
6	PDM0_TUEN_EN	R/W	1'b0	PDM0 调制时钟使能
5:4	Reserved	R/W	'd0	Reserved
3	PSD_DAC_MODE	R/W	1'b0	PSD_DAC 调制时钟模式选择 0：模式 0 1：模式 1
2	PSD_DAC_TUEN_EN	R/W	1'b0	PSD_DAC 调制时钟使能
1	I2S_MODE	R/W	1'b0	I2S 调制时钟模式选择 0：模式 0 1：模式 1
0	I2S_TUEN_EN	R/W	1'b0	I2S 调制时钟使能

Freqchip Confidential

3.5.92. DMA_REQ_MUX（Offset 0x2C0~0x2F8）

比特	名称	属性	复位值	描述
Offset 0x2C0				
31:24	SPIMX8_1_TX	R/W	8'b0	SPIMX8_1_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	SPIMX8_1_RX	R/W	8'b0	SPIMX8_1_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	SPIMX8_0_TX	R/W	8'b0	SPIMX8_0_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	SPIMX8_0_RX	R/W	8'b0	SPIMX8_0_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2C4				
31:24	SPIM1_TX	R/W	8'b0	SPIM1_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	SPIM1_RX	R/W	8'b0	SPIM1_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	SPIM0_TX	R/W	8'b0	SPIM0_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	SPIM0_RX	R/W	8'b0	SPIM0_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2C8				
31:24	SPIS_TX	R/W	8'b0	SPIS_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	SPIS_RX	R/W	8'b0	SPIS_RX 请求分配。

Freqchip Confidential

比特	名称	属性	复位值	描述
				DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:0	Reserved	R/W	'd0	Reserved
Offset 0x2CC				
31:24	UART0_TX	R/W	8'b0	UART0_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	UART0_RX	R/W	8'b0	UART0_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	SPISX4_TX	R/W	8'b0	SPISX4_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	SPISX4_RX	R/W	8'b0	SPISX4_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2D0				
31:24	UART2_TX	R/W	8'b0	UART2_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	UART2_RX	R/W	8'b0	UART2_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	UART1_TX	R/W	8'b0	UART1_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	UART1_RX	R/W	8'b0	UART1_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2D4				
31:24	UART4_TX	R/W	8'b0	UART4_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。

Freqchip Confidential

比特	名称	属性	复位值	描述
23:16	UART4_RX	R/W	8'b0	UART4_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	UART3_TX	R/W	8'b0	UART3_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	UART3_RX	R/W	8'b0	UART3_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2D8				
31:16	Reserved	R/W	'd0	Reserved
15:8	UART5_TX	R/W	8'b0	UART5_TX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	UART5_RX	R/W	8'b0	UART5_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2DC				
31:24	DISPLAY_TRANS	R/W	8'b0	DISPLAY_TRANS 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	SPDIF_TRANS	R/W	8'b0	SPDIF_TRANS 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:0	Reserved	R/W	'd0	Reserved
Offset 0x2E0				
31:24	I2S0_TX_RIGTH	R/W	8'b0	I2S0_TX_RIGTH 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	I2S0_RX_RIGTH	R/W	8'b0	I2S0_RX_RIGTH 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	I2S0_TX_LEFT	R/W	8'b0	I2S0_TX_LEFT 请求分配。

Freqchip Confidential

比特	名称	属性	复位值	描述
				DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	I2S0_RX_LEFT	R/W	8'b0	I2S0_RX_LEFT 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2E4				
31:24	I2S1_TX_RIGTH	R/W	8'b0	I2S1_TX_RIGTH 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	I2S1_RX_RIGTH	R/W	8'b0	I2S1_RX_RIGTH 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	I2S1_TX_LEFT	R/W	8'b0	I2S1_TX_LEFT 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	I2S1_RX_LEFT	R/W	8'b0	I2S1_RX_LEFT 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2EC				
31:24	PSD_DAC_WRITE_LEFT	R/W	8'b0	PSD_DAC_WRITE_LEFT 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	Reserved	R/W	'd0	Reserved
15:8	PDM1_RX	R/W	8'b0	PDM1_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	PDM0_RX	R/W	8'b0	PDM0_RX 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
Offset 0x2F0				
31:16	Reserved	R/W	'd0	Reserved
15:8	PSD_DAC_WRITE_RIGHT	R/W	8'b0	PSD_DAC_WRITE_RIGHT 请求分配。

Freqchip Confidential

比特	名称	属性	复位值	描述
				DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	Reserved	R/W	'd0	Reserved
Offset 0x2F8				
31:24	SARADC_REQUEST	R/W	8'b0	SARADC_REQUEST 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
23:16	YUV2RGB_OUT	R/W	8'b0	YUV2RGB_OUT 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
15:8	YUV2RGB_IN	R/W	8'b0	YUV2RGB_IN 请求分配。 DMA0 请求号 1~15 对应 1~ 15，DMA1 请求号 1~15 对应 17~31。
7:0	Reserved	R/W	'd0	Reserved

3.5.93. PortA Reference Status（Offset 0x300）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortA_Reference_Status	R/W	16'd00	PortA 端口引脚监控状态参考值。 例：写入 0x01，使能 WakeupEN。当检测到 PortA0 由高变低时触发中断。

3.5.94. PortB Reference Status（Offset 0x304）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortB_Reference_Status	R/W	16'd00	PortB 端口引脚监控状态参考值。 例：写入 0x01，使能 WakeupEN。当检测到 PortB0 由高变低时触发中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3.5.95. PortC Reference Status（Offset 0x308）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortC_Reference_Status	R/W	16'd00	PortC 端口引脚监控状态参考值。 例：写入 0x01，使能 WakeupEN。当检测到 PortC0 由高变低时触发中断。

3.5.96. PortD Reference Status（Offset 0x30C）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortD_Reference_Status	R/W	16'd00	PortD 端口引脚监控状态参考值。 例：写入 0x01，使能 WakeupEN。当检测到 PortD0 由高变低时触发中断。

3.5.97. PortE Reference Status（Offset 0x310）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	PortE_Reference_Status	R/W	16'd00	PortE 端口引脚监控状态参考值。 例：写入 0x01，使能 WakeupEN。当检测到 PortE0 由高变低时触发中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

4. 通用输入输出接口（GPIO）

4.1. 概述

集成了通用数字 IO 的输入输出功能，同时在输入模式下，还支持外部中断检测处理（支持硬件防抖）。

GPIO 共有 5 组控制器，PortA、PortB、PortC、PortD、PortE。每个 GPIO 控制器都是完全独立的，没有互相共享任何资源。

4.2. 主要特性

- 5 组 GPIO 控制器
- 支持输入、输出模式，支持内部防抖

4.3. 结构框图




图 4-1 GPIO 结构框图

4.4. GPIO 寄存器

4.4.1. GPIO 寄存器映像

GPIOA 寄存器基地址：0x5000_0000

Freqchip Confidential

GPIOB 寄存器基地址：0x5000_8000

GPIOC 寄存器基地址：0x5010_0000

GPIOD 寄存器基地址：0x5010_8000

GPIOE 寄存器基地址：0x5020_0000

表格 4-1 GPIO 寄存器映像

偏移	寄存器	寄存器描述
0x00	GPIO_OutputEN	GPIO 端口输出使能寄存器
0x04	GPIO_IN_DATA	GPIO 端口输入数据寄存器
0x08	GPIO_OUT_DATA	GPIO 端口输出数据寄存器
0xC	GPIO_BIT_SET_DATA	GPIO 端口输出位操作
0x10	GPIO_BIT_ CLEAR _DATA	GPIO 端口清除位操作
0x14	EXTI_EN	EXTI 模式使能

4.4.2. GPIO_OutputEN（Offset 0x00）

比特	名称	属性	复位值	描述
15:0	GPIO_OutputEN	R/W	16'h00	GPIO 输出使能控制寄存器 1bit 对应 1 引脚 1：输出禁止 0：输出使能

4.4.3. GPIO_IN_DATA（Offset 0x04）

比特	名称	属性	复位值	描述
15:0	GPIO_IN_DATA	R	16'h00	端口输入数据寄存器 1bit 对应 1 引脚，读出当前引脚状态。

Freqchip Confidential

4.4.4. GPIO_OUT_DATA（Offset 0x08）

比特	名称	属性	复位值	描述
15:0	GPIO_OUT_DATA	R/W	16'h00	端口输出数据寄存器 1bit 对应 1 引脚，写‘1’输出高，写‘0’输出低。

4.4.5. GPIO_BIT_SET_DATA（Offset 0x0C）

比特	名称	属性	复位值	描述
31:16	BITS_RESET	W	16'h00	1bit 对应 1 引脚 0：无效 1：引脚输出低
15:0	BITS_SET	W	16'h00	1bit 对应 1 引脚 0：无效 1：引脚输出高

4.4.6. GPIO_BIT_ CLEAR _DATA（Offset 0x10）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	'd0	Reserved
15:0	BITS_RESET	W	16'h00	1bit 对应 1 引脚 0：无效 1：引脚输出低

4.4.7. EXTI_EN（Offset 0x14）

比特	名称	属性	复位值	描述
15:0	Port_EXTI_EN	R/W	16'h00	端口 EXTI 模式使能 1bit 对应 1 引脚 0：Disable 0：Enable

Freqchip Confidential

5. 外部中断控制器（EXTI）

5.1. 概述

EXTI 支持 76 路相互独立的检测电路并且可以向处理器产生中断请求。每个外部中断控制器都是完全独立的，没有互相共享任何资源。

EXTI 提供 4 种触发类型：高电平触发、低电平触发、上升沿触发、下降沿触发。每个检测电路都可以分别配置。

5.2. 主要特性

- PortA~PortD 每组 16 路，PortE 拥有 12 路
- 电平触发信号硬件防抖

5.3. EXTI 系统框图




图 5-1 EXTI 系统框图

5.4. EXTI 寄存器

5.4.1. EXTI 寄存器映像

PortA_EXTI 寄存器基地址：0x5000_0018

PortB_EXTI 寄存器基地址：0x5000_8018

PortC_EXTI 寄存器基地址：0x5010_0018

PortD_EXTI 寄存器基地址：0x5010_8018

PortE_EXTI 寄存器基地址：0x5020_0018

Freqchip Confidential

表格 5-1 EXTI 寄存器映像

偏移	寄存器	寄存器描述
0x00	EXTI_INT_EN	外部中断线使能寄存器
0x04	EXTI_INT_STATUS	中断状态寄存器
0x08	EXTI_TYPE	触发类型选择
0x0C~0x44	EXTI_CNT0~ EXTI_CNT15	中断线防抖计数值

5.4.2. EXTI_INT_EN（Offset 0x00）

比特	名称	属性	复位值	描述
15:0	EXTI_INT_EN （EXTI 请求线 0 ~ 15）	R/W	15'h00	EXTI（0~15）中断使能。 EXTI_INT_EN[7:0] 对应引脚 Pin7 ~ Pin0。 EXTI_INT_EN[15:8] 对应引脚 Pin15 ~ Pin8。 1bit 对应 1 条请求线。 0：Disable 1：Enable

5.4.3. EXTI_INT_STATUS（Offset 0x04）

比特	名称	属性	复位值	描述
15:0	EXTI_STS	R/W	15'h00	EXTI（0~15）中断状态。 EXTI_STS[7:0] 对应引脚 Pin7 ~ Pin0。 EXTI_STS[15:8] 对应引脚 Pin15 ~ Pin8。 1bit 对应 1 条请求线。 写操作：写‘1’清除状态。 读操作：读出当前中断状态。

5.4.4. EXTI_TYPE（Offset 0x08）

比特	名称	属性	复位值	描述
31:0	EXTI_TYPE	R/W	32'h00	Port 管脚 EXTI 触发类型。 2bit 对应 1 引脚。

Freqchip Confidential

比特	名称	属性	复位值	描述
				EXTI_Port_TYPE[1:0]对应 Pin0 EXTI_Port_TYPE[3:2]对应 Pin1 …… 配置类型： 00：低电平触发。 01：高电平触发。 10：上升沿触发。 11：下降沿触发。

5.4.5. EXTI_CNT0 ~ EXTI_CNT15（Offset 0x0C ~ 0x44）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:12	PRE_VAL	R/W	4'h0	EXTI（0 ~ 15）时钟预分频值。分频公式： CLK = GPIO_CLK/(1 + PRE_VAL)。
11:0	DES_CNT	R/W	12'h0	防抖滤波计数值。 当 EXTI 线上检测到触发信号，信号的持续时间超过了 DES_CNT 设置时间，中断信号置位

Freqchip Confidential

6. 通用异步收发器（UART）

6.1. 概述

UART(通用异步收发器 Universal Asynchronous Receiver/Tranimitter)提供了一种灵活的方法与其他支持标准 NRZ 异步串行数据格式的外部设备进行全双工数据交换。

6.2. 主要特性

- 支持深度 64，宽度 8bit 的 FIFO
- 支持 IrDA SIR 1.0
- 支持小数分频

6.3. 功能描述

6.3.1. 波特率计算

UART 精准波特率计算，可带有小数分频。时钟源可选 CORE_HSCLK 或 SPLL，当选择 SPLL 时钟源时 UART 时钟可实现灵活分频。

整数分频使用两个寄存器共 16bit，其中 DLL 设置低 8 位，DLH 设置高 8 位。

波特率分频计算公式：$\text{Baud Rate Divior} = \frac{\text{Serial Clock Frequency}}{16 \times \text{Required Baud Rate}} = \text{BRD}_\text{I} + \text{BRD}_\text{F}$

BRD_I：整数分频部分（DLH 寄存器、DLL 寄存器）

BRD_F：小数分频部分（DLF 寄存器）

6.3.2. IrDA SIR 1.0 协议

Infrared Data Association (IrDA) 1.0 Serial Infrared (SIR) mode 支持与以红外辐射为传输介质的远程设备进行双向数据通信。IrDA 1.0 规定最大的波特率为 115.2Kbaud。

Freqchip Confidential

IrDA SIR 物理层规定使用反相归零调制方案(RZI)，该方案用一个红外光脉冲代表逻辑‘0’。SIR 发送编码器对从 UART 输出的 NRZ(非归零)比特流进行调制。输出脉冲流被传送到一个外部输出驱动器和红外 LED。最高只支持到 115.2Kbps 速率。在正常模式里，脉冲宽度规定为一个位周期的 3/16。

SIR 接收解码器对来自红外接收器的归零位比特流进行解调，并将接收到的 NRZ 串行比特流输出到 UART。在空闲状态里，解码器输入通常是高。发送编码器输出的极性和解码器的输入相反。当解码器输入低时，检测到一个起始位。

- SIR 发送逻辑把‘0’作为高脉冲发送，把‘1’作为低电平发送。
- SIR 接收逻辑把高电平状态解释为‘1’，把低脉冲解释为‘0’。
- 发送编码器输出与解码器输入有着相反的极性。当空闲时，SIR 输出处于低状态
- 在 IrDA 模式里， STOP 位必须配置成 1 个停止位

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司




图 6-1 IrDA 框图




图 6-2 IrDA 时序示意图

6.4. Uart 寄存器

6.4.1. Uart 寄存器映像

Uart0 寄存器基地址：0x5001_0000
Uart1 寄存器基地址：0x5001_8000
Uart2 寄存器基地址：0x5011_0000
Uart3 寄存器基地址：0x5011_8000
Uart4 寄存器基地址：0x5021_0000
Uart5 寄存器基地址：0x5021_8000

Freqchip Confidential

表格 6-1 Uart 寄存器映像

偏移	寄存器	寄存器描述
0x00	DATA/DLL	数据寄存器/波特率分频整数部分低 8 位
0x04	IER/DLH	中断使能寄存器/波特率分频整数部分高 8 位
0x08	FCR/IID	FIFO 配置寄存器/中断号查询寄存器
0x0C	LCR	线控制寄存器
0x10	MCR	调制解调器控制寄存器
0x14	LSR	线状态寄存器
0x18	MSR	调制解调器状态寄存器
0x7C	USR	串口状态寄存器
0xC0	DLF	小数分频寄存器

6.4.2. DATA/DLL（Offset 0x00）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	0x0	Reserved
8:0	DATA	R/W	9'h00	数据接收发送。 **读操作：** 当启用 FIFO 时，读数据会将数据从 RxFIFO 中读出。当 RxFIFO 已满时，再次接收到新的数据，则新的数据会被丢失。 当禁用 FIFO 时，若寄存器中存在未被读取的数据，再次接收到新的数据，则新的数据会被丢失。 **写操作：** 当启用 FIFO 时，写数据会将数据写入 TxFIFO 当 TxFIFO 已满时，再次写入新数据无效。 当禁用 FIFO 时，若寄存器中存在未被发送的数据，再次写入新数据无效。

DLL 寄存器，具体如下表所示：

Freqchip Confidential

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7:0	DLL	R/W	8'h00	计算波特率分频整数部分，低 8 位。 使用详情参照波特率计算章节 注：此寄存器只有在 LCR 寄存器的 DLAB 置‘1’时可以设置，否则将映射为 DATA 寄存器

注：LCR 寄存器的 DLAB 置‘1’时是访问 DLL 寄存器描述内容，否则访问的是 DATA 寄存器内容。

6.4.3. IER/DLH（Offset 0x04）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7	PTIME	R/W	1'b0	发送阈值中断。 0：Disable 1：Enable 注：此中断要与 ETBEI 位配合使用
6:4	Reserved	R/W	0x0	Reserved
3	EDSSI	R/W	1'b0	调制解调器状态中断。中断第四优先级。 MSR 寄存器中的流控状态触发中断。 0：Disable 1：Enable
2	ELSI	R/W	1'b0	接收线路状态中断。中断第一优先级。 LSR 状态寄存器中 Overrun/parity/ framing errors, break 信号都将触发中断。 0：Disable 1：Enable
1	ETBEI	R/W	1'b0	发送寄存器空（不使用 FIFO）。 发送阈值中断（使用 FIFO 时，TxFIFO 中数据等于或小于 FCR 寄存器中 TE 所设阈值，此模式需要设置 PTIME = 1）。 中断第三优先级。 0：Disable 1：Enable 注：阈值设置参考 FCR 寄存器的 TET
0	ERBFI	R/W	1'b0	接收数据中断（不使用 FIFO）。 接收阈值中断或接收字符超时中断。（使用 FIFO 时，FIFO 中存在数据，且持续 4 字节时间没有收

Freqchip Confidential

比特	名称	属性	复位值	描述
				到新的数据时触发字符超时中断。FIFO 中接收到新数据或 CPU 从 FIFO 中读取数据都会导致超时时间重新计数）。 中断第二优先级 0：Disable 1：Enable 注：阈值设置参考 FCR 寄存器的 RT

DLH 寄存器，具体如下表所示：

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	0x0	Reserved
8:0	DLH	R/W	8'h00	计算波特率分频整数部分，高 8 位。 使用详情参照波特率计算章节 注：此寄存器只有在 LCR 寄存器的 DLAB 置‘1’时可以设置，否则将映射为 IER 寄存器

注：LCR 寄存器的 DLAB 置‘1’时可以访问此寄存器描述内容，否则访问的是 IER 寄存器内容

6.4.4. FCR/IID（Offset 0x08）

‘写’操作时将使用 FCR 寄存器描述，具体如下表所示：

比特	名称	属性	复位值	描述
31:8	Reserved	W	0x0	Reserved
7:6	RT	W	2'h0	接收中断触发阈值。 用于接收中断状态和 DMA 请求。 0x0：FIFO 中有 1 字节数据 0x1：FIFO 1/4 满 0x2：FIFO 1/2 满 0x3：FIFO 差 2 字节满
5:4	TET	W	2'h0	发送中断触发阈值。 用于发送中断状态和 DMA 请求。 0x0：FIFO 空 0x1：FIFO 中有 2 字节数据 0x2：FIFO 1/4 满 0x3：FIFO 1/2 满
3	DMAM	W	1'b0	DMA 模式选择。 0：禁用 FIFO 时 DMA 模式选择

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：启用 FIFO 时 DMA 模式选择
2	XFIFOR	W	1'b0	TxFIFO 复位。 写‘1’复位 TxFIFO，写‘0’无效。
1	RFIFOR	W	1'b0	RxFIFO 复位。 写‘1’复位 TxFIFO，写‘0’无效。
0	FIFOE	W	1'b0	FIFO 使能。 0：FIFO Disable 1：FIFO Enable

‘读’操作时将使用 IID 寄存器描述，具体如下表所示：

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
3:0	IID	R	4'h1	中断号查询。 读出当前处于活跃状态的最高优先级中断。 0x0：调制解调器状态中断（读 MSR 寄存器清除） 0x1：没有中断响应 0x2：发送空中断 0x4：接收阈值中断 0x6：接收线状态中断（读 LSR 寄存器清除） 0x7：忙碌监测终端（读 USR 寄存器清除，在 USR.BUSY='1'时，操作 LCR 寄存器会触发此中断信号） 0xC：字符超时中断（读 RxFIFO 清除）

6.4.5. LCR（Offset 0x0C）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7	DLAB	R/W	1'b0	波特率整数寄存器访问使能。 0：禁用访问 1：可以访问 DLL、DLH **注：**在初始波特率设置之后，必须清除此位，以便访问其他寄存器
6	BC	R/W	1'b0	Break 条件控制。

Freqchip Confidential

比特	名称	属性	复位值	描述
				持续拉低 Tx 线，创造 Break 条件。 0：释放 Tx 线 1：持续拉低 Tx 线
5	SP	R/W	1'b0	0/1 校验。 当 SP = 1，EPS = 1，PEN = 1 时，选择 0 校验。 当 SP = 1，EPS = 0，PEN = 1 时，选择 1 校验。 0：0/1 校验禁用 1：0/1 校验使能
4	EPS	R/W	1'b0	奇偶校验选择。 0：奇校验 1：偶校验
3	PEN	R/W	1'b0	校验使能。 0：禁用校验 1：使能校验
2	STOP	R/W	1'b0	停止位选择。 0：1 停止位 1：1.5 或 2 停止位 **注：**当 DLS 设置为‘0’时为 1.5 个停止位，选择其他配置时为 2 个停止位。
1:0	DLS	R/W	2'h0	数据长度。 0x0：数据长度为 5bit 0x1：数据长度为 6bit 0x2：数据长度为 7bit 0x3：数据长度为 8bit

6.4.6. MCR（Offset 0x10）

比特	名称	属性	复位值	描述
31:7	Reserved	R/W	0x0	Reserved
6	SIRE	R/W	1'b0	IrDA 功能。 0：IrDA 功能禁用。 1：IrDA 功能使能。
5	AFCE	R/W	1'b0	自动流控功能。 0：自动流控功能禁用。

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：自动流控功能使能。
4:2	Reserved	R/W	0x0	Reserved
1	RTS	R/W	1'b0	RTS（Request to send）信号控制。 不使用自动流控时为手动控制。 0：RTS Inactive 1：RTS Active 注：使用自动流控时，若此位置'0' RTS 信号将无效。
0	Reserved	R/W	0x0	Reserved

6.4.7. LSR（Offset 0x14）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7	RFE	R	1'b0	RxFIFO 错误状态。 用来指示在 FIFO 中是否至少有一个奇偶校验错误、帧错误或中断指示。当 LSR 被读取，且错误字符在接收器 FIFO 的顶部，并且在 FIFO 中没有后续错误时，该位将被清除 0：RxFIFO 正常 1：RxFIFO 中存在错误
6	TEMT	R	1'b1	发送器空。 当 FIFO 启用时，表示发送移位寄存器和 TxFIFO 空。 当 FIFO 禁用时，表示发送移位寄存器和发送数据寄存器空。 0：发送器非空 1：发送器空
5	THRE	R	1'b1	若 IER 寄存器的 PTIME = 0，则表示发送寄存器或 TxFIFO 空。 若 IER 寄存器的 PTIME = 1，并且 FCR 寄存器的 FIFOE =1，则等于或小于 FCR 寄存器的 TET 设置的发送阈值时，表示发送阈值中断。
4	BI	R	1'b0	Break 错误。

Freqchip Confidential

比特	名称	属性	复位值	描述
				接收数据时检测到连续的低电平信号产生 Break 信号。 读 LSR 寄存器清除 BI 位。
3	FE	R	1'b0	帧错误。 接收数据时没有检测到 STOP 位，产生 framing error 信号。 读 LSR 寄存器清除 FE 位。
2	PE	R	1'b0	校验错误。 奇偶，0/1 校验错误。产生 parity error 信号 读 LSR 寄存器清除 PE 位。
1	OE	R	1'b0	溢出错误。 当 FIFO 启用时，RxFIFO 满后继续接收到新的数据产生 overrun error 信号。 当 FIFO 禁用时，DATA 寄存器中数据未被读走，又收到了新的数据时，产生 overrun error 信号。 读 LSR 寄存器清除 OE 位。
0	DR	R	1'b0	数据就绪。 在接收寄存器或者 RxFIFO 中存在至少一个字符时，产生 data ready 信号。 读走数据后，DR 位清除。

Freqchip Confidential

6.4.8. MSR（Offset 0x18）

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	0x0	Reserved
4	CTS	R	1'b0	CTS 当前状态。 0：CTS Inactive 1：CTS Active
3:0	Reserved	R/W	0x0	Reserved

Copyright© 2023 上海富芮坤微电子有限公司

6.4.9. USR（Offset 0x7C）

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	0x0	Reserved
4	RFF	R	1'b0	RxFIFO 满。 0：RxFIFO 非满 1：RxFIFO 满
3	RFNE	R	1'b0	RxFIFO 非空。 0：RxFIFO 空 1：RxFIFO 非空
2	TFE	R	1'b1	TxFIFO 空。 0：TxFIFO 非空 1：TxFIFO 空
1	TFNF	R	1'b1	TxFIFO 非满。 0：TxFIFO 满 1：TxFIFO 非满
0	BUSY	R	1'b0	Uart Busy。 以下任一情况发生时，Busy 置位： - uart 正在发送。 - Tx FIFO 中存有未发送的数据。 - uart 正在接收。 - Rx FIFO 中存有接收到的数据。

6.4.10. DLF（Offset 0xC0）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	0x0	Reserved
5:0	DLF	R/W	4'h0	在计算波特率分频中加入小数。 0x0：0/64 = 0.0000 0x1：1/64 = 0.015625 0x2：2/64 = 0.03125 0x3：3/64 = 0.046875 0x4：4/64 = 0.0625 0x5：5/64 = 0.078125 0x6：6/64 = 0.09375 0x7：7/64 = 0.109375

Freqchip Confidential

				0x8：8/64 = 0.125 0x9：9/64 = 0.140625 0xA：10/64 = 0.15625 0xB：11/64 = 0.171875 0xC：12/64 = 0.1875 0xD：13/64 = 0.203125 0xE：14/64 = 0.21875 0xF：15/64 = 0.234375 … 0x3F：63/64 = 0.984375 使用详情参照波特率计算章节

Freqchip Confidential

6.5. 使用流程

6.5.1. 发送数据流程




图 5-3 发送数据流程

Freqchip Confidential

6.5.2. 接收数据流程




图 5-4 接收数据流程

Freqchip Confidential

7. 串行外设接口主设备（SPI_Master）

7.1. 概述

串行外设接口主设备提供了两个符合行业标准的多线主设备 SPI 接口，（2 线 SPIM 以及 8 线 SPIMX8）支持 Motorola，TI，National Semiconductor Microwire 接口，允许与任何 SPI 从设备通信。其中 SPIMX8 还支持高速 DDR 模式。除了标准的 8 位字长之外，SPI 主设备还支持可配置 4 至 32 位字长，用于与非标准的 SPI 字长进行通信。

SPI_Master 信号包括标准串行时钟（SCLK）、从设备选择（CS）、数据发送（TXD）、数据接收（RXD）和数据输出使能（SSOE）。




图 7-1 SPI Master 接线示意图

7.2. 主要特性

- SPIM 提供 4 至 16 位数据宽度，SPIMX8 提供 4 至 32 位数据宽度
- SPIM 支持 Standard（一线）Dual（二线）
- SPIMX8 支持 Standard（一线）Dual（二线）Quad（四线）Octal（八线）
- SPIM 提供深度 64 位宽 16bit 的 FIFO
- SPIMX8 提供深度 64 位宽 32bit 的 FIFO
- SPIMX8 支持 DDR
- DMA 支持

Freqchip Confidential

7.3. 功能描述

7.3.1. 发送和接收 FIFO 及中断

SPIM 提供了深度 64，位宽 16bit 的 FIFO 缓存，SPIMX8 提供深度 64，位宽 32bit 的 FIFO。FIFO 缓存中的每个数据实体只能包含一个数据帧，不能将两个相同位的数据帧放在同一个 FIFO 位置。如果只需要取 8 位的数据帧，FIFO 实体中的其他高位需要忽略。

通过写数据寄存器（DR），可以将数据存入发送 FIFO。当发送 FIFO 中的缓存实体个数小于等于发送阈值（TXFTLR）时，会产生 FIFO 空中断（TXE_INTR）。如果尝试继续向已满的发送 FIFO 中填数据，会产生发送 FIFO 溢出中断（TXO_INTR）。

通过读数据寄存器（DR），可以从接收 FIFO 里获取数据。当接收 FIFO 中的缓存实体个数大于等于接收阈值（RXFTLR + 1）时，会产生 FIFO 满中断（RXF_INTR）。如果接收 FIFO 满了后，继续收到数据，新收到的数据会被丢弃，并且产生接收 FIFO 溢出中断（RXO_INTR）。如果尝试从空的接收 FIFO 中读取数据，则会产出接收 FIFO 下溢中断（RXU_INTR），并且读出的数据无效。

7.3.2. 传输模式

传输模式（TMOD）可以通过控制寄存器 0（CTRLR0）设置。注意，此配置对于 Microwire 传输方式无效。

当 **TMOD = 0（收发有效）**时，发送和接收逻辑都是有效的，从发送 FIFO 里取出数据，并通过 TXD 发送出去，同时从 RXD 上接收数据，存放到接收移动寄存器。在数据帧结束位置，接收到的数据会被存放到接收 FIFO。

当 **TMOD = 1（仅发送）**时，接收数据是无效的，并且不会存放在接收 FIFO 里，发送数据依然从发送 FIFO 中获取，并通过 TXD 发送出去，但是在数据帧结束后，不会将 RXD 上的数据存放到接收 FIFO 里。使用该模式时，需要屏蔽相关接收中断。

当 **TMOD = 2（仅接收）**时，发送数据是无效的。不会从发送 FIFO 中取数据，TXD 输出的是一个常量。从 RXD 接收到的数据，会在数据帧结束后，存放到接收 FIFO 里。使用该模式时，需要屏蔽相关发送中断。

当 **TMOD = 3（Flash Read）**时，发送数据用于向 Flash 设备发送操作码或地址。通常，这需要四个数据帧(8 位操作码后跟 24 位地址)。在传输操作码和地址期间，接收逻辑不

Freqchip Confidential

会捕获任何数据(只要其 Tx 上传输数据，Rx 上的数据就会被忽略)。直到传输 FIFO 为空。因此，在发送 FIFO 中应该只有足够的数据帧来为 EEPROM 提供操作码和地址。

当发送 FIFO 变为空(所有控制信息已发送)，接收线(Rx)上的数据是有效的，并存储在 RxFIFO 中。传输继续进行，直到收到的数据帧数量与 CTRLR1 寄存器中 NDF 字段的值+1 匹配为止。

7.3.3. DMA 接口

SPIM 与 SPIMX8 各自使用了两个 DMA 信道，分别对应发送和接收数据。与 DMA 操作相关的寄存器如下所示：

- DMACR – 用来使能 DMA 操作的控制寄存器
- DMATDLR – 用来设置发送 FIFO 的 DMA 请求阈值，小于等于该阈值产生 DMA 请求
- DMARDLR – 用来设置接收 FIFO 的 DMA 请求阈值，大于该阈值产生 DMA 请求

7.4. SPI 寄存器

7.4.1. SPI 寄存器映像

SPIM0 基地址：0x5003_0000

SPIM1 基地址：0x5013_0000

SPIMX8_0 基地址：0x500C_0000

SPIMX8_1 基地址：0x501C_0000

表格 7-1 SPIM 寄存器

偏移	寄存器	寄存器描述
0x00	CTRLR0	控制寄存器 0
0x04	CTRLR1	控制寄存器 1
0x08	SSIENR	使能寄存器
0x0C	MWCR	Microwire 协议传输控制寄存器
0x10	SER	主节点从选择使能寄存器
0x14	BAUDR	波特率设置寄存器
0x18	TXFTLR	发送 FIFO 空中断阈值寄存器
0x1C	RXFTLR	接收 FIFO 满中断阈值寄存器

Freqchip Confidential

偏移	寄存器	寄存器描述
0x20	TXFLR	发送 FIFO 数量寄存器
0x24	RXFLR	接收 FIFO 数量寄存器
0x28	SR	传输状态寄存器
0x2C	IMR	中断屏蔽寄存器
0x30	ISR	中断状态寄存器
0x34	RISR	原始中断状态寄存器
0x38	TXOICR	发送 FIFO 溢出中断清除寄存器
0x3C	RXOICR	接收 FIFO 溢出中断清除寄存器
0x40	RXUICR	接收 FIFO 下溢中断清除寄存器
0x48	ICR	中断清除寄存器
0x4C	DMACR	DMA 控制寄存器
0x50	DMATDLR	DMA 传输数据寄存器
0x54	DMARDLR	DMA 接收数据寄存器
0x60	DR	数据寄存器
0xF0	RX_SAMPLE_DLY	接收延迟寄存器
0xF4	CTRLR2	控制寄存器 2（仅多线模式下有效）
0xF8	FLOW_CTRL	流控寄存器

7.4.2. CTRLR0（Offset 0x00）

比特	名称	属性	复位值	描述
31:25	Reserved	R	0x0	Reserved
24	SSTE	R/W	1'b0	连续数据包传输时 CS 线翻转使能： 0：CS 不翻转，保持低电平 1：CS 翻转 **注：**只在 SCPH 为 0 时有效。
23	Reserved	R	0x0	Reserved
22:21	SPI_FRF	R/W	2'b00	SPI 模式选择： 00：Standard（一线） 01：Dual（二线） 10：Quad（四线） 11：Octal（八线）

Freqchip Confidential

比特	名称	属性	复位值	描述
20:16	DFS_32	R/W	5'h0	数据帧宽度 0x3：4 位数据位宽 0x4：5 位数据位宽 0x5：6 位数据位宽 0x6：7 位数据位宽 0x7：8 位数据位宽 0x8：9 位数据位宽 0x9：10 位数据位宽 0xA：11 位数据位宽 0xD：12 位数据位宽 0xC：13 位数据位宽 0xD：14 位数据位宽 0xE：15 位数据位宽 0xF：16 位数据位宽 …… 0x1F：32 位数据位宽
15:12	CFS	R/W	4'h0	控制帧宽度，针对 Microwire 帧格式。 0x0：1 位控制位宽 0x1：2 位控制位宽 0x2：3 位控制位宽 0x3：4 位控制位宽 0x4：5 位控制位宽 0x5：6 位控制位宽 0x6：7 位控制位宽 0x7：8 位控制位宽 0x8：9 位控制位宽 0x9：10 位控制位宽 0xA：11 位控制位宽 0xB：12 位控制位宽 0xC：13 位控制位宽 0xD：14 位控制位宽 0xE：15 位控制位宽 0xF：16 位控制位宽
11	SRL	R/W	1'b0	移位寄存器循环，发送移位寄存器与接收移位寄存器对接。

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：测试模式,：TX 和 RX 对接 0：正常模式
10	Reserved	R	0x0	Reserved
9:8	TMOD	R/W	2'b00	传输模式选择。 00：发送和接收 01：仅发送（Standard 模式不可用） 10：仅接收（Standard 模式不可用） 11：Flash Read 注：当选择为 Dual（二线）或 Quad（四线）时，TMOD 只能配置为仅发送 或 仅接收。
7	SCPOL	R/W	1'b0	时钟极性，仅适用于 Motorola SPI 0：非活动状态下，时钟保持低电平 1：非活动状态下，时钟保持高电平
6	SCPH	R/W	1'b0	时钟相位，仅适用于 Motorola SPI 0：数据在 SCLK 的第一个沿有效 1：数据在 SCLK 的第二个沿有效
5:4	FRF	R/W	2'b00	帧格式选择 0：MOTOROLA SPI：Motorolla SPI Frame Format 1：TEXAS SSP：Texas Instruments SSP Frame Format 2：NS_MICROWIRE：National Microwire Frame Format 3：RESERVED
3:0	Reserved	R	0x0	Reserved

7.4.3. CTRLR1（Offset 0x04）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	NDF	R/W	16'h00	接收数据长度设置寄存器： TMOD = 10 或 TMOD = 11，设置该寄存器字可配置连续接收数据长度。可持续接收数据等此存器值加

Freqchip Confidential

比特	名称	属性	复位值	描述
				1。最多可达 64K 数据。

7.4.4. SSIENR（Offset 0x08）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	SSI_EN	R/W	1'b0	是否使能 SPIM，当不使能时，会清空接收和发送 FIFO 1：使能 0：不使能

7.4.5. MWCR（Offset 0x0C）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	MHS	R/W	1'b0	Microwire 协议的 busy/ready 握手接口。 使能后转移最后一个数据/控制位之后，在清除 SR 寄存器中的 BUSY 状态之前，检查目标从机的 ready 状态 0：Disable 1：Enable
1	MDD	R/W	1'b0	在 Microwire 协议里，定义数据传输方向 0：接收数据 1：发送数据
0	MWMOD	R/W	1'b0	Microwire 协议数据传输是否是顺序的 0：非顺序的数据传输 1：顺序的数据传输

Freqchip Confidential

7.4.6. SER（Offset 0x10）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	SER	R/W	1'b0	从选择使能。 0：CS 片选信号不使能 1：CS 片选信号使能

7.4.7. BAUDR（Offset 0x14）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	SCKDV	R/W	16'h00	SPI 输出时钟分频。 SCKDV 的设置值必须为偶数。 SPI_CLK_OUT = APB_SPI_CLK / SCKDV SCKDV 取值范围：2 ~ 65534 **注：**SPIM 和 SPIMX8 的 APB_SPI_CLK 可通过 BLOCK Clock Select 寄存器的 SSIM_CLK_SEL、MSPI0_CLK_SEL、MSPI1_CLK_SEL 进行选择。

Freqchip Confidential

7.4.8. TXFTLR（Offset 0x18）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4:0	TFT	R/W	5'h0	发送 FIFO 阈值，如果发送 FIFO 中的实体个数小于等于该阈值时，产生发送 FIFO 空中断

7.4.9. RXFTLR（Offset 0x1C）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4:0	RFT	R/W	5'h0	接收 FIFO 阈值，如果接收 FIFO 中的实体个数

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				大于等于该阈值 +1 时，产生接收 FIFO 满中断

7.4.10. TXFLR（Offset 0x20）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	TXTFL	R	6'h0	发送 FIFO 中有效数据实体个数

7.4.11. RXFLR（Offset 0x24）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	RXTFL	R	6'h0	接收 FIFO 中有效数据实体个数

7.4.12. SR（Offset 0x28）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RFF	R	1'b0	0：接收 FIFO 非满 1：接收 FIFO 满，
3	RFNE	R	1'b0	0：接收 FIFO 空 1：接收 FIFO 非空
2	TFE	R	1'b1	0：发送 FIFO 非空 1：发送 FIFO 空
1	TFNF	R	1'b1	0：发送 FIFO 满 1：发送 FIFO 非满
0	BUSY	R	1'b0	SPI 忙标志 0：SPI 空闲或者没有使能 1：SPI 正在传输数据

Freqchip Confidential

7.4.13. IMR（Offset 0x2C）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RXFIM	R/W	1'b1	接收 FIFO 满中断屏蔽。
3	RFOIM	R/W	1'b1	接收 FIFO 溢出中断屏蔽。
2	RXUIM	R/W	1'b1	接收 FIFO 下溢中断屏蔽。
1	TXOIM	R/W	1'b1	发送 FIFO 溢出中断屏蔽。
0	TXEIM	R/W	1'b1	发送 FIFO 空中断屏蔽。 0：屏蔽 1：不屏蔽

7.4.14. ISR（Offset 0x30）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RXFIS	R	1'b0	接收 FIFO 满中断状态。（IMR 屏蔽后）
3	RXOIS	R	1'b0	接收 FIFO 溢出中断状态。（IMR 屏蔽后）
2	RXUIS	R	1'b0	接收 FIFO 下溢中断状态。（IMR 屏蔽后）
1	TXOIS	R	1'b0	发送 FIFO 溢出中断状态。（IMR 屏蔽后）
0	TXEIS	R	1'b0	发送 FIFO 空中断状态。（IMR 屏蔽后） 0：Inactive 1：Active

7.4.15. RISR（Offset 0x34）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RXFIR	R	1'b0	原始接收 FIFO 满中断状态。
3	RXOIR	R	1'b0	原始接收 FIFO 溢出中断状态。
2	RXUIR	R	1'b0	原始接收 FIFO 下溢中断状态。
1	TXOIR	R	1'b0	原始发送 FIFO 溢出中断状态。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
0	TXEIR	R	1'b0	原始发送 FIFO 空中断状态。 0：Inactive 1：Active

7.4.16. TXOICR（Offset 0x38）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	TXOICR	R	1'b0	发送 FIFO 溢出中断清除。 读取该寄存器清除发送 FIFO 溢出中断状态。

7.4.17. RXOICR（Offset 0x3C）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	RXOICR	R	1'b0	接收 FIFO 溢出中断清除。 读取该寄存器清除接收 FIFO 溢出中断状态。

7.4.18. RXUICR（Offset 0x40）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	RXUICR	R	1'b0	接收 FIFO 下溢中断清除。 读取该寄存器清除接收 FIFO 下溢中断状态。

7.4.19. ICR（Offset 0x48）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	ICR	R	1'b0	清中断状态

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				读取该寄存器会清除发送 FIFO 溢出，接收 FIFO 溢出和接收 FIFO 下溢中断状态。

7.4.20. DMACR（Offset 0x4C）

比特	名称	属性	复位值	描述
31:2	Reserved	R	0x0	Reserved
1	TDMAE	R/W	1'b0	0：发送 DMA 不使能 1：发送 DMA 使能
0	RDMAE	R/W	1'b0	0：接收 DMA 不使能 1：接收 DMA 使能

7.4.21. DMATDLR（Offset 0x50）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
4:0	DMATDL	R/W	5'h0	DMA 发送数据阈值，当发送 FIFO 中的有效数据实体个数小于等于该阈值，并且 TDMAE = 1 时，产生 DMA_Tx 请求

7.4.22. DMARDLR（Offset 0x54）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
4:0	DMARDL	R/W	5'h0	DMA 接收数据阈值，当接收 FIFO 中的有效数据实体个数大于等于该阈值时，并且 RDMAE = 1 时，产生 DMA_Rx 请求

Freqchip Confidential

7.4.23. DR(offset 0x60)

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	DR	R/W	16'h00	数据寄存器，读取该寄存器时，从接收 FIFO 取值，写入该寄存器时，会写入到发送 FIFO。

7.4.24. RX_SAMPLE_DLY（Offset 0xF0）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
7:0	RSD	R/W	8'h00	接收延迟采样。 接收数据时在原采样点延迟 RSD 个时钟信号在进行采样。（时钟信号为 APB_SPI_CLK）

7.4.25. CTRLR2（Offset 0xF4）

比特	名称	属性	复位值	描述
31:30	Reserved	R	0x0	Reserved
29	SPI_RX_NO_INST_ADD	R/W	1'b0	无地址指令接收模式 0：Disable 1：Eneable
28:24	Reserved	R	0x0	Reserved
23:22	RX_ENDIAN	R/W	2'b00	接收数据的字节顺序 输入数据 0x12-0x34-0x56-0x78 32bit 数据帧宽度下： 00：读数据寄存器 0x12345678 01：读数据寄存器 0x56781234 10：读数据寄存器 0x78563412 11：保留 16bit 数据帧宽度下： 00：读数据寄存器 0x00001234，0x00005678 01：读数据寄存器 0x12340000，0x56780000

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				10：读数据寄存器 0x34120000，0x78560000 11：保留 8bit 数据帧宽度下： 00：读数据寄存器 0x00000012，0x00000034，0x00000056，0x00000078 01：读数据寄存器 0x00120000，0x00340000，0x00560000，0x00780000 10：读数据寄存器 0x12000000，0x34000000，0x56000000，0x78000000 11：保留
21:20	TX_ENDIAN	R/W	2'b00	输出数据的字节顺序 00：写数据寄存器 0x12345678 输出 0x12345678 01：写数据寄存器 0x12345678 输出 0x56781234 10：写数据寄存器 0x12345678 输出 0x78563412 11：保留
19:17	Reserved	R	0x0	Reserved
16	DDR_EN	R/W	1'b0	DDR 模式使能 0：Disable 1：Enable
15:11	WAIT_CYCLES	R/W	5'h0	等待周期。 在二线。四线模式下，控制帧发送和数据接收之间的等待周期数。
10	Reserved	R	0x0	Reserved
9:8	INST_L	R/W	2'h0	指令长度。 在二线。四线模式下，指令长度。 0x0：没有指令 0x1：4bit 指令 0x2：8bie 指令 0x3：16bit 指令
7:6	Reserved	R	0x0	Reserved
5:2	ADDR_L	R/W	4'h0	地址长度。 只有将设置的长度写入 FIFO 后，传输开始。

Freqchip Confidential

比特	名称	属性	复位值	描述
				0x0：0bit 地址位宽 0x1：4bit 地址位宽 0x2：8bit 地址位宽 0x3：12bit 地址位宽 0x4：16bit 地址位宽 0x5：20bit 地址位宽 0x6：24bit 地址位宽 0x7：28bit 地址位宽 0x8：32bit 地址位宽 0x9：36bit 地址位宽 0xA：40bit 地址位宽 0xB：44bit 地址位宽 0xC：48bit 地址位宽 0xD：52bit 地址位宽 0xE：56bit 地址位宽 0xF：60bit 地址位宽
1:0	TRANS_TYPE	R/W	2'b00	地址和指令传输格式设置寄存器： 00：指令、地址都使用一线模式。 01：指令使用一线模式发送，地址使用多线模式 10：指令和地址都使用多线模式。 11：保留 注：多线模式使用二线或四线由 SPI_FRF 决定。

注：CTRLR2 寄存器仅在 SPIM 的 Dual（二线）与 SPIMX8 的 Dual（二线）、Quad（四线）、Octal（八线）模式下有效。

7.4.26. FLOW_CTRL（Offset 0xF8）

比特	名称	属性	复位值	描述
31:25	Reserved	R	0x0	Reserved
24	TX_FLOW_EN	R/W	1'b0	TX 流控使能，使能后 TXFIFO 中数据个数小于等于 TX_FLOW_LR 所设置的值时拉住时钟。

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：Disable 1：Eneable
23	Reserved	R	0x0	Reserved
22:16	TX_FLOW_LR	R/W	7'b00	TX 流控阈值
15:9	Reserved	R	0x0	Reserved
8	RX_FLOW_EN	R/W	1'b0	RX 流控使能，使能后 RXFIFO 中数据个数大于等于 RX_FLOW_LR 所设置的值时拉住时钟。 0：Disable 1：Eneable
7	Reserved	R	0x0	Reserved
6:0	RX_FLOW_LR	R/W	7'b00	RX 流控阈值

7.5. 使用流程

7.5.1. SPI 标准模式发送

1. 配置 SPI 控制寄存器 CTRLR0。通过 FRF 选择通讯协议，DFS_32 选择数据位宽，SPI_FRF 选择一线二线四线八线，SCPH、SCPOL 选择时钟相位、极性。
2. 配置 BAUDR 寄存器设置时钟分频。
3. 配置 SER 寄存器，设置 SSI_EN 位，拉低 CS 片选信号。
4. 向 DR 寄存器写入数据，数据将存在 FIFO 中。
5. SPI 发送数据。
6. 等 FIFO 数据未满或者为空时，重复步骤 4，直到数据发送完成。
7. 配置 SER 寄存器，清 SSI_EN 位，释放 CS 片选信号。

7.5.2. SPI 标准模式接收

1. 配置 SPI 控制寄存器 CTRLR0。通过 FRF 选择通讯协议，DFS_32 选择数据位宽，SPI_FRF 选择一线二线四线八线，SCPH、SCPOL 选择时钟相位、极性。
2. 配置 BAUDR 寄存器设置时钟分频。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3. 配置 SER 寄存器，设置 SSI_EN 位，拉低 CS 片选信号。
4. 向 DR 寄存器写入要接收的数据长度的数据（用来产生 Clock）。不能超过 FIFO 深度。
5. 判断 TxFIFO 非空时，读取 TxFIFO 中的数据。

7.5.3. Dual（二线）、Quad（四线）、Octal（八线）写

当使用多线方式通讯时（SPI_FRF = 1、SPI_FRF = 2、SPI_FRF = 3）。写操作可以分为三个部分。

- 指令部分
- 地址部分
- 数据部分

与标准模式相比较，需要多配置的相关寄存器：

- CTRLR0.SPI_FRF：选择二线、四线、八线
- CTRLR0.DFS：数据长度
- CTRLR2.INST_L：指令长度
- CTRLR2.ADDR_L：地址长度
- CTRLR2.TRANS_TYPE：传输类型

其中指令占一个 FIFO 深度，地址可以占多个 FIFO 深度。将指令和地址全部写入 TxFIFO，并使得写入的数据与配置的长度相匹配时，传输开始。

用两线模式举例说明：

Case 1：指令和地址，使用标准模式。数据使用多线模式。CTRLR2.TRANS_TYPE = 0。



图 7-2 指令和地址使用标准模式、数据使用多线模式

Freqchip Confidential

Case 2：指令使用标准模式。地址和数据使用多线模式。CTRLR2.TRANS_TYPE = 1。




图 7-3 指令使用标准模式、地址和数据使用多线模式。

Case 3：指令、地址和数据使用多线模式。CTRLR2.TRANS_TYPE = 2。




图 7-4 指令、地址和数据使用多线模式

Case 4：只有指令使用多线模式。CTRLR2.TRANS_TYPE = 2。



图 7-5 只有指令使用多线模式

Freqchip Confidential

7.5.4. Dual（二线）、Quad（四线）、Octal（八线）读

当使用多线方式通讯时（SPI_FRF = 1、SPI_FRF = 2、SPI_FRF = 2）。写操作可以分为四个部分。

- 指令部分
- 地址部分
- 等待周期
- 数据部分

与标准模式相比较，需要多配置的相关寄存器：

- CTRLR0.SPI_FRF：选择二线、四线、八线
- CTRLR0.DFS：数据长度
- CTRLR2.INST_L：指令长度
- CTRLR2.ADDR_L：地址长度
- CTRLR2.TRANS_TYPE：传输类型
- CTRLR2.WAIT_CYCLES：等待周期

其中指令占一个 FIFO 深度，地址可以占多个 FIFO 深度。将指令和地址全部写入 TxFIFO，并使得写入的数据与配置的长度相匹配时，传输开始。

用两线模式举例说明：



图 7-6 读数据、指令和地址使用标准模式、数据使用多线模式

Case 2：指令使用标准模式。地址和数据使用多线模式。CTRLR2.TRANS_TYPE = 1。




图 7-7 读数据、指令使用标准模式、地址和数据使用多线模式

Case 3：指令、地址和数据使用多线模式。CTRLR2.TRANS_TYPE = 2。




图 7-8 读数据，指令、地址和数据使用多线模式

Freqchip Confidential

Case 4：没有指令，没有地址，仅数据传输。





图 7-9 读数据，没有指令，没有地址，仅数据传输

Freqchip Confidential

7.6. MOTOROLA SPI 时序



Freqchip Confidential

图 7-10 MOTOROLA SPI 时序图

8. 串行外设接口从设备（SPI_Slave）

8.1. 概述

串行外设接口从设备（SPIS）提供了两个符合行业标准的从设备 SPI 接口（单线 SPIS0、4 线 SPIS1）。支持 Motorola，TI，National Semiconductor Microwire 接口，允许与任何 SPI 主设备通信。除了标准的 8 位字长之外，SPIS0 支持可配置 4 至 16 位字长，SPIS1 还可支持 4 至 32 位字长，用于与非标准的 SPI 字长进行通信。

SPIS 信号包括标准串行时钟（SCLK）、从设备选择（CS）、数据发送（TXD）、数据接收（RXD）和数据输出使能（SSOE）。




图 8-1 SPI Slave 接线示意图

8.2. 主要特性

- SPIS0 支持可配置 4 至 16 位数据位宽
- SPIS1 支持可配置 4 至 32 位数据位宽
- SPIS0 支持 Standard（一线）
- SPIS1 支持 Dual（二线）、Quad（四线）
- SPIS0 提供深度 16，位宽 16bit 的 FIFO，
- SPIS1 支持深度 64，位宽 32bit 的 FIFO
- 支持 DMA

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

8.3. 功能描述

8.3.1. 发送和接收 FIFO 及中断

SPIS0 提供了深度 32，位宽 16bit 的 FIFO 缓存，SPIS1 提供深度 64，位宽 32bit 的 FIFO。FIFO 缓存中的每个数据实体只能包含一个数据帧，不能将两个相同位的数据帧放在同一个 FIFO 位置。如果只需要取 8 位的数据帧，FIFO 实体中的其他高位需要忽略。

通过写数据寄存器（DR），可以将数据存入发送 FIFO。当发送 FIFO 中的缓存实体个数小于等于发送阈值（TXFTLR）时，会产生 FIFO 空中断（TXE_INTR）。如果尝试继续向已满的发送 FIFO 中填数据，会产生发送 FIFO 溢出中断（TXO_INTR）。

通过读数据寄存器（DR），可以从接收 FIFO 里获取数据。当接收 FIFO 中的缓存实体个数大于等于接收阈值（RXFTLR + 1）时，会产生 FIFO 满中断（RXF_INTR）。如果接收 FIFO 满了后，继续收到数据，新收到的数据会被丢弃，并且产生接收 FIFO 溢出中断（RXO_INTR）。如果尝试从空的接收 FIFO 中读取数据，则会产出接收 FIFO 下溢中断（RXU_INTR），并且读出的数据无效。

8.3.2. 传输模式

传输模式（TMOD）可以通过控制寄存器 0（CTRLR0）设置。注意，此配置对于 Microwire 传输方式无效。

当 **TMOD = 0（收发有效）**时，发送和接收逻辑都是有效的，从发送 FIFO 里取出数据，并通过 TXD 发送出去，同时从 RXD 上接收数据，存放到接收移动寄存器。在数据帧结束位置，接收到的数据会被存放到接收 FIFO。

当 **TMOD = 1（仅发送）**时，接收数据是无效的，并且不会存放在接收 FIFO 里，发送数据依然从发送 FIFO 中获取，并通过 TXD 发送出去，但是在数据帧结束后，不会将 RXD 上的数据存放到接收 FIFO 里。使用该模式时，需要屏蔽相关接收中断。

当 **TMOD = 2（仅接收）**时，发送数据是无效的。不会从发送 FIFO 中取数据，TXD 输出的是一个常量。从 RXD 接收到的数据，会在数据帧结束后，存放到接收 FIFO 里。使用该模式时，需要屏蔽相关发送中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

8.3.3. DMA 接口

SPIS 使用了两个 DMA 信道，分别对应发送和接收数据。SPIS 中与 DMA 操作相关的寄存器如下所示：

- DMACR – 用来使能 DMA 操作的控制寄存器
- DMATDLR – 用来设置发送 FIFO 的 DMA 请求阈值，小于等于该阈值产生 DMA 请求
- DMARDLR – 用来设置接收 FIFO 的 DMA 请求阈值，大于该阈值产生 DMA 请求

8.4. SPI 寄存器

8.4.1. SPI 寄存器映像

SPIS0 寄存器基地址：0x5004_0000
SPIS1 寄存器基地址：0x5014_0000

表格 8-1 SPIS 寄存器

偏移	寄存器	寄存器描述
0x00	CTRLR0	控制寄存器
0x08	SSIENR	使能寄存器
0x0C	MWCR	Microwire 协议传输控制寄存器
0x18	TXFTLR	发送 FIFO 阈值配置寄存器
0x1C	RXFTLR	接收 FIFO 阈值配置寄存器
0x20	TXFLR	发送 FIFO 数量寄存器
0x24	RXFLR	接收 FIFO 数量寄存器
0x28	SR	传输状态寄存器
0x2C	IMR	中断屏蔽寄存器
0x30	ISR	中断状态寄存器
0x34	RISR	原始中断状态寄存器
0x38	TXOICR	发送 FIFO 溢出中断清除寄存器
0x3C	RXOICR	接收 FIFO 溢出中断清除寄存器
0x40	RXUICR	接收 FIFO 下溢中断清除寄存器
0x48	ICR	中断清除寄存器
0x4C	DMACR	DMA 控制寄存器
0x50	DMATDLR	DMA 发送 FIFO 阈值设置
0x54	DMARDLR	DMA 接收 FIFO 阈值设置

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

偏移	寄存器	寄存器描述
0x60	DR	数据寄存器
0xF4	CTRLR2	控制寄存器 2（仅多线模式下有效）

8.4.2. CTRLR0（Offset 0x00）

比特	名称	属性	复位值	描述
31:25	Reserved	R	0x0	Reserved
24	SSTE	R/W	1'b0	连续数据包传输时 CS 线翻转使能： 0：CS 不翻转，保持低电平 1：CS 翻转 **注：**只在 SCPH 为 0 时有效。
23:21	Reserved	R	0x0	Reserved
20:16	DFS_32	R/W	5'h0	数据帧宽度 0x3：4 位数据位宽 0x4：5 位数据位宽 0x5：6 位数据位宽 0x6：7 位数据位宽 0x7：8 位数据位宽 0x8：9 位数据位宽 0x9：10 位数据位宽 0xA：11 位数据位宽 0xD：12 位数据位宽 0xC：13 位数据位宽 0xD：14 位数据位宽 0xE：15 位数据位宽 0xF：16 位数据位宽 …… 0x1F：32 位数据位宽
15:12	CFS	R/W	4'h0	控制帧宽度，针对 Microwire 帧格式。 0x0：1 位控制位宽 0x1：2 位控制位宽 0x2：3 位控制位宽 0x3：4 位控制位宽

Freqchip Confidential

比特	名称	属性	复位值	描述
				0x4：5 位控制位宽 0x5：6 位控制位宽 0x6：7 位控制位宽 0x7：8 位控制位宽 0x8：9 位控制位宽 0x9：10 位控制位宽 0xA：11 位控制位宽 0xB：12 位控制位宽 0xC：13 位控制位宽 0xD：14 位控制位宽 0xE：15 位控制位宽 0xF：16 位控制位宽 注：选择 Microwire 格式时有效。
11	SRL	R/W	1'b0	移位寄存器循环，发送移位寄存器与接收移位寄存器对接。 1：测试模式,：TX 和 RX 对接 0：正常模式
10	SLV_OE	R/W	1'b0	从设备输出使能。 1：输出不使能 0：输出使能
9:8	TMOD	R/W	2'b00	传输模式选择。 00：发送和接收 01：仅发送（Standard 模式不可用） 10：仅接收（Standard 模式不可用） 11：保留 注：当选择为 Dual（二线）或 Quad（四线）时，TMOD 只能配置为仅发送 或 仅接收。
7	SCPOL	R/W	1'b0	时钟极性，仅适用于 Motorola SPI 0：非活动状态下，时钟保持低电平 1：非活动状态下，时钟保持高电平
6	SCPH	R/W	1'b0	时钟相位，仅适用于 Motorola SPI 0：数据在 SCLK 的第一个沿有效 1：数据在 SCLK 的第二个沿有效

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
5:4	FRF	R/W	2'b00	帧格式选择 0：MOTOROLA SPI：Motorolla SPI Frame Format 1：TEXAS SSP：Texas Instruments SSP Frame Format 2：NS_MICROWIRE：National Microwire Frame Format 3：RESERVED
3:0	Reserved	R	0x0	Reserved

8.4.3. SSIENR（Offset 0x08）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	SSI_EN	R/W	1'b0	是否使能 SPIS，当不使能时，会清空接收和发送 FIFO 1：使能 0：不使能

8.4.4. MWCR（Offset 0x0C）

比特	名称	属性	复位值	描述
31:2	Reserved	R	0x0	Reserved
1	MDD	R/W	1'b0	在 Microwire 协议里，定义数据传输方向 0：接收数据 1：发送数据
0	MWMOD	R/W	1'b0	Microwire 协议数据传输是否是顺序的 0：非顺序的数据传输 1：顺序的数据传输

Freqchip Confidential

8.4.5. TXFTLR（Offset 0x18）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
3:0	TFT	R/W	4'h0	发送 FIFO 阈值，如果发送 FIFO 中的实体个数小于等于该阈值时，产生发送 FIFO 空中断

8.4.6. RXFTLR（Offset 0x1C）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
3:0	RFT	R/W	4'h0	接收 FIFO 阈值，如果接收 FIFO 中的实体个数大于该阈值+1 时，产生接收 FIFO 满中断

8.4.7. TXFLR（Offset 0x20）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4:0	TXTFL	R	5'h0	发送 FIFO 中有效数据实体个数

8.4.8. RXFLR（Offset 0x24）

表格 8-2 RXFLR 寄存器

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4:0	RXTFL	R	5'h0	接收 FIFO 中有效数据实体个数

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

8.4.9. SR（Offset 0x28）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5	TXE	R	1'b0	发送错误。 0：无错误 1：发送错误，当发送开始时，发送 FIFO 为空
4	RFF	R	1'b0	0：接收 FIFO 非满 1：接收 FIFO 满，
3	RFNE	R	1'b0	0：接收 FIFO 空 1：接收 FIFO 非空
2	TFE	R	1'b1	0：发送 FIFO 非空 1：发送 FIFO 空
1	TFNF	R	1'b1	0：发送 FIFO 满 1：发送 FIFO 非满
0	BUSY	R	1'b0	SPI 忙标志 0：SPI 空闲或者没有使能 1：SPI 正在传输数据

8.4.10. IMR（Offset 0x2C）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RXFIM	R/W	1'b1	接收 FIFO 满中断屏蔽。
3	RFOIM	R/W	1'b1	接收 FIFO 溢出中断屏蔽。
2	RXUIM	R/W	1'b1	接收 FIFO 下溢中断屏蔽。
1	TXOIM	R/W	1'b1	发送 FIFO 溢出中断屏蔽。
0	TXEIM	R/W	1'b1	发送 FIFO 空中断屏蔽。 0：屏蔽 1：不屏蔽

Freqchip Confidential

8.4.11. ISR（Offset 0x30）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RXFIS	R	1'b0	接收 FIFO 满中断状态。（IMR 屏蔽后）
3	RXOIS	R	1'b0	接收 FIFO 溢出中断状态。（IMR 屏蔽后）
2	RXUIS	R	1'b0	接收 FIFO 下溢中断状态。（IMR 屏蔽后）
1	TXOIS	R	1'b0	发送 FIFO 溢出中断状态。（IMR 屏蔽后）
0	TXEIS	R	1'b0	发送 FIFO 空中断状态。（IMR 屏蔽后） 0：Inactive 1：Active

8.4.12. RISR（Offset 0x34）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	RXFIR	R	1'b0	原始接收 FIFO 满中断状态。
3	RXOIR	R	1'b0	原始接收 FIFO 溢出中断状态。
2	RXUIR	R	1'b0	原始接收 FIFO 下溢中断状态。
1	TXOIR	R	1'b0	原始发送 FIFO 溢出中断状态。
0	TXEIR	R	1'b0	原始发送 FIFO 空中断状态。 0：Inactive 1：Active

8.4.13. TXOICR（Offset 0x38）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	TXOICR	R	1'b0	发送 FIFO 溢出中断清除。 读取该寄存器清除发送 FIFO 溢出中断状态。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

8.4.14. RXOICR（Offset 0x3C）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	RXOICR	R	1'b0	接收 FIFO 溢出中断清除。 读取该寄存器清除接收 FIFO 溢出中断状态。

8.4.15. RXUICR（Offset 0x40）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	RXUICR	R	1'b0	接收 FIFO 下溢中断清除。 读取该寄存器清除接收 FIFO 下溢中断状态。

8.4.16. ICR（Offset 0x48）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	ICR	R	1'b0	清中断状态 读取该寄存器会清除发送 FIFO 溢出，接收 FIFO 溢出和接收 FIFO 下溢中断状态。

8.4.17. DMACR（Offset 0x4C）

比特	名称	属性	复位值	描述
31:2	Reserved	R	0x0	Reserved
1	TDMAE	R/W	1'b0	0：发送 DMA 不使能 1：发送 DMA 使能
0	RDMAE	R/W	1'b0	0：接收 DMA 不使能 1：接收 DMA 使能

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

8.4.18. DMATDLR（Offset 0x50）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
3:0	DMATDL	R/W	4'h0	DMA 发送数据阈值，当发送 FIFO 中的有效数据实体个数小于等于该阈值，并且 TDMAE = 1 时，产生 DMA_Tx 请求

8.4.19. DMARDLR（Offset 0x54）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
3:0	DMARDL	R/W	4'h0	DMA 接收数据阈值，当接收 FIFO 中的有效数据实体个数大于该阈值，并且 RDMAE = 1 时，产生 DMA_Rx 请求

8.4.20. DR(offset 0x60)

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	DR	R/W	16'h00	数据寄存器，读取该寄存器时，从接收 FIFO 取值，写入该寄存器时，会写入到发送 FIFO。

8.4.21. CTRLR2（Offset 0xF4）

比特	名称	属性	复位值	描述
31	SLV_QUAD_MODE	R/W	1'b0	SPIS1 Quad（四线）模式使能 0：Disable 1：Enable
30	SLV_DUAL_MODE	R/W	1'b0	SPIS1 Dual（二线）模式使能 0：Disable 1：Enable
29:0	Reserved	R	0x0	Reserved

Freqchip Confidential

8.5. 使用流程

SPIS 的数据传输由主设备的产生的 SCLK_IN 控制。当 CS 信号没有拉低时，SPIS 保持在空闲状态，并且需要将 TXD 线保持在高电平，避免干扰其他 SPI 从设备的数据传输。SSOE 信号线，可以控制 TXD 的输出缓存，选择是否输出 TXD 信号。


SPI 从设备连续数据传输的软件配置流程：

1. 配置 CTRLR0（SCPH 和 SCPOL 需和主设备一致），设置 FIFO 中断阈值（TXFTLR 和 RXFTLR），使能相关中断（IMR）。**注：在 SSI_EN = 0 时配置。**
2. 使能 SPIS（SSI_EN= 1）
3. 如果传输模式是发送接收模式（TMOD = 0）或者仅发送模式（TMOD = 1），将数据写入发送 FIFO（写 DR）；如果传输模式是仅接收模式（TMOD = 2）,不需要向发送 FIFO 填写任何数据。
4. 当传输正在进行，可以通过查询 BUSY 状态位确认传输是否完成。如果产生了发送 FIFO 空中断，就去写发送 FIFO（写 DR），如果产生了接收 FIFO 满中断，则从接收 FIFO 读取数据（读 DR）。
5. 当主设备拉高 CS 信号，或 FIFO 数据全部发送完毕， BUSY 状态位会被复位。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

8.6. MOTOROLA SPI 时序



Freqchip Confidential

图 8-2 MOTOROLA SPI 时序图

Copyright© 2023 上海富芮坤微电子有限公司

9. 内部集成电路总线接口（I2C）

9.1. 概述

I2C 总线接口连接微控制器和串行 I2C 总线，它提供多主机功能，控制所有 I2C 总线特定的时序、协议、仲裁。

9.2. 主要特性

- Tx FIFO 深度 32，位宽 8bit
- Rx FIFO 深度 32，位宽 8bit
- 主机、从机拉时钟功能
- 7bit、10bit 地址可选
- SCL、SDA 低电平超时检测
- 突刺抑制功能

9.3. 功能描述

9.3.1. I2C 时序控制




图 9-1 I2C 时序参数图

表格 9-1 I2C 时序参数与寄存器关系

参数	符号	寄存器
SCL 时钟低电平周期	tLOW	SCL_LCNT

Freqchip Confidential

参数	符号	寄存器
SCL 时钟高电平周期	tHIGH	SCL_HCNT
重复起始条件的建立时间	tSU;STA	SCL_HCNT
（重复）起始条件的保持时间	tHD;STA	SCL_HCNT
停止条件建立时间	tSU;STO	SCL_HCNT
停止和启动条件之间的总线空闲时间	tBUF	SCL_LCNT
突刺长度	tSP	SPKLEN
数据保持时间	tHD;DAT	SDA_HOLD
数据建立时间	tSU;DAT	SDA_SETUP

I2C 提供了较为灵活的时序修改方法，所涉及的寄存器如表格 9-1 所示，所调整的时序图可参照图 9-2 所示，上述寄存器调整的单位均以 APB_I2C_CLK 为单位。




图 9-2 一个时钟周期时序图

- 一个时钟周期中：

  时钟信号高电平持续时间 =（SCL_HCNT + SPKLEN + 3）* APB_I2C_CLK

  时钟信号低电平持续时间 =（SCL_LCNT）* APB_I2C_CLK

  时钟周期 = SCL_HCNT + SPKLEN + SCL_LCNT + 3）* APB_I2C_CLK + SCL_RISE_TIME

Freqchip Confidential

9.3.2. I2C_SDA_HOLD 功能

SDA_HOLD 寄存器中提供了 SDA_RX_HOLD[23:16]、SDA_TX_HOLD[15:0]两部分可以配置。

■ 对于 SDA_TX_HOLD，将作用于 I2C 时序的 tHD，DAT 部分。




图 9-3 SDA_TX_HOLD 使用示意图

■ 对于 SDA_RX_HOLD，将作用于 I2C 内部采样时间点。




图 9-4 SDA_RX_HOLD 使用示意图

9.3.3. SCL、SDA 拉低超时功能

■ SCL 线拉低超时检测功能

在通讯中，若从机因为数据未准备好，或者从机故障等原因，持续拉低 SCL 线，主机可以通过配置相关寄存器进行 SCL 拉低超时检测。

使能 CONTROL 寄存器的 BUS_DETEC_FEATURE_CTRL 位，开启检测功能。设置 SCL_STUCK_AT_LOW_TIMEOUT 寄存器配置超时时间。当检测到 SCL 被拉低超过配置时间后，状态寄存器 RAW_INTR_STAT 的 SCL_STUCK_AT_LOW 置位，可以产生中断。此时可通过系统寄存器复位 I2C，或检测从机持续拉低原因。

Freqchip Confidential

■ SDA 线拉低超时检测功能

在通讯中，若从机因为故障等原因，持续拉低 SCL 线，主机可以通过配置相关寄存器进行 SDA 拉低超时检测。

使能 CONTROL 寄存器的 BUS_DETEC_FEATURE_CTRL 位，开启检测功能。设置 SDA_STUCK_AT_LOW_TIMEOUT 寄存器配置超时时间。当检测到 SDA 被拉低超过配置时间后，TX_ABRT_SOURCE 寄存器的 ABRT_SDA_STUCK_AT_LOW 置位，同时导致状态寄存器 RAW_INTR_STAT 的 TX_ABRT 置位，可以产生中断。此时若 ENABLE 寄存器的 SDA_STUCK_RECOVERY 设置为‘1’，则发起 SDA 恢复机制。

SDA 恢复机制：

主机发送 9 个 I2C 时钟周期试图恢复总线，如果 SDA 没有恢复，它将再次继续发送最多 9 个 SCL 时钟试图恢复总线，如果 SDA 线路在 9 个时钟脉冲内被恢复，那么主机将发送 STOP 来释放总线。

如果还没有恢复，此时可以查询 STATUS 寄存器的 SDA_STUCK_NOT_RECOVERED 位，查看 SDA 是否恢复成功。若不成功，可通过系统寄存器复位 I2C，或检测从机持续拉低原因。




图 9-5 主机发送 9 个 CLK 试图恢复 SDA

9.3.4. 7bit 地址格式、10bit 地址格式




图 9-6 7bit 地址示意图

Freqchip Confidential

在 7 位地址格式中，如上图所示，第一个字节的前 7 位(位 7:1)为从地址，LSB 位(位 0)为 R/W 位。当位 0 (R/W)设置为‘0’时，为主机写操作。当位 0 (R/W)设置为‘1’时，为主机读操作。




图 9-7 10bit 地址示意图

在 10 位寻址期间，传输两个字节来设置 10 位地址。第一个字节的传输包含以下位定义。前 5 位(位 7:3)通知从服务器这是一个 10 位的传输，接下来的 2 位(位 2:1)是从机地址的 9:8 位，LSB 位(位 0)是 R/W 位。传输的第二个字节是从机地址的 7:0 位。

9.3.5. 突刺抑制功能

Spike Suppression（突刺抑制功能），作用于 I2C 时序的 tSP 部分，详情参照 I2C 时序控制章节。于此功能相关的寄存器为 SPKLEN。

该功能基于监控输入信号（SCL 和 SDA）的计数器，在内部采样之前检查它们是否在预定数量的 APB_I2C_CLK 周期内保持稳定。每个信号（SCL 和 SDA）都有一个单独的计数器。APB_I2C_CLK 周期的数量可以由用户编程。

每当其输入信号改变时，就会启动计数器。根据输入信号的行为，会出现下列情形之：

- 输入信号保持不变，直到计数器达到其计数设定值。当这种情况发生时，认为信号有效被内部采样，计数器被重置并停止。在检测到输入信号上的新变化之前，计数器不会重新启动。
- 在计数器达到其计数设定值之前，输入信号再次发生变化。当这种情况发生时，计数器被重置并停止，信号被认为无效不被内部采样。计数器保持停止状态，直到检测到输入信号的新变化

如下图所示，将 FS_SPKLEN 或 HS_SPKLEN 设置为 5 时，突刺抑制工作过程。第一次检测到 SCL 变化，开始计数，计数未满 5 次，SCL 发生变化，内部的 SCL 没有采样，并保

Freqchip Confidential

持原状态。SCL 再次发生变化，重新计数，计数满 5 次，内部认为 SCL 有效进行采样，内部 SCL 变化。




图 9-8 突刺抑制示意图

9.4. I2C 寄存器

9.4.1. I2C 寄存器映像

注：I2C 章节寄存器虽多，但并不复杂，如寄存器映像表所示，其中绿色背景的是与时序控制相关的寄存器，蓝色背景的是与状态、中断状态、状态清除相关的寄存器。其他寄存器控制功能相关。

I2C0 寄存器基地址：0x5002_0000

I2C1 寄存器基地址：0x5012_0000

I2C2 寄存器基地址：0x5022_0000

表格 9-2 I2C 寄存器映像

偏移	寄存器	寄存器描述
0x00	CONTROL	I2C 控制寄存器
0x04	TAR	目标地址寄存器
0x08	SAR	从设备地址寄存器
0x10	DATA_CMD	数据、命令寄存器
0x1C	SCL_HCNT	时钟信号高电平计数
0x20	SCL_LCNT	时钟信号低电平计数
0x2C	INTR_STAT	中断状态寄存器
0x30	INTR_MASK	中断屏蔽寄存器
0x34	RAW_INTR_STAT	原始中断寄存器

Freqchip Confidential

偏移	寄存器	寄存器描述
0x38	RX_TL	Rx FIFO 阈值
0x3C	TX_TL	Tx FIFO 阈值
0x40	CLR_INTR	中断清除寄存器
0x44	CLR_RX_UNDER	RX_UNDER 状态清除
0x48	CLR_RX_OVER	RX_OVER 状态清除
0x4C	CLR_TX_OVER	TX_OVER 状态清除
0x50	CLR_RD_REQ	RD_REQ 状态清除
0x54	CLR_TX_ABRT	TX_ABRT 状态清除
0x58	CLR_RX_DONE	RX_DONE 状态清除
0x5C	CLR_ACTIVITY	ACTIVITY 状态清除
0x60	CLR_STOP_DET	STOP_DET 状态清除
0x64	CLR_START_DET	START_DET 状态清除
0x6C	ENABLE	I2C 使能寄存器
0x70	STATUS	传输状态寄存器
0x74	TXFLR	Tx FIFO 有效数据个数
0x78	RXFLR	Rx FIFO 有效数据个数
0x7C	SDA_HOLD	SDA 状态保持寄存器
0x80	TX_ABRT_SOURCE	Tx 中止传输原因寄存器
0x84	SLV_DATA_NACK_ONLY	从模式接收时，NAK 控制
0x88	DMA_CR	DMA 控制寄存器
0x8C	DMA_TDLR	DMA Tx 阈值寄存器
0x90	DMA_RDLR	DMA Rx 阈值寄存器
0x94	SDA_SETUP	SDA 配置寄存器
0xA0	SPKLEN	峰值抑制寄存器
0xA8	CLR_RESTART_DET	RESTART_DET 状态清除
0xAC	SCL_STUCK_AT_LOW_TIMEOUT	SCL 拉低超时时间寄存器
0xB0	SDA_STUCK_AT_LOW_TIMEOUT	SDA 拉低超时时间寄存器
0xB4	CLR_SCL_STUCK_DET	SCL_STUCK_AT_LOW 状态清除

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.2. CONTROL（Offset 0x00）

比特	名称	属性	复位值	描述
31:12	Reserved	R	0x0	Reserved
11	BUS_DETEC_FEATURE_CTRL	R/W	1'b0	主模式下： 0：总线检测功能 Disable 1：总线检测功能 Enable 检测 SCL 或 SDA 是否被长时间拉低。
10	STOP_DET_IF_MASTER_ACTIVE	R/W	1'b0	主模式下： 0：不论总线空闲或忙碌，Master 都可以发出 STOP_DET 中断。 1：只有总线忙碌时，Master 才发出 STOP_DET 中断。
9	RX_FIFO_FULL_HLD_CTRL	R/W	1'b0	Rx FIFO 满时是否保持总线状态。 0：Rx FIFO 满时不保持总线状态 1：Rx FIFO 满时保持总线状态
8	TX_EMPTY_CTRL	R/W	1'b0	TX_EMPTY 中断是否产生。 0：不产生 TX_EMPTY 中断 1：产生 TX_EMPTY 中断
7	STOP_DET_IFADDRESSED	R/W	1'b0	从模式下： 0：从机总是能发出 STOP_DET 中断 1：从机只有在地址匹配后才能发出 STOP_DET 中断
6	SLAVE_DISABLE	R/W	1'b1	从模式禁用。 0：从模式不禁用 1：从模式禁用 注：SLAVE_DISABLE = 0 时，MASTER_MODE 应设置为 0。
5	RESTART_EN	R/W	1'b1	主模式下 RESTART 信号是否使用。 0：主机不可以发送 RESTART 信号 1：主机可以发送 RESTART 信号
4	Reserved	R/W	1'b0	Reserved
3	10BITADDR_SLAVE	R/W	1'b1	从模式地址选择。 0：7bit 地址

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：10bit 地址
2:1	SPEED	R/W	2'b10	10：Fast（400 kbit/s <= Speed<=1000 kbit/s）
0	MASTER_MODE	R/W	1'b1	主模式使能。 0：Disable 1：Enable 注：MASTER_MODE = 1 时，SLAVE_DISABLE 应设置为 1。

9.4.3. TAR（Offset 0x04）

比特	名称	属性	复位值	描述
31:14	Reserved	R	0x0	Reserved
13	DEVICE_ID	R/W	1'b0	0：执行 TAR[9:0]目标地址。 1：不执行 TAR[9:0]目标地址。
12	10BITADDR_MASTER	R/W	1'b1	主模式寻址方式。 0：7bit 地址寻址 1：10bit 地址寻址
11	SPECIAL	R/W	1'b0	允许发送目标地址。 0：允许发送目标地址 1：不允许发送目标地址
10	Reserved	R	0x0	Reserved
9:0	TAR	R/W	10'h55	目标地址

9.4.4. SAR（Offset 0x08）

比特	名称	属性	复位值	描述
31:10	Reserved	R	0x0	Reserved
9:0	SAR	R/W	10'h00	从设备地址。

Freqchip Confidential

9.4.5. DATA_CMD（Offset 0x10）

比特	名称	属性	复位值	描述
31:12	Reserved	R	0x0	Reserved
11	FIRST_DATA_BYTE	R	1'b0	指示主模式接收发送或从模式接收到地址后接收的第一个字节。 0：接收到地址后的第一个字节 1：未接收到地址后的第一个字节
10	RESTART	W	1'b0	Restart 信号控制。 0：执行本次操作前不发 Restart 信号 1：执行本次操作前发 Restart 信号
9	STOP	W	1'b0	Stop 信号控制。 0：执行本次操作后不发 Stop 信号 1：执行本次操作后发 Stop 信号
8	CMD	W	1'b0	写操作，读操作选择。 0：写操作 1：读操作
7:0	DAT	R/W	8'h00	收到的数据从此处读出。 发送的数据从此处写入。

9.4.6. SCL_HCNT（Offset 0x1C）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	SCL_HCNT	R/W	16'h3C	时钟信号高电平计数。最小值不应低于 6，单位为 APB_I2C_CLK。 注：在 I2C 未使能时配置（ENABLE = 0），否则无效。

使用详情参照 I2C 时序控制章节。

Freqchip Confidential

9.4.7. SCL_LCNT（Offset 0x20）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	SCL_LCNT	R/W	16'h82	时钟信号低电平计数。最小值不应低于 8，单位为 APB_I2C_CLK。 注：在 I2C 未使能时配置（ENABLE = 0），否则无效。

使用详情参照 I2C 时序控制章节。

9.4.8. INTR_STAT（Offset 0x2C）

比特	名称	属性	复位值	描述
31:15	Reserved	R	0x0	Reserved
14	SCL_STUCK_AT_LOW	R	1'b0	SCL 信号线的低电平时间超过 SCL_STUCK_LOW_TIMEOUT 寄存器设置值时，SCL_STUCK_AT_LOW 状态置位。 0：Status inactive 1：Status active
13	MASTER_ON_HOLD	R	1'b0	主机模式下。 主机发送时，TX FIFO 为空，主机拉住总线，MASTER_ON_HOLD 状态置位 0：Status inactive 1：Status active
12	RESTART_DET	R	1'b0	Slave 模式下，当地址匹配后，总线上检测到了 RESTART 信号。 0：Status inactive 1：Status active
11	Reserved	R	1'b0	Reserved
10	START_DET	R	1'b0	检测总线上的 START 或 RESTART 信号。 0：Status inactive 1：Status active
9	STOP_DET	R	1'b0	检测到 STOP 信号。 Slave 模式下： 若 STOP_DET_IFADDRESSED = 1，则只有在

Freqchip Confidential

比特	名称	属性	复位值	描述
				地址匹配后才能检查到 STOP 信号。 若 STOP_DET_IFADDRESSED = 0，则不需检测地址匹配就能检查到 STOP 信号。 Master 模式下： STOP_DET_IF_MASTER_ACTIVE = 1 时，只有总线忙碌时，Master 才发出 STOP_DET 中断。 STOP_DET_IF_MASTER_ACTIVE = 0 时，不论总线空闲或忙碌，Master 都可以发出 STOP_DET 中断。 0：Status inactive 1：Status active
8	ACTIVITY	R	1'b0	总线忙碌时 ACTIVITY 置位（主机或从机在收发数据） 0：Status inactive 1：Status active --- 三种清除方式： 1、读 CLR_ACTIVITY 寄存器 2、读 CLR_INTR 寄存器 3、I2C Disable 注：状态位将一直保持置位，除非清除。
7	RX_DONE		1'b0	从机发送时，在从机发送完数据后，主机回应 NAK，RX_DONE 置位。 一般用在一次传输的最后一个字节，表示传输结束。 0：Status inactive 1：Status active
6	TX_ABRT	R	1'b0	主机或从机发送时，没有按照预期设置发送完成，发送中止，TX_ABRT 置位。 TX_ABRT_SOURCE 寄存器中可以查询发送中

Freqchip Confidential

比特	名称	属性	复位值	描述
				止的原因。 0：Status inactive 1：Status active
5	RD_REQ	R	1'b0	作从机时，当收到主机的读请求时 RD_REQ 置位，并拉低 SCL。当检测到此状态位置位后，应将需要发送的数据写入 DATA_CMD 寄存器，并清除此位后，控制器释放 SCL，并发送数据。 0：Status inactive 1：Status active
4	TX_EMPTY	R	1'b0	CONTROL.TX_EMPTY_CTRL = 0 时： 当 Tx FIFO 中的数据，小于 TX_TL 寄存器设置的阈值时，TX_EMPTY 置位。 CONTROL.TX_EMPTY_CTRL = 1 时： 当 Tx FIFO 中的数据，小于 TX_TL 寄存器设置的阈值，并且从移位寄存器中传输完当前字节时 TX_EMPTY 置位。 0：Status inactive 1：Status active 注：此位会在 Tx FIFO 中数据超过阈值时自动清除。
3	TX_OVER	R	1'b0	当 Tx FIFO 中已经存在数据时，CPU 尝试通过写入 DATA_CMD 寄存器发出另一个 I2C 命令，则 TX_OVER 置位。 0：Status inactive 1：Status active
2	RX_FULL	R	1'b0	当 Rx FIFO 中的数据，大于或等于 RX_TL 寄存器设置的阈值时，TX_EMPTY 置位。 注：此位会在 Rx FIFO 中数据小于阈值时自动清除。 0：Status inactive 1：Status active
1	RX_OVER	R	1'b0	当 Rx FIFO 已满，并接收到了新的数据，

Freqchip Confidential

比特	名称	属性	复位值	描述
				RX_OVER 置位。 0：Status inactive 1：Status active 注：若 RX_FIFO_FULL_HLD_CTRL = 1，则在 Rx FIFO 满后，拉住 SCL 信号线，不在会在收到新的数据。 若 RX_FIFO_FULL_HLD_CTRL = 0，RxFIFO 满后,将会继续接收数据，接收到的数据都将丢失。
0	RX_UNDER	R	1'b0	Rx FIFO 空时，继续读取 Rx FIFO， RX_UNDER 状态置位。

9.4.9. INTR_MASK（Offset 0x30）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	0x0	Reserved
14	SCL_STUCK_AT_LOW	R/W	1'b1	中断状态屏蔽。 0：相应位中断状态屏蔽。 1：相应位中断状态不屏蔽。 **注：**屏蔽后，INTR_STAT 寄存器中相应位，将会被屏蔽，不会置位。
13	MASTER_ON_HOLD	R/W	1'b0	
12	RESTART_DET	R/W	1'b0	
11	Reserved	R/W	1'b0	
10	START_DET	R/W	1'b0	
9	STOP_DET	R/W	1'b0	
8	ACTIVITY	R/W	1'b0	
7	RX_DONE	R/W	1'b1	
6	TX_ABRT	R/W	1'b1	
5	RD_REQ	R/W	1'b1	
4	TX_EMPTY	R/W	1'b1	
3	TX_OVER	R/W	1'b1	
2	RX_FULL	R/W	1'b1	
1	RX_OVER	R/W	1'b1	
0	RX_UNDER	R/W	1'b1	

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.10. RAW_INTR_STAT（Offset 0x34）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
14	SCL_STUCK_AT_LOW	R	1'b0	中断原始状态寄存器。 0：相应状态位未置位。 1：相应状态位置位。 **注：**原始状态寄存器，不受 INTR_STAT 寄存器影响。
13	MASTER_ON_HOLD	R	1'b0	
12	RESTART_DET	R	1'b0	
11	Reserved	R	1'b0	
10	START_DET	R	1'b0	
9	STOP_DET	R	1'b0	
8	ACTIVITY	R	1'b0	
7	RX_DONE	R	1'b0	
6	TX_ABRT	R	1'b0	
5	RD_REQ	R	1'b0	
4	TX_EMPTY	R	1'b0	
3	TX_OVER	R	1'b0	
2	RX_FULL	R	1'b0	
1	RX_OVER	R	1'b0	
0	RX_UNDER	R	1'b0	

9.4.11. RX_TL（Offset 0x38）

比特	名称	属性	复位值	描述
31:8	Reserved	R	0x0	Reserved
7:0	RX_TL	R/W	8'h00	Rx FIFO 阈值

9.4.12. TX_TL（Offset 0x3C）

比特	名称	属性	复位值	描述
31:8	Reserved	R	0x0	Reserved
7:0	TX_TL	R/W	8'h00	Tx FIFO 阈值

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.13. CLR_INTR（Offset 0x40）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_INTR	R	1'b0	读取该寄存器以清除组合中断、所有单独中断和 TX_ABRT_SOURCE 寄存器。但不清除硬件可清除中断，只清除软件可清除中断。

9.4.14. CLR_RX_UNDER（Offset 0x44）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_RX_UNDER	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 RX_UNDER 中断。

9.4.15. CLR_RX_OVER（Offset 0x48）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_RX_OVER	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 RX_OVER 中断。

9.4.16. CLR_TX_OVER（Offset 0x4C）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_TX_OVER	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 TX_OVER 中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.17. CLR_RD_REQ（Offset 0x50）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_RD_REQ	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 RD_REQ 中断。

9.4.18. CLR_TX_ABRT（Offset 0x54）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_TX_ABRT	R	1'b0	读取这个寄存器以清除 RAW_INTR_STAT 寄存器的 TX_ABRT 中断和 TX_ABRT_SOURCE 寄存器。

9.4.19. CLR_RX_DONE（Offset 0x58）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_RX_DONE	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 RX_DONE 中断。

9.4.20. CLR_ACTIVITY（Offset 0x5C）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_ACTIVITY	R	1'b0	如果 I2C 不再处于活动状态，读取这个寄存器将清除 ACTIVITY 中断。如果总线上的 I2C 模块仍然处于活动状态，则继续设置 ACTIVITY 中断位。如果模块被禁用，并且总线上没有进一步的活动，它将被硬件自动清除。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.21. CLR_STOP_DET（Offset 0x60）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_STOP_DET	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 STOP_DET 中断。

9.4.22. CLR_START_DET（Offset 0x64）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_START_DET	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 START_DET 中断。

9.4.23. ENABLE（Offset 0x6C）

比特	名称	属性	复位值	描述
31:4	Reserved	R	0x0	Reserved
3	SDA_STUCK_RECOVERY	R/W	1'b0	当检测到 SDA 线拉低超时， （ TX_ABRT_SOURCE 寄存器中的 ABRT_SDA_STUCK_AT_LOW 置位。） 0：Master 禁用 SDA 恢复机制 1：Master 发起 SDA 恢复机制
2	TX_CMD_BLOCK	R/W	1'b0	主机模式下： 0：一旦 Tx FIFO 中有数据存在，I2C 总线就开始传输开始 1：阻塞数据在 I2C 总线上的传输，即使 Tx FIFO 有数据要传输。 注：只有在 FIFO 空时，设置有效。
1	ABORT	R/W	1'b0	主模式下中止传输。 设置此位后，主机发出 STOP 并在完成当前传

Freqchip Confidential

比特	名称	属性	复位值	描述
				输后刷新 Tx FIFO，并产生 TX_ABORT 中断状态。完成中止操作后硬件自己清除此位。 0：正常传输 1：中止传输 **注：**只有设置 ENABLE = 1 时，设置此位有效。
0	ENABLE	R/W	1'b0	I2C 使能。 0：I2C Disable 1：I2C Enable

9.4.24. STATUS（Offset 0x70）

比特	名称	属性	复位值	描述
31:12	Reserved	R	0x0	Reserved
11	SDA_STUCK_NOT_RECOVERED	R	1'b0	主模式下，恢复机制启动后，SDA 状态 0：恢复机制启动后，SDA 未恢复 1：恢复机制启动后，SDA 恢复
10	SLV_HOLD_RX_FIFO_FULL	R	1'b0	从机 Bus Hold 状态。 0：从机未拉住总线 1：从机 Rx FIFO 满，拉住总线
9	SLV_HOLD_TX_FIFO_EMPTY	R	1'b0	从机 Bus Hold 状态。 0：从机未拉住总线 1：从机 Tx FIFO 空，拉住总线
8	MST_HOLD_RX_FIFO_FULL	R	1'b0	主机 Bus Hold 状态。 0：主机未拉住总线 1：主机 Rx FIFO 满，拉住总线
7	MST_HOLD_TX_FIFO_EMPTY	R	1'b0	主机 Bus Hold 状态。 0：主机未拉住总线 1：主机 Tx FIFO 空，拉住总线
6	SLV_ACTIVITY	R	1'b0	从机状态。 0：从机空闲 1：从机正忙

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
5	MST_ACTIVITY	R	1'b0	主机状态。 0：主机空闲 1：主机正忙
4	RFF	R	1'b0	Rx FIFO 满状态。 0：Rx FIFO 不满 1：Rx FIFO 满
3	RFNE	R	1'b0	Rx FIFO 空状态。 0：Rx FIFO 空 1：Rx FIFO 非空
2	TFE	R	1'b0	Tx FIFO 空状态。 0：Tx FIFO 非空 1：Tx FIFO 空
1	TFNF	R	1'b0	Tx FIFO 满状态。 0：Tx FIFO 满 1：Tx FIFO 不满
0	ACTIVITY	R	1'b0	I2C 状态。 0：I2C 空闲 1：I2C 正忙

9.4.25. TXFLR（Offset 0x74）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	TXFLR	R	6'h0	Tx FIFO 中有效数据个数。

9.4.26. RXFLR（Offset 0x78）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	RXFLR	R	6'h0	Rx FIFO 中有效数据个数。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.27. SDA_HOLD（Offset 0x7C）

比特	名称	属性	复位值	描述
31:24	Reserved	R	0x0	Reserved
23:16	SDA_RX_HOLD	R/W	8'h0	接收时，SDA 的保持时间
15:0	SDA_TX_HOLD	R/W	16'h1	发送时，SDA 的保持时间

使用详情参照 I2C SDA HOLD 功能章节。

9.4.28. TX_ABRT_SOURCE（Offset 0x80）

比特	名称	属性	复位值	描述
31:23	TX_FLUSH_CNT	R	9'h0	发送被中止后，Tx FIFO 中残留的数据量。
22:21	Reserved	R	2'b00	Reserved
20	ABRT_DEVICE_WRITE	R	1'b0	主模式下。 0：未中止 1：主机发送过程中，修改了 DATA_CMD 的 CMD 位，导致方向变化，产生错误，中止传输。
19	ABRT_DEVICE_SLVADDR_NOACK	R	1'b0	主模式下，地址未匹配导致中止。 0：未中止 1：主机发送地址，收到 NAK，中止传输
18	Reserved	R	1'b0	Reserved
17	ABRT_SDA_STUCK_AT_LOW	R	1'b0	主模式下，检测到 SDA 持续拉低的时间超过 SDA_STUCK_AT_LOW_TIMEOUT 寄存器配置的时间。 0：未中止 1：SDA 拉低超时
16	ABRT_USER_ABRT	R	1'b0	主模式下，检测到中止传输 0：未检测到中止传输 1：检测到中止传输
15	ABRT_SLVRD_INTX	R	1'b0	0：未中止 1：从机发送时，向 DATA_CMD 寄存器的 CMD 位写了‘1’。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
14	ABRT_SLV_ARBLOST	R	1'b0	0：未中止 1：从机发送时，无法控制总线。
13	ABRT_SLVFLUSH_TXFIFO	R	1'b0	0：未中止 1：从机收到读请求时，TxFIFO 中有数据残留。
12	ARB_LOST	R	1'b0	0：未中止 1：主机发送或从机发送时仲裁丢失
11	ABRT_MASTER_DIS	R	1'b0	0：未中止 1：主模式被禁用的情况下，启动主模式操作。
10	ABRT_10B_RD_NORSTRT	R	1'b0	0：未中止 1：RESTART_EN = 0 时，主机使用 10bit 地址进行读操作。
9	Reserved	R	1'b0	Reserved
8	ABRT_HS_NORSTRT	R	1'b0	0：未中止 1：RESTART_EN = 0 时，主机试图切换 HS 高速模式。
7	Reserved	R	1'b0	Reserved
6	ABRT_SBYTE_ACKDET	R	1'b0	0：未中止 1：HS 模式下，主机码被响应 ACK
5:4	Reserved	R	2'b00	Reserved
3	ABRT_TXDATA_NOACK	R	1'b0	0：未中止 1：主模式下，数据响应 NAK
2	ABRT_10ADDR2_NOACK	R	1'b0	0：未中止 1：主模式下，使用 10bit 地址模式，地址的第二个字节响应 NAK
1	ABRT_10ADDR1_NOACK	R	1'b0	0：未中止 1：主模式下，使用 10bit 地址模式，地址的第一个字节响应 NAK
0	ABRT_7ADDR_NOACK	R	1'b0	0：未中止 1：主模式下，使用 7bit 地址模式，地址响应 NAK

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.29. SLV_DATA_NACK_ONLY（Offset 0x84）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	NACK	R	1'b0	从模式接收时，NAK 控制。 0：产生正常的 ACK/NAK 1：在接收时产生 NAK，收到的数据将不会存入 Rx FIFO

9.4.30. DMA_CR（Offset 0x88）

比特	名称	属性	复位值	描述
31:2	Reserved	R	0x0	Reserved
1	TDMAE	R/W	1'b0	DMA 发送使能 0：DMA Transmit Enable 1：DMA Transmit Disable
0	RDMAE	R/W	1'b0	DMA 接收使能 0：DMA Receive Enable 1：DMA Receive Disable

9.4.31. DMA_TDLR（Offset 0x8C）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	DMATDL	R/W	6'h00	DMA 请求阈值。 当 FIFO 中的数据等于或低于 DMATDL 时产生 DMA Tx 请求

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.32. DMA_RDLR（Offset 0x90）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	DMARDL	R/W	6'h00	DMA 请求阈值。 当 Rx FIFO 中的数据等于或大于 DMATDL + 1 时产生 DMA Rx 请求

9.4.33. SDA_SETUP（Offset 0x94）

比特	名称	属性	复位值	描述
31:8	Reserved	R	0x0	Reserved
7:0	SDA_SETUP	R/W	8'h64	最小值不应低于 8，单位为 APB_I2C_CLK。 参照 I2C 时序的 tSU:DAT 部分，详情参照 I2C 时序控制章节。 注：在 I2C 未使能时配置（ENABLE = 0），否则无效。

9.4.34. SPKLEN（Offset 0xA0）

比特	名称	属性	复位值	描述
31:8	Reserved	R	0x0	Reserved
7:0	SPKLEN	R/W	8'h5	突刺抑制逻辑过滤掉的最长峰值。最小值应不小于 1。 参照 I2C 时序的 tSP 部分，详情参照 I2C 时序控制章节。 注：在 I2C 未使能时配置（ENABLE = 0），否则无效。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.4.35. CLR_RESTART_DET（Offset 0xA8）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_RESTART_DET	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 RESTART_DET 中断。

9.4.36. SCL_STUCK_AT_LOW_TIMEOUT（Offset 0xAC）

比特	名称	属性	复位值	描述
31:0	SCL_STUCK_LOW_TIMEOUT	R/W	0xFFFFFFFF	SCL 拉低超时时间配置，超过配置时间，SCL_STUCK_AT_LOW 状态置位。

9.4.37. SDA_STUCK_AT_LOW_TIMEOUT（Offset 0xB0）

比特	名称	属性	复位值	描述
31:0	SDA_STUCK_LOW_TIMEOUT	R/W	0xFFFFFFFF	SDA 拉低超时时间配置，超过配置时间。ABRT_SDA_STUCK_AT_LOW 状态置位。

9.4.38. CLR_SCL_STUCK_DET（Offset 0xB4）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CLR_SCL_STUCK_DET	R	1'b0	读取这个寄存器来清除 RAW_INTR_STAT 寄存器的 SCL_STUCK_AT_LOW 中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

9.5. 使用流程

9.5.1. 主机使用流程

1. 通过将 ENABLE 寄存器的[0]位写‘0’来禁用 I2C。
2. 写入 CONTROL 寄存器的 SPEED 配置速度模式，设置 10BITADDR_SLAVE，选择从机 7bit 或 10bit 寻址模式。
3. 向 TAR 寄存器写入要寻址的 I2C 从设备地址。设置 10BITADDR_MASTER ，选择主机 7bit 或 10bit 寻址模式。
4. ENABLE 寄存器的[0]位写‘1’使能 I2C。
5. 写 DATA_CMD 寄存器的 CMD、DAT。此时 I2C 控制器会生成 START 条件和地址字节。若 TX FIFO 中还存在数据，I2C 将继续传输。

注意事项：

- 主机写操作时。向 DATA_CMD 的 DAT 写入需要发送的数据，并同时将 CMD、RESTART、STOP 需要的状态一并写入。在传输过程中要保持 CMD 为‘0’不变；需要 STOP 或 RESTART 条件时，在写入相应字节时，同时对 STOP 或 RESTART 写‘1’。
  1. （**注：**每个字节的发送，都是写 DATA_CMD 整个寄存器，而不是只写 DAT）
- 主机读操作时。向 DATA_CMD 写入时，I2C 控制器将会自动忽略 DAT 部分，只保留了 CMD、RESTART、STOP（统称为 command），需要接收多少数据，就要向 TxFIFO 中写入多少个 command。
  2. （**注：**每个字节的接收，都是向 DATA_CM 写入 command，然后控制器自动存入 TxFIFO，需要接收多少数据，就要写多少个 command）

注：若中断未开启，可使用查询 RAW_INTR_STAT 状态寄存器的方法。

9.5.2. 从机使用流程

3. 通过将 ENABLE 寄存器的[0]位写‘0’来禁用 I2C。
4. 向 SAR 寄存器写入从设备地址。
5. 写入 CONTROL 寄存器的 10BITADDR_SLAVE，选择从机 7bit 或 10bit 寻址模式。向 MASTER_MODE 写‘0’禁用主机，向 SLAVE_DISABLE 写‘0’使能从机，
6. ENABLE 寄存器的[0]位写‘1’使能 I2C。

Freqchip Confidential

注：若中断未开启，可使用查询 RAW_INTR_STAT 状态寄存器的方法。

9.5.2.1. 从机发送数据流程

1. 主设备向从机发出地址查询。
2. 从机匹配地址，并判断数据方向，判断为主机 Read 请求时，RD_REQ 中断状态，并拉低 SCL 线。直到准备好数据发送。
3. 如果在 RD_REQ 中断置位后，TxFIFO 中还有残留的数据，那么将会触发 TX_ABRT 中断，并自动清除 TxFIFO 中残留的数据。
4. 向 DATA_CMD 寄存器中写入需要发送的数据，并将 CMD 置‘0’。
5. 清除 RD_REQ、TX_ABRT 中断。
6. 从机释放 SCL，并发送数据。

注：若中断未开启，可使用查询 RAW_INTR_STAT 状态寄存器的方法。

9.5.2.2. 从机接收数据流程

1. 主设备向从机发出地址查询。
2. 从机匹配地址，并判断数据方向，判断为主机 Write 请求，从机开始接收数据，将数据存入 RxFIFO。
3. 接收数据到达阈值，从机 Rx_FULL 中断置位。
4. 从 DATA_CMD 寄存器读出数据。

注：若中断未开启，可使用查询 RAW_INTR_STAT 状态寄存器的方法。

9.5.3. 工作时序图

Start、Stop、Restart 通过 DATA_CMD 寄存器控制。



图 9-9 DATA_CMD 寄存器示意图

- DATA：收到的数据从该字段读取，将要发送的数据写入该字段
- CMD：这个位决定了要执行的传输是读（CMD=1）还是写（CMD=0）
- Stop：该位决定在发送或接收数据字节后是否生成 STOP

Freqchip Confidential

■ Restart：该位决定了在发送或接收数据字节之前是否生成 RESTART(或者在重启功能未使能的情况下，STOP 后跟 START)

1. 主机发送，并产生 STOP 时序




图 9-10 主机发送并产生 STOP

2. 主机接收，并产生 STOP 时序




图 9-11 主机接收并产生 STOP 时序

如下两图所示，用户可以控制在 I2C 总线上产生 RESTART 条件。如果 DATA_CMD 寄存器的位 10 （Restart）被设置，并且 RESTART_EN=1，一个 Restart 将在下一次操作前生成。如果 RESTART_EN=0，则会生成一个 STOP 后跟着一个 START 来代替 restart。

3. 主机发送时，并产生 Restart 时序




图 9-12 主机发送并产生 Restart 时序

Freqchip Confidential

4. 主机接收时，并产生 Restart 时序




图 9-13 主机接收并产生 Restart 时序

5. 主机发送时，产生 STOP，但 TxFIFO 非空




图 9-14 主机发送，产生 STOP，TxFIFO 非空

6. 主机接收时，产生 STOP，但 TxFIFO 非空




图 9-15 主机接收，产生 STOP，TxFIFO 非空

Freqchip Confidential

10. 音频接口（I2S）

10.1. 概述

I2S(Inter—IC Sound)总线，又称集成电路内置音频总线，可以通过 I2S 音频协议与外部设备进行通信。

10.2. 主要特性

- 支持 MSB（左对齐），LSB（右对齐），飞利浦标准格式。
- 支持主从模式下的 16bit、24bit 有效数据传输。
- Tx FIFO、Rx FIFO 各有深度 32，位宽 32bit 的 FIFO 缓存空间。
- 全双工通讯

10.3. 结构框图




图 10-1 I2S 结构框图

Freqchip Confidential

10.4. 功能描述

10.4.1. BCLK、FRMCLK 分频

时钟信号输出分频，与声道信号输出分频。

BCLK 分频计算公式：$BCLK = \frac{I2S_CLK}{（BCLK_DIV + 1）}$

FRAMECLK 分频计算公式：$FRAMECLK = \frac{BCLK}{2 \times （FRMCLK_DIV + 1）}$

其中 BCLK 为 I2S 外设时钟，FRAMECLK 为声道时钟。

10.4.2. I2S_NORMAL，I2S_ADJUST，I2S_FRMINV 配置效果

I2S_NORMAL = 1，I2S_ADJUST = 0，I2S_FRMINV = 0




图 10-2 飞利浦标准格式时序图

Freqchip Confidential

I2S_NORMAL = 0，I2S_ADJUST = 0，I2S_FRMINV = 1




图 10-3 I2S 时序图（左对齐，FRME 反相）

I2S_NORMAL = 0，I2S_ADJUST = 1，I2S_FRMINV = 1，I2SFBOFF =（FRMDIV + 1）- 16




图 10-4 I2S 时序图（右对齐，FRME 反相）

Freqchip Confidential

10.5. I2S 寄存器

10.5.1. I2S 寄存器映像

I2S0 寄存器基地址：0x5006_0000

I2S1 寄存器基地址：0x5016_0000

表格 10-1 I2S 寄存器映像

偏移	寄存器	寄存器描述
0x00	CONTROL0	控制寄存器 0
0x04	FRM_DIV	时钟与声道分频寄存器

偏移	寄存器	寄存器描述
0x08	CONTROL1	控制寄存器 1
0x0C	DATA_L	左声道数据寄存器
0x10	DATA_R	右声道数据寄存器
0x14	STATUS	状态寄存器
0x18	INTE	中断使能寄存器
0x1C	FIFO_CFG_L	左声道 FIFO 配置寄存器
0x20	FIFO_CFG_R	右声道 FIFO 配置寄存器
0x24	DMA_CFG	DMA 配置寄存器

10.5.2. CONTROL0（Offset 0x00）

比特	名称	属性	复位值	描述
31:17	Reserved	R/W	0x0	Reserved
16	SBC_ACCESS	R/W	1'b0	I2S TxFIFO 数据帧来源 0：TxFIFO data from CPU 1：TxFIFO data from sbc decode
15:12	Reserved	R/W	0x0	Reserved
11	TXFF_L_CLR	R/W	1'b0	左声道 TxFIFO 复位
10	TXFF_R_CLR	R/W	1'b0	右声道 TxFIFO 复位
9	RXFF_L_CLR	R/W	1'b0	左声道 RxFIFO 复位
8	RXFF_R_CLR	R/W	1'b0	右声道 RxFIFO 复位
7	TXFF_L_EN	R/W	1'b0	左声道 TxFIFO 使能
6	TXFF_R_EN	R/W	1'b0	右声道 TxFIFO 使能
5	RXFF_L_EN	R/W	1'b0	左声道 RxFIFO 使能
4	RXFF_R_EN	R/W	1'b0	右声道 RxFIFO 使能
3	LR_WD_SWAP	R/W	1'b0	左右声道同时写入数据格式配置 仅当 LR_WD_EN=1 时有效。 0：读写数据寄存器时，高 16bit 为左声道，低 16bit 为右声道。 1：读写数据寄存器时，高 16bit 为右声道，低 16bit 为左声道。
2	INTEN	R/W	1'b0	I2S 中断使能

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：Disable 1：Enable
1	LR_WD_EN	R/W	1'b0	左右声道同时写入数据模式，与 bit3 配合使用 0：Disable 1：Enable
0	MSTSLV	R/W	1'b0	主从模式选择 0：主机模式 1：从机模式

10.5.3. FRM_DIV（Offset 0x04）

比特	名称	属性	复位值	描述
31:16	FRMDIV	R/W	16'hF	声道分频，FRMDIV+1 必须为偶数。 FRMCLK = BCLK/(FRM_DIV +1)x2
15:0	BCLKDIV	R/W	16'h7	外设时钟分频，BCLKDIV+1 必须为偶数 BCLK = I2S_CLK/(BCLKDIV+1)

10.5.4. CONTROL1（Offset 0x08）

比特	名称	属性	复位值	描述
31:16	I2SFBOFF	R/W	00h	与 bit7 和 bit8 配合使用实现右对齐。 设置此值以调整 I2S 第一个串行数据位置以适合正确调整，必须大于 1。例如 I2S 数据帧长度为 16 bit 时，I2SFBOFF 值为(FRMDIV +1) - 16。
15	Reserved	R/W	0x0	Reserved
14:12	I2S_DATA_LEN	R/W	3'b000	I2S 数据帧长度 000：8 bit 001：16 bit 010：20 bit 011：24 bit 100：32 bit

Freqchip Confidential

比特	名称	属性	复位值	描述
11:10	Reserved	R/W	0x0	Reserved
9	I2S_LSB1ST	R/W	1'b0	I2S 帧内的位排序 0：MSB 在前 1：LSB 在前
8	I2S_ADJUST	R/W	1'b0	I2S 左右对齐选择，bit7 必须为 0 才能使用。 0：左对齐 1：右对齐，需要配合 bit31:16 使用
7	I2S_NORMAL	R/W	1'b0	I2S 飞利浦标准模式使能 0：Disable 1：Enable
6:4	Reserved	R/W	0x0	Reserved
3	I2S_LP	R/W	1'b0	移位寄存器循环，发送移位寄存器与接收移位寄存器对接。 1：测试模式,：TX 和 RX 对接 0：正常模式
2	I2S_BCLKINV	R/W	1'b0	BCLK 线翻转 0：Disable 1：Enable
1	I2S_FRMINV	R/W	1'b0	FRMCLK 线翻转 0：Disable 1：Enable
0	I2S_EN	R/W	1'b0	I2S 使能 0：Disable 1：Enable

10.5.5. DATA_L（Offset 0x0C）

比特	名称	属性	复位值	描述
31:0	DATA_L	R/W	32'h00	写操作：向 TxFIFO 写入数据。 读操作：从 RxFIFO 读出数据

Freqchip Confidential

10.5.6. DATA_R（Offset 0x10）

比特	名称	属性	复位值	描述
31:0	DATA_R	R/W	32'h00	写操作：向 TxFIFO 写入数据。 读操作：从 RxFIFO 读出数据

10.5.7. STATUS（Offset 0x14）

比特	名称	属性	复位值	描述
31: 18	Reserved	R/W	0x0	Reserved
17	R_TXFFEMPTY	R	1'b0	右声道 TxFIFO 空
16	R_TXFFAEMPTY	R	1'b0	右声道 TxFIFO 阈值空
15	R_TXFFFULL	R	1'b0	右声道 TxFIFO 满
14	L_TXFFEMPTY	R	1'b0	左声道 TxFIFO 空
13	L_TXFFAEMPTY	R	1'b0	左声道 TxFIFO 阈值空
12	L_TXFFFULL	R	1'b0	左声道 TxFIFO 满
11	TXFFEMPTY	R	1'b0	左右声道 TxFIFO 空
10	TXFFAEMPTY	R	1'b0	左右声道 TxFIFO 阈值空
9	TXFFFULL	R	1'b0	左右声道 TxFIFO 满
8	R_RXFFEMPTY	R	1'b0	右声道 RxFIFO 空
7	R_RXFFAFULL	R	1'b0	右声道 RxFIFO 阈值满
6	R_RXFFFULL	R	1'b0	右声道 RxFIFO 满
5	L_RXFFEMPTY	R	1'b0	左声道 RxFIFO 空
4	L_RXFFAFULL	R	1'b0	左声道 RxFIFO 阈值满
3	L_RXFFFULL	R	1'b0	左声道 RxFIFO 满
2	RXFFEMPTY	R	1'b0	左右声道 RxFIFO 空
1	RXFFAFULL	R	1'b0	左右声道 RxFIFO 阈值满
0	RXFFFULL	R	1'b0	左右声道 RxFIFO 满

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

10.5.8. INTE（Offset 0x18）

比特	名称	属性	复位值	描述
31: 18	Reserved	R/W	0x0	Reserved
17	R_TXFFEMPTY_EN	R/W	1'b0	FIFO 状态使能 0：Disable 1：Enable
16	R_TXFFAEMPTY_EN	R/W	1'b0	
15	R_TXFFFULL_EN	R/W	1'b0	
14	L_TXFFEMPTY_EN	R/W	1'b0	
13	L_TXFFAEMPTY_EN	R/W	1'b0	
12	L_TXFFFULL_EN	R/W	1'b0	
11	TXFFEMPTY_EN	R/W	1'b0	
10	TXFFAEMPTY_EN	R/W	1'b0	
9	TXFFFULL_EN	R/W	1'b0	
8	R_RXFFEMPTY_EN	R/W	1'b0	
7	R_RXFFAFULL_EN	R/W	1'b0	
6	R_RXFFFULL_EN	R/W	1'b0	
5	L_RXFFEMPTY_EN	R/W	1'b0	
4	L_RXFFAFULL_EN	R/W	1'b0	
3	L_RXFFFULL_EN	R/W	1'b0	
2	RXFFEMPTY_EN	R/W	1'b0	
1	RXFFAFULL_EN	R/W	1'b0	
0	RXFFFULL_EN	R/W	1'b0	

Freqchip Confidential

10.5.9. FIFO_CFG_L（Offset 0x1C）

比特	名称	属性	复位值	描述
31:24	L_RXFF_AFULL	R/W	8'h1A	左声道 RxFIFO Amost 满阈值
23:8	Reserved	R/W	0x0	Reserved
7:0	L_TXFF_AEMPTY	R/W	8'h6	左声道 TxFIFO Amost 空阈值

Copyright© 2023 上海富芮坤微电子有限公司

10.5.10. FIFO_CFG_R（Offset 0x20）

比特	名称	属性	复位值	描述
31:24	R_RXFF_AFULL	R/W	8'h1A	右声道 RxFIFO Amost 满阈值
23:8	Reserved	R/W	0x0	Reserved
7:0	R_TXFF_AEMPTY	R/W	8'h6	右声道 TxFIFO Amost 空阈值

10.5.11. DMA_CFG（Offset 0x24）

比特	名称	属性	复位值	描述
31:21	Reserved	R/W	0x0	Reserved
20:16	DMATDLR	R/W	5'h10	DMA Tx 阈值。 Rx FIFO 数量等于或小于 DMA_TX_Level 时，产生 DMA Tx 请求
15:13	Reserved	R/W	0x0	Reserved
12:8	DMARDLR	R/W	5'h10	DMA Rx 阈值。 Rx FIFO 数量等于或大于 DMA_RX_Level 时，产生 DMA Rx 请求
7:4	Reserved	R/W	0x0	Reserved
3	DMACR_R_RX	R/W	1'b0	右声道 RxFIFO 清除 DMA 搬运请求，高电平有效
2	DMACR_L_RX	R/W	1'b0	左声道 RxFIFO 清除 DMA 搬运请求，高电平有效
1	DMACR_R_TX	R/W	1'b0	右声道 TxFIFO 清除 DMA 搬运请求，高电平有效
0	DMACR_L_TX	R/W	1'b0	左声道 TxFIFO 清除 DMA 搬运请求，高电平有效

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

11. 真随机数发生器（TRNG）

11.1. 概述

True Random Number Generator（TRNG）真随机数生成器允许从数字逻辑中生成和收集真正的随机比特流。

11.2. 主要特性

- 192bit 真随机数发生器

11.3. TRNG 结构框图




图 11-1 TRNG 结构框图

Freqchip Confidential

11.4. TRNG 寄存器

11.4.1. TRNG 寄存器映像

TRNG 寄存器基地址：0xE00D_0000

表格 11-1 TRNG 寄存器映像

偏移	寄存器	寄存器描述
0x100	TRNG_IMR	中断屏蔽寄存器
0x104	TRNG_ISR	中断状态寄存器
0x108	TRNG_ICR	中断清除寄存器
0x10C	TRNG_CONFIG	TRNG 配置寄存器
0x110	TRNG_VALID	有效数据位状态寄存器
0x114	TRNG_DATA0	随机数结果寄存器
0x118	TRNG _DATA1	
0x11C	TRNG _DATA2	
0x120	TRNG _DATA3	
0x124	TRNG _DATA4	
0x128	TRNG _DATA5	
0x12C	RND_SOURCE_ENABLE	随机数源使能寄存器
0x130	SAMPLE_CNT1	采样计数值寄存器
0x140	TRNG_RESET	TRNG 复位寄存器
0x1B8	TRNG_BUSY	TRNG 忙碌状态寄存器
0x1BC	RST_BITS_COUNTER	计数复位寄存器

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

11.4.2. TRNG_IMR（Offset 0x100）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	28'h00	Reserved
3	VN_ERR_INT_MASK	R/W	1'b1	Von Neumann errors 错误中断。 写‘1’屏蔽
2	CRNGT_ERR_INT_MASK	R/W	1'b1	CRNGT errors 错误中断。 写‘1’屏蔽
1	AUTOCORR_ERR_INT_MASK	R/W	1'b1	Autocorrelation errors 错误中断。 写‘1’屏蔽
0	EHR_VALID_INT_MASK	R/W	1'b1	TRNG 已经收集 192bit 中断 写‘1’屏蔽

11.4.3. TRNG_ISR（Offset 0x104）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	28'h00	Reserved
3	VN_ERR	R	1'b0	Von Neumann errors 错误状态标志。 如果 32 个连续的收集位是相同的，即 32 个 0 或 32 个 1，就会发生 Von Neumann 错误。
2	CRNGT_ERR	R	1'b0	CRNGT errors 错误状态标志。 连续随机数生成测试失败，当 16 个采集位的两个连续块相等时，故障发生。
1	AUTOCORR_ERR	R	1'b0	Autocorrelation errors 错误状态标志。 表示连续 4 次自相关测试失败。 **注：**设置后，TRNG 将停止工作，直到下一次重置。
0	EHR_VALID	R	1'b0	TRNG 已经收集 192bit 状态标志。 置‘1’时，HER_DATA[0,1,2,3,4,5]寄存器准备好被读取。

Freqchip Confidential

11.4.4. TRNG_ICR（Offset 0x108）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	28'h00	Reserved
3	VN_ERR	W	1'b0	写‘1’清除 Von Neumann errors 错误状态标志。
2	CRNGT_ERR	W	1'b0	写‘1’清除 CRNGT errors 错误状态标志。
1	AUTOCORR_ERR	W	1'b0	软件无法操作此位。 TRNG 复位后自动清除。
0	EHR_VALID	W	1'b0	读取完 HER_DATA[0 ~ 5]寄存器后，写‘1’清除状态标志。

11.4.5. TRNG_CONFIG（Offset 0x10C）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	30'h00	Reserved
1:0	ENG_SRC_SEL	R/W	2'b0	配置环形振荡器中的反相器链长度。 00：选择最短的反相器链长度 01：选择较短的反相器链长度 10：选择较长的反相器链长度 11：选择最长的反相器链长度

11.4.6. TRNG_VALID（Offset 0x110）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h00	Reserved
0	EHR_VALID	R	1'b0	当置‘1’时，表示 TRNG 中的位收集完成，可以从 EHR_DATA[0 ~ 5]寄存器中读取数据。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

11.4.7. TRNG_DATA0 ~ 5（Offset 0x114 ~ 0x128）

比特	名称	属性	复位值	描述
31:0	TRNG_DATA5（0x124）	R	32'h00	随机数[191:160]
31:0	TRNG__DATA4（0x124）	R	32'h00	随机数[159:128]
31:0	TRNG__DATA3（0x120）	R	32'h00	随机数[127:96]
31:0	TRNG__DATA2（0x11C）	R	32'h00	随机数[95:64]
31:0	TRNG__DATA1（0x118）	R	32'h00	随机数[63:32]
31:0	TRNG__DATA0（0x114）	R	32'h00	随机数[31:0]

11.4.8. RND_SOURCE_ENABLE（Offset 0x12C）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h00	Reserved
0	RND_SRC_EN	R/W	1'b0	随机数源使能。 0：Disable 1：Enable

11.4.9. SAMPLE_CNT1（Offset 0x130）

比特	名称	属性	复位值	描述
31:0	SAMPLE_CNT1	R/W	32'hFFFF	控制 TRNG 采样环形振荡器的单个输出位的频率。

11.4.10. TRNG_RESET（Offset 0x140）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h00	Reserved
0	TRNG_RESET	R	1'b0	写‘1’将导致内部 TRNG 复位。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

11.4.11. TRNG_BUSY（Offset 0x1B8）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h00	Reserved
0	TRNG_BUSY	R	1'b0	反映 TRNG busy 信号的状态

11.4.12. RST_BITS_COUNTER（Offset 0x1BC）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h00	Reserved
0	RST_BITS_COUNTER	W	1'b0	向此位写入任何值将重置位计数器和 TRNG VALID 寄存器。 注：只有在 RND_SRC_EN == 0 时有效

Freqchip Confidential

12. 数字麦克风（PDM）

12.1. 概述

Pulse Density Modulation (PDM)模块可以从外部音频(例如数字麦克风)输入脉冲密度调制信号，支持单通道、双通道数据输入。

12.2. 主要特性

- 支持深度 64，位宽 16bit 的缓存 FIFO
- 硬件高通滤波器
- 支持单通道、双通道数据输入

12.3. PDM 系统框图




图 12-1 PDM 系统框图

Freqchip Confidential

12.4. PDM 寄存器

12.4.1. PDM 寄存器映像

PDM0 寄存器基地址：0x5007_0000

PDM1 寄存器基地址：0x5017_0000

表格 12-1 PDM 寄存器映像

偏移	寄存器	寄存器描述
0x00	Config	PDM 配置寄存器
0x04	FF_AFLL_LVL	FIFO 近满阈值配置
0x08	FF_RST	FIFO 复位控制
0x0C	INT_EN	PDM 中断使能
0x10	INT_STA	PDM 中断状态寄存器
0x14	INT_RAW_STA	PDM 原始中断状态寄存器
0x18	VOL_L	PDM 左声道音量配置
0x1C	VOL_R	PDM 右声道音量配置
0x24	DATA	PDM 数据寄存器
0x28	DMA_CFG	DMA 控制寄存器

12.4.2. Config（Offset 0x00）

比特	名称	属性	复位值	描述
31:17	Reserved	R	0x0	Reserved
16	DATA_SRC	R/W	1'b0	数据源选择（仅在 PDM1 中有效） 0：PDM 数据输入 1：SARADC 数据输入 注：数据源选择仅在 PDM1 中有效，当 SARADC 采集模拟麦克风时，可将 SARADC 与 PDM1 配合使用。
15	HPF_EN	R/W	1'b0	高通滤波器使能。 0：High-Pass Filter Disable 1：High-Pass Filter Enable
14	LR_SWAP	R/W	1'b0	左右声道输入互换。 0：Disable

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：Enable
13	CH_SEL	R/W	1'b0	单声道模式时，信道选择 0：左声道 1：右声道
12	MONO	R/W	1'b0	单声道与双声道选择 0：Stereo 1：Mono
11:10	OSR_MODE	R/W	2'b10	过采样选择： 0：低，支持所有采样率 1：中，最高支持 96K 采样率 2：高，最高支持 48K 采样率
9:6	SAMPLE_RATE	R/W	0x0	采样率选择 0000：8K 0001：12K 0010：16K 0011：24K 0100：32K 0101：48K 0110：96K 0111：192K 1000：8.0214K（不支持 normal mode） 1001：11.025K 1010：22.05K 1011：44.1K 1100：88.2K 1101：176.4K
5	USB_MODE	R/W	1'b1	USB 模式选择 0：normal mode 时钟来源 AUPLL 1：usb mode 时钟来源 CORE_HS
4	CLK_INV	R/W	1'b0	PDM 时钟线反向 0：Disable 1：Enable 默认上升沿采样左通道数据；默认下降沿采样右

Freqchip Confidential

比特	名称	属性	复位值	描述
				通道数据。 PDM_CLK_INV 使能后采样边沿切换。
3	DAT_INV	R/W	1'b0	PDM 数据采样值取反。 0：Disable 1：Enable
2	RST	R/W	1'b0	PDM 软件复位 0：Disable 1：Enable
1	CLK_EN	R/W	1'b0	PDM 时钟输出使能 0：Disable 1：Enable
0	EN	R/W	1'b0	PDM 使能。 0：Disable 1：Enable

12.4.3. FF_AFLL_LVL（Offset 0x04）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	FIFO_ALFTLR	R/W	0x20	FIFO 近满阈值。 FIFO 中数据个数 >= FIFO_ALFTLR + 1 时触发。

12.4.4. FF_RST（Offset 0x08）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	RXFF_RST	R/W	1'b0	RX FIFO 复位
1	RXFF_POP_RST	R/W	1'b0	RX FIFO POP 复位
0	RXFF_PUSH_RST	R/W	1'b0	RX FIFO PUSH 复位

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

12.4.5. INT_EN（Offset 0x0C）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	FF_EMPTY_INTEN	R/W	1'b0	FIFO 空中断使能
1	FF_AFULL_INTEN	R/W	1'b0	FIFO almost 阈值满中断使能
0	FF_FULL_INTEN	R/W	1'b0	FIFO 满中断使能

12.4.6. INT_STA（Offset 0x10）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	FF_EMPTY_INT_STATUS	R/W	1'b0	FIFO 空中断状态
1	FF_AFULL_INT_STATUS	R/W	1'b0	FIFO almost 阈值满中断状态
0	FF_FULL_INT_STATUS	R/W	1'b0	FIFO 满中断状态

12.4.7. INT_RAW_STA（Offset 0x14）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	FF_EMPTY_INT_RAW	R/W	1'b1	FIFO 空原始中断状态
1	FF_AFULL_INT_RAW	R/W	1'b0	FIFO almost 阈值满原始中断状态
0	FF_FULL_INT_RAW	R/W	1'b0	FIFO 满原始中断状态

12.4.8. VOL_L（Offset 0x18）

比特	名称	属性	复位值	描述
31:17	Reserved	R	0x0	Reserved
16:0	VOLUME_L	R/W	0x2000	PDM 左声道音量。 dB of volume =20*lg(VOLUME_LEFT/2^13)

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

12.4.9. VOL_R（Offset 0x1C）

比特	名称	属性	复位值	描述
31:17	Reserved	R	0x0	Reserved
16:0	VOLUME_R	R/W	0x2000	PDM 右声道音量。 dB of volume =20*lg(VOLUME_LEFT/2^13)

12.4.10. DATA（Offset 0x24）

比特	名称	属性	复位值	描述
31:16	R_DATA	R	0x0	右声道数据。
15:0	L_DATA	R	0x0	左声道数据。

12.4.11. DMA_CFG（Offset 0x28）

比特	名称	属性	复位值	描述
31:7	Reserved	R	0x0	Reserved
6	DMA_EN	R/W	1'b0	DMA 使能 0：Disable 1：Enable
5:0	DMA_RDLR	R/W	6'b0	DMA 请求阈值。 FIFO 中数据个数 >= FIFO_ALFTLR + 1 时触发。

Freqchip Confidential

13. DMA 控制器（DMA）

13.1. 概述

直接存储器存取（direct memory access **DMA**）使用硬件传输数据的方法，用来提供存储器与存储器之间和外设与存储器之间的高速数据传输。无需 CPU 干预，节省了 CPU 资源。每个通道相互独立，专门管理独自通道的访问请求。

13.2. 主要特性

- DMA0 拥有 8 个独立的可配置通道（请求），DMA1 拥有 2 个。
- 支持独立总线读写，DMA0（M1~M4）DMA1（M1~M3）。
- 支持外设与存储器之间的传输
- 支持存储器与存储器之间的传输
- 支持链表循环传输功能
- 可配置数据源和目标数据区的传输宽度(字节、半字、全字)
- 支持硬件优先级（优先级可配。同优先级下，通道号越低，优先级越高）
- DMA0 通道 0 和 1 支持 256 Byte FIFO 深度，2~7 支持 32Byte FIFO 深度
- DMA1 通道 0 和 1 支持 64 Byte FIFO 深度
- 通道 1、通道 2 支持 32 Byte FIFO 深度

13.3. 功能描述

DMA 控制器和 CPU 核心共享系统数据总线，执行直接存储器数据传输。当 CPU 和 DMA 同时访问相同的目标（RAM 或外设）时，DMA 请求会暂停 CPU 访问系统总线若干的周期，总线仲裁器会执行循环调度，以保证 CPU 在获得访问资源后的正常执行。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

SOC 配备两个 DMA，DMA0（拥有 8 个独立通道 Channel0~7）和 DMA1（拥有 2 个独立通道 Channel0~1），不同的通道 FIFO 大小有所区别，DMA0 与 DMA1 对内存的访问权限有所区别。具体特性可以参照下表。

FIFO 深度差异如下表所示：

DMAx	通道	FIFO 位宽	FIFO 大小
DMA0	Ch0 ~ 1	32 bit	256 Bytes
	Ch2 ~ 7	32 bit	32 Bytes
DMA1	Ch0 ~ 1	32 bit	64 Bytes

访问权限差异如下表所示：

IP 号	可选择 Master	可选择通道	访问权限
DMA0	Master1	Ch0 ~ 7	@System bus Access address：0x20000000 ~ 0x502FFFFF
	Master2	Ch0 ~ 7	
	Master3	Ch0 ~ 7	
	Master4	Ch0 ~ 7	
DMA1	Master1	Not Supported	
	Master2	Ch0 ~ 1	@System bus Access address：0x20000000 ~ 0x502FFFFF
	Master3	Ch0 ~ 1	@System bus Access address：0x20000000 ~ 0x502FFFFF
	Master4	Ch0 ~ 1	@Xip flash Access address：0x08000000 ~ 0x1FFFFFFF

Freqchip Confidential

13.3.1. DMA 优先级

优先级可配，可通过 CFGx. CH_PROOR 配置通道优先级，7 为最高优先级，0 为最低优先级。优先级相同的通道，通道号越低优先级越高。

注：

当 DMA 控制器在同一时间接收到多个请求时，仲裁器将根据硬件优先级来决定响应哪一个外设请求。

如果 DMA 正在为一个低优先级的通道传输数据时，一个高优先级的通道请求产生了，那么 DMA 将会先把低优先级通道的数据传输完毕，然后再来处理高优先级的通道要求。

13.3.2. 传输总长度、数据位宽、Burst length 三者关系

CTLx.寄存器中，BLOCK_TS 为传输的总长度，单位为源数据位宽(SRC_TR_WIDTH)。SRC_TR_WIDTH、DST_TR_WIDTH 分别为源数据位宽，目标数据位宽。SRC_MSIZE、DEST_MSIZE 为 Burst length。

例如：

BLOCK_TS = 5.

SRC_TR_WIDTH = 0x2.（4 byte）

DST_TR_WIDTH = 0x2.（4 byte）

SRC_MSIZE = 0x1.（待传输的数据项为 4）

DEST_MSIZE = 0x1.（待传输的数据项为 4）

DMA 传输的总长度位 5(BLOCK_TS)*4(SRC_TR_WIDTH) = 20byte。

DMA 收到一次传输请求后，将待传输的数据项 4 * 4 byte = 16 byte 的数据读取到 DMA FIFO 中。再由 FIFO 搬往目标地址。

DMA 再次收到一次传输请求，将剩余的 20 – 16 = 4 byte 的数据搬往目标地址。

注：SRC_TR_WIDTH * SRC_MSIZE 的数据量不能超过 DMA 通道 FIFO 深度。如果是内存与外设之间的传输，SRC_TR_WIDTH * SRC_MSIZE 需要搬运的数据量也不能超过外设 FIFO 的深度。

13.3.3. 链表传输功能

可通过使用链表实现循环传输。每个链表中包含着每次传输的 **1.**目标地址，**2.**源地址，**3.**下一次传输的链表基地址（如本次传输是最后一次，则赋值为 NULL），**4.**控制寄存器。

在第一个链表传输完成后，将查询第一个链表的 *Nxet 值，如果不为 NULL，则进行下一个链表的传输。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

13.3.4. 离散与聚合功能

直接存储器访问(DMA)是一种不需要 CPU 参与的传输，在存储器之间，存储器与外设之间进行传输数据块的技术。DMA 不仅减轻系统处理单元的工作，而且以比处理器的读取和写入速率高得多的速率传输数据。

传统的 block DMA 一次只能传输物理上连续的一个块的数据，完成传输后发起中断。而离散(Scatter)-聚合(Gather) DMA 提供从一个非连续的存储器到另一个存储器，采用通过一系列较小的连续数据块传输的方法进行数据传输。允许一次传输多个物理上不连续的块，完成传输后只发起一次中断。这样做的好处是直观的，大大减少了中断的次数，提高了数据传输的效率。

13.3.4.1. 离散(Scatter)

离散与目的地传输相关，当到达离散边界时，目标地址按编程数量递增或递减—离散递增。图 13-1 显示了一个目的地离散传输的例子。当达到离散边界时，地址由存储在 DSRx 寄存器中的 DSI 字段中的值递增或递减，乘以 DST_TR_WIDTH/8。其中 DST_TR_WIDTH 在 CTLx 寄存器中描述。连续离散边界直接的目的地传输数量记录在 DSRx 寄存器的 DSC 字段。

通过向 CTLx 寄存器的 DST_SCATTER_EN 字段写 1 来使能 scatter。CTLx 的 DINC 字段确定当到达离散边界时，地址是增加、减少还是保持不变。如果在整个 DMA 传输过程中 CTLx 的 DINC 字段表示固定地址控制，则 CTLx 寄存器的 DST_SCATTER_EN 字段会被忽略，并自动禁用 scatter 特性。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司




图 13-1 离散传输示例图

13.3.4.2. 聚合(Gather)

聚合与源传输相关。当到达聚合边界时，源地址按编程数量递增或递减。连续聚合边界之间的源传输数量被编程到源聚集计数 SGRx 寄存器的 SGC 字段中。当到达聚合边界时，源地址由存储在 SGRx 寄存器 SGI 字段的值递增或递减，乘以 CTLx 寄存器的 SRC_TR_WIDTH/8。图 13-2 显示了一个源聚合传输的例子。

通过向 CTLx 寄存器的 SRC_GATHER_EN 字段写 1 来使能聚合功能。CTLx 寄存器的 SINC 字段确定当到达聚合边界时，地址是递增、递减还是保持固定。如果 CTLx 寄存器的 SINC 字段表示在整个 DMA 传输过程中由固定地址控制，则忽略 CTLx 寄存器的 SRC_GATHER_EN 字段，并自动禁用聚合特性。

Freqchip Confidential




图 13-2 源聚合传输示例图

13.4. DMA 寄存器

13.4.1. DMA 寄存器映像

DMA0 寄存器基地址：0x1000_0000

DMA1 寄存器基地址：0x4002_0000

表格 13-1 DMA 寄存器映像

偏移	寄存器	寄存器描述
0x00, 0x58, 0xB0, 0x108, 0x160, 0x1B8, 0x210, 0x268	SARx	通道 0~8 源地址寄存器
0x08, 0x60, 0xB8, 0x110, 0x168, 0x1C0, 0x218, 0x270	DARx	通道 0~8 目标地址寄存器
0x10, 0x68, 0xC0, 0x118, 0x170, 0x1C8, 0x220, 0x278	LLPx	通道 0~8 链表地址寄存器
0x18, 0x70, 0xC8,	CTLx	通道 0~8 控制寄存器

Freqchip Confidential

偏移	寄存器	寄存器描述
0x120, 0x178, 0x1D0, 0x228, 0x280		
0x40, 0x98, 0xF0, 0x148, 0x1A0, 0x1F8, 0x250, 0x2A8	CFGx	通道 0~8 配置寄存器
0x48, 0xA0, 0xF8, 0x150, 0x1A8, 0x200, 0x258, 0x2B0	SGRx	通道 0~8 源聚合寄存器
0x50, 0xA8, 0x100, 0x158, 0x1B0, 0x208, 0x260, 0x2B8	DSRx	通道 0~8 目的离散寄存器
0x2C0	RawTfr	传输完成原始状态寄存器
0x2E0	RawErr	传输错误原始状态寄存器
0x2E8	StatusTfr	传输完成状态寄存器
0x308	StatusErr	传输错误状态寄存器
0x310	MaskTfr	传输完成掩码寄存器
0x330	MaskErr	传输错误掩码寄存器
0x338	ClearTfr	传输完成状态清除寄存器
0x358	ClearErr	传输错误状态清除寄存器
0x360	StatusInt	中断状态寄存器
0x398	DmaCfgReg	DMA 配置寄存器
0x3A0	ChEnReg	DMA 通道使能寄存器

Freqchip Confidential

13.4.2. SARx（Offset 0x00, 0x58, 0xB0, 0x108, 0x160, 0x1B8, 0x210, 0x268）

比特	名称	属性	复位值	描述
63:32	Reserved	R/W	0x0	Reserved
31:0	SAR	R/W	32'h00	DMA 传输源地址

13.4.3. DARx（Offset 0x08, 0x60, 0xB8, 0x110, 0x168, 0x1C0, 0x218, 0x270）

比特	名称	属性	复位值	描述
63:32	Reserved	R/W	0x0	Reserved
31:0	DAR	R/W	32'h00	DMA 传输目标地址

13.4.4. LLPx（Offset 0x10, 0x68, 0xC0, 0x118, 0x170, 0x1C8, 0x220, 0x278）

比特	名称	属性	复位值	描述
63:32	Reserved	R/W	0x0	Reserved
31:2	LOC	R/W	30'h00	如果启用链表功能，则下一个链表的内存起始地址
1:0	LMS	R/W	2'b00	下一个链表选用的 Master 0：AHB Master1 1：AHB Master2 2：AHB Master3 3：AHB Master4

13.4.5. CTLx（Offset 0x18, 0x70, 0xC8, 0x120, 0x178, 0x1D0, 0x228, 0x280）

比特	名称	属性	复位值	描述
63:44	Reserved	R/W	0x0	Reserved
43:32	BLOCK_TS	R/W	12'h000	DMA 搬运长度。
31:29	Reserved	R/W	0x0	Reserved
28	LLP_SRC_EN	R/W	1'b0	源地址链表使能
27	LLP_DST_EN	R/W	1'b0	目标地址链表使能
26:25	SMS	R/W	2'b00	源 Master 选择 0：AHB Master1 1：AHB Master2 2：AHB Master3 3：AHB Master4
24:23	DMS	R/W	2'b00	目标 Master 选择 0：AHB Master1

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				1：AHB Master2 2：AHB Master3 3：AHB Master4
22:20	TT_FC	R/W	3'b000	传输类型和流控制器选择 0：内存 到 内存，DMA 控制 1：内存 到 外设，DMA 控制 2：外设 到 内存，DMA 控制 3：外设 到 外设，DMA 控制
19	Reserved	R/W	0x0	Reserved
18	DST_SCATTER_EN	R/W	0x0	目的地离散使能。 0x0：未使能。 0x1：使能。
17	SRC_GATHER_EN	R/W	0x0	源聚合使能。 0x0：未使能。 0x1：使能。
16:14	SRC_MSIZE	R/W	3'b000	源 Burst 传输长度选择。 当收到 DMA 请求时，待搬运的数据项，一个数据项的长度为 SRC_TR_WIDTH（源位宽）。 0x0：待传输的数据项为 1。 0x1：待传输的数据项为 4。 0x2：待传输的数据项为 8。 0x3：待传输的数据项为 16。 0x4：待传输的数据项为 32。 0x5：待传输的数据项为 64。 注：SRC_MSIZE 应与 DEST_MSIZE 配置同。
13:11	DEST_MSIZE	R/W	3'b000	目标 Burst 传输长度选择。 当收到 DMA 请求时，待搬运的数据项，一个数据项的长度为 DST_TR_WIDTH（源位宽）。 0x0：待传输的数据项为 1。 0x1：待传输的数据项为 4。 0x2：待传输的数据项为 8。 0x3：待传输的数据项为 16。 0x4：待传输的数据项为 32。

Freqchip Confidential

比特	名称	属性	复位值	描述
				0x5：待传输的数据项为 64。
10:9	SINC	R/W	2'b0	源地址递增，递减选择。 0x0：源地址递增。 0x1：源地址递减。 0x2：源地址不变。
8:7	DINC	R/W	2'b0	目标地址递增，递减选择。 0x0：目标地址递增。 0x1：目标地址递减。 0x2：目标地址不变。
6:4	SRC_TR_WIDTH	R/W	3'b000	源传输位宽。 0x0：1 byte 0x1：2 byte 0x2：4 byte 0x3：8 byte 0x4：16 byte 0x5：32 byte
3:1	DST_TR_WIDTH	R/W	3'b000	目标传输位宽。 0x0：1 byte 0x1：2 byte 0x2：4 byte 0x3：8 byte 0x4：16 byte 0x5：32 byte
0	INT_EN	R/W	1'b0	中断使能。 0x0：中断关闭 0x1：中断开启

13.4.6. CFGx（Offset 0x40, 0x98, 0xF0, 0x148, 0x1A0, 0x1F8, 0x250, 0x2A8）

比特	名称	属性	复位值	描述
63:47	Reserved	R/W	0x0	Reserved
46:43	DEST_PER	R/W	4'h0	目标外设 ID。

Freqchip Confidential

比特	名称	属性	复位值	描述
				当目标地址是外设时，设置此位。ID 值由用户自定义。 与系统寄存器 DMA_REQ_MUX0， DMA_REQ_MUX1， DMA_REQ_MUX2，设置的 ID 相同即可。
42:39	SRC_PER	R/W	4'h0	源外设 ID。 当源地址是外设时，设置此位。ID 值由用户自定义。 与系统寄存器 DMA_REQ_MUX0， DMA_REQ_MUX1， DMA_REQ_MUX2，设置的 ID 相同即可。
38:34	Reserved	R/W	0x0	Reserved
33	FIFO_MODE	R/W	1'b0	0x0：FIFO_MODE_0，可用于指定传输宽度的单个 AHB 传输的空间/数据。 0x1：FIFO_MODE_1，对于目的地传输，可用数据大于或等于一半的 FIFO 深度，而对于源传输，可用空间大于一半的 FIFO 深度。异常发生在突发事务请求的末尾
32:20	Reserved	R/W	0x0	Reserved
19	SRC_HS_POL	R/W	1'b0	源外设握手接口极性。 0x0：源握手信号高有效 0x1：源握手信号低有效 当源地址为外设时要设置此位。
18	DST_HS_POL	R/W	1'b0	目标外设握手接口极性。 0x0：目标握手信号高有效 0x1：目标握手信号低有效 当目标地址为外设时要设置此位。
17:12	Reserved	R/W	0x0	Reserved
11	HS_SEL_SRC	R/W	1'b0	源握手信号选择。 0x0：硬件握手 0x1：软件握手

Freqchip Confidential

比特	名称	属性	复位值	描述
				当源地址为储存器时，忽略此位。
10	HS_SEL_DST	R/W	1'b0	目标握手信号选择。 0x0：硬件握手 0x1：软件握手 当目标地址为储存器时，忽略此位。
9	FIFO_EMPTY	R	1'b0	通道 FIFO 状态标志。 0x0：通道 FIFO 非空 0x1：通道 FIFO 空
8	CH_SUSP	R/W	1'b0	通道暂停。 0x0：通道正常 0x1：通道暂停
7:5	CH_PROOR	R/W	3'b000	通道优先级。 7 为最高优先级，0 为最低优先级。优先级相同的通道，通道号越低优先级越高。 0x0：通道优先级 0（最低优先级） 0x1：通道优先级 1 0x2：通道优先级 2 0x3：通道优先级 3 0x4：通道优先级 4 0x5：通道优先级 5 0x6：通道优先级 6 0x7：通道优先级 7（最高优先级）
4:0	Reserved	R/W	0x0	Reserved

13.4.7. SGRx(Offset 0x48, 0xA0, 0xF8, 0x150, 0x1A8, 0x200, 0x258, 0x2B0)

比特	名称	属性	复位值	描述
31:20	SGC	R/W	0x0	源聚合计数。连续聚合边界之间的源连接传输计数。
19:0	SGI	R/W	3'b000	源聚合间隔。

Freqchip Confidential

13.4.8. DSRx(Offset 0x50, 0xA8, 0x100, 0x158, 0x1B0, 0x208, 0x260, 0x2B8)

比特	名称	属性	复位值	描述
31:20	DSC	R/W	0x0	目的地离散计数。连续离散边界之间的目的地连续传输计数。
19:0	RAW	R/W	3'b000	目的地离散间隔。

13.4.9. RawTfr（Offset 0x2C0）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	0x0	Reserved
2:0	RAW	R/W	3'b000	对应通道传输完成中断原始状态。 每 bit 对应一个通道，bit0 对应通道 0。 0x0：传输未完成 0x1：传输完成

13.4.10. RawErr（Offset 0x2E0）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	0x0	Reserved
2:0	Raw	R	3'b000	对应通道传输错误中断原始状态。 每 bit 对应一个通道，bit0 对应通道 0。 0x0：传输正常 0x1：传输错误

13.4.11. StatusTfr（Offset 0x2E8）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	0x0	Reserved
2:0	Status	R	3'b000	对应通道传输完成中断状态。 每 bit 对应一个通道，bit0 对应通道 0。 此寄存器状态将请求 DMA 中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				0x0：传输未完成 0x1：传输完成

13.4.12. StatusErr（Offset 0x308）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	0x0	Reserved
2:0	Status	R	3'b000	对应通道传输错误中断状态。 每 bit 对应一个通道，bit0 对应通道 0。 此寄存器状态将请求 DMA 中断。 0x0：传输正常 0x1：传输错误

13.4.13. MaskTfr（Offset 0x310）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	0x0	Reserved
10:8	INT_MASK_WE	W	3'b000	掩码寄存器写使能。 每 bit 对应一个通道，bit8 对应通道 0。 写 MaskTfr 寄存器时需要将通道写使能与对应通通道一起写入。 0x0：写使能关闭 0x1：写使能打开
7:3	Reserved	R/W	0x0	Reserved
2:0	INT_MASK	R/W	3'b000	对应通道传输完成中断状态掩码。 每 bit 对应一个通道，bit0 对应通道 0。 StatusTfr 寄存器的内容被 MaskTfr 寄存器的内容屏蔽。 0x0：屏蔽中断状态 0x1：不屏蔽中断状态

Freqchip Confidential

13.4.14. MaskErr（Offset 0x330）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	0x0	Reserved
10:8	INT_MASK_WE	W	3'b000	掩码寄存器写使能。 每 bit 对应一个通道，bit8 对应通道 0。 写 MaskErr 寄存器时需要将通道写使能与对应通通道一起写入。 0x0：写使能关闭 0x1：写使能打开
7:3	Reserved	R/W	0x0	Reserved
2:0	INT_MASK	R/W	3'b000	对应通道传输错误中断状态掩码。 每 bit 对应一个通道，bit0 对应通道 0。 StatusErr 寄存器的内容被 MaskErr 寄存器的内容屏蔽。 0x0：屏蔽中断状态 0x1：不屏蔽中断状态

13.4.15. ClearTfr（Offset 0x338）

比特	名称	属性	复位值	描述
31:3	Reserved	W	0x0	Reserved
2:0	CLEAR	W	3'b000	清除对应通道中断状态。 每 bit 对应一个通道，bit0 对应通道 0。 0x0：无操作 0x1：清除中断传输完成状态

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

13.4.16. ClearErr（Offset 0x358）

比特	名称	属性	复位值	描述
31:3	Reserved	W	0x0	Reserved
2:0	CLEAR	W	3'b000	清除对应通道中断状态。 每 bit 对应一个通道，bit0 对应通道 0。 0x0：无操作 0x1：清除中断传输错误状态

13.4.17. StatusInt（Offset 0x360）

比特	名称	属性	复位值	描述
31:5	Reserved	R	0x0	Reserved
4	ERR	R	0x0	StatusErr 的 OR 值 0x0: OR 值为 0 0x1: OR 值为 1
3	DSTT	R	0x0	StatusDstTran 的 OR 值 0x0: OR 值为 0 0x1: OR 值为 1
2	SRCT	R	0x0	StatusSrcTran 的 OR 值 0x0: OR 值为 0 0x1: OR 值为 1
1	BLOCK	R	0x0	StatusBlock 的 OR 值 0x0: OR 值为 0 0x1: OR 值为 1
0	TFR	R	0x0	StatusTfr 的 OR 值 0x0: OR 值为 0 0x1: OR 值为 1

13.4.18. DmaCfgReg（Offset 0x398）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
0	DAM_EN	R/W	1'b0	DMA 使能。 0x0：DMA 关闭。 0x1：DMA 开启。

13.4.19. ChEnReg（Offset 0x3A0）

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	0x0	Reserved
10:8	CH_EN_WE	W	3'b000	通道写使能。 每 bit 对应一个通道，bit8 对应通道 0。 写 ChEnReg 寄存器时需要将通道写使能与对应通通道一起写入。 0x0：写使能关闭 0x1：写使能打开
7:3	Reserved	R/W	0x0	Reserved
2:0	CH_EN	R/W	3'b000	对应通道使能。 每 bit 对应一个通道，bit0 对应通道 0。 通道使能后开始传输。 0x0：通道关闭 0x1：通道使能

Freqchip Confidential

13.5. 注意事项

1. 在通道使能后，不能再对通道寄存器有任何写操作。如果一定要写通道寄存器，只能在把使能关闭后再写。
2. 使用储存器与外设之间传输时，需要设置请求 ID。需配置 CFGx 寄存器的 DEST_PER 与 SRC_PER。设置值要与系统寄存器中 DMA_REQ_MUX 选用的外设配置一样的 ID 号。

14. 脉冲宽度调制（PWM）

14.1. 概述

PWM 是一个通用的多通道脉宽调制器模块，用于电机控制，音调产生，电池充电，加热元件等。

在通用 PWM 模式下，基于参数选择，占空比更新可以异步执行或同步执行。在同步模式下，所有通道更新在 PWM 周期的开始，这是有用的电机控制，并可用于保持通道波形之间的固定死区空间。异步模式与 LED 控制等应用程序相关，这些应用程序不需要同步更新。

14.2. 主要特性

- 16 路 PWM 通道输出或 16 路输入捕获
- 两种 PWM 输出模式可选（PWM 模式）
- 各 PWM 通道有独立的分频、占空比、周期配置
- PWM 反相输出可选
- 输入捕获中断响应

14.3. PWM 系统框图




图 14-1 PWM 系统框图

Freqchip Confidential

14.4. PWM 寄存器

14.4.1. PWM 寄存器映像

PWM0 寄存器基地址：0x5005_0000

PWM1 寄存器基地址：0x5015_0000

表格 14-1 PWM 寄存器映像

偏移	寄存器	寄存器描述
0x04	PWM_Output_EN	PWM 输出使能
0x08	PWM_ENABLE	通道使能寄存器
0x10	PWM0_ Posedge	
0x14	PWM0_ Negedge	
0x18	PWM1_ Posedge	
0x1C	PWM1_ Negedge	
0x20	PWM2_ Posedge	
0x24	PWM2_ Negedge	
0x28	PWM3_ Posedge	
0x2C	PWM3_ Negedge	
0x30	PWM4_ Posedge	
0x34	PWM4_ Negedge	
0x38	PWM5_ Posedge	
0x3C	PWM5_ Negedge	PWM 通道 0 ~ 15 上升沿位置寄存器
0x40	PWM6_ Posedge	PWM 通道 0 ~ 15 下降沿位置寄存器
0x44	PWM6_ Negedge	
0x48	PWM7_ Posedge	
0x4C	PWM7_ Negedge	
0x50	PWM8_ Posedge	
0x54	PWM8_ Negedge	
0x58	PWM9_ Posedge	
0x5C	PWM9_ Negedge	
0x60	PWM10_ Posedge	
0x64	PWM10_ Negedge	
0x68	PWM11_ Posedge	
0x6C	PWM11_ Negedge	

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

偏移	寄存器	寄存器描述
0x70	PWM12_ Posedge	
0x74	PWM12_ Negedge	
0x78	PWM13_ Posedge	
0x7C	PWM13_ Negedge	
0x80	PWM14_ Posedge	
0x84	PWM14_ Negedge	
0x88	PWM15_ Posedge	
0x8C	PWM15_ Negedge	
0x90	PWM_Output_Select	PWM 输出控制选择
0x94	Capture_Prescale	输入捕获预分频寄存器
0x98	Capture_Status	输入捕获状态寄存器
0x9C	Capture_INT_Mask	输入捕获中断掩码寄存器
0xA0	Capture_CTL	输入捕获控制寄存器
0xA4	Capture_Value0	通道 0 ~ 7 输入捕获值
0xA8	Capture_Value1	
0xAC	Capture_Value2	
0xB0	Capture_Value3	
0xB4	Capture_Value4	
0xB8	Capture_Value5	
0xBC	Capture_Value6	
0xC0	Capture_Value7	
0xE4	PWM_Update	PWM 输出同步更新
0xE8	PWM_DAC_Mode	DAC 模式选择
0xF0	PWM_Output_Value	PWM 手动输出值
0xF8	PWM_Inverter_EN	PWM 反相输出使能
0xFC	PWM_CNT_EN	PWM 计数器、分频器使能寄存器器
0x100	PWM0_Prescale	PWM 通道 0 ~ 15 预分频寄存器 PWM 通道 0 ~ 15 周期寄存器
0x104	PWM0_Period	
0x108	PWM1_Prescale	
0x10C	PWM1_Period	
0x110	PWM2_Prescale	
0x114	PWM2_Period	
0x118	PWM3_Prescale	

Freqchip Confidential

偏移	寄存器	寄存器描述
0x11C	PWM3_Period	
0x120	PWM4_Prescale	
0x124	PWM4_Period	
0x128	PWM5_Prescale	
0x12C	PWM5_Period	
0x130	PWM6_Prescale	
0x134	PWM6_Period	
0x138	PWM7_Prescale	
0x13C	PWM7_Period	
0x140	PWM8_Prescale	
0x144	PWM8_Period	
0x148	PWM9_Prescale	
0x14C	PWM9_Period	
0x150	PWM10_Prescale	
0x154	PWM10_Period	
0x158	PWM11_Prescale	
0x15C	PWM11_Period	
0x160	PWM12_Prescale	
0x164	PWM12_Period	
0x168	PWM13_Prescale	
0x16C	PWM13_Period	
0x170	PWM14_Prescale	
0x174	PWM14_Period	
0x178	PWM15_Prescale	
0x17C	PWM15_Period	

14.4.2. PWM_Output_EN（Offset 0x04）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Output_EN	R/W	16'hFFFF	PWM 输出使能： 1bit 对应 1 通道。 0：Enable

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：Disable

14.4.3. PWM_ENABLE（Offset 0x08）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Enable	R/W	16'h00	通道使能。 1bit 对应 1 通道。 0：Disable 1：Enable

14.4.4. PWM0~15_Posedge（Offset 0x10, 0x18, 0x20, 0x28, 0x30, 0x38, 0x40, 0x48……）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Posedge	R/W	16'h00	PWM 模式：周期中波形的上升沿位置。

注：PWM0_Posedeg ~ PWM15_Posedeg 寄存器描述相同。

14.4.5. PWM0~15_Negedge（Offset 0x14, 0x1C, 0x24, 0x2C, 0x34, 0x3C, 0x44, 0x4C…….）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Negedge	R/W	32'h00	PWM 模式：周期中波形的下降沿位置。

注：PWM0_Negedeg ~ PWM15_Negedeg 寄存器描述相同。

14.4.6. PWM_Output_Select（Offset 0x90）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_ Output_Select	R/W	16'h00	PWM 输出控制选择。 1bit 对应 1 通道。 0：使用 PWM_Posedge 和 PWM_Negedge 控

Freqchip Confidential

比特	名称	属性	复位值	描述
				制输出波形 1：使用 PWM_Output_Value 控制输出波形。

14.4.7. Capture_Prescale（Offset 0x94）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	28'h00	Reserved
3:0	Capture_Prescale	R/W	4'h0	输入捕获时钟预分频。基于 APB_Clock 时钟源。 0000 ： 1 (default) 0001 ： 2 0010 ： 4 0011 ： 8 0100 ： 16 0101 ： 32 0110 ： 64 0111 ： 128 1000 ： 256 1001 ： 512 1010 ： 1024 1011 ： 2048 Others：2048

14.4.8. Capture_Status（Offset 0x98）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	24'h00	Reserved
7:0	Capture_Status	R/W	8'h00	输入捕获状态。 1bit 对应 1 通道。 写操作：写‘1’清除状态位。 读操作：当前通道是否更新了捕获值。

Freqchip Confidential

14.4.9. Capture_INT_EN（Offset 0x9C）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	24'h00	Reserved
7:0	Capture_INT_EN	R/W	8'h00	输入捕获通道中断使能。 1bit 对应 1 通道。 0：Disable 1：Enable

14.4.10. Capture_CTL（Offset 0xA0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:8	Capture_EN	R/W	8'h00	输入捕获通道使能。 1bit 对应 1 通道。 0：Disable 1：Enable
7:0	Capture_Mode	R/W	8'h00	输入捕获模式选择。 1bit 对应 1 通道。 0：将捕获到的信号连续存入各通道的数据寄存器中。 1：当清除 Capture_Status 对应通道位进行一次捕获，Capture_Status 对应通道置位后停止捕获。

14.4.11. Capture_Value0~7（Offset 0xA4 ~ 0xC0）

比特	名称	属性	复位值	描述
31:16	**Reserved**	**R/W**	**16'h00**	**Reserved**
15:0	Capture_Value	R	16'h00	输入捕获结果值。 捕获到连续两次上升沿之间的计数值。如果计数值超过了 16 位，则储存值为 0。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

14.4.12. PWM_Update（Offset 0xE4）

比特	名称	属性	复位值	描述
31:16	PWM_Status	R	16'h00	PWM 工作指示。 1bit 对应 1 通道。 0：对应通道停止工作 1：对应通道正在工作
15:0	PWM_Update	R/W	16'h00	PWM 配置更新。 1bit 对应 1 通道。 写‘0’：对应通道的 Period，Prescale，Posedge，Negedge 寄存器不更新。 写‘1’：对应通道的 Period，Prescale，Posedge，Negedge 寄存器同步更新。

14.4.13. PWM_Output_Value（Offset 0xF0）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Output_Value	R/W	16'h00	PWM 手动输出控制。 （当 PWM_ Output_Select 选择 1 时有效） 1bit 对应 1 通道。 0：对应通道输出高电平 1：对应通道输出低电平

14.4.14. PWM_Inverter_EN（Offset 0xF8）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Inverter_EN	R/W	16'h00	PWM 反相输出使能。 1bit 对应 1 通道。 0：PWM 正常输出 1：PWM 反相输出

Freqchip Confidential

14.4.15. PWM_CNT_EN（Offset 0xFC）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_CNT_EN	R/W	16'hFFFF	PWM 周期、预分频计数器使能。 1bit 对应 1 通道。 0：Disable 1：Enable

14.4.16. PWM0~15_Prescale（Offset: 0x100, 0x108, 0x110, 0x118, 0x120, 0x128, ……）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Prescale	R/W	16'h08	PWM 对应通道预分频。 PWMx_Clock = APB_Clock / (PWM_Prescale+1)

注：PWM0_ Prescale ~ PWM15_ Prescale 寄存器描述相同。

14.4.17. PWM0~15_Period（Offset 0x104, 0x10C, 0x114, 0x11C, 0x124, 0x12C, ……）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h00	Reserved
15:0	PWM_Period	R/W	16'h08	PWM 对应通道周期。 PWMx_Clock = APB_Clock / (PWM_Prescale+1) PWMx_Clock_Period = 1 / PWMx_Clock Period = PWMx_Clock_Period * (PWM_Period + 1)

PWM0_Period ~ PWM15_Period 寄存器描述相同。

14.5. 使用流程

14.5.1. PWM 模式

使用普通 PWM 模式，主要配置 Prescale（预分频寄存器），Period（周期寄存器）、PWM_Posedeg（上升沿位置寄存器）、PWM_Negedge（下降沿位置寄存器）。使用关系如图所示：

Freqchip Confidential




图 14-2 PWM 时序图

同步更新：由于在配置 Prescale、Period、PWM_Posedeg、PWM_Negedge 寄存器时存在时间先后的问题，导致电机等应用出现问题。可引用 PWM_Update 寄存器进行同步更新，将所需要修改的寄存器全部设置完成后，再设置 PWM_Update 进行同步更新。

异步更新：在某些简单应用中并不需要同步更新，此时可以直接修改相应寄存器完成 PWM 频率或占空比的修改。

14.5.2. Capture 输入捕获功能

芯片输入捕获默认捕捉上升沿，当捕获到两次上升沿后会自动计算出两次上升沿之间的计数值。计数值时钟由 APB_Clock/Capture_Prescale 决定。




图 14-3 输入捕获时序图

输入捕获的特殊情况，当两个上升沿，分别落在两个计数周期时，将不产生有效捕获信号。

Freqchip Confidential




图 14-4 异常示意图

Freqchip Confidential

15. 低功耗电源管理（PMU）

15.1. 概述

PMU 集成了电源管理，逻辑控制等功能，具体如下所述。

- 低电压检测
- 独立看门狗
- RTC
- I/O 检测唤醒

15.2. 访问控制接口

PMU 相关寄存器，SOC 通过 frspim 接口进行访问。

15.3. PMU_CONTROL

15.3.1. PMU_CONTROL 寄存器映像

表格 15-1 PMU_CONTROL 寄存器映像

地址	寄存器	寄存器描述
0x00	PMU_CLK_SEL	PMU 域时钟源选择
0x01	FSM_CLKDIV	时钟分频配置
0x04	CLK_EN	PMU 域时钟使能
0x05	RESET_CTRL	PMU 域复位控制

15.3.2. PMU_CLK_SEL（0x00）

比特	名称	属性	复位值	描述
7:1	Reserved	R/W	7'h0	Reserved
0	PMU_CLK_SEL	R/W	1'b0	PMU 时钟源选择 0：内部低速时钟 1：外部低速时钟

Freqchip Confidential

15.3.3. FSM_CLKDIV（0x01）

比特	名称	属性	复位值	描述
7:5	FSM_OFF_DIV	R/W	3'h0	PMU power-off 时钟源分频 PMU_CLK/((FSM_OFF_DIV+1)*2)
4:0	FSM_ON_DIV	R/W	5'b0	PMU power-on 时钟源分频 PMU_CLK/((FSM_ON_DIV+1)*2)

15.3.4. CLK_EN（0x04）

比特	名称	属性	复位值	描述
7	Efuse_CLK_EN	R/W	1'b0	Efuse 时钟使能
6	Filter_CLK_EN	R/W	1'b0	Filter 时钟使能
5:3	Reserved	R/W	3'b0	Reserved
2	RTC_CLK_EN	R/W	1'b0	RTC 时钟使能
1	IWDT_CLK_EN	R/W	1'b0	IWDT 时钟使能
0	TickLP_CLK_EN	R/W	1'b0	睡眠 Tick 时钟使能。 0：Disable 1：Enable

15.3.5. RESET_CTRL（0x05）

比特	名称	属性	复位值	描述
7	Efuse_Reset	R/W	1'b0	Efuse 时钟使能
6	Filter_Reset	R/W	1'b0	Filter 时钟使能
5:3	Reserved	R/W	3'b0	Reserved
2	RTC_Reset	R/W	1'b0	RTC 时钟使能
1	IWDT_Reset	R/W	1'b0	IWDT 时钟使能
0	TickLP_Reset	R/W	1'b0	睡眠 Tick 时钟使能。 0：Disable 1：Enable

Freqchip Confidential

15.4. PMU_IWDG

15.4.1. PMU_IWDG 功能描述

IWDG（独立看门狗）使用内部低速时钟（LowPowerRC）。采用 32 位计数器，向下计数。当计数值从 iwdt_Count 配置值计数到 0 时，产生中断信号。继续从 iwdt_Timeout 配置值向下计数，若计数到 0 时，产生系统复位。

注：不配置 iwdt_Timeout 寄存器将只能产生中断，不产生系统复位。

15.4.2. PMU_IWDG 系统框图




图 15-1 PMU_IWDG 系统框图

Freqchip Confidential

15.4.3. PMU_IWDG 寄存器映像

表格 15-2 PMU_IWDG 寄存器映像

地址	寄存器	寄存器描述
0x10	IWDG_CTRL	独立看门狗控制寄存器
0x11	IWDG_ TOUT_0	独立看门狗超时寄存器 0（LSB[7:0]）
0x12	IWDG_ TOUT_1	独立看门狗超时寄存器 1（MSB[15:8]）
0x13	IWDG_COUNT_0	独立看门狗计数初始值寄存器（LSB[7:0]）
0x14	IWDG_COUNT_1	独立看门狗计数初始值寄存器（[15:8]）
0x15	IWDG_COUNT_2	独立看门狗计数初始值寄存器（[23:6]）
0x16	IWDG_COUNT_3	独立看门狗计数初始值寄存器（MSB[31:24]）

Copyright© 2023 上海富芮坤微电子有限公司

15.4.4. IWDG_CTRL（0x10）

比特	名称	属性	复位值	描述
7:5	Reserved	R/W	6'h0	Reserved
4	IWDT_CLR	R/W	1'b0	喂狗清计数，从配置值重新递减计数
3	IWDT_INT_EN	R/W	1'b0	独立看门狗中断使能
2	Reserved	R/W	1'b0	Reserved
1	IWDT_RST_CHIP	R/W	1'b0	独立看门狗复位芯片使能
0	IWDT_EN	R/W	1'b0	独立看门狗使能

15.4.5. IWDG_ TOUT_LEN（0x11, 0x12）

比特	名称	属性	复位值	描述
7:0	TOUT_LEN_1	R/W	8'h00	喂狗超时配置，IWDG_LEN 计数为 0 时，产生中断，TOUT_LEN 开始向下递减计数，计数为 0 时系统复位。 注：若此值为 0，将不会复位系统，只会产生中断
7:0	TOUT_LEN_0	R/W	8'h00	

15.4.6. IWDG_ LEN（0x13, 0x14,0x15,0x16）

比特	名称	属性	复位值	描述
7:0	IWDG_LEN_3（0x16）	R/W	8'h00	初始计数值 MSB[31:24]
7:0	IWDG_LEN_2（0x15）	R/W	8'h00	初始计数值[23:16]
7:0	IWDG_LEN_1（0x14）	R/W	8'h00	初始计数值[15:8]
7:0	IWDG_LEN_0（0x13）	R/W	8'h00	初始计数值 LSB[7:0]

Freqchip Confidential

15.5. PMU_RTC

15.5.1. PMU_RTC 功能描述

使用内部低速时钟（LowPowerRC）。采用 32 位计数器，向上计数。带闹钟功能，可配置两个闹钟时间。

注: 使用闹钟功能时，只需使能 PMU 中断控制寄存器 的闹钟 A/B 中断使能位，当计数值到达闹钟设定值时，就可以触发中断。

15.5.2. PMU_RTC 寄存器映像

表格 15-3 PMU_RTC 寄存器映像

地址	寄存器	寄存器描述
0x17	RTC_CTRL	RTC 控制寄存器
0x18	RTC_CNT	RTC 计数值[7:0]
0x19	RTC_CNT	RTC 计数值[15:8]
0x1A	RTC_CNT	RTC 计数值[23:16]
0x1B	RTC_CNT	RTC 计数值[31:24]
0x1C	ALARM_A	闹钟 A[7:0]
0x1D	ALARM_A	闹钟 A[15:8]
0x1E	ALARM_A	闹钟 A[23:16]
0x1F	ALARM_A	闹钟 A[31:24]
0x20	ALARM_B	闹钟 B[7:0]
0x21	ALARM_B	闹钟 B[15:8]
0x22	ALARM_B	闹钟 B[23:16]
0x23	ALARM_B	闹钟 B[31:24]

15.5.3. RTC_CTRL（0x17）

比特	名称	属性	复位值	描述
7	UPD_VAL_RD	R/W	1'b0	RTC 更新值读取 写 1 更新 RTC_CNT 值
7:6	Reserved	R/W	2'b00	Reserved

Freqchip Confidential

比特	名称	属性	复位值	描述
5	Alarm_B_EN	R/W	1'b0	闹钟 B 使能。 0：Disable 1：Enable
4	Alarm_A_EN	R/W	1'b0	闹钟 A 使能。 0：Disable 1：Enable
3	Alarm_B_CLR	R/W	1'b0	闹钟 B 复位。 写 1 硬件复位
2	Alarm_A_CLR	R/W	1'b0	闹钟 A 复位。 写 1 硬件复位
1	Reserved	R/W	1'b0	Reserved
0	RTC_EN	R/W	1'b0	RTC 使能。 0：停止 RTC 计数 1：开始 RTC 计数

15.5.4. RTC_CNT（0x18, 0x19, 0x1A, 0x1B）

比特	名称	属性	复位值	描述
7:0	RTC_CNT（0x1B）	R/W	8'h00	RTC 计数值[31:24]
7:0	RTC_CNT（0x1A）	R/W	8'h00	RTC 计数值[23:16]
7:0	RTC_CNT（0x19）	R/W	8'h00	RTC 计数值[15:8]
7:0	RTC_CNT（0x18）	R/W	8'h00	RTC 计数值[7:0] 写：更新计数值 读：当前计数值

15.5.5. ALARM_A（0x1C,0x1D,0x1E,0x1F）

比特	名称	属性	复位值	描述
7:0	Alarm_A（0x1F）	R/W	8'h00	闹钟 A 设定值[31:24]
7:0	Alarm_A（0x1E）	R/W	8'h00	闹钟 A 设定值[23:16]
7:0	Alarm_A（0x1D）	R/W	8'h00	闹钟 A 设定值[15:8]
7:0	Alarm_A（0x1C）	R/W	8'h00	闹钟 A 设定值[7:0]

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

				写：更新闹钟值 读：闹钟值

15.5.6. ALARM_B（0x20,0x21,0x22,0x23）

比特	名称	属性	复位值	描述
7:0	Alarm_B（0x23）	R/W	8'h00	闹钟 B 设定值[31:24]
7:0	Alarm_B（0x22）	R/W	8'h00	闹钟 B 设定值[23:16]
7:0	Alarm_B（0x21）	R/W	8'h00	闹钟 B 设定值[15:8]
7:0	Alarm_B（0x20）	R/W	8'h00	闹钟 B 设定值[7:0] 写：更新闹钟值 读：闹钟值

15.6. PMU_GPIO

15.6.1. PMU_GPIO 功能描述

PMU 控制域提供了 8 个 PMU_I/O，由 PMU_IO0 ~ PMU_IO7 组成。在 SOC 进入低功耗模式时，PMU_IO 会持续工作，可以用来输出电平信号，或用来检测电平变化触发 PMU 中断，以唤醒 SOC。

15.6.2. PMU_GPIO 寄存器映像

表格 15-4 PMU_GPIO 寄存器映像

地址	寄存器	寄存器描述
0x44	PMU_IO_PE	PMU_IO 上下拉使能
0x46	PMU_IO_PS	PMU_IO 上下拉选择
0x48	PMU_IO_DAT	PMU_IO 输出状态
0x4A	PMU_IO_OEN	PMU_IO 输出使能
0x4C	PMU_IO_Monitor_EN	PMU_IO 引脚监控状态使能
0x4E	PMU_IO_Reference_Status	PMU_IO 引脚监控参考状态
0x50	PMU_IO_Monitor_Status	PMU_IO 引脚监控状态
0x52	PMU_IO_Monitor_Clrear	PMU_IO 引脚监控状态清除
0x54	PMU_IO_Monitor_INT_EN	PMU_IO 引脚监控中断使能

Freqchip Confidential

地址	寄存器	寄存器描述
0x57	PMU_WAKEUP_EN	端口 PortA~PortE 睡眠唤醒 PMU 中断使能
0x58	PMU_WAKEUP_CLR	端口 PortA~PortE 睡眠唤醒 PMU 中断状态清除

15.6.3. PMU_IO_PE（0x44）

比特	名称	属性	复位值	描述
7:0	PMU_IO_PE	R/W	8'hFF	PMU_IO 上下拉使能： 0：禁用上下拉 1：使能上下拉 Bit[0]对应 PMU_IO0，1bit 对应 1 引脚

15.6.4. PMU_IO_PS（0x46）

比特	名称	属性	复位值	描述
7:0	PMU_IO_PS	R/W	8'h00	PMU_IO 上下拉选择： 0：下拉 1：上拉 Bit[0]对应 PMU_IO0，1bit 对应 1 引脚

15.6.5. PMU_IO_DAT（0x48）

比特	名称	属性	复位值	描述
7:0	PMU_IO_Data	R/W	8'h00	PMU_IO 状态： IO 配置为输出时写操作控制 IO 状态，配置为输入时读为引脚状态。 0：低电平 1：高电平 Bit[0]对应 PMU_IO0，1bit 对应 1 引脚

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

15.6.6. PMU_IO_OEN（0x4A）

比特	名称	属性	复位值	描述
7:0	PMU_IO_OEN	R/W	8'hFF	PortA 输入/输出选择： 0：Output 1：Input Bit[0]对应 PMU_IO0，1bit 对应 1 引脚

15.6.7. PMU_IO_Monitor_EN（0x4C）

比特	名称	属性	复位值	描述
7:0	PMU_IO_Monitor_EN	R/W	8'h00	PMU_IO 引脚监控状态使能： 0：Enable 1：Disable Bit[0]对应 PMU_IO0，1bit 对应 1 引脚

15.6.8. PMU_IO_Reference_Status（0x4E）

比特	名称	属性	复位值	描述
7:0	PMU_IO_Reference_Status	R/W	8'h00	PMU_IO 引脚监控状态参考值。 例：写入 0x01。并使能 PMU_IO0 引脚监控状态使能寄存器，则当检测到 PMU_IO0 由高变低时触发中断。

15.6.9. PMU_IO_Monitor_Status（0x50）

比特	名称	属性	复位值	描述
7:0	PMU_IO_Monitor_Status	R	8'h00	PMU_IO 引脚监控状态值。 指示引脚是否发生变化。 例：读 0x01，表示引脚 PMU_IO0 被监控到变化。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

15.6.10. PMU_IO_Monitor_Clrear（0x52）

比特	名称	属性	复位值	描述
7:0	PMU_IO_Monitor_Clear	W	8'h00	PMU_IO 引脚监控状态清除。 写‘1’清除 PMU_IO_Monitor_Status 对应 bit。

15.6.11. PMU_IO_Monitor_INT_EN（0x54）

比特	名称	属性	复位值	描述
7:1	Reserved	R/W	7'b00	Reserved
0	PMU_IO_Monitor_INT_EN	R/W	1'b0	引脚监控中断使能

15.6.12. PMU_WAKEUP_EN（0x57）

比特	名称	属性	复位值	描述
7:2	Reserved	R/W	7'b00	Reserved
1	PMU_WAKEUP_EN_H	R/W	1'b0	端口 PortA~PortE 高压域（3.3V）引脚睡眠唤醒 PMU 中断使能 0：Dsiable 1：Enable
0	PMU_WAKEUP_EN_L	R/W	1'b0	端口 PortA~PortE 低压域（1.8V）引脚睡眠唤醒 PMU 中断使能 0：Dsiable 1：Enable

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

15.6.13. PMU_WAKEUP_CLR（0x58）

比特	名称	属性	复位值	描述
7:2	Reserved	R/W	7'b00	Reserved
1	PMU_WAKEUP_CLR _H	R/W	1'b0	端口 PortA~PortE 高压域引脚睡眠唤醒 PMU 中断状态清除 写 1 硬件自动清除
0	PMU_WAKEUP_CLR _L	R/W	1'b0	端口 PortA~PortE 低压域引脚睡眠唤醒 PMU 中断状态清除 0：Dsiable 1：Enable 写 1 硬件自动清除

15.7. PMU_INT_CTRL

15.7.1. PMU_INT_CTRL 功能描述

包含了 PMU 域的中断管理，中断开启/关闭，中断清除，中断查询；

中断产生：首先使能 PMU 子模块的中断请求，再使能 PMU 中断管理 INT_EN0（0x32），INT_EN1（0x33）寄存器中的对应位，即可触发 PMU 中断。

中断清除：清除中断状态时，使用 PMU 子模块中的清除功能。

15.7.2. PMU_INT_CTRL 寄存器映像

表格 15-5 PMU_INT_CTRL 寄存器映像

地址	寄存器	寄存器描述
0x32	INT_EN0	PMU 中断使能寄存器 0
0x33	INT_EN1	PMU 中断使能寄存器 1
0x34	INT_RAW0	PMU 原始中断状态寄存器 0
0x35	INT_RAW1	PMU 原始中断状态寄存器 1
0x36	INT_STS0	PMU 中断状态寄存器 0
0x37	INT_STS0	PMU 中断状态寄存器 1
0x38	Analog_Status	PMU 模拟信号状态寄存器
0x39	Analog_Monitor_Level	PMU 模拟信号监控参考电平

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

地址	寄存器	寄存器描述
0x3A	ADKey_Filter	AD Key 滤波配置
0x3B	LVD_Filter	低压检测滤波配置
0x3F	OTD_Filter	过温检测滤波配置

15.7.3. INT_EN0（0x32）

比特	名称	属性	复位值	描述
7	PMU_IO_Monitor_INT_EN	R/W	1'b0	PMU_IO_Monitor 中断使能 0：Disable 1：Enable
6	GPIO_Wakeup1_INT_EN	R/W	1'b0	GPIO_Wakeup 高压域中断使能 0：Disable 1：Enable
5	GPIO_Wakeup0_INT_EN	R/W	1'b0	GPIO_Wakeup 低压域中断使能 0：Disable 1：Enable
4	Reserved	R/W	1'b0	Reserved
3	Keyscan_INT_EN	R/W	1'b0	Keyscan 中断使能 0：Disable 1：Enable
2	AlarmB_INT_EN	R/W	1'b0	RTC AlarmB 中断使能 0：Disable 1：Enable
1	AlarmA_INT_EN	R/W	1'b0	RTC AlarmA 中断使能 0：Disable 1：Enable
0	IWDT_INT_EN	R/W	1'b0	IWDT 中断使能 0：Disable 1：Enable

Freqchip Confidential

15.7.4. INT_EN1（0x33）

比特	名称	属性	复位值	描述
7	OTD	R/W	1'b0	OTD 中断使能 0：Disable 1：Enable
6	Charge_4P35_INT_EN	R/W	1'b0	Charge 4P35 中断使能 0：Disable 1：Enable
5	Reserved	R/W	1'b0	Reserved
4	Charge_FULL_INT_EN	R/W	1'b0	Charge FULL 中断使能 0：Disable 1：Enable
3	Charge_ACOK_INT_EN	R/W	1'b0	Charge ACOK 中断使能 0：Disable 1：Enable
2	LVD_INT_EN	R/W	1'b0	LVD 中断使能 0：Disable 1：Enable
1	ADKey1_INT_EN	R/W	1'b0	ADKey1 中断使能 0：Disable 1：Enable
0	ADKey0_INT_EN	R/W	1'b0	ADKey0 中断使能。 0：Disable 1：Enable

15.7.5. INT_RAW0（0x34）

比特	名称	属性	复位值	描述
7	PMU_IO_Monitor_INT_RAW	R	1'b0	PMU_IO_Monitor 中断原始状态
6	GPIO_Wakeup1_INT_RAW	R	1'b0	GPIO_Wakeup1 中断原始状态
5	GPIO_Wakeup0_INT_RAW	R	1'b0	GPIO_Wakeup0 中断原始状态
4	Reserved	R	1'b0	Reserved

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

3	Keyscan_INT_RAW	R	1'b0	Keyscan 中断原始状态
2	AlarmB_INT_RAW	R	1'b0	RTC AlarmB 中断原始状态
1	AlarmA_INT_RAW	R	1'b0	RTC AlarmA 中断原始状态
0	IWDT_INT_RAW	R	1'b0	IWDT 中断原始状态

15.7.6. INT_RAW1（0x35）

比特	名称	属性	复位值	描述
7	OTD_INT_RAW	R	1'b0	OTD 中断原始状态
6	Charge_4P35_INT_RAW	R	1'b0	Charge 4P35 中断原始状态
5	Reserved	R	1'b0	Reserved
4	Charge_FULL_INT_RAW	R	1'b0	Charge FULL 中断原始状态
3	Charge_ACOK_INT_RAW	R	1'b0	Charge ACOK 中断原始状态
2	LVD_INT_RAW	R	1'b0	LVD 中断原始状态
1	ADKey1_INT_RAW	R	1'b0	ADKey1 中断原始状态
0	ADKey0_INT_RAW	R	1'b0	ADKey0 中断原始状态

15.7.7. INT_STS0（0x36）

比特	名称	属性	复位值	描述
7	PMU_IO_Monitor_INT_STS	R	1'b0	PMU_IO_Monitor 中断状态
6	GPIO_Wakeup1_INT_STS	R	1'b0	GPIO_Wakeup1 中断状态
5	GPIO_Wakeup0_INT_STS	R	1'b0	GPIO_Wakeup0 中断状态
4	Reserved	R	1'b0	Reserved
3	Keyscan_INT_STS	R	1'b0	Keyscan 中断状态
2	AlarmB_INT_STS	R	1'b0	RTC AlarmB 中断状态
1	AlarmA_INT_STS	R	1'b0	RTC AlarmA 中断状态
0	IWDT_INT_STS	R	1'b0	IWDT 中断状态

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

15.7.8. INT_STS1（0x37）

比特	名称	属性	复位值	描述
7	OTD_INT_STS	R	1'b0	OTD 中断状态
6	Charge_4P35_INT_STS	R	1'b0	Charge 4P35 中断状态
5	Reserved	R	1'b0	Reserved
4	Charge_FULL_INT_STS	R	1'b0	Charge FULL 中断状态
3	Charge_ACOK_INT_STS	R	1'b0	Charge ACOK 中断状态
2	LVD_INT_STS	R	1'b0	LVD 中断状态
1	ADKey1_INT_STS	R	1'b0	ADKey1 中断状态
0	ADKey0_INT_STS	R	1'b0	ADKey0 中断状态

15.7.9. Analog_Status（0x38）

比特	名称	属性	复位值	描述
7	Analog_OTD_STS	R	1'b0	过温检测，模拟信号状态
6:3	Reserved	R	4'b0	Reserved
2	Analog_LVD_STS	R	1'b0	低电压检测，模拟信号状态
1	Analog_ADKey1_STS	R	1'b0	ADKey1 模拟信号状态
0	Analog_ADKey0_STS	R	1'b0	ADKey0 模拟信号状态

15.7.10. Analog_Monitor_Level（0x39）

比特	名称	属性	复位值	描述
7	OTD_Monitor_level	R	1'b0	过温检测，中断触发状态选择 0：芯片温度超过检测阈值 1：芯片温度未超过检测阈值
6:3	Reserved	R	4'b0	Reserved
2	LVD_Monitor_level	R	1'b0	低压检测，中断触发状态选择 0：VBAT 电压降低至检测阈值 1：VBAT 电压未家底至检测阈值

Freqchip Confidential

比特	名称	属性	复位值	描述
1	ADKey1_Monitor_level	R	1'b0	ADKey1，中断触发状态选择。 0：ADKey 状态为‘1’时触发 1：ADKey 状态为‘0’时触发
0	ADKey0_Monitor_level	R	1'b0	ADKey0，中断触发状态选择。 0：ADKey 状态为‘1’时触发 1：ADKey 状态为‘0’时触发

15.7.11. ADKey_Filter（0x3A）

比特	名称	属性	复位值	描述
7:0	ADKey_Filter	R/W	8'h00	ADKey 滤波设置

15.7.12. LVD_Filter（0x3B）

比特	名称	属性	复位值	描述
7:0	LVD_Filter	R/W	8'h00	低电压检测滤波设置

15.7.13. OTD_Filter（0x3F）

比特	名称	属性	复位值	描述
7:0	OTD_Filter	R/W	8'h00	过温检测 滤波设置

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

16. 液晶屏并行驱动接口（DISPLAY_ CONTROLLER）

16.1. 概述

DISPLAY_ CONTROLLER 包含标准的 8080/6800 接口、RGB 接口、OSPI 接口，可用来驱动符合 8080/6800、RGB、SPI 时序的液晶显示屏，或其他外设器件。

16.2. 主要特性

- 支持 8080/6800 并行接口。
- 支持 RGB 接口。
- 支持 SPI 单线、双线、四线、八线接口。
- Tx FIFO 深度高达 64。

16.3. DISPLAY_ CONTROLLER 结构框图




图 16-1 DISPLAY_CONTROLLER 结构框图

Freqchip Confidential

16.4. DISPLAY_CONTROLLER 寄存器

16.4.1. DISPLAY_CONTROLLER 寄存器映像

寄存器基地址：0x500D_0000

表格 16-1 DisplayController 寄存器映像

偏移	寄存器	寄存器描述
0x00	INTF_CFG	接口配置寄存器
0x04	CSX	CS 线控制寄存器
0x08	CRM	读写时钟配置
0x0C	BUS_STATUS	状态寄存器
0x10	CFG	控制寄存器
0x14	DATA_WR_LEN	数据类型寄存器
0x18	DATA_CFG	数据配置寄存器
0x1C	TX_FIFO	Tx FIFO 寄存器
0x20	RD_REQ	读请求寄存器
0x24	DAT_RD	读数据寄存器
0x28	TXFF_AEMP_LV	Tx FIFO 剩余数据深度
0x2C	TXFF_CLR	Tx FIFO 清除寄存器
0x30	INT_CONTROL	中断使能寄存器
0x34	INT_STATUS	中断查询、清除寄存器
0x38	DMA	DMA 配置寄存器
0x48	RGB_CFG	RGB 接口配置
0x4C	PORCH_PERIOD	RGB 沿周期配置寄存器
0x50	DISPLAY_PERIOD	RGB 显示区域配置寄存器
0x54	SYNC_PULSE	RGB 同步脉冲宽度配置寄存器
0x60	SPI_CTRL0	SPI 控制寄存器 0
0x64	SPI_EN	SPI 接口使能寄存器
0x68	SPI_SER	主节点从使能选择寄存器
0x6C	SPI_BAUDR	波特率配置寄存器
0x70	SPI_CTRL1	SPI 控制寄存器 1

Freqchip Confidential

16.4.2. INTF_CFG（Offset 0x00）

比特	名称	属性	复位值	描述
31:7	Reserved	R	0x0	Reserved
13	RGB_RST	R/W	1'b0	RGB 接口软件复位。写‘1’复位，硬件自清
12	SPI_RST	R/W	1'b0	SPI 接口软件复位。写‘1’复位，硬件自清
11	PARA_RST	R/W	1'b0	并行接口软件复位。写‘1’复位，硬件自清
10	RGB_CLKEN	R/W	1'b0	RGB 接口时钟使能。 0：disable 1：enable
9	SPI_CLKEN	R/W	1'b0	SPI 接口时钟使能。 0：disable 1：enable
8	PARA_CLKEN	R/W	1'b0	并行接口时钟使能。 0：disable 1：enable
7	Reserved	R	1'b0	Reserved
6:5	INTF_MODE	R/W	1'b0	接口类型选择。 00：PARA（8080/6800） 01：SPI 10：RGB 11：RSV
4	Reserved	R	0x0	Reserved
3	PARA_WIDTH	R/W	1'b0	并行接口（8080/6800）总线位宽选择 0：8bit 1：16bit
2	P68_MODE	R/W	1'b0	并行接口（8080/6800）模式选择 0：8080 时序 1：6800 时序
1	CS_POLARITY	R/W	1'b0	并行接口（8080/6800）CS 极性选择 0：low active 1：high active
0	DC_POLARITY	R/W	1'b0	并行接口（8080/6800）DC 极性选择 0：low active

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				1：high active

16.4.3. CSX（Offset 0x04）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	CSX	R/W	1'b1	并行接口 CS 信号控制 1：拉高 CS 线。 0：拉低 CS 线。

16.4.4. CRM（Offset 0x08）

比特	名称	属性	复位值	描述
31:15	Reserved	R	0x0	Reserved
14:12	WR_H_LEN	R/W	3'b001	并行接口写操作时，WR 线高电平持续的个数。 WR 高电平周期 = WR_H_LEN *（Clock source / WRITE_CLK_DIV）
11	Reserved	R	0x0	Reserved
10:8	WR_L_LEN	R/W	3'b001	并行接口写操作时，WR 线低电平持续的个数。 WR 低电平周期 = WR_L_LEN *（Clock source / WRITE_CLK_DIV）
7:4	READ_CLK_DIV	R/W	4'h0	并行接口 RDCLK 时钟分频： 3：4 分频 4：6 分频 5：8 分频 6：16 分频 7：32 分频 8：64 分频
3	Reserved	R	0x0	Reserved
2:0	WRITE_CLK_DIV	R/W	3'b000	并行接口 WRCLK 时钟分频： 0：1 分频 1：2 分频

Freqchip Confidential

比特	名称	属性	复位值	描述
				2：3 分频 3：4 分频 4：6 分频 5：8 分频

16.4.5. BUS_STATUS（Offset 0x0C）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	BUS_BUSY	R	1'b0	并行接口总线忙信号： 写操作前，软件需查询 BUS_BUSY 是否为 0，当为 0 时方可进行写操作。 读操作前，当查询到 BUS_BUSY 为 0 时，可发起读请求；读请求发起后，当再次查询到 BUS_BUSY 为 0 时，可读取数据（DAT_RD 寄存器）。

16.4.6. CFG（Offset 0x10）

比特	名称	属性	复位值	描述
31:17	Reserved	R	0x0	Reserved
16	WR_CDX	R/W	1'b0	并行接口写操作类型： 1:参数 0:命令
15:0	WR_DATA	R/W	16'h00	并行接口写命令或写参数。 8 线模式下传输低 8bit。

16.4.7. DATA_WR_LEN（Offset 0x14）

比特	名称	属性	复位值	描述
31:24	Reserved	R	0x0	Reserved

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
23:0	BURST_WR_LEN	R/W	24'h00	并行接口 BURST 写数据个数

16.4.8. DATA_CFG（Offset 0x18）

比特	名称	属性	复位值	描述
31:8	Reserved	R	8'h00	Reserved
7:6	DATA_TRANS_SEQ_3	R/W	2'b11	8bit bus 模式下，第四次传输数据选择，或 16bit bus 模式下，第二次传输数据 MSB 选择： 00：FIFO_DATA [7:0] 01：FIFO_DATA [15:8] 10：FIFO_DATA [23:16] 11：FIFO_DATA [31:24] 并行接口模式下有效。
5:4	DATA_TRANS_SEQ_2	R/W	2'b10	8bit bus 模式下，第三次传输数据选择，或 16bit bus 模式下，第二次传输数据 LSB 选择： 00：FIFO_DATA [7:0] 01：FIFO_DATA [15:8] 10：FIFO_DATA [23:16] 11：FIFO_DATA [31:24] 并行接口模式下有效。
3:2	DATA_TRANS_SEQ_1	R/W	2'b01	8bit bus 模式下，第二次传输数据选择，或 16bit bus 模式下，第一次传输数据 MSB 选择： 00：FIFO_DATA [7:0] 01：FIFO_DATA [15:8] 10：FIFO_DATA [23:16] 11：FIFO_DATA [31:24] 并行接口模式下有效。
1:0	DATA_TRANS_SEQ_0	R/W	2'b00	8bit bus 模式下，第一次传输数据选择，或

Freqchip Confidential

比特	名称	属性	复位值	描述
				16bit bus 模式下，第一次传输数据 LSB 选择： 00：FIFO_DATA [7:0] 01：FIFO_DATA [15:8] 10：FIFO_DATA [23:16] 11：FIFO_DATA [31:24] 并行接口模式下有效。

16.4.9. TX_FIFO（Offset 0x1C）

比特	名称	属性	复位值	描述
31:0	DATA	W	0x0	TX FIFO。

16.4.10. RD_REQ（Offset 0x20）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	RD_REQ	R/W	1'b0	并行接口读请求。写‘1’，在总线上产生一次 RD 时钟。

16.4.11. DAT_RD（Offset 0x24）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	DAT_RD	R/W	15'h00	并行接口发起读请求，当查询到 BUS_BUSY 为‘0’时，读取此寄存器获得数据。

Freqchip Confidential

16.4.12. TXFF_AEMP_LV（Offset 0x28）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
5:0	TXFF_AEMP_LV	R/W	6'h20	TX FIFO 进空阈值。 FIFO 中个数 <= TXFF_AEMP_LV 时触发。

16.4.13. TXFF_CLR（Offset 0x2C）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	TXFF_RST	R/W	1'b0	复位 TX FIFO 1：复位 0：结束复位
1	TXFF_PUSH_CLR	R/W	1'b0	复位写 FIFO 指针 1：复位 0：结束复位
0	TXFF_POP_CLR	R/W	1'b0	复位读 FIFO 指针 1：复位 0：结束复位

Freqchip Confidential

16.4.14. INT_CONTROL（Offset 0x30）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	TXFIFO_AEMPT_INEN	R/W	1'b0	TX FIFO 近空中断使能 0：Disable 1：Enable
1	TXFIFO_EMPT_INEN	R/W	1'b0	TX FIFO 空中断使能 0：Disable 1：Enable
0	TXFIFO_FULL_INEN	R/W	1'b0	TX FIFO 满中断使能 0：Disable

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				1：Enable

16.4.15. INT_STATUS（Offset 0x34）

比特	名称	属性	复位值	描述
31:3	Reserved	R	0x0	Reserved
2	TXFIFO_AEMPT_STS	R	1'b0	TX FIFO 近空。
1	TXFIFO_EMPT_STS	R	1'b0	TX FIFO 空。
0	TXFIFO_FULL_STS	R	1'b0	TX FIFO 满。

16.4.16. DMA（Offset 0x38）

比特	名称	属性	复位值	描述
31:6	Reserved	R	0x0	Reserved
6	DMA_CR	R/W	1'b0	DMA 使能 0：Disable 1：Enable
5:0	DMA_TDLR	R/W	6'h16	DMA 请求阈值。 FIFO 中个数 <= DMA_TDLR 时，触发 DMA 请求。

16.4.17. RGB_CFG（Offset 0x48）

比特	名称	属性	复位值	描述
31:14	Reserved	R	0x0	Reserved
13:10	PIXEL_CLK_DIV	R/W	0x0	RGB 接口输出时钟分频。 clk_out = clocksource / (PIXEL_CLK_DIV * 2)
9:8	RGB_FORMAT_OUT	R/W	0x0	RGB 接口输出的格式 00：RGB888 01：REG666 10：REG565

Freqchip Confidential

比特	名称	属性	复位值	描述
				11：rsv
7	RGB_FORMAT_IN	R/W	0x0	写入 FIFO 的 RGB 数据格式 0：RGB888 1：RGB565
6	VDPOL	R/W	0x0	VSYNC 信号极性设置 0：高电平有效 1：低电平有效
5	HDPOL	R/W	0x0	HSYNC 信号极性设置 0：高电平有效 1：低电平有效
4	DEPOL	R/W	0x0	DE 信号极性设置 0：高电平有效 1：低电平有效
3	DCLKPOL	R/W	0x0	PIXEL_CLK 极性设置。 0：上升沿输出数据信号。 1：下降沿输出数据信号。
2:1	RGB_MODE	R/W	0x0	00：SYNC - DE mode 01：SYNC mode，DE 为 0； 10：DE mode，HSYNC，VSYNC 为 0； 11：RSV
0	RGB_MODE_EN	R/W	0x0	RGB 接口模式使能。 0: disable 1: enable

16.4.18. PORCH_PERIOD（Offset 0x4C）

比特	名称	属性	复位值	描述
31:24	THBP	R/W	0x0	行同步后沿周期。有效周期 = THBP + 1
23:16	THFP	R/W	0x0	行同步前沿周期。有效周期 = THFP + 1
15:8	TVBP	R/W	0x0	场同步后沿周期。有效周期 = TVBP + 1
7:0	TVFP	R/W	0x0	场同步前沿周期。有效周期 = TVFP + 1

Freqchip Confidential

16.4.19. DISPLAY_PERIOD（Offset 0x50）

比特	名称	属性	复位值	描述
31:28	Reserved	R	0x0	Reserved
27:16	HRES	R/W	0x0	行有效宽度 = HRES + 1。
15:12	Reserved	R	0x0	Reserved
11:0	VRES	R/W	0x0	列有效高度 = VRES + 1。

16.4.20. SYNC_PULSE（Offset 0x54）

比特	名称	属性	复位值	描述
31:14	Reserved	R	0x0	Reserved
13:8	THW	R/W	0x0	行同步脉冲宽度。有效宽度 = THW + 1
7:6	Reserved	R	0x0	Reserved
5:0	TVW	R/W	0x0	场同步脉冲宽度。有效宽度 = TVW + 1

16.4.21. SPI_CTRL0（Offset 0x60）

比特	名称	属性	复位值	描述
31:25	Reserved	R	0x0	Reserved
24	SS_TGL_EN	R/W	0x1	CS 线翻转使能： 0：CS 不翻转。 1：CS 翻转。
23	Reserved	R	0x0	Reserved
22:21	SPI_FRF	R/W	0x0	SPI 模式选择： 00：Standard（一线） 01：Dual（二线） 10：Quad（四线） 11：Octal（八线）
20:16	DFS	R/W	0x7	数据帧宽度 0x3：4 位数据位宽 0x4：5 位数据位宽 0x5：6 位数据位宽

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				0x6：7 位数据位宽 0x7：8 位数据位宽 0x8：9 位数据位宽 0x9：10 位数据位宽 0xA：11 位数据位宽 0xD：12 位数据位宽 0xC：13 位数据位宽 0xD：14 位数据位宽 0xE：15 位数据位宽 0xF：16 位数据位宽 …… 0x1F：32 位数据位宽
15:7	Reserved	R	0x0	Reserved
7	SCPOL	R/W	0x0	时钟极性。 0：非活动状态下，时钟保持低电平。 1：非活动状态下，时钟保持高电平。
6	SCPH	R/W	0x0	时钟相位。 0：数据在 SCLK 的第一个沿有效 1：数据在 SCLK 的第二个沿有效
5:4	FRF	R/W	0x0	帧格式选择 0：Motorolla SPI Frame Format 1：保留 2：保留 3：保留
3:0	Reserved	R	0x0	Reserved

16.4.22. SPI_EN（Offset 0x64）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	SSI_EN	R/W	0x0	SPI 使能。 1：使能

Freqchip Confidential

				0：不使能

16.4.23. SPI_SER（Offset 0x68）

比特	名称	属性	复位值	描述
31:1	Reserved	R	0x0	Reserved
0	SER	R/W	0x0	从选择使能。 0：CS 片选信号不使能 1：CS 片选信号使能

16.4.24. SPI_BAUDR（Offset 0x6C）

比特	名称	属性	复位值	描述
31:16	Reserved	R	0x0	Reserved
15:0	SCKDV	R/W	16'h00	SPI 输出时钟分频。 SCKDV 的设置值必须为偶数。 SPI_CLK_OUT = Clock Source / SCKDV SCKDV 取值范围：2 ~ 65534

16.4.25. SPI_CTRL1（Offset 0x70）

比特	名称	属性	复位值	描述
31:28	Reserved	R	0x0	Reserved
27	LCD_LANEX2_SWAP	R/W	0x0	双线传输时，用于交换数据 1：IO0 输出 lane1，IO1 输出 lane0 0：IO0 输出 lane0，IO1 输出 lane1
26	LCD_LANEX2	R/W	0x0	LCD 屏幕 9bit 单线，双线选择。 0：单线 1：双线
25	LCD_LANE_CMD	R/W	0x0	LCD 屏幕 9bit 最高位选择 1：最高位输出置‘1’ 0：最高位输出置‘0’

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
24	LCD_LANE	R/W	0x0	LCD 屏幕 9bit 数据传输使能。 0：disable 1：enable
23:22	Reserved	R	0x0	Reserved
21:20	TX_ENDIAN_CFG	R/W	2'b0	输出数据的字节顺序 2'b00：写 0x12345678，输出 0x12345678 2'b01：写 0x12345678，输出 0x56781234 2'b10：写 0x12345678，输出 0x78563412 2'b11：保留
19:10	Reserved	R/W	10'h0	Reserved
9:8	SPI_INST	R/W	2'h2	指令长度。 在二线、四线、八线模式下指令的长度。 0x0：没有指令 0x1：4bit 指令 0x2：8bit 指令 0x3：16bit 指令
7:6	Reserved	R	2'b0	Reserved
5:2	SPI_ADDR	R/W	4'h0	地址长度。 0x0：0bit 地址位宽 0x1：4bit 地址位宽 0x2：8bit 地址位宽 0x3：12bit 地址位宽 0x4：16bit 地址位宽 0x5：20bit 地址位宽 0x6：24bit 地址位宽 0x7：28bit 地址位宽 0x8：32bit 地址位宽 0x9：36bit 地址位宽 0xA：40bit 地址位宽 0xB：44bit 地址位宽 0xC：48bit 地址位宽 0xD：52bit 地址位宽 0xE：56bit 地址位宽

Freqchip Confidential

比特	名称	属性	复位值	描述
				0xF：60bit 地址位宽
1:0	TRANS_TYPE	R/W	2'b00	地址和指令传输格式设置寄存器： 00：指令、地址都使用一线模式。 01：指令使用一线模式发送，地址使用多线模式。 10：指令和地址都使用多线模式。 11：保留 注：多线模式使用二线或四线由 SPI_CTRL0.SPI_FRF 设置决定

16.5. 使用流程

16.5.1. 并行接口写命令或写参数




图 16-2 8080 写命令时序

Freqchip Confidential




图 16-3 6800 写命令时序

1. 首先拉低 CSX 信号。
2. 配置 CFG 寄存器。如果需要发送 CMD，则 WR_CDX 应配置为 0。如果是发送参数，则 WR_CDX 应配置为 1。将命令或参数写入 WR_DATA。
3. 读取 BUS_BUSY 状态，确保上次传输已完成，若再次传输重复步骤 2、3 即可。
4. 最后拉高 CSX 信号，结束。

16.5.2. 并行接口写数据




图 16-4 8080 写数据时序

Freqchip Confidential




图 16-5 6800 写数据时序

1. 首先拉低 CSX 信号。
2. 根据所需传输数据的个数，配置 DAT_WR_LEN。
3. 向 FIFO 中写入数据，读取 BUS_BUSY 状态，确保传输已完成。
4. 最后拉高 CSX 信号，结束。

16.5.3. 并行接口读数据




图 16-6 8080 读数据时序

Freqchip Confidential




图 16-7 6800 读数据时序

1. 首先拉低 CSX 信号。
2. 配置 RD_REQ，每请求一次在总线上读取一次数据。
3. 读取 BUS_BUSY 状态，确保数据已准备好，读取 DAT_RD 获取一次数据，重复 2 和 3 步骤直到读完所有数据。
4. 最后拉高 CSX 信号，结束。

Freqchip Confidential

16.5.4. SPI 接口输出




图 16-8 SPI 接口单线输出时序

Freqchip Confidential

SPI 接口，使用多线模式。指令使用**单线**，地址使用**单线**，数据**多线**时序如下图：




图 16-9 SPI 接口多线输出时序 1

SPI 接口，使用多线模式。指令使用**单线**，地址使用**多线**，数据**多线**时序如下图：




图 16-10 SPI 接口多线输出时序 2

SPI 接口，使用多线模式。指令使用**多线**，地址使用**多线**，数据**多线**时序如下图：




图 16-11 SPI 接口多线输出时序 3

Freqchip Confidential

SPI 接口，使用 LCD laneX2 模式时序图。SCPH = 0，SCPOL = 0，

LCD_LANEX2_SWAP = 0




图 16-12 LCD laneX2 时序图 1

SPI 接口，使用 LCD laneX2 模式时序图。SCPH = 0，SCPOL = 0，

LCD_LANEX2_SWAP = 1




图 16-13 LCD laneX2 时序图 2

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

16.5.5. RGB 接口输出




图 16-14 RGB 屏同步时序

水平总宽度包含：

HSYNC：水平同步宽度 = **THW + 1**。

HBP：水平后沿周期 = **THBP + 1**。

有效宽度：水平有效宽度 = **HRES + 1**。

HFP：水平前沿周期 = **THFP + 1**。

垂直总高度包含：

VSYNC：垂直同步宽度 = **TVW + 1**

VBP：垂直后沿周期 = **TVBP + 1**

有效高度：垂直有效高度 = **VRES + 1**

VFP：垂直前沿周期 = **TVFP + 1**

Freqchip Confidential

RGB 接口选择 SYNC - DE mode 时序如下：




图 16-15 RGB 接口 SYNC-DE 模式时序

Freqchip Confidential

RGB 接口选择 SYNC mode 时序如下：





图 16-16 RGB 接口 SYNC 模式时序

RGB 接口选择 DE mode 时序如下：

Freqchip Confidential



Freqchip Confidential

图 16-17 RGB 接口 DE 模式时序

Copyright© 2023 上海富芮坤微电子有限公司

17. 通用定时器（Timer）

17.1. 概述

提供了 6 路 32bit 定时器，向下计数，支持循环计数，支持中断触发。每个定时器都是完全独立的，没有互相共享任何资源。

17.2. 主要特性

- 32bit 计数
- 支持循环计数

17.3. Timer 寄存器

17.3.1. Timer 寄存器映像

Timer0 寄存器基地址：0xE006_0000
Timer1 寄存器基地址：0xE006_0014
Timer2 寄存器基地址：0xE006_8000
Timer3 寄存器基地址：0xE006_8014
Timer4 寄存器基地址：0xE006_C000
Timer5 寄存器基地址：0xE006_C014

表格 17-1 Timer 寄存器映像

偏移	寄存器	寄存器描述
0x00	LOAD_VALUE	计数值装载寄存器
0x04	COUNT_VALUE	当前计数寄存器
0x08	CONTROL	控制寄存器
0x0C	INT_CLR	中断清除寄存器
0x10	INT_STATUS	中断查询寄存器

17.3.2. LOAD_VALUE（Offset 0x00）

比特	名称	属性	复位值	描述
31:0	LOAD	R/W	32'h00	定时器初始值

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

17.3.3. COUNT_VALUE（Offset 0x04）

比特	名称	属性	复位值	描述
31:0	CNT	R	32'hFFFFFFFF	当前计数值

17.3.4. CONTROL（Offset 0x08）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	0x0	Reserved
2	INT_MASK	R/W	1'b1	中断使能 0：Enable 1：Disable
1	CNT_MODE	R/W	1'b0	计数模式选择： 0：单次计数 1：循环计数
0	CNT_EN	R/W	1'b0	计数使能： 1：开始计数 0：停止计数

Freqchip Confidential

17.3.5. INT_CLR（Offset 0x0C）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	0x0	Reserved
15:0	INT_CLR	R	16'h00	读清除中断状态。

17.3.6. INT_STATUS（Offset 0x10）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	0x0	Reserved
15:0	INT_ STATUS	R	16'h00	读出中断状态。

Copyright© 2023 上海富芮坤微电子有限公司

17.4. 使用流程

1. 写 LOAD_VALUE 寄存器，配置定时器初值。
2. 写 CONTROL 寄存器，配置定时器分频，选择循环计数，使能计数（定时器会自动使能定时器中断）。
3. 定时器开始从初始值向下计数，直到计数为 0 触发中断。
4. 写 INT_CLR 寄存器清除中断。

Freqchip Confidential

18. 数模转换器（SARADC）

18.1. 概述

12 位 ADC（模拟数字转换器）。可测量外部输入模拟信号或内部模拟信号。

18.2. 主要特性

- 12 位分辨率
- 总计 10 个外部模拟输入，最大支持 16 路逻辑通道
- 支持普通模式，队列模式
- 支持 ADC 看门狗
- 支持核心温度检测、VBAT 分压检测、内部基准电压检测
- 支持单端信号检测，差分信号检测
- 支持 PGA，可接模拟麦克风做音频输入
- 支持 64 深度 FIFO

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

18.3. 结构框图




图 18-1 ADC 结构框图

18.4. 功能描述

ADC 控制器共有 10 个外部模拟输入，16 路逻辑通道。可测量外部输入电压、电池电量（VBAT）、核心温度（VBE）或内部基准电压。

参考源可选择内部基准源 1.2V、1.5V，IOLDO 或外部输入参考电压。

转换模式可以选择软件单次触发，或硬件自动循环触发。

ADC 时钟源固定使用 24MHz。

ADC 采样时钟计算。 $\mathrm{SARADC_{CLK}} = \dfrac{24\mathrm{MHz}}{\mathrm{Clock_DIV} \times 2}$

单次 ADC 转换时间 = 采样时间（Max: 16*clock）+ 转换时间（12*clock）

Freqchip Confidential

18.4.1. ADC 逻辑通道

ADC 模块提供了 16 路逻辑通道，每路逻辑通道可以选择任意输入源，如通过 IO 引脚输入的外部电压，内部的电池电量（VBAT）或核心温度（VBE）等。

不论使用普通模式还是队列模式，ADC 进行转换时都是按照逻辑通道进行转换。当逻辑通道使用单端模式时，只需要选择一路输入源，如果使用差分模式，需要选择两路输入源。

18.4.2. ADC 普通模式转换

ADC 普通模式下，可以使用硬件自动触发或软件手动触发。

硬件自动触发。ADC 使能转换后，硬件开始自动触发转换，根据 Config 寄存器中 MAX_Channel 的设置，ADC 从逻辑通道 0 开始转换，直到逻辑通道 MAX_Channel+1 结束。每次结束会触发一次 Loop_Int 中断，并开始轮循间隔计数，当间隔计数达到 Config 寄存器中 Interval_Length 的配置时，自动开启下一轮转换。

软件手动触发。ADC 使能转换后，软件通过写 Control.ADC_SoftTrigger 触发 ADC 转换。软件触发只会对逻辑通道 0 进行转换。结束时通道有效信号置位，但不会触发一次 Loop_Int 中断。

18.4.3. ADC 队列模式转换

ADC 队列模式下，提供了三个可配置队列。队列中的转换位置可配，每个队列最大提供 16 个转换位置，每个位置可选择任意逻辑通道。

队列可以选择度循环模式，或者单次模式。

循环模式下使能队列转换后，队列就绪，并从位置 0 开始转换，直到最大位置 Queuex_Config.Queuex_Channel_Num + 1 结束。结束时会触发一次 Queuex_Int 中断，并将队列挂起，等待就绪信号。在队列开始转换时，队列周期计数器开始计数，直到计数达到

Freqchip Confidential

Queuex_Config.Queuex_Cycle 中配置的周期数时，队列再次就绪，进行转换。如果配置周期数小于一次队列转换所需的时间，则在本次队列完成后，马上就绪，进行下一次转换。
当多个队列使能后，如三个队列全部使用，并同时就绪，则队列号低的优先级最高，先进行转换（优先级：队列 0>队列 1>队列 2）。在使用中，用户该根据自己需求进行合理配置。

低优先级队列得不到转换例子：

三个队列同时使用，周期全部为 0。三个全部使能后，全部进入就绪状态，队列 0 先获得转换权开始工作，当队列 0 完成转换后，队列 0 会再次进入就绪状态，但此时硬件会自动做一次插入查询，查询队列 0 以外的其他就绪队列，此时队列 1，2 都就绪，队列 1 的优先级高，得到转换权开始工作。队列 1 完成转换后再次进入就绪状态，硬件自动插入查询，查询队列 1 以外的其他就绪队列，此时队列 0，2 就绪，队列 0 优先级高，得到转换权，如此循环……。这种情况下队列 2 始终得不到转换权，所以软件使用 3 个队列时，应考虑队列仲裁问题。

18.4.4. ADC 看门狗

ADC 模块提供两路看门狗，可以监控多个逻辑通道，当监控的多路逻辑通道中异常通道达到 WDTx_Config.WDT0_Trigger_Threshold + 1 时触发看门狗中断。

两种工作模式，模式 0：AD 值在监控范围内触发看门狗，模式 1：AD 值在监控范围以外触发看门狗。




图 18-2 ADC 看门狗示意图

Freqchip Confidential


注：建议在使用队列模式时，一个看门狗监控的逻辑通道全部在一个队列中，提高监控的实时性。

18.4.5. ADC FIFO

为了满足高采样率的转换需求，ADC 转换结果可以储存至 FIFO，FIFO 深度 64，可通过 Config.FIFO_Channel_Sel 指定一个逻辑通道的转换结果存储至 FIFO。

注：ADC FIFO 只在普通模式下使用。

18.4.6. ADC 采样转换时序



Freqchip Confidential

ADC 一次采样转换周期包含固定的 1CLK SOC + 可配置的采样周期（6~16CLK）+ 固定的转换周期 12CLK + 固定的 1CLK EOC。

当采样周期配置为最大 16CLK 时，一次采样转换周期 = 1 + 16 + 12 + 1 = 30CLK。

采样周期最小 6 个 CLK，最大 16 个 CLK。

Copyright© 2023 上海富芮坤微电子有限公司

18.5. ADC 寄存器

18.5.1. ADC 寄存器映像

ADC 寄存器基地址：0x500E_0000

表格 18-1 ADC 寄存器映像

偏移	寄存器	寄存器描述
0x00	Control	ADC 控制寄存器
0x04	Config	ADC 配置寄存器
0x08	Timing	ADC 时序控制寄存器
0x0C	WDT0_Config	ADC 看门狗 0 配置寄存器
0x10	WDT0_Threshold	ADC 看门狗 0 阈值配置寄存器
0x14	WDT1_Config	ADC 看门狗 1 配置寄存器
0x18	WDT1_Threshold	ADC 看门狗 1 阈值配置寄存器
0x1C	Queue0_Config	ADC 队列 0 配置寄存器
0x20	Queue0_Channel_Select0	ADC 队列 0 通道选择寄存器 0
0x24	Queue0_Channel_Select1	ADC 队列 0 通道选择寄存器 1
0x28	Queue1_Config	ADC 队列 1 配置寄存器
0x2C	Queue1_Channel_Select0	ADC 队列 1 通道选择寄存器 0
0x30	Queue1_Channel_Select1	ADC 队列 1 通道选择寄存器 1
0x34	Queue2_Config	ADC 队列 2 配置寄存器
0x38	Queue2_Channel_Select0	ADC 队列 2 通道选择寄存器 0
0x3C	Queue2_Channel_Select1	ADC 队列 2 通道选择寄存器 1
0x40	AnalogConfig0	ADC 模拟控制寄存器 0
0x44	AnalogConfig1	ADC 模拟控制寄存器 1
0x48	FIFO_Data	ADC FIFO 数据寄存器
0x4C	FIFO_Config	ADC FIFO 配置寄存器
0x50	ChannelStatus	ADC 通道状态寄存器
0x54	FIFO_Count	ADC FIFO 数据个数寄存器
0x58	ADC_INT_Enable	中断使能寄存器
0x5C	ADC_INT_Status	中断状态寄存器
0x60	ADC_INT_Raws	中断原始状态寄存器
0x64	ChannelConfig[0]	通道配置寄存器
0x68	ChannelConfig[1]	

Freqchip Confidential

偏移	寄存器	寄存器描述
0x6C	ChannelConfig[2]	
0x70	ChannelConfig[3]	
0x74	ChannelConfig[4]	
0x78	ChannelConfig[5]	
0x7C	ChannelConfig[6]	
0x80	ChannelConfig[7]	
0x84	ChannelConfig[8]	
0x88	ChannelConfig[9]	
0x8C	ChannelConfig[10]	
0x90	ChannelConfig[11]	
0x94	ChannelConfig[12]	
0x98	ChannelConfig[13]	
0x9C	ChannelConfig[14]	
0xA0	ChannelConfig[15]	
0xA4	ChannelData[0]	通道数据寄存器
0xA8	ChannelData[1]	
0xAC	ChannelData[2]	
0xB0	ChannelData[3]	
0xB4	ChannelData[4]	
0xB8	ChannelData[5]	
0xBC	ChannelData[6]	
0xC0	ChannelData[7]	
0xC4	ChannelData[8]	
0xC8	ChannelData[9]	
0xCC	ChannelData[10]	
0xD0	ChannelData[11]	
0xD4	ChannelData[12]	
0xD8	ChannelData[13]	
0xDC	ChannelData[14]	
0xE0	ChannelData[15]	
0xE4	MICCtrl	MIC 控制寄存器
0xE8	PGA0Ctrl	PGA0 控制寄存器
0xEC	PGA1Ctrl	PGA1 控制寄存器

Freqchip Confidential

偏移	寄存器	寄存器描述
0xF0	PGA2Ctrl	PGA2 控制寄存器
0xF4	VbeCtrl	VBE 控制寄存器
0xF8	VbatCtrl	VBAT 控制器寄存器

18.5.2. Control（Offset 0x00）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	28'h0	Reserved
3	Soft_Trigger	R/W	1'b0	软件手动触发转换。 写‘1’开始一次转换，写‘0’无效。
2	FIFO_Reset	R/W	1'b0	ADC FIFO 复位。 写‘1’复位，硬件自动清 0。
1	Reset	R/W	1'b0	ADC 复位。 写‘1’复位，硬件自动清 0。
0	EN	R/W	1'b0	ADC 转换使能。 0：停止转换 1：开启转换

18.5.3. Config（Offset 0x04）

比特	名称	属性	复位值	描述
31:20	Interval_Length	R/W	12'h0	普通模式下，轮循完所有配置通道后，进行下一次轮循前的间隔时间。 间隔时间= Count clock * Interval_Length
19:16	Interval_Clock_Div	R/W	4'b0	ADC 计时时钟分频，仅用于轮训间隔计时，队列间隔计时， Count clock = saradc_clk/（Interval_Clock_Div + 1）
15:13	Reserved	R/W	3'b0	Reserved
12	FIFO_Channel_Index_En	R/W	1'b0	FIFO 通道索引使能。 使能后，在向 FIFO 中写入转换结果时，同时

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				将 FIFO_Channel_Sel 选中的通道号储存在 FIFO 中。 0：disable 1：enable
11:8	FIFO_Channel_Sel	R/W	4'b0	FIFO 通道选择。 在 FIFO 使能后，可以将被选中通道的转换结果，存储在 FIFO 中。
7:4	MAX_Channel	R/W	4'b0	最大转换通道数量。 普通模式下，需要转换的通道数量。 需要转换的通道数量 = MAX_Channel + 1
3	FIFO_EN	R/W	1'b0	ADC FIFO 使能。 0：不使用 FIFO。 1：ADC 转换结果同时存储在 FIFO 中。
2	Reserved	R/W	1'b0	Reserved
1	Trigger_Mode	R/W	1'b0	触发转换模式。 0：硬件自动触发。 1：软件手动触发。
0	Mode	R/W	1'b0	ADC 工作模式。 0：普通模式。根据逻辑通道配置，从逻辑通道 0 到逻辑通道 MAX，进行顺序转换。 1：队列模式。根据队列配置，以队列为单位，对每个队列的选择通道，进行顺序转换。

Freqchip Confidential

18.5.4. Timing（Offset 0x08）

比特	名称	属性	复位值	描述
31:28	Dynamic_Adjust	R/W	5'b0	超时动态调整时间。
27:16	Hold_Time	R/W	6'b6	首次转换保持时间。
15:12	Convert_TimeoutCNT	R/W	4'bD	转换超时时间。
11:8	Sample_TimeoutCNT	R/W	4'b4	采样超时时间。
7:0	Clock_DIV	R/W	8'b1	ADC 采样时钟分频。 saradc_clk = 24Mhz / (CLK_DIV *2)。

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				注：ADC 时钟源默认使用 24MHz 时钟源，无法更改。

18.5.5. WDT0_Config（Offset 0x0C）

比特	名称	属性	复位值	描述
31:16	WDT0_Monitor_Channel_Sel	R/W	16'h0	监控通道选择。 看门狗监控通道选择。1bit 对应 1 通道。 例：0x0005，看门狗监控通道 0 和通道 2。
15:8	Reserved	R/W	8'h0	Reserved
7:4	WDT0_Trigger_Threshold	R/W	4'h1	看门狗 0 通道触发阈值。 ADC 看门狗可以同时监控多路通道，当满足触发条件的通道个数 >= Trigger_Threshold + 1 时，看门狗动作，触发看门狗中断
3:2	Reserved	R/W	2'h0	Reserved
1	WDT0_Mode	R/W	1'b0	ADC 看门狗 0 工作模式。 0：AD 值在设置范围以内触发看门狗。 Min<=ADC<=Max 触发。 1：AD 值在设置范围以外触发看门狗。 ADC < Min 或 ADC > Max 触发。
0	WDT0_EN	R/W	1'b0	ADC 看门狗 0 使能。 0：disable 1：enable

18.5.6. WDT0_Threshold（Offset 0x10）

比特	名称	属性	复位值	描述
31:28	Reserved	R/W	4'h0	Reserved
27:16	WDT0_Max_Limit	R/W	12'hFFF	ADC 看门狗 0 检测上限值
15:12	Reserved	R/W	4'h0	Reserved
11:0	WDT0_Min_Limit	R/W	12'h0	ADC 看门狗 0 检测下限值

Freqchip Confidential

18.5.7. WDT1_Config（Offset 0x14）

比特	名称	属性	复位值	描述
31:16	WDT1_Monitor_Channel_Sel	R/W	16'h0	监控通道选择。 看门狗监控通道选择。1bit 对应 1 通道。 例：0x0005，看门狗监控通道 0 和通道 2。
15:8	Reserved	R/W	8'h0	Reserved
7:4	WDT1_Trigger_Threshold	R/W	4'h1	看门狗通 1 道触发阈值。 ADC 看门狗可以同时监控多路通道，当超出保护范围的通道个数 >= Trigger_Threshold + 1 时，看门狗动作，触发看门狗中断
3:2	Reserved	R/W	2'h0	Reserved
1	WDT1_Protect_Mode	R/W	1'b0	ADC 看门狗 1 工作模式。 0：AD 值在设置范围以内触发看门狗。 Min<=ADC<=Max 触发。 1：AD 值在设置范围以外触发看门狗。 ADC < Min 或 ADC > Max 触发。
0	WDT1_EN	R/W	1'b0	ADC 看门狗 1 使能。 0：disable 1：enable

18.5.8. WDT1_Threshold（Offset 0x18）

比特	名称	属性	复位值	描述
31:28	Reserved	R/W	4'h0	Reserved
27:16	WDT1_Max_Limit	R/W	12'hFFF	ADC 看门狗 1 检测上限值
15:12	Reserved	R/W	4'h0	Reserved
11:0	WDT1_Min_Limit	R/W	12'h0	ADC 看门狗 1 检测下限值

Freqchip Confidential

18.5.9. Queue0_Config（Offset 0x1C）

比特	名称	属性	复位值	描述
31:8	Queue0_Cycle	R/W	24'h0	队列 0 轮循周期。 轮循周期 = Count clock * Queue0_Cycle
7:4	Queue0_Channel_Num	R/W	4'h0	队列 0 中通道数量。 通道数量 = Queue0_Channel_Num + 1
3:2	Reserved	R/W	2'h0	Reserved
1	Queue0_Mode	R/W	1'b0	队列模式。 0：只执行一次队列转换 1：循环转换
0	Queue0_En	R/W	1'b0	队列 0 使能。 0：disable 1：enable

18.5.10. Queue0_Channel_Select0（Offset 0x20）

比特	名称	属性	复位值	描述
31:28	Queue0_pos8_CHx_Sel	R/W	4'h0	队列 0 中，第 8 个转换位置选择。
27:24	Queue0_pos7_CHx_Sel	R/W	4'h0	队列 0 中，第 7 个转换位置选择。
23:20	Queue0_pos6_CHx_Sel	R/W	4'h0	队列 0 中，第 6 个转换位置选择。
19:16	Queue0_pos5_CHx_Sel	R/W	4'h0	队列 0 中，第 5 个转换位置选择。
15:12	Queue0_pos4_CHx_Sel	R/W	4'h0	队列 0 中，第 4 个转换位置选择。
11:8	Queue0_pos3_CHx_Sel	R/W	4'h0	队列 0 中，第 3 个转换位置选择。
7:4	Queue0_pos2_CHx_Sel	R/W	4'h0	队列 0 中，第 2 个转换位置选择。
3:0	Queue0_pos1_CHx_Sel	R/W	4'h0	队列 0 中，第 1 个转换位置选择。 可选择逻辑通道 0~逻辑通道 15。

18.5.11. Queue0_Channel_Select1（Offset 0x24）

比特	名称	属性	复位值	描述
31:28	Queue0_pos16_CHx_Sel	R/W	4'h0	队列 0 中，第 16 个转换位置选择。
27:24	Queue0_pos15_CHx_Sel	R/W	4'h0	队列 0 中，第 15 个转换位置选择。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
23:20	Queue0_pos14_CHx_Sel	R/W	4'h0	队列 0 中，第 14 个转换位置选择。
19:16	Queue0_pos13_CHx_Sel	R/W	4'h0	队列 0 中，第 13 个转换位置选择。
15:12	Queue0_pos12_CHx_Sel	R/W	4'h0	队列 0 中，第 12 个转换位置选择。
11:8	Queue0_pos11_CHx_Sel	R/W	4'h0	队列 0 中，第 11 个转换位置选择。
7:4	Queue0_pos10_CHx_Sel	R/W	4'h0	队列 0 中，第 10 个转换位置选择。
3:0	Queue0_pos9_CHx_Sel	R/W	4'h0	队列 0 中，第 9 个转换位置选择。 可选择逻辑通道 0~逻辑通道 15。

18.5.12. Queue1_Config（Offset 0x28）

比特	名称	属性	复位值	描述
31:8	Queue1_Cycle	R/W	24'h0	队列 1 轮循周期。 轮循周期 = Count clock * Queue1_Cycle
7:4	Queue1_Channel_Num	R/W	4'h0	队列 1 中通道数量。 通道数量 = Queue1_Channel_Num + 1
3:2	Reserved	R/W	2'h0	Reserved
1	Queue1_Mode	R/W	1'b0	队列模式。 0：只执行一次队列转换 1：循环转换
0	Queue1_En	R/W	1'b0	队列 1 使能。 0：disable 1：enable

18.5.13. Queue1_Channel_Select0（Offset 0x2C）

比特	名称	属性	复位值	描述
31:28	Queue1_pos8_CHx_Sel	R/W	4'h0	队列 1 中，第 8 个转换位置选择。
27:24	Queue1_pos7_CHx_Sel	R/W	4'h0	队列 1 中，第 7 个转换位置选择。
23:20	Queue1_pos6_CHx_Sel	R/W	4'h0	队列 1 中，第 6 个转换位置选择。
19:16	Queue1_pos5_CHx_Sel	R/W	4'h0	队列 1 中，第 5 个转换位置选择。
15:12	Queue1_pos4_CHx_Sel	R/W	4'h0	队列 1 中，第 4 个转换位置选择。

Freqchip Confidential

比特	名称	属性	复位值	描述
11:8	Queue1_pos3_CHx_Sel	R/W	4'h0	队列 1 中，第 3 个转换位置选择。
7:4	Queue1_pos2_CHx_Sel	R/W	4'h0	队列 1 中，第 2 个转换位置选择。
3:0	Queue1_pos1_CHx_Sel	R/W	4'h0	队列 1 中，第 1 个转换位置选择。 可选择逻辑通道 0~逻辑通道 15。

18.5.14. Queue1_Channel_Select1（Offset 0x30）

比特	名称	属性	复位值	描述
31:28	Queue1_pos16_CHx_Sel	R/W	4'h0	队列 1 中，第 16 个转换位置选择。
27:24	Queue1_pos15_CHx_Sel	R/W	4'h0	队列 1 中，第 15 个转换位置选择。
23:20	Queue1_pos14_CHx_Sel	R/W	4'h0	队列 1 中，第 14 个转换位置选择。
19:16	Queue1_pos13_CHx_Sel	R/W	4'h0	队列 1 中，第 13 个转换位置选择。
15:12	Queue1_pos12_CHx_Sel	R/W	4'h0	队列 1 中，第 12 个转换位置选择。
11:8	Queue1_pos11_CHx_Sel	R/W	4'h0	队列 1 中，第 11 个转换位置选择。
7:4	Queue1_pos10_CHx_Sel	R/W	4'h0	队列 1 中，第 10 个转换位置选择。
3:0	Queue1_pos9_CHx_Sel	R/W	4'h0	队列 1 中，第 9 个转换位置选择。 可选择逻辑通道 0~逻辑通道 15。

18.5.15. Queue2_Config（Offset 0x34）

比特	名称	属性	复位值	描述
31:8	Queue2_Cycle	R/W	24'h0	队列 2 轮循周期。 轮循周期 = Count clock * Queue2_Cycle
7:4	Queue2_Channel_Num	R/W	4'h0	队列 2 中通道数量。 通道数量 = Queue2_Channel_Num + 1
3:2	Reserved	R/W	2'h0	Reserved
1	Queue2_Mode	R/W	1'b0	队列模式。 0：只执行一次队列转换 1：循环转换
0	Queue2_En	R/W	1'b0	队列 2 使能。 0：disable

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				1：enable

18.5.16. Queue2_Channel_Select0（Offset 0x2C）

比特	名称	属性	复位值	描述
31:28	Queue2_pos8_CHx_Sel	R/W	4'h0	队列 2 中，第 8 个转换位置选择。
27:24	Queue2_pos7_CHx_Sel	R/W	4'h0	队列 2 中，第 7 个转换位置选择。
23:20	Queue2_pos6_CHx_Sel	R/W	4'h0	队列 2 中，第 6 个转换位置选择。
19:16	Queue2_pos5_CHx_Sel	R/W	4'h0	队列 2 中，第 5 个转换位置选择。
15:12	Queue2_pos4_CHx_Sel	R/W	4'h0	队列 2 中，第 4 个转换位置选择。
11:8	Queue2_pos3_CHx_Sel	R/W	4'h0	队列 2 中，第 3 个转换位置选择。
7:4	Queue2_pos2_CHx_Sel	R/W	4'h0	队列 2 中，第 2 个转换位置选择。
3:0	Queue2_pos1_CHx_Sel	R/W	4'h0	队列 2 中，第 1 个转换位置选择。 可选择逻辑通道 0~逻辑通道 15。

18.5.17. Queue2_Channel_Select1（Offset 0x30）

比特	名称	属性	复位值	描述
31:28	Queue2_pos16_CHx_Sel	R/W	4'h0	队列 2 中，第 16 个转换位置选择。
27:24	Queue2_pos15_CHx_Sel	R/W	4'h0	队列 2 中，第 15 个转换位置选择。
23:20	Queue2_pos14_CHx_Sel	R/W	4'h0	队列 2 中，第 14 个转换位置选择。
19:16	Queue2_pos13_CHx_Sel	R/W	4'h0	队列 2 中，第 13 个转换位置选择。
15:12	Queue2_pos12_CHx_Sel	R/W	4'h0	队列 2 中，第 12 个转换位置选择。
11:8	Queue2_pos11_CHx_Sel	R/W	4'h0	队列 2 中，第 11 个转换位置选择。
7:4	Queue2_pos10_CHx_Sel	R/W	4'h0	队列 2 中，第 10 个转换位置选择。
3:0	Queue2_pos9_CHx_Sel	R/W	4'h0	队列 2 中，第 9 个转换位置选择。 可选择逻辑通道 0~逻辑通道 15。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

18.5.18. AnalogConfig0（Offset 0x40）

比特	名称	属性	复位值	描述
31:15	Reserved	R/W	17'b0	Reserved
14	Analog_INT_BUF_EN	R/W	1'b0	内部参考电源使能。 0：disable 1：enable
13:12	Analog_REF_control	R/W	2'b0	参考源选择。 0：VDDIO 1：外部输入参考源 2：内部参考电源
11:10	Analog_ATT_control	R/W	2'b0	转换源分压控制。 0：不分压 1：1/4 分压 2：1/2 分压
9:8	Reserved	R/W	1'b0	Reserved
7:4	Analog_smapling_time	R/W	4'h8	ADC 采样时间
3	Input_channel_en	R/W	1'b0	IO 引脚输入源使能。 0：Disable 1：Enable
2	Analog_reset	R/W	1'b1	ADC 模拟复位。写‘0’Reset
1	Reserved	R/W	2'b0	Reserved
0	Analog_PD	R/W	1'b1	Analog Power Down。 0：模拟供电开启 1：模拟供电关闭

18.5.19. AnalogConfig1（Offset 0x44）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	24'b0	Reserved
5:4	Analog_INT_REF_control	R/W	2'b0	内部参考源电源选择。 0：1.2V 1：1.5V 2：无效 3：无效

Freqchip Confidential

比特	名称	属性	复位值	描述
3:0	Reserved	R/W	4'b0	Reserved

18.5.20. FIFO_Data（Offset 0x48）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'b0	Reserved
15:12	ADC_Data_Channel_Num	R/W	4'h0	ADC 转换结果对的逻辑通道号。
11:0	ADC_Data	R/W	12'h0	ADC 转换结果值。

18.5.21. FIFO_Config（Offset 0x4C）

比特	名称	属性	复位值	描述
31:23	Reserved	R/W	16'b0	Reserved
22:16	DMA_Threshold	R/W	7'h20	DMA 请求阈值。 FIFO 中个数 >= DMA_Threshold 时。触发 DMA 搬运。
15:9	Reserved	R/W	7'h0	Reserved
8	DMA_EN	R/W	1'b0	DMA 使能 0：disable 1：enable
7	Reserved	R/W	1'b0	Reserved
6:0	Almost_Full_Threshold	R/W	7'h0	FIFO 近满阈值。 FIFO 中个数 >= Almost_Full_Threshold + 1 时触发阈值中断。

18.5.22. Channel_Status（Offset 0x50）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15:0	Channel_Data_Valid	R/W	16'h0	通道数据有效标志。 通道转换完成后对应 bit 置‘1’，读取通道数

Freqchip Confidential

比特	名称	属性	复位值	描述
				据后自动清‘0’。

18.5.23. FIFO_Count（Offset 0x54）

比特	名称	属性	复位值	描述
31:7	Reserved	R/W	25'h0	Reserved
6:0	FIFO_Data_Count	R/W	7'h0	FIFO 中有效个数

18.5.24. ADC_INT_Enable (Offset 0x58)

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	21'h0	Reserved
10	Queue2_Int_En	R/W	1'b0	队列 2 完成中断使能。
9	Queue1_Int_En	R/W	1'b0	队列 1 完成中断使能。
8	Queue0_Int_En	R/W	1'b0	队列 0 完成中断使能。
7	Loop_Int_En	R/W	1'b0	循环完成中断使能。
6	WDT1_Int_En	R/W	1'b0	看门狗 1 中断使能。
5	WDT0_Int_En	R/W	1'b0	看门狗 0 中断使能。
4	Convert_Err_Int_En	R/W	1'b0	转换错误中断使能。
3	Channel_Valid_Int_En	R/W	1'b0	通道有效中断使能。
2	FIFO_Almost_Full_Int_En	R/W	1'b0	FIFO 近满中断使能。
1	FIFO_Full_Int_En	R/W	1'b0	FIFO 满中断使能。
0	FIFO_Empty_Int_En	R/W	1'b0	FIFO 空中断使能。 0：disable 1：enable

18.5.25. ADC_INT_Status (Offset 0x5C)

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	21'h0	Reserved

Freqchip Confidential

比特	名称	属性	复位值	描述
10	Queue2_Int_Status	R/W	1'b0	队列 2 完成中断状态。 0：未请求中断 1：队列 2 转换完成中断请求 当队列 2 中的所有选中通道完成转换时，产生一次中断请求。 软件写‘1’清除。
9	Queue1_Int_Status	R/W	1'b0	队列 1 完成中断状态。 0：未请求中断 1：队列 1 转换完成中断请求 当队列 1 中的所有选中通道完成转换时，产生一次中断请求。 软件写‘1’清除。
8	Queue0_Int_Status	R/W	1'b0	队列 0 完成中断状态。 0：未请求中断 1：队列 0 转换完成中断请求 当队列 0 中的所有选中通道完成转换时，产生一次中断请求。 软件写‘1’清除。
7	Loop_Int_Status	R/W	1'b0	循环完成中断状态。 0：未请求中断 1：循环转换完成中断请求 普通模式下，完成一次循环，产生一次中断请求。软件写‘1’清除。
6	WDT1_Int_Status	R/W	1'b0	看门狗 1 中断状态。 0：未请求中断 1：WDT1 中断请求 当看门狗 1 监控的通道中，超出保护范围的通道个数 >= （WDT0_Trigger_Threshold + 1）时产生中断请求。 软件写‘1’清除。
5	WDT0_Int_Status	R/W	1'b0	看门狗 0 中断状态。 0：未请求中断 1：WDT0 中断请求

Freqchip Confidential

比特	名称	属性	复位值	描述
				当看门狗 0 监控的通道中，超出保护范围的通道个数 >= （WDT0_Trigger_Threshold + 1）时产生中断请求。 软件写‘1’清除。
4	Convert_Err_Int_Status	R/W	1'b0	转换错误中断状态。 0：未请求中断 1：转换错误中断请求 当发生转换错误时，请求中断。 软件写‘1’清除。
3	Channel_Valid_Int_Status	R/W	1'b0	通道有效中断状态。 0：未请求中断 1：通道有效中断请求 Channel_Status 寄存器中任意通道有效，就会产生中断请求。 读通道数据寄存器，会清除对应的 bit 位，当 Channel_Status 寄存器读为 0 时，停止中断请求，硬件自动清除此位。
2	FIFO_Almost_Full_Int_Status	R/W	1'b0	FIFO 近满中断状态。 0：未请求中断 1：FIFO 近满中断请求 FIFO 中的存储的数据超过 FIFO 近满阈值时请求中断。 读取 FIFO 数据，使得 FIFO 中数据低于近满阈值时停止中断请求，硬件自动清除此位。
1	FIFO_Full_Int_Status	R/W	1'b0	FIFO 满中断状态。 0：未请求中断 1：FIFO 满中断请求 读取 FIFO 数据，使得 FIFO 非满时停止中断请求，硬件自动清除此位
0	FIFO_Empty_Int_Status	R/W	1'b0	FIFO 空中断状态。 0：未请求中断 1：FIFO 空中断请求 FIFO 空时请求中断。FIFO 中存在数据时停止

Freqchip Confidential

比特	名称	属性	复位值	描述
				中断请求，硬件自动清除此位

18.5.26. ADC_INT_Raws (Offset 0x60)

比特	名称	属性	复位值	描述
31:11	Reserved	R/W	21'h0	Reserved
10	Queue2_Int_Raws	R/W	1'b0	队列 2 完成中断原始状态。
9	Queue1_Int_Raws	R/W	1'b0	队列 1 完成中断原始状态。
8	Queue0_Int_Raws	R/W	1'b0	队列 0 完成中断原始状态。
7	Loop_Int_Raws	R/W	1'b0	循环完成中断原始状态。
6	WDT1_Int_Raws	R/W	1'b0	看门狗 1 中断原始状态。
5	WDT0_Int_Raws	R/W	1'b0	看门狗 0 中断原始状态。
4	Convert_Err_Int_Raws	R/W	1'b0	转换错误中断原始状态。
3	Channel_Valid_Int_Raws	R/W	1'b0	通道有效中断原始状态。
2	FIFO_Almost_Full_Int_Raws	R/W	1'b0	FIFO 近满中断原始状态。
1	FIFO_Full_Int_Raws	R/W	1'b0	FIFO 满中断原始状态。
0	FIFO_Empty_Int_Raws	R/W	1'b0	FIFO 空中断原始状态。

18.5.27. Channel_Config[0 ~ 15]（Offset 0x64 ~ 0xA0）

比特	名称	属性	复位值	描述
31:9	Reserved	R/W	23'b0	Reserved
8	Difference_EN	R/W	1'b0	通道 x 使能差分模式。 0：disable 1：enable
7:4	Channelx_Map_P	R/W	4'b0	单端模式下：信号源选择。 差分模式下：Positive 信号源选择。 0000：PMU_IO0 0001：PMU_IO1 0010：PMU_IO2 0011：PMU_IO3

Freqchip Confidential

比特	名称	属性	复位值	描述
				0100：PMU_IO4 0101：PORTD_11 0110：PORTD_12 0111：PORTD_13 1000：PORTD_14 1001：PORTD_15 1010：PGA_OUTN（差分信号输入） 1011：PGA_OUTP（差分信号输入） 1100：VBAT 1101：ADC_REFINT 1110：VBEN（差分信号输入） 1111：VBEP（差分信号输入）
3:0	Channelx_Map_N	R/W	4'b0	差分模式下：Negative 信号源选择。 注：Channelx_Map_N 在单端模式下无效。 0000：PMU_IO0 0001：PMU_IO1 0010：PMU_IO2 0011：PMU_IO3 0100：PMU_IO4 0101：PORTD_11 0110：PORTD_12 0111：PORTD_13 1000：PORTD_14 1001：PORTD_15 1010：PGA_OUTN（差分信号输入） 1011：PGA_OUTP（差分信号输入） 1100：VBAT 1101：ADC_REFINT 1110：VBEN（差分信号输入） 1111：VBEP（差分信号输入）

Freqchip Confidential

18.5.28. Channel_Data[0 ~ 15]（Offset 0xA4 ~ Offset 0xE0）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	20'b0	Reserved
11:0	Channelx_Data	R/W	4'b0	逻辑通道 x 数据寄存器。

18.5.29. MICCtrl（Offset 0xE4）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	28'h0	Reserved
3:1	MICBIAS_OUTCTL	R/W	3'b0	Micbias 输出控制。 0：1.4V 1：1.6V 2：1.8V 3：2.0V 4：2.2V 5：2.4V 6：2.6V 7：2.8V
0	MICBIAS_PD	R/W	1'b1	Micbias Power Down。 0：模拟供电开启 1：模拟供电关闭

18.5.30. PGA0Ctrl（Offset 0xE8）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15	PGA1O_TO_PGA2_EN	R/W	1'b1	PGA1 output to PGA2 input. 0：disable 1：enable
14	PGA1I_TO_PGA2_EN	R/W	1'b0	PGA1 input to PGA2 input. 0：disable 1：enable

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
13:1	Reserved	R/W	13'h0	Reserved
0	PGA0_PD	R/W	1'b0	PGA0 Power Down。 0：模拟供电开启 1：模拟供电关闭

18.5.31. PGA1Ctrl（Offset 0xEC）

比特	名称	属性	复位值	描述
31:25	Reserved	R/W	7'h0	Reserved
24:20	PGA1_SW_CTL	R/W	5'h0	PGA1 input switch setup. 5：INP_INN 6：INP_REF 9：REF_INN
19:18	Reserved	R/W	2'b0	Reserved
17:16	PGA1_OP_OSTG_IS	R/W	2'b0	PGA1 OP output stage bias current control
15:8	Reserved	R/W	8'b0	Reserved
7:4	PGA1_GAIN	R/W	4'b0	PGA1 增益控制。 0：0dB 1：3dB 2：6dB 3：9dB 4：12dB 5：15dB 6：18dB 7：21dB 8：24dB
3:1	Reserved	R/W	3'h0	Reserved
0	PGA1_PD	R/W	1'b0	PGA1 Power Down。 0：模拟供电开启 1：模拟供电关闭

Freqchip Confidential

18.5.32. PGA2Ctrl（Offset 0xF0）

比特	名称	属性	复位值	描述
31:25	Reserved	R/W	7'h0	Reserved
24:20	PGA2_SW_CTL	R/W	5'h0	PGA2 input switch setup. 5：INP_INN 6：INP_REF 9：REF_INN
19:18	Reserved	R/W	2'b0	Reserved
17:16	PGA2_OP_OSTG_IS	R/W	2'b0	PGA2 OP output stage bias current control
15:8	Reserved	R/W	8'b0	Reserved
7:4	PGA2_GAIN	R/W	4'b0	PGA2 增益控制。 0：0dB 1：3dB 2：6dB 3：9dB 4：12dB 5：15dB 6：18dB 7：21dB 8：24dB
3:1	Reserved	R/W	3'h0	Reserved
0	PGA2_PD	R/W	1'b0	PGA2 Power Down。 0：模拟供电开启 1：模拟供电关闭

18.5.33. VbeCtrl（Offset 0xF4）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	30'h0	Reserved
1	VBE_OUTEN	R/W	1'b0	VBE 电压输出使能 0：disable 1：enable
0	VBE_PD	R/W	1'b1	VBE Power Down。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				0：模拟供电开启 1：模拟供电关闭

18.5.34. VbatCtrl（Offset 0xF8）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	29'h0	Reserved
2:1	VBAT_SENSE_CTL	R/W	2'b0	VBAT 测量分压控制 0：1/4 Vbat 1：1/3 Vbat 2：1/2 Vbat 3：2/3 Vbat
0	VBAT_SENSE_PD	R/W	1'b1	VBAT Power Down。 0：模拟供电开启 1：模拟供电关闭

Freqchip Confidential

19. USB 全速设备接口（USB）

19.1.1. 概述

USB 外设实现了 USB2.0 全速总线和 AHB 总线间的接口。为微控制器提供了与其他符合 USB 规范的设备进行通讯连接。

19.1.2. 主要特性

- 符合 USB2.0 全速设备的技术规范
- 可配置端点 8 对(端点 0~7)USB 端点（in out 双向传输）
- 硬件 CRC（循环冗余校验）生成/校验
- 硬件 NRZI 编码/解码和位填充
- 硬件 ACK/NACK 相应
- 所有端点共享 1024 byte FIFO，每端点 FIFO 大小可配，所有端点 FIFO 总和不超过 1024 byte

19.2. USB 系统框图




图 19-1 USB 系统框图

Freqchip Confidential

19.3. USB 寄存器

19.3.1. USB 寄存器映像

USB 寄存器可分为三部分：

1. USB 公共寄存器（Offset 0x00~0x0F）：这些寄存器为整个内核提供控制和状态。
2. 端点控制/状态寄存器（Offset 0x10~0x1F）：这些寄存器为端点提供控制和状态。
7. **注：**端点 0 与其他端点寄存器内容略有不同；当选择为外设模式（Device）或选择主模式（HOST）时，寄存器内容有所不同。
3. 端点 FIFOs（0x20~0x34）：此地址范围提供对端点 FIFO 的访问。

USB 寄存器基地址：0x1001_0000

表格 19-1 USB 寄存器映像

偏移	寄存器	寄存器描述
1.USB 公共寄存器		
0x00	Faddr	地址寄存器
0x01	Power	USB 电源管理寄存器
0x02	IntrTx1	发送完成中断状态寄存器。端点 0 Rx/Tx，端点 1~5 Tx
0x03	IntrTx2	Reserved
0x04	IntrRx1	接收中断状态寄存器。端点 1~5 Rx
0x05	IntrRx2	Reserved
0x06	IntrUSB	USB 中断状态寄存器
0x07	IntrTx1E	发送完成中断使能寄存器
0x08	IntrTx2E	发送完成中断使能寄存器
0x09	IntrRx1E	接收中断使能寄存器
0x0A	IntrRx2E	接收中断使能寄存器
0x0B	IntrUSBE	USB 中断使能寄存器
0x0C	Frame1	帧计数值，低 8 位
0x0D	Frame2	帧计数值，高 2 位
0x0E	Index	端点选择
0x0F	DevCtl	USB 设备控制寄存器
2.USB 端点寄存器，外设模式（Device）		
0x10	TxMaxP	Tx 端点最大数据包长度（只有端点 1~5 可以设置）
0x11	CSR0	端点 0 控制/状态寄存器 0

Freqchip Confidential

偏移	寄存器	寄存器描述
	TxCSR1	Tx 端点控制/状态寄存器 1（只有端点 1~5 可以设置）
0x12	CSR2	端点 0 控制/状态寄存器 1
	TxCSR2	Tx 端点控制/状态寄存器 2（只有端点 1~5 可以设置）
0x13	RxMaxP	Rx 端点最大数据包长度
0x14	RxCSR1	Rx 端点控制/状态寄存器 1（只有端点 1~5 可以设置）
0x15	RxCSR2	Rx 端点控制/状态寄存器 2（只有端点 1~5 可以设置）
0x16	Count0	端点 0 接收计数
	RxCount1	端点 1~5 接收计数，低字节（只有端点 1~5 可以设置）
0x17	RxCount2	端点 1~5 接收计数，高字节（只有端点 1~5 可以设置）
0x18~0x1B	Reserve	Reserve
0x1C	TxFIFO1	Tx 端点 FIFO 配置（只有端点 1~5 可以设置）
0x1B	TxFIFO2	Tx 端点 FIFO 配置（只有端点 1~5 可以设置）
0x1D	RxFIFO1	Rx 端点 FIFO 配置（只有端点 1~5 可以设置）
0x1F	RxFIFO2	Rx 端点 FIFO 配置（只有端点 1~5 可以设置）
3.USB 端点寄存器，主机模式（Host）。		
0x10	TxMaxP	Tx 端点最大数据包长度（只有端点 1~5 可以设置）
0x11	CSR0	端点 0 控制/状态寄存器 0
	TxCSR1	Tx 端点控制/状态寄存器 1（只有端点 1~5 可以设置）
0x12	CSR2	端点 0 控制/状态寄存器 1
	TxCSR2	Tx 端点控制/状态寄存器 2（只有端点 1~5 可以设置）
0x13	RxMaxP	Rx 端点最大数据包长度
0x14	RxCSR1	Rx 端点控制/状态寄存器 1（只有端点 1~5 可以设置）
0x15	RxCSR2	Rx 端点控制/状态寄存器 2（只有端点 1~5 可以设置）
0x16	Count0	端点 0 接收计数
	RxCount1	端点 1~5 接收计数，低字节（只有端点 1~5 可以设置）
0x17	RxCount2	端点 1~5 接收计数，高字节（只有端点 1~5 可以设置）
0x18	TxType	设置 Tx 端点的事务协议和外围端点号（只有端点 1~5 可以设置）
0x19	NAKLimit0	设置端点 0 上的 NAK 响应超时
	TxInterval	设置 Tx 中断端点的轮询间隔，单位 ms（只有端点 1~5 可以设置）
0x1A	RxType	设置 Rx 端点的事务协议和外围端点号（只有端点 1~5 可以设置）
0x1B	RxInterval	设置 Rx 中断端点的轮询间隔，单位 ms（只有端点 1~5 可以设置）
0x1C	TxFIFO1	Tx 端点 FIFO 配置（只有端点 1~5 可以设置）
0x1B	TxFIFO2	Tx 端点 FIFO 配置（只有端点 1~5 可以设置）

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

偏移	寄存器	寄存器描述
0x1D	RxFIFO1	Rx 端点 FIFO 配置（只有端点 1~5 可以设置）
0x1F	RxFIFO2	Rx 端点 FIFO 配置（只有端点 1~5 可以设置）
4.端点 FIFO 寄存器		
0x20	END_0_FIFO	端点 0 FIFO 地址，读写都访问此地址
0x24	END_1_FIFO	端点 1 FIFO 地址，读写都访问此地址
0x28	END_2_FIFO	端点 2 FIFO 地址，读写都访问此地址
0x2C	END_3_FIFO	端点 3 FIFO 地址，读写都访问此地址
0x30	END_4_FIFO	端点 4 FIFO 地址，读写都访问此地址
0x34	END_5_FIFO	端点 5 FIFO 地址，读写都访问此地址
0x38	END_6_FIFO	端点 6 FIFO 地址，读写都访问此地址
0x3C	END_7_FIFO	端点 7 FIFO 地址，读写都访问此地址
5.端点 Tog 控制		
0x60	SetRxTog	Rx 端点 Tog 设置寄存器
0x62	SetTxTog	Tx 端点 Tog 设置寄存器
0x64	GetRxTog	Rx 端点 Tog 获取寄存器
0x66	GetTxTog	Tx 端点 Tog 获取寄存器

19.3.2. USB 公共寄存器（Offset 0x00~0x0F）

19.3.2.1. Faddr（Offset 0x00）

比特	名称	属性	复位值	描述
7	Reserved	R	1'b0	Reserved
6:0	Func Addr	R/W	7'h0	设备模式下（DevCtl.HostMode = 0），当收到主机设置地址命令时，将收到的地址写入此寄存器。 主机模式下（DevCtl.HostMode = 1），当发送设置地址命令时，将地址写入此寄存器。

Freqchip Confidential

19.3.2.2. Power（Offset 0x01）

比特	名称	Device Mode	Host Mode	复位值	描述
7	ISO Update	R/W	R	1'b0	USB 控制器在发送前等待一个 SOF 令牌包，如果在一个 SOF 令牌之前接收到了 IN 令牌，将发送一个零长度的数据包。 （只在 Device 模式的同步传输时有效）
6	Vbus Val	R	R	1'b0	USB 控制器 VbusVal 输入信号
5	Vbus Sess	R	R	1'b0	USB 控制器 VbusSess 输入信号
4	Vbus Lo	R	R	1'b0	USB 控制器 VbusLo 输入信号
3	Reset	R	R/W	1'b0	Device 模式：当总线上存在 Reset 信号时，可从此位读到总线 Reset 状态。 Host 模式：写‘1’在总线上产生 Reset 信号，写‘0’恢复。
2	Resume	R/W	R/W	1'b0	当设备处于 Suspend 模式时生成 Resume 信令。在 Device 模式下，CPU 应该在 10ms(最多 15ms)后清除此位，以结束恢复信令。在 Host 模式下，CPU 应该在 20ms 后清除此位。
1	Suspend Mode	R	W	1'b0	Device 模式：读该位表示进入挂起模式。 Host 模式：该位由 CPU 在进入 Suspend 模式时设置。 当 CPU 读取中断寄存器或 Set Resune bit 或离开主机模式时，该位将被清除。
0	Enable Suspend	R/W	R	1'b0	当总线上接收到 Suspend 信号时启用进入 Suspend 模式。 （只在 Device 模式有效）

Freqchip Confidential

19.3.2.3. IntrTx1（Offset 0x02）

比特	名称	属性	复位值	描述
7:6	Reserved	R	0x0	Reserved
5	EP5	R	1'b0	端点 5 发送完成中断标志
4	EP4	R	1'b0	端点 4 发送完成中断标志
3	EP3	R	1'b0	端点 3 发送完成中断标志
2	EP2	R	1'b0	端点 2 发送完成中断标志
1	EP1	R	1'b0	端点 1 发送完成中断标志
0	EP0	R	1'b0	端点 0 发送完成 或 接收数据中断标志

注：读寄存器将清除所有端点标志

19.3.2.4. IntrTx2（Offset 0x03）

比特	名称	属性	复位值	描述
7:0	Reserved	R	8'h00	Reserved

19.3.2.5. IntrRx1（Offset 0x04）

比特	名称	属性	复位值	描述
7:6	Reserved	R	0x0	Reserved
5	EP5	R	1'b0	端点 5 接收数据中断标志
4	EP4	R	1'b0	端点 4 接收数据中断标志
3	EP3	R	1'b0	端点 3 接收数据中断标志
2	EP2	R	1'b0	端点 2 接收数据中断标志
1	EP1	R	1'b0	端点 1 接收数据中断标志
0	Reserved	R	1'b0	Reserved

注：读寄存器将清除所有端点标志

19.3.2.6. IntrRx2（Offset 0x05）

比特	名称	属性	复位值	描述
7:0	Reserved	R	0x0	Reserved

Freqchip Confidential

19.3.2.7. IntrUSB（Offset 0x06）

比特	名称	属性	复位值	描述
7	VBus Error	R	1'b0	VBus 电压低于阈值
6	Sess Req	R	1'b0	在检测到会话请求信令时产生
5	Discon	R	1'b0	Device 模式：在通讯结束时产生 Host 模式：检测到设备断开时产生
4	Conn	R	1'b0	检测到设备连接 （只在 Host 有效）
3	SOF	R	1'b0	有新的 SOF 令牌包
2	Reset	R	1'b0	Device 模式：检测到总线上 Reset 信号
1	Resume	R	1'b0	USB 控制器处于 Suspend 模式时检测到 Resume 信令
0	Suspend	R	1'b0	Device 模式：检测到总线上 Suspend 信号

注：读寄存器将清除所有端点标志

19.3.2.8. IntrTx1E（Offset 0x07）

比特	名称	属性	复位值	描述
7:6	Reserved	R/W	0x0	Reserved
5	EP5	R/W	1'b1	端点 5 发送完成中断使能
4	EP4	R/W	1'b1	端点 4 发送完成中断使能
3	EP3	R/W	1'b1	端点 3 发送完成中断使能
2	EP2	R/W	1'b1	端点 2 发送完成中断使能
1	EP1	R/W	1'b1	端点 1 发送完成中断使能
0	EP0	R/W	1'b1	端点 0 发送完成，接收中断使能

19.3.2.9. IntrTx2E（Offset 0x08）

比特	名称	属性	复位值	描述
7:0	Reserved	R/W	0x0	Reserved

Freqchip Confidential

19.3.2.10. IntrRx1E（Offset 0x09）

比特	名称	属性	复位值	描述
7:6	Reserved	R/W	0x0	Reserved
5	EP5	R/W	1'b1	端点 5 接收中断使能
4	EP4	R/W	1'b1	端点 4 接收中断使能
3	EP3	R/W	1'b1	端点 3 接收中断使能
2	EP2	R/W	1'b1	端点 2 接收中断使能
1	EP1	R/W	1'b1	端点 1 接收中断使能
0	Reserved	R/W	0x0	Reserved

19.3.2.11. IntrRx2E（Offset 0x0A）

比特	名称	属性	复位值	描述
7:0	Reserved	R/W	0x0	Reserved

19.3.2.12. IntrUSBE（Offset 0x0B）

比特	名称	属性	复位值	描述
7	VBus Error	R/W	1'b0	VBus Error 中断使能
6	Sess Req	R/W	1'b0	Sess Req 中断使能
5	Discon	R/W	1'b0	Discon 中断使能
4	Conn	R/W	1'b0	Conn 中断使能
3	SOF	R/W	1'b0	SOF 中断使能
2	Reset	R/W	1'b1	Reset 中断使能
1	Resume	R/W	1'b1	Resume 中断使能
0	Suspend	R/W	1'b0	Suspend 中断使能

Freqchip Confidential

19.3.2.13. Frame1（Offset 0x0C）

比特	名称	属性	复位值	描述
7:0	Lower 8 bits of Frame Number	R	8'h00	Frame1 是一个 8 位的只读寄存器，在外设模式中保存最后接收帧号的较低 8 位，在主机模式中保存当前帧号的较低 8 位。

19.3.2.14. Frame2（Offset 0x0D）

比特	名称	属性	复位值	描述
7:3	Reserved	R	5'h0	Reserved
2:0	Upper 3 bits of Frame Number	R	3'b000	Frame2 是一个 3 位的只读寄存器，在外设模式中保存最后接收到的帧号的高 3 位，在主机模式中保存当前帧号的高 3 位。

19.3.2.15. Index（Offset 0x0E）

比特	名称	属性	复位值	描述
7:4	Reserved	R	4'h0	Reserved
3:0	Selected Endpoint	R/W	4'h0	端点选择。详见章节端点选择

19.3.2.16. DevCtl（Offset 0x0F）

比特	名称	属性	复位值	描述
7	CID	R	1'b1	CID 号 0：Host 模式 1：Device 模式
6	FSDev	R	1'b0	检测到全速设备连接。
5	LSDev	R	1'b0	检测到低速设备连接。
4	PUCON	R	1'b0	当 USB D+线上需要一个上拉电阻作为外设操作

Freqchip Confidential

比特	名称	属性	复位值	描述
3	PDCON	R	1'b1	当 USB D+线上需要一个下拉电阻作为主机操作
2	HostMode	R	1'b0	当作为主机时
1	HostReq	R/W	1'b0	写‘1’后，当已进入挂起模式（总线上 3ms 没有活动），USB 控制器将启动主机初始化。当主机初始化完成后硬件自动清除。
0	Session	R/W	1'b0	当作为 HOST 时，该位由软件设置或清除，以开始或结束一个会话。 当作为 Device 时，该位在会话开始/结束时被 USB 控制器设置/清除，软件无需干预。软件也可以设置它来发起会话请求协议，并清除它以执行与主机的软断开连接(然后结束会话)。

19.3.3. USB 端点 0 控制状态寄存器（Offset 0x10~0x1F）

19.3.3.1. CSR0（Offset 0x11）

IN Device Mode:

比特	名称	属性	复位值	描述
7	ServicedSetupEnd	W	1'b0	写‘1’清除 SetupEnd 位（硬件自动清除）
6	ServicedRxPktRdy	W	1'b0	写‘1’清除 RxPktRdy 位（硬件自动清除）
5	SendStall	W	1'b0	写‘1’以终止当前事务。发送一次 STALL。（硬件自动清除）
4	SetupEnd	R	1'b0	当控制传输在设置 DataEnd 位之前结束时，将设置此位。此时将产生一个中断并刷新 FIFO。
3	DataEnd	W	1'b0	以下三种情况时设置此位。 1. 为最后一个数据包设置 TxPktRdy 时。 2. 卸载最后一个数据包后清除 RxPktRdy 时。 3. 为零长度的数据包设置 TxPktRdy 时。 （硬件自动清除）

Freqchip Confidential

比特	名称	属性	复位值	描述
2	SentStall	R	1'b0	当 STALL 发送后置位 （写‘0’清除）
1	TxPktRdy	R/W	1'b0	将数据包装入 FIFO 后设置此位。当数据包发送成功后，自动清除。当该位被清除时将产生一个发送完成中断。（硬件自动清除）
0	RxPktRdy	R	1'b0	收到数据包时置‘1’。该位被设置时产生一个中断。CPU 通过设置 ServicedRxPktRdy 位来清除此位。

IN Host Mode:

比特	名称	属性	复位值	描述
7	NAK Timeout	R	1'b0	一次传输中，端点连续接收 NAK 包时间超过配置的超时时间（NAKLimit0 寄存器配置超时）置位。 端点 0 停止工作，写‘0’清除此位，端点 0 继续工作。
6	StatusPkt	R/W	1'b0	设置 TxPktRdy 或 ReqPkt 位的同时设置这个位，以执行状态阶段事务。设置这个位确保数据切换设置为 1，以便 DATA1 包用于状态阶段事务。
5	ReqPkt	R/W	1'b0	设置这个位来请求一个 IN 事务。RxPktRdy 置位时自动清除。
4	Error	R	1'b0	当三次尝试执行一个事务而没有从外设得到响应时，将设置此位，并产生端点 0 中断。 （写‘0’清除）
3	SetupPkt	R/W	1'b0	CPU 在设置 TxPktRdy 位的同时设置这个位，为事务发送 SETUP 令牌而不是 OUT 令牌
2	RxStall	R	1'b0	收到 STALL 时置位。 （写‘0’清除）
1	TxPktRdy	R/W	1'b0	写操作：将数据包装入 FIFO 后设置此位。当数据包发送成功后，自动清除。当该位被清除

Freqchip Confidential

比特	名称	属性	复位值	描述
				时将产生一个发送完成中断。（硬件自动清除） 读操作：数据包没有发送完成读为‘1’，发送完成读为‘0’。
0	RxPktRdy	R	1'b0	收到数据包时置‘1’。该位被设置时产生一个中断。 （写‘0’清除）

19.3.3.2. CSR2（Offset 0x12）

比特	名称	属性	复位值	描述
7:6	Reserved	R	0x0	Reserved
0	FlushFIFO	W	1'b0	写‘1’刷新端点 0 FIFO，FIFO 指针复位，清除 TxPktRdy/RxPktRdy 位。 **注：**除非 TxPktRdy/RxPktRdy 有效，否则 FlushFIFO 无效。

19.3.3.3. Count0（Offset 0x16）

比特	名称	属性	复位值	描述
7	Reserved	R	0x0	Reserved
6:0	Endpoint 0 Count	R	7'h0	它表示端点 0 FIFO 中接收的数据字节数。当设置 RxPktRdy (CSR0.D0)时，返回的值是有效的。

19.3.3.4. NAKLimit0（HostMode Only.　Offset 0x19）

比特	名称	属性	复位值	描述
7:0	Endpoint 0 NAK Limit	R/W	8'h00	连续接收 NAK 包超时设置，（2**16~255**16 ms）。连续接收 NAK 包超过设置时间，将会置位 NAK Timeout 标志。

Freqchip Confidential

19.3.4. USB 端点 1~5 控制状态寄存器（Offset 0x10~0x1F）

19.3.4.1. TxMaxP（Offset 0x10）

比特	名称	属性	复位值	描述
7:0	Maximum Packet Size	R/W	8'h00	端点发送最大数据包。以 8 字节为单位，设置 128 则最大数据包为 1023 个字节。 最大数据包不应超过 USB 规范要求。 端点 FIFO 配置章节

19.3.4.2. TxCSR1（Offset 0x11）

IN Device Mode：

比特	名称	属性	复位值	描述
7	Reserved	R	1'b0	Reserved
6	ClrDataTog	W	1'b0	复位端点数据包，从 Data0 开始
5	SentStall	R	1'b0	当 STALL 发送后置位。 （写‘0’清除）
4	SendStall	R/W	1'b0	写‘1’以终止当前事务。发送一次 STALL。 （同步传输时无效） 写‘0’不再发送 STALL。
3	FlushFIFO	W	1'b0	写‘1’刷新端点 0 FIFO，FIFO 指针复位，清除 TxPktRdy 位。 **注：**除非 TxPktRdy 有效，否则 FlushFIFO 无效。
2	UnderRun	R	1'b0	当 TxPktRdy 位没有置位时，如果接收到 IN 令牌。 （写‘0’清除）
1	FIFONotEmpty	R	1'b0	当 Tx FIFO 存在数据包时置位。 （写‘0’清除）
0	TxPktRdy	R/W	1'b0	写操作：将数据包装入 FIFO 后设置此位。当数据包发送成功后，自动清除。当该位被清除

Freqchip Confidential

比特	名称	属性	复位值	描述
				时将产生一个发送完成中断。（硬件自动清除） 读操作：数据包没有发送完成读为‘1’，发送完成读为‘0’。

IN Host Mode：

比特	名称	属性	复位值	描述
7	NAK Timeout	R	1'b0	一次传输中，端点连续接收 NAK 包时间超过配置的超时时间（TxInterval 寄存器配置超时）置位。 （写‘0’清除，只在批量传输中有效）
6	ClrDataTog	W	1'b0	复位端点数据包，从 Data0 开始
5	RxStall	R	1'b0	收到 STALL 时设置此位。TxPktRdy 置位并刷新 FIFO 时会被清除。 （写‘0’清除）
4	Reserved	R	1'b0	Reserved
3	FlushFIFO	W	1'b0	写‘1’刷新端点 0 FIFO，FIFO 指针复位，清除 TxPktRdy 位。 **注：**除非 TxPktRdy 有效，否则 FlushFIFO 无效。
2	Error	R	1'b0	当三次尝试执行一个事务而没有从外设得到响应时，将设置此位，并产生端点中断。 （写‘0’清除，只在批量传输，中断传输中有效）
1	FIFO NotEmpty	R	1'b0	当 Tx FIFO 存在数据包时置位 （写‘0’清除）
0	TxPktRdy	R/W	1'b0	写操作：将数据包装入 FIFO 后设置此位。当数据包发送成功后，自动清除。当该位被清除时将产生一个发送完成中断。（硬件自动清除） 读操作：数据包没有发送完成读为‘1’，发送完成读为‘0’。

Freqchip Confidential

19.3.4.3. TxCSR2（Offset 0x12）

比特	名称	属性	复位值	描述
7	AutoSet	R/W	1'b0	写‘1’，TxPktRdy 将自动设置数据的最大包大小(TxMaxP 中的值)载入 Tx FIFO。如果数据包的大小小于最大数据包的大小加载，TxPktRdy 将必须手动设置。
6	ISO	R/W	1'b0	写‘1’，IN 端点启用同步传输， 写‘0’，IN 端点启用批量传输或中断传输
5	Mode	R/W	1'b1	写‘1’，配置为 IN 端点。 写‘0’，配置为 OUT 端点。 **注：**此位只有在 Tx Rx 共用一块 FIFO 地址时有用。当 FIFO 足够时，建议 Rx Tx 使用不同地址的 FIFO。
4	DMAEnable	R/W	1'b0	IN 端点使能 DMA
3	FrcDataTog	R/W	1'b0	强制数据包为 Data0 或 Data1，并将数据包从 FIFO 清除
2	DMAMode	R	1'b0	0：模式 0，为所有数据包生成一个 DMA 请求和一个中断。 1：模式 1，为 TxMaxP 字节大小的数据包生成一个 DMA 请求(但没有中断)。
1:0	Reserved	R	1'b0	Reserved

19.3.4.4. RxMaxP（Offset 0x13）

比特	名称	属性	复位值	描述
7:0	Maximum Packet Size	R/W	8'h00	端点接收最大数据包。以 8 字节为单位，设置 128 则最大数据包为 1023 个字节。 最大数据包不应超过 USB 规范要求。 端点 FIFO 配置章节

Freqchip Confidential

19.3.4.5. RxCSR1（Offset 0x14）

IN Device Mode：

比特	名称	属性	复位值	描述
7	ClrDataTog	W	1'b0	复位端点数据包，从 Data0 开始
6	SentStall	R	1'b0	当 STALL 发送后置位。 （写‘0’清除）
5	SendStall	R/W	1'b0	写‘1’以终止当前事务。发送一次 STALL。 （同步传输时无效） 写‘0’不再发送 STALL。
4	FlushFIFO	W	1'b0	写‘1’刷新端点 0 FIFO，FIFO 指针复位，清除 RxPktRdy 位。 **注：**除非 RxPktRdy 有效，否则 FlushFIFO 无效。
3	DataError	R	1'b0	当 RxPktRdy 置位并且数据包发生 CRC 错误或 bit 错误时置位。 清除 RxPktRdy 时，会将此位清除。 **注：**只在同步传输时有效
2	OverRun	R	1'b0	当 Rx FIFO 无法装下接收到的数据包时置位。 （写‘0’清除） **注：**只在同步传输时有效
1	FIFOFull	R	1'b0	接收 FIFO 满
0	RxPktRdy	R	1'b0	收到数据包时置‘1’。该位被设置时产生一个中断。 （写‘0’清除）

IN Host Mode：

Freqchip Confidential

比特	名称	属性	复位值	描述
7	ClrDataTog	W	1'b0	复位端点数据包，从 Data0 开始
6	RxStall	R	1'b0	收到 STALL 时置位，并产生端点中断。 （写‘0’清除）
5	ReqPkt	R/W	1'b0	设置这个位来请求一个 IN 事务。RxPktRdy 置位时自动清除。
4	FlushFIFO	W	1'b0	写‘1’刷新端点 0 FIFO，FIFO 指针复位，清除 RxPktRdy 位。 **注：**除非 RxPktRdy 有效，否则 FlushFIFO 无效。
3	DataError/NAK Timeout	R	1'b0	同步模式下，当 RxPktRdy 置位，接收到的数据包存在 CRC 错误时置位。 批量传输下，端点 0 接收 NAK 回应时间超过配置时间（NAKLimit0 寄存器配置超时时间）时置位。 （写‘0’清除）
2	Error	R	1'b0	当三次尝试执行一个事务而没有从外设得到响应时，将设置此位，并产生端点中断。 （写‘0’清除）
1	FIFOFull	R	1'b0	接收 FIFO 满
0	RxPktRdy	R	1'b0	收到数据包时置‘1’。该位被设置时产生一个中断。 （写‘0’清除）

19.3.4.6. RxCSR2（Offset 0x15）

比特	名称	属性	复位值	描述
7	AutoClear	R/W	1'b0	写‘1’，RxPktRdy 位将在 RxMaxP 字节的报文从 Rx FIFO 中卸载后自动清除。当小于最大报文大小的报文被卸载时，必须手动清除 RxPktRdy。

Freqchip Confidential

比特	名称	属性	复位值	描述
6	Device 模式：IOS Host 模式：AutoReq	R/W	1'b0	Device 模式下，CPU 设置这个位使 OUT 端点能够进行同步传输，清除这个位使 OUT 端点能够进行 Bulk 或 Interrupt 传输。 Host 模式下，设置了 ReqPkt 位，清除 RxPktRdy 位后，ReqPkt 位将自动设置
5	DMAEnable	R/W	1'b0	OUT 端点使能 DMA
4	DMAMode	R/W	1'b0	0：模式 0，为所有接收到的数据包生成一个 DMA 请求，以及一个中断(如果启用)。 1：模式 1，对大小为 RxMaxP 字节的数据包生成一个 DMA 请求(但没有中断)，对于其他大小的数据包生成一个中断(但没有 DMA 请求)。
3:0	Reserved	R	0x0	Reserved

19.3.4.7. RxCount1（Offset 0x16）

比特	名称	属性	复位值	描述
7:0	Endpoint Rx Count lower 8 bits	R	8'h00	它表示 Rx 端点 FIFO 中接收的数据字节数的低 8 位。当设置 RxPktRdy (RxCSR1.D0)时，返回的值是有效的。

19.3.4.8. RxCount2（Offset 0x17）

比特	名称	属性	复位值	描述
7:3	Reserved	R	0x0	Reserved
2:0	Endpoint Rx Count upper 3 bits	R	3'b000	它表示 Rx 端点 FIFO 中接收的数据字节数的高 3 位。当设置 RxPktRdy (RxCSR1.D0)时，返回的值是有效的。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

19.3.4.9. TxType（HostMode Only. Offset 0x18）

比特	名称	属性	复位值	描述
7:6	Reserved	R	0x0	Reserved
5:4	Protocol	R/W	2'b00	端点传输类型： 00：无 01：同步传输（等时传输） 10：批量传输 11：中断传输
3:0	Target Endpoint Number	R/W	4'h0	设备接收数据的端点号。

19.3.4.10. TxInterval（HostMode Only. Offset 0x19）

比特	名称	属性	复位值	描述
7:0	Tx Polling Interval/NAK Limit (n)	R/W	8'h00	中断或同步传输：轮询间隔（1~255ms） 批量传输：端点连续接收 NAK 包超时时间，（2*16~255*16 ms）。连续接收 NAK 包超过设置时间，将会置位 NAK Timeout 标志。

19.3.4.11. RxType（HostMode Only. Offset 0x1A）

比特	名称	属性	复位值	描述
7:6	Reserved	R	0x0	Reserved
5:4	Protocol	R/W	3'b00	端点传输类型： 00：无 01：同步传输（等时传输） 10：批量传输 11：中断传输
3:0	Target Endpoint Number	R/W	4'h0	设备发送数据的端点号。

Freqchip Confidential

19.3.4.12. RxInterval（HostMode Only. Offset 0x1B）

比特	名称	属性	复位值	描述
7:0	Rx Polling Interval/NAK Limit (n)	R/W	8'h00	中断或同步传输：轮询间隔（1~255 ms） 批量传输：端点连续接收 NAK 包超时时间，（2**16**~255**16** ms）。连续接收 NAK 包超过设置时间，将会置位 NAK Timeout 标志。

19.3.4.13. TxFIFO1、TxFIFO2（Offset 0x1C、0x1D）

<table>
<tr><th>比特</th><th>名称</th><th>描述</th></tr>
<tr><td colspan="2">TxFIFO1</td><td rowspan="4">地址以 8byte 为单位。FIFO 起始地址 0x000，结束地址 0x3FF。
<table><tr><td>AD[11 : 0]</td><td>Start Address</td></tr><tr><td>0x000</td><td>0x000</td></tr><tr><td>0x001</td><td>0x008</td></tr><tr><td>0x002</td><td>0x010</td></tr><tr><td>0x080</td><td>0x400</td></tr></table></td></tr>
<tr><td>7:0</td><td>AD[7:0]</td></tr>
<tr><td colspan="2">TxFIFO2</td></tr>
<tr><td>3:0</td><td>AD[11:8]</td></tr>
<tr><td>4</td><td>DPB</td><td>写‘1’支持双包模式。（不推荐）
写‘0’支持单包模式。默认使用单包模式。</td></tr>
<tr><td>7:5</td><td>SZ[2:0]</td><td>端点 FIFO 大小。
<table><tr><td>SZ[2 : 0]</td><td>端点 FIFO 大小（byte）</td></tr><tr><td>3'b000</td><td>8</td></tr><tr><td>3'b001</td><td>16</td></tr><tr><td>3'b010</td><td>32</td></tr><tr><td>3'b011</td><td>64</td></tr><tr><td>3'b100</td><td>128</td></tr><tr><td>3'b101</td><td>256</td></tr><tr><td>3'b110</td><td>512</td></tr><tr><td>3'b111</td><td>1024</td></tr></table>如果 DPB=0，FIFO 大小为设置大小。DPB=1，FIFO 大小是设置的两倍。</td></tr>
</table>

Freqchip Confidential

19.3.4.14. RxFIFO1、RxFIFO2（Offset 0x1E、0x1F）

<table>
<tr><th>比特</th><th>名称</th><th>描述</th></tr>
<tr><td colspan="2">RxFIFO1</td><td rowspan="4">地址以 8byte 为单位。FIFO 起始地址 0x000，结束地址 0x3FF。<table><tr><td>AD[11 : 0]</td><td>Start Address</td></tr><tr><td>0x000</td><td>0x000</td></tr><tr><td>0x001</td><td>0x008</td></tr><tr><td>0x002</td><td>0x010</td></tr><tr><td>0x080</td><td>0x400</td></tr></table></td></tr>
<tr><td>7:0</td><td>AD[7:0]</td></tr>
<tr><td colspan="2">RxFIFO2</td></tr>
<tr><td>3:0</td><td>AD[11:8]</td></tr>
<tr><td>4</td><td>DPB</td><td>写‘1’支持双包模式。（不推荐）
写‘0’支持单包模式。默认使用单包模式。</td></tr>
<tr><td>7:5</td><td>SZ[2:0]</td><td>端点 FIFO 大小。<table><tr><td>SZ[2 : 0]</td><td>端点 FIFO 大小（byte）</td></tr><tr><td>3’b000</td><td>8</td></tr><tr><td>3’b001</td><td>16</td></tr><tr><td>3’b010</td><td>32</td></tr><tr><td>3’b011</td><td>64</td></tr><tr><td>3’b100</td><td>128</td></tr><tr><td>3’b101</td><td>256</td></tr><tr><td>3’b110</td><td>512</td></tr><tr><td>3’b111</td><td>1024</td></tr></table>如果 DPB=0，FIFO 大小为设置大小。DPB=1，FIFO 大小是设置的两倍。</td></tr>
</table>

19.3.5. USB 端点 FIFO 寄存器（Offset 0x20~0x3C）

地址	名称	属性	复位值	描述
0x20	END_0_FIFO	R/W	0x0	端点 0 FIFO 地址，读写都访问此地址
0x24	END_1_FIFO	R/W	0x0	端点 1 FIFO 地址，读写都访问此地址
0x28	END_2_FIFO	R/W	0x0	端点 2 FIFO 地址，读写都访问此地址
0x2C	END_3_FIFO	R/W	0x0	端点 3 FIFO 地址，读写都访问此地址
0x30	END_4_FIFO	R/W	0x0	端点 4 FIFO 地址，读写都访问此地址
0x34	END_5_FIFO	R/W	0x0	端点 5 FIFO 地址，读写都访问此地址
0x38	END_6_FIFO	R/W	0x0	端点 6 FIFO 地址，读写都访问此地址
0x3C	END_7_FIFO	R/W	0x0	端点 7 FIFO 地址，读写都访问此地址

Freqchip Confidential

19.3.6. USB 端点 TOG 寄存器（Offset 0x60~0x66）

地址	名称	属性	复位值	描述
0x60	SetRxTog	R/W	0x0	设置 Rx 端点 DATA 包 TOG 值，1bit 控制一个端点。设置后，强制下包 DATA Tog 值为设置值。 ‘0’：强制下一数据包使用 DATA0 ‘1’：强制下一数据包使用 DATA1
0x62	SetTxTog	R/W	0x0	设置 Tx 端点 DATA 包 TOG 值，1bit 控制一个端点。设置后，强制下包 DATA Tog 值为设置值。 ‘0’：强制下一数据包使用 DATA0 ‘1’：强制下一数据包使用 DATA1
0x64	GetRxTog	R/W	0x0	读取 Rx 端点 DATA 包 TOG 值，1bit 代表一个端点。 ‘0’：下一数据包使用 DATA0 ‘1’：下一数据包使用 DATA1
0x66	GetTxTog	R/W	0x0	读取 Tx 端点 DATA 包 TOG 值，1bit 代表一个端点。 ‘0’：下一数据包使用 DATA0 ‘1’：下一数据包使用 DATA1

19.4. 使用流程

19.4.1. 端点选择

每个端点都有自己的一组控制/状态寄存器。在任何一个时间，只有一组 Tx 控制/状态寄存器和一组 Rx 控制/状态寄存器出现在内存映射中。在访问端点的控制/状态寄存器之前，应该将端点编号写入 Index 寄存器，以确保在内存映射中出现正确的控制/状态寄存器。

19.4.2. 端点 FIFO 配置

USB 提供了 1024 byte 的 FIFO。其中端点 0 固定使用 64byte。其他端点需要通过 TxFIFO1、TxFIFO2 或 RxFIFO1、RxFIFO2 配置。

端点 FIFO 的配置大小，建议符合 USB 规范：

Freqchip Confidential

- **控制传输**：高速模式的最大包长固定为 64 个字节；全速模式可在 8、16、32、64 字节中选择；低速模式的最大包长固定为 8 个字节。
- **批量传输**：高速模式的最大包长固定为 512 个字节；全速模式最大包长可在 8、16、32、64 字节中选择；低速模式不支持批量传输。
- **同步传输**：高速模式的最大包长上限为 1024 个字节；全速模式最大包长上限为 1023 个字节；低速模式不支持同步传输。
- **中断传输**：高速模式的最大包长上限为 1024 个字节；全速模式最大包长上限为 64 个字节；低速模式最大包长上限为 8 个字节。

注意：为任何端点设置的最大数据包大小（TxMaxP）不能超过 FIFO 大小。当 FIFO 中有数据时，不应该写入 TxMaxP 寄存器，因为可能会发生意外的结果

19.4.3. Device 模式发送

当主机请求 IN 传输时，需要设备发送数据。

将要发送的数据包都加载到 Tx FIFO 中，设置 TXCSR1 中的 TxPktRdy 位。如果设置了 TxCSR2 中的 AutoSet 位，TxPktRdy 位将在加载一个最大大小的数据包到 FIFO 时自动设置。对于小于最大数据包大小的数据包，TxPktRdy 将总是必须手动设置。

当 TxPktRdy 位被手动或自动设置时，TXCSR1 中的 FIFONotEmpty 位也被设置，数据包准备发送。

当数据包成功发送后，TxPktRdy 和 FIFONotEmpty 都将被清除，并生成适当的 Tx 端点中断(如果启用)。然后，下一个包可以装入 FIFO。

19.4.4. Device 模式接收

当主机请求 OUT 传输时，需要设备接收数据。

当一个数据包收到并放置在 Rx FIFO，RXCS1 中 RxPktRdy 位(D0)和 FIFOFull 位(D1)置位，并生成适当的 Rx 端点中断(如果启用)，数据包现在可以从 FIFO 卸载，卸载的数据量可读取 RxCount1、RxCount2 确定。

当数据包被卸载后，RxPktRdy 位需要被清除，以允许进一步的报文被接收。如果设置了 RxCSR2 (D7)中的 AutoClear 位，并且从 FIFO 中卸载一个最大报文，则 RxPktRdy 位自动清

Freqchip Confidential

除。FIFOFull 位也被清除。对于小于最大数据包大小的数据包，RxPktRdy 总是必须被清除手动。

19.4.5. Device 模式注意事项

- 控制传输中的 0 长度 data

一个零长度的 OUT 数据包用于表示控制传输的结束。在正常操作中，只有在设备请求的整个长度被转移之后(即 CPU 设置了 DataEnd 之后)才会收到这样的数据包。但是，如果主机在整个设备请求传输之前发送了一个零长度的 OUT 数据包，这意味着传输的提前结束。在这种情况下，USB 控制器将自动刷新状态机，并设置 SetupEnd。

- 控制传输中的 STALL

在以下条件下，USB 控制器将自动向 Control 传输发出一个 STALL。

1. 主机在控制传输的 OUT 数据阶段发送的数据比在 SETUP 阶段的设备请求中指定的要多。
2. 主机在控制传输的 IN 数据阶段请求的数据比在 SETUP 阶段的设备请求中指定的多。
3. 主机使用 OUT 数据令牌发送超过 MaxP 的数据。
4. 主机发送错误的 PID 用于控制传输的 OUT 状态阶段。
5. 主机在 OUT 状态阶段发送不止一个 0 长度的数据包。

19.4.6. Device 模式暂停

如果当 USB 控制器运行在 Device 模式，USB 上没有活动 3ms，并且在 Power 寄存器中设置了 Enable Suspend 位，USB 控制器将进入 Suspend 模式。如果暂停中断已启用，则此时将生成一个中断。

当检测到 Resume 信号时，USB 控制器将退出 Suspend 模式并重新启用系统时钟。如果 Resume 中断被启用，将会产生一个中断

CPU 也可以通过在 Power 寄存器中设置 Resume 位来强制 USB 控制器离开 Suspend 模式。当设置此位时，USB 控制器将退出 Suspend 模式并将 Resume 信号驱动到总线上。CPU 应该在 10ms(最多 15ms)后清除此位以结束恢复信令。注意:在这种情况下不会产生 Resume 中断。

Freqchip Confidential

19.4.7. Device 模式 SOF 包

当 USB 控制器运行在 Device 模式时，它应该每毫秒从主机收到一个 Start-Of-Frame 包。当接收到 SOF 包时，将包中包含的 11 位帧号写入到 Frame1 和 Frame2 两个寄存器中，并在 SOF_PULSE 上产生一个持续一个 USB 位周期的输出脉冲。一个 SOF 中断也会产生(如果启用)。

一旦 USB 控制器开始接收 SOF 包，它预计每毫秒接收一个。如果在 1.00358 ms 后没有收到 SOF 报文，则认为该报文丢失，虽然帧寄存器没有更新，但是产生了 SOF_PULSE 和 SOF 中断。USB 控制器将继续每毫秒产生一个 SOF_PULSE 和 SOF 中断，直到这些脉冲能够重新同步到接收到的 SOF 包，当这些包再次被成功接收。

19.4.8. Host 模式接收

当 USB 控制器作为主机运行时，IN 事务的处理方式类似于当 USB 控制器作为 Device 运行时，OUT 事务的处理方式，除了事务需要首先通过在 RXCS1 中设置 ReqPkt 位来启动。这向事务调度程序表明在这个端点上有一个活动事务。然后，事务调度程序向目标发送一个 IN 令牌。

当一个数据包收到并放置在 Rx FIFO，RXCS1 中 RxPktRdy 位(D0)和 FIFOFull 位(D1)置位，并生成适当的 Rx 端点中断(如果启用)，数据包现在可以从 FIFO 卸载，卸载的数据量可读取 RxCount1、RxCount2 确定。

当报文被卸载时，RxPktRdy 应该被清除。RxCSR2 寄存器中的 AutoClear 位可以用来在从 FIFO 中卸载最大大小的数据包时自动清除 RxPktRdy。RxCSR2 中也有一个 AutoReq 位，当 RxPktRdy 位被清除时，会自动设置 ReqPkt 位。AutoClear 和 AutoReq 位可以与外部 DMA 控制器一起使用，在没有 CPU 干预的情况下执行完整的 Bulk 传输。

如果目标用 NAK 响应 IN 令牌，USB 控制器将继续重试该事务，直到达到已设置的 NAK 数量限制为止。如果目标回应了 STALL，USB 控制器将不会重试事务，将 RXCS1 寄存器 RxStall 位置位并产生端点中断。如果目标在要求的时间内没有响应 IN 令牌，USB 控制器将重试该事务。如果在三次尝试后目标函数仍然没有响应，USB 控制器将清除 ReqPkt 位，将 RXCS1 寄存器 Error 位置位并产生端点中断。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

19.4.9. Host 模式发送

将数据包加载至 TxFIFO 后设置 TxCSR1 寄存器的 TxPktRdy 位。AutoSet 在 TxCSR2 可以导致 TxPktRdy 位时自动设置一个最大大小的包已经加载到 FIFO。同样，AutoSet 位可以与外部 DMA 控制器一起使用，在没有 CPU 干预的情况下执行完整的 Bulk 传输。

如果目标用 NAK 响应 OUT 令牌，则 USB 控制器将继续重试该事务，直到达到已设置的 NAK 数量限制为止。如果目标回应了 STALL，但是，USB 控制器将不会重试事务，将 TXCS1 寄存器 RxStall 位置位并产生端点中断。如果目标在要求的时间内没有响应 OUT 令牌，USB 控制器将重试该事务。如果在三次尝试后目标函数仍然没有响应，USB 控制器将刷新 FIFO，并设置 TXCS1 中的 Error 位并产生端点中断。

19.4.10. Host 模式传输调度

当作为 Host 运行时，USB 控制器维护一个 1 毫秒的帧计数器。如果目标函数是全速设备，USB 控制器将在每帧的开始自动发送一个 SOF 包。如果目标函数是低速设备，总线上将传输一个“K”状态作为“保持活动”以停止低速设备进入 Suspend 模式。

在传输了 SOF 包之后，USB 控制器将遍历所有配置的端点，寻找活动的事务。活动事务定义为 ReqPkt 位设置的 Rx 端点或 TxPktRdy 位设置的 Tx 端点。

一个活动的同步或中断事务只会在一个帧的第一个事务调度程序周期上被发现，并且如果该端点的间隔计数器已经计数到零。这确保每 n 帧每个端点只发生一个中断/同步事务(其中 n 是该端点在 TxInterval/RxInterval 寄存器中设置的间隔)。注意:USB 2.0 规范允许同步事务安排的间隔高达 65 秒。上面描述的机制可以满足高达 255ms 的间隔。需要在软件中实现大于 255ms 的间隔。

一个活动的批量传输事务将立即启动，只要在有足够的时间在下一个 SOF 包到来之前完成事务。如果事务需要重试(例如，因为收到了 NAK 或目标没有响应)，那么事务将先不会重试，直到事务调度程序首先检查了其他有活动事务的端点。这确保了发送大量 NAK 的端点不会阻塞总线上的其他事务。

19.4.11. Host 模式 Reset

如果 USB 控制器在 Host 模式下设置了 Power 寄存器中的 Reset 位，则在总线上产生 Reset 信号。当 CPU 清除该位后，USB 控制器将启动它的帧计数器和事务调度程序。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

19.4.12. Host 模式 Suspend

如果设置了 Power 寄存器中的 SuspendMode 位，USB 控制器将完成当前事务，然后停止事务调度程序和帧计数器。不会再启动任何事务，也不会生成任何 SOF 包。

要退出暂停模式，应该清除 Power 寄存器中的 SuspendMode 位。直到 Resume 位为高时，USB 控制器会在总线上生成 Resume 信号。20 毫秒后，应清除 Resume 位，此时帧计数器和事务调度程序将启动。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

20. 循环冗余校验（CRC）

20.1. 概述

循环冗余校验码是一种用在数字网络和存储设备上的差错校验码，可以校验原始数据的偶然差错。计算单元使用硬件多项式发生器，将原始数据计算产生 CRC 码。

20.2. 主要特性

- 支持十二种多项式。
- CRC8，多项式：0x07，X^8+X^2+X+1。
- CRC8_ROHC，多项式：0x07，X^8+X^2+X+1。
- CRC16_IBM，多项式：0x8005，$X^{16}+X^{15}+X^2+1$。
- CRC16_MAXIM，多项式：0x8005，$X^{16}+X^{15}+X^2+1$。
- CRC16_USB，多项式：0x8005，$X^{16}+X^{15}+X^2+1$。
- CRC16_MODBUS，多项式：0x8005，$X^{16}+X^{15}+X^2+1$。
- CRC16_CCITT，多项式：0x1021，$X^{16}+X^{12}+X^5+1$。
- CRC16_CCITT_FALSE，多项式：0x1021，$X^{16}+X^{12}+X^5+1$。
- CRC16_X25，多项式：0x1021，$X^{16}+X^{12}+X^5+1$。
- CRC16_XMODEM，多项式：0x1021，$X^{16}+X^{12}+X^5+1$
- CRC32，多项式：04C11DB7，$X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$。
- CRC32_MPEG2，多项式：04C11DB7，$X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

20.3. 结构框图




图 20-1 CRC 结构框图

20.4. 功能描述

表格 20-1 CRC 模式对比

模式	位宽	多项式	初始值	结果异或值	输入反转	输出反转
CRC8	8 Bit	0x07	0x00	0x00	False	False
CRC8_ROHC	8 Bit	0x07	0xFF	0x00	True	True
CRC16_IBM	16Bit	0x8005	0x0000	0x0000	True	True
CRC16_MAXIM	16Bit	0x8005	0x0000	0xFFFF	True	True
CRC-16/USB	16Bit	0x8005	0xFFFF	0xFFFF	True	True
CRC-16/MODBUS	16Bit	0x8005	0xFFFF	0x0000	True	True
CRC-16/CCITT	16Bit	0x1021	0x0000	0x0000	True	True
CRC16_CCITT_FALSE	16 Bit	0x1021	0xFFFF	0x0000	False	False
CRC16_X25	16 Bit	0x1021	0xFFFF	0xFFFF	True	True
CRC16_XMODEM	16 Bit	0x1021	0x0000	0x0000	False	False
CRC32	32 Bit	0x04C11DB7	0xFFFFFFFF	0xFFFFFFFF	True	True
CRC32_MPEG2	32 Bit	0x04C11DB7	0xFFFFFFFF	0x00000000	False	False

20.5. CRC 寄存器

CRC 基地址：0x1013_0000

Freqchip Confidential

20.5.1. CRC 寄存器映像

表格 20-2 寄存器映像

偏移	寄存器	寄存器描述
0x00	CRC_CTRL	CRC 控制寄存器
0x08	CRC_DATA	CRC 数据寄存器
0x0C	CRC_RESULT	CRC 结果寄存器

20.5.2. CRC_CTRL(Offset 0x00)

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	27'h0	Reserved
7	Xor_out	R/W	0x0	结果异或值。 0：结果不进行异或 1：结果进行异或
6	Invert_out	R/W	1'b0	CRC 输出数据是否反转，在 Xorout 之前。 0：不翻转 1：按 bit 反转输出结果
5	Invert_in	R/W	1'b0	CRC 输入数据是否翻转。 0：不翻转 1：按 bit 反转输出结果
4	Init_value	R/W	1'b0	CRC 初始值。 0：CRC 初始值设置为 0x00000000。 1：CRC 初始值设置为 0xFFFFFFFF。
3	CRC_RST	R/W	1'b0	复位清除 CRC。
2:1	CRC_MODE	R/W	2'b0	CRC 计算模式选择。 00：x8+x2+x1+1 01:：x16+x12+x5+1 10:： x16+x15+x2+1 11:：x32+x26+x23+x22+x16+x12+x11+ x10+x8+x7+x5+x4+x2+x1+1
0	CRC_Start	R/W	1'b0	启动 CRC 计算。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

20.5.3. CRC_DATA(Offset 0x08)

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	24'b0	Reserved
7:0	DATA	R/W	8'b0	CRC 数据输入

20.5.4. CRC_RESULT(Offset 0x0C)

比特	名称	属性	复位值	描述
31:0	RESULT	R	32'b0	CRC 计算结果

Freqchip Confidential

21. AES 硬件加速器（AES）

21.1. 概述

AES 硬件加速器可以实现 AES (Advanced Encryption Standard)编码算法，即 Rijndael 算法。支持 6 种结构模式（ECB、CBC、CFB、OFB、CTR 和 PCBC）模式，能够进行加、解密双向运算，覆盖三种不同长度的密钥，分别是 AES-128、AES-192、AES-256。

21.2. 主要特性

- 支持 128 位、192 位或 256 位密钥。
- 支持 ECB、CBC、CFB、OFB、CTR 或 PCBC 6 种结构模式。
- 支持 4byte 位宽，深度 64 的 FIFO。

21.3. 功能描述

表格 21-1 AES 不同密钥长度对比

	密钥长度	加密块长度	执行轮数
AES-128	128 bit	128bit	10
AES-192	192 bit	128bit	12
AES-256	256 bit	128bit	14

AES 硬件加速器，支持三种密钥长度，加密以 128bit 一块为单位进行。

21.4. AES 寄存器

AES 基地址：0x501F_0000

21.4.1. AES 寄存器映像

表格 21-2 寄存器映像

偏移	寄存器	寄存器描述
0x00	AES_CTRL	AES 控制寄存器
0x04	DATA_CONSTR	数据长度计数器
0x08	INT_CTRL	中断控制寄存器

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

偏移	寄存器	寄存器描述
0x0C	INT_CFG	中断配置寄存器
0x10	FIFO_CFG	FIFO 配置寄存器
0x14	KEY_7	密钥 7
0x18	KEY_6	密钥 6
0x1C	KEY_5	密钥 5
0x20	KEY_4	密钥 4
0x24	KEY_3	密钥 3
0x28	KEY_2	密钥 2
0x2C	KEY_1	密钥 1
0x30	KEY_0	密钥 0
0x34	IV_3	初始化向量 3
0x38	IV_2	初始化向量 2
0x3C	IV_1	初始化向量 1
0x40	IV_0	初始化向量 0
0x50	STATUS0	状态寄存器 0
0x54	STATUS1	状态寄存器 1
0xF8	FIFO_DATA	数据寄存器
0xFC	Command	命令寄存器

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

21.4.2. AES_CTRL（Offset 0x00）

比特	名称	属性	复位值	描述
31:7	Reserved	R/W	0x0	Reserved
6:5	Key_mode	R/W	2'b00	密钥长度。 00：AES-128 01：AES-192 10：AES-256 11：无效
4:3	Calc_mode	R/W	2'b01	工作模式。 00：disable 01：encryption 10：decryption
2:0	Stru_mode	R/W	2'b00	密码选择。 000：ECB 001：CBC 010：CFB 011：OFB 100：CTR 101：PCBC

Freqchip Confidential

21.4.3. DATA_CONSTR（Offset 0x04）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	0x0	Reserved
15:0	byte_len	R/W	15'h0010	参与加/解密的数据长度。

21.4.4. INT_CTRL（Offset 0x08）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	0x0	Reserved
1	INTCLR	R/W	1'b0	中断标志。 写：写‘0’清中断标志，写‘1’无效。

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				读：0：没有产生中断标志 1：产生中断标志
0	INTEN	R/W	1'b0	中断使能控制 0：Dsiaable 1：Enable

21.4.5. INTR_CFG（Offset 0x0C）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	0x0	Reserved
1	BYTE_LEN_ERR_INTEN	R/W	1'b0	数据长度错误中断使能 0：Dsiaable 1：Enable
0	CALC_INTEN	R/W	1'b0	计算完成中断使能 0：Dsiaable 1：Enable

21.4.6. FIFO_CFG（Offset 0x10）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	0x0	Reserved
11:6	RFIFO_ALMOST_FULL_LEVEL	R/W	1'b0	读取 FIFO 近满阈值
5:0	WFIFO_ALMOST_EMPTY_LEVEL	R/W	1'b0	写入 FIFO 近空阈值

21.4.7. KEY0~7（Offset 0x14, 0x18, 0x1C, 0x20,0x24, 0x28, 0x2C, 0x30）

比特	名称	属性	复位值	描述
31:0	KEY_0 ~ KEY_7	R/W	32'h00	KEY_0：密钥 0 ~ 31 KEY_1：密钥 32 ~ 63 KEY_2：密钥 64 ~ 95 KEY_3：密钥 96 ~ 127

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				KEY_4：密钥 128 ~ 159 KEY_5：密钥 160 ~ 191 KEY_6：密钥 192 ~ 223 KEY_7：密钥 224 ~ 255

注：

Key-128[127:0] = { Key_7[31:0], Key_6[31:0], Key_5[31:0], Key_4[31:0]};

Key-192[191:0] = { Key_7[31:0], Key_6[31:0], Key_5[31:0], Key_4[31:0],Key_3[31:0], Key_2[31:0]};

Key-256[255:0] = { Key_7[31:0], Key_6[31:0], Key_5[31:0], Key_4[31:0],Key_3[31:0], Key_2[31:0], Key_1[31:0], Key_0[31:0]};

21.4.8. IV0~3（Offset 0x30, 0x34, 0x38, 0x3C）

比特	名称	属性	复位值	描述
31:0	IV0 ~ IV3	R/W	32'h00	IV0：initial vector 0 ~ 31 IV1：initial vector 32 ~ 63 IV2：initial vector 64 ~ 95 IV3：initial vector 96 ~ 127

注：

IV[127:0] = { IV_3[31:0], IV_2[31:0], IV_1[31:0], IV_0[31:0]};

21.4.9. STATUS0（Offset 0x50）

比特	名称	属性	复位值	描述
31:3	Reserved	R/W	0x0	Reserved
2	KEY_GEN_DONE	R/W	1'b0	密钥扩展完成标志
1	BYTE_LEN_ERR	R/W	1'b0	数据长度错误状态标志
0	CALC_DONE	R/W	1'b0	加/解密计算完成状态标志

21.4.10. STATUS1（Offset 0x54）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	0x0	Reserved
5	RFIFO_ALMOST_FULL	R/W	1'b0	读取 FIFO 近满标志
4	RFIFO_FULL	R/W	1'b0	读取 FIFO 满标志
3	RFIFO_EMPTY	R/W	1'b0	读取 FIFO 空标志

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
2	WFIFO_ALMOST_EMPTY	R/W	1'b0	写入 FIFO 近空标志
1	WFIFO_FULL	R/W	1'b0	写入 FIFO 满标志
0	WFIFO_EMPTY	R/W	1'b0	写入 FIFO 空标志

21.4.11. FIFO_DATA（Offset 0xF8）

比特	名称	属性	复位值	描述
31:0	FIFO_DATA	R/W	0x0	数据寄存器

21.4.12. Command（Offset 0xFC）

比特	名称	属性	复位值	描述
31:0	SRESET(0x00)	R/W	0x00	AES 加密电路复位。
31:0	KEY_RDY(0x01)	R/W	0x00	密钥完成初始化写入后需通过此命令给出 ready 信号，底层监测到此信号脉冲后开始生成轮密钥。
31:0	STATATATE_FLAG_CLR(0x02)	R/W	0x00	清 加/解密过程中产生的标志信号
31:0	SFLUSH(0x03)	R/W	0x00	清 WFIFO，RFIFO。

说明：通过向 Command 寄存器写入命令，完成不同操作。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

22. 控制器局域网（CAN FD）

22.1. 概述

CAN 控制器根据 ISO11898-1(博世 CAN 规范 2.0 部分 A,B)和博世 CAN FD 规范 V1.0 执行通信。连接到物理层需要额外的收发器硬件。

22.2. 主要特性

- 符合 CAN 协议 2.0 版 A、B 部分和 ISO 11898-1
- 支持 CANFD，CAN FD 最大支持 64Byte 数据包
- AUTOSAR 支持
- SAE J1939 支持
- 多达 64 个专用接收 Buffers
- 多达 32 个专用发送 Buffers

22.3. 功能描述

22.3.1. 软件初始化

通过设置 CCCR.INIT 位启动初始化。在消息 RAM 中检测到未纠正的位错误时，通过软件或硬件复位时，或进入 Bus_Off 时。CCCR.INIT 被设置，消息传输被停止，CAN 总线输出的状态是隐性的(HIGH)。错误管理逻辑 EML 的计数器保持不变。设置 CCCR.INIT 不改变任何配置寄存器。CCCR.INIT 置‘0’完成软件初始化。之后，比特流处理器 BSP 通过等待 11 个连续隐性比特(Bus_Idle)序列的出现，将自身同步到 CAN 总线上的数据传输，然后才能参与总线活动并开始消息传输。

访问 M_CAN 配置寄存器只有在 CCCR.INIT 和 CCCR. CCE 都置位时才启用。CCCR. CCE 只有在 CCCR. INIT 置‘1’时配置，CCCR. INIT 清除时，CCCR. CCE 自动清除。

Freqchip Confidential

CCCR.CCE 置位时下列寄存器会被复位

- HPMS - High Priority Message Status
- RXF0S - Rx FIFO 0 Status
- RXF1S - Rx FIFO 1 Status
- TXFQS - Tx FIFO/Queue Status
- TXBRP - Tx Buffer Request Pending
- TXBTO - Tx Buffer Transmission Occurred
- TXBCF - Tx Buffer Cancellation Finished
- TXEFS - Tx Event FIFO Status

CCCR.CCE 置位时，超时计数器 TOCV.TOC 预装初值，初值由 TOCC.TOP 配置。

CCCR.CCE 置位时，发送状态机，与接收状态机保持空闲。

系列寄存器只有在 CCCR.CCE 置‘0’是可以写入

- TXBAR - Tx Buffer Add Request
- TXBCR - Tx Buffer Cancellation Request

CCCR.TEST 和 CCCR.MON 只有在 CCCR.INIT = ‘1’并且 CCCR.CCE=‘1’时设置，可以任意时刻清除。

CCCR.DAR 只有在 CCCR.INIT = ‘1’并且 CCCR.CCE=‘1’时设置/清除。

如果消息 RAM 配备了奇偶校验或 ECC 功能，建议在硬件复位后初始消息 RAM，例如向消息 RAM 写入 0x00000000，以创建有效的奇偶校验/ECC 校验和。这避免了从未初始化的消息 RAM 部分读取激活中断 IR.BEC(比特错误校正)或 IR.BEU(比特错误未校正)。

Freqchip Confidential

22.3.2. CAN FD 模式

在 CAN FD 帧传输中有两种变体，第一种是 CAN FD 帧不带比特率交换。第二种变体是 CAN FD 帧，其中控制字段、数据字段和 CRC 字段以比帧开始和帧结束更高的比特率传输。

CANFD 帧格式中 FDF 位。FDF =隐性表示 CAN FD 帧，FDF =显性表示经典 CAN 帧。在一个 CAN FD 帧中，FDF 之后的两个比特，res 和 BRS，决定了这个 CAN FD 帧内部的比特率是否被交换。CAN - FD 比特率开关用 res =显性和 BRS =隐性表示。

如果 M_CAN 接收到一个带有 FDF =隐性和 res =隐性的帧，它将通过设置位 PSR.PXE 发出协议异常事件的信号。当启用协议异常处理功能时(CCCR.PXHD = ' 0 ')，这会导致在下一个采样点操作状态从 Receiver(PSR.ACT = " 10 ")到(PSR.ACT = " 00 ")。如果协议异常处理被禁用(CCCR.PXHD = ' 1 ')， M_CAN 将隐性 res 位视为错误，并将以错误帧响应。

通过编程 CCCR.FDOE 使能 CAN FD 操作。如果 CCCR。FDOE = ' 1 '，则使能 CAN FD 帧的收发。经典 CAN 帧的传输和接收始终是可行的，传输 CAN FD 帧还是经典 CAN 帧可以通过各自的 Tx Buffer 元素中的位 FDF 来配置。CCCR.FDOE = ' 0 '时，接收到的帧被解释为经典 CAN 帧，这将导致接收到 CAN FD 帧时传输错误帧。当 CAN FD 操作被禁用时，即使设置了 Tx Buffer 元素的 FDF 位，也不会传输 CAN FD 帧。只有 CCCR.INIT=‘1’并且 CCCR.CCE=‘1’时 CCCR.FDOE 和 CCCR.BRSE 才能被设置。

CCCR.FDOE = ' 0 '，忽略位 FDF 和 BRS 的设置，帧以经典 CAN 格式传输。CCCR.FDOE = ' 1 '和 CCCR.BRSE = ' 0 '，由 Tx Buffer 元素的 FDF 位控制。CCCR.FDOE = ' 1 '和 CCCR.BRSE = ' 1 '，允许传输具有比特率交换的 CAN FD 帧。所有具有 FDF 位和 BRS 位设置的 Tx 缓冲区元素都以具有位率切换的 CAN FD 格式传输。

在以下情况下，建议在 CAN 操作过程中切换模式:

Freqchip Confidential

CAN FD 数据阶段的故障率明显高于 CAN FD 仲裁阶段。在这种情况下，禁用 CAN FD 比特率切换选项传输。

在系统启动期间，所有节点都在传输经典 CAN 消息，直到验证它们能够以 CAN FD 格式进行通信。如果为真，则所有节点切换到 CAN FD 操作。

CAN 部分组网中的唤醒信息必须以经典 CAN 格式传输。

在并非所有节点都具有 CAN FD 功能的情况下。切换回经典 CAN 通信。

CAN FD 格式中，DLC 的编码与标准 CAN 格式不同。DLC 代码 0 至 8 与标准 CAN 中的编码相同，代码 9 至 15 编码如下表所示。

表格 22-1 CAN FD DLC 编码

DLC	9	10	11	12	13	14	15
Number of Data Bytes	12	16	20	24	32	48	64

在 CAN FD 帧中，如果 BRS(比特率开关)位是隐性的，那么比特时序将在帧内的 BRS 位之后进行切换。在 BRS 位之前，在 CAN FD 仲裁阶段，位时序由寄存器 NBTP 定义。在下面的 CAN FD 数据相位中，位时序由寄存器 DBTP 定义。位时序从 CRC 定界符处或检测到错误时的切换回来，以先发生的为准。

在两种数据帧格式中，CAN FD 和具有比特率切换的 CAN FD，位 ESI(错误状态指示器)的值由发送器在传输开始时的错误状态决定。如果发射机是被动错误，ESI 是隐性的，否则是显性的。

22.3.3. 受限操作模式

在受限操作模式下，节点能够接收数据和远程帧，并对有效帧进行确认，但不发送数据帧、远程帧、活动错误帧或过载帧。在发生错误情况或过载情况时，它不发送显性位，而是等待总线空闲情况的发生来重新同步到 CAN 通信。错误计数器(ECR.REC, ECR.TEC)被冻结，而错误记录(ECR.CEL)是活动的。主机可以通过设置 CCCR.ASM 位将 M_CAN 设置为

Freqchip Confidential

限制操作模式。该位只能只有 CCCR.INIT=‘1’并且 CCCR.CCE=‘1’时被设置。可以在任意时刻清除。

当 Tx 处理程序不能及时从消息 RAM 中读取数据时，自动进入限制操作模式。主机 CPU 需要重置“CCCR.ASM”才能退出“限制操作模式”。

限制操作模式可用于适应不同 can 比特率的应用程序。在这种情况下，应用程序测试不同的比特率，并在接收到有效帧后离开受限操作模式。

22.3.4. 总线监听模式

通过编程 CCCR.MON=‘1’将 M_CAN 设置为总线监控模式。在总线监控模式下(参见 iso11898 - 1,10.12 总线监控)，M_CAN 能够接收有效的数据帧和有效的远程帧，但不能开始传输。在这种模式下，它只在 CAN 总线上发送隐性比特。如果 M_CAN 被要求发送一个显性位(ACK 位，过载标志，活动错误标志)，这个位在内部被回环，以便 M_CAN 监视这个显性位，尽管 CAN 总线可能保持在隐性状态。在总线监控模式中，寄存器 TXBRP 保持在复位状态。




图 22-1 总线监听模式示意图

Freqchip Confidential

22.3.5. 自动重传

根据 CAN 规范(参见 iso11898 - 1,6.3.3 恢复管理)，M_CAN 提供了在传输过程中丢失仲裁或被错误干扰的帧的自动重传的手段。默认情况下，启用自动重传功能。为了支持 ISO 11898-1 第 9.2 章中所描述的时间触发通信，可以通过 CCCR.DAR 禁用自动重传。

关闭自动重传时几种状态：

成功传输:

对应的 Tx 缓冲区传输发生位 TXBTO.TOx 置位

相应的 Tx 缓冲区取消完成位 TXBCF.CFx 未置位

•虽然取消，但仍成功传输:

对应的 Tx 缓冲区传输发生位 TXBTO.TOx 置位

相应的 Tx 缓冲区取消完成位 TXBCF.CFx 置位

- 仲裁丢失或帧传输干扰:

对应的 Tx 缓冲区传输发生位 TXBTO.TOx 未置位

相应的 Tx 缓冲区取消完成位 TXBCF.CFx 置位

22.3.6. 睡眠模式

M_CAN 可以通过 CCCR.CSR 设置为断电模式。

当所有挂起的传输请求完成后，M_CAN 等待，直到检测到总线空闲状态。然后 M_CAN 设置 CCCR.INIT 为 1，以防止任何的 CAN 传输。M_CAN 通过将输出信号 CCCR.CSA=‘1’来确认它已准备好断电。此时可以关闭时钟输入 m_can_hclk 和 m_can_cclk。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

要离开睡眠模式，应用程序必须在复位信号 m_can_clkstop_req resp 之前打开模块时钟。CCCR.CSR。M_CAN 将通过重置输出信号 m_can_clkstop_ack 和重置 CCCR.CSA 来确认这一点。之后，应用程序可以通过重置 CCCR.INIT 位重新启动 CAN 通信。

22.3.7. 测试模式

M_CAN 可以通过 CCCR.TEST 设置为测试模式。

通过对 TEST.TX 进行设置，CAN 发送引脚 m_can_tx 有四个输出状态可用。除了它的默认功能-串行数据输出-它可以驱动 CAN 采样点信号来监视 M_CAN 的位时序，它可以驱动固定的显性或隐性值。引脚 m_can_rx 的实际值可以从 TEST.RX 中读取。这两个方法都可以用来检查 can 总线的物理层。

外部循环模式：

M_CAN 可以通过设置 TEST.LBCK=‘1’配置为外部回环模式。在 Loop Back 模式下，M_CAN 将自己发送的消息当作接收的消息，并将它们(如果它们通过接受过滤)存储到 Rx Buffer 或 Rx FIFO 中。该模式提供硬件自检。为了独立于外部信号，M_CAN 在回环模式下忽略确认错误(在数据/远程帧的确认位中采用隐性位)。在这种模式下，M_CAN 执行从 Tx 输出到 Rx 输入的内部反馈。M_CAN 忽略 m_can_rx 输入引脚的实际值。可以在 m_can_tx 引脚处监视传输的消息。

内部循环模式：

M_CAN 可以通过设置 TEST.LBCK=‘1’和 CCCR.MON=‘1’配置为内部回环模式。此模式可用于“热自测”，这意味着 M_CAN 可以在不影响连接到引脚 m_can_tx 和 m_can_rx 的情况下进行测试。在这种模式下，引脚 m_can_rx 与 M_CAN 断开连接，引脚 m_can_tx 保持隐性状态。

Freqchip Confidential




图 22-2 测试模式示意图

22.3.8. 发送延迟补偿

在 CAN FD 传输的数据阶段，只有一个节点是发送节点，其他节点都是接收节点。当通过引脚 m_can_tx 传输时，M_CAN 通过引脚 m_can_rx 从本地 CAN 收发器接收传输的数据。接收到的数据存传输延迟。如果该延迟大于 tse1(采样点前的时间段)，则检测到一个比特错误。为了消除这种错误，引入了延迟补偿。

M_CAN 的协议单元实现了延迟补偿机制来补偿发送器延迟，从而使在 CAN FD 数据阶段具有更高的比特率的传输独立于特定 CAN 收发器的延迟。

为了检查传输节点数据阶段的误码，将延迟的传输数据与次要采样点 SSP 的接收数据进行比较。如果检测到一个比特错误，发射机将在下一个常规采样点对这个比特错误作出反应。在仲裁阶段，延迟补偿总是被禁用。

发射机延迟补偿支持数据位时间短于发射机延迟的配置，在新的 ISO11898-1 中有详细描述。通过设置位 DBTP.TDC 使能。

SSP 将接收 bit 与发送 bit 进行比较。SSP 位置定义为从 M_CAN 的发送输出 m_can_tx 到接收输入 m_can_rx 的测量延迟之和，加上 TDCR.TDCO 配置的发送延迟补偿偏移量。发送器延迟补偿偏移量用于调整 SSP 在接收位内的位置(例如，在数据相位中一半的位时间)。次要样本点的位置向下舍入到 mtq 的下一个整数。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

PSR.TDCV 显示了实际的发射机延迟补偿值。PSR.TDCV 被清除当 CCCR.INIT=‘1’时。在 DBTP.TDC=‘1’时，再每次帧传输时更新。

在 M_CAN 中实现的发送器延迟补偿必须考虑以下边界条件:

1、从 m_can_tx 到 m_can_rx 的测量延迟和配置的发送器延迟补偿偏移量的总和 TDCR.TDCO。在数据阶段必须小于 6 bit times。

2、从 m_can_tx 到 m_can_rx 的测量延迟和配置的发送器延迟补偿偏移量的总和 TDCR.TDCO。小于等于 127mtq。当这个总和超过 127 mtq 时，使用 127 mtq 的最大值进行发射机延迟补偿

3、数据阶段在 CRC 分隔符的采样点结束，这停止了对 ssp 接收位的检查

通过编程 DBTP.TDC=‘1’使能发射机延迟补偿时，测量在每个发送的 CAN FD 帧内 FDF 位到 res 位的下降沿处开始。当在发送器的接收输入 m_can_rx 处看到该边时，测量停止。这个测量的分辨率是 1 mtq。




图 22-3 发送延迟测量

为了避免接收的 FDF 位内的干扰导致在接收到 res 位之前结束延迟补偿测量，导致过早的 SSP 位置，可以通过编程 TDCR.TDCF 启用发送器延迟补偿滤波器窗口的使用。这为 SSP

Freqchip Confidential

位置定义了一个最小值。m_can_rx 上的干扰边会导致更早的 SSP 位置，在发送器延迟测量中被忽略。当 SSP 位置至少为 TDCR.TDCF 时，停止测量。

22.3.9. Tx Handler

控制 RAM 到 CAN 控制器的消息传输。最多可配置 32 个 Tx buffer 用于传输。Tx 缓冲区可以用作专用 Tx 缓冲区，作为 Tx FIFO，Tx Queue 的一部分，或者作为它们的组合。Tx 事件，FIFO 中存储 Tx 时间戳和相应的消息 ID。

支持发送取消。

22.3.10. Rx Handler

控制 CAN 核心到 RAM 的消息传输。Rx 处理支持两个接收 FIFO，每个大小都是可配置的，每个 FIFO 最多拥有 64 个专用的 Rx 缓冲区，用于存储通过接受过滤的所有消息。与接收 FIFO 相反，专用 Rx Buffer 仅用于存储具有特定标识符的消息。Rx 时间戳与每条消息一起存储。最多可以定义 128 个 11 位 ID 过滤器和 64 个 29 位 ID 过滤器。

22.3.11. 时间戳

对于时间戳的生成，M_CAN 提供了一个 16 位的循环计数器。预分频器 TSCC.TCP 可以配置分频时钟。计数器可通过 TSCV.TSC 读取。对寄存器 TSCV 的写操作会将计数器重置为零。当时间戳计数器溢出时，中断标志 IR.TSW 置位。

时间戳计数单位 = CAN Bit tiem * TSCC.TCP。

在帧接收/传输开始时，计数器值被捕获并存储到 Rx Buffer / Rx FIFO (RXTS[15:0])或 Tx Event FIFO (TXTS[15:0])。

Freqchip Confidential

22.3.12. 超时计数器

为了给 Rx FIFO 0、Rx FIFO 1 和 Tx Event FIFO 发出超时条件的信号，CAN 控制器提供了一个 16 位的超时计数器。它作为下行计数器工作，并使用由 TSCC 控制的相同的预分频器。超时计数器是通过寄存器 TOCC 配置的。实际的计数器值可以从 TOCV.TOC 中读取。超时计数器只能在 CCCR.INIT = ' 0 '时启动。当 CCCR.INIT = ' 1 '时停止计数。例如当 M_CAN 进入 Bus_Off 状态时。

操作模式由 TOCC.TOS 选择。选择连续模式时，当 CCCR.INIT = ‘0’ 时计数器开始。写 TOCV 将计数器预设为 TOCC.TOP 配置的值。并继续向下计数。

当超时计数器由其中一个 FIFO 控制时，FIFO 空将计数器预设为 TOCC.TOP 配置的值。当第一个 FIFO 元素被存储时，开始向下计数。写 TOCV 无效。

当计数器达到零时，中断标志 IR.TOO 置位。在连续模式下，计数器立即在从 TOCC.TOP 配置值重新启动。

超时计数器的时钟信号来源于 CAN 核心的采样点信号。因此，超时计数器减少的时间点可能会因 CAN 核心的同步/重新同步机制而变化。如果使用 CAN FD 中的比特率开关特性，则仲裁和数据字段的超时计数器时钟不同。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

22.3.13. Bit timing




图 22-4 Bit timing 示意图

22.3.14. FIFO Acknowledge Handling

Rx FIFO 0, Rx FIFO 1 和 Tx Event FIFO 的 Get index 通过写入相应的 FIFO Acknowledge Index 来控制。

写入 FIFO Acknowledge Index 将设置 FIFO Get 索引为 FIFO 确认索引加 1，从而更新 FIFO 填充级别。有两个用例:

当从 FIFO 中只读取了一个元素(即 Get Index 所指向的元素)时，需要将这个 Get Index 值写入 FIFO Acknowledge Index。

由于 CPU 可以自由访问 M_CAN 的消息内存，因此在以任意顺序读取 FIFO 元素时必须特别小心(不考虑 Get Index)。当从两个 Rx fifo 之一读取高优先级消息时，在这种情况下，

Freqchip Confidential

FIFO 的确认索引不应该写入，因为这会将 Get 索引设置为错误的位置，并且还会改变 FIFO 的填充级别。在这种情况下，一些较老的 FIFO 元素将丢失。

22.3.15. 消息 RAM

消息 RAM 的宽度为 32 位。可以为 CAN 控制器分配 4352 个字的 RAM 空间。没有必要配置下图列出的每个部分，也没有关于顺序的任何限制。用户根据实际应用配置所需的部分即可。




图 22-5 消息 RAM 分配

当在 CAN FD 模式下操作时，所需的消息 RAM 大小依赖于通过 RXESC.F0DS, RXESC.F1DS, RXESC.RBDS, TXESC.TBDS 为 Rx FIFO0, Rx FIFO1, Rx Buffers 和 Tx Buffers 配置的元素大小。

Freqchip Confidential

当 M_CAN 寻址 Message RAM 时，它寻址 32 位字，而不是单个字节。可配置的起始地址是 32 位的字地址，即只有 15 到 2 位被计算，两个最低有效位被忽略

M_CAN 不检查 Message RAM 的错误配置。特别是不同部分的起始地址和每个部分的元素数量的配置必须仔细完成，以避免伪造或数据丢失。

22.3.15.1. Rx Buffer/FIFO 元素

Message RAM 中最多可以配置 64 个 Rx 缓冲区和两个 Rx FIFO。每个 Rx FIFO 部分可以配置为存储多达 64 个接收到的消息。Rx Buffer / FIFO 元素的结构如下表所示。通过寄存器 RXESC，可以配置元素大小用于存储最多 64 字节数据字段的 CAN FD 消息。Classical CAN 只支持 8 字节消息。

表格 22-2 Rx Buffer/FIFO 元素位分布

	31 … 24	23 … 16	15 … 8	7 … 0
R0	ESI / XTD / RTR	ID[28:0]		
R1	ANMF / FIDX[6:0]	res / FDF / BRS / DLC[3:0]	RXTS[15:0]	
R2	DB3[7:0]	DB2[7:0]	DB1[7:0]	DB0[7:0]
R3	DB7[7:0]	DB6[7:0]	DB5[7:0]	DB4[7:0]
…	…	…	…	…
Rn	DBm[7:0]	DBm-1[7:0]	DBm-2[7:0]	DBm-3[7:0]

表格 22-3 RxBuffer/FIFO 元素位描述

	比特	名称	描述
R0	31	ESI	FD 帧中错误状态指示 0：发送节点错误激活 1：发送节点错误被动
	30	XTD	扩展 ID 标志

Freqchip Confidential

	比特	名称	描述
			0：11bit 标准 ID 1：29bit 扩展 ID
	29	RTR	远程帧标志 0：数据帧 1：远程帧 注：CAN FD 格式中没有 RTR 位
	28:0	ID	标准 ID 储存在[28:18]中
R1	31	ANFM	接收未匹配的帧 0：匹配 1：收到的帧不匹配任何 Rx 过滤器元素 注：接受不匹配的帧可以通过 GFC.ANFS 和 GFC.ANFE 实现
	30:24	Filter Index	匹配到的过滤器的索引 0 ~ 127
	21	FDF	帧类型 0：标准帧 1：CAN FD 帧
	20	BRS	Bit Rate Switch 0：Bit Rate Switch = 0 1：Bit Rate Switch = 1
	19:16	DLC	数据长度 0~8：CAN+CAN FD 收到 0~8Byte 长度数据 9~15：CAN 收到 8Byte 长度数据 9~15：CAN FD 收到 12/16/20/24/32/48/64 Byte 长度数据
	15:0	RXTS	Rx 时间戳 在帧接收开始时捕获的时间戳计数器值。
R2	31:24	Data Byte 3	Data Byte 3
	23:16	Data Byte 2	Data Byte 2
	15:8	Data Byte 1	Data Byte 1
	7:0	Data Byte 0	Data Byte 0
R3	31:24	Data Byte 7	Data Byte 7
	23:16	Data Byte 6	Data Byte 6
	15:8	Data Byte 5	Data Byte 5
	7:0	Data Byte 4	Data Byte 4
…	…	…	…
Rn	31:24	Data Byte m	Data Byte m
	23:16	Data Byte m-1	Data Byte m-1
	15:8	Data Byte m-2	Data Byte m-2
	7:0	Data Byte m-3	Data Byte m-3

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

22.3.15.2. Tx Buffer 元素

Tx Buffers 部分可以配置为保持专用的 TxBuffer 以及 Tx FIFO / Tx Queue。如果 Tx Buffers 部分由专用 TxBuffer 和 Tx FIFO / Tx Queue 共享，则专用 TxBuffer 从 Tx Buffers 部分的开头开始，然后是分配给 Tx FIFO 或 Tx Queue 的缓冲区。Tx Handler 通过评估 Tx Buffer 配置 TXBC.TFQS 和 TXBC.NDTB 来区分专用 Tx Buffer 和 Tx FIFO / Tx Queue。

通过寄存器 TXESC，大小可以配置为存储 CAN FD 消息的多达 64 字节的数据字段。Classical CAN 只支持 8 字节消息。

表格 22-4 Tx Buffer 元素位分布

	31	24	23	16	15	8	7	0
T0	ESI	XTD	RTR	ID[28:0]				
T1	MM[7:0]		EFC	res	FDF	BRS	DLC[3:0]	res
T2	DB3[7:0]		DB2[7:0]		DB1[7:0]		DB0[7:0]	
T3	DB7[7:0]		DB6[7:0]		DB5[7:0]		DB4[7:0]	
...	...		...		...		...	
Tn	DBm[7:0]		DBm-1[7:0]		DBm-2[7:0]		DBm-3[7:0]	

表格 22-5 TxBuffer 元素位描述

	比特	名称	描述
T0	31	ESI	FD 帧中错误状态指示 0：CAN - FD 格式的 ESI 位仅取决于错误被动标志 1：ESI 位在 CAN - FD 格式下隐式传输

Freqchip Confidential

	比特	名称	描述
			发送缓冲区的 ESI 位与错误被动标志相匹配，以决定发送 FD 帧中 ESI 位的值。根据 CAN FD 协议规范的要求，错误主动节点可以选择性地传输 ESI 位隐性，但错误被动节点将始终传输 ESI 位隐性
	30	XTD	扩展 ID 标志 0：11bit 标准 ID 1：29bit 扩展 ID
	29	RTR	远程帧标志 0：数据帧 1：远程帧 注：CAN FD 格式中没有 RTR 位
	28:0	ID	标准 ID 储存在[28:18]中
T1	31:24	MM	消息标记 由部分 CPU 在配置 Tx Buffer 时写入。复制到 Tx Event FIFO 元素，用于识别 Tx 消息状态
	23	EFC	Event FIFO 控制 0：不储存到 Tx event 1：储存到 Tx event
	21	FDF	帧类型 0：标准帧 1：CAN FD 帧
	20	BRS	Bit Rate Switch 0：Bit Rate Switch = 0 1：Bit Rate Switch = 1
	19:16	DLC	数据长度 0~8：CAN+CAN FD 发送 0~8Byte 长度数据 9~15：CAN 发送 8Byte 长度数据 9~15：CAN FD 发送 12/16/20/24/32/48/64 Byte 长度数据
T2	31:24	Data Byte 3	Data Byte 3
	23:16	Data Byte 2	Data Byte 2
	15:8	Data Byte 1	Data Byte 1
	7:0	Data Byte 0	Data Byte 0
T3	31:24	Data Byte 7	Data Byte 7
	23:16	Data Byte 6	Data Byte 6
	15:8	Data Byte 5	Data Byte 5
	7:0	Data Byte 4	Data Byte 4
…	…	…	…
Tn	31:24	Data Byte m	Data Byte m
	23:16	Data Byte m-1	Data Byte m-1


Freqchip Confidential

	比特	名称	描述
	15:8	Data Byte m-2	Data Byte m-2
	7:0	Data Byte m-3	Data Byte m-3

22.3.15.3. Tx Event FIFO 元素

每个元素存储有关传输消息的信息。通过读取 Tx Event FIFO，主机 CPU 按照消息传输的顺序获得该信息。关于 Tx 事件 FIFO 的状态信息可以从寄存器 TXEFS 中获得

表格 22-6 Tx Event FIFO 元素位分布



表格 22-7 Tx Event FIFO 元素位描述

	比特	名称	描述
E0	31	ESI	FD 帧中错误状态指示 0：发送节点错误激活 1：发送节点错误被动
	30	XTD	扩展 ID 标志 0：11bit 标准 ID 1：29bit 扩展 ID
	29	RTR	远程帧标志 0：数据帧 1：远程帧 注：CAN FD 格式中没有 RTR 位
	28:0	ID	标准 ID 储存在[28:18]中
E1	31:24	MM	消息标记 由部分 CPU 在配置 Tx Buffer 时写入。复制到 Tx Event FIFO 元素，用于识别 Tx 消息状态
	23:22	ET	Event 类型 00：预留 01：Tx event 10：DAR Mode 11：预留
	21	FDF	帧类型 0：标准帧 1：CAN FD 帧


Freqchip Confidential

	比特	名称	描述
	20	BRS	Bit Rate Switch 0：Bit Rate Switch = 0 1：Bit Rate Switch = 1
	19:16	DLC	数据长度 0~8：CAN+CAN FD 发送 0~8Byte 长度数据 9~15：CAN 发送 8Byte 长度数据 9~15：CAN FD 发送 12/16/20/24/32/48/64 Byte 长度数据
	15:0	TXTS	Tx 时间戳 在帧传输开始时捕获的时间戳计数器值

22.3.15.4. 标准 ID 过滤器元素

最多可以为 11 位标准 ID 配置 128 个过滤器元素。当访问标准消息 ID 过滤器元素时，它的地址是过滤器起始地址 SIDFC.FLSSA 加上过滤元素的索引(0…127)。

表格 22-8 标准 ID 过滤器位分布



表格 22-9 标准 ID 过滤器位描述

	比特	名称	描述
S0	31:30	SFT	标准过滤类型 00：范围过滤 01：单/双 ID 过滤 10：经典过滤: SFID1 = filter, SFID2 = mask 11：disable
	29:27	SFEC	标准过滤配置 000：disable 001：匹配后存储在 Rx FIFO 0 010：匹配后存储在 Rx FIFO 1 011：匹配后拒绝 100：匹配后设置高优先级 101：匹配后设置高优先级并存储在 Rx FIFO 0 110：匹配后设置高优先级并存储在 Rx FIFO 1 111：匹配后存储在 Rx Buffer。（选择'111'时忽略 SFT 配置） 注：100，101，100 选项会触发 IR.HPM 中断，并更新 HPMS 寄存器
	26:16	SFID1	Standard Filter ID 1


Freqchip Confidential

	比特	名称	描述
	10:0	SFID2	Standard Filter ID 2 根据 SFEC 有不同含义 SFEC = 001 ~ 110 : Standard Filter ID 2 SFEC = 111:过滤后存储在 Rx Buffer SFEC[10:9] = 00 存储在 Rx Buffer SFEC[8:6] = 00 SFEC[5:0] = Rx Buffer 索引

22.3.15.5. 扩展 ID 滤波器元素

最多可以为 29 位扩展 ID 配置 64 个过滤器元素。当访问扩展消息 ID 过滤器元素时，它的地址是过滤器列表扩展起始地址 XIDFC.FLESA 加上过滤器元素的两倍索引(0…63)。

表格 22-10 扩展 ID 过滤器位分布



表格 22-11 扩展 ID 过滤器位描述

	比特	名称	描述
F0	31:29	EFEC	标准过滤配置 000：disable 001：匹配后存储在 Rx FIFO 0 010：匹配后存储在 Rx FIFO 1 011：匹配后拒绝 100：匹配后设置高优先级 101：匹配后设置高优先级并存储在 Rx FIFO 0 110：匹配后设置高优先级并存储在 Rx FIFO 1 111：匹配后存储在 Rx Buffer（选择'111'时忽略 EFTSS 配置） 注：100，101，100 选项会触发 IR.HPM 中断，并更新 HPMS 寄存器
	28:0	EFID1	Extended Filter ID 1
F1	31:30	EFT	扩展过滤类型 00：范围过滤

Freqchip Confidential

	比特	名称	描述
			01：单/双 ID 过滤 10：经典过滤: SFID1 = filter, SFID2 = mask 11：范围过滤，XIDAM 掩码使用
	28:0	EFID2	Extended Filter ID 2 根据 EFEC 有不同含义 EFEC = 001 ~ 110 : Standard Filter ID 2 EFEC = 111:过滤后存储在 Rx Buffer EFEC[10:9] = 00 存储在 Rx Buffer EFEC[8:6] = 00 EFEC[5:0] = Rx Buffer 索引

22.3.16. Tx Handling

Tx Handler 处理专用 Tx Buffers、Tx FIFO 和 Tx Queue 的传输请求。它控制传输消息到 CAN 核心、Put 和 Get 索引以及 Tx Event FIFO 的传输。最多可为消息传输设置 32 个 Tx 缓冲区。CAN 传输模式(经典 CAN)可以为每个 Tx Buffer 元素单独配置。

表格 22-12 传输格式配置

CCCR		Tx Buffer Elemrnt		Frame Transmission
BRSE	FDOE	FDF	BRS	
ignored	0	ignored	Ignored	Classic CAN
0	1	0	Ignored	Classic CAN
0	1	1	Ignored	FD without bit rate switching
1	1	0	ignored	Classic CAN
1	1	1	0	FD without bit rate switching
1	1	1	1	FD with bit rate switching

注：AUTOSAR 需要至少三个 Tx 队列缓冲区和传输取消的支持

当 Tx Buffer request pending 寄存器 TXBRP 更新或传输已经开始时，Tx Handler 启动 Tx 扫描以检查最高优先级的 Tx 挂起请求(具有最低消息 ID 的 Tx Buffer)。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

22.3.16.1. 传输暂停

传输暂停特性用于 CAN 系统，其中 CAN 消息 ID(永久地)指定为特定的值，并且不能轻易更改。这些消息标识符可能比其他定义的消息具有更高的 CAN 仲裁优先级，这可能会导致一个 ECU 发送 CAN 消息的突发，导致另一个 ECU 的 CAN 消息延迟，因为其他消息具有较低的 CAN 仲裁优先级。

例如，如果 CAN ECU-1 启用了发送暂停功能，并且其应用软件请求发送 4 条消息，则在第一次成功发送消息后，它将等待两个 CAN 位总线空闲时间，然后才允许开始下一个请求的消息。如果其他 ecu 有挂起的消息，这些消息在空闲时间启动，它们不需要仲裁 ECU-1 的下一个消息。在收到消息后，一旦收到的消息从 CAN 总线释放，ECU-1 就被允许开始下一次传输。

传输暂停特性由 CCCR.TXP 位控制。如果设置了该位，M_CAN 将在每次成功传输消息时，在开始下一次传输之前暂停两个 CAN 位。这使得网络中的其他 CAN 节点能够传输消息，即使它们的消息具有较低的优先标识符。默认是传输暂停禁用(CCCR.TXP = ' 0 ')。
这个特性减少了来自单个节点的突发传输，并防止了应用程序错误请求过多传输的场景。

22.3.16.2. 专用 Tx Buffer

专用 Tx Buffer 用于在主机 CPU 的完全控制下进行消息传输。每个专用 Tx Buffer 配置一个特定的消息 ID。如果多个 Tx Buffer 配置了相同的 Message ID，则首先发送缓冲区号最小的 Tx Buffer。

如果数据部分已经更新，则通过 TXBAR.ARn 的 Add Request 请求传输。请求的消息在内部与来自可选的 Tx FIFO 或 Tx Queue 的消息仲裁，在外部与 CAN 总线上的消息仲裁，并根据它们的消息 ID 发送出去。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

专用 Tx Buffer 在消息 RAM 中分配元素大小（见下表）。因此，消息 RAM 中专用 Tx 缓冲区的起始地址是通过将传输缓冲区索引(0…31) * 元素大小 + Tx 缓冲区起始 TXBC.TBSA 来计算的

表格 22-13 Tx Buffer/FIFO/Queeu 元素大小

TXESC.TBDS[2:0]	Data Field [bytes]	Element Size [RAM words]
000	8	4
001	12	5
010	16	6
011	20	7
100	24	8
101	32	10
110	48	14
111	64	18

22.3.16.3. Tx FIFO

Tx FIFO 操作通过编程 TXBC.TFQM =‘0’来配置。存储在 Tx FIFO 中的消息从 Get Index（TXFQS.TFGI）指示的消息开始传输。每次传输后，Get I ndex 循环递增，直到 Tx FIFO 为空。Tx FIFO 允许不同的消息传输具有相同的 Message ID。M_CAN 计算 Tx FIFO 空闲数量（TXFQS.TFFL），以 Get index 和 Put index 之间的差值，可以表示空闲的 Tx FIFO 元素数量。

新的发送消息必须写入 Put index（TXFQS.TFQPI）指示的 Tx 缓冲区。添加请求后 Put index 将指示到下一个空闲的 Tx FIFO 元素。当 Put 索引到达 Get 索引时，Tx FIFO 满 (TXFQS.TFQF = ' 1 ')。

在这种情况下，不应该再向 Tx FIFO 写入消息，直到下一条消息被传输并且 Get index 已经增加。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

当单个消息被添加到 Tx FIFO 时，通过向 TXBAR 相应位写入' 1 '来请求传输，TXBAR 位与 Tx FIFO 的 Put 索引引用的 Tx Buffer 相关

当多个消息被添加到 Tx FIFO 时，它们被写入从 Put 索引开始的 n 个连续 Tx 缓冲区。然后通过 TXBAR 请求传输。Put index 循环地增加 n 次。请求的 Tx 缓冲区的数量不应该超过由 Tx FIFO free Level 指示的空闲 Tx 缓冲区的数量。

当对由 Get index 引用的 Tx Buffer 的传输请求被取消时，Get 索引将增加到下一个未传输的 Tx Buffer，并重新计算 Tx FIFO Free Level。当传输取消应用到任何其他 Tx 缓冲区时，Get index 和 FIFO 空闲数量保持不变。

Tx FIFO 元素在消息 RAM 中分配元素大小（见上表）。因此，下一个可用的(空闲的)Tx FIFO 缓冲区的起始地址是通过 Tx FIFO/Queue Put Index （TXFQS.TFQPI(0…31)）*元素大+Tx 缓冲区起始 TXBC.TBSA 来计算的。

22.3.16.4. Tx Queue

Tx FIFO 操作通过编程 TXBC.TFQM =‘1’来配置。存储在 Tx Queue 中的消息从具有最低消息 ID(最高优先级)的消息开始传输。如果多个 Queue Buffer 配置了相同的 Message ID，则首先传输缓冲区号最小的 Queue Buffer。

新的发送消息必须写入 Put index（TXFQS.TFQPI）指示的 Tx 缓冲区。添加请求循环地将 Put 索引增加到下一个空闲的 Tx 缓冲区。如果 Tx 队列已满(TXFQS.TFQF = ' 1 ')，则 Put 索引无效，并且在至少一条被请求的消息被发出或一个挂起的传输请求被取消之前，不应再向 Tx 队列写入消息

应用程序可以使用寄存器 TXBRP 而不是 Put Index，并且可以将消息放置到没有 Pending 的任何 Tx Buffer。

Freqchip Confidential

Tx FIFO 元素在消息 RAM 中分配元素大小（见上表）。因此，下一个可用的(空闲的)Tx Queue 缓冲区的起始地址是通过 Tx FIFO/Queue Put Index （TXFQS.TFQPI(0…31)）*元素大+Tx 缓冲区起始 TXBC.TBSA 来计算的。

22.3.16.5. 专用 Tx Buffer/Tx FIFO 混合

在这种情况下，消息 RAM 中的 Tx 缓冲区部分被细分为一组专用 Tx Buffer 和一个 Tx FIFO。TXBC.NDTB 配置了专用 Tx Buffers 的个数。TXBC.TFQS 配置了 Tx FIFO 的数量。如果是 TXBC.TFQS 被编程为零，只使用专用 Tx Buffer。

Tx 优先级判断：

1、扫描专用 Tx 缓冲区和最老的等待 Tx FIFO 缓冲区(TXFS.TFGI)

2、具有最低消息 ID 的缓冲区获得最高优先级，并进行发送。




图 22-6 专用 Tx Buffer/Tx FIFO 混合示意图

22.3.16.6. 专用 Tx Buffer/Tx Queue 混合

在这种情况下，消息 RAM 中的 Tx 缓冲区部分被细分为一组专用 Tx 缓冲区和一个 TxQueue。TXBC.NDTB 配置了 Dedicated Tx Buffers 的个数。TXBC.TFQS 配置 TxQueue 的数量。如果是 TXBC.TFQS 被编程为零，只使用专用 Tx 缓冲区。

Tx 优先级判断：

Freqchip Confidential

1、扫描所有激活传输请求的 TxBuffer 与 TxFIFO

2、具有最低消息 ID 的 Tx 缓冲区获得最高优先级，并进行发送。




图 22-7 专用 Tx Buffer/Tx Queue 混合示意图

22.3.16.7. 传输取消

M_CAN 支持传输取消。此功能特别适用于网关应用程序和基于 AUTOSAR 的应用程序。要从专用 TxBuffer 或 TxQueue 取消请求的传输，主机必须将' 1 '写入寄存器 TXBCR 的相应位。传输取消不是为 Tx FIFO 操作准备的。

通过将寄存器 TXBCF 的相应位设置为“1”来表示取消成功。

如果请求取消传输时，TxBuffer 的传输已经在进行中，相应的 TXBRP 位保持设置。如果传输成功，则设置相应的 TXBTO 和 TXBCF 位。如果传输不成功，则不重复传输，只设置相应的 TXBCF 位。

22.3.16.8. Tx Event handling

为了支持 Tx 事件处理，M_CAN 实现了一个 Tx Event FIFO。M_CAN 在 CAN 总线上传输消息后，消息 ID 和时间戳存储在 Tx Event FIFO 元素中。为了将一个 Tx Event 链接到一个 Tx Event FIFO 元素，来自传输的 Tx Buffer 的消息标记被复制到 Tx 事件 FIFO 元素中。Tx Event FIFO 最多可以配置为 32 个元素。

Freqchip Confidential

Tx Event FIFO 的目的是将发送状态信息的处理与发送消息的处理解耦，即 Tx Buffer 只保存要传输的消息，而发送状态单独存储在 Tx Event FIFO 中。这样做有一个好处，特别是在操作动态管理的传输队列时，Tx Buffer 可以在成功传输后立即用于新消息。在覆盖 Tx Buffer 之前，不需要从 Tx Buffer 保存传输状态信息。

当一个 Tx Event FIFO 满信号由 IR.TEFF 发出。除非至少有一个元素被读出，并且 Tx Event FIFO Get Index 被增加，否则不会再向 Tx Event FIFO 写入任何元素。如果 Tx Event 发生，而 Tx Event FIFO 已满，则该事件将被丢弃并设置中断标志 IR.TEFL。

为了避免 Tx Event FIFO 溢出，可以使用 Tx Event FIFO 阈值。当 Tx Event FIFO 填充级别达到 TXEFC 配置的 Tx Event FIFO 阈值时。中断标志 IR.TEFW 设置当从 Tx Event FIFO 读取时，须通过 Tx Event FIFO Get Index 计算偏移地址。Tx Evnet FIFO 起始地址见 TXEFC.EFSA。

22.3.17. Rx Handling

22.3.17.1. 过滤器

M_CAN 提供了两组可配置的接收过滤器，一组用于标准标识符，另一组用于扩展标识符。这些过滤器可以分配给 RxBuffer 或 Rx FIFO 0，RxFIFO 1。对于接收过滤，从元素#0 开始执行每个过滤器列表，直到第一个匹配的元素。接受过滤在第一个匹配元素处停止。

主要特性：

- 每个过滤元素可配置为
  - 范围过滤。
  - 一个指定 ID 或两个指定 ID
  - 经典位掩码过滤器
- 每个过滤器元素都可配置为接受或拒绝过滤
- 每个过滤器元素都可以单独启用/禁用
- 筛选器按顺序进行检查，执行在第一个匹配筛选器元素时停止

Freqchip Confidential

根据过滤器元素(SFEC/EFEC)的配置，匹配会触发以下操作之一：

- 接收帧储存在 FIFO 0 或 FIFO 1
- 接收帧储存在 Rx Buffer
- 拒绝接受
- 设置中断标志 IR.HPM
- 设置中断标志 IR.HPM 并存储在 FIFO 0 或 FIFO 1

接收到完整的标识符后启动接受过滤。在接受过滤完成后，如果找到匹配的 Rx Buffer 或 Rx FIFO，消息处理程序开始以 32 位的部分将接收到的消息数据写入匹配的 Rx Buffer 或 Rx FIFO。如果 CAN 协议控制器检测到错误条件(例如 CRC 错误)，则该消息将被丢弃，并对受影响的 Rx 缓冲区或 Rx FIFO 产生以下影响

Rx Buffer

没有设置匹配 Rx Buffer 的新数据标志，但 Rx 缓冲区(部分)被接收到的数据覆盖。有关错误类型，请参阅 PSR.LEC 分别为 PSR.DLEC

Rx FIFO

匹配 Rx FIFO 的 Put 索引没有更新，但相关的 Rx FIFO 元素(部分)被接收到的数据覆盖。有关错误类型，请参阅 PSR.LEC 或 PSR.DLEC。如果匹配的 Rx FIFO 以覆盖模式操作，则必边界条件。

22.3.17.2. 范围过滤

过滤器匹配所有接收到的帧，其消息 ID 在 SF1ID/SF2ID 定义的范围内。EF1ID / EF2ID。

当范围过滤与扩展帧一起使用时，有两种可能性:

EFT = " 00 ": 在应用范围过滤器之前，对接收到的帧的消息 ID 进行扩展 ID 和掩码(XIDAM)处理

Freqchip Confidential

EFT = " 11 ": 扩展 ID 和掩码(XIDAM)不用于范围过滤

22.3.17.3. 指定 ID 过滤

过滤器元素可以配置为过滤一个或两个特定的 ID。滤一个特定的消息 ID，过滤器元素必须配置为 SF1ID = SF2ID 。EF1ID = EF2ID。

22.3.17.4. 经典位掩码过滤


经典的位掩码过滤旨在通过屏蔽接收到的消息 ID 的单个位来过滤消息 ID 组。采用经典位掩码滤波，采用 SF1ID/EF1ID 作为消息 ID 滤波器，采用 SF2ID/EF2ID 作为滤波掩码。过滤器掩码处的 0 bit 将掩掉配置的 ID 过滤器的相应位位置，例如，在该位位置接收到的消息 ID 的值与接受过滤无关。只有接收到的消息 ID 中对应的掩码位为 1 的那些位才与接受过滤相关。

如果所有掩码位都为 1，则只有当接收到的消息 ID 和消息 ID 过滤器相同时才会发生匹配。如果所有掩码位都为零，则所有消息 ID 都匹配。

22.3.17.5. 标准消息 ID 过滤

下图显示了标准消息 ID(11 位标识符)过滤的流程。

Freqchip Confidential




Freqchip Confidential

图 22-8 标准 ID 过滤流程

22.3.17.6. 扩展消息 ID 过滤

下图显示了标准消息 ID(29 位标识符)过滤的流程。



Freqchip Confidential

图 22-9 扩展 ID 过滤流程

22.3.17.7. Rx FIFO

Rx FIFO 0 和 Rx FIFO 1 可以配置为每个最多容纳 64 个元素。两个 Rx fifo 的配置是通过寄存器 RXF0C 和 RXF1C 完成的。通过过滤的消息被存储到匹配的 Rx FIFO 中。

为了避免 Rx FIFO 溢出，可以使用 Rx FIFO 阈值。当 Rx FIFO 填充级别达到 RRXFnC.FnWM 配置的阈值后，中断标志 IR.RFnW 置位。当 Rx FIFO Put 索引达到 Rx

FIFO Get 索引时，Rx FIFO Full 状态由 RXFnS.FnF 发出信号。另外，中断标志 IR.RFnF 置位。




图 22-10 Rx FIFO 状态

表格 22-14 RxBuffer/Rx FIFO 元素大小

RXESC.RBDS[2:0] RXESC.FnDS[2:0]	Data Field [bytes]	Element Size [RAM words]
000	8	4
001	12	5
010	16	6
011	20	7
100	24	8
101	32	10
110	48	14
111	64	18

22.3.17.8. Rx FIFO Blocking Mode

当 RXFnC.FnOM = '0'时，Rx FIFO 配置为阻塞模式，这是 Rx FIFO 的默认模式。

Freqchip Confidential

当达到 Rx FIFO 满条件时(RXFnS.FnPI = RXFnS.FnGI)，除非至少有一条消息被读出并且 Rx FIFO Get 索引被增加，否则不会再向相应的 Rx FIFO 写入消息。Rx FIFO 满状态由 RXFnS.FnF = '1'置位。另外，中断标志 IR.RFnF 置位

如果在相应的 Rx FIFO 已满时收到消息，则该消息将被丢弃，并发出消息丢失的信号 RXFnS.RFnL = '1'。另外，中断标志 IR.RFnL 置位。

22.3.17.9. Rx FIFO Overwrite Mode

当 RXFnC.FnOM = '0'时，Rx FIFO 配置为覆盖模式。

当一个 Rx FIFO 满状态(RXFnS.FnPI = RXFnS.FnGI)。RXFnS.FnF = '1'置位时，FIFO 接受的下一个消息将覆盖最老的 FIFO 消息。Put 和 get index 都加 1。

当一个 Rx FIFO 在覆盖模式下操作，并且一个 Rx FIFO 满条件被发出信号时，Rx FIFO 元素的读取应该至少从 get 索引+ 1 开始。这样做的原因是，当 CPU 从 message RAM 读取消息(获取索引)时，可能会将接收到的新消息写入 message RAM(放置索引)。在这种情况下，可能会从各自的 Rx FIFO 元素中读取不一致的数据。当从 Rx FIFO 读取数据时，在 get 索引上添加一个偏移量可以避免这个问题。偏移量取决于 CPU 访问 Rx FIFO 的速度。下显示了读取 Rx FIFO 时相对于 get 索引的偏移量 2。在这种情况下，存储在元素 1 和 2 中的两条消息将丢失。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司




图 22-11 Rx FIFO 覆盖处理

从 Rx FIFO 读取后，最后读取的元素的编号必须写入 Rx FIFO 确认索引 RXFnA.FnA。这将使 get 索引增加到该元素号。如果 put 索引没有增加到这个 Rx FIFO 元素，Rx FIFO 的满条件被清除(RXFnS.FnF = ' 0 ')。

22.3.17.10. 专用 Rx Buffer

M_CAN 最多支持 64 个专用 Rx Buffer。专用 RxBuffer 段的起始地址通过 RXBC.RBSA 配置。

对于每个 Rx 缓冲区，必须配置一个 SFEC / EFEC = " 111 "和 SFID2 / EFID2[10:9] = " 00 " 的指定单一标准/扩展消息 ID 过滤器元素。

在接收到的消息被过滤器元素接受后，该消息被存储到由过滤器元素引用的消息 RAM 中的 Rx Buffer 中。格式与 Rx FIFO 元素相同。另外中断标志 IR.DRX(消息存储在专用 Rx Buffer)置位。

Freqchip Confidential

表格 22-15 RxBuffer 对应滤波配置

Filter Element	SFID1[10:0] EFID1[28:0]	SFID2[10:9] EFID2[10:9]	SFID2[5:0] EFID2[5:0]
0	ID message 1	00	000000
1	ID message 2	00	000001
2	ID message 3	00	000010

在匹配接收到的消息的最后一个字被写入消息 RAM 之后，在寄存器 NDAT1,2 中设置相应的新数据标志。只要设置了 New Data 标志，相应的 Rx Buffer 就会锁定来自接收到的匹配帧的更新。新数据标志必须由主机通过向各自的位位置写入' 1 '来重置

使用 Rx Buffer 的处理流程

1、清除 IR.DRX 中断

2、读取 NEW DATA 寄存器

3、从消息中读取消息

4、清除 New DATA 状态

22.4. CAN 寄存器

CAN0 基地址：0x1018_0000

CAN1 基地址：0x1019_0000

CAN1 基地址：0x101A_0000

CAN1 基地址：0x101B_0000

22.4.1. CAN 寄存器映像

表格 22-16 CAN 寄存器映像

偏移	寄存器	寄存器描述
0x00	CREL	控制器版本
0x04	ENDN	字节序测试
0x08	CUST	用户自定义

Freqchip Confidential

偏移	寄存器	寄存器描述
0x0C	DBTP	Data Bit Timing & prescaler
0x10	TEST	测试功能配置
0x14	RWD	内存看门狗配置
0x18	CCCR	CAN 控制寄存器
0x1C	NBTP	Nominal Bit Timing & prescaler
0x20	TSCC	时间戳计数器配置
0x24	TSCV	时间戳计数值
0x28	TOCC	超时计数配置
0x2C	TOCV	超时计数值
0x40	ECR	错误计数
0x44	PSR	协议状态寄存器
0x48	TDCR	发送延迟补偿配置
0x50	IR	中断状态
0x54	IE	中断使能
0x58	ILS	中断线选择
0x5C	ILE	中断线使能
0x80	GFC	全局滤波配置
0x84	SIDFC	标准 ID 滤波配置
0x88	XIDFC	扩展 ID 滤波配置
0x90	XIDAM	扩展 ID 掩码
0x94	HPMS	高优先级消息状态
0x98	NDAT1	Rx Buffer0~31 数据状态
0x9C	NDAT2	Rx Buffer32~64 数据状态
0xA0	RXF0C	RxFIFO0 配置
0xA4	RXF0S	RxFIFO0 状态
0xA8	RXF0A	RxFIFO0 应答
0xAC	RXBC	Rx Buffer 配置
0xB0	RXF1C	RxFIFO1 配置
0xB4	RXF1S	RxFIFO1 状态
0xB8	RXF1A	RxFIFO1 应答
0xBC	RXESC	RxBuffer/FIFO 大小配置
0xC0	TXBC	Tx Buffer 配置
0xC4	TXFQS	Tx FIFO/Queue 装填

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

偏移	寄存器	寄存器描述
0xC8	TXESC	Tx Buffer 大小配置
0xCC	TXBRP	TxBuffer 挂起状态
0xD0	TXBAR	TxBuffer 添加请求
0xD4	TXBCR	TxBuffer 取消请求
0xD8	TXBTO	TxBuffer 发送完成状态
0xDC	TXBCF	TxBuffer 取消完成状态
0xE0	TXBTIE	发送完成中断使能
0xE4	TXBC	取消完成中断使能
0xF0	TXEFC	Tx Event FIFO 配置
0xF4	TXEFS	Tx Event FIFO 状态
0xF8	TXEFA	Tx Event FIFO 应答

22.4.2. Core Release Register - CREL（Offset 0x00）

比特	名称	属性	复位值	描述
31:0	Release Revision	R/W	32'h3210CD2A	控制器版本

22.4.3. Endian Register - ENDN（Offset 0x04）

比特	名称	属性	复位值	描述
31:0	Endian	R/W	32'h87654321	字节序测试，固定值 0x87654321

22.4.4. Customer Register - CUST（Offset 0x08）

比特	名称	属性	复位值	描述
31:0	Customer	R/W	32'h0	用户自定义配置寄存器，可用作存储用户特定配置信息。

Freqchip Confidential

22.4.5. Data Bit Timing & Prescaler Register - DBTP（Offset 0x0C）

比特	名称	属性	复位值	描述
31:0	Reserved	R/W	8'h0	Reserved
23	TDC	R/W	1'b0	发送器延迟补偿
22:21	Reserved	R/W	2'h0	Reserved
20:16	DBRP	R/W	5'h0	Bit Rate 分频。分频值 = DBRP + 1
15:13	Reserved	R/W	3'h0	Reserved
12:8	DTSEG1	R/W	5'hA	Data time segment before sample point
7:4	DTSEG2	R/W	4'h3	Data time segment after sample point
3:0	DSJW	R/W	4'h3	Data Synchronization Jump Width

注：此寄存器在 CCCR.CCR 和 CCCR.INIT 置‘1’时，配置有效。

注：通过 DBTP 配置的 CAN FD 数据阶段的比特率必须大于或等于通过 NBTP 配置的仲裁阶段的比特率。

注：例如 CAN Clock = 8MHz，DBTP 复位值为 0x00000A33，则 CAN 通讯速率为 500kBit/s

22.4.6. Test Register - TEST（Offset 0x10）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	24'h0	Reserved
7	RX	R	1'b0	CAN Rx 实际监控状态 0：总线显性（CAN Rx = '0'） 1：总线阴性（CAN Rx = '1'）
6:5	TX	R/W	2'h0	发送控制 00：发送由 CAN 控制器控制 01：采样点可在引脚处监控 10：控制器执行 TX 显性('0') 11：控制器执行 TX 阴性('1')
4	LBCK	R/W	5'h0	Loop Back Mode 0：disable 1：enable
3:0	Reserved	R/W	4'h0	Reserved

注：只有在 CCCR.TEST 值‘1’时 test 功能有效

Freqchip Confidential

22.4.7. RAM Watchdog - RWD（Offset 0x14）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15:8	Watchdog Value	R	8'h0	RAM Watchdog 实际计数值
7:0	Watchdog configuration	R/W	8'h0	RAM Watchdog 计数初值，值‘0’则禁用 RAM Watchdog 功能

注：RAM Watchdog 监视消息 RAM 的 READY 输出。如果在计数器计数到零之前没有来自消息 RAM 的响应，计数器停止并中断标志 IR。设置 WDI。

RAM Watchdog 计数时钟使用系统时钟 SYSCLK。

22.4.8. CC Control Register - CCCR（Offset 0x18）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15	NISO	R/W	1'b0	非 ISO 操作 0：CAN FD 符合 ISO11898-1 1：CAN FD 符合 Bosch CAN FD Specification V1.0 如果设置了这个位，M_CAN 使用 Bosch CAN FD 规范 V1.0 中指定的 CAN FD 帧格式。
14	TXP	R/W	1'b0	传输暂停。 0：disable 1：enable 如果设置了这个位，控制器在成功传输一个帧后开始下一次传输之前会暂停两个 CAN 位。
13	EFBI	R/W	1'b0	边缘滤波 0：边缘滤波关闭 1：边缘滤波开启
12	PXHD	R/W	1'b0	协议异常处理关闭 0：协议异常处理开启 1：协议异常处理禁用 当协议异常处理被禁用时，CAN 控制器将在检测到协议异常条件时发送一个错误帧
11:10	Reserved	R/W	2'b0	Reserved
9	BRSE	R/W	1'b0	比特流切换 0：比特流切换关闭 1：比特流切换使能
8	FDOE	R/W	1'b0	FD 模式

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：FD disable 1：FD enable
7	TSET	R/W	1'b0	测试模式 0：正常模式 1：测试模式
6	DAR	R/W	1'b0	禁用自动重传 0：启用了未成功传输的消息的自动重传 1：自动重传禁用
5	MON	R/W	1'b0	总线监控模式。 0：Disable 1：Enable
4	CSR	R/W	1'b0	时钟停止请求 0：正常模式 1：请求时钟停止 当请求时钟停止时，在所有挂起的传输请求完成并且 CAN 总线达到空闲后，时钟停止，首先设置 INIT，然后设置 CSA。
3	CSA	R	1'b0	时钟停止 0：未停止。 1：CAN 控制器在 power down 模式下，时钟停止。
2	ASM	R/W	1'b0	受限模式。 0：正常模式 1：受限模式操作
1	CCE	R/W	1'b0	配置使能。 0：关闭配置使能 1：开启配置使能 注：INIT = 1 时有效
0	INIT	R/W	1'b1	初始化操作。 0：正常模式 1：初始化操作

Freqchip Confidential

22.4.9. Nominal Bit Timing & Prescaler Register- NBTP（Offset 0x1C）

比特	名称	属性	复位值	描述
31:25	NSJW	R/W	8'h3	Nominal (Re)Synchronization Jump Width
24:16	DBRP	R/W	8'h0	Nominal Bit Rate 分频。分频值 = DBRP + 1
15:8	DTSEG1	R/W	8'hA	Nominal Time segment before sample point
7	Reserved	R/W	1'b0	Reserved
6:0	DTSEG2	R/W	7'h3	Nominal Time segment after sample point

22.4.10. Timestamp Counter Configuration - TSCC（Offset 0x20）

比特	名称	属性	复位值	描述
31:20	Reserved	R/W	12'h0	Reserved
19:16	TCP	R/W	4'h0	配置时间戳和超时计数器分频(单位为 CAN Bit time 的倍数[1…16])。分频值= TCP +1
15:2	Reserved	R/W	14'h0	Reserved
1:0	TSS	R/W	2'b0	时间戳选择 00：总为 0 01：计数值自增根据 TCP 分频 10：使用外部时间戳 11：无效

22.4.11. Timestamp Counter Value - TSCV（Offset 0x24）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15:0	TSC	R/W	16'h0	内部/外部时间戳计数器值在帧开始时捕获(包括 Rx 和 Tx)。当 TSCC.TSS = " 01 "，根据 TSCC.TCP 的配置，时间戳计数器以 CAN 位的倍数递增[1…16]。一次循环设置中断标志 IR.TSW。写访问将计数器重置为零。当 TSCC.TSS = " 10 "， TSC 反映外部时间戳计数器的值。写访问没有影响

22.4.12. Timeout Counter Configuration - TOCC（Offset 0x28）

比特	名称	属性	复位值	描述
31:16	TOP	R/W	16'hFFFF	超时时间 超时计数器(down-counter)的起始值。
15:3	Reserved	R/W	13'h0	Reserved
2:1	TOS	R/W	2'b0	Timeout select 当在连续模式下工作时，写入 TOCV 将计数器预设为 TOCC 配置的值。TOP 并继续向下计数。

Freqchip Confidential

比特	名称	属性	复位值	描述
				当超时计数器由其中一个 FIFO 控制时，空 FIFO 将计数器预设为 TOCC.TOP 配置的值。当第一个 FIFO 元素被存储时，开始向下计数。 00：连续模式 01：选择 Tx Event FIFO 10：选择 Rx FIFO0 11：选择 Rx FIFO1
0	ETOC	R/W	1'b0	Enable timeout Counter 0：disable 1：enable

22.4.13. Timeout Counter Value - TOCV（Offset 0x2C）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15:0	TOC	R/W	16'hFFFF	超时计数值。 超时计数器根据 TSCC.TCP 的分频配置递减。当递减到零时，中断标志 IR.TOO 置位，并停止超时计数器。启动和重置/重启条件通过 TOCC.TOS 配置。

22.4.14. Error Counter Register - ECR（Offset 0x40）

比特	名称	属性	复位值	描述
31:24	Reserved	R/W	8'h0	Reserved
23:16	CEL	R	8'h0	每次 CAN 协议错误导致发送错误计数器或接收错误计数器增加时，该计数器就会增加。它是通过对 CEL 的读访问重置的。计数器停在 0xFF;TEC 或 REC 的下一个增量设置中断标志 IR.ELO。
15	RP	R	1'b0	0：接收错误计数器低于错误被动级别 128 1：接收错误计数器已达到错误被动级别 128
14:8	REC	R	7;h0	接收错误计数
7:0	TEC	R	8'h0	发送错误计数

Freqchip Confidential

注：当 CCCR.ASM 设置后，CAN 协议控制器在检测到 CAN 协议错误时不增加 TEC 和 REC，但 CEL 仍然递增。

22.4.15. Protocol Status Register - PSR（Offset 0x44）

比特	名称	属性	复位值	描述
31:23	Reserved	R/W	9'h0	Reserved
22:16	TDCV	R	7'h0	发送延迟补偿。 由从 can_tx 到 can_rx 的测量延迟
15	Reserved	R	1'b0	Reserved
14	PXE	R	1'b0	协议异常事件 0：自上次读访问以来未发生协议异常事件 1：协议异常事件发生
13	RFDF	R	1'b0	接收到 CAN FD 消息 0：没有收到 CAN FD 消息 1：收到 CAN FD 格式消息
12	RBRS	R	1'b0	最后收到的 CAN FD 的 BRS 标志。 该位与 RFDF 一同置位。 0：最后接收到 CAN FD 消息不带 BRS 标志 1：最后接收到 CAN FD 消息带 BRS 标志
11	RESI	R	1'b0	最后收到的 CAN FD 的 ESI 标志。 该位与 RFDF 一同置位。 0：最后接收到 CAN FD 消息不带 ESI 标志 1：最后接收到 CAN FD 消息带 ESI 标志
10:8	DLEC	R	3'h0	在设置了 BRS 标志的 CAN FD 格式帧的数据阶段发生的最后一次错误类型。编码与 LEC 相同。当一个设置了 BRS 标志的 CAN FD 格式帧被传输(接收或发送)没有错误时，该字段将被清除为零
7	BO	R	1'b0	0：非 BUS OFF 状态 1：BUS OFF 状态
6	EW	R	8'h0	0：两个错误计数器都低于 Error_Warning 限制 96 1：至少有一个错误计数器达到了 Error_Warning 限制 96
5	EP	R	1'b0	0：处于 Error Active 状态 1：处于 Error Passive 状态
4:3	ACT	R	7;h0	CAN 通讯状态。 00：Synchronizing。 01：Idle。 10：Receiver。 11：Transmitter。

Freqchip Confidential

比特	名称	属性	复位值	描述
2:0	LEC	R	3'h0	Last Error code。 LEC 指示在 CAN 总线上发生的最后一个错误的类型。当消息已经传输(接收或发送)没有错误时，该字段将被清除为' 0 '

LEC 错误码：

0：No Error。由于 LEC 已被成功接收或传输重置，因此没有发生错误。

1：Stuff Error。在接收到的消息的一部分中，序列中出现了超过 5 个相等的位，而这是不允许的

2：Form Error。接收帧的固定格式部分格式错误

3：Ack Error。发送的消息未被另一个节点确认

4：Bit1 Error。在消息的传输过程中(仲裁字段除外)，设备希望发送一个隐性级别(逻辑值' 1 '的位)，但被监控的总线值为显性位。

5：Bit0 Error。在消息(或确认位，或活动错误标志，或过载标志)的传输过程中，设备想要发送一个显性电平(数据或标识位逻辑值' 0 ')，但被监视的总线值是隐性的。在 Bus_Off 恢复期间，每次监视 11 个隐性位的序列时设置此状态。这使 CPU 能够监视 Bus_Off 恢复序列的进程(表明总线没有卡在显性状态或连续受到干扰)。

6：CRC Error。日志含义收到报文的 CRC 校验和错误。传入消息的 CRC 与从接收数据计算的 CRC 不匹配。

7：NoChange。对协议状态寄存器的任何读访问都将 LEC 重新初始化为' 7 '。当 LEC 显示值' 7 '时，自上次 CPU 读访问协议状态寄存器以来，没有检测到 CAN 总线事件

注：当一个 CAN FD 格式的帧已经到达设置了 BRS 标志的数据阶段时，下一个 CAN 事件(错误或有效帧)将以 DLEC 而不是 LEC 显示。在 CAN FD CRC 序列的固定位中的 Stuff 错误将显示为 Form 错误，而不是 Stuff 错误。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

注：Bus_Off 恢复序列(参见 CAN 规范 Rev. 2.0 或 ISO11898-1)不能通过设置或重置 CCCR.INIT 来缩短。如果设备进入 Bus_Off，它将设置 CCCR.INIT 自动停止所有总线活动。一旦 CCCR.INIT 已被 CPU 清除，设备将等待 129 次 Bus Idle(129 * 11 个连续的隐性位)才恢复正常操作。在 Bus_Off 恢复序列结束时，错误管理计数器将被重置。CCCR 复位后的等待时间内。在初始化过程中，每次监测到 11 个隐性位的序列时，就会向 PSR.LEC 写入一个 Bit0Error 代码。使 CPU 能够随时检查 CAN 总线是否卡在显性或连续干扰，并监视 Bus_Off 恢复序列。ECR.REC 用于计算这些序列。

22.4.16. Transmitter Delay Compensation Register - TDCR（Offset 0x48）

比特	名称	属性	复位值	描述
31:15	Reserved	R/W	17'h0	Reserved
14:8	TDCO	R/W	7'h0	Transmitter Delay Compensation Offset
7	Reserved	R/W	1'b0	Reserved
6:0	TDCF	R/W	7'b0	Transmitter Delay Compensation Filter Window Length

22.4.17. Interrupt Register - IR（Offset 0x50）

比特	名称	属性	复位值	描述
31:30	Reserved	R/W	2'h0	Reserved
29	ARA	R/W	1'b0	访问预留地址 0：没有访问预留地址 1：访问预留地址
28	PED	R/W	1'b0	在 DATA 段协议错误 0：未存在错误 1：存在错误
27	PEA	R/W	1'b0	在仲裁段协议错误 0：未存在错误 1：存在错误
26	WDI	R/W	1'b0	内存看门狗中断

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：未触发 1：内存看门狗事件触发
25	BO	R/W	1'b0	Bus_Off 状态 0：Bus_Off 状态未改变 1：Bus_Off 状态发生改变
24	EW	R/W	1'b0	Warning 状态 0：Error_Warning 状态未改变 1：Error_Warning 状态发生改变
23	EP	R/W	1'b0	Error Passive 0：Error Passive 状态未改变 1：Error Passive 状态发生改变
22	ELO	R/W	1'b0	Error Logging Overflow 0：错误日志未溢出 1：错误日志溢出
21	BEU	R/W	1'b0	Bit Error Uncorrected 0：未错误 1：RAM bit Error 未纠正
20	BEC	R/W	1'b0	Bit Error corrected 0：未错误 1：RAM bit Error 已纠正
19	DRX	R/W	1'b0	消息储存在 RxBuffer 0：RxBuffer 未更新 1：有新的消息被储存在 RxBuffer 中
18	TOO	R/W	1'b0	超时发生 0：未发生 1：发生超时
17	MRAF	R/W	1'b0	访问 RAM 失败 0：未失败 1：访问 RAM 失败 Rx 处理中： 1、在收到新消息的仲裁字段之前，尚未完成已接受消息的过滤或存储。在这种情况下，过滤或消息存储被中止，Rx Handler 开始处理新消

Freqchip Confidential

比特	名称	属性	复位值	描述
				息。 2、无法将消息写入 message RAM。在这种情况下，消息存储被中止。 在这两种情况下，FIFO put 索引都没有更新。如果没有设置专用 Rx 缓冲区的 New Data 标志，则在将下一条消息存储到此位置时，部分存储的消息将被覆盖。 Tx 处理中： 当 Tx 处理不能及时从 message RAM 中读取消息时，也会设置该标志。在这种情况下，消息传输被中止。在 Tx Handler 访问失败的情况下，CAN 控制器被切换到受限操作模式。若要退出“限制操作模式”，主机 CPU 必须重置 CCCR.ASM
16	TSW	R/W	1'b0	时钟戳循环 0：未发生循环 1：时间戳计数器发生循环
15	TEFL	R/W	1'b0	Tx Event FIFO Element Lost 0：未丢失 1：丢失
14	TEFF	R/W	1'b0	Tx Event FIFO Full 0：Tx Event FIFO not full 1：Tx Event FIFO full
13	TEFW	R/W	1'b0	Tx Event FIFO Watermark Reached 0：Tx Event FIFO 未达到阈值 1：Tx Event FIFO 达到阈值
12	TEFN	R/W	1'b0	Tx Event FIFO New Entry 0：未发生 1：有新元素存入 Tx Event FIFO
11	TFE	R/W	1'b0	Tx FIFO Empty 0：非空 1：空
10	TCF	R/W	1'b0	Transmission Cancellation Finished

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：未发生 1：传输中止完成
9	TC	R/W	1'b0	Transmission Completed 0：传输未完成 1：传输完成
8	HPM	R/W	1'b0	高优先级消息 0：未收到 1：收到高优先级消息
7	FR1L	R/W	1'b0	Rx FIFO 1 Message Lost 0：未发生 1：发生丢失
6	FR1F	R/W	1'b0	Rx FIFO 1 Full 0：Rx FIFO 1 not Full 1：Rx FIFO 1 Full
5	RF1W	R/W	1'b0	Rx FIFO 1 Watermark Reached 0：Rx FIFO1 未达到阈值 1：Rx FIFO1 达到阈值
4	RF1N	R/W	1'b0	Rx FIFO 1 New Message 0：未发生 1：有新消息存入 Rx FIFO1
3	RF0L	R/W	1'b0	Rx FIFO 0 Message Lost 0：未发生 1：发生丢失
2	RF0F	R/W	1'b0	Rx FIFO 0 Full 0：Rx FIFO 0 not Full 1：Rx FIFO 0 Full
1	RF0W	R/W	1'b0	Rx FIFO 0 Watermark Reached 0：Rx FIFO0 未达到阈值 1：Rx FIFO0 达到阈值
0	RF0N	R/W	1'b0	Rx FIFO 0 New Message 0：未发生 1：有新消息存入 Rx FIFO0

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

22.4.18. Interrupt Enable - IE（Offset 0x54）

比特	名称	属性	复位值	描述
31:30	Reserved	R/W	2'h0	Reserved
29	ARAE	R/W	1'b0	Access to Reserved Address Enable
28	PEDE	R/W	1'b0	Protocol Error in Data Phase Enable
27	PEAE	R/W	1'b0	Protocol Error in Arbitration Phase Enable
26	WDIE	R/W	1'b0	Watchdog Interrupt Enable
25	BOE	R/W	1'b0	Bus_Off Status Interrupt Enable
24	EWE	R/W	1'b0	Warning Status Interrupt Enable
23	EPE	R/W	1'b0	Error Passive Interrupt Enable
22	ELOE	R/W	1'b0	Error Logging Overflow Interrupt Enable
21	BEUE	R/W	1'b0	Bit Error Uncorrected Interrupt Enable
20	BECE	R/W	1'b0	Bit Error Corrected Interrupt Enable
19	DRXE	R/W	1'b0	Message stored to Dedicated Rx Buffer Interrupt Enable
18	TOOE	R/W	1'b0	Timeout Occurred Interrupt Enable
17	MRAFE	R/W	1'b0	Message RAM Access Failure Interrupt Enable
16	TSWE	R/W	1'b0	Timestamp Wraparound Interrupt Enable
15	TEFLE	R/W	1'b0	Tx Event FIFO Event Lost Interrupt Enable
14	TEFFE	R/W	1'b0	Tx Event FIFO Full Interrupt Enable
13	TEFWE	R/W	1'b0	Tx Event FIFO Watermark Reached Interrupt Enable
12	TEFNE	R/W	1'b0	Tx Event FIFO New Entry Interrupt Enable
11	TFEE	R/W	1'b0	Tx FIFO Empty Interrupt Enable
10	TCFE	R/W	1'b0	Transmission Cancellation Finished Interrupt Enable
9	TCE	R/W	1'b0	Transmission Completed Interrupt Enable
8	HPME	R/W	1'b0	High Priority Message Interrupt Enable
7	FR1LE	R/W	1'b0	Rx FIFO 1 Message Lost Interrupt Enable
6	FR1FE	R/W	1'b0	Rx FIFO 1 Full Interrupt Enable
5	RF1WE	R/W	1'b0	Rx FIFO 1 Watermark Reached Interrupt Enable
4	RF1NE	R/W	1'b0	Rx FIFO 1 New Message Interrupt Enable

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
3	RF0LE	R/W	1'b0	Rx FIFO 0 Message Lost Interrupt Enable
2	RF0FE	R/W	1'b0	Rx FIFO 0 Full Interrupt Enable
1	RF0WE	R/W	1'b0	Rx FIFO 0 Watermark Reached Interrupt Enable
0	RF0NE	R/W	1'b0	Rx FIFO 0 New Message Interrupt Enable 中断使能 0：disable 1：enable

22.4.19. Interrupt Line Select - ILS（Offset 0x58）

比特	名称	属性	复位值	描述
31:30	Reserved	R/W	2'h0	Reserved
29	ARAL	R/W	1'b0	Access to Reserved Address Line
28	PEDL	R/W	1'b0	Protocol Error in Data Phase Line
27	PEAL	R/W	1'b0	Protocol Error in Arbitration Phase Line
26	WDIL	R/W	1'b0	Watchdog Interrupt Line
25	BOL	R/W	1'b0	Bus_Off Status Interrupt Line
24	EWL	R/W	1'b0	Warning Status Interrupt Line
23	EPL	R/W	1'b0	Error Passive Interrupt Line
22	ELOL	R/W	1'b0	Error Logging Overflow Interrupt Line
21	BEUL	R/W	1'b0	Bit Error Uncorrected Interrupt Line
20	BECL	R/W	1'b0	Bit Error Corrected Interrupt Line
19	DRXL	R/W	1'b0	Message stored to Dedicated Rx Buffer Interrupt Line
18	TOOL	R/W	1'b0	Timeout Occurred Interrupt Line
17	MRAFL	R/W	1'b0	Message RAM Access Failure Interrupt Line
16	TSWL	R/W	1'b0	Timestamp Wraparound Interrupt Line
15	TEFLL	R/W	1'b0	Tx Event FIFO Event Lost Interrupt Line
14	TEFFL	R/W	1'b0	Tx Event FIFO Full Interrupt Enable
13	TEFWL	R/W	1'b0	Tx Event FIFO Watermark Reached Interrupt Line

Freqchip Confidential

比特	名称	属性	复位值	描述
12	TEFNL	R/W	1'b0	Tx Event FIFO New Entry Interrupt Line
11	TFEL	R/W	1'b0	Tx FIFO Empty Interrupt Line
10	TCFL	R/W	1'b0	Transmission Cancellation Finished Interrupt Line
9	TCL	R/W	1'b0	Transmission Completed Interrupt Line
8	HPML	R/W	1'b0	High Priority Message Interrupt Enable
7	FR1LL	R/W	1'b0	Rx FIFO 1 Message Lost Interrupt Enable
6	FR1FL	R/W	1'b0	Rx FIFO 1 Full Interrupt Line
5	RF1WL	R/W	1'b0	Rx FIFO 1 Watermark Reached Interrupt Line
4	RF1NL	R/W	1'b0	Rx FIFO 1 New Message Interrupt Line
3	RF0LL	R/W	1'b0	Rx FIFO 0 Message Lost Interrupt Line
2	RF0FL	R/W	1'b0	Rx FIFO 0 Full Interrupt Line
1	RF0WL	R/W	1'b0	Rx FIFO 0 Watermark Reached Interrupt Line
0	RF0NL	R/W	1'b0	Rx FIFO 0 New Message Interrupt Line 中断线控制选择 0：中断分配给 m_can_int0 1：中断分配给 m_can_int1

22.4.20. Interrupt Line Enable - ILE（Offset 0x5C）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	30'h0	Reserved
1	EINT1	R/W	1'b0	中断 Line1 使能 0：Interrupt line m_can_int0 disabled 1：Interrupt line m_can_int0 enabled
0	EINT0	R/W	1'b0	中断 Line0 使能 0：Interrupt line m_can_int0 disabled 1：Interrupt line m_can_int0 enabled

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

22.4.21. Global Filter Configuration - GFC（Offset 0x80）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	30'h0	Reserved
5:4	ANFS	R/W	2'b0	接收未匹配的 11bit 标准 ID 消息 0：接收到 RXFIFO0 1：接收到 RXFIFO1 2：拒绝 3：拒绝
3:2	ANFE	R/W	2'b0	接收未匹配的 29bit 扩展 ID 消息 0：接收到 RXFIFO0 1：接收到 RXFIFO1 2：拒绝 3：拒绝
1	RRFS	R/W	1'b0	拒绝 11bit 标准 ID 远程帧 0：过滤 11bit 标准 ID 远程帧 1：拒绝 1bit 标准 ID 远程帧
0	RRFE	R/W	1'b0	拒绝 29bit 扩展 ID 远程帧 0：过滤 29bit 扩展 ID 远程帧 1：拒绝 29bit 扩展 ID 远程帧

22.4.22. Standard ID Filter Configuration - SIDFC（Offset 0x84）

比特	名称	属性	复位值	描述
31:24	Reserved	R/W	8'h0	Reserved
23:16	LSS	R/W	2'b0	标准过滤器个数 0 = 没有标准 ID 过滤器 1~128 = 标准 ID 过滤器配置个数 >128 = 等效于 128
15:2	FLSSA	R/W	14'h0	标准 ID 过滤存起始地址
1:0	Reserved	R/W	2'h0	Reserved

Freqchip Confidential

22.4.23. Extended ID Filter Configuration - XIDFC（Offset 0x88）

比特	名称	属性	复位值	描述
31:24	Reserved	R/W	8'h0	Reserved
23:16	LSE	R/W	2'b0	扩展 ID 过滤器个数 1 = 没有扩展 ID 过滤器 1~128 = 扩展 ID 过滤配置个数 >128 = 等效于 128
15:2	FLESA	R/W	14'h0	扩展 ID 过滤内存起始地址
1:0	Reserved	R/W	2'h0	Reserved

22.4.24. Extended ID AND Mask - XIDAM（Offset 0x90）

比特	名称	属性	复位值	描述
31:29	Reserved	R/W	3'h0	Reserved
28:0	EIDM	R/W	29'h1FFFFFFF	扩展 ID 过滤掩码

22.4.25. High Priority Message Status - HPMS（Offset 0x94）

比特	名称	属性	复位值	描述
31:16	Reserved	R	16'h0	Reserved
15	FLST	R	1'b0	Filter List 匹配过滤的类型 0：标准 ID 过滤 1：扩展 ID 过滤
14:8	FIDX	R	7'h0	Filter Index 匹配消息的过滤器配置索引。 SIDFC.LSS - 1 resp. XIDFC.LSE - 1.
7:6	MSI	R	2'b0	消息存储指示 00：No FIFO select 01：FIFO message lost 10：Message stored in FIFO 0 11：Message stored in FIFO 1

Freqchip Confidential

比特	名称	属性	复位值	描述
5:0	BIDX	R	6'h0	Buffer Index 消息被存入 RXFIFO 的索引

22.4.26. New Data 1 - NDAT1（Offset 0x98）

比特	名称	属性	复位值	描述
31:0	New Data 0 ~ 31	R/W	32'h0	寄存器保存 Rx Buffer 0 ~ 31 的新数据标志。 当从接收到的帧更新相应的 Rx 缓冲区时，设置这些标志。这些标志一直保持设置，直到主机清除它们。 通过向相应的位写入' 1 '来清除。写“0”没有效果。硬复位将清除寄存器 0：Rx Buffer 无更新 1：Rx Buffer 有新消息，1bit 对应 1 处缓存

22.4.27. New Data 2 - NDAT2（Offset 0x9C）

比特	名称	属性	复位值	描述
31:0	New Data 32 ~ 64	R/W	32'h0	寄存器保存 Rx Buffer 32 ~ 64 的新数据标志。 当从接收到的帧更新相应的 Rx 缓冲区时，设置这些标志。这些标志一直保持设置，直到主机清除它们。 通过向相应的位写入' 1 '来清除。写“0”没有效果。硬复位将清除寄存器 0：Rx Buffer 无更新 1：Rx Buffer 有新消息，1bit 对应 1 处缓存

22.4.28. Rx FIFO 0 Configuration - RXF0C（Offset 0xA0）

比特	名称	属性	复位值	描述
31	F0OM	R/W	32'h0	FIFO0 操作模式

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：FIFO 0 blocking mode 1：FIFO 0 overwrite mode
30:24	F0WM	R/W	7'h0	RxFIFO0 阈值 0 = 阈值关闭 1~ 64 = RxFIFO0 阈值满数量 >64 = 等效于 0
23	Reserved	R/W	1'b0	Reserved
22:16	F0S	R/W	14'h0	RxFIFO0 数量 0 = 没有 RxFIFO0 1~64 = RxFIFO0 配置数量 >64 = 等效于 64
15:2	F0SA	R/W	14'h0	RxFIFO0 内存起始地址
1:0	Reserved	R/W	2'b0	Reserved

22.4.29. Rx FIFO 0 Status - RXF0S（Offset 0xA4）

比特	名称	属性	复位值	描述
31:26	Reserved	R	6'h0	Reserved
25	RF0L	R	1'b0	Rx FIFO 0 Message Lost。 会触发 IR.RF0L 中断，IR.RF0L 清除时这个 bit 同时被清除。
24	F0F	R	1'b0	0：Rx FIFO 0 not FULL 1：Rx FIFO 0 FULL
23:22	Reserved	R	6'h0	Reserved
21:16	F0PI	R	2'b0	Rx FIFO 0 Put Index。 Rx FIFO 0 Put 索引。
15:14	Reserved	R	6'h0	Reserved
13:8	F0GI	R	6'h0	Rx FIFO 0 Get Index Rx FIFO 0 Gut 索引。
7	Reserved	R	1'b0	Reserved
6:0	F0FL	R	7'h0	Rx FIFO 0 Fill Level。 Rx FIFO 0 中存储的消息数量 0~64

Freqchip Confidential

22.4.30. Rx FIFO 0 Acknowledge - RXF0A（Offset 0xA8）

比特	名称	属性	复位值	描述
31:6	Reserved	R	26'h0	Reserved
5:0	F0AI	R/W	6'h0	Rx FIFO 0 Acknowledge Index。 在主机从 Rx FIFO 0 读取消息或消息序列后，它必须将从 Rx FIFO 0 读取的最后一个元素的缓冲区索引写入 F0AI。 这将设置 Rx FIFO 0 get index RXF0S.F0GI 到 F0AI + 1 并更新 RXF0S.F0FL

22.4.31. Rx Buffer Configuration - RXBC（Offset 0xAC）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15:2	RBSA	R/W	14'h0	RxBuffer 内存起始地址
1:0	Reserved	R/W	2'h0	Reserved

22.4.32. Rx FIFO 1 Configuration - RXF1C（Offset 0xB0）

比特	名称	属性	复位值	描述
31	F1OM	R/W	32'h0	FIFO1 操作模式 0：FIFO 1 blocking mode 1：FIFO 1 overwrite mode
30:24	F1WM	R/W	7'h0	RxFIFO1 阈值 1 = 阈值关闭 1~ 64 = RxFIFO1 阈值满数量 >64 = 等效于 0
23	Reserved	R/W	1'b0	Reserved
22:16	F1S	R/W	14'h0	RxFIFO1 数量 0 = 没有 RxFIFO1

Freqchip Confidential

比特	名称	属性	复位值	描述
				1~64 = RxFIFO1 配置数量 >64 = 等效于 64
15:2	F1SA	R/W	14'h0	RxFIFO1 内存起始地址
1:0	Reserved	R/W	2'b0	Reserved

22.4.33. Rx FIFO 1 Status - RXF1S（Offset 0xB4）

比特	名称	属性	复位值	描述
31:30	DMS	R	2'h0	Debug Message Status 00：idle 01：Debug message A received 10：Debug message A ,B received 11：Debug message A ,B,C received
29:26	Reserved	R	6'h0	Reserved
25	RF1L	R	1'b0	Rx FIFO 1 Message Lost。 会触发 IR.RF1L 中断，IR.RF1L 清除时这个 bit 同时被清除。
24	F1F	R	1'b0	0：Rx FIFO 1 not FULL 1：Rx FIFO 1 FULL
23:22	Reserved	R	6'h0	Reserved
21:16	F1PI	R	2'b0	Rx FIFO 1 Put Index。 Rx FIFO 1 Put 索引。
15:14	Reserved	R	6'h0	Reserved
13:8	F1GI	R	6'h0	Rx FIFO 1 Get Index Rx FIFO 1 Gut 索引。
7	Reserved	R	1'b0	Reserved
6:0	F1FL	R	7'h0	Rx FIFO 1 Fill Level。 Rx FIFO 1 中存储的消息数量 0~64

Freqchip Confidential

22.4.34. Rx FIFO 1 Acknowledge - RXF1A（Offset 0xB8）

比特	名称	属性	复位值	描述
31:6	Reserved	R	26'h0	Reserved
5:0	F1AI	R/W	6'h0	Rx FIFO 1 Acknowledge Index。 在主机从 Rx FIFO 1 读取消息或消息序列后，它必须将从 Rx FIFO 1 读取的最后一个元素的缓冲区索引写入 F1AI。 这将设置 Rx FIFO 1 get index RXF1S.F1GI 到 F1AI + 1 并更新 RXF1S.F1FL

22.4.35. Rx Buffer / FIFO Element Size Configuration - RXESC（Offset 0XBC）

比特	名称	属性	复位值	描述
31:11	Reserved	R	26'h0	Reserved
10:8	RBDS	R/W	3'h0	Rx Buffer Data Field Size 000 = 8 Byte 001 = 12 Byte 010 = 16 Byte 011 = 20 Byte 100 = 24 Byte 101 = 32 Byte 110 = 48 Byte 111 = 64 Byte Classical CAN 默认使用 8byte 的配置
7	Reserved	R	1'b0	Reserved
6:4	F1DS	R/W	3'h0	Rx FIFO1 Data Field Size 000 = 8 Byte 001 = 12 Byte 010 = 16 Byte 011 = 20 Byte 100 = 24 Byte 101 = 32 Byte 110 = 48 Byte

Freqchip Confidential

比特	名称	属性	复位值	描述
				111 = 64 Byte 只有使用 CAN FD 时才能选择>8byte 的配置
3	Reserved	R	1'b0	Reserved
2:0	F1AI	R/W	6'h0	Rx FIFO0 Data Field Size 000 = 8 Byte 001 = 12 Byte 010 = 16 Byte 011 = 20 Byte 100 = 24 Byte 101 = 32 Byte 110 = 48 Byte 111 = 64 Byte 只有使用 CAN FD 时才能选择>8byte 的配置

22.4.36. Tx Buffer Configuration - TXBC（Offset 0xC0）

比特	名称	属性	复位值	描述
31	Reserved	R	1'b0	Reserved
30	TFQM	R/W	3'h0	Tx FIFO/Queue Mode 0：Tx FIFO 模式 1：Tx Queue 模式
29:24	TFQS	R/W	6'b0	Tx FIFO/Queue Size 0 = No Tx FIFO/Queue 1~32 = Tx Buffer 被用作 Tx FIFO/Queue 的数量 >32 = 等效于 32
23:22	Reserved	R	2'b0	Reserved
21:16	NDTB	R/W	6'h0	Number of Dedicated Transmit Buffers 0 = No Dedicated Tx Buffers 1~32 = 专用 Tx Buffer 数量 >32 = 等效于 32
15:2	TBSA	R/W	14'h0	TxBuffer RAM 起始地址
1:0	Reserved	R	2'b0	Reserved

Freqchip Confidential

22.4.37. Tx FIFO/Queue Status - TXFQS（Offset 0xC4）

比特	名称	属性	复位值	描述
31:22	Reserved	R	1'b0	Reserved
21	TFQF	R/W	1'h0	0：Tx FIFO/Queue not full 1：Tx FIFO/Queue full
20:16	TFQPI	R/W	5'b0	Tx FIFO Put Index Tx FIFO 写索引。0~31
15:13	Reserved	R	3'b0	Reserved
12:8	TFGI	R/W	5'h0	Tx FIFO Get Index Tx FIFO 读索引。0~31，Tx Queue 操作模式下无效
7:6	Reserved	R	2'b0	Reserved
5:0	TFFL	R	2'b0	Tx FIFO 空闲数量、0 ~ 32

注：在混合配置的情况下，专用 TxBUffer 与 Tx FIFO 或 Tx Queue 相结合，Put 和 Get 索引表示从第一个专用 TxBUffer 开始的 TxBUffer 的数量。

示例:如果配置 12 个专用的 Tx buffer，并且 Tx FIFO 为 20 个 buffer，则将 Put Index 设置为 15 点时，表示到 Tx FIFO 的第四个缓冲区。

22.4.38. Tx Buffer Element Size Configuration - TXESC（Offset 0xC8）

比特	名称	属性	复位值	描述
31:3	Reserved	R	26'h0	Reserved
2:0	TBDS	R/W	3'h0	Tx Buffer Data Field Size 000 = 8 Byte 001 = 12 Byte 010 = 16 Byte 011 = 20 Byte 100 = 24 Byte 101 = 32 Byte 110 = 48 Byte

Freqchip Confidential

比特	名称	属性	复位值	描述
				111 = 64 Byte 只有使用 CAN FD 时才能选择>8byte 的配置

22.4.39. Tx Buffer Request Pending - TXBRP（Offset 0XCC）

比特	名称	属性	复位值	描述
31:0	TRP 0 ~ 31	R	3'h0	Transmission Request Pending 0：No transmission request pending 1：Transmission request pending

每个 Tx 缓冲区都有自己的传输请求等待位。位是通过寄存器 TXBAR 设置的。在请求的传输完成后或通过寄存器 TXBCR 取消后，这些位被重置。

TXBRP 位仅为通过 TXBC 配置的 Tx 缓冲区设置。设置 TXBRP 位后，开始进行 Tx 扫描以检查具有最高优先级(具有最低消息 ID 的 Tx Buffer)的待处理 Tx 请求。

取消请求将重置相应的 TXBRP 位。如果在请求取消时传输已经开始，则无论传输是否成功，都将在传输结束时执行此操作。相应的 TXBRP 位复位后，取消请求位直接复位

请求取消后，通过 TXBCF 发出取消完成的信号。

- 传输成功后连同相应的 TXBTO 位
- 在取消时传输尚未开始时
- 当传输因仲裁失败而中止时
- 当帧传输过程中发生错误时

在 DAR 模式下，如果传输不成功，所有传输都会自动取消。为所有不成功的传输设置相应的 TXBCF 位。

在特定的 Tx 扫描期间，当 Tx 扫描正在进行时设置的 TXBRP 位不被考虑。在这种情况下取消请求的 Tx 缓冲区，则立即取消此添加请求，相应的 TXBRP 位被重置

Freqchip Confidential

22.4.40. Tx Buffer Add Request - TXBAR（Offset 0xD0）

比特	名称	属性	复位值	描述
31:0	AR 0 ~ 31	R/W	3'h0	Add Request 0：No transmission requested added 1：Transmission requested added 每个 Tx Buffer 都有自己的 Add Request 位。写入' 1 '将设置相应的添加请求位;写“0”没有影响。这使主机能够为多个 Tx 缓冲区设置传输请求，其中一个写入 TXBAR。TXBAR 位仅为那些通过 TXBC 配置的 Tx 缓冲区设置。 当没有 Tx 扫描正在运行时，位立即重置，否则位保持设置，直到 Tx 扫描过程完成。

22.4.41. Tx Buffer Cancellation Request - TXBCR（Offset 0xD4）

比特	名称	属性	复位值	描述
31:0	CR 0 ~ 31	R/W	3'h0	Cancellation Request 0：No cancellation pending 1：Cancellation pending 每个 Tx 缓冲区都有自己的取消请求位。写入' 1 '将设置相应的取消请求位;写“0”没有影响。这使得主机可以为多个 Tx 缓冲区设置取消请求，并写入 TXBCR。TXBCR 位仅为通过 TXBC 配置的 Tx 缓冲区设置。在 TXBRP 的相应位被重置之前，这些位保持不变。

22.4.42. Tx Buffer Transmission Occurred - TXBTO（Offset 0xD8）

比特	名称	属性	复位值	描述
31:0	TO 0 ~ 31	R	3'h0	Transmission Occurred 0：No transmission occurred 1：Transmission occurred

Freqchip Confidential

比特	名称	属性	复位值	描述
				每个 Tx 缓冲区都有自己的传输发生位。当传输成功后清除相应的 TXBRP 位时，设置相应的位。当请求新的传输时，通过将' 1 '写入寄存器 TXBAR 的相应位来重置位

22.4.43. Tx Buffer Cancellation Finished - TXBCF（Offset 0xDC）

比特	名称	属性	复位值	描述
31:0	CF 0 ~ 31	R	3'h0	Cancellation Finished 0：No transmit buffer cancellation 1：Transmit buffer cancellation finished 每个 Tx 缓冲区都有自己的取消完成位。当相应的 TXBRP 位在通过 TXBCR 请求取消后被清除时，这些位被设置。如果取消时没有设置相应的 TXBRP 位，则立即设置 CF。当请求新的传输时，通过将' 1 '写入寄存器 TXBAR 的相应位来重置位

22.4.44. Tx Buffer Transmission Interrupt Enable - TXBTIE（Offset 0xE0）

比特	名称	属性	复位值	描述
31:0	TIE 0 ~ 31	R/W	3'h0	Transmission Interrupt Enable 0：Transmission interrupt disabled 1：Transmission interrupt enable

22.4.45. Tx Buffer Cancellation Finished Interrupt Enable - TXBCIE（Offset 0xE4）

比特	名称	属性	复位值	描述
31:0	CFIE 0 ~ 31	R/W	3'h0	Cancellation Finished Interrupt Enable 0：Cancellation finished interrupt disabled 1：Cancellation finished interrupt enabled

Freqchip Confidential

22.4.46. Tx Event FIFO Configuration - TXEFC（Offset 0xF0）

比特	名称	属性	复位值	描述
31:30	Reserved	R	2'b0	Reserved
29:24	EFWM	R/W	6'h0	Event FIFO 阈值 0 = 阈值中断关闭 1 ~ 32 = Tx Event FIFO 阈值 >32 = 等效于 0
23:22	Reserved	R	2'b0	Reserved
21:16	EFS	R/W	6'h0	Event FIFO Size 0 = Tx Event FIFO disabled 1 ~ 32 = Tx Event FIFO 个数 >32 = 等效于 32
15:2	EFSA	R/W	14'h0	Event FIFO RAM 起始地址
1:0	Reserved	R	2'b0	Reserved

22.4.47. Tx Event FIFO Status - TXEFS（Offset 0xF4）

比特	名称	属性	复位值	描述
31:26	Reserved	R	6'h0	Reserved
25	TEFL	R	1'b0	Event FIFO Message Lost。 会触发 IR.TEFL 中断，IR.TEFL 清除时这个 bit 同时被清除。
24	EFF	R	1'b0	0：Event FIFO not FULL 1：Event FIFO FULL
23:22	Reserved	R	6'h0	Reserved
21:16	EFPI	R	2'b0	Event FIFO Put Index。 Event FIFO Put 索引。
15:14	Reserved	R	6'h0	Reserved
13:8	EFGI	R	6'h0	Event FIFO Get Index Event FIFO Gut 索引。
7	Reserved	R	1'b0	Reserved

Freqchip Confidential

比特	名称	属性	复位值	描述
6:0	EFFL	R	7'h0	Event FIFO Fill Level。 Event FIFO 中存储的消息数量 0~32

22.4.48. Tx Event FIFO Acknowledge - TXEFA（Offset 0xF8）

比特	名称	属性	复位值	描述
31:6	Reserved	R	26'h0	Reserved
5:0	EFAI	R/W	6'h0	Event FIFO Acknowledge Index。 在主机从 Tx 事件 FIFO 读取一个元素或一个元素序列后，它必须将从 Tx 事件 FIFO 读取的最后一个元素的索引写入 EFAI。这将设置 Tx 事件 FIFO 获取索引 TXEFS。EFGI 到 EFAI + 1 并更新事件 FIFO 填充级别 TXEFS.EFFL

Freqchip Confidential

23. 像素编码转换器（YUV2RGB+DVP）

23.1. 概述

YUV2RGB 使用硬件方式，将 YUV 图像数据转换为 RGB 图像数据。减轻了使用内核计算的压力，提高 SOC 系统效率。

DVP 接口可通过数字摄像头捕获视频和图像信息。

23.2. 主要特性

- 支持 YUV444 ->RGB888
- 支持 YUV444 ->RGB565
- 支持 YUV444 ->RGB332
- 支持 YUV422 ->RGB888
- 支持 YUV422 ->RGB565
- 支持 YUV422 ->RGB332
- DVP 支持 8、12 位并行接口
- DVP 支持视频和图像裁剪
- DVP 输入支持 RGB565，YUV422，YUV444 格式

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

23.3. 结构框图




图 23-1 YUV2RGB + DVP 结构框图

23.4. 功能描述


23.4.1. YUV2RGB

将 YUV 数据格式转 RGB 数据格式，将写入 YUV FIFO 中的数据，转换成为 RGB 格式并存储在 RGB FIFO 中。

YUV 是一种颜色编码方法，其中‘Y’代表明亮度（Luminanec），U 和 V 表示色度（Chrominance），分别用 CrCb 来表示，作用是描述影像色彩及饱和度，用于指定像素的颜色。

在黑白电视中，YUV 可以不存在 UV 数据，只保留 Y 明亮度，也可以显示完整的图像。YUV 采用 A:B:C 表示法来描述 Y,U,V 采样频率比例，下图中黑点表示 Y 分量，空心圆表示 UV 分量。

Freqchip Confidential



YUV4:4:4 一个 Y 分量对应一个 U 分量和一个 V 分量。一个 YUV 占 8+8+8=24bit，每一个 Y 对应一组 UV 分量。

YUV4:2:2 2:1 的水平取样，垂直完全采样。一个 YUV 占 8+4+4=16bit，每两个 Y 共用一组 UV 分量。

YUV 存储方式可以分为两种，packed（打包）和 planar（平面）。

YUV2RGB 仅支持下述存储格式：

YUV444：3 个像素点示例，YUVYUVYUV




图 23-2 YUV444 数据存储格式

Freqchip Confidential

YUV422：4 个像素点示例，YUYVYUYV




图 23-3 YUV422 数据存储格式

23.4.2. DVP 接口

使用 DVP 接口连接数字摄像头，将输入的 YUV 或 RGB 信号，存储在 RGB FIFO 中。




图 23-4 DVP 接口时序图

DVP_VSYNC 和 DVP_HSYNC 的有效极性可通过 DVP_CFG 寄存器配置，数据采样边沿可通过 DVP_CFG 寄存器配置。

使用 DVP 接口时，如果选择数据输入格式为 RGB565，则接收输入后直接储存至 RGB FIFO 中。如果输入格式为 YUV422 或 YUV444，则硬件会自动计算转换为 RGB888 或 RGB565 格式存储在 RGB FIFO 中。为提高接收读取速度，可启动 DMA 搬运。

Freqchip Confidential

引脚名称	方向	描述
DVP_PCLK	input	像素采样时钟
DVP_VSYNC	input	垂直同步信号
DVP_HSYNC	input	水平同步信号
DVP_DAT[0:11]	input	像素数据

表格 23-1 DVP 引脚描述

23.5. YUV2RGB 寄存器

23.5.1. YUV2RGB 寄存器映像

YUV2RGB 寄存器基地址：0x502A_0000

表格 23-2 YUV2RGB 寄存器地址映射

偏移	寄存器	寄存器描述
0x00	YUV2RGB_CTL	YUV2RGB 控制寄存器
0x04	YUV2RGB_CFG	YUV2RGB 配置寄存器
0x08	YUV_DATA	YUV 输入数据寄存器
0x0C	RGB_DATA	RGB 输出数据寄存器
0x10	YUV_FIFO_CTRL	YUV FIFO 控制寄存器
0x14	RGB_FIFO_CTRL	RGB FIFO 控制寄存器
0x18	FIFO_STATUS	FIFO 状态寄存器
0x1C	INT_CTRL	中断控制寄存器
0x20	INT_STATUS	中断状态寄存器
0x24	INT_RAW	原始中断寄存器
0x28	DMA_CTRL	DMA 控制寄存器
0x2C	FLOW_CTRL	FIFO 流控寄存器
0x30	OPTIMIZE_CTRL	阈值寄存器
0x34	DVP_CFG	DVP 控制寄存器
0x38	HADDR_CUT	水平截取配置
0x3C	VADDR_CUT	垂直截取配置
0x40	DVP_INT_EN	DVP 中断使能
0x44	DVP_INT_STATUS	DVP 中断状态

Freqchip Confidential

23.5.2. YUV2RGB_CTL（Offset 0x00）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	0x0	Reserved
0	YUV2RGB_EN	R/W	1'b0	YUV2RGB 使能 0：Disable 1：Enable

23.5.3. YUV2RGB_CFG（Offset 0x04）

比特	名称	属性	复位值	描述
31:4	Reserved	R/W	0x0	Reserved
3:2	RGB_FORMAT	R/W	2'b0	RGB 格式化选择 0：RGB888 1：RGB565 Other：RGB332
1	YUV_FORMAT	R/W	1'b0	YUV 格式化选择 0：YUV444 1：YUV422
0	Reserved	R/W	0x0	Reserved

Freqchip Confidential

23.5.4. YUV_DATA（Offset 0x08）

比特	名称	属性	复位值	描述
31:24	Reserved	R/W	0x0	Reserved
23:0	YUV_DATA	R/W	0x0	模块输入数据

23.5.5. RGB_DATA（Offset 0x0C）

比特	名称	属性	复位值	描述
31:24	Reserved	R/W	0x0	Reserved
23:0	RGB_DATA	R/W	0X0	模块输出数据

Copyright© 2023 上海富芮坤微电子有限公司

23.5.6. YUV_FIFO_CTRL（Offset 0x10）

比特	名称	属性	复位值	描述
31:13	Reserved	R/W	0x0	Reserved
12:8	YUV_FIFO_ALMOST_FULL_LEVEL	R/W	5'h18	YUV FIFO 近满阈值。 当 FIFO 中数据量 >= 阈值时触发近满状态
7:5	Reserved	R/W	0x0	Reserved
4:0	YUV_FIFO_ALMOST_EMPTY_LEVEL	R/W	5'h8	YUV FIFO 近空阈值。 当 FIFO 中数据量 <= 阈值时触发近空状态

23.5.7. RGB_FIFO_CTRL（Offset 0x14）

比特	名称	属性	复位值	描述
31:13	Reserved	R/W	0x0	Reserved
12:8	RGB_FIFO_ALMOST_FULL_LEVEL	R/W	5'h18	RGB FIFO 进满阈值。 当 FIFO 中数据量 >= 阈值时触发近满状态
7:0	Reserved	R/W	0x0	Reserved

23.5.8. FIFO_STATUS（Offset 0x18）

比特	名称	属性	复位值	描述
31:22	Reserved	R/W	0x0	Reserved
21:16	RGB_FIFO_COUNT	R/W	5'b0	RGB FIFO 数据计数
15:14	Reserved	R/W	0x0	Reserved
13:8	YUV_FIFO_COUNT	R/W	5'b0	YUV FIFO 数据计数
7	RGB_FIFO_AL_FULL	R	1'b0	RGB FIFO 阈值满
6	RGB_FIFO_FULL	R	1'b0	RGB FIFO 满
5	Reserved	R	1'b0	Reserved
4	RGB_FIFO_EMPTY	R	1'b0	RGB FIFO 空

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
3	YUV_FIFO_AL_FULL	R	1'b0	YUV FIFO 阈值满
2	YUV_FIFO_FULL	R	1'b0	YUV FIFO 满
1	YUV_FIFO_AL_EMPTY	R	1'b0	YUV FIFO 阈值空
0	YUV_FIFO_EMPTY	R	1'b0	YUV FIFO 空

23.5.9. INT_CTRL（Offset 0x1C）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7	RGB_FIFO_AL_FULL_INT_EN	R/W	1'b0	RGB FIFO 阈值满中断使能
6	RGB_FIFO_FULL_INT_EN	R/W	1'b0	RGB FIFO 满中断使能
5	RGB_FIFO_AL_EMPTY_INT_EN	R/W	1'b0	RGB FIFO 阈值空中断使能
4	RGB_FIFO_EMPTY_INT_EN	R/W	1'b0	RGB FIFO 空中断使能
3	YUV_FIFO_AL_FULL_INT_EN	R/W	1'b0	YUV FIFO 阈值满中断使能
2	YUV_FIFO_FULL_INT_EN	R/W	1'b0	YUV FIFO 满中断使能
1	YUV_FIFO_AL_EMPTY_INT_EN	R/W	1'b0	YUV FIFO 阈值空中断使能
0	YUV_FIFO_EMPTY_INT_EN	R/W	1'b0	YUV FIFO 空中断使能

23.5.10. INT_STATUS（Offset 0x20）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7	RGB_FIFO_AL_FULL_INT_STS	R/W	1'b0	RGB FIFO 阈值满中断状态
6	RGB_FIFO_FULL_INT_STS	R/W	1'b0	RGB FIFO 满中断状态
5	RGB_FIFO_AL_EMPTY_INT_STS	R/W	1'b0	RGB FIFO 阈值空中断状态
4	RGB_FIFO_EMPTY_INT_STS	R/W	1'b0	RGB FIFO 空中断状态
3	YUV_FIFO_AL_FULL_INT_STS	R/W	1'b0	YUV FIFO 阈值满中断状态
2	YUV_FIFO_FULL_INT_STS	R/W	1'b0	YUV FIFO 满中断状态
1	YUV_FIFO_AL_EMPTY_INT_STS	R/W	1'b0	YUV FIFO 阈值空中断状态
0	YUV_FIFO_EMPTY_INT_STS	R/W	1'b0	YUV FIFO 空中断状态

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

23.5.11. INT_RAW（Offset 0x24）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	0x0	Reserved
7	RGB_FIFO_AL_FULL_INT_RW	R/W	1'b0	RGB FIFO 阈值满中断原始状态
6	RGB_FIFO_FULL_INT_RW	R/W	1'b0	RGB FIFO 满中断原始状态
5	RGB_FIFO_AL_EMPTY_INT_RW	R/W	1'b0	RGB FIFO 阈值空中断原始状态
4	RGB_FIFO_EMPTY_INT_RW	R/W	1'b0	RGB FIFO 空中断原始状态
3	YUV_FIFO_AL_FULL_INT_RW	R/W	1'b0	YUV FIFO 阈值满中断原始状态
2	YUV_FIFO_FULL_INT_RW	R/W	1'b0	YUV FIFO 满中断原始状态
1	YUV_FIFO_AL_EMPTY_INT_RW	R/W	1'b0	YUV FIFO 阈值空中断原始状态
0	YUV_FIFO_EMPTY_INT_RW	R/W	1'b0	YUV FIFO 空中断原始状态

23.5.12. DMA_CTRL（Offset 0x28）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	0x0	Reserved
20:16	RGB_DMA_LEVEL	R/W	5'h0	当 RGB FIFO 中的数据个数>= RGB_DMA_LEVEL 时请求 DMA 搬运。
15:13	Reserved	R/W	3'b0	Reserved
12:8	YUV_DMA_LEVEL	R/W	5'h0	当 YUV FIFO 中的数据个数<= YUV_DMA_LEVEL 时请求 DMA 搬运。
7:1	Reserved	R/W	7'h0	Reserved
0	DMA_EN	R/W	1'b0	YUV2RGB DMA 使能。 0：disable 1：enable

23.5.13. FLOW_CTRL（Offset 0x2C）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	0x0	Reserved

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
13:8	RGB_FLOW_LEVEL	R/W	5'b0	当 RGB FIFO 中的数据个数大于等于 RGB_FLOW_LEVEL 时，可以读取 RGB FIFO
7:6	Reserved	R/W	0x0	Reserved
5:0	YUV_FLOW_LEVEL	R/W	5'b0	当 YUV FIFO 中的数据个数大于等于 YUV_FLOW_LEVEL 时，可以读取 YUV FIFO

23.5.14. OPTIMIZE_CTRL（Offset 0x30）

比特	名称	属性	复位值	描述
31:27	RGB322_R_THR	R/W	5'b0	大于此值，RGB322_R 的值加 1
26:22	RGB322_G_THR	R/W	5'b0	大于此值，RGB322_G 的值加 1
21:16	RGB322_B_THR	R/W	6'b0	大于此值，RGB322_B 的值加 1
15:8	Reserved	R/W	0x0	Reserved
7:5	RGB565_R_THR	R/W	3'b0	大于此值，RGB565_R 的值加 1
4:3	RGB565_G_THR	R/W	2'b0	大于此值，RGB565_G 的值加 1
2:0	RGB565_B_THR	R/W	3'b0	大于此值，RGB565_B 的值加 1

23.5.15. DVP_CFG（Offset 0x34）

比特	名称	属性	复位值	描述
31:22	Reserved	R/W	0x0	Reserved
21	REC_WIDTH_SEL	R/W	1'b0	DVP 存储数据位宽。 0：16bit，用于 YUV422，RGB565 1：24bit，用于 YUV444
20	RGB_REC_EN	R/W	1'b0	DVP 启动 RGB565 模式。 0：使用 YUV 模式 1：使用 RGB565 模式
19	RGB_SWAP	R/W	1'b0	RGB565 数据顺序交换。 0：RGB RGB…… 1：BGR BGR……
18:17	YUV_SWAP	R/W	2'b0	YUV422 数据顺序交换。

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：Y0U0 Y1V1…… 1：Y0V0 Y1U1…… 2：U0Y0 V1Y1…… 3：V0Y0 U1Y1…….
16	BIT_SWAP	R/W	1'b0	DVP 接收数据 bit 交换。 0：数据保持不变 1：高低位替换，如原始数据 1010_0000，替换后 0000_0101
15:14	BUS_WIDTH_SEL	R/W	2'b0	DVP 数据位宽。 0：12bit 位宽 1：10bit 位宽 2：8bit 位宽
13:10	FRAME_CNT_VAL	R/W	4'b0	丢弃帧个数。 丢弃使能接收后的前几帧。
9	DVP_FIFO_PUSH_CLR	W	1'b0	DVP 接收 FIFO 复位。 写‘1’复位，硬件自清
8	DVP_SFT_RST	W	1'b0	DVP 复位。 写‘1’复位，硬件自清
7	SINGLE_FRAME_EN	R/W	1'b0	单帧接收。 0：连续帧模式 1：单帧模式
6	VADDR_CUT	R/W	1'b0	垂直裁剪使能。 0：disable 1：enable
5	HADDR_CUT	R/W	1'b0	水平裁剪使能。 0：disable 1：enable
4	DVP_CONV	R/W	1'b0	YUV 转 RGB 使能。 0：disable，直接接收 RGB 数据 1：enable，接收 YUV 格式后硬件转 RGB 格式。
3	DVP_VDPOL	R/W	1'b0	VSYNC 极性。 0：低电平时数据有效。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				1：高电平时数据有效。
2	DVP_HDPOL	R/W	1'b0	HSYNC 极性。 0：高电平时数据有效。 1：低电平时数据有效。
1	DVP_DCLKPOL	R/W	1'b0	DVP 时钟极性。 0：时钟上升沿采样 1：时钟下降沿采样
0	DVP_EN	R/W	1'b0	DVP 接收使能。 0：disable 1：enable

23.5.16. HADDR_CUT（Offset 0x38）

比特	名称	属性	复位值	描述
31:27	Reserved	R/W	0x0	Reserved
26:16	CHNUM	R/W	12'h0	截取行数量 = CHNUM + 1
15:11	Reserved	R/W	0x0	Reserved
10:0	CHSTR	R/W	11'h0	截取起始行地址。

23.5.17. VADDR_CUT（Offset 0x3C）

比特	名称	属性	复位值	描述
31:27	Reserved	R/W	0x0	Reserved
26:16	CVNUM	R/W	12'h0	截取列宽度 = CVNUM + 1
15:11	Reserved	R/W	0x0	Reserved
10:0	CVSTR	R/W	11'h0	截取起始列地址。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

23.5.18. DVP_INT_EN（Offset 0x40）

比特	名称	属性	复位值	描述
31:27	Reserved	R/W	0x0	Reserved
17	VEND_INT_CLR	W	1'b0	垂直信号结束中断清除。
16	VSTR_INT_CLR	W	1'b0	垂直信号起始中断清除。
15:2	Reserved	R/W	0x0	Reserved
1	VEND_INT_EN	R/W	1'b0	垂直信号结束中断使能。 当 VSYNC 低电平有效时， VSYNC 下降沿为起始信号。
0	VSTR_INT_EN	R/W	1'b0	垂直信号起始中断使能。 当 VSYNC 低电平有效时， VSYNC 上升沿为起始信号。

23.5.19. DVP_INT_STATUS（Offset 0x44）

比特	名称	属性	复位值	描述
31:27	Reserved	R/W	0x0	Reserved
1	VEND_RAW_ STS	R/W	1'b0	垂直信号结束信号状态。
0	VSTR_RAW_STS	R/W	1'b0	垂直信号起始信号状态。

Freqchip Confidential

24. 索尼/飞利浦数字传输接口（SPDIF）

Sony/Philips Digital Interconnect Format（S/PDIF），是 Sony 和 Philips 在 80 年代定制出来的一种数字讯号传输接口，基本上是以 AES/EBU(也称为 AES3)专业用数字接口为参考进行变动而成的家用版本，可以使用成本比较低的硬件来实现数字讯号传输。

24.1. 功能说明

S/PDIF 传递 PCM 格式信号。

SPDIF 软核实现了 IEC 60958-1 兼容数字音频总线接口的功能控制器。它结合了发射机和接收机的功能。为了方便 SPDIF 核心的使用在基于 AMBA 总线的微处理器系统中，它提供了附加元件：AMBA APB 总线从接口包装器（APB 总线包装器）、发送和接收 FIFO 控制单元和特殊功能寄存器块（SFR）。它们与 SPDIF 核心一起构成 SPDIF_APB 模块。

SPDIF_APB 无微码为在 ASIC 和 FPGA 实现中重用而开发的设计。该设计与两个时钟域，两个时钟域中的正边缘时钟，无内部三态和同步复位；因此扫描插入是直接向前的。

24.2. 通讯架构说明

标准传递两声道信号架构如下图所示。由 192 个框架(Frame)构成的区块(Block)。而每个 Frame 储存了两个声道的一组取样讯号(Sample)，分为 Channel A 与 Channel B 两个声道。而每组 Sample 由一个子框架(Sub Frame)构成，也就是一个 Frame 里有两个 SubFrame。Sub Frame 的数据长度为 32 Bits，里头内含了头码(Preamble)、辅助数据(Aux. Data)、音讯数据(Audio Data)、以及四个位的信息与检查码。也就是说，一个 Sub Frame 为 32 Bits，也就 4 Bytes，而一个 Frame 为 8 Bytes，而一个 Block 为 192 x 8 = 1536 Bytes，而每个 Block 总共可以传递 192 个双声道 Sample。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司




图 24-1 帧结构图

24.2.1. 子框架(Sub Frame)结构说明




图 24-2 子帧结构图

表格 24-1 子帧格式

比特	区块名称	功能描述
0:3	头码(Preamble)	用来表示一个 Sub Frame 的开头，有三种型态，分别表示该 Sub Frame 为 Channel A、Channel B 或者是一个 Block 的起始 Sub Frame(为 Channel A)。
4：7	辅助数据(Aux.Data)	原始此区块的设计是用来传递一些使用者自行添加的信息，不过目前比较常见的用途是当音讯数据超过 20Bit 取样时，这四个 Bit 用来储存多出的取样 Bit，比如说当要传送 24Bit 取样的数据时，用来存放末四个 Bit 的音讯数据。
8:27	音频数据(Audio Data)	存放实际的取样数据，长度为 20 Bit，以 LSB 优先的方式传送，当取样低于 20 Bit 时，没有用到的 LSB Bits 要设定为零，

Freqchip Confidential

比特	区块名称	功能描述
		举例来说，当我们要传送 16 Bit 的数据时，只会用到 12-27 Bit 的位置(LSB 在 12 Bit)，而 8-11 Bit 为零。
28	有效位(Validity Bit)	此位设定了这一个 Sub Frame 内的数据是不是正确，如果设定为 0，代表此 Sub Frame 内的数据是正确可被接收的，反之如果此 Bit 为 1，则代表接收端应该忽略此组 Sub Frame。比如说 CD 转盘读取 CD 数据时若是有某一个 Sample 读不到就会将代表该组 Sample 的 Sub Frame 中的有效位设为 1。
29	使用者位(User Bit)	此位为使用者自行定义的位，每组 Sample 传送一位，直到 192 组 Sample 传完后组成成 192 位的信息，两声道各自有一组 192 位的使用者信息。
30	信道状态位(Channel Status Bit)	此位与使用者位一样，每组 Sample 传送一位，最后组成两声道各自一组 192 位的信道状态信息(Channel Status)。这个 192 位信道状态信息分为专业(Professional)与一般家用(Consumer)两种不同的结构，以第一个位决定，设为 1 的时候为 Professional 模式，设为 0 的时后为 Consumer 模式。
31	同位检查位(Parity Bit)	同位检查是用来判别是否有奇数个位是发生错误，是一种简便错误检查方法，这边是使用偶位同位检查(Even Parity Check)。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

24.2.2. 头码说明




图 24-3 Preamble 结构

头码前的 4Bit 数据是用来让接收端很清楚的得知每个 Sub Frame 的起始点。只需要检查数据中不符合 BMC 编码定义（每一个位开头的电平与前一个位的结尾电平要不同）的位置就可以了。

Freqchip Confidential

24.2.3. 采样率配置

计算公式：TSAMPLERATE = round(Clock_Source / 128R) – 1。

名称	说明
Round	四舍五入计算
R	目标采样率
TSAMPLERATE	要写入寄存器的配置值

Example1：

Clock_Source = 100MHz

Copyright© 2023 上海富芮坤微电子有限公司

R = 192K 采样率

Clock_Source / 128R = 100000000 / (128 * 192000) = 4.069

TSAMPLERATE = round(4.069) – 1 = 3

反推实际采样率：100000000/(128 * (3+1)) = 195.3K

误差 3.3K

Example2：Clock_Source = 24.576MHz

R = 48K 采样率

Clock_Source / 128R = 24576000 / (128 * 48000) = 4

TSAMPLERATE = round(4) – 1 = 3

反推实际采样率：24576000/(128 * (3+1)) = 48K

24.3. 主要特性

- 可编程发射器/接收器功能
- 可编程传输速率（SPDIF_CTRL 中的 tsamplerate 值）
- SPDIF 数据流的时钟恢复
- 检测接收数据流的采样率-rsamplerate
- 可编程奇偶校验
- 可编程有效位检查
- 可编程奇偶校验位生成
- B 前导码的受控生成
- FIFO 控制/状态信号

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

- FIFO 最大深度 128
- 指示与输入数据流（锁定和同步错误）的核心同步状态的标志
- 欠载和超限标志

24.4. SPDIF 寄存器

24.4.1. SPDIF 寄存器映像

SDPDIF 寄存器基地址：0x5018_0000

偏移	寄存器	寄存器描述
0x00	SPDIF_CTRL	SPDIF 控制寄存器
0x04	SPDIF_INT_STS	中断状态寄存器
0x08	SPDIF_FIFO_CTRL	FIFO 和中断类型控制类型寄存器
0x0C	SPDIF_RAW_STS	原始状态寄存器
0x10	SPDIF_FIFO_DATA	数据寄存器

24.4.2. SPDIF_CTRL (Offset 0x00)

比特	名称	属性	复位值	描述
31	SPDIF_INT_EN	R/W	1'b0	SPDIF 总中断使能。 0：Disable 1：Enable
30	BEGIN_INT_EN	R/W	1'b0	接收到块先导符中断使能。 0：Disable 1：Enable
29	LOCK_INT_EN	R/W	1'b0	同步锁定中断使能。 0：Disable 1：Enable
28	SYNCERR_INT_EN	R/W	1'b0	同步错误中断使能。 0：Disable 1：Enable

Freqchip Confidential

比特	名称	属性	复位值	描述
27	AFULL_INT_EN	R/W	1'b0	FIFO 近满中断使能。 0：Disable 1：Enable
26	FULL_INT_EN	R/W	1'b0	FIFO 满中断使能。 0：Disable 1：Enable
25	AEMPTY_INT_EN	R/W	1'b0	FIFO 近空中断使能。 0：Disable 1：Enable
24	EMPTY_INT_EN	R/W	1'b0	FIFO 空中断使能。 0：Disable 1：Enable
23	OVERR_INT_EN	R/W	1'b0	接收 FIFO 过载中断使能。 0：Disable 1：Enable
22	UNDERR_INT_EN	R/W	1'b0	发送 FIFO 欠载中断使能。 0：Disable 1：Enable
21	PARITY_INT_EN	R/W	1'b0	奇偶校验错误中断使能。 0：Disable 1：Enable
20:19	DATA_WIDTH	R/W	2'b0	数据位宽。 0：24bit 1：20bit 2：16bit 3：reserved
18	SETPREAMBLE	R/W	1'b0	先导符控制。 0：复位后先导符和第一个有效帧一起发送。 1：先导符在第一帧先导帧之后发送。
17	DUPLICATE	R/W	1'b0	单声道模式下，右声道数据选择。 0：右声道数据为全 0。 1：右声道数据复制左声道数据。
16	CHANNEL_MODE	R/W	1'b0	声道模式。

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：强制为双声道。 1：强制为单声道。
15	VALIDDITYCHECK	R/W	1'b0	有效位检测使能。 0：不检查帧中的有效位，所有帧被写入。 1：检查接收帧的有效位，如果为低则写入，否则丢弃。
14	PARITYGEN	R/W	1'b0	校验位模式选择。 0：发送子帧的校验位已在 FIFO 中。 1：CPU 生成校验位并添加到发送的子帧中。
13	PARITYCHECK	R/W	1'b0	奇偶校验使能。 0：奇偶校验不检查。 1：奇偶校验检查。
12	TR_MODE	R/W	1'b0	工作模式。 0：接收 1：发送
11	CLK_ENBALE	R/W	1'b0	SPDIF 时钟使能。 0：Enable 1：Disable
10	FIFO_RESET	R/W	1'b1	FIFO 复位 0：写 0 复位，复位后自动置‘1’ 1：复位完成
9	SPDIF_ENABLE	R/W	1'b0	SPDIF 使能 0：Disable 1：Enable
8	SFR_RESET	R/W	1'b1	SFR 模块复位 0：写 0 复位，复位后自动置‘1’ 1：复位完成
7:0	TSAMPLERATE	R/W	8'hFF	发送采样率。

Freqchip Confidential

24.4.3. SPDIF_INT_STS (Offset 0x04)

比特	名称	属性	复位值	描述
31	Reserved	R/W	1'b0	Reserved
30	BLOCK_BEGIN_INT_STS	R/W	1'b0	开始接收新的数据块中断标志 0：normal 1：接收新的数据块。 写‘0’清除。
29	LOCK_INT_STS	R/W	1'b0	输入数据流同步中断标志。 0：normal 1：输入数据流同步。 写‘0’清除。
28	SYNCERR_INT_STS	R/W	1'b0	接收同步错误中断标志。 0：normal 1：接收同步错误。 写‘0’清除。
27	FIFO_AFULL_INT_STS	R/W	1'b0	FIFO 近满中断标志。 0：normal 1：FIFO 满空，FIFO 中数据高于近满阈值。 写‘0’清除。
26	FIFO_FULL_INT_STS	R/W	1'b0	FIFO 满中断标志。 0：normal 1：FIFO 满。 写‘0’清除。
25	FIFO_AEMPTY_INT_STS	R/W	1'b0	FIFO 近空中断标志。 0：normal 1：FIFO 近空，FIFO 中数据低于近空阈值。 写‘0’清除。
24	FIFO_EMPTY_INT_STS	R/W	1'b0	FIFO 空中断标志。 0：normal 1：FIFO 空。 写‘0’清除。
23	RDATA_OVERR_INT_STS	R/W	1'b0	接收数据过载中断标志。 0：normal

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：当 FIFO 满时，还在继续接收。 写‘0’清除。
22	TDATA_UNDERR_INT_STS	R/W	1'b0	发送数据欠载中断标志。 0：normal 1：当 FIFO 空时，还继续发送。 写‘0’清除。
21	PARITYO_INT_STS	R/W	1'b0	校验错误中断标志。 0：normal 1：奇偶校验错误 写‘0’清除。
20:12	Reserved	R/W	9'b0	Reserved
11:8	PREAMBLEDEL	R/W	4'b0	先导符 B 延迟。 仅在作为发射器工作且设置 SPDIF_CTRL.SETPREAMBLE = 1 时有效。
7:0	RSAMPLERATE	R	8'b0	接收采样频率

24.4.4. SPDIF_FIFO_CTRL (Offset 0x08)

比特	名称	属性	复位值	描述
31:26	Reserved	R/W	6'b0	Reserved
25	INT_TYPE[9]	R/W	1'b1	Block_begin 中断的触发模式 0：边沿触发 1：电平触发
24	INT_TYPE[8]	R/W	1'b1	Lock 中断的触发模式 0：边沿触发 1：电平触发
23	INT_TYPE[7]	R/W	1'b1	Syncerr 中断的触发模式 0：边沿触发 1：电平触发
22	INT_TYPE[6]	R/W	1'b1	FIFO_FULL 中断的触发模式 0：边沿触发 1：电平触发

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
21	INT_TYPE[5]	R/W	1'b1	FIFO_AFULL 中断的触发模式 0：边沿触发 1：电平触发
20	INT_TYPE[4]	R/W	1'b1	FIFO_AEMPTY 中断的触发模式 0：边沿触发 1：电平触发
19	INT_TYPE[3]	R/W	1'b1	FIFO_EMPTY 中断的触发模式 0：边沿触发 1：电平触发
18	INT_TYPE[2]	R/W	1'b1	Overr 中断的触发模式 0：边沿触发 1：电平触发
17	INT_TYPE[1]	R/W	1'b1	Under 中断的触发模式 0：边沿触发 1：电平触发
16	INT_TYPE[0]	R/W	1'b1	校验错误中断的触发模式 0：边沿触发 1：电平触发
15	Reserved	R/W	1'b0	Reserved
14:8	ALFULL_THRESHOLD	R/W	7'h7f	FIFO 近满阈值。 数据个数 > ALFULL_THRESHOLD 时触发阈值中断。
7	Reserved	R/W	1'b0	Reserved
6:0	AEMPTY_THRESHOLD	R/W	7'b0	FIFO 近空阈值。 数据个数 <= AEMPTY_THRESHOLD 时触发阈值中断。

24.4.5. SPDIF_RAW_STS (Offset 0x0C)

比特	名称	属性	复位值	描述
31	RIGHT_LEFT	R	1'b0	数据接收并存入 FIFO 标志 0：右声道数据接收并存入 FIFO

Freqchip Confidential

比特	名称	属性	复位值	描述
				1：左声道数据接收并存入 FIFO 标志
30	BEGIN_RAW_STS	R	1'b0	开始接收新的数据块中断原始信号
29	LOCK_RAW_STS	R	1'b0	输入数据流同步中断原始信号
28	SYNERR_RAW_STS	R	1'b0	接收同步错误中断原始信号
27	AFULL_RAW_STS	R	1'b0	FIFO 近满中断原始信号。
26	FULL_RAW_STS	R	1'b0	FIFO 满中断原始信号。
25	AEMPTY_RAW_STS	R	1'b0	FIFO 近空中断原始信号。
24	EMPTY_RAW_STS	R	1'b0	FIFO 空中断原始信号。
23	OVERR_RAW_STS	R	1'b0	接收数据过载中断中断原始信号。
22	UNDERR_RAW_STS	R	1'b0	发送数据欠载中断原始信号。
21	PARITY_RAW_STS	R	1'b0	校验错误中断原始信号。
20:8	Reserved	R	13'b0	Reserved
7:0	FIFO_LEVEL	R	8'b0	接收/发送 FIFO 中数据个数

24.4.6. SPDIF_FIFO_DATA

比特	名称	属性	复位值	描述
31:24	Reserved	R	8'b0	Reserved
23:0	Data	R/W	24'h0	数据 FIFO

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

25. 音频调制器（PSD_DAC）

25.1. 概述

PWM Sigma-Delta DAC for Codec（PSD_DAC）通过 Sigma-Delta 与 PWM 相结合的调制方式实现音频立体声 DAC 输出，为音频应用提供高性能的数字信号前端。


25.2. 主要特性

- 可编程音量控制
- PCM 格式 8tbit,16bit, 20bit, 24bit 位宽支持
- 左右声道各提供位宽 24bit 深度 64 的 FIFO
- 音源支持 I2S 数据信号输入
- 音频采样率支持 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz, 88.2kHz, 96khz, 176.4kHz, 192kHz

Freqchip Confidential

25.3. 结构框图

图 25-1 PSD_DAC 结构框图



25.4. 功能描述

25.4.1. DAC 模式

DAC 模式下使用 DAC FIFO 中的数据作为音源数据。FIFO 有效数据位宽可在 8bit，16bit，20bit，24bit 中选择。

当使用 8bit，16bit 数据位宽时，可以通过将 DACFIFOCtrl.DACFF_OP_MODE_EN 置‘1’开启合并模式，使用合并模式可以提高写入效率。合并模式下可将左右通道的音源数据**合并写入左通道**数据寄存器。

25.4.2. I2S 模式

I2S 模式下，将通过 I2S 输入的数据作为音源数据。I2S 主从模式可选，使用主模式时，主机输出 MCLK，BCLK，LRCLK，此时需要配置对应的预分频器产生所需的时钟信号。主要涉及到 MCLKCfg，I2STxCtrl，I2STxClkCtrl 寄存器的配置。

I2S 可选 Phillips 标准，MSB，LSB。数据位宽可选 16bit，20bit，24bit。

Freqchip Confidential

25.5. PSD_DAC 寄存器

25.5.1. PSD_DAC 寄存器映像

PSD_DAC 基地址：0x5019_0000

表格 25-1 PSD_DAC 寄存器映像

偏移	寄存器	寄存器描述
0x00	ClockEnable	时钟控制寄存器
0x04	SoftReset	软件复位控制寄存器
0x0C	ModeEnable	模式控制寄存器
0x10	AudioPLLPreDiv	分频控制寄存器
0x14	MCLKCfg	MCLK 配置寄存器
0x18	DACCfg	DAC 配置寄存器
0x20	MuteCtrl	静音控制
0x24	Volume	音量控制
0x28	GainCompensate	增益补偿
0x30	I2STxCtrl	I2S 控制寄存器
0x34	I2STxClkCtrl	I2S 时钟控制寄存器
0x38	DACFIFOCtrl	DAC FIFO 控制寄存器
0x3C	DACFIFOThd	DAC FIFO 阈值控制寄存器
0x40	DACDataL	DAC 左声道数据寄存器
0x44	DACDataR	DAC 右声道数据寄存器
0x48	DACDmaEn	DAC DMA 使能控制寄存器
0x4C	DACDmaThd	DAC DMA 阈值控制寄存器
0x50	DACIntEn	DAC 中断使能寄存器
0x54	DACIntRawStatus	DAC 原始中断状态寄存器
0x58	DACIntStatus	DAC 中断状态寄存器

25.5.1. ClockEnable（Offset 0x00）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	30'h0	Reserved

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
1	I2S clock enable	R/W	1'b0	I2S 时钟使能 0：disable 1：enable
0	DAC clock enable	R/W	1'b0	DAC 时钟使能 0：disable 1：enable

25.5.1. SoftReset（Offset 0x04）

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	27'h0	Reserved
4	DAC_FIFO_soft_reset	R/W	1'b0	DAC FIFO 软件复位。 写‘1’复位，硬件自动清零。
3	DAC_FIFO_OUT_soft_reset	R/W	1'b0	DAC FIFO OUT 软件复位。 写‘1’复位，硬件自动清零。
2	DAC_FIFO_IN_soft_reset	R/W	1'b0	DAC FIFO IN 软件复位。 写‘1’复位，硬件自动清零。
1	I2S_soft_reset	R/W	1'b0	I2S 模块软件复位。 写‘1’复位，硬件自动清零。
0	DAC_soft_reset	R/W	1'b0	DAC 模块软件复位。 写‘1’复位，硬件自动清零。

注 1：DAC 复位时，应将 bit0,bit2,bit3,bit4 同时置‘1’。

注 2：使用软件 Reset 前应先通过 ClockEnable 寄存器使能时钟。软件置‘1’后应查询到硬件清零后在进行其他操作。

25.5.2. ModeEnable（Offset 0x0C）

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	30'h0	Reserved
4	I2S enable	R/W	1'b0	I2S 模块使能。 0：disable 1：enable

Freqchip Confidential

比特	名称	属性	复位值	描述
3	DAC enable	R/W	1'b0	DAC 模块使能。 0：disable 1：enable

25.5.3. AudioPLLPreDiv（Offset 0x10）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	26'h0	Reserved
5:0	PLL_DIV	R/W	1'b0	PLL 预分频。 分频系数 = PLL_DIV + 1 写‘0’bypass 分频电路。

25.5.4. MCLKCfg（Offset 0x14）

比特	名称	属性	复位值	描述
31:14	Reserved	R/W	18'h0	Reserved
13	MCLK_OUT_EN	R/W	1'b0	I2S 模式下 mclk 输出使能
12:11	MCLK_SRC	R/W	2b0	mclk 时钟源。 0：OSC_24Mhz 1：PLL 分频后时钟 2：外部时钟输入
10	MCLK_DIV_TYPE	R/W	1'b0	mclk 分频系数类型。 0：整数分频 1：0.5 分频系数
9:0	MCLK_DIV	R/W	10'h0	mclk 预分频。 当 MCLK_DIV_TYPE = 1 时， MCLK = MCLK_SRC/(MCLK_DIV/2 + 0.5)。 当 MCLK_DIV_TYPE = 0 时， MCLK = MCLK_SRC/(MCLK_DIV + 1)。 注：当 MCLK_DIV_TYPE = 1 时 MCLK_DIV

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				配置值应设置为>= 4 的偶数。

25.5.5. DACCfg（Offset 0x18）

比特	名称	属性	复位值	描述
31:16	Reserved	R/W	16'h0	Reserved
15	PWM_CLK_INV_EN	R/W	1'b0	pwm 时钟输出反向使能。 0：disable 1：enable
14	RIGHT_MIX_EN	R/W	1'b0	右声道混音输出使能。 0：disable 1：enable
13	LEFT_MIX_EN	R/W	1'b0	左声道混音输出使能。 0：disable 1：enable
12	DAC_DATA_SRC	R/W	1'b0	DAC 数据源选择。 0：DAC FIFO 1：I2S
11:10	DAC_CLK_SRC	R/W	2'b0	DAC 时钟源选择。 0：OSC_24Mhz 1：PLL 分频后时钟 2：外部时钟输入
9	SWAP_EN	R/W	1'b0	声道交替使能。 0：不交替 1：左右声道交替
8	MONO_SELECT	R	1'b0	单声道模式固定使用左声道
7	MONO_EN	R/W	1'b0	单声道使能 0：使用立体声模式 1：使用单声道模式
6:5	OVER_SAMPLE_MODE	R/W	2'b0	过采样选择： 0：低，支持所有采样率 1：中，最高支持 96K 采样率

Freqchip Confidential

比特	名称	属性	复位值	描述
				2：高，最高支持 48K 采样率
4:1	SAMPLE_RATE	R/W	4'h0	音频采样率选择。 0：8K 1：12K 2：16K 3：24K 4：32K 5：48K 6：96K 7：192K 8：reserved 9：11.025K 10：22.05K 11：44.1K 12：88.2K 13：176.4K
0	USB_MODE	R/W	1'b1	usb 时钟模式使能。 0：disable 1：enable

25.5.6. MuteCtrl（Offset 0x20）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	30'h0	Reserved
1	right_mute	R/W	1'b0	左声道静音。 0：关闭静音 1：开启静音
0	left_mute	R/W	1'b0	左声道静音。 0：关闭静音 1：开启静音

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

25.5.7. Volume（Offset 0x24）

比特	名称	属性	复位值	描述
31:16	right_volueme	R/W	16'h1000	左声道音量。 dB=20*lg(left_volume/2^12)
15:0	left_volume	R/W	16'h1000	左声道音量。 dB=20*lg(left_volume/2^12)

25.5.8. GainCompensate（Offset 0x28）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	20'h0	Reserved
11:0	dac_gain_compensate	R/W	12'h200	差值滤波器增益补偿

25.5.9. I2STxCtrl（Offset 0x30）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	20'h0	Reserved
11:10	BCLK_SRC	R/W	2'h0	bclk 时钟源。 0：OSC_24Mhz 1：PLL 分频后时钟 2：外部时钟输入 注：只有在主机模式下使用。
9	I2S_MODE	R/W	1'b1	I2S 主从模式选择。 0：从模式 1：主模式
8	OBLK_INV	R/W	1'b0	bclk 输出反转. 0：正常 1：反转
7	IBCLK_INV	R/W	1'b0	内部 bclk 反转。 0：正常 1：反转
6	CHANNEL_COPY_EN	R/W	1'b0	右通道数据使用左通道数据使能。

Freqchip Confidential

比特	名称	属性	复位值	描述
				0：disable 1：enable
5	LR_SWAP	R/W	1'b0	左右声道交替。 0：左右声道不交替 1：左右声道交替
4	LR_POL	R/W	1'b0	LRCLK 极性反转。 0：正常 1：反转
3:2	DCI_WL	R/W	2'h2	有效数据位宽选择。 0：16bits 1：20bits 2：24bits 3：无效
1:0	FORMAT	R/W	2'h2	I2S 帧格式。 0：LSB 1：MSB 2：Phillips Standard

25.5.10. I2STxClkCtrl（Offset 0x34）

比特	名称	属性	复位值	描述
31:16	LRCLK_DIV	R/W	16'h0	lrclk 预分频。 lrclk = bclk / (LRCLK_DIV + 1) 注：只在 I2S 主模式下使用。
15:0	BCLK_DIV	R/W	16'h0	bclk 预分频。 bclk = bclk_src_clk/(BCLK_DIV + 1) 注：只在 I2S 主模式下使用。

25.5.11. DACFIFOCtrl（Offset 0x38）

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	27'h0	Reserved

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
4	DACFF_OP_MODE_EN	R/W	1'b0	DAC FIFO 操作模式。 0：普通模式，左右声道独立写各自 FIFO 1：合并模式，左右声道数据合并写入**左 FIFO** DAC FIFO 使用 8bit 模式时， 左声道数据写入 DACFF_L[7:0]， 右声道数据写入 DACFF_L[15:8]。 DAC FIFO 使用 16bit 模式时， 左声道数据写入 DACFF_L[15:0]， 右声道数据写入 DACFF_L[31:16]。 20bit，24bit 模式下不能使用合并模式。
3:2	DACFF_BITWD_R	R/W	2'h3	右声道 DAC FIFO 位宽选择。 0：8bit 有效 1：16bit 有效 2：20bit 有效 3：24bit 有效
1:0	DACFF_BITWD_L	R/W	2'h3	左声道 DAC FIFO 位宽选择。 0：8bit 有效 1：16bit 有效 2：20bit 有效 3：24bit 有效

Freqchip Confidential

25.5.12. DACFIFOThd（Offset 0x3C）

比特	名称	属性	复位值	描述
31:12	Reserved	R/W	20'h0	Reserved
11:6	DAC_FIFO_Threshold_Right	R/W	6'h20	右声道 DAC FIFO 近空阈值。 当右声道 DAC FIFO 中的数据个数 <= 触发阈值时请求阈值中断。
5:0	DAC_FIFO_Threshold_Left	R/W	6'h20	左声道 DAC FIFO 近空阈值。

Copyright© 2023 上海富芮坤微电子有限公司

				当左声道 DAC FIFO 中的数据个数 <= 触发阈值时请求阈值中断。

25.5.13. DACDataL（Offset 0x40）

比特	名称	属性	复位值	描述
31:0	DAC_data_left	R/W	32'h0	左声道 DAC FIFO。 DACFF_OP_MODE_EN==1 时，将合并数据写入左声道数据寄存器。

25.5.14. DACDataR（Offset 0x44）

比特	名称	属性	复位值	描述
31:24	Reserved	R/W	8'h0	Reserved
23:0	DAC_data_right	R/W	24'h0	右声道 DAC FIFO。 右声道数据寄存器。

25.5.15. DACDmaEn（Offset 0x48）

比特	名称	属性	复位值	描述
31:2	Reserved	R/W	30'h0	Reserved
1	DMA_DAC_R_EN	R/W	1'b0	右声道 DMA 使能
0	DMA_DAC_L_EN	R/W	1'b0	左声道 DMA 使能

25.5.16. DACDmaThd（Offset 0x4C）

比特	名称	属性	复位值	描述
31:0	Reserved	R/W	32'h0	Reserved
11:6	DAC_DMA_Threshold_Right	R/W	6'h20	右声道 DMA 触发阈值。 当右声道 DAC FIFO 中的数据

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

比特	名称	属性	复位值	描述
				个数 <= 触发阈值时请求 DMA。
5:0	DAC_DMA_Threshold_Left	R/W	6'h20	左声道 DMA 触发阈值。 当左声道 DAC FIFO 中的数据个数 <= 触发阈值时请求 DMA。

25.5.17. DACIntEn（Offset 0x50）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	26'h0	Reserved
5	dac_fifo_r_almost_empty_int_en	R/W	1'b0	右声道 DAC FIFO 近空中断使能。
4	dac_fifo_l_almost_empty_int_en	R/W	1'b0	左声道 DAC FIFO 近空中断使能。
3	dac_fifo_r_empty_int_en	R/W	1'b0	右声道 DAC FIFO 空中断使能。
2	dac_fifo_l_empty_int_en	R/W	1'b0	左声道 DAC FIFO 空中断使能。
1	dac_fifo_r_full_int_en	R/W	1'b0	右声道 DAC FIFO 满中断使能。
0	dac_fifo_l_full_int_en	R/W	1'b0	左声道 DAC FIFO 满中断使能。

25.5.18. DACIntRawStatus（Offset 0x54）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	26'h0	Reserved
5	dac_fifo_r_almost_empty_int_raw_sts	R/W	1'b1	右声道 DAC FIFO 近空原始状态。
4	dac_fifo_l_almost_empty_int_raw_sts	R/W	1'b1	左声道 DAC FIFO 近空原始状态。
3	dac_fifo_r_empty_int_raw_sts	R/W	1'b1	右声道 DAC FIFO 空原始状态。
2	dac_fifo_l_empty_int_raw_sts	R/W	1'b1	左声道 DAC FIFO 空原始状态。
1	dac_fifo_r_full_int_raw_sts	R/W	1'b0	右声道 DAC FIFO 满原始状态。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

0	dac_fifo_l_full_int_raw_sts	R/W	1'b0	左声道 DAC FIFO 满原始状态。

25.5.19. DACIntStatus（Offset 0x58）

比特	名称	属性	复位值	描述
31:6	Reserved	R/W	26'h0	Reserved
5	dac_fifo_r_almost_empty_int_sts	R/W	1'b0	右声道 DAC FIFO 近空中断状态。
4	dac_fifo_l_almost_empty_int_sts	R/W	1'b0	左声道 DAC FIFO 近空中断状态。
3	dac_fifo_r_empty_int_sts	R/W	1'b0	右声道 DAC FIFO 空中断状态。
2	dac_fifo_l_empty_int_sts	R/W	1'b0	左声道 DAC FIFO 空中断状态。
1	dac_fifo_r_full_int_sts	R/W	1'b0	右声道 DAC FIFO 满中断状态。
0	dac_fifo_l_full_int_sts	R/W	1'b0	左声道 DAC FIFO 满中断状态。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司


26. 看门狗（WDT）

看门狗定时器（WDT）是一个 32 位递减计数器，使用固定的 1MHz Clock 作为时钟源，可用来检测由软件导致的系统故障。

26.1. 主要特性

- 32 位向下计数器。
- 固定的 1MHz 时钟

26.2. 结构框图



Freqchip Confidential

26.3. WDT 寄存器

26.3.1. WDT 寄存器映像

WDT 基地址：0xE007_0000

偏移	寄存器	寄存器描述
0x00	WDT_CR	看门狗控制寄存器
0x08	WDT_CCVR	看门狗当前计数值寄存器
0x0C	WDT_CRR	看门狗喂狗寄存器

Copyright© 2023 上海富芮坤微电子有限公司

偏移	寄存器	寄存器描述
0x10	WDT_STAT	看门狗中断状态寄存器
0x14	WDT_EOI	看门狗中断状态清除寄存器
0x20	WDT_CNT	看门狗初值寄存器

26.3.2. WDT_CR（Offset 0x00）

比特	名称	属性	复位值	描述
31:5	Reserved	R/W	27'h0	Reserved
4:2	RPL	R/W	3'b0	复位脉冲长度。 0：2 clock cycles 1：4 clock cycles 2：8 clock cycles 3：16 clock cycles 4：32 clock cycles 5：64 clock cycles 6：128 clock cycles 7：256 clock cycles
1	RMOD	R/W	1'b0	看门狗模式选择。 0：mode0 递减计数到 0 时，产生系统复位。 1：mode1 第一次递减计数到 0 时，产生一次中断请求，清除中断则重新计数。否则在第二次递减计数到 0 时，产生系统复位
0	WDT_EN	R/W	1'b0	看门狗计数使能。 0：disable 1：enable

26.3.3. WDT_CCVR（Offset 0x08）

比特	名称	属性	复位值	描述
31:0	CCVR	R/W	32'h0	看门狗当前计数值。

Freqchip Confidential

26.3.4. WDT_CRR（Offset 0x0C）

比特	名称	属性	复位值	描述
31:8	Reserved	R/W	24'h0	Reserved
7:0	CRR	W	8'h0	写 0x76 喂狗。

26.3.5. WDT_STAT（Offset 0x10）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h0	Reserved
0	STAT	R	1'b0	看门狗中断状态。 0：inactive 1：active

26.3.6. WDT_EOI（Offset 0x14）

比特	名称	属性	复位值	描述
31:1	Reserved	R/W	31'h0	Reserved
0	EOI	R	1'b0	读寄存器清中断状态。

26.3.7. WDT_CNT（Offset 0x20）

比特	名称	属性	复位值	描述
31:0	CNT	R/W	32'h0	看门狗初始计数值。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

联系信息

公司：上海富芮坤微电子有限公司

地址：中国(上海)自由贸易试验区碧波路 912 弄 8 号 501-A 室

电话：+86-21-5027-0080

Website: www.freqchip.com

Sales Email: sales@freqchip.com

本文档的所有部分，其著作产权归上海富芮坤微电子有限公司（简称富芮坤）所有，未经富芮坤授权许可，任何个人及组织不得复制、转载、仿制本文档的全部或部分。富芮坤保留在不另行通知的情况下随时对产品或本文档进行更改、修正、增强的权利。购买者应在订购前获得富芮坤产品的最新相关资料。

Freqchip Confidential

附录 I

表格 0-1 PortA_L 功能复用

引脚 / 功能	PA0	PA1	PA2	PA3	PA4	PA5	PA6	PA7
0x0	GPIO_A0	GPIO_A1	GPIO_A2	GPIO_A3	GPIO_A4	GPIO_A5	GPIO_A6	GPIO_A7
0x1	UART0_RXD	UART0_TXD	UART0_CTS	UART0_RTS	UART1_RXD	UART1_TXD	UART1_CTS	UART1_RTS
0x2	SPIM0_SCLK	SPIM0_CSN	SPIM0_MOSI	SPIM0_MISO	SPIS0_SCLK	SPIS0_CSN	SPIS0_MOSI	SPIS0_MISO
0x3	I2C0_SCK	I2C0_SDA	I2C0_SCK	I2C0_SDA	I2C1_SCK	I2C1_SDA	I2C0_SCK	I2C0_SDA
0x4	PWM0_0	PWM0_1	PWM0_2	PWM0_3	PWM0_4	PWM0_5	PWM0_6	PWM0_7
0x5	MCAN2_RX	MCAN2_TX	MCAN3_RX	MCAN3_TX	MCAN0_RX	MCAN0_TX	MCAN1_RX	MCAN1_TX
0x6								
0x7						SPIMX8_0_DQS	SPIMX8_0_CLK	SPIMX8_0_CSN
0x8								
0x9					USB_DP	USB_DM	USB_DP	USB_DM
0xA								
0xB								
0xC							SPDIF_OUT	SPDIF_IN
0xD								
0xE								
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-2 PortA_H 功能复用

引脚 / 功能	PA8	PA9	PA10	PA11	PA12	PA13	PA14	PA15
0x0	GPIO_A8	GPIO_A9	GPIO_A10	GPIO_A11	GPIO_A12	GPIO_A13	GPIO_A14	GPIO_A15
0x1	UART2_RXD	UART2_TXD	UART2_CTS	UART2_RTS	UART1_RXD	UART1_TXD	UART1_CTS	UART1_RTS
0x2	SPIM0_SCLK	SPIM0_CSN	SPIM0_MOSI	SPIM0_MISO	SPIS0_SCLK	SPIS0_CSN	SPIS0_MOSI	SPIS0_MISO
0x3	I2C0_SCK	I2C0_SDA			I2C0_SCK	I2C0_SDA	I2C0_SCK	I2C0_SDA
0x4	PWM0_8	PWM0_9	PWM0_10	PWM0_11	PWM0_12	PWM0_13	PWM0_14	PWM0_15
0x5	MCAN2_RX	MCAN2_TX	MCAN3_RX	MCAN3_TX	MCAN0_RX	MCAN0_TX	MCAN1_RX	MCAN1_TX
0x6								
0x7	SPIMX8_0_IO0	SPIMX8_0_IO1	SPIMX8_0_IO2	SPIMX8_0_IO3	SPIMX8_0_IO4	SPIMX8_0_IO5	SPIMX8_0_IO6	SPIMX8_0_IO7
0x8	Display_CSX DSPLRGB_DEN DSPLSPI_CS	DSPL8080_WRX DSPL6800_R/W DSPLRGB_CLK DSPLSPI_CLK	DSPL8080_RDX DSPL6800_EN DSPLRGB_HSYNC DSPLSPI_CLK	DSPL_DCX DSPLRGB_VSYNC DSPLSPI_CS	DSPL_D0	DSPL_D1	DSPL_D2	DSPL_D3
0x9								
0xA			PDM0_SCK	PDM0_SDA			PDM0_SCK	PDM0_SDA
0xB								
0xC							SPDIF_OUT	SPDIF_IN
0xD								
0xE						DVP_PCLK	DVP_VSYNC	DVP_HSYNC
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-3 PortB_L 复用功能

引脚 / 功能	PB0	PB1	PB2	PB3	PB4	PB5	PB6	PB7
0x0	GPIO_B0	GPIO_B1	GPIO_B2	GPIO_B3	GPIO_B4	GPIO_B5	GPIO_B6	GPIO_B7
0x1	UART2_RXD	UART2_TXD	UART2_CTS	UART2_RTS	UART3_RXD	UART3_TXD	UART3_CTS	UART3_RTS
0x2	SPIM0_SCLK	SPIM0_CSN	SPIM0_MOSI	SPIM0_MISO	SPIS0_SCLK	SPIS0_CSN	SPIS0_MOSI	SPIS0_MISO
0x3	I2C1_SCK	I2C1_SDA	I2C0_SCK	I2C0_SDA	I2C0_SCK	I2C0_SDA	I2C1_SCK	I2C1_SDA
0x4	PWM0_0	PWM0_1	PWM0_2	PWM0_3	PWM0_4	PWM0_5	PWM0_6	PWM0_7
0x5	MCAN2_RX	MCAN2_TX	MCAN3_RX	MCAN3_TX	MCAN0_RX	MCAN0_TX	MCAN1_RX	MCAN1_TX
0x6							SDIOH0_CLK	SDIOH0_CMD
0x7	SPIMX8_0_SCLK	SPIMX8_0_CSN	SPIMX8_0_IO0	SPIMX8_0_IO1	SPIMX8_0_IO2	SPIMX8_0_IO3	SPIMX8_0_SCLK	SPIMX8_0_CSN
0x8	DSPL_D4	DSPL_D5	DSPL_D6	DSPL_D7	DSPL_D8	DSPL_D9	DSPL_D10	DSPL_D11
0x9								
0xA			PDM0_SCK	PDM0_SDA			PDM1_SCK	PDM1_SDA
0xB	I2S0_SCLK	I2S0_LRCK	I2S0_DOUT	I2S0_IN				
0xC			SPDIF_OUT	SPDIF_IN				
0xD								
0xE	DVP_D0	DVP_D1	DVP_D2	DVP_D3	DVP_D4	DVP_D5	DVP_D6	DVP_D7
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-4 PortB_H 复用功能

引脚 / 功能	PB8	PB9	PB10	PB11	PB12	PB13	PB14	PB15
0x0	GPIO_B8	GPIO_B9	GPIO_B10	GPIO_B11	GPIO_B12	GPIO_B13	GPIO_B14	GPIO_B15
0x1	UART2_RXD	UART2_TXD	UART2_CTS	UART2_RTS	UART3_RXD	UART3_TXD	UART3_CTS	UART3_RTS
0x2	SPIM0_SCLK	SPIM0_CSN	SPIM0_MOSI	SPIM0_MISO	SPIS0_SCLK	SPIS0_CSN	SPIS0_MOSI	SPIS0_MISO
0x3	I2C0_SCK	I2C0_SDA	I2C0_SCK	I2C0_SDA	I2C1_SCK	I2C1_SDA	I2C0_SCK	I2C0_SDA
0x4	PWM0_8	PWM0_9	PWM0_10	PWM0_11	PWM0_12	PWM0_13	PWM0_14	PWM0_15
0x5	MCAN0_RX	MCAN0_TX	MCAN1_RX	MCAN1_TX	SPIMX8_0_IO4	SPIMX8_0_IO5	SPIMX8_0_IO6	SPIMX8_0_IO7
0x6	SDIOH0_DAT0	SDIOH0_DAT1	SDIOH0_DAT2	SDIOH0_DAT3	SDIOH0_DAT4	SDIOH0_DAT5	SDIOH0_DAT6	SDIOH0_DAT7
0x7	SPIMX8_0_IO4	SPIMX8_0_IO5	SPIMX8_0_IO6	SPIMX8_0_IO7	SPIMX8_0_DQS			
0x8	DSPL_D12	DSPL_D13	DSPL_D14	DSPL_D15	Display_CSX DSPLRGB_DEN DSPLSPI_CS	DSPL8080_WRX DSPL6800_R/W DSPLRGB_CLK DSPLSPI_CLK	DSPL8080_RDX DSPL6800_EN DSPLRGB_HSYNC DSPLSPI_CLK	DSPL_DCX DSPLRGB_VSYNC DSPLSPI_CS
0x9			CM33_SWCK	CM33_SWD	OSPI_SCLK	OSPI_CS	OSPI_DQS	OSPI_IO7
0xA			PDM1_SCK	PDM1_SDA			PDM1_SCK	PDM1_SDA
0xB	I2S1_SCLK	I2S1_LRCK	I2S1_DOUT	I2S1_DIN				
0xC			SPDIF_OUT	SPDIF_IN	QSPI1_SCLK	QSPI1_IO0	QSPI1_IO3	QSPI1_IO2
0xD								
0xE	DVP_D8	DVP_D9	DVP_D10	DVP_D11				
0xF								

注：PB12 ~ PC15 为 1.8V 电压域。

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-5 PortC_L 复用功能

引脚 / 功能	PC0	PC1	PC2	PC3	PC4	PC5	PC6	PC7
0x0	GPIO_C0	GPIO_C1	GPIO_C2	GPIO_C3	GPIO_C4	GPIO_C5	GPIO_C6	GPIO_C7
0x1	UART2_RXD	UART2_TXD	UART2_CTS	UART2_RTS	UART3_RXD	UART3_TXD	UART3_CTS	UART3_RTS
0x2	SPIM0_SCLK	SPIM0_CSN	SPIM0_MOSI	SPIM0_MISO	SPIS0_SCLK	SPIS0_CSN	SPIS0_MOSI	SPIS0_MISO
0x3	I2C1_SCK	I2C1_SDA	I2C2_SCK	I2C2_SDA	I2C2_SCK	I2C2_SDA	I2C1_SCK	I2C1_SDA
0x4	PWM1_0	PWM1_1	PWM1_2	PWM1_3	PWM1_4	PWM1_5	PWM1_6	PWM1_7
0x5	SPIMX8_0_IO0	SPIMX8_0_IO1	SPIMX8_0_IO2	SPIMX8_0_IO3	SPIMX8_0_SCLK	SPIMX8_0_CSN	SPIMX8_0_DQS	
0x6	SDIOH0_DAT0	SDIOH0_DAT1	SDIOH0_DAT2	SDIOH0_DAT3	SDIOH0_CLK	SDIOH0_CMD	SDIOH0_DAT4	SDIOH0_DAT5
0x7						SPIMX8_1_DQS	SPIMX8_1_IO4	SPIMX8_1_IO5
0x8	DSPL_D0	DSPL_D1	DSPL_D2	DSPL_D3	DSPL_D4	DSPL_D5	DSPL_D6	DSPL_D7
0x9	OSPI_IO6	OSPI_IO5	OSPI_IO1	OSPI_IO3	OSPI_IO4	OSPI_IO2	OSPI_IO0	
0xA			PDM1_SCK	PDM1_SDA			PDM1_SCK	PDM1_SDA
0xB	I2S1_SCLK	I2S1_FRM	I2S1_DOUT	I2S1_DIN				
0xC	QSPI1_IO1	QSPI1_CSN	SPDIF_OUT	SPDIF_IN				
0xD	CDC_I2S_CLK	CDC_I2S_FRM		CDC_I2S_DIN	CDC_PWMLP	CDC_PWMLN	CDC_PWMRP	CDC_PWMRN
0xE								
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-6 PortC_H 复用功能

引脚 / 功能	PC8	PC9	PC10	PC11	PC12	PC13	PC14	PC15
0x0	GPIO_C8	GPIO_C9	GPIO_C10	GPIO_C11	GPIO_C12	GPIO_C13	GPIO_C14	GPIO_C15
0x1	UART4_RXD	UART4_TXD	UART4_CTS	UART4_RTS	UART5_RXD	UART5_TXD	UART5_CTS	UART5_RTS
0x2	SPIM1_SCLK	SPIM1_CSN	SPIM1_MOSI	SPIM1_MISO	SPIM1_SCLK	SPIM1_CSN	SPIM1_MOSI	SPIM1_MISO
0x3	I2C2_SCK	I2C2_SDA	I2C2_SCK	I2C2_SDA	I2C1_SCK	I2C1_SDA	I2C2_SCK	I2C2_SDA
0x4	PWM1_8	PWM1_9	PWM1_10	PWM1_11	PWM1_12	PWM1_13	PWM1_14	PWM1_15
0x5	SPIS1_SCLK	SPIS1_CSN	SPIS1_IO0	SPIS1_IO1	SPIS1_IO2	SPIS1_IO3	MCAN1_RX	MACN1_TX
0x6	SDIOH0_DAT6	SDIOH0_DAT7	SDIOH0_CLK	SDIOH0_CMD	SDIOH0_DAT0	SDIOH0_DAT1	SDIOH0_DAT2	SDIOH0_DAT3
0x7	SPIMX8_1_IO6	SPIMX8_1_IO7	SPIMX8_1_SCLK	SPIMX8_1_CSN	SPIMX8_1_IO0	SPIMX8_1_IO1	SPIMX8_1_IO2	SPIMX8_1_IO3
0x8	DSPL_D8	DSPL_D9	DSPL_D10	DSPL_D11	DSPL_D12	DSPL_D13	DSPL_D14	DSPL_D15
0x9								
0xA			PDM1_SCK	PDM1_SDA			PDM1_SCK	PDM1_SDA
0xB	I2S1_SCLK	I2S1_FRM	I2S1_DOUT	I2S1_IN	I2S0_SCLK	I2S0_FRM	I2S0_DOUT	I2S0_IN
0xC			QSPI0_SCLK	QSPI0_IO0	QSPI0_IO3	QSPI0_IO2	QSPI0_IO1	QSPI0_CSN
0xD	CDC_PWMCLK	CDC_I2S_MCLKI	CDC_I2S_MCLKO	CDC_PWMLP	CDC_PWMLN	CDC_PWMRP	CDC_PWMRN	CDC_PWMCLK
0xE								
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-7 PortD_L 复用功能

引脚 / 功能	PD0	PD1	PD2	PD3	PD4	PD5	PD6	PD7
0x0	GPIO_D0	GPIO_D1	GPIO_D2	GPIO_D3	GPIO_D4	GPIO_D5	GPIO_D6	GPIO_D7
0x1	UART4_RXD	UART4_TXD	UART4_CTS	UART4_RTS	UART5_RXD	UART5_TXD	UART5_CTS	UART5_RTS
0x2	SPIM1_SCLK	SPIM1_CSN	SPIM1_MOSI	SPIM1_MISO				
0x3	I2C2_SCK	I2C2_SDA	I2C1_SCK	I2C1_SDA	I2C2_SCK	I2C2_SDA	I2C2_SCK	I2C2_SDA
0x4	PWM1_0	PWM1_1	PWM1_2	PWM1_3	PWM1_4	PWM1_5	PWM1_6	PWM1_7
0x5	MCAN0_RX	MCAN0_TX	MCAN1_RX	MCAN1_TX	SPIS1_SCLK	SPIS1_CSN	SPIS1_IO0	SPIS1_IO1
0x6	SDIOH0_CLK	SDIOH0_CMD	SDIOH0_DAT4	SDIOH0_DAT5	SDIOH0_DAT6	SDIOH0_DAT7	SDIOH0_DAT0	SDIOH0_DAT1
0x7	SPIMX8_1_SCLK	SPIMX8_1_CSN	SPIMX8_1_IO0	SPIMX8_1_IO1	SPIMX8_1_IO2	SPIMX8_1_IO3	SPIMX8_1_IO4	SPIMX8_1_IO5
0x8	DSPL_D0	DSPL_D1	DSPL_D2	DSPL_D3	DSPL_D4	DSPL_D5	DSPL_D6	PDSPL_D7
0x9								
0xA			PDM1_SCK	PDM1_SDA			PDM1_SCK	PDM1_SDA
0xB	I2S1_SCLK	I2S1_FRM	I2S1_DOUT	I2S1_DIN				
0xC			SPDIF_OUT	SPDIF_IN				
0xD	CDC_I2S_CLK	CDC_I2S_FRM		CDC_I2S_DIN	CDC_PWMLP	CDC_PWMLN	CDC_PWMRP	CDC_PWMRN
0xE	DVP_D0	DVP_D1	DVP_D2	DVP_D3	DVP_D4	DVP_D5	DVP_D6	DVP_D7
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-8 PortD_H 复用功能

引脚 / 功能	PD8	PD9	PD10	PD11	PD12	PD13	PD14	PD15
0x0	GPIO_D8	GPIO_D9	GPIO_D10	GPIO_D11	GPIO_D12	GPIO_D13	GPIO_D14	GPIO_D15
0x1	UART4_RXD	UART4_TXD	UART4_CTS	UART4_RTS	UART5_RXD	UART5_TXD	UART5_CTS	UART5_RTS
0x2	SPIM1_SCLK	SPIM1_CSN	SPIM1_MOSI	SPIM1_MISO				
0x3	I2C1_SCK	I2C1_SDA	I2C2_SCK	I2C2_SDA	I2C2_SCK	I2C2_SDA	I2C1_SCK	I2C1_SDA
0x4	PWM1_8	PWM1_9	PWM1_10	PWM1_11	PWM1_12	PWM1_13	PWM1_14	PWM1_15
0x5	SPIS1_IO2	SPIS1_IO3	SPIS1_SCLK	SPIS1_CSN	MCAN0_RX	MCAN0_TX	MCAN1_RX	MCAN1_TX
0x6	SDIOH0_DAT2	SDIOH0_DAT3	SDIOH0_CLK	SDIOH0_CMD	SDIOH0_DAT4	SDIOH0_DAT5	SDIOH0_DAT6	SDIOH0_DAT7
0x7	SPIMX8_1_IO6	SPIMX8_1_IO7	SPIMX8_1_DQS					
0x8	Display_CSX DSPLRGB_DEN DSPLSPI_CS	DSPL8080_WRX DSPL6800_R/W DSPLRGB_CLK DSPLSPI_CLK	DSPL8080_RDX DSPL6800_EN DSPLRGB_HSYNC DSPLSPI_CLK	DSPL_DCX DSPLRGB_VSYNC DSPLSPI_CS	DSPL_D8	DSPL_D9	DSPL_D10	DSPL_D11
0x9					USB_DP	USB_DM	USB_DP	USB_DM
0xA			PDM1_SCK	PDM1_SDA			PDM1_SCK	PDM1_SDA
0xB	I2S0_SCLK	I2S0_FRM	I2S0_DOUT	I2S0_DIN	I2S1_SCLK	I2S1_FRM	I2S1_DOUT	I2S1_DIN
0xC			SPDIF_OUT	SPDIF_IN			SPDIF_OUT	SPDIF_IN
0xD	CDC_PWMCLK	CDC_I2S_MCLKI	CDC_I2S_MCLKO	CDC_PWMLP	CDC_PWMLN	CDC_PWMRP	CDC_PWMRN	CDC_PWMCLK
0xE	DVP_D8	DVP_D9	DVP_D10	DVP_D11				
0xF								

注：PD11~PD15 可做 SARADC 外部模拟输入

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-9 PortE_L 复用功能

引脚 / 功能	PE0	PE1	PE2	PE3	PE4	PE5	PE6	PE7
0x0	GPIO_E0	GPIO_E1	GPIO_E2	GPIO_E3	GPIO_E4	GPIO_E5	GPIO_E6	GPIO_E7
0x1	UART3_RXD	UART3_TXD	UART3_CTS	UART3_RTS	UART4_RXD	UART4_TXD	UART4_CTS	UART4_RTS
0x2	SPIM1_SCLK	SPIM1_CSN	SPIM1_MOSI	SPIM1_MISO				
0x3	I2C2_SCK	I2C2_SDA	I2C1_SCK	I2C1_SDA	I2C2_SCK	I2C2_SDA	I2C2_SCK	I2C2_SDA
0x4	PWM0_0	PWM0_1	PWM0_2	PWM0_3	PWM0_4	PWM0_5	PWM0_6	PWM0_7
0x5	MCAN2_RX	MCAN2_TX	MCAN3_RX	MCAN3_TX	SPIS1_SCLK	SPIS1_CSN	SPIS1_IO0	SPIS1_IO1
0x6	SDIOH0_CLK	SDIOH0_CMD	SDIOH0_DAT0	SDIOH0_DAT1	SDIOH0_DAT2	SDIOH0_DAT3	SDIOH0_DAT4	SDIOH0_DAT5
0x7	SPIMX8_1_IO0	SPIMX8_1_IO1	SPIMX8_1_IO2	SPIMX8_1_IO3	SPIMX8_1_SCLK	SPIMX8_1_CSN	SPIMX8_1_IO4	SPIMX8_1_IO5
0x8	DSPL_D12	DSPL_D13	DSPL_D14	DSPL_D15	DSPL_D16	DSPL_D17	DSPL_D18	DSPL_D19
0x9								
0xA	PDM0_SCK	PDM0_SDA			PDM0_SCK	PDM0_SDA		
0xB	I2S0_SCLK	I2S0_FRM	I2S0_DOUT	I2S0_DIN	I2S1_SCLK	I2S1_FRM	I2S1_DOUT	I2S1_DIN
0xC	SPDIF_OUT	SPDIF_IN						
0xD	CDC_PWMLP	CDC_PWMLN	CDC_PWMRP	CDC_PWMRN	CDC_PWMCLK		CDC_PWMLP	CDC_PWMLN
0xE	DVP_PCLK	DVP_VSYNC	DVP_HSYNC					
0xF								

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

表格 0-10 PortE_H 复用功能

引脚 / 功能	PE8	PE9	PE10	PE11
0x0	GPIO_E8	GPIO_E9	GPIO_E10	GPIO_E11
0x1	UART0_RXD	UART0_TXD	UART0_CTS	UART0_RTS
0x2	SPIM1_SCLK	SPIM1_CSN	SPIM1_MOSI	SPIM1_MISO
0x3	I2C1_SCK	I2C1_SDA	I2C2_SCK	I2C2_SDA
0x4	PWM0_8	PWM0_9	PWM0_10	PWM0_11
0x5	SPIS1_IO2	SPIS1_IO3	SPIS1_SCLK	SPIS1_CSN
0x6	SDIOH0_DAT6	SDIOH0_DAT7		
0x7	SPIMX8_1_IO6	SPIMX8_1_IO7	SPIMX8_1_DQS	
0x8	DSPL_D20	DSPL_D21	DSPL_D22	DSPL_D23
0x9	USB_DP	USB_DM	USB_DP	USB_DM
0xA	PDM0_SCK	PDM0_SDA		
0xB	I2S0_SCLK	I2S0_FRM	I2S0_DOUT	I2S0_DIN
0xC	SPDIF_OUT	SPDIF_IN		
0xD	CDC_PWMRP	CDC_PWMRN	CDC_PWMCLK	
0xE				
0xF				

Freqchip Confidential

Copyright© 2023 上海富芮坤微电子有限公司

附录 II


表格 0-1 PMU IO 功能

功能 / 引脚	Func
PMU_IO0	PMU_IO0 & AD_KEY0 & SARADC
PMU_IO1	PMU_IO1 & AD_KEY1 & SARADC
PMU_IO2	PMU_IO2 & SARADC
PMU_IO3	PMU_IO3 & SARADC
PMU_IO4	PMU_IO4 & SARADC
PMU_IO5	PMU_IO5
PMU_IO6	PMU_IO6
PMU_IO7	PMU_IO7

Freqchip Confidential


Copyright© 2023 上海富芮坤微电子有限公司


附录 III





Confidential
Freqchip

Copyright© 2023 上海富芮坤微电子有限公司









Confidential
Freqchip

Copyright© 2023 上海富芮坤微电子有限公司