

2025년 2학기

전자회로2 설계 결과 보고서

제목 : Multistage Amplifier Design

제출일: 2025년 11월 26일

팀원 : 전자공학과 	-최종 보고서 작성 -회로 설계
팀원 : 차상훈 전자공학과 	-최종 보고서 작성 -회로 설계

1. 설계 배경

A. 설계 작품의 독창성/창의성

<multistage Amp>

- Differential input/single-ended output type (final stage)
- 3-dB bandwidth: 100 Hz ~ 100 kHz
- Input resistance $R_{in} \geq 100 \text{ k}\Omega$
- Load resistor $R_L \leq 100 \Omega$
- Overall voltage gain $A_{VM} \geq 50 \text{ dB}$
- Total power dissipation $\leq 500 \text{ [mW]}$


2 stage 안에 $A_{vm}=51\text{dB}$ 를 달성했으며 해당 조건 bandwidth 안에서 R_{in} 이 해당 조건을 만족하였다. 특히 second stage로 current load를 mirror로 인가할 때 gain을 키우기 위해 MOS 간의 폭 W의 차이가 크도록 하여 공급되는 전류가 second stage에서 I_{ref} 의 4배가 되도록 구현했다. C_{gd} 로 인한 R_{in} 감소 효과는 first stage에서 miller compensation capacitor를 달아 극복했으며 동시에 dominant pole로 동작하도록 했다. total power dissipation은 조건 500mW보다 현저히 낮은 72mW에서 구현하였다.

B. 기대효과


1. 주어진 조건보다 훨씬 저전력으로 구현했기 때문에 small signal을 증폭할 때 높은 효율을 기대할 수 있다.
2. 고주파에서 R_{in} 을 조건에 부합하도록 했기 때문에 R_{sig} 가 입력단에 존재할 때 영향을 최소화하며 signal의 손실 없이 온전히 전달할 여건이 충분할 것으로 보인다.
3. stage로 간단한 구조를 구현했기 때문에 제작 및 설계 시 수정 및 보완, 재사용이 용이하며 작은 R_L 값(100Ω)으로 충분한 gain을 얻을 수 있다.

2. 설계 결과

A. 개념도 또는 각 회로도 동작 설명



<전체 회로>



<stage 1>


먼저 first stage는 fully-NMOS differential amplifier with resistive loads+tail current mirror 구조이다. 기준 전류 Iref는 M3-M4를 통해 current mirror로 공급된다.

입력부는 AC coupling된 differential input을 받으며 각각 C1, C2를 거쳐 M1, M2 게이트에 연결되어 있다. R_G는 MOS gate의 bias를 설정하여 MOS의 bias point를 설정하게 된다. 따라서 DC bias는 R_G를 통해 흐르며 AC 신호에는 간섭을 주지 않는다.

두 NMOS transistor는 180도 위상이 반전된 AC input을 받아 이에 따라 전류 분배가 결정되며 전류의 총량은 current mirror로(전류 mirror 비는 1:1) 공급되는 1.2mA가 된다.

R_D1, R_D2는 M1, M2에 연결된 load resistor이며 differential mode gain을 결정하게 된다.

vout과 vout 노드 사이 C_m은 MOS 소자의 기생 커패시터 C_gd로 인한 고주파에서의 R_in 감소를 보상하는 동시에 100kHz 대역에서 pole을 제공하는 역할을 한다.




M1, M2에 흐르는 전류는 0.6mA인 것을 바탕으로 $I_D = 1/2 k_n (V_{ov})^2$ 식에서 소자에 걸리는 V_{gs} 가 약 1.1V인 것을 확인했으며 이를 바탕으로 적절한 R_G 값을 설정했다.

DC operating point: $V(vg) = 4.4444447V$

DC operating point: $V(vs) = 3.3578579V$


드레인 노드의 전압은 R_D 와 흐르는 전류 0.6mA에 의해 V_{DD} 로부터 3V 전압 강하가 발생해 7V로 정해진다. 최선의 동작점 Q를 가지는 V_{ds} 를 인가하기 위해 $(V_{DD} + V_{ov})/2 =$ 약 5V를 최선의 동작점으로 정의한 후 이를 인가하기 위해 V_s 를 $7-5=2V$ 로 잡는다. 따라서 아래쪽 bias 저항이 걸어야 하는 총 전압은 $2 + V_{gs} =$ 약 3V이므로 bias 저항의 위아래 비는 7:3이 가장 적절한 값이라 판단했다. 따라서 처음엔 bias 저항을 1.5Meg, 0.7Meg로 설정했으나, 이후에 R_{in} 의 조건충족을 위해 아래 bias 저항을 1.2Meg까지 올리게 되었다.



First stage gain $A_{vm}=36dB$ (AC analysis)

첫째 단 시뮬레이션 결과는 $A_{vm} = 36dB$ 로 측정되었다. 첫 stage의 gain은 $g_m R_D$ 로, $g_m = kn * V_{ov}$ 를 통해 직접 계산할 수 있다. 파라미터로부터 $kn = 0.16A/V^2$, $I_D = 0.6mA$ 이므로 $g_m = \sqrt{2knI_D} = 13.86mS$ 임을 알 수 있다. $A_{vm} = g_m R_D = 69$, $A_{vm}[dB] = 20 \log_{10} 69 \approx 36 dB$ 이므로 이론에 부합하는 시뮬레이션 결과가 나왔음을 확인할 수 있다.

요약하면 first stage는 differential input을 받아 두 입력의 차이를 증폭하는 전형적인 differential amplifier이며 tail current에 의해 active load에 흐르는 전류가 control되고 있다.



<stage 2>

위 회로는 stage2의 회로이다. 원래는 stage1회로의 output이 M7, M8 mosfet의 gate input으로 들어가지만 설명을 위해 다음과 같이 임의로 설정했다. V1, V2는 AC전압을 인가하기 위해, C3, C4는 stage1의 DC성분을 차단하기 위해 사용했다. DC input은 VDD와 저항 R_G5, R_G6, R_G7, R_G8을 사용해 전압 분배해주면서 인가해 주었다. Stage2의 회로는 current-mirror active load를 사용한 differential amplifier(differential input/single-ended output)이다. R_D를 사용하는 대신 PMOS M5, M6를 사용해 그 역할을 대신했다.




그림 1




그림 2

그림1과 같이 R_D를 사용할 경우 Q1의 전류 신호가 전달이 되지 않아 gain의 손실이 발생한다. 그림2와 같이 저항 대신 Q1, Q2와 같이 PMOS를 사용하고 tail current를 사용하면 Q1의 전류 신호가 전달되어 differential gain이 손실되는 것을 방지할 수 있다.

두번째 stage도 첫 stage단계에서 했던 것처럼 전류, biasing전압, 저항의 값을 바꾸어 가면서 알맞은 biasing점을 찾았다.

This is node M6_d. DC operating point: V(m6_d) = 8.8775396V

This is node M6_g. DC operating point: V(m6_g) = 8.8775396V

This is node M6_s. DC operating point: V(m6_s) = 10V

$$V_{sd} = V_s - V_d = 1.1225V$$

$$V_{sg} = V_s - V_g = 1.1225V$$

$$V_{ov} = V_{sg} - |V_{th}| = 1.12 - 1 = 0.12V$$

V_{sd}가 V_{ov}보다 크므로 M5, M6 MOSFET이 saturation영역에서 동작하는 것을 알 수 있다.

This is node M8_d. DC operating point: $V(m8_d) = 8.8775396V$

This is node M8_g. DC operating point: $V(m8_g) = 4.4444447V$


This is node M8_s. DC operating point: $V(m8_s) = 3.3578467V$

$$V_{ds} = V_d - V_s = 5.5197V$$

$$V_{gs} = V_g - V_s = 1.0866V$$

$$V_{ov} = V_{gs} - V_{th} = 1.0866 - 1 = 0.0866V$$


V_{ds} 가 V_{ov} 보다 크므로 M7, M8 MOSFET이 saturation 영역에서 동작하는 것을 알 수 있다.




회로 시뮬레이션 결과 다음과 같이 stage 2의 gain은 약 15dB 정도로 측정되었다. 이는 직접 계산해서 확인할 수 있다. 회로의 전체 gain은 $g_m(8)(R_{out}||R_L)$ 이다. 먼저 g_m 값은 I_D , V_{ov} 값을 이용해 구할 수 있다. $I_D \approx 2.4mA$, $V_{ov} = V_{gs} - V_{th} = 0.0866V$, $g_m = \frac{2I_D}{V_{ov}} \approx 55ms$

위 회로에서 R_{out} 은 MOSFET M6의 R_{ds} 와 M8의 R_{ds} 의 병렬로 $6M||6M = 3M\Omega$ 이다. 최종적으로 저항은 다음과 같다. $R_{out}||R_L \approx 100$ 이다. 최종적으로 gain은 $A_{vm} = g_m(R_{out}||R_L) = 5.5 \approx 14.8dB$ 로 시뮬레이션 결과와 일치하는 것을 확인했다.


B. 회로 시뮬레이션 결과




Transient analysis(Vin_max = 200µV, Vout_max = 72.15mV)



AC analysis (Midband = 100 ~ 100KHz / 3dB frequency: 100, 100kHz / A_vm = 51.195dB)



AC analysis (R_{in} at 100kHz = 100kΩ)



Total power dissipation = 72mW

3. 결과 고찰 및 문제점

[설계 목표와 Simulation결과 비교분석 및 고찰]

요 구 조 건	Differential input/single-ended output type (final stage)	○
	3-dB Bandwidth : 100Hz ~ 100kHz	○
	Input-Output Resistance : R_{in} GEQ 100k OMEGA	○
	Load resistance $R_L \leq 100\Omega$	○
	Overall Voltage Gain : $A_{[VM]} \geq 50dB$	○
	Total power dissipation < 500 [mW] (저전력/환경적제한조건)	○

1. Biasing


DC operating point: $V(v_g) = 4.4444447V$ DC operating point: $V(v_s) = 3.3578579V$

드레인 노드의 전압은 R_D 와 흐르는 전류 0.6mA에 의해 V_{DD} 로부터 3V 전압 강하가 발생해 7V로 정해진다. 최선의 동작점 Q를 가지는 V_{ds} 를 인가하기 위해 $\frac{V_{DD}+V_{ov}}{2} \approx 5V$ 를 최선의 동작점으로 정의한 후 이에 맞추기 위해 V_s 를 7-5=2V로 잡았다. 따라서 아래쪽 bias 저항이 걸어줘야 하는 총 전압은 2+ V_{gs} =약 3V이므로 bias 저항의 위아래 비는 7:3이 가장 적절한 값이라 판단했다. 따라서 처음엔 bias 저항을 1.5Meg, 0.7Meg로 설정했으나, 이후에 R_{in} 의 조건충족을 위해 아래 bias 저항을 1.2Meg까지 올리게 되었다. 따라서 V_{ds} 가 3.7V 정도로 감소하여 동작점이 약간 아래로 이동하게 되어, gain이 일정하게 유지되는 선에서 가능한 signal의 swing폭(amplitude)은 살짝 줄어들게 되었다. Second stage biasing 또한 같은 이유와 설계 시 편의성을 위해 first stage와 동일한 방법으로 저항을 구성했다.

Analog signal 증폭을 위한 최적의 동작점을 설정했지만, input resistance가 설계 목표에 도달하지 못해서 동작점 Q를 아래로 이동시켜 R_{in} 을 맞추었으며 input resistance와 input swing 허용 범위의 trade-off가 발생했다. 또한 second stage에서 편의를 위해 biasing을 first stage와 같은 저항 구성을 사용했는데, 엄밀히 말하면 동작점 최적화가 부족했다고 볼 수 있다. stage마다 최적 동작점 Q에서 동작할 수 있도록 알맞은 bias를 인가하고 Cgd로 인한 R_{in} 감소 등 여러 영향들을 다시 고려한 zero와 pole을 설정할 수 있도록 capacitor들의 값들을 조정하면 더 좋은 회로를 구현할 수 있을 것이다.

2. Gain

First stage의 Gain을 올릴 때 조정할 수 있는 요소는 크게 2가지라 할 수 있다. 먼저 first stage에서 R_D 를 올리는 방법인데 이 방법은 파워와 head room 부족 문제로 이어질 수 있다. 다음으로 g_m 을 키우기 위해 mirror로 보내지는 I_{ref} 를 키우는 방식 또한 파워 소모와 head room을 높여야 하는 단점이 발생한다.



Second stage


따라서 Second stage에서의 gain을 키우는 방법을 생각해보았다. 여기서 MOS에 흐르는 I_D 가 커질수록 V_{gs} 가 증가, 이에 따라 g_m 값이 증가하여 gain이 증가하게 된다. 여기서 I_{ref} 를 증가시키는 것이 아닌 길이 비가 4배 차이가 나는 mos를 사용하여 current load의 전류가 4배 증가하도록 했다. (nEE3651의 폭 W_1 는 nEE3651의 폭 W_2 의 4배이다) 이 방법으로 first stage에서 공통으로 사용하고 있는 current source를 조정하지 않았으므로 first stage에 미치는 영향 없이 second stage의 gain만 효과적으로 올릴 수 있었다.

다만 이러한 구조에서 현재 amplifier의 R_{out} 이 매우 큰 상태($g_m(r_{ds}/r_{as})$)이기 때문에 R_L 을 출력단에 다는 순간 gain이 급격히 떨어지는 구조이다. 따라서 이러한 문제점을 보완하기 위해 R_{out} 이 작은 source follower를 final stage에 다는 것이 좋을 것이다.

3. 3dB-bandwidth




위 사진은 전체 회로의 gain그래프이다. 조건에 맞게 100, 100KHz에서 3db-bandwidth인 것을 확인할 수 있다. 위와 같이 나오는 이유는 각 회로의 저항과 커패시터, 그리고 MOSFET의 기생 커패시터로 인해 만들어지는 High-pass filter와 Low-pass filter로 인해 생겨난다.



먼저 입력단에서의 DC값을 차단하는 C1, C2 커패시터와 첫번째 stage에서 나오는 DC값을 차단하는 C3, C4 커패시터는 저주파에서 High-pass filter 역할을 하면서 저주파 영역에서 gain이 점점 조금씩 증가하게 만들어 준다. 그러나 결과적으로 dominant-pole 역할을 하면서 100Hz에서 3db-bandwidth를 만들어주는 것은 C5이다. C5와 RL이 만나 약 100Hz정도에 pole값을 가지는 High-pass filter가 만들어지게 된다. $f_c = \frac{1}{2\pi \cdot 100 \cdot 17 \cdot 10^{-9}} \approx 100\text{Hz}$

고주파 대역에서 pole은 coupling된 여러 개의 커패시터와 첫번째 stage 및 두번째 stage에서 생겨나는 c_{gs} , c_{gd} 와 같은 기생 커패시터로 인해 생기게 된다. 첫번째 stage와 두번째 stage의 기생 커패시터에 의해 생겨나는 pole은 모두 수 MHz에서 생겨 3dB-bandwidth의 지점이 100KHz보다 훨씬 고주파영역에서 생기게 된다. 그래서 이를 해결하기 위해 먼저 여러가지 커패시터의 값들과 저항값을 수정하면서 3dB-bandwidth 문제를 해결해 봤지만, gain이 작아지거나 R_{in} 의 값이 작아지는 문제가 발생했다. 그래서 100KHz에서 dominant pole 역할을 하면서 gain과 R_{in} 값에 영향을 주지 않게 만들기 위해 첫번째 stage에 Miller compensation 커패시터 c_m 를 설치했다. 보상 커패시터 c_m 이 첫 stage의 기생 커패시터 $c_{gdeff} = c_{gd}(1 + |A|)$ 와 병렬로 합쳐지게 되면서 pole을 만드는 커패시터의 값이 커지게 된다. 따라서 pole을 결정하는 $\frac{1}{2\pi RC}$ 값이 줄어들면서 3dB-bandwidth가 저보다 비교적 저주파인 100KHz에서 나타나게 되었다.

4. Input resistance R_{in}




Without miller compensation

Miller Effect


MOS의 gate에서 바라본 R_{in} 은 이상적인 MOS에서 무한대이다. 하지만 gate와 drain 사이에 존재하는 기생 커패시터 C_{gd} 가 존재하는데, 이로 인해 흐르는 전류는 다음과 같이 나타낼 수 있다.

$$\begin{aligned} v_d &= A_v v_g \\ v_{gd} &= v_g - A_v v_g = (1 - A_v) v_g \\ i_{gd} &= s C_{gd} (1 - A_v) v_g \\ C_{in} &= C_{gs} + C_{gd} (1 - (-|A_v|)) = C_{gs} + C_{gd} (1 + |A_v|) \end{aligned}$$

이 전류는 gate로 들어가는 전류로 모델링할 수 있다. 따라서 입력단에 존재하는 등가 커패시터로 모델링하면 C_{gd} 가 커진 것으로 볼 수 있다. 이 효과는 gain이 클수록, 주파수가 높아질수록 강해지며 따라서 R_{in} 이 감소하는 경향으로 나타난다.



With miller compensation(C_m)



R_{in} with C_m in $f=100kHz$

이를 해결하기 위해 Miller compensation 커패시터를 output node 사이에 추가했다. 이러한 구조는 각 출력노드의 유효 capacitance를 증가시키는 효과를 줄 수 있는데, 따라서 dominant pole로 동작하게 되어(C_{gd} 보다 크기 때문) $A_v(s)$ 가 더 낮은 주파수에서 감소하게 된다. 결국 이러한 영향 $i_{gd} = s C_{gd} (1 - A_v(s)) v_g$ 식에서 i_{gd} 를 감소시키는 역할을 하고, 결과적으로 같은 주파수(고주파 영역)에서 R_{in} 이 증가하는 효과를 볼 수 있다. 여기서 이 dominant pole을 정확히 100kHz에 위치하도록 조정된 C_m 값이 150pF이며, 그렇기 때문에 mid-band gain에는 영향을 주지 않고 R_{in} 증가, 대역폭 조절 효과를 볼 수 있었다.

5. Conclusion

회로 설계 당시 주어진 조건을 맞추기 위해 여러가지 방법들을 시도하고 토론해 보았는데, 특히 고주파에서 R_{in} 이 $100k\Omega$ 이하로 떨어지는 것을 조정하는 일이 어려웠다. I_D 를 낮추거나 R_D , AC coupling 값들을 바꿔가며 R_{in} 을 높여도 결국 gain이 그만큼 감소하게 되었는데, C_m 을 추가함으로써 R_{in} 을 약 $20k\Omega$ 정도 올릴 수 있었고 gain이 감소하지도 않아서 좋은 아이디어라고 생각했다. 다만 실제 설계 시 이러한 구조에 커패시터를 구현하는 throughput이 적절한지에 대한 여부는 확인이 필요하다.

Power 또한 제한한 범위보다 훨씬 적게 소모하기 때문에 좋을 수도 있지만, swing 범위 제한, noise에 대한 안정성 등을 고려했을 때 마냥 좋은 점이 아닐 수도 있으며 추가로 생각해봐야 할 점이라 생각한다.

R_{out} 이 높은 second stage에 낮은 load 저항을 단 것도 실용성이 떨어진다고 볼 수 있지만 (source follower를 다는 것이 일반적인 상황) gain이 필요 이상으로 높은 이미 구현된 product를 test용 path같은 용도로 반복적인 사용이 필요한 환경이라면 이러한 구조가 용이할 수도 있을 것이다.