

[캡스톤디자인 결과보고서]

■ 과제명

과제명	A Transient-Enhanced Self-Clocked Hybrid LDO With Digital Coarse Search and Analog Body-Bias Fine-Tuning	참여학기	2026년 1학기
-----	---	------	-----------

■ 강좌정보

과목명	종합설계	학수번호	EE49707
과제기간	2026년 3월 3일 ~ 2026년 6월 22일	학점	3

■ 팀구성

팀명	Body Guard		팀구성 총인원	3명
구분	성명	학번	학부(과)	학년
대표학생	■	■	전자공학과	4
참여학생	■	■	전자공학과	4
	차상훈	■	전자공학과	4

■ 지도교수 확인

지도교수	성명	■	직급	전임교원
	소속	경희대학교 전자공학과	지도교수 확인	성명 : ■ (인)

■ 붙임

[양식] 과제 요약보고서

[결과물] 최종결과물 (최종작품 사진/도면/발표자료 등)

본 팀은 과제를 성실히 이행하고 이에 따른 결과보고서를 제출합니다.

2026년 6월 22일

팀 대표 :

■ ■

[캡스톤디자인 과제 요약보고서]

과제명	A Transient-Enhanced Self-Clocked Hybrid LDO With Digital Coarse Search and Analog Body-Bias Fine-Tuning
1. 과제 개요 가. 과제 설계 배경 및 필요성 SoC 및 모바일 프로세서의 고성능화와 저전력화가 진행됨에 따라 온칩 전원관리 회로의 중요성이 커지고 있다. 0.5V 초저전압 환경에서 기존 아날로그 LDO는 voltage headroom 확보가 어려워 제약이 크며, 디지털 LDO는 정상 상태에서 이산적인 제어 특성으로 인한 limit cycle oscillation 및 출력 리플 문제가 발생한다. 따라서 초저전압 환경에서도 빠른 transient response와 낮은 정상 상태 리플을 동시에 만족할 수 있는 하이브리드 LDO 구조의 도입이 필수적이다. 나. 과제 주요내용 0.5V 초저전압 환경에서 동작하며 디지털 제어와 아날로그 제어를 결합한 하이브리드 LDO 구조를 설계하였다. 외부 클럭 없이 출력 전압이 기준 범위를 벗어났을 때만 내부 오실레이터가 동작하는 Event-Driven Self-Clocked 구조를 채택하였다. 큰 전압 변동 구간에서는 디지털 루프가 Adaptive Linear 및 Binary 탐색을 통해 빠르게 전압을 회복시키는 Coarse Search를 수행하며, 정상 상태에서는 아날로그 루프가 활성화되어 Error Amplifier를 통해 PMOS의 Body-Bias를 Fine-Tuning 함으로써 출력 리플을 제거한다. 다. 최종결과물의 목표 0.5V의 초저전압 환경에서 안정적으로 동작하며 목표 출력 전압 0.4V를 제공하는 LDO 회로를 구현하는 것이 주된 목표이다. 급격한 부하 전류 변동 상황에서도 빠른 출력 전압 회복을 달성하고 정상 상태에서 Zero-Ripple 성능을 확보하며, 불필요한 클럭 스위칭 동작을 원천적으로 차단하여 시스템의 동적 전력 소모를 최소화하고자 한다.	
2. 과제 수행방법 65nm CMOS 공정을 기반으로 하여 0.5V 공급 전압 환경에 맞추어 전체 회로를 구성하고 설계하였다. Window Comparator를 통해 출력 전압의 범위를 감지하고 이를 기반으로 비동기적으로 클럭을 생성하는 제어 로직을 구현하였으며, 16개의 PMOS 트랜지스터 어레이 구동을 제어하고 탐색 보폭을 동적으로 조절하는 Adaptive Linear Search Controller를 설계하였다. 또한 디지털 루프가 반응하기 전의 초기 undershoot를 즉각 방어하는 Transient Enhancement Unit을 적용하고, 정상 상태의 리플 보정을 위해 0.5V 환경에 최적화된 Bulk-driven OTA 기반의 Error Amplifier 회로를 구축하였다. 최종적으로 최악의 부하 과도 상황을 인가한 시뮬레이션을 통해 과도 응답성, 루프 게인, Phase Margin 및 PSRR 등의 성능을 종합적으로 검증하였다.	

3. 실습비 사용내역

실습비 사용내역 없음

4. 수행결과

가. 과제수행 결과

단일 스텝 부하 과도 응답 시뮬레이션을 수행한 결과 12ns의 Coarse 조절 시간과 14ns 이내의 빠른 Settling 시간을 달성하였으며, 가장 가혹한 부하 스텝 조건에서도 최악 조건의 Droop를 176mV 수준으로 억제하였다. 정상 상태 시 아날로그 Body-Bias 루프 동작을 통해 100kHz 기준 -32dB의 우수한 PSRR 특성을 확보하였고, 아날로그 루프 검증에서 루프 게인 40.658dB 및 Phase Margin 60.55도를 기록하여 높은 안정성을 확인하였다.

나. 최종결과물 주요특징 및 설명

개발된 회로는 부하 변동 시에만 제한적으로 내부 오실레이터를 가동해 정상 상태의 스위칭 손실을 제거하는 Event-Driven Self-Clocking 구조를 가진다. 전압 강하의 심각도에 따라 Binary 및 Linear 탐색 방식을 동적으로 전환하는 Adaptive Coarse Search를 통해 복구 속도와 안정성을 동시에 최적화한다. 또한 HVT PMOS를 활용하여 디지털 제어 후 남은 잔여 전류 오차를 바디 전압 조절로 연속 보정하여 Zero-ripple을 달성하는 Analog Body-Bias Tuning을 적용하였으며, 별도의 계층적 감지 구조를 통해 디지털 제어 지연 시간 동안 발생하는 초기 전압 강하에 즉각적으로 대응하는 Transient Enhancement Unit을 포함하고 있다.

5. 기대효과 및 활용방안

가. 기대효과

초저전압 LDO 설계에서 필연적으로 발생하는 속도, 전력 효율, 정상 상태 리플 간의 트레이드오프 문제를 효과적으로 해결하였다. 이러한 저전압 구동 및 디지털 친화적 특성 덕분에 최신 미세 공정이 적용된 디지털 SoC 시스템 내부로의 집적 가능성이 대폭 향상되었다.

나. 활용방안

데이터 연산 및 부하 전류의 변동 폭이 극심한 고속 메모리 시스템과 모바일 프로세서의 안정적인 전원 공급용 온칩 PMIC로 활용할 수 있다. 더불어 낮은 대기 전력과 높은 과도 응답성이 요구되는 배터리 기반의 웨어러블 및 IoT 디바이스 전력 관리 모듈로 널리 적용될 수 있다.

6. 결론 및 제언

본 연구를 통해 0.5V 초저전압 환경에서도 뛰어난 과도 응답 특성과 Zero-Ripple 특성을 보이는 하이브리드 LDO 회로의 설계를 성공적으로 검증하였다. 디지털 Coarse 제어와 아날로그 Fine 제어의 역할 분담 체계인 Ping-Pong 동작은 limit cycle oscillation을 원천 차단하는 데 매우 효과적임을 확인하였다. 향후 후속 연구로는 HVT PMOS 기반의 스위치 어레이 채택 시 수반되는 면적 증가 한계를 최적화하고, 실제 Chip 형태의 실리콘 제작을 통한 성능 교차 검증을 진행할 것을 제언한다.

[참고자료]

- [1] Chaubey, Saurabh, Meghna Madhusudan, and Ramesh Harjani. "Design techniques for zero steady-state output ripple in digital low dropout regulators." *2019 IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS)*. IEEE, 2019.
- [2] Shi, Jiangyi, et al. "A self-clocked binary-searching digital low-dropout regulator with fast transient response." *IEICE Electronics Express* 17.21 (2020): 20200297-20200297.
- [3] Kumngern, Montree, Tomasz Kulej, and Fabian Khateb. "31.3 nW, 0.5 V bulk-driven OTA for biosignal processing." *IEEE Access* 11 (2023): 56516-56525.
- [4] Song, Yoonho, et al. "A fast droop-recovery event-driven digital LDO with adaptive linear/binary two-step search for voltage regulation in advanced memory." *IEEE Transactions on Power Electronics* 37.2 (2021): 1189-1194.

팀 대표 :



- 목차 -

1. 서론

- 1.1 연구 배경 및 필요성
- 1.2 설계 목표 및 기여

2. 이론적 배경

- 2.1 Low-Dropout Regulator의 기본 원리
- 2.2 Analog LDO의 특징
- 2.3 Digital LDO의 특징
- 2.4 Hybrid LDO의 필요성

3. 제안하는 LDO 구조

- 3.1 전체 구조
- 3.2 동작 모드 개요
- 3.3 Self-Clocked Event-Driven 동작 방식

4. 핵심 회로 블록 설계

- 4.1 Comparator
- 4.2 Adaptive Linear Search Controller
- 4.3 Transient Enhancement Unit
- 4.4 Pass Transistor Array
- 4.5 Analog Error Amplifier
- 4.6 Self-Clock Generator

5. 동작 원리 및 제어 알고리즘

- 5.1 Digital Logic

6. 시뮬레이션 및 성능 검증

- 6.1 Timing Diagram 분석
- 6.2 Performance Summary

7. 결론

- 7.1 설계 목표 달성 및 주요 성능 요약
- 7.2 설계의 한계점 및 향후 연구 방향

8. 참고문헌

1. 서론

1.1 연구 배경 및 필요성

최근 SoC(System-on-Chip), 메모리 시스템, 모바일 프로세서와 같은 집적회로 시스템에서는 고성능화와 저전력화가 동시에 요구되고 있다. 공정 미세화와 공급전압 감소가 진행됨에 따라, 각 기능 블록에 안정적인 전원을 공급하는 온칩 전원관리 회로의 중요성도 커지고 있다. 이때 LDO(Low Dropout Regulator)는 입력 전압과 출력 전압의 차이가 작은 조건에서도 안정적인 출력 전압을 제공할 수 있어, 민감한 디지털 및 아날로그 회로 블록의 최종 전원 안정화 단계에서 널리 사용된다.

전통적인 아날로그 LDO는 연속적인 피드백 제어를 통해 낮은 출력 리플과 우수한 전원 잡음 제거 성능을 제공한다. 그러나 초저전압 환경에서는 error amplifier와 pass transistor가 충분한 voltage headroom을 확보하기 어려워 설계 제약이 커진다. 반면 디지털 LDO는 pass transistor를 switch array 형태로 구성하고 comparator와 digital controller를 통해 출력 전압을 제어하므로, 저전압 동작과 공정 이식성 측면에서 유리하다.

하지만 디지털 LDO는 switch array의 이산적인 제어 특성으로 인해 정상 상태에서 limit cycle oscillation이 발생할 수 있으며, 이는 steady-state output ripple의 원인이 된다. 부하가 요구하는 전류는 연속적인 값인 반면, switch array가 공급하는 전류는 이산적인 단계로 결정되기 때문에 두 값이 정확히 일치하지 않을 수 있기 때문이다. 리플을 줄이기 위해 단순히 switch array의 해상도를 높일 수 있지만, 이는 면적 증가, 제어 복잡도 증가, switching power 증가로 이어진다.

또한 메모리 시스템과 같이 부하 전류가 빠르게 변하는 환경에서는 순간적인 출력 전압 droop이 발생할 수 있다. 출력 전압이 빠르게 회복되지 않으면 데이터 오류나 회로 오동작으로 이어질 수 있으므로, 초저전압 환경에서도 빠른 transient response와 낮은 steady-state ripple을 동시에 만족하는 LDO 구조가 필요하다.

이러한 한계를 보완하기 위해 이 연구에서는 디지털 제어와 아날로그 제어를 결합한 hybrid LDO 구조를 채택하였다. 큰 전압 변동이 발생하는 load transient 구간에서는 디지털 루프가 coarse regulation을 수행하여 출력 전압을 빠르게 기준 범위로 복귀시키고, 정상 상태에서는 아날로그 루프가 fine regulation을 담당하여 남은 전류 오차와 출력 리플을 보정한다. 또한 self-clocked event-driven 방식을 적용하여 외부 고속 클럭 없이 필요한 순간에만 내부 oscillator가 동작하도록 구성하였다. 이를 통해 불필요한 switching 동작과 전력 소모를 줄이면서도, load transient 발생 시에는 빠른 전압 회복이 가능하도록 하였다.

1.2 설계 목표 및 기여

이 연구의 목표는 0.5 V 수준의 초저전압 환경에서 동작 가능한 self-clocked hybrid LDO를 구현하고, load transient 상황에서의 빠른 출력 전압 회복과 정상 상태에서의 낮은 출력 리플을 동시에 달성하는 것이다. 이를 위해 digital coarse search loop와 analog body-bias fine-tuning loop를 결합한 구조를 사용하였다.

첫째, event-driven self-clocked 구조를 적용하였다. Window comparator가 출력 전압이 설정된 기준 범위를 벗어났는지 감지하고, droop event가 발생한 경우에만 내부 ring oscillator와 digital control logic을 활성화한다. 이를 통해 상시 클럭 기반 구조에서 발생할 수 있는 불필요한 동작 전력 소모를 줄이고, 부하 변화가 발생한 순간에는 빠르게 제어가 이루어지도록 하였다.

둘째, digital coarse loop에는 adaptive linear/binary two-step search 방식을 적용하였다. 큰 전압 droop이 발생한 초기 구간에서는 빠른 탐색을 통해 switch array의 제어 코드를 크게 조정하고, 출력 전압이 기준 범위에 가까워지면 보다 세밀한 제어로 전환한다. 이를 통해 load transient 상황에서 회복 시간을 줄이고 과도한 overshoot 또는 undershoot를 완화하고자 하였다.

셋째, 정상 상태에서는 analog body-bias fine-tuning loop를 통해 디지털 제어 이후 남은 출력 리플을 보정하였다. 디지털 루프가 출력 전압을 기준 범위까지 복귀시킨 후에는 switch array의 제어 코드를 고정하고, Error Amplifier가 출력 전압과 기준 전압의 차이를 감지하여 PMOS pass transistor의 body voltage를 조절한다. Body bias 변화는 pass transistor의 threshold voltage와 전류 구동 능력을 변화시키므로, 디지털 제어의 최소 단위로 인해 발생하는 잔여 전류 오차를 연속적으로 보정할 수 있다.

넷째, body-bias 제어 효과를 높이기 위해 switch array에 HVT PMOS 소자를 사용하였다. HVT 소자는 기본 전류 구동 능력은 낮을 수 있으나, body voltage 변화에 대한 drain current 민감도와 back-gate transconductance인 g_{mb} 가 상대적으로 크다. 따라서 아날로그 루프가 body voltage를 조절할 때 switch array의 effective strength를 효과적으로 변화시킬 수 있으며, 정상 상태 리플 저감에 유리하다. 부족한 전류 구동 능력은 pass switch의 크기 조정을 통해 보완하였다.

결과적으로 이 연구의 주요 기여는 다음과 같다.

- self-clocked event-driven 구조를 통해 외부 클럭 의존도와 불필요한 switching power를 줄였다.
- adaptive linear/binary 기반 digital coarse search를 통해 load transient 상황에서 빠른 전압 회복을 구현하였다.
- analog body-bias fine-tuning을 통해 digital LDO의 steady-state ripple 문제를 보완하였다.

- HVT PMOS switch array를 활용하여 body-bias 기반 아날로그 보정 효과를 높였다.

이를 통해 초저전압 메모리 및 SoC 환경에서 빠른 응답성, 낮은 출력 리플, 높은 집적 가능성을 동시에 고려한 hybrid LDO 설계 방향을 제시한다.

2. 배경 이론

2.1 LDO의 기본 원리




Fig.1. Multi-LDO Power Management Architecture

LDO(Low Dropout Regulator)는 입력 전압으로부터 안정적인 출력 전압을 생성하는 선형 전압 레귤레이터이다. 일반적으로 LDO는 기준 전압, 피드백 네트워크, error amplifier, pass transistor, 출력 커패시터로 구성된다. 출력 전압은 저항 분배기를 통해 feedback voltage로 변환되고, error amplifier는 이 feedback voltage와 reference voltage를 비교한다. 이후 두 전압의 차이에 따라 pass transistor의 도통 정도를 조절하여 출력 전압이 목표값을 유지하도록 제어한다.

LDO의 가장 큰 특징은 dropout voltage가 작다는 점이다. Dropout voltage는 입력 전압과 출력 전압 사이에 필요한 최소 전압 차이를 의미한다. 이 값이 작을수록 낮은 입력 전압에서도 원하는 출력 전압을 유지할 수 있으므로, 배터리 기반 시스템이나 저전압 SoC 환경에서 유리하다. 또한 LDO는 스위칭 레귤레이터에 비해 구조가 단순하고 출력 잡음이 작으며, sensitive analog block이나 memory block에 안정적인 전원을 공급하는 데 적합하다.

그러나 LDO는 pass transistor를 선형 영역에서 동작시키기 때문에 입력과 출력 전압 차이에 해당하는 전력이 열로 소모된다. 따라서 큰 전압 강하가 필요한 경우 효율이 낮아질 수 있다. 또한 부하 전류가 급격히 변할 때 pass transistor의 제어 속도와 출력 커패시터의 응답에 따라 출력 전압 droop 또는 overshoot가 발생할 수 있다. 이러한 transient response는 고속 메모리 및 디지털 시스템에서 중요한 성능 지표가 된다.

2.2 Analog LDO의 특징




Fig.2. Analog LDO

Analog LDO는 연속 시간 피드백 루프를 이용하여 출력 전압을 제어한다. Error amplifier가 출력 전압의 변화를 실시간으로 감지하고 pass transistor의 gate voltage를 연속적으로 조절하기 때문에, 출력 전압을 부드럽게 제어할 수 있다. 이러한 특성으로 인해 Analog LDO는 낮은 output ripple, 우수한 load regulation, 높은 PSRR(Power Supply Rejection Ratio)을 제공할 수 있다. 특히 민감한 아날로그 회로나 RF 회로처럼 전원 잡음에 취약한 블록에서는 안정적인 전원 공급을 위해 Analog LDO가 널리 사용된다.

하지만 저전압 환경에서는 Analog LDO의 설계가 어려워진다. Error amplifier와 pass transistor가 정상적으로 동작하기 위해서는 일정 수준 이상의 voltage headroom이 필요하다. 공급전압이 0.5 V 수준까지 낮아지면 증폭기의 이득 확보, 출력 swing, 안정도 보상, biasing 조건을 만족시키기 어려워진다. 또한 빠른 load transient에 대응하기 위해서는 넓은 대역폭과 충분한 slew rate가 필요하며, 이는 추가 전력 소모와 설계 복잡도 증가로 이어질 수 있다.

따라서 Analog LDO는 정상 상태에서 낮은 리플과 좋은 전원 잡음 제거 특성을 제공하며 transient response가 뛰어나다는 장점이 있지만, 초저전압 디지털 시스템에서는 headroom, 속도, 전력 소모 측면에서 한계를 가질 수 있다.

2.3 Digital LDO의 특징




Fig.3. Digital LDO

Digital LDO는 기존 Analog LDO의 error amplifier와 연속적인 pass transistor 제어를 comparator, digital controller, switch array로 대체한 구조이다. 출력 전압이 기준 전압보다 높은지 또는 낮은지를 comparator가 판단하고, digital controller는 그 결과에 따라 PMOS switch array의 on/off 개수를 조절한다. 즉, pass transistor의 구동 능력을 연속적으로 바꾸는 대신 여러 개의 power switch를 이산적으로 제어하여 출력 전압을 조절한다.

Digital LDO의 장점은 저전압 동작과 공정 이식성이다. 제어부가 대부분 디지털 회로로 구성되기 때문에 공정 미세화에 유리하고, 낮은 공급전압에서도 비교적 구현이 쉽다. 또한 디지털 로직과의 집적이 용이하며, 제어 알고리즘을 통해 load transient 상황에서 빠른 응답을 구현할 수 있다. 예를 들어 shift register, binary search, linear search, adaptive search 등의 방식을 사용하면 출력 전압 변동에 따라 switch code를 빠르게 조정할 수 있다.

그러나 Digital LDO는 본질적으로 이산 제어 시스템이기 때문에 정상 상태에서 output ripple이 발생할 수 있다. 부하가 요구하는 전류는 연속적인 값이지만, switch array가 공급할 수 있는 전류는 각 switch의 on/off 조합에 의해 결정되는 discrete value이다. 따라서 부하 전류와 공급 전류가 정확히 일치하지 않는 경우, 출력 전압은 기준값 주변에서 위아래로 반복적으로 변동한다. 이러한 현상을 limit cycle oscillation이라고 하며, Digital LDO의 steady-state ripple을 유발한다.

출력 리플을 줄이기 위한 가장 단순한 방법은 switch array의 해상도를 높이는 것이다. 즉, 더 많은 수의 switch를 사용하거나 각 switch의 크기를 더 세밀하게 나누면 출력 전류를 더 작은 단위로 조절할 수 있다. 그러나 이 방식은 면적 증가, driver 증가, digital control logic 복잡도 증가, switching power 증가를 동반한다. 따라서 단순히 디지털 해상도를 높이는 방식만으로는 초저전압·고효율 LDO 설계에 한계가 있다.

2.4 Hybrid LDO 구조의 필요성

Analog LDO와 Digital LDO는 각각 뚜렷한 장단점을 가진다. Analog LDO는 연속 제어를 통해 낮은 출력 리플과 우수한 PSRR을 제공하지만, 초저전압 환경에서는 headroom 확보와 고속 응답 구현이 어렵다. 반대로 Digital LDO는 저전압 동작과 공정 이식성, 빠른 디지털 제어 측면에서 유리하지만, switch array의 이산 제어로 인해 정상 상태 리플과 limit cycle oscillation 문제가 발생한다.

Hybrid LDO는 이러한 두 구조의 장점을 결합하기 위한 접근이다. 큰 전압 변동이 발생하는 load transient 구간에서는 Digital LDO의 빠른 제어 특성을 활용하여 출력 전압을 기준 범위로 빠르게 복귀시킨다. 이후 출력 전압이 정상 상태에 가까워지면 Analog loop가 활성화되어 디지털 제어 이후 남은 미세한 전류 오차를 연속적으로 보정한다. 즉, 디지털 루프는 coarse regulation을 담당하고, 아날로그 루프는 fine regulation을 담당하는 방식이다.

이 구조는 Digital LDO의 ripple 문제를 해결하는 데 효과적이다. 정상 상태에서 digital switch code를 고정한 뒤, Error Amplifier가 pass transistor의 body voltage를 조절하면 switch array의 effective strength를 연속적으로 변화시킬 수 있다. Body bias가 변하면 PMOS pass transistor의 threshold voltage와 drain current가 함께 변하므로, 디지털 제어의 최소 단위보다 더 미세한 전류 보정이 가능해진다. 이를 통해 별도의 큰 analog pass transistor를 추가하지 않고도 Digital LDO의 정상 상태 리플을 줄일 수 있다.

특히 body-bias 기반 hybrid 구조에서는 HVT PMOS 소자가 유리하다. HVT 소자는 일반적으로 문턱전압이 높아 기본 전류 구동력은 낮을 수 있지만, body voltage 변화에 따른 drain current 민감도가 크고 back-gate transconductance인 g_{mb} 가 상대적으로 높다. 따라서 아날로그 루프가 body voltage를 조절할 때 pass switch의 전류 구동 능력을 효과적으로 변화시킬 수 있으며, 정상 상태 리플 보정에 적합하다. 필요한 전류 구동력은 switch 크기를 조정하여 보완할 수 있다.

또한 self-clocked event-driven 구조를 결합하면 전력 효율 측면에서도 장점이 있다. 상시 클럭을 사용하는 대신, 출력 전압이 기준 범위를 벗어나는 순간에만 comparator가 event를 감지하고 내부 oscillator와 digital controller를 활성화한다. 이를 통해 불필요한 switching 동작을 줄이면서도 load transient 발생 시에는 빠른 전압 회복이 가능하다.

결과적으로 Hybrid LDO는 초저전압 SoC 및 메모리 시스템에서 요구되는 빠른 transient response, 낮은 steady-state ripple, 낮은 전력 소모, 높은 집적 가능성을 동시에 만족시키기 위한 구조이다. Digital coarse loop와 analog body-bias fine-tuning loop의 결합은 Digital LDO의 속도와 Analog LDO의 정밀성을 함께 활용할 수 있다는 점에서 본 연구의 핵심 배경이 된다.

3. 제안하는 LDO 구조

3.1 전체 구조




Fig.4. Overall Architecture

제안하는 hybrid LDO는 디지털 Coarse 루프와 아날로그 Fine 루프가 하나의 PMOS pass transistor array를 공유하는 구조로 구성된다. 출력 전압 V_{OUT} 은 기준 전압 V_{REF} 와 비교되며, 서로 다른 임계값을 갖는 세 개의 비교기(Fast, UP, DN comparator)가 윈도우 comparator를 이루어 V_{out} 이 어느 범위에 있는지를 판별한다. 비교 결과는 Adaptive Linear Search controller로 전달되어 16비트 제어 코드 CTRL[15:0]을 생성하고, 이 코드가 켜지는 pass transistor의 개수를 조절하여 출력 전압을 coarse 조정한다. 또한 급격한 부하 변동에 대응하기 위해 Transient Enhancement Unit(TEU)을 두어, droop이 감지되면 여러 개의 pass transistor를 한 번에 구동함으로써 회복 속도를 높인다.

아날로그 Fine 루프는 error amplifier로 구성되며, V_{OUT} 과 V_{REF} 사이의 미세한 오차를 감지하여 pass transistor의 body 전압을 조절한다. 이를 통해 디지털 루프가 미처 보정하지 못한 잔여 오차를 ripple 없이 정밀하게 보정한다. error amplifier에는 0.5V의 낮은 공급 전압 환경에서도 충분한 이득을 확보하기 위해 self-cascode MOS 기법이 적용되었다. 한편 디지털 루프의 클럭은 외부에서 공급되지 않으며, ring oscillator 기반의 self-clock generator가 droop 이벤트가 발생한 동안에만 CLK를 생성하여 디지털 루프를 구동한다.

3.2 동작 모드 개요

제안하는 LDO는 출력 전압 V_{out} 의 상태에 따라 크게 네 가지 모드로 동작한다. V_{OUT} 이 윈도우 범위($V_L < V_{OUT} < V_H$) 내에 머무는 정상 상태에서는 Analog mode로 동작하여 디지털 루프를 정지시키고 아날로그 루프만으로 출력을 유지한다. 부하가 급증하여 V_{out} 이 V_{droop} 이하로 떨어지는 심각한 undershoot이 발생하면 Fast mode로 진입해 한 클럭에 다수의 pass transistor를 동시에 켜 출력을 빠르게 회복시킨다. 이보다 완만한 undershoot ($V_{DROOP} < V_{OUT} < V_L$)에서는 UP mode로 pass transistor를 한 비트씩 켜 출력을 끌어올리고, 반대로 V_{out} 이 V_H 를 초과하는 overshoot 상황에서는 DN mode로 pass transistor를 한 비트씩 꺼 출력을 낮춘다. 즉 droop의 크기에 따라 디지털 Coarse 조정과 아날로그 Fine 조정을 적응적으로 전환하는 것이 핵심이며, 각 모드의 구체적인 전환 시퀀스와 제어 알고리즘은 5장에서 상세히 다룬다.

3.3 Self-Clocked Event-Driven 동작 방식

기존 디지털 LDO는 출력이 안정된 정상 상태에서도 외부 클럭에 맞추어 비교와 스위칭을 반복하기 때문에, 제어 코드가 인접한 두 값 사이를 오가는 limit cycle oscillation(LCO)과 불필요한 동적 전력 소모가 발생한다. 제안하는 LDO는 이를 해결하기 위해 외부 클럭을 사용하지 않는 self-clocked event-driven 방식을 채택하였다. 정상 상태에서 V_{out} 이 윈도우 내부에 있는 동안에는 window comparator의 출력이 비활성 상태를 유지하여 self-clock generator가 동작하지 않고 디지털 루프 전체가 정지한다. 따라서 정상 상태에서는 디지털 스위칭이 일어나지 않아 LCO가 원천적으로 제거되고 정적 소비 전류가 최소화된다.

반면 부하 변동으로 V_{OUT} 이 윈도우를 벗어나는 droop 이벤트가 감지되면, comparator가 즉시 self-clock generator를 활성화하여 CLK를 생성하고 디지털 Coarse 루프가 동작을 시작한다. 생성된 클럭은 출력이 다시 윈도우 내부로 회복될 때까지만 유지되며, 회복이 완료되면 자동으로 멈추고 시스템은 Analog mode로 복귀한다. 이처럼 클럭이 필요한 순간에만 동작하므로 빠른 과도 응답과 낮은 정상 상태 전력을 동시에 달성할 수 있다.

4. 핵심 회로 블록 설계

4.1 Comparator 설계

4.1.1 목적 및 기본 개념




Fig.5. Comparator Schematic

본 설계에서 Comparator는 출력 전압 V_{OUT} 을 기준 전압과 비교하여 디지털 제어 루프 및 Transient Enhancement Unit(TEU)에 제어 신호를 공급하는 핵심 블록이다. 외부 클럭 없이 동작하는 Event-Driven 구조의 특성상, Comparator는 V_{OUT} 의 변화를 즉각적으로 감지하여 링 오실레이터 활성화 및 디지털 Coarse Search의 시작을 트리거하는 역할을 수행한다. 본 설계에서는 총 세 개의 Comparator를 독립적으로 운용한다.

첫 번째는 V_{OUT} 과 상한 기준 전압 V_{REFH} 를 비교하여 Overshoot를 감지하는 DN Comparator이고, 두 번째는 V_{OUT} 과 하한 기준 전압 V_{REFL} 을 비교하여 Undershoot를 감지하는 UP Comparator이다. 세 번째는 TEU 전용 Fast Comparator로, 보다 낮은 임계 전압과 비교하여 심각한 Undershoot를 즉각적으로 감지한다.

각 Comparator는 Fig. 6에 나타난 바와 같이 비동기(Asynchronous) 구조를 채택하였다. 1단은 Self-biased Differential Amplifier로 V_{OUT} 과 기준 전압의 차를 증폭하여 중간 노드 V_X 를 생성하고, 이후 2~3단의 증폭단을 거쳐 최종 디지털 신호인 CMP_{OUT} 을 출력한다. 비동기 구조를 채택함으로써 클럭 없이 연속적으로 V_{OUT} 을 모니터링할 수 있으며, 부하 변동 발생 시 즉각적인 감지가 가능하다.

4.1.2 Window 정의 및 논리식

본 설계에서는 두 개의 기준 전압을 이용하여 정상 동작 범위인 Window를 다음과 같이 정의한다.

$$V_{REFL} = 370 \text{ mV} \text{ (하한 기준 전압)}$$

$$V_{REFH} = 430 \text{ mV} \text{ (상한 기준 전압)}$$

$$\Delta V = V_{REFH} - V_{REFL} = 60 \text{ mV} \text{ (Window 폭)}$$

두 Comparator의 출력 신호는 각각 다음과 같이 정의된다.

UP 신호 (Undershoot 감지):

$$UP = 1 \rightarrow V_{OUT} < V_{REFL} \text{ (전압 부족, 전류 공급 증가 필요)}$$

$$UP = 0 \rightarrow V_{OUT} \geq V_{REFL} \text{ (정상 범위)}$$

DN 신호 (Overshoot 감지):

$$DN = 0 \rightarrow V_{OUT} > V_{REFH} \text{ (전압 과잉, 전류 공급 감소 필요)}$$

$$DN = 1 \rightarrow V_{OUT} \leq V_{REFH} \text{ (정상 범위)}$$

따라서 정상 범위(In-Window) 조건은 다음과 같이 표현된다.

$$\text{In-Window: } UP = 0 \text{ AND } DN = 1$$

$$(V_{REFL} \leq V_{OUT} \leq V_{REFH})$$

링 오실레이터 활성화 조건, 즉 디지털 Coarse Loop가 동작하는 조건은 다음과 같다.

$$\text{VCO Enable} = UP \text{ OR } (\text{NOT } DN)$$

$$= (V_{OUT} < V_{REFL}) \text{ OR } (V_{OUT} > V_{REFH})$$

이를 통해 V_{OUT} 이 Window를 벗어나는 순간에만 링 오실레이터가 활성화되어 불필요한 전력 소모를 원천적으로 차단한다.

4.1.3 Event-Driven 관점에서의 해석

본 설계는 외부 클럭 없이 동작하는 Event-Driven 구조이므로, Comparator의 출력 신호 변화 자체가 곧 시스템 동작의 트리거가 된다. 이는 기존 동기식(Synchronous) DLDO에서 클럭 주기마다 Comparator가 동작하는 방식과 근본적으로 다르다.

정상 상태(Steady-State)에서는 V_{OUT} 이 Window 내에 존재하므로 UP=0, DN=1이 유지된다. 이 구간에서 링 오실레이터는 완전히 비활성화되어 디지털 로직의 스위칭이 발생하지 않으며, Analog Fine-Tuning 루프만이 동작하여 Zero-Ripple을 달성한다. 부하 전류가 급격히 증가하여 Undershoot가 발생하면 V_{OUT} 이 V_{REFL} 이하로 떨어지는 순간 UP=1로 전환된다. 이 신호가 곧 Event로 인식되어 링 오실레이터가 즉시 활성화되고 디지털 Coarse Search가 시작된다.

이처럼 본 설계의 Comparator는 단순한 전압 비교 소자를 넘어, Event-Driven 시스템의 감지 센서로서 기능하며, 세 단계의 계층적 감지 구조를 통해 응답 속도와 전력 효율을 동시에 최적화한다.

4.2 Adaptive Linear Search Controller

4.2.1 기존 Linear Search의 개요 및 한계

기존 동기식(Synchronous) DLDO에서는 전류 공급량 조절을 위해 양방향 Shift Register 기반의 Linear Search 방식이 널리 사용된다. 이 방식은 클럭의 매 사이클마다 Comparator 출력에 따라 PMOS Switch Array의 제어 코드를 1비트씩 증가 또는 감소시키며 V_{OUT} 을 목표 전압으로 수렴시킨다. 그러나 선형 탐색 방식은 다음과 같은 근본적인 한계를 가진다.

첫째, 응답 속도와 전력 소모 간의 Trade-off 문제가 발생한다. Large Load Transient 상황에서 목표 코드에 도달하기까지 수십 사이클이 필요하며, 이를 보완하기 위해 샘플링 주파수를 높이면 스위칭 전력 소모가 급격히 증가한다.

둘째, Steady-State에서도 클럭이 상시 동작하여 불필요한 스위칭 손실이 발생한다. 이는 Light-Load 조건에서 특히 심각한 전력 효율 저하를 초래한다.

셋째, 1비트씩 순차적으로 탐색하는 방식은 N비트 제어 코드에 대해 최악의 경우 N의 시간 복잡도를 가지므로, 급격한 부하 변동에 대한 초기 응답이 느리다는 한계가 있다.

4.2.2 Adaptive Linear Search




Fig.6. Digital Block Synthesis Result

본 설계에서는 위의 한계를 극복하기 위해 동작 상황에 따라 Step Size를 동적으로 조절하는 Adaptive Linear Search Controller를 제안한다.

- Pass Transistor Array 구성

제어 대상인 Pass Transistor Array는 16개의 PMOS로 구성된 Thermometer 방식의 어레이이며, 각 트랜지스터의 단위 전류 크기는 다음과 같다.

PMOS 크기 구성: 8 8 8 8 | 4 4 4 4 | 2 2 2 2 | 1 1 1 1

Unit 전류: 216.6 μ A

최대 공급 전류: 60 unit $\times$ 216.6 μ A $\approx$ 13 mA

- Normal Mode (Linear 방식 탐색)

정상적인 부하 변동 상황에서는 매 클럭 사이클마다 1비트씩 이동하는 선형 탐색을 수행한다. PMOS는 Active-Low 방식으로 동작하므로 제어 코드의 0이 켜진 상태를 의미한다.

Undershoot (UP=1): ctrl <= (ctrl >> 1) | 16'h8000 // 1비트 우측 시프트, 전류 증가

Overshoot (DN=0): ctrl <= (ctrl << 1) // 1비트 좌측 시프트, 전류 감소

이 모드에서는 안정적이고 정밀한 전압 조절이 가능하며, 정상 상태 근처에서의 미세 조절에 적합하다.

- Fast Mode (Binary 방식 탐색)

급격한 Undershoot가 감지되어 fast 신호가 0으로 떨어지는 순간, Fast Mode가 활성화된다. 이 모드에서는 매 클럭 사이클마다 4비트씩 점프하여 전류 공급량을 빠르게 확보한다.

Fast Mode (fast=0): ctrl <= (ctrl >> 4) | 16'hF000 // 4비트 점프

Pass Transistor Array는 1 1 1 1 | 2 2 2 2 | 4 4 4 4 | 8 8 8 8 의 가중치 구조로 배열되어 있으므로, 4비트씩 점프할 때마다 활성화되는 그룹의 단위 전류가 2배씩 증가하는 Binary 특성을 나타낸다.

예를 들어 ctrl = 16'hFFFF에서 Fast Mode가 연속으로 동작할 경우:

1번째 클럭: 1 unit × 4개 커짐 → +4 unit (+0.87 mA)
2번째 클럭: 2 unit × 4개 커짐 → +8 unit (+1.73 mA)
3번째 클럭: 4 unit × 4개 커짐 → +16 unit (+3.46 mA)
4번째 클럭: 8 unit × 4개 커짐 → +32 unit (+6.93 mA)

이처럼 Fast Mode에서는 클럭 사이클마다 공급 전류가 기하급수적으로 증가하는 Binary Search와 동일한 수렴 특성을 보이며, Normal Mode의 1비트 선형 탐색 대비 훨씬 빠른 전류 확보가 가능하다.

초반에는 큰 전류를 빠르게 공급하고 이후 점진적으로 미세 조정하는 특성이 나타나, Binary Search의 빠른 수렴 특성과 Linear Search의 안정적인 정착 특성을 동시에 활용한다.

- Adaptive 동작의 의의

본 Controller가 Adaptive한 이유는 동작 상황에 따라 탐색 방식이 자동으로 전환되기 때문이다.

심각한 Undershoot ($V_{OUT} < 350\text{mV}$): Fast Mode → Binary형 탐색 (고속 전류 확보)
일반적인 편차 ($370\text{mV} < V_{OUT} < 430\text{mV}$ 이탈): Normal Mode → Linear 탐색 (정밀 조정)

이를 통해 큰 부하 변동에 대해서는 빠른 초기 응답을 제공하고, 정상 상태 근처에서는 안정적인 수렴을 달성하여 응답 속도와 안정성을 동시에 최적화한다.

4.2.3 비동기 내부 Clock의 필요성

기존 동기식 DLDO는 글로벌 클럭에 의해 동작하므로, 부하가 안정된 정상 상태에서도 클럭이 상시 동작하여 불필요한 스위칭 전력이 소모된다. 본 설계에서는 이를 완전히 제거하기 위해 Event-Driven 방식의 비동기 내부 클럭을 채용하였다.

- Self-Clocked 동작 원리

링 오실레이터는 다음 조건에서만 활성화된다.

$$\begin{aligned} \text{VCO Enable} &= \text{UP OR (NOT DN)} \\ &= (V_{OUT} < V_{REFL}) \text{ OR } (V_{OUT} > V_{REFH}) \end{aligned}$$

V_{OUT} 이 Window 내에 존재하는 정상 상태에서는 링 오실레이터가 완전히 비활성화되어

클럭이 생성되지 않는다. 부하 변동 이벤트가 발생하여 V_{OUT} 이 Window를 벗어나는 순간에만 링 오실레이터가 켜지고, 제어 코드 탐색이 완료되어 V_{OUT} 이 Window 내로 복귀하면 다시 꺼진다. 본 설계의 링 오실레이터는 약 537MHz로 동작하여 빠른 비트 탐색을 지원한다.

- 비동기 타이밍 생성의 필요성

글로벌 클럭을 완전히 제거하기 위해서는 각 제어 비트 평가 단계에서 필요한 타이밍 신호를 내부적으로 생성해야 한다. Comparator의 UP/DN 출력 변화가 링 오실레이터를 트리거하고, 생성된 클럭이 Shift Register의 동작 타이밍을 결정하는 Self-Contained 구조를 구성한다.

이를 통해 외부 클럭 공급 없이도 부하 변동 이벤트에 즉각적으로 반응하고, 정상 상태에서는 완전한 클럭 차단으로 Quiescent Current를 최소화하는 Event-Driven 제어 루프가 완성된다.

4.3 Transient Enhancement Unit

4.3.1 목적 및 기본 개념

Transient Enhancement Unit(TEU)은 급격한 부하 변동 발생 시 디지털 Coarse Search 루프가 반응하기 이전의 초기 Undershoot를 방어하기 위해 설계된 아날로그 보조 블록이다. 디지털 로직은 링 오실레이터 활성화, 클럭 생성, Shift Register 동작 등 여러 단계를 거쳐야 Pass Transistor를 구동할 수 있으므로, 이 과정에서 발생하는 필연적인 지연동안 V_{OUT} 은 무방비 상태에 놓이게 된다. TEU는 이 구간을 아날로그적으로 즉각 대응함으로써 초기 Undershoot를 최소화하는 역할을 수행한다.

본 설계에서는 별도의 Comparator를 이용하여 V_{OUT} 이 특정 임계 전압 이하로 떨어지는 순간 즉시 해당 Pass Transistor의 게이트에 직접 신호를 인가하는 방식을 채택하였다.

4.3.2 계층적 감지 구조

본 설계의 TEU는 서로 다른 임계 전압을 갖는 3개의 Comparator를 독립적으로 운용하는 계층적 감지 구조를 채택하였다. Undershoot의 심각도에 따라 단계적으로 더 큰 Pass Transistor를 활성화함으로써, 과도한 전류 공급으로 인한 Overshoot 발생을 억제하면서도 빠른 전압 복구를 달성한다.

각 Comparator와 제어 대상 Pass Transistor의 관계는 다음과 같다.

TEU Comparator 1: $V_{OUT} < 355 \text{ mV} \rightarrow$ 4번째 PMOS (2 unit, 433.2 μA) 즉시 ON

TEU Comparator 2: $V_{OUT} < 350 \text{ mV} \rightarrow$ 8번째 PMOS (4 unit, 866.4 μA) 즉시 ON

TEU Comparator 3: $V_{OUT} < 345 \text{ mV} \rightarrow$ 12번째 PMOS (8 unit, 1.73 mA) 즉시 ON

V_{OUT} 이 355 mV 이하로 떨어지면 가장 먼저 작은 PMOS가 켜지고, 더 심각한 Undershoot가 발생할수록 순차적으로 더 큰 PMOS가 추가로 활성화된다. 최악의 경우 세 Comparator가 모두 동작하면 총 14 unit(2+4+8)의 전류가 즉각적으로 공급된다.

총 TEU 최대 공급 전류: $(2 + 4 + 8) \text{ unit} \times 216.6 \text{ uA} = 3.03 \text{ mA}$

4.3.3 동작 방식 및 디지털 루프와의 관계

TEU Comparator의 출력은 해당 Pass Transistor의 게이트에 직접 연결된다. PMOS는 Active-Low 방식으로 동작하므로, Comparator 출력이 Low(0)가 되는 순간 해당 PMOS가 즉시 켜진다. 이 과정에서 디지털 로직이나 클럭을 전혀 거치지 않으므로, 아날로그 Comparator의 Propagation Delay 만큼의 응답 속도를 달성한다.

TEU의 동작 구간은 디지털 Coarse Search가 진행되는 동안으로 정의된다. V_{OUT} 이 임계 전압 이하로 떨어진 순간부터 Comparator가 해당 PMOS를 켜놓은 상태를 유지하며, V_{OUT} 이 임계 전압 이상으로 회복되면 자연스럽게 PMOS가 꺼진다. 별도의 Reset 로직 없이 Comparator 출력이 직접 게이트를 제어하므로 구현이 단순하고 오동작 가능성이 낮다. 디지털 Coarse Search와의 역할 분담은 다음과 같다.

TEU: 초기 Undershoot 방어 (아날로그, 즉각 반응)

Digital Coarse: 전압 복구 및 정밀 조정 (디지털, 클럭 기반)

Analog Fine: Zero-Ripple 달성 (아날로그, steady-state)

이처럼 TEU는 디지털 루프가 반응하기 이전의 공백 구간을 아날로그적으로 메워주는 역할을 수행하며, 디지털 Coarse Search와 유기적으로 결합하여 전체 시스템의 과도 응답 성능을 극대화한다.

4.4 Pass Transistor Array

4.4.1 Pass Transistor Array의 역할

Pass Transistor Array는 디지털 제어 코드(ctrl[15:0])에 따라 V_{in} 에서 V_{OUT} 으로 공급되는 전류량을 조절하는 블록으로, DLDO 시스템에서 DAC(Digital-to-Analog Converter)의 역할을 수행한다. 디지털 Coarse Search Controller가 결정한 ctrl 코드에 따라 각 PMOS의 ON/OFF 상태가 결정되며, 이를 통해 V_{OUT} 이 목표 전압인 0.4V로 수렴하도록 전류를 공급한다.

본 설계에서 Pass Transistor Array는 16개의 PMOS로 구성된 Thermometer 방식의 어레이를 채택하였다. Thermometer 방식은 항상 상위 비트부터 순차적으로 켜지는 구조로, 각 전환 시점에서 단 하나의 트랜지스터만 상태가 변하므로 Glitch 발생이 없고 단조로운 전류 변화 특성을 보장한다. 이는 전압 조절 과정에서의 출력 안정성을 높이는 데 기여한다.

ctrl 코드는 Active-Low 방식으로 동작한다.

ctrl[i] = 0 → 해당 PMOS ON (전류 공급)

ctrl[i] = 1 → 해당 PMOS OFF (전류 차단)

초기 상태에서 ctrl = 16'hFFFF로 설정되어 모든 PMOS가 OFF 상태에서 시작하며, 이후 디지털 루프가 동작하면서 필요한 전류량에 맞게 수렴한다.

또한 정상 상태에서 Pass Transistor의 Body 전압은 $0.8 V_{DD}$ 로 고정된다. 이는 Body Effect를 일정하게 유지하여 디지털 Coarse Search 동작 중 안정적인 전류 공급 특성을 확보하기 위함이다. 이후 Analog Fine-Tuning 단계에서 에러 앰프가 Body 전압을 동적으로 조절하여 Zero-Ripple을 달성한다.

4.4.2 Pass Transistor Array의 크기 선정

Pass Transistor Array의 크기는 목표 최대 부하 전류와 단위 전류를 기반으로 결정된다. 본 설계의 단위 전류는 216.6 μ A이며, 16개의 PMOS는 다음과 같이 4개의 그룹으로 구성된다.

그룹 1 (ctrl[15:12]): 8 unit $\times$ 4개 = 32 unit

그룹 2 (ctrl[11:8]): 4 unit $\times$ 4개 = 16 unit

그룹 3 (ctrl[7:4]): 2 unit $\times$ 4개 = 8 unit

그룹 4 (ctrl[3:0]): 1 unit $\times$ 4개 = 4 unit

총합: 60 unit

전체 어레이가 모두 켜졌을 때 최대 공급 가능 전류는 다음과 같다.

$$I_{MAX} = 60 \text{ unit} \times 216.6 \text{ } \mu\text{A} = 12.996 \text{ mA} \approx 13 \text{ mA}$$

이는 디지털 Coarse Search만으로 달성 가능한 최대 전류이다. 추가적으로 Analog Fine-Tuning 단계에서 에러 앰프가 Pass Transistor의 Body 전압을 $0.8 V_{DD}$ 이하로 동적 조절하면, Body Effect에 의한 V_{th} 감소로 인해 동일한 V_{GS} 에서 더 많은 드레인 전류가 흐르게 된다. 이를 통해 최대 공급 전류를 19 mA까지 확장할 수 있다.

only Digital Coarse Search: 최대 13.4 mA

Analog Body-bias Fine-Tuning 포함: 최대 19 mA

그룹별 전류 기여는 다음과 같다.

그룹 1 전체 ON: $32 \times 216.6 \text{ } \mu\text{A} = 6.93 \text{ mA}$ (전체의 51.7%)

그룹 2 전체 ON: $16 \times 216.6 \text{ } \mu\text{A} = 3.47 \text{ mA}$ (전체의 25.9%)

그룹 3 전체 ON: $8 \times 216.6 \text{ } \mu\text{A} = 1.73 \text{ mA}$ (전체의 12.9%)

그룹 4 전체 ON: $4 \times 216.6 \text{ } \mu\text{A} = 0.87 \text{ mA}$ (전체의 6.5%)

이러한 구성은 Adaptive Linear Search Controller의 동작과 긴밀하게 연계된다. Normal

Mode에서 1비트씩 이동할 때는 216.6 μ A의 미세한 전류 조절이 가능하고, Fast Mode에서 4비트씩 점프할 때는 상위 그룹의 트랜지스터가 한꺼번에 켜지므로 수 mA 단위의 빠른 전류 확보가 가능하다. 이를 통해 정밀한 정상 상태 조절과 빠른 과도 응답을 동시에 달성한다.

4.5 Analog Error Amplifier




Fig.7. body biasing of the pmos array

본 설계에서는 digital coarse regulation 이후 남아 있는 출력 전압 오차를 세밀하게 보정하기 위해 analog error amplifier를 사용하였다. Digital loop는 load transient가 발생했을 때 pass transistor array를 빠르게 조절하여 V_{OUT} 을 목표 범위 근처까지 회복시키는 역할을 담당한다. 그러나 digital control만 사용할 경우 control bit의 discrete step으로 인해 steady-state에서 limit cycle oscillation 또는 output ripple이 발생할 수 있다. 따라서 본 설계에서는 정상 상태에서 analog loop를 활성화하여 V_{OUT} 과 V_{REF} 의 차이를 연속적으로 감지하고, pass transistor의 body bias를 조절함으로써 fine regulation을 수행하도록 구성하였다.

Analog error amplifier는 0.5 V 저전압 환경에서 동작해야 하므로, 일반적인 gate-driven amplifier보다 Input Common Mode Range 부담이 작은 bulk-driven OTA input stage를 사용하였다. Bulk-driven 구조에서는 입력 신호가 MOS transistor의 gate가 아니라 body terminal로 인가된다. 이 방식은 입력 신호 경로에서 threshold voltage에 의한 제약을 완화할 수 있어 ultra-low-voltage analog circuit에 적합하다. 특히 0.5 V supply voltage 조건에서는 낮은 voltage headroom에서도 입력 전압 차이를 감지할 수 있는 구조가 필요하므로, bulk-driven 방식을 error amplifier의 입력단으로 채택하였다.




Fig.8. 0.5V bulk-driven Error Amplifier

입력단은 single-stage non-tailed differential amplifier 구조를 기반으로 한다. 일반적인 differential amplifier는 tail current source를 통해 입력 pair를 biasing하지만, 이 구조에서는 tail current source를 제거하여 저전압 환경에서 필요한 voltage headroom을 줄였다. Tail current source가 없기 때문에 supply voltage가 낮은 0.5 V 환경에서도 비교적 넓은 input/output swing을 확보할 수 있으며, 이는 low-voltage LDO의 동작 조건에 적합하다.

Bulk-driven OTA input stage 뒤에는 common-source amplifier stage를 추가하여 전체 error amplifier를 2-stage 구조로 구성하였다. 추가된 common-source stage는 voltage gain을 더 확보하기 위한 gain stage로 사용되며, 출력단에는 R_c 와 C_c 로 구성된 Miller compensation을 적용하였다. Miller compensation은 2-stage amplifier에서 발생할 수 있는 stability 문제를 완화하고, feedback loop 내에서 충분한 phase margin을 확보하기 위해 사용된다. 따라서 analog error amplifier는 "bulk-driven OTA input stage + common-source gain stage + Miller compensation"으로 구성된다.

Common-source amplifier는 inverting stage이므로, bulk-driven OTA input stage의 1차 출력과 최종 body-bias control node의 polarity가 반대가 된다. 따라서 error amplifier의 출력 방향은 OTA input stage만으로 판단하지 않고, common-source stage의 inversion까지 포함한 최종 출력 V_{FB} 기준으로 해석해야 한다. 이러한 polarity를 고려하여 V_{REF} 와 V_{OUT} 의 차이에 따라 pass transistor의 body voltage가 적절한 방향으로 조절되도록 구성하였다.

구체적으로, error amplifier는 V_{REF} 와 V_{OUT} 을 비교한 뒤 pass transistor의 body voltage를 조절한다. V_{OUT} 이 목표 전압보다 낮아지는 droop 상황에서는 pass transistor의 drive strength를 증가시켜 더 많은 current를 공급해야 한다. 반대로 V_{OUT} 이 목표 전압보다 높아지는 경우에는 pass transistor의 current-driving capability를 줄여야 한다. Body-bias

control은 pass transistor의 threshold voltage와 effective strength를 조절하는 방식으로 동작하므로, digital control 이후 남아 있는 작은 voltage error를 연속적으로 보정할 수 있다.

Bulk-driven OTA input stage에서 입력 신호 V_{REF} 와 V_{OUT} 은 각각 M1A와 M1B의 body terminal로 인가된다. 두 입력 전압이 같을 때는 양쪽 branch의 threshold voltage와 drain current가 균형을 이루며, M1A-M2A 및 M1B-M2B로 구성된 current mirror branch가 대칭적으로 동작한다. 이 경우 M5-M6 current mirror를 통해 출력단에서 큰 차동 전류가 발생하지 않는다. 반대로 V_{REF} 와 V_{OUT} 사이에 차이가 발생하면 bulk voltage 변화로 인해 입력 transistor의 threshold voltage가 달라지고, 양쪽 branch의 drain current imbalance가 형성된다. 이 current imbalance가 OTA input stage의 1차 출력으로 나타나고, 이후 common-source stage를 거쳐 최종 V_{OUT} 신호로 변환된다.

또한 이 구조는 input common-mode signal과 V_{DD} fluctuation에 대한 민감도를 낮출 수 있다는 장점이 있다. V_{REF} 와 V_{OUT} 이 같은 조건에서는 current mirror의 전류가 입력 common-mode level에 크게 의존하지 않으며, V_{DD} 변동도 이상적으로는 양쪽 branch의 drain current에 동일하게 작용한다. 따라서 differential error를 감지하는 과정에서 common-mode 성분과 supply fluctuation의 영향이 상대적으로 줄어들며, 이는 LDO의 output stability와 PSRR 특성 확보에 유리하다.

다만 bulk-driven 방식은 저전압 동작에는 유리하지만, 일반적인 gate-driven 방식에 비해 transconductance(g_m 이 아닌 g_{mb} 사용)가 작아 voltage gain 확보가 어려울 수 있다. 이를 보완하기 위해 M7과 M8로 구성된 partial positive feedback 구조를 사용하였다. M7과 M8은 cross-coupled transistor로 연결되어 M2A와 M2B의 drain/gate node에서 negative resistance를 형성한다. 이 negative resistance는 해당 node의 equivalent resistance를 증가시키며, 결과적으로 OTA input stage의 voltage gain을 높인다.

OTA input stage의 DC voltage gain은 다음과 같이 표현할 수 있다.

$$A_{vo} = \frac{g_m}{g_{ds1} + g_{ds6}}$$

여기서 g_m 은 OTA의 effective transconductance이고, g_{ds1} 과 g_{ds6} 은 출력단과 관련된 drain-source conductance 성분이다. Partial positive feedback의 정도는 $m = g_{m7,8} / g_{m2}$ 로 표현되며, m 이 1에 가까워질수록 voltage gain은 증가한다. 그러나 m 이 너무 커지면 회로가 oscillator처럼 불안정해질 수 있고, parasitic pole의 주파수가 낮아져 bandwidth와 stability가 저하될 수 있다. 따라서 gain 향상과 stability 사이에는 trade-off가 존재한다. 이 trade-off를 고려하여 positive feedback의 세기 0.7로 설정하였다.

추가적인 DC gain 확보를 위해 self-cascode composite transistor 구조를 사용하였다. Self-cascode 구조에서는 두 개의 MOS transistor가 하나의 composite transistor처럼 동작한다. 아래쪽 transistor MS는 작은 V_{DS} 를 가지며 triode region에서 동작하고, 위쪽

transistor MD가 주요 transconductance를 담당한다. 이때 composite transistor의 g_m 은 단일 MOS transistor의 g_m 과 거의 유사하게 유지되지만, output resistance는 증가한다.




Fig.9. (a) self-cascode NMOS (b) self-cascode PMOS

Self-cascode composite transistor의 output resistance는 대략 다음과 같이 증가한다.

$$R_{OUT} \approx r_{dsD}(1 + g_m D r_{dsS})$$

즉, transconductance를 크게 희생하지 않으면서 output resistance를 증가시킬 수 있기 때문에 intrinsic gain이 향상된다. 이는 low-voltage single-stage input structure에서 부족할 수 있는 DC gain을 보완하는 데 효과적이다. 또한 일반적인 cascode 구조와 달리 큰 voltage headroom을 요구하지 않기 때문에 0.5V 저전압 동작에서도 output voltage swing을 크게 희생하지 않는다는 장점이 있다.

4.5.1 Body Biasing of the PMOS Array

Analog block은 digital coarse regulation 이후 steady-state에서 pass transistor array의 body voltage를 조절하여 output ripple을 줄이는 역할을 한다. Digital loop는 load transient가 발생했을 때 FAST, UP, DN mode를 통해 pass transistor의 on/off code를 빠르게 조정한다. 그러나 digital block logic으로는 해상도의 한계가 있기 때문에 V_{OUT} 이 정확히 목표 전압인 0.4V에 안착하지 못한다는 한계가 있다. 따라서 comparator의 widow 범위 안에 V_{OUT} 이 들어오면 digital loop를 비활성화하고, analog_en 신호를 1로 활성화 한 뒤 마지막으로 결정된 CTRL[15:0] code를 유지한 상태에서 analog loop가 fine regulation을 수행하도록 구성하였다.




Fig.10. Analog loop Fine-Tuning

이 동작의 핵심은 digital loop와 analog loop의 역할을 분리하는 것이다. Digital loop는 큰 load 변화에 빠르게 대응하기 위한 coarse control을 담당하고, analog loop는 steady-state에서 남아 있는 작은 전압 오차를 연속적으로 보정한다. Load transient가 발생하면 V_{OUT} 이 기준 범위를 벗어나고, comparator와 self-clock generator가 digital loop를 다시 활성화한다. 이때 analog loop는 꺼지고, controller는 CTRL code를 이동시키며 pass transistor array의 ON 개수를 빠르게 조절한다. 반대로 V_{OUT} 이 다시 정상 범위에 들어오면 digital switching을 멈추고 analog loop가 켜진다.

Analog mode에서는 pass transistor array의 gate control code가 고정되어 있으므로, digital switching에 의한 ripple이 더 이상 발생하지 않는다. 대신 analog error amplifier가 V_{REF} 와 V_{OUT} 을 비교하고, 그 출력으로 PMOS switch array의 body voltage를 조절한다. PMOS pass transistor의 body bias가 변하면 threshold voltage가 조절되고, 이에 따라 같은 gate code에서도 pass transistor의 current-driving strength가 연속적으로 변한다. 즉, digital code의 최소 단위보다 더 작은 전류 차이를 analog body-bias loop가 보정할 수 있다.

V_{OUT} 이 V_{REF} 보다 낮아지는 경우에는 load가 요구하는 전류에 비해 pass transistor array가 공급하는 전류가 부족한 상태로 해석할 수 있다. 이때 analog error amplifier는 feedback loop를 통해 body-bias control node를 낮춰 PMOS pass transistor의 effective threshold voltage를 낮추고, current-driving strength를 증가시킨다. 그 결과 pass transistor array를 통해 더 많은 current가 공급되고, V_{OUT} 은 다시 V_{REF} 에 가까워진다. 반대로 V_{OUT} 이 V_{REF} 보다 높아지는 경우에는 pass transistor의 current-driving strength를 줄이는 방향으로 body voltage가 높아져 V_{OUT} 상승을 억제한다.

이 방식은 별도의 parallel analog pass transistor를 추가하지 않고, 기존 digital LDO의 pass transistor array를 그대로 재사용한다는 점에서 효율적이다. Analog loop가 전체 load current를 새로 공급하는 것이 아니라, digital loop가 이미 맞춰 놓은 current level 근처에서 residual current mismatch만 보정하기 때문이다. 따라서 steady-state에서는 analog loop가 작은 ripple current만 담당하고, 큰 load transient가 발생하면 다시 digital loop가

control을 넘겨받는 구조가 된다. 이러한 ping-pong operation을 통해 fast transient response와 low steady-state ripple을 동시에 얻을 수 있다.

또한 body-bias fine-tuning의 효과를 높이기 위해 pass transistor switch array에 HVT PMOS 소자를 사용하였다. HVT 소자는 일반적으로 문턱전압이 높아 기본 전류 구동 능력은 상대적으로 낮지만, body voltage 변화에 대한 drain current의 민감도가 크고 back-gate transconductance인 g_{mb} 가 더 높다는 장점이 있다. 따라서 Error Amplifier가 body voltage를 조절할 때 switch array의 effective strength를 보다 효과적으로 변화시킬 수 있으며, 정상 상태에서 남는 미세한 전류 오차와 출력 리플을 연속적으로 보정하는 데 유리하다. 필요한 전류 구동 능력은 power switch의 크기를 조정하여 보완할 수 있다. 하지만 그에 따른 trade-off로 pass transistor의 면적이 더 커져야 한다는 단점이 있다.

4.5.2 Anlog Block Simulation Result

- Loop Gain & Phase Margin




Fig.11. Loop Gain & Phase Margin

Loop Gain: 40.658dB

Phase Margin: 60.55deg

- PSRR




Fig.12. PSRR of Analog Loop @heavy load/light load

4.6 Self-Clock Generator

4.6.1 목적 및 기본 개념

Self-Clock Generator는 외부 글로벌 클럭 없이 내부적으로 클럭을 생성하여 디지털 Coarse Search Controller에 공급하는 블록이다. 기존 동기식 DLDO에서는 Free-Running 글로벌 클럭이 상시 동작하여 정상 상태에서도 불필요한 스위칭 전력이 소모되는 반면, 본 설계의 Self-Clock Generator는 부하 변동 이벤트가 감지되는 순간에만 활성화되어 클럭을 생성하고, V_{OUT} 이 Window 내로 복귀하면 즉시 비활성화된다. 이를 통해 정상 상태에서의 동적 전력 소모를 원천적으로 차단한다.

4.6.2 회로 구성

Self-Clock Generator는 크게 EN 신호 생성부와 Voltage-Controlled Oscillator(VCO)로 구성된다.

- EN 신호 생성부




Fig.13. VCO Gate Level Netlist

Comparator의 출력인 UP, DN 신호를 이용하여 링 오실레이터 활성화 신호인 EN을 생성한다. Fig.13과 같이 DN 신호와 반전된 UP 신호를 NAND 게이트에 입력하여 EN을 생성한다.

$$\begin{aligned} \text{EN} &= \text{NAND}(\text{DN}, \text{NOT}(\text{UP})) \\ &= \text{NOT}(\text{DN AND NOT}(\text{UP})) \\ &= \sim \text{DN OR UP} \end{aligned}$$

따라서 EN이 High가 되는 조건, 즉 링 오실레이터가 활성화되는 조건은 다음과 같다.

$$\begin{aligned} \text{EN} = \text{High: } &\text{UP}=1 \text{ (Undershoot) OR DN}=0 \text{ (Overshoot)} \\ \text{EN} = \text{Low: } &\text{UP}=0 \text{ AND DN}=1 \text{ (In-Window, 정상 상태)} \end{aligned}$$

정상 상태에서는 EN=Low로 유지되어 링 오실레이터가 완전히 차단되며, 부하 변동 이벤트 발생 시에만 EN=High로 전환되어 클럭 생성이 시작된다.

- Voltage-Controlled Oscillator (VCO)




Fig.14. VCO Schematic

VCO는 Fig.14와 같이 NAND 게이트 1개와 인버터 3단으로 구성된 링 오실레이터 구조를 채택하였다. EN 신호가 NAND 게이트의 제어 입력으로 인가되어 링 오실레이터의 활성화 여부를 결정한다.

EN = Low: NAND 출력 강제 High → 발진 차단

EN = High: 링 오실레이터 정상 발진

각 인버터는 VREF 전압이 PMOS의 게이트 바이어스로 인가되는 구조를 채택하였다. 이는 Current-Starved 방식의 변형으로, VREF 전압을 조절함으로써 PMOS의 구동 전류를 제어하고 이를 통해 링 오실레이터의 발진 주파수를 조절할 수 있다. 본 설계에서는 약 537 MHz의 발진 주파수로 동작하도록 VREF를 설정하였다.

5. 동작 원리 및 제어 알고리즘

5.1 Digital logic




Fig.15. Digital Logic Flow Chart

위 순서도는 제안하는 LDO의 Coarse-Fine 제어 동작 시퀀스를 나타낸다. 정상 상태에서 출력 전압 V_{OUT} 이 윈도우 범위 에 머무는 동안에는 디지털 루프를 끄고 아날로그 루프만 동작하는 Analog mode가 유지된다. 부하 변동으로 V_{OUT} 이 윈도우를 벗어나면, 켜져 있던 Analog mode를 끄고 디지털 Coarse 루프가 동작을 시작한다.

Undershoot이 발생한 경우에는 먼저 droop의 심각도에 따라 Fast mode 진입 여부를 결정한다. V_{out} 이 V_{droop} 보다 낮을 만큼 급격히 떨어졌다면 Fast mode로 진입하여 한 클럭에 pass transistor 4개를 동시에 켜 과도한 undershoot을 빠르게 억제하고, 그보다 완만한 droop인 경우에는 일반적인 UP mode에서 Ctrl을 한 비트씩 켜다. 반대로 V_{OUT} 이 V_H 를 초과하는 overshoot 상황에서는 DN mode로 진입하여 Ctrl을 한 비트씩 꺼서 전압을 끌어 내린다.

디지털 Coarse 루프에 의해 V_{OUT} 이 다시 윈도우 내부로 settling되면 시스템은 Analog mode로 복귀한다. 이때 디지털 루프가 미처 보정하지 못하고 남은 미세한 정상 상태 오차는 pass transistor의 body에 연결된 아날로그 error amplifier가 body-bias를 조절하여 보정한다. 이러한 fine-tuning을 통해 디지털 LDO 특유의 limit cycle oscillation 없이 ripple이 없는 정밀한 출력 전압 조정을 달성한다.

6. 시뮬레이션 및 성능 검증

6.1 Timing Diagram 분석




Fig.16. Timing Diagram

위 timing diagram은 부하 과도 상황에서 주요 제어 신호의 동작을 보여준다. 급격한 V_{out} drop이 발생하면 window comparator가 이를 감지하여 FAST 신호를 활성화하고, 동시에 self-clock generator가 동작을 시작해 digital loop의 CLK가 생성된다. 이와 함께 ANALOG_EN이 off되어 아날로그 루프가 비활성화되고 전체 시스템은 Coarse mode로 진입한다. 이후 UP 신호에 따라 Ctrl이 증가하며 V_{OUT} 을 끌어올리고, overshoot이 발생하지 않는 구간에서는 DN 신호가 비활성 상태를 유지한다. V_{OUT} 이 윈도우 내부로 회복되면 CLK는 다시 정지하고 ANALOG_EN이 on되어 시스템은 Analog mode로 돌아간다.

[Load Transient Response]




Fig.17. Load Transient Response

단일 스텝 부하 과도 응답($\Delta I_{load}/T_{edge} = 13.2mA/10ns$) 시뮬레이션에서, 부하가 급격히 증가하는 순간 undershoot가 123mV로 측정되었으며 Coarse 루프가 12ns(T_{coarse}) 만에 출력을 회복시켜 14ns($T_{settling}$) 이내에 윈도우로 settling되었다. 반대로 부하가 급격히 감소하는 구간에서는 $V_{overshoot}$ 이 약 97mV로 나타났다.

또한 PWL 소자를 사용하여 다양한 부하 전류 변동 환경에서의 V_{OUT} settling을 검증하였다. 216uA부터 19mA까지 여러 단계의 부하 스텝을 인가하였으며, 이때 $I_{LOAD,MAX}$ (19mA)는 pass transistor가 모두 켜지고 body error amplifier의 출력이 body를 최대한 낮춘 상태에서 흐르는 최대 전류이다. 가장 가혹한 5mA→19mA 스텝에서 최악 조건의 undershoot는 약 176mV로 측정되었다.

6.2 Performance Summary

	This Work
CMOS Process [nm]	65
Topology	Hybrid (Coarse-Fine)
Search Type	Adaptive Linear-Binary
V_{IN} [V]	0.5
V_{OUT} [V]	0.4
$I_{Load,MAX}$ [mA]	19
C_{Load} [pF]	50
I_Q [uA]	299
T_{coarse} [ns] @ f_{CLK}	12 @ 537MHz
$T_{settling}$ [ns]	14
ΔV_{Droop} [mV] @ $\Delta I_{Load}/T_{Edge}$	176 @ 14mA/10ns
PSRR [dB]	-32 @ 100kHz

Fig.18. Performance Table

위 표는 제안하는 hybrid LDO의 주요 성능을 정리한 것이다. 본 설계는 65nm CMOS 공정으로 구현되었으며, 0.5V의 초저전압 환경에서 V_{OUT} 0.4V를 공급한다. 최대 부하 전류는 19mA, 부하 커패시턴스는 50pF이고 정적 소비 전류(I_Q)는 299uA이다. 14mA/10ns의 급격한 부하 변동 조건에서 Coarse 루프는 537MHz의 self-clock으로 동작하여 12ns의 T_{coarse} 와 14ns의 $T_{settling}$ 을 달성하였으며, 이때 출력 droop는 176mV 수준이다. 또한 100kHz에서 PSRR은 -32dB로, 아날로그 body-bias fine-tuning을 통해 기존 디지털 LDO 대비 우수한 전원 잡음 억제 특성을 확보하였다.

7. 결론

7.1 설계 목표 달성 및 주요 성능 요약

본 과제는 0.5V 초저전압 환경에서 동작하는 하이브리드 LDO 회로를 성공적으로 설계하고 검증하였다. 기존 디지털 LDO의 한계인 limit cycle oscillation과 출력 리플 문제를 해결하기 위해 디지털 Coarse 제어와 아날로그 Fine 제어의 역할 분담 체계인 Ping-Pong 동작을 도입하였다. 특히 Event-Driven Self-Clocking 구조와 Adaptive Coarse Search를 통해 급격한 부하 전류 변동 상황에서도 12ns의 Coarse 조절 시간과 14ns 이내의 빠른 Settling 시간을 달성하였으며, 최대 전압 강하를 176mV 수준으로 억제하였다. 정상 상태에서는 Error Amplifier 기반의 Analog Body-Bias Tuning을 통해 잔여 오차를 미세 조정하여 100kHz 기준 -32dB의 우수한 PSRR 특성과 Zero-ripple 성능을 확보하였다. 또한 아날로그 루프 검증에서 루프 게인 40.658dB 및 Phase Margin 60.55도를 기록하며 시스템의 높은 안정성을 입증하였다.

7.2 설계 한계점 및 향후 연구 방향

본 연구에서 제안한 하이브리드 LDO 구조는 우수한 과도 응답 및 초저전압 동작 특성을 증명하였으나, 실제 회로 구현 및 다양한 동작 조건으로의 확장성 측면에서 다음과 같은 설계 한계점을 지니고 있다.

먼저 정상 상태 리플 저감을 위해 아날로그 Fine 루프가 PMOS 어레이의 바디 전압을 동적으로 조절하는 과정에서, 바디 단자 제어에 의한 누설 전류 문제가 발생하여 시스템의 전반적인 전력 효율을 저하시킬 수 있다.

또한 본 회로는 공급 전압이 0.5V인 초저전압 환경으로 동작이 제한되어 있으며, 만약 범용성을 넓히기 위해 더 높은 공급 전압을 인가할 경우 PMOS의 Source-Body 간 순방향 바이어스가 형성되는 현상을 방지하기 위해 전압을 제한해 주는 클램프 회로가 필수적으로 추가되어야 하므로 설계 부담이 가중된다.

아울러 초저전압 환경으로 인해 아날로그 에러 앰프의 이득이 본질적으로 부족하여 루프 안정도 확보를 위해 miller capacitor를 도입하였으나, 이로 인해 에러 앰프 내부의 Slew Rate가 저하되어 과도 상황 발생 시 아날로그 루프의 초기 반응 속도가 제한되는 trade-off가 존재한다. 마지막으로 본 설계가 지원하는 최대 부하 전류는 19mA 수준으로 범용 전원 장치에 비해 비교적 적은 편이다. 이를 해결하고자 pass transistor의 개수를 늘리게 되면 최대 전류량은 확장할 수 있으나, 전체 스위치 어레이가 차지하는 레이아웃 면적이 비례해질 뿐만 아니라 게이트 및 드레인 노드의 기생 커패시턴스가 급격히 증가하여 디지털 제어 루프의 스위칭 속도가 저하되고 동적 전력 소모가 급증하게 된다. 더불어 제어 비트 수의 확장은 Adaptive Linear Search Controller를 비롯한 디지털 제어 로직 및 시프트 레지스터의 설계 복잡도를 크게 가중시키는 단점이 존재한다. 따라서 향후 연구에서는 Body 제어 시 발생하는 누설 전류를 억제하는 바이어스 구조를 보완하고, 광범위한 입력 전압 조건에 대응

할 수 있는 고전압 보호용 클램프 회로를 설계에 반영해야 한다. 이에 더해 에러 앰프의 Slew Rate 개선을 위한 보상 회로 연구와 함께, 기생 성분 및 스위칭 전력 증가를 최소화하면서 부하 전류 구동 능력을 극대화할 수 있는 적응형 스위치 사이징 및 디지털 로직 최적화를 진행할 예정이다.

8. 참고문헌

- [1] Chaubey, Saurabh, Meghna Madhusudan, and Ramesh Harjani. "Design techniques for zero steady-state output ripple in digital low dropout regulators." 2019 IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS). IEEE, 2019.
- [2] Shi, Jiangyi, et al. "A self-clocked binary-searching digital low-dropout regulator with fast transient response." IEICE Electronics Express 17.21 (2020): 20200297-20200297.
- [3] Kumngern, Montree, Tomasz Kulej, and Fabian Khateb. "31.3 nW, 0.5 V bulk-driven OTA for biosignal processing." IEEE Access 11 (2023): 56516-56525.
- [4] Song, Yoonho, et al. "A fast droop-recovery event-driven digital LDO with adaptive linear/binary two-step search for voltage regulation in advanced memory." IEEE Transactions on Power Electronics 37.2 (2021): 1189-1194.