



Rechnerarchitektur

Arithmetik I

Univ.-Prof. Dr.-Ing. Rainer Böhme

Wintersemester 2021/22 · 10. November 2021

Gliederung heute

- 1. Addition und Subtraktion
- 2. Arithmetisch-logische Einheit


Addieren von Binärzahlen

Addition positiver *n*-stelliger Binärzahlen *a* und *b* stellenweise von rechts nach links:

- An jeder Stelle *i* kann ein Übertrag (engl. *carry*) $c_i = 1$ auftreten.
- Falls Summe $y = a + b \ge 2^n$, reichen n Bit nicht mehr für die Darstellung des Ergebnisses aus. Das (n+1)-te Summenbit wird als Überlauf (engl. overflow) bezeichnet.

Beispiele

Zahlendarstellung



Beispiel n = 4 Bit für

- natürliche Zahlen $0 \le k < 2^n$ (**eindeutig** in *n*-Bit-Register) und
- vorzeichenbehaftete ganze Zahlen $-2^{(n-1)} \le z < +2^{(n-1)}$ in der **Zweierkomplement**-Darstellung

Vergleich am Zahlenstrahl

Binärdarstellung vorzeichenbehafteter Ganzzahlen mit n Stellen

Wertebereiche (Beispiele für n=8 Bit) 2^n-a positive Binärzahlen $0, 1, \dots, 2^{n-1}-1, \quad 2^{n-1}, \dots, \ 2^n-1$ Zweierkomplement $-2^{n-1}, \dots, \ -1, 0, 1, \dots, \ 2^{n-1}-1$ $-128 \qquad -1 \qquad 0 \qquad 1 \qquad 127$

Arithmetische Negation in Zweierkomplementdarstellung

1. Invertiere alle Bits.

 $(127)_{10} = (01111111)_2 \Rightarrow (10000000)_2 = (-128)_{10}$

2. Addiere 1.

 $(-128)_{10} + 1 = (1000\,0000)_2 + 1 = (1000\,0001)_2 = (-127)_{10}$

Fallunterscheidung

- **1.** Zahlen a und b **positiv** (d. h. "Vorzeichenbits" $a_{n-1} = b_{n-1} = 0$)
 - Arithmetischer Überlauf bei $y_{n-1} = 1$ ($\Leftrightarrow c_{n-1} = 0$ und $c_{n-2} = 1$)
- 2. Zahlen a und b negativ (d. h. "Vorzeichenbits" $a_{n-1} = b_{n-1} = 1$) $\Rightarrow a' = -a$ und b' = -b positiv, also gilt:

$$y' = a + b = (2^n - a') + (2^n - b') = 2 \cdot 2^n - (a' + b')$$

Das korrekte Ergebnis $y = 2^n - (a' + b') = y' - 2^n$ wird durch Abschneiden und Ignorieren des Übertragsbits c_{n-1} erreicht.

Arithmetischer Überlauf bei
$$y_{n-1} = 0$$
 ($\Leftrightarrow c_{n-1} = 1$ und $c_{n-2} = 0$)

3. Vorzeichen von a und b unterschiedlich (z. B. sei b negativ) $y' = a + b = a + (2^n - b') = 2^n - (b' - a)$ ist korrekt für |b| > |a|.

Das korrekte Ergebnis für $|b| \le |a|$ ist $y = a - b' = y' - 2^n$.

Auch hier: Abschneiden und Ignorieren des Übertragsbits c_{n-1} .

Kein arithmetischer Überlauf möglich!

Rechenbeispiele

(n = 8 Bit)

$$\begin{array}{c} & \begin{array}{c} 0001\,0111 & (23)_{10} \\ + \,\,1111\,1111 & (-1)_{10} \\ \end{array} & \begin{array}{c} 0011\,0111 & (55)_{10} \\ + \,\,1101\,0110 & (-42)_{10} \\ \end{array} \\ \begin{array}{c} \begin{array}{c} 0 \\ + \,\,1101\,0110 \\ \end{array} & \begin{array}{c} (-42)_{10} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \begin{array}{c} 0 \\ + \,\,1101\,0110 \\ \end{array} & \begin{array}{c} (-42)_{10} \\ \end{array} \\ \begin{array}{c} 1111 \,\,11 \\ \end{array} \\ \begin{array}{c} 1111 \,\,11 \\ \end{array} & \begin{array}{c} 1111 \,\,11 \\ \end{array} \\ \begin{array}{c} 110000\,1101 \\ \end{array} & \begin{array}{c} 0000\,1101 \\ \end{array} & \begin{array}{c} 0000\,1101 \\ \end{array} \\ \begin{array}{c} 0000\,1101 \\ \end{array} & \begin{array}{c} (13)_{10} \\ \end{array} \\ \begin{array}{c} 0 \\ \end{array} \\ \begin{array}{c} 1111 \,\,111 \\ \end{array} \\ \begin{array}{c} 0 \\ \end{array} \\ \begin{array}{c} 0$$

Hörsaalfrage



Welche Bitfolge entspricht der Zweierkomplement-Darstellung der Zahl -4 bei n=8 Bit?

- 00001011
- 00001100
- 10111111
- 11011111
- 11111011
- 1111 1100 denn: $00000100 \Rightarrow 11111011 + 1 = 11111100$

Zugang: https://arsnova.uibk.ac.at mit Zugangsschlüssel 24 82 94 16. Oder scannen Sie den QR-Kode.


Halbaddierer (engl. Half Adder)

- Ermittelt aus a_0 und b_0 Summe y_0 und Übertrag c_0 .
- Einsatz für niederwertigste Bits.
- Verzögerung: τ für c_0 und 2τ für y_0 .

Wahrheitstabelle

a_0	b_0	У 0	<i>C</i> ₀
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Realisierung



$$c_0 = a_0 \cdot b_0$$

$$y_0=a_0\oplus b_0$$



Symbol




Volladdierer (engl. Full Adder)

- Addiert a_i , b_i und c_{i-1} an Bitpositionen i = 1, ..., n-1.
- Gibt Summe y_i und Übertrag c_i aus.


Wahrheitstabelle

a_i	b_i	c_{i-1}	Уi	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Realisierung



Symbol




$$c_i = a_i \cdot b_i + a_i \cdot c_{i-1} + b_i \cdot c_{i-1}$$

 $y_i = a_i \oplus b_i \oplus c_{i-1}$

Serielles Addierwerk


Konstruktion eines **synchronen Schaltwerks** aus einem Volladdierer, einem Flipflop und drei *n*-Bit-Schieberegistern:



- Der Init-Eingang dient zum Löschen des Übertrags, falls das Flipflop nicht initialisiert ist.
- In Takt t wird Ergebnisbit y_t aus a_t , b_t und c_{t-1} bestimmt.
- Die Addition von zwei *n*-Bit-Zahlen benötigt *n* Taktzyklen.

Paralleles Addierwerk


Konstruktion aus n-1 Voll- und einem Halbaddierer:



- Übertrag an Position i = 0 kann alle Bitstellen 1 bis n 1 durchlaufen, daher: "Ripple Carry"-Addierer (RCA)
- Maximale Verzögerung: $2n \cdot \tau$
- Verbesserung in der Praxis: "Carry Look-Ahead"-Addierer (CLA) addieren mit konstanter Verzögerung.

Paralleles Addierwerk

Konstruktion aus *n* Volladdierern mit Übertrag-Eingang:




- Übertrag an Position i = 0 kann alle Bitstellen 1 bis n 1 durchlaufen, daher: "Ripple Carry"-Addierer (RCA)
- Maximale Verzögerung: $2n \cdot \tau$
- Verbesserung in der Praxis: "Carry Look-Ahead"-Addierer (CLA) addieren mit konstanter Verzögerung.

Kombiniertes Addier-/Subtrahierwerk

Steuereingang s wählt zwischen Addition (a + b) für s = 0 und Subtraktion (a - b) für s = 1.

Idee: XOR-Gatter invertieren Bits b_i wenn s = 1.




Gliederung heute


- 1. Addition und Subtraktion
- 2. Arithmetisch-logische Einheit

Arithmetisch-logische Einheit (ALU)

Multifunktionsmodul für Verknüpfungen zwischen n-Bit-Registern



Schematischer Schaltungsaufbau



Weitere Strukturierung der Select-Eingänge si sinnvoll, z. B.


- s_2 entscheidet zwischen arithmetischen und logischen Operationen;
- s_1 und s_0 wählen konkrete (arithmetische oder logische) Operation.

Wahl der Operation

Beispiel für die Belegung des Select-Eingangs:


Funktion	<i>s</i> ₀	s_1	<i>S</i> ₂
0	0	0	0
b-a	1	0	0
a-b	0	1	0
$\mathbf{a} + \mathbf{b} + \mathbf{c}$	1	1	0
a ⊕ b	0	0	1
$\mathbf{a}\vee\mathbf{b}$	1	0	1
$\mathbf{a}\wedge\mathbf{b}$	0	1	1
1	1	1	1

Schaltungstechnische Realisierung einer ALU



Ausblick: Carry-Save-Addierer (CSA)

Anordnung zur **partiellen Addition**: Ein CSA-Baustein integriert *n* Volladdierer mit **separaten** Carry-Ausgängen



ightarrow Kaskadierung zur schnellen Addition mehrerer Summanden

Syllabus – Wintersemester 2021/22

```
06.10.21
              1. Einführung
              2. Kombinatorische Logik I
13 10 21
20 10 21
              3. Kombinatorische Logik II
27.10.21
              4. Sequenzielle Logik I
03.11.21
              5. Sequenzielle Logik II
              6 Arithmetik I
10 11 21
 17.11.21
              7. Arithmetik II.
                                                         inday students
24.11.21
              8. Befehlssatzarchitektur (ARM) I
01.12.21
                 Befehlssatzarchitektur (ARM) II
 15.12.21
             10. Ein-/Ausgabe
 12.01.22
             11 Prozessorarchitekturen
19.01.22
             12. Speicher
26.01.22
             13. Leistung
02.02.22
                  Klausur (1. Termin)
```