



## Rechnerarchitektur

Sequenzielle Logik I

Univ.-Prof. Dr.-Ing. Rainer Böhme


Wintersemester 2021/22 · 27. Oktober 2021


## Gliederung heute

- 1. Abschluss der Kombinatorischen Logik
- 2. Flipflops
- 3. Schaltwerke

## Multiplexer


Auswahl einer Datenquelle  $x_i$  (bzw. Senke  $y_i$  für <u>De</u>multiplexer) über n Steuerleitungen:





# Schaltungstechnische Realisierung


für n = 2 Steuerleitungen




# Schaltungstechnische Realisierung

für n = 2 Steuerleitungen

#### Steuerlogik




#### **Alternative mit Vorinvertierung**



## OTP-Logikanordnungen

(engl. one time programmable)

#### Grundstruktur





**AND-Matrix** 

**OR-Matrix** 

#### **Programmierung der Bauelemente**

Hohe Schreibströme brennen Sicherungen (engl. fuses) auf dem Die durch oder neutralisieren Dioden.

## Varianten

#### Programmable Read-Only Memory (PROM)


- AND-Matrix fest, OR-Matrix programmierbar
- Direkte Realisierung von Wahrheitstabellen
- PROM mit 2<sup>n</sup> m-Bit-Worten implementiert iede Schaltfunktion  $f: \{0,1\}^n \rightarrow \{0,1\}^m$ .


#### **Programmable Array Logic (PAL)**

- AND-Matrix programmierbar, OR-Matrix fest
- Realisiert DNFs bis zu einer Obergrenze von Produkttermen pro Summand

#### Programmable Logic Array (PLA)

- AND-Matrix und OR-Matrix programmierbar
- Realisiert DNFs bis zu einer Obergrenze an Produkttermen (gg. durch Anzahl der AND-Gatter)






## Hörsaalfrage



24 82 94 16

## 1. Welches PROM realisiert diesen 2-Bit-Multiplizierer?

$$8y_1 + 4y_2 + 2y_3 + y_4 = (2x_1 + x_2) \times (2x_3 + x_4)$$



Zugang: https://arsnova.uibk.ac.at mit Zugangsschlüssel 24 82 94 16. Oder scannen Sie den QR-Kode.

## Abgrenzung

#### Kombinatorische Logik

- Keine Rückkopplung
- Grundelemente sind Gatter
- Schalt<u>netze</u> sind idealisiert verzögerungsfrei
- Beschreibung durch
   Wahrheitstabellen oder
   Boolesche Ausdrücke

#### Sequenzielle Logik


- Kontrollierte Rückkopplung
- Grundelemente sind Flipflops und Gatter
- Schaltwerke berücksichtigen **Zeitverhalten** unter Annahme konstanter **Gatterlaufzeit**  $\tau$
- Beschreibung durch Zustandstabelle und Zustandsdiagramm oder Ansteuer- und Ausgabegleichungen

# Gliederung heute

- 1. Abschluss der Kombinatorischen Logik
- 2. Flipflops
- 3. Schaltwerke

# Rückkopplung eines Gatterausgangs


#### Beispiel: NOR-Gatter



x(t)	y(t+ au)	$y(t + 2\tau)$	$y(t + 3\tau)$
0	$\overline{y(t)}$	y(t)	$\overline{y(t)}$
1	0	0	0

 $\rightarrow$  Ausgang oszilliert weitgehend unkontrolliert.


# Kreuzweise Rückkopplung zweier Gatterausgänge



$x_0(t)$	$x_1(t)$	$y_0(t+ au)$	$y_1(t+\tau)$	$y_0(t+2\tau)$	$y_1(t+2\tau)$
0	0	$\overline{y_1(t)}$	$\overline{y_0(t)}$	?	?
0	1	$\overline{y_1(t)}$	0	1	0
1	0	0	$\overline{y_0(t)}$	0	1
1	1	0	0	0	0

# Kreuzweise Rückkopplung zweier Gatterausgänge

#### Beispiel: NOR-Gatter



#### **Bistabile Kippstufe**


Diese Schaltung kann ein Bit in ihrem **Zustand** *Q* speichern.


## RS-Flipflop

#### Bezeichnung der zwei Eingänge

- R = "reset" (löschen)
- *S* = "set" (setzen)

#### Realisierung mit zwei NOR-Gattern





# Flipflop: bistabile Kippstufe (W)


Mechanische Analogie: Wippe



## Beispiel für den Einsatz von RS-Flipflops

Einschalten der Warnlampe bei kurzfristiger Temperaturüberschreitung, Taster zum Zurücksetzen

- Speicherung eines flüchtigen Werts
- Initialisierung erforderlich



#### **Darstellung im Zeitverlauf**



## Getaktetes RS-Flipflop

#### Idee

Vermeidung unbeabsichtigter Zuständsübergänge durch Laufzeiteffekte:


Übernahme der Signale an R und S nur wenn Taktsignal 1 ist.

## 

<sup>&</sup>lt;sup>1)</sup> don't care, <sup>2)</sup> i. d. R. nicht erlaubt, <sup>3)</sup> auch: Clk oder c für clock

## Takt

Symmetrisches Rechtecksignal mit konstanter **Taktfrequenz** (Schwingungen pro Zeiteinheit) gemessen in **Hertz** [1 Hz = 1/s]



## **Taktgenerierung**

Industriell gefertigte **Quarze** schwingen sehr präzise (> 4 MHz). Niedrigere Frequenzen erreicht man durch (mehrfache) Teilung.


## Flankengesteuertes RS-Flipflop

#### Nachteil getakteter RS-Flipflops


- mehrere Zustandsänderungen in einer Taktphase möglich
- erschwert kontrollierte Rückkopplung über Schaltnetz

#### **Alternative: Flankensteuerung**

- Übernahme der Eingabewerte zu einem bestimmten Zeitpunkt
- Varianten für positive (steigende) oder negative (fallende) Flanke



## Zeitverhalten ausgewählter Flipflops




## Hörsaalfrage

2. Welche *R*- und *S*-Signale passen zur (idealen) Ausgabe *Q* eines flankengesteuerten RS-Flipflops?




24 82 94 16



Zugang: https://arsnova.uibk.ac.at mit Zugangsschlüssel 24 82 94 16. Oder scannen Sie den QR-Kode.

## Realisierung einer "Pipeline"



- parallele Speicherung/Verarbeitung unterschiedlicher Daten
- schrittweise Weitergabe der Ergebnisse bei Taktflanke
- Ergebnis liegt (im Beispiel) nach drei Takten am Ausgang an.
- Voraussetzung: Die maximale Verzögerung aller Schaltnetze
  - der kritische Pfad ist kürzer als ein Taktzyklus.


## D-Flipflop

(Abk. für <u>Daten oder Delay</u>, engl. *Verzögerung*)

#### **Eigenschaften**


- Ein Datenbit  $D = S = \overline{R}$  als Eingang (vermeidet R = S = 1).
- Bei Takt = 1 wird der Folgezustand Q' = D gesetzt.

#### Realisierung



# D Takt Q' 0 0 Q 0 1 0 1 0 Q 1 1 1


#### Symbol



ightarrow D-Flipflops kommen häufig mit Flankensteuerung zum Einsatz.

## Flankenerkennung


schaltungstechnische Realisierung für **positive** Flanke



→ Ausnutzung von Laufzeiteffekten

## Realisierung mit NAND- und AND-Gattern

positiv flankengesteuertes D-Flipflop




(Funktionsweise nicht prüfungsrelevant)

## Gliederung heute

- 1. Abschluss der Kombinatorischen Logik
- 2. Flipflops
- 3. Schaltwerke

## Beispiel: *n*-Bit-Register




## Konstruktion aus flankengesteuerten D-Flipflops

Übernahme der Daten von einem **Datenbus** d der Breite n Bit bei steigender Flanke des "Load"-Signals.

## Beispiel: *n*-Bit-Schieberegister

#### **Anwendungen**

- seriell-zu-parallel-Wandlung
- arithmetische Operationen



## Konstruktion aus flankengesteuerten D-Flipflops

Verschiebung der Binärwerte pro Takt um eine Position nach rechts.

## Syllabus – Wintersemester 2021/22

```
06.10.21
              1. Einführung
13.10.21
              2. Kombinatorische Logik I
20.10.21
              3. Kombinatorische Logik II
27.10.21
              4. Sequenzielle Logik I
03.11.21
              5. Sequenzielle Logik II
              6 Arithmetik I
10 11 21
17 11 21
              7 Arithmetik II
24.11.21
              8. Befehlssatzarchitektur (ARM) I
01 12 21
              9. Befehlssatzarchitektur (ARM) II
 15.12.21
             10. Ein-/Ausgabe
             11. Prozessorarchitekturen
12.01.22
 19.01.22
             12. Speicher
26.01.22
             13. Leistung
02.02.22
                  Klausur (1. Termin)
```