



Rechnerarchitektur

Befehlssatzarchitektur I

Univ.-Prof. Dr.-Ing. Rainer Böhme

Wintersemester 2021/22 · 24. November 2021

Gliederung heute

- 1. Von der sequenziellen Logik zum Mikroprozessor
- 2. ARM-Mikroarchitektur
- 3. ARM-Befehlssatz (ohne Speicherzugriff)
- 4. Unser erstes Assemblerprogramm

Hintergrund

Sophie Wilson und Steve Furber entwickeln die ARM-Architektur ab 1983 beim englischen Computerhersteller Acorn, heute ARM, in Cambridge.

- ARM stellt keine eigenen Chips her, sondern verkauft Lizenzen an Halbleiterhersteller, die den Prozessor an die Bedürfnisse ihrer Kunden anpassen und mit anderen Komponenten integrieren (z.B. System-on-a-Chip, SoC).
- Einige Lizenznehmer (Apple, Intel, Motorola, NXP etc.) dürfen auch den Kern weiterentwickeln
- **Folge:** Es gibt eine Vielzahl an ARM-Varianten.

→ siehe z. B. Wikipedia-Artikel

- Wir behandeln ausgewählte Teile des ARMv6-Designs (32 Bit, 2002). Es ist bei Mikrocontrollern noch weit verbreitet (z.B. Raspberry Pi).
- Aktuell ist ARMv9 (64 Bit), vorgestellt im März 2021.
- ARMv9 ist abwärtskompatibel bis ARMv5.

Namenskonventionen

Diese Folie dient allein der Orientierung und ist nicht prüfungsrelevant!

ARM unterscheidet Produkt<u>familien</u> nach Einsatzbereichen:

Cortex-A für Anwendungen (Smartphones, Spielkonsolen)

Cortex-M für Mikrocontroller (Haushaltsgeräte, "Internet der Dinge")

Cortex-R für Echtzeitanwendungen (Realtime: Automotive, Industriesteuerung)

SecurCore für Sicherheitsanwendungen (Geldautomaten)

In jeder Familie gibt es Produkte, die verschiede Designs (ARMvX) umsetzen.

ARM-Chips lassen sich mit (bis zu 16) verschiedenen **Koprozessoren** konfigurieren, z.B. für digitale Signalverarbeitung (DSP), Gleitkommaarithmetik (VFP), Java-Hardwarebeschleunigung, Virtualisierung, Speicherverwaltung, . . .

Registersatz

CPUs sind Zustandsautomaten. Ihr Zustand wird in wenigen, direkt mit der Logik verbundenen **Registern** gespeichert.

Bei ARM stehen im **User-Modus** 16 Register mit je 32 Bit zur Verfügung:

r0	zur freien Nutzung
r1	zur freien Nutzung
:	
r12	zur freien Nutzung
r13	reserviert für Stack-Pointer (SP)
r14	reserviert für Rücksprungadresse (Link Register, LR)
r15	reserviert für Programmzähler (PC)

Die Verbindung mit dem (über den Systembus angebundenen) **Arbeitsspeicher** erweitert den Zustandsraum erheblich.

Flags

Die ALU setzt Flags (Bits) in einem Statusregister.



Arithmetische Operationen

Eraebnisbit

ist Null

N = h"ochstwertiges Z = 1 : Ergebnis C = 1 : "Ubertrag;Ergebnis > 32 Bit V=1: arithmetischer Überlauf

Logische Operationen


N = höchstwertiges Ergebnisbit

Z=1: alle Bits im C= Wert des hinaus Ergebnis sind 0

geschobenen Bits einer Schiebeoperation

keine Bedeutung

Einfaches Speichermodell



Speicheranbindung des Prozessors über

- Datenbus **d** der Breite *n* Bits, oft gleich der Registerbreite
- Adressbus s der Breite m Bits

Beispiele

- Für n=8, m=20: $2^{20}\times 8$ Bit =1 MB adressierbarer Speicher
- Unser Modell-ARM sei n=32, m=26: $2^{26}\times 8$ Bit = 64 MB Adressraum, mit Byte-genauer Adressierung von 32-Bit-Wörtern

"Endianness" und "Alignment"


Adresse	Little-Endian		Big-Endian	
:			aligned	nicht aligned
0x003F0013	x_{31}, \ldots, x_{24}	x_7, \ldots, x_0	x_7, \ldots, x_0	
0x003F0012	x_{23}, \ldots, x_{16}	X_{15},\ldots,X_8	x_{15}, \dots, x_{8}	x_7, \ldots, x_0
0x003F0011	X ₁₅ ,,X ₈	x_{23}, \ldots, x_{16}		x_{15}, \ldots, x_8
0x003F0010	x_7, \ldots, x_0	x_{31}, \ldots, x_{24}		
:	n = 32	n = 32	n = 16	n = 16

Das Kunstwort **Endianness** bezeichnet die Konvention zur **Reihenfolge** der Ablage von Bytes (8 Bit) eines **Wortes** ($n = k \times 8$ Bit) im Speicher:

- Little-Endian: niederwertigstes Byte zuerst, d. h. Wertigkeit nimmt mit zunehmender Adresse zu (z. B. MOS 6502, Intel x86)
- Big-Endian: höchstwertiges Byte zuerst, d. h. Wertigkeit nimmt mit zunehmender Adresse ab (z. B. PowerPC, Internet)
- → ARM unterstützt Big- und Little-Endian. Wir verwenden Little-Endian.

ARM-Entwicklungsumgebung

im Rechnerraum des Proseminars und auf dem ZID-GPL-Server



Dokumentation

Online verfügbar zum Nachschlagen und Selbststudium:


- GNU ARM Compiler Toolchain: Assembler Reference, Version 5.03, ARM Ltd. 2013
- GNU ARM Assembler Ouick Reference http://www.ic.unicamp.br/~celio/mc404-2014/docs/gnu-arm-directives.pdf
- ARM and Thumb-2 Instruction Set: Quick Reference Card https://www.lri.fr/~de/ARM.pdf
- Procedure Call Standard for the ARM Architecture https://developer.arm.com/documentation/ihi0042/e/ (Aufrufkonventionen \rightarrow nächste Woche)
- Pete Cockerell: ARM Assembly Language Programming http://www.peter-cockerell.net/aalp/html/frames.html

(alle Links zuletzt abgerufen am 22. November 2021)

Gliederung heute

- 1. Von der sequenziellen Logik zum Mikroprozessor
- 2. ARM-Mikroarchitektur
- 3. ARM-Befehlssatz (ohne Speicherzugriff)
- 4. Unser erstes Assemblerprogramm

Schaltskizze eines Mikroprozessors



Darstellung ohne Statusregister bzw. Flags, kein Speicherzugriff für Daten

Allgemeines Instruktionsformat

In menschenlesbarem Assembler-Quelitext

```
label: ; Kommentar (mit // bei GNU)

ADD [ggf. Bedingung] r0, r1, r2 [ggf. Optionen]
```

besteht eine Instruktion aus:

- Mnemonic (hier: ADD) für gewählte Instruktion
- Zielregister (hier: r0), Symbol y
- Operanden (hier: r1 und r2), Symbole a und b

Der ARM-Assembler übersetzt jede Zeile in ein

32-Bit-Instruktionswort.

Vom Programmierer wählbare **Labels** bezeichnen die Adresse des nachfolgenden Instruktionsworts und werden bei der Assemblierung aufgelöst (vgl. Binärkodierung beim Zustandsautomat).

Arithmetische Operationen

Mnemonic	Formel	Kommentar
ADD	$oldsymbol{y} = oldsymbol{a} + oldsymbol{b}$	Addition
ADC	$oldsymbol{y} = oldsymbol{a} + oldsymbol{b} + c$	Addition mit Übertrag
SUB	$oldsymbol{y} = oldsymbol{a} - oldsymbol{b}$	Subtraktion
SBC	$oldsymbol{y} = oldsymbol{a} - oldsymbol{b} + c - 1$	Subtraktion mit Übertrag
RSB	$oldsymbol{y} = oldsymbol{b} - oldsymbol{a}$	reverse subtract
RSC	$oldsymbol{y} = oldsymbol{b} - oldsymbol{a} + c - 1$	<i>reverse subtract</i> mit Übertrag
MUL	$oldsymbol{y} = oldsymbol{a} \cdot oldsymbol{b}$	Multiplikation
MLA	$ extbf{\emph{y}} = (extbf{\emph{a}} \cdot extbf{\emph{b}}) + extbf{\emph{x}}$	multiply accumulate

Bemerkungen zur Multiplikation

- y erhält nur die niederwertigsten 32 Ergebnisbits.
- y und a können nicht das selbe Register sein. (Außerdem ist r15 nicht erlaubt.)
- Verwendet intern den Algorithmus von Booth mit Vorzeichen (bis 17 Taktzyklen)

Logische Operationen und Vergleiche

Mnemonic	Formel	Kommentar
AND	$ extbf{\emph{y}} = extbf{\emph{a}} \wedge extbf{\emph{b}}$	bitweise AND-Verknüpfung
ORR	$oldsymbol{y} = oldsymbol{a} ee oldsymbol{b}$	bitweise OR-Verknüpfung
EOR	${m y}={m a}\oplus{m b}$	bitweise XOR-Verknüpfung
BIC	$oldsymbol{y} = oldsymbol{a} \wedge \overline{oldsymbol{b}}$	bitweise AND-NOT (bit clear)

Vergleichsoperation

verwerfen Ergebnis der ALU, aktualisieren Flags


CMP	a-b	Vergleich
CMN	$oldsymbol{a}+oldsymbol{b}$	Vergleich mit Negation
TST	$oldsymbol{a} \wedge oldsymbol{b}$	Test
TEQ	a ⊕ b	test equivalence

Registerinhalte kopieren

Mnemonic	Formel	Kommentar
MOV	y = b	Registerinhalt kopieren
MVN	$oldsymbol{y}=\overline{oldsymbol{b}}$	bitweise invertierte Kopie

→ MOV und MVN nutzen den ersten Operanden nicht.

Ansteuerung der ALU



b aus Register	b aus Konstante								
32 Bit	8 Bit								
5-Bit-Zahl (vorzeichenlos)	rotiert um 4-Bit Stellen: {0,2,,30}								
oder niedrigstes Byte eines Registers	berechnet vom Assembler								

Barrel-Shifter

LSL – logische Linksverschiebung


LSR – logische Rechtsverschiebung

ASR – arithmetische Rechtsverschiebung

ROR - Rechtsrotation

RRX – erweiterte Rechtsrotation (um genau 1 Bit)

ASL – arithmetische Linksverschiebung: Synonym für LSL



Effiziente Multiplikation mit Konstanten

Mit dem Barrel-Shifter können Multiplikationen mit $2^k \pm 1$ in einem Taktzvklus (statt 17 bei MUL) berechnet werden.

Beispiele

```
r2, r0, LSL #2 ; r2 = r0 * 4
MOV
ADD r9, r5, r5, LSL #3; r9 = r5 * 9
RSB r9, r5, r5, LSL #3 ; r9 = r5 * 7
    r10, r9, r8, LSR #4 ; r10 = r9 - r8 : 16
SUB
MOV r12, r4, ROR r3
                        : r12 = r4 um r3 Bits
                          nach rechts rotiert
```

Immediate-Werte

(engl. für "unmittelbar"; auch: direkte Werte, Programmkonstanten)

Assembler-Notation mit vorangestellter Raute #: MOV ro, #13

Besonderheit bei ARM

ledes Instruktionswort ist 32 Bit lang. Damit stehen nur 12 Bit für den zweiten Operanden **b** zur Verfügung.

- 8 Bit davon werden für Konstanten verwendet.
- 4 Bit für ROR-Verschiebung in Vielfachen von 2: {0, 2, 4, ..., 30}

Wenn möglich, kümmert sich der Assembler um die Kodierung:

Beispiele

MOV r0, #4096 MOV r1, #0xfffffff0

entsprechen

MOV r0, #0x40, ROR #26 MVN r1, #15

Hörsaalfragen



Welche dieser Konstanten können über MOV oder MVN geladen werden?

- a. #508
- **b.** #510
- c. #1023
- d. #1024

Zugang: https://arsnova.uibk.ac.at mit Zugangsschlüssel 24 82 94 16. Oder scannen Sie den QR-Kode.

Empfohlene Vorgehensweise

Verwendung der LDR-Ladelogik (ARM-spezifisch)

Bei Nutzung des LDR-Mnemonics sucht der Assembler den besten Weg zum Laden einer Konstante:

```
LDR.
     r0, =0x42
      : assembliert zu MOV ro. #0x42
L.DR.
     r0. = 0xffffffff
      ; assembliert zu MVN r0, #0x00
L.DR.
     r0, =0x55555555
      : assembliert zu LDR r0, [pc, Offset zu Konstantenpool]
       DCD 0x5555555 (Assembler-spezifische Pseudo-Instruktion)
```

LDR vertiefen wir nächste Woche beim Thema Speicherzugriff.

Einfache Sprünge

Bei ARM ist der Programmzähler r15 / pc ein Register wie jedes andere.

```
ADD
             pc, pc, #8
       MOV ro, r1
       MOV r2, r3
             ; hier geht's weiter
loop:
       MOV
             r0, r1
       MOV
            r1, r2
       MOV
            r3, r4
       VOM
            r4, r0
       SUB
            pc, pc, #20
```

"Weite" Sprünge und Rücksprünge

Steuerung des Kontrollflusses

Wer sagt, GO TO sei böse?

Mnemonic	Kommentar
В	Sprung an relative Zieladresse (branch) (Assembler berechnet 26-Bit-Offset zum Label)
BL	wie B, zusätzlich absolute Rücksprungadresse in r14 (lr) speichern (<i>with link</i>) (dient zum Aufruf von Unterprogrammen)

Sprünge an absolute Adressen können durch MOV in r15 realisiert werden, z.B. Rücksprung aus Unterprogramm: MOV r15, r14 oder MOV pc, lr.

→ Alle Instruktionsworte müssen im Speicher "aligned" sein.

Bedingte Ausführung von Instruktionen

Besonderheit des ARM-Instruktionssatzes

Alle Instruktionen haben ein 4-Bit-Feld, das Bedingungen angibt, unter denen die Instruktion ausgeführt wird.

- Viele Architekturen erlauben dies nur für Sprünge (engl. branches).
- Bei ARM kommt diese Logik für jede Instruktion zum Einsatz.
- Nicht ausgeführte Instruktionen benötigen einen Taktzyklus.
- Deutliche Ersparnis gegenüber Verzweigungen, welche die Pipeline blockieren (3 Taktzyklen zum Füllen)
- **Assembler-Konvention:** Bedingung wird als Suffix an das Mnemonic angehängt

Bedingungen I

(engl. conditions)

Kodierung	Suffixe	Flags	Bedeutung
0000	EQ	Z	gleich (<i>equal</i>)
0001	NE	\overline{Z}	ungleich (<i>not equal</i>)
0010	HS CS	C	$vorzeichenlos \geq (\textit{higher or same})$
0011	LO CC	\overline{C}	vorzeichenlos < (<i>lower</i>)
0100	MI	Ν	negativ (<i>minus</i>)
0101	PL	\overline{N}	positiv (<i>plus</i>)
0110	VS	V	Überlauf (<i>o<mark>v</mark>erflow <mark>s</mark>et</i>)
0111	VC	\overline{V}	kein Überlauf (<i>overflow clear</i>)

Bedingungen II

(engl. conditions)

Kodierung	Suffix	Flags	Bedeutung
1000	н	$C \cdot \overline{Z}$	vorzeichenlos > (<i>higher</i>)
1001	LS	$\overline{C} + Z$	vorzeichenlos \leq (<i>lower or same</i>)
1010	GE	$NV + \overline{N}\overline{V}$	\geq mit Vorzeichen (<i>greater or equal</i>)
1011	LT	$N\overline{V}+\overline{N}V$	< mit Vorzeichen (<i>less than</i>)
1100	GT	$\overline{Z}NV + \overline{Z}\overline{N}\overline{V}$	> mit Vorzeichen (<i>greater than</i>)
1101	LE	$N\overline{V} + Z + \overline{N}V$	\leq mit Vorzeichen (<i>less or equal</i>)
1110	AL	1	ohne Bedingung (<i>always</i>)
1111	NV	0	reserviert (<i>never</i>)

Anwendung bedingter Instruktionen

CMP r3, #7 BEQ skip ADD r0, r1, r2 skip: ...

```
ARM-typisch

CMP r3, #7

ADDNE r0, r1, r2

...
```

Konsequent: Für jede Instruktion wird festgelegt, ob sie Flags setzt (Suffix: **S**). Bedingungen bleiben bei Bedarf über mehrere Instruktionen erhalten.

```
Schleife

loop: ...
SUBS r1, r1, #1
BNE loop
```

Ausnahme: CMP braucht kein S.

Systemaufrufe

"Vorteil von Assembler: Man kann alles machen."

"Nachteil von Assembler: Man muss alles machen."

In vielen Fällen stellt das **Betriebssystem** grundlegende Funktionen bereit.

Die Schnittstelle ist abhängig von Architektur und Betriebssystem.

- ARM nutzt die Instruktion SWI (software interrupt) zum Aufruf von Funktionen im privilegierten Modus (SVC).
- Linux definiert, welche Funktion abhängig von den Werten in den Registern r0, ..., r7 ausgeführt wird.
 - Beispiel: r0=0, r7=1 zum geordneten Beenden des Programms.
- Diese Schnittstelle steht auch im ARM-Emulator zur Verfügung.

http://thinkingeek.com/2014/05/24/arm-assembler-raspberry-pi-chapter-19/

Kodierung der Instruktionswörter

Jeder ARM-Assemblerbefehl wird nach diesem Schema in genau ein 32-Bit-Instruktionswort kodiert:

3 3 2 2 1 0 9 8	2 7	2	_	2	_	2	_	2	_		L 1	1 5	1 4	1	1 2	1	1	0	0	•	0	-	0 4	0	-	_	-	Befehlstyp
Bedingung	0	0	1	C)pc	000	le	S		Rn			R	ld					2	2. (Эρ	era	and	d				Data Processing
Bedingung	0	0	0	0	0	0	Α	S		Rd			R	ln			R	S		1	0	0	1		R	m		Multiply
Bedingung	0	1	1	Р	U	В	W	L		Rn			R	ld						(Off	se	t					Single Data Transfer
Bedingung	1	0	0	Р	U	В	W	L		Rn			Registerliste										Block Data Transfer					
Bedingung	0	0	0	Р	U	1	W	L		Rn			R	ld		0	ffs	et	1	1	S	Н	1	0	ffs	et	2	Halfword Trans Imm
Bedingung	0	0	0	Р	U	0	W	L		Rn			R	ld		0	0	0	0	1	S	Н	1		R	m		Halfword Trans Reg
Bedingung	1	0	1	L								re	elative Zieladresse											Branch				
Bedingung	0	0	0	1	0	0	1	0	1	1 1	. 1	1	1	1	1	1	0	0	0	1	S	Н	1		R	n		Branch Exchange
Bedingung	1	1	1	1					SV	/I-N	um	me	er ((vo	m	Pro	ΣE	ess	or	ig	no	rie	rt)					Software Interrupt

Einige ARM-Prozessoren unterstützen zusätzlich eine kompaktere Kodierung, die 16- und 32-Bit-Worte mischt. Dieser **Thumb-** und **Thumb-2**-Kode ist meist kürzer, aber langsamer (und nicht Stoff dieser Lehrveranstaltung).

Gliederung heute

- 1. Von der sequenziellen Logik zum Mikroprozessor
- 2. ARM-Mikroarchitektur
- 3. ARM-Befehlssatz (ohne Speicherzugriff)
- 4. Unser erstes Assemblerprogramm

Unser erstes Assemblerprogramm

Hello Innsbruck! data msg: ascii "Hello Innsbruck!\n" len = . - msg0010 OA text .align .global start _start: /* write syscall */ MOV r0, #1 LDR. r1, =msg L.DR. r2, =len MOV r7, #4 SWI #0 /* exit syscall */ MOV r0, #0 MOV r7, #1 SWI #0

Syllabus – Wintersemester 2021/22

```
06.10.21
              1. Einführung
13.10.21
              2. Kombinatorische Logik I
20.10.21
              3. Kombinatorische Logik II
27.10.21
              4. Sequenzielle Logik I
03.11.21
              5. Sequenzielle Logik II
              6 Arithmetik I
10 11 21
17 11 21
              7 Arithmetik II
24.11.21
              8. Befehlssatzarchitektur (ARM) I
01 12 21
              9. Befehlssatzarchitektur (ARM) II
 15.12.21
             10. Ein-/Ausgabe
             11. Prozessorarchitekturen
12.01.22
 19.01.22
             12. Speicher
26.01.22
             13. Leistung
02.02.22
                  Klausur (1. Termin)
```