AI-ACCELERATOR-MEMORY

AI 가속기·HBM·CXL·뉴로모픽 칩

연관 기출 · 128-1-9, 134-1-12, 136-1-8, 138-2-3, 129-4-3, 127-2-4

한눈에 이해

AI 속도는 계산기 수뿐 아니라 데이터가 계산기까지 오는 길과, 잘 맞는 연산 형태에 달려 있습니다.

정의와 핵심 원리

GPU는 대규모 병렬 연산을 수행하는 프로세서이고 TPU는 Google이 행렬 중심 ML 워크로드를 위해 설계한 ASIC입니다. HBM은 패키지 가까이에 높은 대역폭의 적층 메모리를 두고, CXL은 CPU와 연결 장치 사이의 일관성 있는 메모리 접근을 지원합니다.

• GPU는 SIMT 방식과 행렬 가속기를 활용하며 여러 종류의 병렬 연산을 지원합니다. TPU는 행렬 연산에 맞춘 구조와 XLA 컴파일러를 사용합니다. 모델의 입력 형상, 지원하는 연산, 배치 크기와 입출력 병목에 따라 속도와 비용이 달라집니다.

• HBM은 메모리를 쌓아 연결하고 넓은 인터페이스로 가중치·활성값을 옮길 때의 병목을 줄입니다. CXL은 PCIe 물리 연결 위에서 캐시·메모리 프로토콜로 메모리 확장이나 공유를 지원합니다. 장치 유형·버전·지연·신뢰성·격리 조건을 확인합니다. HBM의 대역폭과 원격 메모리의 확장은 서로 다른 문제입니다.

• 뉴로모픽 칩은 스파이킹 신경망(SNN)의 희소한 신호를 활용하고 메모리와 연산을 가까이 둡니다. 시간 정보 처리나 저전력 엣지에 유리할 수 있으나 학습 방법·정확도·도구·작업 특성을 확인해야 합니다. 반도체 가치 사슬은 설계·IP → 제조 → 패키징·시험 → 시스템으로 나눌 수 있습니다.

구조·비교·판단

구분	핵심 원리	적용·한계
GPU	병렬·행렬 연산과 넓은 생태계	다양한 모델·메모리 병목
TPU	ML 특화 ASIC·XLA	지원 연산·배치·입출력 검토
HBM/CXL	근접 대역폭/일관성 연결	용량·비용·지연 절충
뉴로모픽	이벤트 기반 SNN	실측 전력·품질 동시 평가

적용 예제

가속기 선정 실험

강사 생성 학습 예제입니다. 공식 기준답안이 아닙니다.

조건: 같은 모델과 목표 정확도를 사용합니다. 학습과 추론은 따로 비교합니다.

1. 지원 연산, 수치 정밀도, 모델에 필요한 메모리와 배치 크기를 정합니다.

2. GPU와 TPU의 처리량·p95 지연·총비용·전력을 동일 조건으로 측정합니다.

3. 연산 외에 데이터 로딩·AllReduce·메모리 대역폭이 성능을 제한하는지 측정합니다.

4. 필요 시 HBM 용량·네트워크·CXL 확장의 효과를 따로 평가합니다.

결과·해석: 명목 TOPS 대신 요구 품질을 만족하는 시스템 전체 효율로 선택합니다.

전제·주의: 제품 수치와 버전은 변동합니다. 비메모리 산업 성장 정책의 현행 수치·정부 전략은 이 토픽에서 미확인입니다.

답안 골격과 혼동 방지

연산·메모리 병목 → GPU/TPU 비교 → HBM/CXL 구조 → 뉴로모픽 특성 → 측정 기반 선정

- HBM을 CPU 캐시라고 쓰지 않습니다.
- CXL 연결이 로컬 DRAM과 같은 지연이라고 보장하지 않습니다.

내용을 가리고 회상

1. 행렬 연산 특화 가속기가 유리하지 않은 작업에는 무엇이 있습니까?

2. HBM과 CXL은 각각 어떤 문제를 해결합니까?

3. 뉴로모픽의 희소한 이벤트 처리 방식은 전력 사용과 어떤 관련이 있습니까?

적용 기준과 근거

명시한 출처 판본의 원리를 설명하며 제품별 구현 차이는 별도 확인합니다.

내용 검토 상태: 부분 확인. 출처 확인은 공식 정답이나 학습 성취를 뜻하지 않습니다.

출처별 상세 열람 범위는 위키의 출처 기록에서 확인합니다.

- Introduction to Cloud TPU - Google Cloud; 상시 문서; 확인 2026-11-05.
- Neuromorphic Computing and Engineering - Intel Labs; 상시 문서; 확인 2026-11-05.
- About CXL - CXL Consortium; 상시 문서; 확인 2026-11-05.