

Organización del Computador II

TP3

13 de junio de 2015

Integrante	LU	Correo electrónico
Christian Cuneo	755/13	chriscuneo93@gmail.com
Julián Bayardo	850/13	julian@bayardo.com.ar
Martin Baigorria	575/14	martinbaigorria@gmail.com

Reservado para la cátedra

Instancia	Docente	Nota
Primera entrega		
Segunda entrega		

Índice

1. Introducción	3
1.1. Inicialización	3
2. Kernel	4
3. Modo Real	4
3.1. Introducción	4
3.2. A20	4
3.3. Global Descriptor Table	4
3.4. Pasaje a Modo Protegido	4
4. Modo Protegido	5
4.1. Interrupt Descriptor Table	5
4.2. Memory Management Unit	5
4.2.1. Unidad de Segmentación	6
4.2.2. Unidad de Paginación	6
4.3. Otras Interrupciones	7
4.3.1. Reloj	7
4.3.2. Teclado	7
4.3.3. Software	7
4.4. Task State Segment & Scheduler	7

1. Introducción

El objetivo del presente trabajo practico es aprender y aplicar diferentes conceptos de *System Programming*. A partir de una implementación de un boot-sector, se programo un pequeño kernel con los diferentes mecanismos de protección y ejecución concurrente de tareas para luego poder ejecutar un juego con hasta 16 tareas concurrentes a nivel de usuario.

1.1. Inicialización

Al prender la computadora, comienza la inicializacion del POST (Power-On Self-Test), un programa de diagnostico de hardware que verifica que todos los dispositivos se han inicializado de manera correcta. Una vez terminado el POST, el BIOS se encarga de identificar el primer dispositivo de booteo, ya sea un CD, un disco rígido o un diskette. En este trabajo, inicializaremos el sistema a partir de un diskette.

El BIOS (Basic Input-Output System) copia de memoria RAM los primeros 512 bytes del sector a partir de la direccion `0x7c00` de un diskette. Esto se copia comenzando en la direccion `0x1200` y luego se ejecuta el boot-sector a partir de allí. El boot-sector encuentra en el floppy el archivo `kernel.bin`, y luego lo copia en memoria a partir de la direccion `0x1200`, ejecutando a partir de la misma.

2. Kernel

El `Kernel` es una parte esencial de los sistemas operativos modernos. Se ocupa de inicializar las diferentes estructuras necesarias para utilizar las diferentes funciones del procesador.

3. Modo Real

3.1. Introducción

Por una cuestión de compatibilidad hacia atrás, al inicializar un procesador Intel, el mismo funciona como un 8086, lo que conocemos como `Modo Real`.

En `Modo Real`, no existe la protección por hardware, por lo que cualquier código en ejecución tiene acceso a todos los segmentos de memoria y puede utilizar cualquier instrucción del 8086. Para poder utilizar otras instrucciones y funcionalidades mas avanzadas y habilitar la protección por hardware, se debe pasar a `Modo Protegido`.

3.2. A20

El addressing line A20 forma parte del bus de direcciones del procesador. En un 8086, este bus tiene 20 líneas, numeradas de la 0 a la 19. Sin embargo, cuando salio al mercado el 80286, el primero en soportar el modo protegido, el bus de direcciones paso a tener 24 bits. El problema que surgió es que muchos programadores en su código del 8086 utilizaban lo que se conoce como wrap-around. Es decir, cuando accedían a memoria, utilizaban el overflow en el bus de direcciones como parte de la lógica de sus programas. El 80286 no soportaba este overflow, rompiendo la compatibilidad hacia atrás, dado que tenia 4 líneas de address adicionales.

Para solucionar este problema, a IBM se le ocurrió utilizar un pin del controlador del teclado que estaba sin usar y conectarlo a la línea 20 del bus de direcciones para poder forzar el overflow en los programas viejos. Por esta razón, antes de pasar a modo protegido se debe habilitar esta línea, para poder utilizar todo el espacio direccionable por todas las líneas del bus de direcciones.

3.3. Global Descriptor Table

Antes de poder pasar a modo protegido, debemos cargar la GDT. La GDT se encarga de asignar diferentes atributos de protección a los segmentos de memoria, para luego poder habilitar la protección por hardware. Esta estructura la armamos como un array de `gdt_entry` en C.

Luego, cargamos la GDT con el comando `lgdt` y el descriptor de la GDT armado desde C (`GDT_DESC`).

3.4. Pasaje a Modo Protegido

Una vez armada la GDT y habilitado el A20, debemos habilitar `Modo Protegido`. El modo de proteccion esta definido por el bit menos significativo del registro `CR0`. Usando un & logico, habilitamos este bit.

Una vez que tenemos todas las estructuras necesarias armadas, hay que hacer un `jump far` a alguno de los segmentos que definimos en la GDT. De esta forma finalmente habilitamos la proteccion por hardware y pasamos a `Modo Protegido`.

4. Modo Protegido

4.1. Interrupt Descriptor Table

Una interrupción es una señal que le indica a la CPU que debe interrumpir la ejecución actual de instrucciones. El rol de la IDT (Interrupt Descriptor Table) es contener los diferentes descriptores de interrupción y asociar las diferentes interrupciones a sus respectivas rutinas de atención de interrupción. Existen tres fuentes de interrupciones:

1. Hardware
2. Software
3. Internas

A su vez, la IDT puede contener tres tipos de descriptores:

1. Interrupt Gate
2. Trap Gate
3. Task Gate

Para construir la IDT, armamos primero en C la estructura `idt_entry` con sus respectivos atributos y luego construimos un array de 256 posiciones del mismo (la máxima cantidad soportada por el procesador). Modificamos la macro de la cátedra para poder cargar la IDT con diferentes atributos. Luego inicializamos las diferentes posiciones que utilizamos con sus respectivos selectores de segmento y atributos, tomando también la referencia a las respectivas rutinas de atención.

Un procesador Intel reserva por default las primeras 31 posiciones de la IDT para las diferentes excepciones del procesador. Actualmente, el procesador solo utiliza las primeras 21. Inicializamos estas excepciones del procesador a una rutina que imprime la excepción en pantalla.

Mas adelante inicializaremos otros descriptores de la IDT para atender otras interrupciones como la del reloj y la del teclado.

Una vez cargada la IDT, se debe remapear el PIC (Programmable Interrupt Controller) para referir a las nuevas interrupciones que agreguemos. Esto se hace con las rutinas de la catedra `resetear_pic` y luego `habilitar_pic`.

4.2. Memory Management Unit

Un procesador Intel, para gestionar lo que son los accesos a memoria, utiliza una MMU (Memory Management Unit). La misma esta compuesta por la Unidad de Segmentación y la Unidad de Paginación.

Antes de explicar como funciona este proceso, debemos explicar la diferencia entre los diferentes tipos de direcciones:

1. Dirección Lógica
2. Dirección Lineal
3. Dirección Física

TODO: Insertar diagramas de como se compone cada tipo de dirección?

4.2.1. Unidad de Segmentación

La unidad de segmentación se ocupa de pasar desde las *direcciones lógicas* a direcciones lineales. Para ello, utiliza la GDT para identificar el segmento adecuado y luego su respectivo offset. La unidad de protección verifica que el RPL es compatible con el CPL y el DPL.

En modo protegido, los selectores de segmento tienen 16 bits. Los 13 bits mas significativos contienen el índice dentro de la tabla de descriptores. El bit 2 especifica si la operación utiliza la GDT o la LDT. Finalmente, los 2 bits menos significativos definen el nivel de privilegio solicitado.

4.2.2. Unidad de Paginación

Para activar la paginación, en primer lugar debemos inicializar el directorio de paginas y cargar el registro `cr3` con la dirección del mismo. Como los directorios de paginas estan alineados a 4 kb, los primeros 20 bits del `cr3` no son necesarios para identificar el directorio, por lo que son utilizados por atributos del procesador. En nuestro caso no utilizamos estos atributos, por lo que son todos 0.

Luego, debemos activar la paginacion con el ultimo bit del registro `cr0`.

Si la paginación esta activada, la dirección lineal luego pasa por la unidad de paginación. La unidad de paginación se encarga de ir desde la dirección lineal a la dirección física en memoria. En caso de que la dirección lineal no este paginada, el procesador tiene una page fault exception.

Para facilitar el manejo del armado de estructuras para la paginación, se crearon las siguientes funciones en C. Antes de explicar que hace cada función, un comentario. Cada directorio de paginas tiene 1024 entradas de descriptores de 4 bytes. Lo mismo sucede con los directorios de paginas, que también tienen 1024 entradas con descriptores de 4 bytes. El procesador, al buscar estas estructuras en memoria RAM, requiere que las mismas estén alineadas a 4kb, dado que es el tamaño de pagina que carga en memoria cache.

1. `create_page_table(uint directoryBase, uint directoryEntry, uint physicalAddress, uchar readWrite, uchar userSupervisor)` : Asigna una `page_table` a una tabla de directorios con los atributos pasados por parametro. Al final de la función, se limpia la memoria cache para garantizar que cuando el procesador busca esta pagina, la misma se encuentra actualizada.
2. `delete_page_table(uint directoryBase, uint directoryEntry)` : Borra una tabla de paginas de un directorio de paginas. Esto lo hace simplemente setteando el bit P (present) en cada pagina en 0.
3. `create_page(uint directoryBase, uint directoryEntry, uint tableEntry, uint physicalAddress, uchar readWrite, uchar userSupervisor)` : Crea una pagina en la tabla de paginas de algún directorio.
4. `delete_page(uint directoryBase, uint directoryEntry, uint tableEntry)` : Borra una pagina en la tabla de paginas de algún directorio. Esto lo hace setteando el bit P en 0.
5. `mmap(uint virtualAddress, uint physicalAddress, uint directoryBase, uchar readWrite, uchar userSupervisor)` : Mapea una dirección virtual en una direccion fisica. Para esto, primero se busca la tabla de paginas y la pagina correspondiente a la dirección virtual. Luego se le asigna a esa pagina la dirección física. Esto se hace de la siguiente forma:
 - a) A partir de la dirección virtual, se busca la entrada de directorio correspondiente a la misma. Esto se hace dividiendo el `virtualAddress` por el tamaño direccionable por cada `page_directory.virtualAdress/1024 * 4kb`. Esto es equivalente a `virtualAdress >> 22`.
 - b) Buscamos el índice en la entrada de paginas. Esto se calcula dividiendo por el tamaño de pagina e ignorando los bits correspondientes a la entrada de directorio `virtualAdress/4kb & 0x3FF`, que es equivalente a `virtualAdress >> 12 & 0x3FF`.

6. `munmap(uint directoryBase, uint virtualAddress)` : Desmappea la pagina correspondiente a una dirección virtual. Calcula todos los indices necesarios de la misma manera que `mmap`
7. `mmu_inicializar_dir_kernel()` : Inicializa el directorio del kernel. Para ello, hacemos memory mapping sobre el kernel y le asignamos un area libre, todo desde `0x00000000` a `0x003FFFFF` .
8. `mmu_inicializar_dir_pirata(uint directoryBase, uint pirateCodeBaseSrc, uint pirateCodeBaseDst)` : Esta función inicializa el directorio de un pirata. Al igual que el Kernel, hacemos memory mapping, aunque en modo user y en read only. A su vez, mapeamos la pagina donde vamos a poner el codigo del pirata, y copiamos el código del pirata que se encuentra en el Kernel en esta pagina.
9. `mmu_move_codepage(uint src, uint dst, pirata_t *p)` : Mueve la pagina de codigo del pirata desde *src* a *dst*.

No implementamos la funcion `mmu_inicializar` dado que todo el trabajo lo hace `mmu_inicializar_dir_kernel`.

4.3. Otras Interrupciones

Para inicializar otras interrupciones, tenemos que agregar los diferentes descriptores a la IDT, que apuntan a su correspondiente rutina de atención y ademas tienen los atributos correctos. Recordemos que las rutinas de atención de la interrupción deben ser transparentes a lo que el procesador estaba ejecutando en el momento, por lo que se debe guardar todos los registros y luego restaurarlos al finalizar la rutina de atención. Ademas, las interrupciones en general llevan a un escalamiento de privilegios, por lo que los privilegios también deben ser restaurados.

A su vez, la rutina de atención de la interrupción debe indicarle al pic que la interrupción esta siendo atendida, para que otras interrupciones puedan suceder. Esto se hace con la función de la cátedra `fin_intr_pic1` .

4.3.1. Reloj

Esta es una interrupción interna, que sucede con cada `tick` del reloj del procesador. La rutina de atención de esta interrupción se encarga de mostrar la animación de un cursor rotando en la esquina inferior derecha de la pantalla, por medio de la función `screen_actualizar_reloj_global` .

4.3.2. Teclado

Utilizaremos la rutina de atención del teclado para habilitar las diferentes teclas disponibles a los jugadores. Cuando programábamos esto, notamos que es necesario tomar la tecla presionada desde el controlador del teclado, caso contrario el teclado no vuelve a solicitar una interrupción.

4.3.3. Software

Asignamos a la interrupcion `0x46` una rutina que atiende un servicio del sistema.

4.4. Task State Segment

La TSS (Task State Segment) es el espacio de memoria previsto en los procesadores IA-32 como el espacio de contexto de cada tarea. Este segmento debe tener su respectivo descriptor en la GDT. Ademas, el selector de segmento de la tarea que se esta ejecutando actualmente se debe encontrar en el registro `TR` (Task Register).

Para llamar a una tarea, se lleva a cabo un `call far` con su respectivo selector de segmento. Si ya estabamos ejecutando una tarea, se guarda su contexto en `TR` antes de ejecutar la nueva tarea.

La primera vez que llamamos a una tarea, el registro `TR` no tiene un valor definido. Ademas, debemos guardar el contexto del programa en ejecucion. Para ello, se crea una tarea inicial en la TSS para que el procesador tenga donde guardar el contexto actual.

4.5. Scheduler

5. Tierra Pirata