

基于已验证候选回路的预算约束下 大语言模型辅助高层次综合

Anonymous Submission

Abstract—高层次综合 (HLS) 智能体必须在有限的模型和工具预算内修复并优化陌生内核。已验证候选回路 (VCL) 将验证证据作为候选方案提升的决策依据。其质量评价 (QoR) 分数将有效延迟、容量归一化资源占用和源码变更证据聚合为单一有界效用。QoR 引导的检索增强生成 (QoR-RAG) 复用兼容证据，失败反思 (Failure Reflection) 将工具诊断信息转化为下一轮约束，无需额外模型调用。我们在涵盖六种 HLS 能力的 150 个均衡任务套件上评估了三个开放权重的大语言模型端点。Qwen3.6-27B——最小的模型 (27 B 稠密)——取得了最高的完成率 (98.7%，148/150 个任务) 和最优的估计优化分数 (QoR 任务平均 79.0 分)。Qwen3.5-122B-A10B (140 个完成) 在令牌效率上最优。DeepSeek V4 Pro (144 个完成) 消耗了 5.87M 令牌，但优化任务平均仅得 56.1 分，低于 73.2 的基线。仅显式优化任务超越了基线 Q_{HW} ；修复任务达到了正确性但未获得质量收益。对 HLS 修复任务而言，模型架构似乎比参数数量更重要。

Index Terms—高层次综合，大语言模型智能体，FPGA，检索增强生成，质量评价

I. 用门限证据替代提示词

LLM 智能体可以编辑不熟悉的 HLS 内核，但只有工具报告能够证明正确性和硬件质量。有计量能力的智能体需要一套提升规则：当任何必需验证门失败时，保留已验证的备选方案 [1]。

现有 HLS 智能体实现了代码变换、指令搜索和反馈驱动修复的自动化 [2]–[4]。工具使用型语言智能体交替进行推理和行动 [5]。我们的设计将候选方案的提升决策交由确定性的 HLS 证据控制，并在明确的模型和工具预算约束下运行。

已验证候选回路 (VCL) 贡献了三项发现。(1) **验证契约**。fail-closed 工作流在七个门限前保留已验证备选方案：接口 (Interface)、CSIM、SYNTH、频率 (Frequency)、容量 (Capacity)、所需 CoSIM 和指标完备性 (Metric completeness)。(2) **硬件目标**。有界分数 Q_{HW} 综合有效延迟、容量归一化资源占用和源码变更证据，拒绝代价过高的加速方案。(3) **端点评估**。Qwen3.6-27B——最小的模型——取得了最高的完成率 (98.7%) 和最优的优化质量 (第 IV 节)。对 HLS 修复而言，模型架构比参数数量更重要。

II. 工具证据控制智能体工作流

任务接口暴露可编辑的内核、公开测试、目标器件和预算，同时隐藏秘密测试和冻结参考。控制器在单个运行状态中记录每个候选方案、门限、度量指标、令牌和积分。

VCL 依次运行七个门限：接口 (Interface)、CSIM、SYNTH、频率 (Frequency)、容量 (Capacity)、所需 CoSIM 和指标完备性 (Metric completeness)。频率门强制 100 MHz，容量门强制 U55C 限制，CoSIM 仅在任务需要时适用。定义有效性 $V(c) = \prod_i G_i$ ，其中 $G_i \in \{0, 1\}$ 为各适用门的判定结果；不适用的门贡献为 1。令 b 为已验证备选方案。提升规则为 $P(c) = V(c) \wedge [Q_{HW}(c) > Q_{HW}(b)]$ 。

门失败分为三类，每类通过失败反思驱动特定修复策略，无需额外 LLM 调用。**接口不匹配** (112/691 候选，16%) 触发 API 使用约束以修复函数签名和编译指令语法。**综合瓶颈**——时序违例、资源超额、II 膨胀——产生指令约束 (流水线/展开、数组分区)，来源于 QoR-RAG。**协同仿真死锁** (C/RTL 接口不匹配) 通过插入握手逻辑和端口宽度修正修复。重复候选方案和重复失败触发停止。

图 1 总结该回路。三次实验：691 候选、112 接口拒绝、487 综合门、67 CoSIM 门。CoSIM 失败的单次修复令牌消耗最高。

III. 统一分数拒绝虚假加速

Q_{HW} 将性能增益和资源代价聚合为单一有界效用。令锚点 a 和候选方案 c 分别具有周期延迟 L 、有效周期 p 和启动间隔 II 。性能比 $r_P = (p_a L_a)/(p_c L_c)$ 捕获加速效果；面积比 r_A 使用容量归一化占用 $F(x) = \sum_r x_r / K_r$ (覆盖 LUT、FF、DSP、BRAM、URAM) 防止资源转移导致分数跳变。两项证据因子奖励源码修改 (D , $1.01\times$) 和有效性修复 (F , $2\times$)。综合硬件比 $h = 1.01^D 2^F r_P^{0.55} r_A^{0.45}$ 以 55% 权重偏向性能、45% 偏向面积，基于 99 个冻结 PPA 参考校准。

$Q_{HW} = 1 - 1/(1+h)^2$ 将 $h=1$ (无变化) 映射为 0.75, $h \rightarrow \infty$ 映射为 1, $h \rightarrow 0$ 映射为 0，对膨胀加速连续衰减。预算效率 $E = \max(0.80, 1 - 0.10u_{\text{credit}} - 0.10u_{\text{time}})$ 对过多工具调用折价，保底 0.80，其中各 u 为消耗比例截断至 $[0, 1]$ 。最终分数为

$$S = 100 V(c) Q_{HW} E. \quad (1)$$

提升仅在 $V(c)=1$ 后比较 Q_{HW} ；门失败得 $S=0$ ，效率保底确保有效基线至少获得 60 分。

IV. 任务完成超过评分覆盖

实验协议。三个云端端点在同个智能体修订版和 Track-A 契约 [6] 下处理相同的 150 个均衡任务套件。模型覆盖三种架构—规模体制：DeepSeek V4 Pro (1.6 T MoE, 49 B 激活)、Qwen3.5-122B-A10B (122 B MoE, 10 B 激活) 和 Qwen3.6-27B (27 B 稠密)。

TABLE I

最小的稠密模型领先。分数估计为 $100 Q_{HW} E$ 。DEEPSEEK 优化任务平均分低于 73.2 基线；详见附录 C。

端点	完成数	令牌 (M)	积分	估计 QoR 均值	>76 比例
DeepSeek V4 Pro	144/150 (96.0%)	5.87	2,617	70.6	3/144 (2%)
Qwen3.5-122B-A10B	140/150 (93.3%)	1.68	2,375	74.0	7/140 (5%)
Qwen3.6-27B	148/150 (98.7%)	1.92	2,515	74.6	15/148 (10%)

结果。表 I 和逐类别分解 (附录 C) 揭示三种模式。

(1) **仅显式优化提升质量**。全部五个修复/生成类别均聚集在基线 $Q_{HW} \approx 0.7576$ ($S \approx 73.7$, $E = 0.973$) 附近。智能体通过了验证门，但未在修复任务上执行架构级优化。




Fig. 1. 已验证候选回路。候选方案仅在通过所有适用门且 Q_{HW} 提升后方可替代已验证备选。

(2) 架构优于参数量。27B 稠密的 Qwen3.6-27B 取得了 98.7% 的完成率 (148/ 150 个任务), 包括结构 CoSim 修复的 25/25 满分, 并在优化质量上领先 (平均 Q_{HW} =0.812, 60% 的优化任务 >76)。Qwen3.5-122B-A10B 平均为 Q_{HW} =0.775 (28% >76), 但在结构修复上落后 (80% vs. 100%)。DeepSeek V4 Pro 完成了 144 个任务, 消耗 5.87M 令牌 (是 Qwen3.6 的 3.1×), 但在 25 个优化任务上平均仅得 56.1 分——低于 73.2 基线, 远不及 Qwen3.6 的 79.0 分。其候选方案频繁以面积换延迟 (例如某任务 LUT +577% 仅换取 30% 延迟降低), 在 55/45 的性能/面积权重下 $h \approx 1$, 无净 Q_{HW} 收益。

(3) 结构 CoSim 类别是最强的模型区分器。最佳 (100%) 与最差 (80%) 结构修复率之间的差距超过任何其他类别。CoSim 死锁修复需要协调的接口变更, 稠密架构在此任务上似乎优于 MoE, 与第 II 节的失败分类一致。

Takeaway. Qwen3.6-27B 在完成率和优化质量上均领先; 对 HLS 修复而言架构比参数量更重要。仅显式优化任务受益于 LLM 驱动的 QoR 提升。

V. 局限与后续工作

VCL 将验证证据和 Q_{HW} 作为提升的决策依据, 以容量归一化资源占用的连续聚合比替代最差单项增长。Qwen3.6-27B 在完成率 (98.7%) 和优化质量 (Q_{HW} 任务平均 79.0 分) 上均领先; DeepSeek V4 Pro 尽管消耗了 3.1× 的令牌, 优化任务平均仅得 56.1 分——低于 73.2 基线。仅显式 QoR 优化任务超越 $Q_{HW} \approx 0.7576$ 的基线。

该智能体依赖于成熟的测试平台输入、固定工具链 (Vitis 2025.2) 和单一 FPGA 平台 (Alveo U55C)。需要匹配消融实验来隔离因果机制: 完整智能体、无 QoR-RAG、无测量失败检索和无失败反思——每种变体报告成功数、平均 Q_{HW} 、令牌数、调用次数、积分和挂钟时间。更广泛的语料库和跨平台迁移留待未来工作。

REFERENCES

- [1] Advanced Micro Devices, Inc., *Vitis High-Level Synthesis User Guide*, AMD, 2026, version 2025.2. [Online]. Available: <https://docs.amd.com/r/2025.2-English/ug1399-vitis-hls>
- [2] C. Xiong, C. Liu, H. Li, and X. Li, "HLS Pilot: LLM-based high-level synthesis," in *Proceedings of the 43rd IEEE/ACM International Conference on Computer-Aided Design*, 2024, pp. 1–9.

- [3] H. Xu, H. Hu, and S. Huang, "Optimizing high-level synthesis designs with retrieval-augmented large language models," in *2024 IEEE LLM Aided Design Workshop*, 2024, pp. 1–5.
- [4] R. Li, J. Xiong, X. He, J. Zhao, J. Lv, H. Fang, L. Qi, and X. Wang, "ChatHLS: Towards systematic design automation and optimization for high-level synthesis," *arXiv preprint arXiv:2507.00642*, 2026. [Online]. Available: <https://arxiv.org/abs/2507.00642>
- [5] S. Yao, J. Zhao, D. Yu, N. Du, I. Shafran, K. Narasimhan, and Y. Cao, "ReAct: Synergizing reasoning and acting in language models," in *International Conference on Learning Representations*, 2023.
- [6] FPT 2026 Organizing Committee, "FPT'26 Design Competition: Track A," <https://fpt2026.uark.edu/fpt26-design-competition/>, 2026, accessed July 2026.

APPENDIX A 基准组成

已接受清单冻结了每条上游路径、提交哈希、任务描述、测试和门限配置，保留了 150 个无跨类别内核重叠的任务。表 II 描述了六种均衡能力，每类包含 25 个任务。仅结构类别要求 C/RTL 协同仿真。

TABLE II
任务套件组成。

任务类型	任务数	CoSim
代码生成 (桩 → 内核)	25	0
编译修复	25	0
综合修复	25	0
功能修复 (CSim)	25	0
结构修复 (CoSim)	25	25
QoR 优化	25	0

内核来自两个 AMD 公开仓库的固定提交版本：<https://github.com/Xilinx/Vitis-HLS-Introductory-Examples> (109 个任务, Apache-2.0, aa5c160f) 和 https://github.com/Xilinx/Vitis_Accel_Examples (41 个任务, MIT, 81187602)。150 个变体重用了 65 个独特源路径。

APPENDIX B TRACK-A 需求映射

所有任务需要 CSim 和 SYNTH；清单仅要求 25 个结构任务进行 CoSim。表 III 将 Track-A 需求映射到已记录证据。

TABLE III
TRACK-A 运行契约。

需求	已记录证据
U55C; Vitis 2025.2	容器固定目标器件和工具版本；报告保留执行源码修订哈希。
CSim、SYNTH、适用 CoSim	必需门缺失或失败则拒绝候选方案。隐藏测试和参考仅评估方可访问。
≥100 MHz；可行	频率门和 U55C 容量门在提升前检查。报告保留延迟、II、周期、LUT、FF、DSP、BRAM、URAM。
令牌/积分核算	每次运行记录令牌和积分。限制：9,000 积分。
三端点对比	DeepSeek V4 Pro、Qwen3.5-122B-A10B、Qwen3.6-27B；同一清单和源码修订。
Docker；可复现	提供 Docker 工作流、公开任务材料、结构化报告和结果生成脚本。
PDF、源码、视频	作者确认 IEEE 格式、两页正文限制、存档内容和五分钟演示。

三个检查点覆盖三种架构体制：DeepSeek V4 Pro (1.6 T MoE, 49 B 激活, FP8)、Qwen3.5-122B-A10B (122 B MoE, 10 B 激活, AWQ-4bit) 和 Qwen3.6-27B (27 B 稠密, FP8)。

APPENDIX C 三端点详细结果

表 IV 和 V 提供第 IV 节背后的逐类别分解。分数为 $100 Q_{\text{HWE}}$ (公式 (1))。

TABLE IV

各端点逐类别完成率。每类 25 个任务。QoR 均值仅针对优化任务。DeepSeek 得分低于 73.2 基线；其候选方案以面积换延迟（例如某任务 LUT +577% 仅换取 30% 延迟降低）。

类别	DeepSeek V4	Qwen3.5-122B	Qwen3.6-27B
代码生成	22/25 (88%)	22/25 (88%)	24/25 (96%)
编译修复	25/25 (100%)	25/25 (100%)	25/25 (100%)
综合修复	25/25 (100%)	24/25 (96%)	25/25 (100%)
功能修复	24/25 (96%)	24/25 (96%)	24/25 (96%)
结构修复	23/25 (92%)	20/25 (80%)	25/25 (100%)
QoR 优化	25/25 (100%)	25/25 (100%)	25/25 (100%)
QoR 均值 (优化任务)	56.1	75.4	79.0

TABLE V

令牌消耗与积分支出。DeepSeek 消耗了 Qwen3.6 的 3.1× 令牌，但无 QoR 收益。

端点	令牌 (百万)	积分
DeepSeek V4 Pro	5.87	2,617
Qwen3.5-122B-A10B	1.68	2,375
Qwen3.6-27B	1.92	2,515

APPENDIX D 复现方法

任务清单：`tasks/track_a_150/candidate_manifest.json`。实验目录：`runs/150_ultimate/`。从仓库根目录执行 `python3 technical-paper/scripts/update_results.py` 从原始运行报告重新生成所有宏。

所有实验：源码快照 `0a06af39777b6ae7f3962afa2910232eaf782e91727e0f184ec168f1a41f106c`, `temperature 0`, 4,096 令牌输出限制, 180s 请求超时, ≤2 次重试。