
Computer Organization

Lab 1: 32-bit ALU


Student ID: 110550029 Name: 陳芷萱

1. Architecture diagrams

alu_top



alu



2. Hardware module analysis

alu top.v

先以 AA 儲存 src1 根據 A_invert 轉換後的結果,以 BB 儲存 src2 根據 B_invert 轉換後的結果。AA 與 BB 表示實際參與運算的數。

若 operation 為 00(0),表示做 AND 運算; operation 為 01(1),表示做 AND 運算; operation 為 10(2),表示做加法運算; operation 為 11(3),表示做比較,根據設計的電路圖,直接輸出 less 即可。

由於 AND 與 OR 運算不需考慮進位, cout 直接輸出 0;加法運算或比較運算時,若 AA、BB或 cin 有兩個以上為 1,則會產生進位。

```
reg result, cout;
wire AA, BB;
                                                     design
                                                                                                                 */
assign AA=src1^A_invert;
assign BB=src2^B_invert;
/* HINT: You may use 'case' or 'if-else' to determine result.*/
// result
always@(*) begin
       case(operation)
             2'b00: begin result=AA&BB; cout=1'b0; end
2'b01: begin result=AA|BB; cout=1'b0; end
2'b10: begin result=AA^BB^cin; cout=(AA&BB)|(AA&cin)|(BB&cin); end
2'b11: begin result=less; cout=(AA&BB)|(AA&cin)|(BB&cin); end
             default:
                          begin
                                        result = 0;
                           end
       endcase
end
```

alu.v

根據題目,若 reset 為 0 則設定 result、overflow、cout 等訊號為 0;若 reset 為 1 且偵測到 clock 的正緣訊號時,將每個 1-bit ALU 單元的結果寫入 result 的 register,ALU31 的進位為整個 ALU 的 cout 輸出,ALU31 的進位輸入與輸出做 XOR 結果為整個 ALU 的 overflow。zero 則是無論 reset 值為何,輸出 result 是否等於 0。


由於此電路並未對於第 31 個 1-bit ALU 特別設計,而是將 set 與 overflow 另做處理,因此要另外設定 set 為 ALU31 之 src1 與 src2 處理是否反轉後與 ALU30 進位相加的結果。最後將 1-bit ALU 彼此連起,以 w 作為 cin、cout 間的連線,以 r 接收每個 1-bit ALU 的輸出,並且將 set 連至 ALU0 的 less 訊號。

```
reg [32-1:0] result;
reg zero, cout, overflow;
wire w[31:0], r[31:0];
wire set;
integer i;
                                  design
always@(posedge clk or negedge rst_n)
        if(!rst_n) begin
                 result=32'b0;
                 cout=0;
                 overflow=0;
        end
        else begin
                 end
                 else begin
                         overflow=0;
                         cout=0:
                 end
        end
        zero=(result==0);
end
assign set=(src1[31]^ALU_control[3])^(src2[31]^ALU_control[2])^w[30];
```

```
| A mart | Author | A
```

3. Experimental result

以下為作業提供之 testbench 的執行結果。



4. Problems you met and solutions

由於整個大二上學期完全沒有使用 Verilog,因此一開始寫本次作業時對 Verilog 的語法感到非常生疏,不過一邊寫一邊翻閱之前的課堂筆記或 google,最後比較找回了手感。

除了語法需要熟悉外,我覺得此次的 ALU 實作並不困難。在理解 ALU 電路圖的流程與邏輯後,照著電路圖連接、計算對應的輸入輸出訊號即可得出結果;不過稍微不同的是,上課講義中 ALU00~30 與 ALU31 的電路圖、稍有不同,但本次實作我是按照助教提供的模板,使用相同的 alu_top 子模組,並將原本應該在 ALU31 內處理的 overflow 和 set 訊號放到 alu 模組內計算。

5. Summary

透過這次作業詳細了解了 ALU 運作的詳細流程,並基於課程所提的 ALU 電路稍做了一些改動,如將 ALU31 的 set、overflow 移出處理或是另外考慮 reset 等等。透過這次作業也重新熟悉了 Verilog 的語法。