

问题二模型建立与求解（论文手工作稿）

VLSI 布图规划设计 — 固定正方形轮廓下的 HPWL 最小化

2026 年第七届”华数杯”大学生数学建模竞赛 B 题

2026/08

目录

1	问题重述与模型建立	3
1.1	问题重述	3
1.2	问题分析	4
1.3	决策变量与派生量	5
1.4	目标函数	5
1.4.1	HPWL（半周长线长）	5
1.4.2	两阶段代价函数	5
1.5	约束条件	6
2	求解算法设计	6
2.1	总体框架	6
2.2	可行性阶段（run）	6
2.3	精修阶段（run2）	7
2.4	多起点并行取优与可行过滤	7
2.5	参数调优	7
2.5.1	t2-div（精修初始温度除数）	7
2.5.2	轮次与种子	8
2.6	复杂度分析	8
3	结果与验证	8
3.1	求解结果	8
3.2	结果讨论	8
3.3	独立合法性复核	9

4	正确性保障与可复现性	9
4.1	工程保障	9
4.2	运行命令与产物	10

1 问题重述与模型建立

1.1 问题重述

背景与意义

在集成电路物理设计中，布图规划（floorplanning）位于综合与布局布线之间：给定各功能模块的面积、形状与相互连接关系，先确定模块在芯片内的相对位置，为后续标准单元布局与全局布线提供几何框架。模块位置直接决定互连线长，而线长是时序、功耗与布线拥塞的主导因素：线长越短，信号延迟越低、功耗越小、布线可完成性越高。因此，**在轮廓给定的条件下最小化线长**是布图规划的核心目标之一，而半周长线长（HPWL）是线长最常用的一阶估计。

题目重述

问题 2 要求：在所有模块必须放入**固定正方形轮廓**（死区比例 $d = 0.15$ ）的条件下，依据各芯片 `.blocks` 文件中的矩形模块尺寸与 `.nets/.pl` 文件中的**线网连接关系**，确定每个模块的摆放位置与朝向（允许 90° 旋转），使得**总半周长线长（HPWL）**最小。

轮廓边长由题面公式确定：

$$\text{side} = \left\lceil \sqrt{\Sigma A (1 + d)} \right\rceil, \quad d = 0.15, \quad (1)$$

其中 $\Sigma A = \sum_{i \in I} w_i h_i$ 为模块总面积； $\lceil \cdot \rceil$ 为上取整，保证轮廓面积不小于“模块总面积 + 死区面积”。三组芯片的轮廓边长分别为 $\text{side} = 455/450/561$ (n100 / n200 / n300)。

输入数据

每组芯片由三个文件描述，本问同时用到三者（模块几何、连接关系、端子位置）：

- `.blocks`：模块列表。每行给出模块名与矩形四角坐标，如 `b0 block 4 (0,0) (0,33) (43,33) (43,0)`；头两行给出 `NumHardBlocks` 与 `NumTerminals`；
- `.nets`：线网列表。每条线网给出引脚数及其包含的块/端子，如 `NetDegree : 2 / p1 / b26`（引脚 `p1` 为端子，固定）；
- `.pl`：端子坐标表（如 `p1 0 0`），端子位置固定、不参与布图决策，仅参与 HPWL 计算。

表 1: 三组芯片数据规模

芯片	模块数 n	端子数	线网数	轮廓 side
n100	100	334	885	455
n200	200	564	1585	450
n300	300	569	1893	561

数学形式化

设模块集合 $I = \{1, \dots, n\}$, 模块 i 原方向尺寸 (w_i, h_i) , 旋转后有效尺寸 $(\tilde{w}_i, \tilde{h}_i)$ 。线网集合为 E , 每条线网 $e \in E$ 的引脚集合为块引脚与端子引脚的并集。块引脚取几何中心 $p = (2x + \tilde{w}, 2y + \tilde{h})$, 端子引脚取 $p = (2x, 2y)$ (整数运算, 避免除 2 精度损失)。则总半周长线长定义为

$$H = \sum_{e \in E} \left[\max_{p \in e} p_x - \min_{p \in e} p_x + \max_{p \in e} p_y - \min_{p \in e} p_y \right]. \quad (2)$$

面积利用率 $\eta = \Sigma A / \text{side}^2$, 由式(1) 可得**严格上界**:

$$\eta \leq \frac{1}{1+d} = \frac{1}{1.15} = 0.8696, \quad (3)$$

$[\cdot]$ 只会使 side 更大、上界更紧。实测三芯片利用率 0.867~0.868 已逼近该极限 (见结果节)。

目标与问题性质

优化目标: $\min H$, 约束为 (i) **轮廓约束**: 外接矩形不越界, $W \leq \text{side}$ 且 $H \leq \text{side}$; (ii) 模块互不重叠、尺寸保持 (由编码天然保证)。与问题 1 (自由轮廓面积最小化) 相比, 本问轮廓固定、目标切换为布线代价, 且 $d = 0.15$ 的轮廓**很紧** (死区仅 15%): 可行解区域狭窄、搜索地形崎岖, 单次启发式求解的方差极大 (实测 n300 单轮 HPWL 在 574k~3152k 间波动) ——这是后文采用**多起点独立退火**与**两阶段搜索**的直接动因。

1.2 问题分析

与问题 1 (自由轮廓面积最小化) 相比, 本问有两处本质变化:

1. **轮廓固定**: 面积不可优化, 目标切换为布线代价 HPWL; 且 $d = 0.15$ 的轮廓很紧 (面积利用率上界 $1/1.15 = 0.8696$), 可行解区域狭窄, 搜索地形崎岖;
2. **线网引入**: 模块间存在连接关系 (引脚), HPWL 依赖引脚几何中心位置, 目标函数与模块相对位置强耦合。

多起点必要性：紧轮廓下单次退火结果高度依赖随机种子（实测 n300 单轮 HPWL 在 574k~3152k 间波动），故采取**多起点独立退火**： N 个独立 SA 实例（不同种子）并行搜索、取 HPWL 最优——搜索结果单调不差于单实例，且天然可并行（进程级）。

两阶段策略：先以“面积 + 长宽比 + 轮廓压力”的混合代价**找可行解**（把布局压进轮廓），再在可行解基础上**低温精修 HPWL**——固定轮廓下先保证合法性、再优化线长。

1.3 决策变量与派生量

与问题 1 相同，设模块集合 $I = \{1, \dots, n\}$ ，决策变量为：

1. **拓扑变量：**B* 树 τ (n 个节点与模块一一对应)；
2. **朝向变量：**旋转标志 $r_i \in \{0, 1\}$ ，有效尺寸 $(\tilde{w}_i, \tilde{h}_i)$ 由 r_i 决定（旋转 90° 互换长宽）。

坐标 (x_i, y_i) 仍为**派生量**，由 (τ, r) 经轮廓压缩解码唯一确定（与问题 1 完全相同的 B* 树 + Skyline 解码）。本问多出的一类派生量是各模块**引脚坐标**：

$$p_i = \begin{cases} (2x_i + \tilde{w}_i, 2y_i + \tilde{h}_i), & \text{块引脚（几何中心）,} \\ (2x_i, 2y_i), & \text{终端引脚（端子坐标）.} \end{cases}$$

1.4 目标函数

1.4.1 HPWL（半周长线长）

对每条线网 e ，取其所有引脚坐标的 x 、 y 方向的极差之和：

$$H = \sum_{e \in E} \left[\max_{p \in e} p_x - \min_{p \in e} p_x + \max_{p \in e} p_y - \min_{p \in e} p_y \right]. \quad (4)$$

- 引脚为线网内所有块引脚与终端引脚的并集（终端坐标固定，来自 .pl）；
- 块引脚取几何中心 $2x + w$ （整数运算，避免除 2 精度损失）；
- HPWL 是布线长度的常用一阶估计，单调反映线长代价。

1.4.2 两阶段代价函数

可行性阶段（run）——混合代价把布局压进轮廓：

$$c_{\text{norm}} = \alpha \frac{A}{\bar{A}} + \beta \frac{H}{\bar{H}} + (1 - \alpha - \beta) \frac{(r - R)^2}{\bar{r}}, \quad (5)$$

其中 $A = WH$ 为外接面积， $r = W/H$ 为长宽比， R 为目标轮廓长宽比（正方形 $R = 1$ ）， $\bar{A}, \bar{H}, \bar{r}$ 为构造期采样归一化常数； α 随可行性窗口**自适应滑动**， β 在可行后递增施加轮廓压力（轮廓约束通过惩罚项引导，严格可行性由最终 bbox 检查保证）。

精修阶段 (run2) ——纯线长代价:

$$c_{\text{true}} = \lambda \cdot WH + (1 - \lambda) \cdot \frac{H}{2}, \quad \lambda = 0.5. \quad (6)$$

1.5 约束条件

1. 轮廓约束: 外接矩形不越界, $W \leq \text{side}$ 且 $H \leq \text{side}$ (正方形轮廓);
2. 模块不重叠、尺寸保持: 由 B* 树解码天然保证 (同问题 1);
3. 面积下界: $\text{side}^2 \geq \Sigma A$, 故面积利用率

$$\eta = \frac{\Sigma A}{\text{side}^2} \leq \frac{1}{1+d} = 0.8696, \quad (7)$$

$\lceil \cdot \rceil$ 只会使 side 更大, 上界更紧——这是解质量的无偏度量。

2 求解算法设计

2.1 总体框架

算法流程

1. 解析数据, 按式(1) 计算轮廓边长 side;
2. 对每个随机种子独立执行**两阶段退火**: **run()** (找可行解) $\rightarrow$ **run2()** (精修 HPWL);
3. 只接受可行轮次 ($\text{bbox} \leq \text{side}$), 取 HPWL 最小者为该芯片最优;
4. 三芯片并行、每芯片内部多轮并行 (峰值 9 进程)。

2.2 可行性阶段 (run)

- 扰动算子与问题 1 相同 (旋转 0.30 / 删除-插入 0.35 / 交换 0.35);
- 自适应 $\alpha = \alpha_{\text{base}} + (1 - \alpha_{\text{base}}) \frac{N_{\text{feas}}}{N}$ 随可行性浮点窗口滑动; β 在可行后递增;
- 温度重置 (reheating) 上限 $N/16 + 1$ 次, 保证单轮时间有界 (差种子不会无限空转);
- 每温度层输出收敛 log + 记录 best 树快照 (9 等分)。

2.3 精修阶段 (run2)

- 从 run 的 best 出发，代价为式(4) 驱动的 c_{true} ;
- 初始温度 $T_0/t2_div$ (默认 $T_0/50$, 低温快速下山);
- best 只在可行且更优时更新;
- 终止条件与问题 1 相同 (温度下界 / 拒绝率 / 迭代上限 / reset 上限)。

2.4 多起点并行取优与可行过滤

1. 任务分解: (chip, round, seed) 全部提交线程池 (3 芯片 $\times$ 3 轮并行 = 峰值 9 进程);
2. 种子分配: $\text{seed} = \text{seed_base} + \text{chip_idx} \times 1000 + \text{round}$ (确定性、互异、可复现);
3. 可行过滤: bbox超出轮廓 ($W > \text{side}$ 或 $H > \text{side}$) 的轮次直接丢弃, 不污染最优;
4. 汇总 q2_metrics.csv (side / HPWL / 利用率 / seed 复现依据)。

2.5 参数调优

2.5.1 t2-div (精修初始温度除数)

t2-div 越大, run2 初始温度越低(更”冷”的精修)。经参数扫描(scan/results/q2, 16 轮固定种子), 最优 t2-div 随芯片漂移:

表 2: Q2 t2-div 扫描 (HPWL 最优值, TODO: n300 新数据确认后更新)

芯片	冻结交付 (t2=50)	最优 t2	scan 最优 HPWL	提升
n100	235183.0	35	225403.5	-4.16%
n200	403295.0	60	380261.0	-5.71%
n300	574322.5	50	542895.0	-5.47% (待确认)

- 冻结交付为 t2-div = 50、8 轮; scan 为 16-30 轮 + 最优 t2;
- 提升来自更多轮次 + t2 调优共同作用;
- 论文最终数值以参数定稿后的交付重跑为准。

2.5.2 轮次与种子

- 交付取 8 轮；scan 显示 16-30 轮仍有少量增益；
- 种子显式管理 (`--seed + seed_base`)，任意结果可精确复现。

2.6 复杂度分析

- 单次解码 $O(n)$ (摊还)，HPWL 计算 $O(\sum_e |e|)$ ；
- 单温度层 $O(rnd \cdot n)$ ， $rnd = 2n + 20$ ；
- 单轮退火由降温/reset 动态决定；每芯片 N 轮并行、三芯片并行（进程级，实测 10 核吃满 96–99%）。

3 结果与验证

3.1 求解结果

表 3: Q2 三芯片求解结果（冻结交付，8 轮取优， $d = 0.15$ ）

芯片	轮廓 side	HPWL	面积利用率	理论上限	耗时 (s)	合法性
n100	455	235183.0	0.867	0.8696	17.0	合法
n200	450	403295.0	0.868	0.8696	257.1	合法
n300	561	574322.5	0.868	0.8696	569.3	合法

表 4: Q2 scan 最优参数结果（t2-div 调优 + 更多轮次，TODO 定稿后并入上表）

芯片	最优 t2-div	HPWL	较冻结提升	状态
n100	35	225403.5	−4.16%	已完成
n200	60	380261.0	−5.71%	已完成
n300	50	542895.0	−5.47%	待最终确认

3.2 结果讨论

- **利用率逼近理论上限**：三芯片 0.867~0.868，与上界 0.8696 差距 $< 0.3\%$ ——布局紧凑度已达式(1) 决定的理论极限（死区不可压缩，矩形打包必然留缝）；
- **HPWL 可优化空间**：scan 显示 t2-div 调优 + 更多轮次可再降 4~6%（n100 收益最大），最终数值以定稿为准；

- **轮间方差（如实记录）**：8 轮 HPWL 分布显示单次退火不稳定，best 存在运气成分：

表 5: 8 轮 HPWL 分布统计

芯片	min	中位数	max	spread	中位/最优
n100	235183	304632	687833	192%	1.30
n200	403295	560428	585763	45%	1.39
n300	574322	838620	3152712	449%	1.46

这正是**多起点取优**的意义所在：中位数远差于最优（30~46%），单实例无法稳定复现最优。

3.3 独立合法性复核

求解器输出坐标后，用**独立于 C++ 的 Python** 实现复核：

1. 模块个数与输入一致；
2. 两两无重叠（严格相交语义）；
3. 每模块有效尺寸恰为原始尺寸的置换；
4. **不越界**：外接矩形 $W \leq \text{side}$ 且 $H \leq \text{side}$ 。

三组芯片全部通过（见”合法性”列）。

4 正确性保障与可复现性

4.1 工程保障

- 共享核心（B* 树 / 解码 / HPWL oracle）由 **1135 断言白盒测试** + ASan/UBSan 双轨保证（含独立 HPWL oracle、暴力枚举、Q2 专属可行判定/端到端用例）；
- 求解与可视化解耦；原始数据只读；
- 种子显式管理：CSV 记录 `seed_base`，任意结果可按 `seed_base + chip_idx*1000 + round` 精确复现。

4.2 运行命令与产物

```
cd cpp_solver && make && make test      # 编译 + 白盒测试 (1135 断言)
conda activate math
python q2/q2_solver.py --repeats 8      # 多起点并行求解 + 汇总 + 出图
```

- q2/output/q2_metrics.csv: 指标汇总 (论文数值以此为准);
- q2/output/q2_<chip>.rpt/log: 最优布局 + 收敛轨迹;
- q2/visualization/figs/< 时间戳 >/<chip>/: 每芯片 11 张图。

参考文献

- [1] Chang Y C, Chang Y W, Wu G M, et al. B*-Trees: a new representation for non-slicing floorplans[C]// Proceedings of the 37th Annual Design Automation Conference (DAC). 2000: 458–463.
- [2] Chen T C, Chang Y W. Modern floorplanning based on B*-tree and fast simulated annealing[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2006, 25(4): 637–650.