

数据分析（论文第 X 章素材）

数据总览 + 四个问题分别的数据分析

2026 年第七届”华数杯”大学生数学建模竞赛 B 题

2026/08/10

1 数据总览与建模动机

本节先给出三组芯片的总体数据画像，再从**模块几何特征**、**网表连接结构**、**搜索空间规模**三个维度给出与建模直接相关的结论；后续四节分别围绕各问题的数据展开分析。

1.1 三芯片规模总览

表 1: 三组芯片原始数据规模

芯片	模块数	端子数	线网数	模块总面积	面积利用率 (基准轮廓)
n100	100	334	885	179501	0.9487 (自由轮廓) / 0.867 ($d=0.15$)
n200	200	564	1585	175696	0.9595 / 0.8676
n300	300	569	1893	273170	0.9577 / 0.868

1.2 三维度总体结论

- 几何异质性**（服务于问题一、四）：面积变异系数 $CV \approx 0.5$ 、面积跨度 11.6–14.5 倍、极端长条模块（长宽比 > 3 ）占 3.3%–6.0%——中等偏上的异质性意味着随机摆放易在局部留下不可填补死区；
- 网表连接集中性**（服务于问题二）：节点度均值 12–15、最大 28–35，存在明确的枢纽模块（Hub），但双对数坐标下分布**非严格幂律**（拟合 $R^2 \leq 0.63$ ）——集中型连接而非无标度网络；
- 搜索空间规模**（服务于问题一、二、三的算法选择）： $|S| = n! \cdot C_n \cdot 2^n$ ， $n = 300$ 时 $\log_{10} |S| \approx 881$ （约 10^{881} ，远超宇宙原子数 10^{80} ）——精确算法不可行，必须采用快速模拟退火。

2 问题一的数据分析：自由轮廓面积最小化

2.1 模块几何异质性

表 2: 问题一相关几何指标

芯片	面积 CV	面积跨度 max / min	长宽比 > 3 数量	长宽比 > 3 占比
n100	0.498	11.6×	6	6.0%
n200	0.542	14.5×	8	4.0%
n300	0.528	14.5×	10	3.3%




图 1: 模块面积核密度估计 ($\log_{10}$ 横轴): 右偏长尾分布




图 2: 模块宽高散点 (灰虚线 $W = H$, 红圈为长宽比 > 3 的极端长条模块)

2.2 结论话术 (建议直接采用)

”问题一要求在自由轮廓下最小化包围盒面积。数据表明三芯片模块面积分布的变异系数约 0.5，面积跨度达 11.6–14.5 倍，并存在 3.3%–6.0% 的极端长条形模块。这种中等偏上的几何异质性意味着：若随机摆放，大模块与长条模块周围极易形成小模块无法填补的局部空隙，包围盒面积将显著偏离模块总面积下界。这从数据上解释了为何需要基于 B^* 树编码的紧凑表示（解码天然压缩）与多扰动算子（旋转/删除-插入/交换）+ 多起点的搜索策略：旋转算子专门应对异质长宽比，删除-插入负责大范围重排，多起点对冲局部最优。”

3 问题二的数据分析：固定轮廓 HPWL 最小化

3.1 网表连接结构

表 3: 问题二相关网表指标

芯片	线网数	模块数	度均值	度最大值	度范围
n100	885	100	15.4	28	6-28
n200	1585	200	15.2	35	6-35
n300	1893	300	12.6	35	6-35

表 4: 连接度最高的 5% 枢纽模块

芯片	枢纽模块（模块: 度）				
n100	b73:28	b66:28	b49:27	b44:27	b15:27
n200	b21:35	b28:35	b64:29	b143:28	b129:28
n300	b57:35	b33:24	b131:23	b266:23	b92:23




图 3: 节点度数分布（双对数坐标）：集中型，非幂律




图 4: Top 5% 枢纽模块连接度

3.2 结论话术（建议直接采用）

”问题二在固定轮廓内最小化总半周长线长（HPWL）。将网表抽象为超图后统计显示：节点度均值仅 12–15，而最高连接模块度达 28–35，存在明确的枢纽模块。双对数坐标下分布非严格幂律（ $R^2 \leq 0.63$ ），属集中型连接——少数高连模块承载了不成比例的网络连接。在 HPWL 目标下，将高连模块布局于相互邻近区域可显著压缩其参与线网的引脚跨度，因此对高连模块的拓扑位置施加引导具有明确收益（本文当前版本未引入该引导，列为后续改进方向）。此外轮廓死区 $d = 0.15$ 使面积利用率存在上界 $1/1.15 = 0.8696$ ，实测 0.867–0.868 已逼近该极限，说明布局紧凑度不是主要矛盾，线长优化才是问题二的核心。”

4 问题三的数据分析：最小可行死区比例 d^*

4.1 轮廓与利用率下界

表 5: 问题三相关指标（轮廓 $\text{side}(d) = \lceil \sqrt{\Sigma A(1+d)} \rceil$ ）

芯片	模块总面积 T	$\text{side}(d=0)$	$\text{side}(d=0.15)$	利用率上界 $1/1.15$	基准利用率	定稿 d^*
n100	179501	424	455	0.8696	0.867	0.076072
n200	175696	420	450	0.8696	0.8676	0.084141
n300	273170	523	561	0.8696	0.868	0.111773




图 5: 面积利用率预分析（自由轮廓下模块总面积的铺满潜力）

4.2 结论话术（建议直接采用）

”问题三要求寻找最小的可行死区比例 d^* 。数据表明：三芯片模块总面积 T 确定后，轮廓边长 $\text{side}(d)$ 随 d 单调不减， $d = 0$ 时轮廓即面积下界（n300 为 523×523 ）， $d = 0.15$ 时利用率上界为 $1/1.15 = 0.8696$ 。自由轮廓下的布局利用率实测高达 0.95 左右（问题一结果），说明**模块总面积的铺满潜力可观**；而固定轮廓下的死区比例从 $d = 0.15$ 向下压缩的空间，正是问题三要探测的临界区域。数据支持将该问题形式化为**单调可行性判定 + 二分搜索**，并通过多种子判定抑制启发式假阴性。”

5 问题四的数据分析：L/T 模块最小包围盒

5.1 模块几何：矩形分解与凹角

表 6: 问题四模块几何（矩形分解表示）

模块	形状	分解矩形（相对坐标）	面积	bbox 面积	凹角面积
b1	T 型	顶横条 $4 \times 2@ (0,2)$; 竖干 $2 \times 2@ (1,0)$	12	16	4 (25%)
b2	L 型	左竖条 $1 \times 4@ (0,0)$; 右下横条 $1 \times 2@ (1,0)$	6	8	2 (25%)
b3	矩形	2×1	2	2	0
b4	矩形	1×4	4	4	0
合计			24	30	6

5.2 结论话术（建议直接采用）

”问题四引入 L/T 型异形模块并允许四向旋转。数据表明：T 型模块 b1（面积 12）的包围盒为 4×4 （面积 16），L 型模块 b2（面积 6）的包围盒为 2×4 （面积 8）——**凹角空缺分别占包围盒的 25%**。若按包围盒整体放置（bbox 版本），6 个模块的包围盒面积合计 30，而实际总面积仅 24，凹角空缺将直接转化为死区。这从数据上支持**矩形分解 + 凹角精确支撑**的建模方式：将模块表示为固定相对位置的矩形并集，放置时以内部矩形逐一对轮廓求支撑，可复用凹角空间；模块总面积 24 构成包围盒面积的**严格下界**，穷举全部 86 016 种组合并达到下界即可**证明全局最优**。”

6 小结

四个问题的数据分别支撑各自的建模动机：问题一依赖几何异质性分析（多扰动 + 多起点）、问题二依赖网表集中性分析（HPWL 主导 + 高连模块引导展望）、问题三依赖轮廓与利用率下界分析（单调判定 + 二分）、问题四依赖凹角空缺量化分析（矩形分解 + 下界可达最优性证明）。