



DeepL

订阅DeepL Pro以翻译大型文件。

欲了解更多信息，请访问[www.DeepL.com/pro](http://www.DeepL.com/pro)。产品资  
料夹样品和购  
买

技术文件

工具和  
软件

支持和社区



参考设计

**DAC7562, DAC7563, DAC8162  
DAC8163, DAC8562, DAC8563**

Slas719E - 2010年8月 - 2015年6月修订

## DACxx6x双通道16位、14位、12位、低功耗、缓冲、电压输出DAC，具有

### 2.5-V、4-PPM/°C内部基准

#### 1 鋨硅壞姦海姪涓箇縷闔

- 相对准确度：
  - DAC756x (12位) : 0.3 LSB INL
  - DAC816x (14-bit): 1 LSB INL
  - DAC856x (16-位): 4 LSB INL
- 突波脉冲: 0.1 nV-s
- 双向参考：输入或2.5V输出
  - 默认情况下输出已被禁用
  - ±5-mV的初始精度（最大值）
  - 4-ppm°C 温度漂移（典型值）
  - 10-ppm°C 温度漂移（最大值）
  - 20-mA的汇入和汇出能力
- 开机复位到零刻度或中刻度
- 低功耗: 4 mW（典型值, 5 V AV<sub>DD</sub>，包括内部参考电流）
- 宽泛的电源范围: 2.7 V至5.5 V
- 具有施密特触发输入的50-MHz SPI
- LDAC和CLR功能
- 轨至轨操作的输出缓冲器
- 封装: WSON-10 (3 mm × 3 mm), VSSOP-10
- 温度范围: -40°C至125°C

#### 2 应用

- 便携式仪器
- PLC模拟输出模块
- 闭环伺服控制
- 电压控制的振荡器调谐
- 数据采集系统

#### 3 描写

DAC756x、DAC816x和DAC856x器件是低功耗、电压输出、双通道、16、14和12位数模转换器（DAC）、

分别。这些器件包括a2 .5-V、4-ppm/°C内部基准，提供2.5V或5V的满量程输出电压范围。内部基准的初始精度为±5 mV，并且可以从源头上或从外部获得。

在VREFIN/VREFOUT引脚上的灌注量高达20 mA。这些设备是单调的，提供出色的线性度和最大限度地减少不需要的码对码的影响瞬时电压（glitch）。它们使用一个多功能的三线串行接口，其工作的时钟速率可达50兆赫。该接口与标准的SPI™、QSPI™、微线、和数字信号器件采用了DSP接口。DACxx62器件集成了一个上电复位电路，确保DAC输出通电并保持在零刻度，直到有效的代码被写入该器件，而DACxx63器件同样以中等规模供电。这些器件包含一个断电功能，在5 V时将电流消耗降低到典型的550 nA。低功耗、内部参考和小尺寸，使这些器件非常适合于便携式、电池操作的设备。

DACxx62器件是可直接使用的，并具有以下功能与DACxx63一样，它们相互兼容。器件。整个系列的产品都有MSOP-10和SON-10套件。


#### 设备信息<sup>(1)</sup>

零件编号	包装	体型
DAC8562	VSSOP (10)、宇宙飞船 (10)	3.00 mm × 3.00 mm
DAC8162		
DAC7562		

- 可编程的增益和偏移调整

(1) 关于所有可用的封装，见数据表末尾的可订购附录。

### 简化方框图



在本数据表的末尾有一个重要的通知，涉及到可用性、保证、变化、在安全关键应用中的使用、知识产权事项和其他重要的免责声明。  
生产数据。



## 目录

1 特点 .....	1	8.4 器件功能模式.....	32
2 应用 .....	1	8.5 编程 .....	36
3 描述 .....	1	9 应用与实施 .....	39
4 修订的历史 .....	2	9.1 应用信息 .....	39
5 器件比较表 .....	3	9.2 典型应用 .....	41
6 引脚配置和功能 .....	4	9.3 系统实例 .....	45
7 规格 .....	5	10 电源建议 .....	46
7.1 绝对最大额定值 .....	5	11 布局 .....	46
7.2 ESD评级 .....	5	11.1 布局指南 .....	46
7.3 建议的操作条件 .....	5	11.2 布局实例 .....	47
7.4 热能信息 .....	5	12 设备和文件支持 .....	48
7.5 电气特性 .....	6	12.1 相关链接 .....	48
7.6 时间要求 .....	9	12.2 社区资源 .....	48
7.7 典型特征 .....	10	12.3 商标 .....	48
8 详细说明 .....	28	12.4 静电放电注意事项 .....	48
8.1 纵观全局 .....	28	12.5 词汇表 .....	48
8.2 功能框图 .....	28	13 机械、包装和可订购信息 .....	48
8.3 特征描述 .....	28		

## 4 修订历史

注意：以前版本的页码可能与当前版本的页码不同。


从D版（2012年8月）到E版的变化	页码
• 将数据表中所有突波能量的实例改为突波脉冲 .....	1
• 更改后的应用程序列表 .....	1
• 修订了设备比较表 .....	3
• 在引脚功能表中增加了一个I/O列 .....	4
• 在绝对最大额定值表中增加了存储温度 .....	5
• 在数据表中增加了ESD额定值表 .....	5
• 在数据表中增加了推荐的工作条件表 .....	5
• 删除了热力信息表后的几个注释。 .....	5
• 取代了以前的典型应用 .....	41

• 用 "SON "代替了 "QFN "的文字（只改变了名称，封装和可订购性没有改变）。	1
• 典型的掉电电流消耗从10 nA变为550 nA。	1
• 改变了电源要求规格	8
• 掉电电流与温度典型特征图更新, AV <sub>DD</sub> = 5.5 V	16
• 掉电电流与电源电压的典型特征图更新	16
• 增加了开机复位 (POR) 级别部分	31

## 5 器件比较表

器件	最大相对精度 (lsb)	最大差分非线性(lsb)	最大参考值 DRIFT (ppm/°C)	重置到
DAC7562	±0.75	±0.25	10	零度
DAC7563				中等规模
DAC8162	±3	±0.5	10	零度
DAC8163				中等规模
DAC8562	±12	±1	10	零度
DAC8563				中等规模

## 6 引脚配置和功能



(1) TI建议将导热垫连接到地平面以获得更好的散热效果。

### 引脚功能

密 码		输入/输出	描述
名称	不。		
AV <sub>DD</sub>	9	I	电源输入, 2.7V至5.5V
CLR	5	I	异步清零输入。CLR输入是下降沿敏感的。在激活CLR时, 零刻度 (DACxx62) 或中间刻度 (DACxx63) 被加载到所有输入和DAC寄存器。这将相应地设置DAC的输出电压。器件在下一次写到器件的24 <sup>th</sup> 下降沿时退出清零模式。在写入序列中激活CLR会中止写入。
DIN	8	I	串行数据输入。在串行时钟输入的每个下降沿上, 数据被时钟送入24位输入移位寄存器。施密特触发逻辑输入
屏蔽	3	-	器件上所有电路的接地参考点
LDAC	4	I	在同步模式下, 数据更新发生在24 <sup>th</sup> SCLK周期的下降沿, 即SYNC的下降沿之后。这种同步更新不需要LDAC, LDAC必须永久地连接到GND, 或者在向器件发送命令之前断开并保持低电平。  在异步模式下, LDAC引脚被用作一个负边沿触发的定时信号, 用于同时更新DAC。可以写入多个单通道命令, 以便将不同的通道缓冲器设置为所需的值, 然后在LDAC引脚上做一个下降沿, 同时更新DAC输出寄存器。
芯片	7	I	串行时钟输入。数据的传输速率可以达到50MHz。施密特触发器逻辑输入
同步性	6	I	水平触发的控制输入 (低电平有效)。该输入是输入数据的帧同步信号。当SYNC为低电平时, 它启用输入移位寄存器, 数据在随后的下降时钟边缘被采样。DAC的输出在24 <sup>th</sup> 时钟下降沿之后更新。如果SYNC在23 <sup>rd</sup> 时钟沿之前被置为高电平, SYNC的上升沿将作为一个中断, DAC756x、DAC816x和DAC856x器件将忽略写序列。施密特触发器逻辑输入
VOUTA	1	O	DAC-A的模拟输出电压
VOUTB	2	O	DAC-B的模拟输出电压
VREFIN/VREFOUT	10	输入/输出	双向电压参考引脚。如果使用内部参考, 2.5-V输出。

## 7 规格

### 7.1 绝对最大额定值<sup>(1)</sup>

在工作环境温度范围内（除非另有说明）。

	敏	规模	单位
AV <sub>DD</sub> 至 GND	-0.3	6	V
CLR, D <sub>IN</sub> , LDAC, SCLK和SYNC输入电压至GND	-0.3	AV <sub>DD</sub> + 0.3	V
V <sub>OUT</sub> [A, B] to GND	-0.3	AV <sub>DD</sub> + 0.3	V
V <sub>REFIN</sub> /V <sub>REFOUT</sub> 至GND	-0.3	AV <sub>DD</sub> + 0.3	V
操作温度范围	-40	125	°C
结点温度, T <sub>J</sub>		150	°C
储存温度, T <sub>stg</sub>	-65	150	°C

(1) 超过绝对最大额定值下所列的应力可能会导致设备的永久性损坏。这些只是压力等级，并不意味着设备在这些或任何其他条件下的功能操作超出了推荐操作条件下的规定。长期暴露在绝对最大额定值的条件下可能会影响器件的可靠性。

### 7.2 静电防护等级

	价值	单位
V <sub>(ESD)</sub> 静电放电	人体模型 (HBM)，根据ANSI/ESDA/JEDEC JS-001 <sup>(1)</sup>	±1000 V
	充电设备模型 (CDM)，根据JEDEC规范JESD22-C101。 <sup>(2)</sup>	

(1) JEDEC文件JEP155指出，500-V HBM允许以标准的ESD控制过程进行安全生产。

(2) JEDEC文件JEP157指出，250-V CDM允许使用标准的ESD控制流程进行安全生产。

### 7.3 建议的操作条件

在工作环境温度范围内（除非另有说明）

	敏	NOM	规模	单位
<b>电源</b>				
电源电压	AV <sub>DD</sub> 至 GND	2.7	5.5	V
<b>数字输入</b>				
数字输入电压	CLR, D <sub>IN</sub> , LDAC, SCLK和SYNC	0	AV <sub>DD</sub>	V
<b>参考输入</b>				
V <sub>REFIN</sub> 参考输入电压		0	AV <sub>DD</sub>	V
<b>温度范围</b>				
T <sub>A</sub> 工作环境温度		-40	125	°C

### 7.4 热能信息

热量表	DAC756x, DAC816x, DAC856x		单位
	DSC (WSON)	DGS (VSSOP)	
	10个引脚	10个引脚	

[www.ti.com](http://www.ti.com)

Slas719E, 2010年8月, 2015年6月修订

R $\theta$ <sub>JA</sub>	结点对环境的热阻	62.8	173.8	°C/W
R $\theta$ JC <sub>(top)</sub>	结点到外壳（顶部）的热阻	44.3	48.5	°C/W
R $\theta$ JB	结点对电路板的热阻	26.5	79.9	°C/W
$\Psi$ JT	结点到顶点的表征参数	0.4	1.7	°C/W
$\Psi$ JB	结点到板的表征参数	25.5	68.4	°C/W
R $\theta$ JC <sub>(bot)</sub>	结点到外壳（底部）的热阻	46.2	不适用	°C/W

## 7.5 电气特性

在 $AV_{DD} = 2.7\text{ V}$ 至 $5.5\text{ V}$ 和 $T_A = -40^\circ\text{C}$ 至 $125^\circ\text{C}$ （除非另有说明）。

参数	测试条件	敏	TYP	规模	单位
<b>静态性能<sup>(1)</sup></b>					
DAC856x	决议		16		咬牙切齿
	相对精度	使用通过代码512和65,024的线	$\pm 4$	$\pm 12$	LSB
	微分非线性	16位单调性	$\pm 0.2$	$\pm 1$	LSB
DAC816x	决议		14		咬牙切齿
	相对精度	使用通过代码128和16,256的线	$\pm 1$	$\pm 3$	LSB
	微分非线性	14位单调性	$\pm 0.1$	$\pm 0.5$	LSB
DAC756x	决议		12		咬牙切齿
	相对的准确性	使用通过代码32和4,064的线	$\pm 0.3$	$\pm 0.75$	LSB
	微分非线性	12位单调性	$\pm 0.05$	$\pm 0.25$	LSB
偏移错误	从两点线推算出的 <sup>(1)</sup> ，无负载		$\pm 1$	$\pm 4$	mV
偏移误差漂移			$\pm 2$		$\mu\text{V}/^\circ\text{C}$
满量程误差	DAC寄存器加载所有的1		$\pm 0.03$	$\pm 0.2$	FSR百分比
零代码错误	DAC寄存器加载所有的0	1	4		mV
零代码错误漂移			$\pm 2$		$\mu\text{V}/^\circ\text{C}$
增益误差	从两点线推算出的 <sup>(1)</sup> ，无负载	$\pm 0.01$	$\pm 0.15$		FSR百分比
增益温度系数			$\pm 1$		$\text{ppm}/\text{FSR}/^\circ\text{C}$
<b>输出特性<sup>(2)</sup></b>					
输出电压范围		0	$AV_{DD}$		V
输出电压稳定时间 <sup>(3)</sup>	卸载的DACs		7		微秒
	$R_L = 1\text{ M}\Omega$		10		
回转率	在满刻度转换的20%-80%之间测量		0.75		V/ $\mu\text{s}$
电容性负载的稳定性	$R_L = \infty$		1		nF
	$R_L = 2\text{ k}\Omega$		3		
改变代码的突发冲动	围绕主要载波的1 LSB变化		0.1		nV-s
数字馈通	SCLK切换，SYNC高电平		0.1		nV-s
开机突发脉冲	$R_L = 2\text{ k}\Omega, C_L = 470\text{ pF}, AV_{DD} = 5.5\text{ V}$		40		mV
通道与通道之间的直流串扰	相邻通道的满量程摆动，外部参考		5		$\mu\text{V}$
	相邻通道的满量程摆动，内部参考		15		

直流输出阻抗	在中等规模输入时	5	$\Omega$
短路电流	DAC输出为满量程, DAC输出与GND短路	40	毫安
上电时间, 包括沉淀时间	从断电模式中出来	50	微秒
<b>交流性能<sup>(2)</sup></b>			
DAC输出噪声密度	$T_A = 25^\circ\text{C}$ , 在中等规模输入时, $f_{\text{OUT}} = 1 \text{ kHz}$	90	$\text{nV}/\sqrt{\text{Hz}}$
DAC输出噪声	$T_A = 25^\circ\text{C}$ , 在中等规模输入时, 0.1 Hz至10 Hz	2.6	$\mu\text{V}_{\text{PP}}$

(1) 16位: 代码512和65,024; 14位: 代码128和16,256; 12位: 代码32和4,096

(2) 基于设计或表征的规格。未经过生产测试

(3) 1/4标度和3/4标度之间的过渡时间, 包括稳定在 $\pm 0.024\%$  FSR之内

## 电气特性 (续)

在 $AV_{DD} = 2.7\text{ V}$ 至 $5.5\text{ V}$ 和 $T_A = -40^\circ\text{C}$ 至 $125^\circ\text{C}$  (除非另有说明)。

参数	测试条件	敏	TYP	规模	单位
<b>LOGIC INPUTS<sup>(2)</sup></b>					
输入引脚泄漏电流		-1	$\pm 0.1$	1	$\mu\text{A}$
逻辑输入低电压 $V_L$		0	0.8		V
逻辑输入高电压 $V_H$		$0.7 \times AV_{DD}$	$AV_{DD}$		V
引脚电容				3	$\text{pF}$
<b>参考资料</b>					
外部参考电流	外部 $V_{REF} = 2.5\text{ V}$ (当内部参考被禁用时)，所有通道使用增益=1时处于激活状态		15		$\mu\text{A}$
参考输入阻抗	禁用内部参考，增益=1		170		$\text{k}\Omega$
	禁用内部参考，增益=2		85		
<b>参考输出</b>					
输出电压	$T_A = 25^\circ\text{C}$	2.495	2.5	2.505	V
最初的准确性	$T_A = 25^\circ\text{C}$	-5	$\pm 0.1$	5	$\text{mV}$
输出电压的温度漂移			4	10	$\text{ppm}/^\circ\text{C}$
输出电压噪音	$f = 0.1\text{ Hz}$ 至 $10\text{ Hz}$		12		$\mu\text{V}_{PP}$
输出电压噪声密度 (高频率噪声)	$T_A = 25^\circ\text{C}, f = 1\text{ kHz}, C_L = 0\text{ }\mu\text{F}$		250		$\text{nV}/\sqrt{\text{Hz}}$
	$T_A = 25^\circ\text{C}, f = 1\text{ MHz}, C_L = 0\text{ }\mu\text{F}$		30		
	$T_A = 25^\circ\text{C}, f = 1\text{ MHz}, C_L = 4.7\text{ }\mu\text{F}$		10		
负荷调节、采购 <sup>(4)</sup>	$T_A = 25^\circ\text{C}$		20		$\mu\text{V}/\text{mA}$
负载调节, 下沉 <sup>(4)</sup>	$T_A = 25^\circ\text{C}$		185		$\mu\text{V}/\text{mA}$
输出电流负载能力 <sup>(2)</sup>			$\pm 20$		毫安
线路调节	$T_A = 25^\circ\text{C}$		50		$\mu\text{V}/\text{V}$
长期的稳定性或漂移 (老化)。 <sup>(4)</sup>	$T_A = 25^\circ\text{C}$ , 时间 = 0至1900小时		100		ppm
热滞后 <sup>(4)</sup>	第一周期		200		ppm
	额外的周期		50		

(4) 见本数据表的[应用信息](#)部分。

## 电气特性 (续)

在 $AV_{DD} = 2.7 \text{ V}$ 至 $5.5 \text{ V}$ 和 $T_A = -40^\circ\text{C}$ 至 $125^\circ\text{C}$  (除非另有说明)。

参数	测试条件	敏	TYP	规模	单位
<b>电源要求<sup>(5)</sup></b>					
电源电流 ( $I_{DD}$ )	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 正常模式, 内部参考关闭	0.25	0.5		毫安
	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 正常模式, 内部参考开启	0.9	1.6		
	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 掉电模式 <sup>(6)</sup>	0.55	2		$\mu\text{A}$
	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 掉电模式	0.55	4		
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 正常模式, 内部参考关闭	0.2	0.4		毫安
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 正常模式, 内部参考开启	0.73	1.4		
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 掉电模式 <sup>(6)</sup>	0.35	2		$\mu\text{A}$
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 掉电模式	0.35	3		
功率耗散	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 正常模式, 内部参考关闭	0.9	2.75		mW
	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 正常模式, 内部参考开启	3.2	8.8		
	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 掉电模式 <sup>(6)</sup>	2	11		$\mu\text{W}$
	$AV_{DD} = 3.6 \text{ V}$ 至 $5.5 \text{ V}$ , 掉电模式	2	22		
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 正常模式, 内部参考关闭	0.54	1.44		mW
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 正常模式, 内部参考开启	1.97	5		
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 掉电模式 <sup>(6)</sup>	0.95	7.2		$\mu\text{W}$
	$AV_{DD} = 2.7 \text{ V}$ 至 $3.6 \text{ V}$ , 掉电模式	0.95	10.8		

(5) 输入代码=中等规模, 无负载,  $V_{IN\ H} = AV_{DD}$ ,  $V_{IN\ L} = GND$

(6)  $T_A = -40^\circ\text{C}$  至  $105^\circ\text{C}$


## 7.6 时间要求<sup>(1)(2)</sup>


在 $AV_{DD} = 2.7\text{ V}$ 至 $5.5\text{ V}$ 和超过 $-40^\circ\text{C}$ 至 $125^\circ\text{C}$  (除非另有说明)。

			<b>DAC756x, DAC816x, DAC856x</b>	<b>单位</b>
	<b>最小值</b>	<b>峰值</b>		
$f_{SCLK}$ 串行时钟频率		50	兆赫	
$t_{(1)}$ SCLK下降沿到SYNC下降沿 (对于成功的写操作)。	10		ns	
$t_{(2)}$ SCLK周期时间	20		ns	
$t_{(3)}$ SYNC上升沿到23 <sup>rd</sup> SCLK下降沿 (对于成功的SYNC中断)。	13		ns	
$t_{(4)}$ 最小同步高电平时间	80		ns	
$t_{(5)}$ SYNC到SCLK下降沿设置时间	13		ns	
$t_{(6)}$ SCLK低电平时间	8		ns	
$t_{(7)}$ SCLK高电平时间	8		ns	
$t_{(8)}$ SCLK下降沿到SYNC上升沿	10		ns	
$t_{(9)}$ 数据设置时间	6		ns	
$t_{(10)}$ 数据保持时间	5		ns	
$t_{(11)}$ SCLK下降沿到LDAC下降沿, 用于异步LDAC更新模式	5		ns	
$t_{(12)}$ LDAC脉冲持续时间, 低电平时间	10		ns	
$t_{(13)}$ CLR脉冲持续时间, LOW时间	80		ns	
$t_{(14)}$ CLR下降沿到V的开始 <sub>OUT</sub> 转换	100		ns	

(1) 所有的输入信号都规定了 $t_r = t_f = 3\text{ ns}$  (10%到90%的 $AV_{DD}$ ), 并从 $(V_{IL} + V_{IH})/2$ 的电压水平开始计时。

(2) 见串行写操作时序图 (图1)。





- (1) 异步的LDAC更新模式。更多信息，见[LDAC功能](#)部分。  
(2) 同步的LDAC更新模式；LDAC保持低电平。更多信息，请参见[LDAC功能](#)部分。

图1.串行写操作

## 7.7 典型特征

表1.典型特征：内部基准性能

测量	电源电压	图号
内部参考电压与温度的关系	5.5 V	图2
内部参考电压温度漂移柱状图		图3
内部参考电压与负载电流		图4
内部参考电压与时间的关系		图5
内部参考噪声密度与频率的关系		图6
内部参考电压与电源电压	2.7 V-5.5 V	图7

表2.典型特征：DAC静态性能

测量	电源电压	图号
<b>满量程、增益、偏移和零码误差</b>		
满量程误差与温度的关系	5.5 V	图16
增益误差与温度的关系		图17
偏置误差与温度的关系		图18
零码误差与温度的关系		图19
满量程误差与温度的关系	2.7 V	图63
增益误差与温度的关系		图64
偏置误差与温度的关系		图65
零码误差与温度的关系		图66
<b>负荷调节</b>		
DAC输出电压与负载电流	5.5 V	图30
	2.7 V	图74
<b>微分非线性误差</b>		
差分线性误差与数字输入代码	T = -40°C	图9
	T = 25°C	图11
	T = 125°C	图13
差分线性误差与温度的关系		图15
差分线性误差与数字输入代码	T = -40°C	图56
	T = 25°C	图58
	T = 125°C	图60
差分线性误差与温度的关系		图62
<b>积分非线性误差（相对精度）</b>		
线性度误差与数字输入代码	T = -40°C	图8
	T = 25°C	图10

[www.ti.com](http://www.ti.com)

Slas719E, 2010年8月, 2015年6月修订

	T = 125°C		<a href="#">图12</a>
线性误差与温度的关系			<a href="#">图14</a>
线性度误差与数字输入代码	T = -40°C	2.7 V	<a href="#">图55</a>
	T = 25°C		<a href="#">图57</a>
	T = 125°C		<a href="#">图59</a>
线性误差与温度的关系			<a href="#">图61</a>

**表2.典型特征：DAC静态性能（续）**

测量	电源电压	图号
<b>掉电电流</b>		
掉电电流与温度的关系	5.5 V	<a href="#">图28</a>
掉电电流与电源电压的关系	2.7 V - 5.5 V	<a href="#">图29</a>
掉电电流与温度的关系	2.7 V	<a href="#">图73</a>
<b>电源电流</b>		
电源电流与温度的关系	外部V <sub>REF</sub>	<a href="#">图20</a>
	内部V <sub>REF</sub>	
供电电流与数字输入代码	外部V <sub>REF</sub>	<a href="#">图22</a>
	内部V <sub>REF</sub>	
电源电流柱状图	外部V <sub>REF</sub>	<a href="#">图24</a>
	内部V <sub>REF</sub>	
电源电流与电源电压的关系	外部V <sub>REF</sub>	<a href="#">图26</a>
	内部V <sub>REF</sub>	
电源电流与温度的关系	外部V <sub>REF</sub>	<a href="#">图49</a>
	内部V <sub>REF</sub>	
供电电流与数字输入代码	外部V <sub>REF</sub>	<a href="#">图51</a>
	内部V <sub>REF</sub>	
电源电流柱状图	外部V <sub>REF</sub>	<a href="#">图53</a>
	内部V <sub>REF</sub>	
电源电流与温度的关系	外部V <sub>REF</sub>	<a href="#">图67</a>
	内部V <sub>REF</sub>	
供电电流与数字输入代码	外部V <sub>REF</sub>	<a href="#">图69</a>
	内部V <sub>REF</sub>	
电源电流柱状图	外部V <sub>REF</sub>	<a href="#">图71</a>
	内部V <sub>REF</sub>	

**表3.典型特征：DAC动态性能**

测量	电源电压	图号
<b>通道与通道之间的串扰</b>		
通道与通道之间的串扰	5-V上升沿	<a href="#">图43</a>
	5-V下降沿	
<b>时钟贯通</b>		
时钟馈通	500千赫兹，中规模	5.5 V
		<a href="#">图48</a>
		2.7 V
		<a href="#">图87</a>

脉冲发生器 (GLITCH IMPULSE)		5.5 V	
突发脉冲, 1-LSB步长	上升沿, 代码7FFFh至8000h		图37
	下降沿, 代码8000h至7FFFh		图38
突发脉冲, 4-LSB步长	上升沿, 代码7FFCh至8000h		图39
	下降沿, 代码8000h至7FFCh		图40
突发脉冲, 16-LSB步长	上升沿, 代码7FF0h至8000h		图41
	下降沿, 代码8000h至7FF0h		图42

**表3.典型特征：DAC动态性能（续）**

测量		电源电压	图号
突发脉冲，1 LSB步长	上升沿，代码7FFFh至8000h	2.7 V	<a href="#">图79</a>
	下降沿，代码8000h至7FFFh		<a href="#">图80</a>
突发脉冲，4 LSB步长	上升沿，代码7FFCh至8000h	2.7 V	<a href="#">图81</a>
	下降沿，代码8000h至7FFCh		<a href="#">图82</a>
突发脉冲，16 LSB步长	上升沿，代码7FF0h至8000h		<a href="#">图83</a>
	下降沿，代码8000h至7FF0h		<a href="#">图84</a>
<b>噪声</b>			
DAC输出噪声密度与频率的关系	外部V <sub>REF</sub>	5.5 V	<a href="#">图45</a>
	内部V <sub>REF</sub>		<a href="#">图46</a>
DAC输出噪声 0.1 Hz至10 Hz	外部V <sub>REF</sub>		<a href="#">图47</a>
<b>开机故障</b>			
开机故障	重置到零刻度	5.5 V	<a href="#">图35</a>
	重置为中等规模		<a href="#">图36</a>
	重置到零刻度	2.7 V	<a href="#">图85</a>
	重置为中等规模		<a href="#">图86</a>
<b>定居时间</b>			
全尺度沉降时间	上升沿，代码0h至FFFFh	5.5 V	<a href="#">图31</a>
	下降沿，代码FFFFh至0h		<a href="#">图32</a>
半尺度沉降时间	上升沿，代码4000h至C000h		<a href="#">图33</a>
	下降沿，代码C000h至4000h		<a href="#">图34</a>
全尺度沉降时间	上升沿，代码0h至FFFFh	2.7 V	<a href="#">图75</a>
	下降沿，代码FFFFh至0h		<a href="#">图76</a>
半尺度沉降时间	上升沿，代码4000h至C000h		<a href="#">图77</a>
	下降沿，代码C000h至4000h		<a href="#">图78</a>

### 7.7.1 典型特征：内部参考

在  $T_A = 25^\circ\text{C}$ ,  $\text{AV}_{\text{DD}} = 5.5 \text{ V}$ , 增益 = 2,  $\text{V}_{\text{REFOUT}}$  无负载, 除非另有说明。




图3. 内部参考电压, 温度漂移柱状图




图4. 内部参考电压与负载






图5. 内部参考电压与时间的关系





### 7.7.2 典型特征：DAC在AV<sub>DD</sub> = 5.5 V的时候

在T<sub>A</sub> = 25°C时, 使用5-V外部基准, 增益=1, DAC输出未加载, 除非另有说明。




图8.线性误差与数字输入代码的关系 (-40°C)。

图9.差分线性误差与数字输入代码 (-40°C) 的关系






图10.线性误差与数字输入代码的关系 (25°C)。

图11.差分线性误差与数字输入代码(25°C)





## 典型特征：DAC在 $AV_{DD} = 5.5$ V时（续）





图18.偏移误差与

温度的关系图19.零码误差与温度的关系

## 典型特征：DAC在AV<sub>DD</sub> = 5.5 V时（续）





## 典型特征：DAC在AV<sub>DD</sub> = 5.5 V时（续）

在T<sub>A</sub> = 25°C时，使用5-V外部基准，增益=1，DAC输出未加载，除非另有说明。






图26. 电源电流与电源



电压图27. 电源电流与电源电压的关系




图28. 掉电电流与




图29. 掉电电流与电源电压的关系






图30.DAC输出电压与负载电流的关系

## 典型特征：DAC在AV<sub>DD</sub> = 5.5 V时（续）


在T<sub>A</sub> = 25°C时，使用5-V外部基准，增益=1，DAC输出未加载，除非另有说明。




从代码: 0h 至  
代码: FFFFh





时间 (5μs/div)




从代码: 0h 至  
代码: FFFFh



从代码: 4000h 至  
代码: C000h




从代码: C000h 至  
代码: 4000h



## 典型特征：DAC在AV<sub>DD</sub> = 5.5 V时（续）

在T<sub>A</sub> = 25°C时, 使用5-V外部基准, 增益=1, DAC输出未加载, 除非另有说明。






图41.突波脉冲, 上升沿, 16-LSB步长

图42.突波脉冲, 下降沿, 16-LSB步长

## 典型特征：DAC在AV<sub>DD</sub> = 5.5 V时（续）





图43.通道到通道的串扰, 5-V上升



沿图44.通道到通道的串扰, 5-V的下降沿





图45.DAC输出噪声密度与频率的关系图



46.DAC输出噪声密度与频率的关系




图47.DAC输出噪声，0.1 Hz至10  
DAC7562, DAC7563, DAC8162  
DAC8163, DAC8562, DAC8563


Slas719E - 2010年8月 - 2015年6月修订

图48.时钟馈通，500千赫兹，中等增益  
Texas Instruments

[www.ti.com](http://www.ti.com)

### 7.7.3 典型特征: DAC在AV<sub>DD</sub> = 3.6 V的时候

在T<sub>A</sub> = 25°C时, 使用3.3V外部基准, 增益=1, DAC输出未加载, 除非另有说明。



DAC7562, DAC7563, DAC8162  
DAC8163, DAC8562, DAC8563

Slas719E - 2010年8月 - 2015年6月修订

直方图图54.电源电流直方图



[www.ti.com](http://www.ti.com)

### 7.7.4 典型特征：DAC在AV<sub>DD</sub> = 2.7 V的时候

在T<sub>A</sub> = 25°C时, 使用2.5-V的外部基准, 增益=1, DAC输出未加载, 除非另有说明。




图55.线性度误差与数字输入代码的关系 (-40°C)

图56.差分线性误差与数字输入代码的关系 (-40°C)






图57.线性误差与数字输入代码的关系 (25°C)。

图58.差分线性误差与数字输入代码的关系(25°C)





## 典型特征：DAC在AV<sub>DD</sub> = 2.7 V时（续）

在T<sub>A</sub> = 25°C时，使用2.5-V的外部基准，增益=1，DAC输出未加载，除非另有说明。





图65.偏移误差与

温度的关系图66.零码误差与温度的关系

## 典型特征：DAC在AV<sub>DD</sub> = 2.7 V时（续）


在T<sub>A</sub> = 25°C时，使用2.5-V的外部基准，增益=1，DAC输出未加载，除非另有说明。






## 典型特征：DAC在AV<sub>DD</sub> = 2.7 V时（续）


在T<sub>A</sub> = 25°C时，使用2.5-V的外部基准，增益=1，DAC输出未加载，除非另有说明。





## 典型特征：DAC在AV<sub>DD</sub> = 2.7 V时（续）

在T<sub>A</sub> = 25°C时，使用2.5-V的外部基准，增益=1，DAC输出未加载，除非另有说明。







图83.突波脉冲, 上升沿, 16-LSB步长

图84.突波脉冲, 下降沿, 16-LSB步长

## 典型特征：DAC在AV<sub>DD</sub> = 2.7 V时（续）

在T<sub>A</sub> = 25°C时，使用2.5-V外部基准，增益=1，DAC输出未加载，除非另有说明。




## 8 详细说明

### 8.1 概述

DAC756x、DAC816x和DAC856x器件分别是低功耗、电压输出、双通道、16、14和12位数模转换器（DAC）。这些器件包括一个2.5-V、4-ppm/°C的内部基准，提供2.5V或5V的满量程输出电压范围。内部基准的初始精度为±5 mV，可在V<sub>REFIN</sub>/V<sub>REFOUT</sub>引脚上产生或灌入高达20 mA的电流。

### 8.2 功能框图



### 8.3 特征描述

#### 8.3.1 数字模拟转换器（DAC）

DAC756x、DAC816x和DAC856x架构由两个串联DAC组成，每个DAC后面都有一个输出缓冲放大器。这些器件包括一个内部2.5-V基准，具有4-ppm/°C的温度漂移性能。图88显示了DAC架构的主要框图。




图88.DAC结构

DAC756x、DAC816x和DAC856x器件的输入编码是直接的二进制，所以理想的输出电压由公式1给出：

$$V_{\text{输出}} = \left( \frac{\text{DIN}}{2^n} \right) \times V_{\text{REF}} \times \text{增益} \quad (1)$$

其中：

n = 分辨率（位）；12（DAC756x），14（DAC816x）或16（DAC856x）。

$D_{IN}$  = 加载到DAC寄存器的二进制代码的十进制等值。 $D_{IN}$  的范围是0到 $2^n - 1$ 。

**DAC7562, DAC7563, DAC8162**

**DAC8163, DAC8562, DAC8563** DAC参考电压，或者来自内部2.5-V参考的 $V_{REFOUT}$ ，或者来自外部参考的 $V_{REFIN}$ 。

~~当内部参考被禁用时（使用外部参考），默认情况下增益=1；当使用内部参考时，默认情况下增益=2<sup>n</sup>增益值~~

可以通过增益寄存器手动设置为1或2。更多信息请参见[增益功能](#)部分。



## 功能描述 (续)

### 8.3.1.1 电阻器串

电阻串部分如图89所示。加载到DAC寄存器中的代码决定了在串上的哪个节点将电压抽出，通过关闭连接串和放大器的一个开关送入输出放大器。电阻串的结构导致了单调性。`RDIVIDER`开关是由增益寄存器控制的（见[增益功能](#)部分）。因为输出放大器的增益为2，所以当DAC-n的增益设置为1（内部参考被禁用时的默认值）时，`RDIVIDER`不被短路，当DAC-n的增益设置为2（内部参考被启用时的默认值）时，`RDIVIDER`被短路。




图89. 电阻器串

### 8.3.1.2 输出放大器

输出缓冲放大器能够在其输出上产生轨至轨电压，使最大输出范围为0 V至AV<sub>DD</sub>。它能够驱动2 kΩ的负载，并联3 nF到GND。典型的压摆率是

0.75V/μs，典型的满量程稳定时间为14μs，如图31、图32、图75和图76所示。

## 功能描述（续）

### 8.3.2 内部参考

DAC756x、DAC816x和DAC856x器件包括一个默认禁用的2.5V内部参考。内部基准在外部可通过V<sub>REFIN</sub>/V<sub>REFOUT</sub>引脚获得。内部参考输出电压为2.5 V，并且可以灌入和输出高达20 mA。

建议在参考输出和GND之间使用一个至少150-nF的电容，以进行噪声过滤。

DAC756x、DAC816x和DAC856x器件的内部基准是一个基于双极晶体管的精密带隙电压基准。图90显示了基本的带隙拓扑结构。晶体管Q<sub>1</sub>和Q<sub>2</sub>的偏置使Q<sub>1</sub>的电流密度大于Q<sub>2</sub>的电流密度。两个基极发射极电压之差(V<sub>BE1</sub> - V<sub>BE2</sub>)具有正的温度系数，并在电阻R<sub>1</sub>上受力。该电压被放大并加到具有负温度系数的Q<sub>2</sub>的基极发射极电压。由此产生的输出电压几乎不受温度影响。短路电流在设计上被限制在大约100mA。




图90.带隙参考简化示意图

### 8.3.3 开机复位

#### 8.3.3.1 开机复位到零刻度

DAC7562、DAC8162和DAC8562器件包含一个上电复位电路，在上电期间控制输出电压。所有器件的寄存器都被重置，如表4所示。在上电时，所有的DAC寄存器都被填充为零，所有DAC通道的输出电压被设置为零伏。每个DAC通道都保持这种状态，直到有一个有效的加载命令写入它。上电复位在应用中很有用，因为在器件上电的过程中，了解每个DAC的输出状态很重要。在给器件上电之前，任何器件引脚都不应该被带成高电平。内部参考在默认情况下是禁用的，并保持这种状态，直到执行有效的参考改变命令。

#### 8.3.3.2 上电复位到中尺度

DAC7563、DAC8163和DAC8563器件包含一个上电复位电路，在上电时控制输出电压。在上电时，所有的DAC寄存器被重置为中值代码，所有DAC通道的输出电压被设置为V<sub>REFIN</sub> / 2伏。每个DAC通道都保持这种状态，直到有一个有效的加载命令写入它。上电复位在应用中很有用，因为在器件上电的过程中，了解每个DAC的输出状态很重要

。在给器件上电之前，任何器件引脚都不应该被带成高电平。内部基准在默认情况下是关闭的，并保持这种状态，直到执行一个有效的基准变化命令。如果使用外部参考，可以在应用AV<sub>DD</sub> 的同时或之后给V<sub>REFIN</sub> 引脚上电。

表4.DACxx62和DACxx63上电复位值

注册	默认设置	
DAC和输入寄存器	DACxx62	零规模
	DACxx63	中等规模
LDAC寄存器	两个通道都启用LDAC引脚	
掉电寄存器	DAC上电	
内部参考寄存器	禁用内部参考	
增益寄存器	两个通道的增益=1	

### 8.3.3.3 上电复位 (POR) 水平

当器件上电时，一个POR电路将器件设置为默认模式，如表4所示。POR电路需要特定的AV<sub>DD</sub>水平，如图91所示，以确保内部电容的放电，并在上电时重置器件。为了确保上电复位，AV<sub>DD</sub>必须低于0.7 V至少1 ms。当AV<sub>DD</sub>下降到2.2 V以下但保持在0.7 V以上时（显示为未定义区域），在所有指定的温度和电源条件下，该器件可能会或可能不会复位。在这种情况下，TI建议进行上电复位。当AV<sub>DD</sub>保持在2.2 V以上时，不会发生通电复位。




图91. POR电路的相关电压水平

## 8.4 器件功能模式

### 8.4.1 停电模式

DAC756x、DAC816x和DAC856x器件有两套独立的断电指令。一套是针对DAC通道，另一套是针对内部参考。当两个DAC通道都断电时，内部参考被强制进入断电状态，并且只有在任何DAC通道也处于正常工作模式时才会启用。关于内部参考控制的更多信息，请参见[内部参考启用寄存器](#)部分。

#### 8.4.1.1 DAC断电命令

DAC756x、DAC816x和DAC856x DAC使用四种工作模式。这些模式可通过将串行接口命令位设置为100来访问。一旦命令位被正确设置，这四种不同的掉电模式就可以通过设置移位寄存器中的DB5和DB4位进行软件编程。[表5](#)和[表6](#)显示了不同的断电选项。关于如何设置DAC工作模式的更多信息，[见表17](#)。

表5.DAC-n工作模式

DB5	DB4	DAC的操作模式
0	0	选定的DAC通电（正常模式，默认）。
0	1	选定的DAC断电，输出1kΩ到GND
1	0	选定的DAC断电，输出100kΩ到GND
1	1	选定的DAC断电，输出Hi-Z到GND

表6.工作模式的DAC-n选择

DAC-B (DB1), DAC-A (DB0)	操作模式
0	DAC-n不改变工作模式
1	DAC-n工作模式设置为PD1和PD0上的值

有可能写到DAC寄存器或DAC通道的缓冲区，该通道已被关闭。当DAC通道再上电时，它就会按照这个新的值上电。

可用的掉电模式的优点是，当它处于掉电模式时，器件的输出阻抗是已知的。如[表5](#)所述，有三种不同的掉电选择。 $V_{OUT}$ 可以通过一个1-kΩ的电阻、一个100-kΩ的电阻或开路（Hi-Z）在内部连接到GND。[图92](#)中显示了DAC的掉电电路。




图92.输出阶段

## 8.4.2 增益功能

增益寄存器控制DAC传输功能中的GAIN设置：

$$V_{\text{淘汰}} = \left( \frac{DIN}{2\pi} \right) \times V_{\text{REF}} \times \text{增益} \quad (2)$$

DAC756x、DAC816x和DAC856x器件的每个通道都有一个增益寄存器。每个通道的增益，在公式2中，是1或2。当使用内部参考时，该增益自动设置为2，当内部参考被禁用时（默认）自动设置为1。然而，每个通道可以通过适当地设置寄存器来获得任一增益。通过将串行接口命令位设置为000，地址位设置为010，并对DAC-B使用DB1，对DAC-A使用DB0，可以访问增益寄存器。完整的命令结构见表7和表17。当内部参考电源关闭或打开时，增益寄存器会自动复位，分别提供1或2的增益。在参考电源关闭或打开后，可以再次访问增益寄存器以改变增益。

**表7.增益寄存器命令的DAC-n选择**

DB1, DB0	价值	增长
DB0	0	DAC-A使用增益=2（默认使用内部参考）。
	1	DAC-A使用增益=1（默认使用外部参考）。
DB1	0	DAC-B使用增益=2（默认使用内部参考）。
	1	DAC-B使用增益=1（默认使用外部参考）。

## 8.4.3 软件复位功能

DAC756x、DAC816x和DAC856x器件包含一个软件复位功能。通过将串行接口命令位设置为101来访问软件复位功能。软件复位命令包含两种复位模式，可通过设置移位寄存器中的DB0位进行软件编程。表8和表17显示了可用的软件复位命令。

**表8.软件复位**

DB0	寄存器重置为默认值
0	DAC 寄存器 输入 寄存器
1	DAC 寄存器 输入 寄存器 LDAC 寄存器 掉电寄存器 内部参考寄存器 增益寄存器

#### 8.4.4 内部基准启用寄存器

DAC756x、DAC816x和DAC856x器件中的内部参考默认为禁用，用于调试、评估或使用外部参考时。通过将串行接口命令位设置为111并配置DB0（见表9），可以对内部参考进行上电和断电。当两个DAC通道都断电时，内部参考被强制进入断电状态，并且只有在任何DAC通道处于正常工作模式时才能启用。在内部参考被禁用期间，DAC使用外部参考正常工作。在这一点上，内部参考是与V<sub>REFIN</sub> / V<sub>REFOUT</sub>引脚（高兹输出）断开的。

表9.内部参考

DB0	内部参考配置
0	禁用内部参考并将DAC重置为增益=1
1	启用内部参考并将DAC重置为增益=2

##### 8.4.4.1 启用内部参考

要启用内部参考，请参考表17的命令结构。当执行电源循环以重置器件时，内部参考被关闭（默认模式）。在默认模式下，内部参考被关闭，直到一个有效的写入序列为内部参考供电。然而，当两个DAC通道都断电时，内部参考被强制进入禁用状态，并保持禁用状态，直到任何一个DAC通道恢复到正常工作模式。关于DAC通道操作模式的更多信息，请参见DAC掉电命令。

##### 8.4.4.2 禁用内部参考

要禁用内部参考，请参考表17的命令结构。当执行电源循环以重置器件时，内部参考被禁用（默认模式）。

#### 8.4.5 CLR功能

根据表10，边沿触发的CLR引脚可以用来立即设置输入和DAC寄存器。当CLR引脚收到一个下降沿信号时，清零模式被激活，并相应地改变DAC的输出电压。器件在下一次写到器件的24<sup>th</sup>下降沿时退出清零模式。如果CLR引脚在正常操作的写入序列中收到一个下降沿信号，清零模式被激活，并根据表10立即改变输入和DAC寄存器。

表10.清空模式复位值

器件	DAC输出进入清零模式
DAC8562, DAC8162, DAC7562	零规模
DAC8563, DAC8163, DAC7563	中等规模

#### 8.4.6 LDAC的功能

DAC756x、DAC816x和DAC856x器件同时提供软件和硬件同步更新和控制功能。DAC双缓冲结构的设计使每个DAC都可以输入新的数据而不干扰模拟输出。

DAC756x、DAC816x和DAC856x的数据更新可以在同步或异步中进行。  
模式。

在异步模式下，LDAC引脚被用作一个负边沿触发的定时信号，用于同时更新DAC。可以进行多个单通道的写入，以便将不同的通道缓冲器设置为所需的值，然后在LDAC引脚上进行下降沿，以同时更新DAC输出寄存器。所有通道的数据缓冲器必须在LDAC下降沿之前加载所需的数据。在LDAC的高电平到低电平转换后，所有的DAC都同时用相应的数据缓冲器的最后内容来更新。如果一个数据缓冲区的内容没有改变，在LDAC引脚被触发后，相应的DAC输出保持不变。在启动下一个串行命令之前，LDAC必须返回高电平。

在同步模式下，数据随24<sup>th</sup> SCLK周期的下降沿更新，该周期紧随SYNC的下降沿。对于这种同步更新，不需要LDAC引脚，它必须永久地连接到GND，或者在向器件发送命令之前断言并保持低电平。

另外，所有的DAC输出可以通过LDAC的内置软件功能同时更新。LDAC寄存器提供了额外的灵活性和控制，允许选择当LDAC引脚被拉低时，哪个（些）DAC通道应该被同时更新。LDAC寄存器使用命令位C2、C1和C0加载一个2位字（DB1和DB0）（见表17）。每个位的默认值，以及每个DAC通道的默认值都是0。如果LDAC寄存器的位被设置为1，它将覆盖LDAC引脚（LDAC引脚在内部为该特定的DAC通道设置了低电平），并且该DAC通道在24<sup>th</sup> SCLK周期的下降沿后同步更新。然而，如果LDAC寄存器的位被设置为0，该DAC通道就由LDAC引脚控制。

软件和硬件同步更新功能的结合在更新一个DAC通道，同时保持其他通道不受影响的应用中特别有用；更多信息见表11和表17。

**表11.为LDAC寄存器命令选择DAC-n**

DB1, DB0	价值	LDAC引脚的功能
DB0	0	DAC-A使用LDAC引脚
	1	DAC-A在同步模式下工作
DB1	0	DAC-B使用LDAC引脚
	1	DAC-B在同步模式下工作

## 8.5 编程

DAC756x、DAC816x和DAC856x器件有一个三线串行接口（SYNC、SCLK和D<sub>IN</sub>；见表），与SPI、QSPI和Microwire接口标准以及大多数DSP兼容。关于典型的写入顺序的例子，请参见串行写入操作时序图（图1）。

DAC756x、DAC816x或DAC856x的输入移位寄存器为24位宽，包括两个不关心位（DB23至DB22）、三个命令位（DB21至DB19）、三个地址位（DB18至DB16）和16个数据位（DB15至DB0）。在串行时钟输入SCLK的控制下，所有24位数据被加载到DAC。DB23（MSB）是被加载到DAC移位寄存器的第一个位。DB23后面是24位字模式的其余部分，左对齐。这种配置意味着前24位的数据被锁入移位寄存器，任何进一步的数据时钟被忽略。

写入顺序从SYNC线的低电平开始。来自D<sub>IN</sub>线的数据在SCLK的每个下降沿被时钟送入24位移位寄存器。串行时钟频率可高达50 MHz，使DAC756x、DAC816x和DAC856x器件与高速DSP兼容。在串行时钟的24<sup>th</sup>下降沿，最后一个数据位被时钟送入移位寄存器，移位寄存器被锁定。进一步的时钟设置不会改变移位寄存器的数据。

在接收到24<sup>th</sup>下降时钟沿后，DAC756x、DAC816x和DAC856x器件解码三个命令位、三个地址位和16个数据位以执行所需的功能，而无需等待SYNC上升沿。在收到SCLK的24<sup>th</sup>下降沿后，SYNC线可以保持低电平或被拉高。无论哪种情况，都必须满足从24<sup>th</sup> SCLK下降沿到下一个SYNC下降沿的最小延迟时间，才能正常开始下一个周期；见串行写操作时序图（图1）。

在24位序列完成之前，SYNC的上升沿会重置SPI接口；不会发生数据传输。新的写入序列在SYNC的下一个下降沿开始。为了保证器件的最低功耗，应注意使电平尽可能接近每个轨道。

### 8.5.1 SYNC中断

在一个正常的写入序列中，SYNC线在SCLK的至少24个下降沿中保持低电平，并且寻址的DAC寄存器在24<sup>th</sup>的下降沿中更新。然而，如果SYNC在23<sup>rd</sup>下降沿之前被拉高，它将作为一个写入序列的中断；移位寄存器复位，写入序列被丢弃。数据缓冲区内容的更新、DAC寄存器的内容以及工作模式的改变都不会发生（如图93所示）。




图93.SYNC中断设施

## 程序设计 (续)

### 8.5.2 DAC寄存器配置

当DAC寄存器被写入时，DAC756x、DAC816x和DAC856x器件接收所有24位数据，忽略DB23和DB22，并对接下来的三个位（DB21至DB19）进行解码，以确定DAC工作或控制模式（见表12）。位DB18至DB16用于寻址DAC通道（见表13）。

**表12.DAC756x、DAC816x和DAC856x设备的命令**

C2 (DB21)	C1 (DB20)	C0 (DB19)	指挥部
0	0	0	写入输入寄存器n (表13)
0	0	1	软件LDAC，更新DAC寄存器n (表13)。
0	1	0	写入输入寄存器n (表13) 并更新所有DAC寄存器
0	1	1	写入输入寄存器n并更新DAC寄存器n (表13)。
1	0	0	设置DAC的上电或下电模式
1	0	1	软件复位
1	1	0	设置LDAC寄存器
1	1	1	启用或停用内部参考

**表13.DAC756x、DAC816x和DAC856x器件的地址选择**

A2 (DB18)	A1 (DB17)	A0 (DB16)	频道(n)
0	0	0	DAC-A
0	0	1	DAC-B
0	1	0	增益 (仅与命令000一起使用)
0	1	1	保留
1	0	0	保留
1	0	1	保留
1	1	0	保留
1	1	1	DAC-A和DAC-B

当写到DAC输入寄存器时，接下来的16、14或12位数据被DAC解码以确定等效的模拟输出（见表14至表16）。数据格式是二进制的，所有的0对应0-V输出，所有的1对应满量程输出。就所有文件而言，这里使用的数据格式和表示方法是DAC756x、DAC816x和DAC856x器件所要求的真正的16位模式（即FFFFh数据字为满刻度）。

**表14.DAC856x数据输入寄存器格式**

		命令			地址			数据															
X <sup>(1)</sup>	X	C2	C1	C0	A2	A1	A0	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
DB23																							DB0

(1) X'表示不关心的比特。

**表15.DAC816x数据输入寄存器格式**

		命令			地址			数据															
X	X	C2	C1	C0	A2	A1	A0	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	X	X
DB23																						DB0	

**表16.DAC756x数据输入寄存器格式**

		命令			地址			数据															
X	X	C2	C1	C0	A2	A1	A0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	X	X	X	X
DB23																						DB0	

除了DAC输入寄存器的更新外，DAC756x、DAC816x和DAC856x器件还支持一些功能模式命令（如写到LDAC寄存器，关闭DAC电源等）。完整的功能模式命令集见表17。

**表17.DAC756x、DAC816x和DAC856x设备的命令矩阵**

DB23- DB22	指挥部			地址			数据					描述						
	C2	C1	C0	A2	A1	A0	DB15- DB6	DB5	DB4	DB3- DB2	DB1	DB0						
X <sup>(1)</sup>	0	0	0	0	0	0	16位、14位或12位DAC数据					写入DAC-A输入寄存器						
				0	0	1	16位、14位或12位DAC数据					写入DAC-B输入寄存器						
				1	1	1	16位、14位或12位DAC数据					写入DAC-A和DAC-B输入寄存器						
X	0	1	0	0	0	0	16位、14位或12位DAC数据					写入DAC-A输入寄存器并更新所有DAC						
				0	0	1	16位、14位或12位DAC数据					写入DAC-B输入寄存器并更新所有DAC						
				1	1	1	16位、14位或12位DAC数据					写入DAC-A和DAC-B输入寄存器并更新所有DAC						
X	0	1	1	0	0	0	16位、14位或12位DAC数据					写入DAC-A输入寄存器并更新DAC-A						
				0	0	1	16位、14位或12位DAC数据					写入DAC-B输入寄存器并更新DAC-B						
				1	1	1	16位、14位或12位DAC数据					写入DAC-A和DAC-B输入寄存器并更新所有DAC						
X	0	0	1	0	0	0	X					更新DAC-A						
				0	0	1	X					更新DAC-B						
				1	1	1	X					更新所有DAC						
X	0	0	0	0	1	0	X			0	0	增益：DAC-B增益=2, DAC-A增益=2 (默认为内部V <sub>REF</sub> )						
										0	1	增益：DAC-B增益=2, DAC-A增益=1						
										1	0	增益：DAC-B增益=1, DAC-A增益=2						
										1	1	增益：DAC-B增益=1, DAC-A增益=1 (开机默认)。						
X	1	0	0	X			X	0	0	X	0	1	给DAC-A上电					
				X			X	0	0		1	0	给DAC-B上电					
				X			X	1	1		1	1	打开DAC-A和DAC-B的电源					
X	1	0	0	X			X	0	1	X	0	1	关闭DAC-A电源；1 kΩ至GND					
				X			X	0	1		1	0	关闭DAC-B电源；1 kΩ至GND					
				X			X	1	1		1	1	关闭DAC-A和DAC-B的电源；1 kΩ至GND					
X	1	0	0	X			X	1	0	X	0	1	关闭DAC-A电源；100 kΩ至GND					
				X			X	1	0		1	0	关闭DAC-B电源；100 kΩ至GND					
				X			X	1	1		1	1	关闭DAC-A和DAC-B的电源；100 kΩ至GND					
X	1	0	0	X			X	1	1	X	0	1	关闭DAC-A的电源；Hi-Z					
				X			X	1	0		1	0	关闭DAC-B的电源；Hi-Z					
				X			X	1	1		1	1	关闭DAC-A和DAC-B的电源；Hi-Z					
X	1	0	1	X			X					X	0	复位DAC-A和DAC-B输入寄存器并更新所有DAC				
				X			X					X	1	复位所有寄存器并更新所有DAC（上电复位更新）。				
X	1	1	0	X			X					0	0	LDAC引脚对DAC-B和DAC-A有效				
				X			X					0	1	对于DAC-B, LDAC引脚处于激活状态；对于DAC-A, LDAC引脚处于非激活状态				
				X			X					1	0	对DAC-B来说, LDAC引脚不活动；对DAC-A来说, LDAC引脚活动。				
				X			X					1	1	对于DAC-B和DAC-A, LDAC引脚不活动				
X	1	1	1	X			X					X	0	禁用内部参考并将DAC重置为增益=1				
				X			X					X	1	启用内部参考并将DAC重置为增益=2				

(1) X表示不关心的比特。

## 9 应用和实施

### 注意事项

以下应用部分的信息不是 TI 组件规范的一部分，TI 不保证其准确性或完整性。TI 的客户负责确定组件对其用途的适用性。客户应验证并测试其设计实现，以确认系统功能。

## 9.1 申请信息

### 9.1.1 DAC内部参考

DAC756x、DAC816x和DAC856x器件的内部基准不需要外部负载电容来保证稳定性，因为它在没有任何电容性负载的情况下是稳定的。然而，为了提高噪声性能，建议在V<sub>REFIN</sub> / V<sub>REFOUT</sub>输出上连接一个150 nF或更大的外部负载电容。图94显示了DAC756x、DAC816x和DAC856x内部基准操作所需的典型连接。还建议在AV<sub>DD</sub>输入处设置电源旁路电容。




图94.操作DAC756x、DAC816x和DAC856x内部参考的典型连接方式

#### 9.1.1.1 电源电压

内部参考电压具有极低的压差。在无负载条件下，它可以在仅高于参考输出电压5 mV的电源下运行。对于负载条件，请参见[负载调节](#)部分。内部基准在电源电压变化时的稳定性（线路调节，直流PSRR）也很出色。在规定的2.7 V至5.5 V的电源电压范围内，V<sub>REFIN</sub> / V<sub>REFOUT</sub>的变化通常为50 μV/V；[见图7](#)。

#### 9.1.1.2 温度漂移

内部基准被设计成表现出最小的漂移误差，定义为基准输出电压在不同温度下的变化。漂移是用[公式3](#)所描述的盒式方法计算的：

$$\text{漂移误差} = \left( \frac{V_{\text{REF}} - \text{MAX} \otimes V_{\text{REF}} - \text{MIN}}{V_{\text{REF}} \times T} \right) \times 10^6 \text{ (ppm / } ^\circ\text{C}) \quad (3)$$

其中：

V<sub>REF</sub>\_MAX = 在温度范围T<sub>RANGE</sub>内观察到的最大参考电压。V<sub>REF</sub>\_MIN = 在温度范围T<sub>RANGE</sub>内观察到的最小参考电压。V<sub>REF</sub> = 2.5 V，参考输出电压的目标值。

T<sub>RANGE</sub> = 特性范围从-40°C到125°C (165°C范围)。

**DAC7562, DAC7563, DAC8162**

**DAC8163, DAC8562, DAC8563**

内部基准具有特殊的典型漂移系数，从-40°C到125°C为4ppm/°C。对大量单元进行鉴定，发现最大漂移系数为10

Slas719E 2010年8月 2015年6月修订

ppm/°C。温度漂移结果总结在图3中。


## 申请信息 (续)

### 9.1.1.3 噪声性能

典型的0.1Hz至10Hz电压噪声和噪声谱密度性能列在 [电气特性](#) 中。额外的滤波可用于改善输出噪声水平，但应注意确保输出阻抗不会降低交流性能。[图6](#)显示了V<sub>REFIN</sub>/V<sub>REFOUT</sub>引脚的输出噪声频谱，包括无负载和使用外部4.7μF负载电容的情况。当使用内部参考时，内部参考噪声会影响DAC的输出噪声。

### 9.1.1.4 负载调节

负载调节被定义为由于负载电流的变化而导致的参考输出电压的变化。[如图95所示](#)，内部参考的负载调节是使用力和感应触点来测量的。力和感应线减少了接触和跟踪电阻的影响，从而准确地测量了仅由内部参考所带来的负载调节。测量结果显示在[图4](#)中。力和感应线应该用于需要改善负载调节的应用。



**图95.DAC756x、DAC816x和DAC856x内部基准的精确负载调节**

#### 9.1.1.4.1 长期的稳定性

长期稳定性或老化是指在几个月或几年的时间里，基准的输出电压的变化。这种影响随着时间的推移而减弱。内部基准的典型漂移值列在 [电气特性](#) 中，测量结果显示在[图5](#)中。这个参数的特点是通过给多个设备上电并定期测量。

### 9.1.1.5 热滞后

基准的热滞后被定义为在25°C下操作器件，使器件在工作温度范围内循环，并返回到25°C后输出电压的变化。滞后由[公式4](#)表示：

$$V_{HYST} = \left| \frac{V_{REF\_PRE} - V_{REF\_POST}}{V_{REF\_NOM}} \right| \times 10^6 (\text{ppm}/^\circ\text{C}) \quad (4)$$

其中：

V<sub>HYST</sub> = 热滞后。

V<sub>REF\_PRE</sub> = 在25°C温度循环前测得的输出电压。

V<sub>REF\_POST</sub> = 器件在-40°C至125°C的温度范围内循环后，返回到25°C时测量的输出电压。

V<sub>REF\_NOM</sub> = 2.5 V，参考输出电压的目标值。

9.1.2 DAC噪声性能  
**DAC7562, DAC7563, DAC8162****DAC8163, DAC8562, DAC8563**

图45和图46描述了全量程、中量程和零量程输入代码在V<sub>OUT</sub>-n引脚的输出噪声谱密度与频率的关系。中等规模编

Slas719E - 2010年8月 - 2015年6月修订

码的典型噪声密度在1kHz时为90 nV/ $\sqrt{\text{Hz}}$ 。高频噪声可以通过过滤参考噪声来改善。如图47所示，0.1赫兹和10赫兹之间的综合输出噪声接近2.5  $\mu\text{V}_{\text{PP}}$ （中间规模）。

## 9.2 典型应用

### 9.2.1 使用XTR300的组合式电压和电流模拟输出模块

该设计具有两个独立的输出，可以在标准的工业输出范围内输出和灌入电压和电流。该设计的可能输出包括：-24 mA至24 mA, 4 mA至20 mA, 0 mA至24 mA, 0 V至5 V, 0 V至10 V, -5 V至5 V, 以及-10 V至10 V。




图96.DAC8563和XTR300离散模拟输出模块

#### 9.2.1.1 设计要求

该设计使用一个DAC和一个电流或电压输出驱动器来创建一个离散的模拟输出设计，可以从同一引脚输出电压或电流，同时注重高精度规格。选择DAC8563器件是为了利用其16位的分辨率以及1 mV的低典型偏移误差和0.01% FSR的增益误差。选择XTR300器件是基于其强大的直流性能，其典型误差为400 $\mu$ V，增益误差为0.04%FSR。XTR300器件允许在同一引脚上有各种电流和电压输出，同时提供负载监测和错误状态引脚。

如果使用单极输出，推荐使用DAC8562器件来实现0 V、0 A或4 mA的系统上电输出，DAC8563的上电复位至中值功能使XTR300的双极输出在0 V或0 A上电。

为尽量减少系统中的误差，建议使用 $\pm 0.01\%$ 容差的RG和RSET电阻。AV<sub>DD</sub>, VREF, V+和V-上的旁路电容的值应在100 nF和10  $\mu$ F之间。较小的电容可以过滤快速的低能量瞬变，而大电容则过滤缓慢的高能量瞬变。如果在系统中预期有这两种类型的信号，建议使用一对小值和大值，如图96中DAC8563器件的AV<sub>DD</sub>引脚所示。

#### 9.2.1.2 详细设计程序

当配置为电压模式时，XTR300器件内部的仪表放大器（IA）的输出被路由到SET引脚。SET输出根据IA的输入电  
**DAC7562, DAC7563, DAC8162**  
**DAC8163**提供。**DAC8562**和**DAC8563**的反馈提供了对输出负载电压的高阻抗远程感应。使用输出电压可以克服来自PCB线  
路和保护元件阻抗的误差。**DAC**向XTR300器件的VIN引脚提供单极输入电压。XTR300器件通过一个负V抵消  
VDAC的范围<sub>REF</sub>，并通过R<sub>G</sub>和R<sub>SET</sub>电阻器设定的值放大差值，如[公式5](#)所示。



## 典型应用 (续)

$$V_{OUT} = \frac{1}{2} \times \left( \frac{V_{dac} \otimes V_{ref}}{R_{SET}} \right) \quad (5)$$

当配置为电流模式时, XTR300将其电流复制电路的内部输出导向SET引脚。这为内部OPA驱动器提供了基于输出电流1/10的反馈, 形成了电压-电流传输功能。从单端DAC输出电压VDAC产生双极电流输出, 需要对XTR300的SET引脚施加一个偏移。将R<sub>SET</sub>电阻从SET引脚连接到V<sub>REF</sub>, 以应用偏移量, 得到公式6所示的传递函数。

$$I_{OUT} = 10 \times \left( \frac{V_{dac} \otimes V_{ref}}{R_{SET}} \right) \quad (6)$$

VDAC和V<sub>REF</sub>电压的理想输出范围决定了R<sub>SET</sub>和R<sub>G</sub>电阻值, 使用公式7和公式8计算。系统设计要求VDAC电压范围为0.04 V至4.96 V, 以使DAC8563在规定的线性输出范围内运行, 从代码512到65 024。

$$\begin{aligned} R_{SET} &= 10 \times \left( \frac{V_{dac} \otimes V_{ref}}{2 \times v_{out\_max} \times r_{set}} \right) \mid 10 \times \left( \frac{4.96 \text{ V} \otimes 2.5 \text{ V}}{0.024 \text{ A}} \right) = 1025 \Omega \\ &\omega \end{aligned} \quad (7)$$

$$R_G = \frac{10 \times V_{DAC} \otimes V_{REF}}{2 \times 10 \text{ V} \times 1020} = \frac{4.96 \text{ V} \otimes 2.5 \text{ V}}{8292 \Omega} = 8292 \Omega \quad (8)$$

I<sub>MON</sub>和I<sub>A<sub>OUT</sub></sub>完成负载监测。R<sub>IMON</sub>和R<sub>IA</sub>的大小决定了电阻上的监测输出电压。根据公式9和公式10以及预期的输出负载电流I<sub>DRV</sub>, 确定电阻的大小。

$$R_{IMON} = \frac{10 \times V_{IMON}}{I_{DRV}} \quad (9)$$

$$R_{IA} = \frac{10 \times V_{IA}}{I_{IA}} \quad (10)$$

关于该电路的设计程序和如何隔离的更多详细信息, 请参阅双通道源/汇组合电压和电流输出, 隔离, EMC/EMI测试参考设计 (TIDU434)。

## 典型应用（续）

### 9.2.1.3 应用曲线

图97显示了双极性 $\pm 10$  V电压范围的传递函数。该设计还支持0-5 V、0-10 V和 $\pm 5$  V的输出电压范围。图98显示了单极0-24 mA电流范围的传递函数。该设计也支持输出电流范围为 $\pm 24$  mA和4 mA-20 mA。




图97.输出电压与输入代码

图98.输出电流与输入代码的关系

## 典型应用（续）

### 9.2.2 使用DAC8562的高达±15-V的双极输出

DAC8562被设计为由单一电源操作，提供最大输出范围为 $V_{DD}$  伏。然而，DAC可以被放置在图99所示的配置中，以便设计成双极系统。根据电阻值的比例，该电路的输出范围可以从±下面的设计例子显示，DAC被配置为启用其内部参考，DAC8562内部增益设置为2，然而，也可以使用外部2.5V参考（DAC8562内部增益设置为2）。




图99. 使用DAC8562的双极输出范围电路

公式5所示的传递函数可用于计算输出电压作为DAC代码、参考电压和电阻率的函数：

$$V_{UT} = G \times V_{OUTREFO} \left( \frac{2 \times \frac{A}{A}}{65,536} - 1 \right) \quad (11)$$

其中：

$D_{IN}$  = 加载到DAC寄存器的二进制代码的十进制等价物，对于DAC8562（16位），范围从0到65,535。

$V_{REFOUT}$  = 从DAC启用内部参考时的参考输出电压  $V_{REFIN}/V_{REFOUT}$  引脚  $G$  = 电阻器的比率

一个产生±10-V输出范围的例子配置如下，公式6显示， $G=4$ ， $V_{REFOUT}=2.5V$ ：

$$V_{OUT} = 20 \times \frac{D_{IN}}{65,536} - 10 \text{ V} \quad (12)$$


在这个例子中，通过使用4个电阻比， $V_{REFOUT}$ 为2.5V，DAC8562内部增益为2，将范围设置为±10V。必须在考虑到DAC8562内部参考的电流灌注或来源能力的情况下选择电阻尺寸。建议使用较大的电阻值，例如， $R = 10 \text{ k}\Omega$ 或更大。运算放大器可根据系统的要求来选择。

DAC8562EVM和DAC7562EVM板可以选择通过在预先放置的脚印上安装元件来评估双极输出应用。欲了解更多信息，请参阅[DAC8562EVM](#)或[DAC7562EVM](#)产品文件夹。

## 9.3 系统实例

### 9.3.1 MSP430微处理器的接口

图100展示了DAC756x、DAC816x或DAC856x器件与典型的MSP430 USI端口（如MSP430F2013上的端口）之间的串行接口。通过设置USICTL0的第3、5、6和7位，该端口被配置为SPI主模式。USI计数器中断被设置在USICTL1中，以提供高效的SPI通信方式，并将软件开销降至最低。串行时钟的极性、来源和速度由USI时钟控制寄存器（USICKCTL）的设置来控制。SYNC信号来自于端口1的一个位可编程的引脚；在这种情况下，端口线P1.4被使用。当数据要传输到DAC756x、DAC816x或DAC856x器件时，P1.4被取为低电平。USI以8位字节传输数据，因此，在传输周期中只出现8个下降时钟沿。为了向DAC加载数据，在传输完前8位后，P1.4被置为低电平；然后，启动第二个写周期，传输第二个字节的数据。在第三个写周期完成后，P1.4被置为高电平。




注：为清晰起见，省略了其他针脚。

图100.DAC756x、DAC816x或DAC856x器件到MSP430接口

### 9.3.2 TMS320 McBSP微处理器接口

图101展示了DAC756x、DAC816x或DAC856x器件与德州仪器公司任何带有多通道缓冲串行端口（McBSP）的TMS320系列DSP之间的接口。串行数据在串行时钟的上升沿被移出，并在SCLK信号的下降沿被时钟送入DAC756x、DAC816x或DAC856x器件。




注：为清晰起见，省略了其他针脚。

图101.DAC756x、DAC816x或DAC856x器件到TMS320 McBSP接口

### 9.3.3 OMAP-L1x处理器的接口

图102显示了DAC756x、DAC816x或DAC856x器件与OMAP-L138处理器之间的串行接口。L138的发送时钟CLKx0驱动DAC756x、DAC816x或DAC856x器件的SCLK，而数据发送（Dx0）输出驱动DAC的串行数据线。SYNC信号来自帧同步发送（FSx0）线，与TMS320接口类似。



注：为清晰起见，省略了其他针脚。

图102.DAC756x、DAC816x或DAC856x器件到OMAP-L1x处理器

## 10 电源建议

这些器件可以在2.7 V至5.5 V的指定电源电压范围内工作。应用于AV<sub>DD</sub> 的电源应该是调节良好和低噪音的。为了进一步减少电源的噪声，强烈建议包括一对100-pF和1-nF的电容和一个0.1- $\mu$ F至1- $\mu$ F的旁路电容。这些器件的AV<sub>DD</sub>引脚的电流消耗、短路电流限制和负载电流都列在 [电气特性](#)表中。选择这些器件的电源要满足上述的电流要求。

## 11 布局

### 11.1 布局指南

精密的模拟元件需要仔细的布局，充分的旁路，以及干净、良好的稳压电源。DAC756x、DAC816x和DAC856x器件提供单电源操作，并经常与数字逻辑、微控制器、微处理器和数字信号处理器紧密配合使用。设计中存在的数字逻辑越多，开关速度越高，就越难保证数字噪声不出现在输出端。由于DAC756x、DAC816x和DAC856x器件的单一接地引脚，所有返回电流（包括DAC的数字和模拟返回电流）必须流经一个点。理想情况下，GND将直接连接到一个模拟接地平面。这个平面将与数字元件的接地连接分开，直到它们被连接到系统的电源输入点。应用于AV<sub>DD</sub>的电源应该是调节良好和低噪音的。开关电源和直流-直流转换器通常会在输出电压上出现高频突变或尖峰。此外，数字元件在其内部逻辑开关状态时也会产生类似的高频尖峰。这种噪声很容易通过电源连接和模拟输出之间的各种路径耦合到DAC的输出电压中。与GND连接一样，AV<sub>DD</sub> 应该连接到电源平面或轨道上，与数字逻辑的连接分开，直到它们在电源入口处连接。此外，强烈建议使用一对100-pF至1-nF的电容和一个0.1- $\mu$ F至1- $\mu$ F的旁路电容。在某些情况下，可能需要额外的旁路，如一个100 $\mu$ F的电解电容，甚至一个由电感和电容组成的pi滤波器--所有这些设计基本上都是为了给电源提供低通滤波，并消除高频噪声。

## 11.2 布局实例




图103.DACxx6x布局示例

## 12 设备和文件支持

### 12.1 相关链接

下表列出了快速访问链接。类别包括技术文件、支持和社区资源、工具和软件，以及快速访问样品或购买。

**表18.相关链接**

部件	产品文件夹	试用和购买	技术文件	工具和软件	支持和社区
DAC7562	<a href="#">点击这里</a>				
DAC7563	<a href="#">点击这里</a>				
DAC8162	<a href="#">点击这里</a>				
DAC8163	<a href="#">点击这里</a>				
DAC8562	<a href="#">点击这里</a>				
DAC8563	<a href="#">点击这里</a>				

### 12.2 社区资源

以下链接连接到TI社区资源。链接的内容是由各自的贡献者 "按原样 "提供的。它们不构成TI规格，也不一定反映TI的观点；见TI的[使用条款](#)。

**TI E2E™ 在线社区 TI 的工程师对工程师 (E2E) 社区。**为促进工程师之间的合作而创建。在[e2e.ti.com](http://e2e.ti.com)，您可以提出问题，分享知识，探索想法，并帮助解决与其他工程师的问题。

**设计支持 TI 的设计支持**快速找到有用的 E2E 论坛以及设计支持工具和技术支持的联系信息。

### 12.3 商标

E2E是德州仪器的商标。SPI、QSPI是摩托罗

拉公司的商标。

所有其他商标是其各自所有者的财产。

### 12.4 静电放电注意事项



该集成电路可能被ESD损坏。德州仪器建议在处理所有集成电路时采取适当的预防措施。如果不遵守正确的处理和安装程序，可能会导致损坏。

ESD损害的范围从细微的性能下降到完全的设备故障。精密集成电路可能更容易受到损害，因为非常小的参数变化可能导致器件不符合其公布的规格。

### 12.5 词汇表

[SLYZ022 - TI术语](#)

本词汇表列出并解释了术语、缩略语和定义。

## 13 机械、包装和可订购信息

以下几页包括机械、包装和可订购信息。这些信息是指定设备的最新数据。这些数据如有变化，恕不另行通知，也不对本文件进行修订。有关本数据表的浏览器版本，请参见左侧的导航窗格。



**包装信息**

可订购的设备	状态包类型包		插销	包装数量	生态计划	铅的表面处理/ 球的材料	MSL峰值温度	操作温度 (°C)	器件标记	样品
	(1)	绘图								
DAC7562SDGSR	激活的	VSSOP	DGS	10	2500	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7562
DAC7562SDGST	激活的	VSSOP	DGS	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7562
DAC7562SDSCR	激活的	荣华富贵	DSC	10	3000	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7562
DAC7562SDSCT	激活的	荣华富贵	DSC	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7562
DAC7563SDGSR	激活的	VSSOP	DGS	10	2500	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7563
DAC7563SDGST	激活的	VSSOP	DGS	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7563
DAC7563SDSCR	激活的	荣华富贵	DSC	10	3000	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7563
DAC7563SDSCT	激活的	荣华富贵	DSC	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	7563
DAC8162SDGSR	激活的	VSSOP	DGS	10	2500	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8162
DAC8162SDGST	激活的	VSSOP	DGS	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8162
DAC8162SDSCR	激活的	荣华富贵	DSC	10	3000	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8162
DAC8162SDSCT	激活的	荣华富贵	DSC	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8162
DAC8163SDGSR	激活的	VSSOP	DGS	10	2500	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8163
DAC8163SDGST	激活的	VSSOP	DGS	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8163
DAC8163SDSCR	激活的	荣华富贵	DSC	10	3000	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8163
DAC8163SDSCT	激活的	荣华富贵	DSC	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8163
DAC8562SDGSR	激活的	VSSOP	DGS	10	2500	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8562
DAC8562SDGST	激活的	VSSOP	DGS	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8562

DAC7562, DAC7563, DAC8162  
DAC8163, DAC8562, DAC8563

Slas719E - 2010年8月 - 2015年6月修订

[www.ti.com](http://www.ti.com)

DAC8562SDSCR	激活的	荣华富贵	DSC	10	3000	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8562
DAC8562SDSCT	激活的	荣华富贵	DSC	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8562

可订购的设备	状况 (1)	包装类型	包装图纸	插销	包装数量	生态计划 (2)	铅的表面处理/ 球的材料 (6)	MSL峰值温度 (3)	操作温度 (°C)	器件标记 (4/5)	样品
DAC8563SDGSR	激活的	VSSOP	DGS	10	2500	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8563	
DAC8563SDGST	激活的	VSSOP	DGS	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8563	
DAC8563SDSCR	激活的	荣华富贵	DSC	10	3000	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8563	样品
DAC8563SDSCT	激活的	荣华富贵	DSC	10	250	RoHS和绿色环保	NIPDAU	2级-260C-1年	-40至125	8563	进口 样品

(1)营销状态值定义如下：

**ACTIVE:** 推荐用于新设计的产品装置。

**LIFEBUY:** 德州仪器公司已宣布该设备将停产，并实行终身购买期。

**NRND:** 不建议用于新设计。器件在生产中支持现有客户，但TI不建议在新设计中使用该部件。

**预览:** 该设备已经公布，但还没有投入生产。可能有也可能没有样品。

**OBSOLETE:** TI已经停止了该设备的生产。

(2)RoHS: TI对 "RoHS "的定义是指符合当前欧盟RoHS要求的所有10种RoHS物质的半导体产品，包括RoHS物质在同质材料中不超过0.1%的重量要求。在设计用于高温焊接的情况下，"RoHS "产品适合用于指定的无铅工艺。TI可以将这些类型的产品称为 "无铅"。

**RoHS豁免:** TI对 "RoHS豁免 "的定义是指含有铅的产品，但根据特定的欧盟RoHS豁免，符合欧盟RoHS。

**绿色:** TI对 "绿色 "的定义是指氯 (Cl) 和溴 (Br) 基阻燃剂的含量符合JS709B的<=1000ppm的低卤素要求。基于三氧化二锑的阻燃剂也必须满足<=1000ppm的阈值要求。

(3)MSL，峰值温度。- 根据JEDEC工业标准分类的湿度敏感度等级，以及峰值焊锡温度。

(4)可能会有额外的标记，这与标识、批次跟踪代码信息或设备上的环境类别有关。

(5)多个 "设备标记 "将被放在括号内。在一个设备上，只有一个包含在括号内并由"~"分隔的设备标记会出现。如果一行被缩进，那么它就是前一行的延续，这两行加起来就是该设备的全部 "设备标记"

"。

(6)引线表面处理/球体材料--可订购设备可能有多种材料表面处理选项。抛光选项由一条垂直的标线分开。如果表面处理值超过了最大列的宽度，则引线表面处理/球体材料值可能会被包成两行。

**重要信息和免责声明：**本页面上提供的信息代表了TI在提供信息之日的知识和信念。TI以第三方提供的信息为基础，对这些信息的准确性不做任何陈述或保证。目前正在努力更好地整合来自第三方的信息。德州仪器已经并将继续采取合理措施，以提供具有代表性的准确信息，但可能没有对进货材料和化学品进行破坏性测试或化学分析。德州仪器和德州仪器供应商认为某些信息是专有的，因此CAS号和其他有限的信息可能无法发布。

在任何情况下，由此类信息引起的TI责任都不得超过TI每年向客户出售的本文件中存在争议的TI部件的总购买价格。

**其他合格版本的DAC7562, DAC7563, DAC8162, DAC8163, DAC8562, DAC8563：**


- 汽车： [DAC7562-Q1](#), [DAC7563-Q1](#), [DAC8162-Q1](#), [DAC8163-Q1](#), [DAC8562-Q1](#), [DAC8563-Q1](#)

注意：合格的版本定义：


- 汽车 - Q100器件符合高可靠性汽车应用的要求，旨在实现零缺陷。



## 磁带和卷轴信息



磁带中引脚1方向的象限分配



\*所有尺寸均为标称值


器材	包装类型	包装图纸	插销	SPQ	卷轴直径 (毫米)	卷轴宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	引脚1 象限
DAC7562SDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC7562SDGST	VSSOP	DGS	10	250	180.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC7562SDSCR	荣华富 贵	DSC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC7562SDSCT	荣华富 贵	DSC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC7563SDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC7563SDGST	VSSOP	DGS	10	250	180.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC7563SDSCR	荣华富 贵	DSC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC7563SDSCT	荣华富 贵	DSC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8162SDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1

**包装材料信息**

DAC8162SDGST	VSSOP	DGS	10	250	180.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8162SDSCR	荣华富 贵	DSC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8162SDSCT	荣华富 贵	DSC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8163SDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8163SDGST	VSSOP	DGS	10	250	180.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8163SDSCR	荣华富 贵	DSC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8163SDSCT	荣华富 贵	DSC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

## 包装材料信息

器材	包装类型	包装图纸	插销	SPQ	卷轴直径 (毫米)	卷轴宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	引脚1 象限
DAC8562SDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8562SDGST	VSSOP	DGS	10	250	180.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8562SDSCR	荣华富 贵	DSC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8562SDSCT	荣华富 贵	DSC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8563SDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8563SDGST	VSSOP	DGS	10	250	180.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
DAC8563SDSCR	荣华富 贵	DSC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
DAC8563SDSCT	荣华富 贵	DSC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

**磁带和卷轴箱尺寸**


\*所有尺寸均为标称值

器材	包装类型	包装图纸	插销	SPQ	长度 (毫米)	宽度 (毫米)	高度 (毫米)
DAC7562SDGSR	VSSOP	DGS	10	2500	367.0	367.0	38.0
DAC7562SDGST	VSSOP	DGS	10	250	213.0	191.0	35.0
DAC7562SDSCR	荣华富贵	DSC	10	3000	346.0	346.0	33.0
DAC7562SDSCT	荣华富贵	DSC	10	250	210.0	185.0	35.0
DAC7563SDGSR	VSSOP	DGS	10	2500	367.0	367.0	38.0
DAC7563SDGST	VSSOP	DGS	10	250	213.0	191.0	35.0
DAC7563SDSCR	荣华富贵	DSC	10	3000	346.0	346.0	33.0
DAC7563SDSCT	荣华富贵	DSC	10	250	210.0	185.0	35.0
DAC8162SDGSR	VSSOP	DGS	10	2500	367.0	367.0	38.0
DAC8162SDGST	VSSOP	DGS	10	250	213.0	191.0	35.0
DAC8162SDSCR	荣华富贵	DSC	10	3000	346.0	346.0	33.0
DAC8162SDSCT	荣华富贵	DSC	10	250	210.0	185.0	35.0
DAC8163SDGSR	VSSOP	DGS	10	2500	367.0	367.0	38.0
DAC8163SDGST	VSSOP	DGS	10	250	213.0	191.0	35.0
DAC8163SDSCR	荣华富贵	DSC	10	3000	346.0	346.0	33.0
DAC8163SDSCT	荣华富贵	DSC	10	250	210.0	185.0	35.0
DAC8562SDGSR	VSSOP	DGS	10	2500	367.0	367.0	38.0



## 包装材料信息

DAC8562SDGST	VSSOP	DGS	10	250	213.0	191.0	35.0
--------------	-------	-----	----	-----	-------	-------	------

器材	包装类型	包装图纸	插销	SPQ	长度 (毫米)	宽度 (毫米)	高度 (毫米)
DAC8562SDSCR	荣华富贵	DSC	10	3000	346.0	346.0	33.0
DAC8562SDSCT	荣华富贵	DSC	10	250	210.0	185.0	35.0
DAC8563SDGSR	VSSOP	DGS	10	2500	367.0	367.0	38.0
DAC8563SDGST	VSSOP	DGS	10	250	213.0	191.0	35.0
DAC8563SDSCR	荣华富贵	DSC	10	3000	346.0	346.0	33.0
DAC8563SDSCT	荣华富贵	DSC	10	250	210.0	185.0	35.0


DGS0010A



包装大纲

VSSOP - 最大高度为1.1毫米

小纲包



4221984/A 05/2015

注意事项:

- 所有线性尺寸的单位是毫米。括号内的任何尺寸仅作参考。尺寸和公差根据ASME Y14.5M。
- 本图纸如有更改，恕不另行通知。
- 这个尺寸不包括模具飞边、突起或浇口毛刺。模具飞边、突起或浇口毛刺每边不得超过0.15毫米。
- 这个尺寸不包括引线间的闪光。引线间闪点每边不得超过0.25毫米。




# 示例板布装大綱


DGS0010A

VSSOP - 最大高度为1.1毫米


小纲包



土地模式实例  
比例:10X



非焊接掩模的定义



定义的焊接掩模

阻焊细节  
不按比例

4221984/A 05/2015

注：（续）。

6. 出版物IPC-7351可能有备用的设计。
7. 信号焊盘之间和周围的焊接掩模公差可以根据电路板的制作地点而变化。




# 钢网设计实例

DGS0010A

VSSOP - 最大高度为1.1毫米

小纲包



## 焊锡膏实例

基于0.125毫米厚的网线比例：10倍

4221984/A 05/2015

注：（续）。


8. 梯形壁和圆角的激光切割孔可能提供更好的锡膏释放。IPC-7525可能有替代的设计建议。
9. 电路板装配现场可能对钢网设计有不同的建议。

通用包视图

**DSC 10**

WSON 最大高度为0.8毫米




塑料小提纲--不含铅



以上图片只是封装系列的代表，实际封装可能有所不同。请参考产品数据表中的封装细节。



## 钢网设计实例



4207585/E 0/11

- 注意事项：
- 所有尺寸的单位是毫米。尺寸和公差按ASME Y14.5M-1994标准。
  - 此举如有变化，恕不另行通知。
  - Small Outline No-Lead (SON) 封装配置。

pockage导热垫必须被焊接到电路板上，以保证热和机械性能。

关于外露的导热垫规格和尺寸的详情，请参见产品数据表。


**DSC (S-PWSON - N10)****塑料小轮廓无引线****热信息**

该封装包含一个外露的导热舱，该导热舱被设计为直接连接到外部散热器上。散热舱必须直接焊接到印刷电路板（PCB）上。在焊接之后，

PCB可以作为散热片使用。此外，通过使用热成像仪，热带可以直接连接到设备电气原理图中显示的适当的铜平面上，或者连接到设计在PCB上的特殊散热器结构上。这种设计优化了集成电路（Ic）的热传递。

关于Duod Flotpock No-Lead (DFN) 封装及其优势的信息，请参考应用报告，DFN/SON PCB附件，德州仪器文献编号SLUA271。该文件可在[www.ti.com](http://www.ti.com)。

该封装的外露散热舱尺寸显示在以下图示中。



底部视图

裸露的隔热垫尺寸


4210391-4/Q 08/15

注： A. 所有线性尺寸的单位是毫米。

[www.ti.com](http://www.ti.com)

## DSC (S-PWSON - N10)

## 塑料小型外线N O型引线



注意事项：所有线性尺寸的单位是毫米。

- A. 本图纸如有更改，恕不另行通知。推荐使用IPC-7351出版物以了解替代设计。
- B. 该封装被设计成焊接在电路板上的散热舱。请参考应用说明，Quad Nat-Pack封装，德州仪器文献编号SLUA271，以及产品数据表。关于具体的热信息、通孔要求和推荐的电路板布局，请参考《中国电子报》。这些文件可在以下网址获得 [own.ti.com](http://own.ti.com) <<http://own.ti.com>>。
- C. 用tropezoidal壁切割的孔径较小，同时圆角会提供更好的浆料释放。客户应联系他们的电路板装配现场以获得钢网设计建议。关于钢网设计的考虑，请参考IPC 7525。客户应与他们的电路板制造厂联系，了解信号焊盘之间的最小焊接掩模网公差。

## **重要通知和免责声明**

德州仪器提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，“按原样”提供，并且不承担所有明示和暗示的保证，包括但不限于任何关于适销性、适用于特定目的或不侵犯第三方知识产权的暗示性保证。

这些资源是为使用 TI 产品进行设计的熟练开发人员准备的。您将全权负责：(1) 为您的应用选择适当的 TI 产品；(2) 设计、验证和测试您的应用；以及 (3) 确保您的应用符合适用标准以及任何其他安全、安保、监管或其他要求。

这些资源可能会发生变化，恕不另行通知。德州仪器允许您仅将这些资源用于开发使用资源中所述德州仪器产品的应用。禁止对这些资源进行其他复制和展示。不授予任何其他 TI 知识产权或任何第三方知识产权的许可。对于因您使用这些资源而引起的任何索赔、损害、成本、损失和责任，TI 不承担任何责任，并且您将对 TI 及其代表进行全面赔偿。

TI 的产品是根据 [TI 的销售条款](#)或其他适用条款提供的，这些条款在 [ti.com](http://ti.com) 上提供，或与此类 TI 产品一起提供。TI 提供的这些资源并不扩大或以其他方式改变 TI 产品的适用担保或担保免责声明。

TI 反对并拒绝您可能提出的任何额外或不同条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023, Texas Instruments Incorporated