第3章作业 参考答案

— 、	选择题:
•	

- 1. 存储周期是指___D___。
 - A. 存储器的读出时间
 - B. 存储器进行连续写操作所允许的最短时间间隔
 - C. 存储器的写入时间
 - D. 存储器进行连续读或写操作所允许的最短时间间隔
- 2. 若SRAM中有 4K个存储单元,采用双译码方式时要求译码输出线为__C__根。

- A. 4096 B. 64 C. 128 D. 1024
- 3. 设某静态RAM 芯片容量为8K×8位, 若由它组成32K×8的存储器, 所用的芯片数及 这种芯片的片内地址线的数目分别是A。

- A. 4片, 13根 B. 4片, 12根 C. 6片, 11根 D. 4片, 16根
- 4. 存储器随机访问方式是 D 。
 - A. 可随意访问存储器 B. 按随机文件访问存储器
 - C. 可对存储器进行读出与写入
 - D. 可按地址访问存储器任一编址单元, 其访问时间相同且与地址无关
- 5. 半导体静态存储器SRAM能够存储信息是 A。
 - A. 依靠双稳态电路 B. 依靠定时刷新
 - C. 依靠读后再生
- D. 信息不再变化

6.	在主存和CPU之间增加Cache的目的是 C
	A. 增加内存容量 B. 提高内存的可靠性
	C. 解决CPU与内存之间的速度匹配问题
	D. 增加内存容量,同时加快存取速度
7.	有关高速缓冲存储器Cache的说法正确的是_B。
	A. 只能在CPU以外 B. CPU内外都可设置Cache
	C. 只能在CPU以内 D. 若存在Cache, CPU就不能再访问内存
8.	下列因素下,与Cache的命中率无关的是 <u>A</u> 。
	A. 主存的存取时间 B. 块的大小
	C. Cache的组织方式 D. Cache的容量
9.	直接映像的优点不包括D
	A. 地址变换速度快 B. 操作简单
	C. 不需替换策略 D. 命中率高
10.	. 当访问cache系统失效时,通常主存不仅向CPU传送信息,同时还需要将信
	息写入 $cache$,在此过程中传送和写入信息的数据宽度各为 <u>C</u> 。
	A. 块、页 B. 字、字 C. 字、块 D. 块、块

11. 在Cache中,常用的替换策略有: 随机法RAND、先进先出法FIFO、近期
最少使用法LRU,其中与局部性原理相关的是 <u>C</u> 。
A. 随机法RAND B. 先进先出法FIFO
C. 近期最少使用法LRU D. 以上都不是
12. 采用虚拟存储器的主要目的是 <u>B</u> 。
A. 提高主存储器的存取速度
B. 扩大主存储器的存储空间,并能进行自动管理和调度
C. 提高外存储器的存取速度
D. 扩大外存储器的存储空间
13. 下列有关存储器的描述中,不正确的是C_。
A. 双端口存储器具有两套独立地址译码机构并可访问同一单元
B. 访问存储器的请求是由CPU发出的
C. Cache与主存统一编址,即主存空间的某一部分属于Cache
D. Cache的功能全由硬件实现
14. 某计算机的存储系统由主存和Cache组成。某程序执行过程中访存1000次,
其中访问Cache缺失(未命中)20次,则 Cache的命中率是 <u>B</u> 。
A. 20% B. 98% C. 2% D. 9.8%

二、综合题

- 1. 有一主存—Cache层次的存储器,其主存容量1MB, Cache容量64KB, 每块8KB, 采用直接映像方式。
 - (1) 求主存地址格式?
 - (2) 求主存地址为27301H的单元位于主存的哪个区?可映像到Cache的哪一行?
 - 解:(1)Cache容量 $64KB=2^{16}B$,每行 $8KB=2^{13}B$,所以块(行)内地址为 13位,行地址为 16-13=3位,又因主存容量 $1MB=2^{20}B$,所以标记为20-16=4位。主存的地址分为三段:标记(区号)、Cache行地址(行号)、 块内地址。分别为标记4位、行号3位、块内地址为13位。

主存地址格式如下:

 19
 16
 15
 13
 12
 0

 字块标记(4位)
 Cache行地址(3位)
 块内地址(13位)

(2) 27301H= 0010 0111 0011 0000 0001B, 所以区号=0010B, 行号=011B, 块内地址=1 0011 0000 0001B。

25301H的单元位于主存的2区,可映像到Cache的第3行。










2. 设某计算机CPU有16位地址线,8位数据线,并用 MREQ 作为 访存控制信号,由 R/\overline{W} 作为读写控制信号(高电平为读命令, 低电平为写命令)。现有一片8KB的EPROM和若干片8KB的SRAM 存储器芯片,如果要求将最高地址的8KB范围作为系统ROM区, 并组成起始地址为2000H的RAM用户程序区。选用74138译码器 译码,采用全译码方式。请在下图中将各存储芯片的片选端与 译码器的输出端对应相连,完成CPU与存储芯片连接的逻辑图, 并写出每片存储芯片在该存储系统中的地址范围(用十六进制 表示)。











CPU与存储器连接图

各存储芯片的地址范围

芯片号	选片地址 A15A14A13			片内地址 A12A11A10A9A8A7A6A5A4A3A2A1A0													也址范围
RAM0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000H~ 3FFFH
RAM1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0 1	4000H~ 5FFFH
RAM2	0	1	1	0 1	0	0	0	0	0	0	0	0	0	0	0	0 1	6000H~ 7FFFH
RAM3	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 1	8000H~ 9FFFH
EPROM	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	E000H~ FFFFH









