各行各业对计算机的计算能力一直有着强大的需 求,而更强的计算能力意味着需要更多的CPU周期 更多的CPU周期,说明单位时间内,CPU的周期 更多, 信号传输的次数也就更多 单位时间内更多的CPU周期,说明CPU的主频越大。周期=频率 的倒数(反比关系)。想象一下单位时间,周期被挤压,频率变快 那么频率与信号传输的波长有什么关系呢? 毕竟 信号就是一种各种波的叠加 按照爱因斯坦的相对论, 电子信号的速度不可能 超过光速,这个速度在真空中大约是30cm/ns 在铜线或光纤中电子信号的传播速度小于光速, 约为20cm/ns 为什么呢? 科普: 距离也就是波长 那么10GHz(频率)的时钟, 信号的传送距离总共 波长=波速×周期=波速×频率的倒数 不超过2cm 波长=20cmx10的9次方/s x 1/(10x10的9次方Hz)=2cm/s hz是一个频率的单位,物体在一秒钟之内振动一 次,它的频率就是lhz; ls=l/Hz 对于100GHz的计算机,整个传送路径长度最多为2mm,而一台1THz(1000GHz)的计算 机,传送距离就不足100微米了。传送距离变短了,要求硬件的制造工艺越来越高。基 本的散热问题越加凸显,因为计算机越小越难散热 曲线提高计算能力的处理方式是大规模使用并行 计算机, 那么出现的问题就是机器之间的通信 电子(或光学)部件之前的所有通信,归根结底是在它们之间发送消息(具有良好 定义的位串 bit string)。其差别在于所涉及的时间范围、距离范围和逻辑组织 共享储存器多处理机:让两个或更多的CPU全部 共享访问一个公用的RAM 多处理机操作系统,是通常的操作系统。它们处理系统 调用,进行存储管理,提供文件系统并管理I/O设备。 进程同步, 资源管理以及调度 最简单的多处理机是基于单总线的,两个或更多的CPU以及一 个或多个存储器模块都使用同一个总线进行通信 存在的问题,当一个CPU需要读一个存储器字时,它需要首先检查总线忙否。如果 总线空闲,该CPU把所需字的地址放到总线上,发出若干控制信号,然后等待存储 器把所需的字放到总线上。当某个CPU需要读写存储器时,如果总线忙,CPU只是 等待,直到总线空闲。那么受到总线带宽的限制,多数CPU在大部分时间里是空闲 基于总线的UMA多处理机体系结构 解决方案是为每个CPU添加一个高速缓存(cache),这个高速缓存可以位 于CPU芯片的内部、CPU附近、在处理器板上或所有这三种方式的组合。 许多操作可以从本地高速缓存上得到满足, 总线流量就大大减少了 高速缓存一致性协议:当CPU试图在一个或多个远程高速缓存中写入一个字时,总线硬 件检测到写,会把这个信号放到总线上通知所有其他的高速缓存。其他高速缓存中为干 净的副本,则丢弃该副本,如果其他高速缓存中有脏的副本,则脏的副本必须写回到存 UMA(Uniform Memory Access,统一存储器访 储器或者发送到写者CPU的高速缓存上 问)多处理器 为了避免单总线对于多处理机数量的限制,就需要使用新的互联网络(交叉开 关的方式),水平线(进线)和垂直线(出线)的每个相交位置上是一个交叉点 使用交叉开关的UMA多处理机 交叉开关最好的一个特性是,它是一个非阻塞网络(但对于两个CPU同时 试图访问同一个模块的时候, 还是会出现内存的竞争) 使用多级交换网络的UMA多处理机 基于简单2x2开关的多处理机设计,有两个输入和两个输出 访问本地存储器模块快于访问远程存储器模块 NUMA(Nonuniform Memory Access, 非一致 存储器访问) 具有对所有CPU都可见的单个地址空间 具有三种关键特性 通过LOAD和STORE指令访问远程存储器 访问远程存储器慢于访问本地存储器 多处理机 给芯片添加数兆字节的高速缓存(缓存也是主要由 晶体管构成的) 针对晶体管数量级的增加,如何使用晶体管? 多处理器硬件 将两个或者多个完整的CPU,通常称为核( core),放到同一个芯片上 CPU可以共享高速缓存或者不共享,但是它们都共享内存。考虑到内个内存字都有唯 一的值,这些内存是一致的。当某个CPU修改了该字,所有其他高速缓存中的该字都 多核芯片 会被自动地并且原子性地删除来确保一致性(窥探, snooping) 片上系统(SoC),与所有核都是对等的对称多个芯片不同,片上系统含有一个或者多个 主CPU,但是同时还包含若干个专用核,例如视频与音频解码器、加密芯片、网络接口 众核芯片是指包含几十、几百甚至成千上万个核 心的多核处理器 为了保证缓存一致性的问题,存在一致性壁垒 众核芯片 唯一已证明可适用于众核的编程模型是采用消息 传递和分布式内存实现的 图像处理单元(GPU)是当今最为常见的众核。拥有专有内存和成千上万个微小核的处理器。与通 用处理器相比,GPU在运算单元的电路上预留了更多的晶体管,而在缓存和控制逻辑上则更少 异构多核 把一个GPU和一些通用处理器核封装在一起 静态地把存储器划分成和CPU一样多的各个部分,为每个 CPU提供其私有存储器以及操作系统的各个私有副本 所有的机器共享一套磁盘及其他的I/O设备,还允 许灵活地共享存储器 每个CPU有自己的操作系统 进程系统调动是调用本机的操作系统表中的数据结构 每个操作系统都有自己的表, 进程间没有共享 存在的问题 没有共享物理页面 会出现高速缓存不一致的情况 多处理机操作系统类型 操作系统的一个副本机器数据表都在CPUI上,而 其他CPU的系统调用都重定向到CPUI上 主从多处理器 如果有剩余的CPU时间, 还可以在CPUI上运行用 户进程 在存储器中有操作系统的一个副本,但任何CPU 都可以运行它 对称多处理机 这个模型动态平衡进程和存储器, 因为它只有一 套操作系统数据表。消除了主CPU的瓶颈

多处理机系统

第3部分