

# 实验三 算术逻辑单元设计

## 一、实验目的

1. 掌握Verilog语言和Vivado、Logisim开发平台的使用；
2. 掌握算术逻辑单元的设计和测试方法。

## 二、实验内容

1. 运算模块的设计与测试
2. 算术逻辑单元设计与测试

## 三、实验要求

1. 掌握Vivado或Logisim开发工具的使用，掌握以上电路的设计和测试方法；
2. 记录设计和调试过程（Verilog代码/电路图/表达式/真值表，Vivado仿真结果，Logisim验证结果等）；
3. 分析Vivado仿真波形/Logism验证结果，注重输入输出之间的对应关系。

## 四、实验过程及分析

### 1. AUL\_8

1. design 代码

```

23 module ALU_8(F, CF, A, B, OP);
24     parameter SIZE = 32;
25     input [3:0] OP;
26     input [SIZE-1:0] A;
27     input [SIZE-1:0] B;
28     output reg [SIZE-1:0] F;
29     output CF;
30
31     parameter ALU_AND = 4'b0000;
32     parameter ALU_OR = 4'b0001;
33     parameter ALU_XOR = 4'b0010;
34     parameter ALU_NOR = 4'b0011;
35     parameter ALU_ADD = 4'b0100;
36     parameter ALU_SUB = 4'b0101;
37     parameter ALU_SLT = 4'b0110;
38     parameter ALU_SLL = 4'b0111;
39
40     wire [7:0] EN;
41     wire [SIZE-1:0] Fw, Fa;
42     assign Fa = A & B;
43     always @(*) begin
44         case(OP)
45             ALU_AND: begin F <= Fa; end
46             ALU_OR: begin F <= A | B; end
47             ALU_XOR: begin F <= A ^ B; end
48             ALU_NOR: begin F <= ~(A | B); end
49             default F = Fw;
50         endcase
51     end


```

设置了两个32位的输入 A、B，一个4位的输入控制信号 OP，一个32位的输出 F，一个进位标识符输出 CF，将 4'b0000 到 4'b0111 映射为 parameter ALU\_AND 到 parameter ALU\_SLL，然后使用case语句，处理与、或、按位异或、或非直接进行计算，然后将结果赋值给 F，最后将进位标识符赋值给 CF。对于算数加法、算数减法、比较、逻辑左移，先通过实例化3-8译码器，将 OP 信号转化为8位使能信号，接着实例化ADD、SUB、STL、SLL，这四个模块会在有使能信号的时候进行计算，最后将结果赋值给 F，其他时候会设置高阻态，阻止输出。

## 2. simulation 代码


设置了 A、B、OP、F、CF 的信号，实例化 ALU\_8，将 OP 信号初始设置为 4'b0000，然后对 A、B 分别赋值为24和16.通过forever语句将OP信号每隔50ns加1，当达到7的时候重置为0。

## 3. RTL 图



通过 ALU\_8 的RTL图可以看出，ALU\_8 由 AND、OR、XOR、INV、ROM、NOR、ADD、SUB、STL、SLL、Decoder38 组成，其中 Decoder38 的输入为 OP，输出为 ADD、SUB、STL、SLL 的使能信号，最后通过 MUX 选择输出。

#### 4. 仿真波形



OP信号每隔50ns的加一，到达7的时候重置为0，A设置为 24 ,B设置为 16 可以看出，当 OP为0的时候，输出为A与B的与，当OP为1的时候，输出为A与B的或，当OP为2的时候，输出为A与B的异或，当OP为3的时候，输出为A与B的或非，当OP为4的时候，输出为A与B的算数加法，当OP为5的时候，输出为A与B的算数减法，当OP为6的时候，输出为A与B的比较，当OP为7的时候，输出为A与B的逻辑左移。

## 2. Decoder38模块

### 1. design代码


```

23 module Decoder38(OP, EN);
24     input [2:0] OP;
25     output reg [7:0] EN;
26     integer i;
27     always@(OP) begin
28         case (OP)
29             3'b000: EN = 8'b00000001;
30             3'b001: EN = 8'b00000010;
31             3'b010: EN = 8'b00000100;
32             3'b011: EN = 8'b00001000;
33             3'b100: EN = 8'b00010000;
34             3'b101: EN = 8'b00100000;
35             3'b110: EN = 8'b01000000;
36             3'b111: EN = 8'b10000000;
37             default: EN = 8'b00000000;
38         endcase
39     end
40 endmodule

```

设置了一个3位输入选择信号 `OP` ,一个8位的使能信号 `EN` ,通过case语句, 根据二进制的 `OP` , 将 `EN` 的对应位置为1, 其他位置为0, 用于选择AU\_8的后4种功能

## 2. RTL 图



通过 Decoder38 的RTL图可以看出, Decoder38 由一个 RTL\_ROM 实现, RTL\_ROM 的输入为 `OP` , 和 `EN` , 输出为8位的使能信号。

## 3. ADD模块

### 1. design 代码


```

23 module ADD(Fw, CF, A, B, EN);
24     input EN;
25     input [31:0] A, B;
26     output reg [31:0] Fw;
27     output reg CF;
28
29     always@(*) begin
30         if (EN==1) {CF, Fw} <= A+B;
31         else begin Fw=32'bz; CF=1'bz; end
32     end
33 endmodule

```

设置了两个32位的输入 A、B，一个一位的使能输入信号 EN，一个32位的输出 Fw，一个进位标识符输出 CF，当 EN 为1的时候，通过 {CF, Fw} 将 CF 和 Fw 进行拼接，接收 A+B 的结果，避免了用 if 语句去判断是否需要进位，使得代码更加简洁。当使能信号为0的时候，将输出设置为高阻态，阻止输出。

## 2. RTL 图



通过 ADD 的 RTL 图可以看出，ADD 由 MUX、ADD、LATCH 组成，加法器 ADD 其会将两个32位输入加后为33位，通过两个锁存器来分别输出进位标识符和结果。

## 4. SUB模块

### 1. design 代码


```

22
23 module SUB(Fw, CF, A, B, EN);
24     input EN;
25     input [31:0] A, B;
26     output reg [31:0] Fw;
27     output reg CF;
28
29     always @(A, B, EN) begin
30         if(EN == 1) {CF, Fw} = A - B;
31         else begin Fw = 32'bz; CF = 1'bz; end
32     end
33 endmodule

```

设置了两个32位的输入 A、B，一个一位的使能输入信号 EN，一个32位的输出 Fw，一个进位标识符输出 CF，当 EN 为1的时候，通过 {CF, Fw} 将 CF 和 Fw 进行拼接，接收 A-B 的结果，避免了用 if 语句去判断是否需要进位，使得代码更加简洁。当使能信号为0的时候，将输出设置为高阻态，阻止输出。

## 2. RTL 图



通过 SUB 的 RTL 图可以看出，SUB 由 SUB、TRISTATE 组成，减法其会将两个32位输入减后为33位，通过两个 TRISTATE，分别输出进位标识符和结果。

# 5. STL 模块

## 1. design 代码

```


22
23 module SLT(Fw, A, B, EN);
24     input EN;
25     input [31:0] A, B;
26     output reg [31:0] Fw;
27
28     always @(A, B, EN) begin
29         if(EN == 1) Fw <= A < B;
30         else Fw <= 32'bz;
31     end
32 endmodule
33

```

设置了两个32位的输入 A、B，一个一位的使能输入信号 EN，一个32位的输出 Fw，当 EN 为1的时候，将 Fw 值设置为 A < B 的结果。当使能信号为0的时候，将输出设置为高阻态，

阻止输出。

## 2. RTL 图



通过 STL 的RTL图可以看出，STL 由 LT、TRISTATE 组成，LT 会将 A 与 B 进行比较，然后将结果赋值给 Fw，通过 TRISTATE 输出 Fw。


## 6. SLL模块

### 1. design 代码

```
23 module SLL(F, A, B, EN);
24     parameter N = 32;
25     output reg[N-1:0] F;
26     input [N-1:0] A, B;
27     input EN;
28
29     always @(A, B, EN) begin
30         if(EN==1) F<=B<<A;
31         else F <= 32'bz;
32     end
33 endmodule
```

设置了两个32位的输入 A、B，一个一位的使能输入信号 EN，一个32位的输出 Fw，当 EN 为1的时候，将 Fw 值设置为 B 左移 A 位的结果。当使能信号为0的时候，将输出设置为高阻态，阻止输出。

### 2. RTL 图



通过 SLL 的RTL图可以看出，SLL 由 LSHIFT、TRISTATE 组成，LSHIFT 会将 B 左移 A 位，然后将结果赋值给 Fw，通过 TRISTATE 输出 Fw。

## 五、调试和心得体会

1. 本次实验主要是对算术逻辑单元的设计，主要是对 ALU\_8 的设计，通过 Decoder38 将 OP 信号转化为8位使能信号，然后实例化 ADD、SUB、STL、SLL，这四个模块会在有使能信号的时候进行计算，最后将结果赋值给 F，其他时候会设置高阻态，阻止输出。
2. 本次实验强化了模块化设计的思想，将一个大的模块分成多个小的模块，然后再将小的模块组合起来，这样可以使得代码更加简洁，更容易理解。
3. 本次实验介绍了如何通过将模块输出设置为高阻态，阻止输出，这样可以减少代码量，使得代码更加简洁。