

实验二 时序逻辑设计

一、实验目的

1. 掌握Verilog语言和Vivado、Logisim开发平台的使用；
2. 掌握基础时序逻辑电路的设计和测试方法。

二、实验内容（使用Logisim或Vivado实现）

1. 锁存器、触发器的设计与测试
2. 寄存器、计数器的设计与测试
3. 状态机的设计与测试

三、实验要求

1. 掌握Vivado或Logisim开发工具的使用，掌握以上电路的设计和测试方法；
2. 记录设计和调试过程（Verilog代码/电路图/表达式/真值表，Vivado仿真结果，Logisim验证结果等）；
3. 分析Vivado仿真波形/Logisim验证结果，注重输入输出之间的对应关系。

四、实验过程及分析

1. D锁存器

1. design 代码

```

23 module D_latch(
24     Q, QN, D, EN, RST
25 );
26     output reg Q, QN;
27     input D;
28     input EN, RST;
29     always @(EN, RST, D) begin
30         if(RST)begin
31             Q=0;
32             QN=1;
33         end
34         else if(EN) begin
35             Q<=D;
36             QN<=~D;
37         end
38     end
39 endmodule

```

设置了三个输入信号 D , EN , RST ,两个输出信号 Q , QN ,当 EN=1 时, Q=D ,当 EN=0 时, Q 保持不变, 当 RST=1 时, Q=0

2. simulator 代码


```

21
22
23 module sim_D_latch();
24     reg D, EN, RST;
25     wire Q, QN;
26
27     initial begin
28         D=1; EN=0; RST=0;
29         fork
30             repeat(50) #20 D=~D;
31             repeat(20) #50 EN=~EN;
32             repeat(10) begin #90 RST=1; #10 RST=0; end
33         join
34     end
35     D_latch D_latch(Q, QN, D, EN, RST);
36 endmodule
37

```

实例化design代码, 利用fork并行块, 设置 D 初始为1, 每20ns取反一次, EN 初始为0, 每50ns取反一次, RST 初始为0, 每90ns设置为1, 持续10ns。

3. RTL 图



采用了多个多路选择器和两个锁存器来实现D锁存器。

4. simulation图



D 初始为1，每20ns取反一次，EN 初始为0，每50ns取反一次，RST 初始为0，每90ns设置为1，持续10ns。从仿真图可以看出，当 EN=1 时，Q=D，当 EN=0 时，Q 保持不变，当 RST=1 时，Q=0。实现了D锁存器的功能。

D触发器

1. design 代码

```

23 module D_ff(
24     Q, QN, D, EN, RST, CLK
25 );
26     output reg Q, QN;
27     input D;
28     input EN, RST, CLK;
29     always @(posedge CLK) begin
30         if(RST)begin
31             Q<=1'b0;
32             QN<=1'b1;
33         end
34         else if(EN) begin
35             Q<=D;
36             QN<=~D;
37         end
38     end
39
40 endmodule
41

```

设置了四个输入信号 D , EN , CLK , RST ,两个输出信号 Q , QN ,当 CLK 处于上升沿时（即按固定时间间隔检测），检测 RST ,当 RST=1 时， Q=0 , 当 RST=0 时，检测 EN ,当 EN=1 时， Q=D ,当 EN=0 时， Q 保持不变。

2. simulator 代码


```

23 module sim_D_ff();
24     reg D, EN, RST, CLK;
25     wire Q, QN;
26
27     initial begin
28         D=1;EN=0;RST=0;CLK=0;
29         fork
30             repeat(50) #20 D=~D;
31             repeat(20) #50 EN=~EN;
32             repeat(5) begin RST=0; #150 RST=1; #50 RST=0; end
33             repeat(100) #10 CLK=~CLK;
34         join
35     end
36     D_ff D_ff(Q, QN, D, EN, RST, CLK);
37 endmodule
38


```

实例化design代码，利用fork并行块，设置 d 初始为1，每20ns取反一次， EN 初始为0，每50ns取反一次， RST 初始为0，每150ns设置为1，持续50ns， CLK 初始为0，每10ns取反一次。

3. RTL 图



4. simulation图



D 初始为1，每20ns取反一次，EN 初始为0，每50ns取反一次，RST 初始为0，每150ns设置为1，持续50ns，CLK 初始为0，每10ns取反一次。从仿真图可以看出，当 CLK 处于上升沿时，检测 RST，当 RST=1 时，Q=0，当 RST=0 时，检测 EN，当 EN=1 时，Q=D，当 EN=0 时，Q 保持不变，和我们期望的输出一致，实现了D触发器的功能。

寄存器

1. design 代码

```

22
23 module register(
24     Q, D, OE, CLK
25 );
26     parameter N=8;
27     output reg [N-1:0] Q;
28     input [N:1] D;
29     input OE, CLK;
30
31     always @ (posedge CLK or posedge OE)
32         if(OE) Q <= 8'bzzzz_zzzz;
33         else Q<=D;
34 endmodule
35

```

设置了三个输入变量 D , OE , CLK ,其中 D 为8位输入, 一个8位输出变量 Q ,当 CLK 或者 OE 处于上升沿的时候(即按时间检测或检测到高阻信号时), 先检测 OE ,当 OE=1 时, Q 为高阻态, 当 OE=0 时, 将 D 的值赋给 Q。

2. simulator 代码


```

22
23 module sim_register();
24     reg CLK, OE;
25     reg[7:0] D;
26     wire[7:0] Q;
27
28     initial begin
29         OE = 1; CLK = 0; D = 8'b0111_1111;
30         fork
31             forever #50 OE = ~OE;
32             forever #10 CLK = ~CLK;
33         join
34     end
35
36     register register_1(Q, D, OE, CLK);
37 endmodule
38

```


实例化design代码, 将D初始设置为 8'b0111_1111 ,利用fork并行块, OE初始设置为1, 每50ns取反一次, CLK初始设置为0, 每10ns取反一次。

3. RTL 图



RTL图为一个寄存器，输入端为CLK，OE和八位输入D，输出端为八位输出Q。

4. simulation图



观察simulation图，当D全程为 7f ,即二进制的 0111_1111 ， OE为1时， Q为高阻态，当OE为0时， Q为 7f ， 即二进制的 0111_1111 ， 和设计预期输出匹配，实现了寄存器的功能。

移位寄存器

1. design 代码

```

24 module shift_register(S1, S0, D, Dsl, Dsr, Q, CLK, CR);
25     parameter N = 4;
26     input S1, S0, Dsl, Dsr, CLK, CR;
27     input[N-1:0] D;
28     output[N-1:0] Q;
29     reg [N-1:0] Q;
30
31     always @(posedge CLK or posedge CR)
32     if(CR)
33         Q <= 0;
34     else
35         case({S1, S0})
36             2'b00: Q <= Q;
37             2'b01: Q <= {Dsr, Q[N-1:1]};
38             2'b10: Q <= {Q[N-2:0], Dsl};
39             2'b11: Q <= D;
40         endcase
41     endmodule
42

```

设置了七个输入信号 S1, S0, Dsl, Dsr, CLK, CR, 4位信号D, 一个4位输出信号Q。当 CLK 或 CR 处于上升沿时（即按时间检测或者检测到清零信号），先检测 CR, 当 CR=1 时, Q 为 0000, 当 CR=0 时, 检测 S1, S0, 当 S1=0, S0=0 时, Q 为 Q, 保持, 当 S1=0, S0=1 时, Q 为 D 右移一位, 当 S1=1, S0=0 时, Q 为 D 左移一位, 当 S1=1, S0=1 时, Q 为 D。

2. simulator 代码


```

23 module sim_shift_register();
24     reg S1, S0, Dsl, Dsr, CLK, CR;
25     reg[3:0] D;
26     wire[3:0] Q;
27
28     initial begin
29         S0 = 1; S1 = 1; CR = 0; CLK = 0; Dsl = 0; Dsr = 1; D = 4'b0110;
30         fork
31             forever #7 CLK = ~CLK;
32             begin #10 CR = 1; #20 CR = 0; end
33             forever #50 S0 = ~S0;
34             forever #100 S1 = ~S1;
35         join
36     end
37
38     shift_register shift_register_1(S1, S0, D, Dsl, Dsr, Q, CLK, CR);
39 endmodule
40

```


实例化design代码, 将D初始设置为 4'b0110, 利用fork并行块, CLK 初始设置为0, 每7ns取反一次, CR 初始设置为0, 按10ns为0和20ns为1循环, s0 初始化为1, 每50ns取反一次, s1 初始化为1, 每100ns取反一次。

3. RTL 图



RTL图为一个移位寄存器，输入端为CLK，CR，S1，S0和四位输入D，输出端为四位输出Q。利用了两个多路选择器和一个异步触发器来实现。

4. simulation 图



观察simulation图, 当D全程为 6 ,即二进制的 0110 , CR为0时, Q为 6 ,当CR为1时, Q为 0000 ,当S1为0, S0为1时, Q为 3 ,即二进制的 0011 ,当S1为1, S0为0时, Q为 c ,即二进制的 1100 ,当S1为1, S0为1时, Q为 6 ,即二进制的 0110 , 和设计预期输出匹配, 实现了移位寄存器的功能。

计数器 58位进制计数器

1. design 代码

```

22
23 module counter74x181(CEP, CET, PE, CLK, CR, D, TC, Q);
24     parameter N = 8;
25     parameter M = 58;
26     input CEP, CET, PE, CLK, CR;
27     input[N-1:0] D;
28     output reg TC;
29     output reg[N-1:0] Q;
30
31     wire CE;
32     assign CE = CEP & CET;
33     always @(posedge CLK, negedge CR)
34         if(~CR) begin Q <= 0; TC = 0; end
35         else if(~PE) Q <= D;
36         else if(CE) begin
37             if(Q == M - 1) begin
38                 TC <= 1;
39                 Q <= 0;
40             end
41             else Q <= Q + 1;
42         end
43         else Q <= Q;
44 endmodule

```

设置了5个一位输入 CEP, CET, PE, CLK, CR, 和一个8位输入 D, 一个一位输出 TC, 一个8位输出 Q, 设置参数M为58, 记CE为 CEP 与 CET, 当检测到CLK处于上升沿时或CR处于下降沿 (即按时间检测或检测到清零信号), 先检测CR, 当CR=0时, Q 为 0000_0000, TC=0, 否则当PE=0时, Q置为D, 再之后检测CE, 当CE=1时, Q 加一, 当 Q=M-1 时, 触发进位, TC=1, 当CE=0时, Q 保持不变。

2. simulator 代码


```

22
23 module sim_counter74x161();
24     parameter N = 8;
25     parameter M = 58;
26     reg CEP, CET, PE, CLK, CR;
27     reg[N-1:0] D;
28     wire TC;
29     wire[N-1:0] Q;
30
31     initial begin
32         CEP = 0; CET = 0; PE = 1; CLK = 0; CR = 1; D = 8'b0011_1000;
33         fork
34             forever #10 CLK = ~CLK;
35             #28 CEP = 1; #250 CEP = 0;
36             #30 CET = 1; #235 CET = 0;
37             #25 PE = 0; #35 PE = 1;
38             #15 CR = 0; #25 CR = 1;
39         join
40     end
41
42     counter74x181 counter74x181_1(CEP, CET, PE, CLK, CR, D, TC, Q);
43 endmodule
44

```


实例化design代码，为了方便观察到进位，将D初始设置为 8'b0011_1000 ,利用fork并行块， CLK 初始设置为0，每10ns取反一次， CEP 初始为0，28ns后为1，到250ns时设置为0， CET 初始为0，30ns设置为1，235ns时为0， PE 初始化为1，25ns后位0，35秒时为1， CR 初始化为1，15ns后为0，25ns时为1。

3. RTL 图



RTL图比较复杂，利用了多个多路选择器和异步触发器来实现。

4. simulation 图



观察输出Q，simulation图中为16进制，当输出Q=39H，即十进制的57时，触发进位，输出TC=1，Q=00H，即十进制的0，和设计预期输出匹配，实现了计数器的功能。

状态机1


1. design 代码

```

23 module FSM_case(
24     input clk, input reset, output y
25 );
26     reg[2:0] state, nextstate;
27     always @(posedge clk, posedge reset)
28         if(reset) state=2'b001;
29         else state =nextstate;
30     always@(posedge clk)
31         case (state)
32             'b001: nextstate = 'b010;
33             'b010: nextstate = 'b100;
34             'b100: nextstate = 'b001;
35             default: nextstate = 'b001;
36         endcase
37     assign y = (state=='b001);
38
39 endmodule

```

设置了两个输入信号 clk , reset ,一个输出信号 y ,检测 clk , reset 的上升沿，检测到 reset ,将状态重置为 2'b001 ,其他时候按照下面的图来修改状态



当状态量为 3'b001 时，将输出置为1.

2. simulator 代码


```

22
23 module sim_FSM_case();
24     reg clk,reset;
25     wire y;
26
27     initial begin
28         clk=0;reset=0;
29         fork
30             forever #10 clk=~clk;
31             forever begin #200 reset=1; #10 reset=0;end
32         join
33     end


```

实例化design代码，利用并行块，设置clk，reset初值为0，clk每10ns取反一次，reset每200ns，设置为1并保持10ns。

3. RTL 图



4. simulation 图



观察simulation图，clk周期为20ns，reset周期为210ns，可以发现在没有reset信号时，y的周期为60ns，即clk周期的3倍，遇到reset信号时，立即将y置为1.满足了设计要求，每循环3个时钟后，产生一个周期的高电平信号。

状态机2

1. design 代码

```


21
22
23 module FSM_cf(
24     clk, reset, a, y
25 );
26 input clk, reset, a;
27 output y;
28 reg [1:0] state, nextstate;
29 always @(posedge clk, posedge reset)
30     if(reset) state = 2'b00;
31     else state = nextstate;
32 always@(posedge clk)
33     case(state)
34         'b00: if(a) nextstate = 'b00;
35              else nextstate = 'b01;
36         'b01: if(a) nextstate = 'b10;
37              else nextstate = 'b01;
38         'b10: if(a) nextstate = 'b00;
39              else nextstate = 'b01;
40         default: nextstate = 'b00;
41     endcase
42     assign y = (state == 'b10);
43 endmodule
44

```

设置了3个状态 00 , 01 , 10 ,分别为代表

- i. 2'b00: 初始状态, 等待检测到0。
- ii. 2'b01: 检测到0后, 等待检测到1。
- iii. 2'b10: 检测到01后, 等待下一个序列。

转化关系作图如下



2. simulator 代码


```

22
23 module sim_FSM_cf();
24     reg clk, reset, a;
25     wire y;
26     FSM_cf FSM_cf(clk, reset, a, y);
27     initial begin
28         clk=0; reset=0; a=0;
29         fork
30             forever #10 clk=~clk;
31             forever begin #50 a=0; #50 a=1; #50 a=0; #50 a=1; #50 a=0; end
32             forever begin #300 reset=1; #10 reset=0; end
33         join
34     end
35 endmodule
36


```

实例化design代码，设置clk周期为20ns，a的输入顺序为 00101，间隔为50ns

3. RTL 图



4. simulation 图



观察clk，周期为20ns，输入信号a的输入顺序为 00101，每位位持续50ns，当a输入了 01，y会被设置为1，持续1个clk周期。和我们设置的状态转化相符合。

五、调试和心得体会

- 通过本次实验，我学习了怎么设置clk信号作为时间信号，以及检测到clk上升沿的时候，执行检测任务。
- 学习了新的语法，在case选择的时候，拼接两个信号以简化case选择

```
case({s1,s2})
```

3. 通过实验实现了上学期数电课上所学的状态转化，学会moore和mealy两种类型的在实现上的差异。