Ch7 Planar CMOS Process Flow 平面 CMOS 製程 — 考前重點講義

半導體製程 SMT_07（講義 82 頁）｜期中考 10/19，範圍到第七章結束｜依講義＋老師上課內容（10/05）整理

⚠ 上課進度註記 逐字稿中，本章只有開頭部分在 10/05 上過：Planar FET／FinFET／GAA 比較、晶圓廠七大製程區（爐管、黃光、蝕刻、離子佈植、CVD/PVD 金屬化、CMP、測試）。 從 n-well 開始的逐步製程流程、Latch-up 等內容，逐字稿中尚未講到 → 以下以講義為主，並把其他章節老師講過、與本章相關的內容（氣體、污染、SOI、High-k）一併標出。 期中考：線上選擇題約 40 題、Open material（可帶講義／筆記／課本）、禁用 AI。

1. 一頁速覽

1. 平面 CMOS 流程的大方向：雙井 → STI 隔離 → 閘極 → LDD → 側壁 Spacer → S/D 佈植 → 接觸窗（Salicide）→ 局部互連 LI → ILD/Via/W Plug → 金屬層 → 鈍化層 → 測試。前段 FEOL 做電晶體，後段 BEOL 做金屬連線。
2. 每一次「微影」就是一片光罩（Mask）：Mask 1 n-well、2 p-well、3 STI、4 Poly gate、5 n-LDD、6 p-LDD、7 n+ S/D、8 p+ S/D、9 LI、10 Via-1、11 M1、12 Via-2、13 M2、14 Via-3、15 M3。Spacer 回蝕與 Salicide 不需光罩（自對準）。
3. 佈植三件套：先長屏蔽氧化層（防有機汙染、控制投射深度、防通道效應）→ 佈植 → 退火（修復晶格損傷＋活化摻雜）。快速熱退火 RTA 可減少熱積存。
4. STI：墊氧化層（應力緩衝）＋ Si_3N_4（保護主動區＋CMP 停止層） → 蝕刻淺溝 0.3–0.4 μm → Liner oxide → CVD 填氧化物 → CMP 停在氮化矽 → 熱磷酸去氮化矽。STI 取代了 LOCOS。
5. LDD（輕摻雜汲極）是為了降低熱載子效應；n- 用 As、p- 用 BF_2（質量大 → 淺接面）。後來濃度調高，改稱 Source/Drain Extension。
6. Salicide（自對準矽化物）：沉積 Ti → 退火成 $TiSi_2$ → 去除未反應 Ti，降低接觸電阻，不需微影。後來改用 NiSi / $CoSi_2$。
7. W Plug 四步：Ti（附著層 glue）→ TiN（擴散阻擋層 barrier）→ W CVD → W CMP。M1 用 Al-Cu(1%)，Cu 原子抗電致遷移；頂部 TiN 作抗反射層。
8. 世代演進：離子佈植取代擴散、Poly gate 取代 Al gate、STI 取代 LOCOS、Cu 取代 Al（必須用大馬士革 Damascene，因 Cu 難乾蝕刻）、Low-k、HKMG（High-k＋金屬閘，Gate-last）、SiGe/SiC 選擇性磊晶 S/D。
9. Latch-up（閂鎖）：寄生 PNP＋NPN 形成正回授 → VDD 到 GND 低阻抗通路。對策：雙井、逆向井、P+ 基板＋P- 磊晶、護環、STI、SOI。
10. Punch-through（擊穿）：S/D 空乏區相碰，閘極失控。對策：高背景濃度、HALO、SOI。

★ 完整 CMOS（1990–2000, 0.18 μm 世代）製程步驟總表 —— 背流程用

#	步驟	目的	關鍵製程技術（依序）	Mask
1	雙井 Twin-well Implants（n-well → p-well）	定義 PMOS(n-well) 與 NMOS(p-well) 區；分別調濃度使 Vth 對稱、抑制 Latch-up	p- 磊晶層 → 熱氧化 10–20 nm（屏蔽）→ 微影 → 佈植 P（n-well, 2–3 μm）→ 去光阻 → 退火；p-well 用相反圖形光罩佈 B → 退火 → DHF 去氧化層	#1, #2
1′	額外佈植／逆向井 Retrograde well	抑制 Latch-up、抑制 punch-through、調整 Vth	熱氧化（防通道效應）→ 不同深度佈植（越深越濃）→ 退火 → 去氧化層	—
2	淺溝隔離 STI	隔離相鄰電晶體	墊氧化層（應力緩衝）→ Si_3N_4 沉積 → 微影 → 蝕刻淺溝 0.3–0.4 μm → 去光阻 → Liner oxide → CVD/SOG 填 SiO_2 → CMP 停在 Si_3N_4 → 熱磷酸去 Si_3N_4 → HF 去墊氧	#3
3	閘極結構 Gate Structure	形成閘極氧化層＋多晶矽閘極	清洗 → 熱生長 gate oxide 1.5–5.0 nm → Poly-Si ~300 nm → ARC → 微影 → Cl_2/HBr 電漿蝕刻（高選擇比，最關鍵）→ 去光阻/ARC	#4
4	LDD 佈植 Lightly Doped Drain	降低熱載子效應	微影 → n- LDD（As）；微影 → p- LDD（BF_2）；質量大＋表面非晶 SiO_2 → 淺接面	#5, #6
5	側壁間隙壁 Sidewall Spacer	保護下方 LDD（使 S/D 重摻雜離開閘極邊緣）	CVD 氧化物／氮化物 → 非等向性電漿回蝕 etch back（無光罩）	—
6	源/汲極佈植 S/D Implants	高濃度 → 低電阻，深度大	微影 → n+ S/D（As）；微影 → p+ S/D（B）→ RTA（修復＋活化）	#7, #8
7	接觸窗形成 Contact (Salicide)	降低 S/D 與 Gate 接觸電阻	PVD Ti → 退火形成 $TiSi_2$ → 化學蝕刻去未反應 Ti（自對準，免微影）	—
8	局部互連 Local Interconnect	連接鄰近電晶體（最底層連線）	Si_3N_4（保護元件）→ PSG（P 捕獲 Na^+/K^+）→ CMP → 微影蝕刻 LI 溝 → Ti / TiN / W CVD → W CMP（大馬士革）	#9
9	ILD-1 & Via-1（+Plug-1）	層間絕緣；Via 連接上下金屬	ILD-1 CVD (800 nm) → CMP → 微影 → 蝕刻通孔 → Ti / TiN / W → W CMP	#10
10	第一層金屬 M1	電晶體間主要導線	Ti（附著）＋ TiN（阻擋）→ Al-Cu (99%+1%) → TiN（抗反射＋頂蓋）→ 微影 → 金屬蝕刻	#11
11	ILD-2 & Via-2（+Plug-2）	同上	Gap fill → ILD-2 CVD → CMP → 微影蝕刻 Via-2 → Ti / TiN / W → W CMP	#12
12	第二層金屬 M2	同 M1	重複 M1 流程	#13
13	M3 → 鈍化層 Passivation	多層互連；保護晶片	Via-3/M3⋯重複；最上層 Si_3N_4 鈍化層（防濕氣、刮傷、污染）＋ ILD6 氧化層（緩解氮化層應力）	#14, #15⋯
14	Bond Pad 與測試	開出焊墊、電性測試	WAT（切割道 Test Key，製程參數）→ CP（探針卡測每顆 Die，挑 Good Die）	—

口訣：井 → 隔 → 閘 → 淡 → 牆 → 濃 → 矽化 → 局連 → (介電/孔/塞/金屬)×N → 鈍化 → 測。講義第 11 頁剖面圖上 ①～⑭ 就是這 14 步。




圖 1　CMOS 完整剖面與 14 個製程步驟位置（講義 p.11）

2. 重點整理（依製程順序）

2.0 背景：晶圓廠七大製程區 & Planar / FinFET

製程區	做什麼
加熱／擴散區（爐管）	氧化、熱摻雜、退火、CVD；石英或 SiC 圓柱腔體
黃光／微影區	光阻塗佈→曝光→顯影→烘烤；光阻怕 UV 所以用黃光；Track＋曝光機（Stepper/Scanner）
蝕刻區	移除未受光阻保護的材料；圖案化蝕刻、整面剝除、去光阻
離子佈植區	B、P、As 打入特定區；精確控制深度與濃度（井、S/D）
薄膜區（CVD/PVD）	SiO_2、Si_3N_4、金屬膜；用於絕緣、鈍化、導電
拋光區（CMP）	化學蝕刻＋機械研磨 → 平坦化
測試	WAT、CP




圖 2　Planar FET（左）vs FinFET（右）（p.3）

- Planar：通道平鋪在基板，閘極只控一面。
- FinFET：通道立起像魚鰭，閘極三面包覆（「單手按壓」→「三面環抱」），可徹底關斷、降待機功耗；加高鰭片即增加等效寬度，不增加面積。
- GAA（Nanosheet）：閘極四面包覆。

講義的微影簡化：之後圖示直接顯示「塗光阻→曝光（正光阻）→顯影＋硬烤」後的結果。光阻流程：塗佈→軟烤→曝光→曝光後烘烤 (PEB)→顯影→硬烤。

Step 1　雙井形成 Twin-well

Mask #1 n-well／#2 p-well




圖 3　n-well：磷佈植（p.13）




圖 4　p-well：硼佈植，光罩與 n-well 相反（p.17）

n-well 五步

1. p- 磊晶層：品質好、缺陷少（晶圓廠商提供）。
2. 熱生長屏蔽氧化層 10–20 nm，目的：①防光阻有機物汙染磊晶層 ②防佈植過度損傷、控制投射深度 ③避免 Si 原子從表面濺出。
3. 微影（塗佈→軟烤→曝光→PEB→顯影→硬烤）。
4. 離子佈植（磷，深 2–3 μm）→ 去光阻。
5. 退火：①修復晶格損傷 ②活化摻雜原子。

p-well：第 2 片光罩（與 n-well 相反圖形）→ 佈植硼 → 去光阻 → 退火 → Diluted HF 去除氧化層。

> **為什麼用雙井而非單井？**
> 單井（1.5 μm 以前）：少一次曝光、便宜；但井濃度須遠高於基板 → NMOS/PMOS 的 Vth 極不對稱。
> 雙井（次微米）：在低摻雜磊晶層上分別定義 N/P 井 → Vth 可對稱調整，並抑制 Latch-up。




圖 5　單井（左，N 型基板上做 P 井）vs 雙井（右，P 磊晶上做 P 井＋N 井）（p.19）

離子佈植的通道效應 Channeling & 退火 Annealing

通道效應：離子入射方向對齊晶格 → 幾乎不撞原子核 → 佈植深度大增。解法：

- 傾斜佈植 Tilt ~7°
- 預非晶化佈植 PAI：先用重離子 Ge 打亂晶格
- 遮罩（屏蔽）氧化層：增加散射

退火：修復晶格損傷、活化（雜質進入晶格點取代 Si，形成共價鍵貢獻載子）。

- 爐管退火：時間長、熱積存大 → 雜質過度擴散。
- RTP/RTA：鹵素燈加熱，升溫 >150 °C/s，避免過大熱積存。




圖 6　通道效應：對齊晶格的離子穿得很深（p.15）

額外佈植：逆向井 Retrograde Well




圖 7　越深越濃（淡→濃）：表層調 Vth、中層抗 punch-through、底層抗 Latch-up（p.26）

步驟：熱氧化（給佈植用，避免通道效應）→ 額外佈植，目的 ①抑制 Latch-up ②抑制 punch-through ③調整 Vth → 退火 → 去氧化層。

Step 2　淺溝隔離 STI (Shallow Trench Isolation)　Mask #3




圖 8　STI 蝕刻（p.20）




圖 9　Liner oxide＋CVD 填氧化物（p.23）

(a) STI Etch

1. 熱生長氧化層 → 應力緩衝層（pad oxide）
2. 沉積 Si_3N_4：①保護主動區 ②CMP 停止層
3. 微影
4. 蝕刻淺溝 0.3–0.4 μm → 去光阻（順序：蝕 Si_3N_4 → 蝕 SiO_2 → 蝕 Si）

(b) STI Oxide Fill

1. Liner oxide（熱氧化溝底）：提高 Si/SiO_2 介面品質與附著性
2. CVD 或 SOG 填 SiO_2

(c) STI Oxide CMP

1. CMP 平坦化 STI oxide，磨到 Si_3N_4 停（氮化物比氧化物硬）
2. 熱磷酸整面剝除 Si_3N_4 → HF 去墊氧化層




圖 10　CMP 停在氮化矽後去除氮化矽（p.24）

考點：Si_3N_4 的兩個角色（保護主動區＋CMP stop）；去 Si_3N_4 用熱磷酸、去 SiO_2 用 HF；STI 在 1990–2000 年取代 LOCOS（LOCOS 用於 1980–1990 的場氧化層）。

Step 3　多晶矽閘極結構 Poly Gate　Mask #4

1. 晶圓清洗 → 熱生長閘極氧化層 1.5–5.0 nm
2. 沉積 Poly-Si ~300 nm → 塗佈/沉積抗反射層 ARC
3. 微影
4. 蝕刻多晶矽（非常關鍵），常用 Cl_2 / HBr 以提高選擇比
5. 去光阻與 ARC

為何用 Poly 閘？1980 年代 Poly gate 取代 Al gate，因 Al 不耐高溫製程（佈植後要高溫退火）。




圖 11　閘極氧化→Poly→ARC→蝕刻（p.27）

Step 4　LDD 佈植 Lightly Doped Drain　Mask #5 n-／#6 p-





圖 12　n- LDD：砷佈植，PMOS 區用光阻擋住（p.29）

- n- LDD：微影 → As 佈植
- p- LDD：微影 → BF_2 佈植
- 目的：降低熱載子效應
- 用質量較大的 As、BF_2 + 表面非晶 SiO_2 → 淺接面

熱載子效應 Hot Carrier Effect：電子進入汲極端強電場被加速成高能「熱載子」→ 注入、擊穿閘極氧化層 → Vth 漂移。尺寸縮小使電場 E = V / L 變強。
LDD = 在汲極旁加一段低濃度淺接面，用其電阻吃掉部分電位、降低峰值電場。
後來 VDD 下降，為避免這段消耗太多電壓，濃度往上調 → 不再「lightly」，改稱 Source Drain Extension (SDE)。



製程節點	V_{DD}
1.5 µm	5.0 V
0.35 µm	3.3V
0.18 µm	1.8V
90 nm	1.2V
65 nm / 45 nm	1.0V - 1.1V
28 nm 以下	0.7V – 0.8V

圖 13　熱載子示意與各節點 VDD（1.5 µm 5 V → 28 nm 以下 0.7–0.8 V）（p.39）

Step 5　側壁間隙壁 Sidewall Spacer

無光罩




圖 14　Spacer 沉積＋非等向性電漿回蝕（p.33）




圖 15　Etch back：整面垂直往下蝕，側壁處較厚而留下（p.34）

1. CVD 側壁空間層（氧化物＋氮化物），保護下方 LDD
2. 回蝕 etch back：用非等向性電漿蝕刻移除一定厚度 → 只在閘極側壁留下 spacer（不需微影）

Step 6　源/汲極佈植 S/D Implant

Mask #7 n+／#8 p+




圖 16　n+ S/D：砷佈植，spacer 擋住 LDD 區（p.35）

- n+ S/D：微影 → As（高濃度、深度大 → 低電阻）
- p+ S/D：微影 → B（高濃度、深度大）
- 最後 RTA：修復晶格＋活化

比較：LDD＝淡、淺，降熱載子；S/D＝濃、深，降電阻。

Step 7　接觸窗形成 Contact Formation — Salicide

無光罩（自對準）

1. 濺鍍（PVD）沉積 Ti
2. 退火形成 $TiSi_2$（金屬矽化物 silicide）→ 有效降低接觸電阻率
3. 化學蝕刻移除氧化層（STI、spacer）上未反應的 Ti

> Ti 只和裸露的 Si／Poly 反應 → 不需微影就對準 → 自對準 self-aligned；Salicide = Self-Aligned Silicide。




圖 17　Ti 沉積 → 退火成 $TiSi_2$ → 去未反應 Ti（p.40）

Step 8　局部互連 Local Interconnect (LI)

Mask #9

LI oxide（ILD0 / PMD, Pre-Metal Dielectric）

1. 沉積 Si_3N_4：保護元件區
2. 沉積摻磷矽玻璃 PSG：磷可捕獲鹼金屬離子 Na^+/K^+
3. 平坦化（CMP）
4. 微影 → 蝕刻接觸孔與 LI 溝槽

LI metal（鎢）

1. PVD Ti → 附著層（adhesion / glue layer）
2. PVD/CVD TiN → 擴散阻擋層（diffusion barrier）
3. W CVD 沉積鎢
4. W CMP 平坦化




圖 18　LI oxide 形成（p.43）




圖 19　LI 鎢金屬：Ti/TiN/W → CMP（p.45）

大馬士革製程 Damascene：像大馬士革鋼「把金屬嵌入結構再拋光」——先在介電層蝕刻出圖形 → 填入金屬 → CMP 磨平，留下嵌入式金屬導線。
互連三層級：Local（最底層，連鄰近電晶體，如反相器內部）→ Intermediate（約 M3–M6，模組間）→ Global（最上層，時脈、電源、長距離匯流排）。

Step 9–13　ILD / Via / Plug / Metal（BEOL 重複結構）　Mask #10–15




圖 20　ILD-1 沉積 → CMP → 蝕刻 Via-1（p.46）




圖 21　M1：Ti → Al-Cu → TiN → 蝕刻（p.50）

步驟	流程	重點
Via-1（Mask #10）	ILD-1 CVD（800 nm）→ ILD-1 CMP → 微影 → 蝕刻通孔	ILD = 層間介電質；Via 連接金屬層與金屬層
Plug-1	Ti（附著）→ TiN（阻擋）→ W CVD → W CMP	與 LI metal 完全相同四步
Metal-1（Mask #11）	Ti + TiN → Al-Cu（99%+1%） → TiN → 微影 → 蝕刻 M1	Cu 原子增加抗電致遷移；上層 TiN = 抗反射層＋頂蓋層
Via-2（Mask #12）	Gap fill（填金屬間空隙）→ ILD-2 CVD → CMP → 微影 → 蝕刻通孔	多了 gap fill：金屬線之間要先填滿
Plug-2 / M2 / Via-3 / M3⋯	重複上述（Mask #13 M2、#14 Via-3、#15 M3）	Mask 1–12 完成即為一個 CMOS 反相器佈局
鈍化層	最上層 Si_3N_4 ＋ ILD6 氧化層	Si_3N_4 防濕氣、刮傷、污染；ILD6 緩解氮化層應力




圖 22　0.18 μm CMOS 完整剖面（4 層金屬＋鈍化層＋Bonding pad）（p.61）

Step 14　晶圓電性測試 Wafer Electrical Test

	WAT（Wafer Acceptance Test）	CP（Chip Probing）
測什麼	切割道上的測試鍵 Test Key：Vth、開關電流、擊穿電壓、片電阻、接觸電阻、氧化層厚度	用探針卡接觸每顆 Die 的金屬墊，跑簡單指令，挑出壞晶片
目的	確認製程物理/電性參數合規（代工廠的結案指標）	只有 Good Die 進封裝，避免浪費封裝成本
責任	沒過 → 製程問題（代工廠）	WAT 過但 CP 不過（電路設計問題）→ 客戶責任

Planar FET 世代演進（必考比較）

年代 / 節點	關鍵改變
1980–1990 3 μm – 0.8 μm	離子佈植取代熱擴散；Poly gate 取代 Al gate（Al 不耐高溫）；LOCOS 場氧化層隔離；BPSG 作 LI oxide，高溫 Reflow（800–950 °C）平坦化；水平爐管；熱蒸鍍/電子束蒸鍍 Al-Si；電漿蝕刻做閘極，大圖案仍濕蝕刻
1990–2000 0.8 – 0.18 μm	磊晶層（避免 CZ 碳氧雜質）；STI 取代 LOCOS；Spacer 形成 LDD；Salicide（$TiSi_2$）；曝光 365 nm i-line → 248 nm DUV；正光阻取代負光阻（負光阻膨脹，不適用 <3 μm）；Stepper；Track 整合；圖案化全用電漿蝕刻、濕蝕刻只做整面去除；垂直爐管取代水平爐管；RTP；濺鍍取代蒸鍍（DC 磁控濺鍍）；CMP（氧化物平坦化、W plug）
2000–2010 130 – 32 nm	Cu 取代 Al；Low-k 降互連電容；Ta/TaN 作 Cu 的附著/阻擋層；NiSi / $CoSi_2$ 取代 $TiSi_2$（$TiSi_2$ 接觸電阻隨縮小變高）；SOI（大幅降低寄生 BJT）；雙大馬士革一次電鍍填 via＋溝槽；LI 仍用 CVD W（Cu 擴散太強）
2010–2015 32 – 20 nm	High-k 取代 SiO_2（氧化層已近 1 nm 不能再薄）；金屬閘取代 Poly（解決多晶矽耗盡效應）；選擇性磊晶 SiGe / SiC 於 S/D 增強遷移率 → HKMG Gate-last




圖 23　1980 年代：LOCOS 隔離＋BPSG＋Al-Si 互連（p.65）

Al vs Cu 互連

- 電阻率：Al 2.7 μΩ·cm、Cu 1.7 μΩ·cm
- Al-Cu：可先沉積再蝕刻成圖案；但 PVD 填洞差 → 通孔用 CVD W
- Cu：乾式蝕刻效果極差 → 必須用大馬士革：先在介電質蝕溝 → Ta/TaN → 電鍍 Cu → Cu CMP
- 雙鑲嵌 Dual Damascene：先蝕出 via＋trench → Ta/TaN → 一次電鍍 Cu 填兩者




圖 24　Cu 雙鑲嵌：Low-k 中蝕出 via＋溝槽後電鍍 Cu（p.71）

HKMG — Gate-Last 製程（虛閘極 dummy gate）




圖 25　(a) Poly 閘圖案化 (b) Spacer → S/D 蝕出 Σ 形 → 選擇性磊晶 NMOS S/D (SiC) (c) PMOS S/D (SiGe) (d) 矽化物 → ILD0 CVD（p.73）




圖 26　(e) ILD0 CMP 磨到 Poly 露出 (f) 濕蝕刻去除多晶矽虛閘極＋閘氧化層 (g) ALD 沉積 High-k＋功函數金屬 (h) 金屬填充 → CMP（p.74）

記法：先用 Poly 當「假閘」走完高溫 S/D 製程 → 磨開 → 挖掉 → 再用 ALD 填真正的 High-k＋金屬閘。公式 $C = k\epsilon_0 A / t_{ox}$：$t_{ox}$ 不能再薄 → 只好提高 k。NMOS S/D 用 SiC、PMOS S/D 用 SiGe。

CMOS Latch-up 閂鎖效應 & Punch-through 擊穿




圖 27　寄生 PNP (Q1) 與 NPN (Q2) 及 R_{well}、R_{sub}（p.80）

- 寄生 PNP Q1：基極 n-well、射極 p+ S/D、集極 p-substrate
- 寄生 NPN Q2：基極 p-substrate、射極 n+ S/D、集極 n-well
- PNP 集極接 NPN 基極、NPN 集極接 PNP 基極 → 正回授
- 平時兩 BJT 截止；一旦外界干擾使某一集極電流突增 → 互相觸發導通 → VDD–GND 低阻抗通路 → Latch-up

抗閂鎖製程

- P+ 重摻雜基板 → 大幅降低 R_{sub}
- 上面加輕摻雜 P 磊晶層（薄、<10 μm，濃度與 NMOS Vth 相關）
- 護環 Guard ring：P+ ring 圍 NMOS 接 GND，快速收集電洞；N+ ring 同理
- STI（阻斷部分電路）、逆向井（越深越濃）
- SOI 絕緣層上矽

抗擊穿 Punch-through

- S/D 空乏區相碰 → 自發導通、閘極無法控制；通道越短越容易
- 提高背景濃度 → 空乏區變窄
- HALO：在 S/D 周圍佈植高濃度異型摻雜（大角度斜佈植）→ 抑制空乏區橫向擴張
- SOI：限制空乏區，根本阻斷擊穿路徑

3. ⭐ 老師上課特別強調

考試資訊 期中考 10/19（原 10/26 因放假提前）。範圍涵蓋到第七章結束；線上選擇題約 40 題、題目亂序；需自備筆電/平板並設好校園 Wi-Fi。Open material：可帶講義、手寫/整理筆記、課本；嚴禁任何 AI 工具（助教巡場）。有送分題，考基本課堂觀念。 → 本講義的總表、比較表就是考場翻查用的「索引」。

10/05 上課 電晶體架構演進

- Planar MOSFET：閘極只在通道上方一面；微縮後短通道效應與漏電嚴重。
- FinFET：通道立體如魚鰭、閘極三面包覆 → 靜電控制力大增、抑制漏電、降功耗，並增加等效通道寬度提升驅動電流。（9/07 補充：Intel 2011 年 22 nm 導入；台積電約 16 nm 全面導入）
- GAAFET（Nanosheet）：閘極四面包覆（台積電 2 nm 採用）。

10/05 上課 微影與蝕刻是前段核心

- 微影是後續蝕刻、佈植的圖形起點——微影若偏移或有缺陷，後續製程全數報廢。
- 微影與蝕刻是前段最繁重、機台投資最龐大的站點。
- 黃光：光阻對 UV 敏感，用黃色照明避免短波長感光。Track（塗佈、PAB/PEB 烘烤、顯影）與曝光機（Scanner/Stepper）串成 in-line 整合機組，減少搬運時間與污染。
- 正光阻：照光區斷鏈軟化、溶於顯影液；未照光區留下阻擋蝕刻或佈植。

10/05 上課 各製程區重點

- 爐管：高溫批次處理——熱氧化、早期熱擴散、退火、LPCVD。
- 蝕刻：電漿乾蝕刻，正離子轟擊 + 自由基化學反應，垂直向下挖。
- 離子佈植：取代早期高溫擴散；離子源→質量分析磁鐵（篩選質荷比）→加速管→掃描；光阻當遮蔽層。
- CMP：晶圓正面朝下壓在研磨墊，加研磨漿 Slurry（研磨顆粒 + 化學劑）→ 全域平坦化，確保後續微影有足夠景深 DOF。

其他章節串連 與本章製程直接相關、老師講過的內容

- Cl_2、HBr（氯/溴系）用於多晶矽閘極或金屬線蝕刻，非等向性好（10/05 氣體）→ 對應 Step 3。
- $WF_6 + 3H_2 \rightarrow W + 6HF$：W-CVD 沉積接觸窗鎢插塞；$TiCl_4$ 用於 Ti/TiN 阻障層（10/05）→ 對應 LI / Plug。
- High-k 前驅物：TMA（ALD Al_2O_3）、$HfCl_4$（HfO_2）；High-k 定義 $\kappa > 3.9$（SiO_2），Low-k 用於金屬層間降低 RC delay（9/14）→ 對應 HKMG、Cu/Low-k。
- Na^+/K^+ 在閘極氧化層漂移造成 Vth 偏移（9/14、9/28 污染）→ 所以 LI oxide 要用 PSG 捕捉鹼金屬離子。
- SOI 用埋入氧化層 BOX 隔絕漏電路徑、避免 Latch-up；做法 SIMOX、Smart Cut（10/05）→ 對應抗 Latch-up / 抗擊穿。
- 磊晶層：避免 CZ 法石英坩堝帶來的氧、碳雜質（10/05）→ 對應雙井的 p- 磊晶層。
- O_2 電漿灰化去光阻；N_2/H_2 Forming gas 退火修補懸鍵（10/05）。Post-CMP 清洗難度高（9/28）。

4. 名詞對照表

英文	中文	一句話定義
FEOL / BEOL	前段 / 後段製程	FEOL 做電晶體（井→矽化物）；BEOL 做金屬互連
Twin-well	雙井	在磊晶層分別做 n-well、p-well，使 NMOS/PMOS Vth 對稱
Retrograde well	逆向摻雜井	深度越深濃度越高的井；抗 latch-up、punch-through、調 Vth
Screen / Mask oxide	屏蔽氧化層	佈植前長的薄氧化層，防汙染、控深度、增散射
Channeling effect	通道效應	離子沿晶格通道深入，佈植過深
PAI (Pre-amorphization Implant)	預非晶化佈植	先用 Ge 打亂晶格，防通道效應
Annealing / Activation	退火 / 活化	修復晶格；使雜質進晶格點貢獻載子
RTP / RTA	快速熱處理/退火	鹵素燈 >150 °C/s 升溫，熱積存小
Thermal budget	熱積存	製程累積的溫度×時間，過大會使雜質過度擴散
STI	淺溝隔離	蝕刻淺溝填氧化物來隔離元件，取代 LOCOS
LOCOS	矽局部氧化	早期以局部熱氧化形成場氧化層的隔離法
Pad oxide / Liner oxide	墊氧化層 / 襯氧化層	緩衝 Si_3N_4 應力 / 改善溝槽 Si-SiO_2 介面
CMP stop layer	CMP 停止層	STI 中的 Si_3N_4，比氧化物硬
SOG	旋轉塗佈玻璃	可用於填充 STI 氧化物
ARC	抗反射層	減少曝光反射；Poly 上與 M1 頂部 TiN 都扮演此角色
LDD / SDE	輕摻雜汲極 / 源汲極延伸	汲極旁的低濃度淺接面，降熱載子效應
Hot carrier	熱載子	強電場加速的高能載子，注入氧化層造成 Vth 漂移
Sidewall spacer	側壁間隙壁	閘極兩側介電質，保護 LDD
Etch back	回蝕	不用光罩、整面非等向蝕刻一定厚度
Salicide	自對準矽化物	金屬只與裸露 Si 反應形成矽化物，免微影
Local Interconnect (LI)	局部互連	最底層連線，連鄰近電晶體
ILD0 / PMD	金屬前介電層	LI oxide 的別名（Pre-Metal Dielectric）
PSG / BPSG	摻磷 / 硼磷矽玻璃	P 捕獲 Na^+/K^+；BPSG 早期可高溫 reflow 平坦化
Damascene / Dual damascene	大馬士革 / 雙鑲嵌	先蝕溝再填金屬再 CMP；雙鑲嵌一次填 via＋溝
ILD	層間介電質	金屬層之間的絕緣層
Via / Plug	通孔 / 栓塞	連接上下金屬層的垂直孔與其中的 W
Adhesion (glue) layer	附著層	Ti（Cu 製程用 Ta）
Diffusion barrier	擴散阻擋層	TiN（Cu 製程用 TaN）
Electromigration	電致遷移	電流推動金屬原子移動造成斷線；Al 加 1% Cu 改善
Gap fill	間隙填充	填滿金屬線之間的空隙
Passivation layer	鈍化層	最上層 Si_3N_4，防濕氣、刮傷、污染
WAT / CP	晶圓允收測試 / 晶片針測	測 Test Key 製程參數 / 用探針卡測每顆 Die

HKMG / Gate-last	高介電金屬閘 / 後閘極	以 Poly 虛閘走完高溫製程，再換成 High-k + 金屬閘
Poly depletion	多晶矽耗盡效應	Poly 閘的缺點，以金屬閘解決
Latch-up	閂鎖效應	寄生 PNPN 正回授造成 VDD–GND 短路
Guard ring	護環	P+/N+ 環收集多餘載子，抗 Latch-up
Punch-through / HALO	擊穿 / 暈環佈植	S/D 空乏區相碰 / 在 S/D 周圍佈植異型高濃度以抑制
SOI	絕緣層上矽	元件做在絕緣層上，降低寄生 BJT、阻斷擊穿

5. 公式與數字（選擇題常考）

項目	數值
屏蔽氧化層	10–20 nm
n-well 佈植深度	2–3 μm（圖示 ~5 μm 磊晶）
佈植傾角 Tilt	~7°
RTA 升溫速率	>150 °C/s
STI 溝深	0.3–0.4 μm
閘極氧化層	1.5–5.0 nm
Poly-Si 厚度	~300 nm
ILD-1	800 nm
Al-Cu 合金	Al 99% + Cu 1%
電阻率	Al 2.7、Cu 1.7 μΩ·cm
BPSG Reflow	800–950 °C
抗閂鎖 P 磊晶層	<10 μm
曝光波長	i-line 365 nm → DUV 248 nm

製程節點	V_{DD}
1.5 μm	5.0 V
0.35 μm	3.3 V
0.18 μm	1.8 V
90 nm	1.2 V
65 / 45 nm	1.0–1.1 V
28 nm 以下	0.7–0.8 V

電場：$E = V / L$（L 縮小 → 電場變強 → 熱載子）
閘極電容：$C = k\epsilon_0 A / t_{ox}$（$t_{ox}$ 已近 1 nm → 改提高 k）
Vth：$V_{TN} = (|Q'_{SD}| - Q'_{ss})/C_{ox} + 2\varphi_{fp} + \varphi_{ms}$（逆向井調表面濃度以調 Vth；講義只列出，不需推導）
W-CVD：$WF_6 + 3H_2 \rightarrow W + 6HF$

6. 自我檢測

1. 【排序】將下列步驟依 CMOS 製程順序排列：(A) Sidewall spacer (B) STI (C) n+/p+ S/D 佈植 (D) Twin-well (E) Salicide (F) Poly gate (G) LDD 佈植 (H) Local interconnect
2. 【選擇】STI 製程中沉積 Si_3N_4 的目的為何？ (A) 增加溝槽深度 (B) 保護主動區並作為 CMP 停止層 (C) 捕捉鈉離子 (D) 作為閘極介電層
3. 【選擇】STI CMP 後，去除 Si_3N_4 使用？ (A) HF (B) 熱磷酸 (C) O_2 電漿 (D) Cl_2/HBr
4. 【選擇】離子佈植前先長 10–20 nm 氧化層，不是其目的的是：(A) 防光阻有機物汙染 (B) 控制投射深度、減少損傷 (C) 避免 Si 原子濺出 (D) 降低接觸電阻
5. 【選擇】防止離子佈植通道效應的方法不包含：(A) 傾斜 7° 佈植 (B) Ge 預非晶化佈植 (C) 屏蔽氧化層 (D) 提高佈植能量
6. 【選擇】LDD 佈植的主要目的？為何 n- LDD 用 As、p- LDD 用 BF_2？
7. 【選擇】下列哪一步驟不需要光罩？ (A) n-well (B) Poly gate (C) Spacer etch back (D) Via-1
8. 【簡答】Salicide 的三個步驟？為什麼叫「自對準」？
9. 【選擇】W plug 製程中 Ti 與 TiN 分別扮演？ (A) 阻擋層／附著層 (B) 附著層／擴散阻擋層 (C) 抗反射層／種子層 (D) 鈍化層／附著層
10. 【選擇】M1 使用 Al 加 1% Cu 的原因？ (A) 降低熔點 (B) 抵抗電致遷移 (C) 增加反射率 (D) 便於 CMP
11. 【選擇】Cu 互連必須使用大馬士革製程的原因？ (A) Cu 電阻率太高 (B) Cu 乾式蝕刻效果極差 (C) Cu 不耐高溫 (D) Cu 無法電鍍
12. 【選擇】LI oxide 使用 PSG 的理由？ (A) 降低介電常數 (B) 磷可捕獲 Na^+/K^+ (C) 便於高溫回流 (D) 作為 CMP 停止層
13. 【選擇】2010 年後以金屬閘取代多晶矽閘，主要為解決？ (A) 熱載子效應 (B) 多晶矽耗盡效應 (C) 電致遷移 (D) 通道效應
14. 【簡答】HKMG Gate-last 中，High-k 與功函數金屬用什麼方法沉積？為何先做 Poly 虛閘極？
15. 【選擇】下列何者不是抗 Latch-up 的方法？ (A) P+ 基板 + P- 磊晶 (B) 護環 (C) SOI (D) 提高 R_{sub}
16. 【選擇】代工廠最在乎的結案指標是？ (A) CP (B) WAT (C) Final test (D) Burn-in

答案

1. D → B → F → G → A → C → E → H（井 → 隔 → 閘 → 淡 → 牆 → 濃 → 矽化 → 局連）
2. (B)
3. (B) 熱磷酸；墊氧化層再用 HF 去除
4. (D)
5. (D)
6. 降低熱載子效應；As、BF_2 質量大，搭配表面非晶 SiO_2 可得淺接面
7. (C) 回蝕整面非等向蝕刻，不需光罩（Salicide 也不需要）
8. PVD 沉積 Ti → 退火形成 $TiSi_2$ → 化學蝕刻去除氧化層上未反應的 Ti；Ti 只與裸露的 Si/Poly 反應，不需微影即對準
9. (B)
10. (B)
11. (B)
12. (B)
13. (B)（High-k 則是因 SiO_2 已近 1 nm 不能再薄）
14. 原子層沉積 ALD；高溫 S/D 製程先由 Poly 虛閘承受，之後 ILD0 CMP 露出 Poly → 濕蝕刻挖除 → 填 High-k + 金屬閘 → CMP
15. (D) 應降低 R_{sub}
16. (B) WAT 過代表製程沒問題；CP 不過若因電路設計則屬客戶責任

資料來源：SMT_07_PlanarFET Process 講義（頁碼為講義右下角頁碼）；老師上課逐字稿 9/07、9/14、9/28、10/05。講義 p.57「Metal-2 Interconnect Formation」頁文字與 Via-2 相同，應為講義誤植，M2 流程依 M1 理解即可。