半導體製程｜Ch1 半導體產業導論 考前重點講義

Semiconductor Manufacturing Technology — Introduction to the Semiconductor Industry ｜ 依講義 SMT_01（53 頁）＋ 9/07 課堂逐字稿整理

> 考試資訊（老師課堂公告）：期中考 10/19，範圍到第七章；線上電子化測驗，約 40 題選擇題、題目隨機排列；開卷（可帶投影片講義、筆記、課本），嚴禁使用 AI 工具；需自備筆電／平板並先設定校園 Wi-Fi。→ 開卷選擇題重「觀念＋關鍵數字＋名詞辨識」，本講義也以此為主。

一、一頁速覽（考前 5 分鐘看這頁）

1. 演進主線：真空管(1904 二極 Fleming／1907 三極 de Forest) → ENIAC(1946) → 第一顆電晶體(1947 Bell Labs，鍺、點接觸) → 面接觸 BJT(1951 Shockley) → Kilby 第一個 IC(1958 TI，鍺，飛線) → Noyce 平面製程(1959 Fairchild，矽) → 首款商用 IC(1961) → Intel 創立(1968) → Intel 4004(1971)。

2. 平面製程四支柱：矽取代鍺（熱穩定）＋熱氧化 SiO_2（絕緣/保護）＋微影蝕刻定義區域＋熱擴散摻雜，再以鋁連線取代飛線 → 可自動化量產、可微縮。SiO_2＝「最重要的發現」；單晶矽＝「最重要的發明」。

3. IC 製造 5 階段：晶圓製備 → 晶圓製造(Fab) → 測試/揀選(Test/Sort) → 組裝封裝 → 終測(Final Test)。

4. 晶圓：12 吋＝300 mm、厚約 775 μm；真正有電訊號的只有最上層 5–10 μm（<1%）；封裝前背磨到 <100 μm；12 吋以 Notch 定位；切割道 50–100 μm，上面放測試結構。

5. 摩爾定律：1965「每年加倍」→ 1975 修正「每兩年加倍」；是經驗觀察，不是物理定律。

6. 特徵尺寸 vs 關鍵尺寸(CD)：Feature size＝任何圖形尺寸；CD＝對電性/可靠度/良率最具決定性的最小特徵尺寸（Lg、Gate pitch、Fin pitch、Metal pitch、Contact/Via）。

7. 節點命名：微米時代＝閘極長度 → 90 nm 起改用半間距 → 2011 FinFET(22 nm) 後變成商業代號，不等於任何物理尺寸。每代長寬 ×0.7 → 面積 ×0.5。

8. 電晶體架構：Planar(1 面) → FinFET(3 面，2011) → GAAFET/Nanosheet(4 面，2 nm) → CFET(NMOS/PMOS 上下堆疊)。

9. 五大趨勢：電晶體數↑、單位運算功耗↓（總功耗其實↑）、可靠度↑、單顆電晶體成本↓（近年趨緩）、建廠成本↑（EUV 約 1 億美元）。

10. 產業分工：Fabless(只設計：NVIDIA/AMD/Qualcomm/MediaTek)、Foundry(只製造：TSMC/UMC)、OSAT(封測：ASE/Amkor)、IDM(全包：Intel/Samsung)。良率是晶圓廠第一天條。

二、重點整理

2-1 電子元件發展史

年份	事件	重點／考點
1904	Fleming 真空二極管	燈絲(陰極)加熱放出熱電子 → 被陽極吸引形成電流 → 整流
1907	de Forest 真空三極管	加入柵極(Grid)控制電子流量 → 放大訊號
1946	ENIAC	第一台通用電子數值計算機；約 18,000 根真空管；150 kW、30 噸、170 m²；無儲存程式；鎢絲易燒斷 → 可靠度差
1947	Bell Labs 第一顆電晶體	Shockley、Bardeen、Brattain；高純度鍺＋兩片金箔點接觸；1956 諾貝爾物理獎
1951	Shockley 面接觸電晶體	PNP/NPN 三層結構（BJT）；少數載子注入理論 → 奠定商業化基礎
1958	Jack Kilby（德州儀器 TI）	第一個 IC 原型：1 電晶體＋1 電容＋3 電阻做在同一塊鍺片上；用手焊金線連接＝飛線(Flying wires)；相位移振盪器；2000 諾貝爾物理獎
1959	Robert Noyce（快捷 Fairchild）	平面製程(Planar Technology)，用矽，接近現代 IC 製造
1961	首款商用 IC（Type F）	4 電晶體＋5 電阻，約 $120；NASA 阿波羅計畫大量採購
1968	Intel 創立	Noyce、Moore、Grove；Noyce 被譽為「矽谷市長」
1971	Intel 4004	第一個商用單晶片微處理器；2300 顆電晶體、10 μm PMOS、4 位元、740 kHz、3×4 mm²、16-pin DIP；運算力≈ENIAC




圖1 真空三極管：熱離子陰極放電子、柵極控制流量、陽極收集（p.3）




圖2 1947 點接觸電晶體：塑膠楔＋金箔壓在鍺上，結構脆弱不利量產（p.5）

真空管補充：抽真空是為了避免空氣分子干擾（碰撞散射）電子，真空度約 10^{-3}～10^{-2} torr（1 atm = 760 torr）。
ENIAC 缺點三連：①無儲存程式（手動插拔電纜、轉開關）②可靠度差（鎢絲高溫變細變脆、氧化燒斷，需頻繁更換）③耗電大、體積大，無法普及。




圖3 Kilby 1958 IC：元件在同一鍺片上，但靠「飛線」手焊連接（p.6）




圖4 Noyce 平面製程：氧化層開窗擴散摻雜，Al 導線沉積在 SiO_2 上（p.7）

Kilby vs Noyce 比較（常考）

	Jack Kilby（1958, TI）	Robert Noyce（1959, Fairchild）
基板	鍺 Ge	矽 Si（熱穩定性遠優於鍺，適合高溫）
元件連接	手焊細金線＝飛線（脆弱、易震斷）	熱蒸鍍鋁金屬層連線，表面平整
隔離／保護	—	熱氧化 SiO_2 作絕緣層、保護膜、擴散阻擋
區域定義	—	光學微影＋蝕刻定義主動區，熱擴散摻雜成 p/n 型
意義	證明元件可整合在同一半導體基板上	可自動化、大量生產；確立微縮基礎（改進微影解析度就能做更小）

2-2 積體電路（IC）定義與製造流程

IC 定義：「將大量各式各樣的電子元件有效率且優雅整合在一起的一門藝術」— 把電晶體、電阻、電容等整合在單一半導體基板上，追求小體積、低功耗、高效能、可量產。




圖5 IC 製造 5 階段（p.11）

階段	內容
1. 晶圓製備 Wafer Preparation	長晶（單晶矽棒 ingot）、滾圓、切片、拋光
2. 晶圓製造 Wafer Fabrication	清洗、成膜(layering)、圖案化(patterning)、蝕刻、摻雜 —本課程核心，在 Foundry 無塵室進行
3. 測試/揀選 Test/Sort	針測(probing)每顆 die，標記壞 die（defective die）
4. 組裝與封裝 Assembly & Packaging	沿切割道(scribe line)切開成 die，接線、封裝保護
5. 終測 Final Test	確認 IC 電性與環境測試合格




圖6 晶圓廠製程模組：熱製程、微影、蝕刻/去光阻、植入、介電沉積、金屬化、CMP，以微影為中心反覆循環（p.12）

七大製程區一句話（10/12 上課補充）：晶圓在各區之間循環加工，每完成一層圖案就再進下一輪，直到完工送封測。

- 微影：所有圖案化的起點與核心，把光罩圖案轉到光阻上。蝕刻：以光阻為保護，把圖案轉移到下層材料。
- 熱製程：熱氧化、擴散、退火（修復佈植損傷＋活化雜質），爐管一次處理數十～上百片。
- 離子佈植：像「離子機關槍」，精準控制雜質種類、劑量與深度（P/As → N 型；B → P 型），已取代純熱擴散。
- 薄膜沉積（CVD：SiO_2、Si_3N_4、多晶矽；PVD 濺鍍：金屬）、金屬化（元件間互連）。
- CMP：多層堆疊後表面起伏會超出微影景深（DOF）無法對焦，CMP 做全域平坦化。

2-3 晶圓的外觀與結構




圖7 晶圓尺寸演進 50→100→125→150→200→300 mm；die＝chip＝microchip；12 吋以 Notch 定位（p.13）

- 尺寸換算：1 inch ≈ 25.4 mm（老師上課用「÷25」快速估算）：2 吋=50 mm、4 吋=100 mm、6 吋=150 mm、8 吋=200 mm、12 吋=300 mm。
- 晶圓變大的好處：可切出的 die 數增加、邊緣浪費比例降低 → 單顆晶片成本下降。

- Die（晶粒）：單一個 IC，又稱 chip、microchip。Notch（缺口）：12 吋晶圓邊緣的小凹槽，給機台辨別方向/對準的參考點。




圖8 晶片的元件與層：基板上一層層堆疊薄膜（p.14）

> 晶圓厚度三個數字：
>
> - 加工如同蓋大樓：在基板上一層一層堆疊薄膜（又稱薄膜工程）；地基（底層）錯了，上面全部失效。
> - 電路只在最上層 5–10 μm，佔厚度 <1%；其餘 99% 純矽幾乎不參與工作。
> - 12 吋晶圓厚約 775 μm（<1 mm）：半徑越大越容易彎曲 → 需厚度提供機械支撐，抵抗大量熱循環與化學處理而不破裂。
> - 封裝前用鑽石砂輪背磨(Backside Grinding)到 <100 μm（利散熱、縮小封裝）。

切割道（Scribe Line）

晶粒之間的公共區域，寬約 50–100 μm，最後被鑽石刀鋸掉。製程中在切割道放測試結構（Test key / PCM）監控製程：

#	測試項目	監控目的
1	電晶體特性（NMOS/PMOS）	閾值電壓 V_{th}、飽和電流 I_{sat}、漏電流
2	電容 C-V 量測	閘極氧化層厚度與品質
3	片電阻（Sheet resistance）	多晶矽/擴散層/金屬線 → 薄膜厚度、摻雜濃度
4	接觸電阻（Contact resistance）	不同導電層連接點阻值 → 蝕刻與填充品質
5	疊對精度標靶（Overlay mark）	上下層光罩對準精度，層間沒有偏移
6	關鍵尺寸控制（CD target）	線寬/間距 → 曝光或蝕刻是否過度




圖9 針測晶圓；(a) 測試晶粒 (b) 測試結構放在切割道上（p.15）

WAT 與 CP：兩道測試、兩種責任（10/12 上課補充）

	WAT（Wafer Acceptance Test） = PCM（Process Control Monitor）	CP（Chip Probe / Die Sort，晶片針測）
測哪裡	切割道上的測試圖案（Test pattern / Test key）	每一顆 die：探針卡（Probe card）接觸晶粒周圍 Pad，由 Tester 送測試向量
測什麼	V_{th}、I_{on}/I_{off}、崩潰電壓、片電阻 R_s、接觸電阻、氧化層/介電層厚度、漏電 → 製程參數是否在管制規格內	完整邏輯與功能測試；壞 die 標記（Inking 或電子 wafer map），不送封裝以免浪費
時機	關鍵製程段落、晶圓出廠前	WAT 通過之後
意義	代工廠向客戶收費的結案依據：WAT 合規 = 製造流程無誤，客戶就要付錢	判斷晶片功能好壞的最終依據

責任釐清：若 CP 大量失效但 WAT 完全合格 → 責任通常歸設計端（時序裕度不足、雜訊、設計規則考量不周）；WAT 是製造與設計之間劃分技術責任與商務談判的界線。

2-4 整合規模與實例晶片

Circuit Integration	Industry Time Period	Number of Devices per Chip
Small scale integration (SSI)	Early 1960s	2 to 50
Medium scale integration (MSI)	1960s to Early 1970s	50 to 5,000
Large scale integration (LSI)	Early 1970s to Late 1970s	5,000 to 100,000
Very large scale integration (VLSI)	Late 1970s to Late 1980s	100,000 to 10,000,000
Ultra large scale integration (ULSI)	1990s to present	> 10,000,000

圖10 整合規模分類（p.16）

- 學術界曾提出 GSI（Giga Scale Integration）：單晶片 > 10 億顆電晶體。現在高階晶片如 NVIDIA H100 約 800 億顆，遠超 GSI。
- 現今業界 VLSI／ULSI 多泛指大規模 IC 技術，不再嚴格對應數量級。

晶片	製程	電晶體數	晶粒尺寸	備註
Intel Core i9-13900K (2022)	Intel 7	約 58 億	23.8 × 10.8 mm	24 核（8P+16E）；封裝體 37.5×45 mm，die 藏在金屬蓋下
NVIDIA AD102 (2022)	TSMC 4N（5 nm 級）	約 763 億	24 × 25.3 mm（約 608 mm^2）	RTX 4090 核心；GPU 電晶體數遠大於 CPU

2-5 摩爾定律與微縮




圖11 摩爾定律：微處理器電晶體數約每兩年加倍（縱軸對數）（p.19）

> Moore's Law：1965 年 Gordon Moore 提出「IC 上可容納的元件數每年增加一倍」，1975 年修正為每兩年增加一倍。
> 老師強調：這是根據產業數據歸納的經驗趨勢，不是嚴格推導的物理定律。在晶粒面積受限下要增加功能，唯一途徑就是把電晶體微縮。

2-6 特徵尺寸、關鍵尺寸與技術節點

	特徵尺寸 Feature Size	關鍵尺寸 Critical Dimension (CD)
定義	晶片上任何幾何圖形的物理尺寸（金屬線寬、溝槽深度、圖案面積…）	對元件電性、可靠度或良率最具決定性的最小特徵尺寸
範圍	廣（所有尺寸）	窄（最關鍵的那幾個）

常見 CD（5 個）：① Planar MOSFET 多晶矽閘極長度 L_g（最經典）② 閘極間距 Gate Pitch ③ FinFET 鰭片高度、Fin Pitch ④ Interconnect 最小金屬間距 Metal Pitch ⑤ Contact / Via 孔徑。




圖12 Planar 與 FinFET 結構；右：間距(pitch)＝一個週期，半間距＝pitch/2（p.20）

> 為什麼看「間距」而不是「線寬」？老師說：間距(pitch)＝從一個圖案起點量到下一個圖案起點的週期距離，才真正反映單位面積的整合密度；只縮線寬而間距沒縮，密度並沒有提升。

技術節點（Technology / Process Node）命名演變

時代	節點名稱代表什麼
微米時代	直接等於電晶體閘極長度（如 0.35 μm、0.18 μm）
奈米時代（90 nm 起）	閘極長度不足以代表整合度 → 改採半間距（Half Pitch）
FinFET 後（2011, 22 nm 起）	變成「商業代號」，不再代表任何物理結構的真實尺寸

- 各廠命名標準不一，無法直接比：Intel 10 nm ≈ 100 MTr/mm² ≈ TSMC 7 nm。
- 現在的節點粗略代表：①密度增量（同面積電晶體數提升%）②效能曲線（同功耗頻率↑或同頻率功耗↓）③架構代次（如 2 nm 對應 GAA/Nanosheet）。
- 媒體說「2 奈米＝線寬 2 奈米」在物理上是錯的；真實尺寸需用 TEM 切片量測。

表 1.2　英特爾技術節點及其特徵尺寸

技術節點	22nm	14nm	10nm
鰭片間距 (nm)	60	42	34
電晶體閘距 (nm)	90	70	54
最小金屬間距 (nm)	80	52	36

圖13 Intel 節點實際尺寸：22 nm 節點的 fin pitch 60、gate pitch 90、metal pitch 80 nm，皆遠大於 22（p.21）




圖14 節點演進：每代約 ×0.7，兩代 ×0.5；微米→奈米(FinFET)→埃米(GAAFET)時代（p.22）

> 0.7 倍規則：長、寬各縮 0.7 倍 → 面積 0.7×0.7 = 0.49 ≈ 0.5，面積減半 ⇒ 同面積電晶體數約 2 倍（呼應摩爾定律）。例：90 nm → 65 nm。

2-7 電晶體架構演進




圖15 PlanarFET(pre 2011) → FinFET(2011) → GAAFET(2023) → CFET(2032?)（p.24）

架構	閘極包覆通道	特徵
Planar FET	1 面（上方）	電流在矽表面水平流動；微縮後短通道效應、漏電嚴重
FinFET（2011 起；TSMC 約 16 nm 導入）	3 面	通道如魚鰭垂直立起，提高閘極控制力、抑制短通道效應
GAAFET（Gate-all-around）	4 面（全包）	通道改為奈米線/奈米片(Nanosheet)；TSMC 2 nm 採用
CFET（Complementary FET）	—	NMOS 與 PMOS 上下堆疊，垂直整合 CMOS，省平面面積

製程演進與市場現況（10/12 上課補充）

- 市場比例：全球 IC 約 70–80% 仍用平面電晶體（成熟製程：車用、電源、工控、感測），FinFET 約 10–20%，GAAFET < 5%。
- 1980–90 年代的限制：沒有 CMP → 表面起伏累積，金屬連線最多約兩層；隔離用 LOCOS（鳥嘴效應吃掉面積）；平坦化靠 BPSG 高溫再流動（800–1000 °C）；水平式爐管、蒸鍍鋁、濕式蝕刻為主。閘極由鋁改為多晶矽（鋁耐不住後續高溫退火）；離子佈植逐步取代熱擴散。
- 黃金十年（0.8 → 0.18 μm）12 項技術躍進：① 磊晶晶圓 ② STI 取代 LOCOS ③ 側牆 Spacer（做 LDD）④ Salicide（$TiSi_2$）⑤ 光源 I-line 365 nm → KrF DUV 248 nm ⑥ 全面改用正光阻（負光阻會溶脹）⑦ Stepper + Track 連線 ⑧ 電漿乾蝕刻取代濕蝕刻 ⑨ 垂直式爐管（佔地小、氣流均勻、污染少）⑩ RTP 快速熱處理 ⑪ DC 磁控濺鍍 ⑫ CMP（多層金屬的最關鍵推手）。
- 0.18 μm（約 1990 年代末–2000 年代初）是經典平面 CMOS 代表，4–6 層金屬；之後 RC 延遲成為瓶頸 → 改用銅導線 + Low-k（雙大馬士革）。

2-8 半導體產業、標準與供應鏈




圖16 以晶片製造商為核心：左為基礎建設（標準、設備、廠務、材料、量測、人才），右為應用與 EMS/OEM/ODM（p.25）

SEMI 標準（Semiconductor Equipment and Materials International）

目的：促進全球供應鏈產品互通性、提升製造效能與技術創新。

代號	類別	內容
M1	Materials 材料	矽晶圓物理特性、表面平整度（例：6 吋直徑 150 ± 0.2 mm、中心厚度 625 ± 15 μm）
E4/E5/E30	Equipment 設備	SECS/GEM：設備連線、自動化控制、資訊流
S2/S8	Safety 安全	廠房安全、化學防護、工安
T7	Traceability 追溯	晶圓 ID 刻印、產品追溯
F1	Facilities 廠務	廠房設施、氣體管道規格

設備商（Vendor）— 記龍頭就好

公司	主力	關鍵記憶點
ASML	微影	全球唯一 EUV 供應商；EUV 約 1 億美元，High-NA EUV 3.8 億美元以上
Applied Materials	沉積、蝕刻、離子佈植	全球最大半導體設備商，產品線最廣
Tokyo Electron (TEL)	塗佈/顯影(Track)、蝕刻、熱處理	日本龍頭；塗佈顯影機壟斷地位
Lam Research	蝕刻、沉積、清洗	蝕刻領先者（3D NAND）
KLA	檢測與量測	晶圓缺陷檢測、製程控管
ASM International	ALD	全球 ALD 市佔第一
DISCO	切割(Dicing)、研磨(Grinding)	幾乎所有晶片切片都用它
Advantest / Teradyne	自動化測試設備 ATE	測試雙雄
Lasertec	EUV 光罩檢測	EUV 空白光罩檢測 100% 市佔
ZEISS / TRUMPF	光學鏡頭 / 雷射光源	ASML 鏡頭 / 雷射光源的唯一供應商
Daifuku、Muratec	AMHS 自動化物流	天車 OHT、晶圓盒傳輸

廠務設施（Facility & Utilities）

- 環境控制：潔淨度、微粒、溫度、濕度、氣壓、振動、靜電。
- 建築與氣流：垂直層流，天花板風機濾網組(FFU)送風、通孔地板回風，迅速帶走微粒。
- 供給系統：高純度氣體、化學品、超純水(UPW)、高真空。
- 自動化物流：高架天車(OHT)載運晶圓盒(FOUP)，無人化傳輸（避免人員搬運碰撞破片）。
- 安全防護：劇毒氣體/化學品洩漏偵測與自動斷絕警報（如含砷、磷氣體）。

材料與化學品（p.32）

類別	例子
晶圓基板	Si、SiC、藍寶石、GaAs、InP
金屬靶材(PVD)	Cu、Al、Ti、Ta
薄膜源材料	SiH_4、TEOS、WF_6
大宗氣體	N_2、H_2、O_2、Ar
佈植（摻雜）氣體	AsH_3、B_2H_6、PH_3（劇毒）
氣態蝕刻劑	CF_4、Cl_2、HCl、HBr、CO
液態蝕刻劑	HF、H_2O_2、H_2SO_4、HCl、H_3PO_4
光阻與顯影劑	DNQ/Novolac、Xylene、TMAH
研磨漿(CMP slurry)	Al_2O_3、SiO_2 懸浮液、超純水

晶圓供應商：信越 Shin-Etsu（全球第一）、SUMCO（第二）、環球晶 GlobalWafers（台灣龍頭，母公司中美晶）；SOI 晶圓：Soitec。光罩：Toppan、DNP、台灣光罩；HOYA 壟斷 EUV 光罩基板。氣體：Linde（全球最大）、Air Liquide；Stella Chemifa 壟斷高純度 HF。

2-9 晶圓製造五大趨勢

趨勢	重點
1. 每晶片電晶體數 ↑	依摩爾定律持續增加
2. 晶片功耗 ↓	指「單位運算功耗」下降；高階 IC 總功耗其實在上升
3. 可靠度 ↑	長期失效率(PPM)逐年下降（見下方定義）
4. 晶片價格 ↓	每顆電晶體平均成本下降；近年先進製程太貴，下降趨緩甚至持平
5. 建廠成本 ↑	EUV 一台約 1 億美元；高純度材料與稀有元素（釕、鉿、鈷）；深地基＋主動防震；EUV 耗電大需大型冷卻水與配電




圖17 元件尺寸與價格的相對值隨年代下降（對數座標）：真空管 → 電晶體 → MSI/LSI/VLSI/ULSI（p.39）

品質 vs 可靠度（易混）：

- 品質(Quality)：產品交貨時的完好率。
- 可靠度(Reliability)：元件/系統在特定時間、特定環境下成功執行特定功能的機率；關注生命週期（5–10 年）持續運作能力。
- 失效(Failure)不一定是物理毀損（冒煙、燒毀）；性能偏離規格（CPU 頻率低於標稱、位元錯誤率過高）就算失效。
- 量化指標：MTBF（平均失效間隔時間）、MTTF（平均失效前時間/平均損壞時間）。

2-10 晶圓廠生產力與 KPI




圖18 晶圓在微影、植入、擴散、蝕刻、薄膜、金屬化等 Production Bay 間反覆移動（Wafer Moves），會有 Rework、Scrap（p.41）

KPI	定義
生產週期 Cycle Time	一片晶圓從投入第一道工序到完工出廠的總天數（老師：一般約 3 個月）
投片量 Wafer Starts	投入第一道工序的空白晶圓數
出線量 Wafer Outs	完成所有工序、通過測試出廠的晶圓數 = Wafer Starts − Wafers Scrapped
晶圓良率/出線率 Line Yield	順利完成所有工序、沒有破片或嚴重瑕疵的晶圓比例
晶粒良率 Die Yield	每片晶圓上功能完全正常、可賣的 die 比例
缺陷密度 Defect Density	每 cm^2 晶圓上的微塵或物理缺陷數
月產能 WPM	每月產出晶圓總數（另：WPH = 機台每小時處理片數，Throughput）
Cost per Wafer / ASP / Gross Margin / CapEx	每片製造成本／平均售價／毛利率／資本支出（設備、廠房投資）

2-11 產業分工：Fabless / Foundry / OSAT / IDM




圖19 半導體產業價值鏈：設計（EDA 工具 & 矽智財）→ 晶圓代工 → 封裝 → 測試，兩側為設備與材料（p.44）

模式	做什麼	代表公司
Fabless 無晶圓廠 IC 設計	只做設計、研發、銷售；製造與封測都委外，掛自己品牌賣	NVIDIA、AMD、Qualcomm、MediaTek、Broadcom
Foundry 晶圓代工	接受 Fabless 委託，用光罩把設計轉移到晶圓上，做出未切割的晶圓；只做製造 → 避免與客戶利益衝突	TSMC（全球市佔 >65%）、UMC
OSAT 委外封裝測試	把晶圓切成 die、封裝保護、引出腳位、測試	ASE 日月光、Amkor
IDM 整合元件製造商	設計、製造、封測、銷售全包（垂直整合）	Intel（最代表）、Samsung（也有代工部門）、TI

- 上游設計需要 EDA 工具（Synopsys、Cadence、Siemens EDA）與矽智財 IP（如 Arm）。
- DRAM 三大：Samsung、SK Hynix、Micron；AI 伺服器帶動 HBM 需求暴增，排擠一般 DDR 產能、推升記憶體價格。

三、⭐ 老師上課特別強調

本章老師沒有逐題說「這會考」，以下是逐字稿中老師**花最多時間講解、反覆說明或明確下結論**的地方；開卷選擇題最容易從這裡出。

⭐ 1. 節點名稱 ≠ 實際尺寸（花了約 20 分鐘講 CD 與節點）

- 微米時代＝閘極長度；90 nm 起＝半間距；2011 FinFET 後＝商業代號。
- Intel 22 nm 實測：fin pitch ≈ 60 nm、gate pitch ≈ 90 nm、metal pitch ≈ 80 nm，**都比 22 大**。「2 奈米製程＝線寬 2 奈米」是錯的。
- Intel 10 nm 密度（約 1 億顆/mm²）≈ TSMC 7 nm，數字吃虧 → 後來業界重新調整命名。
- 0.7 × 0.7 ≈ 0.5：每一代面積減半、密度約 2 倍。

⭐ 2. 看「間距 Pitch」才看得出密度

Pitch 是從一個圖案起點到下一個起點的週期距離；只縮線寬不縮間距，密度沒有提升。

⭐ 3. 平面製程（Planar Technology）是現代 IC 的基礎

矽取代鍺、熱氧化 SiO_2、微影蝕刻開窗＋擴散摻雜、鋁金屬化取代飛線 → 電路平坦、可靠、可自動化量產、可微縮。Kilby 證明「可以整合」，Noyce 讓它「可以量產」。

⭐ 4. 晶圓「蓋大樓」比喻與厚度數字

真正工作的只有表層 5–10 μm（<1%）；12 吋厚 775 μm 是為了機械支撐、耐熱循環；封裝前背磨到 <100 μm。

⭐ 5. 切割道上的測試結構（6 項）

V_{th}/I_{sat}/漏電、C-V（氧化層）、片電阻、接觸電阻、疊對(Overlay)標靶、CD 量測。老師用「城市街道」比喻切割道。

⭐ 6. 「良率是晶圓廠第一天條」

Die yield 只有 50% 就是「做一片賠一片」；良率沒達標就不能量產，之後才談降成本、產能、毛利、CapEx。

（9/28 課再延伸：不同角色算法不同 — 代工廠看合格 die ÷ 總 die；矽晶圓廠看合格出貨片數 ÷ 晶棒切下總片數；OSAT 看封測合格晶片 ÷ 上游交付良品 die。）

⭐ 7. 趨勢的「陷阱字」

- 功耗下降指的是**單位運算功耗**，高階晶片**總功耗是上升**的。
- 電晶體成本下降**近年趨緩**；建廠成本（CapEx）**急遽攀升**，廠內耗電除機台外，空調/無塵室恆溫恆濕也佔很大比例。
- 品質＝交貨時好不好；可靠度＝用多久還好（機率）；失效＝偏離規格就算。

⭐ 8. ENIAC 的缺點 → 為什麼需要電晶體

無儲存程式、真空管鎢絲易燒斷（約兩三天就要停機更換）、耗電 150 kW、30 噸。點接觸電晶體又太脆弱 → 1951 面接觸 BJT 才能量產。

⭐ 9. Fabless / Foundry / OSAT / IDM 的分工

Foundry 只做製造是為了「不跟客戶搶生意（避免利益衝突）」；IDM 全包，但先進製程太貴，部分 IDM 也把製造外包給代工廠。

⭐ 10. WAT 是代工廠的「結案依據」（10/12 上課補充）

WAT/PCM 量切割道測試圖案（V_{th}、I_{on}/I_{off}、片電阻、接觸電阻、膜厚），合格客戶就要付錢；CP 用探針卡測每顆 die 的功能。CP 大量失效但 WAT 合格 → 通常是設計端的責任。另：全球 IC 約 70–80% 仍是平面電晶體。

四、名詞對照表

英文	中文	一句話定義
Vacuum Tube	真空管	以熱電子在真空中流動做整流（二極）或放大（三極）的元件
Point-contact Transistor	點接觸電晶體	1947 Bell Labs，金箔觸點壓在鍺上，第一顆電晶體
BJT (Bipolar Junction Transistor)	雙極性接面電晶體	PNP/NPN 三層結構的面接觸電晶體（1951）
Integrated Circuit (IC)	積體電路	把大量電子元件整合在同一半導體基板上
Flying wires	飛線	Kilby IC 中手焊連接元件的金線，脆弱
Planar Technology	平面製程	以氧化、微影、擴散、金屬化在平面晶圓上製作 IC 的方法
Wafer	晶圓	單晶矽切成的圓形薄片，IC 的基板
Die / Chip / Microchip	晶粒／晶片	晶圓上的單一個 IC
Notch	缺口	12 吋晶圓邊緣辨別方向的小凹槽
Scribe Line	切割道	die 之間 50–100 μm 的區域，放測試結構、最後被鋸掉
Test key / PCM	測試鍵／製程監控結構	放在切割道上監控製程的電性/尺寸測試圖形
Backside Grinding	背面研磨	封裝前把晶圓背面磨薄到 <100 μm
SSI/MSI/LSI/VLSI/ULSI/GSI	小/中/大/超大/極大/十億級整合	依單晶片元件數分類的整合規模
Moore's Law	摩爾定律	晶片元件數約每兩年加倍的經驗趨勢
Feature Size	特徵尺寸	晶片上任何幾何圖形的物理尺寸
Critical Dimension (CD)	關鍵尺寸	對電性、可靠度、良率最具決定性的最小特徵尺寸
Gate Length (L_g)	閘極長度	沿通道方向的閘極寬度，最經典的 CD
Pitch / Half Pitch	間距／半間距	相鄰圖案的週期距離／其一半
Technology / Process Node	技術／製程節點	製程世代名稱，現為商業代號
FinFET	鰭式場效電晶體	通道如鰭立起，閘極包 3 面
GAAFET / Nanosheet	環繞閘極電晶體／奈米片	閘極 4 面完全包圍通道
CFET	互補式場效電晶體	NMOS 與 PMOS 上下堆疊
SEMI	國際半導體產業協會	制定設備、材料等產業標準（M/E/S/T/F）
SECS/GEM	設備通訊標準	SEMI E 系列，機台連線與自動化控制
AMHS / OHT / FOUP	自動物料搬運／天車／前開式晶圓傳送盒	晶圓廠內無人化晶圓運送系統

UPW	超純水	製程與清洗用的超高純度水
Reliability	可靠度	特定時間、環境下成功執行功能的機率
MTBF / MTTF	平均失效間隔／平均失效前時間	量化可靠度的指標
Cycle Time	生產週期	晶圓從投片到出廠的總時間（約 3 個月）
Wafer Starts / Wafer Outs	投片量／出線量	投入／完成出廠的晶圓數
Line Yield / Die Yield	晶圓出線率／晶粒良率	完好晶圓比例／合格 die 比例
Defect Density	缺陷密度	每 cm^2 的缺陷數
WPM / WPH / Throughput	月產能／每小時片數／產出率	產能指標
CapEx	資本支出	購買設備、建廠、升級技術的投入
Fabless	無晶圓廠 IC 設計公司	只設計不製造（NVIDIA、MediaTek）
Foundry	晶圓代工廠	只製造不設計（TSMC、UMC）
OSAT	委外封裝測試廠	Outsourced Semiconductor Assembly and Test（ASE、Amkor）
IDM	整合元件製造商	設計＋製造＋封測全包（Intel）
EDA / SIP	電子設計自動化／矽智財	IC 設計軟體／可授權的電路模組（如 Arm）
WAT	晶圓允收測試	Wafer Acceptance Test（又稱 PCM），量測切割道測試結構；代工廠收費的結案依據
CP (Chip Probe)	晶片針測	WAT 後以探針卡逐顆測 die 功能，壞 die 標記不送封裝
Metrology / Inspection	量測／檢測	量尺寸、膜厚等參數／找缺陷
HBM	高頻寬記憶體	AI 晶片需要的堆疊式高頻寬 DRAM

五、重要數字與公式

項目	數值
真空管真空度	10^{-3} ~ 10^{-2} torr（1 atm = 760 torr）
ENIAC	~18,000 真空管、70,000 電阻、10,000 電容、6,000 繼電器；150 kW、30 噸、170 m^2
Kilby IC	1 電晶體 + 1 電容 + 3 電阻；鍺片長約 1.1 cm、寬 <0.2 cm
首款商用 IC（1961, Type F）	4 電晶體 + 5 電阻；約 $120；直徑約 0.4 吋
Intel 4004（1971）	2300 電晶體、10 μm PMOS、4-bit、740 kHz、3×4 mm^2、16-pin DIP
晶圓尺寸	1 inch ≈ 25.4 mm；12 吋 = 300 mm
12 吋晶圓厚度	≈ 775 μm（背磨後 < 100 μm）
主動電路層	5–10 μm（<1% 厚度）
切割道寬	50–100 μm
SEMI M1 6 吋晶圓	直徑 150 ± 0.2 mm，中心厚度 625 ± 15 μm
整合規模	SSI 2–50 | MSI 50–5,000 | LSI 5,000–100,000 | VLSI 10^5–10^7 | ULSI >10^7 | GSI >10^9
電晶體數實例	i9-13900K ≈ 58 億；AD102 ≈ 763 億；H100 ≈ 800 億
摩爾定律	1965 每年 ×2 → 1975 每兩年 ×2
節點微縮	每代線性 ×0.7 → 面積 ×0.49 ≈ 0.5 → 密度 ×2
Intel 10 nm 密度	≈ 100 MTr/mm^2（≈ TSMC 7 nm）
EUV 曝光機	約 1 億美元；High-NA EUV 3.8 億美元以上
可靠度關注期間	產品生命週期 5–10 年
Cycle Time	約 3 個月

公式：

- Production Cycle Time = (Wafer Out 日期時間) − (Wafer Start 日期時間)
- Wafer Outs = Wafer Starts − Wafers Scrapped
- 晶圓出線率 Line Yield = Wafer Outs ÷ Wafer Starts × 100%
- 晶粒良率 Die Yield = 合格 die 數 ÷ 晶圓上總 die 數 × 100%
- 面積縮放：$(0.7)^2 \approx 0.49 \approx 0.5$

註：講義 p.41 原式寫成 (Start) − (Out)，依定義「從投片到出廠的時間」應為 Out − Start，作答時以概念為準。

六、自我檢測（答案在最後）

1. 世界上第一個積體電路（1958）由誰製作？使用什麼基板？
   (A) Noyce，矽 (B) Kilby，鍺 (C) Shockley，鍺 (D) Kilby，矽

2. 下列何者不是 Noyce 平面製程的要素？
   (A) 熱氧化形成 SiO_2 (B) 光學微影與蝕刻 (C) 手工焊接金線連接元件 (D) 熱擴散摻雜

3. 1947 年第一顆電晶體的類型與材料為何？
   (A) 面接觸、矽 (B) 點接觸、鍺 (C) MOSFET、矽 (D) 點接觸、矽

4. 12 吋晶圓厚度約 775 μm，但真正有電訊號的區域約多厚？
   (A) 0.5–1 nm (B) 5–10 μm (C) 100 μm (D) 300 μm

5. 關於摩爾定律，何者正確？
   (A) 是嚴格的物理定律 (B) 1975 年修正為每兩年元件數增加一倍 (C) 指晶片功耗每兩年減半 (D) 由 Robert Noyce 提出

6. 「對元件電性表現、可靠度或良率最具決定性的最小特徵尺寸」稱為？
   (A) Feature size (B) Critical dimension (C) Technology node (D) Scribe line

7. 自 2011 年 FinFET（22 nm）導入後，製程節點名稱代表什麼？
   (A) 閘極長度 (B) 半間距 (C) 金屬線寬 (D) 商業代號，不代表任何真實物理尺寸

8. 若長寬各縮小為 0.7 倍，面積約變為原來的？
   (A) 0.7 倍 (B) 0.5 倍 (C) 0.35 倍 (D) 0.25 倍

9. 閘極「完全包圍通道四面」的電晶體架構是？
   (A) Planar FET (B) FinFET (C) GAAFET (D) CFET

10. 下列何者不是切割道上測試結構的用途？
    (A) 量測 V_{th} 與漏電流 (B) C-V 監控閘極氧化層 (C) 疊對精度標靶 (D) 提供最終產品的運算核心

11. 晶片功耗下降的趨勢，正確解讀為？
    (A) 高階 IC 總功耗逐年下降 (B) 單位運算功耗下降，但高階 IC 總功耗上升 (C) 電晶體數量減少 (D) 無塵室耗電下降

12. 「產品在交貨時的完好率」是指？
    (A) 可靠度 (B) 品質 (C) MTBF (D) Die yield

13. 若投片 1000 片，報廢 50 片，則 Wafer Outs 與晶圓出線率分別為？

14. 只做晶片設計、委外製造與封測的公司稱為？TSMC 屬於？Intel 屬於？ASE 屬於？

15. SEMI 標準中 M1、E30(SECS/GEM)、T7 各規範什麼？

16. （簡答）比較 Kilby 與 Noyce 的 IC，說明為何平面製程能讓 IC 大量生產。

17. （簡答）為何 12 吋晶圓需要約 775 μm 厚度？封裝前又為何要背磨？

18. （10/12 補充）某晶圓的 WAT 參數全部合格，但 CP 測試大量晶粒功能失效，責任通常歸屬？
    (A) 代工廠製程失控 (B) 設計端電路設計瑕疵 (C) 封測廠 (D) 矽晶圓供應商

19. （10/12 補充）1980–90 年代多層金屬連線難以超過兩層，最主要缺少哪項技術？
    (A) 離子佈植 (B) 多晶矽閘極 (C) CMP 化學機械研磨 (D) 正光阻

自我檢測解答

題	答案與說明
1	(B) Jack Kilby，德州儀器，鍺片，用飛線連接。
2	(C) 手焊金線（飛線）是 Kilby 的做法；平面製程以鋁金屬層連線。
3	(B) 點接觸式、高純度鍺；1951 Shockley 才發展面接觸 BJT。
4	(B) 5–10 μm，佔晶圓厚度 <1%。
5	(B) 1965 Gordon Moore 提出每年加倍，1975 修正為每兩年；是經驗觀察。
6	(B) Critical Dimension（CD）。
7	(D) 微米時代＝閘極長度，90 nm 起＝半間距，FinFET 後＝商業代號。
8	(B) 0.7×0.7 = 0.49 ≈ 0.5，密度約 2 倍。
9	(C) GAAFET（Nanosheet）；FinFET 是 3 面，CFET 是 NMOS/PMOS 上下堆疊。
10	(D) 切割道最後會被鋸掉，測試結構只用來監控製程。
11	(B) 講義特別註明是「單位運算功耗」下降。
12	(B) 品質；可靠度是生命週期內持續運作的機率。
13	Wafer Outs = 1000 − 50 = 950 片；出線率 = 950/1000 = 95%。
14	Fabless；TSMC＝Foundry；Intel＝IDM；ASE＝OSAT。
15	M1：矽晶圓物理特性與表面平整度；E30（SECS/GEM）：設備連線、自動化控制、資訊流；T7：晶圓 ID 刻印、產品追溯。
16	Kilby（鍺、飛線）證明元件可整合在同一基板，但飛線脆弱不能量產。Noyce 用矽（熱穩定）、熱氧化 SiO_2（隔離保護）、微影蝕刻＋擴散定義元件、鋁金屬化連線 → 電路平整、無人工焊點、可靠度高、可自動化批量生產，且改進微影解析度即可微縮。
17	晶圓越大越容易彎曲，需足夠厚度提供機械支撐，承受大量熱循環、化學處理、CMP 與傳送而不破裂；電路只在表層 5–10 μm，因此封裝前背磨到 <100 μm，有利散熱與縮小封裝。
18	(B) WAT 是代工廠收費的結案依據；WAT 合格代表製造合規，CP 失效多歸設計端（時序裕度、雜訊、設計規則）。
19	(C) 沒有 CMP，薄膜起伏層層放大、超出微影景深（DOF），所以 CMP 是多層金屬的關鍵推手。