# Ch7 Planar CMOS Process Flow 平面 CMOS 製程 — 考前重點講義

半導體製程 SMT_07（講義 82 頁）｜期中考 10/19，範圍到第七章結束｜依講義＋老師上課內容（10/05、10/12）整理

✔ 上課進度註記 本章已在 10/05＋10/12 兩週上完全章：10/05 講 Planar／FinFET／GAA 與晶圓廠七大製程區；10/12 從 n-well 一路講到 Pad、鈍化層、WAT/CP，再講 1980–2015 製程演進（LOCOS、BPSG、黃金十年、Al-Cu＋W plug、Cu＋雙大馬士革＋Low-k）。 以下以講義為骨架，標「（10/12 上課）」的是老師補充的原因與講義沒有的內容；其他章節老師講過、與本章相關的內容（氣體、污染、SOI、High-k）也一併標出。 講義末段 Latch-up／Punch-through 專節，10/12 只在雙井、逆向井處順帶提到；2010 後的 HKMG Gate-last 10/12 逐字稿未講到 → 這兩段以講義為主。 期中考：線上選擇題約 40 題、Open material（可帶講義／筆記／課本）、禁用 AI。

## 1. 一頁速覽

1. 平面 CMOS 流程的大方向：雙井 → STI 隔離 → 閘極 → LDD → 側壁 Spacer → S/D 佈植 → 接觸窗（Salicide）→ 局部互連 LI → ILD/Via/W Plug → 金屬層 → 鈍化層 → 測試。前段 FEOL 做電晶體，後段 BEOL 做金屬連線。
2. 每一次「微影」就是一片光罩（Mask）：Mask 1 n-well、2 p-well、3 STI、4 Poly gate、5 n-LDD、6 p-LDD、7 n+ S/D、8 p+ S/D、9 LI、10 Via-1、11 M1、12 Via-2、13 M2、14 Via-3、15 M3。Spacer 回蝕與 Salicide 不需光罩（自對準）。
3. 佈植三件套：先長屏蔽氧化層（防有機汙染、控制投射深度、防通道效應）→ 佈植 → 退火（修復晶格損傷＋活化摻雜）。快速熱退火 RTA 可減少熱積存。
4. STI：墊氧化層（緩衝 $Si_3N_4$ 張應力，防晶圓翹曲）＋ $Si_3N_4$（保護主動區＋CMP 停止層） → 蝕刻淺溝 0.3–0.4 μm → Liner oxide → CVD 填氧化物 → CMP 停在氮化矽 → 熱磷酸去氮化矽。STI 取代了 LOCOS。
5. LDD（輕摻雜汲極）是為了降低熱載子效應；n- 用 As、p- 用 $BF_2$（質量大 → 淺接面）。後來濃度調高，改稱 Source/Drain Extension。10/12：LDD 治標、降 $V_{DD}$ 治本。
6. Salicide（自對準矽化物）：沉積 Ti → 退火成 $TiSi_2$ → 去除未反應 Ti，降低接觸電阻，不需微影。後來改用 NiSi / $CoSi_2$。
7. W Plug 四步：Ti（附著層 glue）→ TiN（擴散阻擋層 barrier）→ W CVD → W CMP。M1 用 Al-Cu(1%)，Cu 原子抗電致遷移；頂部 TiN 作抗反射層。
8. 世代演進：離子佈植取代擴散、Poly gate 取代 Al gate、STI 取代 LOCOS、Cu 取代 Al（必須用大馬士革 Damascene，因 Cu 難乾蝕刻）、Low-k、HKMG（High-k＋金屬閘，Gate-last）、SiGe/SiC 選擇性磊晶 S/D。
9. Latch-up（閂鎖）：寄生 PNP＋NPN 形成正回授 → VDD 到 GND 低阻抗通路。對策：雙井、逆向井、P+ 基板＋P- 磊晶、護環、STI、SOI。
10. Punch-through（擊穿）：S/D 空乏區相碰，閘極失控。對策：高背景濃度、HALO、SOI。
11. （10/12）材料選擇邏輯：孔用 CVD W（填得滿）、線用 濺鍍 Al-Cu（可乾蝕刻）；RC delay → Cu＋Low-k，Cu 不能乾蝕刻且擴散快 → 雙大馬士革＋Ta/TaN；沒有 CMP 就沒有多層金屬。
12. （10/12）WAT（PCM）＝代工廠結案收費依據；WAT 過、CP 不過 → 設計端責任。

## ★ 完整 CMOS（1990–2000, 0.18 μm 世代）製程步驟總表 —— 背流程用

| # | 步驟 | 目的 | 關鍵製程技術（依序） | Mask |
|---|---|---|---|---|
| 1 | 雙井 Twin-well Implants（n-well → p-well） | 定義 PMOS(n-well) 與 NMOS(p-well) 區；分別調濃度使 Vth 對稱、抑制 Latch-up | p- 磊晶層 → 熱氧化 10–20 nm（屏蔽）→ 微影 → 佈植 P（n-well, 2–3 μm）→ 去光阻 → 退火；p-well 用相反圖形光罩佈 B → 退火 → DHF 去氧化層 | #1, #2 |
| 2 | 淺溝隔離 STI | 隔離相鄰電晶體 | 墊氧化層（應力緩衝）→ $Si_3N_4$ 沉積 → 微影 → 蝕刻淺溝 0.3–0.4 μm（10/12：0.3–0.45）→ 去光阻 → Liner oxide → HDP-CVD/SOG 填 $SiO_2$ → CMP 停在 $Si_3N_4$ → 熱磷酸去 $Si_3N_4$ → HF 去墊氧 | #3 |
| 2′ | 額外佈植／逆向井 Retrograde well（講義 p.26、10/12 皆排在 STI 之後） | 抑制 Latch-up、抑制 punch-through、調整 Vth | 熱氧化（防通道效應）→ 不同深度佈植（越深越濃）→ 退火 → 去氧化層 | — |
| 3 | 閘極結構 Gate Structure | 形成閘極氧化層＋多晶矽閘極 | 清洗 → 熱生長 gate oxide 1.5–5.0 nm → Poly-Si ~300 nm → ARC → 微影 → $Cl_2$/HBr 電漿蝕刻（高選擇比，最關鍵）→ 去光阻/ARC | #4 |
| 4 | LDD 佈植 Lightly Doped Drain | 降低熱載子效應 | 微影 → n- LDD（As）；微影 → p- LDD（$BF_2$）；質量大＋表面非晶 $SiO_2$ → 淺接面 | #5, #6 |
| 5 | 側壁間隙壁 Sidewall Spacer | 保護下方 LDD（使 S/D 重摻雜離開閘極邊緣） | CVD 氧化物／氮化物 → 非等向性電漿回蝕 etch back（無光罩） | — |
| 6 | 源/汲極佈植 S/D Implants | 高濃度 → 低電阻，深度大 | 微影 → n+ S/D（As）；微影 → p+ S/D（B）→ RTA（修復＋活化） | #7, #8 |
| 7 | 接觸窗形成 Contact (Salicide) | 降低 S/D 與 Gate 接觸電阻 | PVD Ti → 退火形成 $TiSi_2$ → 化學蝕刻去未反應 Ti（自對準，免微影） | — |
| 8 | 局部互連 Local Interconnect | 連接鄰近電晶體（最底層連線） | $Si_3N_4$（保護元件；10/12：接觸窗蝕刻停止層 CESL）→ PSG（P 捕獲 $Na^+/K^+$）→ CMP → 微影蝕刻 LI 溝 → Ti / TiN / W CVD → W CMP（大馬士革） | #9 |
| 9 | ILD-1 & Via-1（+Plug-1） | 層間絕緣；Via 連接上下金屬 | ILD-1 CVD (800 nm) → CMP → 微影 → 蝕刻通孔 → Ti / TiN / W → W CMP | #10 |
| 10 | 第一層金屬 M1 | 電晶體間主要導線 | Ti（附著）＋ TiN（阻擋）→ Al-Cu (99%+1%) → TiN（抗反射＋頂蓋）→ 微影 → 金屬蝕刻 | #11 |
| 11 | ILD-2 & Via-2（+Plug-2） | 同上 | Gap fill → ILD-2 CVD → CMP → 微影蝕刻 Via-2 → Ti / TiN / W → W CMP | #12 |
| 12 | 第二層金屬 M2 | 同 M1 | 重複 M1 流程 | #13 |
| 13 | M3 → 鈍化層 Passivation | 多層互連；保護晶片 | Via-3/M3⋯重複；最上層 $Si_3N_4$ 鈍化層（防濕氣、刮傷、污染）＋ ILD6 氧化層（緩解氮化層應力） | #14, #15⋯ |
| 14 | Bond Pad 與測試 | 開出焊墊、電性測試 | WAT／PCM（切割道 Test Key，製程參數）→ CP（探針卡測每顆 Die，挑 Good Die） | — |

口訣：井 → 隔 → 閘 → 淡 → 牆 → 濃 → 矽化 → 局連 → (介電/孔/塞/金屬)×N → 鈍化 → 測。講義第 11 頁剖面圖上 ①～⑭ 就是這 14 步。





圖 1　CMOS 完整剖面與 14 個製程步驟位置（講義 p.11）

# 2. 重點整理（依製程順序）

## 2.0 背景：晶圓廠七大製程區 & Planar / FinFET

| 製程區 | 做什麼 |
|---|---|
| 加熱／擴散區（爐管） | 氧化、熱摻雜、退火、CVD；石英或 SiC 圓柱腔體 |
| 黃光／微影區 | 光阻塗佈→曝光→顯影→烘烤；光阻怕 UV 所以用黃光；Track＋曝光機（Stepper/Scanner） |
| 蝕刻區 | 移除未受光阻保護的材料；圖案化蝕刻、整面剝除、去光阻 |
| 離子佈植區 | B、P、As 打入特定區；精確控制深度與濃度（井、S/D） |
| 薄膜區（CVD/PVD） | $SiO_2$、$Si_3N_4$、金屬膜；用於絕緣、鈍化、導電 |
| 拋光區（CMP） | 化學蝕刻＋機械研磨 → 平坦化 |
| 測試 | WAT、CP |





圖 2　Planar FET（左）vs FinFET（右）（p.3）

- Planar：通道平鋪在基板，閘極只控一面。
- FinFET：通道立起像魚鰭，閘極三面包覆（「單手按壓」→「三面環抱」），可徹底關斷、降待機功耗；加高鰭片即增加等效寬度，不增加面積。
- GAA（Nanosheet）：閘極四面包覆。

講義的微影簡化：之後圖示直接顯示「塗光阻→曝光（正光阻）→顯影＋硬烤」後的結果。光阻流程：塗佈→軟烤→曝光→曝光後烘烤 (PEB)→顯影→硬烤。

（10/12 上課）晶圓「循環」概念與七大區的另一種分法

- 晶圓在各製程區之間不斷循環：每完成一層圖案/結構就再進下一輪，直到整顆 IC 完工送封測。
- 10/12 列的七大區為：微影、蝕刻、加熱（熱製程）、離子佈植、薄膜沉積（CVD/PVD）、金屬化、CMP——把「金屬化」獨立成一區、沒有把測試列入；10/05 版本（上表）則把 CVD/PVD 與金屬化合併、另列「測試」。（兩次分法不同，考試若問「七大區」以講義/題目選項為準。）
- 薄膜三大功用：絕緣、鈍化（防水氣與金屬離子）、製程輔助阻擋層。CMP 的存在理由：薄膜會繼承底層起伏 → 不平會讓微影景深 DOF 不足、無法對焦。

微影完整六步（10/12 上課）：①基板準備（清洗＋塗 HMDS 增附著）→ ②旋塗光阻（離心力鋪平）→ ③軟烤（趕溶劑）→ ④對準與曝光 → ⑤PEB（減少駐波效應，化學放大光阻完成酸催化反應）→ ⑥顯影＋硬烤（提高抗蝕刻/抗佈植能力）。 光罩邊緣有十字對準記號，須與前層在晶圓上做出的記號重合，否則疊對誤差 Overlay error → 電路報廢。

## Step 1　雙井形成 Twin-well

Mask #1 n-well／#2 p-well





圖 3　n-well：磷佈植（p.13）





圖 4　p-well：硼佈植，光罩與 n-well 相反（p.17）

### n-well 五步

1. p- 磊晶層：品質好、缺陷少（晶圓廠商提供）。
   （10/12）起始為 200 mm（8 吋）CZ 法 $P^+$ 重摻雜基板，上長約 5 μm（一般 1–10 μm）$P^-$ 磊晶；目的是避開 CZ 晶體中的氧析出物／體微缺陷，提供完整晶格給通道區。
2. 熱生長屏蔽氧化層 10–20 nm（乾氧或濕氧），目的：①防光阻有機物汙染磊晶層 ②防佈植過度損傷、控制投射深度 ③避免 Si 原子從表面濺出。
3. 微影（塗佈→軟烤→曝光→PEB→顯影→硬烤）。
4. 離子佈植（磷，深 2–3 μm）→ 去光阻（$O_2$ 電漿灰化＋化學溶劑）。（10/12 說 P 或 As 皆可）
5. 退火：①修復晶格損傷 ②活化摻雜原子。

p-well：第 2 片光罩（與 n-well 相反圖形）→ 佈植硼 → 去光阻 → 退火 → Diluted HF 去除氧化層。

（10/12）兩井共用同一層屏蔽氧化層；退火可每次佈植後各做一次，也可兩井佈完再合併做一次 RTA（省熱積存與成本）。氧化層經多次轟擊已受損、累積雜質 → 必須用 DHF 剝除：$SiO_2 + 6HF \rightarrow H_2SiF_6 + 2H_2O$，DHF 對 Si 選擇比極高，會停在矽表面。

為什麼用雙井而非單井？

單井（1.5 μm 以前）：少一次曝光、便宜；但井濃度須遠高於基板 → NMOS/PMOS 的 Vth 極不對稱。

雙井（次微米）：在低摻雜磊晶層上分別定義 N/P 井 → Vth 可對稱調整，並抑制 Latch-up。

（10/12 舉例）單井：N 型 CZ 基板直接做 PMOS，只開一個 P 井做 NMOS。基板濃度長晶時就固定（如 $10^{16}$ $cm^{-3}$），井要反轉就得高很多（≥$10^{17}$）→ 兩種管子背景濃度懸殊，例如 NMOS +0.5 V、PMOS −0.75 V → 切換延遲不一致、雜訊容限變差、動態功耗增加。雙井可兩邊各自調到 +0.5 V／−0.5 V 對稱，並改善短通道效應與 Latch-up。





圖 5　單井（左，N 型基板上做 P 井）vs 雙井（右，P 磊晶上做 P 井＋N 井）（p.19）

## 離子佈植的通道效應 Channeling & 退火 Annealing

通道效應：離子入射方向對齊晶格 → 幾乎不撞原子核 → 佈植深度大增。解法：

- 傾斜佈植 Tilt ~7°（最普遍、最便宜；10/12 補充：再配合 Twist 扭轉角）
- 預非晶化佈植 PAI：先用重離子 Ge（或 $Si^+$ 自身）打亂晶格；非晶層之後退火再長回單晶
- 遮罩（屏蔽）氧化層：$SiO_2$ 為非晶，離子穿過時方向被隨機打亂
- （10/12 第 4 種）控制晶體切面偏角 Crystal-cut misorientation：讓晶軸本身偏離入射方向

（10/12）微觀圖像：<100> 矽沿某些晶軸看，原子列之間有貫通「孔道」；離子滑進去幾乎不發生大角度庫侖散射 → 摻雜分布（doping profile）失控、接面過深。

退火：修復晶格損傷、活化（雜質進入晶格點取代 Si，形成共價鍵貢獻載子）。

- 爐管退火：時間長（數十分鐘～數小時）、熱積存大 → 雜質過度擴散，破壞短通道需要的淺接面。
- RTP/RTA：鹵素燈加熱單片，升溫 >150 °C/s（10/12：150–250 °C/s，數秒內到 >1000 °C 再短暫持溫），避免過大熱積存。

（10/12）修復：佈植產生空位＋間隙矽原子，高溫下以底下完好的單晶為模板重新排列（固相磊晶）。活化：剛植入的雜質多卡在間隙位置、沒有鍵結 → 退火讓它取代 Si 晶格點、與四個 Si 形成共價鍵，多出的電子/電洞才能貢獻導電。





圖 6　通道效應：對齊晶格的離子穿得很深（p.15）

## Step 2　淺溝隔離 STI (Shallow Trench Isolation)　Mask #3





圖 7　STI 蝕刻（p.20）





圖 8　Liner oxide＋CVD 填氧化物（p.23）

### (a) STI Etch

1. 熱生長氧化層 → 應力緩衝層（pad oxide）
2. 沉積 $Si_3N_4$：①保護主動區 ②CMP 停止層
3. 微影

### (c) STI Oxide CMP

1. CMP 平坦化 STI oxide，磨到 $Si_3N_4$ 停（氮化物比氧化物硬）。（10/12）磨到氮化矽時摩擦力/馬達扭矩突增 → 機台偵測到即判定終點停機。

4. 蝕刻淺溝 0.3–0.4 μm（10/12 說 0.3–0.45 μm）→ 去光阻（順序：蝕 $Si_3N_4$ → 蝕 $SiO_2$ → 蝕 Si，電漿乾蝕刻 RIE）

(b) STI Oxide Fill

1. Liner oxide（熱氧化溝底）：提高 $Si/SiO_2$ 介面品質與附著性。（10/12）電漿蝕刻後溝壁是受損矽、滿是懸鍵 → 熱氧化修補並鈍化缺陷、減少漏電；並當密封層，防 CVD 前驅物/雜質滲入矽。
2. CVD 或 SOG 填 $SiO_2$。（10/12）主流是 HDP-CVD：邊沉積邊用 Ar 離子微濺射開口 → 高深寬比溝槽不留空洞 void；SOG 是液態旋塗，屬歷史輔助方案。沉積後表面會複製溝槽起伏 → 需 CMP。

2. 熱磷酸（10/12：約 160–180 °C，對 $Si_3N_4$:$SiO_2$ 選擇比 >30:1～50:1）整面剝除 $Si_3N_4$ → DHF 短暫浸洗去墊氧化層





圖 9　CMP 停在氮化矽後去除氮化矽（p.24）

（10/12 上課）為什麼要「墊氧化層＋氮化矽」雙層？

- LPCVD 高溫沉積的 $Si_3N_4$ 內含很大的張應力 tensile stress；直接長在 Si 上會讓矽晶格破裂、整片晶圓翹曲 warpage。
- 底下先長一層較柔韌的薄熱氧化層（pad oxide）吸收、緩衝界面應力 → 這就是「應力緩衝層」的意思。
- $Si_3N_4$ 之後兩大角色：①主動區保護罩（hard mask） ②CMP 停止層。
- STI 為何取代 LOCOS：LOCOS 有鳥嘴效應 Bird's beak，吃掉主動區面積，次微米不能用（見後面演進）。

考點：$Si_3N_4$ 的兩個角色（保護主動區＋CMP stop）；去 $Si_3N_4$ 用熱磷酸、去 $SiO_2$ 用 HF；STI 在 1990–2000 年取代 LOCOS（LOCOS 用於 1980–1990 的場氧化層）。

## Step 2′　額外佈植：逆向井 Retrograde Well　（講義 p.26，STI 之後）





圖 10　越深越濃（淡→濃）：表層調 Vth、中層抗 punch-through、底層抗 Latch-up（p.26）

步驟：熱氧化（給佈植用，避免通道效應）→ 額外佈植，目的 ①抑制 Latch-up ②抑制 punch-through ③調整 Vth → 退火 → 去氧化層。

（10/12 上課）為什麼要「逆向」？三個目的各在哪一層

- 傳統熱擴散井：表面最濃、越深越淡；現代要反過來（表淡深濃，$N^- \rightarrow N^+ \rightarrow N^{++}$），這種非自然分布只能用多道不同能量的佈植疊出來。
- 底層（深、最濃）→ 抗 Latch-up：形成高濃度埋層，降低井電阻 $R_{well}$，破壞寄生 BJT 導通迴路。
- 中層 → 抗 Punch-through：通道下方埋一層高濃度（anti-punch-through layer），夾住汲極空乏區不讓它橫向伸到源極。
- 表層（最淺、最淡）→ $V_{th}$ 調整佈植：Vth 由閘氧下方極淺處的濃度決定；STI 完成後用極低能量對主動區表層做超淺佈植微調。

## Step 3　多晶矽閘極結構 Poly Gate

Mask #4

1. 晶圓清洗 → 熱生長閘極氧化層 1.5–5.0 nm
2. 沉積 Poly-Si ~300 nm（LPCVD）→ 塗佈/沉積抗反射層 ARC
3. 微影
4. 蝕刻多晶矽（非常關鍵），常用 $Cl_2$ / HBr 以提高選擇比
5. 去光阻與 ARC

（10/12 上課）每一步的「為什麼」

- 清洗＝RCA Clean：去有機物、原生氧化層、重金屬與鹼金屬離子 → DI water 沖洗、烘乾。
- 閘氧用乾氧熱氧化：要承受強電場，崩潰電壓、漏電、介面缺陷要求全廠最高。STI 的 $SiO_2$ 是 CVD 填的，品質等級不同；這次熱氧化時 STI 表面不會再長氧化層。
- ARC 的理由：Poly／金屬反射率高 → UV 反射回光阻造成干涉、駐波效應 → 光阻側壁鋸齒、CD 失真；ARC 吸光消除反射。
- 高選擇比：Poly 蝕刻要垂直，且必須停在超薄閘氧上、不能打穿到基板。
- 佈局上 NMOS 與 PMOS 的閘極常用同一條 Poly 相連（ㄇ字或直條），一個輸入同時驅動一對互補電晶體（反相器）。

為何用 Poly 閘？1980 年代 Poly gate 取代 Al gate，因 Al 不耐高溫製程（佈植後要高溫退火）。





圖 11　閘極氧化→Poly→ARC→蝕刻（p.27）

## Step 4　LDD 佈植 Lightly Doped Drain　Mask #5 n-／#6 p-






圖 12　n- LDD：砷佈植，PMOS 區用光阻擋住（p.29）

- n- LDD：微影 → As 佈植
- p- LDD：微影 → $BF_2$ 佈植
- 目的：降低熱載子效應
- 用質量較大的 As、$BF_2$ + 表面非晶 $SiO_2$ → 淺接面
- （10/12）As 重 → 射程 $R_p$ 短、擴散慢；B 太輕容易打太深（通道效應）→ 改用分子離子 $BF_2^+$，等效質量大、碰撞截面大 → 淺。

熱載子效應 Hot Carrier Effect：電子進入汲極端強電場被加速成高能「熱載子」→ 注入、擊穿閘極氧化層 → Vth 漂移。尺寸縮小使電場 E = V / L 變強。
LDD = 在汲極旁加一段低濃度淺接面，用其電阻吃掉部分電位、降低峰值電場。
後來 VDD 下降，為避免這段消耗太多電壓，濃度往上調 → 不再「lightly」，改稱 Source Drain Extension (SDE)。

（10/12 上課）熱載子物理機制 → 治標 vs 治本

1. 電場集中在哪：導通時 Drain 接 $V_{DD}$、Source 接地，電位差幾乎全落在汲極端的夾止（pinch-off）空乏區 → 這小區域水平電場極強。
2. 產生：電子從 Source 沿反轉層過來，一進汲極高電場區被猛烈加速，動能遠高於晶格熱平衡 → 「熱」載子。
3. 損壞：散射方向隨機，部分熱載子向上越過 $Si/SiO_2$ 能障注入閘氧 → 產生介面陷阱、Vth 漂移、轉導 $g_m$ 下降，最後閘氧永久崩潰。L 縮小而 V 沒跟著降 → E = V/L 暴增。
4. 治標 = LDD：低濃度區電阻較大，依 V = IR 先「吃掉」一部分電壓 → 空乏區兩端壓差變小、峰值電場下降。
5. 治本 = 降 $V_{DD}$：0.35 μm 起通道撐不住 5 V → 降到 3.3 V；0.18 μm 1.8 V、90 nm 1.2 V、28 nm 以下約 0.7–1.0 V（10/12 說法；講義圖為 0.7–0.8 V）。
6. 為何改名 SDE：$V_{DD}$ 降到 ~1 V 以下，高電阻的 LDD 反而吃掉太多驅動電壓 → $I_{on}$ 下降、變慢 → 調高濃度，不再 lightly。SDE 一路沿用到 FinFET、GAA。




| 製程節點 | $V_{DD}$ |
|---|---|
| 1.5 μm | 5.0 V |
| 0.35 μm | 3.3V |
| 0.18 μm | 1.8V |
| 90 nm | 1.2V |
| 65 nm / 45 nm | 1.0V - 1.1V |
| 28 nm 以下 | 0.7V – 0.8V |

圖 13　熱載子示意與各節點 VDD（1.5 μm 5 V → 28 nm 以下 0.7–0.8 V）（p.39）

## Step 5　側壁間隙壁 Sidewall Spacer　無光罩





圖 14　Spacer 沉積＋非等向性電漿回蝕（p.33）




圖 15　Etch back：整面垂直往下蝕，側壁處較厚而留下（p.34）

1. CVD 側壁空間層（氧化物＋氮化物），保護下方 LDD
2. 回蝕 etch back：用非等向性電漿蝕刻移除一定厚度 → 只在閘極側壁留下 spacer（不需微影）

（10/12 上課）Spacer 存在的首要目的＝做出 LDD/SDE：①閘極蝕刻完，先以閘極自對準打淡的 LDD → ②LPCVD 共形沉積介電膜再非等向回蝕：頂部與平面處膜厚＝沉積厚度，剛好蝕光；閘極側面的「垂直方向厚度」等於閘極高度，因此留下弧狀三角 spacer → ③打 $N^+/P^+$ 時 spacer 當遮罩，重摻雜不會打進通道邊緣，LDD 輪廓保留在 spacer 下方（自對準梯度摻雜）。

## Step 6　源/汲極佈植 S/D Implant　Mask #7 n+／#8 p+





圖 16　n+ S/D：砷佈植，spacer 擋住 LDD 區（p.35）

- n+ S/D：微影 → As（高濃度、深度大 → 低電阻）（10/12：As 或 P）
- p+ S/D：微影 → B（高濃度、深度大）（10/12：B 或 $BF_2$）
- 最後 RTA（數秒～數十秒）：修復晶格＋活化
- （10/12）目的：降低 S/D 本體與寄生電阻 $R_s$、$R_d$（片電阻），避免無謂壓降與發熱。做到這裡 FEOL 結束，之後是 BEOL 金屬連線。

比較：LDD＝淡、淺，降熱載子；S/D＝濃、深，降電阻。

## Step 7　接觸窗形成 Contact Formation — Salicide　無光罩（自對準）

1. 濺鍍（PVD）沉積 Ti
2. 退火形成 $TiSi_2$（金屬矽化物 silicide）→ 有效降低接觸電阻率：$Ti + 2Si \rightarrow TiSi_2$
3. 化學蝕刻移除氧化層（STI、spacer）上未反應的 Ti（10/12：如 SPM 硫酸＋雙氧水，只溶金屬、不溶矽化物）

（10/12）為什麼需要矽化物：金屬直接碰矽 → 功函數差形成蕭基能障、接觸電阻高；高溫下 Al–Si 互溶產生 spiking（尖波穿透）毀掉淺接面 → 中間夾一層矽化物變成低阻歐姆接觸。材料演進：$TiSi_2$ → $CoSi_2$ → NiSi（NiSi 耗矽少、反應溫度低）。

Ti 只和裸露的 Si／Poly 反應 → 不需微影就對準 → 自對準 self-aligned；Salicide = Self-Aligned Silicide。





圖 17　Ti 沉積 → 退火成 $TiSi_2$ → 去未反應 Ti（p.40）

## Step 8　局部互連 Local Interconnect (LI)　Mask #9

### LI oxide（ILD0 / PMD, Pre-Metal Dielectric）

1. 沉積 $Si_3N_4$：保護元件區
2. 沉積摻磷矽玻璃 PSG：磷可捕獲鹼金屬離子 $Na^+/K^+$
3. 平坦化（CMP）
4. 微影 → 蝕刻接觸孔與 LI 溝槽





圖 18　LI oxide 形成（p.43）

### LI metal（鎢）

1. PVD Ti → 附著層（adhesion / glue layer）
2. PVD/CVD TiN → 擴散阻擋層（diffusion barrier）
3. W CVD 沉積鎢
4. W CMP 平坦化





圖 19　LI 鎢金屬：Ti/TiN/W → CMP（p.45）

大馬士革製程 Damascene：像大馬士革鋼「把金屬嵌入結構再拋光」——先在介電層蝕刻出圖形 → 填入金屬 → CMP 磨平，留下嵌入式金屬導線。
互連三層級：Local（最底層，連鄰近電晶體，如反相器內部）→ Intermediate（約 M3–M6，模組間）→ Global（最上層，時脈、電源、長距離匯流排）。

（10/12 上課）LI 段補充

- 為何要多層互連：數十億電晶體、面積有限 → 現代晶片需 10–20 層金屬。Global 層（頂部）最厚最寬：降寄生電阻、扛大電流（時脈樹 Clock tree、$V_{DD}/V_{SS}$ 電源網）。
- 減法蝕刻 vs 鑲嵌：傳統＝先鍍整面金屬 → 微影 → 乾蝕金屬 → 再填介電；大馬士革＝先介電 → 蝕溝/孔 → 填金屬 → CMP 磨掉凸出。鑲嵌特別適合難乾蝕刻的金屬（Cu）與垂直插塞。
- 底層 $Si_3N_4$ 的另一個角色：CESL（Contact Etch Stop Layer），接觸孔蝕刻時當終點偵測的停止層，避免蝕穿矽化物。
- 矽玻璃家族：USG（未摻雜）、PSG（摻 P）、BSG（摻 B）、BPSG（B＋P，可高溫 reflow）、FSG（摻 F，Low-k）、OSG（有機碳，Ultra low-k）。
- PSG 為何能擋 $Na^+/K^+$：P 在氧化矽網路中形成陷阱，吸附（gettering）可動鹼金屬離子，不讓它們跑到閘氧造成 Vth 漂移與漏電。
- 接觸孔同時對準到 S、D 的矽化物與 Poly 閘極引出點上的矽化物。
- 為何要 Ti/TiN：W 附著不了 $SiO_2$，且 $WF_6$ 前驅物有侵蝕性 → 先 Ti（附著）再 TiN（阻擋金屬外擴）。CVD-W（$WF_6 + H_2$ 或 $SiH_4$ 還原）階梯覆蓋近 100%，可無縫填滿深窄孔；W-CMP 同時磨掉表面多餘的 W 與 Ti/TiN。

## Step 9–13　ILD / Via / Plug / Metal（BEOL 重複結構）　Mask #10–15





圖 20　ILD-1 沉積 → CMP → 蝕刻 Via-1（p.46）





圖 21　M1：Ti → Al-Cu → TiN → 蝕刻（p.50）

| 步驟 | 流程 | 重點 |
|---|---|---|
| Via-1（Mask #10） | ILD-1 CVD（800 nm）→ ILD-1 CMP → 微影 → 蝕刻通孔 | ILD = 層間介電質；Via 連接金屬層與金屬層 |
| Plug-1 | Ti（附著）→ TiN（阻擋）→ W CVD → W CMP | 與 LI metal 完全相同四步 |
| Metal-1（Mask #11） | Ti + TiN → Al-Cu（99%+1%） → TiN → 微影 → 蝕刻 M1 | Cu 原子增加抗電致遷移；上層 TiN = 抗反射層＋頂蓋層 |
| Via-2（Mask #12） | Gap fill（填金屬間空隙）→ ILD-2 CVD → CMP → 微影 → 蝕刻通孔 | 多了 gap fill：金屬線之間要先填滿 |
| Plug-2 / M2 / Via-3 / M3⋯ | 重複上述（Mask #13 M2、#14 Via-3、#15 M3） | Mask 1–12 完成即為一個 CMOS 反相器佈局 |
| 鈍化層 | 最上層 $Si_3N_4$ ＋ ILD6 氧化層 | $Si_3N_4$ 防濕氣、刮傷、污染；ILD6 緩解氮化層應力 |

（10/12 上課）BEOL 補充

- Interconnect vs Via：Interconnect＝同一水平面上的走線（橋面）；Via＝上下兩層金屬之間的垂直通道（橋墩）。BEOL 就是「Via（W 鑲嵌）→ Metal（Al-Cu 三明治沉積＋蝕刻）→ Gap fill＋ILD＋CMP」一直循環；每組 Via＋Metal 為一層，不同產品差別主要在光罩圖案。
- ILD-1 用 PECVD 沉積約 800 nm $SiO_2$ → CMP；Via 蝕到底下 W plug 頂面。
- M1 用 Al-Cu 的理由：導電性僅次 Ag/Cu/Au、便宜、相容；可用氯系電漿（$BCl_3/Cl_2$）做減法蝕刻。Cu 含量約 0.5–1%。
- 三明治結構：底 Ti/TiN（附著＋擋 Al/Cu 往下擴散）／中 Al-Cu（主導體，最厚）／頂 TiN（抗反射＋抑制電致遷移）。電致遷移＝電子風把金屬原子沿晶界推走 → 形成空洞 void（斷路）或凸起 hillock（短路）；上下硬 TiN 層夾住、限制原子滑移。（講義把抗 EM 歸功於 Al 中加 1% Cu；10/12 另外強調 TiN 頂/底層的箝制作用，兩者並存。）
- Via-2 前要先 Gap fill（HDP-CVD）：金屬線蝕刻後線間是高深寬比窄縫，要無氣泡填滿 → 再沉 ILD-2、CMP。Via-2 對準落在 M1 的 TiN 頂蓋上。
- 頂層金屬＝Bonding pad：封裝打線（wire bonding）或覆晶接在此；除了 pad 開窗，其他全部被鈍化層蓋住。$Si_3N_4$ 鈍化：硬度高抗刮、對水氣/$Na^+$/重金屬的阻擋遠優於 $SiO_2$；其下 ILD 緩衝應力。
- 0.18 μm 世代典型 4–6 層金屬。AMD 處理器切片中，亮的柱狀是 CVD-W 插塞、Al-Cu 導線對比較弱；各層非常平整 → 證明已全面導入 CMP。





圖 22　0.18 μm CMOS 完整剖面（4 層金屬＋鈍化層＋Bonding pad）（p.61）





圖 22b　AMD 處理器切片 SEM：亮柱＝W plug；6 層金屬、2 層鈍化（p.62）

## Step 14　晶圓電性測試 Wafer Electrical Test

| | WAT（Wafer Acceptance Test） | CP（Chip Probing） |
|---|---|---|
| 測什麼 | 切割道上的測試鍵 Test Key：Vth、開關電流、擊穿電壓、片電阻、接觸電阻、氧化層厚度 | 用探針卡接觸每顆 Die 的金屬墊，跑簡單指令，挑出壞晶片 |
| 目的 | 確認製程物理/電性參數合規（代工廠的結案指標） | 只有 Good Die 進封裝，避免浪費封裝成本 |
| 責任 | 沒過 → 製程問題（代工廠） | WAT 過但 CP 不過（電路設計問題）→ 客戶責任 |
| （10/12）別名／時機 | 又稱 PCM（Process Control Monitor）；在關鍵製程段落或出廠前測；另測漏電流 | 又稱 Die sort；用 Probe card＋Tester 送測試向量做功能測試；壞 die 打墨點（inking）或記在電子 wafer map |

（10/12 上課）代工責任劃分＝商業界線：WAT 是代工廠向客戶（IC 設計公司）收錢的結案依據——WAT 參數符合合約規格，就證明製造合規，客戶要付款。若 WAT 全過但 CP 大量失效，通常歸因於設計端（時序裕度不足、雜訊干擾、設計規則沒顧好）。WAT 是釐清「製造 vs 設計」責任、也是商務議價的明確界線。

## Planar FET 世代演進（必考比較）

（10/12）現況比例：市售 IC 約 70–80% 仍是 Planar FET（車用、電源、工控、感測等成熟製程）、FinFET 約 10–20%、GAA <5% → 平面製程仍是主流，這章不是「過時」內容。

| 年代 / 節點 | 關鍵改變 |
|---|---|
| 1980–1990<br>3 μm – 0.8 μm | 離子佈植取代熱擴散；Poly gate 取代 Al gate（Al 不耐高溫）；LOCOS 場氧化層隔離；BPSG 作 LI oxide，高溫 Reflow（800–950 °C）平坦化；水平爐管；熱蒸鍍/電子束蒸鍍 Al-Si；電漿蝕刻做閘極，大圖案仍濕蝕刻 |
| 1990–2000<br>0.8 – 0.18 μm | 磊晶層（避免 CZ 碳氧雜質）；STI 取代 LOCOS；Spacer 形成 LDD；Salicide（$TiSi_2$）；曝光 365 nm i-line → 248 nm DUV；正光阻取代負光阻（負光阻膨脹，不適用 <3 μm）；Stepper；Track 整合；圖案化全用電漿蝕刻、濕蝕刻只做整面去除；垂直爐管取代水平爐管；RTP；濺鍍取代蒸鍍（DC 磁控濺鍍）；CMP（氧化物平坦化、W plug） |
| 2000–2010<br>130 – 32 nm | Cu 取代 Al；Low-k 降互連電容；Ta/TaN 作 Cu 的附著/阻擋層；NiSi / $CoSi_2$ 取代 $TiSi_2$（$TiSi_2$ 接觸電阻隨縮小變高）；SOI（大幅降低寄生 BJT）；雙大馬士革一次電鍍填 via＋溝槽；LI 仍用 CVD W（Cu 擴散太強） |
| 2010–2015<br>32 – 20 nm | High-k 取代 $SiO_2$（氧化層已近 1 nm 不能再薄）；金屬閘取代 Poly（解決多晶矽耗盡效應）；選擇性磊晶 SiGe / SiC 於 S/D 增強遷移率 → HKMG Gate-last |

### （10/12 上課）1980–1990 年代的限制與 LOCOS／BPSG

- 沒有 CMP → 每層薄膜的起伏一路放大 → 金屬連線做不到兩層以上，邏輯密度受限。
- Al 閘在後續高溫退火（活化）中會熔融失效 → 改用耐高溫的 Poly 閘；離子佈植機普及、取代熱擴散。
- LOCOS 鳥嘴效應：氧從 $Si_3N_4$ 遮罩邊緣橫向擴散，場氧化層邊緣長出鳥嘴狀突起、侵佔主動區 → 次微米無法使用 → 被 STI 取代。
- BPSG reflow：沉積後送爐管加熱使玻璃軟化流動、高處流向凹處而平坦。摻 B → 降低軟化溫度（從上千度降到約 800 °C，省熱積存）；摻 P → 吸附 $Na^+$ 等可動離子。溫度：講義 800–950 °C；10/12 說 800–1000 °C。
- 設備：水平爐管；熱蒸鍍/電子束蒸鍍 Al 合金；圖案化多靠濕蝕刻，電漿只用在大尺寸閘極。





圖 23　1980 年代：LOCOS 隔離＋BPSG＋Al-Si 互連（p.65）





圖 23b　1990–2000：STI、W plug、Al-Cu 多層、TiN 抗反射、$Si_3N_4$ 鈍化（p.67）

## （10/12 上課）「黃金十年」0.8 → 0.18 μm 的 12 項技術躍進

| # | 技術 | 取代什麼／為什麼 |
|---|---|---|
| 1 | 磊晶晶圓 Epi wafer | 無缺陷磊晶層；提高耐壓、降漏電與 Latch-up |
| 2 | STI | 完全取代 LOCOS，消除鳥嘴、縮小元件間距 |
| 3 | Sidewall spacer | 精準做出 LDD/SDE，抑制熱載子 |
| 4 | Salicide（$TiSi_2$） | 大幅降低 S/D 與 Gate 接觸電阻 |
| 5 | 曝光光源短波長化 | 汞燈 i-line 365 nm → KrF 準分子雷射 DUV 248 nm |
| 6 | 正光阻 | 負光阻會被溶劑膨潤（swelling），解析不了細線 |
| 7 | Stepper＋Track 連線 | 步進機取代接觸/接近式曝光；與塗佈、烘烤、顯影 in-line 整合 |
| 8 | 電漿乾蝕刻主導 | 異向性乾蝕取代等向性濕蝕；濕蝕刻只剩整面洗除/剝除 |
| 9 | 垂直爐管 | 佔地小、氣流均勻、污染控制佳 → 取代水平爐管 |
| 10 | RTP | 升溫 ≥150 °C/s，取代長時間高溫；用於佈植後退火、矽化反應 |
| 11 | DC 磁控濺鍍 | PVD 由蒸鍍改濺鍍，膜更緻密、附著更好 |
| 12 | CMP | 多層金屬最關鍵推手：不磨平 → 起伏超過 DOF、無法對焦 |

### Al vs Cu 互連

- 電阻率：Al 2.7 μΩ·cm、Cu 1.7 μΩ·cm
- Al-Cu：可先沉積再蝕刻成圖案；但 PVD 填洞差 → 通孔用 CVD W
- Cu：乾式蝕刻效果極差 → 必須用大馬士革：先在介電質蝕溝 → Ta/TaN → 電鍍 Cu → Cu CMP
- 雙鑲嵌 Dual Damascene：先蝕出 via＋trench → Ta/TaN → 一次電鍍 Cu 填兩者





圖 24　Cu 雙鑲嵌：Low-k 中蝕出 via＋溝槽後電鍍 Cu（p.71）

### （10/12 上課）為什麼「導線用 Al-Cu、通孔用 W」？

- 電晶體數從數十萬 → 數億，必須多層金屬。
- Al 優點：可濺鍍整面再電漿乾蝕刻成線。
- Al 缺點：PVD 有方向性，遇到小孔開口先封住 → 孔內留空洞 void。
- R = ρL/A：孔內有空洞 → 截面積 A 變小 → 電阻暴增甚至斷路。
- W：ρ ≈ 6.2 μΩ·cm（比 Al 高），但能 CVD、階梯覆蓋極佳、無縫填滿 → 實際電阻與可靠度反而勝出。
- 結論：垂直孔 = CVD W；水平線 = 濺鍍 Al-Cu。

### （10/12 上課）為什麼換 Cu＋Low-k？怎麼做？

- 微縮後 BEOL 的 RC 延遲（τ = RC）取代電晶體開關延遲，成為時脈瓶頸。
- R↓：Cu 取代 Al；C↓：$SiO_2$（k≈4.0）換 Low-k（k<3.0）。
- Cu 的兩個問題：①無室溫可揮發的反應產物 → 乾蝕刻不了 ②擴散極快，進 $SiO_2$/Si 造成重金屬中毒漏電。
- 對策：Ta/TaN 包住 Cu；最底層 Contact 仍用 W，不讓 Cu 碰到主動區矽。
- 雙大馬士革四步：①在 Low-k 中連續蝕出 Via＋Trench ②沉積 Ta/TaN＋Cu seed 晶種層 ③電鍍一次填滿孔與溝 ④Cu CMP。一次完成兩層、少一個金屬間介面電阻。

## HKMG — Gate-Last 製程（虛閘極 dummy gate）





圖 25　(a) Poly 閘圖案化 (b) Spacer → S/D 蝕出 Σ 形 → 選擇性磊晶 NMOS S/D (SiC) (c) PMOS S/D (SiGe) (d) 矽化物 → ILD0 CVD（p.73）





圖 26　(e) ILD0 CMP 磨到 Poly 露出 (f) 濕蝕刻去除多晶矽虛閘極＋閘氧化層 (g) ALD 沉積 High-k＋功函數金屬 (h) 金屬填充 → CMP（p.74）

記法：先用 Poly 當「假閘」走完高溫 S/D 製程 → 磨開 → 挖掉 → 再用 ALD 填真正的 High-k＋金屬閘。公式 $C = k\epsilon_0 A / t_{ox}$：$t_{ox}$ 不能再薄 → 只好提高 k。NMOS S/D 用 SiC、PMOS S/D 用 SiGe。

## CMOS Latch-up 閂鎖效應 & Punch-through 擊穿





圖 27　寄生 PNP (Q1) 與 NPN (Q2) 及 $R_{well}$、$R_{sub}$（p.80）

- 寄生 PNP Q1：基極 n-well、射極 p+ S/D、集極 p-substrate
- 寄生 NPN Q2：基極 p-substrate、射極 n+ S/D、集極 n-well
- PNP 集極接 NPN 基極、NPN 集極接 PNP 基極 → 正回授
- 平時兩 BJT 截止；一旦外界干擾使某一集極電流突增 → 互相觸發導通 → VDD–GND 低阻抗通路 → Latch-up

### 抗閂鎖製程

- P+ 重摻雜基板 → 大幅降低 $R_{sub}$
- 上面加輕摻雜 P 磊晶層（薄、<10 μm，濃度與 NMOS Vth 相關）
- 護環 Guard ring：P+ ring 圍 NMOS 接 GND，快速收集電洞；N+ ring 同理
- STI（阻斷部分電路）、逆向井（越深越濃）
- SOI 絕緣層上矽

### 抗擊穿 Punch-through

- S/D 空乏區相碰 → 自發導通、閘極無法控制；通道越短越容易
- 提高背景濃度 → 空乏區變窄
- HALO：在 S/D 周圍佈植高濃度異型摻雜（大角度斜佈植）→ 抑制空乏區橫向擴張
- SOI：限制空乏區，根本阻斷擊穿路徑

## 3. ⭐ 老師上課特別強調

考試資訊 期中考 10/19（原 10/26 因放假提前）。範圍涵蓋到第七章結束；線上選擇題約 40 題、題目亂序；需自備筆電/平板並設好校園 Wi-Fi。Open material：可帶講義、手寫/整理筆記、課本；嚴禁任何 AI 工具（助教巡場）。有送分題，考基本課堂觀念。 → 本講義的總表、比較表就是考場翻查用的「索引」。

10/05 上課 電晶體架構演進

- Planar MOSFET：閘極只在通道上方一面；微縮後短通道效應與漏電嚴重。
- FinFET：通道立體如魚鰭、閘極三面包覆 → 靜電控制力大增、抑制漏電、降功耗，並增加等效通道寬度提升驅動電流。（9/07 補充：Intel 2011 年 22 nm 導入；台積電約 16 nm 全面導入）
- GAAFET（Nanosheet）：閘極四面包覆（台積電 2 nm 採用）。

10/05 上課 微影與蝕刻是前段核心

- 微影是後續蝕刻、佈植的圖形起點——微影若偏移或有缺陷，後續製程全數報廢。
- 微影與蝕刻是前段最繁重、機台投資最龐大的站點。
- 黃光：光阻對 UV 敏感，用黃色照明避免短波長感光。Track（塗佈、PAB/PEB 烘烤、顯影）與曝光機（Scanner/Stepper）串成 in-line 整合機組，減少搬運時間與污染。
- 正光阻：照光區斷鏈軟化、溶於顯影液；未照光區留下阻擋蝕刻或佈植。

10/05 上課 各製程區重點

- 爐管：高溫批次處理——熱氧化、早期熱擴散、退火、LPCVD。
- 蝕刻：電漿乾蝕刻，正離子轟擊 + 自由基化學反應，垂直向下挖。
- 離子佈植：取代早期高溫擴散；離子源→質量分析磁鐵（篩選質荷比）→加速管→掃描；光阻當遮蔽層。
- CMP：晶圓正面朝下壓在研磨墊，加研磨漿 Slurry（研磨顆粒 + 化學劑）→ 全域平坦化，確保後續微影有足夠景深 DOF。

10/12 上課 前段：每一步都有「為什麼」——老師講最久的幾個

- 佈植前的薄氧化層三大目的：①擋光阻有機污染 ②緩衝撞擊、減少晶格損傷（兼抑制通道效應）③防止表面 Si 原子被濺射敲出。
- 通道效應四招：傾斜 7°（+twist）、PAI（Ge/Si 打成非晶）、非晶屏蔽氧化層散射、晶體切面偏角。
- 退火兩目的：修晶格（以下方單晶為模板重排）+ 活化（雜質從間隙位置換到晶格點）；RTA 鎖住淺接面，爐管熱積存太大。
- 單井 vs 雙井：單井井濃度必須遠高於基板 → Vth 不對稱（+0.5 V vs −0.75 V）；雙井兩邊各自調 → 對稱，兼抗 Latch-up。
- STI 雙層：$Si_3N_4$ 張應力大會讓晶圓翹曲/矽裂 → 下墊 pad oxide 緩衝；$Si_3N_4$ = 保護罩 + CMP 停止層（摩擦力突增即停）；熱磷酸去氮化矽、DHF 去氧化矽。Liner oxide 修補電漿損傷與懸鍵。
- 逆向井三層分工：深層抗 Latch-up（降 $R_{well}$）、中層抗 Punch-through、表層 Vth 調整（STI 後超淺佈植）。

**10/12 上課** 中段：閘極 → LDD → Spacer → S/D → Salicide → 互連

- 閘氧是全廠品質要求最高的氧化層（RCA 清洗＋乾氧）；Poly 上加 ARC 防駐波；Poly 蝕刻要高選擇比、停在閘氧。
- LDD 用 As、$BF_2$（B 太輕會打太深）；Spacer＝共形沉積＋無光罩回蝕，存在的目的就是做出 LDD，並當 S/D 重摻雜的遮罩。S/D 做完＝FEOL 結束。
- Salicide：避免蕭基能障與 Al spiking；Ti 只和裸 Si 反應 → 自對準；$TiSi_2$ → $CoSi_2$ → NiSi。
- 大馬士革＝先挖介電再填金屬再 CMP（相對於減法蝕刻）；PSG 吸附鹼金屬；Ti 附著、TiN 阻擋，CVD-W 階梯覆蓋近 100%。
- BEOL 就是「橋墩（Via）＋橋面（Metal）」不斷循環；M1 三明治 Ti/TiN–Al-Cu–TiN；頂層＝bonding pad；$Si_3N_4$ 鈍化。

**10/12 上課** 後段結論：老師明確下結論的句子（很像考題）

- WAT 是代工廠的結案、收費依據；WAT 過、CP 不過 → 多半是設計端（客戶）責任。
- 熱載子：電場集中在汲極端夾止區；LDD 是治標（V=IR 分壓）、降 $V_{DD}$ 是治本；$V_{DD}$ ~1 V 後 LDD 改濃 → SDE（沿用到 FinFET/GAA）。
- 沒有 CMP 就做不了兩層以上金屬；CMP 是黃金十年「最關鍵推手」（DOF）。
- LOCOS 鳥嘴吃主動區 → STI；BPSG：B 降軟化溫度、P 抓 $Na^+$。
- Al 填洞會留 void、W 雖然 ρ 較高但 CVD 填得滿 → 孔用 W、線用 Al-Cu。
- RC delay → Cu（R↓）＋Low-k（C↓）；Cu 不能乾蝕刻、擴散快 → 雙大馬士革＋Ta/TaN，Contact 仍用 W。
- 市售 IC 仍有 70–80% 是 Planar。

**其他章節串連** 與本章製程直接相關、老師講過的內容

- $Cl_2$、HBr（氯/溴系）用於多晶矽閘極或金屬線蝕刻，非等向性好（10/05 氣體）→ 對應 Step 3。
- $WF_6 + 3H_2 \rightarrow W + 6HF$：W-CVD 沉積接觸窗鎢插塞；$TiCl_4$ 用於 Ti/TiN 阻障層（10/05）→ 對應 LI / Plug。
- High-k 前驅物：TMA（ALD $Al_2O_3$）、$HfCl_4$（$HfO_2$）；High-k 定義 $\kappa > 3.9$（$SiO_2$），Low-k 用於金屬層間降低 RC delay（9/14）→ 對應 HKMG、Cu/Low-k。
- $Na^+/K^+$ 在閘極氧化層漂移造成 Vth 偏移（9/14、9/28 污染）→ 所以 LI oxide 要用 PSG 捕捉鹼金屬離子。
- SOI 用埋入氧化層 BOX 隔絕漏電路徑、避免 Latch-up；做法 SIMOX、Smart Cut（10/05）→ 對應抗 Latch-up / 抗擊穿。
- 磊晶層：避免 CZ 法石英坩堝帶來的氧、碳雜質（10/05）→ 對應雙井的 p- 磊晶層。
- $O_2$ 電漿灰化去光阻；$N_2/H_2$ Forming gas 退火修補懸鍵（10/05）。Post-CMP 清洗難度高（9/28）。

## 講義 vs 10/12 上課：說法／數字不一致處（考試以題目選項判斷，兩者都記）

| 項目 | 講義 | 10/12 上課（AI 整理稿） | 備註 |
|---|---|---|---|
| STI 溝深 | 0.3–0.4 μm（p.21） | 0.3–0.45 μm | 選項有 0.3–0.4 就選它 |
| BPSG reflow 溫度 | 800–950 °C（p.65） | 800–1000 °C | 起點 800 °C 一致 |
| 28 nm 以下 $V_{DD}$ | 0.7–0.8 V（p.39 圖） | 0.7–1.0 V | 其他節點一致 |
| 5 V 世代 | 1.5 μm：5 V（p.39 圖） | 「早期 0.5 μm 等」為 5 V，0.35 μm 起降 3.3 V | 不衝突：0.35 μm 之前都是 5 V |
| RTA 升溫速率 | >150 °C/s | 150–250 °C/s | 相容 |
| Al-Cu 的 Cu 含量 | 1%（99%+1%） | 0.5–1% | 相容 |

| | | | |
|---|---|---|---|
| 抗電致遷移 | Al 中加 Cu 原子 | 另強調 TiN 頂/底層箝制原子滑移 | 兩者並存 |
| n-well／S/D 摻雜 | n-well 用 P；n+ 用 As、p+ 用 B | n-well P 或 As；n+ As 或 P；p+ B 或 $BF_2$ | 以講義為主 |
| LI 底層 $Si_3N_4$ | 保護元件區 | 接觸窗蝕刻停止層 CESL | 兩種功能都對 |
| 七大製程區 | （10/05）爐管、黃光、蝕刻、佈植、薄膜/金屬化、CMP、測試 | 微影、蝕刻、熱製程、佈植、薄膜、金屬化、CMP（無測試） | 分法不同 |
| $SiO_2$ 介電常數 | 3.9（9/14 上課） | ≈4.0 | 3.9 為標準值 |
| 逆向井位置 | p.26，在 STI 之後 | 同樣在 STI 之後講 | 本講義舊版總表放在 STI 前，已更正為 2´ |

# 4. 名詞對照表

| 英文 | 中文 | 一句話定義 |
|---|---|---|
| FEOL / BEOL | 前段 / 後段製程 | FEOL 做電晶體（井→矽化物）；BEOL 做金屬互連 |
| Twin-well | 雙井 | 在磊晶層分別做 n-well、p-well，使 NMOS/PMOS Vth 對稱 |
| Retrograde well | 逆向摻雜井 | 深度越深濃度越高的井；抗 latch-up、punch-through、調 Vth |
| Screen / Mask oxide | 屏蔽氧化層 | 佈植前長的薄氧化層，防汙染、控深度、增散射 |
| Channeling effect | 通道效應 | 離子沿晶格通道深入，佈植過深 |
| PAI (Pre-amorphization Implant) | 預非晶化佈植 | 先用 Ge 打亂晶格，防通道效應 |
| Annealing / Activation | 退火 / 活化 | 修復晶格；使雜質進晶格點貢獻載子 |
| RTP / RTA | 快速熱處理/退火 | 鹵素燈 >150 °C/s 升溫，熱積存小 |
| Thermal budget | 熱積存 | 製程累積的溫度×時間，過大會使雜質過度擴散 |
| STI | 淺溝隔離 | 蝕刻淺溝填氧化物來隔離元件，取代 LOCOS |
| LOCOS | 矽局部氧化 | 早期以局部熱氧化形成場氧化層的隔離法 |
| Pad oxide / Liner oxide | 墊氧化層 / 襯氧化層 | 緩衝 $Si_3N_4$ 應力 / 改善溝槽 Si-$SiO_2$ 介面 |
| CMP stop layer | CMP 停止層 | STI 中的 $Si_3N_4$，比氧化物硬 |
| SOG | 旋轉塗佈玻璃 | 可用於填充 STI 氧化物 |
| ARC | 抗反射層 | 減少曝光反射；Poly 上與 M1 頂部 TiN 都扮演此角色 |
| LDD / SDE | 輕摻雜汲極 / 源汲極延伸 | 汲極旁的低濃度淺接面，降熱載子效應 |
| Hot carrier | 熱載子 | 強電場加速的高能載子，注入氧化層造成 Vth 漂移 |
| Sidewall spacer | 側壁間隙壁 | 閘極兩側介電質，保護 LDD |
| Etch back | 回蝕 | 不用光罩、整面非等向蝕刻一定厚度 |
| Salicide | 自對準矽化物 | 金屬只與裸露 Si 反應形成矽化物，免微影 |
| Local Interconnect (LI) | 局部互連 | 最底層連線，連鄰近電晶體 |
| ILD0 / PMD | 金屬前介電層 | LI oxide 的別名（Pre-Metal Dielectric） |
| PSG / BPSG | 摻磷 / 硼磷矽玻璃 | P 捕獲 $Na^+/K^+$；BPSG 早期可高溫 reflow 平坦化 |
| Damascene / Dual damascene | 大馬士革 / 雙鑲嵌 | 先蝕溝再填金屬再 CMP；雙鑲嵌一次填 via＋溝 |
| ILD | 層間介電質 | 金屬層之間的絕緣層 |
| Via / Plug | 通孔 / 栓塞 | 連接上下金屬層的垂直孔與其中的 W |
| Adhesion (glue) layer | 附著層 | Ti（Cu 製程用 Ta） |
| Diffusion barrier | 擴散阻擋層 | TiN（Cu 製程用 TaN） |
| Electromigration | 電致遷移 | 電流推動金屬原子移動造成斷線；Al 加 1% Cu 改善 |
| Gap fill | 間隙填充 | 填滿金屬線之間的空隙 |
| Passivation layer | 鈍化層 | 最上層 $Si_3N_4$，防濕氣、刮傷、污染 |
| WAT / CP | 晶圓允收測試 / 晶片針測 | 測 Test Key 製程參數 / 用探針卡測每顆 Die |

| | | |
|---|---|---|
| HKMG / Gate-last | 高介電金屬閘 / 後閘極 | 以 Poly 虛閘走完高溫製程，再換成 High-k + 金屬閘 |
| Poly depletion | 多晶矽耗盡效應 | Poly 閘的缺點，以金屬閘解決 |
| Latch-up | 閂鎖效應 | 寄生 PNPN 正回授造成 VDD–GND 短路 |
| Guard ring | 護環 | P+/N+ 環收集多餘載子，抗 Latch-up |
| Punch-through / HALO | 擊穿 / 暈環佈植 | S/D 空乏區相碰 / 在 S/D 周圍佈植異型高濃度以抑制 |
| SOI | 絕緣層上矽 | 元件做在絕緣層上，降低寄生 BJT、阻斷擊穿 |
| 10/12 上課新增名詞 | | |
| HMDS | 六甲基二矽氮烷 | 塗光阻前的增黏劑（基板準備） |
| Standing wave effect | 駐波效應 | 光在光阻內反射干涉 → 側壁鋸齒；PEB、ARC 可改善 |
| Overlay error / Alignment mark | 疊對誤差 / 對準記號 | 光罩十字記號需與前層記號重合，否則電路報廢 |
| Twist angle | 扭轉角 | 搭配 7° tilt 一起避開晶格通道 |
| Crystal-cut misorientation | 晶體切面偏角 | 通道效應第 4 種對策 |
| Vacancy / Interstitial | 空位 / 間隙原子 | 佈植損傷形式；雜質在間隙位置不具電性，需退火活化 |
| DHF | 稀釋氫氟酸 | $SiO_2 + 6HF \rightarrow H_2SiF_6 + 2H_2O$，對 Si 選擇比高 |
| Wafer warpage / Tensile stress | 晶圓翹曲 / 張應力 | $Si_3N_4$ 直接長在 Si 上的後果 → 需 pad oxide |
| Dangling bond | 懸鍵 | 蝕刻後溝壁缺陷，以 liner oxide 鈍化 |
| HDP-CVD | 高密度電漿 CVD | 邊沉積邊濺射，填高深寬比溝槽不留 void（STI、gap fill） |
| Bird's beak | 鳥嘴效應 | LOCOS 氧橫向擴散侵佔主動區 |
| $V_{th}$ adjust implant | 臨界電壓調整佈植 | STI 後對主動區表層超淺佈植 |
| RCA clean | RCA 清洗 | 閘氧前清除有機物、原生氧化層、金屬離子 |
| Pinch-off region | 夾止區 | 汲極端空乏區，電場最強、熱載子產生處 |
| Schottky barrier / Spiking | 蕭基能障 / 尖波穿透 | 金屬直接接矽的問題 → 用矽化物做歐姆接觸 |
| SPM | 硫酸 + 雙氧水 | Salicide 中剝除未反應金屬 |
| CESL | 接觸窗蝕刻停止層 | PMD 底下的薄 $Si_3N_4$ |
| USG / BSG / FSG / OSG | 未摻雜 / 摻硼 / 摻氟 / 有機矽玻璃 | FSG、OSG 為 Low-k、Ultra low-k |
| Gettering | 吸雜 | PSG 中 P 捕捉 $Na^+/K^+$ |
| Step coverage | 階梯覆蓋 | CVD-W 近 100%；PVD Al 差 |
| Subtractive etch | 減法蝕刻 | 先鍍整面金屬再蝕成線（Al-Cu）；對比大馬士革 |
| Electron wind / Hillock | 電子風 / 凸起 | 電致遷移機制與造成的短路形貌（void 造成斷路） |
| Bonding pad / Wire bonding | 焊墊 / 打線 | 頂層金屬開窗，供封裝連接 |
| PCM | 製程控制監控 | WAT 的別名 |
| Probe card / Die sort / Inking | 探針卡 / 晶粒分類 / 打墨點 | CP 測試的工具、別名與壞晶標記 |
| RC delay | RC 延遲 | $\tau = RC$；以 Cu（R↓）+ Low-k（C↓）改善 |

| | | |
|---|---|---|
| Cu seed layer / Electroplating | 銅晶種層 / 電鍍 | 雙大馬士革中先鍍晶種再電鍍填滿 |

## 5. 公式與數字（選擇題常考）

| 項目 | 數值 |
|---|---|
| 屏蔽氧化層 | 10–20 nm |
| n-well 佈植深度 | 2–3 μm（圖示 ~5 μm 磊晶） |
| 佈植傾角 Tilt | ~7° |
| RTA 升溫速率 | >150 °C/s |
| STI 溝深 | 0.3–0.4 μm |
| 閘極氧化層 | 1.5–5.0 nm |
| Poly-Si 厚度 | ~300 nm |
| ILD-1 | 800 nm |
| Al-Cu 合金 | Al 99% + Cu 1% |
| 電阻率 | Al 2.7、Cu 1.7 μΩ·cm |
| BPSG Reflow | 800–950 °C |
| 抗閂鎖 P 磊晶層 | <10 μm |
| 曝光波長 | i-line 365 nm → DUV 248 nm |
| 10/12 上課補充數字 | |
| 晶圓／磊晶 | 200 mm（8 吋）$P^+$ CZ 基板；$P^-$ epi ~5 μm（1–10 μm） |
| 單井 Vth 例 | NMOS +0.5 V／PMOS −0.75 V（雙井可調成 ±0.5 V） |
| 單井濃度例 | 基板 $10^{16}$、井 ≥$10^{17}$ $cm^{-3}$ |
| 熱磷酸 | 160–180 °C；$Si_3N_4$:$SiO_2$ 選擇比 >30:1～50:1 |
| W 電阻率 | ≈ 6.2 μΩ·cm |
| 介電常數 | $SiO_2$ ≈ 4.0（標準 3.9）；Low-k < 3.0 |
| 金屬層數 | 1980s ≤2 層；0.18 μm 4–6 層；現代 10–20 層 |
| 市佔 | Planar 70–80%、FinFET 10–20%、GAA <5% |

| 製程節點 | $V_{DD}$ |
|---|---|
| 1.5 μm | 5.0 V |
| 0.35 μm | 3.3 V |
| 0.18 μm | 1.8 V |
| 90 nm | 1.2 V |
| 65 / 45 nm | 1.0–1.1 V |
| 28 nm 以下 | 0.7–0.8 V |

電場：E = V / L（L 縮小 → 電場變強 → 熱載子）
閘極電容：$C = k\epsilon_0 A / t_{ox}$（$t_{ox}$ 已近 1 nm → 改提高 k）
Vth：$V_{TN} = (|Q'_{SD}| - Q'_{ss})/C_{ox} + 2\varphi_{fp} + \varphi_{ms}$（逆向井調表面濃度以調 Vth；講義只列出，不需推導）
W-CVD：$WF_6 + 3H_2 \rightarrow W + 6HF$
（10/12）DHF：$SiO_2 + 6HF \rightarrow H_2SiF_6 + 2H_2O$；矽化：$Ti + 2Si \rightarrow TiSi_2$
（10/12）$R = \rho L/A$（孔內 void → A↓ → R↑）；$\tau = RC$（Cu 降 R、Low-k 降 C）；LDD 分壓 V = IR

## 6. 自我檢測

1. 【排序】將下列步驟依 CMOS 製程順序排列：(A) Sidewall spacer (B) STI (C) n+/p+ S/D 佈植 (D) Twin-well (E) Salicide (F) Poly gate (G) LDD 佈植 (H) Local interconnect
2. 【選擇】STI 製程中沉積 $Si_3N_4$ 的目的為何？ (A) 增加溝槽深度 (B) 保護主動區並作為 CMP 停止層 (C) 捕捉鈉離子 (D) 作為閘極介電層
3. 【選擇】STI CMP 後，去除 $Si_3N_4$ 使用？ (A) HF (B) 熱磷酸 (C) $O_2$ 電漿 (D) $Cl_2$/HBr
4. 【選擇】離子佈植前先長 10–20 nm 氧化層，不是其目的的是：(A) 防光阻有機物汙染 (B) 控制投射深度、減少損傷 (C) 避免 Si 原子濺出 (D) 降低接觸電阻
5. 【選擇】防止離子佈植通道效應的方法不包含：(A) 傾斜 7° 佈植 (B) Ge 預非晶化佈植 (C) 屏蔽氧化層 (D) 提高佈植能量
6. 【選擇】LDD 佈植的主要目的？為何 n- LDD 用 As、p- LDD 用 $BF_2$？
7. 【選擇】下列哪一步驟不需要光罩？ (A) n-well (B) Poly gate (C) Spacer etch back (D) Via-1
8. 【簡答】Salicide 的三個步驟？為什麼叫「自對準」？
9. 【選擇】W plug 製程中 Ti 與 TiN 分別扮演？ (A) 阻擋層／附著層 (B) 附著層／擴散阻擋層 (C) 抗反射層／種子層 (D) 鈍化層／附著層
10. 【選擇】M1 使用 Al 加 1% Cu 的原因？ (A) 降低熔點 (B) 抵抗電致遷移 (C) 增加反射率 (D) 便於 CMP
11. 【選擇】Cu 互連必須使用大馬士革製程的原因？ (A) Cu 電阻率太高 (B) Cu 乾式蝕刻效果極差 (C) Cu 不耐高溫 (D) Cu 無法電鍍
12. 【選擇】LI oxide 使用 PSG 的理由？ (A) 降低介電常數 (B) 磷可捕獲 $Na^+/K^+$ (C) 便於高溫回流 (D) 作為 CMP 停止層
13. 【選擇】2010 年後以金屬閘取代多晶矽閘，主要為解決？ (A) 熱載子效應 (B) 多晶矽耗盡效應 (C) 電致遷移 (D) 通道效應
14. 【簡答】HKMG Gate-last 中，High-k 與功函數金屬用什麼方法沉積？為何先做 Poly 虛閘極？
15. 【選擇】下列何者不是抗 Latch-up 的方法？ (A) P+ 基板 + P- 磊晶 (B) 護環 (C) SOI (D) 提高 $R_{sub}$
16. 【選擇】代工廠最在乎的結案指標是？ (A) CP (B) WAT (C) Final test (D) Burn-in
17. 【選擇・10/12】佈植前熱生長薄氧化層的目的，不包含：(A) 隔離光阻有機物 (B) 緩衝撞擊、減少晶格損傷 (C) 防止表面 Si 原子被濺射敲出 (D) 作為 CMP 停止層
18. 【選擇・10/12】單井 CMOS 的主要缺點？ (A) 需多一道光罩 (B) 井濃度須遠高於基板，NMOS/PMOS 的 Vth 不對稱 (C) 無法做 NMOS (D) 熱積存太小
19. 【選擇・10/12】STI 中先長 pad oxide 再沉積 $Si_3N_4$，pad oxide 的作用是？ (A) 吸收 $Si_3N_4$ 的張應力、避免晶圓翹曲與矽裂 (B) 當 CMP 停止層 (C) 捕捉 $Na^+$ (D) 降低接觸電阻
20. 【選擇・10/12】STI 溝槽填氧化物前先熱長 liner oxide，主要是為了？ (A) 增加溝深 (B) 修補蝕刻損傷與懸鍵、改善 $Si/SiO_2$ 介面並作密封層 (C) 當抗反射層 (D) 摻雜通道
21. 【選擇・10/12】逆向井中「最表層超淺佈植」的目的是？ (A) 抗 Latch-up (B) 抗 Punch-through (C) 調整 Vth (D) 形成 LDD
22. 【選擇・10/12】關於熱載子，下列何者錯誤？ (A) 電場集中在汲極端夾止區 (B) LDD 以 V=IR 分掉部分電壓 (C) 降低 $V_{DD}$ 是根本解法 (D) LDD 濃度越低越好，所以先進製程持續降低濃度
23. 【選擇・10/12】M1 頂部 TiN 的功能（依上課）？ (A) 抗反射 + 抑制電致遷移 (B) Cu 晶種層 (C) 鈍化層 (D) 蝕刻停止層 CESL
24. 【選擇・10/12】W 的電阻率比 Al 高，為何通孔仍用 W？ (A) W 便宜 (B) CVD W 階梯覆蓋佳可無縫填孔，Al 以 PVD 填孔會留 void 使 A↓、R↑ (C) W 可電鍍 (D) W 不會擴散所以不需阻擋層

25. 【選擇・10/12】BPSG 中「硼」的主要作用？ (A) 捕捉 $Na^+$ (B) 降低玻璃軟化溫度以利 reflow (C) 提高介電常數 (D) 作 CMP 停止層

26. 【選擇・10/12】導入 Cu + Low-k 的根本原因？ (A) 降低 BEOL 的 RC 延遲 (B) 提高 Vth (C) 減少光罩數 (D) 抑制 Latch-up

答案

1. D → B → F → G → A → C → E → H（井 → 隔 → 閘 → 淡 → 牆 → 濃 → 矽化 → 局連）
2. (B)
3. (B) 熱磷酸；墊氧化層再用 HF 去除
4. (D)
5. (D)
6. 降低熱載子效應；As、$BF_2$ 質量大，搭配表面非晶 $SiO_2$ 可得淺接面
7. (C) 回蝕整面非等向蝕刻，不需光罩（Salicide 也不需要）
8. PVD 沉積 Ti → 退火形成 $TiSi_2$ → 化學蝕刻去除氧化層上未反應的 Ti；Ti 只與裸露的 Si/Poly 反應，不需微影即對準
9. (B)
10. (B)
11. (B)
12. (B)
13. (B)（High-k 則是因 $SiO_2$ 已近 1 nm 不能再薄）
14. 原子層沉積 ALD；高溫 S/D 製程先由 Poly 虛閘承受，之後 ILD0 CMP 露出 Poly → 濕蝕刻挖除 → 填 High-k + 金屬閘 → CMP
15. (D) 應降低 $R_{sub}$
16. (B) WAT 過代表製程沒問題；CP 不過若因電路設計則屬客戶責任
17. (D)（CMP 停止層是 STI 的 $Si_3N_4$）
18. (B) 例：NMOS +0.5 V、PMOS −0.75 V
19. (A) $Si_3N_4$ = 保護罩 + CMP stop
20. (B)
21. (C) 深層抗 Latch-up、中層抗 Punch-through
22. (D) $V_{DD}$ ~1 V 後濃度反而調高 → SDE
23. (A)（講義另指出 Al 中加 1% Cu 抗電致遷移）
24. (B)
25. (B) 磷才是吸附 $Na^+$
26. (A) R↓ 用 Cu、C↓ 用 Low-k；Cu 需雙大馬士革 + Ta/TaN

資料來源：SMT_07_PlanarFET Process 講義（頁碼為講義右下角頁碼）；老師上課逐字稿 9/07、9/14、9/28、10/05、10/12。講義 p.57「Metal-2 Interconnect Formation」頁文字與 Via-2 相同，應為講義誤植，M2 流程依 M1 理解即可。