Ch3 元件技術（Device Technologies）考前重點講義

半導體製程｜依據：講義 SMT_03_Devices（37 頁）＋ 2026/09/21 課堂逐字稿（另含 09/14、09/28、10/05 相關片段）


考試資訊（老師 10/05 課堂宣布）：期中考範圍到第七章；線上電子化測驗，約 40 題選擇題、題目隨機排序；可帶投影片／筆記／課本（Open material），嚴禁使用 AI 工具；需自備筆電或平板並先設定好校園 Wi-Fi。試卷含送分題，考基本課堂觀念。

1. 一頁速覽（考前 5 分鐘看這頁）

1. 類比 vs 數位：類比＝連續、無限多值（Op-Amp、感測器、PMIC）；數位＝離散 0/1（邏輯閘、CPU、記憶體、加法器）。
2. 主動 vs 被動：主動元件有增益／能放大、整流（電晶體、二極體、IC）；被動元件無增益，只能儲存或消耗能量（R、C、L）。
3. IC 電阻 $R = \rho L/A$：①金屬薄膜／多晶矽電阻（調幾何 L、A）②擴散電阻（調摻雜濃度→調 ρ）。功能：限流、分壓。
4. IC 電容：導體–介電質–導體；MIM、Poly-Poly、Poly-擴散區、深溝槽（Trench，早期 DRAM）。
5. MOSFET = Metal（閘極）/ Oxide（絕緣層）/ Semiconductor（基板）+ 場效；三端：S 源極、D 汲極、G 閘極。MOS 本質上就是一個電容。
6. NMOS：n^+ S/D 在 p 型基板，載子＝電子，$V_{GS} \geq V_{th}$（如 +0.7 V）導通；PMOS：p^+ S/D 在 n 型基板，載子＝電洞，$V_{GS} \leq V_{th}$（如 −0.7 V）導通。
7. 增強型＝常關（給電才動）；空乏型＝常開（給電才停）。
8. CMOS 反相器：上 PMOS（S 接 V_{DD}）、下 NMOS（S 接 V_{SS}），G 相連＝輸入、D 相連＝輸出；輸入 1→NMOS 開→輸出 0；輸入 0→PMOS 開→輸出 1。
9. 記憶體：揮發性（DRAM 1T1C 需刷新、SRAM 6T 不需刷新）／非揮發性（Flash＝浮動閘 FGMOS；NAND 串聯、NOR 並聯可逐位元隨機存取）。
10. 邏輯：NOT/AND/NAND/OR/NOR/XOR 真值表；半加法器 $S = A \oplus B$、$C = A \cdot B$；全加法器串成波紋進位加法器（0011 + 0101 = 1000）。

2. 重點整理

2.1 類比元件 vs 數位元件



上：類比訊號（燈泡可有無限多種亮度）；下：數位訊號（只有最亮與最暗）

	類比元件 Analog Components	數位元件 Digital Components
訊號	隨時間連續變化，範圍內可有無限多種數值（1.1 V、1.12 V、1.123 V…），解析度極高	離散，簡化成「0」與「1」（低／高電位），只看開/關、高/低、有/無，不管中間模糊值
來源	自然界大部分現象：聲音、光線、溫度、濕度	現代資訊（文字、影像、運算）幾乎都數位化
例子	① 運算放大器 Op-Amp（放大微弱連續訊號，如音響）② 感測器（溫度、壓力）③ 電源管理 IC（PMIC，穩定電壓輸出）	① 邏輯閘 AND/OR/NOT（最基本單元）② 微處理器 CPU/MCU ③ 記憶體 RAM/Flash ④ 暫存器、計數器 ⑤ 加法器 Adder


老師補充：家用插座是交流電（AC），CPU／CMOS 晶片只能吃低壓且穩定的直流電（約 1～1.2 V），PMIC 負責交直流轉換、降壓、穩壓。溫度在 20～35 °C 間可量到 22.5、22.7、31.2 °C 等任意值＝類比。

2.2 主動元件 vs 被動元件


	主動元件 Active	被動元件 Passive
定義	具有增益（Gain）、能放大訊號、整流；通常需外加偏壓才能工作	不具增益，只能儲存或消耗電能
例子	電晶體（BJT、MOSFET）、二極體（Diode）、IC	電阻 R（消耗→熱）、電容 C（電場儲能）、電感 L（磁場儲能）

2.3 晶片內的電阻（On-chip Resistor）

- 公式：R = ρ L / A（ρ 電阻率、L 長度、A 截面積）
- 金屬薄膜 / 多晶矽電阻（Film type）：沉積一層金屬或 poly，用微影蝕刻控制長、寬、厚 → 改變 L、A。
- 擴散電阻（Diffusion dopant）：把 P 或 N 型雜質植入基板形成擴散區；摻雜濃度↑ → ρ↓，用濃度調 ρ。
- 電阻雖不能放大或做邏輯，但不可或缺：
  - 限流：串聯電阻限制電流，保護敏感元件不燒毀
  - 分壓：電源 9 V、元件只需 5 V → 串聯電阻分攤電壓



左：金屬薄膜電阻（蛇形線拉長 L）；右：p^+ 擴散電阻




分壓例題（講義 p.8）

分壓計算（必會）
9 V 串 $R_1 = 3\ \Omega$、$R_2 = 1.5\ \Omega$：
$I = 9 / (3 + 1.5) = 2$ A
$V_1 = 2 \times 3 = 6$ V，$V_2 = 2 \times 1.5 = 3$ V
串聯電阻依阻值比例分配電壓（V = IR）

2.4 晶片內的電容（On-chip Capacitor）

基本結構：兩個導體電極中間夾絕緣介電質（Dielectric）。四種平面製程結構：

1. 金屬–介電–金屬（MIM）：上下兩層金屬夾薄氧化層（最直接的平行板）
2. Poly–Poly 電容：上下皆為重摻雜多晶矽，中間夾介電層
3. Poly–擴散區電容：上電極 poly，下電極是基板內的重摻雜擴散區，中間夾閘極氧化層
4. 深溝槽電容（Trench）：在基板向下蝕刻深孔，孔內沉積 n^+ poly–介電–n^+ poly；小面積大電容，早期 DRAM 使用




左上 MIM、右上 Poly-Poly、左下 Poly-擴散區、右下 溝槽式電容

補充（09/14）：$C = Q/V = \epsilon A/d = \kappa\epsilon_0 A/d$。面積大、間距小、κ 大 → C 大。

High-k / Low-k（09/14 課堂，與元件相關）：以 SiO_2 的 $\kappa \approx 3.9$ 為分界。
- High-k（$\kappa > 3.9$，如 HfO_2）：用於閘極絕緣層，物理厚度夠厚可防漏電，又有高電容。
- Low-k（$\kappa < 3.9$）：用於金屬導線層間絕緣，降低導線間寄生電容，減少 RC Delay（大綱中的「寄生電阻／寄生電容」概念）。

2.5 MOSFET 結構

- M（Metal）：閘極導體（早期金屬 → 重摻雜多晶矽 → 現代金屬閘極）。10/12 補充：早期鋁閘極耐不住後續佈植活化的高溫退火而熔融失效，才改用高熔點的多晶矽。
- O（Oxide）：閘極下方絕緣層（SiO_2 或 High-k）
- S（Semiconductor）：矽基板
- FET：場效電晶體——用閘極的垂直電場控制水平通道
- 三端：Source 源極（載子來源）、Drain 汲極（載子流出）、Gate 閘極（開關，像水庫閘門）



pMOSFET / nMOSFET 剖面與電路符號

	NMOS（n-channel）	PMOS（p-channel）
S/D	n^+	p^+
基板	p 型	n 型
載子	電子	電洞
符號	閘極無圓圈	閘極有小圓圈


2.6 NMOS 工作原理

關閉（S_1 斷開，$V_{GS} = 0$）：S、D 間是 n^+–p–n^+，形成兩個背對背 PN 接面；源極注入的電子進入 p 基板就和電洞復合，沒有通道 → $I_D = 0$，燈不亮。

導通（閘極加正電壓）：

1. 閘極累積正電荷，產生向下的垂直電場
2. 電場把 p 基板表面的電洞推走，把少數載子電子吸上來
3. 表面電子濃度 > 電洞濃度 → 形成 N 型反轉層（Inversion layer）＝通道
4. 通道連通 S 與 D，電子由 S 流向 D，燈亮

導通條件：$V_{GS} \geq V_{th}$（講義假設 $V_{th} = 0.7$ V）——閘極與基板間電位差「愈正愈好」




NMOS 導通：閘極正電荷吸引電子形成通道（$V_{GG} = +1$ V、$V_{DD} = +3$ V）

臨界電壓 / 閾值電壓 Threshold Voltage（V_{th}）

- 定義：形成導電通道所需的最低閘極電壓。$V_{th} = 0.7$ V 時，加 0.2、0.4 V 不通；加 0.7、0.8、1.0 V 才通。
- 由製程參數決定：閘極材料功函數、閘極氧化層厚度與介電常數、基板摻雜濃度；出廠即固定（常見約 0.5～0.7 V）。
- 晶片內不可能用機械開關：汲極接固定 V_{DD}，由數位訊號直接切換閘極電壓（0 V 關、高電位開）。
- 09/28 污染章節：Na^+/K^+ 等鹼金屬離子在閘極氧化層中漂移會使 V_{th} 偏移，造成 IC 失效。
- V_{th} 怎麼「做」出來（10/12 上課補充）：V_{th} 取決於閘極氧化層正下方最表層的載子濃度 → 在 STI 完成後，以極低能量、超淺層的 V_{th} 調整佈植（V_{th} adjust implant）微調表層摻雜，把 V_{th} 鎖定在規格。
- 單井 vs 雙井（10/12）：早期單井（約 1.5 μm 世代）直接用基板當一邊的井，井區濃度必須遠高於基板（如 10^{17} vs 10^{16} cm^{-3}）→ NMOS/PMOS V_{th} 不對稱（例 +0.5 V / −0.75 V），雜訊容限變差、切換延遲不一；雙井（Twin-well）可各自調濃度 → 對稱（+0.5 V / −0.5 V），也較能抑制短通道效應與閂鎖（Latch-up）。





2.7 PMOS 工作原理（電壓全部反過來）



PMOS 導通：閘極負電荷吸引電洞形成 P 通道（$V_{GG} = -1$ V、$V_{DD} = -3$ V）


- 關閉時：源極注入的電洞進入 n 基板，與電子復合，無法導通。
- 閘極加負電壓 → 吸引電洞到表面 → P 型通道。
- 汲極相對源極為低電位（$V_{DS} < 0$，例 −3 V）。
- 導通條件：$V_{GS} \leq V_{th}$（假設 $V_{th} = -0.7$ V）——閘極要比源極低至少 0.7 V，「愈負愈好」

2.8 增強型 vs 空乏型（Enhancement / Depletion Mode）

Type	Mode	Normally	Activation	Schematic
NMOS	Enhancement (給電才動)	Off (V_{GS}=0)	On (V_{GS} > 0)	
	Depletion (給電才停)	On (V_{GS}=0)	Off (V_{GS} < 0)	
PMOS	Enhancement (給電才動)	Off (V_{GS}=0)	On (V_{GS} < 0)	
	Depletion (給電才停)	On (V_{GS}=0)	Off (V_{GS} > 0)	


講義 p.15 整理表：增強型平時無通道；空乏型平時已有通道（剖面圖中 S、D 之間預先存在通道）

類型	模式	平時（V_{GS} = 0）	啟動條件	口訣
NMOS	增強型 Enhancement	Off	V_{GS} > 0 → On	給電才動（常關）
	空乏型 Depletion	On	V_{GS} < 0 → Off	給電才停（常開）
PMOS	增強型	Off	V_{GS} < 0 → On	給電才動
	空乏型	On	V_{GS} > 0 → Off	給電才停



MOSFET 符號（講義 p.28）：上排 P 通道、下排 N 通道；由左至右 JFET、增強型 MOSFET、增強型（省略基極）、空乏型 MOSFET

2.9 CMOS 反相器（Inverter）




CMOS 反相器：PMOS V_{th} = −0.7 V、NMOS V_{th} = 0.7 V


接法：PMOS 在上、NMOS 在下；兩 Gate 相連＝輸入，兩 Drain 相連＝輸出；PMOS Source 接 V_{DD} = 1 V，NMOS Source 接 V_{SS} = 0。

輸入	NMOS V_{GS}	PMOS V_{GS}	輸出
1 V	1−0 = 1 ≥ 0.7 → ON	1−1 = 0 > −0.7 → OFF	接地 → 0
0 V	0−0 = 0 < 0.7 → OFF	0−1 = −1 ≤ −0.7 → ON	接 V_{DD} → 1

→ 實現 NOT 閘：輸入 0 出 1、輸入 1 出 0。兩顆總有一顆關著（互補 Complementary）。



俯視圖：PMOS 做在 n-well、NMOS 做在 p-well，共用一條多晶矽閘極線（輸入同時控制兩邊）



剖面圖：n 型基板上 PMOS（p^+ S/D）與 p-well 內的 NMOS（n^+ S/D），以場氧化層（Field oxide）隔離，上覆層間氧化層與金屬導線

現代平面 CMOS 結構，由下至上盤點（10/12 上課補充）

上圖（講義 p.18）是較早期的單井（n 型基板＋p-well）＋場氧化層（LOCOS）結構；10/12 課上以 0.18 μm 世代為例，現代平面 CMOS 改為雙井＋STI。兩者並列，看題目問的是哪一種。

1. 雙井 Twin-well：N-well 放 PMOS、P-well 放 NMOS（在 P^- 磊晶層上分別佈植）
2. STI 淺溝槽隔離：溝槽填氧化物，隔開 NMOS／PMOS，取代會產生鳥嘴的 LOCOS
3. 多晶矽閘極（下方為熱氧化閘極氧化層）
4. LDD 佈植（N^- / P^-，在側牆形成前，淺而淡）
5. 側牆 Spacer（SiO_2 或 Si_3N_4，沉積後無光罩回蝕）
6. 源/汲極 N^+ / P^+ 佈植（以側牆為遮罩，深而濃）
7. Salicide 自對準金屬矽化物（$TiSi_2$、$CoSi_2$ → 現今 NiSi），降低接觸電阻
8. 局部連線：PMD/ILD0 開孔填鎢 W
9. ILD1 ＋ Via 1（鎢插塞）
10. Metal 1（TiN / Al-Cu / TiN），之後「Via＋Metal」往上循環


2.10 記憶體（Memory）

基本單位為位元（bit），代表 0 或 1。

分類	斷電後	例子
揮發性 Volatile	資料遺失	DRAM、SRAM
非揮發性 Non-volatile	資料保留	Flash、ROM、SSD、HDD

DRAM（動態隨機存取記憶體）— 1T1C

- 構造：1 個電晶體 + 1 個電容；電晶體控制存取，電容充電＝1、未充電＝0
- 寫入：字元線（WL）打開電晶體，位元線（BL）升到操作電壓，電容存高電位
- 讀取：BL 預充到操作電壓的一半，打開電晶體；存 1 則 BL 被抬高超過一半，經感測放大器判別 0/1
- 電容電荷會洩漏 → 必須定期（毫秒級）刷新 Refresh，所以叫「動態」



DRAM 單元：左存 0、右存 1（電容有電荷）

- 隨機存取（Random Access）：可直接跳到目標位址，存取速度與位置無關。每個單元有 Row/Column Address，電路開啟對應的 WL 和 BL（像定位經緯度）；電訊號極快，距離差異可忽略 → 存取時間固定。





圖 14.37　(a) 堆疊 DRAM 和 (b) 深溝槽 DRAM 示意圖。

DRAM 電容：(a) 堆疊式 DRAM（電容在電晶體上方）(b) 深溝槽 DRAM（電容挖入基板）




SRAM：左為兩個交互耦合反相器 + M5、M6；右為 6 顆電晶體（6T）電路

SRAM（靜態隨機存取記憶體）— 6T

- 構造：兩個互補反相器首尾相接形成雙穩態電路（兩穩態＝0/1），加上 2 顆存取電晶體 M5、M6（由 WL 控制）
- 寫入：設 $\overline{BL}$ = 0、BL = 1，WL 打開 M5、M6 載入
- 讀取：BL 預充到一半，開 M5、M6，電荷共享後用放大器判別
- 不會漏電、只要有電就不需刷新


Flash 快閃記憶體 — 浮動閘 MOSFET（FGMOS）

- 結構：控制閘（Control gate）與通道之間多一層被絕緣層包住的浮動閘（Floating gate，懸浮閘極）
- 寫入：控制閘加極高電壓，電子穿隧進浮動閘；關掉後電子被困住
- 擦除：加反向高電壓，電子穿隧回基板
- 讀取：浮動閘有電子 → V_{th} 升高、電子難通過 →「0」；無電子 → V_{th} 低、易通過 →「1」（依講義圖）




FGMOS 結構與「0」（V_{th} 較高）、「1」（V_{th} 較低）兩種狀態

	NAND Flash	NOR Flash
接法	記憶單元串聯在位元線上	每個單元並聯、獨立接到位元線
讀取	不能只開要讀的 WL1，其他單元若斷路電流就流不過；必須對其他 WL 加高電壓強迫導通（強到不管有沒有電子都導通，但又不能強到變成寫入）	逐位元隨機存取：像每個房間都有自己的開關，直接開任何一盞燈，不用管其他燈




NAND Flash 陣列與剖面（WL0～WL63 串聯）



NOR Flash：每個單元獨立接位元線

2.11 數位邏輯閘（Logic Gates）



輸入	輸出
0	1
1	0


NOT 閘＝CMOS 反相器（上 PMOS、下 NMOS）

真值表總整理（講義 p.29–34 每個閘都以 CMOS 電晶體電路實現）

A	B	AND	NAND	OR	NOR	XOR
0	0	0	1	0	1	0
0	1	0	1	1	0	1
1	0	0	1	1	0	1
1	1	1	0	1	0	0

- AND：全 1 才 1；OR：有 1 就 1
- NAND / NOR：AND / OR 結果再反相（符號多一個小圓圈）
- XOR：兩輸入不同才是 1
- NOT：0→1、1→0

2.12 加法器（Adder）



輸入		輸出	
A	B	C (進位)	S (和)
0	0	0	0
1	0	0	1
0	1	0	1
1	1	1	0


半加法器：XOR 產生和 S、AND 產生進位 C

半加法器 Half Adder：兩個 1-bit 相加

- S（和）= A XOR B
- C（進位）= A AND B
- 例：1 + 1 = 10（C = 1、S = 0）


全加法器 Full Adder：多一個進位輸入 C_{in}（A + B + C_{in}），輸出 S 與 C_{out}；由 2 個 XOR、2 個 AND、1 個 OR 組成。

- S = 1 當三個輸入中有奇數個 1
- C_{out} = 1 當三個輸入中至少兩個是 1



輸入			輸出	
A	B	C_{in}	C_{out}	S
0	0	0	0	0
1	0	0	0	1
0	1	0	0	1
1	1	0	1	0
0	0	1	0	1
1	0	1	1	0
0	1	1	1	0
1	1	1	1	1

全加法器真值表與電路



四位波紋進位加法器：0011 + 0101 = 1000（3 + 5 = 8），進位 $C_0 \rightarrow C_4$ 逐級傳遞

2.13 延伸：電晶體架構演進（10/05 課堂）

架構	閘極包覆通道	重點
平面 MOSFET（Planar）	上方 1 面	微縮後短通道效應、漏電嚴重
FinFET 鰭式	3 面	通道立體如魚鰭；靜電控制↑、抑制漏電與短通道效應、驅動電流↑（Intel 2011 年 22 nm 起）
GAAFET / Nanosheet	4 面全包	多層水平奈米片，台積電 2 奈米採用
CFET（未來）	—	NMOS 與 PMOS 垂直堆疊，節省平面面積

2.14 熱載子效應與 LDD（10/12 上課補充）

物理機制：NMOS 導通時汲極接 V_{DD}、源極接地，電位差幾乎全落在汲極端的空乏區（夾止區），形成極強的水平電場 E = V / L。電子進入這個區域被強力加速，動能遠高於晶格熱平衡 → 熱載子（Hot carriers）。部分熱載子向上越過 Si/SiO_2 能障注入閘極氧化層 → 產生界面陷阱、捕捉電荷 → V_{th} 漂移、轉導下降，最終氧化層崩潰。

→ 微縮時通道長度 L 變小而 V 沒跟著降，E 暴增，熱載子效應惡化。

對策	做法與原理
治標：LDD Lightly Doped Drain	在閘極兩側先植入輕摻雜 N^- / P^-（NMOS 用重的 As、PMOS 用 BF_2^+ 以做淺接面）；淡摻雜電阻較高，依 V = IR 先分掉一部分電壓，汲極端空乏區的電位差變小 → 尖峰電場被削弱 → 熱載子減少。
治本：降 V_{DD}	0.5 μm：5 V → 0.35 μm：3.3 V → 0.18 μm：1.8 V → 90 nm：1.2 V → 28 nm 以下：0.7–1.0 V
LDD → SDE Source/Drain Extension	V_{DD} 降到 ≈1 V 以下後，高電阻的 LDD 反而吃掉太多驅動電壓、I_{on} 下降 → 把該區濃度調高，已不「輕」，改稱 SDE；FinFET、GAAFET 仍保留此結構。
側牆 Spacer 的角色	Spacer 存在的首要目的就是做 LDD/SDE：① 閘極蝕刻後自對準打 LDD ② 沉積介電層、非等向回蝕留下側牆 ③ 打 N^+/P^+ 時側牆擋住離子，保留側牆下方的 LDD 輪廓。

3. ⭐ 老師上課特別強調

⭐ 期中考形式：範圍到第七章、線上約 40 題選擇、Open material（投影片、筆記、課本）、禁用 AI。選擇題考觀念，本章最好考的是「條件判斷」（誰導通、誰是主動元件、哪種記憶體需刷新）。

⭐ MOS 本質就是電容（09/14、09/21 都講）：閘極（導體）／氧化層（絕緣）／基板（半導體）= 電容結構；加電壓後靠電場在半導體表面感應出反轉層，控制 S–D 電流。這是 IC 最基本的骨幹單元。

⭐ NMOS 導通的完整機制（花最多時間講）：未加閘壓 → 兩個背對背 PN 接面、電子進 p 基板被電洞復合 → 不通；加正閘壓 → 推電洞、吸電子 → 電子濃度 > 電洞濃度 → N 型反轉層 → 通。

⭐ V_{th} 的定義與決定因素：$V_{GS} \geq V_{th}$ 才導通（舉 0.2、0.4 V 不通；0.7、0.8、1.0 V 通）；V_{th} 由閘極功函數、氧化層厚度與介電常數、基板摻雜濃度決定，出廠固定。PMOS 則 $V_{GS} \leq -0.7$ V。

⭐ 增強型「給電才動」、空乏型「給電才停」：增強型像平時關閉的洩洪閘門（Normally-OFF）；空乏型平時就有通道（Normally-ON）。

⭐ CMOS 反相器帶數字驗證：老師逐步算 V_{GS}：輸入 1 V → NMOS V_{GS} = 1 V ON、PMOS V_{GS} = 0 OFF → 輸出 0；輸入 0 V → NMOS OFF、PMOS V_{GS} = −1 V ON → 輸出 1。記得 V_{GS} 是閘極減「源極」，PMOS 的源極接 V_{DD}。俯視圖中兩顆電晶體共用一條多晶矽閘極。

⭐ 電阻：$R = \rho L/A$ 與兩種做法 + 分壓例題：薄膜電阻調幾何、擴散電阻調摻雜濃度；9 V、3 Ω、1.5 Ω → 2 A、6 V、3 V。

⭐ 深溝槽電容：向下挖孔增加電極面積，在極小表面積得到足夠電容，早期 DRAM 採用。

⭐ 熱載子效應與 LDD（10/12 上課補充）：$E = V/L$，L 縮小但 V 沒降 → 汲極端電場暴增 → 熱載子打進閘極氧化層使 V_{th} 漂移。LDD 是「用高電阻分壓」削弱尖峰電場（治標）；降 V_{DD}（5 → 3.3 → 1.8 → 1.2 V）是治本；V_{DD} 夠低後 LDD 改濃、更名 SDE。單井 V_{th} 不對稱、雙井可對稱調整。

註：逐字稿中 09/21 課程對記憶體（DRAM/SRAM/Flash）與邏輯閘、加法器（講義 p.19–37）沒有詳細的課堂說明紀錄，以上 2.10–2.12 以講義內容為準。

4. 名詞對照表

中文	English	一句話定義
類比元件	Analog component	處理連續變化、無限多值訊號的元件
數位元件	Digital component	處理離散 0/1 訊號的元件
主動元件	Active component	具增益、能放大或整流（電晶體、二極體、IC）
被動元件	Passive component	無增益，只能儲存或消耗能量（R、C、L）
增益	Gain	輸出訊號相對輸入的放大倍率
電源管理 IC	PMIC	做交直流轉換、降壓、穩壓的類比晶片
電阻率	Resistivity (ρ)	材料本身導電難易度，摻雜越濃 ρ 越小
擴散電阻	Diffused resistor	以摻雜區當電阻，靠摻雜濃度調阻值
介電質	Dielectric	電容兩極間的絕緣材料
溝槽電容	Trench capacitor	挖入基板的立體電容，早期 DRAM 用
金氧半場效電晶體	MOSFET	以閘極電場控制通道導通的電晶體
源極／汲極／閘極	Source / Drain / Gate	載子流入端／流出端／控制開關端
反轉層	Inversion layer	閘極電場使基板表面導電型態反轉而形成的通道
臨界（閾值）電壓	Threshold voltage (V_{th})	形成通道所需的最低閘極電壓
功函數	Work function	影響 V_{th} 的閘極材料參數
增強型	Enhancement mode	常關，給閘壓才導通
空乏型	Depletion mode	常開，給閘壓才截止
互補式金氧半	CMOS	PMOS 與 NMOS 互補配對組成的電路
反相器	Inverter (NOT gate)	輸出為輸入的反相
n 井／p 井	n-well / p-well	在基板中做出的反型摻雜區，用來放 PMOS／NMOS
場氧化層	Field oxide	隔離相鄰元件的厚氧化層
揮發性記憶體	Volatile memory	斷電資料消失（DRAM、SRAM）
非揮發性記憶體	Non-volatile memory	斷電資料保留（Flash、ROM、SSD、HDD）
字元線／位元線	Word line (WL) / Bit line (BL)	控制存取電晶體開關的線／傳送資料的線
刷新	Refresh	DRAM 定期（毫秒級）補充漏掉的電荷
雙穩態電路	Bistable circuit	SRAM 中兩反相器構成、有兩個穩定狀態的電路
浮動閘	Floating gate	Flash 中被絕緣包住、可困住電子的閘極
穿隧	Tunneling	電子在高電壓下穿過薄絕緣層進出浮動閘
波紋進位加法器	Ripple-carry adder	多個全加法器串接，進位逐級傳遞
鰭式電晶體	FinFET	閘極三面包覆鰭狀通道的 3D 電晶體
環繞閘極電晶體	GAAFET	閘極四面包覆奈米片通道
熱載子（10/12）	Hot carrier	在汲極端強電場中被加速、動能遠高於熱平衡的載子
輕摻雜汲極（10/12）	LDD / SDE	閘極旁的淡摻雜區，分壓削弱汲極端電場；濃度調高後稱 SDE

V_{th} 調整佈植（10/12）	V_{th} adjust implant	STI 後以極低能量超淺佈植微調表層濃度，設定 V_{th}

5. 公式與數字

公式／數值	說明
$R = \rho L / A$	電阻 ∝ 長度，∝ 1/截面積；擴散電阻靠摻雜濃度調 ρ
$V = I R$；串聯分壓 $V_k = V \cdot R_k / \Sigma R$	例：9 V、3 Ω + 1.5 Ω → I = 2 A、V_1 = 6 V、V_2 = 3 V
$C = Q/V = \epsilon A/d = \kappa \epsilon_0 A/d$	面積大、間距小、κ 大 → 電容大（09/14）
SiO_2 的 $\kappa \approx 3.9$	High-k（>3.9，HfO_2，閘極）／Low-k（<3.9，導線間）分界
NMOS 導通：$V_{GS} \geq V_{th}$（例 +0.7 V）	講義電路：V_{GG} = +1 V、V_{DD} = +3 V
PMOS 導通：$V_{GS} \leq V_{th}$（例 −0.7 V）	講義電路：V_{GG} = −1 V、V_{DD} = −3 V
V_{th} 常見規格約 0.5～0.7 V	由功函數、氧化層厚度／介電常數、基板摻雜決定
CMOS 反相器 V_{DD} = 1 V、V_{SS} = 0	$V_{GS} = V_G - V_S$（PMOS 的 S 在 V_{DD}）
CPU 供電約 1～1.2 V DC	由 PMIC 從 AC 轉換穩壓而來
DRAM 讀取預充 = 操作電壓的 1/2；刷新週期 毫秒級	SRAM 讀取也預充到一半
DRAM = 1T1C；SRAM = 6T（M1～M6）	SRAM：2 個反相器（4T）+ 2 個存取電晶體
半加：S = A⊕B，C = A·B	0011 + 0101 = 1000（3 + 5 = 8）

6. 自我檢測

Q1. 下列何者為被動元件？(A) 二極體 (B) MOSFET (C) 電容 (D) IC

答：(C)。被動元件無增益，只能儲存或消耗能量（R、C、L）。

Q2. 運算放大器、溫度感測器、PMIC 屬於類比還是數位元件？為什麼？

答：類比元件；處理隨時間連續變化、可有無限多值的訊號。

Q3. 在 IC 中製作電阻的兩種方式，各調整 $R = \rho L/A$ 中的哪個參數？

答：金屬薄膜／多晶矽電阻 → 調幾何（L、A）；擴散電阻 → 調摻雜濃度改變 ρ。

Q4. 9 V 電源串聯 3 Ω 與 1.5 Ω，求電流與各電阻電壓。

答：I = 9/4.5 = 2 A；V_1 = 6 V，V_2 = 3 V。

Q5. 早期 DRAM 為了在小面積得到足夠電容，採用哪種電容結構？

答：深溝槽電容（Trench capacitor）。

Q6. NMOS 的源／汲極與基板分別是什麼型態？載子是什麼？

答：S/D 為 n^+、基板為 p 型；載子為電子。（PMOS 相反：p^+ S/D、n 基板、電洞）

Q7. NMOS 閘極未加電壓時為何不導通？

答：S–基板–D 為 n^+–p–n^+，形成兩個背對背 PN 接面；注入的電子在 p 基板中與電洞復合，沒有導電通道。

Q8. NMOS 的 V_{th} = 0.7 V，V_{GS} 分別為 0.4 V 與 1.0 V 時是否導通？

答：0.4 V 不導通（< V_{th}）；1.0 V 導通（≥ V_{th}）。

Q9. 下列何者不是決定 V_{th} 的因素？(A) 閘極功函數 (B) 氧化層厚度 (C) 基板摻雜濃度 (D) 汲極電源 V_{DD} 大小

答：(D)。V_{th} 由閘極功函數、氧化層厚度與介電常數、基板摻雜濃度決定。

Q10. 「Normally ON、加閘壓才關閉」的是哪種 MOSFET？

答：空乏型（Depletion mode，給電才停）。增強型則是常關、給電才動。

Q11. CMOS 反相器 V_{DD} = 1 V，輸入 0 V 時哪顆電晶體導通？輸出為何？

答：PMOS 的 V_{GS} = 0 − 1 = −1 V ≤ −0.7 V 導通，NMOS V_{GS} = 0 截止；輸出接 V_{DD} = 1（高電位）。

Q12. 比較 DRAM 與 SRAM 的結構與是否需要刷新。

答：DRAM 為 1T1C，電容電荷會漏，需毫秒級定期刷新；SRAM 為 6T（兩個交互耦合反相器 + 兩顆存取電晶體），有電就能保持，不需刷新。兩者皆為揮發性。

Q13. Flash 的浮動閘中困有電子時，V_{th} 如何變化？如何擦除？

答：V_{th} 升高，通道電子不易流過；擦除時施加反向高電壓，使電子穿隧回基板。

Q14. NAND Flash 讀取某一單元時，為何要對其他字元線加高電壓？NOR Flash 有何不同？

答：NAND 單元串聯，其他單元若斷路電流無法通過，因此必須加高電壓強迫導通（但不能高到寫入）；NOR 每個單元並聯獨立接位元線，可逐位元隨機存取。

Q15. 半加法器的和與進位分別用什麼閘產生？0011 + 0101 = ？

答：和 S = XOR、進位 C = AND；0011 + 0101 = 1000（3 + 5 = 8）。

Q16.（10/12 補充）熱載子效應主要發生在 MOSFET 的哪個位置？LDD 為何能抑制它？

答：汲極端的空乏區（夾止區），該處水平電場最強。LDD 為輕摻雜、電阻較高，依 V = IR 先分擔部分電壓，使汲極端電位差與尖峰電場下降，電子不再被劇烈加速。

Q17.（10/12 補充）當 V_{DD} 降到約 1 V 以下，LDD 演變成什麼？為什麼？

答：源極／汲極延伸區（SDE）。V_{DD} 已很小，高電阻 LDD 會吃掉過多驅動電壓、使 I_{on} 下降，因此提高該區濃度，不再「輕摻雜」。

Q18.（10/12 補充）早期單井 CMOS 的主要缺點為何？雙井如何改善？

答：井區濃度必須遠高於基板，NMOS 與 PMOS 處於不同雜質背景，V_{th} 不對稱（如 +0.5 V / −0.75 V）；雙井可分別調整 N/P 井濃度，使 V_{th} 對稱（+0.5 V / −0.5 V），並較能抑制短通道與閂鎖效應。