



## (12) 发明专利申请

(10) 申请公布号 CN 120633876 A

(43) 申请公布日 2025. 09. 12

(21) 申请号 202510570893.1

(22) 申请日 2025.04.30

(71) 申请人 北京量子信息科学研究院

地址 100193 北京市海淀区中关村软件园

二期国际与区域协同创新中心A座

申请人 清华大学

(72) 发明人 汪景波 刘东 赵茜 黄晨

许宏泽 胡孟军

(74) 专利代理机构 北京律和信知识产权代理事

务所(普通合伙) 11446

专利代理师 刘国伟 刘兴

(51) Int. Cl.

G06N 10/20 (2022.01)

G06N 10/40 (2022.01)


权利要求书2页 说明书13页 附图5页

## (54) 发明名称

中性原子量子电路编译方法及系统、电子设备、存储介质和计算机程序产品

## (57) 摘要

一种中性原子量子电路编译方法及系统、电子设备、存储介质和计算机程序产品。包括：基于两比特门量子电路中的两比特门量子线路构建两比特门频率图；确定模拟量子计算的哈密顿量；基于最大割问题算法对两比特门频率图进行编码，以得到与两比特门频率图对应的最大化损耗函数；调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离，得到满足预设条件的目标哈密顿量；基于目标哈密顿量对所述最大化损耗函数求解，以得到两组对应解；基于两组对应解对两比特门频率图进行分割处理，以得到两个量子比特组；基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门，直至所有的量子比特执行完毕。



1. 一种中性原子量子电路编译方法,其特征在于,包括:

将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,以得到两比特门量子电路;

基于所述两比特门量子电路中的两比特门量子线路构建两比特门频率图;

确定模拟量子计算的哈密顿量;

基于最大割问题算法对所述两比特门频率图进行编码,以得到与所述两比特门频率图对应的最大化损耗函数;

调整所述光镊阵列的激光强度和所述光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量;

基于所述目标哈密顿量对所述最大化损耗函数求解,以得到两组对应解;

基于所述两组对应解对所述两比特门频率图进行分割处理,以得到两个量子比特组;

基于所述光镊阵列对所述两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

2. 根据权利要求1所述的中性原子量子电路编译方法,其特征在于,所述确定模拟量子计算的哈密顿量包括:

基于所述中性原子的基态或里德伯态、中性原子之间的相互作用强度确定出所述模拟量子计算的哈密顿量。

3. 根据权利要求1所述的中性原子量子电路编译方法,其特征在于,所述基于最大割问题算法对所述两比特门频率图进行编码,以得到与所述两比特门频率图对应的最大化损耗函数包括:

基于所述中性原子之间的两比特门操作次数根据所述最大割问题算法确定出所述最大化损耗函数。

4. 根据权利要求1所述的中性原子量子电路编译方法,其特征在于,所述基于所述目标哈密顿量对所述最大化损耗函数求解,以得到两组对应解包括:

基于所述目标哈密顿量,测量所述模拟量子计算的基态,以得到所述两组对应解。

5. 根据权利要求1所述的中性原子量子电路编译方法,其特征在于,所述光镊阵列包括SLM光镊阵列和AOD光镊阵列,所述基于所述光镊阵列对所述两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕包括:

在所述组间执行所述两比特门,包括:

将与所述第一组量子比特组映射的设置有所述AOD光镊阵列的中性原子,移动至与所述第二组量子比特组映射的设置有所述SLM光镊阵列的中性原子的位置,以使得所述第一组量子比特组与所述第二组量子比特组之间执行所述两比特门。

6. 根据权利要求5所述的中性原子量子电路编译方法,其特征在于,所述基于所述光镊阵列对所述两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕还包括:

在所述组内执行所述两比特门,包括:

确定与所述第一组量子比特组和所述第二组量子比特组中的目标量子比特所映射的,且设置在所述SLM光镊阵列的目标中性原子;

基于所述AOD光镊阵列将所述目标中性原子移动至所述AOD光镊阵列中的目标位置,以

使得所述目标量子比特与所述目标位置处的中性原子所映射的量子比特执行两比特门；

在执行所述两比特门之后，基于所述AOD光镊阵列将与所述目标中性原子移动回初始位置；

遍历所述第一组量子比特组和所述第二组量子比特组中的目标量子比特所映射的，且设置在所述SLM光镊阵列的所有目标中性原子，直至所有的目标量子比特的两比特门执行完毕。

7. 一种中性原子量子电路编译系统，其特征在于，所述中性原子量子电路编译系统用于执行如权利要求1-6任一所述的方法，所述中性原子量子电路编译系统包括：

量子电路处理模块，将预设量子电路的量子比特与光镊阵列中的中性原子进行映射，以得到两比特门量子电路，以及基于所述两比特门量子电路中的两比特门量子线路构建两比特门频率图；

量子比特处理模块，确定模拟量子计算的哈密顿量，基于最大割问题算法对所述两比特门频率图进行编码，以得到与所述两比特门频率图对应的最大化损耗函数，调整所述光镊阵列的激光强度和所述光镊阵列中的中性原子之间的原子距离，得到满足预设条件的目标哈密顿量，基于所述目标哈密顿量对所述最大化损耗函数求解，以得到两组对应解，基于所述两组对应解对所述两比特门频率图进行分割处理，以得到两个量子比特组；

量子电路编译模块，基于所述光镊阵列对所述两组量子比特组分别在组间和组内执行两比特门，直至所有的量子比特执行完毕。

8. 一种电子设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-6任一所述的方法。

9. 一种非易失性计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-6任一所述的方法。

10. 一种计算机程序产品，其特征在于，包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行如权利要求1-6任一项所述的方法。

## 中性原子量子电路编译方法及系统、电子设备、存储介质和计算机程序产品

### 技术领域

[0001] 本发明涉及量子计算的技术领域,具体而言,涉及一种中性原子量子电路编译方法及系统、电子设备、存储介质和计算机程序产品。

### 背景技术

[0002] 中性原子为一种不带净电荷的原子,其原子核中的质子数与核外电子数相等,正负电荷相互抵消从而使得其整体可以呈电中性。在量子计算领域,中性原子量子计算为利用中性原子(如铷Rb、铯Cs等碱金属原子)作为量子比特(qubit)的物理载体,通过光镊阵列和激光脉冲实现量子比特的编码和操作,从而可以完成相应的量子计算任务。

[0003] 中性原子量子电路为在中性原子量子计算中,将量子算法或量子操作转化为由一系列操控中性原子的物理步骤(如激光脉冲、里德堡激发等)组成的可执行流程,其操作对象为中性原子量子比特,通过量子门的组合可以实现量子计算任务。中性原子量子电路的编译需要将抽象的量子算法转化为实际硬件可执行的物理操作,涉及量子门分解、布局布线、纠错编码等方面。

[0004] 中性原子的特点为,在满足光镊阵列的约束条件下,束缚在光镊阵列中的中性原子可以相干性的移动位置,从而使得量子比特之间的连通性在量子计算过程中会实时改变。

[0005] 本发明的发明人发现,由于中性原子的可移动特点,使得量子计算中的双量子比特门的应用具有更大的灵活性,但动态的连通性和数量巨大的量子数据使得中性原子量子电路的编译的复杂度较大。如何基于中性原子量子计算的特点(如相干性移动)对数量巨大的量子比特进行快速编译为本发明想要解决的技术问题。

[0006] 背景技术部分的内容仅仅是公开人所知晓的技术,并不当然代表本领域的现有技术。

### 发明内容

[0007] 根据本发明的一方面,本发明提供了一种中性原子量子电路编译方法,包括将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,以得到两比特门量子电路;基于两比特门量子电路中的两比特门量子线路构建两比特门频率图;确定模拟量子计算的哈密顿量;基于最大割问题算法对两比特门频率图进行编码,以得到与两比特门频率图对应的最大化损耗函数;调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量;基于目标哈密顿量对最大化损耗函数求解,以得到两组对应解;基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组;基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0008] 根据本发明的又一方面,本发明提供了一种中性原子量子电路编译系统,包括量

子电路处理模块、量子比特处理模块和量子电路编译模块。量子电路处理模块将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,以得到两比特门量子电路,以及基于两比特门量子电路中的两比特门量子线路构建两比特门频率图。量子比特处理模块确定模拟量子计算的哈密顿量,基于最大割问题算法对两比特门频率图进行编码,以得到与两比特门频率图对应的最大化损耗函数,调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量,基于目标哈密顿量对最大化损耗函数求解,以得到两组对应解,基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组。量子电路编译模块基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0009] 根据本发明的又一方面,本发明还提供了一种电子设备。该电子设备包括:一个或多个处理器;存储装置,用于存储一个或多个程序,当一个或多个程序被一个或多个处理器执行时,使得一个或多个处理器,能够实现如上文所述的方法。

[0010] 根据本发明的又一方面,本发明还提供了一种非易失性计算机可读存储介质。该存储介质上存储有计算机程序,该计算机程序被处理器执行时能够实现如上文所述的方法。

[0011] 根据本发明的另一方面,本发明还提供了一种计算机程序产品。该计算机程序产品包括:存储在计算机可读存储介质上的计算机程序;计算机程序包括程序指令,当程序指令被计算机执行时,使计算机执行如上文所述的方法。

[0012] 有益效果

[0013] 本发明通过将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,可以得到两比特门量子电路,基于两比特门量子电路中的两比特门量子线路构建两比特门频率图。本发明可以确定模拟量子计算的哈密顿量,基于最大割问题算法对两比特门频率图进行编码,以得到与两比特门频率图对应的最大化损耗函数,通过调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量,之后基于目标哈密顿量对最大化损耗函数求解,可以得到两组对应解,基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组,最后可以基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0014] 本发明通过利用中性原子量子计算体系既具有模拟量子计算又具有数字量子计算的特点,可以仅使用量子算力,即可完成整套的量子电路编译流程。本发明通过模拟量子计算可以解决最大割问题算法的能力,可以加速电路编译过程的计算速度。

## 附图说明

[0015] 为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0016] 图1示出本发明实施例的中性原子量子电路编译方法的一流程示意图;

[0017] 图2示出本发明实施例的一SLM光镊阵列的示意图;

[0018] 图3示出本发明实施例的一AOD光镊阵列的示意图;

- [0019] 图4示出本发明实施例的两比特门量子线路的示意图；
- [0020] 图5示出本发明实施例的两比特门频率图；
- [0021] 图6示出本发明实施例的两比特门频率图的切割图的示意图；
- [0022] 图7示出本发明实施例的中性原子量子电路编译方法的又一流程示意图；
- [0023] 图8示出本发明实施例的中性原子量子电路编译方法的又一流程示意图；
- [0024] 图9示出本发明实施例的中性原子量子电路编译系统的一示意图。
- [0025] 附图标记说明：
- [0026] 中性原子量子电路编译系统1；量子电路处理模块10；量子比特处理模块20；量子电路编译模块30。

### 具体实施方式

[0027] 下面结合本发明实施例中的附图,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0028] 在一现有技术中,可以通过量子电路编译器对可移动中性原子量子电路进行编译。例如,现有技术可以利用SMT(Satisfiability Modulo Theories,可满足性模理论)求解器来求解满足物理条件限制的量子比特的映射方式与调度过程。

[0029] 但发明人发现,该编译方法的可扩展性会受到SMT求解器的限制,使得求解时间会随量子线路的增多而指数性的增大,存在完成求解所需要的计算资源较大的问题。例如,对于具有90个量子比特的量子电路,至少需要1天左右的时间才可以完成编译工作。

[0030] 在又一现有技术中,还可以基于MAX k-Cut(最大割问题)算法对可移动中性原子量子电路进行编译。例如,基于MAX k-Cut算法执行量子比特的映射,并将切割后的量子比特放置于K套光镊阵列中,以解除中性原子量子计算的限制。

[0031] 但发明人发现,该编译方法至少需要K-1套声光偏转器来束缚量子比特,而目前的中性原子量子计算平台只能限制两套声光偏转器的使用,多套声光偏转器的设备布置难以在实际应用场景中实现。以及MAX k-Cut算法为一个NP-hardproblem(NP难问题),对于大规模的中性原子量子计算也会存在计算资源巨大、无法实现快速编译求解的问题。

[0032] 在又一现有技术中,还可以针对DPQA(Discrete-Pulse Quantum Assembly,量子电路编译器)中的三个任务如调度任务、布局任务和路由任务,根据边着色问题、模拟退火问题和独立集问题,对应地提出了相应的解决方法和这些解决方法的集成。

[0033] 但发明人发现,该编译方法所对应的线路仅限于可对易两比特门群线路,缺乏广泛的适应性。以及该编译方法仅考虑了距离最近问题,而忽略了路由时的可兼容性问题,导致无法得到最优编译。

[0034] 在又一现有技术中,还可以将所有的量子比特映射到固定原子上,之后利用可移动原子作为辅助原子,在固定量子比特之间进行路由,并执行2-Q门。

[0035] 但发明人发现,该编译方法通过辅助比特传递两比特门相互作用,在这个过程中需要加入额外的两比特门来完成,如此会导致增大整个量子线路所需的两比特门操作次数,从而会降低整个量子线路的保真度。

[0036] 也即,现有技术中对中性原子量子电路的编译存在计算资源巨大、编译时间较长、无法得到最优编译以及量子线路的保真度较低等问题。

[0037] 基于此,根据本发明的一方面,本发明提供了一种中性原子量子电路编译方法。图1示出本发明实施例的中性原子量子电路编译方法的一流程示意图。如图1所示,该中性原子量子电路编译方法可以包括步骤S100-S800。

[0038] 示例性地,该中性原子量子电路编译方法可以由具备计算能力的中性原子量子电路编译系统(或称中性原子量子电路计算平台)所执行。

[0039] 根据示例实施例,在步骤S100中,中性原子量子电路编译系统将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,以得到两比特量子电路。

[0040] 例如,预设量子电路可以为输入至中性原子量子电路编译系统的量子电路任务。中性原子量子电路编译系统可以将束缚在光镊阵列中的中性原子作为映射目标,以构建预设量子电路的量子比特与中性原子的映射。示例性地,该光镊阵列可以包括SLM光镊阵列和AOD光镊阵列。

[0041] 光镊阵列作为一种量子操控平台,可以通过激光束捕获和操控原子或分子,光镊阵列可以包括多个光镊点位。每一个光镊点位最多只容纳一个基态原子。

[0042] 光镊点位可以由SLM(Spatial Light Modulator,空间光调制器)或AOD(Acousto-optic Deflectors,声光偏转器)制备产生。由SLM产生的光镊点位形成的光镊阵列为SLM光镊阵列;由AOD产生的光镊点位形成的光镊阵列为AOD光镊阵列。

[0043] 图2示出本发明实施例的一SLM光镊阵列的示意图;图3示出本发明实施例的一AOD光镊阵列的示意图。

[0044] 如图2所示,SLM光镊阵列中的光镊点位可以在二维平面上的任意位置,但是SLM光镊阵列中的光镊点位无法移动。示例性地,图2示出了包括7个光镊点位的SLM光镊阵列,这7个光镊点位的位置是任意分布的。

[0045] 如图3所示,AOD光镊阵列中的光镊点位为位于二维平面上的晶格阵列结构。AOD光镊阵列可以进行移动,但AOD光镊阵列在移动过程中需要整行或者整列地移动。示例性地,如图3所示,可以将AOD光镊阵列中的行3整体的向下进行移动。通过AOD光镊阵列的移动,可以带动中性原子的位置移动。

[0046] 根据示例实施例,中性原子可以在SLM光镊阵列和AOD光镊阵列之间进行转换。SLM光镊阵列的光镊点位在量子计算过程中可以单独的开启或关闭,AOD光镊阵列的光镊点位在量子计算过程中需要整行或整列的开启或关闭。

[0047] AOD光镊阵列的中性原子在移动过程中,只能按照顺序依次执行,即AOD光镊阵列的某一行在移动过程中,只能按照行的顺序依次移动,不能直接越过中间行进行隔行移动。或者AOD光镊阵列的某一列在移动过程中,只能按照列的顺序依次移动,不能直接越过中间列进行隔列移动。

[0048] 根据示例实施例,任意的单量子比特门都可以通过激光进行单独操作控制。这里可以理解的是,当两个量子比特之间的距离处于里德堡阻塞半径 $r_b$ 内,且同时被激光(如里德堡激光)激发时,可以执行CZ门(Control-Z gate,两量子比特量子逻辑门,简称两比特门)。当两个量子比特执行CZ门时,两个中性原子之间的距离( $r_b$ )内不能存在其他中性原子。

[0049] 例如,在步骤S100中,中性原子量子电路编译系统将原始线路中的任意两比特门转化为中性原子可原生执行的CZ门,从而可以得到仅有两比特门的两比特门量子电路。

[0050] 在步骤S200中,中性原子量子电路编译系统基于两比特门量子电路中的两比特门量子线路构建两比特门频率图。

[0051] 例如,中性原子量子电路编译系统可以确定出两比特门量子电路中的两比特门量子线路,根据该两比特门量子线路可以确定出两个量子比特之间的两比特门在整个量子电路中出现的次数,并据此构建两比特门频率图。

[0052] 从而可以根据两个量子比特之间的两比特门在整个量子电路中出现的次数确定出两比特门频率图。

[0053] 图4示出本发明实施例的两比特门量子线路的示意图;图5示出本发明实施例的两比特门频率图。

[0054] 示例性地,图4示出了包括5个量子比特( $q_1$ 、 $q_2$ 、 $q_3$ 、 $q_4$ 、 $q_5$ )的两比特门量子线路的示意图,根据图4所示的两比特门量子线路,可以确定出如图5所示的两比特门频率图。

[0055] 在步骤S300中,中性原子量子电路编译系统确定模拟量子计算的哈密顿量。

[0056] 例如,在中性原子量子电路编译系统中,中性原子即可用于模拟量子计算,也可以用于数字量子计算。模拟量子计算为直接利用量子计算的自然演化来模拟特定问题,无需将计算分解为离散的逻辑门操作,其可以通过调控模拟量子计算的哈密顿量(如相互作用、磁场等),使得量子计算自然演化到目标状态,从而进行问题求解。数学量子计算为基于量子逻辑门的通用计算模型,通过离散的逻辑门操作实现任意量子算法,其可以将计算分解为一系列通用量子门(如Hadamard门、CNOT门等)的组合,通过量子电路实现算法。

[0057] 在模拟量子计算中,中性原子的基态为0态,中性原子的里德伯(Rydberg)态为1态。在中性原子量子电路编译过程中,可以通过控制光镊阵列的激光场实现单比特操作(或单比特旋转),可以改变中性原子内态的相位和振幅。中性原子在Rydberg态中具有较高的主量子数和较强的偶极相互作用,可用于量子计算中相邻量子比特之间的相互作用和控制。如由于中性原子在Rydberg态上存在较强的偶极矩,则通过激光可以将多个中性原子激发到Rydberg态,并且可以通过调整中性原子的位置实现任意的多原子相互作用。

[0058] 在步骤S300中,中性原子量子电路编译系统可以根据中性原子确定出模拟量子计算的哈密顿量。

[0059] 可选地,中性原子量子电路编译系统基于中性原子的基态或里德伯态、中性原子之间的相互作用强度确定出模拟量子计算的哈密顿量。

[0060] 如模拟量子计算的哈密顿量可以为:

$$[0061] \quad H = \frac{1}{2}\Omega \sum_i (|g_i\rangle\langle r_i| + |r_i\rangle\langle g_i|) + \sum_j \Delta_j n_j + \sum_{jk} V_{jk} n_j n_k ;$$

[0062] 其中,H为哈密顿量, $\Omega$ 为0态和1态之间的拉比驱动频率,该拉比驱动频率的大小决定了系统在两个态之间往返一次所需的时间, $g_i$ 为第i个中性原子的0态, $r_i$ 为第i个中性原子的1态, $\Delta_j$ 为第j个中性原子上的失谐量(即第j个中性原子在此位置上感受到的能量), $n_j = |r_j\rangle\langle r_j|$ , $n_j$ 表示第j个中性原子是否在1态上, $n_k = |g_k\rangle\langle g_k|$ , $n_k$ 表示第k个中性原子是否在0态上, $V_{jk}$ 为第j个中性原子和第k个中性原子之间的相互作用强度。

[0063] 在步骤S400中,中性原子量子电路编译系统基于最大割问题算法对两比特门频率



图进行编码,以得到与两比特门频率图对应的最大化损耗函数。

[0064] 例如,最大割问题算法可以为Max-Cut问题算法。Max-Cut问题算法为一个图论中的经典优化问题,目标是在一个无向图中,将顶点集合划分为两个子集,使得连接两个子集之间的边的权重和最大。

[0065] 可选地,在步骤S400中,中性原子量子电路编译系统基于中性原子之间的两比特门操作次数根据最大割问题算法确定出最大化损耗函数。

[0066] 例如,与两比特门频率图对应的最大化损耗函数可以为:

$$[0067] \quad C_{\text{Max-Cut}} = \sum_{(j, k) \in E} \omega_{jk} (X_j (1 - X_k) + X_k (1 - X_j));$$

[0068] 其中, $C_{\text{Max-Cut}}$ 为最大化损耗函数, $\omega_{jk}$ 为第j个中性原子和第k个中性原子之间连线的权重,即 $\omega_{jk}$ 为第j个中性原子和第k个中性原子之间的两比特门操作次数, $X_j$ 为第j个中性原子所对应的最大割组分, $X_j$ 为0或1,表示第j个中性原子处在组分0或1, $X_k$ 为第k个中性原子所对应的最大割组分, $X_k$ 为0或1,表示第j个中性原子处在组分0或1,E为中性原子的数量。

[0069] 在步骤S500中,中性原子量子电路编译系统调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量。

[0070] 例如,中性原子量子电路编译系统可以响应用户指令,通过调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,可以使得 $\Omega$ 、 $V_{jk}$ 和 $\Delta_j$ 满足满足特定条件,达到所需的目标哈密顿量,进而给出Max-Cut问题的解。如通过激光强度的调制,可以实现等效拉比驱动频率 $\Omega$ 的大小,通过调节激光的共振频率,可以调节失谐量 $\Delta_j$ 的大小,通过光镊阵列改变两个中性原子之间的距离,可以调节两个中性原子之间的相互作用强度 $V_{jk}$ ,从而改变两个量子比特的耦合强度。

[0071] 如可以使得 $\Omega$ 、 $V_{jk}$ 和 $\Delta_j$ 满足以下条件:

$$\Omega = 0;$$

$$[0072] \quad \begin{aligned} V_{jk} &= 4\omega_{jk}; \\ \Delta_j &= -\frac{1}{2} \sum_{j \neq k} V_{jk}; \end{aligned}$$

[0073] 将上述参数代入哈密顿量中,则得到目标哈密顿量为:

$$[0074] \quad H = -\frac{1}{2} \sum_{j \neq k} V_{jk} n_j + \sum_{jk} V_{jk} n_j n_k = -2 \sum_{jk} \omega_{jk} n_j + 4 \sum_{jk} \omega_{jk} n_k;$$

[0075] 设:

$$[0076] \quad \begin{aligned} \sigma_j^Z &= 2n_j - 1 \\ \sigma_k^Z &= 2n_k - 1; \end{aligned}$$

[0077] 则得到目标哈密顿量为:

$$[0078] \quad H = \sum_j \sum_k \omega_{jk} \sigma_j^Z \sigma_k^Z;$$

[0079] 在步骤S600中,中性原子量子电路编译系统基于目标哈密顿量对最大化损耗函数求解,以得到两组对应解。

[0080] 可选地,在步骤S600中,中性原子量子电路编译系统基于目标哈密顿量,测量模拟

量子计算的基态,以得到两组对应解。

[0081] 例如,设:

$$\begin{aligned} Z_j &= 2X_j - 1 \\ Z_k &= 2X_k - 1 \end{aligned};$$

[0083] 其中, $Z_j$ 和 $Z_k$ 的取值仅为 $\pm 1$ 。

[0084] 将上述参数代入最大化损耗函数中,则得到:

$$C_{\text{Max-Cut}} = \sum_j \sum_k \omega_{jk} (1 - Z_j Z_k);$$

[0086] 基于上述参数对该最最大化损耗函数进行求解。例如,由于对 $\omega_{jk}$ 单独的求和为一个常数,则最大化该损耗函数时要求第二个求和项最小,即求解结果与目标哈密顿量的基态对应的结果一致。即,在上述参数的情况下,中性原子量子电路编译系统可以基于目标哈密顿量测量模拟量子计算的基态,即可以对应得到最大化损耗函数的两组对应解。

[0087] 在步骤S700中,中性原子量子电路编译系统基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组。

[0088] 例如,中性原子量子电路编译系统可以根据最大化损耗函数的两组对应解,将中性原子分割为两组具有最大连接数的组分,从而可以得到两比特门频率图的切割图。

[0089] 图6示出本发明实施例的两比特门频率图的切割图的示意图。

[0090] 如图6所示,该切割图包括两个量子比特组,如量子比特组 $\{q_2, q_3\}$ 和 $\{q_1, q_4, q_5\}$ 。

[0091] 在步骤S800中,中性原子量子电路编译系统基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0092] 例如,中性原子量子电路编译系统可以基于光镊阵列对中性原子的相干性移动控制实现量子比特之间的两比特门。

[0093] 示例性地,中性原子量子电路编译系统可以基于光镊阵列先执行两个量子比特组之间的量子比特的两比特门,之后可以基于光镊阵列执行量子比特组之内的量子比特的两比特门。

[0094] 可选地,光镊阵列包括SLM光镊阵列和AOD光镊阵列。

[0095] 图7示出本发明实施例的中性原子量子电路编译方法的又一流程示意图;图8示出本发明实施例的中性原子量子电路编译方法的又一流程示意图。

[0096] 如图7所示,步骤S800可以包括步骤S810和S820。

[0097] 在步骤S810中,中性原子量子电路编译系统将第一组量子比特组映射的设置AOD光镊阵列的中性原子,移动至与第二组量子比特组映射的设置SLM光镊阵列的中性原子的位置,以使得第一组量子比特组与第二组量子比特组之间执行两比特门。

[0098] 例如,在中性原子量子电路编译系统在组间执行两比特门的情况下,第一组量子比特组中的量子比特与设置在SLM光镊阵列的中性原子相映射,第二组量子比特组中的量子比特与设置在AOD光镊阵列的中性原子相映射。中性原子量子电路编译系统通过AOD光镊阵列,可以控制AOD光镊阵列的中性原子的移动,从而可以将AOD光镊阵列的中性原子移动至SLM光镊阵列的中性原子处。如此设置,可以最大并行化地将两个量子比特组之间的两比特门执行。

[0099] 可选地,如图8所示,步骤S820还可以包括步骤S821-S824。

[0100] 在步骤S821中,中性原子量子电路编译系统确定与第一组量子比特组和第二组量

子比特组中的目标量子比特所映射的,且设置在SLM光镊阵列的目标中性原子。

[0101] 例如,在执行完第一量子比特组和第二量子比特组之间的两比特门之后,可以将所有的中性原子设置在SLM光镊阵列中,以使得第一组量子比特组和第二组量子比特组中的目标量子比特可以与SLM光镊阵列的目标中性原子所映射。

[0102] 在步骤S822中,中性原子量子电路编译系统基于AOD光镊阵列将目标中性原子移动至AOD光镊阵列中的目标位置,以使得目标量子比特与目标位置处的中性原子所映射的量子比特执行两比特门。

[0103] 例如,中性原子量子电路编译系统基于AOD光镊阵列每次可以镊取一个设置在SLM光镊阵列中的目标中性原子至另一个中性原子的位置处,以使得其所映射的量子比特可以执行两比特门。

[0104] 在步骤S823中,中性原子量子电路编译系统在执行两比特门之后,基于AOD光镊阵列将与目标中性原子移动回初始位置。

[0105] 在步骤S824中,中性原子量子电路编译系统遍历第一组量子比特组和第二组量子比特组中的目标量子比特所映射的,且设置在SLM光镊阵列的所有目标中性原子,直至所有的目标量子比特的两比特门执行完毕。

[0106] 例如,在执行完毕目标量子比特的两比特门之后,中性原子量子电路编译系统基于AOD光镊阵列将对应的中性原子移动至其在SLM光镊阵列的初始位置。并重复执行该过程,直至所有的量子比特的两比特门执行完毕,从而可以运行完毕整个量子线路,实现中性原子量子电路编译。

[0107] 本发明通过将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,可以得到两比特门量子电路,基于两比特门量子电路中的两比特门量子线路构建两比特门频率图。本发明可以确定模拟量子计算的哈密顿量,基于最大割问题算法对两比特门频率图进行编码,以得到与两比特门频率图对应的最大化损耗函数,通过调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量,之后基于目标哈密顿量对最大化损耗函数求解,可以得到两组对应解,基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组,最后可以基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0108] 通过上述实施例,本发明通过利用中性原子量子计算体系既具有模拟量子计算又具有数字量子计算的特点,可以仅使用量子算力,即可完成整套的量子电路编译流程。本发明通过模拟量子计算可以解决最大割问题算法的能力,可以加速电路编译过程的计算速度。

[0109] 本发明可以结合模拟量子计算和数字量子计算对中性原子量子电路进行编译,在整个量子算法的实现中无需任何经典算力的介入,基于模拟量子计算可以快速解决部分NP问题(如包括最大割问题),之后通过数字量子计算对量子算法进行编译,可以把编译过程映射为最大割问题,从而可以利用模拟量子计算完成映射方案的求解。以及本发明通过中性原子的路由设计,可以使得从模拟量子计算得到的映射方案可以在数字量子计算的平台上运行,从而可以完成量子电路的快速编译。

[0110] 本发明可以仅通过一套SLM设备和一套AOD设备即可实现上文所述的中性原子量子电路编译方法,不需要额外的物理设备限制,具有结构简单的特点。

[0111] 根据本发明的又一方面,本发明提供了一种中性原子量子电路编译系统。图9示出本发明实施例的中性原子量子电路编译系统的一示意图。如图9所示,中性原子量子电路编译系统1包括量子电路处理模块10、量子比特处理模块20和量子电路编译模块30。

[0112] 根据示例实施例,量子电路处理模块10将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,以得到两比特门量子电路。

[0113] 例如,预设量子电路可以为输入至量子电路处理模块10的量子电路任务。量子电路处理模块10可以将束缚在光镊阵列中的中性原子作为映射目标,以构建预设量子电路的量子比特与中性原子的映射。示例性地,该光镊阵列可以包括SLM光镊阵列和AOD光镊阵列。

[0114] 光镊阵列已在上文中详细介绍,此处不再赘述。

[0115] 根据示例实施例,任意的单量子比特门都可以通过激光进行单独操作控制。这里可以理解的是,当两个量子比特之间的距离处于里德堡阻塞半径 $r_b$ 内,且同时被激光(如里德堡激光)激发时,可以执行CZ门(Control-Z gate,两量子比特量子逻辑门,简称两比特门)。当两个量子比特执行CZ门时,两个中性原子之间的距离( $r_b$ )内不能存在其他中性原子。

[0116] 例如,量子电路处理模块10将原始线路中的任意两比特门转化为中性原子可原生执行的CZ门,从而可以得到仅有两比特门的量子电路。

[0117] 根据示例实施例,量子电路处理模块10基于两比特门量子电路中的两比特门量子线路构建两比特门频率图。

[0118] 例如,量子电路处理模块10可以确定出两比特门量子电路中的两比特门量子线路,根据该两比特门量子线路可以确定出两个量子比特之间的两比特门在整个量子电路中出现的次数,并据此构建两比特门频率图。

[0119] 根据示例实施例,量子比特处理模块20确定模拟量子计算的哈密顿量。

[0120] 例如,在中性原子量子电路编译系统中,中性原子即可用于模拟量子计算,也可以用于数字量子计算。模拟量子计算为直接利用量子计算的演化来模拟特定问题,无需将计算分解为离散的逻辑门操作,其可以通过调控模拟量子计算的哈密顿量(如相互作用、磁场等),使得量子计算演化到目标状态,从而进行问题求解。数字量子计算为基于量子逻辑门的通用计算模型,通过离散的逻辑门操作实现任意量子算法,其可以将计算分解为一系列通用量子门(如Hadamard门、CNOT门等)的组合,通过量子电路实现算法。

[0121] 在模拟量子计算中,中性原子的基态为0态,中性原子的里德堡(Rydberg)态为1态。在中性原子量子电路编译过程中,可以通过控制光镊阵列的激光场实现单比特操作(或单比特旋转),可以改变中性原子内态的相位和振幅。中性原子在Rydberg态中具有较高的主量子数和较强的偶极相互作用,可用于量子计算中相邻量子比特之间的相互作用和控制。如由于中性原子在Rydberg态上存在较强的偶极矩,则通过激光可以将多个中性原子激发到Rydberg态,并且可以通过调整中性原子的位置实现任意的多原子相互作用。

[0122] 量子比特处理模块20可以根据中性原子确定出模拟量子计算的哈密顿量。

[0123] 可选地,量子比特处理模块20基于中性原子的基态或里德堡态、中性原子之间的相互作用强度确定出模拟量子计算的哈密顿量。

[0124] 如模拟量子计算的哈密顿量可以为:

$$[0125] \quad H = \frac{1}{2} \Omega \sum_i (|g_i\rangle\langle r_i| + |r_i\rangle\langle g_i|) + \sum_j \Delta_j n_j + \sum_{jk} V_{jk} n_j n_k ;$$

[0126] 其中,  $H$  为哈密顿量,  $\Omega$  为 0 态和 1 态之间的拉比驱动频率, 该拉比驱动频率的大小决定了系统在两个态之间往返一次所需的时间,  $g_i$  为第  $i$  个中性原子的 0 态,  $r_i$  为第  $i$  个中性原子的 1 态,  $\Delta_j$  为第  $j$  个中性原子上的失谐量 (即第  $j$  个中性原子在此位置上感受到的能量),  $n_j = |r_j\rangle\langle r_j|$ ,  $n_j$  表示第  $j$  个中性原子是否在 1 态上,  $n_k = |g_k\rangle\langle g_k|$ ,  $n_k$  表示第  $k$  个中性原子是否在 0 态上,  $V_{jk}$  为第  $j$  个中性原子和第  $k$  个中性原子之间的相互作用强度。

[0127] 量子比特处理模块 20 基于最大割问题算法对两比特门频率图进行编码, 以得到与两比特门频率图对应的最大化损耗函数。

[0128] 例如, 最大割问题算法可以为 Max-Cut 问题算法。Max-Cut 问题算法为一个图论中的经典优化问题, 目标是在一个无向图中, 将顶点集合划分为两个子集, 使得连接两个子集之间的边的权重和最大。

[0129] 量子比特处理模块 20 基于中性原子之间的两比特门操作次数根据最大割问题算法确定出最大化损耗函数。

[0130] 例如, 与两比特门频率图对应的最大化损耗函数可以为:

$$[0131] \quad C_{\text{Max-Cut}} = \sum_{(j, k) \in E} \omega_{jk} (X_j(1 - X_k) + X_k(1 - X_j));$$

[0132] 其中,  $C_{\text{Max-Cut}}$  为最大化损耗函数,  $\omega_{jk}$  为第  $j$  个中性原子和第  $k$  个中性原子之间连线的权重, 即  $\omega_{jk}$  为第  $j$  个中性原子和第  $k$  个中性原子之间的两比特门操作次数,  $X_j$  为第  $j$  个中性原子所对应的最大割组分,  $X_j$  取值为 0 或 1, 表示第  $j$  个中性原子处在组分 0 或 1,  $X_k$  为第  $k$  个中性原子所对应的最大割组分,  $X_k$  为 0 或 1, 表示第  $j$  个中性原子处在组分 0 或 1,  $E$  为中性原子的数量。

[0133] 量子比特处理模块 20 调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离, 得到满足预设条件的目标哈密顿量。

[0134] 例如, 量子比特处理模块 20 可以响应用户指令, 通过调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离, 可以使得  $\Omega$ 、 $V_{jk}$  和  $\Delta_j$  满足特定条件, 达到所需的目标哈密顿量, 进而给出 Max-Cut 问题的解。如通过激光强度的调制, 可以实现等效拉比驱动频率  $\Omega$  的大小, 通过调节激光的共振频率, 可以调节失谐量  $\Delta_j$  的大小, 通过光镊阵列改变两个中性原子之间的距离, 可以调节两个中性原子之间的相互作用强度  $V_{jk}$ , 从而改变两个量子比特的耦合强度。

[0135] 如可以使得  $\Omega$ 、 $V_{jk}$  和  $\Delta_j$  满足以下条件:

$$[0136] \quad \Omega = 0;$$

$$[0137] \quad V_{jk} = 4 \omega_{jk};$$

$$[0138] \quad \Delta_j = -\frac{1}{2} \sum_{j \neq k} V_{jk};$$

[0139] 将上述参数代入哈密顿量中, 则得到目标哈密顿量为:

$$[0140] \quad H = -\frac{1}{2} \sum_{j \neq k} V_{jk} n_j + \sum_{jk} V_{jk} n_j n_k = -2 \sum_{jk} \omega_{jk} n_j + 4 \sum_{jk} \omega_{jk} n_k ;$$

[0141] 设:

$$\begin{aligned} [0142] \quad & \sigma_j^Z = 2n_j - 1 \\ & \sigma_k^Z = 2n_k - 1; \end{aligned}$$

[0143] 则得到目标哈密顿量为:

$$[0144] \quad H = \sum_j \sum_k \omega_{jk} \sigma_j^Z \sigma_k^Z。$$

[0145] 量子比特处理模块20基于目标哈密顿量对最大化损耗函数求解,以得到两组对应解。

[0146] 可选地,量子比特处理模块20基于目标哈密顿量,测量模拟量子计算的基态,以得到两组对应解。

[0147] 例如,设:

$$\begin{aligned} [0148] \quad & Z_j = 2X_j - 1 \\ & Z_k = 2X_k - 1; \end{aligned}$$

[0149] 其中, $Z_j$ 和 $Z_k$ 的取值仅为 $\pm 1$ 。

[0150] 将上述参数代入最大化损耗函数中,则得到:

$$[0151] \quad C_{\text{Max-Cut}} = \sum_j \sum_k \omega_{jk} (1 - Z_j Z_k)。$$

[0152] 量子比特处理模块20基于上述参数对该最最大化损耗函数进行求解。例如,由于对 $\omega_{jk}$ 单独的求和为一个常数,则最大化该损耗函数时要求第二个求和项最小,即求解结果与目标哈密顿量的基态对应的结果一致。即,在上述参数的情况下,量子比特处理模块20可以基于目标哈密顿量测量模拟量子计算的基态,即可以对应得到最大化损耗函数的两组对应解。

[0153] 量子比特处理模块20基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组。

[0154] 例如,量子比特处理模块20可以根据最大化损耗函数的两组对应解,将中性原子分割为两组具有最大连接数的组分,从而可以得到两比特门频率图的切割图。

[0155] 量子电路编译模块30基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0156] 例如,量子电路编译模块30可以基于光镊阵列对中性原子的相干性移动控制实现量子比特之间的两比特门。

[0157] 示例性地,量子电路编译模块30可以基于光镊阵列先执行两个量子比特组之间的量子比特的两比特门,之后可以基于光镊阵列执行量子比特组之内的量子比特的两比特门。

[0158] 量子电路编译模块30将与第一组量子比特组映射的设置AOD光镊阵列的中性原子,移动至与第二组量子比特组映射的设置SLM光镊阵列的中性原子的位置,以使得第一组量子比特组与第二组量子比特组之间执行两比特门。

[0159] 例如,在量子电路编译模块30在组间执行两比特门的情况下,第一组量子比特组中的量子比特与设置在SLM光镊阵列的中性原子相映射,第二组量子比特组中的量子比特与设置在AOD光镊阵列的中性原子相映射。量子电路编译模块30通过AOD光镊阵列,可以控制AOD光镊阵列的中性原子的移动,从而可以将AOD光镊阵列的中性原子移动至SLM光镊阵列的中性原子处。如此设置,可以最大并行化地将两个量子比特组之间的两比特门执行。

[0160] 可选地,量子电路编译模块30确定与第一组量子比特组和第二组量子比特组中的目标量子比特所映射的,且设置在SLM光镊阵列的目标中性原子。

[0161] 例如,在执行完第一量子比特组和第二量子比特组之间的两比特门之后,可以将所有的中性原子设置在SLM光镊阵列中,以使得第一组量子比特组和第二组量子比特组中的目标量子比特可以与SLM光镊阵列的目标中性原子所映射。

[0162] 量子电路编译模块30基于AOD光镊阵列将目标中性原子移动至AOD光镊阵列中的目标位置,以使得目标量子比特与目标位置处的中性原子所映射的量子比特执行两比特门。

[0163] 例如,量子电路编译模块30基于AOD光镊阵列每次可以镊取一个设置在SLM光镊阵列中的目标中性原子至另一个中性原子的位置处,以使得其所映射的量子比特可以执行两比特门。

[0164] 量子电路编译模块30在执行两比特门之后,基于AOD光镊阵列将与目标中性原子移动回初始位置。

[0165] 量子电路编译模块30遍历第一组量子比特组和第二组量子比特组中的目标量子比特所映射的,且设置在SLM光镊阵列的所有目标中性原子,直至所有的目标量子比特的两比特门执行完毕。

[0166] 例如,在执行完毕目标量子比特的两比特门之后,量子电路编译模块30基于AOD光镊阵列将对应的中性原子移动至其在SLM光镊阵列的初始位置。并重复执行该过程,直至所有的量子比特的两比特门执行完毕,从而可以运行完毕整个量子线路,实现中性原子量子电路编译。

[0167] 本发明通过将预设量子电路的量子比特与光镊阵列中的中性原子进行映射,可以得到两比特门量子电路,基于两比特门量子电路中的两比特门量子线路构建两比特门频率图。本发明可以确定模拟量子计算的哈密顿量,基于最大割问题算法对两比特门频率图进行编码,以得到与两比特门频率图对应的最大化损耗函数,通过调整光镊阵列的激光强度和光镊阵列中的中性原子之间的原子距离,得到满足预设条件的目标哈密顿量,之后基于目标哈密顿量对最大化损耗函数求解,可以得到两组对应解,基于两组对应解对两比特门频率图进行分割处理,以得到两个量子比特组,最后可以基于光镊阵列对两组量子比特组分别在组间和组内执行两比特门,直至所有的量子比特执行完毕。

[0168] 通过上述实施例,本发明通过利用中性原子量子计算体系既具有模拟量子计算又具有数字量子计算的特点,可以仅使用量子算力,即可完成整套的量子电路编译流程。本发明通过模拟量子计算可以解决最大割问题算法的能力,可以加速电路编译过程的计算速度。

[0169] 本发明可以结合模拟量子计算和数字量子计算对中性原子量子电路进行编译,在整个量子算法的实现中无需任何经典算力的介入,基于模拟量子计算可以快速解决部分NP问题(如包括最大割问题),之后通过数字量子计算对量子算法进行编译,可以把编译过程映射为最大割问题,从而可以利用模拟量子计算完成映射方案的求解。以及本发明通过中性原子的路由设计,可以使得从模拟量子计算得到的映射方案可以在数字量子计算的平台上运行,从而可以完成量子电路的快速编译。

[0170] 本发明可以仅通过一套SLM设备和一套AOD设备即可实现上文所述的中性原子量

子电路编译方法,不需要额外的物理设备限制,具有结构简单的特点。

[0171] 根据本发明的又一方面,本发明还提供了一种电子设备。该电子设备包括:一个或多个处理器;存储装置,用于存储一个或多个程序,当一个或多个程序被一个或多个处理器执行时,使得一个或多个处理器,能够实现如上文所述的方法。

[0172] 根据本发明的又一方面,本发明还提供了一种非易失性计算机可读存储介质。该存储介质上存储有计算机程序,该计算机程序被处理器执行时能够实现如上文所述的方法。

[0173] 根据本发明的另一方面,本发明还提供了一种计算机程序产品。该计算机程序产品包括:存储在计算机可读存储介质上的计算机程序;计算机程序包括程序指令,当程序指令被计算机执行时,使计算机执行如上文所述的方法。

[0174] 最后应说明的是,以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。






图1



图2




图3




图4




图5




图6




图7




图8




图9