计算机组成原理



运算器部件组成及设计 (AM2901)

2021年秋

本讲概要

□运算器功能与组成概述

- ■熟悉Verilog语言
- □定点运算器实例AM2901
- □用Verilog语言描述AM2901

关于餐叙

- □本周五中午,开展第一次课程餐叙活动
- □议题
 - 盒饭
 - 建议
 - 吐槽
 - 表扬


□报名

- 网络学堂问卷调查
- 名额有限(<=15),先到先得,报名截止:周三晚8点
- 优先没有参加过的同学
- 结果请期待网络学堂的公告

硬件系统的功能部件

计算机的 CPU 数据存储 数据运算 计算机控制 计算机主机 部件 部件 部件 数据总线 地址总线 控制总线 接口线路 接口线路 计算机外围设备 数据输入 结果输出 设备 设备

CPU示例




运算器的基本功能

- □完成算术、逻辑运算,产生运算结果
 - ALU执行+、—、× 、÷ 、 ^、 、 ¬
- □并给出运算结果的状态信息C,Z,V,S
- □暂存运算所用操作数
 - 寄存器组、立即数、数据总线
- ■暂存运算的中间结果
 - 寄存器组、Q寄存器、移位线路
- □输出运算结果
 - 寄存器组、数据总线

运算器是计算 机系统中执行 数据运算、处 理的功能部件. 类似于一个工 厂中的生产加 工车间,由 ALU和寄存器 组等组成

一位的ALU的线路设计:1、首先画出其组成示意图



输入数据 A、B 加减进位输入 Cin 加减进位输出 Cout 3种运算用3部分电路 运算结果S, 3选1得到 运算功能选择控制 +/-选择 B 或 /B 的控制

一位的ALU的线路设计: 2、接着写出功能的真值表


OP	Α	В	Cin		•	Cout	
00	0	0	0		0	0	
0 0	0	1	0		1	0	
0 0	1	0	0		1	0	
0 0	1	1	0		0	1	
0 0	0	0	1		1	0	
00	0	1	1		0	1	
0 0	1	0	1		0	1	
0 0	1	1	1		1	1	

OP	A	В	9	5	(与)
10	0	0		0	
10	0	1		0	
10	1	0		0	
10	1	1		1	


OP	Α	В	S	(或)
11	0	0	0	
11	0	1	1	
11	1	0	1	
11	1	1	1	

```
一位的ALU的线路设计: 3、按真值表写逻辑表达式
S = (/OP1 \cdot /OP0) \cdot (A \cdot /B \cdot /Cin 加法运算
                        + /A · B · /Cin
                        + /A · /B · Cin
                        + A · B · Cin )
                                           与运算
    + (OP1 \cdot /OP0) \cdot (A \cdot B)
                                            或运算
    + (OP1 \cdot OP0) \cdot (A + B)
Cout = (/OP1 \cdot /OP0) \cdot (A \cdot B)
                                          加法运算
                        + A · Cin
                        + B · Cin )
```

一位的ALU的线路设计: 4、按逻辑表达式画出电路图



设计支持 +、 ^、 > 功能的16位ALU



用 16个 一位的ALU实现一个 16位 的 ALU,使其并行执行算 逻运算,使每位ALU处在不同的 数位上,信号名加位序号。

需要把每一位上的 ALU 的进位输出信号和相邻高位的进位输入信号正确连接;并把全部位上的控制信号连接在一起,使它们同步执行相同的运算功能,从而对两个16位的数据执行正确的运算功能,产生正确的结果。


还需要解决进位信号传送速度,可采用超前进位的方案。



简单的单周期 运算器AM2901

TEC-2000?教学计算机硬件系统的组成

运算器用4片Am2901芯片实现



TEC2000?双CPU教学计算机系统

控制器部件 运算器部件 存储器部件 串行口电路 (2 种类型) 微指令下地址 用VHDL描述功 双 CPU **5V** 能,用 FPGA器 直流电源 件实现的第2个 secondo de la constitución CPU 系统 ******* ********** 地址 数据 这个系统的优点 在于修改已有设 计或增加新的指 **ALU** 令等,主要表现 为修改 ABEL或 32位控制信号 0000-9-9-9-9 VHDL 语言的程 节拍 序源码,编译后 **Flags** 重新下载即可, 受布线影响小, 按键、功能开关 36位控制信号开关 16位数据开关 教学实验效率高 辅助电路


运算器功能与组成概述

- 口计算机五大功能部件之一,在控制器的指挥控制下,完成指定给它的运算处理功能。
- □运算器通常包括定点运算器和浮点运算器两种 类型:
 - 定点运算器:完成对整数类型数据的算术运算、 逻辑类型数据的逻辑运算
 - 浮点运算器:完成对浮点类型数据的算术运算


运算器设计需要解决的问题

- 一需要明确参加运算的数据来源,运算结果的去向。运算器能直接运算的数据,通常来自于运算器本身的寄存器。这些寄存器本身是暂存数据用的,是由触发器构成的时序逻辑电路。
- 需要明确将要执行的运算功能,是对数值数据的何种算术运算功能,还是对逻辑数据的何种逻辑运算功能。 完成数据运算功能的线路是组合逻辑电路。
- > 运算器完成一次数据运算过程由多个时间段组成,其时序关系示意表示在下图。
- > 运算器部件只有和计算机的其他部件连接起来才能协同完成指令的执行过程。

单步完成的一次运算的时序关系



运算器组成示意图




一个运算周期中的各时间段示意图

定点运算器功能与组成


- 口完成算术与逻辑运算功能
 - 算术逻辑单元(ALU)
- □暂存参加运算的数据和中间结果
 - 通用寄存器组
- □乘除法运算的硬件线路支持
 - 乘商寄存器(Q寄存器)

通过几组多 路选择器电 路实现相互 连接,以便 数据传送。

口作为处理机内部数据通路(Data Path)



符号位 结果为零 结果溢出 进位输出



DIC

Am2901芯片是 一个 4位的位片结构 的运算器器件,其内 部组成如下:


3位功能选择码 8种运算功能

000


000	K+3
001	S-R
010	R-S
011	R [∨] S
100	R^S
101	R^S
110	R⊕S
111	R⊕S

第一个组成部分是 算逻运算部件ALU,完 成 3 种算术运算 和 5 种逻辑运算, 共计 8 种功能。


其输出为 F,两路输入为 S、R,最低位进位Cn,4个状态输出信号如图所示





第二个组成部分 是通用寄存器组由16个寄存器构成,并通过B口 场上,并通过B口 场上,并通过B口 被读的寄存器, B口地址。 B口地址。 指定写入寄存器




通过B口地址、 A口地址读出的 数据将送到B、 A锁存器,要写 入寄存器的数据 由一个多路选择 器送来。










一组二选一门, 选择把A口数据 或ALU结果送出 芯片,以给出输 出Y的数据,Y输 出的有无还受输 出使能 /OE信号 的控制, 仅当 /OE为低是才有Y 输出, /OE为高,Y输出 为高阻态。


8种结果处理

3位控制码	通用寄存器	Q寄存器	Y输出
000		Q←F	F
001			F
010	B←F		A
011	B←F		F
100	B←F/2	Q ← Q/2	F
101	B←F/2		F
110	B←2F	Q←2Q	F
111	B←2F		F 26

Am2901的控制信号


编码	_B 18 17 _Q 16		Y	I5 I4 I3		$[1_{s}^{\bullet}]$
000		Q←F	F	$\mathbf{R} + \mathbf{S}$	A	Q
001			\mathbf{F}	S-R	A	В
010	B ←F		A	R-S	0	Q
011	B ←F		F	R ^V S	0	B
100	B←F/2	Q-Q/2	${f F}$	RAS	0	\mathbf{A}
101	B←F/2		${f F}$	$\overline{\mathbf{R}}\mathbf{\Lambda}\mathbf{S}$	D	\mathbf{A}
110	B ←2 F	Q-2Q	${f F}$	R⊕S	D	Q
111	B←2F		\mathbf{F}	$\overline{\mathbf{R} \oplus \mathbf{S}}$	\mathbf{D}	0





运算器的时钟脉冲信号


运算器的时钟脉冲信号 CP





Am2901的操作使用

操作功能		控制信号						
		ВГ	1 A 🗆	18 17 16	I5 I4 I3	12	n	
R0←R0+R1		0000	0001	011	000	001	0	
R2←R2−R0		0010	0000	010	001	001	1	
右移 R0←R0+R1		0000	0001	101	000	001	0	
Q←R0	Y← F	/	0000	000	000	100	0	
R0←R0-R1	Y←A□	0000	0001	010	100	001	0	
R0←R0 [∨] R1 Y← F		0000	0001	011	100	001	0	


入出信号及引脚







入出信号及引脚



运算器实用中的几个问题

■ 运算器最低位进位输入信号 Cin 的形成

■ 运算器4位标志位信号的接收与记忆线路

■ 移位时最高、最低位的移位输入信号设计

如何提供ALU最低位进位信号

SCI


不同指令需求	Cin	例子最低位进位	控制码
ADD指令	0	R0+R1 + 0	00
INC指令	1	R0+0 + 1 R0+R1 + C 第	01
ADC指令	\mathbf{C}	R0+R1 + C 算	10
SUB指令	1		01
DEC指令	0	RU+/RI + I 減 RU+/RI + I 減	00
SBB指令(原理	(E) C	R0+/R1 + C ^{) 算}	10

最低位进位信号由 SCI 编码决定

最低位进位信号Cin的逻辑表达式

```
Cin = /SCI1* SCI0
+ SCI1*/SCI0*C
```

16 位运算器最低位进位输入信号Cin



如何处理计算结果标志位

算术与逻辑的运算指令结果产生标志位的值

该标志位的值只在执行运算步骤接收输入 算术运算指令的结果会影响 C 、 Z、V、S 逻辑运算指令的结果只影响 Z 、S


其他指令或其他执行步骤不接受标志位的值 由此可见:

若设置标志位寄存器,

会有依据什么指令的什么时刻接收或不接收ALU 输出的标志位的值这样两种处理

几条影响 C触发器的指令

指令中有 STC (C←1)、CLC指令(C←0) 指令中有RCL、RCR、SHL、SHR指令, 它们的移位输出要传送进 C, 还需要决定寄存器的移位输入是什么值。




对乘除法指令的支持


指令中 MUL SR 指令, DIV SR指令

它们的运行用到了移位输出要传送进 C (还决定寄存器的移位输入)

乘法,联合右移位



除法,联合左移位(即为商)



状态寄存器的控制

用3位码控制	有8处来源	
SST 2~0	C Z V S	
000	不变 三位不变	(C,Z,V,S)
001	接受ALU状态输出	d (Cy,ZR,OV,F15)
010	接收内部总线输出	(IB7 6 5 4)
011	0 三位不变	; ·
100	1 三位不变	
101	RAMO 三位不变	
110	RAM15 三位不变	
111	Q0 三位不变	

状态寄存器的逻辑表达式


- C := /SST2*/SST1*/SST0* C
 - + /SST2*/SST1* SST0* Cy
 - + /SST2* SST1*/SST0* IB7
 - + SST2*/SST1*/SST0
 - + SST2*/SST1* SST0* RAM0
 - + SST2* SST1*/SST0* RAM15
 - + SST2* SST1* SST0* Q0

- V := /SST2*/SST1*/SST0* V
 - + /SST2*/SST1* SST0* OV
 - + /SST2* SST1*/SST0* IB5
 - + /SST2* SST1* SST0* V
 - + SST2* V

- **Z** := /SST2*/SST1*/SST0* **Z**
 - + /SST2*/SST1* SST0* ZR
 - + /SST2* SST1*/SST0* IB6
 - + /SST2* SST1* SST0* Z
 - + SST2* Z

- **S** := /SST2*/SST1*/SST0* S
 - + /SST2*/SST1* SST0* F15
 - + /SST2* SST1*/SST0* IB4
 - + /SST2* SST1* SST0*S
 - + SST2* S

16 位运算器的状态寄存器



寄存器移位输入信号

2位控制码	左移	3 (17)	右移	3 (/ I7)	指令
SSH1~0	RAM	10 Q0	RAM	I15 Q15	
00	0	/	0	/	SHL SHR
01	C	/	C	/	RCL RCR
10	Q15	/F15	Cy	$\mathbf{F0}$	DIV MUL

实现中,具体移位输入信号是用SSH 编码和 ALU 中的结果处理控制信号 I7 (移位方向)共同决定的。

左右移位输入信号逻辑表达式

```
RAM15 = /SSH1* SSH0* C

+ SSH1 */SSH0* Cy

Q15 = SSH1 */SSH0* F0


RAM0 = /SSH1* SSH0* C

+ SSH1 */SSH0* Q15


Q0 = SSH1 */SSH0* /F15
```

RAM15 .OE=/I7 Q15 .OE=/I7 RAM0 .OE= I7 Q0 .OE= I7

16 位运算器的最高位、最低位移位输入信号



16 位运算器的完整组成



运算器用的GAL20V8的控制信号

GAL1: 状态寄存器

SST	C	Z	$ \mathbf{V} $	S
000	C	Z	V	S
001	Cy	ZR	OV	F15
010	内部	总线	的一	位
011	1	Z	\mathbf{V}	S
100	0	Z	\mathbf{V}	S
101	RAM0	Z	\mathbf{V}	S
110	RAM15	Z	\mathbf{V}	S
111	Q0	Z	\mathbf{V}	S


GAL3:

进位输入

SCI	运算	Cin]
00	加	0	
01	加	1	
10	加	C	移位输入

	RAM(Q0	RAM15	Q15
SSH	左和	多位	右移	多位
00	0	X	0	X
01	C	X	C	X
10	Q15	/F15	Cy	F ₀

AM2901



小结

- □运算器基本组成
- □运算器的基本设计过程
- □运算器Am2901
 - 4位运算器
 - 8种运算功能
 - 8种数据来源组合
 - 8种数据输出方式
 - Verilog实现举例

阅读和思考

- □阅读
 - Am2901的有关材料
- □思考
 - 用Verilog语言实现完整的Am2901.

谢谢