BÁO CÁO NGHIÊN CỨU KHOA HỌC HÀNG TUẦN

Họ và tên sinh viên:	Nguyễn Việt Linh (23020832), Vũ Hàn Tín (23020874)
Tên đề tài nghiên cứu:	**Thiết kế phần cứng cho Depthwise Convolution**
Tuần báo cáo:	Tuần 8: 24/10/2026 – 30/10/2026
Người hướng dẫn:	TS Nguyễn Kiêm Hùng

1. Phân công công việc đã thực hiện

✔ **Viết golden model bằng Python theo baseline.** Sinh input/kernel, tính kết quả chuẩn (INT8 → INT32), sinh 9 ca kiểm thử biên và xuất file hex phục vụ testbench RTL. (Vũ Hàn Tín)
✔ **Tạo GitHub repository của đề tài** và đưa mã golden model lên: https://github.com/chiaki2025/research (Vũ Hàn Tín)
✔ **Xây dựng sơ đồ kiến trúc phần cứng tổng thể.** Chi tiết hóa các khối chức năng, luồng dữ liệu, tín hiệu điều khiển và phương án xử lý song song N kênh. Sơ đồ: https://mermaid.ai/d/f9256aab-a82a-4e7c-8562-6390cfe1db64 (Nguyễn Việt Linh)

2. Kết quả đạt được

Trong tuần 8, hai nhiệm vụ đã đề ra ở tuần 6–7 được hoàn thành: golden model làm chuẩn đối chiếu cho RTL và sơ đồ kiến trúc phần cứng tổng thể làm cơ sở để viết RTL SystemVerilog.

2.1. Golden model bằng Python (Vũ Hàn Tín)

File golden_model.py là mô hình chuẩn của lớp DWC tham chiếu (112 × 112 × 32, kernel 3 × 3, stride 1, padding SAME, dữ liệu và trọng số signed INT8, đầu ra signed INT32). File thực hiện ba việc: tính kết quả chuẩn, sinh các ca kiểm thử và xuất dữ liệu ra file text để nạp vào testbench.

Bảng 1. Các ca kiểm thử được sinh bởi golden model

Ca kiểm thử	Nhóm (Bảng 4, tuần 6–7)	Nội dung và kết quả kỳ vọng
tc1_1_all_zeros	Phép tính cơ bản	Input và kernel toàn 0; output toàn 0.
tc1_2_single_impulse	Phép tính cơ bản	Chỉ X[0,0,0] = 100 và W[1,1,0] = 50; chỉ một đầu ra khác 0 (5000) tại (0,0,0), kiểm tra đúng vị trí tâm kernel.

Ca kiểm thử	Nhóm (Bảng 4, tuần 6–7)	Nội dung và kết quả kỳ vọng
tc1_3_all_ones	Phép tính cơ bản	Input = 1, weight = 1; output = 4 tại góc, 6 tại cạnh, 9 ở vùng trong, kiểm tra zero padding.
tc1_4_alternating_signs	Phép tính cơ bản	Input ±10 và weight ±5 xen kẽ kiểu bàn cờ; kiểm tra xử lý dấu.
tc1_5_int8_minimum	Phép tính cơ bản	Input và weight toàn −128; vùng trong đạt 9 × 128 × 128 = 147 456 (cần 19 bit có dấu), kiểm tra trường hợp xấu nhất của bộ tích lũy.
tc1_6_channel_diversity	Phép tính cơ bản	Kênh c có input và weight bằng c + 1; vùng trong của kênh c bằng $9 \cdot (c + 1)^2$, phát hiện nhầm chỉ số kênh.
tc2_1_corners_borders	Cửa sổ và padding	Giá trị 127 tại bốn góc, 64 tại giữa hàng đầu và hàng cuối, weight toàn 1; kiểm tra xử lý biên.
tc3_1_small_valid	Tham số	Tensor 5 × 5 × 4, padding VALID; output 3 × 3 × 4.
tc4_1_random_reference	Ngẫu nhiên	Input và kernel ngẫu nhiên kích thước đầy đủ 112 × 112 × 32; có thêm 5 điểm kiểm tra độc lập bằng `check_one_output()`.

2.2. Kiến trúc phần cứng tổng thể (Nguyễn Việt Linh)

Sơ đồ kiến trúc: https://mermaid.ai/d/f9256aab-a82a-4e7c-8562-6390cfe1db64

Kiến trúc xử lý song song N kênh tại mỗi thời điểm, nhằm cải thiện hiệu năng và cho phép điều chỉnh mức độ song song theo tài nguyên FPGA. Luồng dữ liệu: Input Feature Map → Input Interface → Channel Dispatcher → Parallel Channel Processing → Output Buffer → Output Interface. Weight Storage cấp trọng số cho các lane, Control Unit điều khiển toàn bộ hệ thống.

Bảng 2. Chức năng các khối

Khối	Chức năng
Input Interface	Tiếp nhận dữ liệu từ bộ nhớ; bus vào rộng N × 8 bit
Channel Dispatcher	Phân phối dữ liệu INT8 đến từng Processing Lane; đồng bộ thứ tự, thời điểm và tín hiệu điều khiển giữa các lane.

Khối	Chức năng
Parallel Channel Processing	N Processing Lane độc lập, mỗi lane gồm: Line Buffer (2 bộ, mỗi bộ 112 × 8 = 896 bit) → Window Generator (thanh ghi dịch tạo cửa sổ 3 × 3, zero padding SAME ở biên) → MAC Unit (9 phép nhân INT8 × INT8 → INT16) → Adder Tree (cộng 9 tích, kết quả signed INT32) → Output Register.
Weight Storage	Lưu 32 × 3 × 3 = 288 trọng số INT8 (2304 bit = 288 byte) và cấp trọng số đúng kênh cho từng lane.
Control Unit	FSM 4 trạng thái IDLE → LOAD → COMPUTE → DONE; các bộ đếm hàng, cột, nhóm kênh; tín hiệu valid, ready, enable để đồng bộ các khối.
Output Interface	Thu kết quả INT32 từ N lane, sắp xếp đúng thứ tự kênh và ghi vào bộ nhớ đầu ra; dùng tín hiệu out_valid, out_ready, done.

Với 32 kênh, số lượt xử lý là G = 32 / N. Các cấu hình dự kiến khảo sát (suy ra từ kiến trúc) được tóm tắt ở Bảng 3.

Bảng 3. Các cấu hình N dự kiến khảo sát

N	Số lượt G	Bus vào (N × 8 bit)	Bus ra (N × 32 bit)	Số Line Buffer (2N)	Số bộ nhân (9N)	Số chu kỳ lý tưởng*
4	8	32	128	8	36	100 352
8	4	64	256	16	72	50 176
16	2	128	512	32	144	25 088
32	1	256	1024	64	288	12 544

*Ước lượng lý tưởng: mỗi lane cho 1 đầu ra/chu kỳ, G × 112 × 112 chu kỳ, chưa tính thời gian nạp đầy line buffer, điều khiển và băng thông bộ nhớ.

Phương án đánh giá: hiện chưa cố định N; sẽ tổng hợp các cấu hình N = 4, 8, 16, 32 trên cùng một FPGA, cùng dữ liệu và điều kiện, đo latency, throughput, LUT, FF, DSP, BRAM và Fmax để chọn cấu hình cân bằng giữa hiệu năng và tài nguyên.

3. Khó khăn, vướng mắc

Chưa có

4. Kế hoạch tuần tiếp theo

Công việc dự kiến (tuần 9):

- Bắt đầu triển khai hiện thực hóa thiết kế bằng SystemVerilog

Mục tiêu mong muốn:

- Xây dựng thành công và đúng yêu cầu một số khối logic cơ bản trong sơ đồ thiết kế.

5. Checklist theo dõi tiến độ công việc

STT	Nội dung công việc	Deadline dự kiến	Trạng thái (✔/✘)	Ghi chú
1	Viết golden model bằng Python	30/10/2026	✔	golden_model.py, 9 ca kiểm thử
2	Tạo GitHub repository của đề tài	30/10/2026	✔	github.com/chiaki2025/research
3	Hoàn thiện sơ đồ kiến trúc phần cứng tổng thể	30/10/2026	✔	https://mermaid.ai/d/f9256aab-a82a-4e7c-8562-6390cfe1db64
4	Định nghĩa đầy đủ các tín hiệu của từng khối phần cứng.	6/6/2026	✘	Kế hoạch tuần tiếp theo
5	Bắt đầu hiện thực hóa thiết kế bằng SystemVerilog	6/6/2026	✘	Kế hoạch tuần tiếp theo

Ngày: 30/10/2026

Sinh viên ký tên: Nguyễn Việt Linh, Vũ Hàn Tín