BÁO CÁO NGHIÊN CỨU KHOA HỌC HÀNG TUẦN

Họ và tên sinh viên:	Nguyễn Việt Linh (23020832), Vũ Hàn Tín (23020874)
Tên đề tài nghiên cứu:	**Thiết kế phần cứng cho Depthwise Convolution**
Tuần báo cáo:	Tuần 9: 31/10/2026 – 6/11/2026
Người hướng dẫn:	TS Nguyễn Kiêm Hùng

1. Phân công công việc đã thực hiện

✔ **Đánh giá hiệu năng mô hình tham chiếu (golden_model.py)**. Đo thời gian thực thi phép toán DWC trên CPU bằng hàm time.perf_counter(). Thời gian đo chỉ bao gồm quá trình tính toán convolution, không bao gồm sinh dữ liệu và xuất file (Vũ Hàn Tín)
✔ Đặc tả chi tiết danh sách cổng I/O, tham số cấu hình và quy ước đấu nối cho toàn bộ các khối chức năng trong kiến trúc DWC (Nguyễn Việt Linh)

2. Kết quả đạt được

2.1. Đánh giá hiệu năng mô hình tham chiếu (Vũ Hàn Tín)

Để giảm thiểu ảnh hưởng của các yếu tố ngẫu nhiên trong quá trình đo, mỗi ca kiểm thử được thực thi 5 lần. Giá trị Median được lựa chọn làm đại lượng đánh giá chính nhằm hạn chế tác động của những lần chạy có thời gian bất thường. Kết quả đo thời gian thực thi của từng ca kiểm thử được trình bày trong Bảng 1.

Bảng 1. Median execution time (ms)

Ca kiểm thử	Median execution time (ms)
tc1_1_all_zeros	68.299
tc1_2_single_impulse	67.579
tc1_3_all_ones	67.859
tc1_4_alternating_signs	68.601
tc1_5_int8_minimum	67.196
tc1_6_channel_diversity	68.000
tc2_1_corners_borders	71.398
tc3_1_small_valid	0.055
tc4_1_random_reference	69.069

Total median: 548.046ms

Kết quả cho thấy thời gian thực thi của 8 ca kiểm thử sử dụng tensor kích thước (112 x 112 x 32) tương đối đồng đều, dao động trong khoảng 67–71 ms. Trong khi đó, ca kiểm thử tc3_1_small_valid có thời gian thực thi thấp hơn đáng kể do sử dụng tensor đầu vào kích thước nhỏ hơn (5 x 5 x 4) và cấu hình VALID padding.

Kết quả đo này được sử dụng làm cơ sở tham chiếu về hiệu năng phần mềm (Software Baseline), phục vụ việc đánh giá và so sánh với thiết kế Depthwise Convolution trên FPGA ở các giai đoạn tiếp theo.

2.2. Hoàn thiện tài liệu đặc tả thiết kế RTL (Nguyễn Việt Linh)

Tài liệu đặc tả thiết kế RTL:
https://docs.google.com/document/d/1rdsSNmY9zbB89a7j3PsgZyOLF6TBgzQO/edit?usp=drive_link&ouid=101782410270142778980&rtpof=true&sd=true

Chuẩn hóa kiến trúc phần cứng, phân tích định dạng số học (Signed INT8 → INT32 chống tràn) và quy ước ánh xạ địa chỉ bộ nhớ theo định dạng HWC, bảo đảm tương thích bit-exact với mô hình tham chiếu Python Golden Model.

Định nghĩa chi tiết giao diện tín hiệu (Port List) cho toàn bộ các khối: Lập bảng tham số cấu hình, danh sách chân I/O (hướng in/out, độ rộng bit)

Xây dựng ma trận kết nối hệ thống: Xác định chi tiết đường đi của toàn bộ các bus tín hiệu nội bộ giữa các khối.

Phân tích định thời đường ống (Pipeline Timing): Làm rõ cơ chế đồng bộ trễ không gian của Line Buffer (3×3), độ trễ 1 chu kỳ của khối số học, cơ chế sinh cờ đệm biên Zero-Padding và ánh xạ địa chỉ ghi kết quả ra RAM.

3. Khó khăn, vướng mắc

Chưa có

4. Kế hoạch tuần tiếp theo

Công việc dự kiến (tuần 10 - 11):

- Lập trình các khối datapath để tính toán và lưu trữ dữ liệu **(Vũ Hàn Tín)**

  Thứ tự module dự kiến:

  mac_unit.sv → adder_tree.sv → line_buffer.sv → window_generator.sv → processing_lane.sv
- Lập trình các khối bộ điều khiển & kết nối hệ thống **(Nguyễn Việt Linh)**

  Thứ tự module dự kiến:

  control_unit.sv (FSM, Counters) → channel_dispatcher.sv → weight_storage.sv → output_interface.sv → dwc_top.s

Mục tiêu mong muốn:

- Xây dựng thành công và đúng yêu cầu một số khối logic cơ bản trong sơ đồ thiết kế.

5. Checklist theo dõi tiến độ công việc

STT	Nội dung công việc	Deadline dự kiến	Trạng thái (✔/✘)	Ghi chú
1	Đánh giá hiệu năng golden model	6/11/2026	✔	golden_model.py đã thêm hàm tính thời gian
2	Đặc tả chi tiết danh sách cổng I/O, tham số cấu hình và quy ước đấu nối cho toàn bộ các khối chức năng	6/11/2026	✔	
3	Hiện thực hóa RTL nhánh Datapath	13/11/2026	✘	Kế hoạch tuần tiếp theo (Vũ Hàn Tín)
4	Hiện thực hóa RTL nhánh Control & I/O	13/11/2026	✘	Kế hoạch tuần tiếp theo (Nguyễn Việt Linh)

Ngày: 6/11/2026

Sinh viên ký tên: Nguyễn Việt Linh, Vũ Hàn Tín