LAB 5

: מגישים

- 208584615 יגל בן צבי
- 314882317 רון בניטה

מחלקה: המחלקה להנדסת חשמל

קורס: מעבדת ארכיטקטורה מתקדמת ומאיצי

חומרה - 361.1.4693



הקדמה

מטרת המעבדה היא לתכנן, לממש ולאמת מעבד מסוג MIPS בארכיטקטורת צינור (Pipelined), התואם ל־ISA של ISA. המעבד נבנה תחילה כמעבד חד־מחזורי, ולאחר מכן שודרג למעבד בעל חמישה שלבים בצינור (IF, ID, EX, MEM, WB), תוך שילוב יחידות לזיהוי סכנות מידע (Hazards) ויחידות להעברת קדימה (Forwarding).

במהלך הפרויקט נדרשנו לממש את המעבד בשפת VHDL, לבצע סימולציה פונקציונלית באמצעות ModelSim, ולסנתז את התכנון ליישום על גבי לוח FPGA מתוצרת Altera. כמו כן, נעשה שימוש בכלי SignalTap לצורך איתור תקלות ובדיקת ביצועים בזמן אמת.

סקירת מבנה עליון של המערכת

המערכת מבוססת על ארכיטקטורת MIPS בצינור בעל חמישה שלבים (Pipeline):

- IF Instruction Fetch .1
- ID Instruction Decode and Register Read .2
 - EX Execute / ALU Operations .3
 - MEM Memory Access .4
 - WB Write Back .5

בין כל שלב קיימים רגיסטרים שלבים (Pipeline Registers) שמפרידים את השלבים ושומרים את הערכים הדרושים להמשך עיבוד נכון. בנוסף, המבנה כולל את היחידות הבאות:


- Register File כולל שלושה פורטים: שניים לקריאה ואחד לכתיבה.
 - -ALU מבצעת חישובים אריתמטיים ולוגיים.
 - זיכרון לקריאה וכתיבה. -Data Memory
- רם Opcode קובעת את אותות השליטה על פי פקודת ה־-Control Unit Funct
- או Stall מונעת קונפליקטים על ידי איתותי -**Hazard Detection Unit** Flush.
- Forwarding Unit מנתבת ערכים ישירות בין שלבים Forwarding Unit כדי למנוע עיכובים מיותרים.
 - בהתאםות ל־ PC כולל זיהוי תנאים והתאמות ל־ Jump & Branch Logic .

לצורכי בדיקות וביצועים, המערכת כוללת גם ממשק לשליטה מה־FPGA:


- .PC־ אתחול סינכרוני שמאפס את ה-Reset (KEY0)
 - .SignalTap־ב Triggering לצורך -**BPADDR_i** •
- Flushes וה־Stalls (בהתאם -STCNT_o, FHCNT_o מונים את מספר ה־IUShes).

המערכת כולה פועלת על בסיס שעון יחיד (CLK)ומיישמת הפרדת זיכרונות Data ל־ Instruction Memory ל- Memory (Memory). Memory

מצורף שרטוט המערכת:



:RTL



בדיקת המערכת

לפני שצרבנו את הקוד לבקר בדקנו שהתכנית שכתבנו באמת עובדת. לקחנו קוד בשפת C והפכנו אותו לקוד אסמבלי.

```
. data
Mat1: .word 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16
      .word 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16
.word 4
.text
main:
la $a0, Matl # $a0 = address of Mat1
            # $a1 = address of Mat2
la $al, Mat2
la $a2, resMat # $a2 = address of resMat
lw $a3, M # $a3 = matrix size
jal addMats
             # Call addMats function
j finish
addMats:
## Sums two matrixes $a0 and $a1 and put it in $a2
addi $s0, $0, 0 # element bytes pointer = 0
     $t0, $0, 4
                    # const of 4
addi
      $s1, $a3, $a3
     $s1, $s1, $t0 # num_elements_bytes = 4*M*M
mul
add loop:
beq
      $50, $s1, done # while element bytes pointer != num elements bytes
     $t0, $a0, $s0 # find Mat1 pointer with offset
add
     $t1, $a1, $s0 # find Mat2 pointer with offset
add
      $t2, $a2, $s0 # find resMat pointer with offset
add
lw.
      $t0, 0($t0)
                   # get Mat1 pointer value
      $t1, 0($t1)
                    # get Mat2 pointer value
1w
      $t3, $t1, $t0
                   # resMat[i] <= Mat1[i]+Mat2[i]
      $t3, O($t2)
SW
addi
      $s0, $s0, 4 # next word
       add_loop
j
done:
      $ra
finish:
```

```
void addMats(int Mat1[M][M], int Mat2[M][M], int resMat[M][M]){
    define it yourself _
}

void main(){ //int=32bit
    int Mat1[M][M]={{1,2,3,4},{5,6,7,8},{9,10,11,12},{13,14,15,16}};
    int Mat2[M][M]={{13,14,15,16},{9,10,11,12},{5,6,7,8},{1,2,3,4}};
    int resMat[M][M];

addMats(Mat1,Mat2,resMat); // resMat = Mat1 + Mat2
}
```

בבדיקת הביצועים הרצנו קובץ אסמבלי עם פקודות שנמצאות בISA של המעבד שפיתחנו במעבדה זו. קובץ האסמבלי מממש חיבור מטריצות MAT1,MAT2 שיושבות בזיכרון ומכניסה את התוצאות למטריצת יעד שנמצאת גם כן בזיכרון.


לאחר הרצה ב-MARS קיבלנו את הערכים הבאים בזיכרון.

Data Segment					000000000000000000000000000000000000000			o d
Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x10010000	0x00000001	0x00000002	0x00000003	0x00000004	0x00000005	0x00000006	0x00000007	0x00000008
0x10010020	0x00000009	0x0000000a	0x0000000b	0x0000000c	0x0000000d	0x0000000e	0x0000000f	0x00000010
0x10010040	0x00000001	0x00000002	0x00000003	0x00000004	0x00000005	0x00000006	0x00000007	0x00000008
0x10010060	0x00000009	0x0000000a	0x0000000b	0x0000000c	0x0000000d	0x0000000e	0x0000000f	0x00000010
0x10010080	0x00000002	0x00000004	0x00000006	0x00000008	0x0000000a	0x0000000c	0x0000000e	0x00000010
0x100100a0	0x00000012	0x00000014	0x00000016	0x00000018	0x0000001a	0x0000001c	0x0000001e	0x00000020
0x100100c0	0x00000004	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000


הערה – כתובת 0x100100c0 מחזיקה את גודל המטריצה הריבועית ואכן נראה שזה 4 כי המטריצות הן 4×4 .

את קובץ האסמבלי הרצנו על הקוד שלנו באמצעות MODELSIM כדי לוודא את תקינות המערכת שתכננו, נוודא שהתכנית עובדת כראוי ונשווה בין הערכים בזיכרון של בסימולציה לביו של ה-MARS.

ניתן לראות שהמערכת רצה כמו שצריך, ה-PC מתקדם ב-4 כל מחזור שעון בהתאם ל-ISA. בנוסף מסומן חץ שמציג את מצב stall, מצב בו ה-PC נשאר באותה כתובת ולא מתקדם זמנית ולאחר מכן מממשיך כרגיל.




בתרשים גלים הבא מוצגים הרגיסטרים של המערכת. ניתן לראות שרגיסטר 4 נטען בערך 0, רגיסטר 5 בערך 0x40. התרדים מציג את ההתנהגות המקבילה של הקוד אסמבלי שטוען לרגיסטרים כתובות בזיכרון. כך אנחנו מתקבלים התנהגות תקינה של שמירת ערכים בזיכרון.



דוגמה לפקודה באסמבלי שמבצעת stall

0x0040003c	0x00904020	add \$8,\$4,\$16	27:	add	\$t0,	\$a0,	\$80	#	find Matl pointer with offset
0x00400040	0x00b04820	add \$9,\$5,\$16	28:	add	\$t1,	\$a1,	\$80	#	find Mat2 pointer with offset
0x00400044	0x00d05020	add \$10,\$6,\$16	29:	add	\$t2,	\$a2,	\$80	#	find resMat pointer with offset

ניתן לראות את ה-STALL עולה בכתובת הנכונה.



בנוסף ניתן לראות בזיכרון של הסימולציה כי אנחנו מקבלים תוצאה זהה לתוצאה שקיבלנו ב-MARS רק שויזואלית זה בסדר הפוך.

קומפילציה ב-Quartus

לאחר שווידאנו שהמערכת שבנינו עובדת כראוי בסימולציה נעבור לשלב הבא והיא צריבת המערכת על גבי ה-FPGA.


ראשית אנחנו נמצא את התדר המקסימלי של המערכת, על מנת למצוא תדר מקסימלי של המערכת נוסיף את קובץ ה SDC הבא:

```
# Define the main clock on clk_i pin
create_clock -name clk_i -period 20.0 [get_ports clk_i]


# Ignore altera_reserved_tck to avoid confusion
set_false_path -from [get_ports altera_reserved_tck]

# Example input and output delays if needed:
# set_input_delay -clock clk_i 2.0 [all_inputs]
# set_output_delay -clock clk i 2.0 [all_outputs]
```

הרגיסטרים של ה-pipeline מקודמים על שעון ולכן נוכל לומר כי המערכת שלנו היא סינכרונית, דבר זה מאפשר לנו למצוא את התדר המקסימלי של המערכת.



בנוסף מצורף הנתיב הקריטי של המערכת שלנו.




הנתיב שלנו הוא בין ה-ID לבין ה-IF. הוא מציג חישובים קומבינטורים, פענוח pc- פקודה, חישוב ה-pc וגישה לזיכרון RAM.

לוגיקה עבור המודולים השונים


	Compilation Hierarchy Node	Combinational ALUTs	Dedicated Logic Registers	Block Memory Bits	DSP Blocks	Pins	Virtual Pins
1	▼ MIPS	1689 (9)	1707 (324)	16384	1	11	0
1	▶ Execute:EXE	609 (415)	0 (0)	0	1	0	0
2	[Hazard_forward_Unit:Hazard_And_Forward_unit]	26 (26)	0 (0)	0	0	0	0
3	[Idecode:ID]	795 (795)	1120 (1120)	0	0	0	0
4	▶ Ifetch:IFE	82 (35)	79 (13)	8192	0	0	0
5	► [PLL:\G0:MCLK]	0 (0)	0 (0)	0	0	0	0
6	control:CTL	10 (10)	0 (0)	0	0	0	0
7	dmemory:\G1:MEM	47 (0)	65 (0)	8192	0	0	0
8	sld_hub:auto_hub	111 (1)	119 (0)	0	0	0	0

נסביר עבור כל מודל איך הוא עובד ונצרף שרטוט של כל מודל.

מצורף שרטוט המערכת:



: לאחר סינטזה RTL



מודל FETCH


בשלב זה, המעבד מבצע את הבאת הפקודה (Instruction) מה־ בשלב זה, המעבד מבצע את הבאת הפקודות (PC). ערך זה מכתיב איזו פקודה תתבצע במחזור הבא, ולכן חיוני לעקוב אחרי כל תנאי שמשפיע על עדכון ה־PC.

סקירת פעולת המודול:


מנגנון העדכון של ה־PC מורכב מהתנאים הבאים:

- ים שאליה את מקבל את הכתובת קווהה פקודת קווהה פקודת פקודת ישאליה: Jump כאשר מזוהה פקודת פקודת יש יש לקפוץ (לדוגמה: $PC \leftarrow \{PC + 4[31:28], instr_index, 2'b00\}$).
 - פקודת Branch מותנית: במידה ומתקיים תנאי סניף (כמו BEQ, BNE) מתקבלת החלטה אם לעדכן את ה־PC בכתובת היעד של הסניף. זאת על בסיס השוואה בין רגיסטרים, ועל פי אות ה־Branch וה־Zero.
 - ברירת מחדל ריצת תוכנה רגילה :כאשר לא מתקיימים התנאים לעיל, ה־ $PC \leftarrow PC + 4$: פשוט גדל ב־4, כלומר

.entity-של ה-RTL שרטוט



שרטוט של המודל



אזי PC אזי ,Fetch-אם קיימת סכנה (Hazard) אדורשת עצירה של שלב ה־Hazard (Hazard Detection Unit) מתעדכן, וערכו נשמר. זה קורה כאשר יחידת הזיהוי StallF=1.

מודל INSTRUCTION DECODE

בשלב זה, מתבצע פיענוח של הפקודה שהובאה בזיכרון בשלב ה־Fetch. מטרת שלב זה מתבצע פיענוח של הפקודה ומה יש לבצע במחזורי השעון הבאים, וכן להביא את הערכים המתאימים מתוך רשימת הרגיסטרים.

פורמט הפקודה:

בארכיטקטורת MIPS קיימים שלושה סוגי פקודות עיקריים:


תיאור כללי	שדות	Type
פקודות אריתמטיות/לוגיות בין רגיסטרים	opcode, rs, rt, rd, shamt, funct	R
גישה לזיכרון, סניפים ועוד	opcode, rs, rt, immediate	I
פקודות קפיצה(jump)	opcode, address	J
מה מתבצע בשלב זה:		


- rt ו rs שליפת הערכים מתוך רשימת הרגיסטרים (RF) לפי השדות
 - opcode, funct, immediate, rd, rt, rs : קבלת שדות הפקודה
- שליחה של opcode ו־ funct ליחידת הבקרה (Control Unit), כדי לקבוע אותות שליטה בהמשך הצינור.
 - .Sign Extend ל־22 סיביות בעזרת Immediate
- קביעת אם יש צורך בעדכון PC כתוצאה שורך בעדכון ,jump או תנאים.

התמודדות עם פקודות מותנות:

- אם מדובר בפקודת branch, מתבצעת בדיקה בין הערכים שהובאו מ-RF.
- בשל flush במידה ומתקיים תנאי (zero = 1), ייתכן שנידרש לבצע הסעיף. branch misprediction

.entity-של ה-RTL שרטוט





מודל EXECUTE

בשלב זה אנו מבצעים את הפעולה האריתמטית או הלוגית של הפקודה, כמו חיבור, חיסור AND, OR, או חישוב כתובת לזיכרון. פעולות אלו מתבצעות על ידי יחידת ה־ALU של המעבד.

מטרות שלב EX:

- ביצוע פעולה אריתמטית/לוגית על פי פקודת הפעלה
 - ושוב כתובת גישה לזיכרון (בפקודות lw, sw)
 - חישוב כתובת קפיצה עבור פקודות branch
- Forwarding ופתירתן בעזרת (data hazards) איתור סכנות מידע

:(single-cycle) הבדל מול מעבד חד׳מחזורי

במעבד חד־מחזורי, חישוב תנאי הסניף מתבצע מיידית, וה־PC מתעדכן מיד. במעבד בצינור, לעומת זאת, שלב חישוב תנאי ה־branch מתרחש ב־EX, ולכן אם התנאי מתקיים, יש צורך לבצע flush לפקודות שכבר התחילו להיטעו.


:branch hazard:טיפול


- הפלט של (ALU (Zero) קובע האם התנאי מתקיים.
- במידה וכן, יחידת ה־control שולחת Flush כדי למחוק את הפקודה במידה וכן, יחידת ה־ID אנ IF שנכנסה ל-IF או IF לפני שנודע שהתנאי אמיתי.
 - .delay slot זה גורם ל־1

:data hazardטיפול

- כאשר יש תלות בין פקודה ב־EX לפקודה קודמת שעדיין לא סיימה כתיבה ל־ register, נעשה שימוש ב־Forwarding Unit.
 - לדוגמה: אם פקודת add תלויה ב־MEM, נזהה זאת בעזרת add יחידת ה־Hazard ונעכב את הפקודה או נעביר לה ערך נכון ממחזור קודם.

.entity-של ה-RTL שרטוט





מודל MEMORY


בשלב זה, המעבד מבצע גישה לזיכרון נתונים (Data Memory), בהתאם לסוג הפקודה:


- אם הפקודה היא (load word) מתבצעת קריאה מהזיכרון לפי כתובת מחושבת.
 - אם הפקודה היא (store word) אם הפקודה היא אם הניסטר. מתבצעת כתיבה לזיכרון של ערך מרגיסטר.
- אם מדובר בפקודה אחרת (למשל add, sub, and וכוי) שלב זה פשוט מעביר
 את התוצאה קדימה ל-WB, ללא פעולה נוספת.

תפקידי השלב:

- ביצוע גישה לזיכרון בהתאם לכתובת שהתקבלה מה־ALU בשלב EX
- שימוש באותות שליטה לקביעת אם לבצע קריאה (MemRead) שימוש באותות שליטה לקביעת אם לבצע קריאה (MemWrite)
 - או הערך שהובא מהזיכרון. או תוצאת ALU, או הערך שהובא מהזיכרון.

.entity-של ה-RTL שרטוט





מודל HAZARD UNIT

יחידת זיהוי הסכנות (Hazard Detection Unit) אחראית על איתור תלותיות בין פקודות הנמצאות בשלבים שונים בצינור, אשר עלולות לגרום לביצוע שגוי של פקודות הנמצאות מצב שבו פקודה "קוראת" ערך רגיסטר לפני שהפקודה הקודמת סיימה "לכתוב" לו את התוצאה.

סוגי סכנות:


- טרם כאשר פקודה תלויה בערך שהפקודה הקודמת טרם -Data Hazard .1 עדכנה.
- שמבצעות שינוי ל־ Jump או Branch נגרם מפקודות פרס -Control Hazard .2 PC

פתרונות שמיושמים:

- pipeline) במידה ויש סכנת תלות שאין דרך לעקוף, הפקודה נעצרת -Stall
 לא מתקדם במחזור זה).
- Flush במידה שהתקבלה החלטה שפקודת Branch לא תתבצע, הפקודות שכבר נכנסו בטעות לצינור "נשטפות".
- Forwarding פתרון אלטרנטיבי שמיושם ביחידה אחרת, אך מתואם עם-Hazard Unit

.entity-של ה-RTL שרטוט

Hazard_forward_Ur	nit:Hazard_	_And_Forward_unit
BranchBeq_ID	+	
BranchBne_ID		
EX_RegWr		
MEM_RegWr		Flush_EX
MemtoReg_EX		ForwardA[10]
MemtoReg_MEM		ForwardA_Branch
RegRs_EX[40]		ForwardB[10]
RegRs_ID[40]		ForwardB_Branch
RegRt_EX[40]		Stall_ID
RegRt_ID[40]		Stall_IF
WB_RegWr		
WriteReg_EX[40]		
WriteReg_MEM[40]		
WriteReg_WB[40]		




Signal Tap

במהלך העבודה בוצע אימות חומרתי של תפקוד המערכת על גבי לוח ה־FPGA באמצעות SignalTap, המובנה בסביבת הפיתוח של Quartus. הכלי מאפשר לצפות בזמן אמת באותות פנימיים של המערכת ולנתח את ההתנהגות הדינמית של רכיבי המעבד בצינור.

תהליך ההגדרה

, Trigger פועל לפי עקרון של הקלטת האותות כאשר מתקיים תנאי SignalTap כאשר ערך מסוים של ה־PC מתקבל. לצורך כך:

- הוגדר רגיסטר ייעודי בשם BPADDR_i אשר מקבל כתובת הפעלה מהמתגים על גבי הלוח ([7:0]).
- כדי ליצור נקודת BPADDR נעשה שימוש בהשוואה בין ערך ה־PC נעשה שימוש בהשוואה בין ערך הישר (breakpoint).
- תנאי ההפעלה הוגדר כ־Basic OR עם Trigger יחיד, אשר מספיק כדי להתחיל תיעוד.



.29h זה MARS-כאשר בי אוגמה עבור pc=11h




פקודה או בעצם מוצאת את הכתובת של מטריצה יעד שאליה יכנסו תוצאות חיבור offset שם הערך אנחנו מחברים את הערך שיש ברגיסטר 6 (80h) עם הערך של (0)


Alias	Name	-2 -1	9 1 2	3	4 5
	[□] -top				
	flag point				
	rst i				
	⊕ BPADDR i[70]		1'	h	
	efetch				
	Ifetch:IFE instruction o[310]	00B04820h	00D05020h	8D080000h	X 8D290000h
	+ Ifetch:IFE itcm addr w[70]	11h	12h	13h	X 14h
	Ifetch:IFE pc q[90]	040h	044h	048h	X 04Ch
	Ifetch:IFE PCSrc i[10]		0	1	
	Ifetch:IFE PCBranch addr i[70]	30h	31h	32h	X 13h
	Ifetch:IFE Jump addr i[70]	00h	40h	80h	X 00h
	# Ifetch:IFE next_pc_w[70]	11h	12h	13h	X 14h
	= decode		12h	1911	170
	Idecode:ID ForwardA ID		1211		
	Idecode:ID ForwardA ID				
	Idecode:ID MemtoReg ctrl i				
	Idecode:ID RegWrite ctrl i				
$\overline{}$	Idecode:ID JAL ctrl i				
$\overline{}$		00904020h	00B04820h	00D05020h	8D080000h
	Idecode:ID instruction i[310]	\ 00904020h	<u>∧ 00804820n</u> ∧	000050201	8D080000h
	Idecode:ID Stall ID	10010000h	10010040h	10010080h	0000004h X 10010000h
	• Idecode:ID read data1 o[310]	10010000h	•	10010080n	
_	Idecode:ID read data2 o[310]		0000000h		00000004h X 10010000h
	Idecode:ID PCBranch addr o[70]	30h	31h X	32h	13h
	• Idecode:ID Jump addr o[70]	00h	X 40h X	80h	00h
	execute				
	Execute:EXE ALUSrc ctrl i		<u></u>		
	Execute:EXE alu ctl w[30]	(<u> </u>	2h	
	Execute:EXE alu ctl w1[30]	(<u> </u>	<u>2h</u>	
	Execute:EXE b input w[310]	00000040h	X	0000000h	
	Execute:EXE read data1 i[310]	0000000h	10010000h	10010040h	X 10010080h
	Execute:EXE read data2 i[310]	00000040h	X	0000000h	
	Execute:EXE instruction i[310]	12110009h	00904020h	00B04820h	X 00D05020h
	Execute:EXE funct i[50]	09h	X	20h	
	Execute:EXE ForwardA i[10]		0	h	
	Execute:EXE ForwardB i[10]	1h)(Oh	
	Execute:EXE Wr data FW MEM i[310]	0000000h	FFFFFCOh	10010000h	X 10010040h
	Execute:EXE Wr data FW WB i[310]	0000040h	00000000h	FFFFFCOh	X 10010000h
	Execute:EXE Wr reg addr o[40]	11h	08h	09h	X OAh
	Execute:EXE WriteData o[310]	0000040h	X	0000000h	
	Execute:EXE ALUOp ctrl i[20]	1h	X	2h	
	Execute:EXE alu res o[310]	FFFFFFC0h	10010000h	10010040h	X 10010080h

ניתן לראות שהתפיסה מתבצעת כאשר EX, בשלב ה $ext_pc=11h$, בשלב ה $ext_pc=11h$ לראות שעבור הפקודה 0x00d05020 תוצאת החיבור היא 0x00d05020 וואת הכתובת של מטריצת היעד והיא תישמר כנדרש ברגיסטר 0Ah). ניתן לראות בתמונה את המעבר של השלבים כצינור בצורה ברורה.

נראה את תוצאת המערכת לאחר שסיימה להריץ את כל השלבים כדי להשוות את תוצאת המערכת שלנו אל מול ה-MARS ולראות שמערכת שלנו רצה כראוי גם חומרתית.



ניתן לראות באדום את האתחול של המערכת עם כל הערכים.



וכאן את תוצאת חיבור המטריצות.