LAB 4

:מגישים

- 208584615 יגל בן צבי
- 314882317 רון בניטה •

8.06.2025 : תאריך הגשה

מחלקה: המחלקה להנדסת חשמל

קורס: מעבדת ארכיטקטורה מתקדמת ומאיצי

חומרה - 361.1.4693




<u>הקדמה</u>


במעבדה זו אנו רוצים להתמקד בהבנה של סינתזה של מערכת דיגיטלית.

אנו בעצם נבצע סינתזה למערכת סינכרונית דיגיטלית המבוססת על מעבדה מספר 1 על מעבד מסוג Cyclone II FPGA .

המערכת שלנו תתבסס על 2 תתי מערכות אחת קומבינטורית והשנייה סנכרונית.

System Top Entity





כאשר המערכת הקומבינטורית מתבססת על ה-ALU שפיתחנו במעבדה מספר 1 ואת המערכת הסנכרונית אנו נממש במעבדה זו.

במערכת הסנכרונית אנו נדרשים לממש את רכיב ה- PWM כך:





Figure 5: PWM output unit architecture

: לבסוף את כל המערכת הדיגטלית הנייל אנו נחבר למערכת בצורה הבאה



: כאשר החיבור בין המערכת הדיגיטלית לחומרה תתבצע בצורה הבאה




Figure 6: Digital system with I/O interface

ושל המערכת: ISA

Function Type	Decimal	ALUFN	Operation	Note
	value			
PWM Output	0	00000	PWM MODE0	PWM Mode is Set/Reset
(Y and X are 16-bit	1	00001	PWM MODE1	PWM Mode is Reset/Set
width)	2	00010	PWM MODE2	PWM Mode is Toggle
Arithmetic	8	01 000	Res=Y+X	
(Y and X are 8-bit	9	01 001	Res=Y-X	Used also for comparison operation
width)	10	01 010	Res=neg(X)	
	11	01 011	Res=Y+1	Increment of Y in one
	12	01 100	Res=Y-1	Decrement of Y in one
	13	01 101	Res=swap(Y)	Res=(Ylshw, Ymshw)
Shift	16	10 000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of q≜X(k-10) times
(Y and X are 8-bit				Res=Y(n-1-q0)#(q@0)
width)				When $k = log_2 n$
	17	10 001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of q≜X(k-10) times
				Res=(q@0)#Y(n-1q)
				When $k = log_2 n$
Boolean	24	11000	Res=not(Y)	
(Y and X are 8-bit	25	11 001	Res=Y or X	
width)	26	11 010	Res=Y and X	
	27	11 011	Res=Y xor X	
	28	11 100	Res=Y nor X	
	29	11 101	Res=Y nand X	
	30	11 110	Res=Y xnor X	

נשים לב שנוספו 3 פקודות עבור PWM ועוד פקודה אחת תחת הפקודות נשים לב אריתמטיות : SWAP.


:TB

ראשית לפני שנעבור לחיבור למעבד ועבודה אל מול חומרה והעולם החיצוני אנו רוצים לראות כי המערכת הדיגיטלית שלעצה אכן עובדת כנדרש.

נבצע TB שבו נכניס ערכי X,Y ונבדוק כי המוצאים אכן מתקיימים בהתאם לפקודות.

FFFF=Y=X: מקרה ראשון


ניתן לראות כי כל הפקודות עבור ה-ALU מתקיימות כנדרש.



מקרה שני : X=2000

0080 = Y


גם כן ניתן לראות כי כל פקודות ה-ALU מתקיימות כנדרש.



מקרה שלישי : X=2000

00A5 = Y

גם כן ניתן לראות כי כל פקודות ה-ALU מתקיימות כנדרש.




: PWM-כעת נעבור לבדיקה של

: במקרה ראשון

0004 = X

0008 = Y

MODE 0




: מקרה שני

0004 = X

0008 = Y

MODE 1




: מקרה שלישי

0004 = X

0008 = Y


MODE 2(TOGGLE)



סינתזה של הרכיבים:


:topIO

: RTL



: Top_DIGIT_SYS

: RTL



: לוגיקה


אנו מפתחים קוד לוגי המשתמש באלמנטים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב .תהליך זה מתבצע כחלק מתהליך הסינתזה.

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	727
2		
3	 Combinational ALUT usage for logic 	630
1	7 input functions	3
2	6 input functions	213
3	5 input functions	134
4	4 input functions	73
5	<=3 input functions	207
4		
5	Dedicated logic registers	1120
6		
7	I/O pins	53
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	7917
16	Average fan-out	4.13


: TOPIO -של ה- של ה- מה בנוסף נבדוק מה בנוסף בנוסף נבדוק מה

	Fmax	Restricted Fmax	Clock Name	Note
1	154.01 MHz	154.01 MHz	PLL_Pivclk	


למוצא ALUFN -כאשר המסלול הארוך ביותר נמצא ברכיב הסינכרוני בין רגיסטר ה-PWM :



הדבר אכן הגיוני עקב החומרה הרבה שבה מימשנו את אות ה-PWM למרות הדבר אכן הגיוני עקב החומרה הרבה שבה מימשנה ב-ALU יהיה חלק מהמסלול הקריטי.




Time analyzer



Pat	Path #1: Setup slack is 493.507						
Path Summary Statist			ics	Data Path	Waveform	Extra Fitter Information	
Property		ty				Value	
1	From Node		ALUFN_sig[4]				
2	To Node		top:	top:DIGIT_SYS synchronous_digital_circuit:synpwm digital_circuit:digital_circ pwm			
3	Launch Clock	unch Clock PLL_PORTING altpll_component auto_gener generic_pll1~PLL_OUTPUT_COUN		PLL_OUTPUT_COUNTER			
4 Latch Clock PLL_PORTING altpll_component auto_gener g		auto_gener generic_pll1^	PLL_OUTPUT_COUNTER				
5	Data Arrival Ti	me	10.337				
6	Data Required	Time	503.844				
7	Slack		493	.507			

: Combinatorial digital system

וה בעצם רכיב הALU אשר פיתחנו במעבדה 1.




: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	688
2		
3	 Combinational ALUT usage for logic 	542
1	7 input functions	3
2	6 input functions	169
3	5 input functions	122
4	4 input functions	65
5	<=3 input functions	183
4		
5	Dedicated logic registers	1102
6		
7	I/O pins	33
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	7416
16	Average fan-out	4.19

: ADDER SUB

מחבר מחסר גלי אשר מימשנו במעבדה 1.

: RTL




: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	651
2		
3	 Combinational ALUT usage for logic 	457
1	7 input functions	2
2	6 input functions	131
3	5 input functions	95
4	4 input functions	56
5	<=3 input functions	173
4		
5	Dedicated logic registers	1102
6		
7	I/O pins	29
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	6978
16	Average fan-out	4.16

: SHITER

.1 אשר מומש במעבדה Barrel shifter

:RTL




: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	657
2		
3	 Combinational ALUT usage for logic 	475
1	7 input functions	2
2	6 input functions	143
3	5 input functions	91
4	4 input functions	52
5	<=3 input functions	187
4		
5	Dedicated logic registers	1102
6		
7	I/O pins	28
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	7053
16	Average fan-out	4.16

: LOGIC

:RTL




: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	644
2		
3	 Combinational ALUT usage for logic 	438
1	7 input functions	2
2	6 input functions	121
3	5 input functions	94
4	4 input functions	50
5	<=3 input functions	171
4		
5	Dedicated logic registers	1102
6		
7	I/O pins	27
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	6879
16	Average fan-out	4.16

: Synchronous digital system

: RTL




: לוגיקה

	Danassina	Henen
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	679
2		
3	 Combinational ALUT usage for logic 	532
1	7 input functions	2
2	6 input functions	159
3	5 input functions	96
4	4 input functions	78
5	<=3 input functions	197
4		
5	Dedicated logic registers	1120
6		
7	I/O pins	41
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	7366
16	Average fan-out	4.10

: PWM

רכיב זה מורכב משני תתי מודולים, הראשון הינו מונה של 16 ביט והשני הינו רכיב אשר מורכב משני תתי מהמידע המגיע מהמונה, מ-X ומ-Y יחד עם הפקודה ומוציא את אות הY בהתאם.

:RTL




: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	670
2		
3	 Combinational ALUT usage for logic 	507
1	7 input functions	2
2	6 input functions	150
3	5 input functions	90
4	4 input functions	62
5	<=3 input functions	203
4		
5	Dedicated logic registers	1120
6		
7	I/O pins	39
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	7223
16	Average fan-out	4.09

: Counter 16 bit

: RTL




: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	649
2		
3	 Combinational ALUT usage for logic 	447
1	7 input functions	2
2	6 input functions	121
3	5 input functions	86
4	4 input functions	50
5	<=3 input functions	188
4		
5	Dedicated logic registers	1118
6		
7	I/O pins	20
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	6937
16	Average fan-out	4.16

: Digital circuit

:RTL



: לוגיקה

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	661
2		
3	 Combinational ALUT usage for logic 	489
1	7 input functions	2
2	6 input functions	144
3	5 input functions	94
4	4 input functions	65
5	<=3 input functions	184
4		
5	Dedicated logic registers	1104
6		
7	I/O pins	56
8	Total MLAB memory bits	0
9	Total block memory bits	212992
10		
11	Total DSP Blocks	0
12		
13	Maximum fan-out node	alteraag~TDO
14	Maximum fan-out	660
15	Total fan-out	7135
16	Average fan-out	4.04

:SIGNAL TAP

כעת נבצע וריפיקציה של המערכת באמצעות ה – SIGNAL TAP של QUARTUS על מנת לראות כי אכן בזמן אמת קרה מה שתיכננו.

נבחר 2 פעולות לביצוע הראשונה הינה פעולת חיבור בין X=0000ו- Y=00001 ונצפה לקבל 0081 במוצא.

ופעולה שנייה הינה ביצוע SHIFT ימינה של SHIFT ימינה שנייה הינה ביצוע במוצא 0002=Y

נגדיר את KEY2 הפועל בירידה (מכיוון שהוא מוגדר בחומרה כ-PULL DOWN)

ונגדיר את תנאי לכידת האותות כ- OR basic כלומר מספיק ששינוי יתרחש באחד הסיגנלים כדי להפעיל את הלכידה בזמן אמת של האותות.

		Node	Data Enable	Trigger Enable	Trigger Conditions				
Type	Alias	Name	52	52	1 ✓ Basic OR 🔻				
*		KEY[2]~input	✓	v	7				
R		E- ALUFN_sig[40]	✓	v	XXh (OR)				
#		E- HEX4[60]	✓	v	XXh (OR)				
#		⊞- HEX5[60]	✓	V	XXh (OR)				
Re-		⊞- x_sig[150]	✓	v	XXXXh (OR)				
Report 1		⊞- y_sig[150]	✓	V	XXXXh (OR)				

עבור פעולות חיבור : ניתן לראות את השינוי במוצא ברגע לחיצה על KEY2 ובעצם כך אנו מכניסים את הפקודה הרצויה שהיא 0100.

.8 מייצג 1 ו- 00h מייצג 1 מייצג 1 מייצג 8 מייצג 8 מייצג 8 מייצג 8 מייצג 8 מייצג 1 את הערך

log:	log: Trig @ 2025/06/07 11:11:52 (0:0:3.0 elapsed)		click to insert time bar														
Туре	Alias	Name	-512 -256	0 256	512	768	1024	1280	1536	1792	2048	2304	2560	2816	3072	3328	3584
*		KEY[2]~input															
		E- ALUFN_sig[40]	00h							08h							
-		E- HEX4[60]	40h							79h							
S		E- HEX5[60]	40h							00h							
		⊞- x_sig[150]	0001h														
		E y_sig[150]							0080h								

:SHR

גם פה ניתן לראות כי הלכידה קורית ברגע לחיצה על KEY2 וכי יש שינוי במוצא. אם פה ניתן לראות כי הלכידה קורית ברגע לחיצה על 0×0 כאשר 0×0 מייצג 1.

log:	Trig @ 2	:025/06/07 11:16:45 (0:0:11.8 elapsed)	click to insert time bar															
Туре	Alias	Name	-512	-256	0 256	512	768	1024	1280	1536	1792	2048	2304	2560	2816	3072	3328	3584
*		KEY[2]~input																
-		ALUFN_sig[40]		00h 11h														
all a		● HEX4[60]		40h 79h														
Œ		⊞- HEX5[60]	40h															
•		E x_sig[150]	000th															
6		⊞- y_sig[150]								0002h								