
Computer Organization

Architecture diagram:



Detailed description of the implementation:

```
module full_adder(input tmp1,tmp2,cin, output sum,cout);
    wire w1,w2,w3;
    xor g1(w1,tmp1,tmp2);
    xor g2(sum,w1,cin);
    and g3(w2,w1,cin);
    and g4(w3,tmp1,tmp2);
    or g5(cout,w2,w3);
endmodule
```

因為 ALU_1 bit 需要做 add 及 sub,所以寫了一個 full adder 的 model $sum = tmp1 \oplus tmp2 \oplus cin$ $cout = (tmp1 \oplus tmp2)cin+tmp1tmp2$

```
wire w1, w2, w3, w4, tmp1, tmp2;
xor g0(tmp1,src1,Ainvert);
xor g1(tmp2,src2,Binvert);
assign w3 = tmp1 & tmp2;
assign w4 = tmp1 | tmp2;
full adder full adder(.tmp1(tmp1),.tmp2(tmp2),.cin(Cin),.sum(w1),.cout(w2));
always @ ( * ) begin
    case (operation)
    2'b00: begin
             result <= w3;
             cout <= 0;
            end
    2'b01: begin
             result <= w4;
             cout <= 0;
    2'b10: begin
             result <= w1;
            cout <= w2;
            end
    2'b11: begin
             result <= w1;
             cout <= w2;
            end
    endcase
end
```

因為無法得知 src1,src2 是否需要 invert,由 truth table 發現,將 src1 與 Ainvert 做 xor 以及將 src2 與 Binvert 做 xor,即為所需,再將兩個 xor 的結果存成 tmp1、tmp2,之後再進行 and、or、and、sub 的運算。因為 and 跟 or 不會有 carry out, 所以 cout 直接給 0。

當進行 add 與 sub 時,因為 output 不能直接接 register,所以先用兩個 wire 將 sum 跟 cout 的值接出來後再給 result 跟 cout。

```
reg t1, t2;
wire [3-:0]carry;
wire [3-:0]ca
```

```
always @ ( carry, result ) begin
    if(rst n == 1) begin
         cout <= carry[31];
         zero <= (result == 0)? 1:0;
    end
end
Jalways @ ( carry ) begin
    if ( rst n ) begin
        if(carry[30]^carry[31]==1) overflow <= 1;
         else overflow <= 0;
    end
    else begin
        overflow <= 0;
    end
end
Jalways @ ( ALU control, res ) begin
    if( rst_n ) begin
       if (ALU control == 4'b0111 && res[31] == 1) begin
            result[0] <= 1;
             result[31:1] <= 0;
        else if (ALU control == 4'b0111 && res[31]==0) result[31:0] <= 0;
        else result[31:0] <= res[31:0];
    else begin
       result <= 0;
    end
end
```

1 個 32-bit ALU 是由 32 個 1-bit ALU 所組成的,所以一開始先宣告了 32 個 1-bit ALU,將值傳入每個 1-bit ALU,ALU_control[3] 就代表 Ainvert,ALU_control[2] 就代表 Binvert,ALU_control[1:0]即為 ALU_1-bit 的 operation,且只有減法出現時一開始的 carry_in 要為 1,而此時的 Binvert 也會為 1,所以就將 Binvert 傳入一開始的 carry_in,


因為 output 不能直接接 register,所以先用兩個 wire res[31:0]、carry[31:0] 接出 output,之 後再傳給 result[32-1:0], cout 則是只有 carry[31]=1 時才會等於 1, zero 則是 result 的每個 bit 都為 0 時才會等於 1。


Overflow 有 4 種可能發生的情況,可以發現在第 31 個 bit 的 carry_in 與 carry_out 不同時會發生 overflow,因此將這兩個 bit 做 xor 即可知道是否 overflow。

當 ALU_control 為 4'b0111 時代表要做 slt ,res[31]為 src1[31] – src2[31]的結果,即為最高位元相減的結果,如果是 1 就代表 src1 < src2 , 就將 result 的第 31 個 bit 改成 1 , 0 ~ 30 個 bit 改成 0 ,否則就將 result 的 32 個 bit 都改成 0 。

Implementation results:

C:\Windows\System32\cmd.exe





Problems encountered and solutions:

- (1) 一開始在寫 1-bit ALU 的時候不知道不能在 always block 裡面 call model, 造成一開始 compile 一直不能過,後來才發現要寫在外面。
- (2) 一開始寫 slt 的時候我寫成把每個 bit 都拿來比較,因此出來的答案一直是錯的,後來 才發現只要比最高位元就好了。
- (3) 寫完之後 simulate 時會有類似無限迴圈的狀況,詢問助教後才知道不建議在給值之後 又在後面更動,否則可能會有這種情況發生。

Lesson learnt (if any):

- (1) wire 跟 register 的差別
- (2) assign 只能寫在 always 外面,而且只能對 wire 做 assign
- (3) 通常都會用 nonblocking 而非 blocking

Comment:

透過這次的作業讓我開始熟悉 verilog ,因為之前完全沒有寫過 verilog ,所以一開始的時候不知道要從哪裡下手,覺得很恐慌,但後來上網查了一些 verilog 的語法,好像有點感覺後才逐漸開始完成這次的作業,過程中雖然遇到蠻多小問題,但在跟同學討論後貌似都有解決。