Digital Design Lab

Tay-Jyi Lin

Department of Computer Science & Information Engineering
National Chung Cheng University
tjlin@cs.ccu.edu.tw

Digital Design Lab

- 離線教學、課堂展示
- Office Hour: 每週四下午2點至6點
- 12 Labs: 60% 期末上機考試: 40%

- 安排時段無法展示請即刻離場,違者一次扣總成績5分
- 可提前一時段到場準備,其餘時間違規進入,一次扣總成績3分
- 沒有任何保證的調分機制,如:「全勤分數」

Lab Modules

No.	Lab	Sim.	FPGA
1	Overview 1/2 (3-/4-op unsigned 4b adds)		
2	Overview 2/2 (signed adds)		
3	Nexys4 & Vivado (4-op unsigned adds)		
4	7-seg display (binary to decimal)		
5	Counter & birthdate display		
6	CLA		
7	8b unsigned/signed MPY		
8	8b unsigned MPY		
9	8b signed MPY		
10	8b serial MPY		
11	BF16 to decimal display		
12	BF16 +1, +100, x2x, x3x, x10 display		

Evaluation Form

- 學習目標 (教師填寫)
- 教學影片 (沒意見,優點,改善建議)
- 實驗講義 (沒意見,優點,改善建議)
- Office Hour (沒使用,優點,改善建議)
- 成果驗收 (沒意見,優點,改善建議)
- 學習成效概述及心得

務必繳交每次的Evaluation Form,此為期末調分的主要依據