

PCIe 之 HDMI 输入

黑金动力社区 2019-04-26

1 实验简介

本实验采用 AX7103 开发板 PCIe 和 HDMI 输入接口进行测试，HDMI 输入接口连接外部 1080P 的激励源（如电脑主机的 HDMI、天猫盒子等 1080P 的输出设备），把下载好程序的 AX7103 开发板插入电脑的 PCIe 插槽。装好 PCIe 驱动后打开配套的上位机软件即可看到采集的 HDMI 输入源的图像信号，实现视频数据流的 PCIe 传输。

2 实验原理

2.1 例程简介

hdmi 输入到 PCIe 传输例程由三部分组成：FPGA 端程序、PCIe 卡驱动、PCIe 上位机测试程序。


FPGA 端程序：负责建立与 PCIe 通信需具备的 FPGA 框架，PCIe 通信协议的构建及 hdmi 输入输出接口数据的转换；

PCIe 卡驱动：负责上位机测试程序与 PCIe 卡的数据交换；

PCIe 上位机测试程序：播放经 PCIe 上传的视频图像（如 linux 下开发，请参考实验教程《ALINX 黑金 PCIe 板卡 Linux 使用教程》）。

在进行 PCIe 之 HDMI 输入例程之前，确保计算机为 WIN7（64 位）或 WIN10（64 位）系统。

如下是整个程序的流程框图：




程序流程：写数据请求产生模块在接收到 HDMI 视频信号时会产生写 fifo 的请求信号，通知 fifo 数据读写模块把 HDMI 接口的数据写入 fifo 中，在把数据存入 DDR3 之前，由于 DDR3 的数据接口是 AXI 接口，所以在这里通过了 AXI 协议转换模块及总线交叉模块完成 DDR3 的数据存入操作；在读取 DDR3 数据时，1) PC 机端程序通过 PCIe 通信模块发出读取 DDR3 中的数据指令，DDR3 中的数据通过 AXI 总线和 PCIe 通信模块把数据返回到 PC 机端；2) HDMI 视频输出时序模块产生读取 DDR3 数据指令，通过 AXI 总线把 DDR3 中数据读入到 fifo 数据读写模块，然后通过 HDMI 视频输出时序模块显示 DDR3 中图像，由于 DDR3 带宽受限，会影响图像的流畅性，在这里禁用了 HDMI 输出这个功能。

2.2 硬件描述


这里忽略，见《PCIe 速度测试例程》教程相关章节。

2.3 FPGA 程序

打开 FPGA 工程，FPGA 程序位于 `27_hdmi_to_Pcie\FPGA\pcieAX7103x4_128ddr3hdmktopcie`，如下图位置：



工程目录如下图所示：



下面对各文件进行介绍：

PCle_ddr3.v 是工程的 top 文件，包含的各文件的功能如下：

i2c_config.v、lut_hdmi.v：负责对 hdmi 输入输出芯片参数的配置，lut_hdmi.v 中是 HDMI 输入芯片和 HDMI 输出芯片配置参数表，i2c_config.v 是 I2C 接口的芯片的控制模块，在这里通过 I2C 配置 SiI9013 和 SiI9134；代码如下：

```
module lut_hdmi(
    input[9:0]          lut_index,    //Look-up table address
    output reg[31:0]    lut_data      //Device address (8bit I2C address), register address,
    register data
);

always@(*)
begin
    case(lut_index)
        8'd0: lut_data <= {8'h72,16'h08,8'h35};
        8'd1: lut_data <= {8'h7a,16'h2f,8'h00};
        8'd2: lut_data <= {8'h60,16'h05,8'h10};
        8'd3: lut_data <= {8'h60,16'h08,8'h05};
        8'd4: lut_data <= {8'h60,16'h09,8'h01};
        8'd5: lut_data <= {8'h60,16'h05,8'h04};
        default:lut_data <= {8'hff,16'hffff,8'hff};
    endcase
end

endmodule
```

```
module i2c_config(
    input          rst,
    input          clk,
    input[15:0]    clk_div_cnt,
    input          i2c_addr_2byte,
    output reg[9:0] lut_index,
    input[7:0]     lut_dev_addr,
    input[15:0]    lut_reg_addr,
    input[7:0]     lut_reg_data,
    output reg     error,
    output         done,
    inout          i2c_scl,
    inout          i2c_sda
);

wire scl_pad_i;
wire scl_pad_o;
wire scl_padoen_o;

wire sda_pad_i;
wire sda_pad_o;
wire sda_padoen_o;

assign sda_pad_i = i2c_sda;
assign i2c_sda = ~sda_padoen_o ? sda_pad_o : 1'bz;
assign scl_pad_i = i2c_scl;
assign i2c_scl = ~scl_padoen_o ? scl_pad_o : 1'bz;

reg i2c_read_req;
wire i2c_read_req_ack;
reg i2c_write_req;
wire i2c_write_req_ack;
wire[7:0] i2c_slave_dev_addr;
wire[15:0] i2c_slave_reg_addr;
wire[7:0] i2c_write_data;
wire[7:0] i2c_read_data;

wire err;
```

```

reg[2:0] state;

localparam S_IDLE                = 0;
localparam S_WR_I2C_CHECK       = 1;
localparam S_WR_I2C             = 2;
localparam S_WR_I2C_DONE        = 3;

assign done = (state == S_WR_I2C_DONE);
assign i2c_slave_dev_addr = lut_dev_addr;
assign i2c_slave_reg_addr = lut_reg_addr;
assign i2c_write_data = lut_reg_data;

always@(posedge clk or posedge rst)
begin
    if(rst)
    begin
        state <= S_IDLE;
        error <= 1'b0;
        lut_index <= 8'd0;
    end
    else
    case(state)
        S_IDLE:
        begin
            state <= S_WR_I2C_CHECK;
            error <= 1'b0;
            lut_index <= 8'd0;
        end
        S_WR_I2C_CHECK:
        begin
            if(i2c_slave_dev_addr != 8'hff)
            begin
                i2c_write_req <= 1'b1;
                state <= S_WR_I2C;
            end
            else
            begin
                state <= S_WR_I2C_DONE;
            end
        end
        S_WR_I2C:
        begin
            if(i2c_write_req_ack)
            begin
                error <= err ? 1'b1 : error;
                lut_index <= lut_index + 8'd1;
                i2c_write_req <= 1'b0;
                state <= S_WR_I2C_CHECK;
            end
        end
        S_WR_I2C_DONE:
        begin
            state <= S_WR_I2C_DONE;
        end
        default:
            state <= S_IDLE;
    endcase
end

i2c_master_top i2c_master_top_m0
(
    .rst(rst),
    .clk(clk),

```

```

.clk_div_cnt(clk_div_cnt),

// I2C signals
// i2c clock line
.scl_pad_i(scl_pad_i),          // SCL-line input
.scl_pad_o(scl_pad_o),          // SCL-line output (always 1'b0)
.scl_padoen_o(scl_padoen_o),    // SCL-line output enable (active low)

// i2c data line
.sda_pad_i(sda_pad_i),          // SDA-line input
.sda_pad_o(sda_pad_o),          // SDA-line output (always 1'b0)
.sda_padoen_o(sda_padoen_o),    // SDA-line output enable (active low)

.i2c_read_req(i2c_read_req),
.i2c_addr_2byte(i2c_addr_2byte),
.i2c_read_req_ack(i2c_read_req_ack),
.i2c_write_req(i2c_write_req),
.i2c_write_req_ack(i2c_write_req_ack),
.i2c_slave_dev_addr(i2c_slave_dev_addr),
.i2c_slave_reg_addr(i2c_slave_reg_addr),
.i2c_write_data(i2c_write_data),
.i2c_read_data(i2c_read_data),
.error(err)
);
endmodule

```

video_write_req_gen.v:接收 HDMI 输入视频帧信号产生写 fifo 数据读写模块的写请求和读写地址索引信号，程序如下：

```

module video_write_req_gen(
    input          rst,
    input          pclk,
    input          video_vsync,
    output reg     write_req,
    output reg[1:0] write_addr_index,
    output reg[1:0] read_addr_index,
    input          write_req_ack
);
reg video_vsync_d0;
reg video_vsync_d1;
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
    begin
        video_vsync_d0 <= 1'b0;
        video_vsync_d1 <= 1'b0;
    end
    else
    begin
        video_vsync_d0 <= video_vsync;
        video_vsync_d1 <= video_vsync_d0;
    end
end
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)

```

```

        write_req <= 1'b0;
    else if(video_vsync_d0 == 1'b1 && video_vsync_d1 == 1'b0)
        write_req <= 1'b1;
    else if(write_req_ack == 1'b1)
        write_req <= 1'b0;
end
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
        write_addr_index <= 2'b0;
    else if(video_vsync_d0 == 1'b1 && video_vsync_d1 == 1'b0)
        write_addr_index <= write_addr_index + 2'd1;
end

always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
        read_addr_index <= 2'b0;
    else if(video_vsync_d0 == 1'b1 && video_vsync_d1 == 1'b0)
        read_addr_index <= write_addr_index;
end
endmodule

```

video_timing_data.v:hdm1 输出的时序控制；通过调用 color_bar_m0 模块产生 HDMI 输出时序，同时产生读取 fifo 数据读写模块的读请求并把来自 DDR3 中的数据取出来送给 HDMI 输出接口进行显示，代码如下：

```

module video_timing_data
#(
    parameter DATA_WIDTH = 32 // Video data one clock data width
)
(
    input video_clk, // Video pixel clock
    input rst,
    output reg read_req, // Start reading a frame of data
    input read_req_ack, // Read request response
    output read_en, // Read data enable
    input[DATA_WIDTH - 1:0] read_data, // Read data
    output hs, // horizontal synchronization
    output vs, // vertical synchronization
    output de, // video valid
    output[DATA_WIDTH - 1:0] vout_data // video data
);
wire video_hs;
wire video_vs;
wire video_de;
//delay video_hs video_vs video_de 2 clock cycles
reg video_hs_d0;
reg video_vs_d0;
reg video_de_d0;
reg video_hs_d1;
reg video_vs_d1;
reg video_de_d1;

reg[DATA_WIDTH - 1:0] vout_data_r;

```

```

assign read_en = video_de;
assign hs = video_hs_d1;
assign vs = video_vs_d1;
assign de = video_de_d1;
assign vout_data = vout_data_r;
always@(posedge video_clk or posedge rst)
begin
    if(rst == 1'b1)
    begin
        video_hs_d0 <= 1'b0;
        video_vs_d0 <= 1'b0;
        video_de_d0 <= 1'b0;

    end
    else
    begin
        //delay video_hs video_vs video_de 2 clock cycles
        video_hs_d0 <= video_hs;
        video_vs_d0 <= video_vs;
        video_de_d0 <= video_de;
        video_hs_d1 <= video_hs_d0;
        video_vs_d1 <= video_vs_d0;
        video_de_d1 <= video_de_d0;
    end
end

always@(posedge video_clk or posedge rst)
begin
    if(rst == 1'b1)
        vout_data_r <= {DATA_WIDTH{1'b0}};
    else if(video_de_d0)
        vout_data_r <= read_data;
    else
        vout_data_r <= {DATA_WIDTH{1'b0}};
end

always@(posedge video_clk or posedge rst)
begin
    if(rst == 1'b1)
        read_req <= 1'b0;
    else if(video_vs_d0 & ~video_vs) //vertical synchronization edge (the rising or falling edges are
OK)
        read_req <= 1'b1;
    else if(read_req_ack)
        read_req <= 1'b0;
end


color_bar color_bar_m0(
    .clk(video_clk),
    .rst(rst),
    .hs(video_hs),
    .vs(video_vs),
    .de(video_de),
    .rgb_r(),
    .rgb_g(),
    .rgb_b()
);
endmodule

```


frame_read_write.v:读写帧 fifo 控制；1) 控制把来自 HDMI 接口的数据写入 fifo 中，并发出写 DDR3 的请求；2) 发出 DDR3 数据的读请求，并接收来自 DDR3 中的数据。这个模块我们在前面的例程中已经用过，这里不列举代码。

aq_axi_master.v: axi 总线协议转换，由于 DDR3 的控制器是 AXI 总线；而 fifo 数据读写模块的数据不是 AXI 总线的，这里通过总线协议转换连接起来。这个模块我们在前面的例程中已经用过，这里不列举代码。

PCle_wrapper.v:负责 PCIe 通信协议及与 hdmi 图像数据传输，其子模块用原理图设计，PCle.bd 如下图：



程序模块说明：PCIe 通信程序由 util_ds_buf_0、clk_siz_0、rst_mig_7series_0_200M、axi_interconnect_0、mig_7series_0 及 XDMA_0 组成。util_ds_buf_0 是对外部的 PCIe 输入时钟进行 buffer；clk_siz_0 负责为 mig_7series_0（DDR3）及 HDMI 输入输出等模块提供时钟及复位信号；rst_mig_7series_0_200M 是复位模块，为 axi_interconnect_0 和 mig_7series_0 提供复位参考信号；proc_sys_reset_0 是复位模块，为 axi_interconnect_0 和外部总线接口提供复位参考信号；axi_interconnect_0 是 AXI 的 Master 和 Slave 接口设备互联的协议模块；XDMA_0 模块是 PCIe 通信模块，内部具备 DMA 功能，用来与外部 PCIe 主设备通信。

例程中在《PCIe 速度测试例程》已讲述模块不做介绍，只对产生变化和新的模块配置进行介绍：

clk_wiz_0 模块配置如下：

Component Name

Clocking Options Output Clocks MMCM Settings Summary

Clock Monitor

☐ Enable Clock Monitoring

Primitive

☒ MMCM ☐ PLL

Clocking Features **Jitter Optimization**

☒ Frequency Synthesis ☐ Minimize Power ☒ Balanced

☒ Phase Alignment ☐ Spread Spectrum ☐ Minimize Output Jitter


☐ Dynamic Reconfig ☐ Dynamic Phase Shift ☐ Maximize Input Jitter filtering

☐ Safe Clock Startup

Dynamic Reconfig Interface Options

☒ AXI4Lite ☐ DRP ☐ Phase Duty Cycle Config ☐ Write DRP registers

Input Clock Information

	Input Clock	Port Name	Input Frequency(MHz)	Jitter Options	Input Jitter	Source	
<input type="checkbox"/>	Primary	clk_in1	200.000 	10.000 - 800.000	UI	0.010	Differential clock capable pin
<input type="checkbox"/>	Secondary	clk_in2	100.000	120.000 - 288.000		0.010	Single ended clock capabl...

Component Name: clk_wiz_0

Output Clocks

		Requested	Actual	Requested	Actual	Requested	Actual
<input checked="" type="checkbox"/> clk_out1	clk_out1	200.000	200.000	0.000	0.000	50.000	50.0
<input checked="" type="checkbox"/> clk_out2	clk_out2	100.000	100.000	0.000	0.000	50.000	50.0
<input checked="" type="checkbox"/> clk_out3	clk_out3	148.5	150.000	0.000	0.000	50.000	50.0
<input type="checkbox"/> clk_out4	clk_out4	100.000	N/A	0.000	N/A	50.000	N/A
<input type="checkbox"/> clk_out5	clk_out5	100.000	N/A	0.000	N/A	50.000	N/A
<input type="checkbox"/> clk_out6	clk_out6	100.000	N/A	0.000	N/A	50.000	N/A
<input type="checkbox"/> clk_out7	clk_out7	100.000	N/A	0.000	N/A	50.000	N/A

☐ USE CLOCK SEQUENCING

Clocking Feedback

Output Clock	Sequence Number
clk_out1	1
clk_out2	1
clk_out3	1
clk_out4	1
clk_out5	1
clk_out6	1
clk_out7	1

Source

☒ Automatic Control On-Chip
☐ Automatic Control Off-Chip
☐ User-Controlled On-Chip
☐ User-Controlled Off-Chip

Signaling

☒ Single-ended
☐ Differential

Enable Optional Inputs / Outputs for MMCM/PLL

☒ reset ☐ power_down ☐ input_clk_stopped
☒ locked ☐ clkfbstopped

Reset Type

☐ Active High ☒ Active Low

OK

proc_sys_reset_0 复位模块配置如下:

Component Name

External Reset

Ext Reset Logic Level ▼

Ext Reset Active Width ▼

Auxillary Reset

Aux Reset Logic Level ▼

Aux Reset Active Width ▼

Active High Reset

Bus Structure ▼

Peripherals ▼

Active Low Reset

Interconnect ▼

Peripherals ▼

axi_interconnect_0 配置如下：

AXI Interconnect (2.1)

Documentation IP Location

Component Name: axi_interconnect_0

Top Level Settings Slave Interfaces Master Interfaces Advanced Options

Number of Slave Interfaces: 2
Number of Master Interfaces: 1
Interconnect Optimization Strategy: Custom

AXI Interconnect includes IP Integrator automatic converter insertion and configuration.
When the endpoint IPs attached to the interfaces of the AXI Interconnect differ in width, clock or protocol, a converter IP will automatically be added inside the interconnect.
If a converter IP is inserted, IP Integrator's parameter propagation automatically configures the converter to match the design.
To see which conversion IPs have been inserted, use the IP Integrator 'expand hierarchy' buttons to explore inside the AXI Interconnect hierarchy.

NOTE: Addressing information for AXI Interconnect is specified in the IP Integrator address editor.

☒ Enable Advanced Configuration Options

OK Cancel

Re-customize IP

AXI Interconnect (2.1)

Documentation IP Location

Component Name: axi_interconnect_0

Top Level Settings Slave Interfaces **Advanced Options**

Clock Domain Crossing MTBF Options

Synchronization Stages: 2

Interconnect Crossbar Options

Data Width of the AXI Crossbar: 256

Interconnect Debug Options

☐ Enable Protocol Checkers and mark interfaces for debug

Maximum number of idle cycles for READY monitoring: 0 [0 - 1024]
Maximum outstanding READ Transactions per ID: 2
Maximum outstanding WRITE Transactions per ID: 2


Master Interface Options

Master Interface	Secure Slave
M000_AXI	<input type="checkbox"/>


OK Cancel

XDMA_0 模块配置如下：

1) 在 IP Catalog 中找到如下图中的 PCIe，并双击。



2) 在弹出的对话框中选择自定义 IP：



3) 按下图进行 Basic 栏设置，这里选择主要是 Mode、PCIe Lane、Link Speed、DMA 接口方式选择等，按图中设置即可。

Component Name: xdma_0

Basic | PCIe ID | PCIe : BARs | PCIe : MISC | PCIe : DMA

Functional Mode: DMA

Mode: **Advanced**

Device / Port Type: PCI Express Endpoint device

PCIe Block Location: X0Y0

PCIe Interface

Lane Width: **X4**

Maximum Link Speed: **5.0 GT/s**

Reference Clock Frequency (MHz): 100 MHz

AXI Interface

AXI Address Width: 64 [32 - 64]

AXI Data Width: **128 bit**

AXI Clock Frequency: 125

DMA Interface option

AXI Memory Mapped | AXI Stream

☐ AXI-Lite Slave Interface

☐ Enable PIPE Simulation

☐ Enable GT Channel DRP Ports

☐ Enable PCIe DRP Ports

☐ Additional Transceiver Control and Status Ports

OK | Cancel

4) PCIe ID 栏按下图红色框中设置，其它默认：

Component Name: xdma_0

Basic **PCIe ID** PCIe : BARs PCIe : MISC PCIe : DMA

ID Initial Values

Vendor ID	10EE	✕
Device ID	7024	✕
Revision ID	00	✕
Subsystem Vendor ID	10EE	✕
Subsystem ID	0007	✕

Class Code Lookup Assistant

☐ Use Class Code Lookup Assistant

Base Class Menu	Simple communication controllers	▼
Base Class Value	05	✕ Range: 00..FF
Sub Class Interface Menu	Generic XT compatible serial controller	▼
Sub Class Value	80	✕ Range: 00..FF
Interface Value	00	✕ Range: 00..FF
Class Code	058000	Range: 000000..FFFFFF

5) PCIe:BARs、PCIe:MISC 中保持默认设置。

Component Name: xdma_0

Basic | PCIe ID | **PCle : BARS** | PCIe : MISC | PCIe : DMA

☐ PCIe to AXI Lite Master Interface

☐ 64bit Enable ☐ Prefetchable

Size: 4 Scale: Kilobytes

Value: FFFFF000

PCle to AXI Translation: 0x0000000000000000

☒ PCIe to DMA Interface

☐ 64bit Enable ☐ Prefetchable

☐ PCIe to DMA Bypass Interface


☐ 64bit Enable ☐ Prefetchable

Size: 1 Scale: Megabytes

Value: FFF00000

PCle to AXI Translation: 0x0000000000000000

PCle.MISC 栏按如下红色框内配置（设置用户中断请求数为 3 个），其它默认即可：



Component Name: xdma_0

Basic | PCIe ID | PCIe : BARs | **PCle : MISC** | PCIe : DMA

User Interrupts

Number of User Interrupts Request (1-16): 3

Legacy Interrupt Settings

Legacy Interrupt Settings: INTA

MSI Capabilities

☒ Enable MSI Capability Structure

Multiple Message Capability: 8 vectors

MSI-X Capabilities

☐ Enable MSI-X Capability Structure

Miscellaneous

☐ Finite Completion Credits

☒ Extended Tag Field

☒ Configuration Management Interface

Link Status Register

Selects whether the device reference clock is provided by the connector (Synchronous) or generated via an onboard PLL (Asynchronous)


☒ Enable Slot Clock Configuration

6) PCIe:DMA 主要设置 DMA 的参数: H2C 通道数、C2H 通道数、ID 设置, 采用下图设置即可, 然后单击 OK 即可完成设置。

Component Name:

Basic	PCle ID	PCle : BARs	PCle : MISC	PCle : DMA
Number of DMA Read Channel (H2C)				
				<input type="text" value="2"/>
Number of DMA Write Channel (C2H)				
				<input type="text" value="2"/>
Number of Request IDs for Read channel (2,4,8,16,32,64)				
				<input type="text" value="32"/> [2 - 64]
Number of Request IDs for Write channel (2,4,8,16,32)				
				<input type="text" value="16"/> [2 - 32]
Descriptor Bypass for Read (H2C)				
				<input type="text" value="0000"/>
Descriptor Bypass for Write (C2H)				
				<input type="text" value="0000"/>
AXI ID Width				
				<input type="text" value="4"/>
<input type="checkbox"/> DMA Status Ports				

设置 `axi_interconnect` 的 `axi` 外部总线接口 `S0_AXI` 端口为只写模块，因为我们这边只需要把视频图像的数据写入到 `DDR` 里。设置如下：



至此完成了 FPGA 端的模块设置。各模块的互联关系参照例程中的连接即可。

最后在如下图中对 DDR3 及外部总线的映射地址进行如下分配：

Cell	Slave Interface	Base Name	Offset Address	Range	High Address
xdma_0					
M_AXI (64 address bits : 16E)					
mig_7series_0	S_AXI	memaddr	0x0000_0000_0000_0000	1G	0x0000_0000_3FFF_FFFF
External Masters					
S0_AXI (32 address bits : 0x00000000 [4G])					
mig_7series_0	S_AXI	memaddr	0x0000_0000	1G	0x3FFF_FFFF

编译综合下载到 AX7103 的 FLASH 之前，还需做最后一个步工作，修改 XDMA IP 的 PCIe 管脚分配约束，修改方法在 PCIe 速度测试例程中简介过，这里不再进行讲解。修改完成后进行编译综合，然后下载到 AX7103 的 FLASH 中，再把开发板插入计算机 PCIe 插槽中（断电操作）。

2.4 PCIe 驱动安装


如已安装好 PCIe 的驱动，这步忽略，否则请参考 PCIe 速度测试例程中的 PCIe 驱动安装的章节进行。

2.5 上位机测试程序


说明：上位机测试程序的开发平台为 QT5.6.2，提供了测试源代码。文中不进行简介。

3 实验现象

- 1) 开发板的 HDMI 输入接口（HDMI_I）连接到 HDMI 视频源（比如机顶盒），打开下图的测速软件 pcie2screen，位于 27_hdmi_to_PCIe\PC\exe_hdmitoPCIe;



- 2) 打开上位机以后可以看到软件暂停播放



- 3) 点击中间的按钮，开始播放 HDMI 输入视频源的视频

