

## PCIe 之 HDMI 输出

黑金动力社区 2019-04-26

---

# 1 实验简介

本实验采用 AX7103 开发板 PCIe 和 HDMI 输出接口进行测试，HDMI 输出接口连接外部支持 1080P 的显示设备，把下载好程序的 AX7103 开发板插入电脑的 PCIe 插槽。装好 PCIe 驱动后打开配套的上位机通过 PCIe 输出屏幕图像给开发板，连接在开发板的 HDMI 输出接口的显示器即可看到屏幕图像。

# 2 实验原理

## 2.1 例程简介

PCIe 到 hdmi 输出传输例程由三部分组成：FPGA 端程序、PCIe 卡驱动、PCIe 上位机测试程序。


FPGA 端程序：负责建立与 PCIe 通信需具备的 FPGA 框架，PCIe 通信协议的构建及 hdmi 输入输出接口数据的转换；

PCIe 卡驱动：负责上位机测试程序与 PCIe 卡的数据交换；

PCIe 上位机测试程序：PCIe 采集图像传输到 hdmi 接口输出（如 linux 下开发，请参考实验教程《ALINX 黑金 PCIe 板卡 Linux 使用教程》）。

在进行 PCIe 之 HDMI 输出例程之前，确保计算机为 WIN7（64 位）或 WIN10（64 位）系统。

如下是整个程序的流程框图：



程序流程：1) PC 机端程序通过 PCIe 通信模块发出写 DDR3 中的数据指令，把屏幕截图的数据通过 PCIe 通信模块和 AXI 总线存入到 DDR3 内存中；2) 在读取 DDR3 数据时，HDMI 视频输出时序模块产生读取 DDR3 数据指令，通过 AXI 总线把 DDR3 中数据读入到 fifo 数据读写模块，然后通过 HDMI 视频输出时序模块在 HDMI 显示器上显示 DDR3 中图像。在读取 DDR3 到 fifo 数据读写模块过程中，由于 DDR3 的数据接口是 AXI 接口，所以在这里通过了 AXI 协议转换模块及总线交叉模块完成 DDR3 的数据读取操作。


## 2.2 硬件描述

这里忽略，见《PCIE 速度测试例程》教程相关章节。


## 3 程序设计

### 3.1 FPGA 程序

打开 FPGA 工程，FPGA 程序位于 `28_Pcie_to_hdmi\FPGA\pcieAX7103x8_128ddr3pcietohdmi`，如下图位置：




工程目录如下图所示：



文件介绍请参考《PCl\_e 之 HDMI 输入例程》教程，这里不做介绍。


PCl\_e\_wrapper.v:负责 PCl\_e 通信协议及与 hdmi 图像数据传输，其子模块 PCl\_e.bd 如下图：



程序模块讲解见《PCIe 之 HDMI 输入例程》教程，不做介绍。

例程中在《PCIe 之 HDMI 输入例程》教程已讲述模块不做介绍，只对产生变化和新的模块配置进行介绍：

外部总线 S0\_AXI 配置成读模式如下：



其它模块配置与《PCIe 之 HDMI 输入例程》教程设置一致。在此不再做介绍。

## 3.2 PCIe 驱动安装

如已安装好 PCIe 的驱动，这步忽略，否则请参考 PCIe 速度测试例程中的 PCIe 驱动安装的章节进行。

## 3.3 上位机测试程序

说明：上位机测试程序的开发平台为 QT5.6.2，提供了测试源代码。文中不进行简介。

# 4 实验现象

开启上位机测程序进行 PCIe 到 HDMI 输出图像传输：

- 1) 开发板的 HDMI 输出接口（HDMI\_O）连接到 1080P 显示器，打开下图的测速软件 screen2 pcie，位于 28\_PCl\_e\_to\_hdmi\PC\exe\_PCl\_e\_to\_hdmi；

名称 ▲	修改日期	类型	大小
 screen2pcie.exe	2018/8/23 10:57	应用程序	16,157 KB

- 2) 打开上位机以后点击开始屏幕映射，会把当前电脑屏幕抓取，然后通过 PCIe 传输到 DDR3 中，通过连续不断的抓取，可以形成连续的视频

