

芯泽电子科技 (上海)有限公司 021-67676997 www.alinx.cn www.heijin.org

# GTP 光纤通信测试例程

黑金动力社区 2020-03-13

## 1 实验简介

Xilinx 的 ARTIX-7 系列 FPGA 集成了 GTP 串行高速收发器,可以实现高速串行数据通信。在 AX7102 开发板上,FPGA 的 GTP 的 2 个收发器通道已经连接到 2 路 SFP 光模块接口, 用户只需要 另外购买 SPF 的光模块就可以实现光纤的数据传输。本实验将介绍通过光纤连接实现光模块之间 的数据收发和眼图的测试。


## 2 实验原理

### 2.1 GTP 介绍


AX7102 的 FPGA 芯片(xc7a100tfgg484)自带四路高速 GTP 串行高速收发器通道 ,每通道的收发速度为 500 Mb/s 到 6.6 Gb/s 之间。GTP 收发器支持不同的串行传输接口或协议 ,比如 PCIE 1.1/2.0接口、万兆网 XUAI 接口、OC-48、串行 RapidIO 接口、 SATA(Serial ATA)接口、数字分量串行接口(SDI)等等。

Xilinx 以 Quad 来对串行高速收发器进行分组,四个串行高速收发器和一个 COMMOM(QPLL)组成一个 Quad,每一个串行高速收发器称为一个 Channel(通道),下图为四路 GTP 收发器在Artix-7 FPGA 芯片中的示意图:






GTP 的具体内部逻辑框图如下所示,它由四个收发器通道 GTPE2\_CHANNEL 和一个 GTPE2\_COMMON 组成。每路 GTPE2\_CHANNEL 包含发送电路 TX 和接收电路 RX。



每个 GTPE2\_CHANNEL 的逻辑电路如下图所示:

黑金动力社区 2/21





GTPE2\_CHANNEL 的发送端和接收端功能是独立的,均由 PMA(Physical Media Attachment,物理媒介适配层)和 PCS(Physical Coding Sublayer,物理编码子层)两个子层组成。其中 PMA 子层包含高速串并转换(Serdes)、预/后加重、接收均衡、时钟发生器及时钟恢复等电路。PCS 子层包含8B/10B编解码、缓冲区、通道绑定和时钟修正等电路。

#### GTP 发送和接收处理流程:


首先用户逻辑数据经过 8B/10B 编码后,进入一个发送缓存区(Phase Adjust FIFO),该缓冲区主要是 PMA 子层和 PCS 子层两个时钟域的时钟隔离,解决两者时钟速率匹配和相位差异的问题,最后经过高速 Serdes 进行并串转换(PISO),有必要的话,可以进行预加重(TX Pre-emphasis)、后加重。值得一提的是,如果在 PCB 设计时不慎将 TXP 和 TXN 差分引脚交叉连接,则可以通过极性控制(Polarity)来弥补这个设计错误。接收端和发送端过程相反,相似点较多,这里就不赘述了,需要注意的是 RX 接收端的弹性缓冲区,其具有时钟纠正和通道绑定功能。

黑金动力社区 3 / 21



#### GTP 的参考时钟

GTP 模块有两个差分参考时钟输入管脚(MGTREFCLKOP/N 和 MGTREFCLK1P/N),作为 GTP 模块的参考时钟源,用户可以自行选择。AX7102 的核心板上,有一路 125Mhz 的 GTP 参考时钟连接 到 MGTREFCLKOP/N 上,作为 GTP 的参考时钟。差分参考时钟通过 IBUFDS 模块转换成单端时钟信号进入到 GTPE2\_COMMOM 的 PLLO 和 PLL1 中,产生 TX 和 RX 电路中所需的时钟频率。TX 和 RX 收发器速度相同的话,TX 电路和 RX 电路可以使用同一个 PLL 产生的时钟,如果 TX 和 RX 收发器速度不相同的话,需要使用不同的 PLL 时钟产生的时钟。



#### GTP 的 FPGA TX 接口信号

TX 接口信号是 FPGA 的用户数据发往 GTP 的接口信号,该接口信号的名称和说明如下表所示:

黑金动力社区 4/21



Port	Dir	Clock Domain	Description
TXCHARDISPMODE[3:0]	In	TXUSRCLK2	When 8B/10B encoding is disabled, TXCHARDISPMODE is used to extend the data bus for 20- and 40-bit TX interfaces.
TXCHARDISPVAL[3:0]	In	TXUSRCLK2	When 8B/10B encoding is disabled, TXCHARDISPVAL is used to extend the data bus for 20- and 40-bit TX interfaces.
TXDATA[31:0]	In	TXUSRCLK2	The bus for transmitting data. The width of this port depends on TX_DATA_WIDTH:
			TX_DATA_WIDTH = 16, 20:
			TXDATA[15:0] = 16 bits wide
			TX_DATA_WIDTH = 32, 40:
			TXDATA[31:0] = 32 bits wide
			When a 20-bit or 40-bit bus is required, the TXCHARDISPVAL and TXCHARDISPMODE ports from the 8B/10B encoder is concatenated with the TXDATA port. See Table 3-2, page 77.
TXUSRCLK	In	Clock	This port is used to provide a clock for the internal TX PCS datapath.
TXUSRCLK2	In	Clock	This port is used to synchronize the FPGA logic with the TX interface. This clock must be positive-edge aligned to TXUSRCLK when TXUSRCLK is provided by the user.

其中 TXCHARDISPMODE[3:0]和 TXCHARFDISPVAL[3:0]的功能由 TX8B10BEN 是否使能来决定,当 8B/10B 使能,这些信号作为 TX 的数据信号。

TXDATA[31:0] 发送数据接口信号,数据宽度由 TX\_DATA\_WIDTH 参数决定,当 TX\_DATA\_WIDTH 为 16,或者 20 时,TXDATA 数据宽度为 16;当 TX\_DATA\_WIDTH 为 32,或者 40 时,TXDATA 数据宽度为 32。通过 TX8B10BEN、TX\_DATA\_WIDTH 参数设置可以配置成不同的 FPGA 接口数据位宽和 GTP 内部数据宽度,如下表所示:


Table 3-1: FPGA TX Interface Datapath Configuration

TX8B10BEN	TX_DATA_WIDTH	FPGA Interface Width	Internal Data Width
1	20	16	20
	40	32	20
0	16	16	16
	20	20	20
	32	32	16
	40	40	20

当 TX8B10BEN 不使能时,由 TXCHARDISPMODE[3:0]、TXCHARFDISPVAL[3:0]信号和 TXDATA 组合成 20 位和 40 位的数据信号。

黑金动力社区 5 / 21





所有的 FPGA 接口信号的采样时钟是 TXUSRCLK2, 在 TXUSRCLK2 的上升沿对 TXDATA 进行采样。
TXUSRCLK 是提供给 GTP 模块的 PCS logic 和数据发送, TXUSRCLK 的时钟频率由 GTP 的串行发送速度和内部的数据宽度决定的。计算的公式如下:

$$TXUSRCLK Rate = \frac{Line Rate}{Internal Datapath Width}$$

TXUSRCLK2 的频率和 TXUSRCLK 有相关性,它是由 TXUSRCLK 的频率和 TX\_DATA\_WIDTH 的值决定的。TXUSRCLK2 的时钟频率计算如下表所示:

Table 3-3: TXUSRCLK2 Frequency Relationship to TXUSRCLK

FPGA Interface Width	TX_DATA_WIDTH	TXUSRCLK2 Frequency
2-Byte	16, 20	$F_{TXUSRCLK2} = F_{TXUSRCLK}$
4-Byte	32, 40	$F_{TXUSRCLK2} = F_{TXUSRCLK}/2$


TXUSRCLK2 和 TXUSRCLK 两个时钟时应该遵循下面两个准则:

- 1. TXUSRCLK 和 TXUSRCLK2 必须是上升沿对齐的,偏差越小越好,因此应该使用 BUFGs 或者 BUFRs 来驱动这两个时钟。
- 2. 即使 TXUSRCLK、TXUSRCLK2 和 GTP 的参考时钟运行在不同的时钟频率,必须保证三者必须使用同源时钟。所以 TXUSRCLK、TXUSRCLK2 时钟频率必须由 GTP 的参考时钟倍频或者分频得到。


黑金动力社区 6 / 21



在 XILINX 的官方文档" ug482\_7Series\_GTP\_Transceivers.pdf"中,建议使用 TXOUTCLK 信号来驱动 TXUSRCLK 和 TXUSRCLK2 时钟,当 TX\_DATA\_WIDTH=16 或者 20 时(2 字节模式),,TXUSRCLK 和 TXUSRCLK2 的时钟频率相等。TXOUTCLK 通过 BUFG 直接驱动 TXUSRCLK 和 TXUSRCLK2,具体框图如下图所示:



当 TX\_DATA\_WIDTH=32 或者 40 时(4 字节模式), TXUSRCLK 是 TXUSRCLK2 的时钟频率的 2 倍。
TXOUTCLK 通过 MMCM 或者 PLL 来产生 TXUSRCLK 和 TXUSRCLK2 的时钟, 具体框图如下图所示:



#### GTP 的 FPGA RX 接口信号

黑金动力社区 7/21



RX 接口信号是 GTP 模块发往 FPGA 用户数据的接口信号,该接口信号的名称和说明如下表所示:

Port	Dir	Clock Domain	Description
RXDISPERR[3:0]	Out	RXUSRCLK2	When 8B/10B decoding is disabled, RXDISPERR is used to extend the data bus for 20-bit and 40-bit RX interfaces.
RXCHARISK[3:0]	Out	RXUSRCLK2	When 8B/10B decoding is disabled, RXCHARISK is used to extend the data bus for 20-bit and 40-bit RX interfaces.
RXDATA[31:0]	Out	RXUSRCLK2	The bus for transmitting data. The width of this port depends on RX_DATA_WIDTH:  RX_DATA_WIDTH = 16, 20:  RXDATA[15:0] = 16 bits wide  RX_DATA_WIDTH = 32, 40:  RXDATA[31:0] = 32 bits wide  When a 20-bit or 40-bit bus is required, the RXCHARISK and RXDISPERR ports from the 8B/10B encoder are concatenated with the RXDATA port. See Table 4-44, page 214.
RXUSRCLK	In	Clock	This port is used to provide a clock for the internal RX PCS datapath.
RXUSRCLK2	In	Clock	This port is used to synchronize the FPGA logic with the RX interface. This clock must be positive-edge aligned to RXUSRCLK when RXUSRCLK is provided by the user.

RX 接口信号基本和 TX 接口信号类似,该用户端口根据不同的 RX8B10BEN 和 RX\_DATA\_WIDTH 两个参考可以设置成 FPGA 的数据接口宽度和 GTP 内部并行数据宽度如下表所示:

Table 4-43: FPGA RX Interface Datapath Configuration

RX8B10BEN	RX_DATA_WIDTH	FPGA Interface Width	Internal Data Width
1	20	16	20
1	40	32	20
0	16	16	16
	20	20	20
	32	32	16
	40	40	20

同样 RXUSRCLK 的频率和 RXUSERCLK2 的频率关系也跟 RX\_DATA\_WIDTH 有关。

黑金动力社区 8/21


FPGA Interface Width	RX_DATA_WIDTH	RXUSRCLK2 Frequency
2-Byte	16, 20	$F_{RXUSRCLK2} = F_{RXUSRCLK}$
4-Byte	32, 40	F <sub>RXUSRCLK2</sub> = F <sub>RXUSRCLK</sub> / 2

Table 4-45: RXUSRCLK2 Frequency Relationship to RXUSRCLK

关于 Artix-7 的 GTP 的知识就讲到这里,大家想了解更多的 GTP 部分硬件的资料和应用,请参考 Xilinx 提供的文档"ug482\_7Series\_GTP\_Transceivers.pdf"。

### 2.2 硬件介绍

在 AX7102 开发板上,有 2 路光纤接口 OPT1~OPT2, 分别连接到 FPGA 芯片的 GTP 的通道上。 FPGA 和光纤连接的设计示意图如下图所示:




其中 OPT1 光模块接口连接到 GTP 的 Channel0 上, OPT2 跟 GTP 的 Channel1 相连。光模块和 FPGA 之间用 0.1uf 的电容隔开,使用 AC Couple 的模式。

光模块的 LOSS 信号和 TX\_Disable 信号连接到 FPGA 的普通 IO 上。LOSS 信号用来检测光模块的光接收是否丢失,如果没有插入光纤或者 Link 上,LOSS 信号为高,否则为低。TX\_Disable 信号

黑金动力社区 9 / 21



用来使能或者不使能光模块的光发射,如果 TX\_Disable 信号为高,光发射关闭,否则光发送使能,正常使用的时候需要拉低此信号。硬件原理图如下:




# 3 程序设计

在使用 GTP 之前,我们先来测试一下开发板上的 GTP 模块工作是否正常。以下为 GTP 数据通信的具体测试步骤:


1. 新建一个工程 ibert\_demo, 在 IP Catalog 界面中双击 Debug 目录下的 IBERT 7 Series GTP IP。

黑金动力社区 10 / 21






2. 在 Protocol Definition 页面中输入 LineRate 的速度,如果用户使用的是 10G 的光模块,这里可以选择最高的速率 5Gbps, 参考时钟为 125Mhz,LineRate 的频率为参考时钟的整数 40 倍。




如果用户使用的是 1.25G 的光模块,这里的 LineRate 的速度选择为 1.25Gbps , LineRate 的频率 为参考时钟的整数 10 倍。

黑金动力社区 11/21






3. 在 Protocol Selection 界面里,选择 Protocol Selection 项为 Custom 1/5Gbps(1.25G 光模块的时候则选择 Custom 1/1.25Gbps)。




4. 在 Clock Settings 界面里,选择系统时钟的管脚。这里的管脚设定需要跟开发板一致。

黑金动力社区 12 / 21






5. 生成后的 ibert\_7series\_gtp IP 自动添加到项目中。




6. 右键选择 ibert\_7series\_gtp IP,在弹出的下拉框中选择 Open IP Example Design。

黑金动力社区 13 / 21






#### 再选择 Example project 的放置目录。



7. 软件自动生成 example\_ibert\_7series\_gtp\_0 的新项目,在这个项目中 verilog 程序和管脚约束文件都已经配置好了。

黑金动力社区 14/21






8. 因为在 AX7102 的硬件电路中,我们使用了 tx\_disable 信号来允许/禁止 SFP 光模块的发送,所以这里需要在 TOP 程序中定义 2 个 tx\_disable 信号并赋值为 0 , 一直使能 SFP 光模块的发送。

黑金动力社区 15 / 21





9. 再在 xdc 文件中添加这 2 个 tx disable 管脚的约束。

GTP 测试的项目设计完成,保存工程并编译工程生成测试的.bit 文件。


## 4 GTP 的眼图测试现象

因为 AX7102 开发板自身是不带 SFP 的光模块和光纤的, 所以测试之前需要自己准备 SFP 的光模块和光纤。因为光纤传输至少需要 2 个光模块, 用户需要准备 2 个 SFP 光模块才是做光纤通信实验。10G 或者 1.25G SFP 的光模块和光纤再淘宝上都能购买到, 在购买 SFP 光模块的同时, 同时让商家提供配套的光纤就可以了。


黑金动力社区 16 / 21



测试之前我们把 SFP 的光模块分别插入到光模块的接口上,再用光纤把光模块 OPT1 和 OPT2 对连起来。因为这里我们用的光模块及光纤是 TX 和 RX 是分开的,这样 OPT1 光模块 RX 需要跟 OPT2 光模块的 TX 相连,OPT1 光模块的 TX 需要连接到 OPT2 光模块的 RX。连接后如下图所示:




在 Vivado 软件里下载.bit 文件到 FPGA , 下载后选择 Auto-detect links 软件会自动检测 Serial I/O Links。



在 Serial I/O Links 界面会出现 2 路数据通信的情况,下图为 5 Gbps 连接速度的界面。

黑金动力社区 17 / 21





对这个界面,我们这里简单介绍一下,比如第一个 Found 0 Link,它由 MGT\_X0Y5 通道的 TX 发送数据,由 MGT\_X0Y4 通道的 RX 接收,数据 Link 的速度为 5Gbps。Bits 这列为发送的数据量(比如 5.615E-12 就是发送了 5.615x10 的 12 次方个数据),这个值随着时间的增加会不断增加。Error 项为错误的数据,这里我们看到的是 0,说明没有数据接收错误。BER 为误码率,Errors 的数量除以传输的数据数量就等于 BER 误码率。BERT Reset 是复位统计的数据,重新计数。TX Pattern 为发送的测试数据,默认为 PRBS 7bit,这里我们也可以选择其它的测试数据来测试光纤数据的传输。

可能大家还不太清楚 MGT\_X0Y4~MGT\_X0Y5 各自代表那个光纤通道,在.xdc 文件里,有如下的定义:

```
## GTPE2 Channel and Common Loc constraints

## 84 set_property LOC GTPE2_CHANNEL_XOY4 [get_cells u_ibert_core/inst/QVAD[0].u_q*/CH[0].u_ch/u_gtpe2_channel]

## 85 set_property LOC GTPE2_CHANNEL_XOY5 [get_cells u_ibert_core/inst/QVAD[0].u_q*/CH[1].u_ch/u_gtpe2_channel]

## 86 set_property LOC GTPE2_CHANNEL_XOY6 [get_cells u_ibert_core/inst/QVAD[0].u_q*/CH[2].u_ch/u_gtpe2_channel]

## 87 set_property LOC GTPE2_CHANNEL_XOY7 [get_cells u_ibert_core/inst/QVAD[0].u_q*/CH[3].u_ch/u_gtpe2_channel]

## 88 set_property LOC GTPE2_COMMON_XOY1 [get_cells u_ibert_core/inst/QVAD[0].u_q*/u_common/u_gtpe2_common]

## 90 ## BUFH Loc constraints for TI/RI userclks
```


说明 MGT\_X0Y4~5 分别对应的是 GTP 的 Channel0~1, MGT\_X0Y6~7 我们这里没有用到,对应的是 GTP 的 Channel2~3。在 AX7102 开发板上, GTP 的 Channel0 是连接到了 OPT1, Channel1 是连接到 OPT2。所以 MGT X0Y4~5 和开发板上的 OPT 光模块之间对应关系如下表所示:

MGT_X0Yx	Channel	OPT 光模块
MGT_X0Y4	Channel0	OPT1
MGT_ X0Y5	Channel1	OPT2


黑金动力社区 18 / 21



接下去我们来测试光纤通信的电眼图,一般情况,测试板上的电眼图需要配合高端示波器和差分探头才能测量。但这里我们不需要外接任何设备或仪器,就可以测量光纤数据通信的眼图情况,极大的方便了 FPGA 高速串行通信的软硬件调试。右键点击我们想看的通道,比如我们这里选择第一路 Found 1(MGT\_X0Y5 发,MGT\_X0Y4 接收),再在下拉菜单里选择 Create Scan...




在 Create\_scan 界面中无需修改,点击 OK。




黑金动力社区 19/21



### 这时会出现这个 Link 的眼图的测试情况 , Link 速度为 1.25Gbps 的眼图如下图所示:



### Link 速度为 5.0Gbps 的眼图如下图所示:



黑金动力社区 20 / 21



眼图中颜色越蓝的地方,BER 值越小,说明这个区域误码率越低,或者几乎没有误码率。颜色越红,表示这个区域误码率越高。一般来讲,这个眼图的眼睛张的越开,说明数据传输信号越好。从上面两张图片可以看出,Link 的速度越低,对应的眼图也会更好,Link 的速度越高,对应的眼图会下降,这对硬件设计和 PCB 设计提出了更高的要求。对眼图的介绍我们这里不做多讲,大家自己百度搜索一下查找相关的资料。用同样的方法大家也可以分别看一下其它几路 Link 的眼图情况。

到此为止,本章的实验到此就结束了,GTP 的光纤数据通信测试是通过 lbert \_7series\_gtp\_0 的 example 例子来测试开发板上的光纤数据传输,检测光纤通信是否存在丢包的情况及统计传输的误码率,另外也可以用软件直接观察每路 Link 的眼图状况。通过观察眼图来确认光纤通信的硬件设计和数据传输是否可靠。

黑金动力社区 21/21