

芯驿电子科技(上海)有限公司 021-67676997 www.alinx.cn www.heijin.org

PCle 之 HDMI 输入

黑金动力社区 2019-04-26

1 实验简介

本实验采用 AX7103 开发板 PCIe 和 HDMI 输入接口进行测试,HDMI 输入接口连接外部 1080P 的激励源(如电脑主机的 HDMI、天猫盒子等 1080P 的输出设备),把下载好程序的 AX7103 开发板插入电脑的 PCIe 插槽。装好 PCIe 驱动后打开配套的上位机软件即可看到采集的 HDMI 输入源的图像信号,实现视频数据流的 PCIE 传输。

2 实验原理

2.1 例程简介

hdmi 输入到 PCIe 传输例程由三部分组成: FPGA 端程序、PCIe 卡驱动、PCIe 上位机测试程序。


FPGA 端程序: 负责建立与 PCIe 通信需具备的 FPGA 框架, PCIe 通信协议的构建及 hdmi 输入输出接口数据的转换:

PCIe 卡驱动:负责上位机测试程序与 PCIe 卡的数据交换;

PCIe 上位机测试程序:播放经 PCIe 上传的视频图像 (如 linux 下开发,请参考实验教程《ALINX 黑金 PCIe 板卡 Linux 使用教程》)。

在进行 PCIe 之 HDMI 输入例程之前,确保计算机为 WIN7(64 位)或 WIN10(64 位)系统。如下是整个程序的流程框图:





程序流程: 写数据请求产生模块在接收到 HDMI 视频信号时会产生写 fifo 的请求信号,通知 fifo 数据读写模块把 HDMI 接口的数据写入 fifo 中,在把数据存入 DDR3 之前,由于 DDR3 的数据 接口是 AXI 接口,所以在这里通过了 AXI 协议转换模块及总线交叉模块完成 DDR3 的数据存入操作; 在读取 DDR3 数据时,1)PC 机端程序通过 PCIe 通信模块发出读取 DDR3 中的数据指令,DDR3 中的数据通过 AXI 总线和 PCIe 通信模块把数据返回到 PC 机端; 2)HDMI 视频输出时序模块产生读取 DDR3 数据指令,通过 AXI 总线把 DDR3 中数据读入到 fifo 数据读写模块,然后通过 HDMI 视频输出时序模块显示 DDR3 中图像,由于 DDR3 带宽受限,会影响图像的流畅性,在这里禁用了 HDMI 输出这个功能。

2.2 硬件描述


这里忽略,见《PCIe 速度测试例程》教程相关章节。

2.3 FPGA 程序


打开 FPGA 工程,FPGA 程序位于 27_hdmi_to_PCle\FPGA\pcieAX7103x4_128ddr3hdmitopcie,如下图位置:

黑金动力社区 2/22





工程目录如下图所示:



下面对各文件进行介绍:

Pcie ddr3.v 是工程的 top 文件,包含的各文件的功能如下:

黑金动力社区 3/22



i2c_config.v、lut_hdmi.v: 负责对 hdmi 输入输出芯片参数的配置,lut_hdmi.v 中是 HDMI 输入芯片和 HDMI 输出芯片配置参数表,i2c_config.v 是 I2C 接口的芯片的控制模块,在这里通过 I2C 配置 Sil9013 和 Sil9134;代码如下:

```
module lut hdmi(
    input[9:0]
                             lut index,
                                           //Look-up table address
    output reg[31:0]
                                           //Device address (8bit I2C address), register address,
                             lut data
register data
always@(*)
begin
    case(lut index)
        8'd0: lut_data <= {8'h72,16'h08,8'h35};</pre>
        8'd1: lut data <= {8'h7a,16'h2f,8'h00};</pre>
        8'd2: lut data <= {8'h60,16'h05,8'h10};
        8'd3: lut data <= {8'h60,16'h08,8'h05};
        8'd4: lut data <= {8'h60,16'h09,8'h01};
        8'd5: lut data <= {8'h60,16'h05,8'h04};
        default:lut data <= {8'hff,16'hffff,8'hff};</pre>
    endcase
end
    endmodule
```

```
module i2c config(
    input
                       rst,
    input
                       clk,
   input[15:0]
                     clk div cnt,
                      i2c addr 2byte,
   input
   output reg[9:0] lut index,
   input[7:0]
                      lut dev addr,
   input[15:0]
                     lut reg addr,
   input[7:0]
                      lut reg data,
   output reg
                      error,
    output
                      done,
    inout
                       i2c scl,
    inout
                       i2c sda
);
wire scl_pad_i;
wire scl pad o;
wire scl_padoen_o;
wire sda pad i;
wire sda pad o;
wire sda padoen o;
assign sda pad i = i2c sda;
assign i2c sda = ~sda padoen o ? sda pad o : 1'bz;
assign scl_pad_i = i2c_scl;
assign i2c scl = ~scl padoen o ? scl pad o : 1'bz;
reg i2c read req;
wire i2c read req ack;
reg i2c_write_req;
wire i2c_write_req_ack;
wire[7:0] i2c_slave_dev_addr;
wire[15:0] i2c slave reg addr;
wire[7:0] i2c write data;
wire[7:0] i2c_read_data;
wire err;
```

黑金动力社区 4/22



```
reg[2:0] state;
localparam S IDLE
                                  = 0;
localparam S WR I2C CHECK
                                = 1;
localparam S WR I2C
                                  = 2;
localparam S WR I2C DONE
                                  = 3;
assign done = (state == S_WR_I2C_DONE);
assign i2c_slave_dev_addr = lut_dev_addr;
assign i2c_slave_reg_addr = lut_reg_addr;
assign i2c write data = lut reg data;
always@(posedge clk or posedge rst)
begin
    if(rst)
    begin
        state <= S IDLE;</pre>
        error <= 1'b0;
        lut index <= 8'd0;</pre>
    end
    else
        case (state)
            S IDLE:
            begin
                state <= S WR I2C CHECK;
                error <= 1 b0;
                lut index <= 8'd0;</pre>
            end
            S_WR_I2C_CHECK:
            begin
                if(i2c slave dev addr != 8'hff)
                     i2c write req <= 1'b1;
                     state <= S_WR_I2C;</pre>
                end
                else
                    state <= S WR I2C DONE;
            end
            S_WR_I2C:
            begin
                if(i2c_write_req_ack)
                begin
                     error <= err ? 1'b1 : error;
                     lut index <= lut index + 8'd1;</pre>
                     i2c write req <= 1'b0;
                     state <= S_WR_I2C_CHECK;
                 end
            end
            S_WR_I2C_DONE:
            begin
                state <= S WR I2C DONE;
            end
            default:
               state <= S_IDLE;</pre>
        endcase
end
i2c_master_top i2c_master_top_m0
(
    .rst(rst),
    .clk(clk),
```

黑金动力社区



```
.clk_div_cnt(clk_div_cnt),
    // I2C signals
    // i2c clock line
    .scl pad i(scl pad i),
                                  // SCL-line input
                                 // SCL-line output (always 1'b0)
    .scl pad o(scl pad o),
    .scl padoen o (scl padoen o), // SCL-line output enable (active low)
    // i2c data line
                                  // SDA-line input
    .sda pad i(sda pad i),
    .sda pad o(sda pad o),
                                 // SDA-line output (always 1'b0)
    .sda padoen o (sda padoen o), // SDA-line output enable (active low)
    .i2c read req(i2c read req),
    .i2c addr 2byte(i2c addr 2byte),
    .i2c read req ack(i2c read req ack),
    .i2c write req(i2c write req),
    .i2c write req ack(i2c write req ack),
    .i2c slave dev addr(i2c slave dev addr),
    .i2c slave reg addr(i2c slave reg addr),
    .i2c write data(i2c write data),
    .i2c_read_data(i2c_read_data),
    .error(err)
);
    endmodule
```

video_write_req_gen.v:接收 HDMI 输入视频帧信号产生写 fifo 数据读写模块的写请求和读写地址索引信号,程序如下:

```
module video write req gen (
    input
                       rst,
    input
                       pclk,
    input
                       video_vsync,
    output reg
output reg[1:0] write_req,
write_addr_index,
    write req ack
    input
);
reg video vsync d0;
reg video vsync d1;
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
    begin
        video vsync d0 <= 1'b0;
        video vsync d1 <= 1'b0;</pre>
    end
    else
    begin
        video vsync d0 <= video vsync;</pre>
        video vsync d1 <= video vsync d0;</pre>
    end
end
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
```

黑金动力社区 6/22



```
write req <= 1'b0;
    else if (video vsync d0 == 1'b1 && video vsync d1 == 1'b0)
        write req <= 1'b1;
    else if(write req ack == 1'b1)
        write req <= 1'b0;
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
        write addr index <= 2'b0;
    else if (video vsync d0 == 1'b1 && video vsync d1 == 1'b0)
        write addr index <= write addr index + 2'd1;
end
always@(posedge pclk or posedge rst)
begin
    if(rst == 1'b1)
        read addr index <= 2'b0;
    else if (video vsync d0 == 1'b1 && video vsync d1 == 1'b0)
        read addr index <= write addr index;</pre>
end
   endmodule
```

video_timing_data.v:hdmi 输出的时序控制;通过调用 color_bar_m0 模块产生 HDMI 输出时序,同时产生读取 fifo 数据读写模块的读请求并把来自 DDR3 中的数据取出来送给 HDMI 输出接口进行显示,代码如下:

```
module video timing data
# (
    parameter DATA WIDTH = 32
                                                             // Video data one clock data width
)
(
                                     video clk,
    input
                                                           // Video pixel clock
    input
                                     rst,
                                                           // Start reading a frame of data
    output reg
                                     read req,
                                                         // Read request response
    input
                                     read req ack,
                                     read en,
                                                           // Read data enable
    output
                                     read data,
    input[DATA WIDTH - 1:0]
                                                         // Read data
    output
                                     hs,
                                                            // horizontal synchronization
                                                           // vertical synchronization
    output
                                     vs,
                                                           // video valid
    output
                                     de,
    output[DATA_WIDTH - 1:0] vout data
                                                            // video data
);
                           video hs;
wire
wire
                          video vs;
                          video de;
//delay video_hs video_vs video_de 2 clock cycles
req
                          video hs d0;
                           video vs d0;
reg
reg
                           video de d0;
                           video hs d1;
reg
                           video vs d1;
reg
reg
                           video de d1;
reg[DATA WIDTH - 1:0] vout data r;
```

黑金动力社区 7/22



8 / 22

```
assign read en = video de;
assign hs = video hs d1;
assign vs = video vs d1;
assign de = video de d1;
assign vout data = vout data r;
always@(posedge video clk or posedge rst)
begin
    if(rst == 1'b1)
    begin
         video hs d0 <= 1'b0;
         video_vs_d0 <= 1'b0;</pre>
         video de d0 <= 1'b0;
    end
    else
    begin
         //delay video_hs video_vs video_de 2 clock cycles
         video hs d0 <= video hs;
         video vs d0 <= video vs;</pre>
         video de d0 <= video de;
         video hs d1 <= video hs d0;
         video vs d1 <= video vs d0;</pre>
         video de d1 <= video de d0;
    end
end
always@(posedge video clk or posedge rst)
begin
    if(rst == 1'b1)
         vout data r \leftarrow {DATA WIDTH{1'b0}};
    else if(video de d0)
         vout data r <= read data;</pre>
    else
         vout data r \leftarrow {DATA WIDTH{1'b0}};
end
always@(posedge video clk or posedge rst)
begin
    if(rst == 1'b1)
         read req <= 1'b0;</pre>
    else if (video vs d0 & ~video vs) //vertical synchronization edge (the rising or falling edges are
OK)
         read req <= 1'b1;
    else if(read_req_ack)
         read req <= 1'b0;</pre>
end
color bar color bar m0(
    .clk(video clk),
    .rst(rst),
    .hs (video hs),
    .vs(video_vs),
    .de(video de),
    .rgb r(),
    .rgb g(),
    .rgb b()
);
    endmodule
```


黑金动力社区



frame_read_write.v:读写帧 fifo 控制; 1) 控制把来自 HDMI 接口的数据写入 fifo 中,并发出写 DDR3 的请求; 2) 发出 DDR3 数据的读请求,并接收来自 DDR3 中的数据。这个模块我们在前面的例程中已经用过,这里不列举代码。

aq_axi_master.v: axi 总线协议转换,由于 DDR3 的控制器是 AXI 总线;而 fifo 数据读写模块的数据不是 AXI 总线的,这里通过总线协议转换连接起来。这个模块我们在前面的例程中已经用过,这里不列举代码。

PCle_wrapper.v:负责 PCle 通信协议及与 hdmi 图像数据传输,其子模块用原理图设计,PCle.bd 如下图:




程序模块说明:PCIe 通信程序由 util_ds_buf_0、clk_siz_0、rst_mig_7series_0_200M、axi_interconnect_0、mig_7series_0及 XDMA_0 组成。util_ds_buf_0 是对外部的 PCIe 输入时钟进行buffer;clk_siz_0 负责为 mig_7series_0(DDR3)及 HDMI 输入输出等模块提供时钟及复位信号;rst_mig_7series_0_200M 是复位模块,为 axi_interconnect_0 和 mig_7series_0 提供复位参考信号;proc_sys_reset_0 是复位模块,为 axi_interconnect_0 和外部总线接口提供复位参考信号;axi_interconnect_0 是 AXI 的 Master 和 Slave 接口设备互联的协议模块;XDMA_0 模块是 PCIe 通信模块,内部具备 DMA 功能,用来与外部 PCIe 主设备通信。

例程中在《PCIe 速度测试例程》已讲述模块不做介绍,只对产生变化和新的模块配置进行介绍:

clk wiz 0 模块配置如下:

黑金动力社区 9/22





黑金动力社区 10/22




ocking Options	Output Clo	NEGUESIEU		Summary	nequested		Actual	пециемен	Actual
clk_out1	clk_out1	200.000	8	200.000	0.000	8	0.000	50.000	50.0
clk_out2	clk_out2	100.000	8	100.000	0.000	8	0.000	50.000	50.0
/ clk_out3	clk_out3	148.5	8	150.000	0.000	8	0.000	50.000	50.0
clk_out4 clk_out4		100.000		N/A	0.000		N/A	50.000	N/A
clk_out5	clk_out5 clk_out5			N/A	0.000		N/A	50.000	N/A
clk_out6 clk_out6		100.000		N/A	0.000		N/A	50.000	N/A
clk_out7 clk_out7		100.000	N/A		0.000		N/A	50.000	N/A
clk_out4	1		User-Controlled Off-Chip						
clk_out3	1		User-Controlled On-Chip						
clk_out5	1								
clk_out6	1								
clk_out7	1								
nable Optional Ir	nputs / Output	ts for MMCM/PLL		Rese	et Type				
✓ reset ✓ locked	power_do		_stopp	ed	Active High	Act	ive Low		

proc_sys_reset_0 复位模块配置如下:


黑金动力社区 11/22






axi_interconnect_0 配置如下:








黑金动力社区 13/22




XDMA_0 模块配置如下:

1) 在 IP Catalog 中找到如下图中的 PCIe, 并双击。




2) 在弹出的对话框中选择自定义 IP:



3)按下图进行 Basic 栏设置,这里选择主要是 Mode、PCle Lane、Link Speed、DMA 接口方式选择等,按图中设置即可。

黑金动力社区 14/22






4) PCle ID 栏按下图红色框中设置,其它默认:

黑金动力社区 15/22






5) PCIe:BARs、PCIe:MISC 中保持默认设置。

黑金动力社区 16/22






PCIe.MISC 栏按如下红色框内配置(设置用户中断请求数为3个),其它默认即可:

黑金动力社区 17/22






6) PCIe:DMA 主要设置 DMA 的参数: H2C 通道数、C2H 通道数、ID 设置,采用下图设置即可,然后单击 OK 即可完成设置。

黑金动力社区 18/22






设置 axi_interconnect 的 axi 外部总线接口 SO_AXI 端口为只写模块,因为我们这边只需要把视频图像的数据写入到 DDR 里。设置如下:


黑金动力社区 19/22





至此完成了 FPGA 端的模块设置。各模块的互联关系参照例程中的连接即可。

最后在如下图中对 DDR3 及外部总线的映射地址进行如下分配:



编译综合下载到 AX7103 的 FLASH 之前,还需做最后一个步工作,修改 XDMA IP 的 PCIe 管脚分配约束,修改方法在 PCIe 速度测试例程中简介过,这里不再进行讲解。修改完成后进行编译综合,然后下载到 AX7103 的 FLASH 中,再把开发板插入计算机 PCIe 插槽中(断电操作)。

黑金动力社区 20/22



2.4 PCle 驱动安装

如已安装好 PCIe 的驱动,这步忽略,否则请参考 PCIe 速度测试例程中的 PCIe 驱动安装的章节进行。

2.5 上位机测试程序

说明:上位机测试程序的开发平台为 QT5.6.2,提供了测试源代码。文中不进行简介。

3 实验现象

1) 开发板的 HDMI 输入接口(HDMI_I)连接到 HDMI 视频源(比如机顶盒),打开下图的测速 软件 pcie2screen,位于 27_hdmi_to_PCle\PC\exe_hdmitoPCle;



2) 打开上位机以后可以看到软件暂停播放



3) 点击中间的按钮,开始播放 HDMI 输入视频源的视频





黑金动力社区 22/22