

Vivado 下按键检测实验

黑金动力社区 2018-08-27

1 文档简介


通过按键检测实验,检测开发板的按键功能是否正常,了解硬件描述语言和 FPGA 的具体关系,学习 Vivado RTL ANALYSIS 的使用。

2 实验环境


- Windows 10 64 位
- Vivado (vivado2019.1)
- 黑金 FPGA 开发板 (AX7101 开发板、AX7103 开发板)

3 实验原理

3.1 按键硬件电路



AX7101 开发板按键部分电路




AX7103 开发板按键部分电路



从图中可以看到,电路的按键松开时是高电平,按下时是低电平。

3.2 程序设计


这个程序没有设计的很复杂,通过简单的硬件描述语言看透硬件描述语言和 FPGA 硬件的联系。首先我们将按键输入经过一个非门后再经过 2 组 D 触发器。一个经过 D 触发器的信号,会在 D 触发器时钟上升沿锁存然后再送到输出。



在进行硬件描述语言编码之前,我们已经把硬件构建完成,这是一个正常的开发流程。有了硬件设计思路无论是通过画图还是通过 Verilog HDL、VHDL 都能完成设计,根据设计的复杂程序和对某种语言的熟悉程序来选择工具。

4 工程分析


(1) 首先建立按键的测试工程,添加 verilog 测试代码,完成编译分配管脚等流程。




黑金动力社区 2/4



(2) 使用 RTL ANALYSIS 工具查看设计



(3) 分析 RTL 图,可以看出第一级 D 触发器经过取反后输入,第二级直接输入,和预期设计一致。



5 实验现象

程序下载到开发板以后, AX7101(AX7201)开发板、AX7103(AX7203)开发板"LED1"、"LED2"都处于亮状态,按键 "KEY1" 按下 "LED1" 灭,按键 "KEY2" 按下 "LED2" 灭。

黑金动力社区 3/4



6 附录

key_test.v(verilog 代码)

```
module key_test
input
                         sys_clk_p,
                                                 //system clock positive
                                                //system clock negative
input
                        sys_clk_n,
                                                //reset ,low active
input
                        rst_n,
                                                //input two key signal, when the keydown, the value is 0
input [1:0]
                        key_in,
                                                //LED display ,when the siganl high,LED lighten
output[1:0]
                         led
                                               //define the first stage register , generate two D Flip-flop
reg[1:0]
                        led_r;
reg[1:0]
                        led_r1;
                                               //define the second stage register ,generate two D Flip-flop
wire
                         sys_clk;
IBUFDS sys_clk_ibufgds //generate single end clock
.0
                           (sys_clk
(sys_clk_p
. I
.IB
                           (sys_clk_n
always@(posedge sys_clk)
begin
   led_r <= ~key_in;</pre>
                                                   //first stage latched data
always@(posedge sys_clk)
begin
                                                    //second stage latched data
   led_r1 <= led_r;</pre>
end
 assign led = led_r1;
endmodule
```

黑金动力社区 4/4