

Computer Organization LAB1 Report

1.architecture diagram 基本上都照著講義與PDF 的架構,詳細文字資料寫在第二點





module:

alu.v	修改自附檔,目的是利用 32 個 1 bit ALU 來達到 32 bits ALU 效果	傳入的參數與一開始助教提供相 同 這裡便不解釋
Onebit_Alu.v	onebit_ALU	input: a,b,carry_in, Alu_ctrol,bonus_input output: result,carry_out,bonus_ou tput a: 接收來自 src1 1bit 的資料 b: 接收來自 src2 1bit 的資料 carry_in:上一個 bit 的進位結果 carry_out: 進位結果 bonus_input: 上筆判斷大小結果 bonus_output: 判斷大小的結果 eq_input:上筆比較相等結果 eq_output:此次比較相等之結果 result: 儲存結果
Onebit_Adder.v	onebit_ALU之加法器	input: a,b,carry_in output:carry_out,result a: 接收來自 src1 1bit 的資料 b: 接收來自 src2 1bit 的資料 carry_in:上一個 bit 的進位結果 carry_out: 進位結果 result:儲存結果

2.Detailed description of the implementation Onebit_Adder:

```
1 module Onebit_Adder(a,b,carry_in,carry_out,result);
2
3    input a,b,carry_in;
4    output carry_out,result;
5
6    assign {carry_out,result} = a+b+carry_in;
7
8 endmodule
```

```
// onebit Alu positione_06(scr[[a],src2[a],step_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],temp[a],equal_temp[a]);
Onebit Alu positione_16(scr[a],src2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_16(scr[a],src2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_36(scr[a],src2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_36(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_56(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_56(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_56(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_76(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_96(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_96(scr[a],scr2[a],temp_carry_out[a],ALU_control,temp_result[a],temp_carry_out[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_16(scr[a]),scr2[a],temp_carry_out[a],ALU_control_temp_result[a],temp_carry_out[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_16(scr[a]),scr2[a],temp_carry_out[a],ALU_control_temp_result[a],temp_carry_out[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_16(scr[a]),scr2[a],temp_carry_out[a],ALU_control_temp_result[a],temp_carry_out[a],bonus_temp[a],equal_temp[a]);
Onebit Alu positione_16(scr[a
```

alu.v 傳入 32 個 1bit 的資料給 Onebit_Alu.v , 須注意的是第一個 carry_in 傳入了 ALU_control[2], 目的是區別加法與減法, 若爲加法 ALU_control[2]爲 0,減法則爲 ALU_control[2]爲 1,作爲補數轉換後需要加一的部份, 並且 carry_out 之結果將傳入下一位 carry in, 而最後一位 carry out[31]則作爲判斷 cout 的部份

equal_temp則是判定兩數是否相等的部份,一開始給予1,若遇到不相等的值則給予0並傳給下一位,若最後 equal temp[31]爲1表兩數相等,爲0表兩數不相等

Onebit ALU:

在 Onebit ALU 中會先將所有 basic 計算都先做過一次並將結果存起來

result 則利用 ALU control 的值取相對應的值

ALU_control	result 應該取自	
0	AND 結果	
1	OR 結果	
13	NAND 結果	
12	NOR 結果	
2	ADD 結果	
6	SUB 結果	

carry out 結果則看是加法或減法

ALU_control==6	取减法之 carry_out
ALU_control==2	取加法之 carry_out

這邊是做 compare 的部份,bonus input[0]給予常數 1,這邊最主要目的爲若 src1>=src2

```
assign temp_bonus = (a==b)?bonus_input:0; // for bonus compare
assign bonus_output = (a>b)? 1:temp_bonus; // for bonus compare
```

則 alu.v 中的 bonus temp[31]爲 1,a<b 爲 0,利用此結果再去做 bonus 的部份

判斷兩數是否相等:

assign eq_output= (a==b)?eq_input:0;

一開始初始化爲1,遇到兩數不相等情況則變更爲0並傳給下一位

assign temp_zero = (temp_result==0)?1:0;

```
assign overflow = (temp_carry_out[31]==temp_carry_out[30]) ? 0 : 1 ; // XOR for determine overflow or not
assign cout = (ALU_control==2 || ALU_control==6)?temp_carry_out[31]:0; // add or sub need to determine carryout
assign result= (ALU_control==7)?temp2_answer:temp_result;
assign zero = (ALU_control==7)?(result==0):temp_zero;
```

最後會將 BONUS 與非 BONUS 的結果都先算出來再給 result,carry_out,zero 相對應之值

OVERFLOW: 判斷最高位與次高位的 cout 是否相同值,相同的話爲 1 不同爲 0 (即 XOR) ZERO:則是必須考慮是否爲 BONUS 的 operation, 若是的話則等於(result 是否等於 0 的值); 否的話等於 temp zero((非 BONUS 的運算結果)是否等於 0)

RESULT:則是判斷是否爲 BONUS 的 operation,是的話其值等於 temp2_answer(Bonus 的運算結果); 否的話等於 temp_result(非 BONUS 的運算結果)

Operation	ALU_control	bonus_control
Slt	7	0
Sgt	7	1
Sle	7	2
Sge	7	3
Seq	7	6
Sne	7	4

assign temp2_answer = ((src1[31]==0 && src2[31]==0 && bonus_control==0 && bonus_temp[31]==0 && equal_temp[31]==0) || (bonus_control==0 && src1[31]>src2[31] && equal_temp[31]==0) || (src1[31]==1 && src2[31]==0 && bonus_temp[31]==0) || ((src1[31]==1 && src2[31]==0 && bonus_temp[31]==0) || ((src1[31]==1 && src2[31]==0 && bonus_temp[31]==0) || (src1[31]==1 && src2[31]==0 && src2[31]==0 && src2[31]==0 && src2[31]==0 && src2[31]==0 && src2[31]==1 && bonus_temp[31]==0) || (src1[31]==1 && src2[31]==1 && bonus_control==2 && src1[31]>src2[31]) || ((src1[31]==1 && src2[31]==0 && s

最後則是temp2 answer的部份

利用上述有提到到 src1>=src2 則 alu.v 中的 bonus_temp[31](先取無號情況再深入各做判斷)爲 1,a<b 爲 0

以及 若兩數相等的話 equal temp[31]==1的性質

slt: 在 bonus control==0 的情况下

若 sign bit 同號 且 bonus temp[31]爲 0 且兩數不相等 的話爲 1 其餘爲 0

若 sign bit 不同號則比較 sign bit

sgt: 在 bonus control==1 的情况下

若 sign bit 同號 且 bonus temp[31]爲 1 且兩數不相等的話爲 1 其餘爲 0

若 sign bit 不同號則比較 sign bit

sle:在 bonus control==2 的情况下

若 sign bit 同號 且 bonus temp[31]為 0 的話為 1 其餘為 0

若 sign bit 不同號則比較 sign bit

若兩數相等的話也爲1

sge:在 bonus control==3 的情况下

若 sign bit 同號 且 bonus temp[31]爲 1 的話爲 1 其餘爲 0

若 sign bit 不同號則比較 sign bit

若兩數相等的話也爲1

seg: 若 bonus control==6 且 equal temp[31]==1 的話爲 1

sne: 若 bonus control==4 且 equal temp[31]==0 的話爲 1

3.Command for compiling your source codes

iverilog -o bonus.vvp testbench.v alu.v Onebit_Adder.v Onebit_Alu.v

4. Problems encountered and solutions

- (1)不會寫 Verilog 以及 沒有先修過數位電路設計看不太懂
 - solution: 上網找資料或找書看, 雖然花很多時間不過因此對其有更深入的了解
- (2)Verilog 不像平時寫的軟體:
 - solution: Verilog 爲硬體描述語言非程式語言,一開始很不適應,後來慢慢大概了解怎麼運作,也知道不能用寫程式語言的角度去寫 Verilog
- (3) 看不懂助教給的 data 還有文件:
 - solution: 有一份 ppt 跟安裝 verilog 的 pdf 不知道要按照哪個做, 後來自己照著 pdf 成功了
- (4)PDF 文件説明要我們不要動 testbench,但 Bonus 要測試卻要修改後才能測試:
 - solution: 寄信問助教(寄信問的問題有點多 OO 助教辛苦了!)
- (5) Bonus 不清楚爲有號還是無號數:
 - solution: 寄信問助教

5.Lesson learnt

- (1) 了解如何寫 Verilog
- (2) 對此次的架構有更深入的了解以及知道如何實現他們