



GRAFCET電路設計



Outline

GRAFCET

- GRAFCET的組成
- 基本元件
- 離散事件模型
- 平行和分支架構
- Sub-GRAFCET
- 平行和分支架構
- State Transition
- Concurrent States Transition
- Branching States Transition
- GRAFCET 離散事件系統設計範例
- 隨堂練習



離散事件系統

Discrete Event System(DES)


- 包含大量的輸入輸出變數和混合sequential和 concurrent events的邏輯系統
- 一個良好的離散事件建模工具必須滿足:
 - 1. 能描述出離散事件系統的大量且連續的狀態。
 - 2. 必須考慮同時發生情況,且能以簡單明瞭的方式表達。
 - 通常一個系統的狀態只會受到幾個輸入的影響,且只有一些輸出被改變,因此只描述因輸入的改變而產生的行為。
 - 4. 可以清楚的瞭解輸入與輸出的行為




- Grafcet是由Petri nets 發展而來,用來描述連續行為與同時發生情況的一種圖形化模型。1987年成為國際標準。
- Grafcet多使用在自動化系統,如工業控制器,將離散事件控制器設計在可程式控制器(PLC)上。 也運用在資訊系統設計。
- Grafcet可使用在數位系統的順序控制規格描述, 能夠很簡潔明瞭的表示多輸入與多輸出的同步動 作,簡化離散控制邏輯使其易於處理。



OMRON-CX PROGRAMMER-GRAFCET SFC



• Famic Automation studio




GRAFCET的組成

- 狀態(step/state)
- 轉移條件(transition/condition)
- 有向性的連結(directed connection)


· 一個Grafcet至少包含一個狀態和一個轉移條件以上,連結時由狀態連結到轉移條件或是由轉移條

件連結到狀態






GRAFCET的基本元件




GRAFCET離散事件模型




GRAFCET的平行和分支架構

Concurrent架構




Branching架構




GRAFCET Sub-GRAFCET

• 階層式離散事件模型:Sub-GRAFCET



GRAFCET State Transition


• 狀態轉移(State Transition)






GRAFCET Concurrent States Transition


• Concurrent States Transition






GRAFCET Branching States Transition








離散事件系統設計範例1




- 整理系統的轉移條件(輸入)和動作(輸出)
- 描述系統的動作流程(離散事件模型)




GRAFCET 離散事件系統設計範例 1



GRAFCET 離散事件系統設計範例 2




GRAFCET 離散事件系統設計範例 2






- 請使用VHDL完成下列化學預拌槽控制器電路, 並完成紀錄,包括 GRAFCET離散事件建模、 VHDL Source Code、模擬波形圖。
 - 1. 說明:啟動後,V1液體閥開啟當液體加到L1時, 同時開啟攪拌馬達M與V2液體閥,最後當液體 加到L2時全部關閉。
 - 2. Interface:


| Sig. | Dir. | bit |
|------|------|-----|
| clk | In | 1 |
| rstn | In | 1 |
| en | In | 1 |
| L1 | In | 1 |
| L2 | In | 1 |
| V1 | out | 1 |
| V2 | Out | 1 |
| М | out | 1 |



- · 本次實驗完成後請,將專案與報告壓縮上傳 Class。
- Lecture10_組別XX. ZIP

• GRAFCET離散事件建模









VHDL Source Code


```
library ieee;
 2
      use IEEE STD_LOGIC_1164.all;
 3
      use IEEE.STD_LOGIC_ARITH.all;
      use IEEE.STD_LOGIC_UNSIGNED.all;
 5
 6
     ⊟entity g0 is
         port( clk
                      : in std_logic;
 8
                rstn : in std_logic;
 9
                      : in std_logic;
10
                      : in std_logic;
11
                      : in std_logic;
12
                      : out std_logic;
                V1
13
                      : out std_logic;
14
                      : out std_logic;
15
                v0.v1.v2.v3 : out std_logic);
16
     Lend q0;
17
18
     □architecture rtl of q0 is
19
         signal x0,x1,x2,x3
                                : std_logic;
20
          signal W_V1
                                : std_logic;
21
          signal W_V2
                                : std_logic;
22
          signal W_M
                                : std_logic;
23
     ⊟begin
```



```
25
     ☐GRAFECT : process(clk,rstn)
26
       beain
27
           if rstn= '0' then
28
                  x0<='1'; x1<='0'; x2<='0'; x3<='0';
           elsif clk 'event and clk= '1' then
29
              if x0='1' and en='1' then
     30
              x0<='0'; x1<='1';
elsif x1='1' and L1='1'
31
32
                                            then
               x1<='0'; x2<='1'; x3<='1';
elsif x2='1' and x3='1' and L2='1' then
x2<='0'; x3<='0'; x0<='1';
33
34
35
36
               else null:
37
               end if:
38
           else null;
39
           end if:
40
       end process;
41
42
     DATA_PATH : process(x0,x1,x2,x3)
43
           begin
44
              y0<=x0; y1<=x1; y2<=x2;y3<=x3; if x0='1' then
45
                  W_V1 <= '0': W_V2 <= '0': W_M <= '0':
47
               end if;
               if x1='1' then
48
49
                  W_V1<='1':
               end if;
50
               if x2='1' then
51
52
                  W_M<='1';
53
               end if;
54
               if x3='1' then
55
                  W_V2<='1':
56
               end if:
57
               V1 \le W_V1; V2 \le W_V2; M \le W_M;
58
           end process:
59
60
      LEND rtl:
```

• 模擬波形圖





• RTL Schematic

