

Микропроцессор ВЕ-Т1000 (Байкал-Т1)

Краткая спецификация (Datasheet)

документ: BE-T1-DS-Rus#927

1 Введение

Микросхема интегральная BE-T1000 (первоначальное наименование - Байкал-Т1) — это первый процессор в линейке многоядерных систем на кристалле (СнК) от компании «Байкал Электроникс».

ВЕ-Т1000 сочетает высокую вычислительную производительность с низким энергопотреблением. Процессор построен на базе двухъядерной системы семейства MIPS32[®] Р5600™ с рабочей частотой 1200 МГц, снабжён широким набором высокоскоростных интерфейсов PCIe Gen3, 10Gb Ethernet, 1Gb Ethernet, USB 2.0, SATA 6G и низкоскоростной периферии I2C, SPI, UART, GPIO.

Микропроцессор оптимизирован применения В промышленной коммуникационном автоматике. сетевом оборудовании, также встроенных системах различного применяться для назначения, может создания тонких и нулевых клиентов, в средствах регистрации и визуализации.

Микросхема BE-T1000 производится с использованием 28-нанометрового технологического процесса. Её энергопотребление не превышает 5 Вт.

1	В	ВЕДЕНИЕ	. 1		
		ОСНОВНЫЕ ХАРАКТЕРИСТИКИ			
2 M		ОГИЧЕСКИЕ БЛОКИ ОПРОЦЕССОРА	5		
3	3 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ 14				
		Параметры электропитания			
4 П		РОЦЕДУРЫ ЗАПУСКА И СБРОСА ЕССОРА1	16		
	4.2	ПРОЦЕДУРА ЗАПУСКА ПРОЦЕССОРА 1 ПРОЦЕДУРА СБРОСА ПРОЦЕССОРА 1 ВЫБОР РЕЖИМА ЗАГРУЗКИ 1	16		
5	В	ыводы процессора	8		
	5.1 5.2	Список выводов			
6	К	ОРПУС	37		
	6.1	Информация о корпусе микросхемь 37	I		
		Упаковка			
	6.3	ПРОФИЛЬ ПАЙКИ	1 0		
7	И	НФОРМАЦИЯ ДЛЯ ЗАКАЗА4	11		
K	ОНТ	АКТНАЯ ИНФОРМАЦИЯ4	12		
И	СТО	РИЯ ИЗМЕНЕНИЙ4	13		



1.1 Основные характеристики

Таблица 1-1 Основные характеристики микропроцессора ВЕ-Т1000

•	таолица т-т основные характеристики микропроцессора вш-т тооо		
	Вычислительный кластер на основе двух ядер серии Р5600™ с архитектурой MIPS32®		
	Рабочая частота ядра –1200 МГц		
	Кэш уровня L1 размером 128 Кб (64 Кб кэш данных и 64 Кб кэш инструкций) в каждом ядре		
Процессорная система на основе	Контроллер восьмиканального ассоциативного кэша L2 размером 1Мб (Coherence Manager Controller)		
двухъядерного кластера	Вычислительный модуль с плавающей точкой MIPS Gen3 с поддержкой SIMD параллельности		
	Глобальный контроллер прерываний (Global Interrupt Controller, GIC), обеспечивающий одновременную поддержку до 128 обработчиков прерываний		
	Встроенный модуль отладки (EJTAG debug 5.0 port), включающий блок трассировки (MIPS PDtrace™)		
Датчик процесса, напряжения и температуры	Датчик процесса, напряжения и температуры (PVT sensor) для мониторинга работы вычислительного кластера		
Системные	Поддержка AMBA 3 AXI протокола		
межсоединения	5 AXI каналов		
	40-разрядный адрес		
Интерфейсы	32-битный интерфейс модуля памяти DDR3-1600 с 8-битным кодом исправления ошибок		
памяти:	40-разрядный адрес для приложений		
	Поддержка внешних модулей памяти SDRAM размером до 8 ГБ		
	Интерфейс PCI x4 Gen3 (4 тракта с пропускной способностью 8 Гбит/с каждый)		
Высокоскоростные	Контроллер USB 2.0 (ULPI)		
интерфейсы	Два интерфейса SATA 6G		
	Интерфейс 10Gb Ethernet (10GBASE KX4, 10GBASE KR)		
	2 контроллера 1Gb Ethernet (RGMII)		
	Программируемый сторожевой таймер (WDT)		
	3 программируемых таймера на 50 МГц		
Низкоскоростные	Интерфейсы GPIO: 32 бит и 3 бит		
интерфейсы	2 интерфейса UART		
	2 интерфейса SPI		
	3 контроллера I ² C		



Микропроцессор BE-T1000 Краткая спецификация (Datasheet) документ: BE-T1-DS-Rus#927

Редакция 3.03 02 июля 2019

	Модуль управления тактированием
Модуль управления	Контроллер начальной загрузки поддерживает два режима:
системой	- со встроенного ПЗУ
	- из внешней флэш-памяти
Корпус	Корпус HFCBGA-576. Размеры: 25х25 мм (576 выводов)
Потребляемая	До 5 Вт
мощность	
Рабочая	Диапазон рабочих температур [0:+70°C] *
температура	
Технология	КМОП 28 нм

^{*} На основании расчётных данных предполагается работоспособность в расширенном диапазоне температур [-45:+70°C], но испытания проводились только в диапазоне [0:+70°C].



1.2 Блок-схема процессора




Рисунок 1-1 Блок-схема ВЕ-Т1000



2 Логические блоки микропроцессора

В соответствии со структурной схемой процессора процессор включает в себя следующие логические блоки:

- Двухъядерный микропроцессорный кластер;
- Высокоскоростная внутрипроцессорная шина;
- Контроллер памяти;
- Высокоскоростные интерфейсы ввода-вывода;
- Низкоскоростные интерфейсы для подключения периферийных устройств;
- Подсистема отладки.

Логические блоки системы на кристалле взаимодействуют между собой с помощью высокоскоростной внутрипроцессорной шины. Она организована по принципу матричного переключателя и обеспечивает соединение входов с выходами по схеме «многие со многими». В глобальном адресном пространстве процессора ВЕ-Т1000 логические блоки идентифицируются своими адресами.

Таблица 2-1 Логические блоки

Блок	Краткое описание
DJIOK	
Двухъядерный микропроцессорный кластер	BE-T1000 базируется на многопроцессорной системе MIPS32® P5600 Series Multiprocessing System (MPS). Особенностями процессора являются:
	 Два когерентных микропроцессорных ядра серии Р5600 с архитектурой MIPS32[®];
	 Рабочая частота ядра – 1,2 ГГц;
	 40-разрядный адрес (ХРА)
	 Кэш уровня L1 размером 128 Кб (64 Кб кэш данных и 64 Кб кэш инструкций);
	 Контроллер управления когерентностью со встроенным восьмиканальным ассоциативным кэшем L2 размером 1 Мб;
	 Вычислительный модуль с плавающей точкой MIPS, поколение 3, с поддержкой SIMD параллельности
	• Глобальный контроллер прерываний (Global Interrupt Controller, GIC), обеспечивающий одновременную поддержку до 128 обработчиков прерываний
	 Раширенный модуль отладки (EJTAG debug 5.0 port), включающий блок трассировки (MIPS PDtrace™) и обеспечивающий следующие возможности:
	 "Внешняя" отладка – традиционная интерактивная отладка через интерфейс JTAG
	 Протоколирование аппаратных и программных событий в виде записи трассы либо в специализированную область памяти, либо во



Блок	Краткое описание
	внешнюю память через интерфейс PDTrace.
	Производительность кластера на Ватт потребляемой мощности на целочисленных операциях выше, чем у большинства сравнимых процессоров.
Системные межсоединения	Системные межсоединения обеспечивают связь между модулями микропроцессора для создания высокопроизводительной сетевой инфраструктуры. Межсоединения организованы в виде матрицы переключателей, соединяющих множество входов и множество выходов. Межсоединения соответствуют АМВА 3 АХІ протоколу, содержат 5 АХІ каналов и поддерживают 40-разрядную адресацию
Контроллер памяти DDR3, интегрированный с адаптером физического интерфейса PHY	Контроллер памяти DDR3, интегрированный с адаптером физического интерфейса PHY, позволяют работать со следующими устройствами памяти: • 32-разрядная DDR3 память с быстродействием до 1600 Подсистема поддерживает следующие возможности: • 40-разрядный адрес для приложений (XPA) обеспечивает адресацию до 1 ТБ памяти; • Разрядность данных SDRAM — 32 бита; • Применение кода с коррекцией ошибок (ECC):
	 Поддержка автоматического режима DDR3 низкой мощности при помощи аппаратного интерфейса низкой мощности; Архитектура малой площади и низкой мощности



Блок	Краткое описание
	-
Модуль управления системой	Этот модуль предназначен для управления запуском и начальной конфигурацией всех модулей микропроцессора.
	Он содержит следующие основные блоки:
	- Блок управления тактированием (и потребляемой мощностью)
	- Контроллер загрузки - Интерфейс I2C
	Блок управления тактированием (Clock Control Unit – CCU) управляет системным тактированием и сигналами сброса. Он обеспечивает корректные тактовые сигналы для всех интегрированных функциональных блоков и отключение этих блоков с целью снижения потребляемой мощности.
	Контроллер загрузки обеспечивает начальную загрузку системы. Возможны два режима загрузки:
	- Режим ROM mode – из встроенного ПЗУ загружается технологическое программное обеспечение Baikal ROM
	Monitor для тестирования и диагностики процессора.
	- Режим FLASH mode – код начального загрузчика
	операционной системы загружается из внешней флэш- памяти через интерфейс SPI0.
	Загрузочный SPI контроллер загружает исполняемый код из флэш-памяти через интерфейс SPI босле сброса процессора. Подключение к контроллеру каких-либо других SPI устройств не рекомендуется, поскольку может вызвать проблемы загрузки микропроцессора.
	Интерфейс I2C имеет ограниченную функциональность. В частности он не поддерживает DMA. Предпочтительно использовать два I2C интерфейса общего назначения, описанные ниже в этой таблице.
Аппаратный ускоритель	Hardware Accelerator (HWA) предназначен для повышения производительности вычислений. Ускоритель состоит из аппаратных модулей, выполняющих специальные алгоритмы обработки данных.
Контроллер прямогоо доступа к памяти для низкоскоростной	Реализует возможность прямой передачи данных без испрользования CPU между памятью и низкоскоростными устройствами, подключеннными к интерфейсам UART, SPI или I2C.
периферии (DMA Controller for Low	Контроллер помограет увеличить производительность системы путём снижения нагрузки ядер микропроцессора.
Speed Peripherals - DMA LSP)	Основные характеристики DMA контроллера:
	- 8 каналов, по одному на каждую пару источника и получателя
	- Однонаправленные каналы – передача данных только в одном направлении
	- Многоблоковая передача



Блок	Гаолица 2-1 Логические олоки (продолжение)
DJIOK	Краткое описание - Один FIFO на каждый канал для источника и получателя
	DMA контроллер содержит аппаратные handshaking интерфейсы для каждого UART, SPI, и I2C контроллера
Dozwa DVT	
Датчик РVТ мониторинга	Датчик процесса, напряжения и температуры (<i>Process, Voltage</i> and <i>Temperature</i> sensor) предназначен для мониторинга типа
Monimopinia	процесса, напряжения и температуры в вычислительном
	кластере и корректировки рабочих напряжений и частот.
	Датчик обеспечивает следующие возможности:
	• Измерение PVT значений:
	о температуры,
	о напряжения,
	○ вариации процесса:
	■ Low-Vt (LVT) process,
	■ Standard-Vt (SVT) process,
	■ High-Vt (HVT) process.
	 Готовность результатов измерений определяется путём опроса регистра данных или прослушивания прерываний.
	• Программируемые верхние и нижние пороговые значения
	измеряемых PVT параметров для выставления
	прерываний.
	 Программируемый таймаут повторного измерения PVT параметров.
Высокоскоростная	периферия
Подсистема РСІ	В процессор встроен головной коммутатор (Root Complex
Express Gen3,	controller) шины PCI Express, поддерживающий
интегрированная с	функциональность в соответствии с PCI Express Base
адаптером	Specification 3.0.
физического	Подсистема обладает следующими характеристиками:
интерфейса РНҮ	 До 4-х трактов Gen1, Gen2, Gen3 (x1, x2, x4);
	• Скорость передачи 4.0GT/s (x4 Gen3)
	 Управление энергопотреблением PCI Express Active State Power Management (ASPM)
	Протоколирование ошибок PCI Express Advanced Error
	Reporting (AER) со множественными заголовками
	(Multiple Header Logging)
	Внутренний блок трансляции адреса
	 Встроенный многоканальный DMA контроллер
	Автоматическое реверсирование канала и полярности
	• Генерация и проверка контрольных сумм ECRC (EndPoint
	Cyclic Redundancy Check)
	• До 256 байт полезных данных;
	 Один виртуальный канал (VC);



Блок	Краткое описание
	 Разрядность адреса – 40 бит (ХРА)
	Прерывания, унаследованные от PCI не поддерживаются
Контроллер	Контроллер USB 2.0 соответствует спецификации хНСI
Universal Serial	корпорации Intel.
Bus 2.0 (USB	Контроллер оптимизирован для систем и приложений с высокой
2.0)	пропускной способностью и поддерживает следующие типы
	устройств:
	- High-Speed (480 Mbps)
	- Full-Speed (12 Mbps)
	- Low-Speed (1.5 Mbps)
	Основные характеристики контроллера:
	• Порт USB 2.0 с 8-битным интерфейсом UTMI + low pin
	интерфейс ULPI для внешних PHY;
	 Встроенный DMA контроллер;
	• Управление питанием по протоколу (Link Power
	Management - LPM)
	• Динамическое выделение FIFO памяти для конечных
	точек
	 Поддержка функциональности Кеер Alive для режимов- Low Speed, Full-Speed, и High-Speed
	Аппаратное управление обработкой ошибок на уровне
	шины и уровне пакета
	Распределённая буферизация данных
	Поддержка распределённых пакетов (Ethernet через USB
	приложение) для предотвращения программного
	копирования и создания USB пакетов
	Кэширование дескрипторов и предварительная подкачка
	данных
	Модерирование прерываний
	 Разрядность адреса – 32 бит (не XPA)
	Вследствие того, что разрядность адресной шины равна 32 бит,
	контроллер не поддерживает расширенную физическую
	адресацию (eXtended Physical Addressing - XPA). Поэтому
	встроенный DMA контроллер поддерживает адресацию
	физической памяти до 4 GB.
	the second secon



Блок	Краткое описание
Контроллер SATA	Контроллер SATA соответствует спецификациям <i>Advanced Host</i>
6G,	Controller Interface (AHCI) и SATA Host Bus Adaptor (HBA).
интегрированный с	Совместно с двумя РНҮ он представляет собой блок с двумя
интерфейсами	полнымии интерфейсами АНСІ НВА.
физического уровня	Подсистема SATA поддерживает следующую
PHY	функциональность:
	 Обмен данными в режимах SATA 1.5 Gb/s, SATA 3.0 Gb/s, и SATA 6.0 Gb/s
	• Совместимость с требованиями спецификаций Serial ATA 3.2 и AHCI Revision 1.3.0
	• 8b/10b кодирование.декодирование
	 Средства управления энергопотреблением, включая автоматический переход из режима ожидания в режим сна
	 Встроенные средства самотестирования (BIST) в режиме обратной петли.
	• Встроенный блок DMA для каждого порта
	 Разрядность адреса – 32 бит (не XPA)
	Вследствие того, что разрядность адресной шины равна 32 бит,
	контроллер не поддерживает расширенную физическую
	адресацию (eXtended Physical Addressing - XPA). Поэтому
	встроенный DMA контроллер поддерживает адресацию физической памяти до 4 GB.
1 Гб Ethernet контроллер (<i>Media Access Controller</i> GMAC)	В процессор встроены два идентичных контроллера 1Gb Ethernet, полностью отвечающие требованиям стандарта IEEE 802.3-2008. Их основными характеристиками являются: • Интерфейс RGMII к адаптеру физического уровня РНҮ, поддерживающий скорости передачи данных 10, 100, 1000 Мбит/с; • Поддержка дуплексного режима приёма-передачи; • Поддержка полудуплексного режима приёма-передачи; • Раздельные интерфейсы приложений для передачи, приёма и управления;
	 Поддержка стандарта энергосберегающего Ethernet (EEE).
	Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный DMA контроллер с независимой аппратаной реализацией приёма и предачи Встроенный приёма и приё
	• Разрядность адреса – 32 бит (не ХРА)
	Вследствие того, что разрядность адресной шины равна 32 бит, контроллер не поддерживает расширенную физическую
	адресацию (ХРА). Поэтому встроенный DMA контроллер
	поддерживает адресацию физической памяти до 4 ГБ.
	Harman all and an



Блок	Ураткоо описацию
	Краткое описание
Контроллер 10 Гб Ethernet (XGMAC) с интегрированным	Обеспечивает приём и передачу данных по сети Ethernet в соответствии со стандартом IEEE 802.3-2008. Основные возможности подсистемы XGMAC:
подуровнем	• Полнодуплексный режим работы на скорости 10 Гб/с;
физического кодирования (XPCS) и интерфейсом физического уровня	 Полное соответствие с разделом 71 (10GBASE-KX4) и разделом 72 (10GBASE-KR) стандарта IEEE 802.3-2008 Полное соответствие с разделом 78 (энергосберегающий Ethernet - EEE) стандарта IEEE 802.3az дляскорости 10 Гб/с
(PHY)	 Поддержка программируемой или расширяемой до 16КБ (jumbo) длины пакета Ethernet;
	 Поддержка пакетов с метками виртуальных сетей (VLAN tagged) в соответствии со стандартом IEEE 802.1Q;
	• Встроенный контроллер DMA;
	 Разрядность адреса - 40-бит (ХРА)
Низкоскоростная пе	риферия
Сторожевой таймер (Watchdog Timer - WDT)	Программируемый сторожевой таймер (WDT) предназначен для предотвращения зависаний, которые могут быть вызваны программными ошибками или аппаратными сбоями. При возникновении задержки сторожевой таймер выполняет одно из следующих действий: - производится сброс системы; - сначала генерируется прерывание, и если программаобработчик не очистила это прерывание за второй такой же интервал времени, то производится сброс системы; Сгенерированное прерывание передаётся глобальному контроллеру прерываний Global Interrupt Controller (GIC). Сгенерированный сброс передаётся на блок управления тактированием Clock Control Unit (CCU), который в свою очередь генерирует сброс для компонентов системы. Сторожевой таймер может быть сброшен независимо от других подсистем.
Три программируемых периферийных таймера	Модуль содержит три независимых таймера объединенных в единый контроллер. Каждый из трёх 32-разрядных таймеров может работать в режимах: "free-running" и "user-defined count". В режиме "user-defined count" таймер выполняет обратный счёт от запрограммированного значения и выдаёт прерывание по достижении нуля. Прерывание от таймера может быть установлено даже при отсутствии тактирования системной шины.



	Габлица 2-1 Логические олоки (продолжение)
Блок	Краткое описание
Контроллеры General Purpose Input-Output (GPIO)	В системе присутствуют два GPIO конторллера с разрядностью:
Универсальный асинхронный приемо-передатчик. (Universal Asynchronous Receiver / Transmitter-(UART)	Система располагает двумя идентичными программируемыми контроллерами UART. Каждый из них обеспечивает последоваательную связь: - С периферийными устройствами; - Устройствами передачи данных - Устройствами хранения данных Каждый UART имеет handshaking интерфейс с DMA контроллером для низкоскоростных периферийных устройств (DMA LSP), который может запрашивать и контролировать передачу данных между UART и памятью. Данные записываются в UART из master устройства (процессор приложений или DMA контроллер для низкоскоростной периферии), они конвертируются в последовательную форму и передаются в адресуемое устройство. UART также принимает последовательные данные и сохраняет их для считывания master устройством. UART имеет регистры, используемые для управления: - Длиной кода символа - Скоростью передачи данных — до 460,8 Кбит/с; - Генерацией и проверкой битов контроля чётности - Генерацией прерываний
Последовательный периферийный интерфейс (Serial Peripheral Interface SPI)	В системе имеется два идентичных SPI контроллера Контроллер SPI представляет собой полнодуплексный master или slave синхронный последовательный интерфейс, используемый для связи на малых расстояниях Каждый SPI имеет handshaking интерфейс с DMA контроллером для низкоскоростных периферийных устройств (DMA LSP), который может запрашивать и контролировать передачу данных между SPI и памятью.

Микропроцессор BE-T1000 Краткая спецификация (Datasheet) документ: BE-T1-DS-Rus#927

Редакция 3.03 02 июля 2019

Блок	Краткое описание
	Master (ядро или DMA LSP контроллер) получает доступ к управлению данными и статусу данных через SPI регистры управления и статуса.
	SPI контроллер действует как последовательный мастер. Он может подключаться к последовательным периферийным slave устройствам через Motorola SPI интерфейс
Интерфейс Inter- Integrated Circuit	В системе имеется два идентичных I2C интерфейса общего назначения.
(I2C)	I2C представляет собой программируемыйпоследовательный интерфейс, который обеспечивает поддержку связи между устройствами, подключёнными к шине.
	Характеристики I2C интерфейсов:
	- Скорость передачи данных от 0 до 100 Кбит/с в стандартном режиме работы
	- Действие в качестве master или slave устройства
	- Программируемая 7-ми или 10-ти разрядная адресация
	- Передача данных в комбинированном 7-ми или 10-ти разрядном формате
	Каждый I2C модуль имеет handshaking интерфейс с DMA контроллером для низкоскоростных периферийных устройств
	(DMA LSP), который может запрашивать и контролировать
	передачу данных между I2C и памятью.



3 Электрические характеристики

Примечание: электрические характеристики и условия эксплуатации могут изменяться и уточняться без специального уведомления.

3.1 Параметры электропитания

Схема питания процессора ВЕ-Т1000 должна включать четыре изолированных источника напряжения и единую общую землю, как приведено в следующей таблице.

Таблица 3-1 Домены питания процессора

Имя контакта корпуса	Подаваемое напряжение, В	Ожидаемый максимальный ток, А
VDD	0,95 (+/- 5%)	2,9
VPCI_09	0,95 (+/- 5%)	0,4
VXGB_09	0,95(+/- 5%)	0,6
VSATAP_09	0,95 (+/- 5%)	0,08
VSATATX_09	0,95 (+/- 5%)	0,05
VDDR_15	1,5 (+/- 5%)	0,4
VPCI_15	1,5 (+/- 5%)	0,1
VXGB_15	1,5 (+/- 5%)	0,2
VDDIO_18	1,8 (+ 10%, - 7%)	0,1
VSATA_18	1,8 (+ 10%, - 7%)	0,04
VDDR_18	1,8 (+ 10%, - 7%)	0,12
VPLLCORE_09	0,95 (+/- 5%)	0,01
VPLLDDR_09	0,95 (+/- 5%)	0,01
VPLLETH_09	0,95 (+/- 5%)	0,01
VPLLPCIE_09	0,95 (+/- 5%)	0,01
VPLLSATA_09	0,95 (+/- 5%)	0,01
VPVT_18	1,8 (+10%, -7%)	
VSS	Земля	
VSSIO	Земля	
VSSCORE_PLL	Земля	
VSSDDR_PLL	Земля	
VSSETH_PLL	Земля	
VSSPCIE_PLL	Земля	
VSSSATA_PLL	Земля	

Редакция 3.03 02 июля 2019

3.2 Входные тактовые сигналы

Характеристики опорных тактовых сигналов приведены в следующей таблице.

Таблица 3-2 Характеристики тактовых сигналов процессора

Описание	Имя контакта корпуса	Значение	Ед.изм.	Примечание
Частота тактового сигнала	CLK25M_IN	25	МГц	-
Частота тактового сигнала XGbE PHY	XG_REF_CLKN, XG_REF_CLKP	156,25	МГц	Дифферен- циальная пара
Частота тактового сигнала PCIE PHY	PCIE_REF_CLKN, PCIE_REF_CLKP	100	МГц	Дифферен- циальная пара
Частота тактового сигнала SATA PHY	SATA_REFCLKP, SATA_REFCLKM	100	МГц	Дифферен- циальная пара



4 Процедуры запуска и сброса процессора

4.1 Процедура запуска процессора

Для запуска процессора должны быть выполнены следующие шаги.

- **1.** Подача напряжения на домены питания VDD, VPLLCORE_09, VPLLDDR_09, VPLLETH_09, VPLLPCIE_09, VPLLSATA_09, VPCI_09, VSATAP_09, VSATATX_09, VXGB_09 (домены питания 0,95 B, в соотв. с табл. 3-1).
- 2. Пауза не менее 20 мс.
- 3. Подача напряжения на домены питания VDDR_15, VPCI_15, VXGB_15 (домены питания 1,5 B).
- **4.** Подача напряжения домены питания VDDIO_18, VDDR_18, VSATA_18 (домены питания 1,8 В).
- 5. Пауза не менее 100 мс.
- 6. К этому моменту тактовая частота, подаваемая на вход CLK25M_IN, должна стабилизироваться на 25 МГц.

После выполнения описанной выше процедуры старта следует произвести сброс процессора, как описано в следующем разделе.

4.2 Процедура сброса процессора

Необходимым условием сброса процессора является наличие стабильной тактовой частоты 25 МГц, подаваемой на контакт CLK25M_IN.

Для сброса (ресета, рестарта) процессора должны быть одновременно выполнены следующие действия над входами RESET, EJ_TRST_N и TRSTN (см. рисунок 5):

- 1. Держать сигнал RESET на высоком уровне не менее **1 с**, затем опустить его до низкого уровня.
- 2.Держать сигнал EJ_TRST_N на низком уровне не менее **1 с**, затем поднять его до высокого уровня.
- 3. Держать сигнал TRSTN на низком уровне не менее **1 с**, затем поднять его до высокого уровня.






Рисунок 4-1 Последовательность запуска и сброса микропроцессора

4.3 Выбор режима загрузки

Режим загрузки выбирается с помощью подачи соответствующих напряжений на контакты BOOTCFG_0 и BOOTCFG_1 процессора на время всей процедуры сброса. Текущая версия процессора поддерживает два режима загрузки:

- 1. основной, он же Flash Mode (программное обеспечение загружается из flash памяти через интерфейс SPI0);
- 2. отладочный, он же ROM Mode (из встроенного ПЗУ загружается технологическое программное обеспечение Baikal ROM Monitor для диагностики процессора).

В обоих случаях на контакте BOOTCFG_0 должно быть низкое напряжение (земля). Низкое напряжение (земля) на контакте BOOTCFG_1 выбирает отладочный режим (загрузка монитора из ПЗУ), а высокое (VDD) – основной (загрузка рабочего ПО из внешней flash-памяти).



5 Выводы процессора

5.1 Список выводов

Следующая таблица содержит полный список контактов, включая входы, выходы, питание и землю. Во избежание разночтений данные из системы проектирования приведены в таблице без перевода.

Обозначения типов:

I	Вход (Input)
0	Выход (Output)
Ю	Bx./Вых. (In/Out)
Α	Аналоговый (Analog)
Р	Питание (Power)
G	Земля (Ground)
NC	Не подключён (Not Connected)

Таблица 5-1 Список выводов

Nº	Позиция	Название вывода	Тип	Описание
1	AC3	BOOTCFG_0	I	Configuration strap pin: Boot mode
2	AC4	BOOTCFG_1	I	Configuration strap pin: Boot mode
3	R2	CLK25M_IN	I	PLL Reference Clock 25MHz IN
4	R1	CLK25M_OUT	0	PLL Reference Clock 25MHz OUT
5	K19	DDR_A[0]	0	SDRAM Address
6	K24	DDR_A[1]	0	SDRAM Address
7	H22	DDR_A[10]	0	SDRAM Address
8	M20	DDR_A[11]	0	SDRAM Address
9	K18	DDR_A[12]	0	SDRAM Address
10	M19	DDR_A[13]	0	SDRAM Address
11	L20	DDR_A[14]	0	SDRAM Address
12	J21	DDR_A[15]	0	SDRAM Address
13	K22	DDR_A[2]	0	SDRAM Address
14	M22	DDR_A[3]	0	SDRAM Address
15	M18	DDR_A[4]	0	SDRAM Address
16	P21	DDR_A[5]	0	SDRAM Address
17	N19	DDR_A[6]	0	SDRAM Address
18	P19	DDR_A[7]	0	SDRAM Address
19	P20	DDR_A[8]	0	SDRAM Address
20	M21	DDR_A[9]	0	SDRAM Address
21	V19	DDR_ATO	Α	Analog Test Output (test Pad)
22	N22	DDR_BA[0]	0	SDRAM Bank Address
23	J19	DDR_BA[1]	0	SDRAM Bank Address
24	G20	DDR_BA[2]	0	SDRAM Bank Group
25	J22	DDR_CAS#	0	SDRAM CAS
26	M23	DDR_CK[0]	0	SDRAM Clock
27	L21	DDR_CK[1]	0	SDRAM Clock
28	M24	DDR_CK_N[0]	0	SDRAM Clock
29	L22	DDR_CK_N[1]	0	SDRAM Clock
30	K23	DDR_CKE[0]	0	SDRAM Clock enable
31	H20	DDR_CKE[1]	0	SDRAM Clock enable



	П	_		с выводов (продолжение)
Nº	Позиция	Название вывода	Тип	Описание
32	H23	DDR_CS_N[0]	0	SDRAM Chip Select
33	J20	DDR_CS_N[1]	0	SDRAM Chip Select
34	AC22	DDR_DM[0]	0	SDRAM Data Mask
35	W21	DDR_DM[1]	0	SDRAM Data Mask
36	T22	DDR_DM[2]	0	SDRAM Data Mask
37	F22	DDR_DM[3]	0	SDRAM Data Mask
38	B22	DDR_DM[4]	0	SDRAM Data Mask
39	AA19	DDR_DQ[0]	Ю	SDRAM Data
40	AA22	DDR_DQ[1]	Ю	SDRAM Data
41	V24	DDR_DQ[10]	Ю	SDRAM Data
42	Y22	DDR_DQ[11]	Ю	SDRAM Data
43	Y21	DDR_DQ[12]	10	SDRAM Data
44	AA24	DDR_DQ[13]	10	SDRAM Data
45	AA23	DDR_DQ[14]	10	SDRAM Data
46	V21	DDR_DQ[15]	Ю	SDRAM Data
47	V20	DDR_DQ[16]	Ю	SDRAM Data
48	P23	DDR_DQ[17]	Ю	SDRAM Data
49	P24	DDR_DQ[18]	10	SDRAM Data
50	R21	DDR_DQ[19]	Ю	SDRAM Data
51	AB23	DDR_DQ[2]	Ю	SDRAM Data
52	T21	DDR_DQ[20]	Ю	SDRAM Data
53	U24	DDR_DQ[21]	Ю	SDRAM Data
54	U21	DDR_DQ[22]	Ю	SDRAM Data
55	T20	DDR_DQ[23]	Ю	SDRAM Data
56	G21	DDR_DQ[24]	Ю	SDRAM Data
57	E21	DDR_DQ[25]	Ю	SDRAM Data
58	E22	DDR_DQ[26]	Ю	SDRAM Data
59	E20	DDR_DQ[27]	Ю	SDRAM Data
60	F21	DDR_DQ[28]	IO	SDRAM Data
61	E24	DDR_DQ[29]	IO	SDRAM Data
62	AB24	DDR_DQ[3]	Ю	SDRAM Data
63	E23	DDR_DQ[30]	IO	SDRAM Data
64	F20	DDR_DQ[31]	Ю	SDRAM Data
65	A21	DDR_DQ[32]	Ю	SDRAM Data
66	B24	DDR_DQ[33]	IO	SDRAM Data
67	B21	DDR_DQ[34]	Ю	SDRAM Data
68	B23	DDR_DQ[35]	10	SDRAM Data
69	D21	DDR_DQ[36]	IO	SDRAM Data
70	D24	DDR_DQ[37]	Ю	SDRAM Data
71	D23	DDR_DQ[38]	10	SDRAM Data
72	D22	DDR_DQ[39]	IO	SDRAM Data
73	AD22	DDR_DQ[4]	10	SDRAM Data
74	AA20	DDR_DQ[5]	10	SDRAM Data
75	AD21	DDR_DQ[6]	IO	SDRAM Data
76	AA21	DDR_DQ[7]	10	SDRAM Data
77	V22	DDR_DQ[8]	10	SDRAM Data
78	V23	DDR_DQ[9]	10	SDRAM Data
	V 20			1



Nie	Позиция	Название вывода	Тип	Описание
Nº				
79	AC23	DDR_DQS[0]	10	SDRAM Data Strobe
80	Y23	DDR_DQS[1]	10	SDRAM Data Strobe
81	T23	DDR_DQS[2]	10	SDRAM Data Strobe
82	F23	DDR_DQS[3]	10	SDRAM Data Strobe
83	C23	DDR_DQS[4]	10	SDRAM Data Strobe
84	AC24	DDR_DQS_N[0]	10	SDRAM Data Strobe
85	Y24	DDR_DQS_N[1]	10	SDRAM Data Strobe
86	T24	DDR_DQS_N[2]	10	SDRAM Data Strobe
87	F24	DDR_DQS_N[3]	10	SDRAM Data Strobe
88	C24	DDR_DQS_N[4]	10	SDRAM Data Strobe
89	P18	DDR_DTO[0]	0	Digital Test Output (test Pad)
90	P17	DDR_DTO[1]	0	Digital Test Output (test Pad)
91	H24	DDR_ODT[0]	0	SDRAM On-Die termination
92	P22	DDR_ODT[1]	0	SDRAM On-Die termination
93	T19	DDR_RAM_RST_N	0	SDRAM Reset
94	H21	DDR_RAS#	0	SDRAM RAS
95	H17	DDR_VREF[0]	A	IO ring VREFI net
96	M17	DDR_VREF[1]	A	IO ring VREFI net
97	E18	DDR_VREF[2]	A	IO ring VREFI net
98	R18	DDR_VREF[3]	A	IO ring VREFI net
99	U18	DDR_VREF[4]	A	IO ring VREFI net
100	W19	DDR_VREF[5]	A	IO ring VREFI 70 not
101	J18	DDR_VREFI_ZQ	A	IO ring VREFI ZQ net
102	G19	DDR_WE#	0	SDRAM WE
103	J17	DDR_ZQ	A	ZQ Resistor (to external calibration resistor)
104	A14	EJ_DINT_IN		DINT input
105	A13	EJ_TCK		Test clock input (TCK)
106	C14	EJ_TDI	1	TDI/TDO daisy-chain
107	C13	EJ_TDO	0	TDO
108	B14	EJ_TMS	l	Test mode select (TMS)
109	B13	EJ_TRST_N	1	Active-low test reset (TRST)
110	P7	G0_CLK_RX_I	1	RGMII Receive Clock
111	P6	G0_CLK_TX_I	0	RGMII Transmit Clock
112	N6	G0_GP_IN	<u> </u>	GP input
113	N7	G0_GP_OUT	0	GP output
114	R5	G0_MDC	0	SMA Clock
115	R6	G0_MDIO	10	SMA Data
116	R4	G0_RCTL_I	1	RGMII Receive Control
117	P2	G0_RXD_I[0]	l I	RGMII Receive Data
118	P5	G0_RXD_I[1]	1	RGMII Receive Data
119	P1	G0_RXD_I[2]	ı	RGMII Receive Data
120	R3	G0_RXD_I[3]	<u> </u>	RGMII Receive Data
121	N1	G0_TCTL_O	0	RGMII Transmit Control
122	N2	G0_TXD_O[0]	0	RGMII Transmit Data
123	N3	G0_TXD_O[1]	0	RGMII Transmit Data
124	N4	G0_TXD_O[2]	0	RGMII Transmit Data
125	N5	G0_TXD_O[3]	0	RGMII Transmit Data



NIa	Позиция	Название вывода	Тип	Описание
Nº				
126	W1	G1_CLK_RX_I	<u> </u>	RGMII Receive Clock
127	W2	G1_CLK_TX_I	0	RGMII Transmit Clock
128	Y1	G1_GP_IN	<u> </u>	GP input
129	Y2	G1_GP_OUT	0	GP output
130	Y4	G1_MDC	0	SMA Clock
131	Y3	G1_MDIO	10	SMA Data
132	Y5	G1_RCTL_I	<u> </u>	RGMII Receive Control
133	U4	G1_RXD_I[0]	<u> </u>	RGMII Receive Data
134	V6	G1_RXD_I[1]	<u> </u>	RGMII Receive Data
135	V4	G1_RXD_I[2]	<u> </u>	RGMII Receive Data
136	V5	G1_RXD_I[3]	<u> </u>	RGMII Receive Data
137	V2	G1_TCTL_O	0	RGMII Transmit Control
138	T5	G1_TXD_O[0]	0	RGMII Transmit Data
139	T6	G1_TXD_O[1]	0	RGMII Transmit Data
140	U5	G1_TXD_O[2]	0	RGMII Transmit Data
141	V1	G1_TXD_O[3]	0	RGMII Transmit Data
142	F9	GPIO[0]	Ю	GPIO Data / GMAC1 timestamp function
143	F8	GPIO[1]	Ю	GPIO Data / GMAC2 timestamp function
144	D1	GPIO[10]	Ю	GPIO Data
145	C5	GPIO[11]	Ю	GPIO Data
146	C3	GPIO[12]	Ю	GPIO Data
147	C2	GPIO[13]	Ю	GPIO Data
148	B5	GPIO[14]	Ю	GPIO Data
149	B3	GPIO[15]	Ю	GPIO Data
150	E3	GPIO[16]	Ю	GPIO Data
151	B2	GPIO[17]	Ю	GPIO Data
152	C1	GPIO[18]	Ю	GPIO Data
153	A2	GPIO[19]	Ю	GPIO Data
154	F7	GPIO[2]	Ю	GPIO Data / PCIe device enable
155	A4	GPIO[20]	Ю	GPIO Data
156	B4	GPIO[21]	Ю	GPIO Data
157	А3	GPIO[22]	Ю	GPIO Data
158	B6	GPIO[23]	Ю	GPIO Data
159	A6	GPIO[24]	Ю	GPIO Data
160	F10	GPIO[25]	Ю	GPIO Data
161	E8	GPIO[26]	Ю	GPIO Data
162	E7	GPIO[27]	Ю	GPIO Data
163	B7	GPIO[28]	Ю	GPIO Data
164	A7	GPIO[29]	Ю	GPIO Data
165	E6	GPIO[3]	Ю	GPIO Data / Crypto device enable
166	E9	GPIO[30]	Ю	GPIO Data
167	D8	GPIO[31]	Ю	GPIO Data
168	E5	GPIO[4]	Ю	GPIO Data
169	E4	GPIO[5]	Ю	GPIO Data
170	D5	GPIO[6]	Ю	GPIO Data
171	D3	GPIO[7]	Ю	GPIO Data
172	A5	GPIO[8]	Ю	GPIO Data



	Постина	- 		С выводов (продолжение)
Nº	Позиция	Название вывода	Тип	Описание
173	D2	GPIO[9]	10	GPIO Data
174	W7	GPIO3[0]	10	PMU GPIO Data
175	W6	GPIO3[1]	10	PMU GPIO Data
176	W5	GPIO3[2]	Ю	PMU GPIO Data
177	G17	GPVT	А	Filter connection pin. Note that there is no GPVT connection to the board power supply
178	AD5	I2C0 SCL	10	PMU I2C clock
179	AD3	12C0_SDA	10	PMU I2C data
180	K7	I2C1_SCL	10	I2C1 clock
181	K6	I2C1_SDA	10	I2C1 data
182	J1	12C2_SCL	10	I2C2 clock
183	K1	12C2_SDA	10	I2C2 data
184	R7	MBIST CLK	I	MBIST clock
185	AA11	NC	NC	Not connected
186	AB11	NC	NC	Not connected
187	AC11	NC	NC	Not connected
188	AC21	NC	NC	Not connected
189	AD1	NC	NC	Not connected
190	AD11	NC	NC	Not connected
191	D18	NC	NC	Not connected
192	D19	NC	NC	Not connected
193	F16	NC	NC	Not connected
194	G18	NC	NC	Not connected
195	K17	NC	NC	Not connected
196	L17	NC	NC	Not connected
197	R17	NC	NC	Not connected
198	T18	NC	NC	Not connected
199	AC5	PCIE_AMON	0	Analog monitor bump
200	AD20	PCIE_ATT_BUT	I	Attention button pressed
201	V17	PCIE_ATT_IND[0]	0	Controls the system attention indicator
202	T17	PCIE_ATT_IND[1]	0	Controls the system attention indicator
203	AA18	PCIE_CMD_INT	I	Hot-plug controller command completed interrupt
204	W13	PCIE_DMON	0	Differential digital monitor bump
205	W15	PCIE_DMONB	0	Differential digital monitor bump
206	V18	PCIE_INTRL_CTRL	0	Electromechanical Interlock Control
207	W18	PCIE_INTRL_ENG	I	SystemElectromechanical Interlock Engaged
208	W16	PCIE_MRL_SENS	I	MRL sensor state
209	AD19	PCIE_PRES_ST	ı	Presence detect state
210	AA17	PCIE_PWR_CTRL	0	Controls the system power controller
211	AB18	PCIE_PWR_FAULT	ı	Power fault detect
212	Y18	PCIE_PWR_IND[0]	0	Controls the system power indicator
213	U17	PCIE_PWR_IND[1]	0	Controls the system power indicator
214	W12	PCIE_RBIAS	Ю	Bias resistor bump
215	AD14	PCIE_REF_CLKN	I	Differential reference clocks from pads
216	AC14	PCIE_REF_CLKP	I	Differential reference clocks from pads
217	AD12	PCIE_RXM[0]	I	Receive data diff pair
218	AD13	PCIE_RXM[1]	l	Receive data diff pair



	Постина			от выводов (продолжение)
Nº	Позиция	Название вывода	Тип	Описание
219	AD15	PCIE_RXM[2]	!	Receive data diff pair
220	AD16	PCIE_RXM[3]	!	Receive data diff pair
221	AC12	PCIE_RXP[0]	<u> </u>	Receive data diff pair
222	AC13	PCIE_RXP[1]	<u> </u>	Receive data diff pair
223	AC15	PCIE_RXP[2]	<u>!</u>	Receive data diff pair
224	AC16	PCIE_RXP[3]	<u> </u>	Receive data diff pair
225	AA12	PCIE_TXM[0]	0	Transmit data diff pair
226	AA13	PCIE_TXM[1]	0	Transmit data diff pair
227	AA15	PCIE_TXM[2]	0	Transmit data diff pair
228	AA16	PCIE_TXM[3]	0	Transmit data diff pair
229	Y12	PCIE_TXP[0]	0	Transmit data diff pair
230	Y13	PCIE_TXP[1]	0	Transmit data diff pair
231	Y15	PCIE_TXP[2]	0	Transmit data diff pair
232	Y16	PCIE_TXP[3]	0	Transmit data diff pair
233	U6	RES_3		Reserved
234	T1	RESET	<u> </u>	System Reset
235	C15	SATA_P0CPDET	<u> </u>	Cold Presence Detect P0
236	E15	SATA_P0CPPOD	0	Cold Presence Power-On Device P0
237	F15	SATA_P0MPSWITCH	<u> </u>	Mechanical Presence Switch P0
238	E14	SATA_P1CPDET	<u> </u>	Cold Presence Detect P1
239	D15	SATA_P1CPPOD	0	Cold Presence Power-On Device P1
240	D14	SATA_P1MPSWITCH	l	Mechanical Presence Switch P1
241	A20	SATA_REFCLKM		Reference clk diff pair
242	B20	SATA_REFCLKP	l	Reference clk diff pair
243	C19	SATA_RESREF	A	Reference Resistor
244	B19	SATA_RXM[0]	ļ	Receive data diff pair port 0
245	B17	SATA_RXM[1]	l	Receive data diff pair port 1
246	A19	SATA_RXP[0]	ļ	Receive data diff pair port 0
247	A17	SATA_RXP[1]	ļ	Receive data diff pair port 1
248	B18	SATA_TXM[0]	0	Transmit data diff pair port 0
249	B16	SATA_TXM[1]	0	Transmit data diff pair port 1
250	A18	SATA_TXP[0]	0	Transmit data diff pair port 0
251	A16	SATA_TXP[1]	0	Transmit data diff pair port 1
252	J7	SPI0_RXD	ļ	Receive data
253	H6	SPI0_SCLK_OUT	0	Output Clock
254	H7	SPI0_SS_N	0	Slave Select
255	J6	SPI0_TXD	0	Transmit data
256	F6	SPI1_RXD	<u> </u>	Receive data
257	F2	SPI1_SCLK_OUT	0	Output Clock
258	F1	SPI1_SS_N[0]	0	Slave Select
259	G5	SPI1_SS_N[1]	0	Slave Select
260	G6	SPI1_SS_N[2]	0	Slave Select
261	G7	SPI1_SS_N[3]	0	Slave Select
262	F5	SPI1_TXD	0	Transmit data
263	H5	SPI2_RXD	I	Receive data
264	H1	SPI2_SCLK_OUT	0	Output Clock
265	G4	SPI2_SS_N[0]	0	Slave Select



	Посилия	-		Свыводов (продолжение)
Nº	Позиция	Название вывода	Тип	Описание
266	G1	SPI2_SS_N[1]	0	Slave Select
267	G2	SPI2_SS_N[2]	0	Slave Select
268	G3	SPI2_SS_N[3]	0	Slave Select
269	H2	SPI2_TXD	0	Transmit data
270	AA1	TCK		Test clock
271	AB2	TDI	<u> </u>	Test data in
272	AB1	TDO	0	Test data out
273	F14	TEST	<u> </u>	Test pin
274	AA2	TMS	1	Test mode select
275	F13	TR_CLK	0	Trace clock output to probe
276	A9	TR_DATA[0]	0	Trace data output to External Probe
277	B9	TR_DATA[1]	0	Trace data output to External Probe
278	C9	TR_DATA[10]	0	Trace data output to External Probe
279	A10	TR_DATA[11]	0	Trace data output to External Probe
280	C11	TR_DATA[12]	0	Trace data output to External Probe
281	B12	TR_DATA[13]	0	Trace data output to External Probe
282	E12	TR_DATA[14]	0	Trace data output to External Probe
283	A12	TR_DATA[15]	0	Trace data output to External Probe
284	C8	TR_DATA[2]	0	Trace data output to External Probe
285	E10	TR_DATA[3]	0	Trace data output to External Probe
286	E11	TR_DATA[4]	0	Trace data output to External Probe
287	D9	TR_DATA[5]	0	Trace data output to External Probe
288	B10	TR_DATA[6]	0	Trace data output to External Probe
289	F11	TR_DATA[7]	0	Trace data output to External Probe
290	F12	TR_DATA[8]	0	Trace data output to External Probe
291	D11	TR_DATA[9]	0	Trace data output to External Probe
292	B11	TR_DM	0	Debug Mode indicator to External Probe
293	E13	TR_PROBE_N	l	PIB (clock/data) enable signal from probe
294	D13	TR_TRIGIN	l	Trigger input coming from probe
295	A11	TR_TRIGOUT	0	Trigger output going to probe
296	AA5	TRSTN	l	Test reset
297	U7	TSTSEL_1	ļ	Func/MBIST mode selection. Bit_1
298	T7	TSTSEL_2	I	Func/MBIST mode selection. Bit_2
299	U3	TSTSEL_3	I	Boot frequency selection
300	J4	UART0_RXD		Receive data
301	J5	UART0_TXD	0	Transmit data
302	J2	UART1_RXD	I	Receive data
303	J3	UART1_TXD	0	Transmit data
304	K2	ULPI_CLK	l	ULPI Clock
305	L1	ULPI_DATA[0]	Ю	ULPI Data
306	L2	ULPI_DATA[1]	Ю	ULPI Data
307	L5	ULPI_DATA[2]	Ю	ULPI Data
308	M5	ULPI_DATA[3]	Ю	ULPI Data
309	M6	ULPI_DATA[4]	Ю	ULPI Data
310	M7	ULPI_DATA[5]	Ю	ULPI Data
311	М3	ULPI_DATA[6]	Ю	ULPI Data
312	M4	ULPI_DATA[7]	Ю	ULPI Data



		_		с выводов (продолжение)
Nº	Позиция	Название вывода	Тип	Описание
313	K3	ULPI_DIR		ULPI Data Bus Control
314	K4	ULPI_NXT	I	ULPI Next Data Control
315	L6	ULPI_STP	0	ULPI Stop Output Control
316	K5	USB2_OVER	ļ	Overcurrent indication of the root port
317	L7	USB2_VBUS	0	Port Power control for Downstream port.
318	A1	VDD	Р	Core power
319	A15	VDD	Р	Core power
320	A22	VDD	Р	Core power
321	A8	VDD	Р	Core power
322	AB4	VDD	Р	Core power
323	AC1	VDD	Р	Core power
324	AC19	VDD	Р	Core power
325	AC20	VDD	Р	Core power
326	E1	VDD	Р	Core power
327	E16	VDD	Р	Core power
328	G10	VDD	Р	Core power
329	G11	VDD	Р	Core power
330	G12	VDD	Р	Core power
331	G13	VDD	Р	Core power
332	G14	VDD	Р	Core power
333	G15	VDD	P	Core power
334	G16	VDD	P	Core power
335	G22	VDD	P	Core power
336	G8	VDD	Р	Core power
337	G9	VDD	Р	Core power
338	J10	VDD	Р	Core power
339	J11	VDD	 Р	Core power
340	J12	VDD	 Р	Core power
341	J13	VDD	<u>.</u> Р	Core power
342	J14	VDD	Р	Core power
343	J15	VDD	<u>'</u> Р	Core power
344	J16	VDD	<u>'</u> Р	Core power
345	J8	VDD	<u>'</u> Р	Core power
346	J9	VDD	<u>'</u> Р	Core power
347	L10	VDD	<u>'</u> Р	Core power
348	L11	VDD	<u>'</u> Р	Core power
349	L12	VDD	<u>'</u> Р	Core power
350	L12	VDD	P	Core power
351	L13	VDD	P	Core power
351	L14 L15	VDD	P	Core power
		VDD	P	Core power
353	L16		P	•
354	L8	VDD	P P	Core power
355	L9	VDD	P P	Core power
356	M1	VDD	<u>Р</u>	Core power
357	N10	VDD		Core power
358	N11	VDD	Р	Core power
359	N12	VDD	Р	Core power



360 N13 VDD P Core power 361 N14 VDD P Core power 362 N15 VDD P Core power 363 N16 VDD P Core power 364 N8 VDD P Core power 365 N9 VDD P Core power 366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 368 R12 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power	Nº	Позиция		Тип	Описание
361 N14 VDD P Core power 362 N15 VDD P Core power 363 N16 VDD P Core power 364 N8 VDD P Core power 365 N9 VDD P Core power 366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 379 U13 VDD P Core power					
362 N15 VDD P Core power 363 N16 VDD P Core power 364 N8 VDD P Core power 365 N9 VDD P Core power 366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 378 U12 VDD P Core power 379 U13 VDD P Core power					•
363 N16 VDD P Core power 364 N8 VDD P Core power 365 N9 VDD P Core power 366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 378 U12 VDD P Core power 380 U14 VDD P Core power					•
364 N8 VDD P Core power 365 N9 VDD P Core power 366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power					
365 N9 VDD P Core power 366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 379 U13 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core powe					•
366 R10 VDD P Core power 367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 377 U10 VDD P Core power 378 U12 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power					·
367 R11 VDD P Core power 368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core powe					
368 R12 VDD P Core power 369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power					
369 R13 VDD P Core power 370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power<					
370 R14 VDD P Core power 371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 379 U11 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					•
371 R15 VDD P Core power 372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					
372 R16 VDD P Core power 373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					<u> </u>
373 R22 VDD P Core power 374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					•
374 R8 VDD P Core power 375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					•
375 R9 VDD P Core power 376 U10 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					
376 U10 VDD P Core power 377 U11 VDD P Core power 378 U12 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					
377 U11 VDD P Core power 378 U12 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					
378 U12 VDD P Core power 379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					•
379 U13 VDD P Core power 380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					•
380 U14 VDD P Core power 381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					
381 U15 VDD P Core power 382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					•
382 U16 VDD P Core power 383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power					
383 U8 VDD P Core power 384 U9 VDD P Core power 385 V3 VDD P Core power	381	U15	15 VDD		
384 U9 VDD P Core power 385 V3 VDD P Core power	382	U16	16 VDD		Core power
385 V3 VDD P Core power	383	U8	VDD		Core power
	384	U9	J9 VDD		•
	385	V3	VDD		Core power
386 W22 VDD P Core power	386	W22	22 VDD	Р	Core power
387 AB3 VDDIO_18 P IO power	387	AB3	B3 VDDIO_18	Р	IO power
388 C10 VDDIO_18 P IO power	388	C10	10 VDDIO_18	Р	IO power
389 C12 VDDIO_18 P IO power	389	C12	12 VDDIO_18	Р	IO power
390 C4 VDDIO_18 P IO power	390	C4	VDDIO_18	Р	IO power
391 C6 VDDIO_18 P IO power	391	C6	VDDIO_18	Р	IO power
392 C7 VDDIO_18 P IO power	392	C7	VDDIO_18	Р	IO power
393 F3 VDDIO_18 P IO power	393	F3	VDDIO_18	Р	IO power
394 H3 VDDIO_18 P IO power	394	H3	VDDIO_18	Р	IO power
395 L3 VDDIO_18 P IO power	395	L3	3 VDDIO_18	Р	IO power
396 P3 VDDIO_18 P IO power	396	P3	VDDIO_18	Р	IO power
397 T3 VDDIO_18 P IO power	397	T3	3 VDDIO_18	Р	IO power
398 W3 VDDIO_18 P IO power	398	W3	/3 VDDIO_18	Р	IO power
399 Y17 VDDIO_18 P IO power		Y17	17 VDDIO_18	Р	IO power
400 AB22 VDDR_15 P VDDQ voltage supply	400	AB22		Р	VDDQ voltage supply
401 C22 VDDR_15 P VDDQ voltage supply				Р	VDDQ voltage supply
402 D20 VDDR_15 P VDDQ voltage supply				Р	
403 F19 VDDR_15 P VDDQ voltage supply				Р	VDDQ voltage supply
404 H19 VDDR_15 P VDDQ voltage supply				Р	C 11 7
405 J24 VDDR_15 P VDDQ voltage supply				Р	
406 K21 VDDR_15 P VDDQ voltage supply				Р	•



N.	Таолица 3-1 Список выводов (продолжение)			,
Nº	Позиция	Название вывода	Тип	Описание
407	L19	VDDR_15	Р	VDDQ voltage supply
408	L24	VDDR_15	Р	VDDQ voltage supply
409	N18	VDDR_15	Р	VDDQ voltage supply
410	N21	VDDR_15	Р	VDDQ voltage supply
411	N24	VDDR_15	Р	VDDQ voltage supply
412	R20	VDDR_15	Р	VDDQ voltage supply
413	U20	VDDR_15	Р	VDDQ voltage supply
414	U23	VDDR_15	Р	VDDQ voltage supply
415	Y20	VDDR_15	Р	VDDQ voltage supply
416	A24	VDDR_18	Р	PLL power supply
417	AD24	VDDR_18	P	PLL power supply
418	G24	VDDR_18	P	PLL power supply
419	R24	VDDR_18	P	PLL power supply
420	W24	VDDR_18	P	PLL power supply
421	AA14	VPCI_09	Р	PCIe PHY analog 0.95V
422	AB13	VPCI_09	Р	PCIe PHY analog 0.95V
423	AB16	VPCI_09	Р	PCIe PHY analog 0.95V
424	Y14	VPCI_15	Р	PCIe PHY IO 1.5V
425	U1	VPLLCORE_09	Р	PLL power
426	AD18	VPLLDDR_09	Р	PLL power
427	AD3	VPLLETH_09	Р	PLL power
428	AD17	VPLLPCIE_09	Р	PLL power
429	D17	VPLLSATA_09	Р	PLL power
430	F17	VPVT_18	Р	Analog power for PVT sensor (1.8V)
431	V7	VQPS	Р	0V or floarting or 1.8V +/- 10%
432	C20	VSATA_18	Р	SATA PHY High-voltage power supply
433	C17	VSATAP_09	Р	SATA PHY analog and digital supply
434	C18	VSATATX_09	Р	SATA PHY transmit supply
435	A23	VSS	G	VSSQ ground
436	AA3	VSS	G	Core ground
437	AB12	VSS	G	Core ground
438	AB14	VSS	G	Core ground
439	AB15	VSS	G	Core ground
440	AB17	VSS	G	Core ground
441	AB19	VSS	G	VSSQ ground
442	AB20	VSS	G	VSSQ ground
443	AB21	VSS	G	VSSQ ground
444	AB5	VSS	G	XGbE ground
445	AB7	VSS	G	XGbE ground
446	AB9	VSS	G	XGbE ground
447	AD2	VSS	G	Core ground
448	AD23	VSS	G	VSSQ ground
449	B1	VSS	G	Core ground
450	B15	VSS	G	Core ground
451	B8	VSS	G	Core ground
452	C16	VSS	G	SATA GD (PHY ground)
453	C21	VSS	G	VSSQ ground



N. 1.	Посилия			Отиссиис
Nº	Позиция	Название вывода	Тип	Описание
454	E17	VSS	G	PCIe ground
455	E19	VSS	G	Core ground
456	E2	VSS	G	Core ground
457	F18	VSS	G	VSSQ ground
458	G23	VSS	G	VSSQ ground
459	H10	VSS	G	Core ground
460	H11	VSS	G	Core ground
461	H12	VSS	G	PCIe ground
462	H13	VSS	G	Core ground
463	H14	VSS	Ð	PCIe ground
464	H15	VSS	G	PCIe ground
465	H16	VSS	G	Core ground
466	H18	VSS	G	VSSQ ground
467	H8	VSS	G	Core ground
468	H9	VSS	G	Core ground
469	J23	VSS	G	VSSQ ground
470	K10	VSS	G	Core ground
471	K11	VSS	G	Core ground
472	K12	VSS	G	Core ground
473	K13	VSS	G	Core ground
474	K14	VSS	G	PCIe ground
475	K15	VSS	G	Core ground
476	K16	VSS	G	Core ground
477	K20	VSS	G	VSSQ ground
478	K8	VSS	G	Core ground
479	K9	VSS	G	Core ground
		VSS	G	VSSQ ground
480	L18		G	VSSQ ground
481	L23	VSS	G	
482	M10	VSS		Core ground
483	M11	VSS	G	Core ground
484	M12	VSS	G	Core ground
485	M13	VSS	G	Core ground
486	M14	VSS	G	Core ground
487	M15	VSS	G	Core ground
488	M16	VSS	G	Core ground
489	M2	VSS	G	Core ground
490	M8	VSS	G	Core ground
491	M9	VSS	G	Core ground
492	N17	VSS	G	VSSQ ground
493	N20	VSS	G	VSSQ ground
494	N23	VSS	G	VSSQ ground
495	P10	VSS	G	Core ground
496	P11	VSS	G	Core ground
497	P12	VSS	G	Core ground
498	P13	VSS	G	Core ground
499	P14	VSS	G	Core ground
500	P15	VSS	G	Core ground



Nº	Позиция	Название вывода	Тип	Описание
		VSS	G	
501	P16		G	Core ground
502	P8	VSS		Core ground
503	P9	VSS	G G	Core ground
504	R19	VSS		VSSQ ground
505	R23	VSS	G	VSSQ ground
506	T10	VSS	G	Core ground
507	T11	VSS	G	Core ground
508	T12	VSS	G	Core ground
509	T13	VSS	G	Core ground
510	T14	VSS	G	Core ground
511	T15	VSS	G	Core ground
512	T16	VSS	G	Core ground
513	T8	VSS	G	Core ground
514	Т9	VSS	G	Core ground
515	U19	VSS	G	VSSQ ground
516	U2	VSS	G	Core ground
517	U22	VSS	G	VSSQ ground
518	V10	VSS	G	Core ground
519	V11	VSS	G	Core ground
520	V12	VSS	G	Core ground
521	V13	VSS	G	Core ground
522	V14	VSS	G	Core ground
523	V15	VSS	G	Core ground
524	V16	VSS	G	Core ground
525	V8	VSS	G	Core ground
526	V9	VSS	G	Core ground
527	W14	VSS	G	Core ground
528	W20	VSS	G	VSSQ ground
529	W23	VSS	G	VSSQ ground
530	W9	VSS	G	XGbE ground
531	Y11	vss	G	XGbE ground
532	Y19	VSS	G	VSSQ ground
533	T2	VSSCORE_PLL	G	PLL groung
534	AC18	VSSDDR_PLL	G	PLL groung
535	AC2	VSSETH_PLL	G	PLL groung
536	AA4	VSSIO	G	IO ground
537	D10	VSSIO	G	IO ground
538	D12	VSSIO	G	IO ground
539	D12	VSSIO	G	IO ground
540	D4	VSSIO	G	IO ground
541	D7	VSSIO	G	IO ground
542	F4	VSSIO	G	IO ground
543	H4	VSSIO	G	IO ground
544	L4	VSSIO	G	IO ground
545	P4	VSSIO	G	IO ground
546	T4	VSSIO	G	IO ground
			G	IO ground
547	W17	VSSIO	J	io giounu

Микропроцессор BE-T1000 Краткая спецификация (Datasheet) документ: BE-T1-DS-Rus#927


Редакция 3.03 02 июля 2019

Nº	Позиция	Название вывода	Тип	Описание
548	W4	VSSIO	G	IO ground
549	AC17	VSSPCIE_PLL	G	PLL groung
550	D16	VSSSATA_PLL	G	PLL groung
551	AB10	VXGB_09	Р	XGbE PHY analog 0.95V
552	AB6	VXGB_09	Р	XGbE PHY analog 0.95V
553	AB8	VXGB_09	Р	XGbE PHY analog 0.95V
554	AA8	VXGB_15	Р	XGbE PHY IO 1.5V
555	Y8	XG_AMON	0	Analog monitor bump
556	W10	XG_DMON	0	Differential digital monitor bump
557	W11	XG_DMONB	0	Differential digital monitor bump
558	W8	XG_RBIAS	Ю	Bias resistor bump
559	AD8	XG_REF_CLKN	I	Differential reference clocks from pads (unused)
560	AC8	XG_REF_CLKP	I	Differential reference clocks from pads (unused)
561	AD6	XG_RXM[0]	I	Receive data diff pair
562	AD7	XG_RXM[1]	I	Receive data diff pair
563	AD10	XG_RXM[2]	I	Receive data diff pair
564	AD9	XG_RXM[3]	I	Receive data diff pair
565	AC6	XG_RXP[0]	I	Receive data diff pair
566	AC7	XG_RXP[1]	I	Receive data diff pair
567	AC10	XG_RXP[2]	I	Receive data diff pair
568	AC9	XG_RXP[3]	I	Receive data diff pair
569	AA6	XG_TXM[0]	0	Transmit data diff pair
570	AA7	XG_TXM[1]	0	Transmit data diff pair
571	AA10	XG_TXM[2]	0	Transmit data diff pair
572	AA9	XG_TXM[3]	0	Transmit data diff pair
573	Y6	XG_TXP[0]	0	Transmit data diff pair
574	Y7	XG_TXP[1]	0	Transmit data diff pair
575	Y10	XG_TXP[2]	0	Transmit data diff pair
576	Y9	XG_TXP[3]	0	Transmit data diff pair



5.2 Карта контактов корпуса

На рисунках, приведённых в данном разделе, расположение контактов соответствует виду со стороны верхней части корпуса.



Питание и земля		
	VDD	
	VPLL	
	VDD 0.9, 0.95 V	
	VDD 1.5 V	
	VDD 1.8 V	
	VSS	
	VSSIO	
	VSS PLL	
Память		
	DDR	

	IESI		
	System Control		
	Not Connected / Reserved		
	PVT Sensors		
	Debug JTAG/EJTAG		
E	Высокоскоростные		
	PCIE		
	USB2		
	SATA_P		
	SATA		
	G0		
	G1		
	XG		

Управление системой и

средства отладки


•		
интерфейсы		
	GPIO*32	
	GPIO3	
	I2C0	
	I2C1	
	I2C2	
	SPI0	
	SPI1	
	SPI2	
	UART0	
	UART1	

Низкоскоростные

Рис. 5-1 Карта контактов



5.2.1 Питание и земля




VDD
VPLL
VDD 0.9, 0.95 V
VDD 1.5 V
VDD 1.8 V
VSS
VSSIO
VSS PLL

Рис. 5-2 Размещение контактов питания и земли



5.2.2 Высокоскоростные интерфейсы




PCIE
USB2
SATA_P
SATA
G0
G1
XG

Рис. 5-3 Размещение контактов высокоскоростных каналов



5.2.3 Низкоскоростные интерфейсы




GPIO*32
GPIO3
I2C0
I2C1
I2C2
SPI0
SPI1
SPI2
UART0
UART1

Рис. 5-4 Размещение контактов низкоскоростных интерфейсов

Редакция 3.03 02 июля 2019


5.2.4 Выводы памяти



DDR Рис. 5-5 Размещение контактов памяти



5.2.5 Управление системой и средства отладки



TEST	
System Control	
Not Connected / Reserved	
PVT Sensors	
Debug JTAG/EJTAG	

Рис. 5-6 Размещение контактов управления системой и средств отладки



6 Корпус

6.1 Информация о корпусе микросхемы

Основные параметры корпуса приведены в таблице.

Таблица 6-1 Основные параметры корпуса процессора ВЕ-Т1000

Параметр	Значение
Размер корпуса	25 × 25 мм
Количество контактов	576
Шаг между контактами	1 мм
Диаметр контакта	0,6 ± 0,1 мм
Толщина (минимальная/номинальная/максимальная)	2,80 / 3,05 / 3,30 мм



WW.YYYY - дата сборки: номер недели, год

Т1 К1925ВМ018 – типономинал:

- до 2019 г. применялся типономинал Т1 К1925ВМ018;
- с 2019 г. применяется типономинал BE-T1000, в соответствии с <u>7 Информация</u> для заказа

Рис. 6-1 Маркировка корпуса микросхемы



Схематический чертёж корпуса (без строгого соблюдения масштаба) приведён на рисунке




Рис. 6-2 Размеры корпуса микросхемы

Размеры, указанные на чертеже буквами, приведены в таблице.

Таблица 6-2 Размеры корпуса микросхемы

Обозн.	Размер (мм)	Примечание
1	25.0	Длина корпуса
_ L1	16.60±0.05	длина корпуса
L2	18.60	
L3	24.60±0.15	
L4	23.0	Расстояние между крайними контактами от центра до центра
W	25.0	Ширина корпуса
W1	16.60±0.05	
W2	18.60	
W3	24.60±0.15	
W4	23.0	
Н	2.8-3.3	Толщина корпуса, включая контакты. Медианное значение – 3,05 мм
H1	1.15±0.15	Толщина подложки
H2	0.4-0.6	Высота контактов
H3	0.50±0.05	Толщина теплоотводящей крышки
H4	0.80±0.05	
H5	1.30±0.05	
D	0.6±0.1	Диаметр контактов
Р	1.0	Шаг между контактами



6.2 Упаковка

Процессоры поставляются в поддоне (англ. *tray*, палете) в количестве 44 штук. Схематический чертёж поддона приведён на рисунке




Рисунок 6-3 Схематический чертёж поддона для упаковки микросхемы




6.3 Профиль пайки

Рекомендованный температурный профиль для пайки микросхемы ВЕ-Т1000 приведён в таблице 6. Соответствующий график представлен на рисунке 10.

Таблица 6-3 Рекомендованный профиль пайки для микросхемы ВЕ-Т1000

Температура	Время	
От комнатной температуры до 140°C	60–90 c	
От 140°C до 180°C	60–120 c	
При температуре выше 183°C	60–150 c	
Пиковая температура	220°C ± 5°C	
Время в пределах 5°C от пиковой температуры	10–20 c	
Скорость охлаждения	Не быстрее 6°С/с	



Микропроцессор BE-T1000 Краткая спецификация (Datasheet) документ: BE-T1-DS-Rus#927

Редакция 3.03 02 июля 2019

7 Информация для заказа

Для заказа BE-T1000 следует указать типономинал микросхемы. В таблице показаны назначения полей типономинала

Таблица 7-1 Структура полей типономинала микросхемы

BE	-	Т	1	0	0	0
Baikal Electronics	Разделитель полей	Продуктовая линнейка	Поколение	Модификация	Резервное поле	Тип корпуса

ВЕ-Т1000 – перый продукт в линейке ВЕ-Т.

Для заказа BE-T1000 обращайтесь в компанию Baikal Electronics. Контактная информация указана на следующей странице.

Редакция 3.03 02 июля 2019

Контактная информация

Байкал Электроникс: https://www.baikalelectronics.com/

Офис: https://www.baikalelectronics.com/contacts/

Эл. почта: info@baikalelectronics.ru

Тел.: <u>+7 495 221-39-47</u>



История изменений

Версия	Дата	Описание		
1.0	04.07.19	Идентична публичному релизу версии 1.0 от 10.12.2015 на английском языке.		
2.0	17.08.16	Обновлены домены питания и описание выводов, габаритный чертёж корпуса. Добавлена последовательность запуска и сброса процессора.		
2.1	16.09.16	Добавлены разделы 6.3 Упаковка и 6.4 Профиль пайки в соответствии с релизом 2.0 от 12.09.2016 на английском языке		
2.2	07.02.17	Обновлены рабочая частота и напряжения доменов питания		
2.3	11.10.18	Обновлен раздел 6.2 — добавлен чертеж крышки корпуса		
2.5	12.04.2019	Скорректировано: - наименование микропроцессора и документа, - блок-схема, - элементы оформления, - удалены сведения о тестовом проекте ТС1 - добавлена информация для заказа		
2.60	05.06.2019	Обновлена глава 5 "Выводы процессора"		
3.03	02.07.2019	Корректировка терминологии и форматирования		