## roadmap



Zynq

## □访问有线网络 ✓ GPIO 输入 ✓ GPIO 输出 1. ADC FIFO prog full: ADC FIFO 容量大于某值 2. DMA mm2s: MEM => Device done 3. DMA s2mm: Device => MEM done 4. DAC FIFO almost full: DAC FIFO 容量将满 5. DAC FIFO almost empty: DAC FIFO 容量将空 6. ADC FIFO almost full: ADC FIFO 容量将满 7. ADC FIFO almost empty: ADC FIFO 容量将空 □ 调试 ✓ SystemILA ✓ SLOTO: ADC\_FIFO ⇒ DMA ✓ <del>SLOT1:</del> DMA ⇒ DAC\_FIFO ✓ SLOT2: ADC\_AXIS ⇒ ADC\_FIFO ✓ <del>SLOT3:</del> DAC\_FIFO ⇒ DAC\_AXIS ☑ <del>其他状态</del> ✓ DEBUG\_CTRL : GPIO IN & OUT 1. DUC\_SYNC: 是否使能 DUC 2. CLK\_PSEN: 动态时钟偏移 3. CLK\_PSCLK: 动态时钟偏移 4. CLK\_PSINCDEC: 动态时钟偏移 5. RECIEVER\_OUT: 输出 DUC 还是原数据 6. DDC\_SYNC: 是否使能 DDC 7. RECIEVER\_IN:输入 DDC 还是原数据 8. DAC: dac\_axis.div 模块输出分频 9. ADC: adc\_axis.div 模块输入分频 10. ADC\_FIFO\_RESET: ADC FIFO 手动复位 11. DAC\_FIFO\_RESET: DAC FIFO 手动复位 □ 当前设置细节 1. adc\_axis 在 adc\_fifo.prog\_full 时将会发送 tlast 并停止直到 almost\_empty , 等待 DMA 读取完毕 2. fixed: tlast 和 tready&&tvalid 对齐 3. prog\_full.threshold 设置为 2048 4. 设置 DMA 后设置 SetupDebugBits(),即设置 adc\_axis.div > 0 即开始写入 FIFO 5. Zynq 处理 DMA 读取到的数据的时间较长,暂未实现连续中断触发,所以将单次处理 Bytes 数量减小 6. 两个 FIFO 当前大小为 16384 Bytes, 使用 500k 频率的 ADC 可以在 3.2ms 内填满 FIFO 7. DMA 读取到的数据数量是不确定的,由 FIFO 实际含有的数据量、写入时 tlast 状态决定 8. 下列情况下 DMA 读取会卡死或无数据 1. tlast 与 tvalid & tready 不对齐。ADC FIFO 的 tvalid 有时候不太准确,没有空间写入的时候 tvalid 的拉低可能会延迟 1~2 周期,造成 tlast 拉高情况未写入而造成 DMA 未读取到数据尾 2. 一直拉高 tlast , 可能会被判断为上次传输未完成 , 而不是本次传输只传输 1 次...

- 况
- □ 实现 P2P 网络

□ 实现网络数据包传输

□ 设置能量触发电路
□ 时间测量
□ 测量无线部分延迟
□ 测量从系统发出包到接收到包的时间
□ 读取数据清理
1. 前后可能多出几 Bit 2. 如何校验比特位置
□ 设置为动态时钟
□ 可能造成电路不稳定,需要使用跨时钟 FIFO
□ 将数据传输打包为数据链路层网络包