


Chương 2: Họ vi điều khiển 8051 (tổ chức bộ nhớ)



- Hiểu được cấu trúc bộ nhớ bên trong vđk 8051
- Biết được cách hoạt động các thanh ghi đặc biệt
- Biết được cách ghép nối với ROM, RAM ngoài
- Biết được các kiểu định địa chỉ trong 8051

COMPUTER ENGINEERING

- Tổ chức bộ nhớ
- Các chế độ định địa chỉ

COMPUTER ENGINEERING

- Nêu các thành phần bên trong của họ vđk 8051?
- Nêu 1 số đặt trưng của họ vđk 8051?
- Nêu chức năng các port của 8051?
- EA, ALE, PSEN có tác dụng gì?
- Có mấy loại tạo clock ngoài cho 8051, nêu cụ thể?

COMPUTER ENGINEERING

Bộ nhớ trong

ROM 4KB
0000h – 0FFFh

RAM 128 byte
00h – 7Fh


SFR
80h – 0FFh

Bộ nhớ ngoài


Bộ nhớ chương trình 64 KB
0000h – FFFFh
Điều khiển bằng PSEN

Bộ nhớ dữ liệu 64 KB
0000h – FFFFh
Điều khiển bằng RD và WR

Cấu trúc RAM nội trong 8051



Các bank thanh ghi




Các bank thanh ghi

| Bank 0 | | Bank 1 | | Bank 2 | | Bank 3 | |
|--------|----|--------|----|--------|----|--------|----|
| 07 | R7 | 0F | R7 | 17 | R7 | 1F | R7 |
| 06 | R6 | 0E | R6 | 16 | R6 | 1E | R6 |
| 05 | R5 | 0D | R5 | 15 | R5 | 1D | R5 |
| 04 | R4 | 0C | R4 | 14 | R4 | 1C | R4 |
| 03 | R3 | 0B | R3 | 13 | R3 | 1B | R3 |
| 02 | R2 | 0A | R2 | 12 | R2 | 1A | R2 |
| 01 | R1 | 09 | R1 | 11 | R1 | 19 | R1 |
| 0 | R0 | 08 | R0 | 10 | R0 | 18 | R0 |

| RS1 | RS0 | Register Bank | Address |
|-----|-----|---------------|---------|
| 0 | 0 | 0 | 00H-07H |
| 0 | 1 | 1 | 08H-0FH |
| 1 | 0 | 2 | 10H-17H |
| 1 | 1 | 3 | 18H-1FH |

Bank 1 được sử dụng làm stack



```
MOV R6, #25H
MOV R1, #12H
MOV R4, #0F3H
PUSH 6
PUSH 1
PUSH 4
```



Các thanh ghi định địa chỉ bit

| | | | | | | | | |
|----|----|----|----|----|----|----|----|----|
| 2F | 7F | | | | | | | 78 |
| 2E | | | | | | | | |
| 2D | | | | | | | | |
| 2C | | | | | | | | |
| 2B | | | | | | | | |
| 2A | | | | | | | | |
| 29 | | | | | | | | |
| 28 | | | | | | | | |
| 27 | | | | | | | | |
| 26 | | | | | | | | |
| 25 | | | | | | | | |
| 24 | | | | | | | | |
| 23 | | | | | | 1A | | |
| 22 | | | | | | | | 10 |
| 21 | 0F | | | | | | | 08 |
| 20 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |


20h – 2Fh (16 locations X 8-bits = 128 bits)

Bit addressing:

mov C, 1Ah

or

mov C, 23h.2




Tổng kết vùng RAM thấp

| Địa chỉ byte | Địa chỉ bit | | | | | | | | Chức năng |
|--------------|--|----|----|----|----|----|----|----|------------------------------|
| 7F | | | | | | | | | Vùng RAM đa dụng |
| 30 | | | | | | | | | |
| 2F | 7F | 7E | 7D | 7C | 7B | 7A | 79 | 78 | Vùng có thể định địa chỉ bit |
| 2E | 77 | 76 | 75 | 74 | 73 | 72 | 71 | 70 | |
| 2D | 6F | 6E | 6D | 6C | 6B | 6A | 69 | 68 | |
| 2C | 67 | 66 | 65 | 64 | 63 | 62 | 61 | 60 | |
| 2B | 5F | 5E | 5D | 5C | 5B | 5A | 59 | 58 | |
| 2A | 57 | 56 | 55 | 54 | 53 | 52 | 51 | 50 | |
| 29 | 4F | 4E | 4D | 4C | 4B | 4A | 49 | 48 | |
| 28 | 47 | 46 | 45 | 44 | 43 | 42 | 41 | 40 | |
| 27 | 3F | 3E | 3D | 3C | 3B | 3A | 39 | 38 | |
| 26 | 37 | 36 | 35 | 34 | 33 | 32 | 31 | 30 | |
| 25 | 2F | 2E | 2D | 2C | 2B | 2A | 29 | 28 | |
| 24 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | |
| 23 | 1F | 1E | 1D | 1C | 1B | 1A | 19 | 18 | |
| 22 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | |
| 21 | 0F | 0E | 0D | 0C | 0B | 0A | 09 | 08 | |
| 20 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 | |
| 1F 18 | Bank 3 | | | | | | | | Các bank thanh ghi |
| 17 10 | Bank 2 | | | | | | | | |
| 1F 08 | Bank 1 | | | | | | | | |
| 07 00 | Bank thanh ghi 0 (mặc định cho R0-R7) | | | | | | | | |

Special Function Registers

- Thanh ghi DATA
- Thanh ghi CONTROL
 - Timer
 - Serial ports
 - Interrupt system
 - ADC
 - DAC
 - ...



Addresses 80h - FFh

Direct Addressing used to access SFRs

Các thanh ghi có chức năng đặc biệt

| Địa chỉ byte | Có thể định địa chỉ bit | Không định địa chỉ bit | | | | | | |
|--------------|-------------------------|------------------------|----------|----------|-------|-------|------|-------|
| F8h | | | | | | | | |
| F0h | B | | | | | | | |
| E8h | | | | | | | | |
| E0h | ACC | | | | | | | |
| D8h | | | | | | | | |
| D0h | PSW | | | | | | | |
| C8h | (T2CON) | | (RCAP2L) | (RCAP2H) | (TL2) | (TH2) | | |
| C0h | | | | | | | | |
| B8h | IP | SADEN | | | | | | |
| B0h | P3 | | | | | | | |
| A8h | IE | SADDR | | | | | | |
| A0h | P2 | | | | | | | |
| 98h | SCON | SBUF | BRL | BDRCON | | | | |
| 90h | P1 | | | | | | | |
| 88h | TCON | TMOD | TL0 | TH0 | TL1 | TH1 | AUXR | CKCON |
| 80h | P0 | SP | DPL | DPH | | | | PCON |




Các thanh ghi có chức năng đặc biệt



Table 1. 80C51 Special Function Registers

| SYMBOL | DESCRIPTION | DIRECT ADDRESS | BIT ADDRESS, SYMBOL, OR ALTERNATIVE PORT FUNCTION | | | | | | | | RESET VALUE |
|-------------------|------------------------|----------------|---|-----|-----|-----|------|------|------|-----|-------------|
| | | | MSB | | | | | | | LSB | |
| ACC* | Accumulator | E0H | E7 | E6 | E5 | E4 | E3 | E2 | E1 | E0 | 00H |
| B* | B register | F0H | F7 | F6 | F5 | F4 | F3 | F2 | F1 | F0 | 00H |
| DPTR | Data pointer (2 bytes) | | | | | | | | | | |
| DPH | Data pointer high | 83H | | | | | | | | | 00H |
| DPL | Data pointer low | 82H | | | | | | | | | 00H |
| | | | AF | AE | AD | AC | AB | AA | A9 | A8 | |
| IE* | Interrupt enable | A8H | EA | – | – | ES | ET1 | EX1 | ET0 | EX0 | 0x000000B |
| | | | BF | BE | BD | BC | BB | BA | B9 | B8 | |
| IP* | Interrupt priority | B8H | – | – | – | PS | PT1 | PX1 | PT0 | PX0 | xx000000B |
| | | | 87 | 86 | 85 | 84 | 83 | 82 | 81 | 80 | |
| P0* | Port 0 | 80H | AD7 | AD6 | AD5 | AD4 | AD3 | AD2 | AD1 | AD0 | FFH |
| | | | 97 | 96 | 95 | 94 | 93 | 92 | 91 | 90 | |
| P1* | Port 1 | 90H | – | – | – | – | – | – | T2EX | T2 | FFH |
| | | | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 | |
| P2* | Port 2 | A0H | A15 | A14 | A13 | A12 | A11 | A10 | A9 | A8 | FFH |
| | | | B7 | B6 | B5 | B4 | B3 | B2 | B1 | B0 | |
| P3* | Port 3 | B0H | RD | WR | T1 | T0 | INT1 | INT0 | TxD | RxD | FFH |
| PCON ¹ | Power control | 87H | SMOD | – | – | – | GF1 | GF0 | PD | IDL | 0xxxxxxxB |
| | | | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | |
| PSW* | Program status word | D0H | CY | AC | F0 | RS1 | RS0 | OV | – | P | 00H |
| SBUF | Serial data buffer | 99H | | | | | | | | | xxxxxxxB |
| | | | 9F | 9E | 9D | 9C | 9B | 9A | 99 | 98 | |
| SCON* | Serial controller | 98H | SM0 | SM1 | SM2 | REN | TB8 | RB8 | TI | RI | 00H |
| SP | Stack pointer | 81H | | | | | | | | | 07H |
| | | | 8F | 8E | 8D | 8C | 8B | 8A | 89 | 88 | |
| TCON* | Timer control | 88H | TF1 | TR1 | TF0 | TR0 | IE1 | IT1 | IE0 | IT0 | |
| TH0 | Timer high 0 | 8CH | | | | | | | | | 00H |
| TH1 | Timer high 1 | 8DH | | | | | | | | | 00H |
| TL0 | Timer low 0 | 8AH | | | | | | | | | 00H |
| TL1 | Timer low 1 | 8BH | | | | | | | | | 00H |
| TMOD | Timer mode | 89H | GATE | C/T | M1 | M0 | GATE | C/T | M1 | M0 | 00H |

Các thanh ghi CPU 8051



- A: Thanh ghi tích lũy
- B: Dừng trong nhân/chia
- PSW: Trạng thái chương trình
- SP: **S**tack **P**ointer
- PC: **P**rogram **C**ounter
- DPTR: **D**ata **P**oin**T**e**R**

DPTR



PC



Thanh ghi 16-bit trong 8051

PSW: PROGRAM STATUS WORD. BIT ADDRESSABLE.

| CY | AC | F0 | RS1 | RS0 | OV | — | P |
|----|----|----|-----|-----|----|---|---|
|----|----|----|-----|-----|----|---|---|


| | | |
|-----|-------|--|
| CY | PSW.7 | Carry Flag. |
| AC | PSW.6 | Auxiliary Carry Flag. |
| F0 | PSW.5 | Flag 0 available to the user for general purpose. |
| RS1 | PSW.4 | Register Bank selector bit 1 (SEE NOTE 1). |
| RS0 | PSW.3 | Register Bank selector bit 0 (SEE NOTE 1). |
| OV | PSW.2 | Overflow Flag. |
| — | PSW.1 | User definable flag. |
| P | PSW.0 | Parity flag. Set/cleared by hardware each instruction cycle to indicate an odd/even number of '1' bits in the accumulator. |

NOTE:


1. The value presented by RS0 and RS1 selects the corresponding register bank.

| RS1 | RS0 | Register Bank | Address |
|-----|-----|---------------|---------|
| 0 | 0 | 0 | 00H-07H |
| 0 | 1 | 1 | 08H-0FH |
| 1 | 0 | 2 | 10H-17H |
| 1 | 1 | 3 | 18H-1FH |


Use external memory - Address multiplexing





Timing diagram for external CODE memory access




Note: PCH = Program counter high byte
PCL = Program counter low byte







Mở rộng bộ nhớ dữ liệu (1K bytes)



- Địa chỉ tức thời
- Địa chỉ theo thanh ghi
- Địa chỉ trực tiếp
- Địa chỉ gián tiếp
- Địa chỉ chỉ số

- ❑ Toán hạng nguồn là một hằng số (có dấu # phía trước)
- ❑ Dùng để nạp thông tin vào bất kỳ thanh ghi nào

```
mov A, #0           ;put 0 in the accumulator  
                    ;A = 00000000
```

```
mov R4, #11h        ;put 11hex in the R4 register  
                    ;R4 = 00010001
```

```
mov B, #11          ;put 11 decimal in b register  
                    ;B = 00001011
```

```
mov DPTR, #7521h    ;put 7521 hex in DPTR  
                    ;DPTR = 0111010100100001
```


- ❑ Toán hạng nguồn là một hằng số (có dấu # phía trước)
- ❑ Dùng để nạp thông tin vào bất kỳ thanh ghi nào

```
MOV DPTR,#7521h
```

```
MOV DPL,#21H
```

```
MOV DPH, #75H
```

```
COUNT EQU 30
```

```
~ ~
```

```
mov R4, #COUNT
```

```
MOV DPTR,#MYDATA
```

```
~ ~
```

```
ORG 200H
```

```
MYDATA:DB "IRAN"
```

- Sử dụng các thanh ghi để lưu dữ liệu cần được thao tác
- Các toán hạng là 1 trong các thanh ghi Ri ($i = 0-7$)

```
MOV R0,A
```

```
MOV A,R7
```

```
ADD A,R4
```

```
ADD A,R7
```

```
MOV DPTR,#25F5H
```


```
MOV R5,DPL
```

```
MOV R,DPH
```

Note that `MOV R4,R7` is incorrect

- Toán hạng là tên hoặc địa chỉ của các thanh ghi trong vùng RAM thấp và SFR

Mov a, 70h ; copy contents of RAM at 70h to a
 Mov R0, 40h ; copy contents of RAM at 70h to a
 Mov 56h, a ; put contents of a at 56h to a
 Mov 0D0h, a ; put contents of a into PSW



- Toán hạng là tên hoặc địa chỉ của các thanh ghi trong vùng RAM thấp và SFR

`MOV A,4 = MOV A,R4`

`MOV A,7 = MOV A,R7`

~~`MOV 7,2 = MOV R7,R6`~~

`MOV A,#5 ;Put 5 in A`

`MOV A,5 ;Put content of RAM at 5 in A`

- ❑ Một thanh ghi được sử dụng như một con trỏ dữ liệu
- ❑ Toán hạng nằm trong toàn bộ RAM thấp, cao, ngoài; và không dung cho SFR; có ký tự @ trước toán hạng
- ❑ Địa chỉ của toán hạng chứa trong thanh ghi con trỏ (R0, R1, DPTR)

`mov psw, #0` ; use register bank 0

`mov r0, #0x3C`

`mov @r0, #3` ; memory at 3C gets #3
; $M[3C] \leftarrow 3$

- Dùng trong không gian ROM/RAM chương trình trong dải 64KB
- Thanh ghi DPTR/PC và thanh ghi A được dùng để tạo ra địa chỉ của phần dữ liệu được lưu trong bộ nhớ

```
mov dptr, #4000h
```

```
mov a, #5
```

```
movc a, @a + dptr ;a ← M[4005]
```

```
ORG 1000h
```

```
1000 mov a, #5
```

```
1002 movc a, @a + PC ;a ← M[1008]
```

```
PC → 1003 Nop
```

- Cấu trúc bên trong RAM
- Các bank thanh ghi, stack
- Các thanh ghi chức năng đặc biệt
- Kết nối ROM, RAM ngoài
- Các kiểu định địa chỉ

COMPUTER ENGINEERING

Kết thúc chương 2-2

