

西安电子科技大学 计算机学院 计算机专业实践中心

数字系统设计基础实验

2024年3月25日

15:49:03



实验目的

一、掌握组合逻辑电路和时序逻辑电路的区别

二、测试RS触发器、D触发器、JK触发器的逻辑功能

三、学习使用基本触发器设计简单时序电路



组合逻辑电路和时序逻辑电路区别

组合逻辑电路

由若干基本逻辑单元 组合而成。

特点:输出信号仅取 决于当时的输入信号, 而与电路原来的状态 无关。

时序逻辑电路

具有记忆功能, 最基 本单元是触发器。

特点:它的输出状态 不仅和当时的输入状 态有关,还和在此之 前的电路状态有关。

> 时序逻辑电路设计 实验四


基本触发器介绍

1.D触发器DFF(或双D触发器74LS74中一个D触发器)

D触发器的输入端口CLRN是复位或清零,PRN是置位端,CLKS是时钟。

给定D(数据)、CLK(时钟) 波形序列,进行波形仿真,记录 输入与输出Q波形。

说明D触发器是电平触发还是 上升沿触发?



基本触发器介绍


2.JK触发器JKFF

(或双JK触发器74LS73、74LS76中一个JK触发器)

JK触发器输入端口CLRN是 复位端,PRN是置位端,CLKS 是时钟。

给出CK, J, K的波形, 仿真 JK触发器的功能。

说明JK触发器的CLK何时有效?





实验内容

题目(一)验证RS、D、JK触发器的功能。

题目(二)用D触发器设计4位二进制同步计数器(分频器)。

题目(三)用D触发器设计4位二进制异步计数器(分频器)。

在 Quartus-II 环境下输入原理图(用基本逻辑门+触发 器实现),并进行波形仿真。

同步计数器与异步计数器

- 同步计数器
 - 输入时钟信号作用于所有触发器
- 异步计数器
 - 输入时钟信号只作用于计数单元中的最低位触发器
 - 各触发器之间相互串行,由低一位触发器的输出逐个 向高一位触发器传递
 - 进位信号使得触发器逐级翻转,所以前级状态的变化 是下级变化的条件
 - 只有低位触发器翻转后才能产生进位信号使高位触发器翻转。

思考

功能仿真和时序仿真下,计数器的波形 是否有差异?


实验内容

- 一、实验讲义P35: 验证RS、D、JK触发器的功能。
- 二、实验讲义P40:
 - 3. 用触发器设计4位二进制计数器(分频器)。
- 三、实验讲义P42:
 - 5. 用触发器设计4位二进制自循环寄存器。

在 Quartus-II 环境下输入原理图(用基本逻辑门 + 触发器实现),并进行波形仿真。



异步4位二进制加计数器功能仿真波形:



异步4位二进制加计数器时序仿真波形:

