

CARE-AER: 정보 중요도와 혼잡도 기반 적응형 AER 통신 회로 설계 제안서

대상: 2026 AI반도체회로설계경진대회 디지털 설계 과제
핵심 기여: **혼잡도와 지역 이벤트의 변화량을 함께 이용해 전송 형식을 고르는 CARE-AER 적응형 회로**
문서 범위: 제출용 본문. 패킷 비트 배치와 세부 시험 조건은 설계 부록에 정리한다.

0. 개요

0.1 문제와 해결 방법

이벤트 센서의 각 픽셀은 밝기 자체가 아니라 밝아짐 또는 어두워짐이라는 변화가 생겼을 때 비동기적으로 이벤트를 만든다. 기존 주소 이벤트 표현(AER)은 발생한 이벤트마다 픽셀 주소와 극성, 시각을 보내므로 이벤트가 드물 때 효율적이다. 그러나 특정 영역에 이벤트가 집중되거나 짧은 순간 폭주가 생기면 같은 지역의 주소가 반복 전송되고, 유한한 FIFO와 출력 링크가 포화되어 지연이나 손실이 발생한다.

CARE-AER는 모든 이벤트를 항상 같은 형식으로 보내지 않는다. 4×4픽셀 타일에서 이벤트 밀도, ON/OFF 극성의 일치 정도, 이전 시간 구간과 달라진 위치 수, FIFO 혼잡도를 계산한다. 회로는 이 값에 따라 개별 이벤트, 위치 비트맵, 개수 요약 중 하나를 선택한다. 핵심은 혼잡한 영역을 무조건 낮은 해상도로 만드는 것이 아니라, **반복적이고 변화가 작은 정보만 줄이고 새롭거나 복잡한 정보는 위치를 보존하는** 것이다.

현재는 16×16 계층형 RAW 기준 RTL까지 구현했다. 적응형 선택기는 다음 구현 단계이며 격자망과 자동 RTL 생성은 후속 연구다.

다섯 줄로 요약하면 다음과 같다.

- 1. 입력은 비동기 픽셀 요청과 ON/OFF 변화 방향이며, 밝기값은 전송하지 않는다.
- 2. 고정 RAW 방식은 밀집 입력에서 주소 반복과 출력 병목이 커진다.
- 3. CARE-AER는 혼잡도와 정보 변화량을 함께 보고 전송 형식을 선택한다.
- 4. 현재 계층형 RAW RTL의 기능·합성 가능성은 확인했고, 적응형 기능은 아직 제안 단계다.
- 5. 최종 평가는 같은 통신 조건에서 처리량·지연·손실·비트 수·면적·전력을 비교한다.



0.2 핵심 기여와 현재 상태

본 연구가 주장하려는 회로 기여는 세 가지다.

1. 정보 변화와 혼잡도의 공동 판단

지역 패턴 변화, 극성 우세, 전송 대기열 상태를 작은 조합회로와 상태값으로 함께 판단한다.

2. 중요한 밀집 영역을 보호하는 단계적 축약

새 윤곽과 혼합 극성은 위치를 보존하고, 반복·저변화 정보만 요약한다. 정확 정보가 오래되면 위치 정보를 다시 보낸다.

3. 실제 RTL 비용을 포함한 공정한 비교

네 정책을 같은 통신 조건에서 비교하고 적응형 판단 회로의 면적과 전력도 포함한다.

구분	내용	이 문서의 해석
[구현 완료]	16×16 → 4×4 타일 → 4뱅크 → 전역 출력의 RAW RTL, 시험 환경, Icarus·Yosys 검사	현재 확보한 기준선
[제안]	2×2/4×4 수집, MASK/BIN 생성, 정보 특성 계산, 혼잡 기반 선택, SYNC와 복호기	이번 연구에서 구현·검증할 대상
[후속 연구]	격자망, 다중 출구, AER-Compiler, 월드 좌표 변환, 학습 기반 복원 고도화	핵심 결과와 분리해 확장 가능성만 평가

현재 구현의 모듈별 규약과 시험 결과는 초기 RTL 구조를 단일 기준 문서로 사용한다. 본문에서는 같은 설명을 반복하지 않는다.

0.3 범위와 용어

연구 범위는 픽셀 요청을 받아 칩 내부의 32비트 출력 링크까지 전달하는 디지털 회로다. 아날로그 이벤트 생성 회로, 밝기 영상 복원, 외부 고속 직렬 물리 계층은 제외한다. RTL은 Verilog-2001로 작성하고 16×16에서 먼저 검증한다.

문서의 공간 단위는 다음과 같이 고정한다.

용어	정의
픽셀	하나의 비동기 이벤트 발생원
타일	기본 4×4픽셀 영역
2×2 영역	타일 안을 네 부분으로 나눈 하위 영역
뱅크	초기 구현에서 인접한 2×2타일, 즉 8×8픽셀을 묶은 단위
계층 통신망	현재 기준 구조인 픽셀 → 타일 → 뱅크 → 전역 출력 경로
격자망	계층 통신망과 별도로 비교할 후속 통신 구조

1. 기존 연구

1.1 AER의 기본 원리

이벤트 센서는 프레임 전체를 주기적으로 읽지 않는다. 어떤 픽셀에서 밝기 변화가 기준을 넘으면 그 픽셀이 요청을 만들고, 중재기가 여러 요청 중 하나를 고른다. 선택된 픽셀의 주소와 변화 방향을 보낸 뒤 수신 확인이 끝나면 다음 이벤트를 처리한다. 따라서 활동이 적을 때는 변하지 않은 픽셀을 보내지 않는다는 장점이 있다.

하나의 이벤트는 개념적으로 다음과 같다.

$$e_i=(x_i,y_i,t_i,p_i)$$

여기서 x 와 y 는 픽셀 좌표, t 는 발생 시각, p 는 극성이다. 극성은 밝아지는 변화인 ON과 어두워지는 변화인 OFF를 구분하는 1비트 정보다. 이것은 픽셀에 저장된 값이 이벤트마다 자동으로 0과 1 사이를 토글한다는 뜻이 아니다. 센서가 검출한 변화 방향을 각 이벤트와 함께 전달하는 별도 데이터다.

현재 RTL에서는 픽셀이 **req**와 **polarity**를 ACK까지 유지한다. 회로는 이를 동기화해 저장하고 타일 FIFO에 들어갈 때 **ack**를 보낸다. **intensity**는 입력이나 패킷에 포함하지 않는다.¹

1.2 관련 구조 비교와 연구 공백

접근	전송 방식	강점	한계와 본 연구의 연결
기본 AER	이벤트마다 전체 주소와 부가 정보를 보냄	희소 입력에서 단순하고 정확함	밀집 입력에서 주소와 확인 절차가 반복되고 중앙 중재가 병목이 됨
그룹 AER	인접 픽셀의 발생 위치를 비트맵으로 묶음	지역적으로 몰린 이벤트의 주소 반복을 줄임	이벤트가 적을 때 비트맵이 낭비되고, 고정 영역 크기는 입력 변화에 대응하기 어려움
설정 가능 부호기	입력 특성에 맞춰 부호화 구조나 동작을 바꿈	희소·고밀도 조건 사이의 절충 가능	설정 판단의 회로 비용이 들며, 혼잡과 정보 변화의 공동 기준이 필요함

Boahen, Culurciello, Son, Purohit와 Manohar의 주요 연구는 [설계 부록](#)과 [논문 정리](#)에 남긴다.²

본 연구가 다룰 공백은 한 문장으로 정리할 수 있다.

기존 방식은 지역 이벤트를 묶거나 부호기를 설정할 수 있지만, 지역 정보의 변화량과 실제 전송 대기열의 혼잡을 동시에 이용해 전송 형식을 매 순간 고르는 합성 가능한 회로는 더 구체적인 설계와 비교가 필요하다.

CARE-AER는 물리 통신 표준이 아니라 제한된 칩 내부 링크에서 표현을 고르는 부호기와 흐름 제어 회로다. UCle·NoC의 흐름 제어와 다중 출구는 확장 설계에만 참고한다.

2. 문제 정의

2.1 세 가지 입력 상황

같은 평균 입력률도 공간·시간 분포에 따라 FIFO 압력이 다르다. 본 연구는 입력을 세 상황으로 정의한다.

1. 희소 입력

전체 배열에서 이벤트가 드물다. 기다려 묶기보다 즉시 보내는 편이 유리하다.

2. 집중 입력

이벤트가 일부 타일에 몰린다. 중요한 윤곽일 수 있어 무조건 축약하면 안 되지만, 인접 주소 반복을 줄일 기회도 크다.

3. 순간 폭주

입력률이 잠시 출력률을 넘는다. FIFO가 흡수하지 못할 만큼 지속되면 임의 삭제 대신 보존·요약 규칙이 필요하다.

시간 구간 t 의 도착 이벤트 수를 $A(t)$, 출력 가능한 수를 $S(t)$, 대기 이벤트 수를 $Q(t)$, FIFO 크기를 B 라고 하면 다음 관계로 직관을 표현할 수 있다.

$$Q(t+1)=\min(B,\max(0,Q(t)+A(t)-S(t)))$$

짧은 초과 입력은 FIFO가 흡수하지만 장시간 평균 입력률이 출력 능력을 넘으면 결국 가득 찬다. 목표는 안전 입력률에서 정확성을 지키고 과부하에서 정보 손실을 통제하는 것이다.

2.2 고정 RAW의 한계

고정 RAW는 인접 픽셀이 거의 동시에 반응해도 이벤트마다 전역 좌표와 비슷한 시각을 반복한다. 희소할 때는 효율적이지만 밀집할수록 주소와 제어 정보가 링크를 많이 차지한다.

현재 RTL은 FIFO가 가득 차면 ACK를 보류해 임의 삭제 대신 지연을 늘린다. 그러나 픽셀당 대기 공간이 하나이므로 ACK 전 다음 이벤트는 받기 어렵다. 버퍼링만으로 지속 과부하를 해결할 수 없다.

위치 비트맵은 밀집할수록 유리하고 희소할수록 낭비되며, 개수 요약은 위치를 잃는다. 따라서 입력의 양·내용·통신 상태를 함께 반영해야 한다.

2.3 설계 목표와 제약

설계 목표는 다음 우선순위를 따른다.

- 1. 안전 입력률 이하에서는 의도하지 않은 이벤트 손실 없이 정확한 전달을 보장한다.
- 2. 희소 입력에서는 불필요한 수집 대기 없이 낮은 지연을 유지한다.
- 3. 집중·폭주 입력에서는 주소 반복을 줄여 지속 가능한 처리량을 높인다.
- 4. 복잡하거나 새롭게 나타난 패턴은 혼잡하더라도 위치 정보를 우선 보존한다.
- 5. 적응형 판단에 필요한 면적과 전력이 통신 절감 이득을 상쇄하지 않아야 한다.

기본 출력은 32비트 링크 하나다. 센서 크기, 클럭, 링크 폭, 출구 수, FIFO 예산을 같게 하고 다중 출구는 후속 실험으로 분리한다.

3. CARE-AER 아이디어

3.1 세 전송 형식

CARE-AER가 선택하는 형식은 여기서 한 번만 정의한다. 이후에는 이름만 사용한다.

형식	보내는 정보	보존되는 것	적합한 상황
RAW	개별 이벤트의 좌표·극성·시각	개별 위치와 시간 정보	이벤트가 적거나 긴급하고 복잡한 경우
MASK	2×2 또는 4×4 영역의 기준 좌표와 ON/OFF 위치 비트맵	시간 구간 안의 위치와 극성 발생 여부	인접 이벤트가 여러 개이고 위치가 중요한 경우
BIN	2×2 또는 4×4 영역의 ON/OFF 개수와 대표 시각	영역별 개수와 극성 합계	패턴 변화가 작고 반복성이 높은 경우

SYNC는 시간 기준을 갱신하는 보조 형식이다. 비트 배치와 4×4의 두 단위 전송 규칙은 [설계 부록](#)에 둔다.

3.2 선택에 사용하는 네 가지 정보

각 타일은 수집 구간의 ON/OFF 위치 지도를 만들고 다음 네 값을 사용한다.

판단 정보	간단한 계산	의미
이벤트 밀도	현재 위치 지도의 1 개수	뭉툼 전송이 이득일 만큼 이벤트가 많은지 판단

판단 정보	간단한 계산	의미
극성 일치도	ON 수와 OFF 수의 비율 비교	한 방향 변화가 반복되는지, 복잡하게 섞였는지 판단
이전 패턴과의 차이	현재 지도와 이전 지도의 XOR 후 1 개수	새 윤곽인지 반복되는 패턴인지 판단
FIFO 혼잡도	FIFO 사용량과 출력 정지 시간	현재 링크가 얼마나 급하게 전송량을 줄여야 하는지 판단

나눗셈이나 학습 회로 없이 1 개수 계산, XOR, 비교기, 작은 상태 레지스터로 구현한다. 혼잡은 네 단계로 나누고 진입·해제 기준을 달리해 형식 흔들림을 막는다.

각 타일은 마지막 정확 전송 구간을 기록하고, 너무 오래되면 MASK를 강제로 보내 위치 오차 누적을 제한한다.

3.3 통합 선택 규칙

선택 규칙은 아래 한 표를 기준으로 구현하고, 기준값은 트래픽 실험으로 조정한다.

혼잡	밀도·극성·패턴 상태	마지막 정확 정보	선택
여유	이벤트 1개	관계없음	RAW
여유	인접 이벤트 여러 개	관계없음	2×2 또는 4×4 MASK
보통	2×2에서 활성 픽셀 3개 또는 4개가 전부 같은 극성	최근	2×2 BIN
보통	4×4 전체의 극성이 일정하고 변화가 작음	최근	4×4 BIN
혼잡	새 패턴이거나 ON/OFF가 복잡하게 섞임	관계없음	2×2 단위 MASK 우선
혼잡	한쪽 극성이 우세하고 패턴 변화가 작음	최근	4×4 BIN
매우 혼잡	오래 기다렸거나 중요 표시가 있음	관계없음	RAW 또는 우선 MASK
모든 상태	정확 위치 갱신 시한을 넘음	오래됨	MASK 강제 갱신

핵심은 “이벤트가 많음 = 낮은 해상도”가 아니라는 점이다. 네 개의 2×2를 따로 보므로 한 부분만 새롭게 변하면 그 위치를 보존하고 안정적인 부분만 요약할 수 있다.

초기 구현에서는 2×2 영역의 활성 픽셀이 3개 또는 4개이고 반대 극성이 하나도 없을 때만 같은 극성 BIN으로 대체한다. 활성 픽셀이 1개 또는 2개이거나 ON/OFF가 섞이면 비닝을 풀고 RAW 또는 MASK로 위치를 보존한다. 비율 기반 우세 판정과 4×4 BIN은 이 엄격한 기준을 검증한 뒤 비교한다.

3.4 예상 효과와 한계

회소 입력에서는 즉시 보내 지연을 줄이고, 인접 이벤트가 몰리면 공통 좌표와 시각을 공유한다. 과부하가 지속되고 변화가 작을 때만 더 강하게 요약한다.

적응형 계산과 이전 패턴 저장에는 회로 비용이 들고 수집 시간은 회소 지연을 늘릴 수 있다. 따라서 기능을 하나씩 추가하며 RAW 대비 실제 이득을 측정한다.

BIN은 정확히 역변환할 수 없는 손실 표현이다. 시계열 복원은 줄인 비트 수의 품질 영향을 측정하는 보조 실험이며 결과를 하드웨어 원본 토큰과 구분한다.

4. 구현 방법

4.1 [구현 완료] 계층형 RAW 기준 RTL

현재 구현은 작은 배열부터 정확성을 확인하기 위한 기준선이다.

16×16 픽셀
→ 4×4픽셀 타일 16개
→ 2×2타일을 묶은 बैं크 4개
→ 전역 순환 우선순위 중재
→ 32비트 RAW 출력 1개

비동기 요청과 극성을 동기화해 픽셀별로 저장한다. 타일, बैं크, 전역 단계는 순환 우선순위로 중재하며 ready/valid 역압을 지원한다.

ACK는 타일 FIFO 저장 완료를 뜻한다. FIFO가 가득 차면 ACK를 보류하므로 과부하는 먼저 지연과 점유율 증가로 나타난다.

RAW v0는 x와 y에 각각 10비트를 쓴 기준 사양이다. 모듈, 신호, 패킷, 실행 방법은 [초기 RTL 구조](#)를 참조한다.

4.2 [제안] 적응형 타일 추가

다음 구현은 상위 32비트 인터페이스를 유지하고 RAW 전용 타일만 교체해 부호화와 통신망의 효과를 분리한다.

적응형 타일은 다섯 기능으로 나눈다.

1. **이벤트 수집부**는 4×4 ON/OFF 위치를 모으고 네 개의 2×2 중간 결과를 만든다.
2. **특성 계산부**는 밀도, 극성 일치도, 직전 패턴과의 차이, 정확 정보 나이를 계산한다.
3. **혼잡 감지부**는 타일 FIFO 점유율과 출력 정지 시간을 네 단계 상태로 바꾼다.
4. **형식 제어부**는 통합 선택표와 히스테리시스에 따라 크기와 형식을 결정한다.
5. **패킷 생성부**는 선택 결과를 32비트 흐름으로 만들고, 두 단위가 필요한 경우 중간 삽입을 막는다.

2×2 MASK, 4×4 MASK와 BIN, 자동 선택 순으로 추가하고 매 단계에서 이전 시험을 회귀 실행한다.

실제 센서가 ACK까지 신호를 유지하지 못하면 비동기 래치나 정식 핸드셰이크가 필요하다. 센서 규격 확정 뒤 별도 비교한다.

4.3 구현 단계와 산출물

단계	상태	구현 내용	통과 조건
M0	완료	계층형 RAW 전송, 순환 중재, FIFO, 역압	단위·통합 시험과 합성 가능성 검사
M1	예정	2×2 MASK 생성·복호	비트맵 위치와 극성의 자동 정답 비교
M2	예정	4×4 MASK, 2×2/4×4 BIN, SYNC	형식별 패킷·시간·개수 규칙 통과
M3	예정	특성 계산과 혼잡 기반 선택	통합 선택표, 히스테리시스, 강제 갱신 통과
M4	예정	전체 비교와 PPA 측정	기준군과 같은 조건의 성능·면적·전력 결과
M5	후속	격자망·다중 출구·자동 생성·월드 좌표 연결	핵심 결과와 분리한 확장성 보고

RTL은 Verilog-2001로 유지한다. 기능 검증 뒤 같은 공정·제약으로 합성하고 가능하면 배치·배선 후 타이밍과 전력을 측정한다. Yosys 일반 셀 수는 최종 PPA로 쓰지 않는다.

[후속 연구] **AER-Compiler**는 센서·트래픽 사양에서 계층 후보를 찾고 Verilog RTL을 생성한다. 먼저 현재 16×16 구성을 재생성하며 핵심 기여와 분리한다.

격자망·다중 출구·월드 좌표 변환은 계층 통신망에서 핵심 기능을 검증한 뒤 별도 비교한다. 범위는 [설계 부록](#)에 둔다.

5. 검증 방법

5.1 현재 확보한 증거

2026년 8월 18일 기준으로 M0 계층형 RAW RTL에 다음 검사를 실제 실행했다.

검사	결과	해석
Icarus Verilog 12.0, 순환 중재기 시험	AER_RR_ARBITER_PASS	순환 선택, 출력 정지 중 선택 유지, 회소·무요청 동작 통과
Icarus Verilog 12.0, 전체 통합 시험	AER_RTL_PASS events=289	단일·동시·전체 픽셀 이벤트와 역압 조건에서 289개 처리 통과
Yosys 0.52 구조 검사	Found and reported 0 problems	계층 확인, 프로세스 변환, 최적화 뒤 구조 오류 없음
Yosys 일반 셀 통계	9,561셀, 16메모리, 4,096메모리 비트	기술 매핑 전 참고값이며 PPA 결과가 아님

이는 RAW 경로의 기능과 일반 합성 가능성만 뒷받침한다. 적응형 기능과 공정 PPA는 아직 검증되지 않았다.

5.2 비교 대상과 공정성

비교군은 네 가지로 제한한다.

- **고정 RAW**: 현재 기준 RTL의 정책
- **고정 MASK**: 입력 특성과 혼잡에 관계없이 정한 영역의 위치 비트맵을 사용
- **고정 BIN**: 입력 특성과 혼잡에 관계없이 정한 영역의 개수 요약을 사용
- **CARE-AER**: 정보 특성과 혼잡도에 따라 형식과 2×2/4×4 크기를 선택

같은 센서, 입력 기록, 난수, 클럭, 링크 폭, 출구 수, 출력 능력, 시험 길이를 적용한다. FIFO는 같은 총 저장 비트로 맞추고 모든 부호가·제어기·복호기 비용을 포함한다.

네 정책은 같은 계층 통신망에서 비교한다. 통신망과 출구 수 비교는 정책을 고정한 별도 실험으로 분리한다.

5.3 입력 시험

입력률은 RAW의 측정 처리량을 1로 두고 0.1배부터 2배까지 바꾼다.

상황	생성 방법	확인할 점
회소	전체 픽셀에 낮고 균일한 발생 확률	RAW 즉시 전송의 지연, 고정 묶음의 낭비
집중	전체 면적 25%에서 이벤트 80% 발생, 위치 이동	지역 FIFO 편중, 중요 밀집 패턴의 위치 보존
순간 폭주	평상시의 4배 입력을 32·64·128클럭 인가	FIFO 흡수 시간, 정상 복귀, 손실 시작점

추가로 이동 윤곽, 혼합 극성, 반복, 새 물체와 가려짐을 사용한다. 일부 2×2만 변하는 조건으로 4×4 과도 축약을 확인하고 실제 기록은 합성 입력과 구분한다.

시험 환경은 출력 패킷을 복호해 중복·누락·극성·시간·역압·ACK·최대 대기를 자동 검사한다.

5.4 핵심 평가 지표

결론 표에는 다음 지표만 사용한다.

지표	측정 방법	목적
지속 가능한 처리량	손실이나 무한 대기 없이 장시간 처리한 입력 이벤트/초	통신 용량 비교
평균·99% 지연	입력 저장부터 출력 수락까지의 클럭 수	정상시와 꼬리 지연 비교
손실률	의도하지 않게 누락된 이벤트/입력 이벤트	과부하 안정성 확인
비트/이벤트	실제 전송 비트 수/입력 이벤트 수	주소·제어 중복 감소 확인
면적	같은 라이브러리·제약의 합성 또는 배치 결과	적응형 제어 비용 확인
전력	같은 활동 구간과 전압·온도의 동적·누설 전력	처리 효율의 실질 이득 확인

의도적인 위치 축약과 FIFO 넘침에 따른 비의도 손실은 반드시 별도로 기록한다.

면적과 전력은 RAW, MASK, BIN, 특성 계산기, 전체 구조 순으로 공개한다. 처리량은 공통 목표 클럭에서 비교하고 최대 주파수는 별도 보고한다.

5.5 성공 기준과 보조 복원 실험

다음 조건을 모두 만족해야 CARE-AER가 기존 구조보다 의미 있다고 판단한다.

1. 의도적인 축약을 끈 안전 입력률에서 입력 이벤트의 중복과 누락이 없어야 한다.
2. RAW 결과는 좌표·극성·시각 규약과 일치하고, MASK는 위치 비트맵, BIN은 ON/OFF 개수 규칙을 지켜야 한다.
3. CARE-AER가 같은 전송 비트 예산에서 고정 BIN보다 위치 품질을 높이거나, 같은 위치 품질에서 RAW·고정 MASK보다 비트/이벤트를 줄여야 한다.
4. 적응형 계산 회로를 포함하고도 처리량, 면적당 처리량 또는 이벤트당 에너지 중 하나 이상의 실질 이득을 보여야 한다.
5. 회소·집중·폭주 중 특정 조건에서 불리하다면 결과를 숨기지 않고 적용 범위와 원인을 밝혀야 한다.

시계열 복원은 한 구간 기준 모델과 최근 여러 구간의 인과형 모델을 비교하는 보조 실험이다. 과거 정확 위치, 영역 크기, 정확 정보 나이, 작은 움직임을 사용하고 ON/OFF 개수를 지킨다.

자료는 장면 단위로 분리한다. 같은 RTL 토큰에서 시계열 방식이 위치 F1 또는 좌표 오차를 개선하는지 보고하며, 실패와 잔상도 숨기지 않는다. 세부 계획은 [설계 부록](#)에 둔다.

최종 제출물은 문서, Verilog-2001 RTL, 자동 시험, 검증 스크립트, 통신 지표, PPA 보고서, 전송량-품질 그래프다. 신규성은 추가 문헌 조사와 실제 비교 뒤 확정한다.

주석

1. [1차 Q&A 정리](#). 공식 답변과 팀이 선택할 조건을 구분한 검색용 문서.
2. [AER 관련 논문 정리](#). 기존 AER, 그룹 AER, 계층형·설정 가능 구조의 로컬 조사 자료.