# Konwerter analog-cyfra (ADC)

Bazując na wiedzy dr. inż. Macieja Dzieniakowskiego

#### Adrian Chmiel

23 maja 2024

### 1 Cel zadania

Sygnał nadawany przez konwerter ADC sterowany przez przełącznik A1 podawany (z opóźnieniem) do konwerterów DAC i wyświetlany na ekranie oscyloskopu.

# 2 Konfiguracja

Konfiguracja dzieli się na trzy zasadnicze kroki:

- 1. Konfiguracja konwerterów DAC
- 2. Konfiguracja konwertera ADC
- 3. Ustawienie przełącznika A1 jako kanał wejściowy


Taki też podział znajduje się w dalszej części dokumentu i zalecane jest zachowanie tej kolejności w celu minimalizacji napotkanych problemów.

# 3 Inne uwagi

Najpierw otrzymaliśmy parę rad, które warto zawrzeć na początku:

- Prawidłowa konfiguracja konwertera ADC nie jest prostym zadaniem, szczególnie jak robimy to po raz pierwszy
- Dostępna konfiguracja konwertera ADC pozwala na sporą kontrolę nad sygnałem poprzez wiele dostępnych parametrów
- Domyślne wartości bitów przy każdym parametrze to 0, co oznacza, że nie musimy ich zawsze ustawiać


Zalecane jest postępowanie według poniższego schematu:



Źródło: ADC delay DAC.pdf, strona: 1

 $Delay \ SW$  oznacza oprogramowanie (w tym przypadku fragment kodu) opóźniające sygnał. Wykreśliłem ten element za pomocą przerywanej linii tak, aby oznaczyć, że jak na razie nie jest on dla nas istotny. Nie oznacza to jednak, że to oprogramowanie nie powinno się tam znaleźć w finalnej wersji programu.

# 4 Konfiguracja konwerterów DAC



Źródło: Blocks scheme.pdf, strona: 7


Zgodnie z widocznym powyżej schematem konieczna jest konfiguracja portów P1.4 oraz P5.7 jako **wyjściowych** tak, aby możliwe było oglądanie rezultatów na ekranie oscyloskopu po podpięciu go do odpowiednich pinów. Oprócz tego konieczne jest ustawienie wszystkich pinów z portu P2 jako **wyjściowe**. Dokonać tego możemy następującym fragmentem kodu w sekcji inicjalizacji:

```
BIS.B #00010000b, &P1DIR; set P1.4 as out
BIS.B #10000000b, &P5DIR; set P5.7 as out
BIC.B #00010000b, &P10UT; clear bit P1.4
BIC.B #10000000b, &P50UT; clear bit P5.7
MOV.B #255, P2DIR; set all pins from port 2 as outputs
MOV.B #0, P20UT; set port 2 to low
```

Resztę konfiguracji możemy dokonać za pomocą kodu, który wcześniej otrzymaliśmy podczas zadania z timerem:

```
;----- Basic Clock Module Initialisation ------
     ; - switch from DCO to XT2
     ; - MCLK & SMCLK supplied from XT2, ACLK = n/a
     ; - the DCO is left runing
     bis.b #OSCOFF,SR ;turn OFF osc.1
     bic.b #XT20FF,BCSCTL1 ;turn ON osc.2
BCMO bic.b #OFIFG,&IFG1 ;clear OFIFG
     mov #0FFFFh,R15 ;delay (waiting for oscilator start)
BCM1 dec R15 ; delay
     ;jnz BCM1 ;delay -> commented out as it was ocasionally leading to infinite loop
     bit.b #OFIFG,&IFG1 ;test OFIFG
     jnz BCMO ; repeat test if needed
     ; MCLK
     bic.b #040h, &BCSCTL2 ;slelect XT2CLK as source
     bis.b #080h,&BCSCTL2 ;
     bic.b #030h,&BCSCTL2; MCLK=source/1 (8MHz)
     ;SMCLK
     bis.b #SELS,&BCSCTL2 ;slelect XT2CLK as source
     bic.b #006h,&BCSCTL2;SMCLK=source/1 (8MHz)
     ;...; DAC_O initialisation
     bis.w #REFON+REF2_5V,&ADC12CTLO ; Reference generator ON, VRef+=2.5V
     bic #DAC12SREFO,&DAC12_OCTL ;set Vref=VREF+
     bic #DAC12SREF1,&DAC12_OCTL;
     bic #DAC12RES,&DAC12_OCTL ;12-bit resolution
     bic #DAC12LSELO, &DAC12_OCTL ;Load mode 0
     bic #DAC12LSEL1,&DAC12_OCTL ;
     bis #DAC12IR,&DAC12_OCTL ;Full-Scale=1xVref
     bis #DAC12AMPO,&DAC12_OCTL ; High speed amplifier output
     bis #DAC12AMP1,&DAC12_OCTL ;
     bis #DAC12AMP2,&DAC12_OCTL ;
     bic #DAC12DF,&DAC12_OCTL ;Data format - straight binary
     bic #DAC12IE,&DAC12_OCTL ;Interrupt disabled
     bis #DAC12ENC,&DAC12_OCTL ;DAC_O conversion enabled
     ; . . .
     ;...; DAC_1 initialisation
     bis.w #REFON+REF2_5V,&ADC12CTLO ; Reference generator ON, VRef+=2.5V
     bic #DAC12SREFO, &DAC12_1CTL ;set Vref=VREF+
     bic #DAC12SREF1,&DAC12_1CTL ;
     bic #DAC12RES,&DAC12_1CTL ;12-bit resolution
     bic #DAC12LSELO,&DAC12_1CTL ;Load mode 0
     bic #DAC12LSEL1,&DAC12_1CTL ;
     bis #DAC12IR,&DAC12_1CTL ;Full-Scale=1xVref
     bis #DAC12AMPO,&DAC12_1CTL ; High speed amplifier output
     bis #DAC12AMP1,&DAC12_1CTL;
     bis #DAC12AMP2,&DAC12_1CTL;
     bic #DAC12DF,&DAC12_1CTL ;Data format - straight binary
     bic #DAC12IE,&DAC12_1CTL ;Interrupt disabled
     bis #DAC12ENC,&DAC12_1CTL ;DAC_1 conversion enabled
     ; . . .
```

Figure 17-1. ADC12 Block Diagram



Konfiguracja konwertera ADC jest nieco bardziej skomplikowana niż konfiguracja konwerterów DAC. Warto zwrócić uwagę na parę aspektów:

- Przetwornik ADC jest **12-bitowy**, lecz w rzeczywistości będzie nas interesować jedynie **8 młodszych bitów**, ponieważ jeden używanych przetworników DAC jest tylko 8-bitowy.
- Parametr Sample and Hold pozwala na pobranie próbki i jej przetrzymanie jest to konieczne do prawidłowego działania konwertera z opóźnieniem.

Cały proces konfiguracji możemy podzielić na trzy kroki:

### 1. Wstępna konfiguracja ADC12CTL0

Dokumentacja odpowiadająca temu krokowi znajduje się poniżej:

ADC12 Registers ADC12CTL0, ADC12 Control Register 0 14 15 12 10 8 13 11 SHT1x SHT0x rw-(0) rw-(0) rw-(0) rw-(0) rw-(0) rw-(0) rw-(0) rw-(0) 7 6 5 0 4 3 2 1 ADC12 MSC REF2\_5V REFON ADC12ON ADC120VIE ENC ADC12SC TOVIE rw-(0) rw-(0) rw-(0)rw - (0)rw-(0) rw-(0) rw-(0) rw-(0) Modifiable only when ENC = 0

SHT1x Bits Sample-and-hold time. These bits define the number of ADC12CLK cycles in the sampling period for registers ADC12MEM8 to ADC12MEM15.

SHT0x Bits Sample-and-hold time. These bits define the number of ADC12CLK cycles in the sampling period for registers ADC12MEM0 to ADC12MEM7.

SHTx Bits	ADC12CLK cyc	les
0000	4	
0001	8	
0010	16	
0011	32	
0100	64	
0101	96	
0110	128	
0111	192	
1000	256	$\overline{}$
1001	384	
1010	512	
1011	768	
1100	1024	
1101	1024	
1110	1024	
1111	1024	

Ze względu na to, że będziemy zajmować się jedynie liczbami 8-bitowymi wystarczą nam komórki ADC12MEM0 - ADC12MEM7. Z tego powodu wystarczy, że ustawimy jedynie czas przetrzymywania próbki SHT0 odpowiadający tym komórkom. Zalecany czas to **256 cyklów** zegara!

### ADC12 Registers

MSC Bit 7 Multiple sample and conversion. Valid only for sequence or repeated modes. The sampling timer requires a rising edge of the SHI signal to trigger each sample-and-conversion. The first rising edge of the SHI signal triggers the sampling timer, but further sample-and-conversions are performed automatically as soon as the prior conversion is completed. REF2 5V Reference generator voltage. REFON must also be set. Bit 6 1.5 V 0 1 2.5 V REFON Bit 5 Reference generator on Reference off Reference on ADC12ON Bit 4 ADC12 on ADC12 off ADC12 on ADC120VIE Bit 3 ADC12MEMx overflow-interrupt enable. The GIE bit must also be set to enable the interrupt. 0 Overflow interrupt disabled Overflow interrupt enabled ADC12 Bit 2 ADC12 conversion-time-overflow interrupt enable. The GIE bit must also be TOVIE set to enable the interrupt. Conversion time overflow interrupt disabled 1 Conversion time overflow interrupt enabled ENC Bit 1 Enable conversion ADC12 disabled ADC12 enabled ADC12SC Bit 0 Start conversion. Software-controlled sample-and-conversion start. ADC12SC and ENC may be set together with one instruction. ADC12SC is reset automatically. No sample-and-conversion-start Start sample-and-conversion

Źródło: slau049f.pdf, strona: 365

Ta część wymaga dokładnego zrozumienia powyższego fragmentu dokumentacji, gdyż zmieniamy tutaj dość dużo parametrów.

- MSC pozwala na to, aby następne konwersje wykonywały się automatycznie jedna po drugiej
- REF2 5V ustawiamy napięcie referencyjne na 2.5V
- REFON właczamy generator napięcia referencyjnego
- ADC12ON włączamy konwerter ADC
- ADC12OVIE & ADC12TOVIE odpowiadają za przerwanie, z którego nie będziemy korzystać, a więc wartość bitu zostaje bez zmian
- ENC pozwala na konwersję (ustawiane dopiero na końcu całej konfiguracji!)
- ADC12SC rozpoczęcie konwersji (ustawiane dopiero na końcu całej konfiguracji!)

Kod wykonujący ten krok znajduje się poniżej:


```
BIS.W #0000100011110000b, &ADC12CTLO
; SHT0 = 1000b (256 cycles) | MSC = 1 | REF2_5V = 1 | REF0N = 1 | ADC120N = 1
```


#### 2. Konfiguracja ADC12CTL1

Dokumentacja odpowiadająca temu krokowi znajduje się poniżej:

ADC12 Registers

## ADC12CTL1, ADC12 Control Register 1





CSTART Bits Conversion start address. These bits select which ADC12 ADDx 15-12 conversion-memory register is used for a single conversion or for the first conversion in a sequence. The value of CSTARTADDx is 0 to 0Fh, corresponding to ADC12MEM0 to ADC12MEM15.

SHSx Bits Sample-and-hold source select

11-10 00 ADC12SC bit

01 Timer A.OUT1

10 Timer B.OUT0

11 Timer\_B.OUT1

TI TIMEL\_B.O.

SHP Bit 9 Sample-and-hold pulse-mode select. This bit selects the source of the sampling signal (SAMPCON) to be either the output of the sampling timer or

the sample-input signal directly.


SAMPCON signal is sourced from the sample-input signal.

SAMPCON signal is sourced from the sampling timer.

ISSH Bit 8 Invert signal sample-and-hold

0 The sample-input signal is not inverted.

1 The sample-input signal is inverted.




W tym kroku istotne są następujące parametry:

- CSTARTADDx w tym adresie zacznie się zapis wyniku konwersji zostawiamy bez zmian, a więc będzie to ADC12MEM0
- SHP pozwala na to, aby sygnał zewnętrzny sterował konwersją (tj. w naszym wypadku przełącznik A1)
- ADC12DIVx ta wartość dzieli zegar, którym pracuje konwerter zostawiamy bez zmian, aby nie zmieniać częstotliwości zegara, lecz warto zwrócić uwagę, że jest to parametr, który można potem zmieniać w zależności od potrzeb

## ADC12 Registers

ADC12 SSELx	Bits 4-3	ADC12 clock source select 00 ADC12OSC 01 ACLK 10 MCLK 11 SMCLK	
CONSEQx	Bits 2-1	Conversion sequence mode select 00 Single-channel, single-conversion 01 Sequence-of-channels 10 Repeat-single-channel 11 Repeat-sequence-of-channels	
ADC12 BUSY	Bit 0	ADC12 busy. This bit indicates an active sample or conversion operation.  O No operation is active.  A sequence, sample, or conversion is active.	

# ADC12MEMx, ADC12 Conversion Memory Registers



Conversion Bits The 12-bit conversion results are right-justified. Bit 11 is the MSB. Bits 15-12 are always 0. Writing to the conversion memory registers will corrupt the results.

Źródło: slau049f.pdf, strona: 367

Zmieniamy parametr *CONSEQx* na **10**, aby konwersja cały czas była **powtarzana** bazując na **pojedynczym** kanale z przetwornikiem A1. Kod wykonujący cały krok z konfiguracją *ADC12CTL1* znajduje się poniżej:


BIS.W #0000001000000010b, &ADC12CTL1 ; SHP = 1  $\mid$  CONSEQ2 = 1  $\rightarrow$  A1 goes to MEM0

### 3. Konfiguracja ADC12MCTL0

Dokumentacja odpowiadająca temu krokowi znajduje się poniżej:

ADC12 Registers

# ADC12MCTLx, ADC12 Conversion Memory Control Registers




EOS Bit 7 End of sequence. Indicates the last conversion in a sequence.

O Not end of sequence

1 End of sequence

SREFx Bits Select reference
6-4 000 V<sub>R</sub>+ = AV<sub>CC</sub> and V<sub>R</sub>- = AV<sub>SS</sub>
001 V<sub>R</sub>+ = V<sub>REF</sub>+ and V<sub>R</sub>- = AV<sub>SS</sub>
010 V<sub>R</sub>+ = V<sub>REF</sub>+ and V<sub>R</sub>- = AV<sub>SS</sub>
011 V<sub>R</sub>+ = V<sub>REF</sub>+ and V<sub>R</sub>- = AV<sub>SS</sub>
100 V<sub>R</sub>+ = AV<sub>CC</sub> and V<sub>R</sub>- = V<sub>REF</sub>- V<sub>REF</sub>101 V<sub>R</sub>+ = V<sub>REF</sub>+ and V<sub>R</sub>- = V<sub>REF</sub>- V<sub>REF</sub>110 V<sub>R</sub>+ = V<sub>REF</sub>+ and V<sub>R</sub>- = V<sub>REF</sub>- V<sub>REF</sub>111 V<sub>R</sub>+ = V<sub>REF</sub>+ and V<sub>R</sub>- = V<sub>REF</sub>- V<sub>RE</sub>



Źródło: slau049f.pdf, strona: 368

Jedyne co wykonujemy w tym kroku, to ustawienie kanału wejściowego na **A1**, co umożliwi prawidłowe działanie przełącznika. Osiągamy to przez ustawienie rejestru *INCHx* na wartość **0001**. Kod wykonujący tą konfigurację znajduje się poniżej:

BIS.B #00000001b, &ADC12MCTL0; set input channel as A1


### 4. Dozwolenie na konwersję oraz jej wystartowanie

Ponownie wracamy do konfiguracji ADC12CTL0. Ten krok koniecznie musi zostać wykonany jako ostatni element konfiguracji, gdyż uniemożliwia on zmianę większości z pozostałych ustawień zmodyfikowanych wcześniej. W tym celu zmieniamy wartości rejestrów ENC oraz ADC12SC na wartość 1.

Kod wykonujący ten krok znajduje się poniżej:

```
BIS.W #11b, &ADC12CTLO ; has to be at the end ; ENC = 1 \mid ADC12SC = 1 \rightarrow enables and starts conversion
```

# 6 Ustawienie przełącznika A1 jako kanał wejściowy



Źródło: Blocks\_scheme.pdf, strona: 8 Częściowo wykonaliśmy już to zadanie w krokach poprzednich, lecz identycznie jak w przypadku konwerterów powyżej, konieczne jest ustawienie pewnych bitów na konkretne wartości. W tym przypadku konieczne jest ustawienie portu P6.1 jako wejście analogowe rejestrem P6SEL przy użyciu następującego kodu:

BIS.B #10b, &P6SEL; set P6.1 as analog input


Fakt ten możemy poprzeć fragmentem dokumentacji, który znajduje się poniżej:

## 17.2.2 ADC12 Inputs and Multiplexer

The eight external and four internal analog signals are selected as the channel for conversion by the analog input multiplexer. The input multiplexer is a break-before-make type to reduce input-to-input noise injection resulting from channel switching as shown in Figure 17–2. The input multiplexer is also a T-switch to minimize the coupling between channels. Channels that are not selected are isolated from the A/D and the intermediate node is connected to analog ground (AVSS) so that the stray capacitance is grounded to help eliminate crosstalk.

The ADC12 uses the charge redistribution method. When the inputs are internally switched, the switching action may cause transients on the input signal. These transients decay and settle before causing errant conversion.

Figure 17-2. Analog Multiplexer



## Analog Port Selection



The ADC12 inputs are multiplexed with the port P6 pins, which are digital CMOS gates. When analog signals are applied to digital CMOS gates, parasitic current can flow from  $V_{CC}$  to GND. This parasitic current occurs if the input voltage is near the transition level of the gate. Disabling the port pin buffer eliminates the parasitic current flow and therefore reduces overall current consumption. The P6SELx bits provide the ability to disable the port pin input and output buffers.

; P6.0 and P6.1 configured for analog input BIS.B #3h,&P6SEL ; P6.1 and P6.0 ADC12 function

# 7 Kompletny kod z konfiguracją

Kompletny kod programu z konfiguracją widoczny jest poniżej.

```
#include "msp430.h"
                                    ; #define controlled include file
    NAME
            main
                                    ; module name
    PUBLIC main
                                    ; make the main label vissible
                                    ; outside this module
            OFFECh
    ORG
    DC16
            TIMER_AO_Interrupt
     ORG
            OFFFEh
    DC16
            init
                                    ; set reset vector to 'init' label
            CSTACK
     RSEG
                                    ; pre-declaration of segment
     RSEG
            CODE
                                    ; place program in 'CODE' segment
init: MOV
               #SFE(CSTACK), SP
                                       ; set up stack
     ; DAC_2 (P2) config
    BIS.B \#00010000b, &P1DIR; set P1.4 as out
    BIS.B #10000000b, &P5DIR; set P5.7 as out
    BIC.B #00010000b, &P10UT; clear bit P1.4
    BIC.B #10000000b, &P50UT; clear bit P5.7
    MOV.B #255, P2DIR ; set all pins from port 2 as outputs
    MOV.B #0, P20UT
                            ; set port 2 to low
     ; ADC config (based on documentation)
    BIS.W #0000100011110000b, &ADC12CTL0
     ; SHT0 = 1000b (256 cycles) | MSC = 1 | REF2_5V = 1 | REF0N = 1 | ADC120N = 1
    BIS.W #0000001000000010b, &ADC12CTL1
     ; SHP = 1 | CONSEQ2 = 1 -> A1 forwarded to MEMO
    BIS.B #00000001b, &ADC12MCTL0; set input channel as A1
    BIS.B #10b, &P6SEL; set P6.1 as analog input
    BIS.W #11b, &ADC12CTLO; has to be at the end
     ; ENC = 1 | ADC12SC = 1 -> enables and starts conversion
     ;----- Basic Clock Module Initialisation ------
     ; - switch from DCO to XT2
     ; - MCLK & SMCLK supplied from XT2, ACLK = n/a
     ; - the DCO is left runing
    bis.b #OSCOFF,SR ;turn OFF osc.1
    bic.b #XT20FF, BCSCTL1 ; turn ON osc.2
BCMO bic.b #OFIFG,&IFG1 ;clear OFIFG
    mov #0FFFFh,R15 ;delay (waiting for oscilator start)
BCM1 dec R15 ;delay
     ;jnz BCM1 ;delay -> commented out as it was ocasionally leading to infinite loop
    bit.b #OFIFG,&IFG1 ;test OFIFG
    jnz BCMO ; repeat test if needed
     ; MCLK
    bic.b #040h,&BCSCTL2 ;slelect XT2CLK as source
    bis.b #080h,&BCSCTL2;
    bic.b #030h,&BCSCTL2; MCLK=source/1 (8MHz)
     ;SMCLK
    bis.b #SELS,&BCSCTL2 ;slelect XT2CLK as source
    bic.b #006h,&BCSCTL2;SMCLK=source/1 (8MHz)
     ;---
     ;...;DAC_O initialisation
    bis.w #REFON+REF2_5V,&ADC12CTLO ;Reference generator ON, VRef+=2.5V
    bic #DAC12SREFO, &DAC12_OCTL ;set Vref=VREF+
```

```
bic #DAC12SREF1,&DAC12_OCTL ;
     bic #DAC12RES, &DAC12_OCTL ;12-bit resolution
     bic #DAC12LSELO, &DAC12_OCTL ;Load mode 0
     bic #DAC12LSEL1,&DAC12_OCTL ;
     bis #DAC12IR,&DAC12_OCTL ;Full-Scale=1xVref
     bis #DAC12AMPO,&DAC12_OCTL ; High speed amplifier output
     bis #DAC12AMP1,&DAC12_OCTL ;
     bis #DAC12AMP2,&DAC12_OCTL ;
     bic #DAC12DF,&DAC12_OCTL ;Data format - straight binary
     bic #DAC12IE,&DAC12_OCTL ;Interrupt disabled
     bis #DAC12ENC,&DAC12_OCTL ;DAC_O conversion enabled
     ; . . .
     ;...; DAC_1 initialisation
     bis.w #REFON+REF2_5V,&ADC12CTLO ; Reference generator ON, VRef+=2.5V
     bic #DAC12SREFO,&DAC12_1CTL ;set Vref=VREF+
     bic #DAC12SREF1,&DAC12_1CTL;
     bic #DAC12RES,&DAC12_1CTL ;12-bit resolution
     bic #DAC12LSELO,&DAC12_1CTL ;Load mode 0
     bic #DAC12LSEL1,&DAC12_1CTL ;
     bis #DAC12IR,&DAC12_1CTL ;Full-Scale=1xVref
     bis #DAC12AMPO,&DAC12_1CTL ; High speed amplifier output
     bis #DAC12AMP1,&DAC12_1CTL;
     bis #DAC12AMP2,&DAC12_1CTL ;
     bic #DAC12DF,&DAC12_1CTL ;Data format - straight binary
     bic #DAC12IE,&DAC12_1CTL ;Interrupt disabled
     bis #DAC12ENC,&DAC12_1CTL ;DAC_1 conversion enabled
     ; . . .
main: NOP
                                       ; main program
     MOV.W
           #WDTPW+WDTHOLD, &WDTCTL ; Stop watchdog timer
     mov.w #0x5,&TACCRO
                                    ; Period for up mode
     mov.w #CCIE,&TACCTLO ; Enable interrupts on Compare 0
     mov.w #MC_1 | ID_3 | TASSEL_2 | TACLR, &TACTL
     bis.w #GIE,SR
                                    ; Enable interrupts (just TACCRO)
Mainloop:
                                    ; Required only for debugger
     nop
     JMP $
                                    ; jump to current location '$'
                                     ; (endless loop)
TIMER_AO_Interrupt:
     MOV.W &ADC12MEMO, R5
                                   ; moving the value from ADC to R5
            R5, &DAC12_1DAT
                                   ; moving that value to converter DAC_1
     MOV.B R5, &P20UT
                                    ; moving that value to converter DAC_2
     RETI
     END
```