NOT 게이트 구현 보고서

VHDL / Questa / Logisim-evolution | 2026-10-03

1. 목적 및 동작

VHDL로 NOT 게이트를 구현하고 Logisim과 Questa를 연동하여 동작을 검증한다.

입력 a와 출력 y는 각각 1비트 std_logic이며, 논리식은 y = NOT a이다.

2. VHDL 소스 코드 (not_gate.vhd)

```
library ieee;
use ieee.std_logic_1164.all;

entity not_gate is
  port (
    a : in std_logic;
    y : out std_logic
  );
end not_gate;

architecture rtl of not_gate is
begin
  y <= not a;
end rtl;
```

entity는 입출력을 정의하고, architecture의 y <= not a;가 입력을 반전한다.

3. 회로 구성

입력 핀 a → 가져온 VHDL 엔티티 not_gate (U1) → 출력 핀 y

위 VHDL 코드를 포함한 엔티티를 main 회로에 배치하고 핀을 연결하였다.

4. 예상 결과와 관측 결과

입력 a	예상 y	Logisim 관측 y	판정
0	1	1	통과
1	0	0	통과

Questa 테스트벤치에서도 두 조건을 assert로 검사하여 모두 통과하였다.

컴파일 및 시뮬레이션 결과: Errors 0, Warnings 0.

도구: Logisim-evolution 5.0.0 / Questa Altera Starter FPGA Edition 2025.3

실제 시뮬레이션 결과

VHDL / Questa / Logisim-evolution | 2026-10-03

5. Logisim 화면 캡처




그림 1. 입력 a = 0일 때 출력 y = 1




그림 2. 입력 a = 1일 때 출력 y = 0

실행 절차 및 결론

VHDL / Questa / Logisim-evolution | 2026-10-03

6. 실행 절차

1) not_gate.vhd에 입력 a, 출력 y와 y <= not a;를 작성한다.

2) Questa에서 소스와 테스트벤치를 컴파일하고 두 입력 조건을 검증한다.

3) Project > Import VHDL Entity로 not_gate.vhd를 가져온다.

4) main 회로에 VHDL 엔티티와 입력/출력 핀을 배치하고 배선한다.

5) Simulate > VHDL Simulation Enabled를 켜고 Questa 연동을 기다린다.

6) Poke 도구로 a를 0과 1로 전환하고 y가 각각 1과 0인지 확인한다.

7) 결과 화면을 캡처하고 프로젝트를 not_gate.circ로 저장한다.

7. Questa 자동 검증 근거

```
10 ns: PASS: a=0 -> y=1
20 ns: PASS: a=1 -> y=0
20 ns: ALL TESTS PASSED
Errors: 0, Warnings: 0
```

명령: vsim -c -do simulate.do -l questa_results.log

원본 로그: questa_results.log / 테스트벤치: tb_not_gate.vhd

8. 결론

a = 0에서는 y = 1, a = 1에서는 y = 0을 확인하였다.

모든 이진 입력 조합에서 NOT 게이트의 진리표와 결과가 일치한다.

VHDL 작성, Questa 검증, Logisim 가져오기 및 연동 시뮬레이션을 수행하였다.

9. 제출 파일

not_gate.vhd / not_gate.circ / not_gate_report.pdf

재실행 방법은 README.md에 정리하였다. GitHub 업로드는 별도로 진행한다.

검증 범위: 1비트 이진 입력 0과 1. 미정 값 X, Z 등은 본 과제 범위에서 제외하였다.